Fitter report for build
Sat Oct 17 17:52:54 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Oct 17 17:52:54 2020       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; build                                       ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,494 / 41,910 ( 13 % )                     ;
; Total registers                 ; 2747                                        ;
; Total pins                      ; 36 / 314 ( 11 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,601,696 / 5,662,720 ( 46 % )              ;
; Total RAM Blocks                ; 339 / 553 ( 61 % )                          ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.8%      ;
;     Processor 3            ;   8.9%      ;
;     Processor 4            ;   8.3%      ;
;     Processor 5            ;   6.7%      ;
;     Processor 6            ;   6.6%      ;
;     Processor 7            ;   6.4%      ;
;     Processor 8            ;   5.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                              ;                  ;                       ;
; M_main:__main|_q_rStackTop[0]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a0                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[1]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a1                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[2]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a2                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[3]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a3                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[4]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a4                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[5]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a5                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[6]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a6                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[7]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a7                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[8]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a8                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[9]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a9                                            ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[10]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a10                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[11]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a11                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[12]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a12                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[13]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a13                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[14]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a14                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|_q_rStackTop[15]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ram_block1a15                                           ; PORTBDATAOUT     ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[1]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[3]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[4]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[4]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[6]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[6]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[9]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[10]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[11]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[11]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[12]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[14]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[1]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[7]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[7]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[10]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[10]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[0]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[1]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[2]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[3]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[5]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[8]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[8]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[9]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[10]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[11]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[11]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[12]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[13]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[13]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[14]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[15]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[15]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[0]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[2]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[3]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[3]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[5]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[5]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_background:background_generator|_q_static_0a[15]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_background:background_generator|_q_static_0a[15]~DUPLICATE                                                                                   ;                  ;                       ;
; M_main:__main|M_background:background_generator|_q_static_1a[5]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_background:background_generator|_q_static_1a[5]~DUPLICATE                                                                                    ;                  ;                       ;
; M_main:__main|M_background:background_generator|_q_static_1a[18]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_background:background_generator|_q_static_1a[18]~DUPLICATE                                                                                   ;                  ;                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|address_reg_b[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|address_reg_b[3]~DUPLICATE ;                  ;                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|address_reg_b[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|address_reg_b[4]~DUPLICATE ;                  ;                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|address_reg_b[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|address_reg_b[3]~DUPLICATE ;                  ;                       ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[0]~DUPLICATE                                                                              ;                  ;                       ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[1]~DUPLICATE                                                                              ;                  ;                       ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[4]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[4]~DUPLICATE                                                                              ;                  ;                       ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_y[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_character_map:character_map_window|_q_tpu_active_y[0]~DUPLICATE                                                                              ;                  ;                       ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_y[3]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_character_map:character_map_window|_q_tpu_active_y[3]~DUPLICATE                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active.0001                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active.0001~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active.0110                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active.0110~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[0]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[1]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[2]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[8]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_active_x[10]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[6]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[7]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[7]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[8]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_count[8]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[2]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[7]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_max_count[9]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_numerator[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_numerator[0]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_numerator[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_numerator[2]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[4]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[9]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x1[9]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[5]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_x2[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_gpu:gpu_processor|_q_gpu_y1[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter1hz[9]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter1hz[9]~DUPLICATE                                                                                                     ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[6]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[6]~DUPLICATE                                                                                                   ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[7]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[7]~DUPLICATE                                                                                                   ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[10]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[10]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[11]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[11]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[12]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[12]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[14]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[14]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[16]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[16]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[19]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_counter50mhz[19]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_pulse1hz:p1hz|_q_index.11                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:p1hz|_q_index.11~DUPLICATE                                                                                                          ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[6]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[6]~DUPLICATE                                                                                                 ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[8]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[2]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[5]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[6]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[6]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[7]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[10]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[11]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[16]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[16]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[17]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[17]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[18]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[18]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[19]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[19]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[29]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[29]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[30]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1hz:timer1hz|_q_counter50mhz[30]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[0]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[4]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[4]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[5]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[5]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[7]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[7]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[10]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[10]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[13]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[14]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[2]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[2]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[6]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[6]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[7]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[7]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[8]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[8]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[14]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[14]~DUPLICATE                                                                                           ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[22]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[22]~DUPLICATE                                                                                           ;                  ;                       ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[23]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:sleepTimer|_q_counter50mhz[23]~DUPLICATE                                                                                           ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[0]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[5]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[6]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[6]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[7]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[11]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[11]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[12]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[14]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[15]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[15]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[0]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[3]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[3]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[7]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[7]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[8]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[8]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[9]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[9]~DUPLICATE                                                                                             ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[16]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[16]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[17]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[17]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[25]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[25]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[28]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[28]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[31]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_pulse1khz:timer1khz|_q_counter50mhz[31]~DUPLICATE                                                                                            ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[0][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[1][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[1][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[1][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[1][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[2][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[2][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[2][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[2][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[3][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[4][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[5][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[5][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[5][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[5][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[6][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[6][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[6][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[6][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[7][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_x[7][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[0][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[1][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[2][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[3][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[3][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[4][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[5][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[6][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_y[7][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[0][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[1][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[1][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[1][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[1][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[2][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[3][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[3][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[3][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[3][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[4][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[5][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[6][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[6][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[6][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[6][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][10]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_x[7][10]~DUPLICATE                                                                                      ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[0][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[0][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[0][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[0][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[1][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[2][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[2][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[2][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[2][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[3][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][6]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][6]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[4][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][5]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][5]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[5][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][0]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[6][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][1]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][1]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][2]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][2]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][3]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][4]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][4]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][7]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][7]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][8]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][8]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][9]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_y[7][9]~DUPLICATE                                                                                       ;                  ;                       ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_active.000                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_terminal:terminal_window|_q_terminal_active.000~DUPLICATE                                                                                    ;                  ;                       ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_active.001                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_terminal:terminal_window|_q_terminal_active.001~DUPLICATE                                                                                    ;                  ;                       ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_active.011                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_terminal:terminal_window|_q_terminal_active.011~DUPLICATE                                                                                    ;                  ;                       ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_scroll[9]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_terminal:terminal_window|_q_terminal_scroll[9]~DUPLICATE                                                                                     ;                  ;                       ;
; M_main:__main|M_uart_receiver:urecv|_q_counter[3]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_receiver:urecv|_q_counter[3]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_uart_receiver:urecv|_q_counter[6]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_receiver:urecv|_q_counter[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; M_main:__main|M_uart_receiver:urecv|_q_received[8]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_receiver:urecv|_q_received[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; M_main:__main|M_uart_receiver:urecv|_q_receiving[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_receiver:urecv|_q_receiving[0]~DUPLICATE                                                                                                ;                  ;                       ;
; M_main:__main|M_uart_receiver:urecv|_q_receiving[2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_receiver:urecv|_q_receiving[2]~DUPLICATE                                                                                                ;                  ;                       ;
; M_main:__main|M_uart_sender:usend|_q_transmit[7]                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_uart_sender:usend|_q_transmit[7]~DUPLICATE                                                                                                   ;                  ;                       ;
; M_main:__main|M_vectors:vector_drawer|_q_gpu_write[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vectors:vector_drawer|_q_gpu_write[0]~DUPLICATE                                                                                              ;                  ;                       ;
; M_main:__main|M_vectors:vector_drawer|_q_vector_block_active.010                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vectors:vector_drawer|_q_vector_block_active.010~DUPLICATE                                                                                   ;                  ;                       ;
; M_main:__main|M_vectors:vector_drawer|_q_vector_block_active.011                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vectors:vector_drawer|_q_vector_block_active.011~DUPLICATE                                                                                   ;                  ;                       ;
; M_main:__main|M_vectors:vector_drawer|_q_vertices_number[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vectors:vector_drawer|_q_vertices_number[0]~DUPLICATE                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_vga_x[2]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_vga_x[2]~DUPLICATE                                                                                                         ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_vga_x[3]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_vga_x[3]~DUPLICATE                                                                                                         ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_vga_x[5]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_vga_x[5]~DUPLICATE                                                                                                         ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_vga_x[6]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_vga_x[6]~DUPLICATE                                                                                                         ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_vga_y[7]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_vga_y[7]~DUPLICATE                                                                                                         ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_xcount[4]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_xcount[4]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_xcount[5]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_xcount[5]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_xcount[7]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_xcount[7]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_ycount[3]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_ycount[3]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_ycount[4]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_ycount[4]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|M_vga:vga_driver|_q_ycount[7]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|M_vga:vga_driver|_q_ycount[7]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|_q_CYCLE[2]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_CYCLE[2]~DUPLICATE                                                                                                                          ;                  ;                       ;
; M_main:__main|_q_apu_processor_R_apu_write[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_apu_processor_R_apu_write[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; M_main:__main|_q_gpu_processor_gpu_write[1]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_gpu_processor_gpu_write[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; M_main:__main|_q_lower_sprites_sprite_layer_write[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_lower_sprites_sprite_layer_write[0]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|_q_lower_sprites_sprite_layer_write[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_lower_sprites_sprite_layer_write[1]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|_q_lower_sprites_sprite_layer_write[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_lower_sprites_sprite_layer_write[2]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|_q_lower_sprites_sprite_layer_write[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_lower_sprites_sprite_layer_write[3]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|_q_newuartOutBufferTop[5]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_newuartOutBufferTop[5]~DUPLICATE                                                                                                            ;                  ;                       ;
; M_main:__main|_q_newuartOutBufferTop[6]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_newuartOutBufferTop[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; M_main:__main|_q_pc[0]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_pc[0]~DUPLICATE                                                                                                                             ;                  ;                       ;
; M_main:__main|_q_pc[3]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_pc[3]~DUPLICATE                                                                                                                             ;                  ;                       ;
; M_main:__main|_q_pc[6]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_pc[6]~DUPLICATE                                                                                                                             ;                  ;                       ;
; M_main:__main|_q_pc[9]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_pc[9]~DUPLICATE                                                                                                                             ;                  ;                       ;
; M_main:__main|_q_pc[12]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_pc[12]~DUPLICATE                                                                                                                            ;                  ;                       ;
; M_main:__main|_q_rsp[2]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_rsp[2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; M_main:__main|_q_stackNext[0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackNext[4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[4]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackNext[5]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[5]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackNext[8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[8]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackNext[9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[9]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackNext[10]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[10]~DUPLICATE                                                                                                                     ;                  ;                       ;
; M_main:__main|_q_stackNext[11]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[11]~DUPLICATE                                                                                                                     ;                  ;                       ;
; M_main:__main|_q_stackNext[12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[12]~DUPLICATE                                                                                                                     ;                  ;                       ;
; M_main:__main|_q_stackNext[14]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackNext[14]~DUPLICATE                                                                                                                     ;                  ;                       ;
; M_main:__main|_q_stackTop[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[4]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[5]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[5]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[6]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[6]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[7]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[7]~DUPLICATE                                                                                                                       ;                  ;                       ;
; M_main:__main|_q_stackTop[11]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[11]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackTop[12]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[12]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackTop[13]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[13]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_stackTop[15]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_stackTop[15]~DUPLICATE                                                                                                                      ;                  ;                       ;
; M_main:__main|_q_uartInBufferNext[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_uartInBufferNext[4]~DUPLICATE                                                                                                               ;                  ;                       ;
; M_main:__main|_q_uartInBufferNext[8]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_uartInBufferNext[8]~DUPLICATE                                                                                                               ;                  ;                       ;
; M_main:__main|_q_uartOutBufferTop[6]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_uartOutBufferTop[6]~DUPLICATE                                                                                                               ;                  ;                       ;
; M_main:__main|_q_upper_sprites_sprite_layer_write[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_upper_sprites_sprite_layer_write[1]~DUPLICATE                                                                                               ;                  ;                       ;
; M_main:__main|_q_upper_sprites_sprite_layer_write[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M_main:__main|_q_upper_sprites_sprite_layer_write[3]~DUPLICATE                                                                                               ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                           ;
+-----------------------------+----------------+--------------+--------------+-----------------+----------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value   ; Ignored Source ;
+-----------------------------+----------------+--------------+--------------+-----------------+----------------+
; Location                    ;                ;              ; SDRAM_A[0]   ; PIN_Y11         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[10]  ; PIN_AB26        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[11]  ; PIN_AD17        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[12]  ; PIN_D12         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[1]   ; PIN_AA26        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[2]   ; PIN_AA13        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[3]   ; PIN_AA11        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[4]   ; PIN_W11         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[5]   ; PIN_Y19         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[6]   ; PIN_AB23        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[7]   ; PIN_AC23        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[8]   ; PIN_AC22        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_A[9]   ; PIN_C12         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_BA[0]  ; PIN_Y17         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_BA[1]  ; PIN_AB25        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_CKE    ; PIN_AG10        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_CLK    ; PIN_AD20        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQMH   ; PIN_AF13        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQML   ; PIN_AG13        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[0]  ; PIN_E8          ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[10] ; PIN_AE6         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[11] ; PIN_AE23        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[12] ; PIN_AG14        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[13] ; PIN_AD5         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[14] ; PIN_AF4         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[15] ; PIN_AH3         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[1]  ; PIN_V12         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[2]  ; PIN_D11         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[3]  ; PIN_W12         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[4]  ; PIN_AH13        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[5]  ; PIN_D8          ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[6]  ; PIN_AH14        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[7]  ; PIN_AF7         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[8]  ; PIN_AE24        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_DQ[9]  ; PIN_AD23        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_nCAS   ; PIN_AA18        ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_nCS    ; PIN_Y18         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_nRAS   ; PIN_W14         ; QSF Assignment ;
; Location                    ;                ;              ; SDRAM_nWE    ; PIN_AA19        ; QSF Assignment ;
; Location                    ;                ;              ; kpadC[0]     ; PIN_AC24        ; QSF Assignment ;
; Location                    ;                ;              ; kpadC[1]     ; PIN_AD26        ; QSF Assignment ;
; Location                    ;                ;              ; kpadC[2]     ; PIN_AF28        ; QSF Assignment ;
; Location                    ;                ;              ; kpadC[3]     ; PIN_AF27        ; QSF Assignment ;
; Location                    ;                ;              ; kpadR[0]     ; PIN_Y15         ; QSF Assignment ;
; Location                    ;                ;              ; kpadR[1]     ; PIN_AA15        ; QSF Assignment ;
; Location                    ;                ;              ; kpadR[2]     ; PIN_AG28        ; QSF Assignment ;
; Location                    ;                ;              ; kpadR[3]     ; PIN_AE25        ; QSF Assignment ;
; Location                    ;                ;              ; uart2_rx     ; PIN_AG8         ; QSF Assignment ;
; Location                    ;                ;              ; uart2_tx     ; PIN_AH8         ; QSF Assignment ;
; Location                    ;                ;              ; vga_en       ; PIN_AH27        ; QSF Assignment ;
; Fast Input Register         ; top            ;              ; SDRAM_DQ[*]  ; ON              ; QSF Assignment ;
; Fast Output Register        ; top            ;              ; SDRAM_*      ; ON              ; QSF Assignment ;
; Fast Output Enable Register ; top            ;              ; SDRAM_DQMH   ; ON              ; QSF Assignment ;
; Fast Output Enable Register ; top            ;              ; SDRAM_DQML   ; ON              ; QSF Assignment ;
; Fast Output Enable Register ; top            ;              ; SDRAM_DQ[*]  ; ON              ; QSF Assignment ;
; Current Strength            ; top            ;              ; SDRAM_*      ; MAXIMUM CURRENT ; QSF Assignment ;
; I/O Standard                ; top            ;              ; SDRAM_*      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard                ; top            ;              ; kpadC*       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard                ; top            ;              ; kpadR*       ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard                ; top            ;              ; uart2_rx     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard                ; top            ;              ; uart2_tx     ; 3.3-V LVTTL     ; QSF Assignment ;
; Weak Pull-Up Resistor       ; top            ;              ; kpadR*       ; ON              ; QSF Assignment ;
; Weak Pull-Up Resistor       ; top            ;              ; vga_en       ; ON              ; QSF Assignment ;
+-----------------------------+----------------+--------------+--------------+-----------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11681 ) ; 0.00 % ( 0 / 11681 )       ; 0.00 % ( 0 / 11681 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11681 ) ; 0.00 % ( 0 / 11681 )       ; 0.00 % ( 0 / 11681 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11673 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/rob/Development/github/Silice-Playground/j1eforth/DE10NANO-ULX3S/DE10NANO/BUILD_de10nano/build.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,494 / 41,910        ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 5,494                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,787 / 41,910        ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 911                   ;       ;
;         [b] ALMs used for LUT logic                         ; 4,565                 ;       ;
;         [c] ALMs used for registers                         ; 311                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 357 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 64 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 64                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 746 / 4,191           ; 18 %  ;
;     -- Logic LABs                                           ; 746                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,507                 ;       ;
;     -- 7 input functions                                    ; 255                   ;       ;
;     -- 6 input functions                                    ; 2,489                 ;       ;
;     -- 5 input functions                                    ; 1,443                 ;       ;
;     -- 4 input functions                                    ; 1,498                 ;       ;
;     -- <=3 input functions                                  ; 2,822                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 112                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,747                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,444 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 303 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,450                 ;       ;
;         -- Routing optimization registers                   ; 297                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 36 / 314              ; 11 %  ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 339 / 553             ; 61 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,601,696 / 5,662,720 ; 46 %  ;
; Total block memory implementation bits                      ; 3,471,360 / 5,662,720 ; 61 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.7% / 7.6% / 7.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 42.0% / 42.7% / 39.8% ;       ;
; Maximum fan-out                                             ; 1668                  ;       ;
; Highest non-global fan-out                                  ; 924                   ;       ;
; Total fan-out                                               ; 53031                 ;       ;
; Average fan-out                                             ; 4.50                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5494 / 41910 ( 13 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5494                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5787 / 41910 ( 14 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 911                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4565                  ; 0                              ;
;         [c] ALMs used for registers                         ; 311                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 357 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 64 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 64                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 746 / 4191 ( 18 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 746                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8507                  ; 0                              ;
;     -- 7 input functions                                    ; 255                   ; 0                              ;
;     -- 6 input functions                                    ; 2489                  ; 0                              ;
;     -- 5 input functions                                    ; 1443                  ; 0                              ;
;     -- 4 input functions                                    ; 1498                  ; 0                              ;
;     -- <=3 input functions                                  ; 2822                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 112                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2444 / 83820 ( 3 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 303 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2450                  ; 0                              ;
;         -- Routing optimization registers                   ; 297                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 35                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2601696               ; 0                              ;
; Total block memory implementation bits                      ; 3471360               ; 0                              ;
; M10K block                                                  ; 339 / 553 ( 61 % )    ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3102                  ; 1                              ;
;     -- Registered Input Connections                         ; 2748                  ; 0                              ;
;     -- Output Connections                                   ; 1                     ; 3102                           ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 60245                 ; 3136                           ;
;     -- Registered Connections                               ; 13611                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 3103                           ;
;     -- hard_block:auto_generated_inst                       ; 3103                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 7                     ; 3                              ;
;     -- Output Ports                                         ; 29                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; btns[0] ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btns[1] ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btns[2] ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btns[3] ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btns[4] ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; clk     ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 1435                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; uart_rx ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; leds[0]  ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[1]  ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[2]  ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[3]  ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[4]  ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[5]  ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[6]  ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds[7]  ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_tx  ; AH9   ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[0] ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[1] ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[2] ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[3] ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[4] ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[5] ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[0] ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[1] ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[2] ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[3] ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[4] ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[5] ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_hs   ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[0] ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[1] ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[2] ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[3] ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[4] ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[5] ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_vs   ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 27 / 68 ( 40 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 7 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; vga_b[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; leds[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; leds[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; vga_r[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; vga_g[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; vga_r[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; vga_b[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; leds[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; vga_g[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; vga_r[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; vga_r[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; vga_b[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; leds[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; uart_rx                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; vga_g[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; vga_g[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; vga_g[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; vga_g[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; vga_b[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; btns[2]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; vga_vs                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; btns[1]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; uart_tx                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; btns[4]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; btns[3]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; vga_r[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; vga_r[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; vga_b[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; vga_hs                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; vga_b[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; btns[0]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; leds[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; leds[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; leds[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; clk                             ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; leds[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; leds[0]  ; Missing drive strength and slew rate ;
; leds[1]  ; Missing drive strength and slew rate ;
; leds[2]  ; Missing drive strength and slew rate ;
; leds[3]  ; Missing drive strength and slew rate ;
; leds[4]  ; Missing drive strength and slew rate ;
; leds[5]  ; Missing drive strength and slew rate ;
; leds[6]  ; Missing drive strength and slew rate ;
; leds[7]  ; Missing drive strength and slew rate ;
; vga_hs   ; Missing slew rate                    ;
; vga_vs   ; Missing slew rate                    ;
; vga_r[0] ; Missing slew rate                    ;
; vga_r[1] ; Missing slew rate                    ;
; vga_r[2] ; Missing slew rate                    ;
; vga_r[3] ; Missing slew rate                    ;
; vga_r[4] ; Missing slew rate                    ;
; vga_r[5] ; Missing slew rate                    ;
; vga_g[0] ; Missing slew rate                    ;
; vga_g[1] ; Missing slew rate                    ;
; vga_g[2] ; Missing slew rate                    ;
; vga_g[3] ; Missing slew rate                    ;
; vga_g[4] ; Missing slew rate                    ;
; vga_g[5] ; Missing slew rate                    ;
; vga_b[0] ; Missing slew rate                    ;
; vga_b[1] ; Missing slew rate                    ;
; vga_b[2] ; Missing slew rate                    ;
; vga_b[3] ; Missing slew rate                    ;
; vga_b[4] ; Missing slew rate                    ;
; vga_b[5] ; Missing slew rate                    ;
; uart_tx  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
; M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                  ; Fractional PLL             ;
;     -- PLL Location                                                                                              ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                   ; Global Clock               ;
;     -- PLL Bandwidth                                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                         ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                                        ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                         ; 100.000000 MHz             ;
;     -- PLL Enable                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                   ; 0 / 4294967296             ;
;     -- M Counter                                                                                                 ; 8                          ;
;     -- N Counter                                                                                                 ; 1                          ;
;     -- PLL Refclk Select                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                        ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                   ; clk~input                  ;
;             -- CLKIN(1) source                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                        ;                            ;
;         -- M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 16                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                             ; Entity Name                       ; Library Name ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                               ; 5493.5 (15.5)        ; 5786.5 (15.5)                    ; 357.0 (0.0)                                       ; 64.0 (0.0)                       ; 0.0 (0.0)            ; 8507 (31)           ; 2747 (30)                 ; 0 (0)         ; 2601696           ; 339   ; 0          ; 36   ; 0            ; |top                                                                                                                                                            ; top                               ; work         ;
;    |M_main:__main|                                                 ; 5478.0 (1035.4)      ; 5771.0 (1158.3)                  ; 357.0 (131.0)                                     ; 64.0 (8.1)                       ; 0.0 (0.0)            ; 8476 (1752)         ; 2717 (925)                ; 0 (0)         ; 2601696           ; 339   ; 0          ; 0    ; 0            ; |top|M_main:__main                                                                                                                                              ; M_main                            ; work         ;
;       |M_apu:apu_processor_L|                                      ; 75.7 (75.7)          ; 75.9 (75.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (112)           ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_apu:apu_processor_L                                                                                                                        ; M_apu                             ; work         ;
;       |M_apu:apu_processor_R|                                      ; 71.7 (71.7)          ; 75.8 (75.8)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (133)           ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_apu:apu_processor_R                                                                                                                        ; M_apu                             ; work         ;
;       |M_background:background_generator|                          ; 130.3 (130.3)        ; 144.0 (144.0)                    ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 227 (227)           ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_background:background_generator                                                                                                            ; M_background                      ; work         ;
;       |M_bitmap:bitmap_window|                                     ; 222.5 (94.2)         ; 225.8 (90.8)                     ; 15.3 (0.7)                                        ; 12.0 (4.0)                       ; 0.0 (0.0)            ; 304 (155)           ; 55 (28)                   ; 0 (0)         ; 2150400           ; 263   ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window                                                                                                                       ; M_bitmap                          ; work         ;
;          |M_bitmap_mem_bitmap_A:__mem__bitmap_A|                   ; 43.7 (0.0)           ; 49.7 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 7 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A                                                                                 ; M_bitmap_mem_bitmap_A             ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 43.7 (0.0)           ; 49.7 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 7 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0                                                         ; altsyncram                        ; work         ;
;                |altsyncram_efn1:auto_generated|                    ; 43.7 (2.0)           ; 49.7 (2.5)                       ; 6.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 7 (7)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated                          ; altsyncram_efn1                   ; work         ;
;                   |decode_3na:decode2|                             ; 30.3 (30.3)          ; 35.3 (35.3)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2       ; decode_3na                        ; work         ;
;                   |mux_chb:mux3|                                   ; 11.3 (11.3)          ; 11.8 (11.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|mux_chb:mux3             ; mux_chb                           ; work         ;
;          |M_bitmap_mem_bitmap_B:__mem__bitmap_B|                   ; 27.9 (0.0)           ; 28.3 (0.0)                       ; 2.7 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 6 (0)                     ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_B:__mem__bitmap_B                                                                                 ; M_bitmap_mem_bitmap_B             ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 27.9 (0.0)           ; 28.3 (0.0)                       ; 2.7 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 6 (0)                     ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_B:__mem__bitmap_B|altsyncram:buffer_rtl_0                                                         ; altsyncram                        ; work         ;
;                |altsyncram_gfn1:auto_generated|                    ; 27.9 (1.8)           ; 28.3 (2.8)                       ; 2.7 (1.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 6 (6)                     ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_B:__mem__bitmap_B|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated                          ; altsyncram_gfn1                   ; work         ;
;                   |mux_dhb:mux3|                                   ; 26.1 (26.1)          ; 25.5 (25.5)                      ; 1.7 (1.7)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_B:__mem__bitmap_B|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|mux_dhb:mux3             ; mux_dhb                           ; work         ;
;          |M_bitmap_mem_bitmap_G:__mem__bitmap_G|                   ; 27.9 (0.0)           ; 28.0 (0.0)                       ; 2.3 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (0)                     ; 0 (0)         ; 614400            ; 74    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G                                                                                 ; M_bitmap_mem_bitmap_G             ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 27.9 (0.0)           ; 28.0 (0.0)                       ; 2.3 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (0)                     ; 0 (0)         ; 614400            ; 74    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0                                                         ; altsyncram                        ; work         ;
;                |altsyncram_gfn1:auto_generated|                    ; 27.9 (2.4)           ; 28.0 (2.7)                       ; 2.3 (0.7)                                         ; 2.2 (0.4)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (7)                     ; 0 (0)         ; 614400            ; 74    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated                          ; altsyncram_gfn1                   ; work         ;
;                   |mux_dhb:mux3|                                   ; 25.5 (25.5)          ; 25.3 (25.3)                      ; 1.7 (1.7)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|mux_dhb:mux3             ; mux_dhb                           ; work         ;
;          |M_bitmap_mem_bitmap_R:__mem__bitmap_R|                   ; 28.9 (0.0)           ; 29.0 (0.0)                       ; 3.7 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (0)                     ; 0 (0)         ; 614400            ; 75    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R                                                                                 ; M_bitmap_mem_bitmap_R             ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 28.9 (0.0)           ; 29.0 (0.0)                       ; 3.7 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (0)                     ; 0 (0)         ; 614400            ; 75    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0                                                         ; altsyncram                        ; work         ;
;                |altsyncram_gfn1:auto_generated|                    ; 28.9 (2.4)           ; 29.0 (3.0)                       ; 3.7 (1.0)                                         ; 3.6 (0.4)                        ; 0.0 (0.0)            ; 28 (0)              ; 7 (7)                     ; 0 (0)         ; 614400            ; 75    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated                          ; altsyncram_gfn1                   ; work         ;
;                   |mux_dhb:mux3|                                   ; 26.5 (26.5)          ; 26.0 (26.0)                      ; 2.7 (2.7)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|mux_dhb:mux3             ; mux_dhb                           ; work         ;
;       |M_character_map:character_map_window|                       ; 594.3 (594.3)        ; 606.5 (606.5)                    ; 12.7 (12.7)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 714 (714)           ; 44 (44)                   ; 0 (0)         ; 50400             ; 11    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window                                                                                                         ; M_character_map                   ; work         ;
;          |M_character_map_mem_background:__mem__background|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16800             ; 7     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_background:__mem__background                                                        ; M_character_map_mem_background    ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16800             ; 7     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_background:__mem__background|altsyncram:buffer_rtl_0                                ; altsyncram                        ; work         ;
;                |altsyncram_gqt1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16800             ; 7     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_background:__mem__background|altsyncram:buffer_rtl_0|altsyncram_gqt1:auto_generated ; altsyncram_gqt1                   ; work         ;
;          |M_character_map_mem_character:__mem__character|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19200             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_character:__mem__character                                                          ; M_character_map_mem_character     ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19200             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_character:__mem__character|altsyncram:buffer_rtl_0                                  ; altsyncram                        ; work         ;
;                |altsyncram_29n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19200             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_character:__mem__character|altsyncram:buffer_rtl_0|altsyncram_29n1:auto_generated   ; altsyncram_29n1                   ; work         ;
;          |M_character_map_mem_foreground:__mem__foreground|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14400             ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_foreground:__mem__foreground                                                        ; M_character_map_mem_foreground    ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14400             ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_foreground:__mem__foreground|altsyncram:buffer_rtl_0                                ; altsyncram                        ; work         ;
;                |altsyncram_u8n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14400             ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_character_map:character_map_window|M_character_map_mem_foreground:__mem__foreground|altsyncram:buffer_rtl_0|altsyncram_u8n1:auto_generated ; altsyncram_u8n1                   ; work         ;
;       |M_displaylist:displaylist_drawer|                           ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_displaylist:displaylist_drawer                                                                                                             ; M_displaylist                     ; work         ;
;       |M_gpu:gpu_processor|                                        ; 621.6 (621.6)        ; 637.8 (637.8)                    ; 25.8 (25.8)                                       ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 959 (959)           ; 236 (236)                 ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_gpu:gpu_processor                                                                                                                          ; M_gpu                             ; work         ;
;          |M_gpu_mem_blit1tilemap:__mem__blit1tilemap|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_gpu:gpu_processor|M_gpu_mem_blit1tilemap:__mem__blit1tilemap                                                                               ; M_gpu_mem_blit1tilemap            ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_gpu:gpu_processor|M_gpu_mem_blit1tilemap:__mem__blit1tilemap|altsyncram:buffer_rtl_0                                                       ; altsyncram                        ; work         ;
;                |altsyncram_qcn1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_gpu:gpu_processor|M_gpu_mem_blit1tilemap:__mem__blit1tilemap|altsyncram:buffer_rtl_0|altsyncram_qcn1:auto_generated                        ; altsyncram_qcn1                   ; work         ;
;       |M_main_mem_dstack:__mem__dstack|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_dstack:__mem__dstack                                                                                                              ; M_main_mem_dstack                 ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_dstack:__mem__dstack|altsyncram:buffer_rtl_0                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_o6n1:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_dstack:__mem__dstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated                                                       ; altsyncram_o6n1                   ; work         ;
;       |M_main_mem_ram_0:__mem__ram_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_0:__mem__ram_0                                                                                                                ; M_main_mem_ram_0                  ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_0:__mem__ram_0|altsyncram:buffer_rtl_0                                                                                        ; altsyncram                        ; work         ;
;             |altsyncram_5662:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_0:__mem__ram_0|altsyncram:buffer_rtl_0|altsyncram_5662:auto_generated                                                         ; altsyncram_5662                   ; work         ;
;       |M_main_mem_ram_1:__mem__ram_1|                              ; 5.1 (5.1)            ; 8.0 (8.0)                        ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_1:__mem__ram_1                                                                                                                ; M_main_mem_ram_1                  ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_1:__mem__ram_1|altsyncram:buffer_rtl_0                                                                                        ; altsyncram                        ; work         ;
;             |altsyncram_6ti1:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_ram_1:__mem__ram_1|altsyncram:buffer_rtl_0|altsyncram_6ti1:auto_generated                                                         ; altsyncram_6ti1                   ; work         ;
;       |M_main_mem_rstack:__mem__rstack|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_rstack:__mem__rstack                                                                                                              ; M_main_mem_rstack                 ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_o6n1:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated                                                       ; altsyncram_o6n1                   ; work         ;
;       |M_main_mem_uartInBuffer:__mem__uartInBuffer|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartInBuffer:__mem__uartInBuffer                                                                                                  ; M_main_mem_uartInBuffer           ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartInBuffer:__mem__uartInBuffer|altsyncram:buffer_rtl_0                                                                          ; altsyncram                        ; work         ;
;             |altsyncram_s9n1:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartInBuffer:__mem__uartInBuffer|altsyncram:buffer_rtl_0|altsyncram_s9n1:auto_generated                                           ; altsyncram_s9n1                   ; work         ;
;       |M_main_mem_uartOutBuffer:__mem__uartOutBuffer|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartOutBuffer:__mem__uartOutBuffer                                                                                                ; M_main_mem_uartOutBuffer          ; work         ;
;          |altsyncram:buffer_rtl_0|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartOutBuffer:__mem__uartOutBuffer|altsyncram:buffer_rtl_0                                                                        ; altsyncram                        ; work         ;
;             |altsyncram_i3n1:auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_main_mem_uartOutBuffer:__mem__uartOutBuffer|altsyncram:buffer_rtl_0|altsyncram_i3n1:auto_generated                                         ; altsyncram_i3n1                   ; work         ;
;       |M_multiplex_display:display|                                ; 30.2 (30.2)          ; 32.5 (32.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_multiplex_display:display                                                                                                                  ; M_multiplex_display               ; work         ;
;       |M_pulse1hz:p1hz|                                            ; 55.3 (55.3)          ; 55.5 (55.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (110)           ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_pulse1hz:p1hz                                                                                                                              ; M_pulse1hz                        ; work         ;
;       |M_pulse1hz:timer1hz|                                        ; 53.3 (53.3)          ; 53.8 (53.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_pulse1hz:timer1hz                                                                                                                          ; M_pulse1hz                        ; work         ;
;       |M_pulse1khz:sleepTimer|                                     ; 47.4 (47.4)          ; 48.3 (48.3)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 96 (96)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_pulse1khz:sleepTimer                                                                                                                       ; M_pulse1khz                       ; work         ;
;       |M_pulse1khz:timer1khz|                                      ; 48.0 (48.0)          ; 48.4 (48.4)                      ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 96 (96)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_pulse1khz:timer1khz                                                                                                                        ; M_pulse1khz                       ; work         ;
;       |M_sprite_layer:lower_sprites|                               ; 954.3 (954.3)        ; 1005.8 (1005.8)                  ; 65.5 (65.5)                                       ; 14.0 (14.0)                      ; 0.0 (0.0)            ; 1516 (1516)         ; 356 (356)                 ; 0 (0)         ; 8192              ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites                                                                                                                 ; M_sprite_layer                    ; work         ;
;          |M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles                                                         ; M_sprite_layer_mem_sprite_0_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles                                                         ; M_sprite_layer_mem_sprite_1_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles                                                         ; M_sprite_layer_mem_sprite_2_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles                                                         ; M_sprite_layer_mem_sprite_3_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles                                                         ; M_sprite_layer_mem_sprite_4_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles                                                         ; M_sprite_layer_mem_sprite_5_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles                                                         ; M_sprite_layer_mem_sprite_6_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles                                                         ; M_sprite_layer_mem_sprite_7_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;       |M_sprite_layer:upper_sprites|                               ; 949.8 (949.8)        ; 992.0 (992.0)                    ; 60.7 (60.7)                                       ; 18.5 (18.5)                      ; 0.0 (0.0)            ; 1507 (1507)         ; 369 (369)                 ; 0 (0)         ; 8192              ; 8     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites                                                                                                                 ; M_sprite_layer                    ; work         ;
;          |M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles                                                         ; M_sprite_layer_mem_sprite_0_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles                                                         ; M_sprite_layer_mem_sprite_1_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles                                                         ; M_sprite_layer_mem_sprite_2_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles                                                         ; M_sprite_layer_mem_sprite_3_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles                                                         ; M_sprite_layer_mem_sprite_4_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles                                                         ; M_sprite_layer_mem_sprite_5_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles                                                         ; M_sprite_layer_mem_sprite_6_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;          |M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles                                                         ; M_sprite_layer_mem_sprite_7_tiles ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0                                 ; altsyncram                        ; work         ;
;                |altsyncram_f3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated  ; altsyncram_f3n1                   ; work         ;
;       |M_terminal:terminal_window|                                 ; 422.1 (422.1)        ; 423.3 (423.3)                    ; 1.6 (1.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 499 (499)           ; 53 (53)                   ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_terminal:terminal_window                                                                                                                   ; M_terminal                        ; work         ;
;          |M_terminal_mem_terminal:__mem__terminal|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_terminal:terminal_window|M_terminal_mem_terminal:__mem__terminal                                                                           ; M_terminal_mem_terminal           ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_terminal:terminal_window|M_terminal_mem_terminal:__mem__terminal|altsyncram:buffer_rtl_0                                                   ; altsyncram                        ; work         ;
;                |altsyncram_sn02:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_terminal:terminal_window|M_terminal_mem_terminal:__mem__terminal|altsyncram:buffer_rtl_0|altsyncram_sn02:auto_generated                    ; altsyncram_sn02                   ; work         ;
;       |M_uart_receiver:urecv|                                      ; 21.8 (21.8)          ; 25.5 (25.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_uart_receiver:urecv                                                                                                                        ; M_uart_receiver                   ; work         ;
;       |M_uart_sender:usend|                                        ; 17.5 (17.5)          ; 18.3 (18.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_uart_sender:usend                                                                                                                          ; M_uart_sender                     ; work         ;
;       |M_vectors:vector_drawer|                                    ; 58.2 (58.2)          ; 60.0 (60.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 88 (88)                   ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer                                                                                                                      ; M_vectors                         ; work         ;
;          |M_vectors_mem_A:__mem__A|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_A:__mem__A                                                                                             ; M_vectors_mem_A                   ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_A:__mem__A|altsyncram:buffer_rtl_0                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_43n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_A:__mem__A|altsyncram:buffer_rtl_0|altsyncram_43n1:auto_generated                                      ; altsyncram_43n1                   ; work         ;
;          |M_vectors_mem_dx:__mem__dx|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dx:__mem__dx                                                                                           ; M_vectors_mem_dx                  ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dx:__mem__dx|altsyncram:buffer_rtl_0                                                                   ; altsyncram                        ; work         ;
;                |altsyncram_e3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dx:__mem__dx|altsyncram:buffer_rtl_0|altsyncram_e3n1:auto_generated                                    ; altsyncram_e3n1                   ; work         ;
;          |M_vectors_mem_dy:__mem__dy|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dy:__mem__dy                                                                                           ; M_vectors_mem_dy                  ; work         ;
;             |altsyncram:buffer_rtl_0|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dy:__mem__dy|altsyncram:buffer_rtl_0                                                                   ; altsyncram                        ; work         ;
;                |altsyncram_e3n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dy:__mem__dy|altsyncram:buffer_rtl_0|altsyncram_e3n1:auto_generated                                    ; altsyncram_e3n1                   ; work         ;
;       |M_vga:vga_driver|                                           ; 55.5 (55.5)          ; 66.5 (66.5)                      ; 11.2 (11.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 107 (107)           ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|M_vga:vga_driver                                                                                                                             ; M_vga                             ; work         ;
;       |de10nano_clk_100_25:_clk_gen|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|de10nano_clk_100_25:_clk_gen                                                                                                                 ; de10nano_clk_100_25               ; work         ;
;          |altera_pll:altera_pll_i|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i                                                                                         ; altera_pll                        ; work         ;
;       |reset_conditioner:_vga_rstcond|                             ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|M_main:__main|reset_conditioner:_vga_rstcond                                                                                                               ; reset_conditioner                 ; work         ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; leds[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_hs   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_vs   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; uart_tx  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btns[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btns[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btns[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btns[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btns[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; uart_rx  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; clk                                                         ;                   ;         ;
; btns[0]                                                     ;                   ;         ;
;      - M_main:__main|_q_delayed_7283_4[0]                   ; 0                 ; 0       ;
; btns[1]                                                     ;                   ;         ;
;      - M_main:__main|_q_delayed_7283_4[1]                   ; 1                 ; 0       ;
; btns[2]                                                     ;                   ;         ;
;      - M_main:__main|_q_delayed_7283_4[2]                   ; 0                 ; 0       ;
; btns[3]                                                     ;                   ;         ;
;      - M_main:__main|_q_delayed_7283_4[3]                   ; 1                 ; 0       ;
; btns[4]                                                     ;                   ;         ;
;      - M_main:__main|_q_delayed_7283_4[4]                   ; 1                 ; 0       ;
; uart_rx                                                     ;                   ;         ;
;      - M_main:__main|M_uart_receiver:urecv|_q_latched_rx[0] ; 0                 ; 0       ;
+-------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                   ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; M_main:__main|M_apu:apu_processor_L|_q_index.01                                                                                                                        ; FF_X40_Y30_N5              ; 644     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_background:background_generator|_q_static_1a[16]~0                                                                                                     ; LABCELL_X35_Y24_N9         ; 81      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_background:background_generator|_q_static_1a[16]~1                                                                                                     ; LABCELL_X37_Y24_N15        ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_background:background_generator|_q_static_1a[16]~2                                                                                                     ; LABCELL_X37_Y24_N57        ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1000w[3]~0 ; LABCELL_X37_Y32_N42        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1011w[3]~0 ; LABCELL_X35_Y32_N27        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1021w[3]~0 ; LABCELL_X35_Y32_N42        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1031w[3]~0 ; LABCELL_X35_Y32_N24        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1041w[3]~0 ; LABCELL_X35_Y31_N33        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1051w[3]~0 ; LABCELL_X36_Y32_N51        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1061w[3]~0 ; LABCELL_X36_Y32_N48        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1071w[3]~0 ; LABCELL_X35_Y30_N0         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1093w[3]~0 ; LABCELL_X36_Y28_N48        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1104w[3]~0 ; LABCELL_X35_Y30_N24        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1114w[3]~0 ; LABCELL_X35_Y31_N12        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1124w[3]~0 ; LABCELL_X35_Y30_N27        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1134w[3]~0 ; LABCELL_X37_Y31_N27        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode1144w[3]~0 ; LABCELL_X36_Y32_N42        ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode714w[3]~0  ; LABCELL_X36_Y28_N27        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode731w[3]~0  ; LABCELL_X35_Y30_N51        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode741w[3]~0  ; LABCELL_X35_Y30_N30        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode751w[3]~0  ; LABCELL_X35_Y30_N48        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode761w[3]~2  ; LABCELL_X37_Y31_N21        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode771w[3]~2  ; LABCELL_X37_Y32_N6         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode781w[3]~2  ; LABCELL_X37_Y32_N54        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode791w[3]~2  ; LABCELL_X35_Y32_N54        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode814w[3]~1  ; LABCELL_X37_Y32_N15        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode825w[3]~1  ; LABCELL_X35_Y32_N15        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode835w[3]~1  ; LABCELL_X35_Y32_N21        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode845w[3]~1  ; LABCELL_X35_Y32_N12        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode855w[3]~1  ; LABCELL_X37_Y31_N36        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode865w[3]~0  ; LABCELL_X37_Y32_N51        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode875w[3]~0  ; LABCELL_X36_Y32_N57        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode885w[3]~0  ; LABCELL_X35_Y32_N18        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode907w[3]~0  ; LABCELL_X37_Y32_N36        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode918w[3]~0  ; LABCELL_X35_Y32_N33        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode928w[3]~0  ; LABCELL_X35_Y32_N9         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode938w[3]~0  ; LABCELL_X35_Y32_N6         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode948w[3]~0  ; LABCELL_X35_Y30_N6         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode958w[3]~0  ; LABCELL_X36_Y32_N15        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode968w[3]~0  ; LABCELL_X36_Y32_N12        ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|decode_3na:decode2|w_anode978w[3]~0  ; LABCELL_X35_Y30_N3         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_bitmap:bitmap_window|_q_bitmap_colour_read[6]~13                                                                                                       ; MLABCELL_X52_Y28_N54       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_character_map:character_map_window|Equal3~0                                                                                                            ; LABCELL_X51_Y14_N24        ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_character_map:character_map_window|_d_background_wenable1[0]~0                                                                                         ; LABCELL_X27_Y16_N0         ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[3]~0                                                                                                ; LABCELL_X27_Y15_N30        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_x[3]~1                                                                                                ; MLABCELL_X28_Y14_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_character_map:character_map_window|_q_tpu_active_y[4]~3                                                                                                ; MLABCELL_X28_Y14_N54       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_gpu:gpu_processor|_d_blit1tilemap_wenable1[0]~2                                                                                                        ; LABCELL_X60_Y30_N18        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_pulse1hz:p1hz|_q_index.00                                                                                                                              ; FF_X66_Y7_N13              ; 101     ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[13]~2                                                                                                              ; LABCELL_X62_Y13_N57        ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[9]~0                                                                                                               ; LABCELL_X62_Y13_N51        ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[12]~0                                                                                                               ; LABCELL_X64_Y14_N51        ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[13]~2                                                                                                               ; LABCELL_X64_Y14_N57        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_0_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N45        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_1_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N30        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_2_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N54        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_3_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N39        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_4_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N36        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_5_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N33        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_6_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N42        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_d_sprite_7_tiles_wenable1[0]~0                                                                                             ; LABCELL_X74_Y23_N57        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprites_at_xy[7]~7                                                                                                       ; LABCELL_X48_Y18_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_0_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N39       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_1_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N45       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_2_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N36       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_3_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N30       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_4_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N21       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_5_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N18       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_6_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N6        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_d_sprite_7_tiles_wenable1[0]~0                                                                                             ; MLABCELL_X52_Y13_N33       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprites_at_xy[7]~7                                                                                                       ; LABCELL_X51_Y17_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_terminal:terminal_window|_d_terminal_wenable1[0]~0                                                                                                     ; LABCELL_X31_Y16_N15        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_scroll[7]~0                                                                                                       ; LABCELL_X37_Y18_N30        ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_scroll[7]~3                                                                                                       ; LABCELL_X36_Y18_N0         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_terminal:terminal_window|_q_terminal_scroll_next[5]~0                                                                                                  ; LABCELL_X36_Y18_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_receiver:urecv|_q_counter[7]~1                                                                                                                    ; LABCELL_X62_Y8_N6          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_receiver:urecv|_q_io_data_out[0]~1                                                                                                                ; LABCELL_X62_Y8_N12         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_receiver:urecv|_q_received[6]~0                                                                                                                   ; LABCELL_X62_Y8_N30         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_sender:usend|LessThan0~2                                                                                                                          ; LABCELL_X60_Y9_N30         ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_sender:usend|_q_counter[9]~0                                                                                                                      ; LABCELL_X61_Y9_N15         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_sender:usend|_q_transmit[10]~0                                                                                                                    ; LABCELL_X61_Y11_N3         ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_sender:usend|_q_transmit[10]~1                                                                                                                    ; LABCELL_X60_Y9_N27         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_uart_sender:usend|_q_transmit[10]~2                                                                                                                    ; LABCELL_X60_Y9_N21         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_vectors:vector_drawer|_d_dx_wenable1[0]~0                                                                                                              ; LABCELL_X73_Y17_N15        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_vectors:vector_drawer|_d_gpu_write[0]~0                                                                                                                ; LABCELL_X60_Y24_N18        ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|M_vga:vga_driver|out_vga_y[8]~9                                                                                                                          ; MLABCELL_X39_Y17_N18       ; 97      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_dstack_wenable[0]~1                                                                                                                                   ; LABCELL_X73_Y15_N21        ; 17      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_instruction[15]~1                                                                                                                                     ; MLABCELL_X59_Y22_N39       ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_lower_sprites_sprite_update[15]~0                                                                                                                     ; LABCELL_X62_Y22_N39        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_ram_0_wenable0[0]~0                                                                                                                                   ; LABCELL_X70_Y14_N15        ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_ram_1_wenable0[0]~1                                                                                                                                   ; LABCELL_X70_Y13_N15        ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_rstack_wenable[0]~1                                                                                                                                   ; LABCELL_X73_Y15_N54        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_sleepTimer_resetCounter[0]~0                                                                                                                          ; LABCELL_X63_Y13_N0         ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_timer1khz_resetCounter[0]~0                                                                                                                           ; LABCELL_X63_Y13_N15        ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_upper_sprites_sprite_update[15]~0                                                                                                                     ; LABCELL_X56_Y22_N45        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_vector_drawer_vector_block_xc[10]~0                                                                                                                   ; LABCELL_X56_Y27_N48        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_vector_drawer_vector_block_yc[10]~0                                                                                                                   ; LABCELL_X56_Y27_N39        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_vector_drawer_vertices_writer_block[4]~0                                                                                                              ; LABCELL_X64_Y19_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_d_vector_drawer_vertices_writer_vertex[5]~0                                                                                                             ; LABCELL_X64_Y19_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_instruction[13]                                                                                                                                       ; FF_X59_Y22_N53             ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_leds[0]~0                                                                                                                                             ; LABCELL_X63_Y14_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_memoryInput[15]~0                                                                                                                                     ; LABCELL_X73_Y15_N48        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_newDSP[0]~0                                                                                                                                           ; LABCELL_X62_Y15_N30        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_newRSP[0]~0                                                                                                                                           ; LABCELL_X73_Y15_N30        ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_rstackWData[0]~0                                                                                                                                      ; LABCELL_X74_Y16_N42        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_rstackWData[0]~1                                                                                                                                      ; LABCELL_X74_Y16_N45        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|_q_stackNext[2]~1                                                                                                                                        ; LABCELL_X70_Y17_N21        ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|outclk_wire[1]                                                                                      ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 1668    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; M_main:__main|reset_conditioner:_vga_rstcond|Equal0~1                                                                                                                  ; LABCELL_X56_Y17_N33        ; 924     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; M_main:__main|reset_conditioner:_vga_rstcond|counter_q[5]~0                                                                                                            ; LABCELL_X56_Y17_N27        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RST_q[0]                                                                                                                                                               ; FF_X78_Y15_N50             ; 507     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                    ; PIN_Y13                    ; 1418    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 1668    ; Global Clock         ; GCLK8            ; --                        ;
; clk                                                                                 ; PIN_Y13                    ; 1418    ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; M_main:__main|reset_conditioner:_vga_rstcond|Equal0~1        ; 924     ;
; M_main:__main|M_apu:apu_processor_L|_q_index.01              ; 644     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_R_wdata1[1]~0 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_A_wdata1[0]~0 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_R_wdata1[0]~1 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_G_wdata1[1]~0 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_G_wdata1[0]~1 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_B_wdata1[1]~0 ; 600     ;
; M_main:__main|M_bitmap:bitmap_window|_d_bitmap_B_wdata1[0]~1 ; 600     ;
; RST_q[0]                                                     ; 507     ;
+--------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_A:__mem__bitmap_A|altsyncram:buffer_rtl_0|altsyncram_efn1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 307200       ; 1            ; 307200       ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 307200 ; 307200                      ; 1                           ; 307200                      ; 1                           ; 307200              ; 38          ; 0     ; None                                                         ; M10K_X38_Y28_N0, M10K_X41_Y22_N0, M10K_X26_Y28_N0, M10K_X14_Y30_N0, M10K_X38_Y32_N0, M10K_X38_Y39_N0, M10K_X38_Y34_N0, M10K_X14_Y32_N0, M10K_X49_Y36_N0, M10K_X14_Y44_N0, M10K_X41_Y16_N0, M10K_X49_Y45_N0, M10K_X26_Y47_N0, M10K_X41_Y26_N0, M10K_X26_Y49_N0, M10K_X14_Y40_N0, M10K_X26_Y32_N0, M10K_X14_Y16_N0, M10K_X49_Y26_N0, M10K_X41_Y32_N0, M10K_X38_Y48_N0, M10K_X14_Y38_N0, M10K_X41_Y42_N0, M10K_X49_Y49_N0, M10K_X41_Y20_N0, M10K_X38_Y31_N0, M10K_X26_Y20_N0, M10K_X38_Y44_N0, M10K_X41_Y44_N0, M10K_X41_Y46_N0, M10K_X41_Y24_N0, M10K_X41_Y49_N0, M10K_X38_Y21_N0, M10K_X26_Y46_N0, M10K_X41_Y30_N0, M10K_X41_Y40_N0, M10K_X14_Y45_N0, M10K_X49_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_B:__mem__bitmap_B|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 307200       ; 2            ; 307200       ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 614400 ; 307200                      ; 2                           ; 307200                      ; 2                           ; 614400              ; 76          ; 0     ; None                                                         ; M10K_X38_Y26_N0, M10K_X41_Y52_N0, M10K_X41_Y27_N0, M10K_X26_Y52_N0, M10K_X38_Y33_N0, M10K_X38_Y27_N0, M10K_X38_Y35_N0, M10K_X14_Y42_N0, M10K_X49_Y46_N0, M10K_X26_Y43_N0, M10K_X38_Y22_N0, M10K_X49_Y34_N0, M10K_X41_Y50_N0, M10K_X58_Y23_N0, M10K_X38_Y47_N0, M10K_X14_Y37_N0, M10K_X26_Y50_N0, M10K_X26_Y33_N0, M10K_X38_Y23_N0, M10K_X49_Y23_N0, M10K_X38_Y46_N0, M10K_X26_Y41_N0, M10K_X26_Y42_N0, M10K_X49_Y50_N0, M10K_X38_Y36_N0, M10K_X49_Y22_N0, M10K_X26_Y22_N0, M10K_X58_Y36_N0, M10K_X26_Y48_N0, M10K_X26_Y24_N0, M10K_X14_Y24_N0, M10K_X41_Y48_N0, M10K_X5_Y37_N0, M10K_X14_Y46_N0, M10K_X5_Y34_N0, M10K_X41_Y36_N0, M10K_X5_Y40_N0, M10K_X5_Y39_N0, M10K_X38_Y24_N0, M10K_X41_Y8_N0, M10K_X41_Y31_N0, M10K_X14_Y22_N0, M10K_X41_Y57_N0, M10K_X41_Y34_N0, M10K_X69_Y35_N0, M10K_X14_Y35_N0, M10K_X14_Y43_N0, M10K_X5_Y35_N0, M10K_X26_Y8_N0, M10K_X38_Y57_N0, M10K_X58_Y34_N0, M10K_X69_Y23_N0, M10K_X26_Y56_N0, M10K_X14_Y39_N0, M10K_X26_Y38_N0, M10K_X26_Y23_N0, M10K_X58_Y21_N0, M10K_X58_Y18_N0, M10K_X41_Y29_N0, M10K_X38_Y14_N0, M10K_X41_Y28_N0, M10K_X69_Y34_N0, M10K_X38_Y12_N0, M10K_X58_Y24_N0, M10K_X38_Y15_N0, M10K_X49_Y44_N0, M10K_X38_Y54_N0, M10K_X38_Y8_N0, M10K_X5_Y41_N0, M10K_X69_Y36_N0, M10K_X5_Y36_N0, M10K_X26_Y40_N0, M10K_X38_Y38_N0, M10K_X26_Y36_N0, M10K_X38_Y52_N0, M10K_X38_Y56_N0      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_G:__mem__bitmap_G|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 307200       ; 2            ; 307200       ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 614400 ; 307200                      ; 2                           ; 307200                      ; 2                           ; 614400              ; 76          ; 0     ; None                                                         ; M10K_X38_Y32_N0, M10K_X38_Y13_N0, M10K_X26_Y51_N0, M10K_X49_Y41_N0, M10K_X41_Y54_N0, M10K_X38_Y42_N0, M10K_X76_Y34_N0, M10K_X58_Y30_N0, M10K_X14_Y20_N0, M10K_X38_Y49_N0, M10K_X26_Y17_N0, M10K_X26_Y55_N0, M10K_X38_Y50_N0, M10K_X76_Y25_N0, M10K_X41_Y55_N0, M10K_X14_Y36_N0, M10K_X41_Y43_N0, M10K_X26_Y27_N0, M10K_X14_Y17_N0, M10K_X41_Y21_N0, M10K_X14_Y29_N0, M10K_X38_Y30_N0, M10K_X26_Y15_N0, M10K_X76_Y35_N0, M10K_X38_Y37_N0, M10K_X41_Y12_N0, M10K_X58_Y16_N0, M10K_X26_Y44_N0, M10K_X38_Y40_N0, M10K_X38_Y18_N0, M10K_X41_Y23_N0, M10K_X26_Y19_N0, M10K_X41_Y33_N0, M10K_X26_Y26_N0, M10K_X26_Y31_N0, M10K_X5_Y32_N0, M10K_X26_Y34_N0, M10K_X38_Y55_N0, M10K_X38_Y7_N0, M10K_X14_Y15_N0, M10K_X14_Y27_N0, M10K_X14_Y21_N0, M10K_X38_Y11_N0, M10K_X49_Y9_N0, M10K_X26_Y30_N0, M10K_X41_Y14_N0, M10K_X14_Y41_N0, M10K_X58_Y25_N0, M10K_X41_Y47_N0, M10K_X26_Y37_N0, M10K_X38_Y29_N0, M10K_X26_Y45_N0, M10K_X14_Y28_N0, M10K_X41_Y45_N0, M10K_X38_Y10_N0, M10K_X14_Y18_N0, M10K_X26_Y16_N0, M10K_X14_Y47_N0, M10K_X58_Y28_N0, M10K_X41_Y7_N0, M10K_X49_Y39_N0, M10K_X38_Y19_N0, M10K_X41_Y11_N0, M10K_X41_Y19_N0, M10K_X38_Y41_N0, M10K_X49_Y47_N0, M10K_X41_Y9_N0, M10K_X14_Y31_N0, M10K_X58_Y20_N0, M10K_X26_Y21_N0, M10K_X14_Y34_N0, M10K_X41_Y38_N0, M10K_X41_Y35_N0, M10K_X49_Y35_N0, M10K_X49_Y12_N0, M10K_X38_Y33_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_bitmap:bitmap_window|M_bitmap_mem_bitmap_R:__mem__bitmap_R|altsyncram:buffer_rtl_0|altsyncram_gfn1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 307200       ; 2            ; 307200       ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 614400 ; 307200                      ; 2                           ; 307200                      ; 2                           ; 614400              ; 75          ; 0     ; None                                                         ; M10K_X38_Y6_N0, M10K_X41_Y10_N0, M10K_X49_Y42_N0, M10K_X41_Y41_N0, M10K_X41_Y6_N0, M10K_X58_Y33_N0, M10K_X58_Y35_N0, M10K_X38_Y43_N0, M10K_X38_Y20_N0, M10K_X38_Y5_N0, M10K_X26_Y35_N0, M10K_X41_Y51_N0, M10K_X69_Y30_N0, M10K_X26_Y39_N0, M10K_X49_Y38_N0, M10K_X41_Y53_N0, M10K_X38_Y9_N0, M10K_X58_Y27_N0, M10K_X49_Y11_N0, M10K_X38_Y45_N0, M10K_X41_Y13_N0, M10K_X41_Y5_N0, M10K_X49_Y52_N0, M10K_X49_Y10_N0, M10K_X58_Y11_N0, M10K_X14_Y26_N0, M10K_X69_Y24_N0, M10K_X26_Y25_N0, M10K_X38_Y53_N0, M10K_X49_Y53_N0, M10K_X49_Y13_N0, M10K_X14_Y23_N0, M10K_X38_Y25_N0, M10K_X5_Y38_N0, M10K_X5_Y33_N0, M10K_X49_Y29_N0, M10K_X49_Y48_N0, M10K_X38_Y17_N0, M10K_X26_Y53_N0, M10K_X49_Y27_N0, M10K_X26_Y54_N0, M10K_X49_Y32_N0, M10K_X69_Y29_N0, M10K_X49_Y24_N0, M10K_X49_Y43_N0, M10K_X49_Y19_N0, M10K_X14_Y33_N0, M10K_X58_Y17_N0, M10K_X41_Y56_N0, M10K_X58_Y32_N0, M10K_X49_Y30_N0, M10K_X38_Y51_N0, M10K_X49_Y28_N0, M10K_X41_Y39_N0, M10K_X14_Y19_N0, M10K_X69_Y31_N0, M10K_X58_Y19_N0, M10K_X49_Y31_N0, M10K_X49_Y40_N0, M10K_X41_Y25_N0, M10K_X49_Y51_N0, M10K_X49_Y33_N0, M10K_X58_Y31_N0, M10K_X58_Y26_N0, M10K_X58_Y29_N0, M10K_X49_Y25_N0, M10K_X49_Y55_N0, M10K_X49_Y54_N0, M10K_X69_Y33_N0, M10K_X49_Y21_N0, M10K_X14_Y25_N0, M10K_X41_Y37_N0, M10K_X69_Y32_N0, M10K_X26_Y29_N0, M10K_X26_Y18_N0                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_character_map:character_map_window|M_character_map_mem_background:__mem__background|altsyncram:buffer_rtl_0|altsyncram_gqt1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2400         ; 7            ; 2400         ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 16800  ; 2400                        ; 7                           ; 2400                        ; 7                           ; 16800               ; 7           ; 0     ; db/build.ram0_M_character_map_mem_background_9619834.hdl.mif ; M10K_X26_Y14_N0, M10K_X26_Y13_N0, M10K_X26_Y12_N0, M10K_X26_Y9_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X14_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_character_map:character_map_window|M_character_map_mem_character:__mem__character|altsyncram:buffer_rtl_0|altsyncram_29n1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2400         ; 8            ; 2400         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 19200  ; 2400                        ; 8                           ; 2400                        ; 8                           ; 19200               ; 5           ; 0     ;                                                              ; M10K_X14_Y14_N0, M10K_X26_Y10_N0, M10K_X26_Y11_N0, M10K_X14_Y10_N0, M10K_X14_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_character_map:character_map_window|M_character_map_mem_foreground:__mem__foreground|altsyncram:buffer_rtl_0|altsyncram_u8n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2400         ; 6            ; 2400         ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 14400  ; 2400                        ; 6                           ; 2400                        ; 6                           ; 14400               ; 6           ; 0     ;                                                              ; M10K_X26_Y14_N0, M10K_X26_Y13_N0, M10K_X26_Y12_N0, M10K_X26_Y9_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_gpu:gpu_processor|M_gpu_mem_blit1tilemap:__mem__blit1tilemap|altsyncram:buffer_rtl_0|altsyncram_qcn1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; None                                                         ; M10K_X76_Y26_N0, M10K_X76_Y30_N0, M10K_X76_Y33_N0, M10K_X76_Y29_N0, M10K_X76_Y32_N0, M10K_X76_Y27_N0, M10K_X76_Y28_N0, M10K_X76_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_main_mem_dstack:__mem__dstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                                         ; M10K_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_main_mem_ram_0:__mem__ram_0|altsyncram:buffer_rtl_0|altsyncram_5662:auto_generated|ALTSYNCRAM                                                         ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 16          ; 0     ; db/build.ram0_M_main_mem_ram_0_2d127f5e.hdl.mif              ; M10K_X58_Y22_N0, M10K_X58_Y15_N0, M10K_X76_Y14_N0, M10K_X76_Y21_N0, M10K_X76_Y17_N0, M10K_X76_Y19_N0, M10K_X69_Y20_N0, M10K_X69_Y18_N0, M10K_X76_Y16_N0, M10K_X58_Y14_N0, M10K_X69_Y17_N0, M10K_X69_Y15_N0, M10K_X76_Y20_N0, M10K_X76_Y15_N0, M10K_X76_Y18_N0, M10K_X69_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; M_main:__main|M_main_mem_ram_1:__mem__ram_1|altsyncram:buffer_rtl_0|altsyncram_6ti1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 16          ; 0     ; None                                                         ; M10K_X76_Y11_N0, M10K_X76_Y7_N0, M10K_X69_Y8_N0, M10K_X76_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y12_N0, M10K_X69_Y13_N0, M10K_X69_Y9_N0, M10K_X69_Y11_N0, M10K_X69_Y6_N0, M10K_X76_Y12_N0, M10K_X76_Y13_N0, M10K_X69_Y14_N0, M10K_X69_Y10_N0, M10K_X76_Y8_N0, M10K_X76_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_main_mem_rstack:__mem__rstack|altsyncram:buffer_rtl_0|altsyncram_o6n1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                                         ; M10K_X69_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_main_mem_uartInBuffer:__mem__uartInBuffer|altsyncram:buffer_rtl_0|altsyncram_s9n1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                                                         ; M10K_X58_Y9_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_main_mem_uartOutBuffer:__mem__uartOutBuffer|altsyncram:buffer_rtl_0|altsyncram_i3n1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0     ; None                                                         ; M10K_X58_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X69_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X69_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X69_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X76_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X69_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X76_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X69_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:lower_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X76_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_0_tiles:__mem__sprite_0_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X41_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_1_tiles:__mem__sprite_1_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_2_tiles:__mem__sprite_2_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X49_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_3_tiles:__mem__sprite_3_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X49_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_4_tiles:__mem__sprite_4_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X49_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_5_tiles:__mem__sprite_5_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X41_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_6_tiles:__mem__sprite_6_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X41_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_sprite_layer:upper_sprites|M_sprite_layer_mem_sprite_7_tiles:__mem__sprite_7_tiles|altsyncram:buffer_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; None                                                         ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; M_main:__main|M_terminal:terminal_window|M_terminal_mem_terminal:__mem__terminal|altsyncram:buffer_rtl_0|altsyncram_sn02:auto_generated|ALTSYNCRAM                    ; AUTO ; True Dual Port   ; Single Clock ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120   ; 640                         ; 8                           ; 640                         ; 8                           ; 5120                ; 1           ; 0     ; None                                                         ; M10K_X38_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; M_main:__main|M_vectors:vector_drawer|M_vectors_mem_A:__mem__A|altsyncram:buffer_rtl_0|altsyncram_43n1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 1            ; 512          ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 512                         ; 1                           ; 512                         ; 1                           ; 512                 ; 1           ; 0     ; None                                                         ; M10K_X69_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dx:__mem__dx|altsyncram:buffer_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 6            ; 512          ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 3072   ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; None                                                         ; M10K_X69_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; M_main:__main|M_vectors:vector_drawer|M_vectors_mem_dy:__mem__dy|altsyncram:buffer_rtl_0|altsyncram_e3n1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 6            ; 512          ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 3072   ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; None                                                         ; M10K_X69_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 25,979 / 289,320 ( 9 % )  ;
; C12 interconnects                           ; 910 / 13,420 ( 7 % )      ;
; C2 interconnects                            ; 8,102 / 119,108 ( 7 % )   ;
; C4 interconnects                            ; 4,715 / 56,300 ( 8 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,515 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,544 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,104 / 12,676 ( 9 % )    ;
; R14/C12 interconnect drivers                ; 1,576 / 20,720 ( 8 % )    ;
; R3 interconnects                            ; 10,303 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 16,333 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 17 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 36        ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 20           ; 36        ; 36        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 36           ; 0         ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 16           ; 36           ; 36           ; 36           ; 36           ; 16           ; 0         ; 0         ; 36           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; leds[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; vga_hs             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_vs             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_r[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_g[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; vga_b[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; uart_tx            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btns[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btns[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btns[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btns[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btns[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; uart_rx            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                   ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                            ; Destination Clock(s)                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; clk                                                                        ; clk                                                                            ; 76.2              ;
; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk         ; 36.5              ;
; clk,__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; clk                                                                            ; 27.3              ;
; clk,__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk         ; 22.9              ;
; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; clk,__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; 13.9              ;
; clk                                                                        ; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk         ; 12.1              ;
; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O     ; 11.1              ;
; clk                                                                        ; clk,__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; 9.4               ;
; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk     ; clk                                                                            ; 9.4               ;
; clk                                                                        ; __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O     ; 7.0               ;
; clk                                                                        ; clk,__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; 6.9               ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------+
; Source Register                                                                                                                     ; Destination Register             ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------+
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[12]                                                                        ; M_main:__main|_q_newStackTop[12] ; 3.033             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[13]                                                                        ; M_main:__main|_q_newStackTop[13] ; 2.735             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[14]                                                                        ; M_main:__main|_q_newStackTop[14] ; 2.651             ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_read_y[9]                                                                      ; M_main:__main|_q_newStackTop[9]  ; 2.582             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[4]                                                                         ; M_main:__main|_q_newStackTop[4]  ; 2.571             ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_read_y[8]                                                                      ; M_main:__main|_q_newStackTop[8]  ; 2.527             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[14]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.472             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[10]                                                                        ; M_main:__main|_q_newStackTop[10] ; 2.407             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[9]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.378             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[13]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.363             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[10]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.322             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[11]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.319             ;
; M_main:__main|M_apu:apu_processor_R|_q_counter1khz[12]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.291             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[8]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.280             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[8]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.205             ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_read_y[10]                                                                     ; M_main:__main|_q_newStackTop[11] ; 2.162             ;
; M_main:__main|M_gpu:gpu_processor|_q_gpu_active.0101                                                                                ; M_main:__main|_q_newStackTop[3]  ; 2.159             ;
; M_main:__main|_q_stackTop[13]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[3]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[4]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[12]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[0]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[11]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[10]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[9]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[8]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[14]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[2]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[1]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[6]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[5]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[7]                                                                                                        ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|_q_stackTop[15]                                                                                                       ; M_main:__main|_q_newStackTop[9]  ; 2.154             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[0]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.148             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[2]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.138             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[3]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.136             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[9]                                                                         ; M_main:__main|_q_newStackTop[9]  ; 2.126             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[1]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.115             ;
; M_main:__main|M_apu:apu_processor_R|_q_selected_duration[10]                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.088             ;
; M_main:__main|_q_memoryInput[8]                                                                                                     ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_read_x[8]                                                                      ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_read_x[8]                                                                      ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_sprite_layer:upper_sprites|_q_sprite_read_y[8]                                                                      ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_pulse1khz:timer1khz|_q_counter1khz[8]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_pulse1hz:timer1hz|_q_counter1hz[8]                                                                                  ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_pulse1khz:sleepTimer|_q_counter1khz[8]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_pulse1hz:p1hz|_q_counter1hz[8]                                                                                      ; M_main:__main|_q_newStackTop[8]  ; 2.068             ;
; M_main:__main|M_sprite_layer:lower_sprites|_q_sprite_read_x[9]                                                                      ; M_main:__main|_q_newStackTop[9]  ; 2.063             ;
; M_main:__main|_q_apu_processor_L_apu_write[0]                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.061             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[11]                                                                        ; M_main:__main|_q_newStackTop[11] ; 2.053             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[5]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[6]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_apu_processor_L_duration[8]                                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[15]                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[4]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[12]                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[9]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[7]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[6]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[9]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[1]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[2]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[4]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[10]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[12]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[15]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[13]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[14]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[11]                                                                              ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[8]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[7]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[5]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[3]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[1]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[3]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[2]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[13]                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[4]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[14]                                                                        ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_counter1khz[0]                                                                               ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[11]                                                                                                    ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[8]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[8]                                                                                                     ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[2]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[6]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[5]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[5]                                                                                                     ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_apu:apu_processor_L|_q_selected_duration[0]                                                                         ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[7]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[1]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_stackNext[0]                                                                                                       ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_main_mem_ram_0:__mem__ram_0|altsyncram:buffer_rtl_0|altsyncram_5662:auto_generated|ram_block1a15~portb_address_reg0 ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_main_mem_ram_0:__mem__ram_0|altsyncram:buffer_rtl_0|altsyncram_5662:auto_generated|ram_block1a15~portb_datain_reg0  ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[15]                                                                                                    ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[14]                                                                                                    ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_instruction[13]                                                                                                    ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_CYCLE[1]                                                                                                           ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_CYCLE[0]                                                                                                           ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|M_pulse1hz:p1hz|_q_index.01                                                                                           ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
; M_main:__main|_q_CYCLE[2]                                                                                                           ; M_main:__main|_q_newStackTop[8]  ; 2.046             ;
+-------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "build"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): M_main:__main|de10nano_clk_100_25:_clk_gen|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1745 fanout uses global clock CLKCTRL_G8
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1397 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: '../../../../../Silice/frameworks/boards/de10nano/build.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {__main|_clk_gen|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 8 -duty_cycle 50.00 -name {__main|_clk_gen|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {__main|_clk_gen|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 16 -duty_cycle 50.00 -name {__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {__main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: __main|_clk_gen|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: __main|_clk_gen|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 __main|_clk_gen|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 __main|_clk_gen|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000          clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "SDRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQMH" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQML" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_nCAS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_nCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_nRAS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_nWE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadC[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadC[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadC[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadC[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "kpadR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart2_rx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart2_tx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vga_en" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X56_Y23 to location X66_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:06
Info (11888): Total time spent on timing analysis during the Fitter is 35.01 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:29
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/rob/Development/github/Silice-Playground/j1eforth/DE10NANO-ULX3S/DE10NANO/BUILD_de10nano/build.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 57 warnings
    Info: Peak virtual memory: 2551 megabytes
    Info: Processing ended: Sat Oct 17 17:52:58 2020
    Info: Elapsed time: 00:04:30
    Info: Total CPU time (on all processors): 00:11:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/rob/Development/github/Silice-Playground/j1eforth/DE10NANO-ULX3S/DE10NANO/BUILD_de10nano/build.fit.smsg.


