FILE_TYPE = EXPANDEDNETLIST;
{ Using PSTWRITER 16.6.0 d001Jun-15-2020 at 10:41:54 }
NET_NAME
'N00044_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00044_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00044_user_design_outputs0_daamp0';
NODE_NAME	U34 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'V-':;
NODE_NAME	U33 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'OUT':;
NET_NAME
'N00060_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00060_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00060_user_design_outputs0_daamp0';
NODE_NAME	U34 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'V+':;
NODE_NAME	U32 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'AOUT':;
NET_NAME
'N44478'
 '@DEMOJ.ROOT(SCH_1):N44478':
 C_SIGNAL='@demoj.root(sch_1):n44478';
NODE_NAME	U10 7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CF':;
NODE_NAME	U1 E2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'PROG_B':;
NET_NAME
'BRESET'
 '@DEMOJ.ROOT(SCH_1):BRESET':
 C_SIGNAL='@demoj.root(sch_1):breset';
NODE_NAME	U7 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B7':;
NODE_NAME	U48 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A7':;
NET_NAME
'N44464'
 '@DEMOJ.ROOT(SCH_1):N44464':
 C_SIGNAL='@demoj.root(sch_1):n44464';
NODE_NAME	U10 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CLK':;
NODE_NAME	U10 13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CEO':;
NODE_NAME	U1 K3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'DIFF':;
NET_NAME
'DQ0'
 '@DEMOJ.ROOT(SCH_1):DQ0':
 C_SIGNAL='@demoj.root(sch_1):dq0';
NODE_NAME	U38 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q7':;
NODE_NAME	U32 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D0':;
NET_NAME
'DQ1'
 '@DEMOJ.ROOT(SCH_1):DQ1':
 C_SIGNAL='@demoj.root(sch_1):dq1';
NODE_NAME	U38 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q6':;
NODE_NAME	U32 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D1':;
NET_NAME
'N44457'
 '@DEMOJ.ROOT(SCH_1):N44457':
 C_SIGNAL='@demoj.root(sch_1):n44457';
NODE_NAME	U10 8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'OE_RESET':;
NODE_NAME	U1 K6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'OE_RESET':;
NET_NAME
'DQ2'
 '@DEMOJ.ROOT(SCH_1):DQ2':
 C_SIGNAL='@demoj.root(sch_1):dq2';
NODE_NAME	U38 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q5':;
NODE_NAME	U32 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D2':;
NET_NAME
'DEN/'
 '@DEMOJ.ROOT(SCH_1):DEN/':
 C_SIGNAL='@demoj.root(sch_1):\den/\';
NODE_NAME	U6 48
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	U9 48
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	U7 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'DQ3'
 '@DEMOJ.ROOT(SCH_1):DQ3':
 C_SIGNAL='@demoj.root(sch_1):dq3';
NODE_NAME	U38 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q4':;
NODE_NAME	U32 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D3':;
NET_NAME
'DQ4'
 '@DEMOJ.ROOT(SCH_1):DQ4':
 C_SIGNAL='@demoj.root(sch_1):dq4';
NODE_NAME	U38 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q3':;
NODE_NAME	U32 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D4':;
NET_NAME
'A23'
 '@DEMOJ.ROOT(SCH_1):A23':
 C_SIGNAL='@demoj.root(sch_1):a23';
NODE_NAME	U6 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	J6 B17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B17':;
NET_NAME
'DQ5'
 '@DEMOJ.ROOT(SCH_1):DQ5':
 C_SIGNAL='@demoj.root(sch_1):dq5';
NODE_NAME	U38 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q2':;
NODE_NAME	U32 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D5':;
NET_NAME
'A0'
 '@DEMOJ.ROOT(SCH_1):A0':
 C_SIGNAL='@demoj.root(sch_1):a0';
NODE_NAME	U9 36
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 B8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B8':;
NET_NAME
'DQ6'
 '@DEMOJ.ROOT(SCH_1):DQ6':
 C_SIGNAL='@demoj.root(sch_1):dq6';
NODE_NAME	U38 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q1':;
NODE_NAME	U32 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D6':;
NET_NAME
'DQ7'
 '@DEMOJ.ROOT(SCH_1):DQ7':
 C_SIGNAL='@demoj.root(sch_1):dq7';
NODE_NAME	U38 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q0':;
NODE_NAME	U32 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D7':;
NET_NAME
'WAIT/'
 '@DEMOJ.ROOT(SCH_1):WAIT/':
 C_SIGNAL='@demoj.root(sch_1):\wait/\';
NODE_NAME	J6 E2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E2':;
NODE_NAME	U48 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A1':;
NET_NAME
'N1432081'
 '@DEMOJ.ROOT(SCH_1):N1432081':
 C_SIGNAL='@demoj.root(sch_1):n1432081';
NODE_NAME	U11 8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'OE_RESET':;
NODE_NAME	U2 M12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'OE_RESET':;
NET_NAME
'DQ8'
 '@DEMOJ.ROOT(SCH_1):DQ8':
 C_SIGNAL='@demoj.root(sch_1):dq8';
NODE_NAME	U39 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q7':;
NODE_NAME	U35 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D0':;
NET_NAME
'A5'
 '@DEMOJ.ROOT(SCH_1):A5':
 C_SIGNAL='@demoj.root(sch_1):a5';
NODE_NAME	U9 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 B3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B3':;
NET_NAME
'N1432096'
 '@DEMOJ.ROOT(SCH_1):N1432096':
 C_SIGNAL='@demoj.root(sch_1):n1432096';
NODE_NAME	U11 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CLK':;
NODE_NAME	U2 R11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'PROM_CLK':;
NET_NAME
'DQ9'
 '@DEMOJ.ROOT(SCH_1):DQ9':
 C_SIGNAL='@demoj.root(sch_1):dq9';
NODE_NAME	U39 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q6':;
NODE_NAME	U35 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D1':;
NET_NAME
'N1432111'
 '@DEMOJ.ROOT(SCH_1):N1432111':
 C_SIGNAL='@demoj.root(sch_1):n1432111';
NODE_NAME	U11 7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CF':;
NODE_NAME	U2 P10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'PROM_CF':;
NET_NAME
'DQ10'
 '@DEMOJ.ROOT(SCH_1):DQ10':
 C_SIGNAL='@demoj.root(sch_1):dq10';
NODE_NAME	U39 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q5':;
NODE_NAME	U35 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D2':;
NET_NAME
'A18'
 '@DEMOJ.ROOT(SCH_1):A18':
 C_SIGNAL='@demoj.root(sch_1):a18';
NODE_NAME	U6 33
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U7 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 B22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B22':;
NET_NAME
'N1432121'
 '@DEMOJ.ROOT(SCH_1):N1432121':
 C_SIGNAL='@demoj.root(sch_1):n1432121';
NODE_NAME	U11 10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CE':;
NODE_NAME	U2 T10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'PROM_CE':;
NET_NAME
'DQ11'
 '@DEMOJ.ROOT(SCH_1):DQ11':
 C_SIGNAL='@demoj.root(sch_1):dq11';
NODE_NAME	U39 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q4':;
NODE_NAME	U35 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D3':;
NET_NAME
'A16'
 '@DEMOJ.ROOT(SCH_1):A16':
 C_SIGNAL='@demoj.root(sch_1):a16';
NODE_NAME	U6 36
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 B24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B24':;
NET_NAME
'N830942'
 '@DEMOJ.ROOT(SCH_1):N830942':
 C_SIGNAL='@demoj.root(sch_1):n830942',
 NET_PHYSICAL_TYPE='steve',
 NET_SPACING_TYPE='steve';
NODE_NAME	D3 A
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS876160@DIODES.LED.NORMAL(CHIPS)':
 'A':;
NODE_NAME	R29 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874021@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'DQ12'
 '@DEMOJ.ROOT(SCH_1):DQ12':
 C_SIGNAL='@demoj.root(sch_1):dq12';
NODE_NAME	U39 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q3':;
NODE_NAME	U35 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D4':;
NET_NAME
'N852683'
 '@DEMOJ.ROOT(SCH_1):N852683':
 C_SIGNAL='@demoj.root(sch_1):n852683';
NODE_NAME	R34 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874253@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U22 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q6':;
NET_NAME
'DQ13'
 '@DEMOJ.ROOT(SCH_1):DQ13':
 C_SIGNAL='@demoj.root(sch_1):dq13';
NODE_NAME	U39 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q2':;
NODE_NAME	U35 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D5':;
NET_NAME
'DQ14'
 '@DEMOJ.ROOT(SCH_1):DQ14':
 C_SIGNAL='@demoj.root(sch_1):dq14';
NODE_NAME	U39 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q1':;
NODE_NAME	U35 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D6':;
NET_NAME
'DQ15'
 '@DEMOJ.ROOT(SCH_1):DQ15':
 C_SIGNAL='@demoj.root(sch_1):dq15';
NODE_NAME	U39 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q0':;
NODE_NAME	U35 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'D7':;
NET_NAME
'RDY/'
 '@DEMOJ.ROOT(SCH_1):RDY/':
 C_SIGNAL='@demoj.root(sch_1):\rdy/\';
NODE_NAME	U7 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'OE':;
NODE_NAME	J6 E6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E6':;
NET_NAME
'N832078'
 '@DEMOJ.ROOT(SCH_1):N832078':
 C_SIGNAL='@demoj.root(sch_1):n832078';
NODE_NAME	Q7 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873997@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	D4 C
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874081@DIODES.LED.NORMAL(CHIPS)':
 'C':;
NET_NAME
'N84247'
 '@DEMOJ.ROOT(SCH_1):N84247':
 C_SIGNAL='@demoj.root(sch_1):n84247';
NODE_NAME	U6 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	U8 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NODE_NAME	U8 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NODE_NAME	U9 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'N852494'
 '@DEMOJ.ROOT(SCH_1):N852494':
 C_SIGNAL='@demoj.root(sch_1):n852494';
NODE_NAME	R33 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874213@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U22 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q4':;
NET_NAME
'BRD/'
 '@DEMOJ.ROOT(SCH_1):BRD/':
 C_SIGNAL='@demoj.root(sch_1):\brd/\';
NODE_NAME	U7 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B6':;
NODE_NAME	U48 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A6':;
NET_NAME
'A15'
 '@DEMOJ.ROOT(SCH_1):A15':
 C_SIGNAL='@demoj.root(sch_1):a15';
NODE_NAME	U8 37
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	J6 B9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B9':;
NET_NAME
'LED1'
 '@DEMOJ.ROOT(SCH_1):LED1':
 C_SIGNAL='@demoj.root(sch_1):led1';
NODE_NAME	Q4 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874337@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R31 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874041@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A13'
 '@DEMOJ.ROOT(SCH_1):A13':
 C_SIGNAL='@demoj.root(sch_1):a13';
NODE_NAME	U8 40
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 B11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B11':;
NET_NAME
'N831650'
 '@DEMOJ.ROOT(SCH_1):N831650':
 C_SIGNAL='@demoj.root(sch_1):n831650';
NODE_NAME	Q5 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874313@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	D2 C
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874293@DIODES.LED.NORMAL(CHIPS)':
 'C':;
NET_NAME
'N831646'
 '@DEMOJ.ROOT(SCH_1):N831646':
 C_SIGNAL='@demoj.root(sch_1):n831646';
NODE_NAME	D2 A
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874293@DIODES.LED.NORMAL(CHIPS)':
 'A':;
NODE_NAME	R28 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874233@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A20'
 '@DEMOJ.ROOT(SCH_1):A20':
 C_SIGNAL='@demoj.root(sch_1):a20';
NODE_NAME	U6 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U7 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 B20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B20':;
NET_NAME
'DATA0-'
 '@DEMOJ.ROOT(SCH_1):DATA0-':
 C_SIGNAL='@demoj.root(sch_1):\data0-\';
NODE_NAME	U1 A6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA0N':;
NODE_NAME	U2 A5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA0N':;
NET_NAME
'LED2'
 '@DEMOJ.ROOT(SCH_1):LED2':
 C_SIGNAL='@demoj.root(sch_1):led2';
NODE_NAME	Q5 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874313@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R32 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS883698@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N831855'
 '@DEMOJ.ROOT(SCH_1):N831855':
 C_SIGNAL='@demoj.root(sch_1):n831855';
NODE_NAME	D1 A
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS876122@DIODES.LED.NORMAL(CHIPS)':
 'A':;
NODE_NAME	R27 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874061@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'VDX2'
 '@DEMOJ.ROOT(SCH_1):VDX2':
 C_SIGNAL='@demoj.root(sch_1):vdx2',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN2 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226424@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B6':;
NODE_NAME	U38 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D5':;
NODE_NAME	U39 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D5':;
NODE_NAME	R4 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882376@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D5':;
NET_NAME
'N1438447'
 '@DEMOJ.ROOT(SCH_1):N1438447':
 C_SIGNAL='@demoj.root(sch_1):n1438447';
NODE_NAME	SW2 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437900@SWITCHES.SW_SPST_13_24.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U49 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437754@INTEGRATED_CIRCUITS.MAX6711.NORMAL(CHIPS)':
 'MR':;
NET_NAME
'Q2E'
 '@DEMOJ.ROOT(SCH_1):Q2E':
 C_SIGNAL='@demoj.root(sch_1):q2e',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R47 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92631@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q8 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92785@TRANSISTORS.BJT_PNP_BCE.NORMAL(CHIPS)':
 'C':;
NODE_NAME	R45 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92811@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C68 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92745@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N828385'
 '@DEMOJ.ROOT(SCH_1):N828385':
 C_SIGNAL='@demoj.root(sch_1):n828385';
NODE_NAME	R31 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874041@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U22 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q0':;
NET_NAME
'A19'
 '@DEMOJ.ROOT(SCH_1):A19':
 C_SIGNAL='@demoj.root(sch_1):a19';
NODE_NAME	U6 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U7 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 B21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B21':;
NET_NAME
'A21'
 '@DEMOJ.ROOT(SCH_1):A21':
 C_SIGNAL='@demoj.root(sch_1):a21';
NODE_NAME	U7 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U6 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 B19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B19':;
NET_NAME
'LED4'
 '@DEMOJ.ROOT(SCH_1):LED4':
 C_SIGNAL='@demoj.root(sch_1):led4';
NODE_NAME	Q7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873997@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R34 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874253@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'MWR/'
 '@DEMOJ.ROOT(SCH_1):MWR/':
 C_SIGNAL='@demoj.root(sch_1):\mwr/\';
NODE_NAME	U7 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	J6 E5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E5':;
NET_NAME
'VCLKC'
 '@DEMOJ.ROOT(SCH_1):VCLKC':
 C_SIGNAL='@demoj.root(sch_1):vclkc';
NODE_NAME	R26 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1127761@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U39 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'CLK':;
NET_NAME
'DATA3+'
 '@DEMOJ.ROOT(SCH_1):DATA3+':
 C_SIGNAL='@demoj.root(sch_1):\data3+\';
NODE_NAME	U1 D5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA3P':;
NODE_NAME	U2 B6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA3P':;
NET_NAME
'N62436'
 '@DEMOJ.ROOT(SCH_1):N62436':
 C_SIGNAL='@demoj.root(sch_1):n62436',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R46 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92653@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	D5 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92833@DIODES.DIODE_A_NC_C.NORMAL(CHIPS)':
 'C':;
NET_NAME
'N62230'
 '@DEMOJ.ROOT(SCH_1):N62230':
 C_SIGNAL='@demoj.root(sch_1):n62230',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	Q9 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92675@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R49 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92853@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R48 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92919@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C71 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92699@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N831859'
 '@DEMOJ.ROOT(SCH_1):N831859':
 C_SIGNAL='@demoj.root(sch_1):n831859';
NODE_NAME	Q4 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874337@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	D1 C
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS876122@DIODES.LED.NORMAL(CHIPS)':
 'C':;
NET_NAME
'AEN/'
 '@DEMOJ.ROOT(SCH_1):AEN/':
 C_SIGNAL='@demoj.root(sch_1):\aen/\';
NODE_NAME	U7 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 E3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E3':;
NET_NAME
'N62316'
 '@DEMOJ.ROOT(SCH_1):N62316':
 C_SIGNAL='@demoj.root(sch_1):n62316',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	C72 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92765@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q8 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92785@TRANSISTORS.BJT_PNP_BCE.NORMAL(CHIPS)':
 'E':;
NODE_NAME	R48 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92919@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N852308'
 '@DEMOJ.ROOT(SCH_1):N852308':
 C_SIGNAL='@demoj.root(sch_1):n852308';
NODE_NAME	R32 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS883698@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U22 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q2':;
NET_NAME
'N62564'
 '@DEMOJ.ROOT(SCH_1):N62564':
 C_SIGNAL='@demoj.root(sch_1):n62564',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	C70 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92527@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	Q9 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92675@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	C69 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92941@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R47 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92631@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N831005'
 '@DEMOJ.ROOT(SCH_1):N831005':
 C_SIGNAL='@demoj.root(sch_1):n831005';
NODE_NAME	Q6 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873973@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	D3 C
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS876160@DIODES.LED.NORMAL(CHIPS)':
 'C':;
NET_NAME
'N81780'
 '@DEMOJ.ROOT(SCH_1):N81780':
 C_SIGNAL='@demoj.root(sch_1):n81780',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R49 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92853@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C69 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92941@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'LED3'
 '@DEMOJ.ROOT(SCH_1):LED3':
 C_SIGNAL='@demoj.root(sch_1):led3';
NODE_NAME	Q6 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873973@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R33 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874213@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N61996'
 '@DEMOJ.ROOT(SCH_1):N61996':
 C_SIGNAL='@demoj.root(sch_1):n61996',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	C71 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92699@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R50 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92875@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'DATA1.CLKA'
 '@DEMOJ.ROOT(SCH_1):DATA1.CLKA':
 C_SIGNAL='@demoj.root(sch_1):\data1.clka\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 K5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CLKA':;
NODE_NAME	U38 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'CLK':;
NODE_NAME	U32 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'CLK':;
NODE_NAME	U35 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'CLK':;
NET_NAME
'N832074'
 '@DEMOJ.ROOT(SCH_1):N832074':
 C_SIGNAL='@demoj.root(sch_1):n832074';
NODE_NAME	D4 A
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874081@DIODES.LED.NORMAL(CHIPS)':
 'A':;
NODE_NAME	R30 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874101@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'DIFF1-'
 '@DEMOJ.ROOT(SCH_1):DIFF1-':
 C_SIGNAL='@demoj.root(sch_1):\diff1-\';
NODE_NAME	U1 D14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD10':;
NODE_NAME	U8 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	U6 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NET_NAME
'DATA1.VD7'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD7':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd7\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 R1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD7':;
NODE_NAME	RN2 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226376@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'Q1E'
 '@DEMOJ.ROOT(SCH_1):Q1E':
 C_SIGNAL='@demoj.root(sch_1):q1e',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R52 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92897@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q9 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92675@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NET_NAME
'DIFF1+'
 '@DEMOJ.ROOT(SCH_1):DIFF1+':
 C_SIGNAL='@demoj.root(sch_1):\diff1+\';
NODE_NAME	U1 D16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD11':;
NODE_NAME	U6 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U8 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'DATA1.VD4'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD4':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd4\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 P2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD4':;
NODE_NAME	RN2 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226408@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N62056'
 '@DEMOJ.ROOT(SCH_1):N62056':
 C_SIGNAL='@demoj.root(sch_1):n62056',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	Q8 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92785@TRANSISTORS.BJT_PNP_BCE.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R51 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92721@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R46 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92653@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA1.VD3'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD3':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd3\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 N1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD3':;
NODE_NAME	RN3 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226440@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA1.VD6'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD6':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd6\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 R2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD6':;
NODE_NAME	RN2 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226392@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'VDX4'
 '@DEMOJ.ROOT(SCH_1):VDX4':
 C_SIGNAL='@demoj.root(sch_1):vdx4',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN3 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226440@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	U38 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D3':;
NODE_NAME	U39 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D3':;
NODE_NAME	R7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882336@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D3':;
NET_NAME
'PGOOD'
 '@DEMOJ.ROOT(SCH_1):PGOOD':
 C_SIGNAL='@demoj.root(sch_1):pgood';
NODE_NAME	R2012 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472401@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U51 9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'PGOOD':;
NET_NAME
'DATA1.VD2'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD2':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd2\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 N3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD2':;
NODE_NAME	RN3 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226456@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N885276'
 '@DEMOJ.ROOT(SCH_1):N885276':
 C_SIGNAL='@demoj.root(sch_1):n885276';
NODE_NAME	L1 2
 '@DEMOJ.ROOT(SCH_1):INS910495@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NODE_NAME	J1 1
 '@DEMOJ.ROOT(SCH_1):INS885100@LOCAL.BNC-4.NORMAL(CHIPS)':
 'CENTER':;
NODE_NAME	C1 1
 '@DEMOJ.ROOT(SCH_1):INS909421@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'VTTREF'
 '@DEMOJ.ROOT(SCH_1):VTTREF':
 C_SIGNAL='@demoj.root(sch_1):vttref';
NODE_NAME	U51 6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'REFOUT':;
NODE_NAME	C2016 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1474437@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA1.VD0'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD0':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd0\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 M2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD0':;
NODE_NAME	RN3 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226488@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N885442'
 '@DEMOJ.ROOT(SCH_1):N885442':
 C_SIGNAL='@demoj.root(sch_1):n885442';
NODE_NAME	L1 1
 '@DEMOJ.ROOT(SCH_1):INS910495@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U34 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'OUT':;
NET_NAME
'JTAG_D0'
 '@DEMOJ.ROOT(SCH_1):JTAG_D0':
 C_SIGNAL='@demoj.root(sch_1):jtag_d0';
NODE_NAME	P1 8
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN8':;
NODE_NAME	U2 E14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'TDO':;
NET_NAME
'DATA1.WSTAT_L'
 '@DEMOJ.ROOT(SCH_1):DATA1.WSTAT_L':
 C_SIGNAL='@demoj.root(sch_1):\data1.wstat_l\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 J6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'WSTAT':;
NODE_NAME	U22 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'CLK':;
NET_NAME
'0'
 '@DEMOJ.ROOT(SCH_1):0':
 C_SIGNAL='@demoj.root(sch_1):\0\',
 VOLTAGE='0',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	P1 1
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN1':;
NODE_NAME	P1 5
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN5':;
NODE_NAME	P1 9
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN9':;
NODE_NAME	P1 13
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN13':;
NODE_NAME	C12 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311265@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C14 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310969@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C13 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311445@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C15 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310661@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C16 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311465@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U3 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'GND#2':;
NODE_NAME	R12 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310741@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U4 5
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'DGND#5':;
NODE_NAME	U4 19
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'AGND#19':;
NODE_NAME	U4 10
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'AGND#10':;
NODE_NAME	U4 24
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'DGND#24':;
NODE_NAME	C33 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310909@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C32 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310681@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C31 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310721@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C30 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310701@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C27 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311529@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C26 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310889@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C25 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311049@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C24 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311285@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C23 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311325@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C28 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310989@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C29 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311009@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U5 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311593@LOCAL.VREG_TGND.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U5 4
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311593@LOCAL.VREG_TGND.NORMAL(CHIPS)':
 'TGND':;
NODE_NAME	U3 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'GND#3':;
NODE_NAME	U3 6
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'GND#6':;
NODE_NAME	U3 7
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'GND#7':;
NODE_NAME	R14 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311485@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C36 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299266@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C37 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS298972@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C38 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299246@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R23 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299512@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C39 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS298766@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C40 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299408@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R24 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299428@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R18 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299534@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R25 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299344@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C72 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92765@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R51 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92721@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C68 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92745@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R52 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92897@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U30 L6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SYNC':;
NODE_NAME	U30 L7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#L7':;
NODE_NAME	R41 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885401@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U30 A5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A5':;
NODE_NAME	U30 A6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A6':;
NODE_NAME	U30 A7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A7':;
NODE_NAME	U30 B5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B5':;
NODE_NAME	U30 B6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B6':;
NODE_NAME	U30 B7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B7':;
NODE_NAME	U30 C5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C5':;
NODE_NAME	U30 C6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C6':;
NODE_NAME	U30 C7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C7':;
NODE_NAME	U30 D5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D5':;
NODE_NAME	U30 D6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D6':;
NODE_NAME	U30 D7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D7':;
NODE_NAME	U30 E1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E1':;
NODE_NAME	U30 E2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E2':;
NODE_NAME	U30 E3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E3':;
NODE_NAME	U30 E4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E4':;
NODE_NAME	U30 E5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E5':;
NODE_NAME	U30 E6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E6':;
NODE_NAME	U30 E7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E7':;
NODE_NAME	U30 F1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F1':;
NODE_NAME	U30 F2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F2':;
NODE_NAME	U30 F3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F3':;
NODE_NAME	U30 F4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F4':;
NODE_NAME	U30 F5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F5':;
NODE_NAME	U30 F6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F6':;
NODE_NAME	U30 F7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F7':;
NODE_NAME	U30 G1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G1':;
NODE_NAME	U30 G2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G2':;
NODE_NAME	U30 G3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G3':;
NODE_NAME	U30 G4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G4':;
NODE_NAME	U30 G6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G6':;
NODE_NAME	U30 H6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#H6':;
NODE_NAME	U30 J5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J5':;
NODE_NAME	U30 J6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J6':;
NODE_NAME	U30 K5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K5':;
NODE_NAME	U30 K6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K6':;
NODE_NAME	R42 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885733@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C64 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885381@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C65 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885713@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U29 L6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SYNC':;
NODE_NAME	U29 L7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#L7':;
NODE_NAME	R39 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886610@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U29 A5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A5':;
NODE_NAME	U29 A6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A6':;
NODE_NAME	U29 A7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A7':;
NODE_NAME	U29 B5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B5':;
NODE_NAME	U29 B6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B6':;
NODE_NAME	U29 B7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B7':;
NODE_NAME	U29 C5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C5':;
NODE_NAME	U29 C6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C6':;
NODE_NAME	U29 C7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C7':;
NODE_NAME	U29 D5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D5':;
NODE_NAME	U29 D6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D6':;
NODE_NAME	U29 D7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D7':;
NODE_NAME	U29 E1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E1':;
NODE_NAME	U29 E2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E2':;
NODE_NAME	U29 E3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E3':;
NODE_NAME	U29 E4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E4':;
NODE_NAME	U29 E5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E5':;
NODE_NAME	U29 E6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E6':;
NODE_NAME	U29 E7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E7':;
NODE_NAME	U29 F1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F1':;
NODE_NAME	U29 F2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F2':;
NODE_NAME	U29 F3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F3':;
NODE_NAME	U29 F4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F4':;
NODE_NAME	U29 F5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F5':;
NODE_NAME	U29 F6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F6':;
NODE_NAME	U29 F7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F7':;
NODE_NAME	U29 G1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G1':;
NODE_NAME	U29 G2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G2':;
NODE_NAME	U29 G3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G3':;
NODE_NAME	U29 G4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G4':;
NODE_NAME	U29 G6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G6':;
NODE_NAME	U29 H6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#H6':;
NODE_NAME	U29 J5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J5':;
NODE_NAME	U29 J6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J6':;
NODE_NAME	U29 K5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K5':;
NODE_NAME	U29 K6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K6':;
NODE_NAME	R40 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS922237@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C62 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886590@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C63 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886550@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U31 L6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SYNC':;
NODE_NAME	U31 L7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#L7':;
NODE_NAME	R43 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS884190@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U31 A5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A5':;
NODE_NAME	U31 A6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A6':;
NODE_NAME	U31 A7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#A7':;
NODE_NAME	U31 B5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B5':;
NODE_NAME	U31 B6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B6':;
NODE_NAME	U31 B7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#B7':;
NODE_NAME	U31 C5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C5':;
NODE_NAME	U31 C6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C6':;
NODE_NAME	U31 C7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#C7':;
NODE_NAME	U31 D5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D5':;
NODE_NAME	U31 D6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D6':;
NODE_NAME	U31 D7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#D7':;
NODE_NAME	U31 E1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E1':;
NODE_NAME	U31 E2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E2':;
NODE_NAME	U31 E3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E3':;
NODE_NAME	U31 E4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E4':;
NODE_NAME	U31 E5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E5':;
NODE_NAME	U31 E6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E6':;
NODE_NAME	U31 E7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#E7':;
NODE_NAME	U31 F1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F1':;
NODE_NAME	U31 F2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F2':;
NODE_NAME	U31 F3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F3':;
NODE_NAME	U31 F4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F4':;
NODE_NAME	U31 F5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F5':;
NODE_NAME	U31 F6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F6':;
NODE_NAME	U31 F7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#F7':;
NODE_NAME	U31 G1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G1':;
NODE_NAME	U31 G2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G2':;
NODE_NAME	U31 G3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G3':;
NODE_NAME	U31 G4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G4':;
NODE_NAME	U31 G6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#G6':;
NODE_NAME	U31 H6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#H6':;
NODE_NAME	U31 J5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J5':;
NODE_NAME	U31 J6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#J6':;
NODE_NAME	U31 K5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K5':;
NODE_NAME	U31 K6
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'GND#K6':;
NODE_NAME	R44 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883672@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C66 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS922885@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C67 2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS884170@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U10 11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U11 11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	J5 7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'GND_DRAIN':;
NODE_NAME	J5 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	C2002 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358591@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2003 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358613@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2005 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358629@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2004 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358645@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2000 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358575@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2001 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358559@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2008 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406702@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2009 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406610@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U50 14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M2':;
NODE_NAME	U50 15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M3':;
NODE_NAME	U50 17
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M4':;
NODE_NAME	U50 18
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M5':;
NODE_NAME	U50 25
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'GND#25':;
NODE_NAME	U50 33
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'GND#33':;
NODE_NAME	U50 29
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'GND#29':;
NODE_NAME	U50 22
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'N0':;
NODE_NAME	U50 23
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'N1':;
NODE_NAME	U50 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'S_CLOCK':;
NODE_NAME	U50 13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M1':;
NODE_NAME	U50 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'S_DATA':;
NODE_NAME	U50 12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M0':;
NODE_NAME	C2007 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406298@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U50 20
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M7':;
NODE_NAME	U50 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'S_LOAD':;
NODE_NAME	U49 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437754@INTEGRATED_CIRCUITS.MAX6711.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	SW2 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437900@SWITCHES.SW_SPST_13_24.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U51 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'PGND':;
NODE_NAME	U51 8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	R2011 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472385@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2014 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473583@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2015 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473567@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2011 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473835@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2013 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473803@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2012 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473819@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2010 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1474171@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2016 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1474437@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U1 T16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#T16':;
NODE_NAME	U1 T1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#T1':;
NODE_NAME	U1 R10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#R10':;
NODE_NAME	U1 R6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#R6':;
NODE_NAME	U1 P3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#P3':;
NODE_NAME	U1 N13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#N13':;
NODE_NAME	U1 M8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#M8':;
NODE_NAME	U1 L15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#L15':;
NODE_NAME	U1 L2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#L2':;
NODE_NAME	U1 K9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#K9':;
NODE_NAME	U1 K7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#K7':;
NODE_NAME	U1 J8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#J8':;
NODE_NAME	U1 H9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#H9':;
NODE_NAME	U1 H7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#H7':;
NODE_NAME	U1 G15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#G15':;
NODE_NAME	U1 G8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#G8':;
NODE_NAME	U1 G2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#G2':;
NODE_NAME	U1 E9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#E9':;
NODE_NAME	U1 D13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#D13':;
NODE_NAME	U1 D4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#D4':;
NODE_NAME	U1 B11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#B11':;
NODE_NAME	U1 B7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#B7':;
NODE_NAME	U1 A16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#A16':;
NODE_NAME	U1 A1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#A1':;
NODE_NAME	U1 J5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#J5':;
NODE_NAME	U1 H12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'GND#H12':;
NODE_NAME	C176 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95436@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C177 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94864@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C168 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96024@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C196 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96380@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C194 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96348@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C195 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95404@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C166 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96000@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C167 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95308@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C182 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95036@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C183 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95292@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C178 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94980@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C186 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95388@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C179 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94996@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C180 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95148@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C144 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94816@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C181 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95164@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C184 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95276@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C159 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95244@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C153 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95132@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C151 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95100@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C185 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95260@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C152 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95116@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C145 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94916@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C147 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94948@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C146 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94932@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C149 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95068@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C148 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95084@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C150 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95052@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C158 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95648@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C156 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95616@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C157 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95632@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C154 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C155 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95340@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C160 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95920@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C161 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95936@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C162 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95952@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C163 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95968@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C164 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95020@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C165 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95984@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C169 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95420@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C170 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94832@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C171 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95212@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C172 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95228@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C175 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95372@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C173 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94848@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C174 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95356@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C187 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96240@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C193 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96364@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C189 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96300@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C188 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96264@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C191 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95180@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C190 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C192 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95196@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U12 A3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#A3':;
NODE_NAME	U13 J7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSDL':;
NODE_NAME	U13 H8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#H8':;
NODE_NAME	U13 H2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#H2':;
NODE_NAME	U13 F8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#F8':;
NODE_NAME	U13 F2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#F2':;
NODE_NAME	U13 D2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#D2':;
NODE_NAME	U13 B8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#B8':;
NODE_NAME	U13 B2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#B2':;
NODE_NAME	U13 A7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#A7':;
NODE_NAME	U13 N1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#N1':;
NODE_NAME	U13 J3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#J3':;
NODE_NAME	U13 E3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#E3':;
NODE_NAME	U13 A3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#A3':;
NODE_NAME	U13 P9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#P9':;
NODE_NAME	U13 D8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#D8':;
NODE_NAME	U13 E7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#E7':;
NODE_NAME	U12 J7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSDL':;
NODE_NAME	U12 H8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#H8':;
NODE_NAME	U12 H2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#H2':;
NODE_NAME	U12 D8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#D8':;
NODE_NAME	U12 B2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#B2':;
NODE_NAME	U12 B8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#B8':;
NODE_NAME	U12 D2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#D2':;
NODE_NAME	U12 J3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#J3':;
NODE_NAME	U12 N1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#N1':;
NODE_NAME	U12 P9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#P9':;
NODE_NAME	U12 E3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSS#E3':;
NODE_NAME	U12 E7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#E7':;
NODE_NAME	U12 F2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#F2':;
NODE_NAME	C125 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69873@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C133 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70831@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C126 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69889@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C127 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70309@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C128 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70325@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C131 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70575@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C132 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70559@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C107 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74439@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C108 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74455@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C109 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74471@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C110 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74487@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C111 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70017@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C112 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74503@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C134 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76612@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C140 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76692@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C136 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76644@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C135 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76628@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C138 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70373@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C137 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76660@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C139 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70389@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C143 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76708@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C141 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76676@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C142 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70903@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C113 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74519@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C114 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70689@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C129 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70033@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C130 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70623@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C89 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69190@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C104 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70493@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C98 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70293@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C96 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70261@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C97 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70277@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C90 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69503@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C92 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69555@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C91 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69529@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C94 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70097@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C93 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70245@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C95 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70081@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C103 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86835@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C101 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86803@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C102 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86819@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C99 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70737@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C100 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70753@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C116 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70935@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C117 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69217@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C118 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70415@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C119 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70441@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C122 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70815@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C120 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69244@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C121 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70779@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C123 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70961@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C124 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69271@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C115 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74535@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C106 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71429@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C76 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71253@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C105 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71205@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C73 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71157@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C74 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71221@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C75 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71237@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C80 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100974@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C77 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100926@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C78 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100942@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C79 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100958@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C84 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71365@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C81 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71173@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C83 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71349@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C82 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71333@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C88 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71413@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C85 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71189@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C87 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71397@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C86 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71381@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 A1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#A1':;
NODE_NAME	U2 B7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#B7':;
NODE_NAME	U2 B11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#B11':;
NODE_NAME	U2 D4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#D4':;
NODE_NAME	U2 D13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#D13':;
NODE_NAME	U2 E9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#E9':;
NODE_NAME	U2 G2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#G2':;
NODE_NAME	U2 G15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#G15':;
NODE_NAME	U2 G8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#G8':;
NODE_NAME	U2 H7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#H7':;
NODE_NAME	U2 H9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#H9':;
NODE_NAME	U2 H12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#H12':;
NODE_NAME	U2 J5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#J5':;
NODE_NAME	U2 J8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#J8':;
NODE_NAME	U2 K7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#K7':;
NODE_NAME	U2 K9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#K9':;
NODE_NAME	U2 L15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#L15':;
NODE_NAME	U2 L2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#L2':;
NODE_NAME	U2 T1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#T1':;
NODE_NAME	U2 T16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#T16':;
NODE_NAME	U2 R10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#R10':;
NODE_NAME	U2 M8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#M8':;
NODE_NAME	U2 N13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#N13':;
NODE_NAME	U2 P3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#P3':;
NODE_NAME	U2 R6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#R6':;
NODE_NAME	U2 A16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'GND#A16':;
NODE_NAME	U12 A7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#A7':;
NODE_NAME	U12 F8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VSSQ#F8':;
NODE_NAME	U8 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U6 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	U9 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	C46 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130058@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U8 48
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	C45 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129894@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C47 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130186@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U6 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U9 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	C44 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130626@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U7 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	J6 F2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F2':;
NODE_NAME	J6 F1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F1':;
NODE_NAME	J6 C2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C2':;
NODE_NAME	J6 C1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C1':;
NODE_NAME	U48 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	C2006 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1480670@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	J6 F24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F24':;
NODE_NAME	J6 F23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F23':;
NODE_NAME	J6 C24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C24':;
NODE_NAME	J6 C23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C23':;
NODE_NAME	J7 39
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN39':;
NODE_NAME	J7 40
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN40':;
NODE_NAME	J7 41
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN41':;
NODE_NAME	J7 42
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN42':;
NODE_NAME	J7 43
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN43':;
NODE_NAME	J7 44
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN44':;
NODE_NAME	J7 45
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN45':;
NODE_NAME	J7 46
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN46':;
NODE_NAME	J7 47
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN47':;
NODE_NAME	J7 48
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN48':;
NODE_NAME	J7 49
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN49':;
NODE_NAME	J7 50
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN50':;
NODE_NAME	J7 89
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN89':;
NODE_NAME	J7 90
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN90':;
NODE_NAME	J7 91
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN91':;
NODE_NAME	J7 92
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN92':;
NODE_NAME	J7 93
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN93':;
NODE_NAME	J7 94
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN94':;
NODE_NAME	J7 95
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN95':;
NODE_NAME	J7 96
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN96':;
NODE_NAME	J7 97
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN97':;
NODE_NAME	J7 98
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN98':;
NODE_NAME	J7 99
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN99':;
NODE_NAME	J7 100
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN100':;
NODE_NAME	J7 139
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN139':;
NODE_NAME	J7 140
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN140':;
NODE_NAME	J7 141
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN141':;
NODE_NAME	J7 142
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN142':;
NODE_NAME	J7 143
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN143':;
NODE_NAME	J7 144
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN144':;
NODE_NAME	J7 145
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN145':;
NODE_NAME	J7 146
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN146':;
NODE_NAME	J7 147
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN147':;
NODE_NAME	J7 148
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN148':;
NODE_NAME	J7 149
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN149':;
NODE_NAME	J7 150
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN150':;
NODE_NAME	J7 189
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN189':;
NODE_NAME	J7 190
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN190':;
NODE_NAME	J7 191
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN191':;
NODE_NAME	J7 192
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN192':;
NODE_NAME	J7 193
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN193':;
NODE_NAME	J7 194
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN194':;
NODE_NAME	J7 195
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN195':;
NODE_NAME	J7 196
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN196':;
NODE_NAME	J7 197
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN197':;
NODE_NAME	J7 198
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN198':;
NODE_NAME	J7 199
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN199':;
NODE_NAME	J7 200
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN200':;
NODE_NAME	C48 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS473966@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C49 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS473826@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C50 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474106@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C51 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474546@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C55 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS869724@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C54 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474386@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C53 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474566@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C52 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474366@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U47 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U47 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U46 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U46 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U43 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U43 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U42 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U42 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U45 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U45 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U41 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U41 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U40 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U40 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U44 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U44 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'O\E\':;
NODE_NAME	U38 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	C3 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882784@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C5 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882764@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882316@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C9 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882568@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C4 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882620@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C6 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882528@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C8 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882416@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C10 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882396@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U38 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'OE':;
NODE_NAME	U39 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	U39 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'OE':;
NODE_NAME	C197 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49353@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U32 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'DGN':;
NODE_NAME	U32 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'NC1':;
NODE_NAME	C199 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49581@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U32 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'AGN':;
NODE_NAME	U32 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'NC2':;
NODE_NAME	U32 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'CMP':;
NODE_NAME	C198 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49561@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U33 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'AGND':;
NODE_NAME	C200 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49353@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U35 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'DGN':;
NODE_NAME	U35 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'NC1':;
NODE_NAME	C202 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49581@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U35 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'AGN':;
NODE_NAME	U35 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'NC2':;
NODE_NAME	U35 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'CMP':;
NODE_NAME	C201 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49561@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U36 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'AGND':;
NODE_NAME	U22 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'GND':;
NODE_NAME	Q6 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873973@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NODE_NAME	Q5 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874313@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NODE_NAME	Q4 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874337@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NODE_NAME	Q7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS873997@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NODE_NAME	U22 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'OE':;
NET_NAME
'VDX1'
 '@DEMOJ.ROOT(SCH_1):VDX1':
 C_SIGNAL='@demoj.root(sch_1):vdx1',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN2 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226392@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B7':;
NODE_NAME	U38 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D6':;
NODE_NAME	U39 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D6':;
NODE_NAME	R6 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882824@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D6':;
NET_NAME
'N15853'
 '@DEMOJ.ROOT(SCH_1):N15853':
 C_SIGNAL='@demoj.root(sch_1):n15853';
NODE_NAME	U12 K9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'ODT':;
NODE_NAME	U2 T7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_ODT1':;
NET_NAME
'DATA1.VD5'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD5':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd5\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 P1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD5':;
NODE_NAME	RN2 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226424@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N15863'
 '@DEMOJ.ROOT(SCH_1):N15863':
 C_SIGNAL='@demoj.root(sch_1):n15863';
NODE_NAME	U13 K9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'ODT':;
NODE_NAME	U2 R7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_ODT2':;
NET_NAME
'DATA1.VD1'
 '@DEMOJ.ROOT(SCH_1):DATA1.VD1':
 C_SIGNAL='@demoj.root(sch_1):\data1.vd1\',
 BUS_NAME='DATA1[0..9]';
NODE_NAME	U1 M1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'VD1':;
NODE_NAME	RN3 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226472@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N884986'
 '@DEMOJ.ROOT(SCH_1):N884986':
 C_SIGNAL='@demoj.root(sch_1):n884986',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	J3 1
 '@DEMOJ.ROOT(SCH_1):INS885732@LOCAL.BNC-4.NORMAL(CHIPS)':
 'CENTER':;
NODE_NAME	C70 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92527@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'3V3'
 '@DEMOJ.ROOT(SCH_1):3V3':
 C_SIGNAL='@demoj.root(sch_1):\3v3\',
 VOLTAGE='3.3',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	RN1 5
 '@DEMOJ.ROOT(SCH_1):INS1491605@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	RN1 6
 '@DEMOJ.ROOT(SCH_1):INS1491589@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	RN1 7
 '@DEMOJ.ROOT(SCH_1):INS1491573@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	RN1 8
 '@DEMOJ.ROOT(SCH_1):INS1491557@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	P1 12
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN12':;
NODE_NAME	U30 H5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'BIAS':;
NODE_NAME	U29 H5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'BIAS':;
NODE_NAME	U31 A1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A1':;
NODE_NAME	U31 D4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D4':;
NODE_NAME	U31 A2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A2':;
NODE_NAME	U31 A3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A3':;
NODE_NAME	U31 A4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A4':;
NODE_NAME	U31 B1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B1':;
NODE_NAME	U31 B2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B2':;
NODE_NAME	U31 B3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B3':;
NODE_NAME	U31 B4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B4':;
NODE_NAME	U31 C1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C1':;
NODE_NAME	U31 C2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C2':;
NODE_NAME	U31 C3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C3':;
NODE_NAME	U31 C4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C4':;
NODE_NAME	U31 D1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D1':;
NODE_NAME	U31 D2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D2':;
NODE_NAME	U31 D3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D3':;
NODE_NAME	C67 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS884170@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U10 18
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCINT':;
NODE_NAME	U11 18
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCINT':;
NODE_NAME	U51 10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'VIN':;
NODE_NAME	R2012 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472401@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U51 7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'EN':;
NODE_NAME	C167 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95308@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C166 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96000@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C168 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96024@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C160 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95920@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C162 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95952@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C161 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95936@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C165 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95984@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C164 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95020@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C163 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95968@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U1 B9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_0#B9':;
NODE_NAME	U1 B4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_0#B4':;
NODE_NAME	U1 B13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_0#B13':;
NODE_NAME	U1 D7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_0#D7':;
NODE_NAME	U1 D10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_0#D10':;
NODE_NAME	U1 D15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#D15':;
NODE_NAME	U1 G13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#G13':;
NODE_NAME	U1 J15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#J15':;
NODE_NAME	U1 K13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#K13':;
NODE_NAME	U1 N15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#N15':;
NODE_NAME	C115 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74535@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C107 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74439@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C109 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74471@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C108 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74455@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C112 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74503@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C111 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70017@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C110 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74487@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C114 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70689@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C113 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS74519@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U2 K13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#K13':;
NODE_NAME	U2 G13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#G13':;
NODE_NAME	U2 J15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#J15':;
NET_NAME
'N44490'
 '@DEMOJ.ROOT(SCH_1):N44490':
 C_SIGNAL='@demoj.root(sch_1):n44490';
NODE_NAME	U10 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'D0':;
NODE_NAME	U1 L5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'D0':;
NET_NAME
'GND EARTH'
 '@DEMOJ.ROOT(SCH_1):GND EARTH':
 C_SIGNAL='@demoj.root(sch_1):\gnd earth\',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	SW1 8
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	SW1 7
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'B2':;
NODE_NAME	SW1 6
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	SW1 5
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	C2 2
 '@DEMOJ.ROOT(SCH_1):INS909437@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C1 2
 '@DEMOJ.ROOT(SCH_1):INS909421@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	J1 4
 '@DEMOJ.ROOT(SCH_1):INS885100@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD2':;
NODE_NAME	J1 2
 '@DEMOJ.ROOT(SCH_1):INS885100@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD':;
NODE_NAME	J1 3
 '@DEMOJ.ROOT(SCH_1):INS885100@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD1':;
NODE_NAME	J2 5
 '@DEMOJ.ROOT(SCH_1):INS885124@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD3':;
NODE_NAME	J2 4
 '@DEMOJ.ROOT(SCH_1):INS885124@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD2':;
NODE_NAME	J2 2
 '@DEMOJ.ROOT(SCH_1):INS885124@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD':;
NODE_NAME	J2 3
 '@DEMOJ.ROOT(SCH_1):INS885124@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD1':;
NODE_NAME	J3 5
 '@DEMOJ.ROOT(SCH_1):INS885732@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD3':;
NODE_NAME	J3 4
 '@DEMOJ.ROOT(SCH_1):INS885732@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD2':;
NODE_NAME	J3 2
 '@DEMOJ.ROOT(SCH_1):INS885732@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD':;
NODE_NAME	J3 3
 '@DEMOJ.ROOT(SCH_1):INS885732@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD1':;
NODE_NAME	J1 5
 '@DEMOJ.ROOT(SCH_1):INS885100@LOCAL.BNC-4.NORMAL(CHIPS)':
 'SHIELD3':;
NET_NAME
'VDX3'
 '@DEMOJ.ROOT(SCH_1):VDX3':
 C_SIGNAL='@demoj.root(sch_1):vdx3',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN2 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226408@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U38 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D4':;
NODE_NAME	U39 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D4':;
NODE_NAME	R2 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882356@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D4':;
NET_NAME
'DATA1-'
 '@DEMOJ.ROOT(SCH_1):DATA1-':
 C_SIGNAL='@demoj.root(sch_1):\data1-\';
NODE_NAME	U1 C6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA1N':;
NODE_NAME	U2 C5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA1N':;
NET_NAME
'VDX0'
 '@DEMOJ.ROOT(SCH_1):VDX0':
 C_SIGNAL='@demoj.root(sch_1):vdx0',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN2 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226376@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B8':;
NODE_NAME	U38 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D7':;
NODE_NAME	U39 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D7':;
NODE_NAME	R8 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882844@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D7':;
NET_NAME
'N1358407'
 '@DEMOJ.ROOT(SCH_1):N1358407':
 C_SIGNAL='@demoj.root(sch_1):n1358407';
NODE_NAME	J5 8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'STDA_SSTX-':;
NODE_NAME	R2004 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358763@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'VDX5'
 '@DEMOJ.ROOT(SCH_1):VDX5':
 C_SIGNAL='@demoj.root(sch_1):vdx5',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN3 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226456@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	U38 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D2':;
NODE_NAME	U39 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D2':;
NODE_NAME	R5 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882804@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D2':;
NET_NAME
'DATA.BD12'
 '@DEMOJ.ROOT(SCH_1):DATA.BD12':
 C_SIGNAL='@demoj.root(sch_1):\data.bd12\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 F13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD12':;
NODE_NAME	U8 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	U6 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NET_NAME
'N1358395'
 '@DEMOJ.ROOT(SCH_1):N1358395':
 C_SIGNAL='@demoj.root(sch_1):n1358395';
NODE_NAME	J5 6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'STDA_SSRX+':;
NODE_NAME	R2003 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358811@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA.BA2'
 '@DEMOJ.ROOT(SCH_1):DATA.BA2':
 C_SIGNAL='@demoj.root(sch_1):\data.ba2\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 G14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BA2':;
NODE_NAME	U9 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U8 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U6 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NET_NAME
'DATA.BD14'
 '@DEMOJ.ROOT(SCH_1):DATA.BD14':
 C_SIGNAL='@demoj.root(sch_1):\data.bd14\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 C15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD14':;
NODE_NAME	U8 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NODE_NAME	U6 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NET_NAME
'N1358411'
 '@DEMOJ.ROOT(SCH_1):N1358411':
 C_SIGNAL='@demoj.root(sch_1):n1358411';
NODE_NAME	R2005 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358779@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	J5 9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'STDA_SSTX+':;
NET_NAME
'DATA.BA1'
 '@DEMOJ.ROOT(SCH_1):DATA.BA1':
 C_SIGNAL='@demoj.root(sch_1):\data.ba1\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 H15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BA1':;
NODE_NAME	U9 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NODE_NAME	U8 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NODE_NAME	U6 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NET_NAME
'N1358539'
 '@DEMOJ.ROOT(SCH_1):N1358539':
 C_SIGNAL='@demoj.root(sch_1):n1358539';
NODE_NAME	J5 5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'STDA_SSRX-':;
NODE_NAME	R2002 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358795@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA.BA0'
 '@DEMOJ.ROOT(SCH_1):DATA.BA0':
 C_SIGNAL='@demoj.root(sch_1):\data.ba0\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 H16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BA0':;
NODE_NAME	U9 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NODE_NAME	U8 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NODE_NAME	U6 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NET_NAME
'N1358527'
 '@DEMOJ.ROOT(SCH_1):N1358527':
 C_SIGNAL='@demoj.root(sch_1):n1358527';
NODE_NAME	J5 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'D+':;
NODE_NAME	R2001 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358843@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA.BD2'
 '@DEMOJ.ROOT(SCH_1):DATA.BD2':
 C_SIGNAL='@demoj.root(sch_1):\data.bd2\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 E16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD2':;
NODE_NAME	U9 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NET_NAME
'DATA.BD0'
 '@DEMOJ.ROOT(SCH_1):DATA.BD0':
 C_SIGNAL='@demoj.root(sch_1):\data.bd0\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 F16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD0':;
NODE_NAME	U9 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NET_NAME
'DATA.BD9'
 '@DEMOJ.ROOT(SCH_1):DATA.BD9':
 C_SIGNAL='@demoj.root(sch_1):\data.bd9\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 G11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD9':;
NODE_NAME	U8 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	U6 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NET_NAME
'N1358515'
 '@DEMOJ.ROOT(SCH_1):N1358515':
 C_SIGNAL='@demoj.root(sch_1):n1358515';
NODE_NAME	J5 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'D-':;
NODE_NAME	R2000 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358827@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DATA.BD15'
 '@DEMOJ.ROOT(SCH_1):DATA.BD15':
 C_SIGNAL='@demoj.root(sch_1):\data.bd15\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 C16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD15':;
NODE_NAME	U8 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NODE_NAME	U6 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NET_NAME
'DATA.BD6'
 '@DEMOJ.ROOT(SCH_1):DATA.BD6':
 C_SIGNAL='@demoj.root(sch_1):\data.bd6\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 B15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD6':;
NODE_NAME	U9 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NET_NAME
'DATA.BD5'
 '@DEMOJ.ROOT(SCH_1):DATA.BD5':
 C_SIGNAL='@demoj.root(sch_1):\data.bd5\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 E12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD5':;
NODE_NAME	U9 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'DATA.CLKB'
 '@DEMOJ.ROOT(SCH_1):DATA.CLKB':
 C_SIGNAL='@demoj.root(sch_1):\data.clkb\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 J16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CLKB':;
NODE_NAME	J6 E16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E16':;
NET_NAME
'DATA.BA3'
 '@DEMOJ.ROOT(SCH_1):DATA.BA3':
 C_SIGNAL='@demoj.root(sch_1):\data.ba3\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 G16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BA3':;
NODE_NAME	U9 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	U8 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	U6 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NET_NAME
'DATA1+'
 '@DEMOJ.ROOT(SCH_1):DATA1+':
 C_SIGNAL='@demoj.root(sch_1):\data1+\';
NODE_NAME	U1 D6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA1P':;
NODE_NAME	U2 D5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA1P':;
NET_NAME
'DATA.BD7'
 '@DEMOJ.ROOT(SCH_1):DATA.BD7':
 C_SIGNAL='@demoj.root(sch_1):\data.bd7\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 B16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD7':;
NODE_NAME	U9 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NET_NAME
'VDX6'
 '@DEMOJ.ROOT(SCH_1):VDX6':
 C_SIGNAL='@demoj.root(sch_1):vdx6',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN3 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226472@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B2':;
NODE_NAME	U38 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D1':;
NODE_NAME	U39 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D1':;
NODE_NAME	R3 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882864@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D1':;
NET_NAME
'DATA2+'
 '@DEMOJ.ROOT(SCH_1):DATA2+':
 C_SIGNAL='@demoj.root(sch_1):\data2+\';
NODE_NAME	U1 B5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA2P':;
NODE_NAME	U2 D6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA2P':;
NET_NAME
'DATA.BD8'
 '@DEMOJ.ROOT(SCH_1):DATA.BD8':
 C_SIGNAL='@demoj.root(sch_1):\data.bd8\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 F12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD8':;
NODE_NAME	U8 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NODE_NAME	U6 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B7':;
NET_NAME
'N103899'
 '@DEMOJ.ROOT(SCH_1):N103899':
 C_SIGNAL='@demoj.root(sch_1):n103899';
NODE_NAME	U6 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NODE_NAME	U6 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	U9 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B0':;
NODE_NAME	U8 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	U8 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	U9 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NET_NAME
'DATA3-'
 '@DEMOJ.ROOT(SCH_1):DATA3-':
 C_SIGNAL='@demoj.root(sch_1):\data3-\';
NODE_NAME	U1 C5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA3N':;
NODE_NAME	U2 A6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA3N':;
NET_NAME
'DATA.BD13'
 '@DEMOJ.ROOT(SCH_1):DATA.BD13':
 C_SIGNAL='@demoj.root(sch_1):\data.bd13\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 F14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD13':;
NODE_NAME	U8 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U6 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'DATA.BD3'
 '@DEMOJ.ROOT(SCH_1):DATA.BD3':
 C_SIGNAL='@demoj.root(sch_1):\data.bd3\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 E15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD3':;
NODE_NAME	U9 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B4':;
NET_NAME
'DATA.BD4'
 '@DEMOJ.ROOT(SCH_1):DATA.BD4':
 C_SIGNAL='@demoj.root(sch_1):\data.bd4\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 E13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD4':;
NODE_NAME	U9 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B3':;
NET_NAME
'VDX7'
 '@DEMOJ.ROOT(SCH_1):VDX7':
 C_SIGNAL='@demoj.root(sch_1):vdx7',
 NET_PHYSICAL_TYPE='steve';
NODE_NAME	RN3 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1226488@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U48 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	U38 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D0':;
NODE_NAME	U39 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D0':;
NODE_NAME	R1 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882548@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U22 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'D0':;
NET_NAME
'DATA.BD1'
 '@DEMOJ.ROOT(SCH_1):DATA.BD1':
 C_SIGNAL='@demoj.root(sch_1):\data.bd1\',
 BUS_NAME='DATA[0..20]';
NODE_NAME	U1 F15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1472763@LOCAL.DEMOG_INTERFACED.NORMAL(CHIPS)':
 'BD1':;
NODE_NAME	U9 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B6':;
NET_NAME
'N00048_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00048_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00048_user_design_outputs0_daamp1';
NODE_NAME	U36 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'INB':;
NODE_NAME	R55 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49333@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N00038_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00038_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00038_user_design_outputs0_daamp1';
NODE_NAME	U35 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'REF':;
NODE_NAME	C201 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49561@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L9 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49405@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N45317'
 '@DEMOJ.ROOT(SCH_1):N45317':
 C_SIGNAL='@demoj.root(sch_1):n45317';
NODE_NAME	U11 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'D0':;
NODE_NAME	U2 M11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'PROM_D0':;
NET_NAME
'DATA2-'
 '@DEMOJ.ROOT(SCH_1):DATA2-':
 C_SIGNAL='@demoj.root(sch_1):\data2-\';
NODE_NAME	U1 A5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA2N':;
NODE_NAME	U2 C6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA2N':;
NET_NAME
'GAIN'
 '@DEMOJ.ROOT(SCH_1):GAIN':
 C_SIGNAL='@demoj.root(sch_1):gain';
NODE_NAME	U1 J4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'GAIN':;
NODE_NAME	U33 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'SEL':;
NODE_NAME	U36 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'SEL':;
NET_NAME
'DATA0+'
 '@DEMOJ.ROOT(SCH_1):DATA0+':
 C_SIGNAL='@demoj.root(sch_1):\data0+\';
NODE_NAME	U1 B6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'DATA0P':;
NODE_NAME	U2 B5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'DATA0P':;
NET_NAME
'CLKC'
 '@DEMOJ.ROOT(SCH_1):CLKC':
 C_SIGNAL='@demoj.root(sch_1):clkc';
NODE_NAME	U1 C3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CLKC':;
NODE_NAME	R26 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1127761@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N00046_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00046_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00046_user_design_outputs0_daamp1';
NODE_NAME	R56 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49291@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U36 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'INA':;
NET_NAME
'N00036_USER_DESIGN_OUTPUTS0_DAA'
 '@DEMOJ.ROOT(SCH_1):N00036_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00036_user_design_outputs0_daamp1';
NODE_NAME	U35 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VA2':;
NODE_NAME	U35 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VA1':;
NODE_NAME	U36 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VL':;
NODE_NAME	R56 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49291@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R55 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49333@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L10 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49311@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N04966'
 '@DEMOJ.ROOT(SCH_1):N04966':
 C_SIGNAL='@demoj.root(sch_1):n04966';
NODE_NAME	L7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49405@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L9 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49405@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N00044_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00044_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00044_user_design_outputs0_daamp1';
NODE_NAME	U37 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'V-':;
NODE_NAME	U36 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'OUT':;
NET_NAME
'N00060_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00060_USER_DESIGN_OUTPUTS0_DAAMP1':
 C_SIGNAL='@demoj.root(sch_1):n00060_user_design_outputs0_daamp1';
NODE_NAME	U37 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'V+':;
NODE_NAME	U35 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'AOUT':;
NET_NAME
'N00835'
 '@DEMOJ.ROOT(SCH_1):N00835':
 C_SIGNAL='@demoj.root(sch_1):n00835';
NODE_NAME	R6 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882824@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C8 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882416@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'MEMORY.RA7'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA7':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra7\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 N5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA7':;
NODE_NAME	J7 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN8':;
NODE_NAME	J7 58
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN58':;
NODE_NAME	J7 108
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN108':;
NODE_NAME	J7 158
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN158':;
NODE_NAME	U47 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U43 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U46 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U42 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U45 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U41 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U44 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U40 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A7':;
NET_NAME
'N00837'
 '@DEMOJ.ROOT(SCH_1):N00837':
 C_SIGNAL='@demoj.root(sch_1):n00837';
NODE_NAME	R8 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882844@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C10 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882396@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'MEMORY.RD4'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD4':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd4\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD4':;
NODE_NAME	J7 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN22':;
NODE_NAME	J7 72
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN72':;
NODE_NAME	J7 122
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN122':;
NODE_NAME	J7 172
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN172':;
NODE_NAME	U46 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U42 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U45 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U41 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U44 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U40 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U47 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NODE_NAME	U43 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO5':;
NET_NAME
'N00831'
 '@DEMOJ.ROOT(SCH_1):N00831':
 C_SIGNAL='@demoj.root(sch_1):n00831';
NODE_NAME	R4 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882376@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C6 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882528@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'MEMORY.CTRL.RCS3'
 '@DEMOJ.ROOT(SCH_1):MEMORY.CTRL.RCS3':
 C_SIGNAL='@demoj.root(sch_1):\memory.ctrl.rcs3\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 G6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RCS3':;
NODE_NAME	J7 176
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN176':;
NODE_NAME	U47 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NODE_NAME	U43 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NET_NAME
'MEMORY.RA1'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA1':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra1\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 P10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA1':;
NODE_NAME	J7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN2':;
NODE_NAME	J7 52
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN52':;
NODE_NAME	J7 102
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN102':;
NODE_NAME	J7 152
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN152':;
NODE_NAME	U47 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U43 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U46 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U42 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U45 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U41 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U44 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U40 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A1':;
NET_NAME
'N00671'
 '@DEMOJ.ROOT(SCH_1):N00671':
 C_SIGNAL='@demoj.root(sch_1):n00671';
NODE_NAME	R1 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882548@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C3 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882784@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'MEMORY.RD5'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD5':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd5\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD5':;
NODE_NAME	J7 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN23':;
NODE_NAME	J7 73
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN73':;
NODE_NAME	J7 123
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN123':;
NODE_NAME	J7 173
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN173':;
NODE_NAME	U46 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U42 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U45 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U41 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U44 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U40 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U47 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NODE_NAME	U43 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO6':;
NET_NAME
'N00827'
 '@DEMOJ.ROOT(SCH_1):N00827':
 C_SIGNAL='@demoj.root(sch_1):n00827';
NODE_NAME	R2 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882356@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C4 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882620@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'MEMORY.RA0'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA0':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra0\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 P5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA0':;
NODE_NAME	J7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN1':;
NODE_NAME	J7 51
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN51':;
NODE_NAME	J7 101
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN101':;
NODE_NAME	J7 151
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN151':;
NODE_NAME	U47 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U43 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U46 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U42 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U45 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U41 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U44 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U40 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A0':;
NET_NAME
'MEMORY.RA13'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA13':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra13\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA13':;
NODE_NAME	J7 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN14':;
NODE_NAME	J7 64
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN64':;
NODE_NAME	J7 114
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN114':;
NODE_NAME	J7 164
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN164':;
NODE_NAME	U47 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U43 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U46 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U42 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U45 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U41 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U44 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	U40 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A13':;
NET_NAME
'MEMORY.RA9'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA9':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra9\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 M6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA9':;
NODE_NAME	J7 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN10':;
NODE_NAME	J7 60
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN60':;
NODE_NAME	J7 110
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN110':;
NODE_NAME	J7 160
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN160':;
NODE_NAME	U47 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U43 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U46 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U42 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U45 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U41 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U44 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U40 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A9':;
NET_NAME
'MEMORY.CTRL.RCS1'
 '@DEMOJ.ROOT(SCH_1):MEMORY.CTRL.RCS1':
 C_SIGNAL='@demoj.root(sch_1):\memory.ctrl.rcs1\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 G3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RCS1':;
NODE_NAME	J7 76
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN76':;
NODE_NAME	U41 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NODE_NAME	U45 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NET_NAME
'MEMORY.RA14'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA14':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra14\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA14':;
NODE_NAME	J7 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN15':;
NODE_NAME	J7 65
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN65':;
NODE_NAME	J7 115
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN115':;
NODE_NAME	J7 165
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN165':;
NODE_NAME	U47 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U43 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U46 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U42 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U45 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U41 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U44 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	U40 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A14':;
NET_NAME
'D2'
 '@DEMOJ.ROOT(SCH_1):D2':
 C_SIGNAL='@demoj.root(sch_1):d2';
NODE_NAME	U9 40
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U8 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 E10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E10':;
NET_NAME
'MEMORY.RA10'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA10':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra10\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA10':;
NODE_NAME	J7 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN11':;
NODE_NAME	J7 61
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN61':;
NODE_NAME	J7 111
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN111':;
NODE_NAME	J7 161
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN161':;
NODE_NAME	U47 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U43 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U46 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U42 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U45 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U41 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U44 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U40 23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A10':;
NET_NAME
'N00703'
 '@DEMOJ.ROOT(SCH_1):N00703':
 C_SIGNAL='@demoj.root(sch_1):n00703';
NODE_NAME	R5 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882804@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882316@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'D7'
 '@DEMOJ.ROOT(SCH_1):D7':
 C_SIGNAL='@demoj.root(sch_1):d7';
NODE_NAME	U8 36
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U9 47
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 E15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E15':;
NET_NAME
'MEMORY.RD0'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD0':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd0\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD0':;
NODE_NAME	J7 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN18':;
NODE_NAME	J7 68
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN68':;
NODE_NAME	J7 118
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN118':;
NODE_NAME	J7 168
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN168':;
NODE_NAME	U46 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U42 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U45 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U41 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U44 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U40 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U47 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NODE_NAME	U43 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO1':;
NET_NAME
'D3'
 '@DEMOJ.ROOT(SCH_1):D3':
 C_SIGNAL='@demoj.root(sch_1):d3';
NODE_NAME	U8 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U9 41
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 E11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E11':;
NET_NAME
'MEMORY.RD2'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD2':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd2\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD2':;
NODE_NAME	J7 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN20':;
NODE_NAME	J7 70
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN70':;
NODE_NAME	J7 120
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN120':;
NODE_NAME	J7 170
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN170':;
NODE_NAME	U46 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U42 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U45 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U41 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U44 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U40 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U47 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NODE_NAME	U43 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO3':;
NET_NAME
'D6'
 '@DEMOJ.ROOT(SCH_1):D6':
 C_SIGNAL='@demoj.root(sch_1):d6';
NODE_NAME	U8 35
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U9 46
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 E14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E14':;
NET_NAME
'MEMORY.RA3'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA3':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra3\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA3':;
NODE_NAME	J7 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN4':;
NODE_NAME	J7 54
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN54':;
NODE_NAME	J7 104
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN104':;
NODE_NAME	J7 154
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN154':;
NODE_NAME	U47 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U43 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U46 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U42 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U45 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U41 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U44 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U40 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A3':;
NET_NAME
'D0'
 '@DEMOJ.ROOT(SCH_1):D0':
 C_SIGNAL='@demoj.root(sch_1):d0';
NODE_NAME	U8 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U9 37
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	J6 E8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E8':;
NET_NAME
'N1406173'
 '@DEMOJ.ROOT(SCH_1):N1406173':
 C_SIGNAL='@demoj.root(sch_1):n1406173';
NODE_NAME	Y1 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406128@XTALS.OSC4_24NC.NORMAL(CHIPS)':
 'OUTPUT':;
NODE_NAME	R2009 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406157@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U50 9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'XTAL2':;
NET_NAME
'MEMORY.CTRL.RCS2'
 '@DEMOJ.ROOT(SCH_1):MEMORY.CTRL.RCS2':
 C_SIGNAL='@demoj.root(sch_1):\memory.ctrl.rcs2\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 F2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RCS2':;
NODE_NAME	J7 126
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN126':;
NODE_NAME	U46 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NODE_NAME	U42 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NET_NAME
'D13'
 '@DEMOJ.ROOT(SCH_1):D13':
 C_SIGNAL='@demoj.root(sch_1):d13';
NODE_NAME	U6 40
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 E19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E19':;
NET_NAME
'MEMORY.RD6'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD6':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd6\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD6':;
NODE_NAME	J7 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN24':;
NODE_NAME	J7 74
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN74':;
NODE_NAME	J7 124
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN124':;
NODE_NAME	J7 174
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN174':;
NODE_NAME	U46 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U42 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U45 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U41 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U44 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U40 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U47 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NODE_NAME	U43 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO7':;
NET_NAME
'N00717'
 '@DEMOJ.ROOT(SCH_1):N00717':
 C_SIGNAL='@demoj.root(sch_1):n00717';
NODE_NAME	R7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882336@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C9 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882568@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'D5'
 '@DEMOJ.ROOT(SCH_1):D5':
 C_SIGNAL='@demoj.root(sch_1):d5';
NODE_NAME	U9 44
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U8 33
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 E13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E13':;
NET_NAME
'MEMORY.RA16'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA16':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra16\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	J7 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN17':;
NODE_NAME	J7 67
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN67':;
NODE_NAME	J7 117
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN117':;
NODE_NAME	J7 167
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN167':;
NODE_NAME	U47 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U43 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U46 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U42 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U45 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U41 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U44 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	U40 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A16':;
NET_NAME
'D11'
 '@DEMOJ.ROOT(SCH_1):D11':
 C_SIGNAL='@demoj.root(sch_1):d11';
NODE_NAME	U6 43
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 E21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E21':;
NET_NAME
'DDR_BA0'
 '@DEMOJ.ROOT(SCH_1):DDR_BA0':
 C_SIGNAL='@demoj.root(sch_1):ddr_ba0';
NODE_NAME	U2 M2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_BA0':;
NODE_NAME	U13 L1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA2':;
NODE_NAME	U12 L2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA0':;
NET_NAME
'D9'
 '@DEMOJ.ROOT(SCH_1):D9':
 C_SIGNAL='@demoj.root(sch_1):d9';
NODE_NAME	U6 46
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 E23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E23':;
NET_NAME
'N17369'
 '@DEMOJ.ROOT(SCH_1):N17369':
 C_SIGNAL='@demoj.root(sch_1):n17369';
NODE_NAME	U13 B7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'UDQS':;
NODE_NAME	U2 P9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDQS2_N':;
NET_NAME
'MEMORY.RD1'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD1':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd1\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD1':;
NODE_NAME	J7 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN19':;
NODE_NAME	J7 69
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN69':;
NODE_NAME	J7 119
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN119':;
NODE_NAME	J7 169
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN169':;
NODE_NAME	U46 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U42 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U45 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U41 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U44 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U40 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U47 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NODE_NAME	U43 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO2':;
NET_NAME
'N00689'
 '@DEMOJ.ROOT(SCH_1):N00689':
 C_SIGNAL='@demoj.root(sch_1):n00689';
NODE_NAME	R3 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882864@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C5 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882764@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'D4'
 '@DEMOJ.ROOT(SCH_1):D4':
 C_SIGNAL='@demoj.root(sch_1):d4';
NODE_NAME	U8 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U9 43
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 E12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E12':;
NET_NAME
'DDR_A10'
 '@DEMOJ.ROOT(SCH_1):DDR_A10':
 C_SIGNAL='@demoj.root(sch_1):ddr_a10';
NODE_NAME	U2 N1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A10':;
NODE_NAME	U12 M2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	U13 M2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A10':;
NET_NAME
'MEMORY.RA6'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA6':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra6\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 P6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA6':;
NODE_NAME	J7 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN7':;
NODE_NAME	J7 57
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN57':;
NODE_NAME	J7 107
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN107':;
NODE_NAME	J7 157
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN157':;
NODE_NAME	U47 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U43 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U46 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U42 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U45 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U41 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U44 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U40 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A6':;
NET_NAME
'D1'
 '@DEMOJ.ROOT(SCH_1):D1':
 C_SIGNAL='@demoj.root(sch_1):d1';
NODE_NAME	U8 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U9 38
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 E9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E9':;
NET_NAME
'N17275'
 '@DEMOJ.ROOT(SCH_1):N17275':
 C_SIGNAL='@demoj.root(sch_1):n17275';
NODE_NAME	U2 R9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDQS1_P':;
NODE_NAME	U12 B7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'UDQS':;
NET_NAME
'MEMORY.RA15'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA15':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra15\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA15':;
NODE_NAME	J7 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN16':;
NODE_NAME	J7 66
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN66':;
NODE_NAME	J7 116
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN116':;
NODE_NAME	J7 166
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN166':;
NODE_NAME	U47 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U43 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U46 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U42 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U45 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U41 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U44 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	U40 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A15':;
NET_NAME
'D12'
 '@DEMOJ.ROOT(SCH_1):D12':
 C_SIGNAL='@demoj.root(sch_1):d12';
NODE_NAME	U6 41
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 E20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E20':;
NET_NAME
'DDR_DQ16'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ16':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq16';
NODE_NAME	U13 G8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ0':;
NODE_NAME	U2 L3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ16':;
NET_NAME
'MEMORY.RA8'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA8':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra8\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 L8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA8':;
NODE_NAME	J7 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN9':;
NODE_NAME	J7 59
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN59':;
NODE_NAME	J7 109
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN109':;
NODE_NAME	J7 159
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN159':;
NODE_NAME	U47 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U43 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U46 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U42 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U45 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U41 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U44 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U40 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A8':;
NET_NAME
'TCLK'
 '@DEMOJ.ROOT(SCH_1):TCLK':
 C_SIGNAL='@demoj.root(sch_1):tclk';
NODE_NAME	P1 3
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN3':;
NODE_NAME	U1 C14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'TCK':;
NODE_NAME	U2 C14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'TCK':;
NET_NAME
'D10'
 '@DEMOJ.ROOT(SCH_1):D10':
 C_SIGNAL='@demoj.root(sch_1):d10';
NODE_NAME	U6 44
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 E22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E22':;
NET_NAME
'MEMORY.RD7'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD7':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd7\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD7':;
NODE_NAME	J7 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN25':;
NODE_NAME	J7 75
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN75':;
NODE_NAME	J7 125
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN125':;
NODE_NAME	J7 175
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN175':;
NODE_NAME	U46 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U42 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U45 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U41 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U44 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U40 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U47 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NODE_NAME	U43 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO8':;
NET_NAME
'N15891'
 '@DEMOJ.ROOT(SCH_1):N15891':
 C_SIGNAL='@demoj.root(sch_1):n15891';
NODE_NAME	U2 M7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDM1':;
NODE_NAME	U12 B3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'UDM':;
NET_NAME
'MEMORY.RA2'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA2':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra2\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 N11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA2':;
NODE_NAME	J7 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN3':;
NODE_NAME	J7 53
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN53':;
NODE_NAME	J7 103
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN103':;
NODE_NAME	J7 153
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN153':;
NODE_NAME	U47 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U43 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U46 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U42 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U45 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U41 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U44 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U40 10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A2':;
NET_NAME
'TMS'
 '@DEMOJ.ROOT(SCH_1):TMS':
 C_SIGNAL='@demoj.root(sch_1):tms';
NODE_NAME	P1 11
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN11':;
NODE_NAME	U1 A15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'TMS':;
NODE_NAME	U2 A15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'TMS':;
NET_NAME
'D8'
 '@DEMOJ.ROOT(SCH_1):D8':
 C_SIGNAL='@demoj.root(sch_1):d8';
NODE_NAME	U6 47
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 E24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E24':;
NET_NAME
'DDR_A11'
 '@DEMOJ.ROOT(SCH_1):DDR_A11':
 C_SIGNAL='@demoj.root(sch_1):ddr_a11';
NODE_NAME	U2 P1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A11':;
NODE_NAME	U12 P7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U13 P7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A11':;
NET_NAME
'MEMORY.RA4'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA4':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra4\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 P8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA4':;
NODE_NAME	J7 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN5':;
NODE_NAME	J7 55
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN55':;
NODE_NAME	J7 105
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN105':;
NODE_NAME	J7 155
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN155':;
NODE_NAME	U47 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U43 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U46 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U42 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U45 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U41 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U44 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U40 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A4':;
NET_NAME
'DI'
 '@DEMOJ.ROOT(SCH_1):DI':
 C_SIGNAL='@demoj.root(sch_1):di';
NODE_NAME	P1 7
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN7':;
NODE_NAME	U1 C12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'TDI':;
NET_NAME
'D15'
 '@DEMOJ.ROOT(SCH_1):D15':
 C_SIGNAL='@demoj.root(sch_1):d15';
NODE_NAME	U6 37
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	J6 E17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E17':;
NET_NAME
'DDR_DQ19'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ19':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq19';
NODE_NAME	U13 H3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ3':;
NODE_NAME	U2 K2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ19':;
NET_NAME
'MEMORY.RA5'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA5':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra5\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 R7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA5':;
NODE_NAME	J7 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN6':;
NODE_NAME	J7 56
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN56':;
NODE_NAME	J7 106
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN106':;
NODE_NAME	J7 156
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN156':;
NODE_NAME	U47 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U43 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U46 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U42 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U45 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U41 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U44 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U40 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A5':;
NET_NAME
'D14'
 '@DEMOJ.ROOT(SCH_1):D14':
 C_SIGNAL='@demoj.root(sch_1):d14';
NODE_NAME	U6 38
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 E18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E18':;
NET_NAME
'DDR_A1'
 '@DEMOJ.ROOT(SCH_1):DDR_A1':
 C_SIGNAL='@demoj.root(sch_1):ddr_a1';
NODE_NAME	U2 D1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A1':;
NODE_NAME	U12 M3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U13 M3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A1':;
NET_NAME
'DDR_DQ29'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ29':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq29';
NODE_NAME	U13 D9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ13':;
NODE_NAME	U2 N3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ29':;
NET_NAME
'MEMORY.RA12'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA12':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra12\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA12':;
NODE_NAME	J7 13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN13':;
NODE_NAME	J7 63
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN63':;
NODE_NAME	J7 113
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN113':;
NODE_NAME	J7 163
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN163':;
NODE_NAME	U47 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U43 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U46 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U42 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U45 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U41 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U44 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U40 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A12':;
NET_NAME
'2V5'
 '@DEMOJ.ROOT(SCH_1):2V5':
 C_SIGNAL='@demoj.root(sch_1):\2v5\',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	P1 14
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN14':;
NODE_NAME	U30 A1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A1':;
NODE_NAME	U30 D4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D4':;
NODE_NAME	U30 A2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A2':;
NODE_NAME	U30 A3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A3':;
NODE_NAME	U30 A4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A4':;
NODE_NAME	U30 B1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B1':;
NODE_NAME	U30 B2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B2':;
NODE_NAME	U30 B3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B3':;
NODE_NAME	U30 B4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B4':;
NODE_NAME	U30 C1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C1':;
NODE_NAME	U30 C2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C2':;
NODE_NAME	U30 C3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C3':;
NODE_NAME	U30 C4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C4':;
NODE_NAME	U30 D1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D1':;
NODE_NAME	U30 D2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D2':;
NODE_NAME	U30 D3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D3':;
NODE_NAME	C65 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885713@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U10 19
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCO':;
NODE_NAME	U10 20
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCJ':;
NODE_NAME	U11 19
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCO':;
NODE_NAME	U11 20
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'VCCJ':;
NODE_NAME	C177 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94864@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C176 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95436@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C144 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94816@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C159 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95244@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C152 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95116@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C151 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95100@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C153 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95132@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C145 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94916@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C146 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94932@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C147 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94948@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C148 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95084@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C149 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95068@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C150 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95052@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C157 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95632@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C156 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95616@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C158 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95648@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C154 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C155 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95340@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C169 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95420@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C170 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94832@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C171 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95212@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C175 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95372@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C174 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95356@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C173 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94848@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C172 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95228@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U1 L9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#L9':;
NODE_NAME	U1 E5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#E5':;
NODE_NAME	U1 F8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#F8':;
NODE_NAME	U1 F11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#F11':;
NODE_NAME	U1 G10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#G10':;
NODE_NAME	U1 H6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#H6':;
NODE_NAME	U1 J10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#J10':;
NODE_NAME	U1 L6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCAUX#L6':;
NODE_NAME	U1 N2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_3#N2':;
NODE_NAME	U1 R13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_1#R13':;
NODE_NAME	U1 K4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_3#K4':;
NODE_NAME	U1 J2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_3#J2':;
NODE_NAME	U1 G4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_3#G4':;
NODE_NAME	U1 D2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_3#D2':;
NODE_NAME	U1 R8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_2#R8':;
NODE_NAME	U1 R4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_2#R4':;
NODE_NAME	U1 N10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_2#N10':;
NODE_NAME	U1 N7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCO_2#N7':;
NODE_NAME	C89 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69190@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C104 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70493@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C97 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70277@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C96 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70261@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C98 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70293@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C90 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69503@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C91 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69529@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C92 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69555@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C93 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70245@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C94 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70097@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C95 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70081@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C102 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86819@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C101 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86803@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C103 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS86835@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C99 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70737@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C100 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70753@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C116 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70935@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C117 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69217@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C118 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70415@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C122 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70815@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C121 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70779@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C120 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69244@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C119 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70441@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C124 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69271@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C123 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70961@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U2 L9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#L9':;
NODE_NAME	U2 F8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#F8':;
NODE_NAME	U2 L6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#L6':;
NODE_NAME	U2 J10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#J10':;
NODE_NAME	U2 H6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#H6':;
NODE_NAME	U2 G10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#G10':;
NODE_NAME	U2 F11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#F11':;
NODE_NAME	U2 E5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCAUX#E5':;
NODE_NAME	U2 D15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#D15':;
NODE_NAME	U2 D7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_0#D7':;
NODE_NAME	U2 D10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_0#D10':;
NODE_NAME	U2 R8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_2#R8':;
NODE_NAME	U2 N10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_2#N10':;
NODE_NAME	U2 R4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_2#R4':;
NET_NAME
'CONF_SW3'
 '@DEMOJ.ROOT(SCH_1):CONF_SW3':
 C_SIGNAL='@demoj.root(sch_1):conf_sw3';
NODE_NAME	RN1 4
 '@DEMOJ.ROOT(SCH_1):INS1491605@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NODE_NAME	SW1 4
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U1 M9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CONF_SW0':;
NET_NAME
'DDR_A12'
 '@DEMOJ.ROOT(SCH_1):DDR_A12':
 C_SIGNAL='@demoj.root(sch_1):ddr_a12';
NODE_NAME	U2 R1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A12':;
NODE_NAME	U12 R2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	U13 R2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A12':;
NET_NAME
'MEMORY.RD3'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RD3':
 C_SIGNAL='@demoj.root(sch_1):\memory.rd3\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 T15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RD3':;
NODE_NAME	J7 21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN21':;
NODE_NAME	J7 71
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN71':;
NODE_NAME	J7 121
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN121':;
NODE_NAME	J7 171
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN171':;
NODE_NAME	U46 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U42 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U45 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U41 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U44 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U40 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U47 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NODE_NAME	U43 17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'IO4':;
NET_NAME
'1V8'
 '@DEMOJ.ROOT(SCH_1):1V8':
 C_SIGNAL='@demoj.root(sch_1):\1v8\',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	P1 6
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN6':;
NODE_NAME	R2010 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472363@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2014 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473583@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2015 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473567@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U51 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'VLDOIN':;
NODE_NAME	C196 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96380@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C195 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95404@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C194 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96348@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C193 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96364@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C187 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96240@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C188 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96264@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C189 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96300@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C190 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS96324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C191 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95180@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C192 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95196@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U12 A1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#A1':;
NODE_NAME	U12 E1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#E1':;
NODE_NAME	U12 J9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#J9':;
NODE_NAME	U12 M9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#M9':;
NODE_NAME	U12 R1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#R1':;
NODE_NAME	U12 A9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#A9':;
NODE_NAME	U12 C1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C1':;
NODE_NAME	U12 C3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C3':;
NODE_NAME	U12 C7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C7':;
NODE_NAME	U12 C9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C9':;
NODE_NAME	U12 E9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#E9':;
NODE_NAME	U12 G1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G1':;
NODE_NAME	U12 G7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G7':;
NODE_NAME	U12 G9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G9':;
NODE_NAME	U13 A1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#A1':;
NODE_NAME	U13 E1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#E1':;
NODE_NAME	U13 J9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#J9':;
NODE_NAME	U13 M9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#M9':;
NODE_NAME	U13 R1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDD#R1':;
NODE_NAME	U13 A9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#A9':;
NODE_NAME	U13 C9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C9':;
NODE_NAME	U13 C7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C7':;
NODE_NAME	U13 C3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C3':;
NODE_NAME	U13 C1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#C1':;
NODE_NAME	U13 E9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#E9':;
NODE_NAME	U13 J1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDL':;
NODE_NAME	U13 G7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G7':;
NODE_NAME	U13 G1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G1':;
NODE_NAME	C140 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76692@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C134 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76612@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C135 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76628@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C136 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76644@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C137 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76660@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C138 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70373@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C139 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70389@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C143 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76708@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C142 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70903@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C141 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS76676@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C105 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71205@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C106 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71429@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C73 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71157@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C76 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71253@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C74 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71221@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C75 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71237@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C77 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100926@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C78 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100942@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C80 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100974@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C79 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS100958@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C82 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71333@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C81 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71173@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C83 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71349@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C84 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71365@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C86 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71381@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C85 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71189@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C88 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71413@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C87 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS71397@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U13 G9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17643@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDQ#G9':;
NODE_NAME	U2 B13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_0#B13':;
NODE_NAME	U2 B4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_0#B4':;
NODE_NAME	U2 B9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_0#B9':;
NODE_NAME	U2 N2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_3#N2':;
NODE_NAME	U2 N7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_2#N7':;
NODE_NAME	U2 R13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#R13':;
NODE_NAME	U2 J2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_3#J2':;
NODE_NAME	U2 G4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_3#G4':;
NODE_NAME	U2 N15
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_1#N15':;
NODE_NAME	U2 D2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_3#D2':;
NODE_NAME	U2 K4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCO_3#K4':;
NODE_NAME	U12 J1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS17557@LOCAL.MT47H64M16-2.NORMAL(CHIPS)':
 'VDDL':;
NET_NAME
'CONF_SW2'
 '@DEMOJ.ROOT(SCH_1):CONF_SW2':
 C_SIGNAL='@demoj.root(sch_1):conf_sw2';
NODE_NAME	RN1 3
 '@DEMOJ.ROOT(SCH_1):INS1491589@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NODE_NAME	SW1 3
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U1 N8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CONF_SW1':;
NET_NAME
'DDR_A5'
 '@DEMOJ.ROOT(SCH_1):DDR_A5':
 C_SIGNAL='@demoj.root(sch_1):ddr_a5';
NODE_NAME	U2 H1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A5':;
NODE_NAME	U12 N3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	U13 N3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A5':;
NET_NAME
'MEMORY.CTRL.RCS0'
 '@DEMOJ.ROOT(SCH_1):MEMORY.CTRL.RCS0':
 C_SIGNAL='@demoj.root(sch_1):\memory.ctrl.rcs0\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 J1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RCS0':;
NODE_NAME	J7 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN26':;
NODE_NAME	U44 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NODE_NAME	U40 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'C\E\1\':;
NET_NAME
'1V2'
 '@DEMOJ.ROOT(SCH_1):1V2':
 C_SIGNAL='@demoj.root(sch_1):\1v2\',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	P1 4
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN4':;
NODE_NAME	U29 A1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A1':;
NODE_NAME	U29 D4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D4':;
NODE_NAME	U29 A2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A2':;
NODE_NAME	U29 A3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A3':;
NODE_NAME	U29 A4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#A4':;
NODE_NAME	U29 B1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B1':;
NODE_NAME	U29 B2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B2':;
NODE_NAME	U29 B3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B3':;
NODE_NAME	U29 B4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#B4':;
NODE_NAME	U29 C1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C1':;
NODE_NAME	U29 C2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C2':;
NODE_NAME	U29 C3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C3':;
NODE_NAME	U29 C4
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#C4':;
NODE_NAME	U29 D1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D1':;
NODE_NAME	U29 D2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D2':;
NODE_NAME	U29 D3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VOUT#D3':;
NODE_NAME	C63 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886550@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C183 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95292@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C182 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95036@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C178 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94980@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C186 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95388@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C179 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS94996@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C180 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95148@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C181 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95164@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C184 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95276@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C185 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS95260@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U1 K10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#K10':;
NODE_NAME	U1 G7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#G7':;
NODE_NAME	U1 K8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#K8':;
NODE_NAME	U1 J9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#J9':;
NODE_NAME	U1 J7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#J7':;
NODE_NAME	U1 H10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#H10':;
NODE_NAME	U1 H8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#H8':;
NODE_NAME	U1 G9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1459073@LOCAL.DEMOG_INTERFACEF.NORMAL(CHIPS)':
 'VCCINT#G9':;
NODE_NAME	C125 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69873@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C133 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70831@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C126 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS69889@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C127 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70309@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C128 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70325@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C131 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70575@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C132 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70559@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C130 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70623@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C129 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS70033@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U2 G9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#G9':;
NODE_NAME	U2 J9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#J9':;
NODE_NAME	U2 K8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#K8':;
NODE_NAME	U2 G7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#G7':;
NODE_NAME	U2 H8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#H8':;
NODE_NAME	U2 H10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#H10':;
NODE_NAME	U2 J7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#J7':;
NODE_NAME	U2 K10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1399474@LOCAL.DEMOG_COPROCF.NORMAL(CHIPS)':
 'VCCINT#K10':;
NET_NAME
'CONF_SW1'
 '@DEMOJ.ROOT(SCH_1):CONF_SW1':
 C_SIGNAL='@demoj.root(sch_1):conf_sw1';
NODE_NAME	RN1 2
 '@DEMOJ.ROOT(SCH_1):INS1491573@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NODE_NAME	SW1 2
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U1 R11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CONF_SW2':;
NET_NAME
'N16054'
 '@DEMOJ.ROOT(SCH_1):N16054':
 C_SIGNAL='@demoj.root(sch_1):n16054';
NODE_NAME	U12 K8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\K':;
NODE_NAME	U13 K8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\K':;
NODE_NAME	U2 R5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CK_P':;
NET_NAME
'MEMORY.CTRL.RWE'
 '@DEMOJ.ROOT(SCH_1):MEMORY.CTRL.RWE':
 C_SIGNAL='@demoj.root(sch_1):\memory.ctrl.rwe\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 M11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RWE_L':;
NODE_NAME	J7 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN27':;
NODE_NAME	J7 77
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN77':;
NODE_NAME	J7 127
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN127':;
NODE_NAME	J7 177
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN177':;
NODE_NAME	U46 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U42 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U45 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U41 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U44 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U40 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U47 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NODE_NAME	U43 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'W\E\':;
NET_NAME
'0V9'
 '@DEMOJ.ROOT(SCH_1):0V9':
 C_SIGNAL='@demoj.root(sch_1):\0v9\';
NODE_NAME	P1 2
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN2':;
NODE_NAME	U51 5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'VOSNS':;
NODE_NAME	U51 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'VO':;
NODE_NAME	C2011 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473835@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2012 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473819@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2013 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1473803@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U13 J2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'VREF':;
NODE_NAME	U12 J2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'VREF':;
NET_NAME
'CONF_SW0'
 '@DEMOJ.ROOT(SCH_1):CONF_SW0':
 C_SIGNAL='@demoj.root(sch_1):conf_sw0';
NODE_NAME	RN1 1
 '@DEMOJ.ROOT(SCH_1):INS1491557@LOCAL.RES_NET_8.NORMAL(CHIPS)':
 '1':;
NODE_NAME	SW1 1
 '@DEMOJ.ROOT(SCH_1):INS885636@LOCAL.SW DIP-4/SM.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U1 T11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CONF_SW3':;
NET_NAME
'DDR_DQ14'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ14':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq14';
NODE_NAME	U12 B1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ14':;
NODE_NAME	U2 A2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ14':;
NET_NAME
'MEMORY.RA11'
 '@DEMOJ.ROOT(SCH_1):MEMORY.RA11':
 C_SIGNAL='@demoj.root(sch_1):\memory.ra11\',
 BUS_NAME='MEMORY[0..29]';
NODE_NAME	U1 P11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1469557@LOCAL.DEMOG_INTERFACEB.NORMAL(CHIPS)':
 'RA11':;
NODE_NAME	J7 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN12':;
NODE_NAME	J7 62
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN62':;
NODE_NAME	J7 112
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN112':;
NODE_NAME	J7 162
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN162':;
NODE_NAME	U47 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U43 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U46 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U42 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U45 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U41 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U44 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	U40 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'A11':;
NET_NAME
'DDR_DQ5'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ5':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq5';
NODE_NAME	U12 H9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ5':;
NODE_NAME	U2 G5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ5':;
NET_NAME
'DDR_A9'
 '@DEMOJ.ROOT(SCH_1):DDR_A9':
 C_SIGNAL='@demoj.root(sch_1):ddr_a9';
NODE_NAME	U2 M1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A9':;
NODE_NAME	U12 P3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	U13 P3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A9':;
NET_NAME
'DDR_DQ2'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ2':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq2';
NODE_NAME	U12 H7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ2':;
NODE_NAME	U2 F4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ2':;
NET_NAME
'DDR_DQ3'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ3':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq3';
NODE_NAME	U12 H3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ3':;
NODE_NAME	U2 E4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ3':;
NET_NAME
'D+'
 '@DEMOJ.ROOT(SCH_1):D+':
 C_SIGNAL='@demoj.root(sch_1):\d+\';
NODE_NAME	C2001 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358559@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2000 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358827@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 N11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'DP':;
NET_NAME
'DDR_DQ12'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ12':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq12';
NODE_NAME	U12 D1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ12':;
NODE_NAME	U2 B2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ12':;
NET_NAME
'D-'
 '@DEMOJ.ROOT(SCH_1):D-':
 C_SIGNAL='@demoj.root(sch_1):\d-\';
NODE_NAME	C2000 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358575@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2001 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358843@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 P11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'DN':;
NET_NAME
'N17344'
 '@DEMOJ.ROOT(SCH_1):N17344':
 C_SIGNAL='@demoj.root(sch_1):n17344';
NODE_NAME	U2 N9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDQS2_P':;
NODE_NAME	U13 A8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\U\D\Q\S/NU':;
NET_NAME
'STDA_SSRX+'
 '@DEMOJ.ROOT(SCH_1):STDA_SSRX+':
 C_SIGNAL='@demoj.root(sch_1):\stda_ssrx+\';
NODE_NAME	C2003 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358613@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2002 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358795@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 A8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'STDA_SSRXP':;
NET_NAME
'DDR_A0'
 '@DEMOJ.ROOT(SCH_1):DDR_A0':
 C_SIGNAL='@demoj.root(sch_1):ddr_a0';
NODE_NAME	U2 C1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A0':;
NODE_NAME	U12 M8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	U13 M8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A0':;
NET_NAME
'STDA_SSRX-'
 '@DEMOJ.ROOT(SCH_1):STDA_SSRX-':
 C_SIGNAL='@demoj.root(sch_1):\stda_ssrx-\';
NODE_NAME	C2002 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358591@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2003 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358811@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 B8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'STDA_SSRXN':;
NET_NAME
'N17394'
 '@DEMOJ.ROOT(SCH_1):N17394':
 C_SIGNAL='@demoj.root(sch_1):n17394';
NODE_NAME	U2 M6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_LDQS1':;
NODE_NAME	U12 F7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'LDQS':;
NET_NAME
'STDA_SSTX-'
 '@DEMOJ.ROOT(SCH_1):STDA_SSTX-':
 C_SIGNAL='@demoj.root(sch_1):\stda_sstx-\';
NODE_NAME	C2005 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358629@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2004 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358763@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 E8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'STDA_SSTXN':;
NET_NAME
'N17319'
 '@DEMOJ.ROOT(SCH_1):N17319':
 C_SIGNAL='@demoj.root(sch_1):n17319';
NODE_NAME	U12 A8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\U\D\Q\S/NU':;
NODE_NAME	U2 T9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDQS1_N':;
NET_NAME
'STDA_SSTX+'
 '@DEMOJ.ROOT(SCH_1):STDA_SSTX+':
 C_SIGNAL='@demoj.root(sch_1):\stda_sstx+\';
NODE_NAME	C2004 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358645@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2005 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358779@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U2 E7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1405348@LOCAL.DEMOG_COPROCD.NORMAL(CHIPS)':
 'STDA_SSTXP':;
NET_NAME
'DDR_DQ13'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ13':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq13';
NODE_NAME	U12 D9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ13':;
NODE_NAME	U2 F2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ13':;
NET_NAME
'DDR_DQ6'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ6':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq6';
NODE_NAME	U12 F1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ6':;
NODE_NAME	U2 C3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ6':;
NET_NAME
'DDR_DQ26'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ26':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq26';
NODE_NAME	U13 D7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ10':;
NODE_NAME	U2 L4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ26':;
NET_NAME
'DDR_DQ18'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ18':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq18';
NODE_NAME	U13 H7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ2':;
NODE_NAME	U2 K5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ18':;
NET_NAME
'N16670'
 '@DEMOJ.ROOT(SCH_1):N16670':
 C_SIGNAL='@demoj.root(sch_1):n16670';
NODE_NAME	U12 K3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\W\E':;
NODE_NAME	U2 P8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_WE_N':;
NODE_NAME	U13 K3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\W\E':;
NET_NAME
'N1406547'
 '@DEMOJ.ROOT(SCH_1):N1406547':
 C_SIGNAL='@demoj.root(sch_1):n1406547';
NODE_NAME	U50 5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'PLL_VCC#5':;
NODE_NAME	R2006 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406399@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U50 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'PLL_VCC#4':;
NODE_NAME	C2009 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406610@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2008 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406702@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDR_DQ10'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ10':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq10';
NODE_NAME	U12 D7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ10':;
NODE_NAME	U2 F3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ10':;
NET_NAME
'DDR_A6'
 '@DEMOJ.ROOT(SCH_1):DDR_A6':
 C_SIGNAL='@demoj.root(sch_1):ddr_a6';
NODE_NAME	U2 J1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A6':;
NODE_NAME	U12 N7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	U13 N7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A6':;
NET_NAME
'N1406997'
 '@DEMOJ.ROOT(SCH_1):N1406997':
 C_SIGNAL='@demoj.root(sch_1):n1406997';
NODE_NAME	R2007 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406921@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U50 19
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M6':;
NODE_NAME	U50 21
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'M8':;
NODE_NAME	U50 10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'OE':;
NET_NAME
'N16714'
 '@DEMOJ.ROOT(SCH_1):N16714':
 C_SIGNAL='@demoj.root(sch_1):n16714';
NODE_NAME	U2 P7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_RAS_N':;
NODE_NAME	U12 K7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\R\A\S':;
NODE_NAME	U13 K7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\R\A\S':;
NET_NAME
'N1406200'
 '@DEMOJ.ROOT(SCH_1):N1406200':
 C_SIGNAL='@demoj.root(sch_1):n1406200';
NODE_NAME	Y1 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406128@XTALS.OSC4_24NC.NORMAL(CHIPS)':
 'IN':;
NODE_NAME	R2009 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406157@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U50 8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'XTAL1':;
NET_NAME
'DDR_DQ30'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ30':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq30';
NODE_NAME	U13 B1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ14':;
NODE_NAME	U2 J4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ30':;
NET_NAME
'N15907'
 '@DEMOJ.ROOT(SCH_1):N15907':
 C_SIGNAL='@demoj.root(sch_1):n15907';
NODE_NAME	U2 P6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_LDM1':;
NODE_NAME	U12 F3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'LDM':;
NET_NAME
'DDR_A2'
 '@DEMOJ.ROOT(SCH_1):DDR_A2':
 C_SIGNAL='@demoj.root(sch_1):ddr_a2';
NODE_NAME	U2 E1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A2':;
NODE_NAME	U12 M7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	U13 M7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A2':;
NET_NAME
'DDR_DQ11'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ11':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq11';
NODE_NAME	U12 D3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ11':;
NODE_NAME	U2 B1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ11':;
NET_NAME
'DDR_DQ31'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ31':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq31';
NODE_NAME	U13 B9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ15':;
NODE_NAME	U2 N4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ31':;
NET_NAME
'DDS.DATA6'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA6':
 C_SIGNAL='@demoj.root(sch_1):\dds.data6\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 26
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D6':;
NODE_NAME	U2 C11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA6':;
NET_NAME
'DDR_DQ25'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ25':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq25';
NODE_NAME	U13 C2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ9':;
NODE_NAME	U2 J3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ25':;
NET_NAME
'DDS.RESET'
 '@DEMOJ.ROOT(SCH_1):DDS.RESET':
 C_SIGNAL='@demoj.root(sch_1):\dds.reset\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 22
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'RESET':;
NODE_NAME	U2 A13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_RESET':;
NET_NAME
'DDR_BA1'
 '@DEMOJ.ROOT(SCH_1):DDR_BA1':
 C_SIGNAL='@demoj.root(sch_1):ddr_ba1';
NODE_NAME	U2 P2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_BA1':;
NODE_NAME	U13 L3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA1':;
NODE_NAME	U12 L3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA1':;
NET_NAME
'N44485'
 '@DEMOJ.ROOT(SCH_1):N44485':
 C_SIGNAL='@demoj.root(sch_1):n44485';
NODE_NAME	U10 10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CE':;
NODE_NAME	U1 L4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'DONE':;
NET_NAME
'DDS.DATA4'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA4':
 C_SIGNAL='@demoj.root(sch_1):\dds.data4\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 28
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D4':;
NODE_NAME	U2 E11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA4':;
NET_NAME
'DDR_DQ21'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ21':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq21';
NODE_NAME	U13 H9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ5':;
NODE_NAME	U2 L5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ21':;
NET_NAME
'DDS.DATA0'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA0':
 C_SIGNAL='@demoj.root(sch_1):\dds.data0\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 4
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D0':;
NODE_NAME	U2 B10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA0':;
NET_NAME
'DDR_DQ22'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ22':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq22';
NODE_NAME	U13 F1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ6':;
NODE_NAME	U2 H2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ22':;
NET_NAME
'N832005'
 '@DEMOJ.ROOT(SCH_1):N832005':
 C_SIGNAL='@demoj.root(sch_1):n832005';
NODE_NAME	U30 K7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'ADJ':;
NODE_NAME	R42 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885733@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDR_A4'
 '@DEMOJ.ROOT(SCH_1):DDR_A4':
 C_SIGNAL='@demoj.root(sch_1):ddr_a4';
NODE_NAME	U2 G1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A4':;
NODE_NAME	U12 N8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	U13 N8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A4':;
NET_NAME
'DDS.DATA2'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA2':
 C_SIGNAL='@demoj.root(sch_1):\dds.data2\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D2':;
NODE_NAME	U2 E10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA2':;
NET_NAME
'DDR_A3'
 '@DEMOJ.ROOT(SCH_1):DDR_A3':
 C_SIGNAL='@demoj.root(sch_1):ddr_a3';
NODE_NAME	U2 F1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A3':;
NODE_NAME	U12 N2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	U13 N2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A3':;
NET_NAME
'DDS.DATA7'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA7':
 C_SIGNAL='@demoj.root(sch_1):\dds.data7\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 25
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D7':;
NODE_NAME	U2 A11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA7':;
NET_NAME
'N16316'
 '@DEMOJ.ROOT(SCH_1):N16316':
 C_SIGNAL='@demoj.root(sch_1):n16316';
NODE_NAME	U2 N5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CS2_N':;
NODE_NAME	U13 L8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\S':;
NET_NAME
'DDS.DATA3'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA3':
 C_SIGNAL='@demoj.root(sch_1):\dds.data3\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D3':;
NODE_NAME	U2 F10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA3':;
NET_NAME
'DDR_A8'
 '@DEMOJ.ROOT(SCH_1):DDR_A8':
 C_SIGNAL='@demoj.root(sch_1):ddr_a8';
NODE_NAME	U2 L1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A8':;
NODE_NAME	U12 P8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	U13 P8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A8':;
NET_NAME
'N831853'
 '@DEMOJ.ROOT(SCH_1):N831853':
 C_SIGNAL='@demoj.root(sch_1):n831853';
NODE_NAME	U30 G7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RT':;
NODE_NAME	R41 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885401@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N114006'
 '@DEMOJ.ROOT(SCH_1):N114006':
 C_SIGNAL='@demoj.root(sch_1):n114006';
NODE_NAME	R10 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311089@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	Q1 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311421@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R13 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311069@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C18 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311345@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C20 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310761@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDS.DATA5'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA5':
 C_SIGNAL='@demoj.root(sch_1):\dds.data5\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 27
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D5':;
NODE_NAME	U2 D11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA5':;
NET_NAME
'N16041'
 '@DEMOJ.ROOT(SCH_1):N16041':
 C_SIGNAL='@demoj.root(sch_1):n16041';
NODE_NAME	U12 J8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'CK':;
NODE_NAME	U13 J8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'CK':;
NODE_NAME	U2 T5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CK_N':;
NET_NAME
'DDS.FQUD'
 '@DEMOJ.ROOT(SCH_1):DDS.FQUD':
 C_SIGNAL='@demoj.root(sch_1):\dds.fqud\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 8
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'FQUD':;
NODE_NAME	U2 B12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_FQUD':;
NET_NAME
'A9'
 '@DEMOJ.ROOT(SCH_1):A9':
 C_SIGNAL='@demoj.root(sch_1):a9';
NODE_NAME	U8 46
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 B15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B15':;
NET_NAME
'N16064'
 '@DEMOJ.ROOT(SCH_1):N16064':
 C_SIGNAL='@demoj.root(sch_1):n16064';
NODE_NAME	U12 K2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'CKE':;
NODE_NAME	U13 K2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'CKE':;
NODE_NAME	U2 T4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CKE':;
NET_NAME
'N831181'
 '@DEMOJ.ROOT(SCH_1):N831181':
 C_SIGNAL='@demoj.root(sch_1):n831181';
NODE_NAME	U29 K7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'ADJ':;
NODE_NAME	R40 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS922237@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDS.WCLK'
 '@DEMOJ.ROOT(SCH_1):DDS.WCLK':
 C_SIGNAL='@demoj.root(sch_1):\dds.wclk\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 7
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'WCLK':;
NODE_NAME	U2 A14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_WCLK':;
NET_NAME
'A12'
 '@DEMOJ.ROOT(SCH_1):A12':
 C_SIGNAL='@demoj.root(sch_1):a12';
NODE_NAME	U8 41
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 B12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B12':;
NET_NAME
'DDR_BA2'
 '@DEMOJ.ROOT(SCH_1):DDR_BA2':
 C_SIGNAL='@demoj.root(sch_1):ddr_ba2';
NODE_NAME	U2 R2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_BA2':;
NODE_NAME	U13 L2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA0':;
NODE_NAME	U12 L1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'BA2':;
NET_NAME
'N831029'
 '@DEMOJ.ROOT(SCH_1):N831029':
 C_SIGNAL='@demoj.root(sch_1):n831029';
NODE_NAME	U29 G7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RT':;
NODE_NAME	R39 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886610@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDS.DATA1'
 '@DEMOJ.ROOT(SCH_1):DDS.DATA1':
 C_SIGNAL='@demoj.root(sch_1):\dds.data1\',
 BUS_NAME='DDS[0..10]';
NODE_NAME	U4 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'D1':;
NODE_NAME	U2 C10
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1401259@LOCAL.DEMOG_COPROCB.NORMAL(CHIPS)':
 'DDS_DATA1':;
NET_NAME
'DDR_DQ24'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ24':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq24';
NODE_NAME	U13 C8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ8':;
NODE_NAME	U2 M5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ24':;
NET_NAME
'N829669'
 '@DEMOJ.ROOT(SCH_1):N829669':
 C_SIGNAL='@demoj.root(sch_1):n829669';
NODE_NAME	U31 K7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'ADJ':;
NODE_NAME	R44 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883672@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDR_DQ27'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ27':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq27';
NODE_NAME	U13 D3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ11':;
NODE_NAME	U2 K3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ27':;
NET_NAME
'N829685'
 '@DEMOJ.ROOT(SCH_1):N829685':
 C_SIGNAL='@demoj.root(sch_1):n829685';
NODE_NAME	U31 G5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'AUX':;
NODE_NAME	U31 H5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'BIAS':;
NET_NAME
'DDS_CLK'
 '@DEMOJ.ROOT(SCH_1):DDS_CLK':
 C_SIGNAL='@demoj.root(sch_1):dds_clk';
NODE_NAME	U4 9
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'CLKIN':;
NODE_NAME	L4 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886329@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'CENTRE':;
NET_NAME
'N885188'
 '@DEMOJ.ROOT(SCH_1):N885188':
 C_SIGNAL='@demoj.root(sch_1):n885188';
NODE_NAME	J2 1
 '@DEMOJ.ROOT(SCH_1):INS885124@LOCAL.BNC-4.NORMAL(CHIPS)':
 'CENTER':;
NODE_NAME	L2 2
 '@DEMOJ.ROOT(SCH_1):INS910513@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C2 1
 '@DEMOJ.ROOT(SCH_1):INS909437@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N17449'
 '@DEMOJ.ROOT(SCH_1):N17449':
 C_SIGNAL='@demoj.root(sch_1):n17449';
NODE_NAME	U13 F7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'LDQS':;
NODE_NAME	U2 T6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_LDQS2':;
NET_NAME
'N829333'
 '@DEMOJ.ROOT(SCH_1):N829333':
 C_SIGNAL='@demoj.root(sch_1):n829333';
NODE_NAME	U31 G7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RT':;
NODE_NAME	R43 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS884190@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDR_DQ15'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ15':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq15';
NODE_NAME	U12 B9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ15':;
NODE_NAME	U2 E3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ15':;
NET_NAME
'5V'
 '@DEMOJ.ROOT(SCH_1):5V':
 C_SIGNAL='@demoj.root(sch_1):\5v\',
 VOLTAGE='5',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	U5 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311593@LOCAL.VREG_TGND.NORMAL(CHIPS)':
 'OUT':;
NODE_NAME	U4 18
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'AVDD#18':;
NODE_NAME	U4 6
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'DVDD#6':;
NODE_NAME	U4 23
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'DVDD#23':;
NODE_NAME	U4 11
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310781@LOCAL.AD9850B.NORMAL(CHIPS)':
 'AVDD#11':;
NODE_NAME	C30 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310701@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C29 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311009@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C28 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310989@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C27 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311529@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C26 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310889@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C25 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311049@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C24 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311285@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C23 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311325@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	XTAL1 6
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	XTAL1 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'OE2':;
NODE_NAME	XTAL1 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'OE1':;
NET_NAME
'DDR_DQ8'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ8':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq8';
NODE_NAME	U12 C8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ8':;
NODE_NAME	U2 E2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ8':;
NET_NAME
'N108857'
 '@DEMOJ.ROOT(SCH_1):N108857':
 C_SIGNAL='@demoj.root(sch_1):n108857';
NODE_NAME	U4 21
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'IOUT':;
NODE_NAME	R12 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310741@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A6'
 '@DEMOJ.ROOT(SCH_1):A6':
 C_SIGNAL='@demoj.root(sch_1):a6';
NODE_NAME	U9 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 B2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B2':;
NET_NAME
'N15963'
 '@DEMOJ.ROOT(SCH_1):N15963':
 C_SIGNAL='@demoj.root(sch_1):n15963';
NODE_NAME	U2 L7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_UDM2':;
NODE_NAME	U13 B3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'UDM':;
NET_NAME
'N129422'
 '@DEMOJ.ROOT(SCH_1):N129422':
 C_SIGNAL='@demoj.root(sch_1):n129422';
NODE_NAME	C22 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311245@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	Q2 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311505@TRANSISTORS.MOSFET_I_EN_GSD.NORMAL(CHIPS)':
 'S':;
NODE_NAME	L4 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886329@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'OUT2':;
NET_NAME
'A1'
 '@DEMOJ.ROOT(SCH_1):A1':
 C_SIGNAL='@demoj.root(sch_1):a1';
NODE_NAME	U9 35
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 B7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B7':;
NET_NAME
'DDR_A7'
 '@DEMOJ.ROOT(SCH_1):DDR_A7':
 C_SIGNAL='@demoj.root(sch_1):ddr_a7';
NODE_NAME	U2 K1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_A7':;
NODE_NAME	U12 P2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	U13 P2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'A7':;
NET_NAME
'N120412'
 '@DEMOJ.ROOT(SCH_1):N120412':
 C_SIGNAL='@demoj.root(sch_1):n120412';
NODE_NAME	C17 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310949@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L3 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886243@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'CENTRE':;
NET_NAME
'V12N'
 '@DEMOJ.ROOT(SCH_1):V12N':
 C_SIGNAL='@demoj.root(sch_1):v12n',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	J6 A3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 A4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 D4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D4':;
NODE_NAME	J6 D3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D3':;
NODE_NAME	U34 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'VMIN':;
NODE_NAME	U33 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VA-':;
NODE_NAME	U37 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'VMIN':;
NODE_NAME	U36 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VA-':;
NET_NAME
'DDR_DQ9'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ9':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq9';
NODE_NAME	U12 C2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ9':;
NODE_NAME	U2 B3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ9':;
NET_NAME
'N108997'
 '@DEMOJ.ROOT(SCH_1):N108997':
 C_SIGNAL='@demoj.root(sch_1):n108997';
NODE_NAME	U4 12
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'RSET':;
NODE_NAME	R14 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311485@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N16300'
 '@DEMOJ.ROOT(SCH_1):N16300':
 C_SIGNAL='@demoj.root(sch_1):n16300';
NODE_NAME	U2 P5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CS1_N':;
NODE_NAME	U12 L8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\S':;
NET_NAME
'N118214'
 '@DEMOJ.ROOT(SCH_1):N118214':
 C_SIGNAL='@demoj.root(sch_1):n118214';
NODE_NAME	Q1 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311421@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NODE_NAME	C19 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311029@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L3 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886243@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'OUT2':;
NET_NAME
'MRD/'
 '@DEMOJ.ROOT(SCH_1):MRD/':
 C_SIGNAL='@demoj.root(sch_1):\mrd/\';
NODE_NAME	U7 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 E4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E4':;
NET_NAME
'DDR_DQ17'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ17':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq17';
NODE_NAME	U13 G2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ1':;
NODE_NAME	U2 H5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ17':;
NET_NAME
'BWR/'
 '@DEMOJ.ROOT(SCH_1):BWR/':
 C_SIGNAL='@demoj.root(sch_1):\bwr/\';
NODE_NAME	U7 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B5':;
NODE_NAME	U48 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A5':;
NET_NAME
'DDR_DQ23'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ23':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq23';
NODE_NAME	U13 F9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ7':;
NODE_NAME	U2 M4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ23':;
NET_NAME
'VCC'
 '@DEMOJ.ROOT(SCH_1):VCC':
 C_SIGNAL='@demoj.root(sch_1):vcc',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	J6 A23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A23':;
NODE_NAME	J6 A24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A24':;
NODE_NAME	C44 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130626@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C45 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129894@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C46 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130058@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C47 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1130186@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U7 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	J6 D24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D24':;
NODE_NAME	J6 D23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D23':;
NODE_NAME	U48 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	C2006 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1480670@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	J5 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1358729@CONNECTORS.USB3A_FEMALE.NORMAL(CHIPS)':
 'VBUS':;
NODE_NAME	U50 28
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'VCC#28':;
NODE_NAME	C2007 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406298@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R2006 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406399@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R2007 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406921@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U50 32
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'VCC#32':;
NODE_NAME	U50 27
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'VCC#27':;
NODE_NAME	U49 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437754@INTEGRATED_CIRCUITS.MAX6711.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	R2008 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1438431@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	J7 38
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN38':;
NODE_NAME	J7 31
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN31':;
NODE_NAME	J7 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN32':;
NODE_NAME	J7 33
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN33':;
NODE_NAME	J7 34
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN34':;
NODE_NAME	J7 35
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN35':;
NODE_NAME	J7 36
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN36':;
NODE_NAME	J7 37
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN37':;
NODE_NAME	J7 88
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN88':;
NODE_NAME	J7 81
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN81':;
NODE_NAME	J7 82
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN82':;
NODE_NAME	J7 83
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN83':;
NODE_NAME	J7 84
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN84':;
NODE_NAME	J7 85
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN85':;
NODE_NAME	J7 86
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN86':;
NODE_NAME	J7 87
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN87':;
NODE_NAME	J7 138
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN138':;
NODE_NAME	J7 131
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN131':;
NODE_NAME	J7 132
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN132':;
NODE_NAME	J7 133
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN133':;
NODE_NAME	J7 134
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN134':;
NODE_NAME	J7 135
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN135':;
NODE_NAME	J7 136
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN136':;
NODE_NAME	J7 137
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN137':;
NODE_NAME	J7 188
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN188':;
NODE_NAME	J7 181
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN181':;
NODE_NAME	J7 182
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN182':;
NODE_NAME	J7 183
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN183':;
NODE_NAME	J7 184
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN184':;
NODE_NAME	J7 185
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN185':;
NODE_NAME	J7 186
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN186':;
NODE_NAME	J7 187
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN187':;
NODE_NAME	C51 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474546@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C50 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474106@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C49 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS473826@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C48 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS473966@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C55 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS869724@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C52 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474366@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C53 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474566@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C54 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS474386@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U44 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U45 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U47 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U43 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U42 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U41 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U40 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U46 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U39 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882640@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U38 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):INS882436@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'VCC':;
NODE_NAME	U32 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VD1':;
NODE_NAME	U32 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VD2':;
NODE_NAME	C197 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49353@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L8 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49311@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U35 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VD1':;
NODE_NAME	U35 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VD2':;
NODE_NAME	C200 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49353@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L10 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49311@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R29 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874021@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R28 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874233@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R27 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874061@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R30 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874101@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U22 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'VCC':;
NET_NAME
'N113142'
 '@DEMOJ.ROOT(SCH_1):N113142':
 C_SIGNAL='@demoj.root(sch_1):n113142';
NODE_NAME	C15 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310661@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	L4 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886329@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'OUT1':;
NODE_NAME	R9 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311365@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'A2'
 '@DEMOJ.ROOT(SCH_1):A2':
 C_SIGNAL='@demoj.root(sch_1):a2';
NODE_NAME	U9 33
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 B6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B6':;
NET_NAME
'N16747'
 '@DEMOJ.ROOT(SCH_1):N16747':
 C_SIGNAL='@demoj.root(sch_1):n16747';
NODE_NAME	U12 L7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\A\S':;
NODE_NAME	U2 T3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_CAS_N':;
NODE_NAME	U13 L7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\\C\A\S':;
NET_NAME
'N124926'
 '@DEMOJ.ROOT(SCH_1):N124926':
 C_SIGNAL='@demoj.root(sch_1):n124926';
NODE_NAME	C22 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311245@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R13 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311069@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R15 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311225@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C21 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311305@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C19 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311029@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R16 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310849@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	Q2 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311505@TRANSISTORS.MOSFET_I_EN_GSD.NORMAL(CHIPS)':
 'G':;
NODE_NAME	XTAL1 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'GND':;
NET_NAME
'A4'
 '@DEMOJ.ROOT(SCH_1):A4':
 C_SIGNAL='@demoj.root(sch_1):a4';
NODE_NAME	U9 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A3':;
NODE_NAME	J6 B4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B4':;
NET_NAME
'DDR_DQ4'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ4':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq4';
NODE_NAME	U12 H1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ4':;
NODE_NAME	U2 D3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ4':;
NET_NAME
'N111502'
 '@DEMOJ.ROOT(SCH_1):N111502':
 C_SIGNAL='@demoj.root(sch_1):n111502';
NODE_NAME	C11 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310869@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C12 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311265@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U3 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'OUT':;
NET_NAME
'RESET/'
 '@DEMOJ.ROOT(SCH_1):RESET/':
 C_SIGNAL='@demoj.root(sch_1):\reset/\';
NODE_NAME	J6 E1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E1':;
NODE_NAME	U48 3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A2':;
NET_NAME
'DDR_DQ20'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ20':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq20';
NODE_NAME	U13 H1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ4':;
NODE_NAME	U2 H3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ20':;
NET_NAME
'HS/'
 '@DEMOJ.ROOT(SCH_1):HS/':
 C_SIGNAL='@demoj.root(sch_1):\hs/\';
NODE_NAME	U7 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B3':;
NODE_NAME	U48 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A3':;
NET_NAME
'DDR_DQ7'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ7':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq7';
NODE_NAME	U12 F9
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ7':;
NODE_NAME	U2 G3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ7':;
NET_NAME
'DDR_DQ1'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ1':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq1';
NODE_NAME	U12 G2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ1':;
NODE_NAME	U2 C2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ1':;
NET_NAME
'A22'
 '@DEMOJ.ROOT(SCH_1):A22':
 C_SIGNAL='@demoj.root(sch_1):a22';
NODE_NAME	U6 27
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	U7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 B18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B18':;
NET_NAME
'N15924'
 '@DEMOJ.ROOT(SCH_1):N15924':
 C_SIGNAL='@demoj.root(sch_1):n15924';
NODE_NAME	U2 N6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_LDM2':;
NODE_NAME	U13 F3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'LDM':;
NET_NAME
'N121910'
 '@DEMOJ.ROOT(SCH_1):N121910':
 C_SIGNAL='@demoj.root(sch_1):n121910';
NODE_NAME	C20 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310761@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R15 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311225@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q1 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311421@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NODE_NAME	C21 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311305@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A17'
 '@DEMOJ.ROOT(SCH_1):A17':
 C_SIGNAL='@demoj.root(sch_1):a17';
NODE_NAME	U6 35
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 B23
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B23':;
NET_NAME
'DDR_DQ0'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ0':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq0';
NODE_NAME	U12 G8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ0':;
NODE_NAME	U2 F5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ0':;
NET_NAME
'N123723'
 '@DEMOJ.ROOT(SCH_1):N123723':
 C_SIGNAL='@demoj.root(sch_1):n123723';
NODE_NAME	C17 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310949@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R16 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310849@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q2 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311505@TRANSISTORS.MOSFET_I_EN_GSD.NORMAL(CHIPS)':
 'D':;
NET_NAME
'A10'
 '@DEMOJ.ROOT(SCH_1):A10':
 C_SIGNAL='@demoj.root(sch_1):a10';
NODE_NAME	U8 44
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 B14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B14':;
NET_NAME
'DDR_DQ28'
 '@DEMOJ.ROOT(SCH_1):DDR_DQ28':
 C_SIGNAL='@demoj.root(sch_1):ddr_dq28';
NODE_NAME	U13 D1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 'DQ12':;
NODE_NAME	U2 H4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1412846@LOCAL.DEMOG_COPROCC.NORMAL(CHIPS)':
 'DDR_DQ28':;
NET_NAME
'N111881'
 '@DEMOJ.ROOT(SCH_1):N111881':
 C_SIGNAL='@demoj.root(sch_1):n111881';
NODE_NAME	C14 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310969@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R9 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311365@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R10 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311089@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C13 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311445@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R11 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310929@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C11 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310869@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N118917'
 '@DEMOJ.ROOT(SCH_1):N118917':
 C_SIGNAL='@demoj.root(sch_1):n118917';
NODE_NAME	L3 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS886243@LOCAL.INDUCTOR3.NORMAL(CHIPS)':
 'OUT1':;
NODE_NAME	C16 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311465@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R11 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310929@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A14'
 '@DEMOJ.ROOT(SCH_1):A14':
 C_SIGNAL='@demoj.root(sch_1):a14';
NODE_NAME	U8 38
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 B10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B10':;
NET_NAME
'N221560'
 '@DEMOJ.ROOT(SCH_1):N221560':
 C_SIGNAL='@demoj.root(sch_1):n221560';
NODE_NAME	C18 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311345@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	XTAL1 4
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'OUT1':;
NET_NAME
'A7'
 '@DEMOJ.ROOT(SCH_1):A7':
 C_SIGNAL='@demoj.root(sch_1):a7';
NODE_NAME	U9 26
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A0':;
NODE_NAME	J6 B1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B1':;
NET_NAME
'CENTER-TAP'
 '@DEMOJ.ROOT(SCH_1):CENTER-TAP':
 C_SIGNAL='@demoj.root(sch_1):\center-tap\',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R21 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299386@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C41 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299132@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'CLOCK+'
 '@DEMOJ.ROOT(SCH_1):CLOCK+':
 C_SIGNAL='@demoj.root(sch_1):\clock+\';
NODE_NAME	U50 31
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'FOUT':;
NODE_NAME	U1 H4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'CLOCKP':;
NODE_NAME	U2 J11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'CLOCKP':;
NET_NAME
'N70364'
 '@DEMOJ.ROOT(SCH_1):N70364':
 C_SIGNAL='@demoj.root(sch_1):n70364',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R24 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299428@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C43 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299556@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q3 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299198@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'E':;
NET_NAME
'DDIR'
 '@DEMOJ.ROOT(SCH_1):DDIR':
 C_SIGNAL='@demoj.root(sch_1):ddir';
NODE_NAME	U6 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243672@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U8 24
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U9 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246928@LOCAL.FCT16245.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U7 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'DIR':;
NET_NAME
'CLOCK-'
 '@DEMOJ.ROOT(SCH_1):CLOCK-':
 C_SIGNAL='@demoj.root(sch_1):\clock-\';
NODE_NAME	U50 30
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'F\O\U\T\':;
NODE_NAME	U1 H3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'CLOCKN':;
NODE_NAME	U2 J12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'CLOCKN':;
NET_NAME
'N277989'
 '@DEMOJ.ROOT(SCH_1):N277989':
 C_SIGNAL='@demoj.root(sch_1):n277989',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	Q3 3
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299198@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'C':;
NET_NAME
'RESET'
 '@DEMOJ.ROOT(SCH_1):RESET':
 C_SIGNAL='@demoj.root(sch_1):reset';
NODE_NAME	R2008 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1438431@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U49 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437754@INTEGRATED_CIRCUITS.MAX6711.NORMAL(CHIPS)':
 'RST':;
NODE_NAME	U50 11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'P\_\L\O\A\D\':;
NODE_NAME	U1 M12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'RESET':;
NODE_NAME	U2 T11
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'RESET':;
NET_NAME
'V+12'
 '@DEMOJ.ROOT(SCH_1):V+12':
 C_SIGNAL='@demoj.root(sch_1):\v+12\',
 NET_PHYSICAL_TYPE='POWER_GROUP',
 NET_SPACING_TYPE='POWER_GROUP';
NODE_NAME	U3 8
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'IN':;
NODE_NAME	U5 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311593@LOCAL.VREG_TGND.NORMAL(CHIPS)':
 'IN':;
NODE_NAME	C33 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310909@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C32 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310681@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C31 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS310721@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C39 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS298766@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R19 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299472@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R45 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92811@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	D5 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92833@DIODES.DIODE_A_NC_C.NORMAL(CHIPS)':
 'A':;
NODE_NAME	U30 J1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN1':;
NODE_NAME	U30 L5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RUN_SS':;
NODE_NAME	U30 J2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN2':;
NODE_NAME	U30 J3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN3':;
NODE_NAME	U30 K1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN4':;
NODE_NAME	U30 K2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN5':;
NODE_NAME	U30 K3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN6':;
NODE_NAME	U30 L1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN7':;
NODE_NAME	U30 L2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN8':;
NODE_NAME	U30 L3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN9':;
NODE_NAME	C64 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885381@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U29 J1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN1':;
NODE_NAME	U29 L5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RUN_SS':;
NODE_NAME	U29 J2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN2':;
NODE_NAME	U29 J3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN3':;
NODE_NAME	U29 K1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN4':;
NODE_NAME	U29 K2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN5':;
NODE_NAME	U29 K3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN6':;
NODE_NAME	U29 L1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN7':;
NODE_NAME	U29 L2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN8':;
NODE_NAME	U29 L3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN9':;
NODE_NAME	C62 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886590@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U31 J1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN1':;
NODE_NAME	U31 L5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'RUN_SS':;
NODE_NAME	U31 J2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN2':;
NODE_NAME	U31 J3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN3':;
NODE_NAME	U31 K1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN4':;
NODE_NAME	U31 K2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN5':;
NODE_NAME	U31 K3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN6':;
NODE_NAME	U31 L1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN7':;
NODE_NAME	U31 L2
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN8':;
NODE_NAME	U31 L3
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'VIN9':;
NODE_NAME	C66 1
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS922885@CAPACITORS.CAP_P.NORMAL(CHIPS)':
 '1':;
NODE_NAME	J6 A1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A1':;
NODE_NAME	J6 A2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A2':;
NODE_NAME	J6 D1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D1':;
NODE_NAME	J6 D2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D2':;
NODE_NAME	U33 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VA+':;
NODE_NAME	U34 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'VMAX':;
NODE_NAME	C199 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49581@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U36 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VA+':;
NODE_NAME	U37 7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'VMAX':;
NODE_NAME	C202 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49581@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'LPF_OUT'
 '@DEMOJ.ROOT(SCH_1):LPF_OUT':
 C_SIGNAL='@demoj.root(sch_1):lpf_out',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R18 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299534@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R17 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299450@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C42 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299288@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'FPGA/'
 '@DEMOJ.ROOT(SCH_1):FPGA/':
 C_SIGNAL='@demoj.root(sch_1):\fpga/\';
NODE_NAME	U7 15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B4':;
NODE_NAME	U48 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A4':;
NET_NAME
'A11'
 '@DEMOJ.ROOT(SCH_1):A11':
 C_SIGNAL='@demoj.root(sch_1):a11';
NODE_NAME	U8 43
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 B13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B13':;
NET_NAME
'N2993541'
 '@DEMOJ.ROOT(SCH_1):N2993541':
 C_SIGNAL='@demoj.root(sch_1):n2993541',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R25 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299344@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C43 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299556@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'DDS_OUT'
 '@DEMOJ.ROOT(SCH_1):DDS_OUT':
 C_SIGNAL='@demoj.root(sch_1):dds_out',
 SHIELD_NET='0',
 NET_PHYSICAL_TYPE='RF',
 SHIELD_TYPE='Parallel',
 NET_SPACING_TYPE='RF';
NODE_NAME	U4 20
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'IOUTB':;
NODE_NAME	L5 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299492@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C34 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299366@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C36 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299266@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NET_NAME
'N00395'
 '@DEMOJ.ROOT(SCH_1):N00395':
 C_SIGNAL='@demoj.root(sch_1):n00395',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	L6 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299178@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C35 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C37 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS298972@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R17 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299450@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N80550'
 '@DEMOJ.ROOT(SCH_1):N80550':
 C_SIGNAL='@demoj.root(sch_1):n80550',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	C40 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299408@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R19 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299472@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N00286'
 '@DEMOJ.ROOT(SCH_1):N00286':
 C_SIGNAL='@demoj.root(sch_1):n00286',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	L6 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299178@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C35 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299324@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L5 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299492@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C34 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299366@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C38 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299246@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NET_NAME
'TDO'
 '@DEMOJ.ROOT(SCH_1):TDO':
 C_SIGNAL='@demoj.root(sch_1):tdo';
NODE_NAME	U1 E14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'TDO':;
NODE_NAME	U2 C12
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'TDI':;
NET_NAME
'BUF_OUT'
 '@DEMOJ.ROOT(SCH_1):BUF_OUT':
 C_SIGNAL='@demoj.root(sch_1):buf_out',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	C41 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299132@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R50 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):DUT@DEMOJ.RF AMP(SCH_1):INS92875@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N00048_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00048_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00048_user_design_outputs0_daamp0';
NODE_NAME	U33 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'INB':;
NODE_NAME	R53 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49333@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NET_NAME
'SEL'
 '@DEMOJ.ROOT(SCH_1):SEL':
 C_SIGNAL='@demoj.root(sch_1):sel';
NODE_NAME	U7 11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B8':;
NODE_NAME	U48 9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'A8':;
NET_NAME
'N68133'
 '@DEMOJ.ROOT(SCH_1):N68133':
 C_SIGNAL='@demoj.root(sch_1):n68133',
 NET_PHYSICAL_TYPE='RF',
 NET_SPACING_TYPE='RF';
NODE_NAME	R23 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299512@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	C42 2
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299288@CAPACITORS.CAP.NORMAL(CHIPS)':
 '2':;
NODE_NAME	Q3 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299198@TRANSISTORS.BJT_NPN_BEC.NORMAL(CHIPS)':
 'B':;
NODE_NAME	R21 1
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS299386@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NET_NAME
'N00038_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00038_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00038_user_design_outputs0_daamp0';
NODE_NAME	U32 4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'REF':;
NODE_NAME	C198 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49561@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L7 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49405@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NET_NAME
'A3'
 '@DEMOJ.ROOT(SCH_1):A3':
 C_SIGNAL='@demoj.root(sch_1):a3';
NODE_NAME	U9 32
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A4':;
NODE_NAME	J6 B5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B5':;
NET_NAME
'N1421557'
 '@DEMOJ.ROOT(SCH_1):N1421557':
 C_SIGNAL='@demoj.root(sch_1):n1421557';
NODE_NAME	L2 1
 '@DEMOJ.ROOT(SCH_1):INS910513@INDUCTORS.IND.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U37 6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP1@DEMOJ.OUTPUTS(SCH_1):INS49373@LOCAL.TLE2037A.NORMAL(CHIPS)':
 'OUT':;
NET_NAME
'N00046_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00046_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00046_user_design_outputs0_daamp0';
NODE_NAME	R54 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49291@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	U33 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'INA':;
NET_NAME
'N00036_USER_DESIGN_OUTPUTS0_D_1'
 '@DEMOJ.ROOT(SCH_1):N00036_USER_DESIGN_OUTPUTS0_DAAMP0':
 C_SIGNAL='@demoj.root(sch_1):n00036_user_design_outputs0_daamp0';
NODE_NAME	U32 8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VA2':;
NODE_NAME	U32 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49469@LOCAL.TLC5602A.NORMAL(CHIPS)':
 'VA1':;
NODE_NAME	U33 5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49425@LOCAL.DG419A.NORMAL(CHIPS)':
 'VL':;
NODE_NAME	R54 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49291@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	R53 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49333@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	L8 2
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):OUTPUTS0@DEMOJ.DATA SCHEMATIC(SCH_1):DAAMP0@DEMOJ.OUTPUTS(SCH_1):INS49311@INDUCTORS.IND.NORMAL(CHIPS)':
 '2':;
NET_NAME
'DHEN/'
 '@DEMOJ.ROOT(SCH_1):DHEN/':
 C_SIGNAL='@demoj.root(sch_1):\dhen/\';
NODE_NAME	U8 25
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1244941@LOCAL.FCT16245.NORMAL(CHIPS)':
 'G\':;
NODE_NAME	U7 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1129802@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'B1':;
NET_NAME
'A8'
 '@DEMOJ.ROOT(SCH_1):A8':
 C_SIGNAL='@demoj.root(sch_1):a8';
NODE_NAME	U8 47
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1245050@LOCAL.FCT16245.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 B16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600952@CONNECTORS.CONN_C1367550_6B.NORMAL(CHIPS)':
 'B16':;
NET_NAME
'N1472359'
 '@DEMOJ.ROOT(SCH_1):N1472359':
 C_SIGNAL='@demoj.root(sch_1):n1472359';
NODE_NAME	R2010 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472363@RESISTORS.RES.NORMAL(CHIPS)':
 '2':;
NODE_NAME	R2011 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1472385@RESISTORS.RES.NORMAL(CHIPS)':
 '1':;
NODE_NAME	C2010 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1474171@CAPACITORS.CAP.NORMAL(CHIPS)':
 '1':;
NODE_NAME	U51 1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1471168@LOCAL.TPS51200.NORMAL(CHIPS)':
 'REFIN':;
NET_NAME
'NC'
 'NC':
 C_SIGNAL='NC';
NODE_NAME	U48 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'DIR':;
NODE_NAME	U48 19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1479018@INTEGRATED_CIRCUITS.74-245_20P.NORMAL(CHIPS)':
 'OE':;
NODE_NAME	XTAL1 5
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311385@LOCAL.OSC_SEL383.NORMAL(CHIPS)':
 'O\U\T\2\':;
NODE_NAME	U3 4
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'NC4':;
NODE_NAME	U3 5
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311549@INTEGRATED_CIRCUITS.LM78L05_SO8.NORMAL(CHIPS)':
 'NC5':;
NODE_NAME	U4 13
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'QOUTB':;
NODE_NAME	U4 14
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'QOUT':;
NODE_NAME	U4 15
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'VINN':;
NODE_NAME	U4 16
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'VINP':;
NODE_NAME	U4 17
 '@DEMOJ.ROOT(SCH_1):DDS@DEMOJ.DDS(SCH_1):INS311133@LOCAL.AD9850A.NORMAL(CHIPS)':
 'DACBL/NC':;
NODE_NAME	U50 6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'NC6':;
NODE_NAME	U50 7
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'NC7':;
NODE_NAME	U50 16
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'NC16':;
NODE_NAME	U50 24
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'NC24':;
NODE_NAME	U50 26
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1405979@INTEGRATED_CIRCUITS.NBC12429.NORMAL(CHIPS)':
 'TEST':;
NODE_NAME	Y1 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406128@XTALS.OSC4_24NC.NORMAL(CHIPS)':
 'NC3':;
NODE_NAME	Y1 2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1406128@XTALS.OSC4_24NC.NORMAL(CHIPS)':
 'NC2':;
NODE_NAME	SW2 3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437900@SWITCHES.SW_SPST_13_24.NORMAL(CHIPS)':
 '3':;
NODE_NAME	SW2 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS1437900@SWITCHES.SW_SPST_13_24.NORMAL(CHIPS)':
 '4':;
NODE_NAME	U1 T2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'PROGRAM_B_2':;
NODE_NAME	U1 P13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'DONE_2':;
NODE_NAME	U1 B1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'HSWAP_EN':;
NODE_NAME	U1 D3
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'M0':;
NODE_NAME	U1 C1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'M1':;
NODE_NAME	U1 D1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'M2':;
NODE_NAME	U1 H1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'X':;
NODE_NAME	U1 F1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1468771@LOCAL.DEMOG_INTERFACEE.NORMAL(CHIPS)':
 'Y':;
NODE_NAME	U1 P14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477112@LOCAL.DEMOG_INTERFACEA.NORMAL(CHIPS)':
 'SUSPEND':;
NODE_NAME	U1 E1
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA1@DEMOJ.INTERFACE FPGA(SCH_1):INS1477237@LOCAL.DEMOG_INTERFACEC.NORMAL(CHIPS)':
 'CCLK':;
NODE_NAME	U2 T2
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'PROGRAM_B_2':;
NODE_NAME	U2 P13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1400564@LOCAL.DEMOG_COPROCE.NORMAL(CHIPS)':
 'DONE_2':;
NODE_NAME	U2 P14
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS1404955@LOCAL.DEMOG_COPROCA.NORMAL(CHIPS)':
 'SUSPEND':;
NODE_NAME	J6 A5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A5':;
NODE_NAME	J6 A6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A6':;
NODE_NAME	J6 A7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A7':;
NODE_NAME	J6 A8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A8':;
NODE_NAME	J6 A9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A9':;
NODE_NAME	J6 A10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A10':;
NODE_NAME	J6 A11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A11':;
NODE_NAME	J6 A12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A12':;
NODE_NAME	J6 A13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A13':;
NODE_NAME	J6 A14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A14':;
NODE_NAME	J6 A15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A15':;
NODE_NAME	J6 A16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A16':;
NODE_NAME	J6 A17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A17':;
NODE_NAME	J6 A18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A18':;
NODE_NAME	J6 A19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A19':;
NODE_NAME	J6 A20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A20':;
NODE_NAME	J6 A21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A21':;
NODE_NAME	J6 A22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1600678@CONNECTORS.CONN_C1367550_6A.NORMAL(CHIPS)':
 'A22':;
NODE_NAME	J6 C3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C3':;
NODE_NAME	J6 C4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C4':;
NODE_NAME	J6 C5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C5':;
NODE_NAME	J6 C6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C6':;
NODE_NAME	J6 C7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C7':;
NODE_NAME	J6 C8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C8':;
NODE_NAME	J6 C9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C9':;
NODE_NAME	J6 C10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C10':;
NODE_NAME	J6 C11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C11':;
NODE_NAME	J6 C12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C12':;
NODE_NAME	J6 C13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C13':;
NODE_NAME	J6 C14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C14':;
NODE_NAME	J6 C15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C15':;
NODE_NAME	J6 C16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C16':;
NODE_NAME	J6 C17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C17':;
NODE_NAME	J6 C18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C18':;
NODE_NAME	J6 C19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C19':;
NODE_NAME	J6 C20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C20':;
NODE_NAME	J6 C21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C21':;
NODE_NAME	J6 C22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601065@CONNECTORS.CONN_C1367550_6C.NORMAL(CHIPS)':
 'C22':;
NODE_NAME	J6 D5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D5':;
NODE_NAME	J6 D6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D6':;
NODE_NAME	J6 D7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D7':;
NODE_NAME	J6 D8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D8':;
NODE_NAME	J6 D9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D9':;
NODE_NAME	J6 D10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D10':;
NODE_NAME	J6 D11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D11':;
NODE_NAME	J6 D12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D12':;
NODE_NAME	J6 D13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D13':;
NODE_NAME	J6 D14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D14':;
NODE_NAME	J6 D15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D15':;
NODE_NAME	J6 D16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D16':;
NODE_NAME	J6 D17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D17':;
NODE_NAME	J6 D18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D18':;
NODE_NAME	J6 D19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D19':;
NODE_NAME	J6 D20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D20':;
NODE_NAME	J6 D21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D21':;
NODE_NAME	J6 D22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601178@CONNECTORS.CONN_C1367550_6D.NORMAL(CHIPS)':
 'D22':;
NODE_NAME	J6 E7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601402@CONNECTORS.CONN_C1367550_6E.NORMAL(CHIPS)':
 'E7':;
NODE_NAME	J6 F3
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F3':;
NODE_NAME	J6 F4
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F4':;
NODE_NAME	J6 F5
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F5':;
NODE_NAME	J6 F6
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F6':;
NODE_NAME	J6 F7
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F7':;
NODE_NAME	J6 F8
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F8':;
NODE_NAME	J6 F9
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F9':;
NODE_NAME	J6 F10
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F10':;
NODE_NAME	J6 F11
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F11':;
NODE_NAME	J6 F12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F12':;
NODE_NAME	J6 F13
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F13':;
NODE_NAME	J6 F14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F14':;
NODE_NAME	J6 F15
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F15':;
NODE_NAME	J6 F16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F16':;
NODE_NAME	J6 F17
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F17':;
NODE_NAME	J6 F18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F18':;
NODE_NAME	J6 F19
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F19':;
NODE_NAME	J6 F20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F20':;
NODE_NAME	J6 F21
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F21':;
NODE_NAME	J6 F22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1601515@CONNECTORS.CONN_C1367550_6F.NORMAL(CHIPS)':
 'F22':;
NODE_NAME	U22 14
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q5':;
NODE_NAME	U22 18
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q1':;
NODE_NAME	U22 12
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q7':;
NODE_NAME	U22 16
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):LED0@DEMOJ.LED(SCH_1):INS874121@INTEGRATED_CIRCUITS.FF_D_8X_OE3S_20P.NORMAL(CHIPS)':
 'Q3':;
NODE_NAME	J7 28
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN28':;
NODE_NAME	J7 29
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN29':;
NODE_NAME	J7 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969112@CONNECTORS.CONN_DIMM_200A.NORMAL(CHIPS)':
 'PIN30':;
NODE_NAME	J7 79
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN79':;
NODE_NAME	J7 78
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN78':;
NODE_NAME	J7 80
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969442@CONNECTORS.CONN_DIMM_200B.NORMAL(CHIPS)':
 'PIN80':;
NODE_NAME	J7 129
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN129':;
NODE_NAME	J7 128
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN128':;
NODE_NAME	J7 130
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969660@CONNECTORS.CONN_DIMM_200C.NORMAL(CHIPS)':
 'PIN130':;
NODE_NAME	J7 180
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN180':;
NODE_NAME	J7 178
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN178':;
NODE_NAME	J7 179
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS969878@CONNECTORS.CONN_DIMM_200D.NORMAL(CHIPS)':
 'PIN179':;
NODE_NAME	U12 E8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8699@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\L\D\Q\S/NU':;
NODE_NAME	U13 E8
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):FPGA2@DEMOJ.CO-PROC FPGA(SCH_1):INS8805@LOCAL.MT47H64M16-1.NORMAL(CHIPS)':
 '\L\D\Q\S/NU':;
NODE_NAME	U10 17
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TDO':;
NODE_NAME	U10 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TDI':;
NODE_NAME	U10 5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TMS':;
NODE_NAME	U10 6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS25664@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TCK':;
NODE_NAME	P1 10
 '@DEMOJ.ROOT(SCH_1):INS945986@CONNECTORS.HDR_2X7_M.NORMAL(CHIPS)':
 'PIN10':;
NODE_NAME	U11 13
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'CEO':;
NODE_NAME	U11 17
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TDO':;
NODE_NAME	U11 4
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TDI':;
NODE_NAME	U11 5
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TMS':;
NODE_NAME	U11 6
 '@DEMOJ.ROOT(SCH_1):BLK1@DEMOJ.FPGA(SCH_1):INS883587@LOCAL.XCF01SVOG20.NORMAL(CHIPS)':
 'TCK':;
NODE_NAME	U6 20
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1243781@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B2':;
NODE_NAME	U9 22
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):INS1246656@LOCAL.FCT16245.NORMAL(CHIPS)':
 'B1':;
NODE_NAME	U31 H7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SHARE':;
NODE_NAME	U31 J7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS883878@LOCAL.LTM8025.NORMAL(CHIPS)':
 'PGOOD':;
NODE_NAME	U30 G5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'AUX':;
NODE_NAME	U30 H7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SHARE':;
NODE_NAME	U30 J7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS885421@LOCAL.LTM8025.NORMAL(CHIPS)':
 'PGOOD':;
NODE_NAME	U29 G5
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'AUX':;
NODE_NAME	U29 H7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'SHARE':;
NODE_NAME	U29 J7
 '@DEMOJ.ROOT(SCH_1):POWER0@DEMOJ.REGULATORS(SCH_1):INS886258@LOCAL.LTM8025.NORMAL(CHIPS)':
 'PGOOD':;
NODE_NAME	U40 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U40 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771029@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U44 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U44 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS771607@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U45 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U45 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772078@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U41 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U41 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772337@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U46 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U46 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS772941@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U42 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U42 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773320@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U47 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U47 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773761@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
NODE_NAME	U43 1
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'NC':;
NODE_NAME	U43 30
 '@DEMOJ.ROOT(SCH_1):USER_DESIGN@DEMOJ.DGUIDE(SCH_1):I_0@DEMOJ.HSRAM(SCH_1):INS773990@LOCAL.UPD431000AGW-B15.NORMAL(CHIPS)':
 'CE2':;
END.
