# 存储

Chisel提供创建只读以及读写存储器的方法。

## ROM

用户可以通过使用Vec来定义只读存储器：

```Scala
VecInit(inits: Seq[T])
VecInit(elt0: T, elts: T*)
```

inits是一个序列的Data类型及其子类型的初始值，用于初始化ROM。举例来说，考虑一个存放4个UInt型的Vec声明以及它的地址索引如下：

```Scala
val m = VecInit(Array(1.U, 2.U, 4.U, 8.U))
val r = m(counter(m.length.U))
```

上面的r实际上就是将m中的每个对象使用计数器的形式输出，每一个时钟周期，将会输出一个对象：

```scala
class vec extends Module {
  val io = IO(new Bundle {
    val out = Output(UInt(4.W))
  })
  val myVec = Vec(Array(1.U, 2.U, 3.U, 4.U))
  val r = myVec(counter.counter(myVec.length.U))
  io.out := r
}
```

编写一个测试的用例可以测试得到：

```
[info] [0.001]   PEEK io_out -> 1
[info] [0.001] STEP 0 -> 1
[info] [0.001]   PEEK io_out -> 2
[info] [0.001] STEP 1 -> 2
[info] [0.002]   PEEK io_out -> 3
[info] [0.002] STEP 2 -> 3
[info] [0.002]   PEEK io_out -> 4
[info] [0.002] STEP 3 -> 4
```

## 读写存储器Mem

Chisel支持随机访问存储器，通过使用Mem。Mem是异步读取、同步写入的。这些Mem一般会综合成寄存器堆，因为现代的SRAM不再支持异步读取了。

Chisel同样也支持SyncReadMem来支持同步读/同步写的存储器。它们一般会综合成SRAM。

这些存储器的端口使用UInt的类型。一个具有1024个寄存器的寄存器组，实现有一个写端口和一个同步读端口的实现如下：

```Scala
val width:Int = 32
val addr = Wire(UInt(width.W))
val dataIn = Wire(UInt(width.W))
val dataOut = Wire(UInt(width.W))
val enable = Wire(Bool())

val mem = SyncReadMem(1024, UInt(width.W))
mem.write(addr, dataIn)
dataOut := mem.read(addr, enable)
```

如果要实现的是异步读取的存储器，则将上述的SyncReadMem换成Mem即可。

## 掩码写

Chisel的存储器还支持使用掩码来写字的一部分。Chisel提供掩码的机制来实现这一点，如下所示，如果mask的第0位为真，那么当前地址的低8位会被写：

```Scala
val dataOut = Wire(Vec(4, UInt(8.W)))
val dataIn = Wire(Vec(4, UInt(8.W)))
val mask = Wire(Vec(4, Bool()))
val enabel = Wire(Bool())
val readAddr = Wire(UInt(10.W))
val writeAddr = Wire(UInt(10.W))

val mem = SyncReadMem(1024, Vec(4, UInt(8.W)))
mem.write(writeAddr, dataIn, mask)
dataOut := mem.read(readAddr, enable)
```
