Fitter report for music_cal
Wed Jun 28 03:30:13 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 28 03:30:13 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; music_cal                                   ;
; Top-level Entity Name              ; music_cal                                   ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 679 / 4,608 ( 15 % )                        ;
;     Total combinational functions  ; 670 / 4,608 ( 15 % )                        ;
;     Dedicated logic registers      ; 232 / 4,608 ( 5 % )                         ;
; Total registers                    ; 232                                         ;
; Total pins                         ; 26 / 142 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 933 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 933 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 930     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 679 / 4,608 ( 15 % ) ;
;     -- Combinational with no register       ; 447                  ;
;     -- Register only                        ; 9                    ;
;     -- Combinational with a register        ; 223                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 310                  ;
;     -- 3 input functions                    ; 143                  ;
;     -- <=2 input functions                  ; 217                  ;
;     -- Register only                        ; 9                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 484                  ;
;     -- arithmetic mode                      ; 186                  ;
;                                             ;                      ;
; Total registers*                            ; 232 / 5,010 ( 5 % )  ;
;     -- Dedicated logic registers            ; 232 / 4,608 ( 5 % )  ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 47 / 288 ( 16 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 26 / 142 ( 18 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 8 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 3% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%         ;
; Maximum fan-out                             ; 199                  ;
; Highest non-global fan-out                  ; 46                   ;
; Total fan-out                               ; 2780                 ;
; Average fan-out                             ; 2.96                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 679 / 4608 ( 15 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 447                 ; 0                              ;
;     -- Register only                        ; 9                   ; 0                              ;
;     -- Combinational with a register        ; 223                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 310                 ; 0                              ;
;     -- 3 input functions                    ; 143                 ; 0                              ;
;     -- <=2 input functions                  ; 217                 ; 0                              ;
;     -- Register only                        ; 9                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 484                 ; 0                              ;
;     -- arithmetic mode                      ; 186                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 232                 ; 0                              ;
;     -- Dedicated logic registers            ; 232 / 4608 ( 5 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 47 / 288 ( 16 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 26                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2780                ; 0                              ;
;     -- Registered Connections               ; 1043                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 20                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK    ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET  ; 48    ; 1        ; 0            ; 2            ; 4           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[0] ; 110   ; 3        ; 28           ; 3            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[1] ; 112   ; 3        ; 28           ; 3            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[2] ; 113   ; 3        ; 28           ; 3            ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ROW[3] ; 114   ; 3        ; 28           ; 4            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; CARRY_OUT ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[0] ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[1] ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[2] ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CHOICE[3] ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[0]    ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[1]    ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[2]    ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; COL[3]    ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LESS_THAN ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; NEG_ANS   ; 144   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[0]    ; 152   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[1]    ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[2]    ; 163   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[3]    ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[4]    ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[5]    ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[6]    ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG[7]    ; 164   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ZERO      ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 34 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 35 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 21 / 37 ( 57 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; ROW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; ROW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 91         ; 3        ; ROW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 92         ; 3        ; ROW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 93         ; 3        ; COL[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 94         ; 3        ; COL[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 95         ; 3        ; COL[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 96         ; 3        ; COL[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; CARRY_OUT                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; ZERO                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; LESS_THAN                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 118        ; 3        ; NEG_ANS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 119        ; 3        ; CHOICE[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; CHOICE[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; CHOICE[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; CHOICE[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; SEG[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; SEG[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; SEG[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; SEG[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; SEG[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; SEG[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; SEG[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; SEG[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                   ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name         ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
; |music_cal                 ; 679 (1)     ; 232 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 26   ; 0            ; 447 (1)      ; 9 (0)             ; 223 (0)          ; |music_cal                  ;              ;
;    |BCD:inst|              ; 154 (154)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 1 (1)             ; 65 (65)          ; |music_cal|BCD:inst         ;              ;
;    |Core_unit:inst1|       ; 156 (156)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 1 (1)             ; 68 (68)          ; |music_cal|Core_unit:inst1  ;              ;
;    |alu:inst2|             ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 0 (0)            ; |music_cal|alu:inst2        ;              ;
;    |anti_shake:inst3|      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |music_cal|anti_shake:inst3 ;              ;
;    |display:inst4|         ; 70 (70)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 2 (2)             ; 3 (3)            ; |music_cal|display:inst4    ;              ;
;    |divider:inst5|         ; 73 (73)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 33 (33)          ; |music_cal|divider:inst5    ;              ;
;    |key_out:inst6|         ; 90 (90)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 44 (44)          ; |music_cal|key_out:inst6    ;              ;
;    |keyboard:inst7|        ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 8 (8)            ; |music_cal|keyboard:inst7   ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; CARRY_OUT ; Output   ; --            ; --            ; --                    ; --  ;
; ZERO      ; Output   ; --            ; --            ; --                    ; --  ;
; LESS_THAN ; Output   ; --            ; --            ; --                    ; --  ;
; NEG_ANS   ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[2] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; CHOICE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; COL[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; COL[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SEG[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; CLK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RESET     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ROW[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; CLK                                  ;                   ;         ;
; RESET                                ;                   ;         ;
;      - key_out:inst6|OUT_ALU_OP[0]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[1]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[2]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_ALU_OP[3]   ; 1                 ; 6       ;
;      - key_out:inst6|OUT_finish      ; 1                 ; 6       ;
;      - key_out:inst6|OUT_flag[0]     ; 1                 ; 6       ;
;      - key_out:inst6|OUT_flag[1]     ; 1                 ; 6       ;
;      - key_out:inst6|temp2[0]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[0]        ; 1                 ; 6       ;
;      - key_out:inst6|state.00        ; 1                 ; 6       ;
;      - key_out:inst6|state.s1        ; 1                 ; 6       ;
;      - key_out:inst6|state.s2        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[1]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[1]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[2]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[2]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[3]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[3]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[4]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[4]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[5]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[5]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[6]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[6]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[7]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[7]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[15]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[15]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[8]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[8]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[9]        ; 1                 ; 6       ;
;      - key_out:inst6|temp1[9]        ; 1                 ; 6       ;
;      - key_out:inst6|temp2[10]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[10]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[11]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[11]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[12]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[12]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[13]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[13]       ; 1                 ; 6       ;
;      - key_out:inst6|temp2[14]       ; 1                 ; 6       ;
;      - key_out:inst6|temp1[14]       ; 1                 ; 6       ;
;      - key_out:inst6|state.s3        ; 1                 ; 6       ;
; ROW[2]                               ;                   ;         ;
;      - keyboard:inst7|Selector2~0    ; 0                 ; 6       ;
;      - keyboard:inst7|Mux0~0         ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~1 ; 0                 ; 6       ;
;      - keyboard:inst7|Mux4~0         ; 0                 ; 6       ;
;      - keyboard:inst7|WideOr0~0      ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~5    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~6    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~7    ; 0                 ; 6       ;
;      - keyboard:inst7|Mux8~4         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux8~5         ; 0                 ; 6       ;
; ROW[3]                               ;                   ;         ;
;      - keyboard:inst7|Selector2~0    ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~0 ; 0                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~2 ; 0                 ; 6       ;
;      - keyboard:inst7|Mux4~0         ; 0                 ; 6       ;
;      - keyboard:inst7|WideOr0~0      ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 0                 ; 6       ;
;      - keyboard:inst7|Mux3~1         ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~5    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~6    ; 0                 ; 6       ;
;      - keyboard:inst7|Selector3~7    ; 0                 ; 6       ;
;      - keyboard:inst7|Mux8~5         ; 0                 ; 6       ;
; ROW[1]                               ;                   ;         ;
;      - keyboard:inst7|Selector2~0    ; 1                 ; 6       ;
;      - keyboard:inst7|Mux0~0         ; 1                 ; 6       ;
;      - keyboard:inst7|OUT_value[1]~1 ; 1                 ; 6       ;
;      - keyboard:inst7|Selector2~1    ; 1                 ; 6       ;
;      - keyboard:inst7|Mux4~0         ; 1                 ; 6       ;
;      - keyboard:inst7|WideOr0~0      ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~5    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~6    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~7    ; 1                 ; 6       ;
;      - keyboard:inst7|Mux8~4         ; 1                 ; 6       ;
; ROW[0]                               ;                   ;         ;
;      - keyboard:inst7|Selector2~0    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector2~1    ; 1                 ; 6       ;
;      - keyboard:inst7|Mux4~0         ; 1                 ; 6       ;
;      - keyboard:inst7|WideOr0~0      ; 1                 ; 6       ;
;      - keyboard:inst7|Mux3~0         ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~5    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~6    ; 1                 ; 6       ;
;      - keyboard:inst7|Selector3~7    ; 1                 ; 6       ;
;      - keyboard:inst7|Mux8~4         ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLK                             ; PIN_132            ; 33      ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Core_unit:inst1|OUT_value[15]   ; LCFF_X22_Y9_N13    ; 19      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|OUT_value[3]~18 ; LCCOMB_X22_Y10_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|OUT_value[8]~9  ; LCCOMB_X22_Y10_N8  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|Selector24~0    ; LCCOMB_X22_Y9_N10  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|Selector42~10   ; LCCOMB_X19_Y8_N0   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|state.00        ; LCFF_X22_Y10_N1    ; 34      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|state.s2        ; LCFF_X22_Y10_N15   ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Core_unit:inst1|temp_carry_in~0 ; LCCOMB_X22_Y10_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RESET                           ; PIN_48             ; 43      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; anti_shake:inst3|OUT_key        ; LCFF_X21_Y8_N27    ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:inst5|OUT_clk1          ; LCFF_X8_Y6_N27     ; 199     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; key_out:inst6|OUT_ALU_OP[3]~7   ; LCCOMB_X20_Y8_N2   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp1[4]~15       ; LCCOMB_X21_Y8_N12  ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp1[4]~31       ; LCCOMB_X20_Y8_N6   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp2[1]~30       ; LCCOMB_X21_Y8_N0   ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; key_out:inst6|temp2[1]~33       ; LCCOMB_X19_Y8_N4   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                             ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+
; CLK                    ; PIN_132        ; 33      ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst5|OUT_clk1 ; LCFF_X8_Y6_N27 ; 199     ; Global Clock         ; GCLK2            ; --                        ;
+------------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; key_out:inst6|OUT_finish          ; 46      ;
; RESET                             ; 43      ;
; Core_unit:inst1|state.00          ; 34      ;
; divider:inst5|Add0~62             ; 33      ;
; Core_unit:inst1|state.s1          ; 29      ;
; key_out:inst6|state.00            ; 23      ;
; Core_unit:inst1|OUT_off_number[2] ; 23      ;
; Core_unit:inst1|Selector24~0      ; 21      ;
; Core_unit:inst1|OUT_value[15]     ; 19      ;
; Core_unit:inst1|OUT_value~10      ; 18      ;
; divider:inst5|LessThan0~8         ; 17      ;
; divider:inst5|LessThan0~3         ; 17      ;
; key_out:inst6|temp2[1]~33         ; 16      ;
; key_out:inst6|temp2[1]~30         ; 16      ;
; key_out:inst6|temp1[4]~31         ; 16      ;
; key_out:inst6|temp1[4]~15         ; 16      ;
; anti_shake:inst3|OUT_key          ; 16      ;
; Core_unit:inst1|state.s2          ; 16      ;
; Core_unit:inst1|OUT_off_number[1] ; 15      ;
; key_out:inst6|LessThan0~0         ; 14      ;
; Core_unit:inst1|OUT_ALU_OP[3]     ; 14      ;
; Core_unit:inst1|OUT_off_number[0] ; 14      ;
; key_out:inst6|Equal0~0            ; 13      ;
; Core_unit:inst1|OUT_ALU_OP[1]     ; 13      ;
; ROW[2]                            ; 12      ;
; keyboard:inst7|OUT_value[2]       ; 12      ;
; ROW[1]                            ; 11      ;
; ROW[3]                            ; 11      ;
; Core_unit:inst1|OUT_value[3]~19   ; 11      ;
; Core_unit:inst1|WideOr1~0         ; 11      ;
; BCD:inst|rhex[2][3]               ; 11      ;
; Core_unit:inst1|OUT_value[3]~20   ; 10      ;
; keyboard:inst7|OUT_value[3]       ; 10      ;
; key_out:inst6|temp2[1]~15         ; 10      ;
; Core_unit:inst1|OUT_ALU_OP[0]     ; 10      ;
; display:inst4|state.S3            ; 10      ;
; BCD:inst|rhex[3][3]               ; 10      ;
; BCD:inst|rhex[3][2]               ; 10      ;
; BCD:inst|rhex[3][1]               ; 10      ;
; BCD:inst|rhex[2][1]               ; 10      ;
; BCD:inst|rhex[2][0]               ; 10      ;
; ROW[0]                            ; 9       ;
; keyboard:inst7|OUT_value[1]       ; 9       ;
; Core_unit:inst1|OUT_value[8]~9    ; 9       ;
; key_out:inst6|state.s1            ; 9       ;
; key_out:inst6|state.s2            ; 9       ;
; display:inst4|state.S2            ; 9       ;
; BCD:inst|rhex[3][0]               ; 9       ;
; Core_unit:inst1|OUT_value[3]~18   ; 8       ;
; key_out:inst6|OUT_flag[0]         ; 8       ;
; alu:inst2|OUT_S[1]~8              ; 8       ;
; alu:inst2|OUT_S[2]~7              ; 8       ;
; alu:inst2|OUT_S[0]~4              ; 8       ;
; alu:inst2|OUT_S[0]~3              ; 8       ;
; alu:inst2|OUT_S[0]~1              ; 8       ;
; Core_unit:inst1|OUT_ALU_OP[2]     ; 8       ;
; display:inst4|Selector6~0         ; 8       ;
; display:inst4|state.S1            ; 8       ;
; BCD:inst|rhex[1][3]               ; 8       ;
; BCD:inst|rhex[1][2]               ; 8       ;
; BCD:inst|rhex[1][1]               ; 8       ;
; BCD:inst|rhex[1][0]               ; 8       ;
; BCD:inst|Add9~10                  ; 8       ;
; BCD:inst|Add3~2                   ; 8       ;
; keyboard:inst7|OUT_value[0]       ; 7       ;
; display:inst4|Selector6~2         ; 7       ;
; display:inst4|Selector6~1         ; 7       ;
; BCD:inst|resd[3]                  ; 7       ;
; BCD:inst|resd[2]                  ; 7       ;
; BCD:inst|resd[1]                  ; 7       ;
; BCD:inst|resd[0]                  ; 7       ;
; BCD:inst|resc[3]                  ; 7       ;
; BCD:inst|resc[2]                  ; 7       ;
; BCD:inst|resc[1]                  ; 7       ;
; BCD:inst|resc[0]                  ; 7       ;
; BCD:inst|resb[3]                  ; 7       ;
; BCD:inst|resb[2]                  ; 7       ;
; BCD:inst|resb[1]                  ; 7       ;
; BCD:inst|resb[0]                  ; 7       ;
; BCD:inst|resa[3]                  ; 7       ;
; BCD:inst|resa[2]                  ; 7       ;
; BCD:inst|resa[1]                  ; 7       ;
; BCD:inst|resa[0]                  ; 7       ;
; display:inst4|state.00            ; 7       ;
; BCD:inst|rhex[2][2]               ; 7       ;
; BCD:inst|Add9~4                   ; 7       ;
; BCD:inst|Add3~4                   ; 7       ;
; BCD:inst|resb[2]~1                ; 6       ;
; BCD:inst|LessThan3~0              ; 6       ;
; key_out:inst6|OUT_flag[1]         ; 6       ;
; Core_unit:inst1|Selector41~0      ; 6       ;
; Core_unit:inst1|OUT_value[7]      ; 6       ;
; Core_unit:inst1|temp_op[2]        ; 6       ;
; BCD:inst|Add15~8                  ; 6       ;
; BCD:inst|Add15~6                  ; 6       ;
; BCD:inst|Add15~4                  ; 6       ;
; BCD:inst|Add9~6                   ; 6       ;
; BCD:inst|Add3~8                   ; 6       ;
; BCD:inst|Add3~6                   ; 6       ;
; key_out:inst6|state.s3            ; 5       ;
; key_out:inst6|temp2[0]            ; 5       ;
; key_out:inst6|temp1[0]            ; 5       ;
; BCD:inst|resa[2]~1                ; 5       ;
; Core_unit:inst1|OUT_value[6]      ; 5       ;
; Core_unit:inst1|OUT_value[5]      ; 5       ;
; Core_unit:inst1|OUT_value[4]      ; 5       ;
; Core_unit:inst1|OUT_value[3]      ; 5       ;
; Core_unit:inst1|OUT_value[2]      ; 5       ;
; Core_unit:inst1|OUT_value[1]      ; 5       ;
; Core_unit:inst1|OUT_value[0]      ; 5       ;
; alu:inst2|OUT_S[7]~29             ; 5       ;
; Core_unit:inst1|temp_op[3]        ; 5       ;
; Core_unit:inst1|temp_op[1]        ; 5       ;
; Core_unit:inst1|OUT_data_b[0]     ; 5       ;
; Core_unit:inst1|OUT_data_a[0]     ; 5       ;
; Core_unit:inst1|OUT_data_b[1]     ; 5       ;
; Core_unit:inst1|OUT_data_a[1]     ; 5       ;
; Core_unit:inst1|OUT_data_b[2]     ; 5       ;
; Core_unit:inst1|OUT_data_a[2]     ; 5       ;
; Core_unit:inst1|OUT_data_b[3]     ; 5       ;
; Core_unit:inst1|OUT_data_a[3]     ; 5       ;
; Core_unit:inst1|OUT_data_b[4]     ; 5       ;
; Core_unit:inst1|OUT_data_a[4]     ; 5       ;
; Core_unit:inst1|OUT_data_b[5]     ; 5       ;
; Core_unit:inst1|OUT_data_a[5]     ; 5       ;
; Core_unit:inst1|OUT_data_b[6]     ; 5       ;
; Core_unit:inst1|OUT_data_a[6]     ; 5       ;
; Core_unit:inst1|OUT_data_b[7]     ; 5       ;
; Core_unit:inst1|OUT_data_a[7]     ; 5       ;
; BCD:inst|Add9~8                   ; 5       ;
; BCD:inst|Add9~2                   ; 5       ;
; BCD:inst|Add3~0                   ; 5       ;
; key_out:inst6|OUT_ALU_OP[3]~7     ; 4       ;
; keyboard:inst7|WideOr0~0          ; 4       ;
; key_out:inst6|OUT_flag~2          ; 4       ;
; BCD:inst|addbcd4~23               ; 4       ;
; BCD:inst|rhexc[12]                ; 4       ;
; Core_unit:inst1|Add1~43           ; 4       ;
; Core_unit:inst1|Add1~42           ; 4       ;
; Core_unit:inst1|Add1~40           ; 4       ;
; Core_unit:inst1|Add1~39           ; 4       ;
; BCD:inst|LessThan4~0              ; 4       ;
; BCD:inst|resa[2]~2                ; 4       ;
; Core_unit:inst1|temp_op[0]        ; 4       ;
; key_out:inst6|temp1[12]           ; 4       ;
; key_out:inst6|temp2[12]           ; 4       ;
; key_out:inst6|temp1[8]            ; 4       ;
; key_out:inst6|temp2[8]            ; 4       ;
; key_out:inst6|temp1[9]            ; 4       ;
; key_out:inst6|temp2[9]            ; 4       ;
; key_out:inst6|temp1[10]           ; 4       ;
; key_out:inst6|temp2[10]           ; 4       ;
; key_out:inst6|temp1[11]           ; 4       ;
; key_out:inst6|temp2[11]           ; 4       ;
; key_out:inst6|temp2[1]            ; 4       ;
; key_out:inst6|temp1[1]            ; 4       ;
; key_out:inst6|temp2[2]            ; 4       ;
; key_out:inst6|temp1[2]            ; 4       ;
; key_out:inst6|temp2[3]            ; 4       ;
; key_out:inst6|temp1[3]            ; 4       ;
; key_out:inst6|temp2[4]            ; 4       ;
; key_out:inst6|temp1[4]            ; 4       ;
; key_out:inst6|temp2[5]            ; 4       ;
; key_out:inst6|temp1[5]            ; 4       ;
; key_out:inst6|temp2[6]            ; 4       ;
; key_out:inst6|temp1[6]            ; 4       ;
; key_out:inst6|temp2[7]            ; 4       ;
; key_out:inst6|temp1[7]            ; 4       ;
; BCD:inst|Add15~2                  ; 4       ;
; Core_unit:inst1|OUT_carry_out     ; 4       ;
; keyboard:inst7|flag[0]            ; 3       ;
; keyboard:inst7|OUT_key            ; 3       ;
; keyboard:inst7|Selector2~0        ; 3       ;
; BCD:inst|Add20~2                  ; 3       ;
; BCD:inst|Add20~1                  ; 3       ;
; BCD:inst|rhexd[15]                ; 3       ;
; BCD:inst|Add20~0                  ; 3       ;
; BCD:inst|rhexc[13]                ; 3       ;
; BCD:inst|rhexd[13]                ; 3       ;
; BCD:inst|rhexb[8]                 ; 3       ;
; Core_unit:inst1|Add1~45           ; 3       ;
; Core_unit:inst1|Add1~41           ; 3       ;
; Core_unit:inst1|Add1~38           ; 3       ;
; Core_unit:inst1|OUT_value~11      ; 3       ;
; BCD:inst|resb[2]~2                ; 3       ;
; BCD:inst|resb[2]~0                ; 3       ;
; BCD:inst|LessThan0~0              ; 3       ;
; BCD:inst|resa[2]~0                ; 3       ;
; BCD:inst|rhexd[14]                ; 3       ;
; Core_unit:inst1|state.s3          ; 3       ;
; key_out:inst6|OUT_state~0         ; 3       ;
; alu:inst2|OUT_S[4]~44             ; 3       ;
; alu:inst2|OUT_S[3]~39             ; 3       ;
; alu:inst2|OUT_S[0]~34             ; 3       ;
; alu:inst2|OUT_S[6]~24             ; 3       ;
; alu:inst2|OUT_S[5]~19             ; 3       ;
; alu:inst2|OUT_S[2]~14             ; 3       ;
; alu:inst2|OUT_S[1]~9              ; 3       ;
; key_out:inst6|OUT_ALU_OP[2]       ; 3       ;
; key_out:inst6|OUT_ALU_OP[3]       ; 3       ;
; key_out:inst6|OUT_ALU_OP[1]       ; 3       ;
; alu:inst2|OUT_carry_out~2         ; 3       ;
; key_out:inst6|temp1[13]           ; 3       ;
; key_out:inst6|temp2[13]           ; 3       ;
; key_out:inst6|temp1[14]           ; 3       ;
; key_out:inst6|temp2[14]           ; 3       ;
; Core_unit:inst1|OUT_value[12]     ; 3       ;
; Core_unit:inst1|OUT_value[13]     ; 3       ;
; Core_unit:inst1|OUT_value[14]     ; 3       ;
; Core_unit:inst1|OUT_value[8]      ; 3       ;
; Core_unit:inst1|OUT_value[9]      ; 3       ;
; Core_unit:inst1|OUT_value[10]     ; 3       ;
; Core_unit:inst1|OUT_value[11]     ; 3       ;
; keyboard:inst7|flag[1]            ; 2       ;
; keyboard:inst7|Selector0~0        ; 2       ;
; keyboard:inst7|Selector3~4        ; 2       ;
; keyboard:inst7|Selector2~1        ; 2       ;
; keyboard:inst7|Mux0~0             ; 2       ;
; key_out:inst6|OUT_flag~3          ; 2       ;
; Core_unit:inst1|temp_carry_in~0   ; 2       ;
; BCD:inst|Add19~2                  ; 2       ;
; BCD:inst|Add19~1                  ; 2       ;
; BCD:inst|LessThan7~0              ; 2       ;
; BCD:inst|addbcd4~19               ; 2       ;
; BCD:inst|addbcd4~18               ; 2       ;
; BCD:inst|rhexb[9]                 ; 2       ;
; BCD:inst|addbcd4~16               ; 2       ;
; BCD:inst|addbcd4~15               ; 2       ;
; Core_unit:inst1|Add1~46           ; 2       ;
; Core_unit:inst1|Selector42~10     ; 2       ;
; Core_unit:inst1|Selector42~8      ; 2       ;
; Core_unit:inst1|Add1~44           ; 2       ;
; Core_unit:inst1|Selector42~6      ; 2       ;
; Core_unit:inst1|Add1~37           ; 2       ;
; Core_unit:inst1|Add1~36           ; 2       ;
; Core_unit:inst1|Add1~35           ; 2       ;
; Core_unit:inst1|OUT_value~17      ; 2       ;
; Core_unit:inst1|OUT_value~16      ; 2       ;
; Core_unit:inst1|OUT_value~15      ; 2       ;
; Core_unit:inst1|Add1~26           ; 2       ;
; Core_unit:inst1|OUT_value~14      ; 2       ;
; Core_unit:inst1|OUT_value~13      ; 2       ;
; Core_unit:inst1|OUT_value~12      ; 2       ;
; Core_unit:inst1|Add0~0            ; 2       ;
; BCD:inst|rhexd[6]                 ; 2       ;
; BCD:inst|rhexd[4]                 ; 2       ;
; BCD:inst|rhexc[4]                 ; 2       ;
; BCD:inst|rhexb[4]                 ; 2       ;
; Core_unit:inst1|OUT_value[8]~8    ; 2       ;
; Core_unit:inst1|Selector44~0      ; 2       ;
; alu:inst2|OUT_zero~22             ; 2       ;
; Core_unit:inst1|Decoder0~0        ; 2       ;
; Core_unit:inst1|OUT_zero~2        ; 2       ;
; alu:inst2|OUT_S~40                ; 2       ;
; alu:inst2|OUT_S~35                ; 2       ;
; alu:inst2|OUT_S~30                ; 2       ;
; alu:inst2|OUT_S~25                ; 2       ;
; alu:inst2|OUT_S~20                ; 2       ;
; alu:inst2|OUT_S~15                ; 2       ;
; alu:inst2|OUT_S~10                ; 2       ;
; alu:inst2|OUT_S~0                 ; 2       ;
; Core_unit:inst1|OUT_ALU_OP~0      ; 2       ;
; key_out:inst6|OUT_ALU_OP[0]       ; 2       ;
; Core_unit:inst1|OUT_neg_ans       ; 2       ;
; Core_unit:inst1|OUT_less_than     ; 2       ;
; Core_unit:inst1|OUT_zero          ; 2       ;
; key_out:inst6|temp1[15]           ; 2       ;
; key_out:inst6|temp2[15]           ; 2       ;
; divider:inst5|Add0~60             ; 2       ;
; divider:inst5|Add0~58             ; 2       ;
; divider:inst5|Add0~56             ; 2       ;
; divider:inst5|Add0~54             ; 2       ;
; divider:inst5|Add0~52             ; 2       ;
; divider:inst5|Add0~50             ; 2       ;
; divider:inst5|Add0~48             ; 2       ;
; divider:inst5|Add0~46             ; 2       ;
; divider:inst5|Add0~44             ; 2       ;
; divider:inst5|Add0~42             ; 2       ;
; divider:inst5|Add0~40             ; 2       ;
; divider:inst5|Add0~38             ; 2       ;
; divider:inst5|Add0~36             ; 2       ;
; divider:inst5|Add0~34             ; 2       ;
; divider:inst5|Add0~32             ; 2       ;
; divider:inst5|Add0~30             ; 2       ;
; divider:inst5|Add0~28             ; 2       ;
; divider:inst5|Add0~26             ; 2       ;
; divider:inst5|Add0~24             ; 2       ;
; divider:inst5|Add0~22             ; 2       ;
; divider:inst5|Add0~20             ; 2       ;
; divider:inst5|Add0~18             ; 2       ;
; divider:inst5|Add0~16             ; 2       ;
; divider:inst5|Add0~14             ; 2       ;
; divider:inst5|Add0~12             ; 2       ;
; divider:inst5|Add0~10             ; 2       ;
; divider:inst5|Add0~8              ; 2       ;
; BCD:inst|Add10~8                  ; 2       ;
; Core_unit:inst1|Add1~33           ; 2       ;
; Core_unit:inst1|Add1~24           ; 2       ;
; Core_unit:inst1|Add1~16           ; 2       ;
; BCD:inst|Add4~8                   ; 2       ;
; alu:inst2|Add2~14                 ; 2       ;
; alu:inst2|Add2~12                 ; 2       ;
; alu:inst2|Add2~10                 ; 2       ;
; alu:inst2|Add2~8                  ; 2       ;
; alu:inst2|Add2~6                  ; 2       ;
; alu:inst2|Add2~4                  ; 2       ;
; alu:inst2|Add2~2                  ; 2       ;
; alu:inst2|Add2~0                  ; 2       ;
; alu:inst2|Add3~16                 ; 2       ;
; alu:inst2|Add3~14                 ; 2       ;
; alu:inst2|Add3~12                 ; 2       ;
; alu:inst2|Add3~10                 ; 2       ;
; alu:inst2|Add3~8                  ; 2       ;
; alu:inst2|Add3~6                  ; 2       ;
; alu:inst2|Add3~4                  ; 2       ;
; alu:inst2|Add3~2                  ; 2       ;
; alu:inst2|Add3~0                  ; 2       ;
; alu:inst2|Add0~16                 ; 2       ;
; alu:inst2|Add0~14                 ; 2       ;
; alu:inst2|Add0~12                 ; 2       ;
; alu:inst2|Add0~10                 ; 2       ;
; alu:inst2|Add0~8                  ; 2       ;
; alu:inst2|Add0~6                  ; 2       ;
; alu:inst2|Add0~4                  ; 2       ;
; alu:inst2|Add0~2                  ; 2       ;
; ~GND                              ; 1       ;
; keyboard:inst7|OUT_col[2]~0       ; 1       ;
; display:inst4|state.00~0          ; 1       ;
; display:inst4|state.S1~0          ; 1       ;
; keyboard:inst7|Selector3~9        ; 1       ;
; keyboard:inst7|Selector3~8        ; 1       ;
; keyboard:inst7|Mux8~5             ; 1       ;
; keyboard:inst7|Mux8~4             ; 1       ;
; keyboard:inst7|Selector3~7        ; 1       ;
; keyboard:inst7|Selector3~6        ; 1       ;
; keyboard:inst7|Selector3~5        ; 1       ;
; Core_unit:inst1|Add1~48           ; 1       ;
; key_out:inst6|Selector1~2         ; 1       ;
; key_out:inst6|OUT_flag~9          ; 1       ;
; Core_unit:inst1|Selector42~11     ; 1       ;
; keyboard:inst7|flag~1             ; 1       ;
; keyboard:inst7|flag~0             ; 1       ;
; keyboard:inst7|OUT_key~0          ; 1       ;
; key_out:inst6|state~14            ; 1       ;
; keyboard:inst7|Selector0~2        ; 1       ;
; keyboard:inst7|Mux3~1             ; 1       ;
; keyboard:inst7|Mux3~0             ; 1       ;
; keyboard:inst7|Selector0~1        ; 1       ;
; keyboard:inst7|Selector1~2        ; 1       ;
; keyboard:inst7|Selector1~1        ; 1       ;
; keyboard:inst7|Mux4~0             ; 1       ;
; keyboard:inst7|Selector1~0        ; 1       ;
; anti_shake:inst3|OUT_key~2        ; 1       ;
; anti_shake:inst3|temp_value[3]    ; 1       ;
; anti_shake:inst3|OUT_key~1        ; 1       ;
; anti_shake:inst3|temp_value[2]    ; 1       ;
; anti_shake:inst3|temp_value[1]    ; 1       ;
; anti_shake:inst3|OUT_key~0        ; 1       ;
; anti_shake:inst3|temp_value[0]    ; 1       ;
; anti_shake:inst3|state            ; 1       ;
; keyboard:inst7|OUT_value[1]~3     ; 1       ;
; keyboard:inst7|OUT_value[1]~2     ; 1       ;
; keyboard:inst7|OUT_value[1]~1     ; 1       ;
; keyboard:inst7|OUT_value[1]~0     ; 1       ;
; key_out:inst6|temp2[0]~34         ; 1       ;
; Core_unit:inst1|temp_h2~7         ; 1       ;
; key_out:inst6|temp1[0]~32         ; 1       ;
; Core_unit:inst1|temp_h1~7         ; 1       ;
; Core_unit:inst1|temp_h2~6         ; 1       ;
; Core_unit:inst1|temp_h1~6         ; 1       ;
; Core_unit:inst1|temp_h2~5         ; 1       ;
; Core_unit:inst1|temp_h1~5         ; 1       ;
; Core_unit:inst1|temp_h2~4         ; 1       ;
; Core_unit:inst1|temp_h1~4         ; 1       ;
; Core_unit:inst1|temp_h2~3         ; 1       ;
; Core_unit:inst1|temp_h1~3         ; 1       ;
; Core_unit:inst1|temp_h2~2         ; 1       ;
; Core_unit:inst1|temp_h1~2         ; 1       ;
; Core_unit:inst1|temp_h2~1         ; 1       ;
; Core_unit:inst1|temp_h1~1         ; 1       ;
; key_out:inst6|temp2[1]~32         ; 1       ;
; key_out:inst6|temp2[1]~31         ; 1       ;
; Core_unit:inst1|temp_h2~0         ; 1       ;
; key_out:inst6|OUT_flag~8          ; 1       ;
; key_out:inst6|temp1[4]~30         ; 1       ;
; Core_unit:inst1|temp_h1~0         ; 1       ;
; divider:inst5|n1~30               ; 1       ;
; divider:inst5|n1~29               ; 1       ;
; divider:inst5|n1~28               ; 1       ;
; divider:inst5|n1~27               ; 1       ;
; divider:inst5|n1~26               ; 1       ;
; divider:inst5|n1~25               ; 1       ;
; divider:inst5|n1~24               ; 1       ;
; divider:inst5|n1~23               ; 1       ;
; divider:inst5|n1~22               ; 1       ;
; divider:inst5|n1~21               ; 1       ;
; divider:inst5|n1~20               ; 1       ;
; divider:inst5|n1~19               ; 1       ;
; divider:inst5|n1~18               ; 1       ;
; divider:inst5|n1~17               ; 1       ;
; divider:inst5|n1~16               ; 1       ;
; divider:inst5|n1~15               ; 1       ;
; divider:inst5|n1~14               ; 1       ;
; divider:inst5|n1~13               ; 1       ;
; divider:inst5|n1~12               ; 1       ;
; divider:inst5|n1~11               ; 1       ;
; divider:inst5|n1~10               ; 1       ;
; divider:inst5|n1~9                ; 1       ;
; divider:inst5|n1~8                ; 1       ;
; divider:inst5|n1~7                ; 1       ;
; divider:inst5|n1~6                ; 1       ;
; divider:inst5|n1~5                ; 1       ;
; divider:inst5|n1~4                ; 1       ;
; divider:inst5|n1~3                ; 1       ;
; divider:inst5|n1~2                ; 1       ;
; divider:inst5|n1~1                ; 1       ;
; divider:inst5|n1~0                ; 1       ;
; BCD:inst|rhexd~1                  ; 1       ;
; BCD:inst|rhexd~0                  ; 1       ;
; BCD:inst|WideOr2~0                ; 1       ;
; BCD:inst|WideOr1~0                ; 1       ;
; BCD:inst|WideOr7~0                ; 1       ;
; BCD:inst|WideOr6~0                ; 1       ;
; BCD:inst|WideOr15~0               ; 1       ;
; BCD:inst|Decoder2~0               ; 1       ;
; BCD:inst|WideOr3~0                ; 1       ;
; BCD:inst|WideOr8~0                ; 1       ;
; BCD:inst|WideOr16~0               ; 1       ;
; Core_unit:inst1|Add1~47           ; 1       ;
; BCD:inst|WideOr10~0               ; 1       ;
; BCD:inst|WideOr4~0                ; 1       ;
; BCD:inst|WideOr9~0                ; 1       ;
; BCD:inst|WideOr18~0               ; 1       ;
; BCD:inst|WideOr17~0               ; 1       ;
; BCD:inst|Decoder1~0               ; 1       ;
; BCD:inst|WideOr11~0               ; 1       ;
; BCD:inst|WideOr19~0               ; 1       ;
; BCD:inst|WideOr0~0                ; 1       ;
; BCD:inst|Decoder0~0               ; 1       ;
; BCD:inst|WideOr14~0               ; 1       ;
; BCD:inst|WideOr13~0               ; 1       ;
; BCD:inst|WideOr22~0               ; 1       ;
; BCD:inst|WideOr21~0               ; 1       ;
; BCD:inst|WideOr5~0                ; 1       ;
; BCD:inst|WideOr12~0               ; 1       ;
; BCD:inst|WideOr20~0               ; 1       ;
; key_out:inst6|OUT_flag~7          ; 1       ;
; key_out:inst6|OUT_flag~6          ; 1       ;
; key_out:inst6|OUT_flag~5          ; 1       ;
; key_out:inst6|OUT_flag~4          ; 1       ;
; key_out:inst6|Selector0~0         ; 1       ;
; key_out:inst6|Selector2~1         ; 1       ;
; key_out:inst6|Selector2~0         ; 1       ;
; Core_unit:inst1|Selector48~0      ; 1       ;
; Core_unit:inst1|Selector47~0      ; 1       ;
; Core_unit:inst1|Selector33~1      ; 1       ;
; Core_unit:inst1|Selector33~0      ; 1       ;
; Core_unit:inst1|Selector34~1      ; 1       ;
; Core_unit:inst1|Selector34~0      ; 1       ;
; Core_unit:inst1|Selector35~1      ; 1       ;
; Core_unit:inst1|Selector35~0      ; 1       ;
; Core_unit:inst1|Selector36~1      ; 1       ;
; Core_unit:inst1|Selector36~0      ; 1       ;
; Core_unit:inst1|Selector37~1      ; 1       ;
; Core_unit:inst1|Selector37~0      ; 1       ;
; Core_unit:inst1|Selector38~1      ; 1       ;
; Core_unit:inst1|Selector38~0      ; 1       ;
; Core_unit:inst1|Selector39~1      ; 1       ;
; Core_unit:inst1|Selector39~0      ; 1       ;
; Core_unit:inst1|Selector40~3      ; 1       ;
; Core_unit:inst1|Selector40~2      ; 1       ;
; Core_unit:inst1|Selector40~1      ; 1       ;
; Core_unit:inst1|Selector40~0      ; 1       ;
; key_out:inst6|OUT_ALU_OP~6        ; 1       ;
; key_out:inst6|OUT_ALU_OP~5        ; 1       ;
; key_out:inst6|OUT_finish~1        ; 1       ;
; key_out:inst6|OUT_finish~0        ; 1       ;
; key_out:inst6|OUT_ALU_OP~4        ; 1       ;
; key_out:inst6|OUT_ALU_OP[3]~3     ; 1       ;
; key_out:inst6|OUT_ALU_OP~2        ; 1       ;
; Core_unit:inst1|OUT_ALU_OP~3      ; 1       ;
; Core_unit:inst1|Selector22~0      ; 1       ;
; Core_unit:inst1|OUT_ALU_OP~2      ; 1       ;
; Core_unit:inst1|OUT_ALU_OP~1      ; 1       ;
; Core_unit:inst1|Selector4~0       ; 1       ;
; Core_unit:inst1|Selector2~0       ; 1       ;
; Core_unit:inst1|Selector20~0      ; 1       ;
; Core_unit:inst1|temp_h2[0]        ; 1       ;
; Core_unit:inst1|Selector12~0      ; 1       ;
; Core_unit:inst1|temp_h1[0]        ; 1       ;
; Core_unit:inst1|Selector19~0      ; 1       ;
; Core_unit:inst1|temp_h2[1]        ; 1       ;
; Core_unit:inst1|Selector11~0      ; 1       ;
; Core_unit:inst1|temp_h1[1]        ; 1       ;
; Core_unit:inst1|Selector18~0      ; 1       ;
; Core_unit:inst1|temp_h2[2]        ; 1       ;
; Core_unit:inst1|Selector10~0      ; 1       ;
; Core_unit:inst1|temp_h1[2]        ; 1       ;
; Core_unit:inst1|Selector17~0      ; 1       ;
; Core_unit:inst1|temp_h2[3]        ; 1       ;
; Core_unit:inst1|Selector9~0       ; 1       ;
; Core_unit:inst1|temp_h1[3]        ; 1       ;
; Core_unit:inst1|Selector16~0      ; 1       ;
; Core_unit:inst1|temp_h2[4]        ; 1       ;
; Core_unit:inst1|Selector8~0       ; 1       ;
; Core_unit:inst1|temp_h1[4]        ; 1       ;
; Core_unit:inst1|Selector15~0      ; 1       ;
; Core_unit:inst1|temp_h2[5]        ; 1       ;
; Core_unit:inst1|Selector7~0       ; 1       ;
; Core_unit:inst1|temp_h1[5]        ; 1       ;
; Core_unit:inst1|Selector14~0      ; 1       ;
; Core_unit:inst1|temp_h2[6]        ; 1       ;
; Core_unit:inst1|Selector6~0       ; 1       ;
; Core_unit:inst1|temp_h1[6]        ; 1       ;
; Core_unit:inst1|Selector13~0      ; 1       ;
; Core_unit:inst1|temp_h2[7]        ; 1       ;
; Core_unit:inst1|Selector5~0       ; 1       ;
; Core_unit:inst1|temp_h1[7]        ; 1       ;
; Core_unit:inst1|Selector1~0       ; 1       ;
; Core_unit:inst1|Selector3~0       ; 1       ;
; divider:inst5|OUT_clk1~0          ; 1       ;
; divider:inst5|n1[31]              ; 1       ;
; divider:inst5|LessThan0~7         ; 1       ;
; divider:inst5|n1[30]              ; 1       ;
; divider:inst5|n1[29]              ; 1       ;
; divider:inst5|n1[28]              ; 1       ;
; divider:inst5|LessThan0~6         ; 1       ;
; divider:inst5|n1[27]              ; 1       ;
; divider:inst5|n1[26]              ; 1       ;
; divider:inst5|n1[25]              ; 1       ;
; divider:inst5|n1[24]              ; 1       ;
; divider:inst5|LessThan0~5         ; 1       ;
; divider:inst5|n1[23]              ; 1       ;
; divider:inst5|n1[22]              ; 1       ;
; divider:inst5|n1[21]              ; 1       ;
; divider:inst5|n1[20]              ; 1       ;
; divider:inst5|LessThan0~4         ; 1       ;
; divider:inst5|n1[19]              ; 1       ;
; divider:inst5|n1[18]              ; 1       ;
; divider:inst5|n1[17]              ; 1       ;
; divider:inst5|n1[16]              ; 1       ;
; divider:inst5|n1[15]              ; 1       ;
; divider:inst5|n1[14]              ; 1       ;
; divider:inst5|LessThan0~2         ; 1       ;
; divider:inst5|n1[13]              ; 1       ;
; divider:inst5|n1[12]              ; 1       ;
; divider:inst5|n1[11]              ; 1       ;
; divider:inst5|n1[10]              ; 1       ;
; divider:inst5|LessThan0~1         ; 1       ;
; divider:inst5|n1[9]               ; 1       ;
; divider:inst5|n1[8]               ; 1       ;
; divider:inst5|n1[7]               ; 1       ;
; divider:inst5|LessThan0~0         ; 1       ;
; divider:inst5|n1[6]               ; 1       ;
; divider:inst5|n1[5]               ; 1       ;
; divider:inst5|n1[0]               ; 1       ;
; divider:inst5|n1[1]               ; 1       ;
; divider:inst5|n1[2]               ; 1       ;
; divider:inst5|n1[3]               ; 1       ;
; divider:inst5|n1[4]               ; 1       ;
; BCD:inst|addbcd4~26               ; 1       ;
; BCD:inst|addbcd4~25               ; 1       ;
; BCD:inst|addbcd4~24               ; 1       ;
; BCD:inst|Add19~3                  ; 1       ;
; BCD:inst|Add19~0                  ; 1       ;
; BCD:inst|addbcd4~22               ; 1       ;
; BCD:inst|addbcd4~21               ; 1       ;
; BCD:inst|addbcd4~20               ; 1       ;
; BCD:inst|rhexd[9]                 ; 1       ;
; BCD:inst|rhexd[10]                ; 1       ;
; BCD:inst|rhexc[9]                 ; 1       ;
; BCD:inst|Add13~2                  ; 1       ;
; BCD:inst|rhexc[10]                ; 1       ;
; BCD:inst|Add13~1                  ; 1       ;
; BCD:inst|addbcd4~17               ; 1       ;
; BCD:inst|rhexc[11]                ; 1       ;
; BCD:inst|rhexd[8]                 ; 1       ;
; BCD:inst|rhexc[8]                 ; 1       ;
; BCD:inst|Add13~0                  ; 1       ;
; Core_unit:inst1|Selector43~4      ; 1       ;
; Core_unit:inst1|LessThan0~1       ; 1       ;
; Core_unit:inst1|LessThan0~0       ; 1       ;
; Core_unit:inst1|Selector43~3      ; 1       ;
; Core_unit:inst1|Selector43~2      ; 1       ;
; Core_unit:inst1|Selector43~1      ; 1       ;
; Core_unit:inst1|Selector46~0      ; 1       ;
; Core_unit:inst1|Selector42~9      ; 1       ;
; Core_unit:inst1|Selector43~0      ; 1       ;
; Core_unit:inst1|Selector42~7      ; 1       ;
; Core_unit:inst1|Selector42~5      ; 1       ;
; Core_unit:inst1|Selector42~4      ; 1       ;
; BCD:inst|addbcd4~14               ; 1       ;
; BCD:inst|addbcd4~13               ; 1       ;
; BCD:inst|addbcd4~12               ; 1       ;
; BCD:inst|addbcd4~11               ; 1       ;
; BCD:inst|addbcd4~10               ; 1       ;
; BCD:inst|addbcd4~9                ; 1       ;
; BCD:inst|rhexc[6]                 ; 1       ;
; BCD:inst|rhexd[7]                 ; 1       ;
; BCD:inst|rhexc[7]                 ; 1       ;
; BCD:inst|rhexb[6]                 ; 1       ;
; BCD:inst|rhexb[7]                 ; 1       ;
; BCD:inst|rhexc[5]                 ; 1       ;
; BCD:inst|rhexb[5]                 ; 1       ;
; BCD:inst|addbcd4~8                ; 1       ;
; BCD:inst|addbcd4~7                ; 1       ;
; BCD:inst|LessThan1~0              ; 1       ;
; BCD:inst|addbcd4~6                ; 1       ;
; BCD:inst|addbcd4~5                ; 1       ;
; BCD:inst|addbcd4~4                ; 1       ;
; BCD:inst|addbcd4~3                ; 1       ;
; BCD:inst|addbcd4~2                ; 1       ;
; BCD:inst|addbcd4~1                ; 1       ;
; BCD:inst|addbcd4~0                ; 1       ;
; BCD:inst|rhexd[3]                 ; 1       ;
; BCD:inst|rhexc[2]                 ; 1       ;
; BCD:inst|rhexc[3]                 ; 1       ;
; BCD:inst|rhexb[2]                 ; 1       ;
; BCD:inst|rhexa[2]                 ; 1       ;
; BCD:inst|rhexb[3]                 ; 1       ;
; BCD:inst|rhexa[3]                 ; 1       ;
; BCD:inst|rhexa[1]                 ; 1       ;
; BCD:inst|rhexa[0]                 ; 1       ;
; Core_unit:inst1|Selector41~2      ; 1       ;
; Core_unit:inst1|Selector41~1      ; 1       ;
; Core_unit:inst1|OUT_neg_ans~0     ; 1       ;
; Core_unit:inst1|Selector44~1      ; 1       ;
; Core_unit:inst1|OUT_less_than~1   ; 1       ;
; Core_unit:inst1|Selector45~0      ; 1       ;
; Core_unit:inst1|OUT_less_than~0   ; 1       ;
; Core_unit:inst1|temp_carry_in     ; 1       ;
; Core_unit:inst1|OUT_zero~8        ; 1       ;
; Core_unit:inst1|OUT_zero~7        ; 1       ;
; Core_unit:inst1|OUT_zero~6        ; 1       ;
; Core_unit:inst1|temp_zero         ; 1       ;
; alu:inst2|OUT_zero~21             ; 1       ;
; alu:inst2|OUT_zero~20             ; 1       ;
; alu:inst2|OUT_zero~19             ; 1       ;
; alu:inst2|OUT_zero~18             ; 1       ;
; alu:inst2|OUT_zero~17             ; 1       ;
; alu:inst2|OUT_zero~16             ; 1       ;
; alu:inst2|OUT_zero~15             ; 1       ;
; alu:inst2|OUT_zero~14             ; 1       ;
; alu:inst2|OUT_zero~13             ; 1       ;
; alu:inst2|OUT_zero~12             ; 1       ;
; alu:inst2|OUT_zero~11             ; 1       ;
; alu:inst2|OUT_zero~10             ; 1       ;
; alu:inst2|OUT_zero~9              ; 1       ;
; alu:inst2|OUT_zero~8              ; 1       ;
; Core_unit:inst1|OUT_zero~5        ; 1       ;
; Core_unit:inst1|OUT_zero~4        ; 1       ;
; Core_unit:inst1|OUT_zero~3        ; 1       ;
; alu:inst2|OUT_zero~7              ; 1       ;
; alu:inst2|OUT_S[4]~43             ; 1       ;
; alu:inst2|OUT_S[4]~42             ; 1       ;
; alu:inst2|OUT_S[4]~41             ; 1       ;
; alu:inst2|OUT_zero~6              ; 1       ;
; alu:inst2|OUT_S[3]~38             ; 1       ;
; alu:inst2|OUT_S[3]~37             ; 1       ;
; alu:inst2|OUT_S[3]~36             ; 1       ;
; Core_unit:inst1|OUT_zero~1        ; 1       ;
; alu:inst2|OUT_zero~5              ; 1       ;
; alu:inst2|OUT_S[0]~33             ; 1       ;
; alu:inst2|OUT_S[0]~32             ; 1       ;
; alu:inst2|OUT_S[0]~31             ; 1       ;
; alu:inst2|OUT_zero~4              ; 1       ;
; alu:inst2|OUT_S[7]~28             ; 1       ;
; alu:inst2|OUT_S[7]~27             ; 1       ;
; alu:inst2|OUT_S[7]~26             ; 1       ;
; alu:inst2|OUT_zero~3              ; 1       ;
; alu:inst2|OUT_S[6]~23             ; 1       ;
; alu:inst2|OUT_S[6]~22             ; 1       ;
; alu:inst2|OUT_S[6]~21             ; 1       ;
; alu:inst2|OUT_zero~2              ; 1       ;
; alu:inst2|OUT_S[5]~18             ; 1       ;
; alu:inst2|OUT_S[5]~17             ; 1       ;
; alu:inst2|OUT_S[5]~16             ; 1       ;
; Core_unit:inst1|OUT_zero~0        ; 1       ;
; alu:inst2|OUT_zero~1              ; 1       ;
; alu:inst2|OUT_S[2]~13             ; 1       ;
; alu:inst2|OUT_S[2]~12             ; 1       ;
; alu:inst2|OUT_S[2]~11             ; 1       ;
; alu:inst2|OUT_zero~0              ; 1       ;
; alu:inst2|OUT_S[1]~6              ; 1       ;
; alu:inst2|OUT_S[1]~5              ; 1       ;
; alu:inst2|OUT_S[1]~2              ; 1       ;
; Core_unit:inst1|OUT_carry_out~1   ; 1       ;
; Core_unit:inst1|Selector0~0       ; 1       ;
; alu:inst2|OUT_carry_out~1         ; 1       ;
; alu:inst2|OUT_carry_out~0         ; 1       ;
; divider:inst5|OUT_clk1            ; 1       ;
; display:inst4|Selector6           ; 1       ;
; display:inst4|Selector6~5         ; 1       ;
; display:inst4|Selector6~4         ; 1       ;
; display:inst4|WideOr27~0          ; 1       ;
; display:inst4|WideOr20~0          ; 1       ;
; display:inst4|Selector6~3         ; 1       ;
; display:inst4|WideOr13~0          ; 1       ;
; display:inst4|WideOr6~1           ; 1       ;
; display:inst4|WideOr6~0           ; 1       ;
; display:inst4|Selector5           ; 1       ;
; display:inst4|Selector5~2         ; 1       ;
; display:inst4|Selector5~1         ; 1       ;
; display:inst4|WideOr26~0          ; 1       ;
; display:inst4|WideOr19~0          ; 1       ;
; display:inst4|Selector5~0         ; 1       ;
; display:inst4|WideOr12~0          ; 1       ;
; display:inst4|WideOr5~1           ; 1       ;
; display:inst4|WideOr5~0           ; 1       ;
; display:inst4|Selector4           ; 1       ;
; display:inst4|Selector4~2         ; 1       ;
; display:inst4|Selector4~1         ; 1       ;
; display:inst4|WideOr25~0          ; 1       ;
; display:inst4|WideOr18~0          ; 1       ;
; display:inst4|Selector4~0         ; 1       ;
; display:inst4|WideOr11~0          ; 1       ;
; display:inst4|WideOr4~1           ; 1       ;
; display:inst4|WideOr4~0           ; 1       ;
; display:inst4|Selector3           ; 1       ;
; display:inst4|Selector3~2         ; 1       ;
; display:inst4|Selector3~1         ; 1       ;
; display:inst4|WideOr24~0          ; 1       ;
; display:inst4|WideOr17~0          ; 1       ;
; display:inst4|Selector3~0         ; 1       ;
; display:inst4|WideOr10~0          ; 1       ;
; display:inst4|WideOr3~1           ; 1       ;
; display:inst4|WideOr3~0           ; 1       ;
; display:inst4|Selector2           ; 1       ;
; display:inst4|Selector2~2         ; 1       ;
; display:inst4|Selector2~1         ; 1       ;
; display:inst4|WideOr23~0          ; 1       ;
; display:inst4|WideOr16~0          ; 1       ;
; display:inst4|Selector2~0         ; 1       ;
; display:inst4|WideOr9~0           ; 1       ;
; display:inst4|WideOr2~1           ; 1       ;
; display:inst4|WideOr2~0           ; 1       ;
; display:inst4|Selector1           ; 1       ;
; display:inst4|Selector1~2         ; 1       ;
; display:inst4|Selector1~1         ; 1       ;
; display:inst4|WideOr22~0          ; 1       ;
; display:inst4|WideOr15~0          ; 1       ;
; display:inst4|Selector1~0         ; 1       ;
; display:inst4|WideOr8~0           ; 1       ;
; display:inst4|WideOr1~1           ; 1       ;
; display:inst4|WideOr1~0           ; 1       ;
; display:inst4|Selector0           ; 1       ;
; display:inst4|Selector0~2         ; 1       ;
; display:inst4|Selector0~1         ; 1       ;
; display:inst4|WideOr21~0          ; 1       ;
; display:inst4|WideOr14~0          ; 1       ;
; display:inst4|Selector0~0         ; 1       ;
; display:inst4|WideOr7~0           ; 1       ;
; display:inst4|WideOr0~1           ; 1       ;
; display:inst4|WideOr0~0           ; 1       ;
; keyboard:inst7|OUT_col[0]         ; 1       ;
; keyboard:inst7|OUT_col[1]         ; 1       ;
; keyboard:inst7|OUT_col[2]         ; 1       ;
; keyboard:inst7|OUT_col[3]         ; 1       ;
; key_out:inst6|temp1[15]~47        ; 1       ;
; key_out:inst6|temp1[14]~46        ; 1       ;
; key_out:inst6|temp1[14]~45        ; 1       ;
; key_out:inst6|temp1[13]~44        ; 1       ;
; key_out:inst6|temp1[13]~43        ; 1       ;
; key_out:inst6|temp1[12]~42        ; 1       ;
; key_out:inst6|temp1[12]~41        ; 1       ;
; key_out:inst6|temp1[11]~40        ; 1       ;
; key_out:inst6|temp1[11]~39        ; 1       ;
; key_out:inst6|temp1[10]~38        ; 1       ;
; key_out:inst6|temp1[10]~37        ; 1       ;
; key_out:inst6|temp1[9]~36         ; 1       ;
; key_out:inst6|temp1[9]~35         ; 1       ;
; key_out:inst6|temp1[8]~34         ; 1       ;
; key_out:inst6|temp1[8]~33         ; 1       ;
; key_out:inst6|Add0~24             ; 1       ;
; key_out:inst6|Add0~23             ; 1       ;
; key_out:inst6|Add0~22             ; 1       ;
; key_out:inst6|Add0~21             ; 1       ;
; key_out:inst6|Add0~20             ; 1       ;
; key_out:inst6|Add0~19             ; 1       ;
; key_out:inst6|Add0~18             ; 1       ;
; key_out:inst6|Add0~17             ; 1       ;
; key_out:inst6|Add0~16             ; 1       ;
; key_out:inst6|Add0~15             ; 1       ;
; key_out:inst6|Add0~14             ; 1       ;
; key_out:inst6|Add0~13             ; 1       ;
; key_out:inst6|Add0~12             ; 1       ;
; key_out:inst6|Add0~11             ; 1       ;
; key_out:inst6|Add0~10             ; 1       ;
; key_out:inst6|temp2[15]~49        ; 1       ;
; key_out:inst6|temp2[14]~48        ; 1       ;
; key_out:inst6|temp2[14]~47        ; 1       ;
; key_out:inst6|temp2[13]~46        ; 1       ;
; key_out:inst6|temp2[13]~45        ; 1       ;
; key_out:inst6|temp2[12]~44        ; 1       ;
; key_out:inst6|temp2[12]~43        ; 1       ;
; key_out:inst6|temp2[11]~42        ; 1       ;
; key_out:inst6|temp2[11]~41        ; 1       ;
; key_out:inst6|temp2[10]~40        ; 1       ;
; key_out:inst6|temp2[10]~39        ; 1       ;
; key_out:inst6|temp2[9]~38         ; 1       ;
; key_out:inst6|temp2[9]~37         ; 1       ;
; key_out:inst6|temp2[8]~36         ; 1       ;
; key_out:inst6|temp2[8]~35         ; 1       ;
; key_out:inst6|Add3~24             ; 1       ;
; key_out:inst6|Add3~23             ; 1       ;
; key_out:inst6|Add3~22             ; 1       ;
; key_out:inst6|Add3~21             ; 1       ;
; key_out:inst6|Add3~20             ; 1       ;
; key_out:inst6|Add3~19             ; 1       ;
; key_out:inst6|Add3~18             ; 1       ;
; key_out:inst6|Add3~17             ; 1       ;
; key_out:inst6|Add3~16             ; 1       ;
; key_out:inst6|Add3~15             ; 1       ;
; key_out:inst6|Add3~14             ; 1       ;
; key_out:inst6|Add3~13             ; 1       ;
; key_out:inst6|Add3~12             ; 1       ;
; key_out:inst6|Add3~11             ; 1       ;
; key_out:inst6|Add3~10             ; 1       ;
; BCD:inst|rhex[3][3]~46            ; 1       ;
; BCD:inst|rhex[3][2]~45            ; 1       ;
; BCD:inst|rhex[3][2]~44            ; 1       ;
; BCD:inst|rhex[3][1]~43            ; 1       ;
; BCD:inst|rhex[3][1]~42            ; 1       ;
; BCD:inst|rhex[3][0]~41            ; 1       ;
; BCD:inst|rhex[3][0]~40            ; 1       ;
; BCD:inst|rhex[2][3]~39            ; 1       ;
; BCD:inst|rhex[2][3]~38            ; 1       ;
; BCD:inst|rhex[2][2]~37            ; 1       ;
; BCD:inst|rhex[2][2]~36            ; 1       ;
; BCD:inst|rhex[2][1]~35            ; 1       ;
; BCD:inst|rhex[2][1]~34            ; 1       ;
; BCD:inst|rhex[2][0]~33            ; 1       ;
; BCD:inst|rhex[2][0]~32            ; 1       ;
; BCD:inst|rhex[1][3]~31            ; 1       ;
; BCD:inst|rhex[1][3]~30            ; 1       ;
; BCD:inst|rhex[1][2]~29            ; 1       ;
; BCD:inst|rhex[1][2]~28            ; 1       ;
; BCD:inst|rhex[1][1]~27            ; 1       ;
; BCD:inst|rhex[1][1]~26            ; 1       ;
; BCD:inst|rhex[1][0]~25            ; 1       ;
; BCD:inst|rhex[1][0]~24            ; 1       ;
; BCD:inst|rhex[0][3]~23            ; 1       ;
; BCD:inst|rhex[0][3]~22            ; 1       ;
; BCD:inst|rhex[0][2]~21            ; 1       ;
; BCD:inst|rhex[0][2]~20            ; 1       ;
; BCD:inst|rhex[0][1]~19            ; 1       ;
; BCD:inst|rhex[0][1]~18            ; 1       ;
; BCD:inst|rhex[0][0]~17            ; 1       ;
; BCD:inst|rhex[0][0]~16            ; 1       ;
; key_out:inst6|temp2[7]~29         ; 1       ;
; key_out:inst6|temp2[7]~28         ; 1       ;
; key_out:inst6|temp2[6]~27         ; 1       ;
; key_out:inst6|temp2[6]~26         ; 1       ;
; key_out:inst6|temp2[5]~25         ; 1       ;
; key_out:inst6|temp2[5]~24         ; 1       ;
; key_out:inst6|temp2[4]~23         ; 1       ;
; key_out:inst6|temp2[4]~22         ; 1       ;
; key_out:inst6|temp2[3]~21         ; 1       ;
; key_out:inst6|temp2[3]~20         ; 1       ;
; key_out:inst6|temp2[2]~19         ; 1       ;
; key_out:inst6|temp2[2]~18         ; 1       ;
; key_out:inst6|temp2[1]~17         ; 1       ;
; key_out:inst6|temp2[1]~16         ; 1       ;
; key_out:inst6|Add3~9              ; 1       ;
; key_out:inst6|Add3~8              ; 1       ;
; key_out:inst6|Add3~7              ; 1       ;
; key_out:inst6|Add3~6              ; 1       ;
; key_out:inst6|Add3~5              ; 1       ;
; key_out:inst6|Add3~4              ; 1       ;
; key_out:inst6|Add3~3              ; 1       ;
; key_out:inst6|Add3~2              ; 1       ;
; key_out:inst6|Add3~1              ; 1       ;
; key_out:inst6|Add3~0              ; 1       ;
; key_out:inst6|temp1[7]~29         ; 1       ;
; key_out:inst6|temp1[7]~28         ; 1       ;
; key_out:inst6|temp1[6]~27         ; 1       ;
; key_out:inst6|temp1[6]~26         ; 1       ;
; key_out:inst6|temp1[5]~25         ; 1       ;
; key_out:inst6|temp1[5]~24         ; 1       ;
; key_out:inst6|temp1[4]~23         ; 1       ;
; key_out:inst6|temp1[4]~22         ; 1       ;
; key_out:inst6|temp1[3]~21         ; 1       ;
; key_out:inst6|temp1[3]~20         ; 1       ;
; key_out:inst6|temp1[2]~19         ; 1       ;
; key_out:inst6|temp1[2]~18         ; 1       ;
; key_out:inst6|temp1[1]~17         ; 1       ;
; key_out:inst6|temp1[1]~16         ; 1       ;
; key_out:inst6|Add0~9              ; 1       ;
; key_out:inst6|Add0~8              ; 1       ;
; key_out:inst6|Add0~7              ; 1       ;
; key_out:inst6|Add0~6              ; 1       ;
; key_out:inst6|Add0~5              ; 1       ;
; key_out:inst6|Add0~4              ; 1       ;
; key_out:inst6|Add0~3              ; 1       ;
; key_out:inst6|Add0~2              ; 1       ;
; key_out:inst6|Add0~1              ; 1       ;
; key_out:inst6|Add0~0              ; 1       ;
; Core_unit:inst1|OUT_value[12]~5   ; 1       ;
; Core_unit:inst1|OUT_value[13]~6   ; 1       ;
; Core_unit:inst1|OUT_value[14]~7   ; 1       ;
; Core_unit:inst1|OUT_value[8]~1    ; 1       ;
; Core_unit:inst1|OUT_value[9]~2    ; 1       ;
; Core_unit:inst1|OUT_value[10]~3   ; 1       ;
; Core_unit:inst1|OUT_value[11]~4   ; 1       ;
; Core_unit:inst1|OUT_value[15]~0   ; 1       ;
; BCD:inst|rhex[0][2]               ; 1       ;
; BCD:inst|rhex[0][3]               ; 1       ;
; BCD:inst|rhex[0][1]               ; 1       ;
; BCD:inst|rhex[0][0]               ; 1       ;
; divider:inst5|Add0~61             ; 1       ;
; divider:inst5|Add0~59             ; 1       ;
; divider:inst5|Add0~57             ; 1       ;
; divider:inst5|Add0~55             ; 1       ;
; divider:inst5|Add0~53             ; 1       ;
; divider:inst5|Add0~51             ; 1       ;
; divider:inst5|Add0~49             ; 1       ;
; divider:inst5|Add0~47             ; 1       ;
; divider:inst5|Add0~45             ; 1       ;
; divider:inst5|Add0~43             ; 1       ;
; divider:inst5|Add0~41             ; 1       ;
; divider:inst5|Add0~39             ; 1       ;
; divider:inst5|Add0~37             ; 1       ;
; divider:inst5|Add0~35             ; 1       ;
; divider:inst5|Add0~33             ; 1       ;
; divider:inst5|Add0~31             ; 1       ;
; divider:inst5|Add0~29             ; 1       ;
; divider:inst5|Add0~27             ; 1       ;
; divider:inst5|Add0~25             ; 1       ;
; divider:inst5|Add0~23             ; 1       ;
; divider:inst5|Add0~21             ; 1       ;
; divider:inst5|Add0~19             ; 1       ;
; divider:inst5|Add0~17             ; 1       ;
; divider:inst5|Add0~15             ; 1       ;
; divider:inst5|Add0~13             ; 1       ;
; divider:inst5|Add0~11             ; 1       ;
; divider:inst5|Add0~9              ; 1       ;
; divider:inst5|Add0~7              ; 1       ;
; divider:inst5|Add0~6              ; 1       ;
; divider:inst5|Add0~5              ; 1       ;
; divider:inst5|Add0~4              ; 1       ;
; divider:inst5|Add0~3              ; 1       ;
; divider:inst5|Add0~2              ; 1       ;
; divider:inst5|Add0~1              ; 1       ;
; divider:inst5|Add0~0              ; 1       ;
; BCD:inst|Add14~8                  ; 1       ;
; BCD:inst|Add15~7                  ; 1       ;
; BCD:inst|Add15~5                  ; 1       ;
; BCD:inst|Add15~3                  ; 1       ;
; BCD:inst|Add14~7                  ; 1       ;
; BCD:inst|Add14~6                  ; 1       ;
; BCD:inst|Add14~5                  ; 1       ;
; BCD:inst|Add14~4                  ; 1       ;
; BCD:inst|Add14~3                  ; 1       ;
; BCD:inst|Add14~2                  ; 1       ;
; BCD:inst|Add12~8                  ; 1       ;
; BCD:inst|Add15~1                  ; 1       ;
; BCD:inst|Add15~0                  ; 1       ;
; BCD:inst|Add14~1                  ; 1       ;
; BCD:inst|Add14~0                  ; 1       ;
; BCD:inst|Add10~7                  ; 1       ;
; BCD:inst|Add10~6                  ; 1       ;
; BCD:inst|Add12~7                  ; 1       ;
; BCD:inst|Add12~6                  ; 1       ;
; Core_unit:inst1|Add1~32           ; 1       ;
; Core_unit:inst1|Add1~31           ; 1       ;
; Core_unit:inst1|Add1~30           ; 1       ;
; Core_unit:inst1|Add1~29           ; 1       ;
; Core_unit:inst1|Add1~28           ; 1       ;
; Core_unit:inst1|Add1~27           ; 1       ;
; Core_unit:inst1|Add1~25           ; 1       ;
; Core_unit:inst1|Add1~23           ; 1       ;
; Core_unit:inst1|Add1~22           ; 1       ;
; Core_unit:inst1|Add1~21           ; 1       ;
; Core_unit:inst1|Add1~20           ; 1       ;
; Core_unit:inst1|Add1~19           ; 1       ;
; Core_unit:inst1|Add1~18           ; 1       ;
; Core_unit:inst1|Add1~17           ; 1       ;
; Core_unit:inst1|Add1~15           ; 1       ;
; Core_unit:inst1|Add1~14           ; 1       ;
; Core_unit:inst1|Add1~13           ; 1       ;
; Core_unit:inst1|Add1~12           ; 1       ;
; Core_unit:inst1|Add1~11           ; 1       ;
; Core_unit:inst1|Add1~10           ; 1       ;
; Core_unit:inst1|Add1~9            ; 1       ;
; Core_unit:inst1|Add1~8            ; 1       ;
; Core_unit:inst1|Add1~7            ; 1       ;
; Core_unit:inst1|Add1~6            ; 1       ;
; Core_unit:inst1|Add1~5            ; 1       ;
; Core_unit:inst1|Add1~4            ; 1       ;
; Core_unit:inst1|Add1~3            ; 1       ;
; BCD:inst|Add10~5                  ; 1       ;
; BCD:inst|Add10~4                  ; 1       ;
; BCD:inst|Add12~5                  ; 1       ;
; BCD:inst|Add12~4                  ; 1       ;
; BCD:inst|Add12~3                  ; 1       ;
; BCD:inst|Add12~2                  ; 1       ;
; BCD:inst|Add10~3                  ; 1       ;
; BCD:inst|Add10~2                  ; 1       ;
; BCD:inst|Add9~9                   ; 1       ;
; BCD:inst|Add8~8                   ; 1       ;
+-----------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; Block interconnects         ; 854 / 15,666 ( 5 % ) ;
; C16 interconnects           ; 0 / 812 ( 0 % )      ;
; C4 interconnects            ; 302 / 11,424 ( 3 % ) ;
; Direct links                ; 250 / 15,666 ( 2 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )       ;
; Local interconnects         ; 285 / 4,608 ( 6 % )  ;
; R24 interconnects           ; 2 / 652 ( < 1 % )    ;
; R4 interconnects            ; 438 / 13,328 ( 3 % ) ;
+-----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.45) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.23) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 35                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.26) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 10                           ;
; 17                                           ; 6                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.53) ; Number of LABs  (Total = 47) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 4                            ;
; 6                                                ; 1                            ;
; 7                                                ; 4                            ;
; 8                                                ; 3                            ;
; 9                                                ; 1                            ;
; 10                                               ; 12                           ;
; 11                                               ; 2                            ;
; 12                                               ; 4                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 3                            ;
; 16                                               ; 7                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.26) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 4                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "music_cal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music_cal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node divider:inst5|OUT_clk1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider:inst5|OUT_clk1~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.66 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 20 output pins without output pin load capacitance assignment
    Info (306007): Pin "CARRY_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ZERO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LESS_THAN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "NEG_ANS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CHOICE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "COL[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SEG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 792 megabytes
    Info: Processing ended: Wed Jun 28 03:30:14 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/EX_music_cal/output_files/music_cal.fit.smsg.


