{
  "module_name": "vme_tsi148.h",
  "hash_id": "8c3e79ba1e2792f2f399c7fee80d96d943d4e7a550c8ca64e5fa364fdebf52bb",
  "original_prompt": "Ingested from linux-6.6.14/drivers/staging/vme_user/vme_tsi148.h",
  "human_readable_source": " \n \n\n#ifndef TSI148_H\n#define TSI148_H\n\n#ifndef\tPCI_VENDOR_ID_TUNDRA\n#define\tPCI_VENDOR_ID_TUNDRA 0x10e3\n#endif\n\n#ifndef\tPCI_DEVICE_ID_TUNDRA_TSI148\n#define\tPCI_DEVICE_ID_TUNDRA_TSI148 0x148\n#endif\n\n \n#define TSI148_MAX_MASTER\t\t8\t \n#define TSI148_MAX_SLAVE\t\t8\t \n#define TSI148_MAX_DMA\t\t\t2\t \n#define TSI148_MAX_MAILBOX\t\t4\t \n#define TSI148_MAX_SEMAPHORE\t\t8\t \n\n \nstruct tsi148_driver {\n\tvoid __iomem *base;\t \n\twait_queue_head_t dma_queue[2];\n\twait_queue_head_t iack_queue;\n\tvoid (*lm_callback[4])(void *);\t \n\tvoid *lm_data[4];\n\tvoid *crcsr_kernel;\n\tdma_addr_t crcsr_bus;\n\tstruct vme_master_resource *flush_image;\n\tstruct mutex vme_rmw;\t\t \n\tstruct mutex vme_int;\t\t \n};\n\n \nstruct tsi148_dma_descriptor {\n\t__be32 dsau;       \n\t__be32 dsal;\n\t__be32 ddau;       \n\t__be32 ddal;\n\t__be32 dsat;       \n\t__be32 ddat;       \n\t__be32 dnlau;      \n\t__be32 dnlal;\n\t__be32 dcnt;       \n\t__be32 ddbs;       \n};\n\nstruct tsi148_dma_entry {\n\t \n\tstruct tsi148_dma_descriptor descriptor;\n\tstruct list_head list;\n\tdma_addr_t dma_handle;\n};\n\n \n\n \n#define TSI148_PCFS_ID\t\t\t0x0\n#define TSI148_PCFS_CSR\t\t\t0x4\n#define TSI148_PCFS_CLASS\t\t0x8\n#define TSI148_PCFS_MISC0\t\t0xC\n#define TSI148_PCFS_MBARL\t\t0x10\n#define TSI148_PCFS_MBARU\t\t0x14\n\n#define TSI148_PCFS_SUBID\t\t0x28\n\n#define TSI148_PCFS_CAPP\t\t0x34\n\n#define TSI148_PCFS_MISC1\t\t0x3C\n\n#define TSI148_PCFS_XCAPP\t\t0x40\n#define TSI148_PCFS_XSTAT\t\t0x44\n\n \n\n \n#define TSI148_LCSR_OT0_OTSAU\t\t0x100\n#define TSI148_LCSR_OT0_OTSAL\t\t0x104\n#define TSI148_LCSR_OT0_OTEAU\t\t0x108\n#define TSI148_LCSR_OT0_OTEAL\t\t0x10C\n#define TSI148_LCSR_OT0_OTOFU\t\t0x110\n#define TSI148_LCSR_OT0_OTOFL\t\t0x114\n#define TSI148_LCSR_OT0_OTBS\t\t0x118\n#define TSI148_LCSR_OT0_OTAT\t\t0x11C\n\n#define TSI148_LCSR_OT1_OTSAU\t\t0x120\n#define TSI148_LCSR_OT1_OTSAL\t\t0x124\n#define TSI148_LCSR_OT1_OTEAU\t\t0x128\n#define TSI148_LCSR_OT1_OTEAL\t\t0x12C\n#define TSI148_LCSR_OT1_OTOFU\t\t0x130\n#define TSI148_LCSR_OT1_OTOFL\t\t0x134\n#define TSI148_LCSR_OT1_OTBS\t\t0x138\n#define TSI148_LCSR_OT1_OTAT\t\t0x13C\n\n#define TSI148_LCSR_OT2_OTSAU\t\t0x140\n#define TSI148_LCSR_OT2_OTSAL\t\t0x144\n#define TSI148_LCSR_OT2_OTEAU\t\t0x148\n#define TSI148_LCSR_OT2_OTEAL\t\t0x14C\n#define TSI148_LCSR_OT2_OTOFU\t\t0x150\n#define TSI148_LCSR_OT2_OTOFL\t\t0x154\n#define TSI148_LCSR_OT2_OTBS\t\t0x158\n#define TSI148_LCSR_OT2_OTAT\t\t0x15C\n\n#define TSI148_LCSR_OT3_OTSAU\t\t0x160\n#define TSI148_LCSR_OT3_OTSAL\t\t0x164\n#define TSI148_LCSR_OT3_OTEAU\t\t0x168\n#define TSI148_LCSR_OT3_OTEAL\t\t0x16C\n#define TSI148_LCSR_OT3_OTOFU\t\t0x170\n#define TSI148_LCSR_OT3_OTOFL\t\t0x174\n#define TSI148_LCSR_OT3_OTBS\t\t0x178\n#define TSI148_LCSR_OT3_OTAT\t\t0x17C\n\n#define TSI148_LCSR_OT4_OTSAU\t\t0x180\n#define TSI148_LCSR_OT4_OTSAL\t\t0x184\n#define TSI148_LCSR_OT4_OTEAU\t\t0x188\n#define TSI148_LCSR_OT4_OTEAL\t\t0x18C\n#define TSI148_LCSR_OT4_OTOFU\t\t0x190\n#define TSI148_LCSR_OT4_OTOFL\t\t0x194\n#define TSI148_LCSR_OT4_OTBS\t\t0x198\n#define TSI148_LCSR_OT4_OTAT\t\t0x19C\n\n#define TSI148_LCSR_OT5_OTSAU\t\t0x1A0\n#define TSI148_LCSR_OT5_OTSAL\t\t0x1A4\n#define TSI148_LCSR_OT5_OTEAU\t\t0x1A8\n#define TSI148_LCSR_OT5_OTEAL\t\t0x1AC\n#define TSI148_LCSR_OT5_OTOFU\t\t0x1B0\n#define TSI148_LCSR_OT5_OTOFL\t\t0x1B4\n#define TSI148_LCSR_OT5_OTBS\t\t0x1B8\n#define TSI148_LCSR_OT5_OTAT\t\t0x1BC\n\n#define TSI148_LCSR_OT6_OTSAU\t\t0x1C0\n#define TSI148_LCSR_OT6_OTSAL\t\t0x1C4\n#define TSI148_LCSR_OT6_OTEAU\t\t0x1C8\n#define TSI148_LCSR_OT6_OTEAL\t\t0x1CC\n#define TSI148_LCSR_OT6_OTOFU\t\t0x1D0\n#define TSI148_LCSR_OT6_OTOFL\t\t0x1D4\n#define TSI148_LCSR_OT6_OTBS\t\t0x1D8\n#define TSI148_LCSR_OT6_OTAT\t\t0x1DC\n\n#define TSI148_LCSR_OT7_OTSAU\t\t0x1E0\n#define TSI148_LCSR_OT7_OTSAL\t\t0x1E4\n#define TSI148_LCSR_OT7_OTEAU\t\t0x1E8\n#define TSI148_LCSR_OT7_OTEAL\t\t0x1EC\n#define TSI148_LCSR_OT7_OTOFU\t\t0x1F0\n#define TSI148_LCSR_OT7_OTOFL\t\t0x1F4\n#define TSI148_LCSR_OT7_OTBS\t\t0x1F8\n#define TSI148_LCSR_OT7_OTAT\t\t0x1FC\n\n#define TSI148_LCSR_OT0\t\t0x100\n#define TSI148_LCSR_OT1\t\t0x120\n#define TSI148_LCSR_OT2\t\t0x140\n#define TSI148_LCSR_OT3\t\t0x160\n#define TSI148_LCSR_OT4\t\t0x180\n#define TSI148_LCSR_OT5\t\t0x1A0\n#define TSI148_LCSR_OT6\t\t0x1C0\n#define TSI148_LCSR_OT7\t\t0x1E0\n\nstatic const int TSI148_LCSR_OT[8] = { TSI148_LCSR_OT0, TSI148_LCSR_OT1,\n\t\t\t\t\t TSI148_LCSR_OT2, TSI148_LCSR_OT3,\n\t\t\t\t\t TSI148_LCSR_OT4, TSI148_LCSR_OT5,\n\t\t\t\t\t TSI148_LCSR_OT6, TSI148_LCSR_OT7 };\n\n#define TSI148_LCSR_OFFSET_OTSAU\t0x0\n#define TSI148_LCSR_OFFSET_OTSAL\t0x4\n#define TSI148_LCSR_OFFSET_OTEAU\t0x8\n#define TSI148_LCSR_OFFSET_OTEAL\t0xC\n#define TSI148_LCSR_OFFSET_OTOFU\t0x10\n#define TSI148_LCSR_OFFSET_OTOFL\t0x14\n#define TSI148_LCSR_OFFSET_OTBS\t\t0x18\n#define TSI148_LCSR_OFFSET_OTAT\t\t0x1C\n\n \n#define TSI148_LCSR_VIACK1\t0x204\n#define TSI148_LCSR_VIACK2\t0x208\n#define TSI148_LCSR_VIACK3\t0x20C\n#define TSI148_LCSR_VIACK4\t0x210\n#define TSI148_LCSR_VIACK5\t0x214\n#define TSI148_LCSR_VIACK6\t0x218\n#define TSI148_LCSR_VIACK7\t0x21C\n\nstatic const int TSI148_LCSR_VIACK[8] = { 0, TSI148_LCSR_VIACK1,\n\t\t\t\tTSI148_LCSR_VIACK2, TSI148_LCSR_VIACK3,\n\t\t\t\tTSI148_LCSR_VIACK4, TSI148_LCSR_VIACK5,\n\t\t\t\tTSI148_LCSR_VIACK6, TSI148_LCSR_VIACK7 };\n\n \n#define TSI148_LCSR_RMWAU\t0x220\n#define TSI148_LCSR_RMWAL\t0x224\n#define TSI148_LCSR_RMWEN\t0x228\n#define TSI148_LCSR_RMWC\t0x22C\n#define TSI148_LCSR_RMWS\t0x230\n\n \n#define TSI148_LCSR_VMCTRL\t0x234\n#define TSI148_LCSR_VCTRL\t0x238\n#define TSI148_LCSR_VSTAT\t0x23C\n\n \n#define TSI148_LCSR_PSTAT\t0x240\n\n \n#define TSI148_LCSR_VMEFL\t0x250\n\n\t \n#define TSI148_LCSR_VEAU\t0x260\n#define TSI148_LCSR_VEAL\t0x264\n#define TSI148_LCSR_VEAT\t0x268\n\n\t \n#define TSI148_LCSR_EDPAU\t0x270\n#define TSI148_LCSR_EDPAL\t0x274\n#define TSI148_LCSR_EDPXA\t0x278\n#define TSI148_LCSR_EDPXS\t0x27C\n#define TSI148_LCSR_EDPAT\t0x280\n\n\t \n#define TSI148_LCSR_IT0_ITSAU\t\t0x300\n#define TSI148_LCSR_IT0_ITSAL\t\t0x304\n#define TSI148_LCSR_IT0_ITEAU\t\t0x308\n#define TSI148_LCSR_IT0_ITEAL\t\t0x30C\n#define TSI148_LCSR_IT0_ITOFU\t\t0x310\n#define TSI148_LCSR_IT0_ITOFL\t\t0x314\n#define TSI148_LCSR_IT0_ITAT\t\t0x318\n\n#define TSI148_LCSR_IT1_ITSAU\t\t0x320\n#define TSI148_LCSR_IT1_ITSAL\t\t0x324\n#define TSI148_LCSR_IT1_ITEAU\t\t0x328\n#define TSI148_LCSR_IT1_ITEAL\t\t0x32C\n#define TSI148_LCSR_IT1_ITOFU\t\t0x330\n#define TSI148_LCSR_IT1_ITOFL\t\t0x334\n#define TSI148_LCSR_IT1_ITAT\t\t0x338\n\n#define TSI148_LCSR_IT2_ITSAU\t\t0x340\n#define TSI148_LCSR_IT2_ITSAL\t\t0x344\n#define TSI148_LCSR_IT2_ITEAU\t\t0x348\n#define TSI148_LCSR_IT2_ITEAL\t\t0x34C\n#define TSI148_LCSR_IT2_ITOFU\t\t0x350\n#define TSI148_LCSR_IT2_ITOFL\t\t0x354\n#define TSI148_LCSR_IT2_ITAT\t\t0x358\n\n#define TSI148_LCSR_IT3_ITSAU\t\t0x360\n#define TSI148_LCSR_IT3_ITSAL\t\t0x364\n#define TSI148_LCSR_IT3_ITEAU\t\t0x368\n#define TSI148_LCSR_IT3_ITEAL\t\t0x36C\n#define TSI148_LCSR_IT3_ITOFU\t\t0x370\n#define TSI148_LCSR_IT3_ITOFL\t\t0x374\n#define TSI148_LCSR_IT3_ITAT\t\t0x378\n\n#define TSI148_LCSR_IT4_ITSAU\t\t0x380\n#define TSI148_LCSR_IT4_ITSAL\t\t0x384\n#define TSI148_LCSR_IT4_ITEAU\t\t0x388\n#define TSI148_LCSR_IT4_ITEAL\t\t0x38C\n#define TSI148_LCSR_IT4_ITOFU\t\t0x390\n#define TSI148_LCSR_IT4_ITOFL\t\t0x394\n#define TSI148_LCSR_IT4_ITAT\t\t0x398\n\n#define TSI148_LCSR_IT5_ITSAU\t\t0x3A0\n#define TSI148_LCSR_IT5_ITSAL\t\t0x3A4\n#define TSI148_LCSR_IT5_ITEAU\t\t0x3A8\n#define TSI148_LCSR_IT5_ITEAL\t\t0x3AC\n#define TSI148_LCSR_IT5_ITOFU\t\t0x3B0\n#define TSI148_LCSR_IT5_ITOFL\t\t0x3B4\n#define TSI148_LCSR_IT5_ITAT\t\t0x3B8\n\n#define TSI148_LCSR_IT6_ITSAU\t\t0x3C0\n#define TSI148_LCSR_IT6_ITSAL\t\t0x3C4\n#define TSI148_LCSR_IT6_ITEAU\t\t0x3C8\n#define TSI148_LCSR_IT6_ITEAL\t\t0x3CC\n#define TSI148_LCSR_IT6_ITOFU\t\t0x3D0\n#define TSI148_LCSR_IT6_ITOFL\t\t0x3D4\n#define TSI148_LCSR_IT6_ITAT\t\t0x3D8\n\n#define TSI148_LCSR_IT7_ITSAU\t\t0x3E0\n#define TSI148_LCSR_IT7_ITSAL\t\t0x3E4\n#define TSI148_LCSR_IT7_ITEAU\t\t0x3E8\n#define TSI148_LCSR_IT7_ITEAL\t\t0x3EC\n#define TSI148_LCSR_IT7_ITOFU\t\t0x3F0\n#define TSI148_LCSR_IT7_ITOFL\t\t0x3F4\n#define TSI148_LCSR_IT7_ITAT\t\t0x3F8\n\n#define TSI148_LCSR_IT0\t\t0x300\n#define TSI148_LCSR_IT1\t\t0x320\n#define TSI148_LCSR_IT2\t\t0x340\n#define TSI148_LCSR_IT3\t\t0x360\n#define TSI148_LCSR_IT4\t\t0x380\n#define TSI148_LCSR_IT5\t\t0x3A0\n#define TSI148_LCSR_IT6\t\t0x3C0\n#define TSI148_LCSR_IT7\t\t0x3E0\n\nstatic const int TSI148_LCSR_IT[8] = { TSI148_LCSR_IT0, TSI148_LCSR_IT1,\n\t\t\t\t\t TSI148_LCSR_IT2, TSI148_LCSR_IT3,\n\t\t\t\t\t TSI148_LCSR_IT4, TSI148_LCSR_IT5,\n\t\t\t\t\t TSI148_LCSR_IT6, TSI148_LCSR_IT7 };\n\n#define TSI148_LCSR_OFFSET_ITSAU\t0x0\n#define TSI148_LCSR_OFFSET_ITSAL\t0x4\n#define TSI148_LCSR_OFFSET_ITEAU\t0x8\n#define TSI148_LCSR_OFFSET_ITEAL\t0xC\n#define TSI148_LCSR_OFFSET_ITOFU\t0x10\n#define TSI148_LCSR_OFFSET_ITOFL\t0x14\n#define TSI148_LCSR_OFFSET_ITAT\t\t0x18\n\n\t \n#define TSI148_LCSR_GBAU\t0x400\n#define TSI148_LCSR_GBAL\t0x404\n#define TSI148_LCSR_GCSRAT\t0x408\n\n\t \n#define TSI148_LCSR_CBAU\t0x40C\n#define TSI148_LCSR_CBAL\t0x410\n#define TSI148_LCSR_CSRAT\t0x414\n\n\t \n#define TSI148_LCSR_CROU\t0x418\n#define TSI148_LCSR_CROL\t0x41C\n#define TSI148_LCSR_CRAT\t0x420\n\n\t \n#define TSI148_LCSR_LMBAU\t0x424\n#define TSI148_LCSR_LMBAL\t0x428\n#define TSI148_LCSR_LMAT\t0x42C\n\n\t \n#define TSI148_LCSR_BCU\t\t0x430\n#define TSI148_LCSR_BCL\t\t0x434\n#define TSI148_LCSR_BPGTR\t0x438\n#define TSI148_LCSR_BPCTR\t0x43C\n#define TSI148_LCSR_VICR\t0x440\n\n\t \n#define TSI148_LCSR_INTEN\t0x448\n#define TSI148_LCSR_INTEO\t0x44C\n#define TSI148_LCSR_INTS\t0x450\n#define TSI148_LCSR_INTC\t0x454\n#define TSI148_LCSR_INTM1\t0x458\n#define TSI148_LCSR_INTM2\t0x45C\n\n\t \n#define TSI148_LCSR_DCTL0\t0x500\n#define TSI148_LCSR_DSTA0\t0x504\n#define TSI148_LCSR_DCSAU0\t0x508\n#define TSI148_LCSR_DCSAL0\t0x50C\n#define TSI148_LCSR_DCDAU0\t0x510\n#define TSI148_LCSR_DCDAL0\t0x514\n#define TSI148_LCSR_DCLAU0\t0x518\n#define TSI148_LCSR_DCLAL0\t0x51C\n#define TSI148_LCSR_DSAU0\t0x520\n#define TSI148_LCSR_DSAL0\t0x524\n#define TSI148_LCSR_DDAU0\t0x528\n#define TSI148_LCSR_DDAL0\t0x52C\n#define TSI148_LCSR_DSAT0\t0x530\n#define TSI148_LCSR_DDAT0\t0x534\n#define TSI148_LCSR_DNLAU0\t0x538\n#define TSI148_LCSR_DNLAL0\t0x53C\n#define TSI148_LCSR_DCNT0\t0x540\n#define TSI148_LCSR_DDBS0\t0x544\n\n#define TSI148_LCSR_DCTL1\t0x580\n#define TSI148_LCSR_DSTA1\t0x584\n#define TSI148_LCSR_DCSAU1\t0x588\n#define TSI148_LCSR_DCSAL1\t0x58C\n#define TSI148_LCSR_DCDAU1\t0x590\n#define TSI148_LCSR_DCDAL1\t0x594\n#define TSI148_LCSR_DCLAU1\t0x598\n#define TSI148_LCSR_DCLAL1\t0x59C\n#define TSI148_LCSR_DSAU1\t0x5A0\n#define TSI148_LCSR_DSAL1\t0x5A4\n#define TSI148_LCSR_DDAU1\t0x5A8\n#define TSI148_LCSR_DDAL1\t0x5AC\n#define TSI148_LCSR_DSAT1\t0x5B0\n#define TSI148_LCSR_DDAT1\t0x5B4\n#define TSI148_LCSR_DNLAU1\t0x5B8\n#define TSI148_LCSR_DNLAL1\t0x5BC\n#define TSI148_LCSR_DCNT1\t0x5C0\n#define TSI148_LCSR_DDBS1\t0x5C4\n\n#define TSI148_LCSR_DMA0\t0x500\n#define TSI148_LCSR_DMA1\t0x580\n\nstatic const int TSI148_LCSR_DMA[TSI148_MAX_DMA] = { TSI148_LCSR_DMA0,\n\t\t\t\t\t\tTSI148_LCSR_DMA1 };\n\n#define TSI148_LCSR_OFFSET_DCTL\t\t0x0\n#define TSI148_LCSR_OFFSET_DSTA\t\t0x4\n#define TSI148_LCSR_OFFSET_DCSAU\t0x8\n#define TSI148_LCSR_OFFSET_DCSAL\t0xC\n#define TSI148_LCSR_OFFSET_DCDAU\t0x10\n#define TSI148_LCSR_OFFSET_DCDAL\t0x14\n#define TSI148_LCSR_OFFSET_DCLAU\t0x18\n#define TSI148_LCSR_OFFSET_DCLAL\t0x1C\n#define TSI148_LCSR_OFFSET_DSAU\t\t0x20\n#define TSI148_LCSR_OFFSET_DSAL\t\t0x24\n#define TSI148_LCSR_OFFSET_DDAU\t\t0x28\n#define TSI148_LCSR_OFFSET_DDAL\t\t0x2C\n#define TSI148_LCSR_OFFSET_DSAT\t\t0x30\n#define TSI148_LCSR_OFFSET_DDAT\t\t0x34\n#define TSI148_LCSR_OFFSET_DNLAU\t0x38\n#define TSI148_LCSR_OFFSET_DNLAL\t0x3C\n#define TSI148_LCSR_OFFSET_DCNT\t\t0x40\n#define TSI148_LCSR_OFFSET_DDBS\t\t0x44\n\n\t \n\n\t \n#define TSI148_GCSR_ID\t\t0x600\n#define TSI148_GCSR_CSR\t\t0x604\n#define TSI148_GCSR_SEMA0\t0x608\n#define TSI148_GCSR_SEMA1\t0x60C\n\n\t \n#define TSI148_GCSR_MBOX0\t0x610\n#define TSI148_GCSR_MBOX1\t0x614\n#define TSI148_GCSR_MBOX2\t0x618\n#define TSI148_GCSR_MBOX3\t0x61C\n\nstatic const int TSI148_GCSR_MBOX[4] = { TSI148_GCSR_MBOX0,\n\t\t\t\t\tTSI148_GCSR_MBOX1,\n\t\t\t\t\tTSI148_GCSR_MBOX2,\n\t\t\t\t\tTSI148_GCSR_MBOX3 };\n\n\t \n\n\t \n#define TSI148_CSRBCR\t0xFF4\n#define TSI148_CSRBSR\t0xFF8\n#define TSI148_CBAR\t0xFFC\n\n\t \n\n\t \n#define TSI148_PCFS_CMMD_SERR          BIT(8)\t \n#define TSI148_PCFS_CMMD_PERR          BIT(6)\t \n#define TSI148_PCFS_CMMD_MSTR          BIT(2)\t \n#define TSI148_PCFS_CMMD_MEMSP         BIT(1)\t \n#define TSI148_PCFS_CMMD_IOSP          BIT(0)\t \n\n#define TSI148_PCFS_STAT_RCPVE         BIT(15)\t \n#define TSI148_PCFS_STAT_SIGSE         BIT(14)\t \n#define TSI148_PCFS_STAT_RCVMA         BIT(13)\t \n#define TSI148_PCFS_STAT_RCVTA         BIT(12)\t \n#define TSI148_PCFS_STAT_SIGTA         BIT(11)\t \n#define TSI148_PCFS_STAT_SELTIM        (3<<9)\t \n#define TSI148_PCFS_STAT_DPAR          BIT(8)\t \n#define TSI148_PCFS_STAT_FAST          BIT(7)\t \n#define TSI148_PCFS_STAT_P66M          BIT(5)\t \n#define TSI148_PCFS_STAT_CAPL          BIT(4)\t \n\n \n#define TSI148_PCFS_CLAS_M             (0xFF<<24)\t \n#define TSI148_PCFS_SUBCLAS_M          (0xFF<<16)\t \n#define TSI148_PCFS_PROGIF_M           (0xFF<<8)\t \n#define TSI148_PCFS_REVID_M            (0xFF<<0)\t \n\n \n#define TSI148_PCFS_HEAD_M             (0xFF<<16)\t \n#define TSI148_PCFS_MLAT_M             (0xFF<<8)\t \n#define TSI148_PCFS_CLSZ_M             (0xFF<<0)\t \n\n \n#define TSI148_PCFS_MBARL_BASEL_M      (0xFFFFF<<12)  \n#define TSI148_PCFS_MBARL_PRE          BIT(3)\t \n#define TSI148_PCFS_MBARL_MTYPE_M      (3<<1)\t \n#define TSI148_PCFS_MBARL_IOMEM        BIT(0)\t \n\n \n#define TSI148_PCFS_MSICAP_64BAC       BIT(7)\t \n#define TSI148_PCFS_MSICAP_MME_M       (7<<4)\t \n#define TSI148_PCFS_MSICAP_MMC_M       (7<<1)\t \n#define TSI148_PCFS_MSICAP_MSIEN       BIT(0)\t \n\n \n#define TSI148_PCFS_MSIAL_M            (0x3FFFFFFF<<2)\t \n\n \n#define TSI148_PCFS_MSIMD_M            (0xFFFF<<0)\t \n\n \n#define TSI148_PCFS_PCIXCAP_MOST_M     (7<<4)\t \n#define TSI148_PCFS_PCIXCAP_MMRBC_M    (3<<2)\t \n#define TSI148_PCFS_PCIXCAP_ERO        BIT(1)\t \n#define TSI148_PCFS_PCIXCAP_DPERE      BIT(0)\t \n\n \n#define TSI148_PCFS_PCIXSTAT_RSCEM     BIT(29)\t \n#define TSI148_PCFS_PCIXSTAT_DMCRS_M   (7<<26)\t \n#define TSI148_PCFS_PCIXSTAT_DMOST_M   (7<<23)\t \n#define TSI148_PCFS_PCIXSTAT_DMMRC_M   (3<<21)\t \n#define TSI148_PCFS_PCIXSTAT_DC        BIT(20)\t \n#define TSI148_PCFS_PCIXSTAT_USC       BIT(19)\t \n#define TSI148_PCFS_PCIXSTAT_SCD       BIT(18)\t \n#define TSI148_PCFS_PCIXSTAT_133C      BIT(17)\t \n#define TSI148_PCFS_PCIXSTAT_64D       BIT(16)\t \n#define TSI148_PCFS_PCIXSTAT_BN_M      (0xFF<<8)\t \n#define TSI148_PCFS_PCIXSTAT_DN_M      (0x1F<<3)\t \n#define TSI148_PCFS_PCIXSTAT_FN_M      (7<<0)\t \n\n \n\n \n#define TSI148_LCSR_OTSAL_M            (0xFFFF<<16)\t \n\n \n#define TSI148_LCSR_OTEAL_M            (0xFFFF<<16)\t \n\n \n#define TSI148_LCSR_OTOFFL_M           (0xFFFF<<16)\t \n\n \n#define TSI148_LCSR_OTBS_M             (0xFFFFF<<0)\t \n\n \n#define TSI148_LCSR_OTAT_EN            BIT(31)\t \n#define TSI148_LCSR_OTAT_MRPFD         BIT(18)\t \n\n#define TSI148_LCSR_OTAT_PFS_M         (3<<16)\t \n#define TSI148_LCSR_OTAT_PFS_2         (0<<16)\t \n#define TSI148_LCSR_OTAT_PFS_4         BIT(16)\t \n#define TSI148_LCSR_OTAT_PFS_8         (2<<16)\t \n#define TSI148_LCSR_OTAT_PFS_16        (3<<16)\t \n\n#define TSI148_LCSR_OTAT_2eSSTM_M      (7<<11)\t \n#define TSI148_LCSR_OTAT_2eSSTM_160    (0<<11)\t \n#define TSI148_LCSR_OTAT_2eSSTM_267    BIT(11)\t \n#define TSI148_LCSR_OTAT_2eSSTM_320    (2<<11)\t \n\n#define TSI148_LCSR_OTAT_TM_M          (7<<8)\t \n#define TSI148_LCSR_OTAT_TM_SCT        (0<<8)\t \n#define TSI148_LCSR_OTAT_TM_BLT        BIT(8)\t \n#define TSI148_LCSR_OTAT_TM_MBLT       (2<<8)\t \n#define TSI148_LCSR_OTAT_TM_2eVME      (3<<8)\t \n#define TSI148_LCSR_OTAT_TM_2eSST      (4<<8)\t \n#define TSI148_LCSR_OTAT_TM_2eSSTB     (5<<8)\t \n\n#define TSI148_LCSR_OTAT_DBW_M         (3<<6)\t \n#define TSI148_LCSR_OTAT_DBW_16        (0<<6)\t \n#define TSI148_LCSR_OTAT_DBW_32        BIT(6)\t \n\n#define TSI148_LCSR_OTAT_SUP           BIT(5)\t \n#define TSI148_LCSR_OTAT_PGM           BIT(4)\t \n\n#define TSI148_LCSR_OTAT_AMODE_M       (0xf<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_A16     (0<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_A24     BIT(0)\t \n#define TSI148_LCSR_OTAT_AMODE_A32     (2<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_A64     (4<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_CRCSR   (5<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_USER1   (8<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_USER2   (9<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_USER3   (10<<0)\t \n#define TSI148_LCSR_OTAT_AMODE_USER4   (11<<0)\t \n\n \n#define TSI148_LCSR_VMCTRL_VSA         BIT(27)\t \n#define TSI148_LCSR_VMCTRL_VS          BIT(26)\t \n#define TSI148_LCSR_VMCTRL_DHB         BIT(25)\t \n#define TSI148_LCSR_VMCTRL_DWB         BIT(24)\t \n\n#define TSI148_LCSR_VMCTRL_RMWEN       BIT(20)\t \n\n#define TSI148_LCSR_VMCTRL_ATO_M       (7<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_32      (0<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_128     BIT(16)\t \n#define TSI148_LCSR_VMCTRL_ATO_512     (2<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_2M      (3<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_8M      (4<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_32M     (5<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_128M    (6<<16)\t \n#define TSI148_LCSR_VMCTRL_ATO_DIS     (7<<16)\t \n\n#define TSI148_LCSR_VMCTRL_VTOFF_M     (7<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_0     (0<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_1     BIT(12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_2     (2<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_4     (3<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_8     (4<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_16    (5<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_32    (6<<12)\t \n#define TSI148_LCSR_VMCTRL_VTOFF_64    (7<<12)\t \n\n#define TSI148_LCSR_VMCTRL_VTON_M      (7<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_4      (0<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_8      BIT(8)\t \n#define TSI148_LCSR_VMCTRL_VTON_16     (2<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_32     (3<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_64     (4<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_128    (5<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_256    (6<<8)\t \n#define TSI148_LCSR_VMCTRL_VTON_512    (7<<8)\t \n\n#define TSI148_LCSR_VMCTRL_VREL_M      (3<<3)\t \n#define TSI148_LCSR_VMCTRL_VREL_T_D    (0<<3)\t \n#define TSI148_LCSR_VMCTRL_VREL_T_R_D  BIT(3)\t \n#define TSI148_LCSR_VMCTRL_VREL_T_B_D  (2<<3)\t \n#define TSI148_LCSR_VMCTRL_VREL_T_D_R  (3<<3)\t \n\n#define TSI148_LCSR_VMCTRL_VFAIR       BIT(2)\t \n#define TSI148_LCSR_VMCTRL_VREQL_M     (3<<0)\t \n\n \n#define TSI148_LCSR_VCTRL_LRE          BIT(31)\t \n\n#define TSI148_LCSR_VCTRL_DLT_M        (0xF<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_OFF      (0<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_16       BIT(24)\t \n#define TSI148_LCSR_VCTRL_DLT_32       (2<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_64       (3<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_128      (4<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_256      (5<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_512      (6<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_1024     (7<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_2048     (8<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_4096     (9<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_8192     (0xA<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_16384    (0xB<<24)\t \n#define TSI148_LCSR_VCTRL_DLT_32768    (0xC<<24)\t \n\n#define TSI148_LCSR_VCTRL_NERBB        BIT(20)\t \n\n#define TSI148_LCSR_VCTRL_SRESET       BIT(17)\t \n#define TSI148_LCSR_VCTRL_LRESET       BIT(16)\t \n\n#define TSI148_LCSR_VCTRL_SFAILAI      BIT(15)\t \n#define TSI148_LCSR_VCTRL_BID_M        (0x1F<<8)\t \n\n#define TSI148_LCSR_VCTRL_ATOEN        BIT(7)\t \n#define TSI148_LCSR_VCTRL_ROBIN        BIT(6)\t \n\n#define TSI148_LCSR_VCTRL_GTO_M        (7<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_8\t      (0<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_16\t      BIT(0)\t \n#define TSI148_LCSR_VCTRL_GTO_32\t      (2<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_64\t      (3<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_128      (4<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_256      (5<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_512      (6<<0)\t \n#define TSI148_LCSR_VCTRL_GTO_DIS      (7<<0)\t \n\n \n#define TSI148_LCSR_VSTAT_CPURST       BIT(15)\t \n#define TSI148_LCSR_VSTAT_BRDFL        BIT(14)\t \n#define TSI148_LCSR_VSTAT_PURSTS       BIT(12)\t \n#define TSI148_LCSR_VSTAT_BDFAILS      BIT(11)\t \n#define TSI148_LCSR_VSTAT_SYSFAILS     BIT(10)\t \n#define TSI148_LCSR_VSTAT_ACFAILS      BIT(9)\t \n#define TSI148_LCSR_VSTAT_SCONS        BIT(8)\t \n#define TSI148_LCSR_VSTAT_GAP          BIT(5)\t \n#define TSI148_LCSR_VSTAT_GA_M         (0x1F<<0)   \n\n \n#define TSI148_LCSR_PSTAT_REQ64S       BIT(6)\t \n#define TSI148_LCSR_PSTAT_M66ENS       BIT(5)\t \n#define TSI148_LCSR_PSTAT_FRAMES       BIT(4)\t \n#define TSI148_LCSR_PSTAT_IRDYS        BIT(3)\t \n#define TSI148_LCSR_PSTAT_DEVSELS      BIT(2)\t \n#define TSI148_LCSR_PSTAT_STOPS        BIT(1)\t \n#define TSI148_LCSR_PSTAT_TRDYS        BIT(0)\t \n\n \n#define TSI148_LCSR_VEAT_VES           BIT(31)\t \n#define TSI148_LCSR_VEAT_VEOF          BIT(30)\t \n#define TSI148_LCSR_VEAT_VESCL         BIT(29)\t \n#define TSI148_LCSR_VEAT_2EOT          BIT(21)\t \n#define TSI148_LCSR_VEAT_2EST          BIT(20)\t \n#define TSI148_LCSR_VEAT_BERR          BIT(19)\t \n#define TSI148_LCSR_VEAT_LWORD         BIT(18)\t \n#define TSI148_LCSR_VEAT_WRITE         BIT(17)\t \n#define TSI148_LCSR_VEAT_IACK          BIT(16)\t \n#define TSI148_LCSR_VEAT_DS1           BIT(15)\t \n#define TSI148_LCSR_VEAT_DS0           BIT(14)\t \n#define TSI148_LCSR_VEAT_AM_M          (0x3F<<8)\t \n#define TSI148_LCSR_VEAT_XAM_M         (0xFF<<0)\t \n\n \n#define TSI148_LCSR_EDPAT_EDPCL        BIT(29)\n\n \n#define TSI148_LCSR_ITSAL6432_M        (0xFFFF<<16)\t \n#define TSI148_LCSR_ITSAL24_M          (0x00FFF<<12)\t \n#define TSI148_LCSR_ITSAL16_M          (0x0000FFF<<4)\t \n\n \n#define TSI148_LCSR_ITEAL6432_M        (0xFFFF<<16)\t \n#define TSI148_LCSR_ITEAL24_M          (0x00FFF<<12)\t \n#define TSI148_LCSR_ITEAL16_M          (0x0000FFF<<4)\t \n\n \n#define TSI148_LCSR_ITOFFL6432_M       (0xFFFF<<16)\t \n#define TSI148_LCSR_ITOFFL24_M         (0xFFFFF<<12)\t \n#define TSI148_LCSR_ITOFFL16_M         (0xFFFFFFF<<4)\t \n\n \n#define TSI148_LCSR_ITAT_EN            BIT(31)\t \n#define TSI148_LCSR_ITAT_TH            BIT(18)\t \n\n#define TSI148_LCSR_ITAT_VFS_M         (3<<16)\t \n#define TSI148_LCSR_ITAT_VFS_64        (0<<16)\t \n#define TSI148_LCSR_ITAT_VFS_128       BIT(16)\t \n#define TSI148_LCSR_ITAT_VFS_256       (2<<16)\t \n#define TSI148_LCSR_ITAT_VFS_512       (3<<16)\t \n\n#define TSI148_LCSR_ITAT_2eSSTM_M      (7<<12)\t \n#define TSI148_LCSR_ITAT_2eSSTM_160    (0<<12)\t \n#define TSI148_LCSR_ITAT_2eSSTM_267    BIT(12)\t \n#define TSI148_LCSR_ITAT_2eSSTM_320    (2<<12)\t \n\n#define TSI148_LCSR_ITAT_2eSSTB        BIT(11)\t \n#define TSI148_LCSR_ITAT_2eSST         BIT(10)\t \n#define TSI148_LCSR_ITAT_2eVME         BIT(9)\t \n#define TSI148_LCSR_ITAT_MBLT          BIT(8)\t \n#define TSI148_LCSR_ITAT_BLT           BIT(7)\t \n\n#define TSI148_LCSR_ITAT_AS_M          (7<<4)\t \n#define TSI148_LCSR_ITAT_AS_A16        (0<<4)\t \n#define TSI148_LCSR_ITAT_AS_A24        BIT(4)\t \n#define TSI148_LCSR_ITAT_AS_A32        (2<<4)\t \n#define TSI148_LCSR_ITAT_AS_A64        (4<<4)\t \n\n#define TSI148_LCSR_ITAT_SUPR          BIT(3)\t \n#define TSI148_LCSR_ITAT_NPRIV         BIT(2)\t \n#define TSI148_LCSR_ITAT_PGM           BIT(1)\t \n#define TSI148_LCSR_ITAT_DATA          BIT(0)\t \n\n \n#define TSI148_LCSR_GBAL_M             (0x7FFFFFF<<5)\t \n\n \n#define TSI148_LCSR_GCSRAT_EN          BIT(7)\t \n\n#define TSI148_LCSR_GCSRAT_AS_M        (7<<4)\t \n#define TSI148_LCSR_GCSRAT_AS_A16       (0<<4)\t \n#define TSI148_LCSR_GCSRAT_AS_A24       BIT(4)\t \n#define TSI148_LCSR_GCSRAT_AS_A32       (2<<4)\t \n#define TSI148_LCSR_GCSRAT_AS_A64       (4<<4)\t \n\n#define TSI148_LCSR_GCSRAT_SUPR        BIT(3)\t \n#define TSI148_LCSR_GCSRAT_NPRIV       BIT(2)\t \n#define TSI148_LCSR_GCSRAT_PGM         BIT(1)\t \n#define TSI148_LCSR_GCSRAT_DATA        BIT(0)\t \n\n \n#define TSI148_LCSR_CBAL_M             (0xFFFFF<<12)\n\n \n#define TSI148_LCSR_CRGAT_EN           BIT(7)\t \n\n#define TSI148_LCSR_CRGAT_AS_M         (7<<4)\t \n#define TSI148_LCSR_CRGAT_AS_A16       (0<<4)\t \n#define TSI148_LCSR_CRGAT_AS_A24       BIT(4)\t \n#define TSI148_LCSR_CRGAT_AS_A32       (2<<4)\t \n#define TSI148_LCSR_CRGAT_AS_A64       (4<<4)\t \n\n#define TSI148_LCSR_CRGAT_SUPR         BIT(3)\t \n#define TSI148_LCSR_CRGAT_NPRIV        BIT(2)\t \n#define TSI148_LCSR_CRGAT_PGM          BIT(1)\t \n#define TSI148_LCSR_CRGAT_DATA         BIT(0)\t \n\n \n#define TSI148_LCSR_CROL_M             (0x1FFF<<19)\t \n\n \n#define TSI148_LCSR_CRAT_EN            BIT(7)\t \n\n \n#define TSI148_LCSR_LMBAL_M            (0x7FFFFFF<<5)\t \n\n \n#define TSI148_LCSR_LMAT_EN            BIT(7)\t \n\n#define TSI148_LCSR_LMAT_AS_M          (7<<4)\t \n#define TSI148_LCSR_LMAT_AS_A16        (0<<4)\t \n#define TSI148_LCSR_LMAT_AS_A24        BIT(4)\t \n#define TSI148_LCSR_LMAT_AS_A32        (2<<4)\t \n#define TSI148_LCSR_LMAT_AS_A64        (4<<4)\t \n\n#define TSI148_LCSR_LMAT_SUPR          BIT(3)\t \n#define TSI148_LCSR_LMAT_NPRIV         BIT(2)\t \n#define TSI148_LCSR_LMAT_PGM           BIT(1)\t \n#define TSI148_LCSR_LMAT_DATA          BIT(0)\t \n\n \n#define TSI148_LCSR_BPGTR_BPGT_M       (0xFFFF<<0)\t \n\n \n#define TSI148_LCSR_BPCTR_BPCT_M       (0xFFFFFF<<0)\t \n\n \n#define TSI148_LCSR_VICR_CNTS_M        (3<<22)\t \n#define TSI148_LCSR_VICR_CNTS_DIS      BIT(22)\t \n#define TSI148_LCSR_VICR_CNTS_IRQ1     (2<<22)\t \n#define TSI148_LCSR_VICR_CNTS_IRQ2     (3<<22)\t \n\n#define TSI148_LCSR_VICR_EDGIS_M       (3<<20)\t \n#define TSI148_LCSR_VICR_EDGIS_DIS     BIT(20)\t \n#define TSI148_LCSR_VICR_EDGIS_IRQ1    (2<<20)\t \n#define TSI148_LCSR_VICR_EDGIS_IRQ2    (3<<20)\t \n\n#define TSI148_LCSR_VICR_IRQIF_M       (3<<18)\t \n#define TSI148_LCSR_VICR_IRQIF_NORM    BIT(18)\t \n#define TSI148_LCSR_VICR_IRQIF_PULSE   (2<<18)\t \n#define TSI148_LCSR_VICR_IRQIF_PROG    (3<<18)\t \n#define TSI148_LCSR_VICR_IRQIF_1U      (4<<18)\t \n\n#define TSI148_LCSR_VICR_IRQ2F_M       (3<<16)\t \n#define TSI148_LCSR_VICR_IRQ2F_NORM    BIT(16)\t \n#define TSI148_LCSR_VICR_IRQ2F_PULSE   (2<<16)\t \n#define TSI148_LCSR_VICR_IRQ2F_PROG    (3<<16)\t \n#define TSI148_LCSR_VICR_IRQ2F_1U      (4<<16)\t \n\n#define TSI148_LCSR_VICR_BIP           BIT(15)\t \n\n#define TSI148_LCSR_VICR_IRQC          BIT(12)\t \n#define TSI148_LCSR_VICR_IRQS          BIT(11)\t \n\n#define TSI148_LCSR_VICR_IRQL_M        (7<<8)\t \n#define TSI148_LCSR_VICR_IRQL_1        BIT(8)\t \n#define TSI148_LCSR_VICR_IRQL_2        (2<<8)\t \n#define TSI148_LCSR_VICR_IRQL_3        (3<<8)\t \n#define TSI148_LCSR_VICR_IRQL_4        (4<<8)\t \n#define TSI148_LCSR_VICR_IRQL_5        (5<<8)\t \n#define TSI148_LCSR_VICR_IRQL_6        (6<<8)\t \n#define TSI148_LCSR_VICR_IRQL_7        (7<<8)\t \n\nstatic const int TSI148_LCSR_VICR_IRQL[8] = { 0, TSI148_LCSR_VICR_IRQL_1,\n\t\t\tTSI148_LCSR_VICR_IRQL_2, TSI148_LCSR_VICR_IRQL_3,\n\t\t\tTSI148_LCSR_VICR_IRQL_4, TSI148_LCSR_VICR_IRQL_5,\n\t\t\tTSI148_LCSR_VICR_IRQL_6, TSI148_LCSR_VICR_IRQL_7 };\n\n#define TSI148_LCSR_VICR_STID_M        (0xFF<<0)\t \n\n \n#define TSI148_LCSR_INTEN_DMA1EN       BIT(25)\t \n#define TSI148_LCSR_INTEN_DMA0EN       BIT(24)\t \n#define TSI148_LCSR_INTEN_LM3EN        BIT(23)\t \n#define TSI148_LCSR_INTEN_LM2EN        BIT(22)\t \n#define TSI148_LCSR_INTEN_LM1EN        BIT(21)\t \n#define TSI148_LCSR_INTEN_LM0EN        BIT(20)\t \n#define TSI148_LCSR_INTEN_MB3EN        BIT(19)\t \n#define TSI148_LCSR_INTEN_MB2EN        BIT(18)\t \n#define TSI148_LCSR_INTEN_MB1EN        BIT(17)\t \n#define TSI148_LCSR_INTEN_MB0EN        BIT(16)\t \n#define TSI148_LCSR_INTEN_PERREN       BIT(13)\t \n#define TSI148_LCSR_INTEN_VERREN       BIT(12)\t \n#define TSI148_LCSR_INTEN_VIEEN        BIT(11)\t \n#define TSI148_LCSR_INTEN_IACKEN       BIT(10)\t \n#define TSI148_LCSR_INTEN_SYSFLEN      BIT(9)\t \n#define TSI148_LCSR_INTEN_ACFLEN       BIT(8)\t \n#define TSI148_LCSR_INTEN_IRQ7EN       BIT(7)\t \n#define TSI148_LCSR_INTEN_IRQ6EN       BIT(6)\t \n#define TSI148_LCSR_INTEN_IRQ5EN       BIT(5)\t \n#define TSI148_LCSR_INTEN_IRQ4EN       BIT(4)\t \n#define TSI148_LCSR_INTEN_IRQ3EN       BIT(3)\t \n#define TSI148_LCSR_INTEN_IRQ2EN       BIT(2)\t \n#define TSI148_LCSR_INTEN_IRQ1EN       BIT(1)\t \n\nstatic const int TSI148_LCSR_INTEN_LMEN[4] = { TSI148_LCSR_INTEN_LM0EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_LM1EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_LM2EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_LM3EN };\n\nstatic const int TSI148_LCSR_INTEN_IRQEN[7] = { TSI148_LCSR_INTEN_IRQ1EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ2EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ3EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ4EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ5EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ6EN,\n\t\t\t\t\tTSI148_LCSR_INTEN_IRQ7EN };\n\n \n#define TSI148_LCSR_INTEO_DMA1EO       BIT(25)\t \n#define TSI148_LCSR_INTEO_DMA0EO       BIT(24)\t \n#define TSI148_LCSR_INTEO_LM3EO        BIT(23)\t \n#define TSI148_LCSR_INTEO_LM2EO        BIT(22)\t \n#define TSI148_LCSR_INTEO_LM1EO        BIT(21)\t \n#define TSI148_LCSR_INTEO_LM0EO        BIT(20)\t \n#define TSI148_LCSR_INTEO_MB3EO        BIT(19)\t \n#define TSI148_LCSR_INTEO_MB2EO        BIT(18)\t \n#define TSI148_LCSR_INTEO_MB1EO        BIT(17)\t \n#define TSI148_LCSR_INTEO_MB0EO        BIT(16)\t \n#define TSI148_LCSR_INTEO_PERREO       BIT(13)\t \n#define TSI148_LCSR_INTEO_VERREO       BIT(12)\t \n#define TSI148_LCSR_INTEO_VIEEO        BIT(11)\t \n#define TSI148_LCSR_INTEO_IACKEO       BIT(10)\t \n#define TSI148_LCSR_INTEO_SYSFLEO      BIT(9)\t \n#define TSI148_LCSR_INTEO_ACFLEO       BIT(8)\t \n#define TSI148_LCSR_INTEO_IRQ7EO       BIT(7)\t \n#define TSI148_LCSR_INTEO_IRQ6EO       BIT(6)\t \n#define TSI148_LCSR_INTEO_IRQ5EO       BIT(5)\t \n#define TSI148_LCSR_INTEO_IRQ4EO       BIT(4)\t \n#define TSI148_LCSR_INTEO_IRQ3EO       BIT(3)\t \n#define TSI148_LCSR_INTEO_IRQ2EO       BIT(2)\t \n#define TSI148_LCSR_INTEO_IRQ1EO       BIT(1)\t \n\nstatic const int TSI148_LCSR_INTEO_LMEO[4] = { TSI148_LCSR_INTEO_LM0EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_LM1EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_LM2EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_LM3EO };\n\nstatic const int TSI148_LCSR_INTEO_IRQEO[7] = { TSI148_LCSR_INTEO_IRQ1EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ2EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ3EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ4EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ5EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ6EO,\n\t\t\t\t\tTSI148_LCSR_INTEO_IRQ7EO };\n\n \n#define TSI148_LCSR_INTS_DMA1S         BIT(25)\t \n#define TSI148_LCSR_INTS_DMA0S         BIT(24)\t \n#define TSI148_LCSR_INTS_LM3S          BIT(23)\t \n#define TSI148_LCSR_INTS_LM2S          BIT(22)\t \n#define TSI148_LCSR_INTS_LM1S          BIT(21)\t \n#define TSI148_LCSR_INTS_LM0S          BIT(20)\t \n#define TSI148_LCSR_INTS_MB3S          BIT(19)\t \n#define TSI148_LCSR_INTS_MB2S          BIT(18)\t \n#define TSI148_LCSR_INTS_MB1S          BIT(17)\t \n#define TSI148_LCSR_INTS_MB0S          BIT(16)\t \n#define TSI148_LCSR_INTS_PERRS         BIT(13)\t \n#define TSI148_LCSR_INTS_VERRS         BIT(12)\t \n#define TSI148_LCSR_INTS_VIES          BIT(11)\t \n#define TSI148_LCSR_INTS_IACKS         BIT(10)\t \n#define TSI148_LCSR_INTS_SYSFLS        BIT(9)\t \n#define TSI148_LCSR_INTS_ACFLS         BIT(8)\t \n#define TSI148_LCSR_INTS_IRQ7S         BIT(7)\t \n#define TSI148_LCSR_INTS_IRQ6S         BIT(6)\t \n#define TSI148_LCSR_INTS_IRQ5S         BIT(5)\t \n#define TSI148_LCSR_INTS_IRQ4S         BIT(4)\t \n#define TSI148_LCSR_INTS_IRQ3S         BIT(3)\t \n#define TSI148_LCSR_INTS_IRQ2S         BIT(2)\t \n#define TSI148_LCSR_INTS_IRQ1S         BIT(1)\t \n\nstatic const int TSI148_LCSR_INTS_LMS[4] = { TSI148_LCSR_INTS_LM0S,\n\t\t\t\t\tTSI148_LCSR_INTS_LM1S,\n\t\t\t\t\tTSI148_LCSR_INTS_LM2S,\n\t\t\t\t\tTSI148_LCSR_INTS_LM3S };\n\nstatic const int TSI148_LCSR_INTS_MBS[4] = { TSI148_LCSR_INTS_MB0S,\n\t\t\t\t\tTSI148_LCSR_INTS_MB1S,\n\t\t\t\t\tTSI148_LCSR_INTS_MB2S,\n\t\t\t\t\tTSI148_LCSR_INTS_MB3S };\n\n \n#define TSI148_LCSR_INTC_DMA1C         BIT(25)\t \n#define TSI148_LCSR_INTC_DMA0C         BIT(24)\t \n#define TSI148_LCSR_INTC_LM3C          BIT(23)\t \n#define TSI148_LCSR_INTC_LM2C          BIT(22)\t \n#define TSI148_LCSR_INTC_LM1C          BIT(21)\t \n#define TSI148_LCSR_INTC_LM0C          BIT(20)\t \n#define TSI148_LCSR_INTC_MB3C          BIT(19)\t \n#define TSI148_LCSR_INTC_MB2C          BIT(18)\t \n#define TSI148_LCSR_INTC_MB1C          BIT(17)\t \n#define TSI148_LCSR_INTC_MB0C          BIT(16)\t \n#define TSI148_LCSR_INTC_PERRC         BIT(13)\t \n#define TSI148_LCSR_INTC_VERRC         BIT(12)\t \n#define TSI148_LCSR_INTC_VIEC          BIT(11)\t \n#define TSI148_LCSR_INTC_IACKC         BIT(10)\t \n#define TSI148_LCSR_INTC_SYSFLC        BIT(9)\t \n#define TSI148_LCSR_INTC_ACFLC         BIT(8)\t \n\nstatic const int TSI148_LCSR_INTC_LMC[4] = { TSI148_LCSR_INTC_LM0C,\n\t\t\t\t\tTSI148_LCSR_INTC_LM1C,\n\t\t\t\t\tTSI148_LCSR_INTC_LM2C,\n\t\t\t\t\tTSI148_LCSR_INTC_LM3C };\n\nstatic const int TSI148_LCSR_INTC_MBC[4] = { TSI148_LCSR_INTC_MB0C,\n\t\t\t\t\tTSI148_LCSR_INTC_MB1C,\n\t\t\t\t\tTSI148_LCSR_INTC_MB2C,\n\t\t\t\t\tTSI148_LCSR_INTC_MB3C };\n\n \n#define TSI148_LCSR_INTM1_DMA1M_M      (3<<18)\t \n#define TSI148_LCSR_INTM1_DMA0M_M      (3<<16)\t \n#define TSI148_LCSR_INTM1_LM3M_M       (3<<14)\t \n#define TSI148_LCSR_INTM1_LM2M_M       (3<<12)\t \n#define TSI148_LCSR_INTM1_LM1M_M       (3<<10)\t \n#define TSI148_LCSR_INTM1_LM0M_M       (3<<8)\t \n#define TSI148_LCSR_INTM1_MB3M_M       (3<<6)\t \n#define TSI148_LCSR_INTM1_MB2M_M       (3<<4)\t \n#define TSI148_LCSR_INTM1_MB1M_M       (3<<2)\t \n#define TSI148_LCSR_INTM1_MB0M_M       (3<<0)\t \n\n \n#define TSI148_LCSR_INTM2_PERRM_M      (3<<26)\t \n#define TSI148_LCSR_INTM2_VERRM_M      (3<<24)\t \n#define TSI148_LCSR_INTM2_VIEM_M       (3<<22)\t \n#define TSI148_LCSR_INTM2_IACKM_M      (3<<20)\t \n#define TSI148_LCSR_INTM2_SYSFLM_M     (3<<18)\t \n#define TSI148_LCSR_INTM2_ACFLM_M      (3<<16)\t \n#define TSI148_LCSR_INTM2_IRQ7M_M      (3<<14)\t \n#define TSI148_LCSR_INTM2_IRQ6M_M      (3<<12)\t \n#define TSI148_LCSR_INTM2_IRQ5M_M      (3<<10)\t \n#define TSI148_LCSR_INTM2_IRQ4M_M      (3<<8)\t \n#define TSI148_LCSR_INTM2_IRQ3M_M      (3<<6)\t \n#define TSI148_LCSR_INTM2_IRQ2M_M      (3<<4)\t \n#define TSI148_LCSR_INTM2_IRQ1M_M      (3<<2)\t \n\n \n#define TSI148_LCSR_DCTL_ABT           BIT(27)\t \n#define TSI148_LCSR_DCTL_PAU           BIT(26)\t \n#define TSI148_LCSR_DCTL_DGO           BIT(25)\t \n\n#define TSI148_LCSR_DCTL_MOD           BIT(23)\t \n\n#define TSI148_LCSR_DCTL_VBKS_M        (7<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_32       (0<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_64       BIT(12)\t \n#define TSI148_LCSR_DCTL_VBKS_128      (2<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_256      (3<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_512      (4<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_1024     (5<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_2048     (6<<12)\t \n#define TSI148_LCSR_DCTL_VBKS_4096     (7<<12)\t \n\n#define TSI148_LCSR_DCTL_VBOT_M        (7<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_0        (0<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_1        BIT(8)\t \n#define TSI148_LCSR_DCTL_VBOT_2        (2<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_4        (3<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_8        (4<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_16       (5<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_32       (6<<8)\t \n#define TSI148_LCSR_DCTL_VBOT_64       (7<<8)\t \n\n#define TSI148_LCSR_DCTL_PBKS_M        (7<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_32       (0<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_64       BIT(4)\t \n#define TSI148_LCSR_DCTL_PBKS_128      (2<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_256      (3<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_512      (4<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_1024     (5<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_2048     (6<<4)\t \n#define TSI148_LCSR_DCTL_PBKS_4096     (7<<4)\t \n\n#define TSI148_LCSR_DCTL_PBOT_M        (7<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_0        (0<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_1        BIT(0)\t \n#define TSI148_LCSR_DCTL_PBOT_2        (2<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_4        (3<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_8        (4<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_16       (5<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_32       (6<<0)\t \n#define TSI148_LCSR_DCTL_PBOT_64       (7<<0)\t \n\n \n#define TSI148_LCSR_DSTA_SMA           BIT(31)\t \n#define TSI148_LCSR_DSTA_RTA           BIT(30)\t \n#define TSI148_LCSR_DSTA_MRC           BIT(29)\t \n#define TSI148_LCSR_DSTA_VBE           BIT(28)\t \n#define TSI148_LCSR_DSTA_ABT           BIT(27)\t \n#define TSI148_LCSR_DSTA_PAU           BIT(26)\t \n#define TSI148_LCSR_DSTA_DON           BIT(25)\t \n#define TSI148_LCSR_DSTA_BSY           BIT(24)\t \n\n \n#define TSI148_LCSR_DCLAL_M            (0x3FFFFFF<<6)\t \n\n \n#define TSI148_LCSR_DSAT_TYP_M         (3<<28)\t \n#define TSI148_LCSR_DSAT_TYP_PCI       (0<<28)\t \n#define TSI148_LCSR_DSAT_TYP_VME       BIT(28)\t \n#define TSI148_LCSR_DSAT_TYP_PAT       (2<<28)\t \n\n#define TSI148_LCSR_DSAT_PSZ           BIT(25)\t \n#define TSI148_LCSR_DSAT_NIN           BIT(24)\t \n\n#define TSI148_LCSR_DSAT_2eSSTM_M      (3<<11)\t \n#define TSI148_LCSR_DSAT_2eSSTM_160    (0<<11)\t \n#define TSI148_LCSR_DSAT_2eSSTM_267    BIT(11)\t \n#define TSI148_LCSR_DSAT_2eSSTM_320    (2<<11)\t \n\n#define TSI148_LCSR_DSAT_TM_M          (7<<8)\t \n#define TSI148_LCSR_DSAT_TM_SCT        (0<<8)\t \n#define TSI148_LCSR_DSAT_TM_BLT        BIT(8)\t \n#define TSI148_LCSR_DSAT_TM_MBLT       (2<<8)\t \n#define TSI148_LCSR_DSAT_TM_2eVME      (3<<8)\t \n#define TSI148_LCSR_DSAT_TM_2eSST      (4<<8)\t \n#define TSI148_LCSR_DSAT_TM_2eSSTB     (5<<8)\t \n\n#define TSI148_LCSR_DSAT_DBW_M         (3<<6)\t \n#define TSI148_LCSR_DSAT_DBW_16        (0<<6)\t \n#define TSI148_LCSR_DSAT_DBW_32        BIT(6)\t \n\n#define TSI148_LCSR_DSAT_SUP           BIT(5)\t \n#define TSI148_LCSR_DSAT_PGM           BIT(4)\t \n\n#define TSI148_LCSR_DSAT_AMODE_M       (0xf<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_A16     (0<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_A24     BIT(0)\t \n#define TSI148_LCSR_DSAT_AMODE_A32     (2<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_A64     (4<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_CRCSR   (5<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_USER1   (8<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_USER2   (9<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_USER3   (0xa<<0)\t \n#define TSI148_LCSR_DSAT_AMODE_USER4   (0xb<<0)\t \n\n \n#define TSI148_LCSR_DDAT_TYP_PCI       (0<<28)\t \n#define TSI148_LCSR_DDAT_TYP_VME       BIT(28)\t \n\n#define TSI148_LCSR_DDAT_2eSSTM_M      (3<<11)\t \n#define TSI148_LCSR_DDAT_2eSSTM_160    (0<<11)\t \n#define TSI148_LCSR_DDAT_2eSSTM_267    BIT(11)\t \n#define TSI148_LCSR_DDAT_2eSSTM_320    (2<<11)\t \n\n#define TSI148_LCSR_DDAT_TM_M          (7<<8)\t \n#define TSI148_LCSR_DDAT_TM_SCT        (0<<8)\t \n#define TSI148_LCSR_DDAT_TM_BLT        BIT(8)\t \n#define TSI148_LCSR_DDAT_TM_MBLT       (2<<8)\t \n#define TSI148_LCSR_DDAT_TM_2eVME      (3<<8)\t \n#define TSI148_LCSR_DDAT_TM_2eSST      (4<<8)\t \n#define TSI148_LCSR_DDAT_TM_2eSSTB     (5<<8)\t \n\n#define TSI148_LCSR_DDAT_DBW_M         (3<<6)\t \n#define TSI148_LCSR_DDAT_DBW_16        (0<<6)\t \n#define TSI148_LCSR_DDAT_DBW_32        BIT(6)\t \n\n#define TSI148_LCSR_DDAT_SUP           BIT(5)\t \n#define TSI148_LCSR_DDAT_PGM           BIT(4)\t \n\n#define TSI148_LCSR_DDAT_AMODE_M       (0xf<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_A16      (0<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_A24      BIT(0)\t \n#define TSI148_LCSR_DDAT_AMODE_A32      (2<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_A64      (4<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_CRCSR   (5<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_USER1   (8<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_USER2   (9<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_USER3   (0xa<<0)\t \n#define TSI148_LCSR_DDAT_AMODE_USER4   (0xb<<0)\t \n\n \n#define TSI148_LCSR_DNLAL_DNLAL_M      (0x3FFFFFF<<6)\t \n#define TSI148_LCSR_DNLAL_LLA          BIT(0)   \n\n \n#define TSI148_LCSR_DBS_M              (0x1FFFFF<<0)\t \n\n \n\n \n#define TSI148_GCSR_GCTRL_LRST         BIT(15)\t \n#define TSI148_GCSR_GCTRL_SFAILEN      BIT(14)\t \n#define TSI148_GCSR_GCTRL_BDFAILS      BIT(13)\t \n#define TSI148_GCSR_GCTRL_SCON         BIT(12)\t \n#define TSI148_GCSR_GCTRL_MEN          BIT(11)\t \n\n#define TSI148_GCSR_GCTRL_LMI3S        BIT(7)\t \n#define TSI148_GCSR_GCTRL_LMI2S        BIT(6)\t \n#define TSI148_GCSR_GCTRL_LMI1S        BIT(5)\t \n#define TSI148_GCSR_GCTRL_LMI0S        BIT(4)\t \n#define TSI148_GCSR_GCTRL_MBI3S        BIT(3)\t \n#define TSI148_GCSR_GCTRL_MBI2S        BIT(2)\t \n#define TSI148_GCSR_GCTRL_MBI1S        BIT(1)\t \n#define TSI148_GCSR_GCTRL_MBI0S        BIT(0)\t \n\n#define TSI148_GCSR_GAP                BIT(5)\t \n#define TSI148_GCSR_GA_M               (0x1F<<0)   \n\n \n\n \n#define TSI148_CRCSR_CSRBCR_LRSTC      BIT(7)\t \n#define TSI148_CRCSR_CSRBCR_SFAILC     BIT(6)\t \n#define TSI148_CRCSR_CSRBCR_BDFAILS    BIT(5)\t \n#define TSI148_CRCSR_CSRBCR_MENC       BIT(4)\t \n#define TSI148_CRCSR_CSRBCR_BERRSC     BIT(3)\t \n\n \n#define TSI148_CRCSR_CSRBSR_LISTS      BIT(7)\t \n#define TSI148_CRCSR_CSRBSR_SFAILS     BIT(6)\t \n#define TSI148_CRCSR_CSRBSR_BDFAILS    BIT(5)\t \n#define TSI148_CRCSR_CSRBSR_MENS       BIT(4)\t \n#define TSI148_CRCSR_CSRBSR_BERRS      BIT(3)\t \n\n \n#define TSI148_CRCSR_CBAR_M            (0x1F<<3)\t \n\n#endif\t\t\t\t \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}