<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	SumArrayFloat	</className>
<METHOD>
	<methodName>	setArray	</methodName>
	<totalPhaseNum>9	</totalPhaseNum>
	<totalStageNum>4	</totalStageNum>
	<totalStepNum>56	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;l&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1735743136	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_setArray_l_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1217025904	</componentID>
					<variableName>	l	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1920114500	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1920114500	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--l&nbsp;&lt;&nbsp;1024<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1127638031	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1127638031	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	669202242	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_setArray_l_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1217025904	</componentID>
							<variableName>	l	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1238599924	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1238599924	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp2&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--l&nbsp;+=&nbsp;2<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1589932297	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_setArray_l_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1217025904	</componentID>
					<variableName>	l	</variableName>
					<type>	int	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	853096058	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp3	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	853096058	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1384619434	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1166028346	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1166028346	</componentID>
									<type>	int	</type>
									<value>	16	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp4&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	53	</stepNum>
				<minCriticalPath>	45	</minCriticalPath>
				<exprInStage>	<!--ax[l]&nbsp;=&nbsp;(l&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;l&nbsp;*&nbsp;80.12&nbsp;:&nbsp;l&nbsp;+&nbsp;2000.07<br>this.ax[l&nbsp;+&nbsp;1]&nbsp;=&nbsp;((l&nbsp;+&nbsp;1)&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;(l&nbsp;+&nbsp;1)&nbsp;*&nbsp;80.12&nbsp;:&nbsp;(l&nbsp;+&nbsp;1)&nbsp;+&nbsp;2000.07<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1650132347	</nodeID>
					<startStep>	37	</startStep>
					<endStep>	37	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp5	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	145753330	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_setArray_l_3	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	1217025904	</componentID>
							<variableName>	l	</variableName>
							<type>	int	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1544859730	</nodeID>
							<startStep>	37	</startStep>
							<endStep>	37	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp6	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	1544859730	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1380189880	</nodeID>
									<startStep>	37	</startStep>
									<endStep>	37	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1380189880	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1880441913	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1880441913	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	694576885	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	37	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	45	</priority>
											<minPathToEnd>	45	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2078171994	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1217025904	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1162668350	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1162668350	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1249619837	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	12	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp24_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	32601103	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	7	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<VariableAccess>
													<nodeID>	221329669	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	1217025904	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	446070279	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	446070279	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	2118016446	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	13	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp23_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	2103777075	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	8	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<VariableAccess>
													<nodeID>	237767476	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_setArray_l_3	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	1217025904	</componentID>
													<variableName>	l	</variableName>
													<type>	int	</type>
													<variableID>	3	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1838385712	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1838385712	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1901432195	</nodeID>
					<startStep>	38	</startStep>
					<endStep>	38	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp15	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	37	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	666750358	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp16	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	666750358	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	503596860	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	719373193	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	719373193	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	172322141	</nodeID>
							<startStep>	38	</startStep>
							<endStep>	38	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp17	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	37	</fastestStepForAlap>
							<componentID>	172322141	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1410267631	</nodeID>
									<startStep>	38	</startStep>
									<endStep>	38	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	1410267631	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	591062278	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	591062278	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	318408136	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	38	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	45	</priority>
											<minPathToEnd>	45	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1871838971	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1871838971	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1509640694	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	45	</priority>
															<minPathToEnd>	45	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	11854753	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	45	</priority>
															<minPathToEnd>	45	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	11854753	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1674338147	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	45	</priority>
													<minPathToEnd>	45	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1674338147	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	813475250	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	14	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp22_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	2010535317	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	9	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2123009988	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	2123009988	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	988073411	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	58776426	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	58776426	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	12914162	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	12914162	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1197629948	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	15	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp21_float	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	32	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	411887274	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	10	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	20	</priority>
											<minPathToEnd>	20	</minPathToEnd>
											<fastestStepForAlap>	25	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	152472387	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp16	</destSignalName>
													<priority>	20	</priority>
													<minPathToEnd>	20	</minPathToEnd>
													<fastestStepForAlap>	25	</fastestStepForAlap>
													<componentID>	152472387	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	655417438	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1157255003	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_intOne	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	25	</fastestStepForAlap>
															<componentID>	1157255003	</componentID>
															<type>	int	</type>
															<value>	1	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	225444542	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	225444542	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	885264086	</nodeID>
					<startStep>	39	</startStep>
					<endStep>	39	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp29	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	38	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	866786986	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp30	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	866786986	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1707296101	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1996561940	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp31	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1996561940	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1784541205	</nodeID>
							<startStep>	39	</startStep>
							<endStep>	39	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp32	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	1784541205	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1027418433	</nodeID>
									<startStep>	39	</startStep>
									<endStep>	39	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1027418433	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	2053081551	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	2053081551	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	374387661	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	39	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	44	</priority>
											<minPathToEnd>	44	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	206332717	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	206332717	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1795368361	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	463319330	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	463319330	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	232275288	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	232275288	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1872978817	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	16	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp20_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1339679593	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	11	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1776364403	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1776364403	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1038860627	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1088507879	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1088507879	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	138733560	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	138733560	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1675185925	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	17	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp19_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1339229305	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	12	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	650824928	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp30	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	650824928	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1280350725	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1068492135	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1068492135	</componentID>
															<type>	int	</type>
															<value>	2	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	889056731	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	889056731	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	185262091	</nodeID>
					<startStep>	40	</startStep>
					<endStep>	40	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp47	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	38	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1996158934	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp48	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	1996158934	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1453670304	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2062831056	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp49	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	2062831056	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1025561024	</nodeID>
							<startStep>	40	</startStep>
							<endStep>	40	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp50	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	38	</fastestStepForAlap>
							<componentID>	1025561024	</componentID>
							<condNode>
								<Binary>
									<nodeID>	900379546	</nodeID>
									<startStep>	40	</startStep>
									<endStep>	40	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	900379546	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1509252860	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1509252860	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	2083463303	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	40	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	44	</priority>
											<minPathToEnd>	44	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	2046869186	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	2046869186	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1189867809	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	740544999	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	44	</priority>
															<minPathToEnd>	44	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	740544999	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1672063828	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	44	</priority>
													<minPathToEnd>	44	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1672063828	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	405752554	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	18	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp17_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1222595853	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	13	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1044966875	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1044966875	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	637002959	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	902751618	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	902751618	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	574477671	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	574477671	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	159739585	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	19	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp18_float	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	33	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	388646345	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	14	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	19	</priority>
											<minPathToEnd>	19	</minPathToEnd>
											<fastestStepForAlap>	26	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1481349888	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp48	</destSignalName>
													<priority>	19	</priority>
													<minPathToEnd>	19	</minPathToEnd>
													<fastestStepForAlap>	26	</fastestStepForAlap>
													<componentID>	1481349888	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1269647945	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1575495023	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp49	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	26	</fastestStepForAlap>
															<componentID>	1575495023	</componentID>
															<type>	int	</type>
															<value>	3	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp49&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	871484051	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	33	</fastestStepForAlap>
											<componentID>	871484051	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1193972617	</nodeID>
					<startStep>	41	</startStep>
					<endStep>	41	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp65	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	39	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1010576351	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp66	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	1010576351	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	308567134	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2062297280	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp67	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	2062297280	</componentID>
									<type>	int	</type>
									<value>	4	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	644322380	</nodeID>
							<startStep>	41	</startStep>
							<endStep>	41	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	644322380	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1513692486	</nodeID>
									<startStep>	41	</startStep>
									<endStep>	41	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1513692486	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1538329840	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1538329840	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1153994647	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	41	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	43	</priority>
											<minPathToEnd>	43	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1263216072	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1263216072	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	849187862	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	124078672	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	124078672	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	183619067	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	183619067	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	151658330	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	20	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp16_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	2005946968	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	15	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	604916923	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	604916923	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	651139963	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	132693029	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	132693029	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1083712817	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1083712817	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1152505112	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	21	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp15_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1998405091	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	16	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	550125357	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp66	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	550125357	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1039774764	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1420022909	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp67	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1420022909	</componentID>
															<type>	int	</type>
															<value>	4	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp67&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1339262452	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1339262452	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1207926557	</nodeID>
					<startStep>	42	</startStep>
					<endStep>	42	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp83	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	39	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1458728408	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp84	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	1458728408	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1175039104	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	622603116	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp85	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	622603116	</componentID>
									<type>	int	</type>
									<value>	5	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1550242428	</nodeID>
							<startStep>	42	</startStep>
							<endStep>	42	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp86	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	39	</fastestStepForAlap>
							<componentID>	1550242428	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1652881992	</nodeID>
									<startStep>	42	</startStep>
									<endStep>	42	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	1652881992	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	139181952	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	139181952	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	621375681	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	42	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	43	</priority>
											<minPathToEnd>	43	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	248095206	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	248095206	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1470368415	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1387624876	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	43	</priority>
															<minPathToEnd>	43	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	1387624876	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	138884512	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	43	</priority>
													<minPathToEnd>	43	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	138884512	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	2064752542	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	22	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp14_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1107721521	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	17	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	939867604	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	939867604	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1612596743	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1669834461	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1669834461	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1591487031	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	1591487031	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1213706632	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	23	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp13_float	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	34	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1967684818	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	18	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	18	</priority>
											<minPathToEnd>	18	</minPathToEnd>
											<fastestStepForAlap>	27	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1778055973	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp84	</destSignalName>
													<priority>	18	</priority>
													<minPathToEnd>	18	</minPathToEnd>
													<fastestStepForAlap>	27	</fastestStepForAlap>
													<componentID>	1778055973	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1551790206	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1896583074	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp85	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	27	</fastestStepForAlap>
															<componentID>	1896583074	</componentID>
															<type>	int	</type>
															<value>	5	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp85&nbsp;=&nbsp;32'sh00000005&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	771952297	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	34	</fastestStepForAlap>
											<componentID>	771952297	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1253544152	</nodeID>
					<startStep>	43	</startStep>
					<endStep>	43	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp101	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	40	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1501985594	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp102	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	1501985594	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	201607873	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1841810192	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp103	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1841810192	</componentID>
									<type>	int	</type>
									<value>	6	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1474609086	</nodeID>
							<startStep>	43	</startStep>
							<endStep>	43	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp104	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	1474609086	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1793622022	</nodeID>
									<startStep>	43	</startStep>
									<endStep>	43	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1793622022	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1177370815	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	40	</fastestStepForAlap>
											<componentID>	1177370815	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1156964247	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	43	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	42	</priority>
											<minPathToEnd>	42	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1781159391	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1781159391	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	23845357	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1336956757	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1336956757	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1110816338	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1110816338	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1414849395	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	24	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp12_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	287358534	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	19	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2091642482	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	2091642482	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	2075377231	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1435726843	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1435726843	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1134792609	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	1134792609	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	657110456	</nodeID>
									<startStep>	20	</startStep>
									<endStep>	25	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp11_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1694521118	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	20	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2035787359	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp102	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	2035787359	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1768678709	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	714420389	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp103	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	714420389	</componentID>
															<type>	int	</type>
															<value>	6	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp103&nbsp;=&nbsp;32'sh00000006&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	682407546	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	682407546	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1660950642	</nodeID>
					<startStep>	44	</startStep>
					<endStep>	44	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp119	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	40	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	457512741	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp120	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	457512741	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1425181727	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2144170698	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp121	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	2144170698	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	153840979	</nodeID>
							<startStep>	44	</startStep>
							<endStep>	44	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp122	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	40	</fastestStepForAlap>
							<componentID>	153840979	</componentID>
							<condNode>
								<Binary>
									<nodeID>	35023065	</nodeID>
									<startStep>	44	</startStep>
									<endStep>	44	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	40	</fastestStepForAlap>
									<componentID>	35023065	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	222134177	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	40	</fastestStepForAlap>
											<componentID>	222134177	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1082534353	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	44	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	42	</priority>
											<minPathToEnd>	42	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	673413487	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	673413487	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	821656319	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1257903223	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	42	</priority>
															<minPathToEnd>	42	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1257903223	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1750447893	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	42	</priority>
													<minPathToEnd>	42	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1750447893	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1399257398	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	26	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp10_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	225669889	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	21	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	377703821	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	377703821	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	106459015	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	402787154	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	402787154	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	775241934	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	775241934	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	707898389	</nodeID>
									<startStep>	22	</startStep>
									<endStep>	27	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp9_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	35	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	588819543	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	22	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	28	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	685413825	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp120	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	28	</fastestStepForAlap>
													<componentID>	685413825	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	647874267	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1080715179	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp121	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	28	</fastestStepForAlap>
															<componentID>	1080715179	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp121&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	163327127	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	35	</fastestStepForAlap>
											<componentID>	163327127	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	554922623	</nodeID>
					<startStep>	45	</startStep>
					<endStep>	45	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp137	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	41	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	63045840	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp138	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	63045840	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	901994909	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	741371390	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp12	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	741371390	</componentID>
									<type>	int	</type>
									<value>	8	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	528831836	</nodeID>
							<startStep>	45	</startStep>
							<endStep>	45	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp140	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	528831836	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1789336366	</nodeID>
									<startStep>	45	</startStep>
									<endStep>	45	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	1789336366	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	15310774	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	41	</fastestStepForAlap>
											<componentID>	15310774	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1777624625	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	45	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	41	</priority>
											<minPathToEnd>	41	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	744575311	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	744575311	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	690040908	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1105846956	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1105846956	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1646308354	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1646308354	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1325197730	</nodeID>
									<startStep>	23	</startStep>
									<endStep>	28	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp8_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1045345073	</nodeID>
											<startStep>	16	</startStep>
											<endStep>	23	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	550925804	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	550925804	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1607985611	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1479950229	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1479950229	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1367899249	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	1367899249	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1470236808	</nodeID>
									<startStep>	24	</startStep>
									<endStep>	29	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp7_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1323189674	</nodeID>
											<startStep>	17	</startStep>
											<endStep>	24	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1655686233	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp138	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	1655686233	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	25420205	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	2035623329	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp12	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	2035623329	</componentID>
															<type>	int	</type>
															<value>	8	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1159310146	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	1159310146	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	406494591	</nodeID>
					<startStep>	46	</startStep>
					<endStep>	46	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp155	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	41	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	809109830	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp156	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	809109830	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	842460006	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	865636171	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp157	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	865636171	</componentID>
									<type>	int	</type>
									<value>	9	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1692901219	</nodeID>
							<startStep>	46	</startStep>
							<endStep>	46	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp158	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	41	</fastestStepForAlap>
							<componentID>	1692901219	</componentID>
							<condNode>
								<Binary>
									<nodeID>	579948630	</nodeID>
									<startStep>	46	</startStep>
									<endStep>	46	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	41	</fastestStepForAlap>
									<componentID>	579948630	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1915834324	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	41	</fastestStepForAlap>
											<componentID>	1915834324	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	57680350	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	46	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	41	</priority>
											<minPathToEnd>	41	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	918517653	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	918517653	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1413739335	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	957932937	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	41	</priority>
															<minPathToEnd>	41	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	957932937	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	293970600	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	41	</priority>
													<minPathToEnd>	41	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	293970600	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1551486100	</nodeID>
									<startStep>	25	</startStep>
									<endStep>	30	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp6_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1080440826	</nodeID>
											<startStep>	18	</startStep>
											<endStep>	25	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1994727197	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	1994727197	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1012786662	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	950042112	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	950042112	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	816860939	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	816860939	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	118846502	</nodeID>
									<startStep>	26	</startStep>
									<endStep>	31	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp5_float	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	36	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	293367404	</nodeID>
											<startStep>	19	</startStep>
											<endStep>	26	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	29	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	3505516	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp156	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	29	</fastestStepForAlap>
													<componentID>	3505516	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	935148943	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1762956255	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp157	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	29	</fastestStepForAlap>
															<componentID>	1762956255	</componentID>
															<type>	int	</type>
															<value>	9	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp157&nbsp;=&nbsp;32'sh00000009&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1173900126	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	36	</fastestStepForAlap>
											<componentID>	1173900126	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	807152693	</nodeID>
					<startStep>	47	</startStep>
					<endStep>	47	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp173	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	42	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	161113152	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp174	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	161113152	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1999350444	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1406287699	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp175	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	1406287699	</componentID>
									<type>	int	</type>
									<value>	10	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	272338211	</nodeID>
							<startStep>	47	</startStep>
							<endStep>	47	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp176	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	272338211	</componentID>
							<condNode>
								<Binary>
									<nodeID>	900660520	</nodeID>
									<startStep>	47	</startStep>
									<endStep>	47	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	900660520	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1936615584	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	42	</fastestStepForAlap>
											<componentID>	1936615584	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1435966356	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	47	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	40	</priority>
											<minPathToEnd>	40	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	865320306	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	865320306	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	679125458	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	185988801	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	185988801	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1325072022	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1325072022	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1080054364	</nodeID>
									<startStep>	27	</startStep>
									<endStep>	32	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp4_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1941911304	</nodeID>
											<startStep>	20	</startStep>
											<endStep>	27	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	246819222	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	246819222	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1499741797	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1144817340	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1144817340	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1639039907	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1639039907	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1570976880	</nodeID>
									<startStep>	28	</startStep>
									<endStep>	33	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp3_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	96982295	</nodeID>
											<startStep>	21	</startStep>
											<endStep>	28	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	41343992	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp174	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	41343992	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1231255563	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	559824849	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp175	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	559824849	</componentID>
															<type>	int	</type>
															<value>	10	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp175&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	850379636	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	850379636	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	826871467	</nodeID>
					<startStep>	48	</startStep>
					<endStep>	48	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp191	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	42	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	862066132	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp192	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	862066132	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1820797862	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	507696884	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp193	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	507696884	</componentID>
									<type>	int	</type>
									<value>	11	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	908999857	</nodeID>
							<startStep>	48	</startStep>
							<endStep>	48	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp194	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	42	</fastestStepForAlap>
							<componentID>	908999857	</componentID>
							<condNode>
								<Binary>
									<nodeID>	361931841	</nodeID>
									<startStep>	48	</startStep>
									<endStep>	48	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	42	</fastestStepForAlap>
									<componentID>	361931841	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1314763383	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	42	</fastestStepForAlap>
											<componentID>	1314763383	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1768934098	</nodeID>
											<startStep>	11	</startStep>
											<endStep>	48	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	40	</priority>
											<minPathToEnd>	40	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	711776018	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	711776018	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1335620736	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	131147861	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	40	</priority>
															<minPathToEnd>	40	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	131147861	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	883878005	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	40	</priority>
													<minPathToEnd>	40	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	883878005	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1193243736	</nodeID>
									<startStep>	29	</startStep>
									<endStep>	34	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp2_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1645175266	</nodeID>
											<startStep>	22	</startStep>
											<endStep>	29	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1608740537	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	1608740537	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1283089629	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	2004095076	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	2004095076	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1692422784	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1692422784	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1128826173	</nodeID>
									<startStep>	30	</startStep>
									<endStep>	35	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp1_float	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	37	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1310952013	</nodeID>
											<startStep>	23	</startStep>
											<endStep>	30	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	30	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	2135747918	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp192	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	30	</fastestStepForAlap>
													<componentID>	2135747918	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	326098221	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	354533203	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp193	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	30	</fastestStepForAlap>
															<componentID>	354533203	</componentID>
															<type>	int	</type>
															<value>	11	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp193&nbsp;=&nbsp;32'sh0000000b&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1519906043	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	37	</fastestStepForAlap>
											<componentID>	1519906043	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	742883636	</nodeID>
					<startStep>	49	</startStep>
					<endStep>	49	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp209	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	43	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	175346594	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp210	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	175346594	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	702641674	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	286040065	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp211	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	286040065	</componentID>
									<type>	int	</type>
									<value>	12	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1406970469	</nodeID>
							<startStep>	49	</startStep>
							<endStep>	49	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp212	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	1406970469	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1010235366	</nodeID>
									<startStep>	49	</startStep>
									<endStep>	49	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1010235366	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1020083180	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	43	</fastestStepForAlap>
											<componentID>	1020083180	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1176052259	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	49	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	39	</priority>
											<minPathToEnd>	39	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	470830025	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	470830025	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1910474627	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	171566045	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	171566045	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1587464041	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1587464041	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	171306759	</nodeID>
									<startStep>	31	</startStep>
									<endStep>	36	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1524611533	</nodeID>
											<startStep>	24	</startStep>
											<endStep>	31	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	371159127	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	371159127	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1778936601	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1320119473	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1320119473	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1594425554	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1594425554	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1209338812	</nodeID>
									<startStep>	32	</startStep>
									<endStep>	37	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp23_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1572178076	</nodeID>
											<startStep>	25	</startStep>
											<endStep>	32	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	958130644	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp210	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	958130644	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1469348502	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1425816261	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp211	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<type>	int	</type>
															<value>	12	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh0000000c&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	2071365401	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	2071365401	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	580893090	</nodeID>
					<startStep>	50	</startStep>
					<endStep>	50	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp227	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	43	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	609504368	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp228	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	609504368	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	442916786	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	924101800	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp229	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	924101800	</componentID>
									<type>	int	</type>
									<value>	13	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	777217496	</nodeID>
							<startStep>	50	</startStep>
							<endStep>	50	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp230	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	43	</fastestStepForAlap>
							<componentID>	777217496	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1698914218	</nodeID>
									<startStep>	50	</startStep>
									<endStep>	50	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	43	</fastestStepForAlap>
									<componentID>	1698914218	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	708691414	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	43	</fastestStepForAlap>
											<componentID>	708691414	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	1032288836	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	50	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	39	</priority>
											<minPathToEnd>	39	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	158082539	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	158082539	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	455961634	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1125530142	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	39	</priority>
															<minPathToEnd>	39	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1125530142	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1749133818	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	39	</priority>
													<minPathToEnd>	39	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1749133818	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	788435343	</nodeID>
									<startStep>	33	</startStep>
									<endStep>	38	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp24_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1258707811	</nodeID>
											<startStep>	26	</startStep>
											<endStep>	33	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	240772880	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	240772880	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	810603212	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	171927516	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	171927516	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1220256197	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	1220256197	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	377074129	</nodeID>
									<startStep>	34	</startStep>
									<endStep>	39	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp21_float	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	38	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	260643806	</nodeID>
											<startStep>	27	</startStep>
											<endStep>	34	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	31	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1921291209	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp228	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	31	</fastestStepForAlap>
													<componentID>	1921291209	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1577233371	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	23127829	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp229	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	31	</fastestStepForAlap>
															<componentID>	23127829	</componentID>
															<type>	int	</type>
															<value>	13	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp229&nbsp;=&nbsp;32'sh0000000d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	14881896	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	38	</fastestStepForAlap>
											<componentID>	14881896	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1011923020	</nodeID>
					<startStep>	51	</startStep>
					<endStep>	51	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp245	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	44	</fastestStepForAlap>
					<componentID>	1170538671	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	2	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_setArray_ax_2_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_setArray_ax_2_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1467196547	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp246	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	1467196547	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1765130575	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1210474367	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp247	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	1210474367	</componentID>
									<type>	int	</type>
									<value>	14	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	1330098138	</nodeID>
							<startStep>	51	</startStep>
							<endStep>	51	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp248	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	1330098138	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1802123743	</nodeID>
									<startStep>	51	</startStep>
									<endStep>	51	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	1802123743	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	184391313	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	44	</fastestStepForAlap>
											<componentID>	184391313	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	245894970	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	51	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	38	</priority>
											<minPathToEnd>	38	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	998223962	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	998223962	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1007878970	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	70841254	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	70841254	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	923015540	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	923015540	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	1847798499	</nodeID>
									<startStep>	35	</startStep>
									<endStep>	40	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp22_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	1188353426	</nodeID>
											<startStep>	28	</startStep>
											<endStep>	35	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1058113682	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1058113682	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	404572567	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	717907167	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	717907167	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1302626923	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1302626923	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1802397343	</nodeID>
									<startStep>	36	</startStep>
									<endStep>	41	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp19_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	487819219	</nodeID>
											<startStep>	29	</startStep>
											<endStep>	36	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1832533134	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp246	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1832533134	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	173917864	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	312296681	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp247	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	312296681	</componentID>
															<type>	int	</type>
															<value>	14	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp247&nbsp;=&nbsp;32'sh0000000e&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	320284299	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	320284299	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1424193911	</nodeID>
					<startStep>	52	</startStep>
					<endStep>	52	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp263	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	44	</fastestStepForAlap>
					<componentID>	1927299787	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	574332715	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp264	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	574332715	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2018431387	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_setArray_l_3	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	1217025904	</componentID>
									<variableName>	l	</variableName>
									<type>	int	</type>
									<variableID>	3	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2124633297	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp265	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	2124633297	</componentID>
									<type>	int	</type>
									<value>	15	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Conditional>
							<nodeID>	353740363	</nodeID>
							<startStep>	52	</startStep>
							<endStep>	52	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp266	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	44	</fastestStepForAlap>
							<componentID>	353740363	</componentID>
							<condNode>
								<Binary>
									<nodeID>	1079546045	</nodeID>
									<startStep>	52	</startStep>
									<endStep>	52	</endStep>
									<destType>	boolean	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	44	</fastestStepForAlap>
									<componentID>	1079546045	</componentID>
									<op>	LT	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Literal>
											<nodeID>	1988528459	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp12	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	44	</fastestStepForAlap>
											<componentID>	1988528459	</componentID>
											<type>	int	</type>
											<value>	8	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp12&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</leftNode>

									<rightNode>
										<Binary>
											<nodeID>	2057295799	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	52	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp13	</destSignalName>
											<priority>	38	</priority>
											<minPathToEnd>	38	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	70398892	</componentID>
											<op>	%	</op>
											<ipcore>	DivInt_inst_0	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	336293446	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	336293446	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	2054471665	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	115713542	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	38	</priority>
															<minPathToEnd>	38	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	115713542	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1324799859	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp14	</destSignalName>
													<priority>	38	</priority>
													<minPathToEnd>	38	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1324799859	</componentID>
													<type>	int	</type>
													<value>	17	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp14&nbsp;=&nbsp;32'sh00000011&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;DivInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</condNode>
							<trueNode>
								<Binary>
									<nodeID>	800778117	</nodeID>
									<startStep>	37	</startStep>
									<endStep>	42	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp20_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	849705841	</componentID>
									<op>	*	</op>
									<ipcore>	MultFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	397796670	</nodeID>
											<startStep>	30	</startStep>
											<endStep>	37	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	652039579	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	652039579	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	220153612	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	7433103	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	7433103	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	374110595	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp8	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	374110595	</componentID>
											<type>	float	</type>
											<value>	80.12	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp8&nbsp;=&nbsp;32'h42a03d71&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</trueNode>
							<falseNode>
								<Binary>
									<nodeID>	1992135396	</nodeID>
									<startStep>	38	</startStep>
									<endStep>	43	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp18_float	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	39	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<Cast>
											<nodeID>	402060195	</nodeID>
											<startStep>	31	</startStep>
											<endStep>	38	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp7	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	32	</fastestStepForAlap>
											<componentID>	1013254397	</componentID>
											<castType>	float	</castType>
											<ipcore>	FixedToFloat_inst_0	</ipcore>
											<srcNode>
												<Binary>
													<nodeID>	1442143903	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp264	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	32	</fastestStepForAlap>
													<componentID>	1442143903	</componentID>
													<op>	+	</op>
													<ipcore>	notUsed	</ipcore>
													<leftNode>
														<VariableAccess>
															<nodeID>	1612137679	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_setArray_l_3	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	1217025904	</componentID>
															<variableName>	l	</variableName>
															<type>	int	</type>
															<variableID>	3	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_setArray_l_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	396796754	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp265	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	32	</fastestStepForAlap>
															<componentID>	396796754	</componentID>
															<type>	int	</type>
															<value>	15	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp265&nbsp;=&nbsp;32'sh0000000f&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;FixedToFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Cast>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1026320543	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp10	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	39	</fastestStepForAlap>
											<componentID>	1026320543	</componentID>
											<type>	float	</type>
											<value>	2000.07	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp10&nbsp;=&nbsp;32'h44fa023d&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</falseNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Conditional>
					</assignNode>
				</ArrayAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;l&quot;,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.modifyLoopVar_IndependentIterator)<br>private&nbsp;void&nbsp;setArray(double[]&nbsp;ax)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;l&nbsp;=&nbsp;0;&nbsp;l&nbsp;&lt;&nbsp;1024;&nbsp;l&nbsp;+=&nbsp;2)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ax[l]&nbsp;=&nbsp;(l&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;l&nbsp;*&nbsp;80.12&nbsp;:&nbsp;l&nbsp;+&nbsp;2000.07;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;this.ax[l&nbsp;+&nbsp;1]&nbsp;=&nbsp;((l&nbsp;+&nbsp;1)&nbsp;%&nbsp;17&nbsp;&gt;&nbsp;8)&nbsp;?&nbsp;(l&nbsp;+&nbsp;1)&nbsp;*&nbsp;80.12&nbsp;:&nbsp;(l&nbsp;+&nbsp;1)&nbsp;+&nbsp;2000.07;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArrayFast	</methodName>
	<totalPhaseNum>11	</totalPhaseNum>
	<totalStageNum>6	</totalStageNum>
	<totalStepNum>23	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--setArray(ax)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	780713497	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	326660909	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	setArray	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1221695831	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1927299787	</componentID>
							<variableName>	ax	</variableName>
							<type>	float	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;1024<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	950682650	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	844964870	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	15212479	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp281	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	15212479	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp281&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&nbsp;8<br>-->	</exprInStage>
				<Binary>
					<nodeID>	125580560	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp282	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	125580560	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<Literal>
							<nodeID>	1803530566	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp283	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1803530566	</componentID>
							<type>	int	</type>
							<value>	8	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp283&nbsp;=&nbsp;32'sh00000008&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	206545357	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	844964870	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	4	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--sumArrayFastSub(ax,&nbsp;tmp,&nbsp;i)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1074241547	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	882660100	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	sumArrayFastSub	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	51267224	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1927299787	</componentID>
							<variableName>	ax	</variableName>
							<type>	float	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	507291321	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	535153457	</componentID>
							<variableName>	tmp	</variableName>
							<type>	float	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	662638163	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	844964870	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	4	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&gt;&gt;=&nbsp;2<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	109412199	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	844964870	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	644826761	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp284	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	644826761	</componentID>
							<op>	SR	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1400889365	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFast_i_4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	844964870	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1884335494	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp285	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1884335494	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp285&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFast_i_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	9	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	16	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--(ax[0]&nbsp;+&nbsp;ax[1])&nbsp;+&nbsp;(ax[2]&nbsp;+&nbsp;ax[3])<br>-->	</exprInStage>
				<Cast>
					<nodeID>	1631672408	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	true	</destTypeIsReg>
					<destSignalName>	r_sys_tmp0_float	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1631672408	</componentID>
					<castType>	float	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<Binary>
							<nodeID>	1565431590	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	15	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp286	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<Binary>
									<nodeID>	202312705	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	8	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	true	</destTypeIsReg>
									<destSignalName>	r_sys_tmp0_float	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<ArrayAccess>
											<nodeID>	1085305349	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	2	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	true	</destTypeIsReg>
											<destSignalName>	r_sys_tmp0_float	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1927299787	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	float	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	903025	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intZero	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	903025	</componentID>
													<type>	int	</type>
													<value>	0	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</leftNode>

									<rightNode>
										<ArrayAccess>
											<nodeID>	144755646	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	3	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp287	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1927299787	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	float	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	1956653918	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1956653918	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	803019734	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	10	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp286	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	239817137	</componentID>
									<op>	+	</op>
									<ipcore>	AddFloat_inst_0	</ipcore>
									<leftNode>
										<ArrayAccess>
											<nodeID>	1065313315	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	4	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	true	</destTypeIsReg>
											<destSignalName>	r_sys_tmp0_float	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1927299787	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	float	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	1149720166	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp289	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1149720166	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp289&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</leftNode>

									<rightNode>
										<ArrayAccess>
											<nodeID>	288974256	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	5	</endStep>
											<destType>	float	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp287	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1927299787	</componentID>
											<variableName>	ax	</variableName>
											<isRead>	true	</isRead>
											<type>	float	</type>
											<variableID>	0	</variableID>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
											<offset>
												<Literal>
													<nodeID>	1329794725	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp291	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1329794725	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp291&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</offset>
										</ArrayAccess>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_float&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;double&nbsp;sumArrayFast()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;setArray(ax);<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;1024;&nbsp;i&nbsp;&gt;&nbsp;8;&nbsp;)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;sumArrayFastSub(ax,&nbsp;tmp,&nbsp;i);<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;i&nbsp;&gt;&gt;=&nbsp;2;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;(ax[0]&nbsp;+&nbsp;ax[1])&nbsp;+&nbsp;(ax[2]&nbsp;+&nbsp;ax[3]);<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArrayFastSub	</methodName>
	<totalPhaseNum>15	</totalPhaseNum>
	<totalStageNum>10	</totalStageNum>
	<totalStepNum>36	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	997628746	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1367690688	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1367690688	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	112435728	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	2081742010	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2081742010	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1034385146	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	414434456	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1741501893	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;num<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1110434771	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp292	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1110434771	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1444303767	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1741501893	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1405749928	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_num_7	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1971439249	</componentID>
							<variableName>	num	</variableName>
							<type>	int	</type>
							<variableID>	7	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_num_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	15	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--tmp[j]&nbsp;=&nbsp;this.ax[i]&nbsp;+&nbsp;ax[i&nbsp;+&nbsp;1]<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	454268380	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp296	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1994108941	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1386573733	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1359176305	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	892604996	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1838893477	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1278775713	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1278775713	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	367069215	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1759262321	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1759262321	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1366977151	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	367069215	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1004921251	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1004921251	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1900065549	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1319851153	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1319851153	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1379738608	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	892604996	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	738364350	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	738364350	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1529118084	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	950834139	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	950834139	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1243556846	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1994108941	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1149058118	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1149058118	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2046835402	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	622060121	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	622060121	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1014060051	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp306	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	454268380	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	877054565	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1243556846	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	328320947	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1204667086	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	363890486	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1379738608	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2021455193	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1406133211	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1406133211	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1970825689	</nodeID>
													<startStep>	1	</startStep>
													<endStep>	1	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1366977151	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	879583695	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	879583695	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2033219564	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1970825689	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1561421084	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1561421084	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	553992448	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1366977151	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1609463791	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1609463791	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	553917725	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	363890486	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	353594330	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	353594330	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	772653061	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1379738608	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	146382818	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	146382818	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1387246311	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	877054565	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	218793498	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	218793498	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	770317222	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1243556846	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1690126038	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1690126038	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1182121797	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp316	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	1014060051	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1549823782	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1387246311	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1059149611	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	635562094	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	308453680	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	553917725	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	155475902	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1743370162	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1743370162	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	555433066	</nodeID>
													<startStep>	2	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	2033219564	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	52126753	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	52126753	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2068493342	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	555433066	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1702321358	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1702321358	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2137918572	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2033219564	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	301058000	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	301058000	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	410333668	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	308453680	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	907967559	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	907967559	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	191968531	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	553917725	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	894662723	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	894662723	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2063372814	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1549823782	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1540953142	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1540953142	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	146674774	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1387246311	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1999183509	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1999183509	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	748094801	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp326	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	1182121797	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1860050869	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2063372814	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	955505904	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	305016262	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	364850045	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	410333668	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	968894130	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1982631356	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1982631356	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1728933440	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	2068493342	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	583098523	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	583098523	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1168994800	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1728933440	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2115200844	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	2115200844	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	736292670	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2068493342	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1070130676	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1070130676	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	510727907	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	364850045	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	311795890	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	311795890	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	493424550	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	410333668	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1552050783	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1552050783	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1981133419	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1860050869	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	175426398	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	175426398	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2043907502	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2063372814	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	804968702	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	804968702	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	2109482061	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp336	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	748094801	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1257470904	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1981133419	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	926913401	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	11	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	787155269	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1219340563	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	510727907	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	20399020	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1396429267	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1396429267	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2085396053	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1168994800	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	170860084	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	170860084	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	459795749	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2085396053	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1140991537	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1140991537	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1763278296	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1168994800	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	143992272	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	143992272	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2011528982	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1219340563	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2080029400	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	2080029400	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	167836287	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	510727907	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1178447098	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1178447098	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2066183452	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1257470904	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1534705774	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1534705774	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	373859501	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1981133419	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2066965832	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	2066965832	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1799264552	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp346	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	2109482061	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1522092057	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2066183452	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	975998935	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	12	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1134004759	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	300617388	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2011528982	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1594902372	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	633284350	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	633284350	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	681115918	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	459795749	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1427395316	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1427395316	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	693255375	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	681115918	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1444302650	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1444302650	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1386976509	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	459795749	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2126682225	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	2126682225	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	430334907	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	300617388	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2061342500	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	2061342500	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1777204096	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2011528982	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	119195349	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	119195349	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1861471639	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1522092057	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1212067177	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1212067177	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	183168397	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2066183452	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1167182228	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1167182228	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1716074298	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp356	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	1799264552	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1355347276	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1861471639	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	962624003	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	13	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1827305570	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	361079243	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	430334907	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2017534326	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	2080114599	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	2080114599	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1599775880	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	693255375	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	937954720	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	937954720	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1675010060	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1599775880	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	530949897	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	530949897	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	880365594	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	693255375	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	142210528	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	142210528	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2130528632	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	361079243	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	652387946	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	652387946	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1780190487	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	430334907	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	919345005	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	919345005	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	286658870	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1355347276	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1069807869	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1069807869	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1527761599	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1861471639	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1774710861	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1774710861	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1165067644	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp366	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	584297575	</componentID>
					<variableName>	tmp	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	6	</variableID>
					<dependence>	1716074298	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	535999362	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	2069154783	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	286658870	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1994861616	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp297	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1124483148	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp298	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1332174836	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1741501893	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	8	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2130528632	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	197965030	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp299	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1845503962	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	5	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	746090007	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp300	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	746090007	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	377732816	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1031026357	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	14	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1675010060	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	593777980	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	593777980	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	270002251	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1031026357	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	377732816	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	294886446	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp301	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	294886446	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1911724293	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_14	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1675010060	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1847349684	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1847349684	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	87570662	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1741501893	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	8	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1332174836	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	773818039	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp303	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	773818039	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	398815241	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_8	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1741501893	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	8	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2130528632	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	591293200	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp302	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	591293200	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp302&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1457977731	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	2069154783	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	535999362	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1443312647	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp305	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1443312647	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1927865264	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	2069154783	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	286658870	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	398226112	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	398226112	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	9	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1427220332	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1426434633	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1426434633	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1726925370	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	983803009	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	983803009	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1300574010	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	1271070174	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2047266581	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;num&nbsp;&gt;&gt;&nbsp;1<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1856577709	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp376	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1856577709	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	564164253	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2047266581	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Binary>
							<nodeID>	768298666	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp377	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	768298666	</componentID>
							<op>	SR	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2123993698	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_num_7	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1971439249	</componentID>
									<variableName>	num	</variableName>
									<type>	int	</type>
									<variableID>	7	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_num_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	341418205	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	0	</priority>
									<minPathToEnd>	0	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	341418205	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	13	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	15	</stepNum>
				<minCriticalPath>	15	</minCriticalPath>
				<exprInStage>	<!--ax[j]&nbsp;=&nbsp;this.tmp[i]&nbsp;+&nbsp;tmp[i&nbsp;+&nbsp;1]<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	139466651	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp381	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1111344480	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1799676934	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1701397401	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1641358802	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1889939499	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	782536916	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	782536916	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	908092984	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	152502859	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	152502859	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1167560342	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	908092984	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1628585355	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1628585355	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1954980470	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	856960190	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	856960190	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1904576548	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1641358802	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1974283701	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1974283701	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1016332910	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	422290132	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	422290132	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2144278836	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1111344480	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1971316345	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1971316345	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	536104499	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1614415528	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1614415528	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	25899251	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp391	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	139466651	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1497014863	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2144278836	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	410394189	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1925144006	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1906683140	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1904576548	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	872553446	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1987425206	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1987425206	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	694791804	</nodeID>
													<startStep>	1	</startStep>
													<endStep>	1	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1167560342	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1497261089	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1497261089	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	253747277	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	694791804	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1975445244	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1975445244	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1211033288	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1167560342	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2133948797	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2133948797	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	153042632	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1906683140	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1649590565	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1649590565	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	654743185	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1904576548	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	562503067	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	562503067	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	766032975	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1497014863	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	551747060	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	551747060	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	378449674	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2144278836	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1904592151	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1904592151	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	89039675	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp401	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	25899251	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1841199413	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	766032975	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1946664668	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	679713031	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1471393624	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	153042632	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1438443363	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1694187662	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1694187662	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	726359661	</nodeID>
													<startStep>	2	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	253747277	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1629772879	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1629772879	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	438859868	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	726359661	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1458957678	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1458957678	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	733412700	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	253747277	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2058598767	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	2058598767	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	760440152	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1471393624	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1042451367	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1042451367	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1308532943	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	153042632	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	133144074	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	133144074	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	74491544	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1841199413	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2143897454	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	2143897454	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2003880012	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	766032975	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	225325783	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	225325783	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1036765220	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp411	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	89039675	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	230740782	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	74491544	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1852340239	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	211966314	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1989952672	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	760440152	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	224239926	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	2114119444	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	2114119444	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1888555693	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	438859868	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1147229591	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1147229591	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1379553171	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1888555693	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1916691985	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1916691985	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1587486895	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	438859868	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	555413937	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	555413937	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1878109297	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1989952672	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1668311073	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1668311073	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1757708679	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	760440152	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1024719821	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1024719821	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1794666254	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	230740782	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1547908863	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1547908863	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1087360683	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	74491544	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	185163211	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	185163211	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	334282774	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp421	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	1036765220	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	473362066	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1794666254	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1516814774	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	11	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	327533081	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	847905106	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1878109297	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	39635050	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	6	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	426354780	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	4	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	426354780	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1739341068	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1379553171	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1557926912	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1557926912	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1956985760	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1739341068	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	200130868	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	200130868	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	640107274	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1379553171	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1537366295	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1537366295	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2139563008	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	847905106	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	21806441	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	21806441	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1428633897	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1878109297	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	35249772	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	35249772	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1884915079	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	473362066	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	88972209	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	88972209	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	707298351	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1794666254	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1241399112	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1241399112	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1391244779	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp431	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	334282774	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	849052117	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1884915079	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2137579751	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	12	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1048944394	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	915171735	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2139563008	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1013470331	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	7	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1703048760	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	5	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1703048760	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1478462104	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1956985760	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	2126786138	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	2126786138	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	29317051	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1478462104	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	957920994	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	957920994	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	93244599	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1956985760	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1646396730	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1646396730	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	663049515	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	915171735	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	580554322	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	580554322	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1358281533	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2139563008	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	886557521	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	886557521	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1130712561	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	849052117	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	803220424	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	803220424	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	643461126	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1884915079	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2070982037	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	2070982037	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	580145283	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp441	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	1391244779	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	926014001	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1130712561	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	703324998	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	13	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1033248298	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1251374844	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	663049515	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1549648037	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	8	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	252887043	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	252887043	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	402394288	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	29317051	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	614794013	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	614794013	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1299150774	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	402394288	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1360819569	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1360819569	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	593655633	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	29317051	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	361199869	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	361199869	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1897411861	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1251374844	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1816473524	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1816473524	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	842992116	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	663049515	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1218874353	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1218874353	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	774742138	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	926014001	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	897761605	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	897761605	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	459191413	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1130712561	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1721334620	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1721334620	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1718749603	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp451	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1845503962	</componentID>
					<variableName>	ax	</variableName>
					<isRead>	false	</isRead>
					<type>	float	</type>
					<variableID>	5	</variableID>
					<dependence>	580145283	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_ax_5_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_ax_5_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1222041824	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	11	</variableID>
							<isRead>	true	</isRead>
							<dependence>	774742138	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	323336060	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp382	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1175533510	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp383	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	535153457	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	1	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_tmp_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	342150170	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	2047266581	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	10	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1897411861	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1704184171	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp384	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	584297575	</componentID>
									<variableName>	tmp	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	6	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sumArrayFastSub_tmp_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sumArrayFastSub_tmp_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1233961958	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp385	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1233961958	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	949049027	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1658826904	</componentID>
													<variableName>	copy0_i	</variableName>
													<type>	int	</type>
													<variableID>	15	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1299150774	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1305950520	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1305950520	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1827517300	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1658826904	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	949049027	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1772141706	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp386	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1772141706	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	934952499	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_copy0_i_15	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1658826904	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1299150774	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	608805594	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	608805594	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_copy0_i_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1583524050	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	2047266581	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	10	</variableID>
					<isRead>	false	</isRead>
					<dependence>	342150170	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	523871079	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp388	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	523871079	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	18272053	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_i_10	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1897411861	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	8233250	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp387	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	8233250	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp387&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_i_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	937279342	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1193204385	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	11	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1222041824	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1061350249	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp390	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	1061350249	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1114462961	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArrayFastSub_j_11	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1193204385	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<isRead>	true	</isRead>
									<dependence>	774742138	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	426616393	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	426616393	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArrayFastSub_j_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.copyLoopVar)<br>private&nbsp;void&nbsp;sumArrayFastSub(double[]&nbsp;ax,&nbsp;double[]&nbsp;tmp,&nbsp;int&nbsp;num)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;num;&nbsp;i&nbsp;+=&nbsp;2,&nbsp;++j)&nbsp;tmp[j]&nbsp;=&nbsp;this.ax[i]&nbsp;+&nbsp;ax[i&nbsp;+&nbsp;1];<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;num&nbsp;&gt;&gt;&nbsp;1;&nbsp;i&nbsp;+=&nbsp;2,&nbsp;++j)&nbsp;ax[j]&nbsp;=&nbsp;this.tmp[i]&nbsp;+&nbsp;tmp[i&nbsp;+&nbsp;1];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	sumArray	</methodName>
	<totalPhaseNum>12	</totalPhaseNum>
	<totalStageNum>7	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--setArray(ax)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1841303465	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	326660909	</componentID>
					<defClass>	SumArrayFloat	</defClass>
					<objName>	this	</objName>
					<caleeName>	setArray	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1547982985	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1927299787	</componentID>
							<variableName>	ax	</variableName>
							<type>	float	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--double&nbsp;result&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	185645490	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_result_12	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1997494986	</componentID>
					<variableName>	result	</variableName>
					<type>	float	</type>
					<variableID>	12	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	286376151	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp461	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	286376151	</componentID>
							<type>	float	</type>
							<value>	0.0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp461&nbsp;=&nbsp;32'h0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;n&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	613116930	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_n_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1029704204	</componentID>
					<variableName>	n	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1815329102	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1815329102	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--n&nbsp;&lt;&nbsp;1024<br>-->	</exprInStage>
				<Binary>
					<nodeID>	936044385	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp462	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	936044385	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1780264420	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArray_n_13	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1029704204	</componentID>
							<variableName>	n	</variableName>
							<type>	int	</type>
							<variableID>	13	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	14453289	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp463	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	14453289	</componentID>
							<type>	int	</type>
							<value>	1024	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp463&nbsp;=&nbsp;32'sh00000400&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	8	</stepNum>
				<minCriticalPath>	8	</minCriticalPath>
				<exprInStage>	<!--result&nbsp;+=&nbsp;ax[n]<br>++n<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	250776112	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_result_12	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1997494986	</componentID>
					<variableName>	result	</variableName>
					<type>	float	</type>
					<variableID>	12	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2010545390	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp465	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	239817137	</componentID>
							<op>	+	</op>
							<ipcore>	AddFloat_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1431198970	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArray_result_12	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1997494986	</componentID>
									<variableName>	result	</variableName>
									<type>	float	</type>
									<variableID>	12	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	196758743	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	float	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp466	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1927299787	</componentID>
									<variableName>	ax	</variableName>
									<isRead>	true	</isRead>
									<type>	float	</type>
									<variableID>	0	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_ax_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1946860868	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_sumArray_n_13	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1029704204	</componentID>
											<variableName>	n	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;AddFloat_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1829762784	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_sumArray_n_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1029704204	</componentID>
					<variableName>	n	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1946860868	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	857285648	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp467	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	857285648	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	932098213	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_sumArray_n_13	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1029704204	</componentID>
									<variableName>	n	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2028944673	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	2028944673	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_n_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--result<br>-->	</exprInStage>
				<Cast>
					<nodeID>	580288398	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	float	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp468	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	580288398	</componentID>
					<castType>	float	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<VariableAccess>
							<nodeID>	1183864159	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	float	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_sumArray_result_12	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1997494986	</componentID>
							<variableName>	result	</variableName>
							<type>	float	</type>
							<variableID>	12	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp468&nbsp;=&nbsp;r_sumArray_result_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;double&nbsp;sumArray()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;setArray(ax);<br>&nbsp;&nbsp;&nbsp;&nbsp;double&nbsp;result&nbsp;=&nbsp;0;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;n&nbsp;=&nbsp;0;&nbsp;n&nbsp;&lt;&nbsp;1024;&nbsp;++n)&nbsp;result&nbsp;+=&nbsp;ax[n];<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;result;<br>}--></exprInMethod>
</METHOD>

	</CLASS>
