#Substrate Graph
# noVertices
40
# noArcs
116
# Vertices: id availableCpu routingCapacity isCenter
0 621 621 1
1 37 37 0
2 37 37 0
3 37 37 0
4 1603 1603 1
5 279 279 1
6 37 37 0
7 150 150 0
8 348 348 1
9 223 223 1
10 747 747 1
11 279 279 1
12 840 840 1
13 37 37 0
14 436 436 1
15 37 37 0
16 37 37 0
17 100 100 0
18 279 279 1
19 623 623 1
20 353 353 1
21 37 37 0
22 100 100 0
23 279 279 1
24 37 37 0
25 223 223 1
26 37 37 0
27 940 940 1
28 37 37 0
29 279 279 1
30 25 25 0
31 279 279 1
32 37 37 0
33 279 279 1
34 37 37 0
35 279 279 1
36 37 37 0
37 25 25 0
38 37 37 0
39 436 436 1
# Arcs: idS idT delay bandwidth
0 1 3 37
1 0 3 37
0 2 3 37
2 0 3 37
0 3 3 37
3 0 3 37
0 4 2 218
4 0 2 218
0 6 3 37
6 0 3 37
0 24 3 37
24 0 3 37
0 12 3 218
12 0 3 218
4 5 1 93
5 4 1 93
4 7 2 75
7 4 2 75
4 8 1 125
8 4 1 125
4 10 1 187
10 4 1 187
4 17 2 75
17 4 2 75
4 22 4 75
22 4 4 75
4 28 4 37
28 4 4 37
4 39 2 125
39 4 2 125
4 29 7 93
29 4 7 93
4 27 10 250
27 4 10 250
4 12 4 250
12 4 4 250
5 12 1 93
12 5 1 93
5 8 1 93
8 5 1 93
7 12 4 75
12 7 4 75
8 9 1 93
9 8 1 93
8 36 1 37
36 8 1 37
9 15 2 37
15 9 2 37
9 12 3 93
12 9 3 93
10 11 5 93
11 10 5 93
10 14 1 125
14 10 1 125
10 19 1 156
19 10 1 156
10 23 3 93
23 10 3 93
10 33 4 93
33 10 4 93
11 39 5 93
39 11 5 93
11 27 2 93
27 11 2 93
12 13 1 37
13 12 1 37
12 16 1 37
16 12 1 37
12 34 1 37
34 12 1 37
14 18 5 93
18 14 5 93
14 35 11 93
35 14 11 93
14 27 7 125
27 14 7 125
17 30 2 25
30 17 2 25
18 20 1 93
20 18 1 93
18 25 6 93
25 18 6 93
19 39 1 125
39 19 1 125
19 27 1 156
27 19 1 156
19 29 6 93
29 19 6 93
19 35 7 93
35 19 7 93
20 21 1 37
21 20 1 37
20 35 5 93
35 20 5 93
20 38 4 37
38 20 4 37
20 31 2 93
31 20 2 93
22 37 1 25
37 22 1 25
23 27 3 93
27 23 3 93
23 29 3 93
29 23 3 93
25 26 1 37
26 25 1 37
25 31 4 93
31 25 4 93
27 31 5 93
31 27 5 93
27 32 34 37
32 27 34 37
27 33 4 93
33 27 4 93
33 39 2 93
39 33 2 93
