"# RISC_V" 
# üíª Processeur Multicycle en VHDL

Ce projet impl√©mente un processeur multicycle bas√© sur une architecture MIPS simplifi√©e, con√ßu en VHDL. Il simule le fonctionnement d‚Äôun processeur capable d‚Äôex√©cuter des instructions de type R, I et de m√©moire, en utilisant des modules s√©par√©s interconnect√©s.

##  Structure du projet

Le projet est compos√© des fichiers suivants :

| Fichier VHDL       | Description du module                      |
|--------------------|--------------------------------------------|
| `pc.vhdl`          | Compteur de programme                      |
| `adder_pc.vhdl`    | Incr√©mentation de PC                       |
| `alu.vhdl`         | Unit√© arithm√©tique et logique              |
| `alu_control.vhdl` | G√©n√©ration des signaux de l'ALU            |
| `register_file.vhdl` | Registre g√©n√©ral pour les instructions   |
| `sign_extend.vhdl` | Extension de signe des instructions        |
| `instr_data_mem.vhdl` | M√©moire commune instruction/donn√©e      |
| `datapath.vhdl`    | Chemin de donn√©es du processeur            |
| `control.vhdl`     | Unit√© de contr√¥le principale               |
| `top.vhdl`         | Int√©gration de tous les modules            |
| `top_tb.vhdl`      | Banc de test complet pour simulation       |

## ‚öôÔ∏è Simulation

La simulation a √©t√© r√©alis√©e avec **ModelSim** et **GHDL**.

### Compilation avec ModelSim

Dans ModelSim, les fichiers ont √©t√© compil√©s dans cet ordre :

```tcl
vcom pc.vhdl
vcom adder_pc.vhdl
vcom alu.vhdl
vcom alu_control.vhdl
vcom register_file.vhdl
vcom sign_extend.vhdl
vcom instr_data_mem.vhdl
vcom datapath.vhdl
vcom control.vhdl
vcom top.vhdl
vcom top_tb.vhdl
vsim work.top_tb
run 500 ns

