<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:09:01.91</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0027832</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 소자 및 이의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHODE OF MANUFACTURING THE SAME</inventionTitleEng><openDate>2025.09.04</openDate><openNumber>10-2025-0131870</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 소자는 제1 불순물 영역, 제1 불순물 영역과 평면 상에서 제1 방향으로 제1 길이만큼 이격되는 제2 불순물 영역 및 제1 불순물 영역과 제2 불순물 영역 사이에 제1 채널 영역을 포함하고, 제1 불순물 영역과 제2 불순물 영역 사이에 제1 방향과 교차하는 제2 방향으로 볼록한 볼록부가 정의되는 제1 영역을 포함하고, 제3 불순물 영역, 제3 불순물 영역과 평면 상에서 제1 방향으로 제2 길이만큼 이격되는 제4 불순물 영역 및 제3 불순물 영역과 제4 불순물 영역 사이의 제2 채널 영역을 포함하고, 제3 불순물 영역과 제4 불순물 영역 사이에 제2 방향의 반대 방향으로 오목한 오목부가 정의되는 제2 영역을 포함하는 기판, 제1 영역의 제1 채널 영역 상에 배치되며, 볼록부를 커버하는 제1 게이트 전극 및 제2 영역의 제2 채널 영역 상에 배치되며, 오목부를 채우는 제2 게이트 전극을 포함하고, 제1 채널 영역의 제3 길이는 제1 길이보다 길고, 제2 채널 영역의 제4 길이는 제2 길이보다 길다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  제1 불순물 영역, 상기 제1 불순물 영역과 평면 상에서 제1 방향으로 제1 길이만큼 이격되는 제2 불순물 영역 및 상기 제1 불순물 영역과 상기 제2 불순물 영역 사이에 제1 채널 영역을 포함하고, 상기 제1 불순물 영역과 상기 제2 불순물 영역 사이에 상기 제1 방향과 교차하는 제2 방향으로 볼록한 볼록부가 정의되는 제1 영역을 포함하고, 제3 불순물 영역, 상기 제3 불순물 영역과 평면 상에서 상기 제1 방향으로 제2 길이만큼 이격되는 제4 불순물 영역 및 상기 제3 불순물 영역과 상기 제4 불순물 영역 사이의 제2 채널 영역을 포함하고, 상기 제3 불순물 영역과 상기 제4 불순물 영역 사이에 상기 제2 방향의 반대 방향으로 오목한 오목부가 정의되는 제2 영역을 포함하는 기판;상기 제1 영역의 상기 제1 채널 영역 상에 배치되며, 상기 볼록부를 커버하는 제1 게이트 전극; 및상기 제2 영역의 상기 제2 채널 영역 상에 배치되며, 상기 오목부를 채우는 제2 게이트 전극을 포함하고,상기 제1 채널 영역의 제3 길이는 상기 제1 길이보다 길고, 상기 제2 채널 영역의 제4 길이는 상기 제2 길이보다 긴 반도체 소자.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 영역 및 상기 제2 영역 사이에 소자 분리막을 더 포함하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제3 길이 및 상기 제4 길이 각각은 3um 이상인 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 단면 상에서 상기 제2 영역의 상기 오목부는 U자형 또는 V자형을 가지는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 제1 영역의 상기 제1 불순물 영역 및 상기 제2 불순물 영역은 P형으로 도핑되고,상기 제2 영역의 상기 제3 불순물 영역 및 상기 제4 불순물 영역은 N형으로 도핑되는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 내지 제4 불순물 영역은 P형 물질로 도핑되는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 내지 제4 불순물 영역은 N형 물질로 도핑되는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 제1 영역에서, 상기 기판 및 상기 제1 게이트 전극 사이에 배치되는 제1 절연막; 및상기 제2 영역에서, 상기 기판 및 상기 제2 게이트 전극 사이에 배치되는 제2 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서, 상기 제1 절연막은 상기 제1 게이트 전극과 평면 상에서 중첩하고, 상기 제2 절연막은 상기 제2 게이트 전극과 평면 상에서 중첩하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서, 상기 제1 채널 영역은 상기 제1 절연막 하부를 따라 위치하고,상기 제2 채널 영역은 상기 제2 절연막 하부를 따라 위치하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서, 상기 제1 영역의 상기 볼록부의 상면의 레벨은 상기 제2 영역의 상기 제3 불순물 영역의 상면의 레벨과 동일한 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 제1 불순물 영역 및 상기 제1 채널 영역 사이에 배치되고, 상기 제2 불순물 영역 및 상기 제1 채널 영역 사이에 배치되는 제1 저농도 불순물 영역들; 및상기 제3 불순물 영역 및 상기 제2 채널 영역 사이에 배치되고, 상기 제4 불순물 영역 및 상기 제2 채널 영역 사이에 배치되는 제2 저농도 불순물 영역들을 더 포함하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 저농도 불순물 영역들은 상기 제1 불순물 영역과 동일한 물질로 도핑되고,상기 제2 저농도 불순물 영역들은 상기 제3 불순물 영역과 동일한 물질로 도핑되는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서, 상기 제1 내지 제4 불순물 영역, 상기 제1 게이트 전극 및 상기 제2 게이트 전극 상에 배치되는 실리사이드를 더 포함하는 것을 특징으로 하는 반도체 소자.</claim></claimInfo><claimInfo><claim>15. 제1 영역 및 상기 제1 영역과 제1 방향을 따라 인접하는 제2 영역을 포함하는 기판을 제공하는 단계;상기 제1 영역 및 상기 제2 영역 사이에 소자 분리막을 형성하는 단계;상기 기판의 일부를 식각하여 상기 제1 영역의 중앙부에 상기 제1 방향과 교차하는 제2 방향으로 볼록한 볼록부를 형성하고, 상기 제2 영역의 중앙부에 상기 제2 방향의 반대 방향으로 오목한 오목부를 형성하는 단계; 및상기 제1 영역의 상기 볼록부를 커버하는 제1 게이트 전극을 형성하고, 상기 제2 영역의 상기 오목부를 채우는 제2 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 오목부 및 상기 볼록부를 형성하는 단계 후에,상기 제1 영역에 형성되고, 상기 기판 및 상기 제1 게이트 전극 사이에 형성되는 제1 절연막 및 상기 제2 영역에 형성되고 상기 기판 및 상기 제2 게이트 전극 사이에 형성되는 제2 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 절연막 하부에 정의되는 제1 채널 영역의 길이 및 상기 제2 절연막 하부에 정의되는 제2 채널 영역의 길이 각각은 적어도 3um 이상이 될 수 있도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서,상기 기판을 제공하는 단계 후에,상기 제1 영역의 적어도 일부에 불순물을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 불순물은 N형 물질인 것을 특징으로 하는 반도체 소자의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제15 항에 있어서, 상기 기판은 P형 물질로 도핑된 것을 특징으로 하는 반도체 소자의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>HWANG Jung Hwan</engName><name>황정환</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.27</receiptDate><receiptNumber>1-1-2024-0223097-58</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240027832.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932b604cd1321b4c67a33b757f320040743037f8ce350b288c1cabf6021250cff545d65434fdf9e340c022ec3b072124213fe7310a288f3977</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf84c4e3b6f813e5f167e8d06d56e04c053978071251780ca188e1201cffc19265591fccacebf0840e82f545a7d8d61a50aae2fd2c91d7c919</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>