Fitter report for gpu
Wed Sep 24 21:37:09 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. |core_RAM_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Sep 24 21:37:09 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; gpu                                         ;
; Top-level Entity Name              ; core_RAM_dut                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,815 / 8,064 ( 23 % )                      ;
;     Total combinational functions  ; 1,656 / 8,064 ( 21 % )                      ;
;     Dedicated logic registers      ; 824 / 8,064 ( 10 % )                        ;
; Total registers                    ; 824                                         ;
; Total pins                         ; 21 / 250 ( 8 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,224 / 387,072 ( 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 4 / 48 ( 8 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 22          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.49        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.6%      ;
;     Processor 3            ;  10.3%      ;
;     Processor 4            ;  10.0%      ;
;     Processor 5            ;   9.9%      ;
;     Processor 6            ;   9.9%      ;
;     Processor 7            ;   9.9%      ;
;     Processor 8            ;   9.9%      ;
;     Processors 9-16        ;   9.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                         ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAA            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1                 ; DATAB            ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~_Duplicate_1                                            ; Q                ;                       ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                          ;                  ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a0  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a1  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a2  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a3  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a4  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a5  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a6  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a7  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a8  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a9  ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a10 ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a11 ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a12 ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a13 ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a14 ; PORTADATAOUT     ;                       ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a15 ; PORTADATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a0          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a1          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a2          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a3          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a4          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a5          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a6          ; PORTBDATAOUT     ;                       ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a7          ; PORTBDATAOUT     ;                       ;
+-------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2532 ) ; 0.00 % ( 0 / 2532 )        ; 0.00 % ( 0 / 2532 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2532 ) ; 0.00 % ( 0 / 2532 )        ; 0.00 % ( 0 / 2532 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2516 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,815 / 8,064 ( 23 % )   ;
;     -- Combinational with no register       ; 991                      ;
;     -- Register only                        ; 159                      ;
;     -- Combinational with a register        ; 665                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1072                     ;
;     -- 3 input functions                    ; 334                      ;
;     -- <=2 input functions                  ; 250                      ;
;     -- Register only                        ; 159                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1471                     ;
;     -- arithmetic mode                      ; 185                      ;
;                                             ;                          ;
; Total registers*                            ; 824 / 9,287 ( 9 % )      ;
;     -- Dedicated logic registers            ; 824 / 8,064 ( 10 % )     ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 155 / 504 ( 31 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 21 / 250 ( 8 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 2 / 42 ( 5 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )            ;
; Total block memory bits                     ; 4,224 / 387,072 ( 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 387,072 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global signals                              ; 1                        ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 7.6% / 7.1% / 8.3%       ;
; Peak interconnect usage (total/H/V)         ; 21.2% / 18.9% / 24.2%    ;
; Maximum fan-out                             ; 830                      ;
; Highest non-global fan-out                  ; 482                      ;
; Total fan-out                               ; 8949                     ;
; Average fan-out                             ; 3.32                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1815 / 8064 ( 23 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 991                  ; 0                              ;
;     -- Register only                        ; 159                  ; 0                              ;
;     -- Combinational with a register        ; 665                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1072                 ; 0                              ;
;     -- 3 input functions                    ; 334                  ; 0                              ;
;     -- <=2 input functions                  ; 250                  ; 0                              ;
;     -- Register only                        ; 159                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1471                 ; 0                              ;
;     -- arithmetic mode                      ; 185                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 824                  ; 0                              ;
;     -- Dedicated logic registers            ; 824 / 8064 ( 10 % )  ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 155 / 504 ( 31 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 21                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 48 ( 8 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 4224                 ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M9K                                         ; 2 / 42 ( 4 % )       ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9017                 ; 8                              ;
;     -- Registered Connections               ; 3663                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 20                   ; 0                              ;
;     -- Output Ports                         ; 1                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; block_id[0]  ; J22   ; 6        ; 31           ; 11           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[1]  ; G20   ; 6        ; 31           ; 12           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[2]  ; J3    ; 1A       ; 10           ; 19           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[3]  ; G19   ; 6        ; 31           ; 12           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[4]  ; L9    ; 1B       ; 10           ; 15           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[5]  ; D1    ; 1B       ; 10           ; 17           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[6]  ; Y10   ; 3        ; 17           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; block_id[7]  ; E8    ; 8        ; 6            ; 10           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clock        ; M8    ; 2        ; 0            ; 6            ; 14           ; 830                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; enable       ; F22   ; 6        ; 31           ; 12           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset        ; L22   ; 5        ; 31           ; 7            ; 14           ; 482                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; start        ; M15   ; 6        ; 31           ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[0] ; C20   ; 6        ; 31           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[1] ; E21   ; 6        ; 31           ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[2] ; N21   ; 5        ; 31           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[3] ; Y16   ; 4        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[4] ; AB14  ; 4        ; 22           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[5] ; T18   ; 5        ; 31           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[6] ; AA13  ; 4        ; 22           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; thread_id[7] ; R13   ; 4        ; 22           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; done ; G22   ; 6        ; 31           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 1B       ; 6 / 20 ( 30 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 36 ( 3 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 5        ; 3 / 28 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 42 ( 19 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 5 / 36 ( 14 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 209        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 213        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; thread_id[6]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; thread_id[4]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 215        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; thread_id[0]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 23         ; 1B       ; block_id[5]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 187        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; block_id[7]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 180        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; thread_id[1]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 159        ; 6        ; enable                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; block_id[3]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 156        ; 6        ; block_id[1]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; done                                           ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; block_id[2]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 210        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 153        ; 6        ; block_id[0]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 186        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 30         ; 1B       ; block_id[4]                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; reset                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; clock                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; start                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 145        ; 5        ; thread_id[2]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; thread_id[7]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; thread_id[5]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; block_id[6]                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; thread_id[3]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; done         ; Incomplete set of assignments ;
; clock        ; Incomplete set of assignments ;
; reset        ; Incomplete set of assignments ;
; start        ; Incomplete set of assignments ;
; enable       ; Incomplete set of assignments ;
; block_id[1]  ; Incomplete set of assignments ;
; thread_id[1] ; Incomplete set of assignments ;
; block_id[0]  ; Incomplete set of assignments ;
; thread_id[0] ; Incomplete set of assignments ;
; block_id[3]  ; Incomplete set of assignments ;
; block_id[2]  ; Incomplete set of assignments ;
; block_id[5]  ; Incomplete set of assignments ;
; block_id[4]  ; Incomplete set of assignments ;
; block_id[7]  ; Incomplete set of assignments ;
; block_id[6]  ; Incomplete set of assignments ;
; thread_id[3] ; Incomplete set of assignments ;
; thread_id[5] ; Incomplete set of assignments ;
; thread_id[7] ; Incomplete set of assignments ;
; thread_id[4] ; Incomplete set of assignments ;
; thread_id[2] ; Incomplete set of assignments ;
; thread_id[6] ; Incomplete set of assignments ;
; done         ; Missing location assignment   ;
; clock        ; Missing location assignment   ;
; reset        ; Missing location assignment   ;
; start        ; Missing location assignment   ;
; enable       ; Missing location assignment   ;
; block_id[1]  ; Missing location assignment   ;
; thread_id[1] ; Missing location assignment   ;
; block_id[0]  ; Missing location assignment   ;
; thread_id[0] ; Missing location assignment   ;
; block_id[3]  ; Missing location assignment   ;
; block_id[2]  ; Missing location assignment   ;
; block_id[5]  ; Missing location assignment   ;
; block_id[4]  ; Missing location assignment   ;
; block_id[7]  ; Missing location assignment   ;
; block_id[6]  ; Missing location assignment   ;
; thread_id[3] ; Missing location assignment   ;
; thread_id[5] ; Missing location assignment   ;
; thread_id[7] ; Missing location assignment   ;
; thread_id[4] ; Missing location assignment   ;
; thread_id[2] ; Missing location assignment   ;
; thread_id[6] ; Missing location assignment   ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                   ; Entity Name              ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |core_RAM_dut                                   ; 1815 (1)    ; 824 (0)                   ; 0 (0)         ; 4224        ; 2    ; 1          ; 4            ; 4       ; 0         ; 21   ; 0            ; 991 (1)      ; 159 (0)           ; 665 (0)          ; 0          ; |core_RAM_dut                                                                                                                                                         ; core_RAM_dut             ; work         ;
;    |core:core|                                  ; 1693 (0)    ; 761 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 4       ; 0         ; 0    ; 0            ; 932 (0)      ; 148 (0)           ; 613 (0)          ; 0          ; |core_RAM_dut|core:core                                                                                                                                               ; core                     ; work         ;
;       |decoder:decoder_block|                   ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; 0          ; |core_RAM_dut|core:core|decoder:decoder_block                                                                                                                         ; decoder                  ; work         ;
;       |fetcher:fetcher_block|                   ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 27 (27)          ; 0          ; |core_RAM_dut|core:core|fetcher:fetcher_block                                                                                                                         ; fetcher                  ; work         ;
;       |scheduler:scheduler_block|               ; 22 (22)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (12)          ; 0          ; |core_RAM_dut|core:core|scheduler:scheduler_block                                                                                                                     ; scheduler                ; work         ;
;       |thread_struct:\threads:0:thread|         ; 573 (0)     ; 194 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 379 (0)      ; 112 (0)           ; 82 (0)           ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 130 (57)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 113 (45)     ; 0 (0)             ; 17 (12)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 5 (5)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 41 (41)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 28 (28)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |pc_nzp:pc_nzp_block|                  ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp                   ; work         ;
;          |rf:rf_block|                          ; 376 (376)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (232)    ; 112 (112)         ; 32 (32)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:0:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:1:thread|         ; 355 (0)     ; 171 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 184 (0)      ; 12 (0)            ; 159 (0)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 109 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 95 (26)      ; 0 (0)             ; 14 (10)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 4 (4)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 15 (15)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 228 (228)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 8 (8)             ; 136 (136)        ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:1:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:2:thread|         ; 345 (0)     ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 176 (0)      ; 12 (0)            ; 157 (0)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 109 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 95 (27)      ; 0 (0)             ; 14 (9)           ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 5 (5)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 226 (226)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 8 (8)             ; 137 (137)        ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:2:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:3:thread|         ; 346 (0)     ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 178 (0)      ; 12 (0)            ; 156 (0)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 109 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 96 (27)      ; 0 (0)             ; 13 (9)           ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 4 (4)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 12 (12)          ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 225 (225)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 8 (8)             ; 136 (136)        ; 0          ; |core_RAM_dut|core:core|thread_struct:\threads:3:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;    |prog_mem_with_controller:progmem|           ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 12 (0)           ; 0          ; |core_RAM_dut|prog_mem_with_controller:progmem                                                                                                                        ; prog_mem_with_controller ; work         ;
;       |mem_controller_2:cont|                   ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 12 (12)          ; 0          ; |core_RAM_dut|prog_mem_with_controller:progmem|mem_controller_2:cont                                                                                                  ; mem_controller_2         ; work         ;
;       |prog_mem_rom:prog_mem|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem                                                                                                  ; prog_mem_rom             ; work         ;
;          |altsyncram:rom_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0                                                                             ; altsyncram               ; work         ;
;             |altsyncram_ff61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated                                              ; altsyncram_ff61          ; work         ;
;    |ram_with_controller:ram|                    ; 110 (0)     ; 49 (0)                    ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 9 (0)             ; 44 (0)           ; 0          ; |core_RAM_dut|ram_with_controller:ram                                                                                                                                 ; ram_with_controller      ; work         ;
;       |data_mem_ram:ram|                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |core_RAM_dut|ram_with_controller:ram|data_mem_ram:ram                                                                                                                ; data_mem_ram             ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0                                                                                     ; altsyncram               ; work         ;
;             |altsyncram_c4g1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |core_RAM_dut|ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated                                                      ; altsyncram_c4g1          ; work         ;
;       |mem_controller_2:cont|                   ; 106 (106)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 5 (5)             ; 44 (44)          ; 0          ; |core_RAM_dut|ram_with_controller:ram|mem_controller_2:cont                                                                                                           ; mem_controller_2         ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; done         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; start        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; enable       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; block_id[1]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; thread_id[1] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; block_id[0]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; thread_id[0] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; block_id[3]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; block_id[2]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; block_id[5]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; block_id[4]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; block_id[7]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; block_id[6]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; thread_id[3] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; thread_id[5] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; thread_id[7] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; thread_id[4] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; thread_id[2] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; thread_id[6] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; clock                                                                                               ;                   ;         ;
; reset                                                                                               ;                   ;         ;
;      - core:core|scheduler:scheduler_block|done                                                     ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_en[0]                                ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[0]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[1]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[2]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[3]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[4]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[5]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[6]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_data[7]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[0]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[1]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[2]                              ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[3]                              ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|decoded_ret                                                  ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|core_state[0]                                            ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[0]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[1]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[2]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[3]                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[0]                         ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[1]                         ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]                         ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[1]                         ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|fetcher_state[0]                                             ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|fetcher_state[1]                                             ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_valid                                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_valid                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_valid                       ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|mem_write_enable                                             ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|mem_read_enable                                              ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[0]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[1]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[2]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[3]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[4]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[5]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[6]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[7]                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][0]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[15][0]                       ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|reg_write_enable                                             ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][1]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][2]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][2]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][3]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][3]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][4]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][4]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][5]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][5]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][6]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][6]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][7]                        ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[13][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[13][7]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[13][7]                       ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|pc_out_mux                                                   ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[0]                           ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|reg_input_mux[1]                                             ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[0]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[0]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[0]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[1]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[1]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[1]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[1]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[2]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[2]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[2]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[2]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[3]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[3]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[3]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[3]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[4]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[4]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[4]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[4]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[5]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[5]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[5]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[5]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[6]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[6]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[6]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[6]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_out[7]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|alu:alu_block|alu_out[7]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|alu:alu_block|alu_out[7]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|alu:alu_block|alu_out[7]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_nzp[0]                           ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|nzp_write_enable                                             ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_nzp[1]                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|alu:alu_block|alu_nzp[2]                           ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|alu_select[0]                                                ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|alu_select[1]                                                ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[15][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[15][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[15][0]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|decoded_ret~0                                                ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|core_state[2]~1                                          ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|core_state[1]~4                                          ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~0                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction[14]~1                                            ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~2                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~3                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~4                                                ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[0]~7                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]~3                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_completed                           ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|completed_ren[0]                      ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|n_completed                                    ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|completed_wen[0]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|completed_ren[0]                               ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_rens[0]                      ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_wens[0]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_rens[0]                               ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~0                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[0]~1                    ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~2                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~3                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~4                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~5                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~6                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~7                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr~8                       ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|\read_requests:consumer_req_stored[0] ; 0                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_filled~0                            ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|\read_requests:consumer_req_stored[0]          ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|completed_requests[0][1]                       ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|completed_requests[0][0]                       ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|\read_requests:consumer_req_stored[1]          ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|n_filled~4                                     ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|n_filled~5                                     ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|n_filled~6                                     ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_wens[1]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_rens[1]                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~0                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address[6]~1                                        ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~2                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~3                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~4                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~5                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~6                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~7                                           ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|mem_read_address~8                                           ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[0][1]                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[0][0]                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_wens[2]                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_rens[2]                               ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~0                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc[3]~1                                          ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~2                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~3                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~4                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~5                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~6                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~7                                             ; 0                 ; 6       ;
;      - core:core|scheduler:scheduler_block|current_pc~8                                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[1][1]                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[1][0]                             ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[1]~1                    ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[2][1]                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[2][0]                             ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|consumer_ids[3][0]~13                          ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~0                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|nzp_instr~0                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|nzp_instr~1                                                  ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp~0                          ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[0]~1                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp~2                          ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|nzp_instr~2                                                  ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp~3                          ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~1                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~2                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~3                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~4                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~5                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~6                                                  ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|immediate~7                                                  ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~5                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~6                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~7                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~8                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~9                                                ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~10                                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~11                                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~12                                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~13                                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~14                                               ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~15                                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~0                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][1]~9                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][7]~10                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][5]~11                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][1]~12                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][4]~13                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][5]~14                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][2]~15                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][3]~16                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][7]~17                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][3]~18                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][4]~19                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][0]~20                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]~24                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][1]~25                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][4]~26                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[15][3]~38                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~0                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[0]~1                         ; 0                 ; 6       ;
;      - core:core|decoder:decoder_block|rd_address~0                                                 ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~2                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~3                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~4                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~5                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~6                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~7                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out~8                            ; 0                 ; 6       ;
;      - core:core|fetcher:fetcher_block|instruction~16                                               ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[1]~0                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[4]~1                  ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_addr~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_addr~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_addr~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_addr~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr~3                     ; 0                 ; 6       ;
;      - ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[3]~2                             ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~1                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~4                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~2                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~4                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~5                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~3                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~5                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~4                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~6                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~4                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~5                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~6                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~7                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~5                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~7                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~6                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~8                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~6                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data~7                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data~8                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data~9                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data~7                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[3]~0                   ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[0][2]~6                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~12                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[15][2]~16                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~12                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~15                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data[3]~10                 ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[1]~4                   ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~39                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~38                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~37                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~39                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~40                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~38                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_valid~3                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT                    ; 0                 ; 6       ;
; start                                                                                               ;                   ;         ;
;      - core:core|scheduler:scheduler_block|core_state~8                                             ; 0                 ; 6       ;
; enable                                                                                              ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[0]~6                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_valid~2                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_valid~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_valid~0                     ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[1]~0                    ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[0]~1                       ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~0                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][4]~8                      ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]~24                    ; 0                 ; 6       ;
; block_id[1]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux126~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~23                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~7                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~8                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~9                            ; 0                 ; 6       ;
; thread_id[1]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~30                           ; 1                 ; 6       ;
; block_id[0]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux127~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~33                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~10                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~8                            ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~10                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~11                           ; 0                 ; 6       ;
; thread_id[0]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~35                           ; 1                 ; 6       ;
; block_id[3]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux124~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~37                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~19                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~20                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~19                           ; 0                 ; 6       ;
; block_id[2]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux125~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~40                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~14                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~13                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~15                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~14                           ; 0                 ; 6       ;
; block_id[5]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux122~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~43                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~23                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~24                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~23                           ; 0                 ; 6       ;
; block_id[4]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux123~0                               ; 1                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~45                           ; 1                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~28                           ; 1                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~26                           ; 1                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~28                           ; 1                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~27                           ; 1                 ; 6       ;
; block_id[7]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux120~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~47                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~32                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~32                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~31                           ; 0                 ; 6       ;
; block_id[6]                                                                                         ;                   ;         ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|Mux121~0                               ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:0:thread|rf:rf_block|registers~49                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers~36                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~35                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers~37                           ; 0                 ; 6       ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers~35                           ; 0                 ; 6       ;
; thread_id[3]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[15][1]                       ; 1                 ; 6       ;
; thread_id[5]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
; thread_id[7]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[15][1]                       ; 0                 ; 6       ;
; thread_id[4]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:2:thread|rf:rf_block|registers[15][0]                       ; 1                 ; 6       ;
; thread_id[2]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:1:thread|rf:rf_block|registers[15][0]                       ; 1                 ; 6       ;
; thread_id[6]                                                                                        ;                   ;         ;
;      - core:core|thread_struct:\threads:3:thread|rf:rf_block|registers[15][0]                       ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clock                                                                           ; PIN_M8             ; 830     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; core:core|decoder:decoder_block|decoded_ret~0                                   ; LCCOMB_X30_Y13_N26 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|decoder:decoder_block|reg_input_mux[1]                                ; FF_X27_Y12_N5      ; 175     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:core|fetcher:fetcher_block|instruction[14]~1                               ; LCCOMB_X23_Y10_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|fetcher:fetcher_block|mem_read_address[6]~1                           ; LCCOMB_X23_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|scheduler:scheduler_block|current_pc[3]~1                             ; LCCOMB_X30_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[0]~1            ; LCCOMB_X23_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[0]~7          ; LCCOMB_X24_Y13_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[1]~4      ; LCCOMB_X24_Y13_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data[3]~10    ; LCCOMB_X24_Y13_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[1]~1       ; LCCOMB_X30_Y13_N22 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[0]~1          ; LCCOMB_X27_Y12_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[0][4]~19        ; LCCOMB_X22_Y15_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[10][1]~9        ; LCCOMB_X20_Y16_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[11][1]~12       ; LCCOMB_X20_Y16_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[12][4]~26       ; LCCOMB_X22_Y15_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]~24       ; LCCOMB_X23_Y15_N6  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[14][1]~25       ; LCCOMB_X22_Y15_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[15][1]~50       ; LCCOMB_X22_Y8_N18  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[15][3]~38       ; LCCOMB_X20_Y14_N8  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[1][3]~18        ; LCCOMB_X22_Y15_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[2][7]~17        ; LCCOMB_X16_Y16_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[3][0]~20        ; LCCOMB_X22_Y15_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[4][2]~15        ; LCCOMB_X20_Y16_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[5][4]~13        ; LCCOMB_X16_Y13_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[6][5]~14        ; LCCOMB_X20_Y16_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[7][3]~16        ; LCCOMB_X22_Y13_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[8][5]~11        ; LCCOMB_X20_Y16_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:0:thread|rf:rf_block|registers[9][7]~10        ; LCCOMB_X22_Y13_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]~3          ; LCCOMB_X17_Y13_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[4]~1     ; LCCOMB_X17_Y13_N20 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[3]~0      ; LCCOMB_X17_Y13_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:core|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~0              ; LCCOMB_X17_Y13_N26 ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[12]~0 ; LCCOMB_X23_Y10_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[0]~1       ; LCCOMB_X24_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_ids[3][0]~13             ; LCCOMB_X29_Y11_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:ram|mem_controller_2:cont|consumer_read_data[0]~1           ; LCCOMB_X27_Y13_N22 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:ram|mem_controller_2:cont|mem_read_addr[3]~2                ; LCCOMB_X22_Y13_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:ram|mem_controller_2:cont|mem_write_addr[1]~0               ; LCCOMB_X22_Y13_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:ram|mem_controller_2:cont|mem_write_en[0]                   ; FF_X22_Y13_N17     ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                                           ; PIN_L22            ; 482     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_M8   ; 830     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                       ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; db/gpu.ram0_prog_mem_rom_f0ea5c10.hdl.mif ; M9K_X26_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                      ; M9K_X26_Y13_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |core_RAM_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 4           ; 2                   ; 48                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 24                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 24                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 48                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                        ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y15_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y15_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y10_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X21_Y10_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:core|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X21_Y10_N1 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,195 / 27,275 ( 12 % ) ;
; C16 interconnects     ; 10 / 1,240 ( < 1 % )    ;
; C4 interconnects      ; 1,768 / 20,832 ( 8 % )  ;
; Direct links          ; 370 / 27,275 ( 1 % )    ;
; Global clocks         ; 1 / 10 ( 10 % )         ;
; Local interconnects   ; 846 / 8,064 ( 10 % )    ;
; R24 interconnects     ; 23 / 1,320 ( 2 % )      ;
; R4 interconnects      ; 2,066 / 28,560 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.71) ; Number of LABs  (Total = 155) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 12                            ;
; 3                                           ; 3                             ;
; 4                                           ; 7                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 4                             ;
; 13                                          ; 14                            ;
; 14                                          ; 13                            ;
; 15                                          ; 14                            ;
; 16                                          ; 61                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.10) ; Number of LABs  (Total = 155) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 136                           ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 40                            ;
; 1 Sync. load                       ; 24                            ;
; 2 Clock enables                    ; 85                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.59) ; Number of LABs  (Total = 155) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 11                            ;
; 3                                            ; 1                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 12                            ;
; 17                                           ; 10                            ;
; 18                                           ; 11                            ;
; 19                                           ; 6                             ;
; 20                                           ; 7                             ;
; 21                                           ; 4                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 5                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.05) ; Number of LABs  (Total = 155) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 11                            ;
; 3                                               ; 13                            ;
; 4                                               ; 6                             ;
; 5                                               ; 8                             ;
; 6                                               ; 6                             ;
; 7                                               ; 7                             ;
; 8                                               ; 17                            ;
; 9                                               ; 15                            ;
; 10                                              ; 9                             ;
; 11                                              ; 4                             ;
; 12                                              ; 4                             ;
; 13                                              ; 9                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 3                             ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 7                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.41) ; Number of LABs  (Total = 155) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 0                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 7                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 2                             ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 6                             ;
; 20                                           ; 3                             ;
; 21                                           ; 9                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 7                             ;
; 30                                           ; 3                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
; 33                                           ; 5                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 1            ; 0            ; 0            ; 20           ; 0            ; 1            ; 20           ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 20           ; 21           ; 21           ; 1            ; 21           ; 20           ; 1            ; 21           ; 21           ; 21           ; 20           ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; block_id[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; thread_id[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                             ;
+-------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                         ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[0] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a1~porta_address_reg0  ; 0.406             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[4] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a5~porta_address_reg0  ; 0.126             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[1] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a2~porta_address_reg0  ; 0.125             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[3] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a4~porta_address_reg0  ; 0.125             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[5] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a12~porta_address_reg0 ; 0.125             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[7] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a14~porta_address_reg0 ; 0.125             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[2] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a3~porta_address_reg0  ; 0.125             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[6] ; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ram_block1a13~porta_address_reg0 ; 0.125             ;
; ram_with_controller:ram|data_mem_ram:ram|read_address_reg[1]            ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a2~portb_address_reg0          ; 0.061             ;
; ram_with_controller:ram|data_mem_ram:ram|read_address_reg[3]            ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a0~portb_address_reg0          ; 0.061             ;
; ram_with_controller:ram|data_mem_ram:ram|read_address_reg[0]            ; ram_with_controller:ram|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_c4g1:auto_generated|ram_block1a1~portb_address_reg0          ; 0.060             ;
+-------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M08DAF484C8G for design "gpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8GES is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 21 pins of 21 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'sim_src/test.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clock~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L20n, DIFFOUT_L20n, High_Speed)) File: C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/mem_sim/core_RAM_dut.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type Block RAM
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 64 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 20 (unused VREF, 2.5V VCCIO, 19 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6549 megabytes
    Info: Processing ended: Wed Sep 24 21:37:11 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.fit.smsg.


