<!-- IBM_PROLOG_BEGIN_TAG                                                   -->
<!-- This is an automatically generated prolog.                             -->
<!--                                                                        -->
<!-- $Source: src/usr/targeting/common/xmltohb/target_types.xml $           -->
<!--                                                                        -->
<!-- OpenPOWER HostBoot Project                                             -->
<!--                                                                        -->
<!-- Contributors Listed Below - COPYRIGHT 2012,2016                        -->
<!-- [+] Google Inc.                                                        -->
<!-- [+] International Business Machines Corp.                              -->
<!--                                                                        -->
<!--                                                                        -->
<!-- Licensed under the Apache License, Version 2.0 (the "License");        -->
<!-- you may not use this file except in compliance with the License.       -->
<!-- You may obtain a copy of the License at                                -->
<!--                                                                        -->
<!--     http://www.apache.org/licenses/LICENSE-2.0                         -->
<!--                                                                        -->
<!-- Unless required by applicable law or agreed to in writing, software    -->
<!-- distributed under the License is distributed on an "AS IS" BASIS,      -->
<!-- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or        -->
<!-- implied. See the License for the specific language governing           -->
<!-- permissions and limitations under the License.                         -->
<!--                                                                        -->
<!-- IBM_PROLOG_END_TAG                                                     -->

<attributes>

<!-- =====================================================================
     HOST BOOT TARGETS
     Contains the definition of the different types of targets
     ================================================================= -->

<targetType>
    <id>base</id>
    <attribute><id>CLASS</id></attribute>
    <attribute><id>TYPE</id></attribute>
    <attribute><id>MODEL</id></attribute>
    <attribute><id>HUID</id></attribute>
    <attribute><id>PHYS_PATH</id></attribute>
    <attribute><id>AFFINITY_PATH</id></attribute>
    <attribute><id>PRIMARY_CAPABILITIES</id></attribute>
    <attribute><id>HWAS_STATE</id></attribute>
    <attribute><id>HWAS_STATE_CHANGED_FLAG</id></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id></attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>0</default></attribute>
    <attribute><id>RESOURCE_IS_CRITICAL</id><default>0</default></attribute>
    <attribute><id>ORDINAL_ID</id></attribute>
    <attribute><id>FAPI_POS</id></attribute>
    <attribute><id>FAPI_NAME</id></attribute>
</targetType>

<targetType>
    <id>chip</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>CHIP</default>
    </attribute>
    <attribute>
        <id>POSITION</id>
    </attribute>
    <attribute>
        <id>FSI_MASTER_CHIP</id>
    </attribute>
    <attribute>
        <id>ALTFSI_MASTER_CHIP</id>
    </attribute>
    <attribute>
        <id>FSI_MASTER_TYPE</id>
        <default>NO_MASTER</default>
    </attribute>
    <attribute>
        <id>MRU_ID</id>
    </attribute>
    <attribute>
        <id>FSI_MASTER_PORT</id>
    </attribute>
    <attribute>
        <id>ALTFSI_MASTER_PORT</id>
    </attribute>
    <attribute>
        <id>FSI_SLAVE_CASCADE</id>
    </attribute>
    <attribute>
        <id>FSI_OPTION_FLAGS</id>
    </attribute>
    <attribute>
        <id>EC</id>
    </attribute>
    <attribute>
        <id>CHIP_ID</id>
    </attribute>
    <attribute>
        <id>FRU_ID</id>
    </attribute>
</targetType>

<targetType>
    <id>chip-processor</id>
    <parent>chip</parent>
    <attribute>
        <id>TYPE</id>
        <default>PROC</default>
    </attribute>
    <attribute>
        <id>PROC_MASTER_TYPE</id>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>1</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>SCOM_SWITCHES</id>
    </attribute>
    <attribute>
        <!-- Processor chips have SCOM accessible FSI GP regs -->
        <id>FSI_GP_REG_SCOM_ACCESS</id>
        <default>1</default>
    </attribute>
    <attribute><id>FABRIC_NODE_ID</id></attribute><!-- DEPRECATED -->
    <attribute><id>FABRIC_GROUP_ID</id></attribute>
    <attribute><id>FABRIC_CHIP_ID</id></attribute>
    <attribute>
        <!-- Processor chips have an SBE -->
        <id>CHIP_HAS_SBE</id>
        <default>1</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000001</default> <!-- GARD -->
    </attribute>
    <attribute><id>VPD_REC_NUM</id></attribute>
    <!-- New attributes for mss/proc_setup_bars -->
    <!--    proc_setup_bars_memory_attributes.xml   -->
    <attribute><id>MSS_MEM_MC_IN_GROUP</id></attribute>
    <attribute><id>PROC_MEM_BASES</id></attribute>
    <attribute><id>PROC_MEM_SIZES</id></attribute>
    <attribute><id>PROC_MIRROR_BASES</id></attribute>
    <attribute><id>PROC_MIRROR_SIZES</id></attribute>
    <!--    proc_setup_bars_l3_attributes.xml   -->
    <attribute><id>PROC_L3_BAR1_REG</id></attribute>
    <attribute><id>PROC_L3_BAR2_REG</id></attribute>
    <attribute><id>PROC_L3_BAR_GROUP_MASK_REG</id></attribute>
    <!--   proc_fab_smp_fabric_attributes.xml  -->
    <attribute><id>PROC_PCIE_NOT_F_LINK</id></attribute>
    <attribute><id>MSS_MCS_GROUP_32</id></attribute>
    <attribute><id>MSS_MEM_IPL_COMPLETE</id></attribute>
    <!-- Start pm_plat_attributes.xml -->
    <attribute><id>PM_UNDERVOLTING_FRQ_MINIMUM</id></attribute>
    <attribute><id>PM_UNDERVOLTING_FREQ_MAXIMUM</id></attribute>
    <attribute><id>PM_SPIVID_PORT_ENABLE</id></attribute>
    <attribute><id>PM_APSS_CHIP_SELECT</id></attribute>
    <attribute><id>PM_PBAX_NODEID</id></attribute>
    <attribute><id>PM_PBAX_CHIPID</id></attribute>
    <attribute><id>PM_PBAX_BRDCST_ID_VECTOR</id></attribute>
    <attribute><id>PM_SLEEP_ENTRY</id></attribute>
    <attribute><id>PM_SLEEP_EXIT</id></attribute>
    <attribute><id>PM_SLEEP_TYPE</id></attribute>
    <attribute><id>PM_WINKLE_ENTRY</id></attribute>
    <attribute><id>PM_WINKLE_EXIT</id></attribute>
    <attribute><id>PM_WINKLE_TYPE</id></attribute>
    <!-- End pm_plat_attributes.xml -->
    <!-- Start pm_hwp_attributes.xml -->
    <attribute><id>PM_AISS_TIMEOUT</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY_RANGE</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY_VALUE</id></attribute>
    <attribute><id>PM_IVRMS_ENABLED</id></attribute>
    <attribute><id>PM_OCC_HEARTBEAT_TIME</id></attribute>
    <attribute><id>PM_PBAX_RCV_RESERV_TIMEOUT</id></attribute>
    <attribute><id>PM_PBAX_SND_RESERV_TIMEOUT</id></attribute>
    <attribute><id>PM_PBAX_SND_RETRY_COUNT_OVERCOMMIT_ENABLE</id></attribute>
    <attribute><id>PM_PBAX_SND_RETRY_THRESHOLD</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PMC_HANGPULSE_DIVIDER</id></attribute>
    <attribute><id>PM_POWER_PROXY_TRACE_TIMER</id></attribute>
    <attribute><id>PM_PPT_TIMER_MATCH_VALUE</id></attribute>
    <attribute><id>PM_PPT_TIMER_TICK</id></attribute>
    <attribute><id>PM_PSTATE0_FREQUENCY</id></attribute>
    <attribute><id>PM_PSTATE_STEPSIZE</id></attribute>
    <attribute><id>PM_PVSAFE_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_ENABLE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_FULL_CSB_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HFRHIGH_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HFRLOW_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LFRLOW_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LFRUPPER_PSTATE</id></attribute>
    <attribute><id>PM_SAFE_PSTATE</id></attribute>
    <attribute><id>PM_SLEEP_WINKLE_REQUEST_TIMEOUT</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_DIVIDER</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_PHASE</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_POLARITY</id></attribute>
    <attribute><id>PM_SPIPSS_FRAME_SIZE</id></attribute>
    <attribute><id>PM_SPIPSS_INTER_FRAME_DELAY</id></attribute>
    <attribute><id>PM_SPIPSS_INTER_FRAME_DELAY_SETTING</id></attribute>
    <attribute><id>PM_SPIPSS_IN_COUNT</id></attribute>
    <attribute><id>PM_SPIPSS_IN_DELAY</id></attribute>
    <attribute><id>PM_SPIPSS_OUT_COUNT</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_DIVIDER</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_PHASE</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_POLARITY</id></attribute>
    <attribute><id>PM_SPIVID_CRC_CHECK_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_CRC_GEN_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_CRC_POLYNOMIAL_ENABLES</id></attribute>
    <attribute><id>PM_SPIVID_FRAME_SIZE</id></attribute>
    <attribute><id>PM_SPIVID_INTERFRAME_DELAY_WRITE_STATUS</id></attribute>
    <attribute><id>PM_SPIVID_INTERFRAME_DELAY_WRITE_STATUS_VALUE</id></attribute>
    <attribute><id>PM_SPIVID_INTER_RETRY_DELAY</id></attribute>
    <attribute><id>PM_SPIVID_INTER_RETRY_DELAY_VALUE</id></attribute>
    <attribute><id>PM_SPIVID_IN_DELAY_FRAME1</id></attribute>
    <attribute><id>PM_SPIVID_IN_DELAY_FRAME2</id></attribute>
    <attribute><id>PM_SPIVID_MAJORITY_VOTE_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_MAX_RETRIES</id></attribute>
    <attribute><id>PROC_DPLL_DIVIDER</id></attribute>
     <!-- End pm_hwp_attributes.xml -->
     <!-- Begin poreve_memory_attributes.xml -->
     <attribute><id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_DEVICE_ADDRESS</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_PORT</id></attribute>
     <attribute><id>PNOR_I2C_ADDRESS_BYTES</id></attribute>
     <!-- End Supporting poreve_memory_attributes.xml -->
<!-- TODO RTC 82688. This next attribute moves to hostboot only
     with this story  -->
    <attribute><id>PROC_SECURITY_SETUP_VECTOR</id></attribute>

    <attribute><id>PROC_MIRROR_BASES_ACK</id></attribute>
    <attribute><id>PROC_MIRROR_SIZES_ACK</id></attribute>
    <attribute><id>PROC_MEM_BASES_ACK</id></attribute>
    <attribute><id>PROC_MEM_SIZES_ACK</id></attribute>
    <attribute><id>CPM_INFLECTION_POINTS</id></attribute>
    <attribute><id>PROC_SBE_MASTER_CHIP</id></attribute>
    <attribute><id>BACKUP_SEEPROM_SELECT</id></attribute>
    <attribute><id>PROC_SELECT_BOOT_SEEPROM_IMAGE</id></attribute>
    <attribute><id>TOD_ROLE</id></attribute>
    <attribute><id>PM_OCC_LFIR_MASK</id></attribute>
    <attribute><id>PM_PBA_FIR_MASK</id></attribute>
    <attribute><id>PM_PMC_LFIR_MASK</id></attribute>
    <attribute><id>PM_FIRINIT_DONE_ONCE_FLAG</id></attribute>
    <attribute>
        <id>I2C_SWITCHES</id>
        <default>
            <field><id>useFsiI2C</id><value>1</value></field>
            <field><id>useHostI2C</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>PROC_PCIE_LANE_EQUALIZATION</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
    <attribute><id>HOT_PLUG_POWER_CONTROLLER_INFO</id></attribute>
    <attribute><id>PROC_R_LOADLINE_VDD</id></attribute>
    <attribute><id>PROC_R_DISTLOSS_VDD</id></attribute>
    <attribute><id>PROC_VRM_VOFFSET_VDD</id></attribute>
    <attribute><id>PROC_R_LOADLINE_VCS</id></attribute>
    <attribute><id>PROC_R_DISTLOSS_VCS</id></attribute>
    <attribute><id>PROC_VRM_VOFFSET_VCS</id></attribute>
    <attribute><id>ICACHE_LINE_SIZE</id></attribute>
    <attribute><id>ICACHE_ASSOC_SETS</id></attribute>
    <attribute><id>ICACHE_SIZE</id></attribute>
    <attribute><id>ICACHE_BLOCK_SIZE</id></attribute>
    <attribute><id>DCACHE_LINE_SIZE</id></attribute>
    <attribute><id>DCACHE_ASSOC_SETS</id></attribute>
    <attribute><id>DATA_CACHE_SIZE</id></attribute>
    <attribute><id>DATA_CACHE_LINE_SIZE</id></attribute>
    <attribute><id>L2_CACHE_LINE_SIZE</id></attribute>
    <attribute><id>L2_CACHE_SIZE</id></attribute>
    <attribute><id>L2_CACHE_ASSOC_SETS</id></attribute>
    <attribute><id>L3_CACHE_LINE_SIZE</id></attribute>
    <attribute><id>L3_CACHE_SIZE</id></attribute>
    <attribute><id>TLB_DATA_ENTRIES</id></attribute>
    <attribute><id>TLB_INSTR_ENTRIES</id></attribute>
    <attribute><id>TLB_DATA_ASSOC_SETS</id></attribute>
    <attribute><id>TLB_INSTR_ASSOC_SETS</id></attribute>
    <attribute><id>TLB_RESERVE_SIZE</id></attribute>
    <attribute><id>TIME_BASE</id></attribute>
    <attribute><id>CPU_ATTR</id></attribute>
    <attribute><id>ADU_XSCOM_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_OCC_SANDBOX_SIZE</id></attribute>
    <attribute><id>PROC_FABRIC_SYSTEM_MASTER_CHIP</id></attribute>
    <attribute><id>PROC_FABRIC_GROUP_MASTER_CHIP</id></attribute>
    <attribute><id>PROC_FABRIC_A_ATTACHED_CHIP_CNFG</id></attribute>
    <attribute><id>PROC_FABRIC_X_ATTACHED_CHIP_CNFG</id></attribute>
    <attribute><id>PROC_FABRIC_A_ATTACHED_CHIP_ID</id></attribute>
    <attribute><id>PROC_FABRIC_X_ATTACHED_CHIP_ID</id></attribute>
    <attribute><id>PROC_FABRIC_A_ADDR_DIS</id></attribute>
    <attribute><id>PROC_FABRIC_X_ADDR_DIS</id></attribute>
    <attribute><id>PROC_PCIE_HOTPLUG_I2C_DEVICE_ADDRESS</id></attribute>
    <attribute><id>PROC_PCIE_HOTPLUG_ENABLE_ACTIONS</id></attribute>
    <attribute><id>PROC_PCIE_HOTPLUG_NUM_ENABLE_ACTIONS</id></attribute>
    <attribute><id>PROC_PCIE_HOTPLUG_DISABLE_ACTIONS</id></attribute>
    <attribute><id>PROC_PCIE_HOTPLUG_NUM_DISABLE_ACTIONS</id></attribute>
    <attribute><id>POUNDV_BUCKET_NUM</id><default>0</default></attribute>
    <attribute><id>POUNDV_BUCKET_NUM_OVERRIDE</id><default>0</default></attribute>
    <attribute><id>UNIT_TEST_MCA_MEMORY_SIZES</id></attribute>
    <attribute><id>PROC_FABRIC_OPTICS_CONFIG_MODE</id></attribute>
    <attribute><id>PROC_FABRIC_A_AGGREGATE</id></attribute>
    <attribute><id>PROC_FABRIC_X_AGGREGATE</id></attribute>
</targetType>

<targetType>
    <id>unit</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>UNIT</default>
    </attribute>
    <attribute>
        <id>MRU_ID</id>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>1</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>CHIP_UNIT</id>
        <default>0</default>
    </attribute>
</targetType>

<!-- Memory Buffer Target Types -->

<!-- Centaur chip/DMI -->

<targetType>
    <id>chip-membuf-centaur</id>
    <parent>chip</parent>
    <attribute>
        <id>TYPE</id>
        <default>MEMBUF</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>CENTAUR</default>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>1</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000003</default> <!--GARD | MEMDIAG -->
    </attribute>
    <attribute>
        <id>SCOM_SWITCHES</id>
        <default>
            <field><id>useSbeScom</id><value>1</value></field>
            <field><id>useFsiScom</id><value>0</value></field>
            <field><id>useXscom</id><value>0</value></field>
            <field><id>useInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>EEPROM_VPD_PRIMARY_INFO</id></attribute>
    <attribute>
        <id>I2C_BUS_SPEED_ARRAY</id>
        <default>400,0,0,0,0,0</default>
    </attribute>
    <attribute><id>MSS_VOLT</id></attribute>
    <attribute><id>VPP_BASE</id></attribute>
    <attribute><id>MEM_VDDR_OFFSET_MILLIVOLTS</id></attribute>
    <attribute><id>MEM_AVDD_OFFSET_MILLIVOLTS</id></attribute>
    <attribute><id>MEM_VDD_OFFSET_MILLIVOLTS</id></attribute>
    <attribute><id>MEM_VCS_OFFSET_MILLIVOLTS</id></attribute>
    <attribute><id>MEM_VPP_OFFSET_MILLIVOLTS</id></attribute>
    <attribute><id>MSS_FREQ</id></attribute>
    <attribute><id>MSS_LAB_OVERRIDE_FOR_MEM_PLL</id></attribute>
    <attribute><id>ECID</id></attribute>
    <attribute>
        <id>CENTAUR_ECID_FRU_ID</id>
        <default>0xFF</default>
    </attribute>
    <attribute><id>MRW_MEM_SENSOR_CACHE_ADDR_MAP</id></attribute>
    <attribute>
        <!-- Centaur memory buffer chips do not have SCOM accessible FSI GP regs -->
        <id>FSI_GP_REG_SCOM_ACCESS</id>
        <default>0</default>
    </attribute>
    <attribute>
        <!-- Centaur memory buffer chips do not have an SBE -->
        <id>CHIP_HAS_SBE</id>
        <default>0</default>
    </attribute>
    <attribute><id>MSS_CACHE_ENABLE</id></attribute>
    <attribute><id>VMEM_ID</id></attribute>
    <attribute><id>AVDD_ID</id></attribute>
    <attribute><id>VDD_ID</id></attribute>
    <attribute><id>VCS_ID</id></attribute>
    <attribute><id>VPP_ID</id></attribute>
    <attribute><id>EI_BUS_TX_LANE_INVERT</id></attribute>
     <!-- Begin poreve_memory_attributes.xml -->
     <attribute><id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_DEVICE_ADDRESS</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_PORT</id></attribute>
     <attribute><id>PNOR_I2C_ADDRESS_BYTES</id></attribute>
     <!-- End poreve_memory_attributes.xml -->
    <attribute><id>VPD_REC_NUM</id></attribute>
    <attribute><id>MSS_PSRO</id></attribute>
    <attribute><id>MSS_NWELL_MISPLACEMENT</id></attribute>
    <attribute><id>EI_BUS_TX_MSBSWAP</id></attribute>
    <attribute><id>MSS_FREQ_OVERRIDE</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_SCAN_SELECT</id></attribute>
    <attribute><id>MSS_FREQ_BIAS_PERCENTAGE</id></attribute>
    <attribute><id>CDIMM_SENSOR_MAP_PRIMARY</id></attribute>
    <attribute><id>CDIMM_SENSOR_MAP_SECONDARY</id></attribute>
    <attribute><id>MSS_BLUEWATERFALL_BROKEN</id></attribute>
    <attribute><id>DMI_DFE_OVERRIDE</id></attribute>
    <attribute><id>MSS_INIT_STATE</id></attribute>
    <attribute><id>MSS_NEST_CAPABLE_FREQUENCIES</id></attribute>
    <attribute><id>MSS_DERIVED_MBA_ADDR_INTERLEAVE_BIT</id></attribute>
    <attribute><id>MSS_DERIVED_MBA_CACHELINE_INTERLEAVE_MODE</id></attribute>
    <attribute><id>MSS_VOLT_OVERRIDE</id></attribute>
    <attribute>
        <id>I2C_SWITCHES</id>
        <default>
            <field><id>useFsiI2C</id><value>1</value></field>
            <field><id>useHostI2C</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>CDM_DOMAIN</id><default>MEM</default></attribute>
    <attribute><id>FRU_ID</id></attribute>
    <attribute><id>MSS_VREF_CAL_CNTL</id></attribute>
</targetType>

<!--Dummy card to use as a DIMM for initial I2C/EEPROM testing -->
<targetType>
    <id>card</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>CARD</default>
    </attribute>

</targetType>

<targetType>
    <id>lcard-dimm</id>
    <parent>card</parent>
    <attribute>
        <id>TYPE</id>
        <default>DIMM</default>
    </attribute>
    <attribute>
        <id>CLASS</id>
        <default>LOGICAL_CARD</default>
    </attribute>
    <attribute>
        <id>POSITION</id>
    </attribute>
    <attribute>
        <id>MBA_PORT</id>
    </attribute>
    <attribute>
        <id>MBA_DIMM</id>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000003</default> <!--GARD | MEMDIAG -->
    </attribute>

    <attribute><id>EEPROM_VPD_PRIMARY_INFO</id></attribute>

    <attribute><id>VPD_REC_NUM</id></attribute>
    <attribute><id>MSS_EFF_VPD_VERSION</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>DIMM</default></attribute>

    <attribute><id>FRU_ID</id></attribute>
</targetType>

<targetType>
    <id>lcard-dimm-jedec</id>
    <parent>lcard-dimm</parent>
    <attribute><id>MODEL</id><default>JEDEC</default></attribute>
    <attribute><id>CEN_DQ_TO_DIMM_CONN_DQ</id></attribute>
</targetType>

<targetType>
    <id>lcard-dimm-cdimm</id>
    <parent>lcard-dimm</parent>
    <attribute><id>MODEL</id><default>CDIMM</default></attribute>
</targetType>

<targetType>
    <id>occ</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>OCC</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>POWER9</default>
    </attribute>
    <attribute>
        <id>OCC_MASTER_CAPABLE</id>
    </attribute>
    <attribute>
        <id>FRU_ID</id>
    </attribute>
</targetType>

<!-- ****************************************** -->
<!--             P9 targets                     -->
<!-- ****************************************** -->

<!-- TODO: RTC 129517 Need to update attributes for each target -->

<!-- sys-sys-power9 -->
<targetType>
    <id>sys-sys-power9</id>
    <parent>base</parent>
    <attribute><id>CLASS</id><default>SYS</default></attribute>
    <attribute><id>TYPE</id><default>SYS</default></attribute>
    <attribute><id>MODEL</id><default>POWER9</default></attribute>
    <attribute><id>HUID</id><default>0x00010000</default></attribute>
    <attribute><id>EXECUTION_PLATFORM</id></attribute>
    <attribute>
        <id>PHYS_PATH</id>
        <default>physical:sys-0</default>
    </attribute>
    <attribute><id>SCRATCH_UINT8_1</id></attribute>
    <attribute><id>SCRATCH_UINT8_2</id></attribute>
    <attribute><id>SCRATCH_UINT32_1</id></attribute>
    <attribute><id>SCRATCH_UINT32_2</id></attribute>
    <attribute><id>SCRATCH_UINT64_1</id></attribute>
    <attribute><id>SCRATCH_UINT64_2</id></attribute>
    <attribute><id>SCRATCH_UINT8_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT8_ARRAY_2</id></attribute>
    <attribute><id>SCRATCH_UINT32_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT32_ARRAY_2</id></attribute>
    <attribute><id>SCRATCH_UINT64_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT64_ARRAY_2</id></attribute>
    <attribute>
        <id>AFFINITY_PATH</id>
        <default>affinity:sys-0</default>
    </attribute>
    <attribute><id>XSCOM_BASE_ADDRESS</id></attribute>
    <attribute>
        <id>IS_SIMULATION</id>
        <default>0</default>
    </attribute>
    <attribute><id>HB_HRMOR_NODAL_BASE</id></attribute>
    <attribute><id>TPM_REQUIRED</id></attribute>
    <attribute><id>MEMVPD_FREQS_MHZ</id></attribute>
    <!-- Max/min config attributes -->
    <attribute><id>MAX_PROC_CHIPS_PER_NODE</id></attribute>
    <attribute><id>MAX_EXS_PER_PROC_CHIP</id></attribute>
    <attribute>
        <id>MAX_CHIPLETS_PER_PROC</id>
        <!-- This number is from latest P9 chiplet list and ID diagram -->
         <default>43</default>
    </attribute>
    <attribute><id>MAX_MCS_PER_SYSTEM</id></attribute>
    <attribute><id>TEST_NEGATIVE_FCN</id></attribute>
    <!-- End max/min config attributes -->
    <attribute><id>RECONFIGURE_LOOP</id></attribute>
    <attribute><id>MULTI_SCOM_BUFFER_MAX_SIZE</id></attribute>
    <attribute><id>ISTEP_PAUSE_ENABLE</id></attribute>
    <attribute><id>ISTEP_PAUSE_CONFIG</id></attribute>
    <attribute><id>FRU_ID</id></attribute>
    <attribute><id>BMC_FRU_ID</id></attribute>
    <attribute><id>MRW_NEST_CAPABLE_FREQUENCIES_SYS</id></attribute>
    <attribute><id>PROC_REFCLOCK_RCVR_TERM</id></attribute>
    <attribute><id>PCI_REFCLOCK_RCVR_TERM</id></attribute>
    <attribute><id>MIN_FREQ_MHZ</id></attribute>
    <attribute><id>FREQ_PROC_REFCLOCK</id></attribute>
    <attribute><id>FREQ_PROC_REFCLOCK_KHZ</id></attribute>
    <attribute><id>FREQ_MEM_REFCLOCK</id></attribute>
    <attribute><id>MAX_ALLOWED_DIMM_FREQ</id></attribute>
    <attribute><id>REQUIRED_SYNCH_MODE</id></attribute>
    <attribute><id>BOOT_FREQ_MHZ</id></attribute>
    <attribute><id>FREQ_A_MHZ</id></attribute>
    <attribute><id>FREQ_PB_MHZ</id></attribute>
    <attribute><id>NEST_FREQ_MHZ</id></attribute>
    <attribute><id>FREQ_PCIE_MHZ</id></attribute>
    <attribute><id>FREQ_X_MHZ</id></attribute>
    <attribute><id>MSS_MBA_ADDR_INTERLEAVE_BIT</id></attribute>
    <attribute><id>MSS_MBA_CACHELINE_INTERLEAVE_MODE</id></attribute>
    <attribute><id>PROC_EPS_TABLE_TYPE</id></attribute>
    <attribute><id>PROC_FABRIC_PUMP_MODE</id></attribute>
    <attribute><id>PROC_X_BUS_WIDTH</id></attribute>
    <attribute><id>X_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>A_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>DMI_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>X_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <attribute><id>A_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <attribute><id>DMI_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_MBA</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_CHIP</id></attribute>
    <attribute><id>MRW_THERMAL_MEMORY_POWER_LIMIT</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPSIZE</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY</id></attribute>
    <attribute><id>PM_SPIVID_FREQUENCY</id></attribute>
    <attribute><id>PM_SAFE_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_FULL_CLOCK_SECTOR_BUFFER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_LOWER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_UPPER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_LOWER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_UPPER_FREQUENCY</id></attribute>
    <attribute><id>PM_SPIPSS_FREQUENCY</id></attribute>
    <attribute><id>MEM_MIRROR_PLACEMENT_POLICY</id></attribute>
    <attribute><id>MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT</id></attribute>
    <attribute><id>MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT_IDLE</id></attribute>
    <attribute><id>MRW_MEM_THROTTLE_DENOMINATOR</id></attribute>
    <attribute><id>MRW_MAX_DRAM_DATABUS_UTIL</id></attribute>
    <attribute><id>MRW_CDIMM_MASTER_I2C_TEMP_SENSOR_ENABLE</id></attribute>
    <attribute><id>MRW_CDIMM_SPARE_I2C_TEMP_SENSOR_ENABLE</id></attribute>
    <attribute><id>MRW_VMEM_REGULATOR_POWER_LIMIT_PER_DIMM_ADJ_ENABLE</id></attribute>
    <attribute><id>MRW_MAX_NUMBER_DIMMS_POSSIBLE_PER_VMEM_REGULATOR</id></attribute>
    <attribute><id>MRW_VMEM_REGULATOR_MEMORY_POWER_LIMIT_PER_DIMM</id></attribute>
    <attribute><id>PM_SYSTEM_IVRMS_ENABLED</id></attribute>
    <attribute><id>PM_SYSTEM_IVRM_VPD_MIN_LEVEL</id></attribute>
    <attribute><id>MRW_ENHANCED_GROUPING_NO_MIRRORING</id></attribute>
    <attribute><id>MRW_STRICT_MBA_PLUG_RULE_CHECKING</id></attribute>
    <attribute><id>MNFG_DMI_MIN_EYE_WIDTH</id></attribute>
    <attribute><id>MNFG_DMI_MIN_EYE_HEIGHT</id></attribute>
    <attribute><id>MNFG_ABUS_MIN_EYE_WIDTH</id></attribute>
    <attribute><id>MNFG_ABUS_MIN_EYE_HEIGHT</id></attribute>
    <attribute><id>MNFG_XBUS_MIN_EYE_WIDTH</id></attribute>
    <attribute><id>REDUNDANT_CLOCKS</id></attribute>
    <attribute><id>MSS_DRAMINIT_RESET_DISABLE</id></attribute>
    <attribute><id>MRW_POWER_CONTROL_REQUESTED</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L2_CACHE_CES</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L2_DIR_CES</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L3_CACHE_CES</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L3_DIR_CES</id></attribute>
    <attribute><id>FIELD_TH_P8EX_L2_LINE_DELETES</id></attribute>
    <attribute><id>FIELD_TH_P8EX_L3_LINE_DELETES</id></attribute>
    <attribute><id>FIELD_TH_P8EX_L2_COL_REPAIRS</id></attribute>
    <attribute><id>FIELD_TH_P8EX_L3_COL_REPAIRS</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L2_LINE_DELETES</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L3_LINE_DELETES</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L2_COL_REPAIRS</id></attribute>
    <attribute><id>MNFG_TH_P8EX_L3_COL_REPAIRS</id></attribute>
    <attribute><id>MNFG_TH_CEN_MBA_RT_SOFT_CE_TH_ALGO</id></attribute>
    <attribute><id>MNFG_TH_CEN_MBA_IPL_SOFT_CE_TH_ALGO</id></attribute>
    <attribute><id>MNFG_TH_CEN_MBA_RT_RCE_PER_RANK</id></attribute>
    <attribute><id>MNFG_TH_CEN_L4_CACHE_CES</id></attribute>
    <attribute><id>OPT_MEMMAP_GROUP_POLICY</id></attribute>
    <attribute><id>BRAZOS_RX_FIFO_OVERRIDE</id></attribute>
    <attribute><id>MRW_MBA_CACHELINE_INTERLEAVE_MODE_CONTROL</id></attribute>
    <attribute><id>MAX_PROC_CHIPS_PER_NODE</id></attribute>
    <attribute><id>MAX_EXS_PER_PROC_CHIP</id></attribute>
    <attribute><id>MAX_MBAS_PER_MEMBUF_CHIP</id></attribute>
    <attribute><id>MAX_MBA_PORTS_PER_MBA</id></attribute>
    <attribute><id>MAX_DIMMS_PER_MBA_PORT</id></attribute>
    <attribute><id>MAX_CHIPLETS_PER_PROC</id></attribute>
    <attribute><id>MAX_MCS_PER_SYSTEM</id></attribute>
    <attribute><id>FABRIC_TO_PHYSICAL_NODE_MAP</id></attribute>
    <attribute><id>RUN_MAX_MEM_PATTERNS</id></attribute>
    <attribute><id>HIDDEN_ERRLOGS_ENABLE</id></attribute>
    <attribute><id>SP_FUNCTIONS</id></attribute>
    <attribute><id>HB_SETTINGS</id></attribute>
    <attribute><id>CEC_IPL_TYPE</id></attribute>
    <attribute><id>PAYLOAD_KIND</id></attribute>
    <attribute><id>PAYLOAD_BASE</id></attribute>
    <attribute><id>PAYLOAD_ENTRY</id></attribute>
    <attribute><id>NEST_FREQ_MHZ</id></attribute>
    <attribute><id>MFG_TRACE_ENABLE</id></attribute>
    <attribute><id>ENABLED_THREADS</id></attribute>
    <attribute><id>ISTEP_MODE</id></attribute>
    <attribute><id>RECONFIG_LOOP_TESTS_ENABLE</id></attribute>
    <attribute><id>ISTEP_PAUSE_ENABLE</id></attribute>
    <attribute><id>ISTEP_PAUSE_CONFIG</id></attribute>
    <attribute><id>CDM_POLICIES</id></attribute>
    <attribute><id>HOSTSVC_PLID</id></attribute>
    <attribute><id>NOMINAL_FREQ_MHZ</id></attribute>
    <attribute><id>MNFG_FLAGS</id></attribute>
    <attribute><id>FABRIC_TO_PHYSICAL_NODE_MAP</id></attribute>
    <attribute><id>MFG_TRACE_ENABLE</id></attribute>
    <attribute><id>NUMERIC_POD_TYPE_TEST</id></attribute>
    <attribute><id>DUMMY_RW</id></attribute>
    <attribute><id>TEST_NULL_STRING</id></attribute>
    <attribute><id>TEST_MIN_STRING</id><default>Z</default></attribute>
    <attribute><id>TEST_MAX_STRING</id></attribute>
    <attribute><id>TEST_NO_DEFAULT_STRING</id></attribute>
    <attribute><id>SYNC_BETWEEN_STEPS</id></attribute>
    <attribute><id>DO_ABUS_DECONFIG</id></attribute>
    <attribute><id>PLCK_IPL_ATTR_OVERRIDES_EXIST</id></attribute>
    <attribute><id>PAYLOAD_IN_MIRROR_MEM</id></attribute>
    <!-- AVP override for fused cores or normal cores -->
    <attribute><id>FUSED_CORE_OPTION</id></attribute>
    <attribute><id>MIRROR_BASE_ADDRESS</id></attribute>
    <attribute><id>EFFECTIVE_EC</id></attribute>
    <attribute><id>HB_RSV_MEM_SIZE_MB</id></attribute>
    <attribute><id>FREQ_CORE_MAX</id></attribute>
    <attribute><id>THREAD_COUNT</id></attribute>
    <attribute><id>PFET_POWERUP_DELAY_NS</id></attribute>
    <attribute><id>PFET_POWERDOWN_DELAY_NS</id></attribute>
    <attribute><id>PFET_VDD_VOFF_SEL</id></attribute>
    <attribute><id>PFET_VCS_VOFF_SEL</id></attribute>
    <attribute><id>SYSTEM_IPL_PHASE</id></attribute>
    <attribute><id>FREQ_CORE_CEILING_MHZ</id></attribute>
    <attribute><id>PROC_FABRIC_A_BUS_WIDTH</id></attribute>
    <attribute><id>PROC_FABRIC_X_BUS_WIDTH</id></attribute>
    <attribute><id>PROC_FABRIC_CCSM_MODE</id></attribute>
    <attribute><id>PROC_FABRIC_SMP_OPTICS_MODE</id></attribute>
    <attribute><id>PROC_FABRIC_CAPI_MODE</id></attribute>
    <attribute><id>PROC_FABRIC_ADDR_BAR_MODE</id></attribute>
    <!-- HDAT Hostboot Runtime Data Info -->
    <attribute><id>HDAT_HBRT_NUM_SECTIONS</id></attribute>
    <attribute><id>HDAT_HBRT_SECTION_SIZE</id></attribute>
    <attribute><id>PIB_I2C_REFCLOCK</id></attribute>
    <attribute><id>PIB_I2C_NEST_PLL</id></attribute>
    <attribute><id>MRW_PREFETCH_ENABLE</id></attribute>
    <attribute><id>MRW_CLEANER_ENABLE</id></attribute>
    <attribute><id>MRW_DRAMINIT_RESET_DISABLE</id></attribute>
    <attribute><id>MSS_VDDR_OVERIDE_SPD</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLED_N_COMMANDS_PER_PORT</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLED_N_COMMANDS_PER_SLOT</id></attribute>
    <attribute><id>MRW_THERMAL_MEMORY_POWER_LIMIT</id></attribute>
    <attribute><id>MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT</id></attribute>
    <attribute><id>MRW_DIMM_POWER_CURVE_PERCENT_UPLIFT_IDLE</id></attribute>
    <attribute><id>MRW_MEM_M_DRAM_CLOCKS</id></attribute>
    <attribute><id>MRW_MAX_DRAM_DATABUS_UTIL</id></attribute>
    <attribute><id>MRW_MCS_PREFETCH_RETRY_THRESHOLD</id></attribute>
    <attribute><id>MRW_POWER_CONTROL_REQUESTED</id></attribute>
    <attribute><id>MRW_VMEM_REGULATOR_POWER_LIMIT_PER_DIMM_ADJ_ENABLE</id></attribute>
    <attribute><id>MRW_MAX_NUMBER_DIMMS_POSSIBLE_PER_VMEM_REGULATOR</id></attribute>
    <attribute><id>MRW_AVDD_OFFSET_DISABLE</id></attribute>
    <attribute><id>MRW_VDD_OFFSET_DISABLE</id></attribute>
    <attribute><id>MRW_VCS_OFFSET_DISABLE</id></attribute>
    <attribute><id>MRW_VPP_OFFSET_DISABLE</id></attribute>
    <attribute><id>MRW_VDDR_OFFSET_DISABLE</id></attribute>
    <attribute><id>MRW_FINE_REFRESH_MODE</id></attribute>
    <attribute><id>MRW_TEMP_REFRESH_RANGE</id></attribute>
    <attribute><id>MSS_VPD_MR_0_VERSION_LAYOUT</id></attribute>
    <attribute><id>MSS_VPD_MR_1_VERSION_DATA</id></attribute>
    <attribute><id>MSS_VPD_MR_2_SIGNATURE_FREQ_DROP</id></attribute>
    <attribute><id>MSS_VPD_MR_2_SIGNATURE_HASH</id></attribute>
    <attribute><id>MSS_VPD_MT_0_VERSION_LAYOUT</id></attribute>
    <attribute><id>MSS_VPD_MT_1_VERSION_DATA</id></attribute>
    <attribute><id>MSS_VPD_MT_2_SIGNATURE_DIMM0RANK_DIMM1RANK</id></attribute>
    <attribute><id>MSS_VPD_MT_2_SIGNATURE_HASH</id></attribute>
    <!-- attributes for sbe_start -->
    <attribute><id>BOOT_FLAGS</id></attribute>
    <attribute><id>NEST_PLL_BUCKET</id></attribute>
    <attribute><id>RISK_LEVEL</id></attribute>
    <attribute><id>SYS_FORCE_ALL_CORES</id></attribute>
    <attribute><id>DISABLE_HBBL_VECTORS</id></attribute>
    <attribute><id>SECURITY_ENABLE</id></attribute>
    <attribute><id>SECURITY_MODE</id></attribute>
    <attribute><id>PIBMEM_REPAIR0</id></attribute>
    <attribute><id>PIBMEM_REPAIR1</id></attribute>
    <attribute><id>PIBMEM_REPAIR2</id></attribute>
    <!-- proc_fbc_eff_config -->
    <attribute><id>PROC_FABRIC_CORE_FLOOR_RATIO</id></attribute>
    <attribute><id>PROC_FABRIC_CORE_CEILING_RATIO</id></attribute>
    <attribute><id>PROC_EPS_GB_PERCENTAGE</id></attribute>
    <attribute><id>PROC_EPS_READ_CYCLES_T0</id></attribute>
    <attribute><id>PROC_EPS_READ_CYCLES_T1</id></attribute>
    <attribute><id>PROC_EPS_READ_CYCLES_T2</id></attribute>
    <attribute><id>PROC_EPS_WRITE_CYCLES_T1</id></attribute>
    <attribute><id>PROC_EPS_WRITE_CYCLES_T2</id></attribute>
    <!-- End proc_fbc_eff_config -->
    <attribute><id>MSS_VOLT_DDR3_VDDR_SLOPE</id></attribute>
    <attribute><id>MSS_VOLT_DDR3_VDDR_INTERCEPT</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_SLOPE</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_INTERCEPT</id></attribute>
    <attribute><id>MRW_DDR3_VDDR_MAX_LIMIT</id></attribute>
    <attribute><id>MRW_DDR4_VDDR_MAX_LIMIT</id></attribute>
    <attribute><id>MSS_VOLT_DDR3_VDDR_SLOPE_POST_DRAM_INIT</id></attribute>
    <attribute><id>MSS_VOLT_DDR3_VDDR_INTERCEPT_POST_DRAM_INIT</id></attribute>
    <attribute><id>MRW_DDR3_VDDR_MAX_LIMIT_POST_DRAM_INIT</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_SLOPE_POST_DRAM_INIT</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_INTERCEPT_POST_DRAM_INIT</id></attribute>
    <attribute><id>MRW_DDR4_VDDR_MAX_LIMIT_POST_DRAM_INIT</id></attribute>
    <attribute><id>MSS_VOLT_VPP_SLOPE</id></attribute>
    <attribute><id>MSS_VOLT_VPP_INTERCEPT</id></attribute>
    <attribute><id>MSS_INTERLEAVE_ENABLE</id></attribute>

<!--- TODO: RTC 155880
      The attributes in this block have their names changed from ATTR_x to ATTR_x_MHZ.
      The old definitions are left in this block in order to avoid build break in FSP.
      They are to be removed when code in FSP are  updated to use the new names. -->
    <attribute><id>FREQ_PCIE</id></attribute>
    <attribute><id>FREQ_A</id></attribute>
    <attribute><id>FREQ_PB</id></attribute>
    <attribute><id>FREQ_X</id></attribute>
<!-- End TODO -->

</targetType>

<!-- enc-node-power9 -->
<targetType>
    <id>enc-node-power9</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>ENC</default>
    </attribute>
    <attribute>
        <id>TYPE</id>
        <default>NODE</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>POWER9</default>
    </attribute>
    <attribute><id>FIELD_CORE_OVERRIDE</id></attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000009</default> <!-- HOSTSVC_HBEL and GARD -->
    </attribute>
    <attribute><id>CDM_DOMAIN</id><default>NODE</default></attribute>
    <attribute><id>FRU_ID</id></attribute>
    <attribute><id>TPM_PRIMARY_INFO</id></attribute>
    <attribute><id>TPM_BACKUP_INFO</id></attribute>
    <attribute><id>MSS_VOLT_VPP_SLOPE_EFF_CONFIG</id></attribute>
    <attribute><id>MSS_VOLT_VPP_INTERCEPT_EFF_CONFIG</id></attribute>
    <attribute><id>MSS_VOLT_DDR3_VDDR_SLOPE_EFF_CONFIG</id></attribute>
    <attribute><id>MSS_VOLT_DDR3_VDDR_INTERCEPT_EFF_CONFIG</id></attribute>
    <attribute><id>MRW_DDR3_VDDR_MAX_LIMIT_EFF_CONFIG</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_SLOPE_EFF_CONFIG</id></attribute>
    <attribute><id>MSS_VOLT_DDR4_VDDR_INTERCEPT_EFF_CONFIG</id></attribute>
    <attribute><id>MRW_DDR4_VDDR_MAX_LIMIT_EFF_CONFIG</id></attribute>
</targetType>

<!-- chip-processor-power9 -->
<targetType>
    <id>chip-processor-power9</id>
    <parent>chip-processor</parent>
    <attribute><id>DUMMY_RW</id></attribute>
    <attribute><id>DUMMY_HEAP_ZERO_DEFAULT</id></attribute>
    <attribute><id>MSS_MEM_MC_IN_GROUP</id></attribute>
    <attribute><id>EEPROM_VPD_PRIMARY_INFO</id></attribute>
    <attribute><id>EEPROM_VPD_BACKUP_INFO</id></attribute>
    <attribute><id>EEPROM_SBE_PRIMARY_INFO</id></attribute>
    <attribute><id>EEPROM_SBE_BACKUP_INFO</id></attribute>
    <attribute>
        <id>I2C_BUS_SPEED_ARRAY</id>
        <default>0,0,0,0,0,0,0,0,0,0,0,0</default>
    </attribute>

    <!-- From PHYP Memory Map -->
    <attribute><id>NPU_MMIO_BAR_ENABLE</id></attribute>
    <attribute><id>NPU_MMIO_BAR_BASE_ADDR</id></attribute>
    <attribute><id>NPU_MMIO_BAR_SIZE</id></attribute>
    <attribute><id>FSP_BASE_ADDR</id></attribute>
    <attribute><id>FSP_BAR_SIZE</id></attribute>
    <attribute><id>FSP_MMIO_MASK_SIZE</id></attribute>
    <attribute><id>PSI_BRIDGE_BASE_ADDR</id></attribute>
    <attribute><id>INTP_BASE_ADDR</id></attribute>
    <attribute><id>PHB_BASE_ADDRS</id></attribute>
    <attribute><id>PCI_BASE_ADDRS_64</id></attribute>
    <attribute><id>PCI_BASE_ADDRS_32</id></attribute>
    <attribute><id>MEM_BASE</id></attribute>
    <attribute><id>MIRROR_BASE</id></attribute>
    <attribute><id>RNG_BAR_SIZE</id></attribute>
    <attribute><id>IMT_BASE_ADDR</id></attribute>
    <attribute><id>IMT_BAR_SIZE</id></attribute>
    <attribute><id>PHB_MMIO_ADDRS_64</id></attribute>
    <attribute><id>PHB_MMIO_ADDRS_32</id></attribute>
    <attribute><id>PHB_XIVE_ESB_ADDRS</id></attribute>
    <attribute><id>PHB_REG_ADDRS</id></attribute>
    <attribute><id>XIVE_ROUTING_ESB_ADDR</id></attribute>
    <attribute><id>XIVE_ROUTING_END_ADDR</id></attribute>
    <attribute><id>XIVE_PRESENTATION_NVT_ADDR</id></attribute>
    <attribute><id>VAS_HYPERVISOR_WINDOW_CONTEXT_ADDR</id></attribute>
    <attribute><id>VAS_USER_WINDOW_CONTEXT_ADDR</id></attribute>
    <attribute><id>LPC_BUS_ADDR</id></attribute>
    <attribute><id>NVIDIA_NPU_PRIVILEGED_ADDR</id></attribute>
    <attribute><id>NVIDIA_NPU_USER_REG_ADDR</id></attribute>
    <attribute><id>NVIDIA_PHY0_REG_ADDR</id></attribute>
    <attribute><id>NVIDIA_PHY1_REG_ADDR</id></attribute>
    <attribute><id>XIVE_CONTROLLER_BAR_ADDR</id></attribute>
    <attribute><id>XIVE_PRESENTATION_BAR_ADDR</id></attribute>
    <attribute><id>PSI_HB_ESB_ADDR</id></attribute>
    <attribute><id>XIVE_THREAD_MGMT1_BAR_ADDR</id></attribute>
    <attribute><id>NX_RNG_ADDR</id></attribute>
    <!-- end Memory Map -->

    <attribute><id>ECID</id></attribute>
    <attribute><id>I2C_SLAVE_ADDRESS</id></attribute>
    <attribute><id>PROC_PCIE_NUM_PHB</id></attribute>
    <attribute><id>PROC_PCIE_NUM_IOP</id></attribute>
    <attribute><id>PROC_PCIE_NUM_LANES</id></attribute>
    <attribute><id>PROC_DCM_INSTALLED</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G2_PLL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G3_PLL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_PEAK</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_SDL</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_VGA_CONTROL2</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_BWLOSS1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FIFO_OFFSET</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_RCVRDETCNTL</id></attribute>
    <attribute><id>PROC_PCIE_IOP_ZCAL_CONTROL</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FFE_GEN1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FFE_GEN2</id></attribute>
    <attribute><id>PROC_PCIE_PHB_ACTIVE</id></attribute>
    <attribute><id>XSCOM_BASE_ADDRESS</id></attribute>
    <attribute><id>PSTATEGPE_BOOT_COPIER_IVPR_OFFSET</id></attribute>
    <attribute><id>STOPGPE_BOOT_COPIER_IVPR_OFFSET</id></attribute>
    <attribute><id>EQ_GARD</id></attribute>
    <attribute><id>EC_GARD</id></attribute>
    <attribute><id>I2C_BUS_DIV_REF</id></attribute>
    <attribute><id>NODE_POS</id></attribute>
    <attribute><id>BOOT_FREQ</id></attribute>
    <attribute><id>VCS_BOOT_VOLTAGE</id></attribute>
    <attribute><id>VDD_BOOT_VOLTAGE</id></attribute>
    <attribute><id>CHIP_POS</id></attribute>
    <attribute><id>CLOCK_PLL_MUX</id></attribute>
    <attribute><id>CLOCK_PLL_MUX0</id></attribute>
    <attribute><id>BOOT_FREQ_MULT</id></attribute>
    <attribute><id>PFET_OFF_CONTROLS</id></attribute>
    <attribute><id>MC_SYNC_MODE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
    <!-- proc_fbc_eff_config_links -->
    <attribute><id>PROC_FABRIC_X_ATTACHED_LINK_ID</id></attribute>
    <attribute><id>PROC_FABRIC_X_ATTACHED_CHIP_ID</id></attribute>
    <attribute><id>PROC_FABRIC_A_ATTACHED_LINK_ID</id></attribute>
    <attribute><id>PROC_FABRIC_A_ATTACHED_CHIP_ID</id></attribute>
    <attribute><id>PROC_FABRIC_X_LINK_DELAY</id></attribute>
    <attribute><id>PROC_FABRIC_X_ADDR_DIS</id></attribute>
    <attribute><id>PROC_FABRIC_X_AGGREGATE</id></attribute>
    <attribute><id>PROC_FABRIC_A_LINK_DELAY</id></attribute>
    <attribute><id>PROC_FABRIC_A_ADDR_DIS</id></attribute>
    <attribute><id>PROC_FABRIC_A_AGGREGATE</id></attribute>
    <!-- End proc_fbc_eff_config_links -->
    <attribute><id>FSI_GP_SHADOWS_OVERWRITE</id></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PROC_NHTM_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_NHTM_BAR_SIZE</id></attribute>
    <attribute><id>PROC_CHTM_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_CHTM_BAR_SIZES</id></attribute>
    <attribute><id>NHTM_TRACE_TYPE</id></attribute>
    <attribute><id>CHTM_TRACE_TYPE</id></attribute>
    <attribute><id>HTMSC_TTYPEFILT_PAT</id></attribute>
    <attribute><id>HTMSC_TSIZEFILT_PAT</id></attribute>
    <attribute><id>HTMSC_TTYPEFILT_MASK</id></attribute>
    <attribute><id>HTMSC_TSIZEFILT_MASK</id></attribute>
    <attribute><id>HTMSC_TTYPEFILT_INVERT</id></attribute>
    <attribute><id>HTMSC_CRESPFILT_INVERT</id></attribute>
    <attribute><id>HTMSC_FILT_PAT</id></attribute>
    <attribute><id>HTMSC_FILT_CRESP_PAT</id></attribute>
    <attribute><id>HTMSC_FILT_MASK</id></attribute>
    <attribute><id>HTMSC_FILT_CRESP_MASK</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CONTENT_SEL</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CAPTURE_GENERATED_WRITES</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CAPTURE_ENABLE_FILTER_ALL</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CAPTURE_PRECISE_CRESP_MODE</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CAPTURE_LIMIT_MEM_ALLOCATION</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_CAPTURE_PMISC_ONLY_CMD</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_SYNC_STAMP_FORCE</id></attribute>
    <attribute><id>NHTM_HTMSC_MODE_WRITETOIO</id></attribute>
    <attribute><id>CHTM_HTMSC_MODE_CONTENT_SEL</id></attribute>
    <attribute><id>CHTM_HTMSC_MODE_CAPTURE</id></attribute>
    <attribute><id>CHTM_HTMSC_MODE_CORE_INSTR_STALL</id></attribute>
    <attribute><id>HTMSC_MODE_WRAP</id></attribute>
    <attribute><id>HTMSC_MODE_DIS_TSTAMP</id></attribute>
    <attribute><id>HTMSC_MODE_SINGLE_TSTAMP</id></attribute>
    <attribute><id>HTMSC_MODE_MARKERS_ONLY</id></attribute>
    <attribute><id>HTMSC_MODE_DIS_FORCE_GROUP_SCOPE</id></attribute>
    <attribute><id>HTMSC_MODE_VGTARGET</id></attribute>
    <attribute><id>HTMSC_MEM_SCOPE</id></attribute>
    <attribute><id>HTMSC_MEM_PRIORITY</id></attribute>
    <attribute><id>NHTM_CTRL_TRIG</id></attribute>
    <attribute><id>NHTM_CTRL_MARK</id></attribute>
    <attribute><id>CHTM_CTRL_TRIG</id></attribute>
    <attribute><id>CHTM_CTRL_MARK</id></attribute>
    <attribute><id>HTMSC_CTRL_DBG0_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_DBG1_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_RUN_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_OTHER_DBG0_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_XSTOP_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_CHIP0_STOP</id></attribute>
    <attribute><id>HTMSC_CTRL_CHIP1_STOP</id></attribute>
    <attribute><id>HTMSC_IMA_PDBAR_SPLIT_CORE_MODE</id></attribute>
    <attribute><id>HTMSC_IMA_PDBAR_SCOPE</id></attribute>
    <attribute><id>HTMSC_IMA_PDBAR_ADDR</id></attribute>
    <attribute><id>PROC_FABRIC_SYSTEM_ID</id></attribute>
    <attribute><id>PROC_OCC_SANDBOX_BASE_ADDR</id></attribute>

<!-- TODO: RTC 156244 - To be removed -->
    <attribute><id>PROC_HTM_BAR_SIZE</id></attribute>
    <attribute><id>PROC_HTM_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_HTM_BAR_SIZES</id></attribute>
<!-- End TODO: RTC 156244 -->

</targetType>

<!-- chip-processor-nimbus -->
<targetType>
    <id>chip-processor-nimbus</id>
    <parent>chip-processor-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_PHB</id>
        <default>3</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_IOP</id>
        <default>2</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_LANES</id>
        <default>24</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_REFCLOCK_ENABLE</id>
        <default>0xE0</default>
    </attribute>
</targetType>

<!-- chip-processor-cumulus -->
<targetType>
    <id>chip-processor-cumulus</id>
    <parent>chip-processor-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_PHB</id>
        <default>3</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_IOP</id>
        <default>2</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_LANES</id>
        <default>24</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_REFCLOCK_ENABLE</id>
        <default>0xE0</default>
    </attribute>
</targetType>

<!-- p9 sub-units -->

<!-- EQ chiplet: Use same EQ target for Nimbus and Cumulus
     6 EQs on Nimbus
     Quad: 2 ex's and one ep -->
<targetType>
    <id>unit-eq-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>EQ</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>POUNDV_BUCKET_NUM</id><default>0</default></attribute>
    <attribute><id>POUNDV_BUCKET_NUM_OVERRIDE</id><default>0</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>CPU</default></attribute>
    <!--@todo-RTC:155823 <attribute><id>SENSEADJ_STEP</id><default>CPU</default></attribute> -->
</targetType>

<!-- EX: Use same EX target for both Nimbus and Cumulus
     2 EXs per EQ
     EX (L2/L3, 2x Core) -->
<targetType>
    <id>unit-ex-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>EX</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>CDM_DOMAIN</id><default>CPU</default></attribute>
</targetType>

<!-- CORE: Use same CORE target for both Nimbus and Cumulus
     A collection of 4 threads -->
<targetType>
    <id>unit-core-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>CORE</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>CHIPLET_ID</id></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>CPU</default></attribute>
</targetType>

<!-- MCS
     Nimbus : 4 MCS under each chip
              (MCUnit left has two, MCUnit right has two)
     Cumulus: None  -->
<targetType>
    <id>unit-mcs-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MCS</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>IBSCOM_MCS_BASE_ADDR</id></attribute>
    <attribute><id>EI_BUS_TX_MSBSWAP</id></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>MSS_DIMM_MFG_ID_CODE</id></attribute>
    <attribute><id>EFF_NUM_RANKS_PER_DIMM</id></attribute>
    <attribute><id>EFF_CUSTOM_DIMM</id></attribute>
    <attribute><id>EFF_DRAM_WIDTH</id></attribute>
    <attribute><id>EFF_DRAM_RANK_MIX</id></attribute>
    <attribute><id>EFF_DIMM_SPARE</id></attribute>
    <attribute><id>EFF_DRAM_WR_VREF</id></attribute>
    <attribute><id>EFF_DRAM_WR_VREF_SCHMOO</id></attribute>
    <attribute><id>EFF_DRAM_WRDDR4_VREF_SCHMOO</id></attribute>
    <attribute><id>EFF_DIMM_SIZE</id></attribute>
    <attribute><id>EFF_DRAM_BL</id></attribute>
    <attribute><id>EFF_DRAM_CL</id></attribute>
    <attribute><id>EFF_DRAM_AL</id></attribute>
    <attribute><id>EFF_DRAM_CWL</id></attribute>
    <attribute><id>EFF_DRAM_RBT</id></attribute>
    <attribute><id>EFF_DRAM_TM</id></attribute>
    <attribute><id>EFF_DRAM_DLL_RESET</id></attribute>
    <attribute><id>EFF_DRAM_DLL_PPD</id></attribute>
    <attribute><id>EFF_DRAM_DLL_ENABLE</id></attribute>
    <attribute><id>EFF_DRAM_WR_LVL_ENABLE</id></attribute>
    <attribute><id>EFF_DRAM_OUTPUT_BUFFER</id></attribute>
    <attribute><id>EFF_DRAM_PASR</id></attribute>
    <attribute><id>EFF_DRAM_ASR</id></attribute>
    <attribute><id>EFF_DRAM_SRT</id></attribute>
    <attribute><id>EFF_MPR_LOC</id></attribute>
    <attribute><id>EFF_MPR_MODE</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC00</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC01</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC02</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC03</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC04</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC05</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC06_07</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC08</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC09</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC10</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC11</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC12</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC13</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC14</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC15</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_1x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_2x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_3x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_4x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_5x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_6x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_7x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_8x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_9x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_Ax</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_RC_Bx</id></attribute>
    <attribute><id>EFF_DIMM_RCD_IBT</id></attribute>
    <attribute><id>EFF_DIMM_RCD_MIRROR_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_ADDR_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_TEST_VALID</id></attribute>
    <attribute><id>EFF_SCHMOO_PARAM_VALID</id></attribute>
    <attribute><id>EFF_SCHMOO_WR_EYE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_RD_EYE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_DQS_CLK_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_RD_GATE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_ADDR_CMD_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_MEMCAL_INTERVAL</id></attribute>
    <attribute><id>EFF_ZQCAL_INTERVAL</id></attribute>
    <attribute><id>EFF_IBM_TYPE</id></attribute>
    <attribute><id>EFF_NUM_DROPS_PER_PORT</id></attribute>
    <attribute><id>EFF_NUM_MASTER_RANKS_PER_DIMM</id></attribute>
    <attribute><id>EFF_NUM_PACKAGES_PER_RANK</id></attribute>
    <attribute><id>EFF_PRIM_DIE_COUNT</id></attribute>
    <attribute><id>MSS_MEM_THROTTLED_N_COMMANDS_PER_PORT</id></attribute>
    <attribute><id>MSS_MEM_M_DRAM_CLOCKS</id></attribute>
    <attribute><id>MSS_MEM_THROTTLED_N_COMMANDS_PER_SLOT</id></attribute>
    <attribute><id>MSS_MEM_WATT_TARGET</id></attribute>
    <attribute><id>MSS_MASTER_PWR_SLOPE</id></attribute>
    <attribute><id>MSS_SUPPLIER_PWR_SLOPE</id></attribute>
    <attribute><id>MSS_SUPPLIER_PWR_INTERCEPT</id></attribute>
    <attribute><id>MSS_DIMM_MAXBANDWIDTH_GBS</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXBANDWIDTH_GBS</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXBANDWIDTH_MRS</id></attribute>
    <attribute><id>MSS_DIMM_MAXPOWER</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXPOWER</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_THROTTLED_N_COMMANDS_PER_PORT</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_M_DRAM_CLOCKS</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_THROTTLED_N_COMMANDS_PER_SLOT</id></attribute>
    <attribute><id>MSS_EFF_DIMM_FUNCTIONAL_VECTOR</id></attribute>
    <attribute><id>EFF_DRAM_LPASR</id></attribute>
    <attribute><id>EFF_MPR_PAGE</id></attribute>
    <attribute><id>EFF_GEARDOWN_MODE</id></attribute>
    <attribute><id>EFF_PER_DRAM_ACCESS</id></attribute>
    <attribute><id>EFF_TEMP_READOUT</id></attribute>
    <attribute><id>EFF_CRC_WR_LATENCY</id></attribute>
    <attribute><id>EFF_MPR_RD_FORMAT</id></attribute>
    <attribute><id>EFF_MAX_POWERDOWN_MODE</id></attribute>
    <attribute><id>EFF_TEMP_REFRESH_MODE</id></attribute>
    <attribute><id>EFF_INTERNAL_VREF_MONITOR</id></attribute>
    <attribute><id>EFF_CS_CMD_LATENCY</id></attribute>
    <attribute><id>EFF_SELF_REF_ABORT</id></attribute>
    <attribute><id>EFF_RD_PREAMBLE_TRAIN</id></attribute>
    <attribute><id>EFF_RD_PREAMBLE</id></attribute>
    <attribute><id>EFF_WR_PREAMBLE</id></attribute>
    <attribute><id>EFF_CA_PARITY_LATENCY</id></attribute>
    <attribute><id>EFF_CRC_ERROR_CLEAR</id></attribute>
    <attribute><id>EFF_CA_PARITY_ERROR_STATUS</id></attribute>
    <attribute><id>EFF_ODT_INPUT_BUFF</id></attribute>
    <attribute><id>EFF_RTT_PARK</id></attribute>
    <attribute><id>EFF_CA_PARITY</id></attribute>
    <attribute><id>EFF_DATA_MASK</id></attribute>
    <attribute><id>EFF_WRITE_DBI</id></attribute>
    <attribute><id>EFF_READ_DBI</id></attribute>
    <attribute><id>EFF_VREF_DQ_TRAIN_VALUE</id></attribute>
    <attribute><id>EFF_VREF_DQ_TRAIN_RANGE</id></attribute>
    <attribute><id>EFF_VREF_DQ_TRAIN_ENABLE</id></attribute>
    <attribute><id>EFF_WRITE_CRC</id></attribute>
    <attribute><id>MSS_CAL_STEP_ENABLE</id></attribute>
    <attribute><id>MSS_SLEW_RATE_DATA</id></attribute>
    <attribute><id>MSS_SLEW_RATE_ADR</id></attribute>
    <attribute><id>SCHMOO_MULTIPLE_SETUP_CALL</id></attribute>
    <attribute><id>EFF_BUFFER_LATENCY</id></attribute>
    <attribute><id>EFF_LRDIMM_WORD_X</id></attribute>
    <attribute><id>LRDIMM_MR12_REG</id></attribute>
    <attribute><id>LRDIMM_ADDITIONAL_CNTL_WORDS</id></attribute>
    <attribute><id>LRDIMM_RANK_MULT_MODE</id></attribute>
    <attribute><id>MSS_THROTTLE_CONTROL_RAS_WEIGHT</id></attribute>
    <attribute><id>MSS_THROTTLE_CONTROL_CAS_WEIGHT</id></attribute>
    <attribute><id>MSS_EFF_VPD_VERSION</id></attribute>
    <attribute><id>MSS_DATABUS_UTIL</id></attribute>
    <attribute><id>MSS_THROTTLED_N_COMMANDS</id></attribute>
    <attribute><id>EFF_DRAM_MAC</id></attribute>
    <attribute><id>VPD_RLO</id></attribute>
    <attribute><id>VPD_WLO</id></attribute>
    <attribute><id>EFF_DRAM_MODULE_BUS_WIDTH</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC00</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC01</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC02</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC03</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC04</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC05</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC06</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC07</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC08</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC09</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0A</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0B</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0C</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0D</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0E</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_BC0F</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BC1x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC2x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC3x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC4x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC5x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BC6x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F70BC7x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC8x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BC9x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BCAx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F30BCBx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BCCx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BCDx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BCEx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F0BCFx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F1BCCx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F1BCDx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F1BCEx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F1BCFx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC0x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC1x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC2x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC3x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC4x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC5x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F4BC6x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC0x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC1x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC2x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC3x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC5x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F5BC6x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC0x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC1x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC2x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC3x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC4x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F6BC5x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BC8x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BC9x</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCAx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCBx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCCx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCDx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCEx</id></attribute>
    <attribute><id>EFF_DIMM_DDR4_F74BCFx</id></attribute>
    <attribute><id>EFF_ODT_RD</id></attribute>
    <attribute><id>EFF_ODT_WR</id></attribute>
    <attribute><id>EFF_DRAM_RON</id></attribute>
    <attribute><id>EFF_DRAM_RTT_NOM</id></attribute>
    <attribute><id>EFF_DRAM_RTT_WR</id></attribute>
    <attribute><id>VPD_GPO</id></attribute>
    <attribute><id>EFF_DRAM_TDQS</id></attribute>
    <attribute><id>EFF_DRAM_TREFI</id></attribute>
    <attribute><id>EFF_DRAM_TRTP</id></attribute>
    <attribute><id>EFF_DRAM_TRFC_DLR</id></attribute>
    <attribute><id>EFF_DRAM_TFAW_DLR</id></attribute>
    <attribute><id>EFF_DRAM_TXS</id></attribute>
    <attribute><id>MSS_VPD_MR_DRAM_2N_MODE</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A00</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A01</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A02</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A03</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A04</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A05</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A06</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A07</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A08</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A09</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A10</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A11</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A12</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A13</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_A17</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_BA0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_BA1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_BG0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_C0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_C1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_ADDR_C2</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_D0_CLK0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_D0_CLK1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_D1_CLK0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_D1_CLK1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CLK_D0_P0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_CASN_A15</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_RASN_A16</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_WEN_A14</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CMD_PAR</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CKE0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CKE1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CKE0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CKE1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CSN0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CSN1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CSN0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CSN1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_ODT0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_ODT1</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_ODT0</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_ODT1</id></attribute>
    <attribute><id>VPD_MR_DRAM_2N_MODE</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A00</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A01</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A02</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A03</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A04</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A05</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A06</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A07</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A08</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A09</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A10</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A11</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A12</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A13</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_A17</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_BA0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_BA1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_BG0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_C0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_C1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_ADDR_C2</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_D0_CLK0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_D0_CLK1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_D1_CLK0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_D1_CLK1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CLK_D0_P0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CLK_D0_P1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CLK_D1_P0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CLK_D1_P1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CMD_ADDR_CASN_A15</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CMD_ADDR_RASN_A16</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CMD_ADDR_WEN_A14</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CMD_PAR</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CKE0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CKE1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CKE2</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CKE3</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CSN0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CSN1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CSN2</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_CSN3</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_ODT0</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_ODT1</id></attribute>
    <attribute><id>VPD_MR_MC_PHASE_ROT_CNTL_ODT3</id></attribute>
    <attribute><id>MSS_VPD_MR_MC_2N_MODE_AUTOSET</id></attribute>
    <attribute><id>MSS_VPD_MR_PERIODIC_MEMCAL_MODE_OPTIONS</id></attribute>
    <attribute><id>MSS_VPD_MR_TSYS_ADR</id></attribute>
    <attribute><id>MSS_VPD_MR_TSYS_DATA</id></attribute>
    <attribute><id>VPD_MR_PERIODIC_MEMCAL_MODE_OPTIONS</id></attribute>
    <attribute><id>VPD_MR_TSYS_ADR</id></attribute>
    <attribute><id>VPD_MR_TSYS_DATA</id></attribute>
    <attribute><id>MSS_VPD_MT_CKE_PRI_MAP</id></attribute>
    <attribute><id>MSS_VPD_MT_CKE_PWR_MAP</id></attribute>
    <attribute><id>MSS_VPD_MT_DIMM_RCD_IBT</id></attribute>
    <attribute><id>MSS_VPD_MT_DIMM_RCD_OUTPUT_TIMING</id></attribute>
    <attribute><id>MSS_VPD_MT_DRAM_DRV_IMP_DQ_DQS</id></attribute>
    <attribute><id>MSS_VPD_MT_DRAM_RTT_NOM</id></attribute>
    <attribute><id>MSS_VPD_MT_DRAM_RTT_PARK</id></attribute>
    <attribute><id>MSS_VPD_MT_DRAM_RTT_WR</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DRV_IMP_ADDR</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DRV_IMP_CLK</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DRV_IMP_CNTL</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DRV_IMP_DQ_DQS</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DRV_IMP_SPCKE</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_RCV_IMP_DQ_DQS</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_SLEW_RATE_ADDR</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_SLEW_RATE_CLK</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_SLEW_RATE_CNTL</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_SLEW_RATE_DQ_DQS</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_SLEW_RATE_SPCKE</id></attribute>
    <attribute><id>MSS_VPD_MT_ODT_RD</id></attribute>
    <attribute><id>MSS_VPD_MT_ODT_WR</id></attribute>
    <attribute><id>MSS_VPD_MT_OFFSET_GPO</id></attribute>
    <attribute><id>MSS_VPD_MT_OFFSET_RLO</id></attribute>
    <attribute><id>MSS_VPD_MT_OFFSET_WLO</id></attribute>
    <attribute><id>MSS_VPD_MT_VREF_DRAM_WR</id></attribute>
    <attribute><id>MSS_VPD_MT_VREF_MC_RD</id></attribute>
    <attribute><id>MSS_VPD_MT_WINDAGE_RD_CTR</id></attribute>
    <attribute><id>VPD_MT_CKE_PRI_MAP</id></attribute>
    <attribute><id>VPD_MT_CKE_PWR_MAP</id></attribute>
    <attribute><id>VPD_MT_DIMM_RCD_IBT</id></attribute>
    <attribute><id>VPD_MT_DIMM_RCD_OUTPUT_TIMING</id></attribute>
    <attribute><id>VPD_MT_DRAM_DRV_IMP_DQ_DQS</id></attribute>
    <attribute><id>VPD_MT_DRAM_RTT_NOM</id></attribute>
    <attribute><id>VPD_MT_DRAM_RTT_PARK</id></attribute>
    <attribute><id>VPD_MT_DRAM_RTT_WR</id></attribute>
    <attribute><id>VPD_MT_MC_DRV_IMP_ADDR</id></attribute>
    <attribute><id>VPD_MT_MC_DRV_IMP_CLK</id></attribute>
    <attribute><id>VPD_MT_MC_DRV_IMP_CNTL</id></attribute>
    <attribute><id>VPD_MT_MC_DRV_IMP_DQ_DQS</id></attribute>
    <attribute><id>VPD_MT_MC_DRV_IMP_SPCKE</id></attribute>
    <attribute><id>VPD_MT_MC_RCV_IMP_DQ_DQS</id></attribute>
    <attribute><id>VPD_MT_MC_SLEW_RATE_ADDR</id></attribute>
    <attribute><id>VPD_MT_MC_SLEW_RATE_CLK</id></attribute>
    <attribute><id>VPD_MT_MC_SLEW_RATE_CNTL</id></attribute>
    <attribute><id>VPD_MT_MC_SLEW_RATE_DQ_DQS</id></attribute>
    <attribute><id>VPD_MT_MC_SLEW_RATE_SPCKE</id></attribute>
    <attribute><id>VPD_MT_ODT_RD</id></attribute>
    <attribute><id>VPD_MT_ODT_WR</id></attribute>
    <attribute><id>VPD_MT_OFFSET_GPO</id></attribute>
    <attribute><id>VPD_MT_OFFSET_RLO</id></attribute>
    <attribute><id>VPD_MT_OFFSET_WLO</id></attribute>
    <attribute><id>VPD_MT_VREF_DRAM_WR</id></attribute>
    <attribute><id>VPD_MT_VREF_MC_RD</id></attribute>
    <attribute><id>VPD_MT_WINDAGE_RD_CTR</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DQ_ACBOOST_RD_UP</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DQ_ACBOOST_WR_DOWN</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DQ_ACBOOST_WR_UP</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DQ_CTLE_CAP</id></attribute>
    <attribute><id>MSS_VPD_MT_MC_DQ_CTLE_RES</id></attribute>
    <attribute><id>EEPROM_VPD_PRIMARY_INFO</id></attribute>
    <attribute><id>VPD_REC_NUM</id></attribute>
    <attribute><id>EFF_DRAM_GEN</id></attribute>
    <attribute><id>EFF_DIMM_TYPE</id></attribute>
    <attribute><id>EFF_HYBRID_MEMORY_TYPE</id></attribute>
    <attribute><id>EFF_HYBRID</id></attribute>
    <attribute><id>EFF_DRAM_DENSITY</id></attribute>
    <attribute><id>EFF_DRAM_BANK_BITS</id></attribute>
    <attribute><id>EFF_DRAM_BANK_GROUP_BITS</id></attribute>
    <attribute><id>EFF_DRAM_COLUMN_BITS</id></attribute>
    <attribute><id>EFF_DRAM_ROW_BITS</id></attribute>
    <attribute><id>EFF_PRIM_STACK_TYPE</id></attribute>
    <attribute><id>EFF_DRAM_PPR</id></attribute>
    <attribute><id>EFF_DRAM_SOFT_PPR</id></attribute>
    <attribute><id>EFF_DRAM_TRCD</id></attribute>
    <attribute><id>EFF_DRAM_TRP</id></attribute>
    <attribute><id>EFF_DRAM_TRAS</id></attribute>
    <attribute><id>EFF_DRAM_TRC</id></attribute>
    <attribute><id>EFF_DRAM_TRFC</id></attribute>
    <attribute><id>EFF_DRAM_TFAW</id></attribute>
    <attribute><id>EFF_DRAM_TRRD_S</id></attribute>
    <attribute><id>EFF_DRAM_TRRD_L</id></attribute>
    <attribute><id>EFF_DRAM_TCCD_L</id></attribute>
    <attribute><id>EFF_DRAM_TWR</id></attribute>
    <attribute><id>EFF_DRAM_TWTR_S</id></attribute>
    <attribute><id>EFF_DRAM_TWTR_L</id></attribute>
    <attribute><id>EFF_DRAM_TMAW</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>MEM</default></attribute>
    <attribute><id>VMEM_ID</id></attribute>
    <attribute><id>MEMVPD_POS</id></attribute>
    <attribute><id>VPD_OVERRIDE_MT</id></attribute>
    <attribute><id>VPD_OVERRIDE_MT_ENABLE</id></attribute>
    <attribute><id>VPD_OVERRIDE_MR</id></attribute>
    <attribute><id>VPD_OVERRIDE_MR_ENABLE</id></attribute>
</targetType>

<targetType>
    <id>unit-mcs-nimbus</id>
    <parent>unit-mcs-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<!-- MCA
     Nimbus : 2 MCAs under each MCS (total of 8 per chip)
     Cumulus: No MCA
     Tied 1-1 to a DDR port -->
<targetType>
    <id>unit-mca-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MCA</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>EFF_DIMM_SIZE</id></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>MEM</default></attribute>
</targetType>

<targetType>
    <id>unit-mca-nimbus</id>
    <parent>unit-mca-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<!-- MCBIST
     Nimbus : 1 per MCU (total of 2 per chip)
     Cumulus: None  -->
<targetType>
    <id>unit-mcbist-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MCBIST</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>MSS_FREQ</id></attribute>
    <attribute><id>MSS_VOLT</id></attribute>
    <attribute><id>MSS_FREQ_OVERRIDE</id></attribute>
    <attribute><id>MSS_VOLT_OVERRIDE</id></attribute>
    <attribute><id>MSS_VOLT_VPP</id></attribute>
    <attribute><id>MSS_FREQ_BIAS_PERCENTAGE</id></attribute>
    <attribute><id>MSS_NEST_CAPABLE_FREQUENCIES</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>MEM</default></attribute>
</targetType>

<targetType>
    <id>unit-mcbist-nimbus</id>
    <parent>unit-mcbist-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<!-- MI
     Nimbus : None
     Cumulus: total of 4 per chip -->
<targetType>
    <id>unit-mi-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MI</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
</targetType>

<targetType>
    <id>unit-mi-cumulus</id>
    <parent>unit-mi-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- DMI
     Nimbus : None
     Cumulus: 2 per MI (total of 8 per chip) -->
<targetType>
    <id>unit-dmi-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>DMI</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
</targetType>

<targetType>
    <id>unit-dmi-cumulus</id>
    <parent>unit-dmi-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- PEC corresponds to IOP. Use same PEC target for Nimbus and Cumulus
     Nimbus : 3 per chip
     Cumulus: 3 per chip  -->
<targetType>
    <id>unit-pec-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>PEC</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_REFCLOCK_ENABLE</id>
        <default>0xE0</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>

    <attribute><id>PROC_PCIE_IOVALID_ENABLE</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_CDR_GAIN</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_LOFF_CONTROL</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_VGA_CONTRL_REGISTER3</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_ROT_CDR_LOOKAHEAD</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_ROT_CDR_SSC</id></attribute>
    <attribute><id>PROC_PCIE_PCS_PCLCK_CNTL_PLLA</id></attribute>
    <attribute><id>PROC_PCIE_PCS_PCLCK_CNTL_PLLB</id></attribute>
    <attribute><id>PROC_PCIE_PCS_TX_DCLCK_ROT</id></attribute>
    <attribute><id>PROC_PCIE_PCS_TX_FIFO_CONFIG_OFFSET</id></attribute>
    <attribute><id>PROC_PCIE_PCS_TX_PCIE_RECV_DETECT_CNTL_REG1</id></attribute>
    <attribute><id>PROC_PCIE_PCS_TX_PCIE_RECV_DETECT_CNTL_REG2</id></attribute>
    <attribute><id>PROC_PCIE_PCS_TX_POWER_SEQ_ENABLE</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_PHASE_ROTATOR_CNTL</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_VGA_CNTL_REG1</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_VGA_CNTL_REG2</id></attribute>
    <attribute><id>PROC_PCIE_PCS_RX_SIGDET_CNTL</id></attribute>
    <attribute><id>PROC_PCIE_PCS_SYSTEM_CNTL</id></attribute>
    <attribute><id>PROC_PCIE_PCS_M_CNTL</id></attribute>

    <attribute><id>PROC_PCIE_IOP_SWAP_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G3_PLL_CONTROL0_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G2_PLL_CONTROL0_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL0_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL1_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL0_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL1_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FIFO_OFFSET_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_RCVRDETCNTL_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_BWLOSS1_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_VGA_CONTROL2_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_PEAK_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_SDL_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_ZCAL_CONTROL_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FFE_GEN1_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FFE_GEN2_P9</id></attribute>
    <attribute><id>PROC_PCIE_IOP_CONFIG</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>IO</default></attribute>
</targetType>

<!-- PHB
     Nimbus : 6 per PEC (total of 18 per chip)
     Cumulus: 6 per PEC -->
<targetType>
    <id>unit-phb-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>PHB</default>
    </attribute>
    <attribute>
        <id>PROC_PCIE_NUM_LANES</id>
        <default>32</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>

    <attribute><id>PROC_PCIE_BAR_ENABLE</id></attribute>
    <attribute><id>PROC_PCIE_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_PCIE_BAR_SIZE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>IO</default></attribute>


</targetType>

<targetType>
    <id>unit-phb-nimbus</id>
    <parent>unit-phb-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-phb-cumulus</id>
    <parent>unit-phb-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- OBUS
     Nimbus : 2 per chip (OB0 and OB3)
     Cumulus: 4 per chip (OB0, OB1, OB2, and OB3)  -->
<targetType>
    <id>unit-obus-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>OBUS</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>OPTICS_CONFIG_MODE</id></attribute>
    <attribute><id>PEER_TARGET</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
</targetType>

<targetType>
    <id>unit-obus-nimbus</id>
    <parent>unit-obus-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-obus-cumulus</id>
    <parent>unit-obus-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- NV
     Nimbus : 1 per chip
     Cumulus: 1 per chip -->
<targetType>
    <id>unit-nv-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>NV</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
</targetType>

<targetType>
    <id>unit-nv-nimbus</id>
    <parent>unit-nv-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-nv-cumulus</id>
    <parent>unit-nv-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- PPE
     Nimbus : 21, including the SBE (1 SBE, 1 Powerbus/Fabric PPE,
              4 GPEs, 12 CMEs, and 3 IO PPEs.
     Cumulus: 23 (2 additional IO-PPE instances) -->
<targetType>
    <id>unit-ppe-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>PPE</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>0</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
</targetType>

<targetType>
    <id>unit-ppe-nimbus</id>
    <parent>unit-ppe-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-ppe-cumulus</id>
    <parent>unit-ppe-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- PERV
     Nimbus : 43 (1 per chiplet)
     Cumulus: 1 per chiplet -->
<targetType>
    <id>unit-perv-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>PERV</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>0</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
</targetType>

<targetType>
    <id>unit-perv-nimbus</id>
    <parent>unit-perv-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-perv-cumulus</id>
    <parent>unit-perv-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- XBUS
     Nimbus : 1 per chip
     Cumulus: 7  -->
<targetType>
    <id>unit-xbus-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>XBUS</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000001</default> <!--GARD -->
    </attribute>
    <attribute><id>CHIP_UNIT</id></attribute>
    <attribute><id>PEER_TARGET</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>IO_XBUS_DCCAL_FLAGS</id></attribute>
    <attribute><id>IO_X_DEBUG</id></attribute>
    <attribute><id>IO_XBUS_MASTER_MODE</id></attribute>
    <attribute><id>IO_XBUS_TX_MARGIN_RATIO</id></attribute>
    <attribute><id>IO_XBUS_TX_FFE_PRECURSOR</id></attribute>
</targetType>

<targetType>
    <id>unit-xbus-nimbus</id>
    <parent>unit-xbus-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-xbus-cumulus</id>
    <parent>unit-xbus-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- CAPP
     Nimbus : 2 per chip
     Cumulus: 2  -->
<targetType>
    <id>unit-capp-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>CAPP</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>0</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
    <attribute><id>PARENT_PERVASIVE</id></attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
</targetType>

<targetType>
    <id>unit-capp-nimbus</id>
    <parent>unit-capp-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
</targetType>

<targetType>
    <id>unit-capp-cumulus</id>
    <parent>unit-capp-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- SBE
     Nimbus : 1 per chip
     Cumulus: 1 -->
<targetType>
    <id>unit-sbe-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>SBE</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>0</default></attribute>
    <attribute><id>SCRATCH_UINT8_1</id><default>5</default></attribute>
</targetType>

<targetType>
    <id>unit-sbe-nimbus</id>
    <parent>unit-sbe-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-sbe-cumulus</id>
    <parent>unit-sbe-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- OCC
     Nimbus : 1 per chip
     Cumulus: 1  -->
<targetType>
    <id>unit-occ-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>OCC</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>POWER9</default>
    </attribute>
    <attribute>
        <id>OCC_MASTER_CAPABLE</id>
    </attribute>
</targetType>

<targetType>
    <id>unit-occ-nimbus</id>
    <parent>unit-occ-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>NIMBUS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-occ-cumulus</id>
    <parent>unit-occ-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CUMULUS</default>
    </attribute>
</targetType>

<!-- L4 (Centaur) -->
<targetType>
    <id>unit-l4-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>L4</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
</targetType>

<targetType>
    <id>unit-l4-centaur</id>
    <parent>unit-l4-power9</parent>
    <attribute>
        <id>MODEL</id>
        <default>CENTAUR</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-nx-power9</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>NX</default>
    </attribute>
    <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute>
    <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id>
        <default>0x00000001</default> <!--GARD -->
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>0</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute>
</targetType>

<!-- End p9 sub-units -->

</attributes>
