Fitter report for dsi_controller_test
Sun Mar 24 22:59:07 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 24 22:59:07 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; dsi_controller_test                         ;
; Top-level Entity Name              ; top_level_system                            ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 5,757 / 49,760 ( 12 % )                     ;
;     Total combinational functions  ; 4,977 / 49,760 ( 10 % )                     ;
;     Dedicated logic registers      ; 3,479 / 49,760 ( 7 % )                      ;
; Total registers                    ; 3479                                        ;
; Total pins                         ; 23 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,112,360 / 1,677,312 ( 66 % )              ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.85        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.8%      ;
;     Processor 4            ;   5.7%      ;
;     Processor 5            ;   5.7%      ;
;     Processor 6            ;   5.7%      ;
;     Processor 7            ;   5.7%      ;
;     Processor 8            ;   5.7%      ;
;     Processors 9-16        ;   5.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8969 ) ; 0.00 % ( 0 / 8969 )        ; 0.00 % ( 0 / 8969 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8969 ) ; 0.00 % ( 0 / 8969 )        ; 0.00 % ( 0 / 8969 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8505 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/git/dsi_controller/quartus_project/dsi_controller_test/output_files/dsi_controller_test.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 5,757 / 49,760 ( 12 % )        ;
;     -- Combinational with no register       ; 2278                           ;
;     -- Register only                        ; 780                            ;
;     -- Combinational with a register        ; 2699                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 2598                           ;
;     -- 3 input functions                    ; 1226                           ;
;     -- <=2 input functions                  ; 1153                           ;
;     -- Register only                        ; 780                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 4330                           ;
;     -- arithmetic mode                      ; 647                            ;
;                                             ;                                ;
; Total registers*                            ; 3,479 / 51,509 ( 7 % )         ;
;     -- Dedicated logic registers            ; 3,479 / 49,760 ( 7 % )         ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 452 / 3,110 ( 15 % )           ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 23 / 360 ( 6 % )               ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 145 / 182 ( 80 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,112,360 / 1,677,312 ( 66 % ) ;
; Total block memory implementation bits      ; 1,336,320 / 1,677,312 ( 80 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 12                             ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 5.3% / 5.1% / 5.6%             ;
; Peak interconnect usage (total/H/V)         ; 43.4% / 42.3% / 45.0%          ;
; Maximum fan-out                             ; 2717                           ;
; Highest non-global fan-out                  ; 805                            ;
; Total fan-out                               ; 32737                          ;
; Average fan-out                             ; 3.46                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 5445 / 49760 ( 11 % ) ; 129 / 49760 ( < 1 % ) ; 183 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 2129                  ; 57                    ; 92                    ; 0                              ;
;     -- Register only                        ; 756                   ; 7                     ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 2560                  ; 65                    ; 74                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2463                  ; 56                    ; 79                    ; 0                              ;
;     -- 3 input functions                    ; 1163                  ; 19                    ; 44                    ; 0                              ;
;     -- <=2 input functions                  ; 1063                  ; 47                    ; 43                    ; 0                              ;
;     -- Register only                        ; 756                   ; 7                     ; 17                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 4055                  ; 118                   ; 157                   ; 0                              ;
;     -- arithmetic mode                      ; 634                   ; 4                     ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 3316                  ; 72                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers            ; 3316 / 49760 ( 7 % )  ; 72 / 49760 ( < 1 % )  ; 91 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 421 / 3110 ( 14 % )   ; 15 / 3110 ( < 1 % )   ; 16 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 23                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1112360               ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 1336320               ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 145 / 182 ( 79 % )    ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 3629                  ; 72                    ; 140                   ; 2                              ;
;     -- Registered Input Connections         ; 3323                  ; 32                    ; 99                    ; 0                              ;
;     -- Output Connections                   ; 263                   ; 5                     ; 223                   ; 3352                           ;
;     -- Registered Output Connections        ; 6                     ; 3                     ; 223                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 31684                 ; 574                   ; 1076                  ; 3361                           ;
;     -- Registered Connections               ; 14521                 ; 300                   ; 755                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 31                    ; 315                   ; 3354                           ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 46                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 315                   ; 46                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3354                  ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 41                    ; 11                    ; 87                    ; 2                              ;
;     -- Output Ports                         ; 26                    ; 4                     ; 104                   ; 3                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 60                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 73                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                      ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; altpll_0_areset_conduit_export ; E10   ; 8        ; 36           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clk_clk                        ; R11   ; 3        ; 31           ; 0            ; 0            ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset_reset_n                  ; B7    ; 8        ; 34           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; W12   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; U1    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; M9    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; P9    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; H1    ; 1B       ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; M8    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; R9    ; 3        ; 22           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; M3    ; 1B       ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; B1    ; 8        ; 22           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; R13   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 6 / 24 ( 25 % ) ; 2.5V          ; --           ;
; 2        ; 5 / 36 ( 14 % ) ; 2.5V          ; --           ;
; 3        ; 5 / 48 ( 10 % ) ; 2.5V          ; --           ;
; 4        ; 3 / 48 ( 6 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 40 ( 3 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 4 / 52 ( 8 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 36 ( 19 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                               ;
+----------+------------+----------+---------------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                          ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; reset_reset_n                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 418        ; 7        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                                      ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; altpll_0_areset_conduit_export                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                                      ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT                     ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                                     ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT                       ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                                     ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                                ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                                   ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT                       ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                                   ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                                 ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                                     ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                                     ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                                 ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                                 ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                                 ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                                     ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                                   ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; clk_clk                                                 ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                                   ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                                  ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                                     ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                         ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|pll7 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; altpll_0|sd1|pll7                                                                 ;
; PLL mode                      ; Normal                                                                            ;
; Compensate clock              ; clock0                                                                            ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                          ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                                         ;
; VCO post scale K counter      ; 2                                                                                 ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 208 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                          ;
; Freq max lock                 ; 54.18 MHz                                                                         ;
; M VCO Tap                     ; 0                                                                                 ;
; M Initial                     ; 1                                                                                 ;
; M value                       ; 12                                                                                ;
; N value                       ; 1                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 27                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                ;
; Bandwidth type                ; Medium                                                                            ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; PLL_1                                                                             ;
; Inclk0 signal                 ; clk_clk                                                                           ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0] ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)    ; 11.25 (208 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[0] ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1] ; clock1       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.63 (208 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; altpll_0|sd1|pll7|clk[1] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+-----------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                 ;
+---------------------------------------------------------+-------------------------------+
; Pin Name                                                ; Reason                        ;
+---------------------------------------------------------+-------------------------------+
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Incomplete set of assignments ;
; altpll_0_areset_conduit_export                          ; Incomplete set of assignments ;
; clk_clk                                                 ; Incomplete set of assignments ;
; reset_reset_n                                           ; Incomplete set of assignments ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Missing location assignment   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Missing location assignment   ;
; altpll_0_areset_conduit_export                          ; Missing location assignment   ;
; clk_clk                                                 ; Missing location assignment   ;
; reset_reset_n                                           ; Missing location assignment   ;
+---------------------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Entity Name                                              ; Library Name     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
; |top_level_system                                                                                                                       ; 5757 (1)    ; 3479 (0)                  ; 0 (0)         ; 1112360     ; 145  ; 1          ; 6            ; 0       ; 3         ; 23   ; 0            ; 2278 (1)     ; 780 (0)           ; 2699 (0)         ; 0          ; |top_level_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; top_level_system                                         ; top_level_system ;
;    |altera_reset_controller:rst_controller_001|                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;    |altera_reset_controller:rst_controller_002|                                                                                         ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                  ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                ; top_level_system ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |top_level_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                ; top_level_system ;
;    |avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|                                                                                        ; 27 (14)     ; 14 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 14 (7)           ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; avl_st_video_2_avl_st_top                                ; top_level_system ;
;       |altera_generic_fifo:fifo_34x4_0|                                                                                                 ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0                                                                                                                                                                                                                                                                                                                                                                                     ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                             ; scfifo                                                   ; work             ;
;             |scfifo_ctf1:auto_generated|                                                                                                ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated                                                                                                                                                                                                                                                                                                                                  ; scfifo_ctf1                                              ; work             ;
;                |a_dpfifo_rn71:dpfifo|                                                                                                   ; 13 (11)     ; 7 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (5)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo                                                                                                                                                                                                                                                                                                             ; a_dpfifo_rn71                                            ; work             ;
;                   |cntr_v27:usedw_counter|                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_v27:usedw_counter                                                                                                                                                                                                                                                                                      ; cntr_v27                                                 ; work             ;
;    |dsi_tx_top:dsi_tx_controller_0|                                                                                                     ; 1357 (0)    ; 824 (0)                   ; 0 (0)         ; 40          ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (0)      ; 143 (0)           ; 705 (0)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; dsi_tx_top                                               ; top_level_system ;
;       |altera_generic_fifo:fifo_9x32|                                                                                                   ; 36 (0)      ; 25 (0)                    ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 36 (0)      ; 25 (0)                    ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                                            ; scfifo                                                   ; work             ;
;             |scfifo_itf1:auto_generated|                                                                                                ; 36 (0)      ; 25 (0)                    ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated                                                                                                                                                                                                                                                                                                                                                 ; scfifo_itf1                                              ; work             ;
;                |a_dpfifo_1o71:dpfifo|                                                                                                   ; 36 (22)     ; 25 (11)                   ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 25 (11)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo                                                                                                                                                                                                                                                                                                                            ; a_dpfifo_1o71                                            ; work             ;
;                   |altsyncram_ruc1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|altsyncram_ruc1:FIFOram                                                                                                                                                                                                                                                                                                    ; altsyncram_ruc1                                          ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                                     ; cntr_237                                                 ; work             ;
;                   |cntr_l2b:rd_ptr_msb|                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_l2b:rd_ptr_msb                                                                                                                                                                                                                                                                                                        ; cntr_l2b                                                 ; work             ;
;                   |cntr_m2b:wr_ptr|                                                                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|cntr_m2b:wr_ptr                                                                                                                                                                                                                                                                                                            ; cntr_m2b                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|                                                                                ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 18 (13)     ; 10 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (5)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|                                                                                ; 20 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 20 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 20 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 20 (15)     ; 10 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (5)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;       |altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|                                                                                ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst                                                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;          |scfifo:scfifo_component|                                                                                                      ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;             |scfifo_htf1:auto_generated|                                                                                                ; 18 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated                                                                                                                                                                                                                                                                                                                              ; scfifo_htf1                                              ; work             ;
;                |a_dpfifo_0o71:dpfifo|                                                                                                   ; 18 (13)     ; 10 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (5)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo                                                                                                                                                                                                                                                                                                         ; a_dpfifo_0o71                                            ; work             ;
;                   |cntr_237:usedw_counter|                                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|cntr_237:usedw_counter                                                                                                                                                                                                                                                                                  ; cntr_237                                                 ; work             ;
;       |dsi_lanes_controller:dsi_lanes_controller_0|                                                                                     ; 631 (16)    ; 309 (9)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (4)      ; 0 (0)             ; 352 (11)         ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0                                                                                                                                                                                                                                                                                                                                                                                      ; dsi_lanes_controller                                     ; top_level_system ;
;          |dsi_lane_full:dsi_lane[0].dsi_lane|                                                                                           ; 155 (107)   ; 74 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (55)      ; 0 (0)             ; 75 (52)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 48 (48)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 23 (23)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[1].dsi_lane|                                                                                           ; 104 (56)    ; 55 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (24)      ; 0 (0)             ; 55 (32)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 48 (48)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 23 (23)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[2].dsi_lane|                                                                                           ; 104 (56)    ; 55 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (24)      ; 0 (0)             ; 55 (32)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 48 (48)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 23 (23)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane[3].dsi_lane|                                                                                           ; 104 (56)    ; 55 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (24)      ; 0 (0)             ; 55 (32)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane                                                                                                                                                                                                                                                                                                                                                   ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 48 (48)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 23 (23)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                         ; dsi_hs_lane                                              ; top_level_system ;
;          |dsi_lane_full:dsi_lane_clk|                                                                                                   ; 132 (70)    ; 53 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (14)      ; 0 (0)             ; 93 (56)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk                                                                                                                                                                                                                                                                                                                                                           ; dsi_lane_full                                            ; top_level_system ;
;             |dsi_hs_lane:dsi_hs_lane_0|                                                                                                 ; 62 (62)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 37 (37)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|dsi_hs_lane:dsi_hs_lane_0                                                                                                                                                                                                                                                                                                                                 ; dsi_hs_lane                                              ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[0].inst|                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[0].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[1].inst|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[1].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[2].inst|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[2].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;          |fifo_to_lane_bridge:fifo_to_lane_bridge[3].inst|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|fifo_to_lane_bridge:fifo_to_lane_bridge[3].inst                                                                                                                                                                                                                                                                                                                                      ; fifo_to_lane_bridge                                      ; top_level_system ;
;       |dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|                                                                             ; 230 (209)   ; 99 (86)                   ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (119)    ; 1 (1)             ; 102 (89)         ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0                                                                                                                                                                                                                                                                                                                                                                              ; dsi_tx_packets_assembler                                 ; top_level_system ;
;          |altera_generic_fifo:fifo_mux|                                                                                                 ; 21 (0)      ; 13 (0)                    ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux                                                                                                                                                                                                                                                                                                                                                 ; altera_generic_fifo                                      ; top_level_system ;
;             |scfifo:scfifo_component|                                                                                                   ; 21 (0)      ; 13 (0)                    ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                         ; scfifo                                                   ; work             ;
;                |scfifo_ctf1:auto_generated|                                                                                             ; 21 (0)      ; 13 (0)                    ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated                                                                                                                                                                                                                                                                                              ; scfifo_ctf1                                              ; work             ;
;                   |a_dpfifo_rn71:dpfifo|                                                                                                ; 21 (16)     ; 13 (8)                    ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (8)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo                                                                                                                                                                                                                                                                         ; a_dpfifo_rn71                                            ; work             ;
;                      |altsyncram_fuc1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram                                                                                                                                                                                                                                                 ; altsyncram_fuc1                                          ; work             ;
;                      |cntr_i2b:rd_ptr_msb|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_i2b:rd_ptr_msb                                                                                                                                                                                                                                                     ; cntr_i2b                                                 ; work             ;
;                      |cntr_j2b:wr_ptr|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_j2b:wr_ptr                                                                                                                                                                                                                                                         ; cntr_j2b                                                 ; work             ;
;                      |cntr_v27:usedw_counter|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|cntr_v27:usedw_counter                                                                                                                                                                                                                                                  ; cntr_v27                                                 ; work             ;
;       |dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|                                                                                       ; 191 (4)     ; 151 (2)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (2)       ; 65 (0)            ; 86 (2)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0                                                                                                                                                                                                                                                                                                                                                                                        ; dsi_tx_pixel_buffer                                      ; top_level_system ;
;          |altera_generic_fifo:altera_generic_fifo_0|                                                                                    ; 187 (0)     ; 149 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 65 (0)            ; 84 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0                                                                                                                                                                                                                                                                                                                                              ; altera_generic_fifo                                      ; top_level_system ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 187 (0)     ; 149 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 65 (0)            ; 84 (0)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                      ; dcfifo                                                   ; work             ;
;                |dcfifo_qts1:auto_generated|                                                                                             ; 187 (55)    ; 149 (33)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (20)      ; 65 (27)           ; 84 (4)           ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated                                                                                                                                                                                                                                                                                           ; dcfifo_qts1                                              ; work             ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:wrptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:wrptr_g_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_gray2bin_tsa:ws_dgrp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_gray2bin_tsa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                           ; a_gray2bin_tsa                                           ; work             ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                                                               ; a_graycounter_ovb                                        ; work             ;
;                   |a_graycounter_sh6:rdptr_g1p|                                                                                         ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                               ; a_graycounter_sh6                                        ; work             ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 4 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                                                ; alt_synch_pipe_9pl                                       ; work             ;
;                      |dffpipe_qe9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13                                                                                                                                                                                                                                          ; dffpipe_qe9                                              ; work             ;
;                   |alt_synch_pipe_apl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                                                                                                                                                                                                ; alt_synch_pipe_apl                                       ; work             ;
;                      |dffpipe_re9:dffpipe18|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe18                                                                                                                                                                                                                                          ; dffpipe_re9                                              ; work             ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                                                                  ; cmpr_ei5                                                 ; work             ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                                                                   ; cmpr_ei5                                                 ; work             ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                        ; dffpipe_3dc                                              ; work             ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:ws_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                              ; work             ;
;       |dsi_tx_regs:dsi_tx_regs_0|                                                                                                       ; 160 (120)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (10)      ; 36 (36)           ; 98 (74)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0                                                                                                                                                                                                                                                                                                                                                                                                        ; dsi_tx_regs                                              ; top_level_system ;
;          |avalon_mm_manager:avalon_mm_manager_0|                                                                                        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 24 (24)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0                                                                                                                                                                                                                                                                                                                                                                  ; avalon_mm_manager                                        ; top_level_system ;
;       |sync_2ff:sync_assembler_enable|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_assembler_enable                                                                                                                                                                                                                                                                                                                                                                                                   ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_clk_enable|                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_clk_enable                                                                                                                                                                                                                                                                                                                                                                                                         ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_clk_ready|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_clk_ready                                                                                                                                                                                                                                                                                                                                                                                                          ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_exit_timeout|                                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_exit_timeout                                                                                                                                                                                                                                                                                                                                                                                                    ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_go_timeout|                                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_go_timeout                                                                                                                                                                                                                                                                                                                                                                                                      ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_prepare_timeout|                                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_prepare_timeout                                                                                                                                                                                                                                                                                                                                                                                                 ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_hs_trail_timeout|                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_hs_trail_timeout                                                                                                                                                                                                                                                                                                                                                                                                   ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_active|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_active                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_enable|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_enable                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_number|                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_number                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_lanes_ready|                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_lanes_ready                                                                                                                                                                                                                                                                                                                                                                                                        ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_pix_underflow|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_pix_underflow                                                                                                                                                                                                                                                                                                                                                                                                      ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_send_cmd|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_send_cmd                                                                                                                                                                                                                                                                                                                                                                                                           ; sync_2ff                                                 ; top_level_system ;
;       |sync_2ff:sync_tlpx_timeout|                                                                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; 0          ; |top_level_system|dsi_tx_top:dsi_tx_controller_0|sync_2ff:sync_tlpx_timeout                                                                                                                                                                                                                                                                                                                                                                                                       ; sync_2ff                                                 ; top_level_system ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; 0          ; |top_level_system|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx                                                   ; work             ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx_impl                                              ; work             ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                        ; GHVD5181                                                 ; work             ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                      ; LQYT7093                                                 ; work             ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                    ; KIFI3548                                                 ; work             ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                    ; LQYT7093                                                 ; work             ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top_level_system|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                    ; PUDL0439                                                 ; work             ;
;    |sld_hub:auto_hub|                                                                                                                   ; 183 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (1)       ; 17 (0)            ; 74 (0)           ; 0          ; |top_level_system|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                                  ; altera_sld       ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 182 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 17 (0)            ; 74 (0)           ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                              ; altera_sld       ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 182 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 17 (0)            ; 74 (0)           ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                             ; alt_sld_fab                                              ; alt_sld_fab      ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 182 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (1)       ; 17 (4)            ; 74 (0)           ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                                  ; alt_sld_fab      ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 177 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 13 (0)            ; 74 (0)           ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                        ; alt_sld_fab      ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 177 (128)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (70)      ; 13 (12)           ; 74 (48)          ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                ; sld_jtag_hub                                             ; work             ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                        ; sld_rom_sr                                               ; work             ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |top_level_system|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                      ; sld_shadow_jsm                                           ; altera_sld       ;
;    |top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|                                                                                 ; 812 (0)     ; 553 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 202 (0)           ; 352 (0)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_alt_vip_cl_tpg_0                        ; top_level_system ;
;       |alt_vip_control_slave:control_slave|                                                                                             ; 256 (231)   ; 235 (210)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (20)      ; 106 (105)         ; 129 (106)        ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave                                                                                                                                                                                                                                                                                                                                                                          ; alt_vip_control_slave                                    ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_decoder|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_decode:cmd_decoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:resp_encoder|                                                                              ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 20 (20)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_encode:resp_encoder                                                                                                                                                                                                                                                                                                                          ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_tpg_alg_core:tpg_core|                                                                                                   ; 261 (251)   ; 91 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 2 (0)             ; 91 (84)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core                                                                                                                                                                                                                                                                                                                                                                                ; alt_vip_tpg_alg_core                                     ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 22 (22)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:data_output|                                                                               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                                                                                                 ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_tpg_scheduler:scheduler|                                                                                                 ; 178 (101)   ; 160 (86)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 67 (49)           ; 93 (43)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler                                                                                                                                                                                                                                                                                                                                                                              ; alt_vip_tpg_scheduler                                    ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cs_resp_decoder|                                                                           ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 6 (6)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:alg_core_cmd_encoder|                                                                      ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 27 (27)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:alg_core_cmd_encoder                                                                                                                                                                                                                                                                                                                      ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:cs_cmd_encoder|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:cs_cmd_encoder                                                                                                                                                                                                                                                                                                                            ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;          |alt_vip_common_event_packet_encode:vob_cmd_encoder|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_encode                       ; top_level_system ;
;       |alt_vip_video_output_bridge:video_out|                                                                                           ; 119 (50)    ; 67 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (29)      ; 27 (9)            ; 41 (10)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out                                                                                                                                                                                                                                                                                                                                                                        ; alt_vip_video_output_bridge                              ; top_level_system ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 2 (2)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                       ; top_level_system ;
;          |alt_vip_common_video_packet_encode:video_output|                                                                              ; 54 (43)     ; 30 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (18)      ; 4 (4)             ; 30 (27)          ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output                                                                                                                                                                                                                                                                                                                        ; alt_vip_common_video_packet_encode                       ; top_level_system ;
;             |alt_vip_common_latency_0_to_latency_1:latency_converter|                                                                   ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |top_level_system|top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter                                                                                                                                                                                                                                                                ; alt_vip_common_latency_0_to_latency_1                    ; top_level_system ;
;    |top_level_system_altpll_0:altpll_0|                                                                                                 ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 9 (6)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_altpll_0                                ; top_level_system ;
;       |top_level_system_altpll_0_altpll_m2t2:sd1|                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1                                                                                                                                                                                                                                                                                                                                                                                    ; top_level_system_altpll_0_altpll_m2t2                    ; top_level_system ;
;       |top_level_system_altpll_0_stdsync_sv6:stdsync2|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                                               ; top_level_system_altpll_0_stdsync_sv6                    ; top_level_system ;
;          |top_level_system_altpll_0_dffpipe_l2c:dffpipe3|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |top_level_system|top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_stdsync_sv6:stdsync2|top_level_system_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                                                ; top_level_system_altpll_0_dffpipe_l2c                    ; top_level_system ;
;    |top_level_system_avalon_st_adapter:avalon_st_adapter|                                                                               ; 80 (0)      ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 24 (0)            ; 40 (0)           ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                            ; top_level_system_avalon_st_adapter                       ; top_level_system ;
;       |top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                            ; 80 (1)      ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 24 (0)            ; 40 (1)           ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                       ; top_level_system_avalon_st_adapter_timing_adapter_0      ; top_level_system ;
;          |top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|            ; 79 (79)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 24 (24)           ; 39 (39)          ; 0          ; |top_level_system|top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                                                                                                     ; top_level_system_avalon_st_adapter_timing_adapter_0_fifo ; top_level_system ;
;    |top_level_system_jtag_uart_0:jtag_uart_0|                                                                                           ; 166 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (17)      ; 23 (4)            ; 92 (19)          ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0                             ; top_level_system ;
;       |alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|                                                                ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 19 (19)           ; 33 (33)          ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                        ; work             ;
;       |top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0_scfifo_r                    ; top_level_system ;
;          |scfifo:rfifo|                                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                   ; work             ;
;             |scfifo_9621:auto_generated|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_9621                                              ; work             ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                            ; work             ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                   ; a_fefifo_7cf                                             ; work             ;
;                      |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                              ; cntr_337                                                 ; work             ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                   ; altsyncram_dtn1                                          ; work             ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                     ; cntr_n2b                                                 ; work             ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                           ; cntr_n2b                                                 ; work             ;
;       |top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                        ; top_level_system_jtag_uart_0_scfifo_w                    ; top_level_system ;
;          |scfifo:wfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                           ; scfifo                                                   ; work             ;
;             |scfifo_9621:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_9621                                              ; work             ;
;                |a_dpfifo_bb01:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                           ; a_dpfifo_bb01                                            ; work             ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                   ; a_fefifo_7cf                                             ; work             ;
;                      |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                              ; cntr_337                                                 ; work             ;
;                   |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                   ; altsyncram_dtn1                                          ; work             ;
;                   |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                     ; cntr_n2b                                                 ; work             ;
;                   |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                           ; cntr_n2b                                                 ; work             ;
;    |top_level_system_mm_interconnect_0:mm_interconnect_0|                                                                               ; 539 (0)     ; 199 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (0)      ; 28 (0)            ; 321 (0)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                            ; top_level_system_mm_interconnect_0                       ; top_level_system ;
;       |altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo|                                                                   ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|                                                                       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:dsi_tx_controller_0_avl_mm_agent_rsp_fifo|                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dsi_tx_controller_0_avl_mm_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                        ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                    ; top_level_system ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                            ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 7 (0)             ; 5 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                 ; top_level_system ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (3)             ; 5 (5)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                           ; top_level_system ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                            ; top_level_system ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                            ; top_level_system ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                ; 25 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                 ; top_level_system ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 25 (21)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (13)           ; 7 (6)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                           ; top_level_system ;
;             |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                            ; top_level_system ;
;             |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                            ; top_level_system ;
;       |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                               ; top_level_system ;
;       |altera_merlin_slave_agent:alt_vip_cl_tpg_0_control_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:alt_vip_cl_tpg_0_control_agent                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:altpll_0_pll_slave_agent|                                                                              ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                ; top_level_system ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                         ; top_level_system ;
;       |altera_merlin_slave_agent:dsi_tx_controller_0_avl_mm_agent|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dsi_tx_controller_0_avl_mm_agent                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                ; top_level_system ;
;       |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:dsi_tx_controller_0_avl_mm_translator|                                                            ; 27 (27)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 25 (25)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dsi_tx_controller_0_avl_mm_translator                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                          ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                           ; top_level_system ;
;       |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                                  ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                            ; top_level_system ;
;       |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                            ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                     ; top_level_system_mm_interconnect_0_cmd_demux             ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_cmd_demux_001         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                      ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 50 (47)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_cmd_mux_004           ; top_level_system ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                 ; top_level_system ;
;       |top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|                                                                      ; 60 (58)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 8 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_cmd_mux_004           ; top_level_system ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                                 ; top_level_system ;
;       |top_level_system_mm_interconnect_0_router:router|                                                                                ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                           ; top_level_system_mm_interconnect_0_router                ; top_level_system ;
;       |top_level_system_mm_interconnect_0_router_001:router_001|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                   ; top_level_system_mm_interconnect_0_router_001            ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_rsp_demux_004         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_006|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_demux_004:rsp_demux_006                                                                                                                                                                                                                                                                                                                                             ; top_level_system_mm_interconnect_0_rsp_demux_004         ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                                              ; 143 (143)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 104 (104)        ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; top_level_system_mm_interconnect_0_rsp_mux               ; top_level_system ;
;       |top_level_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |top_level_system|top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                 ; top_level_system_mm_interconnect_0_rsp_mux_001           ; top_level_system ;
;    |top_level_system_nios2_gen2_0:nios2_gen2_0|                                                                                         ; 2548 (40)   ; 1528 (39)                 ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1020 (1)     ; 320 (0)           ; 1208 (32)        ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; top_level_system_nios2_gen2_0                            ; top_level_system ;
;       |top_level_system_nios2_gen2_0_cpu:cpu|                                                                                           ; 2515 (2113) ; 1489 (1218)               ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1019 (888)   ; 320 (262)         ; 1176 (963)       ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                ; top_level_system_nios2_gen2_0_cpu                        ; top_level_system ;
;          |top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                                                             ; top_level_system_nios2_gen2_0_cpu_bht_module             ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ; altsyncram                                               ; work             ;
;                |altsyncram_vhc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_vhc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_dc_data_module         ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_aoe1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                            ; altsyncram_aoe1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                                                       ; top_level_system_nios2_gen2_0_cpu_dc_tag_module          ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                             ; altsyncram                                               ; work             ;
;                |altsyncram_9tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated                                                                                                                                                                                                                              ; altsyncram_9tb1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                                                 ; top_level_system_nios2_gen2_0_cpu_dc_victim_module       ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; altsyncram                                               ; work             ;
;                |altsyncram_hec1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                        ; altsyncram_hec1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|                                   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_ic_data_module         ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_2uc1:auto_generated|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                            ; altsyncram_2uc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                                                       ; top_level_system_nios2_gen2_0_cpu_ic_tag_module          ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                             ; altsyncram                                               ; work             ;
;                |altsyncram_1lc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated                                                                                                                                                                                                                              ; altsyncram_1lc1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_mult_cell              ; top_level_system ;
;             |altera_mult_add:the_altmult_add_p1|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9401:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                                   ; mult_9401                                                ; work             ;
;             |altera_mult_add:the_altmult_add_p2|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                   ; mult_9b01                                                ; work             ;
;             |altera_mult_add:the_altmult_add_p3|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                 ; altera_mult_add                                          ; work             ;
;                |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                             ; altera_mult_add_bbo2                                     ; work             ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                    ; altera_mult_add_rtl                                      ; work             ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                           ; ama_multiplier_function                                  ; work             ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                            ; lpm_mult                                                 ; work             ;
;                            |mult_9b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                   ; mult_9b01                                                ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|                                  ; 400 (85)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (5)      ; 58 (4)            ; 212 (76)         ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_nios2_oci              ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|           ; 146 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 52 (0)            ; 44 (0)           ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                    ; top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper    ; top_level_system ;
;                |sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy                                                                                           ; sld_virtual_jtag_basic                                   ; work             ;
;                |top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|          ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 43 (40)           ; 6 (5)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk     ; top_level_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                  ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                  ; work             ;
;                |top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|                ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 9 (5)             ; 38 (38)          ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck                                                            ; top_level_system_nios2_gen2_0_cpu_debug_slave_tck        ; top_level_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                  ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                  ; work             ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg|                 ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                          ; top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg       ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break|                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                            ; top_level_system_nios2_gen2_0_cpu_nios2_oci_break        ; top_level_system ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|                   ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 9 (8)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                            ; top_level_system_nios2_gen2_0_cpu_nios2_oci_debug        ; top_level_system ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                        ; altera_std_synchronizer                                  ; work             ;
;             |top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|                         ; 117 (117)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 1 (1)             ; 49 (49)          ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                  ; top_level_system_nios2_gen2_0_cpu_nios2_ocimem           ; top_level_system ;
;                |top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module   ; top_level_system ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                               ; work             ;
;                      |altsyncram_0n61:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_register_bank_a_module ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                            ; altsyncram_5tb1                                          ; work             ;
;          |top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                                     ; top_level_system_nios2_gen2_0_cpu_register_bank_b_module ; top_level_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                               ; work             ;
;                |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                            ; altsyncram_5tb1                                          ; work             ;
;    |top_level_system_onchip_memory2_0:onchip_memory2_0|                                                                                 ; 71 (1)      ; 2 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (1)       ; 2 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                              ; top_level_system_onchip_memory2_0                        ; top_level_system ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 70 (0)      ; 2 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                               ; work             ;
;          |altsyncram_d8f1:auto_generated|                                                                                               ; 70 (2)      ; 2 (2)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (2)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_d8f1                                          ; work             ;
;             |decode_c7a:decode3|                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3                                                                                                                                                                                                                                                                                                                                  ; decode_c7a                                               ; work             ;
;             |mux_93b:mux2|                                                                                                              ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level_system|top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|mux_93b:mux2                                                                                                                                                                                                                                                                                                                                        ; mux_93b                                                  ; work             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                     ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; altpll_0_areset_conduit_export                          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clk_clk                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_reset_n                                           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+---------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; altpll_0_areset_conduit_export                                   ;                   ;         ;
;      - top_level_system_altpll_0:altpll_0|comb~0                 ; 0                 ; 6       ;
; clk_clk                                                          ;                   ;         ;
; reset_reset_n                                                    ;                   ;         ;
;      - altera_reset_controller:rst_controller_002|merged_reset~0 ; 1                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0    ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0    ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                     ; FF_X44_Y26_N9      ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                     ; FF_X44_Y1_N1       ; 179     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y28_N6  ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                ; FF_X42_Y38_N23     ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X42_Y38_N1      ; 955     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|altera_generic_fifo:fifo_34x4_0|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~10                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; avl_st_video_2_avl_st_top:avl_st_vid_2_st_0|global_enable                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y17_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_R11            ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_R11            ; 41      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|_~11                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y22_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|_~9                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y22_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|valid_rreq~2                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y22_N26 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|valid_wreq~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y22_N6  ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[1].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~5                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y23_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[2].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~6                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y21_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:lanes_fifo[3].fifo_8x32_inst|scfifo:scfifo_component|scfifo_htf1:auto_generated|a_dpfifo_0o71:dpfifo|_~8                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y21_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|hs_exit_counter[6]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y22_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|hs_prep_counter[0]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y20_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; FF_X30_Y22_N11     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[0].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; FF_X31_Y20_N11     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|hs_exit_counter[7]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|hs_prep_counter[1]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y19_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; FF_X34_Y22_N11     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[1].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; FF_X32_Y19_N3      ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|hs_exit_counter[0]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y22_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|hs_prep_counter[3]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y18_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; FF_X31_Y22_N3      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[2].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; FF_X31_Y18_N19     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|hs_exit_counter[0]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y23_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|hs_prep_counter[6]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y20_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                         ; FF_X30_Y23_N27     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane[3].dsi_lane|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                         ; FF_X32_Y20_N27     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|hs_exit_counter[7]~10                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y23_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|hs_prep_counter[0]~10                                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y20_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|state_current.STATE_HS_EXIT                                                                                                                                                                                                                                                                                                 ; FF_X32_Y23_N1      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lane_full:dsi_lane_clk|state_current.STATE_HS_PREP                                                                                                                                                                                                                                                                                                 ; FF_X34_Y20_N5      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_lanes_controller:dsi_lanes_controller_0|dsi_lines_enable~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y23_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|WideOr16~9                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y30_N14 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~7                                                                                                                                                                                                                                       ; LCCOMB_X17_Y25_N26 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|_~8                                                                                                                                                                                                                                       ; LCCOMB_X17_Y25_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|valid_rreq~0                                                                                                                                                                                                                              ; LCCOMB_X19_Y21_N16 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|blank_counter[24]~35                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y30_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|data_size_left[0]~18                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y28_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|fifo_mux_write                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y25_N10 ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|state_current.STATE_SEND_DATA_HEADER                                                                                                                                                                                                                                                                                                           ; FF_X22_Y28_N25     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]                                                                                                                                                                                                                               ; FF_X25_Y29_N17     ; 79      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                               ; LCCOMB_X21_Y28_N16 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                               ; LCCOMB_X25_Y29_N18 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[0]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y23_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[2]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y23_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[3]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y23_N2  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[4]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y23_N20 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|avalon_mm_manager:avalon_mm_manager_0|sys_write_req[5]                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y23_N14 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_regs:dsi_tx_regs_0|read_ack                                                                                                                                                                                                                                                                                                                                                                 ; FF_X36_Y21_N1      ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y51_N4  ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                               ; FF_X54_Y12_N17     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                               ; FF_X55_Y12_N11     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                               ; FF_X55_Y12_N25     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                               ; FF_X52_Y12_N11     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                               ; FF_X52_Y12_N9      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                               ; FF_X52_Y11_N3      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                               ; FF_X55_Y11_N1      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                               ; FF_X52_Y11_N1      ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                            ; FF_X49_Y51_N15     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y12_N16 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y37_N6  ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y37_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                             ; FF_X40_Y37_N21     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                            ; FF_X39_Y37_N25     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y37_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y37_N16 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y37_N20 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y37_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                          ; FF_X41_Y35_N31     ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                               ; LCCOMB_X38_Y37_N22 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                 ; LCCOMB_X38_Y37_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                               ; LCCOMB_X38_Y37_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                  ; LCCOMB_X38_Y37_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                                  ; LCCOMB_X37_Y35_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                                 ; LCCOMB_X37_Y35_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                                                                   ; LCCOMB_X40_Y35_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                                                                    ; LCCOMB_X38_Y35_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~17                                                                                    ; LCCOMB_X38_Y38_N16 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                                      ; LCCOMB_X42_Y34_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                             ; LCCOMB_X41_Y35_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                                                          ; LCCOMB_X37_Y35_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                                           ; LCCOMB_X41_Y35_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                                                                            ; LCCOMB_X39_Y34_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17                                                                       ; LCCOMB_X40_Y34_N16 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24                                                                       ; LCCOMB_X39_Y34_N6  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; FF_X42_Y35_N31     ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                              ; FF_X42_Y36_N9      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                               ; FF_X41_Y35_N3      ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                               ; FF_X41_Y35_N19     ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                        ; LCCOMB_X42_Y35_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                              ; FF_X42_Y34_N17     ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                            ; LCCOMB_X38_Y37_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|alt_vip_common_event_packet_encode:resp_encoder|arguments_ready~0                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y19_N12 ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always10~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always11~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always12~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y22_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always13~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always14~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always15~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always16~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always17~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y22_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always18~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always19~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always1~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y19_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always20~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always21~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y22_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always2~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y20_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always3~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y19_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always4~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y19_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always5~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y19_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always6~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y22_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always7~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y22_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always8~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y19_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_control_slave:control_slave|always9~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y22_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Add6~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y11_N2  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Equal1~7                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y13_N26 ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Equal2~6                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y16_N22 ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector25~4                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y14_N28 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector25~6                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y14_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|Selector27~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y12_N8  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y14_N28 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|alt_vip_common_event_packet_encode:data_output|dout_ready_reg~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y14_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y36_N16 ; 1429    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder|always5~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y19_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_decode:cs_resp_decoder|enable_reg[1]                                                                                                                                                                                                                                                                               ; FF_X40_Y19_N7      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:alg_core_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y14_N0  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|alt_vip_common_event_packet_encode:vob_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y15_N18 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~2                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y18_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~3                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y18_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~5                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y18_N8  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|always2~6                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y18_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|output_line_r[7]~20                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y15_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|state.CORE_CMD_GENERATE_LINE                                                                                                                                                                                                                                                                                                                   ; FF_X36_Y17_N21     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_scheduler:scheduler|state.IDLE                                                                                                                                                                                                                                                                                                                                     ; FF_X36_Y17_N5      ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|Selector4~4                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y13_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|Selector6~3                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y13_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y15_N26 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|internal_ready                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y15_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_ready_0                                                                                                                                                                                                               ; FF_X26_Y18_N17     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|av_st_din_dout_control_reg[2][0]~8                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y15_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|control_packet_beat[3]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y15_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state~28                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y15_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_video_output_bridge:video_out|always3~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y14_N28 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_altpll_0:altpll_0|comb~0                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y31_N10 ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                                                     ; PLL_1              ; 2709    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                                                                     ; PLL_1              ; 631     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                                                     ; PLL_1              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|always1~1                                                                                                                                                                             ; LCCOMB_X27_Y18_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~73                                                                                                                                                                                ; LCCOMB_X27_Y18_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~74                                                                                                                                                                                ; LCCOMB_X27_Y17_N8  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~75                                                                                                                                                                                ; LCCOMB_X27_Y17_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~76                                                                                                                                                                                ; LCCOMB_X27_Y17_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~77                                                                                                                                                                                ; LCCOMB_X27_Y17_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~78                                                                                                                                                                                ; LCCOMB_X27_Y18_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~79                                                                                                                                                                                ; LCCOMB_X27_Y18_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_avalon_st_adapter:avalon_st_adapter|top_level_system_avalon_st_adapter_timing_adapter_0:timing_adapter_0|top_level_system_avalon_st_adapter_timing_adapter_0_fifo:top_level_system_avalon_st_adapter_timing_adapter_0_fifo|mem~80                                                                                                                                                                                ; LCCOMB_X27_Y17_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y27_N0  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y31_N0  ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y31_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_system_jtag_uart_0_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y31_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y30_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X42_Y26_N1      ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y24_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y27_N2  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X44_Y24_N19     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                 ; LCCOMB_X39_Y30_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                 ; LCCOMB_X39_Y27_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y30_N0  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:alt_vip_cl_tpg_0_control_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y19_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y27_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y22_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y22_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                   ; LCCOMB_X44_Y26_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y27_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y24_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y24_N8  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y22_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y22_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X44_Y22_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y22_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_mm_interconnect_0:mm_interconnect_0|top_level_system_mm_interconnect_0_cmd_mux_004:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|d_writedata[10]~32                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X51_Y25_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y24_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X51_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y25_N28 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y25_N18 ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X51_Y25_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                       ; FF_X55_Y26_N21     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                              ; FF_X59_Y31_N1      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y22_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                            ; FF_X56_Y23_N23     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                   ; FF_X50_Y27_N11     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                      ; FF_X51_Y24_N29     ; 805     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_pipe_flush_waddr[3]~13                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y23_N2  ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y25_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y22_N28 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X59_Y30_N22 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                           ; FF_X58_Y27_N17     ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y24_N2  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                          ; FF_X60_Y27_N27     ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y27_N0  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[16]~3                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y27_N4  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|D_src2[5]~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y27_N30 ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y28_N1      ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y24_N0  ; 150     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X62_Y27_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y27_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|M_dc_raw_hazard~12                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y24_N4  ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y21_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                   ; FF_X55_Y20_N17     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y26_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y25_N14 ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y25_N18 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y25_N8  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                               ; FF_X46_Y23_N25     ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y22_N12 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X54_Y20_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y20_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y24_N18 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y24_N28 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                               ; LCCOMB_X60_Y24_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                           ; FF_X49_Y23_N9      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                         ; LCCOMB_X38_Y28_N28 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:top_level_system_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                         ; LCCOMB_X37_Y30_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X37_Y26_N9      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X38_Y26_N0  ; 6       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X37_Y26_N26 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X37_Y26_N16 ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk:the_top_level_system_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X37_Y30_N31     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[17]~31                    ; LCCOMB_X38_Y28_N0  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X38_Y28_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper:the_top_level_system_nios2_gen2_0_cpu_debug_slave_wrapper|top_level_system_nios2_gen2_0_cpu_debug_slave_tck:the_top_level_system_nios2_gen2_0_cpu_debug_slave_tck|sr[9]~13                     ; LCCOMB_X38_Y28_N24 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg:the_top_level_system_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                            ; LCCOMB_X39_Y25_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_break:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[22]~1                                                                                                                          ; LCCOMB_X37_Y26_N14 ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                      ; LCCOMB_X37_Y26_N30 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~24                                                                                                                                     ; LCCOMB_X37_Y26_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                   ; LCCOMB_X39_Y24_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                     ; LCCOMB_X39_Y25_N18 ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1075w[2]                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y21_N28 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y21_N8  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y21_N26 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|decode_c7a:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y21_N14 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y22_N14 ; 132     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                        ; JTAG_X43_Y40_N0    ; 204     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                       ; FF_X44_Y1_N1       ; 179     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                           ; LCCOMB_X35_Y28_N6  ; 9       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                   ; FF_X42_Y38_N1      ; 955     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; clk_clk                                                                                                                                                                                             ; PIN_R11            ; 41      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0] ; FF_X25_Y29_N17     ; 79      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                 ; LCCOMB_X49_Y51_N4  ; 17      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                 ; FF_X52_Y11_N1      ; 20      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                  ; LCCOMB_X41_Y36_N16 ; 1429    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; top_level_system_altpll_0:altpll_0|comb~0                                                                                                                                                           ; LCCOMB_X36_Y31_N10 ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0]                                                                                                       ; PLL_1              ; 2709    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1]                                                                                                       ; PLL_1              ; 631     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|A_mem_stall ; 805     ;
+----------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; dsi_tx_top:dsi_tx_controller_0|altera_generic_fifo:fifo_9x32|scfifo:scfifo_component|scfifo_itf1:auto_generated|a_dpfifo_1o71:dpfifo|altsyncram_ruc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 288     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None ; M9K_X5_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; dsi_tx_top:dsi_tx_controller_0|dsi_tx_packets_assembler:dsi_tx_packets_assembler_0|altera_generic_fifo:fifo_mux|scfifo:scfifo_component|scfifo_ctf1:auto_generated|a_dpfifo_rn71:dpfifo|altsyncram_fuc1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 34           ; 4            ; 34           ; yes                    ; no                      ; yes                    ; no                      ; 136     ; 4                           ; 2                           ; 4                           ; 2                           ; 8                   ; 1    ; None ; M9K_X5_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_r:the_top_level_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_jtag_uart_0:jtag_uart_0|top_level_system_jtag_uart_0_scfifo_w:the_top_level_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_bht_module:top_level_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X73_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_data_module:top_level_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X53_Y26_N0, M9K_X53_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_tag_module:top_level_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1    ; None ; M9K_X53_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_dc_victim_module:top_level_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X53_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_data_module:top_level_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X53_Y24_N0, M9K_X53_Y19_N0, M9K_X53_Y20_N0, M9K_X53_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_ic_tag_module:top_level_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; None ; M9K_X53_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_ocimem:the_top_level_system_nios2_gen2_0_cpu_nios2_ocimem|top_level_system_nios2_gen2_0_cpu_ociram_sp_ram_module:top_level_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X33_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_a_module:top_level_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X53_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_register_bank_b_module:top_level_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X53_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top_level_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_d8f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128  ; None ; M9K_X5_Y14_N0, M9K_X33_Y7_N0, M9K_X5_Y10_N0, M9K_X5_Y7_N0, M9K_X5_Y27_N0, M9K_X5_Y29_N0, M9K_X5_Y21_N0, M9K_X33_Y18_N0, M9K_X33_Y5_N0, M9K_X53_Y4_N0, M9K_X53_Y5_N0, M9K_X53_Y14_N0, M9K_X73_Y18_N0, M9K_X73_Y13_N0, M9K_X73_Y25_N0, M9K_X73_Y10_N0, M9K_X33_Y34_N0, M9K_X53_Y28_N0, M9K_X33_Y38_N0, M9K_X5_Y34_N0, M9K_X73_Y23_N0, M9K_X73_Y28_N0, M9K_X73_Y40_N0, M9K_X53_Y45_N0, M9K_X73_Y9_N0, M9K_X33_Y16_N0, M9K_X73_Y4_N0, M9K_X73_Y12_N0, M9K_X53_Y36_N0, M9K_X53_Y34_N0, M9K_X53_Y41_N0, M9K_X53_Y48_N0, M9K_X33_Y32_N0, M9K_X33_Y33_N0, M9K_X53_Y46_N0, M9K_X33_Y26_N0, M9K_X33_Y4_N0, M9K_X73_Y20_N0, M9K_X5_Y16_N0, M9K_X73_Y27_N0, M9K_X73_Y33_N0, M9K_X73_Y29_N0, M9K_X73_Y36_N0, M9K_X73_Y35_N0, M9K_X33_Y37_N0, M9K_X53_Y31_N0, M9K_X53_Y37_N0, M9K_X53_Y38_N0, M9K_X5_Y31_N0, M9K_X5_Y26_N0, M9K_X5_Y18_N0, M9K_X5_Y15_N0, M9K_X53_Y16_N0, M9K_X5_Y9_N0, M9K_X53_Y9_N0, M9K_X33_Y11_N0, M9K_X73_Y22_N0, M9K_X53_Y17_N0, M9K_X33_Y22_N0, M9K_X53_Y13_N0, M9K_X33_Y17_N0, M9K_X33_Y20_N0, M9K_X33_Y13_N0, M9K_X33_Y8_N0, M9K_X53_Y49_N0, M9K_X53_Y33_N0, M9K_X53_Y18_N0, M9K_X53_Y50_N0, M9K_X73_Y21_N0, M9K_X53_Y1_N0, M9K_X53_Y3_N0, M9K_X73_Y7_N0, M9K_X33_Y9_N0, M9K_X53_Y2_N0, M9K_X53_Y12_N0, M9K_X53_Y10_N0, M9K_X53_Y35_N0, M9K_X53_Y42_N0, M9K_X33_Y35_N0, M9K_X53_Y47_N0, M9K_X53_Y39_N0, M9K_X73_Y19_N0, M9K_X73_Y39_N0, M9K_X53_Y40_N0, M9K_X33_Y6_N0, M9K_X33_Y1_N0, M9K_X73_Y44_N0, M9K_X73_Y30_N0, M9K_X33_Y3_N0, M9K_X33_Y12_N0, M9K_X33_Y10_N0, M9K_X53_Y6_N0, M9K_X53_Y32_N0, M9K_X53_Y44_N0, M9K_X53_Y43_N0, M9K_X33_Y36_N0, M9K_X33_Y29_N0, M9K_X33_Y28_N0, M9K_X33_Y23_N0, M9K_X33_Y24_N0, M9K_X33_Y21_N0, M9K_X33_Y31_N0, M9K_X5_Y32_N0, M9K_X5_Y35_N0, M9K_X73_Y14_N0, M9K_X33_Y2_N0, M9K_X73_Y15_N0, M9K_X53_Y7_N0, M9K_X5_Y25_N0, M9K_X33_Y15_N0, M9K_X5_Y17_N0, M9K_X33_Y14_N0, M9K_X5_Y19_N0, M9K_X5_Y24_N0, M9K_X33_Y19_N0, M9K_X5_Y8_N0, M9K_X5_Y12_N0, M9K_X73_Y16_N0, M9K_X73_Y17_N0, M9K_X53_Y8_N0, M9K_X73_Y32_N0, M9K_X73_Y11_N0, M9K_X53_Y11_N0, M9K_X53_Y15_N0, M9K_X73_Y6_N0, M9K_X73_Y26_N0, M9K_X5_Y23_N0, M9K_X5_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X48_Y33_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X48_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_mult_cell:the_top_level_system_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X48_Y32_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 10,071 / 148,641 ( 7 % )  ;
; C16 interconnects     ; 230 / 5,382 ( 4 % )       ;
; C4 interconnects      ; 5,667 / 106,704 ( 5 % )   ;
; Direct links          ; 1,211 / 148,641 ( < 1 % ) ;
; Global clocks         ; 12 / 20 ( 60 % )          ;
; Local interconnects   ; 3,152 / 49,760 ( 6 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 276 / 5,406 ( 5 % )       ;
; R4 interconnects      ; 7,018 / 147,764 ( 5 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.74) ; Number of LABs  (Total = 452) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 40                            ;
; 2                                           ; 15                            ;
; 3                                           ; 4                             ;
; 4                                           ; 6                             ;
; 5                                           ; 7                             ;
; 6                                           ; 7                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 7                             ;
; 10                                          ; 7                             ;
; 11                                          ; 6                             ;
; 12                                          ; 15                            ;
; 13                                          ; 9                             ;
; 14                                          ; 33                            ;
; 15                                          ; 79                            ;
; 16                                          ; 212                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.40) ; Number of LABs  (Total = 452) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 322                           ;
; 1 Clock                            ; 389                           ;
; 1 Clock enable                     ; 200                           ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 40                            ;
; 2 Async. clears                    ; 31                            ;
; 2 Clock enables                    ; 58                            ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.36) ; Number of LABs  (Total = 452) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 19                            ;
; 2                                            ; 21                            ;
; 3                                            ; 5                             ;
; 4                                            ; 11                            ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 7                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 17                            ;
; 17                                           ; 10                            ;
; 18                                           ; 15                            ;
; 19                                           ; 14                            ;
; 20                                           ; 22                            ;
; 21                                           ; 21                            ;
; 22                                           ; 26                            ;
; 23                                           ; 37                            ;
; 24                                           ; 32                            ;
; 25                                           ; 31                            ;
; 26                                           ; 20                            ;
; 27                                           ; 24                            ;
; 28                                           ; 19                            ;
; 29                                           ; 14                            ;
; 30                                           ; 23                            ;
; 31                                           ; 8                             ;
; 32                                           ; 27                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.16) ; Number of LABs  (Total = 452) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 51                            ;
; 2                                               ; 26                            ;
; 3                                               ; 17                            ;
; 4                                               ; 24                            ;
; 5                                               ; 26                            ;
; 6                                               ; 27                            ;
; 7                                               ; 24                            ;
; 8                                               ; 46                            ;
; 9                                               ; 37                            ;
; 10                                              ; 37                            ;
; 11                                              ; 20                            ;
; 12                                              ; 23                            ;
; 13                                              ; 24                            ;
; 14                                              ; 14                            ;
; 15                                              ; 16                            ;
; 16                                              ; 23                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 3                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.66) ; Number of LABs  (Total = 452) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 8                             ;
; 3                                            ; 22                            ;
; 4                                            ; 28                            ;
; 5                                            ; 14                            ;
; 6                                            ; 7                             ;
; 7                                            ; 11                            ;
; 8                                            ; 7                             ;
; 9                                            ; 12                            ;
; 10                                           ; 17                            ;
; 11                                           ; 22                            ;
; 12                                           ; 32                            ;
; 13                                           ; 16                            ;
; 14                                           ; 14                            ;
; 15                                           ; 15                            ;
; 16                                           ; 25                            ;
; 17                                           ; 11                            ;
; 18                                           ; 18                            ;
; 19                                           ; 17                            ;
; 20                                           ; 17                            ;
; 21                                           ; 11                            ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 7                             ;
; 25                                           ; 21                            ;
; 26                                           ; 9                             ;
; 27                                           ; 11                            ;
; 28                                           ; 4                             ;
; 29                                           ; 8                             ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
; 32                                           ; 8                             ;
; 33                                           ; 6                             ;
; 34                                           ; 4                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                              ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ; 27        ; 27        ; 0            ; 20           ; 0            ; 0            ; 3            ; 0            ; 20           ; 3            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked                                         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                      ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ; 0         ; 0         ; 27           ; 7            ; 27           ; 27           ; 24           ; 27           ; 7            ; 24           ; 27           ; 27           ; 27           ; 7            ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail                                              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_p[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_hs_out_n[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_p[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_data_lp_out_n[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_p     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_hs_out_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_p     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsi_tx_controller_0_dsi_interface_dphy_clk_lp_out_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altpll_0_areset_conduit_export                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_clk                                                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_reset_n                                           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "dsi_controller_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|pll7" as MAX 10 PLL type File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1] port File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 23 pins of 23 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_qts1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'top_level_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'top_level_system/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'top_level_system/synthesis/submodules/top_level_system_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready is being clocked by clk_clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: altpll_0|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: altpll_0|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_clk~input (placed in PIN R11 (CLK7n, DIFFIO_TX_RX_B20n, DIFFOUT_B20n, High_Speed)) File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/top_level_system.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node top_level_system_altpll_0:altpll_0|top_level_system_altpll_0_altpll_m2t2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/top_level_system_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_level_system_nios2_gen2_0:nios2_gen2_0|top_level_system_nios2_gen2_0_cpu:cpu|top_level_system_nios2_gen2_0_cpu_nios2_oci:the_top_level_system_nios2_gen2_0_cpu_nios2_oci|top_level_system_nios2_gen2_0_cpu_nios2_oci_debug:the_top_level_system_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|r_sync_rst  File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node altera_reset_controller:rst_controller|WideOr0~0 File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node top_level_system_alt_vip_cl_tpg_0:alt_vip_cl_tpg_0|alt_vip_tpg_alg_core:tpg_core|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|dffpipe_3dc:wraclr|dffe17a[0]  File: D:/git/dsi_controller/quartus_project/dsi_controller_test/db/dffpipe_3dc.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|valid_wrreq~0 File: D:/git/dsi_controller/quartus_project/dsi_controller_test/db/dcfifo_qts1.tdf Line: 95
        Info (176357): Destination node dsi_tx_top:dsi_tx_controller_0|dsi_tx_pixel_buffer:dsi_tx_pixel_buffer_0|altera_generic_fifo:altera_generic_fifo_0|dcfifo:dcfifo_component|dcfifo_qts1:auto_generated|a_graycounter_ovb:wrptr_g1p|_~4 File: D:/git/dsi_controller/quartus_project/dsi_controller_test/db/dcfifo_qts1.tdf Line: 64
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_002|merged_reset~0  File: D:/git/dsi_controller/quartus_project/dsi_controller_test/top_level_system/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level_system_altpll_0:altpll_0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 22 (unused VREF, 2.5V VCCIO, 2 input, 20 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.97 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/git/dsi_controller/quartus_project/dsi_controller_test/output_files/dsi_controller_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6643 megabytes
    Info: Processing ended: Sun Mar 24 22:59:08 2019
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:01:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/git/dsi_controller/quartus_project/dsi_controller_test/output_files/dsi_controller_test.fit.smsg.


