In single-layer bus routing for two rows of terminals 
in PCB designs, given a bus with two rows of IO 
terminals, a minimal set of crossing nets is rerouted 
to eliminate all the crossing conditions in the given 
bus by using two-sided single detoures. Furthermore, 
given a set of nets in a peripheral-IO flip-chip 
design, all the nets can be routed to connect the 
peripheral IO terminals to an array of bump balls for 
single-layer RDL routing in a peripheral-IO flip-chip 
design. Next, given a set of nets in an area-IO flip-
chip design, all the nets can be routed to connect 
the IO terminals inside the routing plane to an array 
of bump balls for single-layer RDL routing in an 
area-IO flip-chip design. Finally, based on 
constrained Delaunary triangulation, all the nets in 
a substrate layer can be routed to avoid the given 
obstacles in a SiP design. 
 
英文關鍵詞： Single-layer routing，Bus routing， RDL routing，
Substrate routing 
 
考量不同佈局需求的單層繞線系統開發 
“Development of Single-Layer Routing System Considering Different Layout Requirements” 
計畫編號：NSC100-2221-E-216-011 
執行期間：100 年 8 月 1 日 至 101 年 7 月 31 日 
主持人：顏金泰 中華大學資訊工程學系教授 
 
一、 中文摘要 
在晶片、封裝與印刷電路板設計中，經常有
額外重分佈層或基底層來連接輸出入訊號，為了
滿足在覆晶設計與印刷電路板設計中的不同條件
需求，此單層繞線自動化設計系統大致分為應用
於印刷電路板上之兩列匯流排連接端點的單層繞
線、應用於覆晶設計上重分配層之外圍周邊輸出
入端點與矩陣連接球的單層繞線、應用於覆晶設
計上重分配層之內部任意輸出入端點與矩陣連接
球的單層繞線與應用於封裝晶片設計上基底層之
內部兩組任意輸出入端點的單層繞線等四個主要
部份。在單層繞線繞線設計自動化中，首先考量
應用於印刷電路板上之兩列匯流排連接端點的單
層繞線，對於給定兩列輸出入端點的匯流排，最
少的連線集合利用雙邊單繞道的技巧來消除所有
交錯現象，並完成單層繞線結果。進一步應用於
覆晶設計上重分配層之外圍周邊輸出入端點與矩
陣連接球的單層繞線，對於給定覆晶設計上具有
外圍輸出入端點的連線，所有連線可利用單層繞
線空間連接外圍輸出入端點與內部矩陣連接球。
再則考量應用於覆晶設計上重分配層之內部任意
輸出入端點與矩陣連接球的單層繞，對於給定覆
晶設計上具有內部輸出入端點的連線，所有連線
可利用單層繞線空間連接內部輸出入端點與內部
矩陣連接球。最後考量應用於封裝晶片設計上基
底層之內部兩組任意輸出入端點的單層繞線，基
於限制性迪勞尼三角化應用，在基底層上所有連
線可利用單層繞線空間完成避免障礙物的單層繞
線結果。 
英文摘要 
In chip-level, package-level and PCB-level 
designs, an extra layer, re-distribution layer or 
substrate layer, is always used to connect IO 
signals. To satisfy the different requirements in 
flip-chip and PCB designs, the single-layer 
routing system includes the following parts: 
Single-layer bus routing for two rows of terminals in 
PCB designs 、 Single-layer RDL routing in 
peripheral-IO flip-chip designs、Single-layer RDL 
routing in area-IO flip-chip designs and Single-layer 
substrate routing in SiP designs. In single-layer bus 
routing for two rows of terminals in PCB designs, 
given a bus with two rows of IO terminals, a 
minimal set of crossing nets is rerouted to 
eliminate all the crossing conditions in the given 
bus by using two-sided single detoures. 
Furthermore, given a set of nets in a peripheral-IO 
flip-chip design, all the nets can be routed to 
connect the peripheral IO terminals to an array of 
bump balls for single-layer RDL routing in a 
peripheral-IO flip-chip design. Next, given a set of 
nets in an area-IO flip-chip design, all the nets can 
be routed to connect the IO terminals inside the 
routing plane to an array of bump balls for 
single-layer RDL routing in an area-IO flip-chip 
design. Finally, based on constrained Delaunary 
triangulation, all the nets in a substrate layer can 
be routed to avoid the given obstacles in a SiP 
design. 
 
二、 計畫的緣由與目的 
在科技日新月異的時代，電子產品的複雜度
持續爬升，隨著製程越進步，微電子產品越做越
小，晶片內部複雜度提升代表著單晶片 I/O 的接
腳數漸漸變多，使得封裝晶片與 PCB 板上的連線
數也驟增[1-3]，近年來因為單晶片的 I/O 接腳數
持續的增加且系統複雜度的提升，隨之而來的連
線的擁擠度與可繞性問題，造成晶片、封裝與 PCB
板上繞線的問題愈加困難，為了完成晶片接腳數
的連接或達成單層匯流排繞線繞線的目的，往往
需要額外的重分配層(Re-distribute Layer)或基
底層(Substrate Layer)來完成連線的轉接，因此
單層繞線的研究發展變得越來越重要。現今單層
繞線的輔助設計(CAD) 工具並不無法完整適用各
種不同條件的連線的轉接，因此進一步發展適用
於晶片、封裝與 PCB 板不同條件下的完整的單層
繞線自動化系統是必要的。 
對於單層匯流排繞線的議題中，已有多篇論
文[4-7]探討，其中包括繞線區域的分割、避開障
是在單層繞線中同時達到最多可繞連線數及最少
總連線長度結果的繞線結果。基本上整個方法可
以分成四個步驟：連線編號重編、全域繞線、細
部繞線及連線編號回復。 
任何的 k 接腳連線經由分配不同的連線編號
來拆成 k-1 條雙接腳連線並同時將對應的連接球
給定這些重編號碼，因此配對繞線中多接腳連線
均可轉換成一些雙接腳連線，進一步再以左下方
的輸出入端點為起始點，以逆時鐘方向由編號 1
至編號 m 的順序對輸出入端點及其對應的連線進
行重新編號。在全域繞線階段，繞線過程進一步
分成三個步驟：建立繞線區域、全域線段設定及
史丹爾點擺置。在建立繞線區域中，先依據覆晶
設計中輸出入端點所在的四周區域，將所有輸出
入端點分割成上、右、下、左等四個輸出入端點
串列，最後整個重新分配層中的繞線區域則可分
成四個繞線區域。對於依據輸出入端點串列所建
立的繞線區域可進一步的分成二個子區域：陣列
區域及環區域。陣列區域包括繞線區域與連接球
陣列的交集區域，環區域則包括連接球陣列與輸
出入端點間的區域，因此繞線區域中全域線段設
定即是在此二區域進行線段設定。在細部繞線階
段，繞線過程可以細分成三個步驟：交錯點設定、
陣列區實體路徑配置及環區實體路徑配置。為了
滿足單層中線段交錯的限制，對二相鄰連接球間
全域線段的擺置順序可依連線編號遞增的順序去
擺置。如圖二所示，完成覆晶設計上重分配層 36
條連線的單層繞線。 
 
12 19 23 25 10 5 
22 0 18 0 28 11 
13 9 0 3 0 30 
1 26 31 0 27 21 
7 14 20 29 15 8 
4 17 6 16 2 24 
12 17 6 19 23 16 18 10 25 
14 9 20 31 3 29 15 27 8 
21 
3 
30 
3 
28 
11 
2 
24 
5 
7 
26 
9 
1 
13 
18 
17 
22 
4 
 
12 19 23 25 10 5
22 0 18 0 28 11
13 9 0 3 0 30
1 26 31 0 27 21
7 14 20 29 15 8
4 17 6 16 2 24
12 17 6 19 23 16 18 10 25 
14 9 20 31 3 29 15 27 8 
21 
3 
30 
3 
28 
11 
2 
24 
5 
7 
26 
9 
1 
13 
18 
17 
22 
4 
 
圖二覆晶設計上重分配層的單層繞線 
 
C. 應用於覆晶設計上重分配層之內部任意輸
出入端點與矩陣連接球的單層繞線 
對於覆晶設計上重分配層之內部任意輸出入
端點與矩陣連接球的繞線，假設繞線平面有 n 個
輸出入端點集合，P={p1,p2,…,pn}，和 n 個連接球
矩陣集合，B={b1,b2,…,bn}，基本上每個連接球都
會分配到一個輸出入端點形成一個有輸出入連
線。一般來說，重新分配層繞線只允許於單繞線
層做輸出入連線的繞線動作，因此任兩條連線之
間不允許有交錯的現象，對於輸出入端點集合，
P，和連接球集合，B，之間的輸出入連線具有相
鄰連接球之間的容量限制，覆晶設計中的重新分
配層繞線問題是滿足線容量的限制問題來完成所
有給定輸出入連線的單層繞線。基本上整個方法
可以分成五個步驟：連線編號重編、最大連線序
列萃取、全域繞線、細部繞線及連線編號回復。 
為了簡化重新分配層的繞線程序，所有覆晶
設計中的連線號碼會轉換成遞增的方式呈現，在
連線號碼重編階段，所有連接球由左至右由上而
下循序地重新編號，此外輸出入端點也根據連線
關係依序地重新更改編號。完成所有輸出入連線
號碼重編後，單繞線層中的連接球號碼被視為帶
有遞增順序的連接球序列，將兩相鄰行連接球之
間的繞線區域分割成兩個獨立區域，並且展開此
繞線層空間，即可將連接球矩陣所形成的繞線區
域轉換成帶有遞增順序連接球的線狀繞線區域。 
單繞線層之繞線平面有連接球矩陣的情況，
可以將此繞線平面視為一個佈線單元的矩陣，在
繞線平面中的所有連接球和四個邊界角落可以當
作所有佈線單元的角落。對於一個佈線單元矩陣
而言，有一組水平邊的集合和一組垂直邊長的集
合存在於這些佈線單元裡面，為了能夠在單繞線
層完成重新分配層的全域繞線動作，整個繞線程
序分成三個步驟：繞線圖之建立，區域性連線之
全域線段分配和全面性連線之全域線段分配。在
細部繞線階段，繞線過程可以細分成兩個步驟：
交錯點設定和實體路徑設定。為了滿足單層中線
段交錯的限制，對二相鄰連接球間全域線段的擺
置順序可依連線編號遞增的順序去擺置。根據最
小線寬及線距規則，二相鄰連接球間的通道寬度
可切成一些繞線軌道，任二相鄰連接球必須在滿
足單層線段交錯限制下，進一步設定全域線段之
交錯點到合適的繞線軌道上。如圖三所示，完成
覆晶設計上重分配層 16 條連線的單層繞線。 
 
 
4
2
3
16 5 
6
7
8
9
10
11
12
13
14
15
1
3
10
11
1 14
7
16
4 8
13
9
6 12
5
2
15
 
 
 
5
3 
10 
11 
1 14 
7 
16 
4 8
13
9
6 12
5
2
15
3 
8
15
13
2
11 
9
16
12
6
1 10
14 
7 4
 
圖三覆晶設計上重分配層的單層繞線 
D. 應用於封裝晶片設計上基底層之內部兩組
任意輸出入端點的單層繞線 
對於封裝晶片設計上基底層之內部兩組任意
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                                100年 10月 20 日 
報告人姓名 顏金泰 服務機構
及職稱 
資訊工程學系 
教授 
     時間 
會議 
     地點 
100/10/9-100/10/12 
美國麻州安姆斯特 
本會核定
補助文號
 
會議 
名稱 
 (中文) 2011 年第二十九屆國際電機電子工程師協會國際電腦設計會議 
 (英文) 2011 29nd IEEE International Conference on Computer Design 
發表 
論文 
題目 
 (中文) 藉由最大連線順序萃取方式來完成預先設定區域輸出入之 RDL 繞線 
  
(英文) Pre-Assignment Area-IO RDL Routing via Extraction of Maximal Net Sequence 
報告內容應包括下列各項： 
一、參加會議經過 
10/6 由桃園國際機場搭達美航空 DL276 ，DL622 與 DL1330 班機抵達美國麻州波士頓，10/8 由
麻州波士頓搭火車抵達麻州安姆斯特。10/10 早上發表論文於發表論文於 Session 1.3: Recent 
Advances in EDA。10/13 由麻州安姆斯特搭火車抵達紐約，10/14 由美國紐約搭達美航空 DL173
與 DL275 班機回臺灣桃園國際機場。 
 
二、與會心得 
ICCD 首次在美國麻州大學安姆斯特分校舉行，對於電腦設計研究，國內各大學也積極投入研究，
台灣電子工業的發展須由製造為導向轉型研究為導向來發展，才能在電子產業開創新的局面，因
此投入電子電路與系統的研究發展應為台灣電子業轉型的關鍵。 
 
三、考察參觀活動(無是項活動者省略) 
無 
 
四、建議 
國內大學研究團隊應多了解電腦設計之研究成果，政府單位應多補助經費鼓勵大學研究成果多多
發表於國際學術研討會，以提升國內研究成果。 
 
五、攜回資料名稱及內容 
ICCD 論文光碟片 
 
六、其他 
 
 
 
 
 
100 年度專題研究計畫研究成果彙整表 
計畫主持人：顏金泰 計畫編號：100-2221-E-216-011- 
計畫名稱：考量不同佈局需求的單層繞線系統開發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 4 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
