TimeQuest Timing Analyzer report for FPMult
Wed Feb 12 14:03:09 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GReset'
 13. Slow 1200mV 85C Model Setup: 'GClock'
 14. Slow 1200mV 85C Model Hold: 'GClock'
 15. Slow 1200mV 85C Model Hold: 'GReset'
 16. Slow 1200mV 85C Model Recovery: 'GClock'
 17. Slow 1200mV 85C Model Removal: 'GClock'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'GReset'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'GReset'
 32. Slow 1200mV 0C Model Setup: 'GClock'
 33. Slow 1200mV 0C Model Hold: 'GClock'
 34. Slow 1200mV 0C Model Hold: 'GReset'
 35. Slow 1200mV 0C Model Recovery: 'GClock'
 36. Slow 1200mV 0C Model Removal: 'GClock'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'GReset'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'GClock'
 50. Fast 1200mV 0C Model Setup: 'GReset'
 51. Fast 1200mV 0C Model Hold: 'GClock'
 52. Fast 1200mV 0C Model Hold: 'GReset'
 53. Fast 1200mV 0C Model Recovery: 'GClock'
 54. Fast 1200mV 0C Model Removal: 'GClock'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'GReset'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Signal Integrity Metrics (Slow 1200mv 0c Model)
 70. Signal Integrity Metrics (Slow 1200mv 85c Model)
 71. Signal Integrity Metrics (Fast 1200mv 0c Model)
 72. Setup Transfers
 73. Hold Transfers
 74. Recovery Transfers
 75. Removal Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FPMult                                                            ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
; GReset     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GReset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 193.09 MHz ; 193.09 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GReset ; -4.225 ; -45.123           ;
; GClock ; -4.179 ; -44.928           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.717 ; 0.000             ;
; GReset ; 1.674 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; GClock ; -0.462 ; -6.244               ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; GClock ; 0.320 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -42.835                         ;
; GReset ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GReset'                                                                                                                            ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.225 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.284      ;
; -4.217 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.276      ;
; -4.109 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.168      ;
; -4.103 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.150      ;
; -4.049 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.096      ;
; -4.049 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 3.096      ;
; -3.948 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.565      ;
; -3.827 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.444      ;
; -3.822 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.442      ;
; -3.801 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 3.336      ;
; -3.759 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.376      ;
; -3.752 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.369      ;
; -3.730 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.356      ;
; -3.727 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.344      ;
; -3.701 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.321      ;
; -3.693 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.310      ;
; -3.679 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.296      ;
; -3.654 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 3.189      ;
; -3.646 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 3.181      ;
; -3.636 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.290      ;
; -3.633 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.253      ;
; -3.626 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.246      ;
; -3.609 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.235      ;
; -3.601 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.221      ;
; -3.582 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.027      ; 3.199      ;
; -3.567 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.187      ;
; -3.556 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.210      ;
; -3.554 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.208      ;
; -3.553 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.173      ;
; -3.541 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.167      ;
; -3.534 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.160      ;
; -3.529 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.588      ;
; -3.518 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 3.053      ;
; -3.518 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.172      ;
; -3.515 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.574      ;
; -3.513 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 3.048      ;
; -3.509 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.556      ;
; -3.509 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.135      ;
; -3.498 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.152      ;
; -3.496 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.033      ; 3.121      ;
; -3.496 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.150      ;
; -3.492 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.148      ;
; -3.468 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.094      ;
; -3.461 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 3.087      ;
; -3.456 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.029      ; 3.076      ;
; -3.421 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.468      ;
; -3.412 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.068      ;
; -3.410 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.066      ;
; -3.380 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.427      ;
; -3.374 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.030      ;
; -3.352 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.008      ;
; -3.350 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.004      ;
; -3.348 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 3.004      ;
; -3.253 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.194      ; 2.907      ;
; -3.244 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 2.779      ;
; -3.200 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 2.856      ;
; -3.188 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 2.235      ;
; -3.159 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.033      ; 2.784      ;
; -3.154 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.166      ; 2.780      ;
; -3.078 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.194      ; 2.734      ;
; -3.075 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.033      ; 2.700      ;
; -3.029 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.041      ; 2.656      ;
; -2.949 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.041      ; 2.576      ;
; -2.944 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.088      ; 2.479      ;
; -2.936 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.162     ; 1.995      ;
; -2.899 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.041      ; 2.526      ;
; -2.892 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.040      ; 2.522      ;
; -2.869 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.040      ; 2.499      ;
; -2.773 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.033      ; 2.398      ;
; -2.687 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.167      ; 2.622      ;
; -2.608 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.041      ; 2.235      ;
; -2.382 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.040      ; 2.012      ;
; -2.285 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.033      ; 1.910      ;
; -2.262 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; 0.500        ; 0.041      ; 1.882      ;
; -2.213 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.167      ; 2.148      ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                   ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.179 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.098      ;
; -4.171 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.090      ;
; -4.097 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.016      ;
; -4.084 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.003      ;
; -4.047 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.966      ;
; -3.986 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.905      ;
; -3.978 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.897      ;
; -3.760 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.679      ;
; -3.676 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.595      ;
; -3.623 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.542      ;
; -3.604 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.523      ;
; -3.591 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.510      ;
; -3.554 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.473      ;
; -3.542 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.461      ;
; -3.527 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.446      ;
; -3.522 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.441      ;
; -3.516 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.436      ;
; -3.515 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.435      ;
; -3.492 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.411      ;
; -3.483 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.402      ;
; -3.305 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.225      ;
; -3.253 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.172      ;
; -3.231 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.151      ;
; -3.199 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.118      ;
; -3.070 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 3.990      ;
; -3.069 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 3.989      ;
; -2.935 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.853      ;
; -2.929 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.847      ;
; -2.924 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.843      ;
; -2.913 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.832      ;
; -2.892 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 3.812      ;
; -2.885 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.803      ;
; -2.881 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.254     ; 3.115      ;
; -2.866 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.245     ; 3.109      ;
; -2.853 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.245     ; 3.096      ;
; -2.846 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.765      ;
; -2.838 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.757      ;
; -2.816 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.245     ; 3.059      ;
; -2.805 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.385     ; 2.908      ;
; -2.798 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.716      ;
; -2.798 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.716      ;
; -2.750 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.254     ; 2.984      ;
; -2.738 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.254     ; 2.972      ;
; -2.714 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.384     ; 2.818      ;
; -2.710 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.628      ;
; -2.708 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.626      ;
; -2.688 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.254     ; 2.922      ;
; -2.687 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.922      ;
; -2.677 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.595      ;
; -2.674 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.909      ;
; -2.674 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.385     ; 2.777      ;
; -2.672 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.590      ;
; -2.668 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.042     ; 3.114      ;
; -2.667 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.586      ;
; -2.663 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.898      ;
; -2.662 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.385     ; 2.765      ;
; -2.650 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.568      ;
; -2.650 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.885      ;
; -2.649 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.566      ;
; -2.648 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.566      ;
; -2.637 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.555      ;
; -2.637 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.872      ;
; -2.636 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.555      ;
; -2.634 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.552      ;
; -2.628 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.546      ;
; -2.627 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.545      ;
; -2.627 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.545      ;
; -2.613 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.848      ;
; -2.612 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.385     ; 2.715      ;
; -2.598 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.252     ; 2.834      ;
; -2.584 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.502      ;
; -2.583 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.252     ; 2.819      ;
; -2.571 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.490      ;
; -2.567 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.042     ; 3.013      ;
; -2.561 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.478      ;
; -2.559 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.476      ;
; -2.557 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.079     ; 3.476      ;
; -2.547 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.465      ;
; -2.545 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.463      ;
; -2.543 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.778      ;
; -2.530 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.448      ;
; -2.529 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.447      ;
; -2.528 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.445      ;
; -2.527 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.444      ;
; -2.523 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 3.440      ;
; -2.519 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.253     ; 2.754      ;
; -2.517 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.435      ;
; -2.517 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.435      ;
; -2.509 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.427      ;
; -2.507 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.425      ;
; -2.506 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.424      ;
; -2.505 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.423      ;
; -2.505 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.423      ;
; -2.496 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.414      ;
; -2.494 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.412      ;
; -2.487 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.405      ;
; -2.480 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.398      ;
; -2.471 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 3.391      ;
; -2.468 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.078     ; 3.388      ;
; -2.455 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.080     ; 3.373      ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                   ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.717 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.163      ; 0.596      ;
; 0.747 ; int_mantResNormalised[12]~17                      ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.028     ; 0.435      ;
; 0.752 ; int_mantResNormalised[10]~9                       ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.030     ; 0.438      ;
; 0.758 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.039     ; 0.435      ;
; 0.885 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.166     ; 0.435      ;
; 0.885 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.040     ; 0.561      ;
; 0.890 ; int_mantResNormalised[8]~1                        ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.168     ; 0.438      ;
; 0.912 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.176      ;
; 0.918 ; int_mantResNormalised[11]~13                      ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.195     ; 0.439      ;
; 0.990 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.254      ;
; 1.092 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.344      ;
; 1.097 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.349      ;
; 1.112 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.040     ; 0.788      ;
; 1.124 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.376      ;
; 1.185 ; int_expSumBiasedShifted[7]~1                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.087     ; 0.814      ;
; 1.210 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.462      ;
; 1.242 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.032     ; 0.926      ;
; 1.265 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.529      ;
; 1.282 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.546      ;
; 1.289 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.541      ;
; 1.319 ; int_mantResNormalised[9]~5                        ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.196     ; 0.839      ;
; 1.361 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.613      ;
; 1.369 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.621      ;
; 1.492 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.163      ; 1.371      ;
; 1.628 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.892      ;
; 1.651 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.915      ;
; 1.680 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.943      ;
; 1.682 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.946      ;
; 1.712 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.976      ;
; 1.715 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 4.967      ;
; 1.737 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.001      ;
; 1.744 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.008      ;
; 1.748 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.500      ;
; 1.758 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.510      ;
; 1.761 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.024      ;
; 1.770 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.522      ;
; 1.794 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.058      ;
; 1.813 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.079      ;
; 1.844 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.107      ;
; 1.869 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.133      ;
; 1.873 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.625      ;
; 1.885 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.149      ;
; 1.890 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.642      ;
; 1.916 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.179      ;
; 1.917 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.180      ;
; 1.923 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.186      ;
; 1.932 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.196      ;
; 1.964 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.227      ;
; 1.990 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.254      ;
; 1.991 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.743      ;
; 1.994 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.258      ;
; 2.002 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.266      ;
; 2.018 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.281      ;
; 2.025 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.290      ;
; 2.032 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.295      ;
; 2.048 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.312      ;
; 2.054 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.318      ;
; 2.061 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 4.813      ;
; 2.064 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.327      ;
; 2.069 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.333      ;
; 2.074 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.337      ;
; 2.096 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.360      ;
; 2.110 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.374      ;
; 2.118 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.384      ;
; 2.127 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.393      ;
; 2.153 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.416      ;
; 2.159 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.423      ;
; 2.163 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.429      ;
; 2.169 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.433      ;
; 2.171 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.434      ;
; 2.175 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.441      ;
; 2.178 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.442      ;
; 2.189 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.453      ;
; 2.199 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.462      ;
; 2.209 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.473      ;
; 2.223 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.486      ;
; 2.225 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.490      ;
; 2.246 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 2.509      ;
; 2.251 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.515      ;
; 2.279 ; int_expSumBiasedShifted[7]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.545      ;
; 2.291 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.555      ;
; 2.292 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.556      ;
; 2.320 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 5.072      ;
; 2.335 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.600      ;
; 2.359 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.625      ;
; 2.392 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.656      ;
; 2.402 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.163      ; 2.281      ;
; 2.422 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.687      ;
; 2.430 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.695      ;
; 2.440 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.040     ; 2.116      ;
; 2.446 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.163      ; 2.325      ;
; 2.452 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.039     ; 2.129      ;
; 2.453 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.718      ;
; 2.478 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.079      ; 2.743      ;
; 2.487 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.753      ;
; 2.495 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.761      ;
; 2.497 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.078      ; 2.761      ;
; 2.499 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.765      ;
; 2.500 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.166     ; 2.050      ;
; 2.507 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.080      ; 2.773      ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GReset'                                                                                                                            ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.674 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.506      ;
; 1.755 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 1.698      ;
; 1.812 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 1.755      ;
; 1.833 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 1.776      ;
; 1.847 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 1.616      ;
; 1.869 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.701      ;
; 1.894 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; -0.500       ; 0.253      ; 1.677      ;
; 1.917 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 1.686      ;
; 1.920 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.245      ; 1.695      ;
; 1.947 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.385      ; 1.862      ;
; 1.953 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 1.867      ;
; 1.958 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 1.901      ;
; 1.981 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.253      ; 1.764      ;
; 1.997 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.253      ; 1.780      ;
; 2.051 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 1.965      ;
; 2.060 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.003      ;
; 2.072 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.015      ;
; 2.087 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.919      ;
; 2.087 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.030      ;
; 2.090 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 1.861      ;
; 2.115 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.245      ; 1.890      ;
; 2.117 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.031      ;
; 2.123 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.066      ;
; 2.127 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.245      ; 1.902      ;
; 2.129 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.961      ;
; 2.133 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.076      ;
; 2.140 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.972      ;
; 2.141 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 1.973      ;
; 2.142 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 1.913      ;
; 2.155 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.727      ;
; 2.157 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.100      ;
; 2.173 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.116      ;
; 2.192 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 1.961      ;
; 2.196 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.139      ;
; 2.199 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.385      ; 2.114      ;
; 2.204 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.245      ; 1.979      ;
; 2.209 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 1.978      ;
; 2.211 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.783      ;
; 2.213 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.127      ;
; 2.218 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.302      ; 2.050      ;
; 2.224 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.254      ; 2.008      ;
; 2.236 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.254      ; 2.020      ;
; 2.254 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.168      ;
; 2.260 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.254      ; 2.044      ;
; 2.285 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.253      ; 2.068      ;
; 2.298 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.241      ;
; 2.308 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.222      ;
; 2.309 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.252      ;
; 2.313 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.254      ; 2.097      ;
; 2.317 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.889      ;
; 2.325 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.897      ;
; 2.328 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.900      ;
; 2.329 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.901      ;
; 2.352 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.924      ;
; 2.360 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.303      ;
; 2.362 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.133      ;
; 2.364 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.278      ;
; 2.385 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.957      ;
; 2.406 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 1.978      ;
; 2.424 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.195      ;
; 2.432 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.203      ;
; 2.436 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.245      ; 2.211      ;
; 2.447 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 2.019      ;
; 2.461 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.384      ; 2.375      ;
; 2.478 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 2.050      ;
; 2.478 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.249      ;
; 2.501 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.413      ; 2.444      ;
; 2.540 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.311      ;
; 2.546 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 2.315      ;
; 2.572 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 2.144      ;
; 2.600 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 2.369      ;
; 2.662 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 2.431      ;
; 2.681 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.241      ; 2.452      ;
; 2.705 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.042      ; 2.277      ;
; 2.803 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.239      ; 2.572      ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'GClock'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.462 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.926      ; 3.876      ;
; -0.462 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.926      ; 3.876      ;
; -0.462 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.926      ; 3.876      ;
; -0.462 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.500        ; 2.926      ; 3.876      ;
; -0.442 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.924      ; 3.854      ;
; -0.442 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.924      ; 3.854      ;
; -0.442 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.924      ; 3.854      ;
; -0.442 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.924      ; 3.854      ;
; -0.438 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; -0.438 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; -0.438 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; -0.438 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; -0.438 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; -0.438 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.500        ; 2.925      ; 3.851      ;
; 0.165  ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.926      ; 3.749      ;
; 0.165  ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.926      ; 3.749      ;
; 0.165  ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.926      ; 3.749      ;
; 0.165  ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 1.000        ; 2.926      ; 3.749      ;
; 0.182  ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.924      ; 3.730      ;
; 0.182  ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.924      ; 3.730      ;
; 0.182  ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.924      ; 3.730      ;
; 0.182  ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.924      ; 3.730      ;
; 0.204  ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
; 0.204  ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
; 0.204  ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
; 0.204  ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
; 0.204  ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
; 0.204  ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 1.000        ; 2.925      ; 3.709      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'GClock'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.320 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.320 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.320 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.320 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.320 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.572      ;
; 0.340 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.592      ;
; 0.340 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.592      ;
; 0.340 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.592      ;
; 0.340 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 3.036      ; 3.592      ;
; 0.358 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.000        ; 3.037      ; 3.611      ;
; 0.358 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.000        ; 3.037      ; 3.611      ;
; 0.358 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.000        ; 3.037      ; 3.611      ;
; 0.358 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.000        ; 3.037      ; 3.611      ;
; 0.960 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.960 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.960 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.960 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.960 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.960 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.712      ;
; 0.962 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.714      ;
; 0.962 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.714      ;
; 0.962 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.714      ;
; 0.962 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 3.036      ; 3.714      ;
; 0.983 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; 3.037      ; 3.736      ;
; 0.983 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; 3.037      ; 3.736      ;
; 0.983 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; 3.037      ; 3.736      ;
; 0.983 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; -0.500       ; 3.037      ; 3.736      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated|clk          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated|clk          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated|clk          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GReset'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GReset ; Rise       ; GReset                              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|o                      ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|i                      ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|o                      ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentB[*]  ; GClock     ; 2.111 ; 2.444 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 2.077 ; 2.427 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 1.513 ; 1.867 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 2.111 ; 2.444 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 1.889 ; 2.276 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 1.791 ; 2.167 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.888 ; 2.250 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 1.443 ; 1.785 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 2.845 ; 2.872 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 1.489 ; 1.808 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 1.489 ; 1.808 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 1.117 ; 1.455 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.450 ; 1.783 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.252 ; 1.563 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 1.474 ; 1.793 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 1.451 ; 1.779 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 1.479 ; 1.805 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.485 ; 1.807 ; Rise       ; GClock          ;
; signA         ; GClock     ; 1.331 ; 1.693 ; Rise       ; GClock          ;
; signB         ; GClock     ; 1.285 ; 1.627 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentB[*]  ; GClock     ; -1.009 ; -1.338 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -1.619 ; -1.956 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -1.079 ; -1.419 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -1.652 ; -1.972 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -1.439 ; -1.811 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -1.344 ; -1.706 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -1.437 ; -1.786 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -1.009 ; -1.338 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -1.122 ; -1.278 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.699 ; -1.024 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -1.056 ; -1.363 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.699 ; -1.024 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -1.019 ; -1.339 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.814 ; -1.104 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -1.041 ; -1.348 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -1.019 ; -1.334 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -1.046 ; -1.360 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -1.052 ; -1.361 ; Rise       ; GClock          ;
; signA         ; GClock     ; -0.895 ; -1.249 ; Rise       ; GClock          ;
; signB         ; GClock     ; -0.842 ; -1.162 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 16.699 ; 16.596 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 11.686 ; 11.731 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 12.421 ; 12.546 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 11.724 ; 11.850 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 15.295 ; 15.061 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 12.083 ; 12.156 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 16.633 ; 16.360 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 16.699 ; 16.596 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 14.498 ; 14.472 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 13.350 ; 13.433 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 13.397 ; 13.442 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 12.812 ; 12.842 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 12.130 ; 12.072 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 14.498 ; 14.472 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 12.242 ; 12.172 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 12.548 ; 12.621 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 11.157 ; 11.325 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 14.340 ; 14.282 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.918  ; 9.965  ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 10.489 ; 10.569 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 9.856  ; 9.943  ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 13.441 ; 13.199 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 9.633  ; 9.757  ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 14.072 ; 13.871 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 14.340 ; 14.282 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 12.771 ; 12.835 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 12.486 ; 12.595 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 12.765 ; 12.755 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 12.074 ; 12.072 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 11.256 ; 11.191 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 12.771 ; 12.835 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 10.014 ; 10.153 ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 14.822 ; 14.761 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 10.227 ; 10.229 ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 11.066 ; 11.202 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 10.477 ; 10.659 ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 13.825 ; 13.678 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 10.310 ; 10.400 ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 14.431 ; 14.206 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 14.822 ; 14.761 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 12.771 ; 12.835 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 12.486 ; 12.595 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 12.765 ; 12.755 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 12.074 ; 12.072 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 11.256 ; 11.191 ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 12.771 ; 12.835 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 10.145 ; 10.239 ; Fall       ; GReset          ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 10.023 ; 10.136 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 10.585 ; 10.592 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 11.024 ; 11.128 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 10.534 ; 10.698 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 13.495 ; 13.343 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 10.023 ; 10.136 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 13.939 ; 13.740 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 14.333 ; 14.275 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 9.079  ; 9.071  ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 10.515 ; 10.577 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 10.470 ; 10.479 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 9.715  ; 9.765  ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 9.079  ; 9.071  ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 11.450 ; 11.474 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 11.798 ; 11.730 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 10.171 ; 10.282 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 10.727 ; 10.903 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 9.193  ; 9.275  ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.466  ; 9.473  ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 9.927  ; 10.096 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 9.266  ; 9.496  ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 12.744 ; 12.658 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 9.193  ; 9.275  ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 13.477 ; 13.247 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 13.740 ; 13.647 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 10.377 ; 10.440 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 11.597 ; 11.688 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 11.826 ; 11.894 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 11.201 ; 11.286 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 10.377 ; 10.440 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 11.948 ; 11.971 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 9.559  ; 9.655  ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 9.193  ; 9.275  ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.466  ; 9.473  ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 9.927  ; 10.096 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 9.266  ; 9.496  ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 12.744 ; 12.658 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 9.193  ; 9.275  ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 13.477 ; 13.247 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 13.740 ; 13.647 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 9.230  ; 9.221  ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 10.366 ; 10.413 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 10.429 ; 10.460 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 10.367 ; 10.448 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 9.230  ; 9.221  ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 10.704 ; 10.730 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 9.559  ; 9.655  ; Fall       ; GReset          ;
+-----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 216.64 MHz ; 216.64 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GReset ; -3.808 ; -40.447          ;
; GClock ; -3.616 ; -39.356          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.677 ; 0.000            ;
; GReset ; 1.559 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; GClock ; -0.363 ; -4.838              ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.376 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -42.835                        ;
; GReset ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GReset'                                                                                                                             ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.808 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 2.967      ;
; -3.800 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 2.959      ;
; -3.676 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.827      ;
; -3.673 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 2.832      ;
; -3.623 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.774      ;
; -3.609 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.760      ;
; -3.523 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 3.214      ;
; -3.408 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 3.103      ;
; -3.399 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 3.018      ;
; -3.389 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 3.080      ;
; -3.350 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 3.049      ;
; -3.334 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 3.025      ;
; -3.325 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 3.016      ;
; -3.308 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 2.999      ;
; -3.283 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 2.974      ;
; -3.274 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.969      ;
; -3.262 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 2.953      ;
; -3.258 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.877      ;
; -3.257 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.985      ;
; -3.250 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.869      ;
; -3.219 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.914      ;
; -3.216 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.915      ;
; -3.210 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.905      ;
; -3.197 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.925      ;
; -3.193 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.888      ;
; -3.193 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.921      ;
; -3.184 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 2.343      ;
; -3.182 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 2.341      ;
; -3.175 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.019      ; 2.866      ;
; -3.170 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.865      ;
; -3.161 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.860      ;
; -3.160 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.888      ;
; -3.153 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.881      ;
; -3.152 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.851      ;
; -3.147 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.842      ;
; -3.139 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.290      ;
; -3.137 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.756      ;
; -3.135 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.834      ;
; -3.134 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.753      ;
; -3.130 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.023      ; 2.828      ;
; -3.128 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.860      ;
; -3.092 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.791      ;
; -3.089 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.788      ;
; -3.078 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.229      ;
; -3.078 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.806      ;
; -3.068 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.800      ;
; -3.064 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.796      ;
; -3.060 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.021      ; 2.755      ;
; -3.031 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.763      ;
; -3.027 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.178      ;
; -3.024 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.756      ;
; -2.988 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.716      ;
; -2.944 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.676      ;
; -2.909 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; -0.148     ; 2.060      ;
; -2.909 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.528      ;
; -2.888 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.174      ; 2.616      ;
; -2.859 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.591      ;
; -2.828 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.023      ; 2.526      ;
; -2.812 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.145      ; 2.511      ;
; -2.759 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.175      ; 2.491      ;
; -2.743 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.023      ; 2.441      ;
; -2.722 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.032      ; 2.424      ;
; -2.658 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; -0.147     ; 1.817      ;
; -2.643 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.032      ; 2.345      ;
; -2.634 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.077      ; 2.253      ;
; -2.608 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.032      ; 2.310      ;
; -2.601 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.031      ; 2.305      ;
; -2.572 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.031      ; 2.276      ;
; -2.481 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.023      ; 2.179      ;
; -2.432 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.146      ; 2.402      ;
; -2.337 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.032      ; 2.039      ;
; -2.140 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.031      ; 1.844      ;
; -2.021 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.023      ; 1.719      ;
; -2.013 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; 0.500        ; 0.031      ; 1.708      ;
; -1.999 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.146      ; 1.969      ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                    ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.616 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.545      ;
; -3.608 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.537      ;
; -3.592 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.521      ;
; -3.578 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.507      ;
; -3.551 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.480      ;
; -3.457 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.386      ;
; -3.454 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.383      ;
; -3.290 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.219      ;
; -3.205 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.134      ;
; -3.181 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.110      ;
; -3.167 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.096      ;
; -3.146 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.076      ;
; -3.140 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.069      ;
; -3.114 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.043      ;
; -3.107 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.036      ;
; -3.104 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.033      ;
; -3.085 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.015      ;
; -3.058 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.987      ;
; -3.052 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.981      ;
; -2.990 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.919      ;
; -2.947 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.877      ;
; -2.922 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.852      ;
; -2.879 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.808      ;
; -2.799 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.728      ;
; -2.710 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.640      ;
; -2.679 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.609      ;
; -2.584 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.511      ;
; -2.570 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.497      ;
; -2.549 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.477      ;
; -2.543 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.470      ;
; -2.541 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.471      ;
; -2.539 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.468      ;
; -2.537 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.466      ;
; -2.520 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.212     ; 2.797      ;
; -2.512 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.780      ;
; -2.506 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.212     ; 2.783      ;
; -2.488 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.416      ;
; -2.479 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.212     ; 2.756      ;
; -2.461 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.340     ; 2.610      ;
; -2.455 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.382      ;
; -2.424 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.339     ; 2.574      ;
; -2.414 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.342      ;
; -2.413 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.681      ;
; -2.393 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.034     ; 2.848      ;
; -2.382 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.650      ;
; -2.368 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.636      ;
; -2.362 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.340     ; 2.511      ;
; -2.356 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.625      ;
; -2.354 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.282      ;
; -2.354 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.622      ;
; -2.350 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.278      ;
; -2.350 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.278      ;
; -2.342 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.611      ;
; -2.340 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.608      ;
; -2.338 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.070     ; 3.267      ;
; -2.333 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.602      ;
; -2.331 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.340     ; 2.480      ;
; -2.327 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.595      ;
; -2.325 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.253      ;
; -2.317 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.245      ;
; -2.315 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.584      ;
; -2.310 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.238      ;
; -2.309 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.236      ;
; -2.305 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.233      ;
; -2.301 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.228      ;
; -2.289 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.340     ; 2.438      ;
; -2.287 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.214      ;
; -2.272 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.541      ;
; -2.271 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.199      ;
; -2.260 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.187      ;
; -2.260 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.035     ; 2.714      ;
; -2.259 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.187      ;
; -2.250 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.177      ;
; -2.249 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.176      ;
; -2.245 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.173      ;
; -2.245 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.172      ;
; -2.241 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.169      ;
; -2.239 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.221     ; 2.507      ;
; -2.237 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.164      ;
; -2.227 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.496      ;
; -2.213 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.141      ;
; -2.208 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.136      ;
; -2.205 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.132      ;
; -2.202 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.129      ;
; -2.201 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.129      ;
; -2.174 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.102      ;
; -2.172 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.099      ;
; -2.160 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.088      ;
; -2.156 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.086      ;
; -2.151 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.078      ;
; -2.145 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.069     ; 3.075      ;
; -2.145 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.073      ;
; -2.138 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.065      ;
; -2.135 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.062      ;
; -2.134 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.220     ; 2.403      ;
; -2.133 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.061      ;
; -2.125 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.053      ;
; -2.122 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.219     ; 2.392      ;
; -2.120 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.072     ; 3.047      ;
; -2.117 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 3.045      ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                    ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.677 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.148      ; 0.526      ;
; 0.712 ; int_mantResNormalised[12]~17                      ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.020     ; 0.393      ;
; 0.716 ; int_mantResNormalised[10]~9                       ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.022     ; 0.395      ;
; 0.721 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.029     ; 0.393      ;
; 0.805 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.045      ;
; 0.836 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.144     ; 0.393      ;
; 0.836 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.030     ; 0.507      ;
; 0.841 ; int_mantResNormalised[8]~1                        ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.146     ; 0.396      ;
; 0.871 ; int_mantResNormalised[11]~13                      ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.175     ; 0.397      ;
; 0.918 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.158      ;
; 1.024 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.029     ; 0.696      ;
; 1.079 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 4.032      ;
; 1.084 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 4.037      ;
; 1.092 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 4.045      ;
; 1.097 ; int_expSumBiasedShifted[7]~1                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.076     ; 0.722      ;
; 1.154 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.022     ; 0.833      ;
; 1.175 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.415      ;
; 1.184 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.424      ;
; 1.192 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 4.144      ;
; 1.235 ; int_mantResNormalised[9]~5                        ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.176     ; 0.760      ;
; 1.270 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 4.222      ;
; 1.321 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 4.273      ;
; 1.324 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 4.276      ;
; 1.369 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.149      ; 1.219      ;
; 1.478 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.718      ;
; 1.486 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.726      ;
; 1.490 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.730      ;
; 1.548 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.788      ;
; 1.570 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.810      ;
; 1.580 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.820      ;
; 1.593 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.833      ;
; 1.599 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.839      ;
; 1.599 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 4.052      ;
; 1.619 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 4.072      ;
; 1.621 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 4.074      ;
; 1.625 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 4.578      ;
; 1.628 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.868      ;
; 1.632 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.872      ;
; 1.663 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.905      ;
; 1.702 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.942      ;
; 1.710 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.950      ;
; 1.714 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.954      ;
; 1.730 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.970      ;
; 1.740 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.980      ;
; 1.753 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 4.205      ;
; 1.769 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 4.221      ;
; 1.771 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.011      ;
; 1.786 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.026      ;
; 1.802 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.042      ;
; 1.816 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.056      ;
; 1.822 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 4.274      ;
; 1.825 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.065      ;
; 1.835 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.077      ;
; 1.842 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.082      ;
; 1.842 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.082      ;
; 1.845 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.085      ;
; 1.853 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.093      ;
; 1.875 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.115      ;
; 1.883 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.123      ;
; 1.904 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.144      ;
; 1.907 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.147      ;
; 1.911 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.153      ;
; 1.911 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 4.363      ;
; 1.929 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.169      ;
; 1.934 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.174      ;
; 1.948 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.190      ;
; 1.951 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.191      ;
; 1.962 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.204      ;
; 1.974 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.216      ;
; 1.975 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.215      ;
; 1.982 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.222      ;
; 1.987 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.227      ;
; 1.989 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.229      ;
; 2.008 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.248      ;
; 2.015 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.255      ;
; 2.017 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.257      ;
; 2.020 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.260      ;
; 2.021 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.263      ;
; 2.032 ; int_expSumBiasedShifted[7]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.274      ;
; 2.058 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.298      ;
; 2.065 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.305      ;
; 2.065 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.305      ;
; 2.109 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.351      ;
; 2.122 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.364      ;
; 2.149 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 4.602      ;
; 2.171 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.413      ;
; 2.186 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.426      ;
; 2.193 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.435      ;
; 2.193 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 0.148      ; 2.042      ;
; 2.219 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.029     ; 1.891      ;
; 2.235 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.070      ; 2.476      ;
; 2.240 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.029     ; 1.912      ;
; 2.241 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.483      ;
; 2.244 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.486      ;
; 2.247 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.489      ;
; 2.250 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.070      ; 2.491      ;
; 2.267 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 2.507      ;
; 2.271 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.144     ; 1.828      ;
; 2.275 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.071      ; 2.517      ;
; 2.283 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.072      ; 2.526      ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GReset'                                                                                                                             ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.559 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.356      ;
; 1.622 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.521      ;
; 1.680 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.579      ;
; 1.711 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 1.449      ;
; 1.720 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.517      ;
; 1.726 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.625      ;
; 1.769 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; -0.500       ; 0.221      ; 1.520      ;
; 1.792 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 1.661      ;
; 1.806 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.340      ; 1.676      ;
; 1.810 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.709      ;
; 1.823 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.212      ; 1.565      ;
; 1.824 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 1.562      ;
; 1.852 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.220      ; 1.602      ;
; 1.864 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.220      ; 1.614      ;
; 1.899 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.798      ;
; 1.899 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 1.768      ;
; 1.911 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.810      ;
; 1.929 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 1.669      ;
; 1.938 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 1.807      ;
; 1.943 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.740      ;
; 1.962 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.759      ;
; 1.972 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.769      ;
; 1.976 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.875      ;
; 1.985 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.212      ; 1.727      ;
; 1.987 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.784      ;
; 1.995 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.212      ; 1.737      ;
; 2.006 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.905      ;
; 2.011 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.575      ;
; 2.011 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.910      ;
; 2.013 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.912      ;
; 2.020 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.919      ;
; 2.028 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 1.927      ;
; 2.029 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.340      ; 1.899      ;
; 2.030 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 1.770      ;
; 2.038 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.267      ; 1.835      ;
; 2.046 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 1.915      ;
; 2.057 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 1.622      ;
; 2.061 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.221      ; 1.812      ;
; 2.061 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.212      ; 1.803      ;
; 2.071 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.221      ; 1.822      ;
; 2.080 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.221      ; 1.831      ;
; 2.081 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 1.819      ;
; 2.090 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 1.828      ;
; 2.108 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 1.977      ;
; 2.115 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.220      ; 1.865      ;
; 2.127 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 2.026      ;
; 2.133 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 1.698      ;
; 2.134 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 2.033      ;
; 2.137 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.221      ; 1.888      ;
; 2.155 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.719      ;
; 2.159 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 2.028      ;
; 2.165 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.729      ;
; 2.180 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.744      ;
; 2.190 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.754      ;
; 2.210 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.369      ; 2.109      ;
; 2.210 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 2.079      ;
; 2.222 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 1.962      ;
; 2.230 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 1.795      ;
; 2.231 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.795      ;
; 2.251 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.034      ; 1.815      ;
; 2.264 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.212      ; 2.006      ;
; 2.275 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 2.015      ;
; 2.281 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.339      ; 2.150      ;
; 2.282 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 1.847      ;
; 2.292 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 2.032      ;
; 2.333 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.369      ; 2.232      ;
; 2.333 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 2.073      ;
; 2.358 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 1.923      ;
; 2.383 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 2.121      ;
; 2.384 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 2.124      ;
; 2.441 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 2.179      ;
; 2.492 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 2.230      ;
; 2.515 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.210      ; 2.255      ;
; 2.524 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.035      ; 2.089      ;
; 2.623 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.208      ; 2.361      ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'GClock'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.363 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.654      ; 3.506      ;
; -0.363 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.654      ; 3.506      ;
; -0.363 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.500        ; 2.654      ; 3.506      ;
; -0.363 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.500        ; 2.654      ; 3.506      ;
; -0.344 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.652      ; 3.485      ;
; -0.344 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.652      ; 3.485      ;
; -0.344 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.652      ; 3.485      ;
; -0.344 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.652      ; 3.485      ;
; -0.335 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; -0.335 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; -0.335 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; -0.335 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; -0.335 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; -0.335 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.500        ; 2.653      ; 3.477      ;
; 0.153  ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.654      ; 3.490      ;
; 0.153  ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.654      ; 3.490      ;
; 0.153  ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 1.000        ; 2.654      ; 3.490      ;
; 0.153  ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 1.000        ; 2.654      ; 3.490      ;
; 0.169  ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.652      ; 3.472      ;
; 0.169  ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.652      ; 3.472      ;
; 0.169  ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.652      ; 3.472      ;
; 0.169  ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.652      ; 3.472      ;
; 0.188  ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
; 0.188  ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
; 0.188  ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
; 0.188  ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
; 0.188  ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
; 0.188  ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 1.000        ; 2.653      ; 3.454      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'GClock'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.376 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.376 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.376 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.376 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.376 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.329      ;
; 0.395 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 3.347      ;
; 0.395 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 3.347      ;
; 0.395 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 3.347      ;
; 0.395 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 2.751      ; 3.347      ;
; 0.410 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.363      ;
; 0.410 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.363      ;
; 0.410 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.363      ;
; 0.410 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.000        ; 2.752      ; 3.363      ;
; 0.898 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.898 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.898 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.898 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.898 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.898 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.351      ;
; 0.907 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 3.359      ;
; 0.907 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 3.359      ;
; 0.907 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 3.359      ;
; 0.907 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 2.751      ; 3.359      ;
; 0.926 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.379      ;
; 0.926 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.379      ;
; 0.926 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.379      ;
; 0.926 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; -0.500       ; 2.752      ; 3.379      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                        ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated|clk          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GReset'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GReset ; Rise       ; GReset                              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|o                      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|o                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentB[*]  ; GClock     ; 1.866 ; 2.075 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 1.841 ; 2.050 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 1.304 ; 1.556 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 1.866 ; 2.075 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 1.660 ; 1.919 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 1.569 ; 1.819 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.656 ; 1.903 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 1.239 ; 1.480 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 2.628 ; 2.560 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 1.292 ; 1.505 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 1.292 ; 1.505 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 0.948 ; 1.186 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.260 ; 1.479 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.081 ; 1.271 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 1.277 ; 1.490 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 1.258 ; 1.477 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 1.289 ; 1.499 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.286 ; 1.498 ; Rise       ; GClock          ;
; signA         ; GClock     ; 1.134 ; 1.395 ; Rise       ; GClock          ;
; signB         ; GClock     ; 1.103 ; 1.319 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentB[*]  ; GClock     ; -0.855 ; -1.084 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -1.434 ; -1.633 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -0.919 ; -1.158 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -1.458 ; -1.657 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -1.260 ; -1.506 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -1.172 ; -1.410 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -1.256 ; -1.491 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -0.855 ; -1.084 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -1.109 ; -1.129 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.577 ; -0.804 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -0.907 ; -1.111 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.577 ; -0.804 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.877 ; -1.085 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.692 ; -0.864 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -0.893 ; -1.096 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -0.875 ; -1.083 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -0.904 ; -1.105 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -0.902 ; -1.103 ; Rise       ; GClock          ;
; signA         ; GClock     ; -0.749 ; -1.001 ; Rise       ; GClock          ;
; signB         ; GClock     ; -0.709 ; -0.907 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 15.304 ; 14.898 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 10.686 ; 10.502 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 11.257 ; 11.187 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 10.683 ; 10.628 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 14.035 ; 13.531 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 10.977 ; 10.895 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 15.276 ; 14.665 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 15.304 ; 14.898 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 13.265 ; 12.950 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 12.164 ; 12.052 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 12.212 ; 12.065 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 11.653 ; 11.515 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 11.034 ; 10.821 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 13.265 ; 12.950 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 11.221 ; 10.953 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 11.399 ; 11.309 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 10.090 ; 10.103 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 13.231 ; 12.841 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.069  ; 8.916  ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 9.484  ; 9.426  ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 8.969  ; 8.950  ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 12.338 ; 11.938 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 8.780  ; 8.749  ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 13.006 ; 12.452 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 13.231 ; 12.841 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 11.521 ; 11.359 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 11.209 ; 11.160 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 11.456 ; 11.301 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 10.793 ; 10.682 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 10.053 ; 9.888  ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 11.521 ; 11.359 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 9.122  ; 9.117  ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 13.652 ; 13.296 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.335  ; 9.156  ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 10.027 ; 9.992  ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 9.557  ; 9.560  ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 12.714 ; 12.292 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 9.367  ; 9.339  ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 13.287 ; 12.771 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 13.652 ; 13.296 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 11.521 ; 11.359 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 11.209 ; 11.160 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 11.456 ; 11.301 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 10.793 ; 10.682 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 10.053 ; 9.888  ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 11.521 ; 11.359 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 9.216  ; 9.182  ; Fall       ; GReset          ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 9.138  ; 9.075  ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 9.627  ; 9.511  ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 9.944  ; 9.931  ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 9.576  ; 9.580  ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 12.399 ; 12.007 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 9.138  ; 9.075  ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 12.833 ; 12.325 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 13.183 ; 12.805 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 8.250  ; 8.142  ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 9.559  ; 9.497  ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 9.534  ; 9.399  ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 8.814  ; 8.743  ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 8.250  ; 8.142  ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 10.449 ; 10.255 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 10.798 ; 10.539 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 9.259  ; 9.197  ; Rise       ; GClock          ;
; signOut         ; GClock     ; 9.680  ; 9.703  ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 8.456  ; 8.396  ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 8.722  ; 8.562  ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 9.054  ; 9.058  ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 8.513  ; 8.566  ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 11.790 ; 11.392 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 8.456  ; 8.396  ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 12.481 ; 11.979 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 12.688 ; 12.345 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 9.380  ; 9.343  ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 10.524 ; 10.471 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 10.726 ; 10.649 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 10.149 ; 10.120 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 9.380  ; 9.343  ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 10.885 ; 10.697 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 8.780  ; 8.753  ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 8.456  ; 8.396  ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 8.722  ; 8.562  ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 9.054  ; 9.058  ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 8.513  ; 8.566  ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 11.790 ; 11.392 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 8.456  ; 8.396  ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 12.481 ; 11.979 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 12.688 ; 12.345 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 8.347  ; 8.236  ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 9.414  ; 9.315  ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 9.482  ; 9.359  ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 9.371  ; 9.343  ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 8.347  ; 8.236  ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 9.758  ; 9.610  ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 8.780  ; 8.753  ; Fall       ; GReset          ;
+-----------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -1.529 ; -15.402          ;
; GReset ; -1.514 ; -14.451          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.323 ; 0.000            ;
; GReset ; 0.694 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; GClock ; -0.329 ; -4.390              ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.007 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -35.880                        ;
; GReset ; -3.000 ; -3.623                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                    ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.529 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.476      ;
; -1.527 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.474      ;
; -1.501 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.525      ;
; -1.487 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.434      ;
; -1.447 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.439     ; 1.485      ;
; -1.444 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.439     ; 1.482      ;
; -1.443 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.418      ;
; -1.438 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.385      ;
; -1.438 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.462      ;
; -1.436 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.383      ;
; -1.434 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.458      ;
; -1.420 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.367      ;
; -1.416 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.439     ; 1.454      ;
; -1.410 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.434      ;
; -1.398 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.373      ;
; -1.396 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.343      ;
; -1.380 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.355      ;
; -1.379 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.404      ;
; -1.376 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.351      ;
; -1.372 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.396      ;
; -1.363 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.387      ;
; -1.356 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.381      ;
; -1.352 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.327      ;
; -1.345 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.331     ; 1.491      ;
; -1.335 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.359      ;
; -1.328 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.353      ;
; -1.327 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.351      ;
; -1.318 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.342      ;
; -1.312 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.337      ;
; -1.309 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.332     ; 1.454      ;
; -1.305 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.329      ;
; -1.263 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.283      ;
; -1.261 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.208      ;
; -1.257 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.204      ;
; -1.252 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.199      ;
; -1.225 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.172      ;
; -1.225 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.172      ;
; -1.224 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.248      ;
; -1.221 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.196      ;
; -1.218 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.332     ; 1.363      ;
; -1.216 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.163      ;
; -1.204 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.228      ;
; -1.200 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.220      ;
; -1.198 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.145      ;
; -1.197 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.222      ;
; -1.196 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.216      ;
; -1.194 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.141      ;
; -1.190 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.137      ;
; -1.190 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.137      ;
; -1.189 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.136      ;
; -1.188 ; int_expSumBiasedShifted[6]~29                     ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.331     ; 1.334      ;
; -1.186 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.439     ; 1.224      ;
; -1.177 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.197      ;
; -1.172 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.192      ;
; -1.170 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.117      ;
; -1.153 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.100      ;
; -1.152 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.452     ; 1.177      ;
; -1.146 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.166      ;
; -1.113 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.060      ;
; -1.100 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.502     ; 1.075      ;
; -1.081 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.028      ;
; -1.074 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.094      ;
; -1.066 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.013      ;
; -1.048 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.453     ; 1.072      ;
; -1.039 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.986      ;
; -1.032 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 3.052      ;
; -1.027 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.332     ; 1.172      ;
; -1.003 ; int_expSumBiasedShifted[7]~1                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; -0.459     ; 1.021      ;
; -0.994 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.941      ;
; -0.934 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.881      ;
; -0.914 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.861      ;
; -0.898 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.845      ;
; -0.889 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.836      ;
; -0.874 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.821      ;
; -0.870 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.817      ;
; -0.867 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.814      ;
; -0.866 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.813      ;
; -0.853 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.800      ;
; -0.851 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.798      ;
; -0.816 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.763      ;
; -0.797 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.744      ;
; -0.786 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[0]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.733      ;
; -0.784 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.731      ;
; -0.784 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.731      ;
; -0.781 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.728      ;
; -0.780 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.727      ;
; -0.777 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.723      ;
; -0.772 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.719      ;
; -0.769 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.716      ;
; -0.768 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.715      ;
; -0.763 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.710      ;
; -0.750 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.697      ;
; -0.747 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.694      ;
; -0.742 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 1.688      ;
; -0.741 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.688      ;
; -0.739 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.686      ;
; -0.739 ; int_expSumBiasedShifted[0]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.686      ;
; -0.738 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.685      ;
; -0.728 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.675      ;
+--------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GReset'                                                                                                                             ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.514 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 1.591      ;
; -1.512 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 1.589      ;
; -1.472 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 1.549      ;
; -1.459 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.529      ;
; -1.441 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.511      ;
; -1.439 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.509      ;
; -1.342 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.710      ;
; -1.307 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.675      ;
; -1.277 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.601      ;
; -1.275 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.646      ;
; -1.269 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.637      ;
; -1.263 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.631      ;
; -1.259 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.627      ;
; -1.240 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.611      ;
; -1.238 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.606      ;
; -1.229 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.597      ;
; -1.228 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.596      ;
; -1.210 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.534      ;
; -1.208 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.532      ;
; -1.202 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.573      ;
; -1.196 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.567      ;
; -1.193 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.561      ;
; -1.192 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.563      ;
; -1.190 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.581      ;
; -1.178 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; 0.500        ; 0.325      ; 1.546      ;
; -1.175 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 1.252      ;
; -1.171 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.542      ;
; -1.164 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.234      ;
; -1.162 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.533      ;
; -1.155 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.523      ;
; -1.155 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.546      ;
; -1.150 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 1.227      ;
; -1.149 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.517      ;
; -1.145 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.513      ;
; -1.139 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.463      ;
; -1.138 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.462      ;
; -1.129 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.324      ; 1.502      ;
; -1.128 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.198      ;
; -1.123 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.491      ;
; -1.120 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.511      ;
; -1.115 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.483      ;
; -1.111 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; 0.500        ; 0.327      ; 1.482      ;
; -1.111 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.502      ;
; -1.109 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.504      ;
; -1.107 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.498      ;
; -1.102 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.172      ;
; -1.086 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.477      ;
; -1.077 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.468      ;
; -1.074 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.469      ;
; -1.039 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.434      ;
; -1.030 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.354      ;
; -1.030 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.425      ;
; -1.026 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.421      ;
; -1.026 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.417      ;
; -1.011 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; 0.500        ; 0.221      ; 1.081      ;
; -1.005 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.400      ;
; -0.996 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.391      ;
; -0.967 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.335      ;
; -0.966 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.324      ; 1.339      ;
; -0.934 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.324      ; 1.307      ;
; -0.884 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; 0.500        ; 0.222      ; 0.961      ;
; -0.880 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.338      ; 1.260      ;
; -0.865 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; 0.500        ; 0.408      ; 1.260      ;
; -0.853 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.338      ; 1.233      ;
; -0.846 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; 0.500        ; 0.344      ; 1.170      ;
; -0.808 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.338      ; 1.188      ;
; -0.803 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.337      ; 1.184      ;
; -0.803 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.337      ; 1.184      ;
; -0.772 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.324      ; 1.145      ;
; -0.707 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.236      ;
; -0.694 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; 0.500        ; 0.338      ; 1.074      ;
; -0.599 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; 0.500        ; 0.337      ; 0.980      ;
; -0.556 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; 0.500        ; 0.324      ; 0.929      ;
; -0.538 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; 0.500        ; 0.338      ; 0.918      ;
; -0.523 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; 0.500        ; 0.385      ; 1.052      ;
+--------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                    ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; GReset                                            ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.040      ;
; 0.327 ; GReset                                            ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.044      ;
; 0.357 ; GReset                                            ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.074      ;
; 0.395 ; GReset                                            ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.112      ;
; 0.412 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.536      ;
; 0.428 ; GReset                                            ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.145      ;
; 0.437 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.561      ;
; 0.473 ; GReset                                            ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.190      ;
; 0.482 ; GReset                                            ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.199      ;
; 0.578 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.702      ;
; 0.583 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.707      ;
; 0.630 ; GReset                                            ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 2.347      ;
; 0.746 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.870      ;
; 0.748 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.872      ;
; 0.758 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.881      ;
; 0.771 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.895      ;
; 0.772 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.896      ;
; 0.784 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.907      ;
; 0.787 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.911      ;
; 0.809 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.933      ;
; 0.814 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.938      ;
; 0.831 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.955      ;
; 0.836 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.960      ;
; 0.836 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.959      ;
; 0.858 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.981      ;
; 0.864 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.987      ;
; 0.868 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.991      ;
; 0.873 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[13]            ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.997      ;
; 0.874 ; int_expSumBiasedShifted[5]~25                     ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.222     ; 0.266      ;
; 0.883 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.007      ;
; 0.885 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.008      ;
; 0.908 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.032      ;
; 0.910 ; int_mantResNormalised[12]~17                      ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.325     ; 0.199      ;
; 0.911 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.034      ;
; 0.912 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.036      ;
; 0.914 ; int_mantResNormalised[10]~9                       ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.327     ; 0.201      ;
; 0.918 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.042      ;
; 0.918 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.041      ;
; 0.923 ; int_expSumBiasedShifted[2]~13                     ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.337     ; 0.200      ;
; 0.934 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.058      ;
; 0.943 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.066      ;
; 0.947 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.071      ;
; 0.947 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.070      ;
; 0.954 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.078      ;
; 0.961 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.085      ;
; 0.969 ; int_expSumBiasedShifted[1]~9                      ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.385     ; 0.198      ;
; 0.971 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.095      ;
; 0.971 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.095      ;
; 0.972 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.096      ;
; 0.974 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.098      ;
; 0.974 ; int_mantResNormalised[8]~1                        ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.386     ; 0.202      ;
; 0.977 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.101      ;
; 0.979 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.103      ;
; 0.982 ; int_expSumBiasedShifted[3]~17                     ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.338     ; 0.258      ;
; 0.988 ; int_expSumBiasedShifted[5]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.112      ;
; 0.989 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.113      ;
; 0.995 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.118      ;
; 0.997 ; int_mantResNormalised[11]~13                      ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; -0.408     ; 0.203      ;
; 0.999 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.122      ;
; 1.000 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.124      ;
; 1.001 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.124      ;
; 1.013 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[1]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.137      ;
; 1.018 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.141      ;
; 1.026 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.150      ;
; 1.032 ; int_expSumBiasedShifted[7]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.156      ;
; 1.035 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.159      ;
; 1.037 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.161      ;
; 1.038 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~_emulated   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 1.161      ;
; 1.052 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.176      ;
; 1.076 ; int_expSumBiasedShifted[6]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.200      ;
; 1.078 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.202      ;
; 1.088 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.212      ;
; 1.089 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.213      ;
; 1.090 ; int_expSumBiasedShifted[0]~5                      ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.338     ; 0.366      ;
; 1.101 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.225      ;
; 1.101 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.225      ;
; 1.109 ; int_expSumBiasedShifted[7]~1                      ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.344     ; 0.379      ;
; 1.117 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.241      ;
; 1.122 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.246      ;
; 1.135 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.259      ;
; 1.138 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.262      ;
; 1.139 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.263      ;
; 1.142 ; int_expSumBiasedShifted[4]~21                     ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; -0.324     ; 0.432      ;
; 1.143 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.267      ;
; 1.146 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.270      ;
; 1.151 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.275      ;
; 1.153 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~_emulated  ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.277      ;
; 1.155 ; int_expSumBiasedShifted[4]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.279      ;
; 1.156 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.280      ;
; 1.159 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[2]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.283      ;
; 1.160 ; int_expSumBiasedShifted[2]~_emulated              ; int_expSumBiasedShifted[4]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.284      ;
; 1.175 ; int_mantResNormalised[9]~5                        ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; -0.409     ; 0.380      ;
; 1.176 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.300      ;
; 1.179 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.303      ;
; 1.185 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.309      ;
; 1.188 ; int_expSumBiasedShifted[3]~_emulated              ; int_expSumBiasedShifted[7]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.312      ;
; 1.190 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.314      ;
; 1.191 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.315      ;
; 1.191 ; int_expSumBiasedShifted[1]~_emulated              ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.315      ;
; 1.196 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~_emulated ; GClock       ; GClock      ; 0.000        ; 0.040      ; 1.320      ;
+-------+---------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GReset'                                                                                                                             ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.694 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.683      ;
; 0.712 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.768      ;
; 0.739 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.795      ;
; 0.740 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.796      ;
; 0.761 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.730      ;
; 0.779 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.768      ;
; 0.786 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.755      ;
; 0.792 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.761      ;
; 0.797 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[0]~5  ; GClock       ; GReset      ; -0.500       ; 0.453      ; 0.780      ;
; 0.819 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.851      ;
; 0.821 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.853      ;
; 0.831 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.452      ; 0.813      ;
; 0.836 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.452      ; 0.818      ;
; 0.845 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.877      ;
; 0.858 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.914      ;
; 0.868 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 0.840      ;
; 0.872 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.928      ;
; 0.878 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.867      ;
; 0.878 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.934      ;
; 0.881 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.937      ;
; 0.886 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.942      ;
; 0.891 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 0.863      ;
; 0.893 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.949      ;
; 0.897 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.929      ;
; 0.902 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.871      ;
; 0.904 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.960      ;
; 0.907 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.876      ;
; 0.916 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.905      ;
; 0.919 ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.951      ;
; 0.927 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.896      ;
; 0.930 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.791      ;
; 0.931 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.920      ;
; 0.932 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.901      ;
; 0.934 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.453      ; 0.917      ;
; 0.936 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.925      ;
; 0.941 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 0.803      ;
; 0.941 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 0.997      ;
; 0.944 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.453      ; 0.927      ;
; 0.945 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.914      ;
; 0.946 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.978      ;
; 0.949 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.453      ; 0.932      ;
; 0.951 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[1]~9  ; GClock       ; GReset      ; -0.500       ; 0.502      ; 0.983      ;
; 0.951 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 1.007      ;
; 0.969 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[2]~13 ; GClock       ; GReset      ; -0.500       ; 0.452      ; 0.951      ;
; 0.972 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 1.004      ;
; 0.977 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 1.033      ;
; 0.984 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[7]~1  ; GClock       ; GReset      ; -0.500       ; 0.459      ; 0.973      ;
; 0.997 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[3]~17 ; GClock       ; GReset      ; -0.500       ; 0.453      ; 0.980      ;
; 0.998 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 0.860      ;
; 1.003 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 0.975      ;
; 1.005 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[9]~5    ; GClock       ; GReset      ; -0.500       ; 0.526      ; 1.061      ;
; 1.008 ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 1.040      ;
; 1.014 ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.875      ;
; 1.014 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 1.070      ;
; 1.016 ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.877      ;
; 1.027 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 0.889      ;
; 1.028 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 1.000      ;
; 1.028 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[4]~21 ; GClock       ; GReset      ; -0.500       ; 0.439      ; 0.997      ;
; 1.029 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.890      ;
; 1.032 ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 1.004      ;
; 1.034 ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.895      ;
; 1.051 ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.912      ;
; 1.054 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 1.026      ;
; 1.056 ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ; int_mantResNormalised[8]~1    ; GClock       ; GReset      ; -0.500       ; 0.502      ; 1.088      ;
; 1.072 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[6]~29 ; GClock       ; GReset      ; -0.500       ; 0.331      ; 0.933      ;
; 1.078 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[11]~13  ; GClock       ; GReset      ; -0.500       ; 0.526      ; 1.134      ;
; 1.090 ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 0.952      ;
; 1.091 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 1.063      ;
; 1.095 ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 1.064      ;
; 1.121 ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 1.090      ;
; 1.143 ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 1.005      ;
; 1.155 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[10]~9   ; GClock       ; GReset      ; -0.500       ; 0.442      ; 1.127      ;
; 1.158 ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 1.127      ;
; 1.176 ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ; int_expSumBiasedShifted[5]~25 ; GClock       ; GReset      ; -0.500       ; 0.332      ; 1.038      ;
; 1.222 ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ; int_mantResNormalised[12]~17  ; GClock       ; GReset      ; -0.500       ; 0.439      ; 1.191      ;
+-------+---------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'GClock'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.329 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.500        ; 1.544      ; 2.350      ;
; -0.329 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.500        ; 1.544      ; 2.350      ;
; -0.329 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.500        ; 1.544      ; 2.350      ;
; -0.329 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.500        ; 1.544      ; 2.350      ;
; -0.311 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.331      ;
; -0.311 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.331      ;
; -0.311 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.331      ;
; -0.311 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.331      ;
; -0.305 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; -0.305 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; -0.305 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; -0.305 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; -0.305 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; -0.305 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.500        ; 1.543      ; 2.325      ;
; 0.706  ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 1.000        ; 1.544      ; 1.815      ;
; 0.706  ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 1.000        ; 1.544      ; 1.815      ;
; 0.706  ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 1.000        ; 1.544      ; 1.815      ;
; 0.706  ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 1.000        ; 1.544      ; 1.815      ;
; 0.720  ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.800      ;
; 0.720  ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.800      ;
; 0.720  ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.800      ;
; 0.720  ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.800      ;
; 0.727  ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
; 0.727  ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
; 0.727  ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
; 0.727  ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
; 0.727  ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
; 0.727  ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 1.000        ; 1.543      ; 1.793      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'GClock'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.007 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.007 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.007 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.007 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.007 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.007 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.724      ;
; 0.014 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.731      ;
; 0.014 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.731      ;
; 0.014 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.731      ;
; 0.014 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; 0.000        ; 1.603      ; 1.731      ;
; 0.027 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; 0.000        ; 1.604      ; 1.745      ;
; 0.027 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; 0.000        ; 1.604      ; 1.745      ;
; 0.027 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; 0.000        ; 1.604      ; 1.745      ;
; 0.027 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; 0.000        ; 1.604      ; 1.745      ;
; 1.030 ; GReset    ; int_expSumBiasedShifted[0]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.030 ; GReset    ; int_expSumBiasedShifted[1]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.030 ; GReset    ; int_expSumBiasedShifted[2]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.030 ; GReset    ; int_expSumBiasedShifted[3]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.030 ; GReset    ; int_mantResNormalised[8]~_emulated   ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.030 ; GReset    ; int_mantResNormalised[9]~_emulated   ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.247      ;
; 1.036 ; GReset    ; int_expSumBiasedShifted[4]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.253      ;
; 1.036 ; GReset    ; int_expSumBiasedShifted[5]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.253      ;
; 1.036 ; GReset    ; int_expSumBiasedShifted[6]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.253      ;
; 1.036 ; GReset    ; int_expSumBiasedShifted[7]~_emulated ; GReset       ; GClock      ; -0.500       ; 1.603      ; 2.253      ;
; 1.053 ; GReset    ; int_mantResNormalised[10]~_emulated  ; GReset       ; GClock      ; -0.500       ; 1.604      ; 2.271      ;
; 1.053 ; GReset    ; int_mantResNormalised[11]~_emulated  ; GReset       ; GClock      ; -0.500       ; 1.604      ; 2.271      ;
; 1.053 ; GReset    ; int_mantResNormalised[12]~_emulated  ; GReset       ; GClock      ; -0.500       ; 1.604      ; 2.271      ;
; 1.053 ; GReset    ; int_mantResNormalised[13]            ; GReset       ; GClock      ; -0.500       ; 1.604      ; 2.271      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P0|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P1|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P2|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P3|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P4|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P5|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P6|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:mantissaBRegister|enARdFF_2:P7|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpA|enARdFF_2:P7|int_q       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P7|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[13]                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P0|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P1|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P2|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P3|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P4|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P5|int_q       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; register8bit:signAndExpB|enARdFF_2:P6|int_q       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[1]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[2]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[3]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[4]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[5]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[6]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_expSumBiasedShifted[7]~_emulated|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[10]~_emulated|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[11]~_emulated|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[12]~_emulated|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[13]|clk                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[8]~_emulated|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; int_mantResNormalised[9]~_emulated|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P0|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P1|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P2|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P3|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P4|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P5|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P6|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; mantissaBRegister|P7|int_q|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpA|P7|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P0|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P1|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P2|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P3|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P4|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P5|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P6|int_q|clk                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; signAndExpB|P7|int_q|clk                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                    ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; int_expSumBiasedShifted[0]~_emulated              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GReset'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GReset ; Rise       ; GReset                              ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GReset ; Rise       ; GReset~input|i                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; GReset~input|o                      ;
; 1.005  ; 1.005        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[7]~1|datac  ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[7]~1        ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[5]~25       ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[6]~29       ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[5]~25|datad ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[6]~29|datad ;
; 1.015  ; 1.015        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[4]~21       ;
; 1.019  ; 1.019        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[4]~21|datad ;
; 1.020  ; 1.020        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[1]~9|datac  ;
; 1.020  ; 1.020        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[8]~1|datac    ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[10]~9         ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[12]~17        ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[2]~13       ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[3]~17       ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[0]~5        ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_expSumBiasedShifted[1]~9        ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[8]~1          ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[10]~9|datad   ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[11]~13|datac  ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[12]~17|datad  ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_mantResNormalised[9]~5|datac    ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[2]~13|datad ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[3]~17|datad ;
; 1.027  ; 1.027        ; 0.000          ; High Pulse Width ; GReset ; Rise       ; int_expSumBiasedShifted[0]~5|datad  ;
; 1.028  ; 1.028        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[11]~13        ;
; 1.028  ; 1.028        ; 0.000          ; Low Pulse Width  ; GReset ; Fall       ; int_mantResNormalised[9]~5          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentB[*]  ; GClock     ; 0.989 ; 1.609 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 0.966 ; 1.590 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 0.694 ; 1.282 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 0.989 ; 1.609 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 0.885 ; 1.509 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 0.830 ; 1.441 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 0.883 ; 1.499 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 0.647 ; 1.224 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 1.236 ; 1.733 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 0.685 ; 1.256 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 0.685 ; 1.256 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 0.507 ; 1.055 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 0.664 ; 1.239 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 0.580 ; 1.151 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 0.671 ; 1.243 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 0.666 ; 1.235 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 0.678 ; 1.254 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 0.667 ; 1.245 ; Rise       ; GClock          ;
; signA         ; GClock     ; 0.597 ; 1.176 ; Rise       ; GClock          ;
; signB         ; GClock     ; 0.566 ; 1.161 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentB[*]  ; GClock     ; -0.428 ; -0.999 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -0.736 ; -1.352 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -0.475 ; -1.056 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -0.758 ; -1.369 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -0.657 ; -1.273 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -0.605 ; -1.207 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -0.656 ; -1.264 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -0.428 ; -0.999 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -0.353 ; -0.881 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.296 ; -0.839 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -0.467 ; -1.032 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.296 ; -0.839 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.447 ; -1.015 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.361 ; -0.919 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -0.454 ; -1.019 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -0.449 ; -1.012 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -0.460 ; -1.030 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -0.449 ; -1.021 ; Rise       ; GClock          ;
; signA         ; GClock     ; -0.381 ; -0.952 ; Rise       ; GClock          ;
; signB         ; GClock     ; -0.344 ; -0.925 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 8.509 ; 9.038 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.976 ; 6.310 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 6.583 ; 6.889 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.034 ; 6.356 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 7.780 ; 8.225 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 6.218 ; 6.494 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 8.390 ; 8.858 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 8.509 ; 9.038 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 7.317 ; 7.669 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 6.818 ; 7.163 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 6.790 ; 7.150 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 6.525 ; 6.799 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 6.143 ; 6.378 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 7.317 ; 7.669 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.345 ; 6.748 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 6.439 ; 6.726 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 6.042 ; 6.350 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 7.710 ; 8.246 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 5.457 ; 5.741 ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 6.021 ; 6.262 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 5.490 ; 5.756 ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 7.230 ; 7.639 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 5.374 ; 5.658 ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 7.508 ; 7.978 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 7.710 ; 8.246 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 6.997 ; 7.298 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 6.902 ; 7.209 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 6.997 ; 7.271 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 6.684 ; 6.885 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 6.240 ; 6.387 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 6.977 ; 7.298 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 5.607 ; 5.887 ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 7.948 ; 8.451 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 5.629 ; 5.891 ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 6.305 ; 6.579 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 5.803 ; 6.127 ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 7.410 ; 7.877 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 5.712 ; 5.956 ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 7.678 ; 8.108 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 7.948 ; 8.451 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 6.997 ; 7.298 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 6.902 ; 7.209 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 6.997 ; 7.271 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 6.684 ; 6.885 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 6.240 ; 6.387 ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 6.977 ; 7.298 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 5.624 ; 5.887 ; Fall       ; GReset          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 5.194 ; 5.464 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.435 ; 5.672 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.923 ; 6.173 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 5.455 ; 5.753 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.887 ; 7.322 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.194 ; 5.464 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 7.085 ; 7.533 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 7.330 ; 7.842 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 4.690 ; 4.863 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 5.441 ; 5.719 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 5.404 ; 5.680 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 5.025 ; 5.257 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 4.690 ; 4.863 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.852 ; 6.147 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.118 ; 6.505 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 5.264 ; 5.530 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 5.817 ; 6.126 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 4.677 ; 4.932 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 4.772 ; 5.025 ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 5.287 ; 5.567 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 4.740 ; 5.066 ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 6.400 ; 6.863 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 4.677 ; 4.932 ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 6.732 ; 7.165 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 6.914 ; 7.410 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 5.320 ; 5.523 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 5.979 ; 6.268 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 6.048 ; 6.350 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 5.730 ; 5.969 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 5.320 ; 5.523 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 6.098 ; 6.388 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 4.877 ; 5.127 ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 4.677 ; 4.932 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 4.772 ; 5.025 ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 5.287 ; 5.567 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 4.740 ; 5.066 ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 6.400 ; 6.863 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 4.677 ; 4.932 ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 6.732 ; 7.165 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 6.914 ; 7.410 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 5.088 ; 5.268 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 5.703 ; 5.985 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 5.703 ; 5.998 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 5.696 ; 5.905 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 5.088 ; 5.268 ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 5.836 ; 6.110 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 4.877 ; 5.127 ; Fall       ; GReset          ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.225  ; 0.323 ; -0.462   ; 0.007   ; -3.000              ;
;  GClock          ; -4.179  ; 0.323 ; -0.462   ; 0.007   ; -3.000              ;
;  GReset          ; -4.225  ; 0.694 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -90.051 ; 0.0   ; -6.244   ; 0.0     ; -45.835             ;
;  GClock          ; -44.928 ; 0.000 ; -6.244   ; 0.000   ; -42.835             ;
;  GReset          ; -45.123 ; 0.000 ; N/A      ; N/A     ; -3.623              ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ExponentB[*]  ; GClock     ; 2.111 ; 2.444 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; 2.077 ; 2.427 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; 1.513 ; 1.867 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; 2.111 ; 2.444 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; 1.889 ; 2.276 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; 1.791 ; 2.167 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; 1.888 ; 2.250 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; 1.443 ; 1.785 ; Rise       ; GClock          ;
; GReset        ; GClock     ; 2.845 ; 2.872 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; 1.489 ; 1.808 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; 1.489 ; 1.808 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; 1.117 ; 1.455 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; 1.450 ; 1.783 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; 1.252 ; 1.563 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; 1.474 ; 1.793 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; 1.451 ; 1.779 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; 1.479 ; 1.805 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; 1.485 ; 1.807 ; Rise       ; GClock          ;
; signA         ; GClock     ; 1.331 ; 1.693 ; Rise       ; GClock          ;
; signB         ; GClock     ; 1.285 ; 1.627 ; Rise       ; GClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ExponentB[*]  ; GClock     ; -0.428 ; -0.999 ; Rise       ; GClock          ;
;  ExponentB[0] ; GClock     ; -0.736 ; -1.352 ; Rise       ; GClock          ;
;  ExponentB[1] ; GClock     ; -0.475 ; -1.056 ; Rise       ; GClock          ;
;  ExponentB[2] ; GClock     ; -0.758 ; -1.369 ; Rise       ; GClock          ;
;  ExponentB[3] ; GClock     ; -0.657 ; -1.273 ; Rise       ; GClock          ;
;  ExponentB[4] ; GClock     ; -0.605 ; -1.207 ; Rise       ; GClock          ;
;  ExponentB[5] ; GClock     ; -0.656 ; -1.264 ; Rise       ; GClock          ;
;  ExponentB[6] ; GClock     ; -0.428 ; -0.999 ; Rise       ; GClock          ;
; GReset        ; GClock     ; -0.353 ; -0.881 ; Rise       ; GClock          ;
; MantissaB[*]  ; GClock     ; -0.296 ; -0.804 ; Rise       ; GClock          ;
;  MantissaB[0] ; GClock     ; -0.467 ; -1.032 ; Rise       ; GClock          ;
;  MantissaB[1] ; GClock     ; -0.296 ; -0.804 ; Rise       ; GClock          ;
;  MantissaB[2] ; GClock     ; -0.447 ; -1.015 ; Rise       ; GClock          ;
;  MantissaB[3] ; GClock     ; -0.361 ; -0.864 ; Rise       ; GClock          ;
;  MantissaB[4] ; GClock     ; -0.454 ; -1.019 ; Rise       ; GClock          ;
;  MantissaB[5] ; GClock     ; -0.449 ; -1.012 ; Rise       ; GClock          ;
;  MantissaB[6] ; GClock     ; -0.460 ; -1.030 ; Rise       ; GClock          ;
;  MantissaB[7] ; GClock     ; -0.449 ; -1.021 ; Rise       ; GClock          ;
; signA         ; GClock     ; -0.381 ; -0.952 ; Rise       ; GClock          ;
; signB         ; GClock     ; -0.344 ; -0.907 ; Rise       ; GClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 16.699 ; 16.596 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 11.686 ; 11.731 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 12.421 ; 12.546 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 11.724 ; 11.850 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 15.295 ; 15.061 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 12.083 ; 12.156 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 16.633 ; 16.360 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 16.699 ; 16.596 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 14.498 ; 14.472 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 13.350 ; 13.433 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 13.397 ; 13.442 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 12.812 ; 12.842 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 12.130 ; 12.072 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 14.498 ; 14.472 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 12.242 ; 12.172 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 12.548 ; 12.621 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 11.157 ; 11.325 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 14.340 ; 14.282 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 9.918  ; 9.965  ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 10.489 ; 10.569 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 9.856  ; 9.943  ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 13.441 ; 13.199 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 9.633  ; 9.757  ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 14.072 ; 13.871 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 14.340 ; 14.282 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 12.771 ; 12.835 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 12.486 ; 12.595 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 12.765 ; 12.755 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 12.074 ; 12.072 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 11.256 ; 11.191 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 12.771 ; 12.835 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 10.014 ; 10.153 ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 14.822 ; 14.761 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 10.227 ; 10.229 ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 11.066 ; 11.202 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 10.477 ; 10.659 ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 13.825 ; 13.678 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 10.310 ; 10.400 ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 14.431 ; 14.206 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 14.822 ; 14.761 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 12.771 ; 12.835 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 12.486 ; 12.595 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 12.765 ; 12.755 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 12.074 ; 12.072 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 11.256 ; 11.191 ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 12.771 ; 12.835 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 10.145 ; 10.239 ; Fall       ; GReset          ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 5.194 ; 5.464 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.435 ; 5.672 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.923 ; 6.173 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 5.455 ; 5.753 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.887 ; 7.322 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.194 ; 5.464 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 7.085 ; 7.533 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 7.330 ; 7.842 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 4.690 ; 4.863 ; Rise       ; GClock          ;
;  MantissaOut[0] ; GClock     ; 5.441 ; 5.719 ; Rise       ; GClock          ;
;  MantissaOut[1] ; GClock     ; 5.404 ; 5.680 ; Rise       ; GClock          ;
;  MantissaOut[2] ; GClock     ; 5.025 ; 5.257 ; Rise       ; GClock          ;
;  MantissaOut[3] ; GClock     ; 4.690 ; 4.863 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.852 ; 6.147 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.118 ; 6.505 ; Rise       ; GClock          ;
; Overflow        ; GClock     ; 5.264 ; 5.530 ; Rise       ; GClock          ;
; signOut         ; GClock     ; 5.817 ; 6.126 ; Rise       ; GClock          ;
; ExponentOut[*]  ; GReset     ; 4.677 ; 4.932 ; Rise       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 4.772 ; 5.025 ; Rise       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 5.287 ; 5.567 ; Rise       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 4.740 ; 5.066 ; Rise       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 6.400 ; 6.863 ; Rise       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 4.677 ; 4.932 ; Rise       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 6.732 ; 7.165 ; Rise       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 6.914 ; 7.410 ; Rise       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 5.320 ; 5.523 ; Rise       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 5.979 ; 6.268 ; Rise       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 6.048 ; 6.350 ; Rise       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 5.730 ; 5.969 ; Rise       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 5.320 ; 5.523 ; Rise       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 6.098 ; 6.388 ; Rise       ; GReset          ;
; Overflow        ; GReset     ; 4.877 ; 5.127 ; Rise       ; GReset          ;
; ExponentOut[*]  ; GReset     ; 4.677 ; 4.932 ; Fall       ; GReset          ;
;  ExponentOut[0] ; GReset     ; 4.772 ; 5.025 ; Fall       ; GReset          ;
;  ExponentOut[1] ; GReset     ; 5.287 ; 5.567 ; Fall       ; GReset          ;
;  ExponentOut[2] ; GReset     ; 4.740 ; 5.066 ; Fall       ; GReset          ;
;  ExponentOut[3] ; GReset     ; 6.400 ; 6.863 ; Fall       ; GReset          ;
;  ExponentOut[4] ; GReset     ; 4.677 ; 4.932 ; Fall       ; GReset          ;
;  ExponentOut[5] ; GReset     ; 6.732 ; 7.165 ; Fall       ; GReset          ;
;  ExponentOut[6] ; GReset     ; 6.914 ; 7.410 ; Fall       ; GReset          ;
; MantissaOut[*]  ; GReset     ; 5.088 ; 5.268 ; Fall       ; GReset          ;
;  MantissaOut[0] ; GReset     ; 5.703 ; 5.985 ; Fall       ; GReset          ;
;  MantissaOut[1] ; GReset     ; 5.703 ; 5.998 ; Fall       ; GReset          ;
;  MantissaOut[2] ; GReset     ; 5.696 ; 5.905 ; Fall       ; GReset          ;
;  MantissaOut[3] ; GReset     ; 5.088 ; 5.268 ; Fall       ; GReset          ;
;  MantissaOut[4] ; GReset     ; 5.836 ; 6.110 ; Fall       ; GReset          ;
; Overflow        ; GReset     ; 4.877 ; 5.127 ; Fall       ; GReset          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; signOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Overflow       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MantissaA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaA[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; signA                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; signB                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ExponentB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MantissaB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; signOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; signOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; signOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 517      ; 0        ; 0        ; 0        ;
; GReset     ; GClock   ; 36       ; 85       ; 0        ; 0        ;
; GClock     ; GReset   ; 0        ; 0        ; 301      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 517      ; 0        ; 0        ; 0        ;
; GReset     ; GClock   ; 36       ; 85       ; 0        ; 0        ;
; GClock     ; GReset   ; 0        ; 0        ; 301      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GReset     ; GClock   ; 14       ; 14       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GReset     ; GClock   ; 14       ; 14       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 117   ; 117  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 12 14:03:06 2025
Info: Command: quartus_sta FPMult -c FPMult
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPMult.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name GReset GReset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.225       -45.123 GReset 
    Info (332119):    -4.179       -44.928 GClock 
Info (332146): Worst-case hold slack is 0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.717         0.000 GClock 
    Info (332119):     1.674         0.000 GReset 
Info (332146): Worst-case recovery slack is -0.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.462        -6.244 GClock 
Info (332146): Worst-case removal slack is 0.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.320         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.835 GClock 
    Info (332119):    -3.000        -3.000 GReset 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.808
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.808       -40.447 GReset 
    Info (332119):    -3.616       -39.356 GClock 
Info (332146): Worst-case hold slack is 0.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.677         0.000 GClock 
    Info (332119):     1.559         0.000 GReset 
Info (332146): Worst-case recovery slack is -0.363
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.363        -4.838 GClock 
Info (332146): Worst-case removal slack is 0.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.376         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.835 GClock 
    Info (332119):    -3.000        -3.000 GReset 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.529       -15.402 GClock 
    Info (332119):    -1.514       -14.451 GReset 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.323         0.000 GClock 
    Info (332119):     0.694         0.000 GReset 
Info (332146): Worst-case recovery slack is -0.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.329        -4.390 GClock 
Info (332146): Worst-case removal slack is 0.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.007         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -35.880 GClock 
    Info (332119):    -3.000        -3.623 GReset 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Wed Feb 12 14:03:09 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


