# TSC 
Laborator 1: 20.02.2023

1. Vom studia DesignVerification utilizând SystemVerilog
2. Vom lucra cu Ubuntu pe laptop
3. Vom utiliza aplicațiile următoare în desfășurarea laboratorului : VsCode & ModelSim
4. In fiecare laborator încărcăm ce am lucrat pe github, astfel se va realiza prezenta la laborator
5. Fiecare push pe github se va realiza din terminal  

