### Receptor de Transacciones MDIO ğŸ“¡ğŸ”„ğŸ’¾

## DescripciÃ³n del Proyecto ğŸ“

Este proyecto abarca el diseÃ±o e implementaciÃ³n de un receptor de transacciones MDIO (Management Data Input/Output), conformÃ¡ndose a la clÃ¡usula 22 del estÃ¡ndar IEEE 802.3. El receptor es crucial para interpretar y procesar transacciones MDIO, esenciales en la gestiÃ³n y configuraciÃ³n de dispositivos de red Ethernet.

## Estructura del Proyecto ğŸ—‚ï¸

```
.
â”œâ”€â”€ MDIO
â”‚   â”œâ”€â”€ controller
â”‚   â”‚   â”œâ”€â”€ controller_tb.v
â”‚   â”‚   â””â”€â”€ controller.v
â”‚   â”œâ”€â”€ Makefile
â”‚   â”œâ”€â”€ MDIO_tb.v
â”‚   â””â”€â”€ peripheral
â”‚       â”œâ”€â”€ peripheral_tb.v
â”‚       â””â”€â”€ peripheral.v
â”œâ”€â”€ Parte 1 Proyecto Final.pdf
â”œâ”€â”€ Parte 2 Proyecto Final.pdf
â””â”€â”€ README.md
```

### Detalles del Controlador y PerifÃ©rico MDIO âš™ï¸

#### Protocolo MDIO ğŸ”„
- **Formato de TransacciÃ³n:** Serial de 32 bits.
- **Estructura de TransacciÃ³n:**

| Bit(s) | Campo             | DescripciÃ³n                                                                 |
|--------|-------------------|-----------------------------------------------------------------------------|
| 31-30  | ST (Start)        | CÃ³digo de inicio de trama (01 para Clause 22)                               |
| 29-28  | Op Code           | 10: Lectura, 01: Escritura                                                  |
| 27-23  | PHY Address       | DirecciÃ³n del dispositivo PHY                                               |
| 22-18  | Reg Address       | DirecciÃ³n del registro a leer o escribir en el dispositivo PHY              |
| 17-16  | TA (Turnaround)   | Tiempo de espera para cambio de control del bus                             |
| 15-0   | Data              | Datos a escribir o leÃ­dos                                                   |

- **SeÃ±ales Usadas:** MDC (reloj) y MDIO (datos).
- **Comportamiento:** Las transacciones se transmiten bit a bit en cada ciclo de reloj MDC.

### Controlador MDIO ğŸ›ï¸

#### DescripciÃ³n ğŸ“
El controlador MDIO es el encargado de manejar el protocolo MDIO y gestionar las transacciones de lectura y escritura con los dispositivos PHY conectados. Implementa una mÃ¡quina de estados finita (FSM) para controlar el flujo de la transacciÃ³n y generar las seÃ±ales de control adecuadas.

#### Entradas âš™ï¸
- **CLK:** Reloj del sistema.
- **RESET:** SeÃ±al de reinicio del controlador.
- **MDIO_IN:** Entrada de datos seriales del bus MDIO (desde el dispositivo PHY).

#### Salidas ğŸ“¤
- **MDC:** Reloj del bus MDIO.
- **MDIO_OUT:** Salida de datos seriales hacia el bus MDIO (al dispositivo PHY).
- **MDIO_OE:** HabilitaciÃ³n de la salida MDIO_OUT.

#### Registros Internos ğŸ’¾
- **address_reg:** Registro que almacena la direcciÃ³n del dispositivo PHY y el registro a leer/escribir.
- **data_reg:** Registro que almacena los datos a enviar o recibir.

#### MÃ¡quina de Estados ğŸ­
1. **IDLE:** Estado inicial. Espera una transacciÃ³n MDIO.
2. **START:** Detecta el cÃ³digo de inicio de la trama (01).
3. **OP_CODE:** Determina si la operaciÃ³n es lectura (10) o escritura (01).
4. **PHY_ADDR:** Carga la direcciÃ³n del dispositivo PHY en address_reg.
5. **REG_ADDR:** Carga la direcciÃ³n del registro en address_reg.
6. **TURNAROUND:** Ciclo de espera para cambio de control del bus.
7. **WRITE_DATA:** EnvÃ­a los datos seriales a travÃ©s de MDIO_OUT (en escritura).
8. **READ_DATA:** Recibe los datos seriales desde MDIO_IN (en lectura).

#### Funcionamiento ğŸš€
1. En el estado **IDLE**, el controlador espera una transacciÃ³n MDIO vÃ¡lida.
2. Si se detecta el cÃ³digo de inicio (01), se pasa al estado **START**.
3. En **OP_CODE**, se determina si la operaciÃ³n es lectura o escritura.
4. En **PHY_ADDR** y **REG_ADDR**, se carga la direcciÃ³n completa en address_reg.
5. En **TURNAROUND**, se espera un ciclo para el cambio de control del bus.
6. En **WRITE_DATA**, se envÃ­an serialmente los datos desde data_reg a travÃ©s de MDIO_OUT.
7. En **READ_DATA**, se reciben serialmente los datos desde MDIO_IN y se almacenan en data_reg.
8. Al finalizar la transacciÃ³n, se vuelve al estado **IDLE**.

### PerifÃ©rico MDIO ğŸ–§

#### DescripciÃ³n ğŸ“
El perifÃ©rico MDIO actÃºa como una memoria que almacena y recupera registros segÃºn las transacciones MDIO recibidas. Implementa un arreglo de memoria y lÃ³gica para manejar las operaciones de lectura y escritura.

#### Entradas âš™ï¸
- **ADDR:** DirecciÃ³n de memoria para la operaciÃ³n actual.
- **WR_DATA:** Datos a escribir en la direcciÃ³n especificada.

#### Salidas ğŸ“¤
- **RD_DATA:** Datos leÃ­dos desde la direcciÃ³n especificada.

#### Registros Internos ğŸ’¾
- **mem:** Arreglo de memoria para almacenar los registros.

#### Funcionamiento ğŸš€
1. Cuando se recibe una transacciÃ³n de escritura (determinada por las seÃ±ales de control del controlador MDIO), los datos en WR_DATA se escriben en la direcciÃ³n de memoria especificada por ADDR.
2. Cuando se recibe una transacciÃ³n de lectura, los datos almacenados en la direcciÃ³n de memoria especificada por ADDR se cargan en RD_DATA y se envÃ­an al controlador MDIO.
3. Las operaciones de lectura y escritura se sincronizan con las seÃ±ales de control del controlador MDIO.
4. El perifÃ©rico no realiza ninguna operaciÃ³n adicional ademÃ¡s de almacenar y recuperar los registros segÃºn las transacciones MDIO.

### Bancos de Pruebas ğŸ› ï¸

#### `controller_tb.v`
- **Objetivo:** Verificar el correcto manejo de las seÃ±ales del controlador.
- **Procedimientos:**
  - GeneraciÃ³n de seÃ±al de reloj y reset.
  - SimulaciÃ³n de entradas MDIO_IN con variadas tramas de datos.
  - VerificaciÃ³n de las salidas MDC, MDIO_OUT y MDIO_OE.
- **Salidas Esperadas:** Archivos `.vcd` que muestran el correcto secuenciado y sincronizaciÃ³n de las seÃ±ales.

#### `peripheral_tb.v`
- **Objetivo:** Probar la capacidad del perifÃ©rico para manejar escrituras y lecturas de memoria.
- **Procedimientos:**
  - Escritura en todas las direcciones de memoria.
 

 - Lectura y verificaciÃ³n de los datos escritos.
- **Salidas Esperadas:** ConfirmaciÃ³n de la integridad de los datos en la memoria.

#### `MDIO_tb.v`
- **Objetivo:** Integrar y probar el sistema completo de transacciones MDIO.
- **Procedimientos:**
  - SimulaciÃ³n de una serie de transacciones MDIO completas.
  - VerificaciÃ³n de la coordinaciÃ³n entre el controlador y el perifÃ©rico.
- **Salidas Esperadas:** Tramas detalladas en `.vcd` mostrando las transacciones completas y la correcta operaciÃ³n del sistema.

### Uso del Makefile para Probar los MÃ³dulos y el Protocolo MDIO ğŸ› ï¸

Para compilar y ejecutar los bancos de pruebas:

1. Abre una terminal en el directorio raÃ­z del proyecto.
2. Ejecuta `make` para compilar todos los mÃ³dulos y bancos de pruebas.
3. Utiliza `make controller`, `make peripheral`, y `make mdio` para testear cada componente respectivamente.
4. Los resultados se visualizan en GTKWave usando los archivos `*.vcd` generados.

## Cronograma por Semanas ğŸ“…

### Semana 1: 8 de junio - 14 de junio
- **SÃ¡bado 8 de junio:** Inicio de la redacciÃ³n de la documentaciÃ³n.
- **Lunes 10 de junio a Viernes 14 de junio:** ContinuaciÃ³n de la documentaciÃ³n, incluyendo la descripciÃ³n del proyecto, estructura, detalles del protocolo MDIO, controlador y perifÃ©rico, y bancos de pruebas.

### Semana 2: 15 de junio - 21 de junio
- **SÃ¡bado 15 de junio:** Inicio de la programaciÃ³n de los mÃ³dulos (controlador y perifÃ©rico) en Verilog.
- **Lunes 17 de junio a Viernes 21 de junio:** Desarrollo continuo del controlador y perifÃ©rico, asegurando el cumplimiento con el protocolo MDIO y la implementaciÃ³n correcta de la mÃ¡quina de estados, comienza tambiÃ©n el desarrollo de los bancos de prueba.

### Semana 3: 22 de junio - 24 de junio
- **SÃ¡bado 22 de junio a Lunes 24 de junio:** Desarrollo de los bancos de pruebas `controller_tb.v` y `peripheral_tb.v`, incluyendo la simulaciÃ³n y verificaciÃ³n de las seÃ±ales.

### Semana 4: 24 de junio - 1 de julio
- **SÃ¡bado 29 de junio:** IntegraciÃ³n del sistema completo y desarrollo del banco de pruebas `MDIO_tb.v`.
- **Domingo 30 de junio:** VerificaciÃ³n y simulaciÃ³n de las transacciones MDIO completas. RedacciÃ³n de la presentaciÃ³n power point.
- **Lunes 1 de julio:** FinalizaciÃ³n de la documentaciÃ³n en LaTeX, revisando y asegurando la coherencia y completitud de la descripciÃ³n del proyecto y los resultados de las pruebas.

### Tabla Resumen ğŸ“‹

| Semana                     | Fechas               | Tareas                                                                                     |
|----------------------------|----------------------|--------------------------------------------------------------------------------------------|
| **Semana 1**               | 8 de junio - 14 de junio | - Inicio de la redacciÃ³n de la documentaciÃ³n <br> - ContinuaciÃ³n de la documentaciÃ³n      |
| **Semana 2**               | 15 de junio - 21 de junio | - Inicio de la programaciÃ³n de los mÃ³dulos <br> - Desarrollo continuo del controlador y perifÃ©rico |
| **Semana 3**               | 22 de junio - 24 de junio | - FinalizaciÃ³n de la programaciÃ³n de los mÃ³dulos (24 de junio) <br> - Desarrollo de los bancos de pruebas `controller_tb.v` y `peripheral_tb.v` |
| **Semana 4**               | 24 de junio - 1 de julio | - IntegraciÃ³n del sistema completo <br> - Desarrollo del banco de pruebas `MDIO_tb.v` <br> - VerificaciÃ³n y simulaciÃ³n de las transacciones MDIO completas <br> - FinalizaciÃ³n de la documentaciÃ³n en LaTeX |

### Fuentes y Software Usado ğŸ’»

- **EstÃ¡ndar IEEE 802.3 (clÃ¡usula 22)**
- **Icarus Verilog:** Compilador de Verilog.
- **GTKWave:** Visor de formas de onda.
