 1
行政院國家科學委員會補助專題研究計畫 □ 成 果 報 告   ■期中進度報告 
 
計畫名稱: 與 IEEE 802.11 超高傳輸率標準相容之 60-GHz 低
耗電無線模組及電路技術--子計畫三：適用於 60-GHz 無線通
訊系統之 CMOS 頻率合成器(2/3) 
 
 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：99-2219-E-002-008 
執行期間： 99 年 8 月 1 日至 100 年 7 月 31 日 
 
計畫主持人：呂良鴻 
共同主持人：鄭裕庭 
計畫參與人員： 翁博軒、陳煥昇、謝易耕 
 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
□出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
 
 
          
執行單位：國立臺灣大學電子工程學研究所 
 
中   華   民   國  100  年   5  月   7   日 
 3
 
圖一 大氣吸收頻譜 
 
圖二 Injection-Pulling 現象 
 
三、 研究方法與成果 
3.1 架構簡介 
(1) 頻率合成器迴路 
圖三為本計畫設計之頻率合成器系統架構
圖。主要採用整數型架構，操作頻率為 27.776 
GHz ~ 30.752 GHz。參考頻率(fref)為 62 MHz，
可除範圍為 448、464、480、496，由於目前對
於 60 GHz 的應用並沒有明確的規格，故本次計
畫將以一般性的設計作為考量。 
 
圖三 頻率合成器系統架構圖 
 
3.2 電路技巧分析 
(1) 壓控振盪器 
 在本次的壓控振盪器設計如圖四所示，為
了能夠獲得足夠的可調範圍，因此同時使用了
切換電容以及切換電感的技巧[6]，由於使用了
並聯切換，藉由切換傳輸線長度的方式，比起
一般傳統的切換電感方式更適合作高頻的操
作。至於切換電容的部分由於電容的 Q 質在此
操作頻率下已經不高，因此如直接將切換電容
接在輸出端點，可使用的數量會相當受限，因
此仍然無法獲得足夠的可調範圍，因此在電容
切換的部分，則是考慮利用電感中的傳輸線，
將切換電容放至遠端[7]，提高從輸出端所看到
的 Q 質，以增加所能使用的切換電容數目，增
加可調的頻率範圍。 
 
圖四 壓控振盪器電路圖 
(2) 除頻器 
本次計畫所使用的除頻器架構如圖五所
示，主要是以一組固定除數的除頻器串接一個
可程式化的除頻器來達成所要的除數。由於在
本實驗中所要輸出的頻率間隔為 1.08 GHz，在
無法使用如此高頻的參考頻率前提下，可以考
慮在整個回授路徑上加入固定除數的除頻電路
以等效提高可切換的頻率間隔。又由於本次實
驗中壓控振盪器輸出的頻率皆在 30 GHz 附
近，因此先使用固定除數的除頻器將回授頻率
降低將可大大地降低實現可程式化除頻器難
度。由於第一級的除頻器必須操作在 30 GHz，
因此考慮使用注入式鎖定的除 2 電路再串接
CML 的除頻器來達到所要的固定除數。在可程
式化的除頻器部分則採用 2/3 cell 做為操作單
元，並以 TSPC 的動態邏輯電路來實現，主要
是以操作頻率(~ 2GHz)和功率消耗做為主要的
考量。 
 
(a) 
 5
 
圖八 控制電壓(Vctrl)對頻率關係模擬結果  圖九 控制電壓(Vctrl)對 phase noise 模擬結果
m1
freq=
dBm(Spectrum1)=0.279
16.00GHz
5 10 15 20 25 30 350 40
-100
-50
0
-150
50
freq, GHz
dB
m
(S
pe
ct
ru
m
1)
m1
95.80 95.85 95.90 95.95 96.00 96.0595.75 96.10
0.0
0.5
1.0
-0.5
1.5
time, nsec
Vi
, V
Vo
n,
 V
 
圖十 ILFD暫態模擬輸出波型及FFT輸出頻譜 
 
圖十一 除頻器除 128 (輸出 125 MHz) 
 
圖十二 鎖定模擬結果 
 
3.4 量測結果 
1.die photo： 
本計畫所提出的頻率合成器使用 0.18-μm 
CMOS 製程進行設計及實作。所製作的晶片 die 
photo 如圖十三所示，晶片大小為 1.38 × 1.18 
mm2。 
 
圖十三 晶片的 die photograph 
 
2.量測方式： 
30-GHz VCO 輸出部分，採用 GSG 排針位
於晶片的下方以 probe station 的方式量測 VCO
振盪頻率、phase noise 以及輸出功率，參考時
脈以 bond wire 的方式以 SMA 接頭輸入; signal 
pad 設計為 80 × 80 μm2 ，其中心相距設計為
100μm 和 150μm 的探針規格。晶片則 mount 在
PCB 板上，DC pad 採用棒線方式，其 DC pad
到 DC pad 中心相距為 100 μm，DC pad 到 signal 
pad 中心相距為 250μm。由於 DC pad 使用棒線，
考量其電感效應對此高頻電路所產生的影響，
在晶片內部DC pad旁已放置bypass電容用以穩
壓以及過濾雜訊，模擬已考量棒線電感對電路
並無太大影響，而下針及棒線方式則如圖十四 
所示。而 30-GHz 輸出訊號的量測結果及數據皆
以經過對於導線以及探針在 30-GHz 時所產生
的損耗作修正。 
 7
測結果以及與現有發表的文獻比較。 
 
五、 結論 
本計畫利用 0.18-μm CMOS 製程以次諧波
方式搭配對於壓控振盪器輸出功率及頻寬改善
技巧成功實現一個符合 60-GHz 短距離、寬頻高
速個人網路無線模組應用規格的 30-GHz 寬頻
頻率合成器。除了滿足系統規格之外，在各項
電路的特性參數上與現有的發表文獻比較皆有
顯著的改善。 
 
六、 參考文獻 
[1] Y.-H. Peng and L.-H. Lu, “A Ku-band frequency 
synthesizer in 0.18-μm CMOS technology,” IEEE 
Microw. Wireless Compon. Lett., vol. 15, no. 4, pp. 
256-258, Apr. 2007. 
[2] Y.-H. Peng and L.-H. Lu, “A 16-GHz triple-modulus 
phase-switching prescaler and its application to a 
15-GHz frequency synthesizer,” IEEE Transactions on 
Microwave Theory and Techniques, vol. 55, no. 1, pp. 
44-51, Jan. 2007. 
[3] Y. Ding and K. K. O, “21-GHz 8-modulus prescaler and 
a 20-GHz phase-locked loop fabricated in 130-nm 
CMOS,” IEEE Journal of Solid-State Circuits, vol. 42, 
no. 6, pp. 1240-1249, Jun. 2007. 
[4] “Performance characteristics of 60-GHz communication 
systems”, Terabeam Corp. Oct. 2002. 
[5] B. Razavi, “A study of injection locking and pulling in 
oscillators,” IEEE Journal of Solid-State Circuits, vol. 
39, no. 9, pp. 1415-1424, Sep. 2004. 
[6] J. -C. Chien and L. -H. Lu, “Design of wide-tuning- 
range millimeter-wave CMOS VCO with a standing- 
wave architecture,” IEEE Journal of Solid-State Circuits, 
vol. 42, no. 9, pp. 1942-1952, Sep. 2007. 
[7] H. -H. Hsieh, Y. -H. Chen, and L. -H. Lu, “A 
millimeter-wave CMOS LC-tank VCO with an 
admittance-transforming technique,” IEEE Transactions 
on Microwave Theory and Techniques, vol. 55, no. 9, pp. 
1854-1861, Sep. 2007. 
[8] C. -Y. Wu, M. -C. Chen and Y. -K. Lo, “A phase-locked 
loop with injection-locked frequency multiplier in 
0.18-μm CMOS for V-band applications,” IEEE 
Transactions on Microwave Theory and Techniques, vol. 
57, no. 7, pp. 1629-1636, Jul. 2009. 
[9] J. -Y. Lee, S. -H. Lee, H. Kim and H. -K. Yu, “A 
28.5-32-GHz fast settling multichannel PLL synthesizer 
for 60-GHz WPAN radio,” IEEE Transactions on 
Microwave Theory and Techniques, vol. 56, no. 5, pp. 
1234-1246, May 2008. 
[10] C. Cao, Y. Ding and K. K. O, “A 50-GHz phase-locked 
loop in 0.13-μm CMOS,” IEEE Journal of Solid-State 
Circuits, vol. 42, no. 8, pp. 1649-1656, Aug. 2007. 
 
 
 
 
表一 
規格列表以及與已發表相關文獻比較 
 Technology Fundamental Frequency 
Reference 
Frequency
Output 
Power 
Phase 
Noises 
Reference 
Spur 
DC 
Power 
Unit  GHz MHz dBm dBc/Hz dBc mW 
This Work 0.18-μm CMOS 27.776 - 30.752 62 0.54 to -6.61
-92.6 @ 1MHz 
-112 @ 10 MHz -55.8 
Core: 112 
Buffer: 7.2 
[2] 0.18-μm CMOS 10.61 - 11.6 (PLL) 350 
-21 to -37 
(5th 
harmonic) 
-85.2 @ 1MHz 
-90.9 @ 10 MHz 
(5th harmonic) 
-40.2 35.7 
[3] 0.25-μm SiGe:C BiCMOS 
14.25 - 
16.00 125 
-22.44 
(2nd 
harmonic) 
-81 @ 1MHz 
-100 @ 10 MHz 
(2nd harmonic) 
-42 287.5 
[13] 0.13-μm CMOS 45.9 - 50.5 (PLL) 44.8-49.3 -10 
-72 @ 1MHz 
-99 @ 10 MHz -27 to -40 57 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/05/07
國科會補助計畫
計畫名稱: 子計畫三：適用於60-GHz無線通訊系統之CMOS頻率合成器(2/3)
計畫主持人: 呂良鴻
計畫編號: 99-2219-E-002-008- 學門領域: 接取技術(網通國家型)
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
