m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/simulation/modelsim
vcpuram
!s110 1728520791
!i10b 1
!s100 UM[cIeD_OYC4_c_SLC9Cb3
Z1 !s11b Dg1SIo80bB@j0V0VzS_@n1
IXVJinBf93hVi]9Ea3L3QT1
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1728518125
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/cpuram.v
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/cpuram.v
!i122 0
L0 40 90
Z3 OV;L;2020.1;71
r1
!s85 0
31
!s108 1728520791.000000
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/cpuram.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/cpuram.v|
!i113 1
o-vlog01compat -work work
!s92 -vlog01compat -work work {+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA}
Z4 tCvgOpt 0
vpll
Z5 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z6 !s110 1728520792
!i10b 1
!s100 >9fZUH_Fo_SFSCg9EM=433
R1
IVnNkKCBhA9=?H8O6O?SPn2
R2
S1
R0
w1727921765
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/pll.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/pll.sv
!i122 4
Z7 L0 1 21
R3
r1
!s85 0
31
Z8 !s108 1728520792.000000
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/pll.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/pll.sv|
!i113 1
Z9 o-sv -work work
Z10 !s92 -sv -work work {+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA}
R4
vprocesador
R5
R6
!i10b 1
!s100 >i8K4zz2mHoWW^aoJG94G0
R1
ITP5=KW9Y5KKoCbXX6BJO^1
R2
S1
R0
w1728518166
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/procesador.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/procesador.sv
!i122 5
L0 1 5
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/procesador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/procesador.sv|
!i113 1
R9
R10
R4
vtop
R5
R6
!i10b 1
!s100 0a@VT_:BZSOdEaGa[NdMQ0
R1
I_8i21LQM?ZQR<CInMo3lP1
R2
S1
R0
w1728520747
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/top.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/top.sv
!i122 6
L0 1 19
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/top.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/top.sv|
!i113 1
R9
R10
R4
vvga
R5
R6
!i10b 1
!s100 nfHMFoiLga<`6=8@UnfaC3
R1
I_Xc8jd:N<MA<4iF;7Sm:<2
R2
S1
R0
w1728518165
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga.sv
!i122 3
R7
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga.sv|
!i113 1
R9
R10
R4
vvga_tb
R5
R6
!i10b 1
!s100 AW=7B^Mc9fDPOC;hdO1h22
R1
IISTHa:KJL>Vlf9fIcT>bY0
R2
S1
R0
w1728520265
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga_tb.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga_tb.sv
!i122 7
L0 1 11
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vga_tb.sv|
!i113 1
R9
R10
R4
vvgaController
R5
R6
!i10b 1
!s100 2Ih=W76K?1:AkdY8]mI>z0
R1
IG>N8LJ;YUoFc9j>]VFCJI3
R2
S1
R0
w1728161338
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vgaController.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vgaController.sv
!i122 2
L0 2 38
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vgaController.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/vgaController.sv|
!i113 1
R9
R10
R4
nvga@controller
vvideoGen
R5
R6
!i10b 1
!s100 [6YzhGo;_JN72?O2E=<:J1
R1
ISVDUoz7kzfmHHcJLPWMG83
R2
S1
R0
w1728517410
8C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/videoGen.sv
FC:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/videoGen.sv
!i122 1
L0 1 26
R3
r1
!s85 0
31
R8
!s107 C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/videoGen.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA|C:/Users/uriza/Documents/TEC/Arqui I/proyecto2-arqui/FPGA/videoGen.sv|
!i113 1
R9
R10
R4
nvideo@gen
