module top_module(
    input a,
    input b,
    output z);
    
    // First gate
    and gate_1(z, a, b);
    
endmodule
