#FIG 3.2  Produced by xfig version 3.2.5c
Landscape
Center
Metric
A4      
100.00
Single
-2
1200 2
6 450 450 1530 1260
2 2 0 1 0 31 51 -1 37 0.000 0 0 7 0 0 5
	 450 990 1530 990 1530 1260 450 1260 450 990
2 2 0 1 0 11 51 -1 37 0.000 0 0 7 0 0 5
	 450 720 1530 720 1530 990 450 990 450 720
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 450 450 990 450 990 720 450 720 450 450
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 990 450 1530 450 1530 720 990 720 990 450
4 1 0 50 -1 16 6 0.0000 4 105 540 990 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 105 870 990 1170 moteur d'ex\351cution\001
4 1 0 50 -1 16 6 0.0000 4 75 480 1260 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 1260 675 logique\001
4 1 0 50 -1 16 6 0.0000 4 75 480 720 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 720 675 logique\001
-6
6 1530 450 2610 1260
2 2 0 1 0 31 51 -1 37 0.000 0 0 7 0 0 5
	 1530 990 2610 990 2610 1260 1530 1260 1530 990
2 2 0 1 0 11 51 -1 37 0.000 0 0 7 0 0 5
	 1530 720 2610 720 2610 990 1530 990 1530 720
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 1530 450 2070 450 2070 720 1530 720 1530 450
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 2070 450 2610 450 2610 720 2070 720 2070 450
4 1 0 50 -1 16 6 0.0000 4 105 540 2070 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 105 870 2070 1170 moteur d'ex\351cution\001
4 1 0 50 -1 16 6 0.0000 4 75 480 2340 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 2340 675 logique\001
4 1 0 50 -1 16 6 0.0000 4 75 480 1800 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 1800 675 logique\001
-6
6 2610 450 3690 1260
2 2 0 1 0 31 51 -1 37 0.000 0 0 7 0 0 5
	 2610 990 3690 990 3690 1260 2610 1260 2610 990
2 2 0 1 0 11 51 -1 37 0.000 0 0 7 0 0 5
	 2610 720 3690 720 3690 990 2610 990 2610 720
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 2610 450 3150 450 3150 720 2610 720 2610 450
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 3150 450 3690 450 3690 720 3150 720 3150 450
4 1 0 50 -1 16 6 0.0000 4 105 540 3150 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 105 870 3150 1170 moteur d'ex\351cution\001
4 1 0 50 -1 16 6 0.0000 4 75 480 3420 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 3420 675 logique\001
4 1 0 50 -1 16 6 0.0000 4 75 480 2880 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 2880 675 logique\001
-6
6 3690 450 4770 1260
2 2 0 1 0 31 51 -1 37 0.000 0 0 7 0 0 5
	 3690 990 4770 990 4770 1260 3690 1260 3690 990
2 2 0 1 0 11 51 -1 37 0.000 0 0 7 0 0 5
	 3690 720 4770 720 4770 990 3690 990 3690 720
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 3690 450 4230 450 4230 720 3690 720 3690 450
2 2 0 1 0 19 51 -1 37 0.000 0 0 7 0 0 5
	 4230 450 4770 450 4770 720 4230 720 4230 450
4 1 0 50 -1 16 6 0.0000 4 105 540 4230 900 cache L1/L2\001
4 1 0 50 -1 16 6 0.0000 4 105 870 4230 1170 moteur d'ex\351cution\001
4 1 0 50 -1 16 6 0.0000 4 75 480 4500 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 4500 675 logique\001
4 1 0 50 -1 16 6 0.0000 4 75 480 3960 540 processeur\001
4 1 0 50 -1 16 6 0.0000 4 105 330 3960 675 logique\001
-6
2 2 0 1 0 0 55 -1 20 0.000 0 0 -1 0 0 5
	 495 495 4815 495 4815 1845 495 1845 495 495
2 2 0 1 0 12 51 -1 37 0.000 0 0 7 0 0 5
	 450 1260 4770 1260 4770 1530 450 1530 450 1260
2 2 0 1 0 1 51 -1 37 0.000 0 0 7 0 0 5
	 450 1530 4770 1530 4770 1800 450 1800 450 1530
4 1 0 50 -1 16 6 0.0000 4 90 390 2610 1440 cache L3\001
4 1 0 50 -1 16 6 0.0000 4 105 2100 2610 1710 interface vers les bus et le contr\364leur m\351moire\001
