<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:52.2252</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0103156</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2024.02.27</openDate><openNumber>10-2024-0025210</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및 상기 제1 절연층 상에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제1 회로 패턴층은, 상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 회로 패턴부를 포함하고, 상기 제1 영역에서 상기 제1 회로 패턴부가 차지하는 평면 면적은, 상기 제1 영역의 전체 평면 면적의 50% 내지 90%의 범위를 만족한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층; 및상기 제1 절연층 상에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고,상기 제1 회로 패턴층은,상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 회로 패턴부를 포함하고,상기 제1 영역에서 상기 제1 회로 패턴부가 차지하는 평면 면적은,상기 제1 영역의 전체 평면 면적의 50% 내지 90%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연 물질을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 절연층은 열 경화성 수지를 포함하고,상기 제2 절연층은 광 경화성 수지를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 회로 패턴층은 상기 제1 영역을 제외한 상기 제1 절연층의 제2 영역 상에 배치된 제2 회로 패턴부를 포함하고,상기 제1 영역은 상기 제2 절연층의 하면과 수직으로 중첩되지 않는 영역이고,상기 제2 영역은 상기 제2 절연층의 하면과 수직으로 중첩된 영역인,회로 기판. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 회로 패턴부는 제1 패드 및 상기 제1 패드와 이격된 더미 패턴을 포함하고,상기 제2 회로 패턴부는 제2 패드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 더미 패턴은 상기 제1 영역 상에서 상기 제1 패드와 10㎛ 내지 30㎛의 범위의 폭을 가지고 이격되는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 더미 패턴은,상기 제1 영역에 배치된 제1 부분과,상기 제1 부분으로부터 연장되고 상기 제1 영역에 인접한 상기 제2 영역에 배치된 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 제1 절연층을 관통하는 제1 관통 전극을 더 포함하고,상기 제1 관통 전극은,상기 더미 패턴과 수직으로 중첩되고, 상기 더미 패턴과 연결되는 관통부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서,상기 제1 회로 패턴부는 상기 제1 패드와 연결되고 상기 더미 패턴과 이격되는 연결 패턴을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 연결 패턴은,상기 제1 영역에 배치되고 상기 제1 패드와 직접 연결된 제1 부분과,상기 제1 부분으로부터 연장되어 상기 제2 영역에 배치되고 상기 제2 패드와 직접 연결된 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제4항에 있어서,상기 제1 회로 패턴부는 제1 패드 및 상기 제1 패드와 연결된 연결 패턴을 포함하고,상기 제2 회로 패턴부는 제2 패드를 포함하며,상기 연결 패턴은,상기 제1 영역에 배치된 제1 부분과,상기 제1 부분으로부터 연장되어 상기 제2 영역에 배치된 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 연결 패턴은,일단이 상기 제1 패드에 연결되고 타단이 상기 제2 패드에 연결된 제1 연결 패턴을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 패드는 복수 개 구비되고,상기 연결 패턴은,일단이 복수의 제2 패드 중 어느 하나에 연결되고 타단이 복수의 제2 패드 중 다른 하나에 연결되는 제2 연결 패턴을 포함하고,상기 제2 연결 패턴의 적어도 일부는 상기 제1 영역에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제5항에 있어서,상기 더미 패턴부의 두께는 상기 제1 패드 및 상기 제2 패드 중 적어도 하나의 두께와 동일한,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제5항에 있어서,상기 제1 회로 패턴층은,상기 제1 절연층 상에 배치된 제1 금속층; 및상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 패드 및 상기 제2 패드 각각은 상기 제1 및 제2 금속층을 포함하고,상기 더미 패턴부는, 상기 제1 금속층만을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1 절연층;상기 제1 절연층 상에 배치되고, 캐비티를 포함하는 제2 절연층; 및상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 패드를 포함하는 제1 회로 패턴층;상기 제1 패드 상에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 연결 부재를 포함하고,상기 제1 회로 패턴층은 상기 제1 영역에 배치된 더미 패턴 및 연결 패턴 중 적어도 하나를 더 포함하고,상기 제1 절연층의 제1 영역에서 상기 제1 회로 패턴층과 접촉하지 않는 부분의 평면 면적은 상기 제1 영역의 전체 평면 면적의 10% 내지 50%의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 연결 부재는,인터포저, 반도체 소자, 실리콘 브리지 기판, 및 유기 브리지 기판 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JUN SIK</engName><name>신준식</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YUN, NAM GYU</engName><name>윤남규</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHOI, SO HEE</engName><name>최소희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.18</receiptDate><receiptNumber>1-1-2022-0862487-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0929836-97</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220103156.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93432cad8630d3cd16f772d37ea851d2a126a5cd6d01b623b061adc6fec3ab1d7c3eddbe6c76ff253270f2523b7bd6251451ed937dfa92db55</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4a66c6f6b16f8606038e68c0ff2e6d953142cdcd3f927a2250ab8baa96927242e45c91b644fc3ed4cf878152b4606840c901055a5dcbdb9c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>