\chapter{Software}

En este capítulo se describe la implementación con mayor detalle, haciendo hincapié en los algoritmos de clasificación, en el hardware usado y presentando, además, algunos de los casos de prueba que fueron usados para validar el funcionamiento de este proyecto integrador.


\section{Algoritmos de clasificación}


Se implementaron 2 algoritmos de clasificación: Búsqueda lineal y Búsqueda en árbol unibit. El software utilizado para realizar las pruebas consistió en 2 proyectos por separado, uno para cada tipo de búsqueda en la tabla. El mismo fue desarrollado en lenguaje c++, por presentar éste ciertas facilidades para las implementaciones llevadas a cabo. Puntualmente se sacó provecho de un STL container (list) para implementar la búsqueda lineal. La característica utilizada en este caso fue el ordenamiento de la lista con sólo una llamada a función.
\begin{comment}
Para efectuar el intercambio de datos con el hardware se hizo uso de las macros IOWR e IORD, las cuales escriben y leen respectivamente los datos hacia/desde un componente conectado al bus Avalon MM. La razón de haber usado dichas macros yace en el hecho de que las mismas no son puestas en caché. Esta característica se torna indispensable en este diseño, ya que en el mismo no se puede leer un dato sin saber si está verdaderamente disponible en el bus.
\end{comment}

\subsection {Búsqueda lineal}

Se implementaron 2 clases. 

\begin{itemize}
	\item \textit{iproute.h}: define el contenido de cada nodo de la lista (entrada en la tabla de ruteo).
	\item \textit{iplookup.h} -  contiene la lista que constituye la tabla de ruteo en sí, así como también las funciones de inserción y búsqueda. También contiene la función que crea una tabla de ruteo de 100 entradas.
\end{itemize}

Los nodos de la lista contienen 3 campos:

\begin{itemize}
	\item Dirección de red (entero de 32 bit sin signo)
	\item Máscara de red (entero de 32 bit sin signo)
	\item Identificador de decisión (entero de 32 bit con signo)
\end{itemize}

Como se le dio prioridad a los prefijos de red más largos, se debió sobrecargar el operador de comparación (\textgreater) para que la función de ordenamiento pudiese ordenar en base a la longitud de máscara, de manera que los nodos que contuviesen valores de máscara más grandes quedaran en las primeras posiciones de la lista. El nodo que representase a la ruta por defecto (que tiene una máscara de longitud cero) queda de esta forma en la última posición.

\subsubsection{Inserción de nuevas entradas}

La función de inserción toma como parámetros una dirección, una máscara y un identificador de decisión. Luego instancia una entrada con dichos elementos y la inserta en la lista. Este procedimiento se encuentra representado en la figura ~\ref{fig:lluinsert}

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.50]{4-implementacion/graf/lluinsert.eps}
  \caption{Diagrama de flujos para la inserción de nuevos valores en LLU}
  \label{fig:lluinsert}
\end{figure}

\subsubsection{Búsqueda}

Cuando la función encargada del lookup recibe una dirección IP de destino, realiza los siguientes pasos:

\begin{itemize}
	\item Coloca un iterador al comienzo de la lista, con el fin de comenzar el recorrido por la misma.
	\item Realiza un AND con el valor de máscara del nodo que está siendo apuntado. Si el resultado de la operación es igual al valor de dirección de red de dicho nodo, entonces se retorna con el valor identificador de decisión, ya que ese es el prefijo más largo según el orden establecido. En otro caso, continúa la búsqueda en el siguiente nodo.
\end{itemize}

Dichos pasos pueden verse de manera grafica en la figura~\ref{fig:llusearch}

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.50]{4-implementacion/graf/llusearch.eps}
  \caption{Diagrama de flujos para la búsqueda LLU}
  \label{fig:llusearch}
\end{figure}

\subsection {Búsqueda en Árbol unibit}

Se implementaron 2 clases. 

\begin{itemize}
	\item \textit{trienode.h}: define las características de cada nodo del árbol.
	\item \textit{trie.h}: contiene el árbol unibit, como así también las funciones de búsqueda e inserción de nodos. También contiene una función para la creación de la tabla de ruteo de 100 valores.
\end{itemize}


En este contexto, pueden existir 2 tipos de nodo:

\begin{itemize}
	\item Común: no está asociado a una decisión. Es decir, sólo sirve como "nodo intermedio" en el recorrido por la estructura del árbol.
	\item Decisión: contiene un valor que identifica a la decisión a tomar. En este caso, la interfaz por donde se direcciona el paquete.
\end{itemize}

Cada nodo cuenta con los siguientes campos:
\begin{itemize}
	\item gw: es un identificador de la decisión a tomar. En los nodos no asociados a una decisión (nodos comunes), tiene el valor estipulado en la macro NONE.
    \item zero / one: son punteros a nodo, asociados a los valores de bit 0/1 del prefijo que se esté leyendo.

\end{itemize}

\subsubsection{Inserción de nuevas entradas}

La función de inserción toma como entrada una dirección y una máscara de red, así como también un valor de decisión asociado a la entrada en tabla. Lleva a cabo los siguientes pasos:
\begin{itemize}
	\item Partiendo con un puntero de recorrido desde el nodo raíz, el procedimiento se encuentra contenido en un bucle controlado por la longitud de la máscara de red. Es decir, en cada iteración se hace un testeo de bit de dicha máscara, comenzando por el bit más significativo. 
	\item Si éste es igual a uno, la iteración se lleva a cabo.
	\item En ella, se hace un testeo de bit, pero de la dirección de red.
	\item Si el mismo es igual a cero, se desplaza el puntero de recorrido hacia el nodo apuntado por \textit{zero}.
	\item En caso de no existir dicho nodo, se lo crea y recién entonces se desplaza el puntero de recorrido.
	\item Un procedimiento análogo se lleva a cabo en caso de que el testeo de bit sea igual a uno.
	\item Una vez finalizado el bucle, se escribe el valor de decisión en el nodo que esté siendo apuntado por el puntero de recorrido.
\end{itemize}

La inserción se ve representada en la figura~\ref{fig:utlinsertfc}

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.35]{4-implementacion/graf/utlinsert.eps}
  \caption{Diagrama de flujos para la inserción de valores en árbol unibit}
  \label{fig:utlinsertfc}
\end{figure}


\subsubsection{Búsqueda}

El algoritmo de búsqueda toma como entrada la dirección IP de destino del paquete a clasificar. Luego de ello realiza las siguientes acciones:
\begin{itemize}
	\item Hace un testeo bit a bit de dicha dirección, partiendo con un puntero de recorrido desde el nodo raíz.
	\item Si el bit de la dirección es 0 y el puntero zero está apuntando hacia algún nodo, el puntero de recorrido se mueve al nodo apuntado por el puntero zero.
	\item En caso contrario, se mueve al nodo apuntado por el puntero one (En caso de que exista alguno).
\end{itemize}

Esto se repite nodo a nodo, hasta que ocurre alguna de las siguientes situaciones:

\begin{itemize}
    	\item El puntero de recorrido queda varado en un nodo decisión, con lo cual se retorna el valor de gw.
    	\item El puntero de recorrido queda varado en un nodo común. 
\end{itemize}


Contemplando esta última posibilidad, el algoritmo hace que en cada nodo se chequee si se trata de un nodo decisión. En dicho caso, se almacena el campo gw en una variable y se continua el recorrido. Si se da un caso en el cual el nodo de recorrido queda apuntando a un nodo común y luego de testear un bit se determina que el mismo no tiene un nodo asociado (es decir, que alguno de los punteros zero / one esté en NULL) la función retorna la variable anteriormente mencionada. 

Cabe mencionar también que la ruta por defecto se inserta en el nodo raíz del árbol.

El procedimiento de lookup se ve representado en la figura~\ref{fig:utlsearch}

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.35]{4-implementacion/graf/utlsearch.eps}
  \caption{Diagrama de flujos para la búsqueda en árbol unibit}
  \label{fig:utlsearch}
\end{figure}

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.50]{4-implementacion/graf/lluinsert09.eps}
  \caption{Ejemplo de inserción de prefijos en árbol unibit}
  \label{fig:lluinsert}
\end{figure}

En la figura ~\ref{fig:lluinsert} se encuentra ejemplificada la inserción de 3 prefijos más la ruta por defecto. 

Comenzando por el nodo raíz, se inserta el prefijo 1100*. Para ello es necesaria la creación de 4 nodos hijos, uno por cada bit del prefijo. 

A continuación es insertado el prefijo 100*. Para el primer bit ya se encuentra creado el nodo, por lo cual se crean los 2 restantes necesarios.

Luego se inserta el prefijo 11*. Como anteriormente se había insertado el 1100* los nodos necesarios ya existen, por lo cual la inserción es trivial.

Por último en el nodo raíz se inserta la ruta por defecto (S4 en este ejemplo).

Tomando como ejemplo alguna dirección IP que comienza con 1100, puede verse que la búsqueda tomará el camino \textit{Raíz - one - one - zero - zero} y culminará en el nodo cuyo identificador de decisión es S1. 

Vale la pena considerar qué sucede si la dirección IP comienza con 1101. En este caso el camino que seguirá la búsqueda es \textit{Raíz - one - one - zero} y el puntero de recorrido quedará varado allí, ya que no existe en dicho punto un nodo asociado al puntero one. Recuérdese que en cada iteración, el algoritmo de búsqueda chequea si el nodo apuntado por el puntero de recorrido es decisión. Para este caso puede verse que en la segunda iteración (cuando se ha recorrido \textit{Raíz - one - one}) el algoritmo se encuentra parado en un nodo decisión y por lo tanto almacena el valor contenido en dicho nodo (S3) y procede a continuar. Cuando se encuentre varado en el próximo, lo que hará es retornar con el valor mencionado anteriormente. 

\subsection {Cache}

Se implementó una cache directa que consta de una tabla hash de 16 entradas, aunque este tamaño puede ser modificado mediante la macro CACHE\_SIZE. Las colisiones se resuelven por reemplazo directo. La misma fue testeada con ambos algoritmos mencionados anteriormente. Para ello, se agregó una lógica adicional que consistió en:

\begin{itemize}
	\item Al tomar una dirección IP, chequear primero si el valor de decisión se encuentra en caché.
	\item Si está, retornar dicho valor.
	\item En otro caso, efectuar el lookup y almacenar el valor de decisión en caché. Para dicho almacenamiento, se efectúa un hash en la dirección IP, que consiste en calcular el resto de la división entre dicha dirección y el valor de CACHE\_SIZE. El resultado es utilizado como índice para el almacenamiento en la tabla.
\end{itemize}

Para evitar el overhead introducido por el uso de clases, se optó por una implementación basada en una estructura, a la cual se denominó \textit{HashEntry}. La misma cuenta con los siguientes campos:

\begin{itemize}
	\item address: Dirección IP almacenada.
	\item gw: Identificador de decisión.
	\item empty: Indica si la entrada de tabla está vacía.
\end{itemize}

\section{Rutina de servicio de interrupción (Interrupt service routine, ISR)}

Como se mencionó anteriormente, el módulo Uplink envía interrupciones al procesador. A fin de poder procesarlas en el software se implementó una ISR (Interrupt Service Routine) que hace uso de 3 elementos principales:

\begin{itemize}
	\item \textit{store\_array}: Es un buffer en el cual se van almacenando las palabras enviadas por el módulo Uplink.
	\item \textit{i}: Es un subíndice que sirve para moverse dentro del buffer anteriormente mencionado.
	\item \textit{flag}: Es un indicador que se incrementa cada vez que se produce una interrupción.
\end{itemize}

\textit{store\_array} está implementado como una matriz de enteros, y tiene 3 columnas. De esta manera, cada fila cuenta con con 96 bits de los cuales se utilizan 72 de ellos para almacenar las palabras enviadas por Uplink.

Cada vez que el procesador recibe una interrupción, lleva a cabo la lectura del valor recibido y la almacena en \textit{store\_array}, en el lugar indicado por \textit{i}. Luego el subíndice se incrementa, al igual que \textit{flag}.

En la función principal (main) existe una variable llamada \textit{flag2}. A ésta se le asigna el valor de \textit{flag}. Al producirse una interrupción, el valor de \textit{flag} se modifica y por lo tanto la condición de igualdad entre \textit{flag} y \textit{flag2} ya no se cumple. En ese momento se utilizan los valores almacenados en \textit{store\_array} para llevar a cabo el algoritmo de clasificación. Dichos valores a utilizar dependerán de la versión de Uplink que se esté utilizando:

\begin{itemize}
	\item Para la versión que envía quince palabras de 32 bits, es necesario esperar a la quinta iteración. Recordar que en cada iteración se envían 3 palabras de 32 bits. La dirección IP de destino se encontrará dividida entre la segunda y tercer palabra. El software la extrae y lleva a cabo la clasificación. En la figura ~\ref{fig:ip15pal} se muestra dónde está localizada dicha dirección en la última iteración.
	\item Para la versión que envía sólo una palabra de 32 bits, el procedimiento es trivial ya que esa misma palabra es la dirección IP de destino.
\end{itemize}


Una vez llevado a cabo el procedimiento de clasificación, \textit{flag2} se iguala de nuevo al valor de \textit{flag }y el proceso se repite.


\begin{figure}[H]
  \centering
	\includegraphics[scale=0.30]{4-implementacion/graf/ip15pal.eps}
  \caption{Ubicación de la dirección IP en la quinta iteración, para la versión de Uplink que envía 15 palabras de 32 bits}
  \label{fig:ip15pal}
\end{figure}

\chapter{Integración}

En este capítulo se explicara la manera en la que se construyo el sistema embebido completo, incluyendo el hardware y el software desarrollados para tal fin. Luego se mostraran algunos de los casos de prueba usados para validad la correcta funcionalidad del sistema.

\section{Plataforma}

En este punto es necesario especificar la plataforma en la que se implementará el software y el hardware desarrollado para este proyecto integrador. El mundo de las FPGA de propósito general cuenta con dos grandes fabricantes que dominan buena parte de mercado, Altera y Xilinx, ambos aparte de proveer las FPGA sueltas para utilizarlas en circuitos preparados específicamente, distribuyen, terceros mediante, placas de desarrollo con muchas flexibilidad para la realización de proyectos de todo tipo y con varios periféricos básicos integrados. En el laboratorio donde se desarrolla este proyecto se cuenta con varias de estas placas, la mayoría de ellas con una FPGA de Altera. 

De entre todas las placas disponibles, se utilizará la Altera DE2, ya que esta cuenta con todos los periféricos necesarios para la correcta implementación de este proyecto y además se tiene constancia de cierto éxito en la implementación de sistemas embebidos en dicha placa. Las características de la misma son:

\begin{itemize}
	\item FPGA: Cyclone II EP2C35F672C6
	\item USB Blaster integrado, para configuración de FPGA
	\item Memoria: 8 MB SDRAM, 512 KB SRAM, 4 MB Flash
	\item Clock de 50 MHz
\end{itemize}

Para una descripción más detallada, referirse al Apéndice A. A su vez, la FPGA incluida en esta placa cuenta con las siguientes características:

\begin{itemize}
	\item Elementos lógicos: 33216
	\item Bit totales de RAM: 483840
	\item Multiplicadores embebidos: 35
	\item PLLs: 4
	\item Cantidad máxima de pines definidos por el usuario: 475
\end{itemize}

Una vez seleccionado el hardware, se debe elegir un microprocesador embebido que soporte tanto el hardware como el software que se desea implementar. Los microprocesadores embebidos en lógica reprogramable pueden encontrarse en dos presentaciones, hardcores y softcores.

Los harcores son microprocesadores embebidos de manera permanente en el silicio, esto permite alcanzar muy buenos rendimientos a expensas de aumentos en los costos de las FPGA que incluyen este tipo de core. En la actualidad los grandes fabricantes comenzaron a incluir una linea de dispositivos con un harcore embebido y se espera que esta tendencia continúe. Lamentablemente la FPGA seleccionada para la presente implementación no cuenta con estas prestaciones. 

Los Softcores son microprocesadores que se encuentran definidos a nivel de descripcion de hardware y que pueden ser instanciados en la lógica de propósito general de una FPGA, u otro dispositivo programable, mediante un proceso de síntesis. Es posible clasificar los softcores de acuerdo a si su origen esta en la comunidad de software libre, las empresas proveedoras de módulos IP o en los fabricantes de FPGA.  En la tabla \ref{tab:comp} se muestra una enumeración de algunos softcores, con sus características principales. 

\begin{table}[h]
  %\centering
	 \begin{tabular}{|p{1.65cm}|p{1.98cm}|c|p{1.4cm}|p{0.6cm}|c|c|p{1.3cm}|} \hline
		Core & Arquitectura & Licencia & Etapas en el Pipeline & CPI & MMU & FPU & FPGA \\ \hline
		MicroBlaze & MicroBlaze & Prop. & 3,5 & 1 & Opt & Opt & Xilinx\\ \hline
		Nios II/fast & Nios II & Prop. & 6 & 1 & si & opt & Altera \\ \hline
		Nios II/std & Nios II & Prop. & 5 & 1 & no & Opt & Altera \\ \hline
		Nios II/econ & Nios II & Prop. & no & 6 & no & Opt & Altera \\ \hline
		LEON3 & SPARC-v8 & GPL & 7 & 1 & si & si & Xilinx, Altera, Lattice \\ \hline
		OpenRISC 1200 & OpenRISC 1000 & LGPL & 5 & 1 & si & no & Xilinx, Altera, Lattice \\ \hline
		Lattice Mico32 & Lattice Mico32 & Prop. & 6 & 1 & no & no & Indep. \\ \hline
		Cortex-M1 & ARMv6 & Prop. & 3 & 1 & no & no & Xilinx, Altra \\ \hline
	\end{tabular}
		\caption{Comparativa Softcores}
	\label{tab:comp}
\end{table}

De todos los softcores disponibles, se optara por la arquitectura Nios II, entre las razones principales para esta decisión esta le hecho de que se cuenta con dispositivos de Altera y todas las licencias de las herramientas necesarias para instanciar un sistema embebido en la FPGA seleccionada. Además, se considera que la selección de esta arquitectura permitirá concentrar esfuerzos en optimizar y mejorar los módulos diseñados específicamente para este proyecto.\newpage
\subsection{Microprocesador NIOS II}
El Nios II es un procesador RISC de 32 bits de propósito general diseñado específicamente para funcionar en las FPGA de Altera. Entre sus características principales se pueden mencionar las siguientes:

\begin{itemize}
	\item Set de instrucciones, bus de datos y espacio de direcciones de 32 bits. 32 registros de propósito general y soporte de hasta 32 interrupciones.
	\item Acceso a una variedad de periféricos e interfaces a memorias y periféricos fuera del chip.
	\item Unidad de manejo de memoria (MMU) opcional para soportar sistemas operativos mas complejos.
	\item Unidad de protección de memoria (MPU) opcional.
	\item Entorno de desarrollo de software basado en GNU C/C++ integrado a Eclipse.
\end{itemize}

Para poder ser implementado en una mayor variedad de dispositivos el Nios II ofrece 3 configuraciones diferentes:  Nios II/f (fast), Nios II/s (Standard), and Nios II/e (Economy).

\subsubsection{Nios II/e}
El Core Nios II/e está diseñado para utilizar la menor cantidad de espacio posible. Esto es apropiado para FPGAs de bajo costo. El mismo Tiene las siguientes características:
\begin{itemize}
	\item Espacio de direcciones de hasta 2GB
	\item Gratuito, no requiere licencia 
\end{itemize}

\subsubsection{Nios II/s}
El Nios II/s está diseñado para mantener un balance entre rendimiento y costo. Entre sus características principales están:

\begin{itemize}
	\item Cache de instrucciones
	\item Espacio de direcciones de hasta 2GB
	\item Pipeline de 5 etapas
	\item Predictor de saltos estático
	\item Multiplicador y divisor por hardware. 
\end{itemize}

\subsubsection{Nios II/f}
El core Nios II/f está diseñado para ofrecer la mayor performance a expensas de un mayor tamaño, medido en unidades lógicas. Este core tiene las siguientes características:

\begin{itemize}
	\item Cache de instrucciones y de datos separadas
	\item MMU y MPU opcionales
	\item Espacio de direcciones de hasta 2GB
	\item Pipeline de 6 etapas
	\item Multiplicador por hardware en un ciclo
	\item Divisor por hardware opcional
	\item Predictor de saltos dinámico
\end{itemize}

En vista de que este último ofrece la mayor flexibilidad y el hardware seleccionado cuenta con las características necesarias para soportarlo, sera el utilizado para esta implementación. 


\subsection{Síntesis y Uso de Recursos}

En la figura \ref{fig:comple} es posible observar un diagrama completo del SoC que se implemento para este proyecto integrador. La construcción del mismo se realizo utilizando la herramienta SOPC Builder, con todas los componentes que están disponibles ahí por defecto, y se conecto la interfaz de acceso a la cabecera al bus como un \textit{Custom Component}. Se pueden ver mas detalles de esto en el apéndice D.
\begin{figure}[H]
  \centering
	\includegraphics[scale=0.28]{4-implementacion/graf/sistema.eps}
  \caption{Esquemático completo del sistema embebido}
  \label{fig:comple}
\end{figure}

Los recursos totales utilizados por el proyecto completo fueron:
\begin{itemize}
\item Elementos lógicos: 4983
	\item Bits de RAM: 280627
	\item Multiplicadores embebidos: 2
	\item PLLs: 1
	\item Cantidad máxima de pines definidos por el usuario: 86
\end{itemize}

La cantidad de elementos lógicos mencionada representa aproximadamente un 15\% del total de los presentes en la FPGA. Los bits de RAM conforman un 58\% del total. Se utilizaron 2 de 35 multiplicadores embebidos y 1 de 4 PLLs. Por otra parte se requirió definir 86 pines de un total de 475 con los que cuenta el dispositivo. Por todo esto, la conclusión más notoria es que luego de implementar el diseño descripto en este trabajo queda aún un remanente importante de recursos, lo cual da la posibilidad futura de ampliar las funcionalidades del mismo. Un ejemplo de ello lo constituye implementar un esquema que haga uso de multicores.

\begin{figure}[H]
  \centering
	\includegraphics[scale=0.70]{4-implementacion/graf/fpga.eps}
  \caption{Uso de los recursos de la FPGA}
  \label{fig:fpga}
\end{figure}


\section{Verificación}
Se muestran a continuación varios casos de prueba que se realizaron para verificar el correcto funcionamiento del sistema.
\begin{table}
	\begin{tabular}{|>{\columncolor[gray]{0.8}}l|p{11cm}|} \hline
\multicolumn{2}{|>{\columncolor[gray]{0.8}}l|}{\textbf{Caso de Prueba: Funcionalidad del SoC}}\\ \hline
Propósito  & 1) Verificar la funcionalidad completa de System on Chip. 

2) Probar la correcta ejecución de software en el Nios II.

3) Comprobar el funcionamiento de las E/S del procesador. 
\\ \hline
 Prerrequisitos  & Se debe haber sintetizado el sistema completo y compilado sin errores el software. La placa debe estar conectada a la PC por USB mediante el cable correspondiente. \\ \hline
 Datos de Prueba & Se preparara un sistema básico que incluye un Nios II/f, la interfaz de memoria y un PIO conectado a los LEDs de la placa.

Se usa un Software en lenguaje C que va incrementando e imprimiendo en consola un valor entero mientras envía este valor, en binario, al PIO y por extensión a los LEDs.  \\ \hline
 Pasos & 1) Programar la FPGA con el sistema completo.

2) Descargar el software al Microprocesador.

3) Iniciar la consola del NIOS II en la PC.\\ \hline
 Resultados Esperados & El valor del contador que se imprime por consola debe coincidir con el valor mostrado por los LED.\\ \hline
 Evaluación de la Prueba  & El resultado de la ejecución fue exitoso. \\ \hline
	\end{tabular}
	\caption{Caso de Prueba: Funcionalidad del SoC}
	\label{tab:testsoc}
\end{table}
\begin{table}
	\begin{tabular}{|>{\columncolor[gray]{0.8}}l|p{11cm}|} \hline
\multicolumn{2}{|>{\columncolor[gray]{0.8}}l|}{\textbf{Caso de Prueba: Interrupción, Envío y Recepción de datos}}\\ \hline
Propósito  & 1) Comprobar mediante un Custom Component (Apéndice D)  simple el funcionamiento de las interrupciones.

2) Enviar y recibir un dato estático por el bus sin errores. 
\\ \hline
 Prerrequisitos  & Se debe contar con el SoC completo y funcional.\\ \hline
 Datos de Prueba & Se prepara un Componente propio simple que interrumpe, envía un dato y espera que el procesador le responda con el mismo dato. 

Se utiliza un software que cuente con la Rutina de Interrupción correspondiente y que cuando reciba un dato responda con el mismo de manera inmediata, además de imprimirlo por consola.
 \\ \hline
 Pasos & 1) Programar la FPGA con el sistema completo.

2) Descargar el Software al Microprocesador.

3) Iniciar la consola del NIOS II en la PC.
\\ \hline
 Resultados Esperados & En la consola debe aparecer repetidamente el valor que fue generado en el Hardware. \\ \hline
 Evaluación de la Prueba  & El resultado de la prueba fue exitoso.\\ \hline
	\end{tabular}
	\caption{Caso de Prueba: Interrupción, Envío y Recepción de datos}
	\label{tab:enviorecepcion}
\end{table}
\begin{table}
	\begin{tabular}{|>{\columncolor[gray]{0.8}}l|p{11cm}|} \hline
\multicolumn{2}{|>{\columncolor[gray]{0.8}}l|}{\textbf{Caso de Prueba: Integridad de paquetes }}\\ \hline
Propósito  & 1) Comprobar que la cabecera llega completa y sin errores al software. 

2) Verificar que el paquete sale del sistema completo.

3) Validar la correcta escritura del resultado en el tag Adjunto.

4) Comprobar que el paquete pasa sin errores por todo el sistema. 

5) Verificar que no se pierden paquetes por errores propios del sistema. 
\\ \hline
 Prerrequisitos  & Se debe contar con la interfaz de acceso a la cabecera, el generador y el software necesario, completos y funcionales, y se debe conectar la salida de Write Output a los LEDs de la placa.\\ \hline
 Datos de Prueba & Se configura el generador para que la cantidad de ciclos de reloj entre paquetes sea la máxima (mínima tasa de datos). 

Se prepara el software para que lea la cabecera completa, imprima lo leído en consola y responda automáticamente con un resultado conocido. 
 \\ \hline
 Pasos & 1) Programar la FPGA con el sistema completo.

2) Descargar el Software al Microprocesador.

3) Iniciar la consola del NIOS II en la PC.
\\ \hline
 Resultados Esperados & En la consola debe aparecer impresa la cabecera del paquete tal cual los valores predefinidos y en los LEDs debe aparecer al final de cada paquete el número de paquete y el resultado conocido escrito.  \\ \hline
 Evaluación de la Prueba  & El resultado de la prueba fue exitoso.\\ \hline
	\end{tabular}
	\caption{Caso de Prueba: Integridad de paquetes}
	\label{tab:integridad}
\end{table}
\begin{table}
	\begin{tabular}{|>{\columncolor[gray]{0.8}}l|p{11cm}|} \hline
\multicolumn{2}{|>{\columncolor[gray]{0.8}}l|}{\textbf{Caso de Prueba: Funcionamiento de los algoritmos de clasificación }}\\ \hline
Propósito  & 1) Verificar que el lookup de direcciones se lleve a cabo según lo esperado.

\\ \hline
 Prerrequisitos  & Se debe contar con el software necesario para la clasificación de paquetes. Las pruebas se efectúan para cada algoritmo por separado. Se debe contar con un SoC que incluya un timer instanciado, que luego el software utilizara para medir los retardos en el acceso.
 \\ \hline
 Datos de Prueba & Se generan dentro del mismo software una tabla de ruteo y otra tabla que contendrá las direcciones para efectuar el test. 

Se prepara el software para que imprima los resultados en consola. 
 \\ \hline
 Pasos & 1) Programar la FPGA con el sistema completo.

2) Descargar el Software al Microprocesador. 

3) Iniciar la consola del NIOS II .
\\ \hline
 Resultados Esperados & En la consola debe aparecer la dirección leída y el identificador de decisión resultante para dicha dirección. \\ \hline
 Evaluación de la Prueba  & El resultado de la prueba fue exitoso.\\ \hline
	\end{tabular}
	\caption{Caso de Prueba: Funcionamiento del lookup.}
	\label{tab:retlook}
\end{table}

Una vez validada la funcionalidad completa del diseño se pasa a realizar pruebas mas intensivas para poder obtener valores representativos de los limites y los alcances del mismo.

%\section{Distribucion Lineal}
