<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1520298598">
  <File Type="PA-TCL" Name="cla_adder_7seg.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="cla_adder_7seg_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="cla_adder_7seg_reports.tcl"/>
  <File Type="RDS-RDS" Name="cla_adder_7seg.vds"/>
  <File Type="RDS-UTIL" Name="cla_adder_7seg_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="cla_adder_7seg_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="cla_adder_7seg.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="cla_adder_7seg_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="cla_adder_7seg_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/CLA_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/sources_1/new/CLA_top.v"/>
        <Attr Name="ImportTime" Val="1520147277"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/CLAgen_4bit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/sources_1/new/CLAgen_4bit.v"/>
        <Attr Name="ImportTime" Val="1520131494"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/add_half.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/sources_1/new/add_half.v"/>
        <Attr Name="ImportTime" Val="1520145752"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../voting_machine/voting_machine.srcs/sources_1/new/bcd_to_7seg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../voting_machine/voting_machine.srcs/sources_1/new/clk_gen.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../voting_machine/voting_machine.srcs/sources_1/new/led_mux.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/my_xor.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/sources_1/new/my_xor.v"/>
        <Attr Name="ImportTime" Val="1520152323"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sum_to_2_bcd.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/cla_adder_7seg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/add_inferred.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/sources_1/new/add_inferred.v"/>
        <Attr Name="ImportTime" Val="1520132852"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cla_adder_7seg"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/CLA_FPGA.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cla_adder/cla_adder.srcs/constrs_1/new/CLA_FPGA.xdc"/>
        <Attr Name="ImportTime" Val="1520135787"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
