Fitter report for DE2i_150_TV
Wed Apr 09 15:13:35 2014
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 09 15:13:35 2014    ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; DE2i_150_TV                              ;
; Top-level Entity Name              ; DE2i_150_TV                              ;
; Family                             ; Cyclone IV GX                            ;
; Device                             ; EP4CGX150DF31C7                          ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,427 / 149,760 ( 2 % )                  ;
;     Total combinational functions  ; 1,847 / 149,760 ( 1 % )                  ;
;     Dedicated logic registers      ; 1,600 / 149,760 ( 1 % )                  ;
; Total registers                    ; 1600                                     ;
; Total pins                         ; 459 / 508 ( 90 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 106,464 / 6,635,520 ( 2 % )              ;
; Embedded Multiplier 9-bit elements ; 18 / 720 ( 3 % )                         ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                            ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                            ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                            ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                            ;
; Total PLLs                         ; 1 / 8 ( 13 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Active Serial clock source                                                 ; FREQ_20MHz                            ; FREQ_40MHz                            ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  23.2%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; DRAM_ADDR[0]    ; Missing drive strength               ;
; DRAM_ADDR[1]    ; Missing drive strength               ;
; DRAM_ADDR[2]    ; Missing drive strength               ;
; DRAM_ADDR[3]    ; Missing drive strength               ;
; DRAM_ADDR[4]    ; Missing drive strength               ;
; DRAM_ADDR[5]    ; Missing drive strength               ;
; DRAM_ADDR[6]    ; Missing drive strength               ;
; DRAM_ADDR[7]    ; Missing drive strength               ;
; DRAM_ADDR[8]    ; Missing drive strength               ;
; DRAM_ADDR[9]    ; Missing drive strength               ;
; DRAM_ADDR[10]   ; Missing drive strength               ;
; DRAM_ADDR[11]   ; Missing drive strength               ;
; DRAM_ADDR[12]   ; Missing drive strength               ;
; DRAM_BA[0]      ; Missing drive strength               ;
; DRAM_BA[1]      ; Missing drive strength               ;
; DRAM_CAS_N      ; Missing drive strength               ;
; DRAM_CKE        ; Missing drive strength               ;
; DRAM_CLK        ; Missing drive strength               ;
; DRAM_CS_N       ; Missing drive strength               ;
; DRAM_DQM[0]     ; Missing drive strength               ;
; DRAM_DQM[1]     ; Missing drive strength               ;
; DRAM_DQM[2]     ; Missing drive strength               ;
; DRAM_DQM[3]     ; Missing drive strength               ;
; DRAM_RAS_N      ; Missing drive strength               ;
; DRAM_WE_N       ; Missing drive strength               ;
; EEP_I2C_SCLK    ; Missing drive strength               ;
; ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET_MDC        ; Missing drive strength and slew rate ;
; ENET_RST_N      ; Missing drive strength and slew rate ;
; ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET_TX_EN      ; Missing drive strength and slew rate ;
; ENET_TX_ER      ; Missing drive strength and slew rate ;
; FL_CE_N         ; Missing drive strength               ;
; FL_OE_N         ; Missing drive strength               ;
; FL_WE_N         ; Missing drive strength               ;
; FL_WP_N         ; Missing drive strength               ;
; FL_RESET_N      ; Missing drive strength               ;
; FS_ADDR[1]      ; Missing drive strength               ;
; FS_ADDR[2]      ; Missing drive strength               ;
; FS_ADDR[3]      ; Missing drive strength               ;
; FS_ADDR[4]      ; Missing drive strength               ;
; FS_ADDR[5]      ; Missing drive strength               ;
; FS_ADDR[6]      ; Missing drive strength               ;
; FS_ADDR[7]      ; Missing drive strength               ;
; FS_ADDR[8]      ; Missing drive strength               ;
; FS_ADDR[9]      ; Missing drive strength               ;
; FS_ADDR[10]     ; Missing drive strength               ;
; FS_ADDR[11]     ; Missing drive strength               ;
; FS_ADDR[12]     ; Missing drive strength               ;
; FS_ADDR[13]     ; Missing drive strength               ;
; FS_ADDR[14]     ; Missing drive strength               ;
; FS_ADDR[15]     ; Missing drive strength               ;
; FS_ADDR[16]     ; Missing drive strength               ;
; FS_ADDR[17]     ; Missing drive strength               ;
; FS_ADDR[18]     ; Missing drive strength               ;
; FS_ADDR[19]     ; Missing drive strength               ;
; FS_ADDR[20]     ; Missing drive strength               ;
; FS_ADDR[21]     ; Missing drive strength               ;
; FS_ADDR[22]     ; Missing drive strength               ;
; FS_ADDR[23]     ; Missing drive strength               ;
; FS_ADDR[24]     ; Missing drive strength               ;
; FS_ADDR[25]     ; Missing drive strength               ;
; FS_ADDR[26]     ; Missing drive strength               ;
; G_SENSOR_SCLK   ; Missing drive strength               ;
; HEX0[0]         ; Missing drive strength and slew rate ;
; HEX0[1]         ; Missing drive strength and slew rate ;
; HEX0[2]         ; Missing drive strength and slew rate ;
; HEX0[3]         ; Missing drive strength and slew rate ;
; HEX0[4]         ; Missing drive strength and slew rate ;
; HEX0[5]         ; Missing drive strength and slew rate ;
; HEX0[6]         ; Missing drive strength and slew rate ;
; HEX1[0]         ; Missing drive strength and slew rate ;
; HEX1[1]         ; Missing drive strength and slew rate ;
; HEX1[2]         ; Missing drive strength and slew rate ;
; HEX1[3]         ; Missing drive strength and slew rate ;
; HEX1[4]         ; Missing drive strength and slew rate ;
; HEX1[5]         ; Missing drive strength and slew rate ;
; HEX1[6]         ; Missing drive strength and slew rate ;
; HEX2[0]         ; Missing drive strength and slew rate ;
; HEX2[1]         ; Missing drive strength and slew rate ;
; HEX2[2]         ; Missing drive strength and slew rate ;
; HEX2[3]         ; Missing drive strength and slew rate ;
; HEX2[4]         ; Missing drive strength and slew rate ;
; HEX2[5]         ; Missing drive strength and slew rate ;
; HEX2[6]         ; Missing drive strength and slew rate ;
; HEX3[0]         ; Missing drive strength and slew rate ;
; HEX3[1]         ; Missing drive strength and slew rate ;
; HEX3[2]         ; Missing drive strength and slew rate ;
; HEX3[3]         ; Missing drive strength and slew rate ;
; HEX3[4]         ; Missing drive strength and slew rate ;
; HEX3[5]         ; Missing drive strength and slew rate ;
; HEX3[6]         ; Missing drive strength and slew rate ;
; HEX4[0]         ; Missing drive strength and slew rate ;
; HEX4[1]         ; Missing drive strength and slew rate ;
; HEX4[2]         ; Missing drive strength and slew rate ;
; HEX4[3]         ; Missing drive strength and slew rate ;
; HEX4[4]         ; Missing drive strength and slew rate ;
; HEX4[5]         ; Missing drive strength and slew rate ;
; HEX4[6]         ; Missing drive strength and slew rate ;
; HEX5[0]         ; Missing drive strength and slew rate ;
; HEX5[1]         ; Missing drive strength and slew rate ;
; HEX5[2]         ; Missing drive strength and slew rate ;
; HEX5[3]         ; Missing drive strength and slew rate ;
; HEX5[4]         ; Missing drive strength and slew rate ;
; HEX5[5]         ; Missing drive strength and slew rate ;
; HEX5[6]         ; Missing drive strength and slew rate ;
; HEX6[0]         ; Missing drive strength and slew rate ;
; HEX6[1]         ; Missing drive strength and slew rate ;
; HEX6[2]         ; Missing drive strength and slew rate ;
; HEX6[3]         ; Missing drive strength and slew rate ;
; HEX6[4]         ; Missing drive strength and slew rate ;
; HEX6[5]         ; Missing drive strength and slew rate ;
; HEX6[6]         ; Missing drive strength and slew rate ;
; HEX7[0]         ; Missing drive strength and slew rate ;
; HEX7[1]         ; Missing drive strength and slew rate ;
; HEX7[2]         ; Missing drive strength and slew rate ;
; HEX7[3]         ; Missing drive strength and slew rate ;
; HEX7[4]         ; Missing drive strength and slew rate ;
; HEX7[5]         ; Missing drive strength and slew rate ;
; HEX7[6]         ; Missing drive strength and slew rate ;
; HSMC_CLKOUT0    ; Missing drive strength and slew rate ;
; HSMC_I2C_SCLK   ; Missing drive strength and slew rate ;
; I2C_SCLK        ; Missing drive strength               ;
; LCD_EN          ; Missing drive strength               ;
; LCD_ON          ; Missing drive strength and slew rate ;
; LCD_RS          ; Missing drive strength               ;
; LCD_RW          ; Missing drive strength               ;
; LEDG[0]         ; Missing drive strength and slew rate ;
; LEDG[1]         ; Missing drive strength and slew rate ;
; LEDG[2]         ; Missing drive strength and slew rate ;
; LEDG[3]         ; Missing drive strength and slew rate ;
; LEDG[4]         ; Missing drive strength and slew rate ;
; LEDG[5]         ; Missing drive strength and slew rate ;
; LEDG[6]         ; Missing drive strength and slew rate ;
; LEDG[7]         ; Missing drive strength and slew rate ;
; LEDG[8]         ; Missing drive strength and slew rate ;
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; LEDR[10]        ; Missing drive strength and slew rate ;
; LEDR[11]        ; Missing drive strength and slew rate ;
; LEDR[12]        ; Missing drive strength and slew rate ;
; LEDR[13]        ; Missing drive strength and slew rate ;
; LEDR[14]        ; Missing drive strength and slew rate ;
; LEDR[15]        ; Missing drive strength and slew rate ;
; LEDR[16]        ; Missing drive strength and slew rate ;
; LEDR[17]        ; Missing drive strength and slew rate ;
; SD_CLK          ; Missing drive strength               ;
; SMA_CLKOUT      ; Missing drive strength               ;
; SSRAM_ADSC_N    ; Missing drive strength               ;
; SSRAM_ADSP_N    ; Missing drive strength               ;
; SSRAM_ADV_N     ; Missing drive strength               ;
; SSRAM_CLK       ; Missing drive strength               ;
; SSRAM_GW_N      ; Missing drive strength               ;
; SSRAM_OE_N      ; Missing drive strength               ;
; SSRAM_WE_N      ; Missing drive strength               ;
; SSRAM0_CE_N     ; Missing drive strength               ;
; SSRAM1_CE_N     ; Missing drive strength               ;
; TD_RESET_N      ; Missing drive strength               ;
; UART_RTS        ; Missing drive strength               ;
; UART_TXD        ; Missing drive strength               ;
; VGA_B[0]        ; Missing drive strength               ;
; VGA_B[1]        ; Missing drive strength               ;
; VGA_B[2]        ; Missing drive strength               ;
; VGA_B[3]        ; Missing drive strength               ;
; VGA_B[4]        ; Missing drive strength               ;
; VGA_B[5]        ; Missing drive strength               ;
; VGA_B[6]        ; Missing drive strength               ;
; VGA_B[7]        ; Missing drive strength               ;
; VGA_BLANK_N     ; Missing drive strength               ;
; VGA_CLK         ; Missing drive strength               ;
; VGA_G[0]        ; Missing drive strength               ;
; VGA_G[1]        ; Missing drive strength               ;
; VGA_G[2]        ; Missing drive strength               ;
; VGA_G[3]        ; Missing drive strength               ;
; VGA_G[4]        ; Missing drive strength               ;
; VGA_G[5]        ; Missing drive strength               ;
; VGA_G[6]        ; Missing drive strength               ;
; VGA_G[7]        ; Missing drive strength               ;
; VGA_HS          ; Missing drive strength               ;
; VGA_R[0]        ; Missing drive strength               ;
; VGA_R[1]        ; Missing drive strength               ;
; VGA_R[2]        ; Missing drive strength               ;
; VGA_R[3]        ; Missing drive strength               ;
; VGA_R[4]        ; Missing drive strength               ;
; VGA_R[5]        ; Missing drive strength               ;
; VGA_R[6]        ; Missing drive strength               ;
; VGA_R[7]        ; Missing drive strength               ;
; VGA_SYNC_N      ; Missing drive strength               ;
; VGA_VS          ; Missing drive strength               ;
; EEP_I2C_SDAT    ; Missing drive strength               ;
; ENET_MDIO       ; Missing drive strength and slew rate ;
; FS_DQ[0]        ; Missing drive strength               ;
; FS_DQ[1]        ; Missing drive strength               ;
; FS_DQ[2]        ; Missing drive strength               ;
; FS_DQ[3]        ; Missing drive strength               ;
; FS_DQ[4]        ; Missing drive strength               ;
; FS_DQ[5]        ; Missing drive strength               ;
; FS_DQ[6]        ; Missing drive strength               ;
; FS_DQ[7]        ; Missing drive strength               ;
; FS_DQ[8]        ; Missing drive strength               ;
; FS_DQ[9]        ; Missing drive strength               ;
; FS_DQ[10]       ; Missing drive strength               ;
; FS_DQ[11]       ; Missing drive strength               ;
; FS_DQ[12]       ; Missing drive strength               ;
; FS_DQ[13]       ; Missing drive strength               ;
; FS_DQ[14]       ; Missing drive strength               ;
; FS_DQ[15]       ; Missing drive strength               ;
; FS_DQ[16]       ; Missing drive strength               ;
; FS_DQ[17]       ; Missing drive strength               ;
; FS_DQ[18]       ; Missing drive strength               ;
; FS_DQ[19]       ; Missing drive strength               ;
; FS_DQ[20]       ; Missing drive strength               ;
; FS_DQ[21]       ; Missing drive strength               ;
; FS_DQ[22]       ; Missing drive strength               ;
; FS_DQ[23]       ; Missing drive strength               ;
; FS_DQ[24]       ; Missing drive strength               ;
; FS_DQ[25]       ; Missing drive strength               ;
; FS_DQ[26]       ; Missing drive strength               ;
; FS_DQ[27]       ; Missing drive strength               ;
; FS_DQ[28]       ; Missing drive strength               ;
; FS_DQ[29]       ; Missing drive strength               ;
; FS_DQ[30]       ; Missing drive strength               ;
; FS_DQ[31]       ; Missing drive strength               ;
; GPIO[0]         ; Missing drive strength               ;
; GPIO[1]         ; Missing drive strength               ;
; GPIO[2]         ; Missing drive strength               ;
; GPIO[3]         ; Missing drive strength               ;
; GPIO[4]         ; Missing drive strength               ;
; GPIO[5]         ; Missing drive strength               ;
; GPIO[6]         ; Missing drive strength               ;
; GPIO[7]         ; Missing drive strength               ;
; GPIO[8]         ; Missing drive strength               ;
; GPIO[9]         ; Missing drive strength               ;
; GPIO[10]        ; Missing drive strength               ;
; GPIO[11]        ; Missing drive strength               ;
; GPIO[12]        ; Missing drive strength               ;
; GPIO[13]        ; Missing drive strength               ;
; GPIO[14]        ; Missing drive strength               ;
; GPIO[15]        ; Missing drive strength               ;
; GPIO[16]        ; Missing drive strength               ;
; GPIO[17]        ; Missing drive strength               ;
; GPIO[18]        ; Missing drive strength               ;
; GPIO[19]        ; Missing drive strength               ;
; GPIO[20]        ; Missing drive strength               ;
; GPIO[21]        ; Missing drive strength               ;
; GPIO[22]        ; Missing drive strength               ;
; GPIO[23]        ; Missing drive strength               ;
; GPIO[24]        ; Missing drive strength               ;
; GPIO[25]        ; Missing drive strength               ;
; GPIO[26]        ; Missing drive strength               ;
; GPIO[27]        ; Missing drive strength               ;
; GPIO[28]        ; Missing drive strength               ;
; GPIO[29]        ; Missing drive strength               ;
; GPIO[30]        ; Missing drive strength               ;
; GPIO[31]        ; Missing drive strength               ;
; GPIO[32]        ; Missing drive strength               ;
; GPIO[33]        ; Missing drive strength               ;
; GPIO[34]        ; Missing drive strength               ;
; GPIO[35]        ; Missing drive strength               ;
; G_SENSOR_SDAT   ; Missing drive strength               ;
; HSMC_CLKOUT_N1  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_N2  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_P1  ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_P2  ; Missing drive strength and slew rate ;
; HSMC_D[0]       ; Missing drive strength and slew rate ;
; HSMC_D[1]       ; Missing drive strength and slew rate ;
; HSMC_D[2]       ; Missing drive strength and slew rate ;
; HSMC_D[3]       ; Missing drive strength and slew rate ;
; HSMC_I2C_SDAT   ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[0]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[1]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[2]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[3]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[4]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[5]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[6]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[7]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[8]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[9]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[10] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[11] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[12] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[13] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[14] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[15] ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[16] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[0]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[1]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[2]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[3]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[4]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[5]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[6]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[7]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[8]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[9]  ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[10] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[11] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[12] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[13] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[14] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[15] ; Missing drive strength and slew rate ;
; HSMC_RX_D_P[16] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[0]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[1]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[2]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[3]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[4]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[5]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[6]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[7]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[8]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[9]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[10] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[11] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[12] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[13] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[14] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[15] ; Missing drive strength and slew rate ;
; HSMC_TX_D_N[16] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[0]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[1]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[2]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[3]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[4]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[5]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[6]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[7]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[8]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[9]  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[10] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[11] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[12] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[13] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[14] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[15] ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[16] ; Missing drive strength and slew rate ;
; LCD_DATA[0]     ; Missing drive strength               ;
; LCD_DATA[1]     ; Missing drive strength               ;
; LCD_DATA[2]     ; Missing drive strength               ;
; LCD_DATA[3]     ; Missing drive strength               ;
; LCD_DATA[4]     ; Missing drive strength               ;
; LCD_DATA[5]     ; Missing drive strength               ;
; LCD_DATA[6]     ; Missing drive strength               ;
; LCD_DATA[7]     ; Missing drive strength               ;
; SD_CMD          ; Missing drive strength               ;
; SSRAM_BE[0]     ; Missing drive strength               ;
; SSRAM_BE[1]     ; Missing drive strength               ;
; SSRAM_BE[2]     ; Missing drive strength               ;
; SSRAM_BE[3]     ; Missing drive strength               ;
; DRAM_DQ[0]      ; Missing drive strength               ;
; DRAM_DQ[1]      ; Missing drive strength               ;
; DRAM_DQ[2]      ; Missing drive strength               ;
; DRAM_DQ[3]      ; Missing drive strength               ;
; DRAM_DQ[4]      ; Missing drive strength               ;
; DRAM_DQ[5]      ; Missing drive strength               ;
; DRAM_DQ[6]      ; Missing drive strength               ;
; DRAM_DQ[7]      ; Missing drive strength               ;
; DRAM_DQ[8]      ; Missing drive strength               ;
; DRAM_DQ[9]      ; Missing drive strength               ;
; DRAM_DQ[10]     ; Missing drive strength               ;
; DRAM_DQ[11]     ; Missing drive strength               ;
; DRAM_DQ[12]     ; Missing drive strength               ;
; DRAM_DQ[13]     ; Missing drive strength               ;
; DRAM_DQ[14]     ; Missing drive strength               ;
; DRAM_DQ[15]     ; Missing drive strength               ;
; DRAM_DQ[16]     ; Missing drive strength               ;
; DRAM_DQ[17]     ; Missing drive strength               ;
; DRAM_DQ[18]     ; Missing drive strength               ;
; DRAM_DQ[19]     ; Missing drive strength               ;
; DRAM_DQ[20]     ; Missing drive strength               ;
; DRAM_DQ[21]     ; Missing drive strength               ;
; DRAM_DQ[22]     ; Missing drive strength               ;
; DRAM_DQ[23]     ; Missing drive strength               ;
; DRAM_DQ[24]     ; Missing drive strength               ;
; DRAM_DQ[25]     ; Missing drive strength               ;
; DRAM_DQ[26]     ; Missing drive strength               ;
; DRAM_DQ[27]     ; Missing drive strength               ;
; DRAM_DQ[28]     ; Missing drive strength               ;
; DRAM_DQ[29]     ; Missing drive strength               ;
; DRAM_DQ[30]     ; Missing drive strength               ;
; DRAM_DQ[31]     ; Missing drive strength               ;
; FAN_CTRL        ; Missing drive strength and slew rate ;
; I2C_SDAT        ; Missing drive strength               ;
; SD_DAT[0]       ; Missing drive strength               ;
; SD_DAT[1]       ; Missing drive strength               ;
; SD_DAT[2]       ; Missing drive strength               ;
; SD_DAT[3]       ; Missing drive strength               ;
+-----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; PCIE_PERST_N  ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PCIE_REFCLK_P ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_RX_P[0]  ; PIN_AC2       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_RX_P[1]  ; PIN_AA2       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_TX_P[0]  ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; PCIE_TX_P[1]  ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; PCIE_WAKE_N   ; PIN_C29       ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_PERST_N  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_REFCLK_P ; HCSL          ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_RX_P[0]  ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_RX_P[1]  ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_TX_P[0]  ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_TX_P[1]  ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ;                ;              ; PCIE_WAKE_N   ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4718 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4718 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3651    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 237     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 819     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 11      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Jay/FPGA/System_CD/Demonstrations/FPGA/DE2i_150_TV/DE2i_150_TV.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 2,427 / 149,760 ( 2 % )     ;
;     -- Combinational with no register       ; 827                         ;
;     -- Register only                        ; 580                         ;
;     -- Combinational with a register        ; 1020                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 670                         ;
;     -- 3 input functions                    ; 518                         ;
;     -- <=2 input functions                  ; 659                         ;
;     -- Register only                        ; 580                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1248                        ;
;     -- arithmetic mode                      ; 599                         ;
;                                             ;                             ;
; Total registers*                            ; 1,600 / 152,165 ( 1 % )     ;
;     -- Dedicated logic registers            ; 1,600 / 149,760 ( 1 % )     ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 213 / 9,360 ( 2 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 459 / 508 ( 90 % )          ;
;     -- Clock pins                           ; 6 / 10 ( 60 % )             ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )             ;
;                                             ;                             ;
; Global signals                              ; 9                           ;
; M9Ks                                        ; 16 / 720 ( 2 % )            ;
; Total block memory bits                     ; 106,464 / 6,635,520 ( 2 % ) ;
; Total block memory implementation bits      ; 147,456 / 6,635,520 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 18 / 720 ( 3 % )            ;
; PLLs                                        ; 1 / 8 ( 13 % )              ;
; Global clocks                               ; 9 / 30 ( 30 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )               ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 8%                ;
; Maximum fan-out                             ; 579                         ;
; Highest non-global fan-out                  ; 204                         ;
; Total fan-out                               ; 12537                       ;
; Average fan-out                             ; 2.47                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                      ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ; Low                            ;
;                                             ;                         ;                        ;                                ;                                ;
; Total logic elements                        ; 1688 / 149760 ( 1 % )   ; 162 / 149760 ( < 1 % ) ; 577 / 149760 ( < 1 % )         ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 668                     ; 68                     ; 91                             ; 0                              ;
;     -- Register only                        ; 303                     ; 19                     ; 258                            ; 0                              ;
;     -- Combinational with a register        ; 717                     ; 75                     ; 228                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 483                     ; 55                     ; 132                            ; 0                              ;
;     -- 3 input functions                    ; 385                     ; 50                     ; 83                             ; 0                              ;
;     -- <=2 input functions                  ; 517                     ; 38                     ; 104                            ; 0                              ;
;     -- Register only                        ; 303                     ; 19                     ; 258                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;                                ;
;     -- normal mode                          ; 849                     ; 135                    ; 264                            ; 0                              ;
;     -- arithmetic mode                      ; 536                     ; 8                      ; 55                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total registers                             ; 1020                    ; 94                     ; 486                            ; 0                              ;
;     -- Dedicated logic registers            ; 1020 / 149760 ( < 1 % ) ; 94 / 149760 ( < 1 % )  ; 486 / 149760 ( < 1 % )         ; 0 / 149760 ( 0 % )             ;
;                                             ;                         ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 148 / 9360 ( 2 % )      ; 16 / 9360 ( < 1 % )    ; 57 / 9360 ( < 1 % )            ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 459                     ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 18 / 720 ( 3 % )        ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 45024                   ; 0                      ; 61440                          ; 0                              ;
; Total RAM block bits                        ; 73728                   ; 0                      ; 73728                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 1 / 8 ( 12 % )                 ;
; M9K                                         ; 8 / 720 ( 1 % )         ; 0 / 720 ( 0 % )        ; 8 / 720 ( 1 % )                ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 7 / 38 ( 18 % )         ; 0 / 38 ( 0 % )         ; 1 / 38 ( 2 % )                 ; 2 / 38 ( 5 % )                 ;
;                                             ;                         ;                        ;                                ;                                ;
; Connections                                 ;                         ;                        ;                                ;                                ;
;     -- Input Connections                    ; 635                     ; 135                    ; 650                            ; 1                              ;
;     -- Registered Input Connections         ; 434                     ; 104                    ; 516                            ; 0                              ;
;     -- Output Connections                   ; 862                     ; 123                    ; 1                              ; 435                            ;
;     -- Registered Output Connections        ; 24                      ; 122                    ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;                                ;
;     -- Total Connections                    ; 9921                    ; 889                    ; 2910                           ; 443                            ;
;     -- Registered Connections               ; 3742                    ; 621                    ; 1510                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; External Connections                        ;                         ;                        ;                                ;                                ;
;     -- Top                                  ; 398                     ; 127                    ; 536                            ; 436                            ;
;     -- sld_hub:auto_hub                     ; 127                     ; 16                     ; 115                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 536                     ; 115                    ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 436                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;                                ;
;     -- Input Ports                          ; 63                      ; 19                     ; 87                             ; 1                              ;
;     -- Output Ports                         ; 216                     ; 37                     ; 40                             ; 2                              ;
;     -- Bidir Ports                          ; 199                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                       ; 4                      ; 8                              ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 26                     ; 31                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 1                      ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 15                     ; 31                             ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK2_50       ; A15   ; 7        ; 57           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK3_50       ; V11   ; 3B       ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_50        ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 325                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; ENET_INT_N      ; E16   ; 8        ; 48           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_LINK100    ; F5    ; 8        ; 8            ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_CLK     ; L15   ; 8A       ; 57           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_COL     ; G15   ; 8        ; 53           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_CRS     ; D6    ; 8        ; 24           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_DATA[0] ; F15   ; 8        ; 48           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_DATA[1] ; E13   ; 8        ; 39           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_DATA[2] ; A5    ; 8        ; 30           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_DATA[3] ; B7    ; 8        ; 34           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_DV      ; A8    ; 8        ; 34           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_RX_ER      ; D11   ; 8        ; 32           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ENET_TX_CLK     ; F13   ; 8        ; 39           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; FL_RY           ; AF19  ; 4        ; 75           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; G_SENSOR_INT1   ; AC30  ; 5        ; 117          ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; HSMC_CLKIN0     ; K15   ; 8A       ; 57           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_N1   ; V30   ; 5        ; 117          ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_N2   ; T30   ; 6        ; 117          ; 46           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_P1   ; V29   ; 5        ; 117          ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_P2   ; T29   ; 6        ; 117          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; IRDA_RXD        ; AH28  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]          ; AA26  ; 5        ; 117          ; 14           ; 0            ; 55                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]          ; AE25  ; 5        ; 117          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]          ; AF30  ; 5        ; 117          ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]          ; AE26  ; 5        ; 117          ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SD_WP_N         ; AJ27  ; 4        ; 99           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SMA_CLKIN       ; AK16  ; 4        ; 57           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]           ; V28   ; 5        ; 117          ; 39           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[10]          ; R26   ; 6        ; 117          ; 49           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[11]          ; N26   ; 6        ; 117          ; 53           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[12]          ; M26   ; 6        ; 117          ; 56           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[13]          ; N25   ; 6        ; 117          ; 57           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[14]          ; J26   ; 6        ; 117          ; 73           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[15]          ; K25   ; 6        ; 117          ; 73           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[16]          ; C30   ; 6        ; 117          ; 77           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[17]          ; H25   ; 6        ; 117          ; 79           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]           ; U30   ; 5        ; 117          ; 42           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]           ; V21   ; 5        ; 117          ; 28           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]           ; C2    ; 8        ; 15           ; 91           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]           ; AB30  ; 5        ; 117          ; 27           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]           ; U21   ; 5        ; 117          ; 33           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]           ; T28   ; 6        ; 117          ; 48           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]           ; R30   ; 6        ; 117          ; 51           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]           ; P30   ; 6        ; 117          ; 51           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]           ; R29   ; 6        ; 117          ; 48           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TD_CLK27        ; B15   ; 7        ; 57           ; 91           ; 7            ; 494                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[0]      ; C17   ; 7        ; 63           ; 91           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[1]      ; D17   ; 7        ; 63           ; 91           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[2]      ; A16   ; 7        ; 61           ; 91           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[3]      ; B16   ; 7        ; 61           ; 91           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[4]      ; G18   ; 7        ; 66           ; 91           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[5]      ; G17   ; 7        ; 79           ; 91           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[6]      ; K18   ; 7        ; 63           ; 91           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[7]      ; K17   ; 7        ; 61           ; 91           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_HS           ; C28   ; 7        ; 113          ; 91           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_VS           ; E22   ; 7        ; 95           ; 91           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; UART_CTS        ; D26   ; 7        ; 99           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; UART_RXD        ; B27   ; 7        ; 101          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]    ; AG7   ; 3        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]   ; AH6   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]   ; AE11  ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]   ; AE10  ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]    ; AJ7   ; 3        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]    ; AG8   ; 3        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]    ; AH8   ; 3        ; 37           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]    ; AE16  ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]    ; AF16  ; 4        ; 61           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]    ; AE14  ; 3        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]    ; AE15  ; 3        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]    ; AE13  ; 3        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]    ; AE12  ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]      ; AH5   ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]      ; AG6   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N      ; AJ4   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE        ; AD6   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK        ; AE6   ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N       ; AG5   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]     ; AF10  ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]     ; AB14  ; 3        ; 46           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]     ; AH15  ; 3        ; 53           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]     ; AH10  ; 3        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N      ; AK4   ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N       ; AK3   ; 3        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EEP_I2C_SCLK    ; AG27  ; 4        ; 111          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_GTX_CLK    ; A12   ; 8        ; 46           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_MDC        ; C16   ; 8        ; 53           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_RST_N      ; C14   ; 8        ; 41           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[0] ; B12   ; 8        ; 46           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[1] ; E7    ; 8        ; 28           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[2] ; C13   ; 8        ; 41           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_DATA[3] ; D15   ; 8        ; 44           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_EN      ; D14   ; 8        ; 41           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET_TX_ER      ; D13   ; 8        ; 41           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N         ; AG19  ; 4        ; 77           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N         ; AJ19  ; 4        ; 70           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RESET_N      ; AG18  ; 4        ; 75           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N         ; AG17  ; 4        ; 68           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N         ; AK18  ; 4        ; 68           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[10]     ; AH21  ; 4        ; 84           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[11]     ; AG21  ; 4        ; 84           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[12]     ; AG22  ; 4        ; 88           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[13]     ; AD22  ; 4        ; 90           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[14]     ; AE24  ; 4        ; 115          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[15]     ; AD23  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[16]     ; AB21  ; 4        ; 104          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[17]     ; AH17  ; 4        ; 70           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[18]     ; AE17  ; 4        ; 66           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[19]     ; AG20  ; 4        ; 82           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[1]      ; AB22  ; 4        ; 108          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[20]     ; AK20  ; 4        ; 77           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[21]     ; AE19  ; 4        ; 75           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[22]     ; AA16  ; 3        ; 39           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[23]     ; AF15  ; 3        ; 48           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[24]     ; AG15  ; 3        ; 48           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[25]     ; Y17   ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[26]     ; AB16  ; 3        ; 39           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[2]      ; AH19  ; 4        ; 75           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[3]      ; AK19  ; 4        ; 70           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[4]      ; AJ18  ; 4        ; 68           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[5]      ; AA18  ; 4        ; 77           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[6]      ; AH18  ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[7]      ; AK17  ; 4        ; 66           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[8]      ; Y20   ; 4        ; 106          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FS_ADDR[9]      ; AK21  ; 4        ; 82           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_SCLK   ; AK27  ; 4        ; 97           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]         ; E15   ; 8        ; 46           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]         ; E12   ; 8        ; 28           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]         ; G11   ; 8        ; 30           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]         ; F11   ; 8        ; 28           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]         ; F16   ; 8        ; 53           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]         ; D16   ; 8        ; 53           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]         ; F14   ; 8        ; 46           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]         ; G14   ; 8        ; 50           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]         ; B13   ; 8        ; 48           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]         ; G13   ; 8        ; 50           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]         ; F12   ; 8        ; 37           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]         ; G12   ; 8        ; 37           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]         ; J9    ; 8        ; 8            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]         ; G10   ; 8        ; 21           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]         ; G8    ; 8        ; 3            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]         ; G7    ; 8        ; 3            ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]         ; F7    ; 8        ; 5            ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]         ; AG30  ; 5        ; 117          ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]         ; F6    ; 8        ; 5            ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]         ; F4    ; 8        ; 10           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]         ; F10   ; 8        ; 21           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]         ; D10   ; 8        ; 19           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]         ; D7    ; 8        ; 30           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]         ; E6    ; 8        ; 21           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]         ; E4    ; 8        ; 10           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]         ; E3    ; 8        ; 12           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]         ; D5    ; 8        ; 21           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]         ; D4    ; 8        ; 26           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]         ; A14   ; 8        ; 50           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]         ; A13   ; 8        ; 50           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]         ; C7    ; 8        ; 24           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]         ; C6    ; 8        ; 26           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]         ; C5    ; 8        ; 26           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]         ; C4    ; 8        ; 28           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]         ; C3    ; 8        ; 19           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]         ; D3    ; 8        ; 19           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]         ; A10   ; 8        ; 44           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]         ; A9    ; 8        ; 34           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]         ; A7    ; 8        ; 32           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]         ; A6    ; 8        ; 30           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]         ; A11   ; 8        ; 44           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]         ; B6    ; 8        ; 32           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]         ; B9    ; 8        ; 34           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]         ; B10   ; 8        ; 39           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]         ; C8    ; 8        ; 17           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]         ; C9    ; 8        ; 17           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]         ; D8    ; 8        ; 5            ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]         ; D9    ; 8        ; 17           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]         ; E9    ; 8        ; 15           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]         ; E10   ; 8        ; 19           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]         ; F8    ; 8        ; 3            ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]         ; F9    ; 8        ; 15           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]         ; C10   ; 8        ; 39           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]         ; C11   ; 8        ; 32           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]         ; C12   ; 8        ; 37           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]         ; D12   ; 8        ; 37           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0    ; G6    ; 8        ; 5            ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_I2C_SCLK   ; AD26  ; 5        ; 117          ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK        ; C27   ; 7        ; 115          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN          ; AF4   ; 3        ; 8            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON          ; AF27  ; 5        ; 117          ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS          ; AG3   ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW          ; AJ3   ; 3        ; 17           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]         ; AA25  ; 5        ; 117          ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]         ; AB25  ; 5        ; 117          ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]         ; F27   ; 6        ; 117          ; 86           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]         ; F26   ; 6        ; 117          ; 86           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]         ; W26   ; 5        ; 117          ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]         ; Y22   ; 5        ; 117          ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]         ; Y25   ; 5        ; 117          ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]         ; AA22  ; 5        ; 117          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]         ; J25   ; 6        ; 117          ; 79           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]         ; T23   ; 5        ; 117          ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]        ; P21   ; 6        ; 117          ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]        ; N24   ; 6        ; 117          ; 59           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]        ; N21   ; 6        ; 117          ; 65           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]        ; M25   ; 6        ; 117          ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]        ; K24   ; 6        ; 117          ; 78           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]        ; L25   ; 6        ; 117          ; 68           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]        ; M21   ; 6        ; 117          ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]        ; M22   ; 6        ; 117          ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]         ; T24   ; 5        ; 117          ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]         ; V27   ; 5        ; 117          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]         ; W25   ; 5        ; 117          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]         ; T21   ; 5        ; 117          ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]         ; T26   ; 5        ; 117          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]         ; R25   ; 6        ; 117          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]         ; T27   ; 5        ; 117          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]         ; P25   ; 6        ; 117          ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]         ; R24   ; 6        ; 117          ; 55           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK          ; AH25  ; 4        ; 97           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SMA_CLKOUT      ; AF25  ; 4        ; 115          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM0_CE_N     ; AJ21  ; 4        ; 84           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM1_CE_N     ; AG23  ; 4        ; 95           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADSC_N    ; AK25  ; 4        ; 92           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADSP_N    ; AJ25  ; 4        ; 99           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_ADV_N     ; AH26  ; 4        ; 108          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_CLK       ; AF24  ; 4        ; 115          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_GW_N      ; AK23  ; 4        ; 92           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_OE_N      ; AG24  ; 4        ; 104          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSRAM_WE_N      ; AK24  ; 4        ; 92           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N      ; E25   ; 7        ; 113          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS        ; A29   ; 7        ; 108          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD        ; H24   ; 7        ; 111          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N     ; F25   ; 7        ; 115          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]        ; E24   ; 7        ; 99           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]        ; C24   ; 7        ; 90           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]        ; B25   ; 7        ; 90           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]        ; C23   ; 7        ; 88           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]        ; F24   ; 7        ; 113          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]        ; A23   ; 7        ; 86           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]        ; G25   ; 7        ; 115          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]        ; C22   ; 7        ; 82           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK         ; D27   ; 7        ; 115          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]        ; D20   ; 7        ; 77           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]        ; C20   ; 7        ; 77           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]        ; A20   ; 7        ; 75           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]        ; K19   ; 7        ; 63           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]        ; A21   ; 7        ; 79           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]        ; F21   ; 7        ; 84           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]        ; A22   ; 7        ; 86           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]        ; B22   ; 7        ; 82           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS          ; B24   ; 7        ; 90           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]        ; A17   ; 7        ; 66           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]        ; C18   ; 7        ; 68           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]        ; B18   ; 7        ; 70           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]        ; A18   ; 7        ; 66           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]        ; E18   ; 7        ; 77           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]        ; E19   ; 7        ; 77           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]        ; B19   ; 7        ; 75           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]        ; C19   ; 7        ; 72           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N      ; AH20  ; 4        ; 84           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS          ; A24   ; 7        ; 90           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                  ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------+---------------------+
; DRAM_DQ[0]      ; AD10  ; 3        ; 15           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[10]     ; AF12  ; 3        ; 26           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[11]     ; AG9   ; 3        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[12]     ; AA13  ; 3        ; 37           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[13]     ; AB11  ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[14]     ; AA12  ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[15]     ; AA15  ; 3        ; 46           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[16]     ; AH11  ; 3        ; 30           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[17]     ; AG11  ; 3        ; 32           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[18]     ; AH12  ; 3        ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[19]     ; AG12  ; 3        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[1]      ; AD9   ; 3        ; 15           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[20]     ; AH13  ; 3        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[21]     ; AG13  ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[22]     ; AG14  ; 3        ; 41           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[23]     ; AH14  ; 3        ; 41           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[24]     ; AH9   ; 3        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[25]     ; AK8   ; 3        ; 44           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[26]     ; AG10  ; 3        ; 28           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[27]     ; AK7   ; 3        ; 41           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[28]     ; AH7   ; 3        ; 39           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[29]     ; AK6   ; 3        ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[2]      ; AE9   ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[30]     ; AJ6   ; 3        ; 24           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[31]     ; AK5   ; 3        ; 24           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[3]      ; AE8   ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[4]      ; AE7   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[5]      ; AF7   ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[6]      ; AF6   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[7]      ; AF9   ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[8]      ; AB13  ; 3        ; 37           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[9]      ; AF13  ; 3        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; EEP_I2C_SDAT    ; AG25  ; 4        ; 113          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; ENET_MDIO       ; C15   ; 8        ; 44           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FAN_CTRL        ; AF28  ; 5        ; 117          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[0]        ; AK29  ; 4        ; 106          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[10]       ; AA20  ; 4        ; 86           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[11]       ; AE21  ; 4        ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[12]       ; AH22  ; 4        ; 88           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[13]       ; AJ24  ; 4        ; 92           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[14]       ; AE22  ; 4        ; 90           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[15]       ; AK28  ; 4        ; 99           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[16]       ; AK9   ; 3        ; 44           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[17]       ; AJ10  ; 3        ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[18]       ; AK11  ; 3        ; 48           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[19]       ; AK12  ; 3        ; 50           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[1]        ; AE23  ; 4        ; 113          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[20]       ; AJ13  ; 3        ; 53           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[21]       ; AK15  ; 4        ; 63           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[22]       ; AC16  ; 3        ; 48           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[23]       ; AH16  ; 3        ; 53           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[24]       ; AG16  ; 4        ; 61           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[25]       ; AD16  ; 4        ; 63           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[26]       ; AJ15  ; 4        ; 63           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[27]       ; AK14  ; 3        ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[28]       ; AK13  ; 3        ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[29]       ; AJ12  ; 3        ; 50           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[2]        ; AH24  ; 4        ; 104          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[30]       ; AK10  ; 3        ; 44           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[31]       ; AJ9   ; 3        ; 44           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[3]        ; AH23  ; 4        ; 95           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[4]        ; AA21  ; 4        ; 108          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[5]        ; AE20  ; 4        ; 86           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[6]        ; Y19   ; 4        ; 86           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[7]        ; AA17  ; 4        ; 61           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[8]        ; AB17  ; 4        ; 66           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; FS_DQ[9]        ; Y18   ; 4        ; 77           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[0]         ; G16   ; 7        ; 68           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[10]        ; D22   ; 7        ; 95           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[11]        ; D21   ; 7        ; 92           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[12]        ; D23   ; 7        ; 88           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[13]        ; D24   ; 7        ; 99           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[14]        ; B28   ; 7        ; 104          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[15]        ; C25   ; 7        ; 95           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[16]        ; C26   ; 7        ; 99           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[17]        ; D28   ; 7        ; 113          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[18]        ; D25   ; 7        ; 95           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[19]        ; F20   ; 7        ; 84           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[1]         ; F17   ; 7        ; 79           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[20]        ; E21   ; 7        ; 92           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[21]        ; F23   ; 7        ; 108          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[22]        ; G20   ; 7        ; 92           ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[23]        ; F22   ; 7        ; 106          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[24]        ; G22   ; 7        ; 106          ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[25]        ; G24   ; 7        ; 111          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[26]        ; G23   ; 7        ; 108          ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[27]        ; A25   ; 7        ; 97           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[28]        ; A26   ; 7        ; 97           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[29]        ; A19   ; 7        ; 70           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[2]         ; D18   ; 7        ; 68           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[30]        ; A28   ; 7        ; 104          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[31]        ; A27   ; 7        ; 101          ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[32]        ; B30   ; 7        ; 108          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[33]        ; AG28  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[34]        ; AG26  ; 4        ; 108          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[35]        ; Y21   ; 4        ; 106          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[3]         ; F18   ; 7        ; 66           ; 91           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[4]         ; D19   ; 7        ; 72           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[5]         ; K21   ; 7        ; 111          ; 91           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[6]         ; F19   ; 7        ; 92           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[7]         ; K22   ; 7        ; 111          ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[8]         ; B21   ; 7        ; 79           ; 91           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; GPIO[9]         ; C21   ; 7        ; 86           ; 91           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; G_SENSOR_SDAT   ; AK26  ; 4        ; 95           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_CLKOUT_N1  ; AB28  ; 5        ; 117          ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_CLKOUT_N2  ; Y28   ; 5        ; 117          ; 28           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_CLKOUT_P1  ; AB27  ; 5        ; 117          ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_CLKOUT_P2  ; AA28  ; 5        ; 117          ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_D[0]       ; AC25  ; 5        ; 117          ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_D[1]       ; E27   ; 6        ; 117          ; 83           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_D[2]       ; AB26  ; 5        ; 117          ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_D[3]       ; E28   ; 6        ; 117          ; 83           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_I2C_SDAT   ; AD25  ; 5        ; 117          ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[0]  ; G27   ; 6        ; 117          ; 84           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[10] ; W28   ; 5        ; 117          ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[11] ; W30   ; 5        ; 117          ; 38           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[12] ; M30   ; 6        ; 117          ; 57           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[13] ; Y27   ; 5        ; 117          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[14] ; AA29  ; 5        ; 117          ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[15] ; AD28  ; 5        ; 117          ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[16] ; AE28  ; 5        ; 117          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[1]  ; G29   ; 6        ; 117          ; 70           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[2]  ; H27   ; 6        ; 117          ; 80           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[3]  ; K29   ; 6        ; 117          ; 64           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[4]  ; L28   ; 6        ; 117          ; 66           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[5]  ; M28   ; 6        ; 117          ; 59           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[6]  ; N30   ; 6        ; 117          ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[7]  ; P28   ; 6        ; 117          ; 52           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[8]  ; R28   ; 6        ; 117          ; 50           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_N[9]  ; U28   ; 5        ; 117          ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[0]  ; G26   ; 6        ; 117          ; 84           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[10] ; W27   ; 5        ; 117          ; 38           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[11] ; W29   ; 5        ; 117          ; 39           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[12] ; M29   ; 6        ; 117          ; 58           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[13] ; AA27  ; 5        ; 117          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[14] ; AB29  ; 5        ; 117          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[15] ; AD27  ; 5        ; 117          ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[16] ; AE27  ; 5        ; 117          ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[1]  ; G28   ; 6        ; 117          ; 70           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[2]  ; J27   ; 6        ; 117          ; 80           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[3]  ; K28   ; 6        ; 117          ; 64           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[4]  ; L27   ; 6        ; 117          ; 66           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[5]  ; M27   ; 6        ; 117          ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[6]  ; N29   ; 6        ; 117          ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[7]  ; P27   ; 6        ; 117          ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[8]  ; R27   ; 6        ; 117          ; 50           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_RX_D_P[9]  ; U27   ; 5        ; 117          ; 42           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[0]  ; H28   ; 6        ; 117          ; 76           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[10] ; V26   ; 5        ; 117          ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[11] ; Y30   ; 5        ; 117          ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[12] ; AC28  ; 5        ; 117          ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[13] ; AD30  ; 5        ; 117          ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[14] ; AE30  ; 5        ; 117          ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[15] ; AH30  ; 5        ; 117          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[16] ; AG29  ; 5        ; 117          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[1]  ; F29   ; 6        ; 117          ; 81           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[2]  ; D30   ; 6        ; 117          ; 74           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[3]  ; E30   ; 6        ; 117          ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[4]  ; G30   ; 6        ; 117          ; 61           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[5]  ; J30   ; 6        ; 117          ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[6]  ; K27   ; 6        ; 117          ; 72           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[7]  ; K30   ; 6        ; 117          ; 60           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[8]  ; T25   ; 5        ; 117          ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_N[9]  ; N28   ; 6        ; 117          ; 55           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[0]  ; J28   ; 6        ; 117          ; 76           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[10] ; V25   ; 5        ; 117          ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[11] ; AA30  ; 5        ; 117          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[12] ; AC27  ; 5        ; 117          ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[13] ; AD29  ; 5        ; 117          ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[14] ; AE29  ; 5        ; 117          ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[15] ; AJ30  ; 5        ; 117          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[16] ; AH29  ; 5        ; 117          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[1]  ; F28   ; 6        ; 117          ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[2]  ; D29   ; 6        ; 117          ; 74           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[3]  ; F30   ; 6        ; 117          ; 69           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[4]  ; H30   ; 6        ; 117          ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[5]  ; J29   ; 6        ; 117          ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[6]  ; K26   ; 6        ; 117          ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[7]  ; L30   ; 6        ; 117          ; 60           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[8]  ; U25   ; 5        ; 117          ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; HSMC_TX_D_P[9]  ; N27   ; 6        ; 117          ; 56           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; I2C_SDAT        ; G21   ; 7        ; 106          ; 91           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; I2C_AV_Config:u1|I2C_Controller:u0|SDO                ; -                   ;
; LCD_DATA[0]     ; AG4   ; 3        ; 10           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[1]     ; AF3   ; 3        ; 12           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[2]     ; AH3   ; 3        ; 15           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[3]     ; AE5   ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[4]     ; AH2   ; 3        ; 17           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[5]     ; AE3   ; 3        ; 10           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[6]     ; AH4   ; 3        ; 17           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; LCD_DATA[7]     ; AE4   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SD_CMD          ; AF18  ; 4        ; 66           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SD_DAT[0]       ; AH27  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SD_DAT[1]       ; AJ28  ; 4        ; 104          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SD_DAT[2]       ; AD24  ; 4        ; 115          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SD_DAT[3]       ; AE18  ; 4        ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SSRAM_BE[0]     ; AF22  ; 4        ; 88           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SSRAM_BE[1]     ; AK22  ; 4        ; 82           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SSRAM_BE[2]     ; AJ22  ; 4        ; 82           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
; SSRAM_BE[3]     ; AF21  ; 4        ; 88           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                               ; --                        ; User                 ; 0 pF ; -                                                     ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE8      ; INIT_DONE             ; Use as regular IO        ; DRAM_DQ[3]          ; Dual Purpose Pin          ;
; AD6      ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; DRAM_CKE            ; Dual Purpose Pin          ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; DRAM_DQ[4]          ; Dual Purpose Pin          ;
; AE4      ; DIFFIO_B2p, DATA5     ; Use as regular IO        ; LCD_DATA[7]         ; Dual Purpose Pin          ;
; AE5      ; DIFFIO_B2n, DATA6     ; Use as regular IO        ; LCD_DATA[3]         ; Dual Purpose Pin          ;
; AE10     ; DIFFIO_B3p, DATA7     ; Use as regular IO        ; DRAM_ADDR[12]       ; Dual Purpose Pin          ;
; AF28     ; DIFFIO_R55n, DEV_OE   ; Use as regular IO        ; FAN_CTRL            ; Dual Purpose Pin          ;
; AF27     ; DIFFIO_R55p, DEV_CLRn ; Use as regular IO        ; LCD_ON              ; Dual Purpose Pin          ;
; C2       ; DIFFIO_T4n, DATA4     ; Use as regular IO        ; SW[3]               ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; E2       ; TDI                   ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; F2       ; TCK                   ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; E1       ; TMS                   ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; F1       ; TDO                   ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+----------+-------------------+---------------+--------------+------------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )    ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 82 / 82 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 3B       ; 1 / 4 ( 25 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )     ; --            ; --           ; 2.5V             ;
; 4        ; 82 / 82 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 5        ; 66 / 66 ( 100 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 68 / 69 ( 99 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; --               ;
; 8A       ; 2 / 2 ( 100 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 78 / 81 ( 96 % )  ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )     ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )   ; 2.5V          ; --           ; --               ;
+----------+-------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; ENET_RX_DATA[2]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 466        ; 8        ; HEX5[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 460        ; 8        ; HEX5[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 456        ; 8        ; ENET_RX_DV                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 458        ; 8        ; HEX5[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 442        ; 8        ; HEX5[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 443        ; 8        ; HEX5[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 438        ; 8        ; ENET_GTX_CLK                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 431        ; 8        ; HEX4[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 432        ; 8        ; HEX4[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; CLOCK2_50                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 418        ; 7        ; TD_DATA[2]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 412        ; 7        ; VGA_R[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 413        ; 7        ; VGA_R[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 405        ; 7        ; GPIO[29]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; VGA_G[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 393        ; 7        ; VGA_G[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 386        ; 7        ; VGA_G[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 387        ; 7        ; VGA_B[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 380        ; 7        ; VGA_VS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 370        ; 7        ; GPIO[27]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 371        ; 7        ; GPIO[28]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 364        ; 7        ; GPIO[31]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A28      ; 362        ; 7        ; GPIO[30]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ; 357        ; 7        ; UART_RTS                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; DRAM_DQ[14]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 95         ; 3        ; DRAM_DQ[12]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; DRAM_DQ[15]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 99         ; 3        ; FS_ADDR[22]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 129        ; 4        ; FS_DQ[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 154        ; 4        ; FS_ADDR[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; FS_DQ[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 195        ; 4        ; FS_DQ[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 235        ; 5        ; LEDG[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; LEDG[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 223        ; 5        ; KEY[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ; 222        ; 5        ; HSMC_RX_D_P[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 246        ; 5        ; HSMC_CLKOUT_P2                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA29     ; 247        ; 5        ; HSMC_RX_D_N[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 250        ; 5        ; HSMC_TX_D_P[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; DRAM_DQ[13]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; DRAM_DQ[8]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 110        ; 3        ; DRAM_DQM[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; FS_ADDR[26]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 136        ; 4        ; FS_DQ[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; FS_ADDR[16]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 196        ; 4        ; FS_ADDR[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; LEDG[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 210        ; 5        ; HSMC_D[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 239        ; 5        ; HSMC_CLKOUT_P1                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 238        ; 5        ; HSMC_CLKOUT_N1                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB29     ; 248        ; 5        ; HSMC_RX_D_P[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 242        ; 5        ; SW[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; FS_DQ[22]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; HSMC_D[0]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; HSMC_TX_D_P[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 236        ; 5        ; HSMC_TX_D_N[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; G_SENSOR_INT1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; DRAM_CKE                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; DRAM_DQ[1]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; DRAM_DQ[0]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; FS_DQ[25]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; FS_ADDR[13]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 199        ; 4        ; FS_ADDR[15]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 206        ; 4        ; SD_DAT[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 208        ; 5        ; HSMC_I2C_SDAT                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 209        ; 5        ; HSMC_I2C_SCLK                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 233        ; 5        ; HSMC_RX_D_P[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 232        ; 5        ; HSMC_RX_D_N[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD29     ; 241        ; 5        ; HSMC_TX_D_P[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 240        ; 5        ; HSMC_TX_D_N[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; LCD_DATA[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE4      ; 51         ; 3        ; LCD_DATA[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 52         ; 3        ; LCD_DATA[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 45         ; 3        ; DRAM_CLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 40         ; 3        ; DRAM_DQ[4]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; DRAM_DQ[3]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 49         ; 3        ; DRAM_DQ[2]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 53         ; 3        ; DRAM_ADDR[12]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 61         ; 3        ; DRAM_ADDR[11]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 76         ; 3        ; DRAM_ADDR[9]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; DRAM_ADDR[8]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 111        ; 3        ; DRAM_ADDR[6]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 112        ; 3        ; DRAM_ADDR[7]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 135        ; 4        ; DRAM_ADDR[4]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 137        ; 4        ; FS_ADDR[18]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 147        ; 4        ; SD_DAT[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 148        ; 4        ; FS_ADDR[21]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 166        ; 4        ; FS_DQ[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 167        ; 4        ; FS_DQ[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 173        ; 4        ; FS_DQ[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 200        ; 4        ; FS_DQ[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 207        ; 4        ; FS_ADDR[14]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5        ; KEY[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ; 215        ; 5        ; KEY[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5        ; HSMC_RX_D_P[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 228        ; 5        ; HSMC_RX_D_N[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 231        ; 5        ; HSMC_TX_D_P[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 230        ; 5        ; HSMC_TX_D_N[14]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; LCD_DATA[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 55         ; 3        ; LCD_EN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; DRAM_DQ[6]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 47         ; 3        ; DRAM_DQ[5]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; DRAM_DQ[7]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 54         ; 3        ; DRAM_DQM[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; DRAM_DQ[10]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; DRAM_DQ[9]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; FS_ADDR[23]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 130        ; 4        ; DRAM_ADDR[5]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; SD_CMD                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 151        ; 4        ; FL_RY                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; SSRAM_BE[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 171        ; 4        ; SSRAM_BE[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; SSRAM_CLK                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 205        ; 4        ; SMA_CLKOUT                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; LCD_ON                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 224        ; 5        ; FAN_CTRL                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; KEY[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; LCD_RS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 56         ; 3        ; LCD_DATA[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 68         ; 3        ; DRAM_CS_N                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 48         ; 3        ; DRAM_BA[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 97         ; 3        ; DRAM_ADDR[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 93         ; 3        ; DRAM_ADDR[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 78         ; 3        ; DRAM_DQ[11]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 82         ; 3        ; DRAM_DQ[26]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 86         ; 3        ; DRAM_DQ[17]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 87         ; 3        ; DRAM_DQ[19]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 91         ; 3        ; DRAM_DQ[21]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 101        ; 3        ; DRAM_DQ[22]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 114        ; 3        ; FS_ADDR[24]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 131        ; 4        ; FS_DQ[24]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 143        ; 4        ; FL_WE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 149        ; 4        ; FL_RESET_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 152        ; 4        ; FL_CE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 159        ; 4        ; FS_ADDR[19]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ; 163        ; 4        ; FS_ADDR[11]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 168        ; 4        ; FS_ADDR[12]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 178        ; 4        ; SSRAM1_CE_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 186        ; 4        ; SSRAM_OE_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 201        ; 4        ; EEP_I2C_SDAT                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 193        ; 4        ; GPIO[34]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ; 197        ; 4        ; EEP_I2C_SCLK                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG28     ; 202        ; 4        ; GPIO[33]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG29     ; 219        ; 5        ; HSMC_TX_D_N[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ; 227        ; 5        ; HEX2[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; LCD_DATA[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH3      ; 60         ; 3        ; LCD_DATA[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 66         ; 3        ; LCD_DATA[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 69         ; 3        ; DRAM_BA[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ; 72         ; 3        ; DRAM_ADDR[10]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; DRAM_DQ[28]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 94         ; 3        ; DRAM_ADDR[3]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 79         ; 3        ; DRAM_DQ[24]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 83         ; 3        ; DRAM_DQM[3]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 84         ; 3        ; DRAM_DQ[16]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 88         ; 3        ; DRAM_DQ[18]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 92         ; 3        ; DRAM_DQ[20]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 102        ; 3        ; DRAM_DQ[23]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 120        ; 3        ; DRAM_DQM[2]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 121        ; 3        ; FS_DQ[23]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 144        ; 4        ; FS_ADDR[17]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 141        ; 4        ; FS_ADDR[6]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 150        ; 4        ; FS_ADDR[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 160        ; 4        ; VGA_SYNC_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ; 161        ; 4        ; FS_ADDR[10]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 169        ; 4        ; FS_DQ[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 179        ; 4        ; FS_DQ[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ; 187        ; 4        ; FS_DQ[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ; 182        ; 4        ; SD_CLK                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 194        ; 4        ; SSRAM_ADV_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 198        ; 4        ; SD_DAT[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 203        ; 4        ; IRDA_RXD                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH29     ; 220        ; 5        ; HSMC_TX_D_P[16]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 217        ; 5        ; HSMC_TX_D_N[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; LCD_RW                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 67         ; 3        ; DRAM_CAS_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; DRAM_DQ[30]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 103        ; 3        ; DRAM_ADDR[1]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; FS_DQ[31]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 85         ; 3        ; FS_DQ[17]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; FS_DQ[29]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 122        ; 3        ; FS_DQ[20]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; FS_DQ[26]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 126        ; 4        ; CLOCK_50                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; FS_ADDR[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 145        ; 4        ; FL_OE_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; SSRAM0_CE_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 157        ; 4        ; SSRAM_BE[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; FS_DQ[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ25     ; 183        ; 4        ; SSRAM_ADSP_N                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; SD_WP_N                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 189        ; 4        ; SD_DAT[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; HSMC_TX_D_P[15]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; DRAM_WE_N                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ; 71         ; 3        ; DRAM_RAS_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; DRAM_DQ[31]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 75         ; 3        ; DRAM_DQ[29]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK7      ; 104        ; 3        ; DRAM_DQ[27]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 106        ; 3        ; DRAM_DQ[25]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 107        ; 3        ; FS_DQ[16]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 108        ; 3        ; FS_DQ[30]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 116        ; 3        ; FS_DQ[18]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 117        ; 3        ; FS_DQ[19]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ; 119        ; 3        ; FS_DQ[28]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK14     ; 123        ; 3        ; FS_DQ[27]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ; 133        ; 4        ; FS_DQ[21]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK16     ; 127        ; 4        ; SMA_CLKIN                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK17     ; 139        ; 4        ; FS_ADDR[7]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ; 140        ; 4        ; FL_WP_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK19     ; 146        ; 4        ; FS_ADDR[3]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 155        ; 4        ; FS_ADDR[20]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 156        ; 4        ; FS_ADDR[9]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 158        ; 4        ; SSRAM_BE[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 174        ; 4        ; SSRAM_GW_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 175        ; 4        ; SSRAM_WE_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK25     ; 177        ; 4        ; SSRAM_ADSC_N                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 180        ; 4        ; G_SENSOR_SDAT                                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ; 181        ; 4        ; G_SENSOR_SCLK                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK28     ; 185        ; 4        ; FS_DQ[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ; 190        ; 4        ; FS_DQ[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; HEX5[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 457        ; 8        ; ENET_RX_DATA[3]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; HEX6[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 450        ; 8        ; HEX6[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; ENET_TX_DATA[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 435        ; 8        ; HEX1[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; TD_CLK27                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 7        ; TD_DATA[3]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; VGA_R[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 402        ; 7        ; VGA_R[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; GPIO[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 391        ; 7        ; VGA_G[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; VGA_HS                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 381        ; 7        ; VGA_B[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; UART_RXD                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 363        ; 7        ; GPIO[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; GPIO[32]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; SW[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 481        ; 8        ; HEX4[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 471        ; 8        ; HEX4[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 473        ; 8        ; HEX4[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 474        ; 8        ; HEX4[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 475        ; 8        ; HEX4[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 487        ; 8        ; HEX6[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8        ; HEX6[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 451        ; 8        ; HEX7[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 462        ; 8        ; HEX7[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 454        ; 8        ; HEX7[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 446        ; 8        ; ENET_TX_DATA[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 444        ; 8        ; ENET_RST_N                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 440        ; 8        ; ENET_MDIO                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 427        ; 8        ; ENET_MDC                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 414        ; 7        ; TD_DATA[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 407        ; 7        ; VGA_R[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 403        ; 7        ; VGA_R[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 397        ; 7        ; VGA_G[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 388        ; 7        ; GPIO[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 392        ; 7        ; VGA_B[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 384        ; 7        ; VGA_B[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 383        ; 7        ; VGA_B[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 372        ; 7        ; GPIO[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 368        ; 7        ; GPIO[16]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 345        ; 7        ; I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 349        ; 7        ; TD_HS                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; SW[16]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; HEX5[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 472        ; 8        ; HEX3[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 477        ; 8        ; HEX3[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 476        ; 8        ; ENET_RX_CRS                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 467        ; 8        ; HEX3[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 498        ; 8        ; HEX6[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 486        ; 8        ; HEX6[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 483        ; 8        ; HEX3[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 463        ; 8        ; ENET_RX_ER                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 455        ; 8        ; HEX7[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 447        ; 8        ; ENET_TX_ER                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 445        ; 8        ; ENET_TX_EN                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 441        ; 8        ; ENET_TX_DATA[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 428        ; 8        ; HEX0[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 415        ; 7        ; TD_DATA[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 408        ; 7        ; GPIO[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 404        ; 7        ; GPIO[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 398        ; 7        ; VGA_G[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 376        ; 7        ; GPIO[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 374        ; 7        ; GPIO[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 385        ; 7        ; GPIO[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 366        ; 7        ; GPIO[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 373        ; 7        ; GPIO[18]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 369        ; 7        ; UART_CTS                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 346        ; 7        ; VGA_CLK                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 350        ; 7        ; GPIO[17]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D29      ; 325        ; 6        ; HSMC_TX_D_P[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ; 324        ; 6        ; HSMC_TX_D_N[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 518        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E2       ; 516        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E3       ; 492        ; 8        ; HEX3[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E4       ; 493        ; 8        ; HEX3[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; HEX3[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 468        ; 8        ; ENET_TX_DATA[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; HEX6[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 484        ; 8        ; HEX7[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; HEX0[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 448        ; 8        ; ENET_RX_DATA[1]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; HEX0[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 433        ; 8        ; ENET_INT_N                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; VGA_R[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 400        ; 7        ; VGA_R[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; GPIO[20]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 375        ; 7        ; TD_VS                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; VGA_B[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 348        ; 7        ; TD_RESET_N                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; HSMC_D[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 337        ; 6        ; HSMC_D[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; HSMC_TX_D_N[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 519        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F2       ; 517        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; HEX2[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F5       ; 495        ; 8        ; ENET_LINK100                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F6       ; 499        ; 8        ; HEX2[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 501        ; 8        ; HEX2[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 503        ; 8        ; HEX7[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 489        ; 8        ; HEX7[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 479        ; 8        ; HEX2[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 470        ; 8        ; HEX0[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 452        ; 8        ; HEX1[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 449        ; 8        ; ENET_TX_CLK                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 437        ; 8        ; HEX0[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 434        ; 8        ; ENET_RX_DATA[0]                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 425        ; 8        ; HEX0[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 395        ; 7        ; GPIO[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 410        ; 7        ; GPIO[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 378        ; 7        ; GPIO[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 389        ; 7        ; GPIO[19]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 390        ; 7        ; VGA_G[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 360        ; 7        ; GPIO[23]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 355        ; 7        ; GPIO[21]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 347        ; 7        ; VGA_B[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ; 344        ; 7        ; VGA_BLANK_N                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F26      ; 342        ; 6        ; LEDG[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 341        ; 6        ; LEDG[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 336        ; 6        ; HSMC_TX_D_P[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F29      ; 335        ; 6        ; HSMC_TX_D_N[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 317        ; 6        ; HSMC_TX_D_P[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; HSMC_CLKOUT0                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 502        ; 8        ; HEX2[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 504        ; 8        ; HEX2[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; HEX1[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 464        ; 8        ; HEX0[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 453        ; 8        ; HEX1[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 429        ; 8        ; HEX1[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 430        ; 8        ; HEX1[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 426        ; 8        ; ENET_RX_COL                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 409        ; 7        ; GPIO[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 396        ; 7        ; TD_DATA[5]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 411        ; 7        ; TD_DATA[4]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; GPIO[22]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 359        ; 7        ; I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 361        ; 7        ; GPIO[24]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 356        ; 7        ; GPIO[26]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 351        ; 7        ; GPIO[25]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G25      ; 343        ; 7        ; VGA_B[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G26      ; 340        ; 6        ; HSMC_RX_D_P[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 339        ; 6        ; HSMC_RX_D_N[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 319        ; 6        ; HSMC_RX_D_P[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 318        ; 6        ; HSMC_RX_D_N[1]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 303        ; 6        ; HSMC_TX_D_N[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; UART_TXD                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H25      ; 331        ; 6        ; SW[17]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; HSMC_RX_D_N[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 326        ; 6        ; HSMC_TX_D_N[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; HSMC_TX_D_P[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; HEX1[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; LEDG[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 322        ; 6        ; SW[14]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 334        ; 6        ; HSMC_RX_D_P[2]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 327        ; 6        ; HSMC_TX_D_P[0]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J29      ; 306        ; 6        ; HSMC_TX_D_P[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 305        ; 6        ; HSMC_TX_D_N[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; HSMC_CLKIN0                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; TD_DATA[7]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K18      ; 416        ; 7        ; TD_DATA[6]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K19      ; 417        ; 7        ; VGA_G[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; GPIO[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 353        ; 7        ; GPIO[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; LEDR[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 323        ; 6        ; SW[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 321        ; 6        ; HSMC_TX_D_P[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 320        ; 6        ; HSMC_TX_D_N[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 308        ; 6        ; HSMC_RX_D_P[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 307        ; 6        ; HSMC_RX_D_N[3]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 301        ; 6        ; HSMC_TX_D_N[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; ENET_RX_CLK                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; LEDR[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; HSMC_RX_D_P[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 311        ; 6        ; HSMC_RX_D_N[4]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; HSMC_TX_D_P[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; LEDR[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 313        ; 6        ; LEDR[17]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; LEDR[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 293        ; 6        ; SW[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 300        ; 6        ; HSMC_RX_D_P[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 299        ; 6        ; HSMC_RX_D_N[5]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M29      ; 296        ; 6        ; HSMC_RX_D_P[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 295        ; 6        ; HSMC_RX_D_N[12]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; LEDR[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; LEDR[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 294        ; 6        ; SW[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 286        ; 6        ; SW[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ; 292        ; 6        ; HSMC_TX_D_P[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N28      ; 291        ; 6        ; HSMC_TX_D_N[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 288        ; 6        ; HSMC_RX_D_P[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 287        ; 6        ; HSMC_RX_D_N[6]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; LEDR[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; LEDR[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; HSMC_RX_D_P[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 284        ; 6        ; HSMC_RX_D_N[7]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; SW[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; LEDR[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 279        ; 6        ; LEDR[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 278        ; 6        ; SW[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 281        ; 6        ; HSMC_RX_D_P[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 280        ; 6        ; HSMC_RX_D_N[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 276        ; 6        ; SW[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 283        ; 6        ; SW[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; LEDR[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; LEDR[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 268        ; 5        ; LEDR[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 255        ; 5        ; HSMC_TX_D_N[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 271        ; 5        ; LEDR[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 270        ; 5        ; LEDR[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T28      ; 277        ; 6        ; SW[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 275        ; 6        ; HSMC_CLKIN_P2                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ; 274        ; 6        ; HSMC_CLKIN_N2                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; SW[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; HSMC_TX_D_P[8]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; HSMC_RX_D_P[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 265        ; 5        ; HSMC_RX_D_N[9]                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; SW[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; CLOCK3_50                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; SW[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; HSMC_TX_D_P[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 253        ; 5        ; HSMC_TX_D_N[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 264        ; 5        ; LEDR[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 263        ; 5        ; SW[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V29      ; 273        ; 5        ; HSMC_CLKIN_P1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V30      ; 272        ; 5        ; HSMC_CLKIN_N1                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; LEDR[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 257        ; 5        ; LEDG[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 260        ; 5        ; HSMC_RX_D_P[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 259        ; 5        ; HSMC_RX_D_N[10]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 262        ; 5        ; HSMC_RX_D_P[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 261        ; 5        ; HSMC_RX_D_N[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; FS_ADDR[25]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 153        ; 4        ; FS_DQ[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ; 164        ; 4        ; FS_DQ[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 191        ; 4        ; FS_ADDR[8]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y21      ; 192        ; 4        ; GPIO[35]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y22      ; 234        ; 5        ; LEDG[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; LEDG[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; HSMC_RX_D_N[13]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 245        ; 5        ; HSMC_CLKOUT_N2                                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; HSMC_TX_D_N[11]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                         ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+
; Name                          ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u6|sdram_pll1|altpll_component|auto_generated|pll1                                                  ;
; PLL type                      ; GPLL                                                                                                ;
; PLL mode                      ; Normal                                                                                              ;
; Compensate clock              ; clock0                                                                                              ;
; Compensated input/output pins ; --                                                                                                  ;
; Switchover type               ; --                                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                                            ;
; Input frequency 1             ; --                                                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                            ;
; Nominal VCO frequency         ; 699.8 MHz                                                                                           ;
; VCO post scale K counter      ; 2                                                                                                   ;
; VCO frequency control         ; Auto                                                                                                ;
; VCO phase shift step          ; 178 ps                                                                                              ;
; VCO multiply                  ; --                                                                                                  ;
; VCO divide                    ; --                                                                                                  ;
; DPA multiply                  ; --                                                                                                  ;
; DPA divide                    ; --                                                                                                  ;
; DPA divider counter value     ; 1                                                                                                   ;
; Freq min lock                 ; 21.43 MHz                                                                                           ;
; Freq max lock                 ; 57.14 MHz                                                                                           ;
; M VCO Tap                     ; 2                                                                                                   ;
; M Initial                     ; 2                                                                                                   ;
; M value                       ; 14                                                                                                  ;
; N value                       ; 1                                                                                                   ;
; Charge pump current           ; setting 1                                                                                           ;
; Loop filter resistance        ; setting 27                                                                                          ;
; Loop filter capacitance       ; setting 0                                                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                  ;
; Bandwidth type                ; Medium                                                                                              ;
; Real time reconfigurable      ; Off                                                                                                 ;
; Scan chain MIF file           ; --                                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                                 ;
; PLL location                  ; PLL_1                                                                                               ;
; Inclk0 signal                 ; CLOCK3_50                                                                                           ;
; Inclk1 signal                 ; --                                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                                       ;
; Inclk1 signal type            ; --                                                                                                  ;
+-------------------------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+-------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 6.43 (178 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 2       ; 2       ; u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0] ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -64 (-1786 ps) ; 6.43 (178 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2i_150_TV                                                                                            ; 2427 (47)   ; 1600 (0)                  ; 0 (0)         ; 106464      ; 16   ; 18           ; 0       ; 9         ; 0         ; 459  ; 0            ; 827 (47)     ; 580 (0)           ; 1020 (0)         ; |DE2i_150_TV                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |DIV:u5|                                                                                             ; 64 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (0)       ; 3 (0)             ; 7 (0)            ; |DE2i_150_TV|DIV:u5                                                                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_divide:LPM_DIVIDE_component|                                                                 ; 64 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (0)       ; 3 (0)             ; 7 (0)            ; |DE2i_150_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                                                                                                               ;              ;
;          |lpm_divide_pet:auto_generated|                                                                ; 64 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (0)       ; 3 (0)             ; 7 (0)            ; |DE2i_150_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;             |sign_div_unsign_3li:divider|                                                               ; 64 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (0)       ; 3 (0)             ; 7 (0)            ; |DE2i_150_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider                                                                                                                                                                                                                                     ;              ;
;                |alt_u_div_5ag:divider|                                                                  ; 64 (64)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 3 (3)             ; 7 (7)            ; |DE2i_150_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider                                                                                                                                                                                                               ;              ;
;    |I2C_AV_Config:u1|                                                                                   ; 126 (72)    ; 71 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (29)      ; 8 (0)             ; 63 (43)          ; |DE2i_150_TV|I2C_AV_Config:u1                                                                                                                                                                                                                                                                                                                     ;              ;
;       |I2C_Controller:u0|                                                                               ; 54 (54)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 8 (8)             ; 20 (20)          ; |DE2i_150_TV|I2C_AV_Config:u1|I2C_Controller:u0                                                                                                                                                                                                                                                                                                   ;              ;
;    |ITU_656_Decoder:u4|                                                                                 ; 98 (98)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 48 (48)           ; 32 (32)          ; |DE2i_150_TV|ITU_656_Decoder:u4                                                                                                                                                                                                                                                                                                                   ;              ;
;    |Line_Buffer:u10|                                                                                    ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u10                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altshift_taps:ALTSHIFT_TAPS_component|                                                           ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                                                ;              ;
;          |shift_taps_bi01:auto_generated|                                                               ; 28 (1)      ; 21 (1)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram_hbd1:altsyncram2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2                                                                                                                                                                                                                     ;              ;
;             |cntr_jhh:cntr3|                                                                            ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3                                                                                                                                                                                                                                  ;              ;
;             |cntr_t1g:cntr1|                                                                            ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1                                                                                                                                                                                                                                  ;              ;
;                |cmpr_1mc:cmpr6|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cmpr_1mc:cmpr6                                                                                                                                                                                                                   ;              ;
;    |Line_Buffer:u11|                                                                                    ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u11                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altshift_taps:ALTSHIFT_TAPS_component|                                                           ; 28 (0)      ; 21 (0)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                                                ;              ;
;          |shift_taps_bi01:auto_generated|                                                               ; 28 (1)      ; 21 (1)                    ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 20 (0)           ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram_hbd1:altsyncram2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10208       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2                                                                                                                                                                                                                     ;              ;
;             |cntr_jhh:cntr3|                                                                            ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3                                                                                                                                                                                                                                  ;              ;
;             |cntr_t1g:cntr1|                                                                            ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1                                                                                                                                                                                                                                  ;              ;
;                |cmpr_1mc:cmpr6|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cmpr_1mc:cmpr6                                                                                                                                                                                                                   ;              ;
;    |Reset_Delay:u3|                                                                                     ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE2i_150_TV|Reset_Delay:u3                                                                                                                                                                                                                                                                                                                       ;              ;
;    |SEG7_LUT_8:u0|                                                                                      ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0                                                                                                                                                                                                                                                                                                                        ;              ;
;       |SEG7_LUT:u0|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u1|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u2|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u3|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                            ;              ;
;       |SEG7_LUT:u4|                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|SEG7_LUT_8:u0|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                            ;              ;
;    |Sdram_Control_4Port:u6|                                                                             ; 824 (269)   ; 572 (123)                 ; 0 (0)         ; 24608       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 252 (146)    ; 205 (20)          ; 367 (103)        ; |DE2i_150_TV|Sdram_Control_4Port:u6                                                                                                                                                                                                                                                                                                               ;              ;
;       |Sdram_PLL:sdram_pll1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1                                                                                                                                                                                                                                                                                          ;              ;
;          |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component                                                                                                                                                                                                                                                                  ;              ;
;             |altpll_eoe2:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated                                                                                                                                                                                                                                       ;              ;
;       |Sdram_RD_FIFO:read_fifo1|                                                                        ; 136 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 54 (0)            ; 62 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1                                                                                                                                                                                                                                                                                      ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 136 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (0)       ; 54 (0)            ; 62 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                              ;              ;
;             |dcfifo_dmq1:auto_generated|                                                                ; 136 (42)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (6)       ; 54 (23)           ; 62 (8)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated                                                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                                                                                                                                                                   ;              ;
;                |a_graycounter_roc:wrptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p                                                                                                                                                                                                       ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 15 (15)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                                                                                                                                                       ;              ;
;                |alt_synch_pipe_qld:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp                                                                                                                                                                                                        ;              ;
;                   |dffpipe_pe9:dffpipe13|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                  ;              ;
;                |alt_synch_pipe_rld:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp                                                                                                                                                                                                        ;              ;
;                   |dffpipe_qe9:dffpipe16|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                  ;              ;
;                |altsyncram_lj51:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram                                                                                                                                                                                                          ;              ;
;                |cmpr_hb6:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:rdempty_eq_comp                                                                                                                                                                                                          ;              ;
;                |cmpr_hb6:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:wrfull_eq_comp                                                                                                                                                                                                           ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                ;              ;
;       |Sdram_RD_FIFO:read_fifo2|                                                                        ; 137 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 55 (0)            ; 61 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2                                                                                                                                                                                                                                                                                      ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 137 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 55 (0)            ; 61 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                              ;              ;
;             |dcfifo_dmq1:auto_generated|                                                                ; 137 (42)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (6)       ; 55 (23)           ; 61 (8)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated                                                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_0mb:wrptr_g_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_0mb:ws_dgrp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin                                                                                                                                                                                                   ;              ;
;                |a_graycounter_roc:wrptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p                                                                                                                                                                                                       ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 15 (15)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                                                                                                                                                       ;              ;
;                |alt_synch_pipe_qld:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp                                                                                                                                                                                                        ;              ;
;                   |dffpipe_pe9:dffpipe13|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                  ;              ;
;                |alt_synch_pipe_rld:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp                                                                                                                                                                                                        ;              ;
;                   |dffpipe_qe9:dffpipe16|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                  ;              ;
;                |altsyncram_lj51:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram                                                                                                                                                                                                          ;              ;
;                |cmpr_hb6:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:rdempty_eq_comp                                                                                                                                                                                                          ;              ;
;                |cmpr_hb6:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:wrfull_eq_comp                                                                                                                                                                                                           ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                ;              ;
;       |Sdram_WR_FIFO:write_fifo1|                                                                       ; 137 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 54 (0)            ; 62 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1                                                                                                                                                                                                                                                                                     ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 137 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 54 (0)            ; 62 (0)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ;              ;
;             |dcfifo_dmq1:auto_generated|                                                                ; 137 (42)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (10)      ; 54 (22)           ; 62 (5)           ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated                                                                                                                                                                                                                                  ;              ;
;                |a_gray2bin_0mb:rdptr_g_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rdptr_g_gray2bin                                                                                                                                                                                                  ;              ;
;                |a_gray2bin_0mb:rs_dgwp_gray2bin|                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rs_dgwp_gray2bin                                                                                                                                                                                                  ;              ;
;                |a_graycounter_roc:wrptr_g1p|                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p                                                                                                                                                                                                      ;              ;
;                |a_graycounter_va7:rdptr_g1p|                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p                                                                                                                                                                                                      ;              ;
;                |alt_synch_pipe_qld:rs_dgwp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp                                                                                                                                                                                                       ;              ;
;                   |dffpipe_pe9:dffpipe13|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                 ;              ;
;                |alt_synch_pipe_rld:ws_dgrp|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp                                                                                                                                                                                                       ;              ;
;                   |dffpipe_qe9:dffpipe16|                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                 ;              ;
;                |altsyncram_lj51:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram                                                                                                                                                                                                         ;              ;
;                |cmpr_hb6:rdempty_eq_comp|                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:rdempty_eq_comp                                                                                                                                                                                                         ;              ;
;                |cmpr_hb6:wrfull_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:wrfull_eq_comp                                                                                                                                                                                                          ;              ;
;                |dffpipe_oe9:rs_brp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                               ;              ;
;                |dffpipe_oe9:rs_bwp|                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                               ;              ;
;       |Sdram_WR_FIFO:write_fifo2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2                                                                                                                                                                                                                                                                                     ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ;              ;
;             |dcfifo_dmq1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_lj51:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram                                                                                                                                                                                                         ;              ;
;       |command:command1|                                                                                ; 66 (66)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 7 (7)             ; 40 (40)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|command:command1                                                                                                                                                                                                                                                                                              ;              ;
;       |control_interface:control1|                                                                      ; 79 (79)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 15 (15)           ; 39 (39)          ; |DE2i_150_TV|Sdram_Control_4Port:u6|control_interface:control1                                                                                                                                                                                                                                                                                    ;              ;
;    |TD_Detect:u2|                                                                                       ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 11 (11)          ; |DE2i_150_TV|TD_Detect:u2                                                                                                                                                                                                                                                                                                                         ;              ;
;    |VGA_Ctrl:u9|                                                                                        ; 72 (72)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 24 (24)          ; |DE2i_150_TV|VGA_Ctrl:u9                                                                                                                                                                                                                                                                                                                          ;              ;
;    |YCbCr2RGB:u8|                                                                                       ; 293 (131)   ; 158 (78)                  ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0         ; 0    ; 0            ; 135 (53)     ; 18 (18)           ; 140 (60)         ; |DE2i_150_TV|YCbCr2RGB:u8                                                                                                                                                                                                                                                                                                                         ;              ;
;       |MAC_3:u0|                                                                                        ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0                                                                                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:ALTMULT_ADD_component|                                                            ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                              ;              ;
;             |mult_add_gn74:auto_generated|                                                              ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated                                                                                                                                                                                                                                                 ;              ;
;                |ded_mult_4k91:ded_mult1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult2|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult3|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3                                                                                                                                                                                                                         ;              ;
;       |MAC_3:u1|                                                                                        ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1                                                                                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:ALTMULT_ADD_component|                                                            ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                              ;              ;
;             |mult_add_gn74:auto_generated|                                                              ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 26 (26)          ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated                                                                                                                                                                                                                                                 ;              ;
;                |ded_mult_4k91:ded_mult1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult2|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult3|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3                                                                                                                                                                                                                         ;              ;
;       |MAC_3:u2|                                                                                        ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2                                                                                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:ALTMULT_ADD_component|                                                            ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component                                                                                                                                                                                                                                                                              ;              ;
;             |mult_add_gn74:auto_generated|                                                              ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated                                                                                                                                                                                                                                                 ;              ;
;                |ded_mult_4k91:ded_mult1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult2|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2                                                                                                                                                                                                                         ;              ;
;                |ded_mult_4k91:ded_mult3|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3                                                                                                                                                                                                                         ;              ;
;    |YUV422_to_444:u7|                                                                                   ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |DE2i_150_TV|YUV422_to_444:u7                                                                                                                                                                                                                                                                                                                     ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 162 (1)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (1)       ; 19 (0)            ; 75 (0)           ; |DE2i_150_TV|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 161 (120)   ; 94 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (54)      ; 19 (16)           ; 75 (50)          ; |DE2i_150_TV|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |DE2i_150_TV|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |DE2i_150_TV|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 577 (31)    ; 486 (30)                  ; 0 (0)         ; 61440       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 91 (1)       ; 258 (30)          ; 228 (0)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 546 (0)     ; 456 (0)                   ; 0 (0)         ; 61440       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (0)       ; 228 (0)           ; 228 (0)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 546 (109)   ; 456 (96)                  ; 0 (0)         ; 61440       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 90 (13)      ; 228 (88)          ; 228 (6)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 51 (51)           ; 26 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                   |decode_73g:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                             ;              ;
;                |lpm_mux:mux|                                                                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                   |mux_n0d:auto_generated|                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_n0d:auto_generated                                                                                                                        ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61440       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;                |altsyncram_u424:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61440       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated                                                                                                                                           ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 113 (113)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (43)      ; 18 (18)           ; 52 (52)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;             |sld_ela_control:ela_control|                                                               ; 96 (1)      ; 91 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 59 (0)            ; 32 (1)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (0)            ; 30 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 16 (6)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (0)            ; 1 (1)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 103 (10)    ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 87 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                   |cntr_8ki:auto_generated|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated                                                       ;              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                   |cntr_gdj:auto_generated|                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated                                                                                ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                   |cntr_aki:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated                                                                      ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                   |cntr_s6j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                         ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |DE2i_150_TV|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SCLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_GTX_CLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_INT_N      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_LINK100    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_MDC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RST_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_COL     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_CRS     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_DATA[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_DATA[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_DATA[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_DATA[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_DV      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_RX_ER      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_CLK     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_EN      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENET_TX_ER      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_CE_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_OE_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RY           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FL_WE_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_WP_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FL_RESET_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[22]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[23]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[24]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[25]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS_ADDR[26]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT1   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_SCLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN0     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_N1   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_N2   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P1   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKIN_P2   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_I2C_SCLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IRDA_RXD        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_CLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_WP_N         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKIN       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SMA_CLKOUT      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_ADSC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_ADSP_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_ADV_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_GW_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_OE_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_WE_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM0_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM1_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TD_RESET_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EEP_I2C_SDAT    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ENET_MDIO       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[8]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[9]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[10]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[11]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[12]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[13]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[14]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[15]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[16]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[17]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[18]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[19]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[20]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[21]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[22]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[23]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[24]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[25]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[26]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[27]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[28]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[29]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[30]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FS_DQ[31]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[27]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[34]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[35]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_SDAT   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_N1  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_N2  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P1  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_CLKOUT_P2  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_D[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_I2C_SDAT   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_N[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_RX_D_P[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_N[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; HSMC_TX_D_P[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_BE[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_BE[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_BE[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SSRAM_BE[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]      ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[1]      ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[2]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]      ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[6]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]      ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]     ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]     ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[12]     ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[13]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]     ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]     ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[16]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; FAN_CTRL        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT        ; Bidir    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; SD_DAT[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]           ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]           ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[5]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[6]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[7]           ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[8]           ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[9]           ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[10]          ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[11]          ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[12]          ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[13]          ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; SW[14]          ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[15]          ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]          ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]          ; Input    ; --            ; (6) 1325 ps   ; --                    ; --  ; --   ;
; TD_CLK27        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; TD_HS           ; Input    ; (6) 1322 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; TD_VS           ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK3_50       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]          ; Input    ; (6) 1325 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; TD_DATA[0]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[1]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[2]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[3]      ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; TD_DATA[4]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[5]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[6]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
; TD_DATA[7]      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                          ;                   ;         ;
; ENET_INT_N                                                         ;                   ;         ;
; ENET_LINK100                                                       ;                   ;         ;
; ENET_RX_CLK                                                        ;                   ;         ;
; ENET_RX_COL                                                        ;                   ;         ;
; ENET_RX_CRS                                                        ;                   ;         ;
; ENET_RX_DATA[0]                                                    ;                   ;         ;
; ENET_RX_DATA[1]                                                    ;                   ;         ;
; ENET_RX_DATA[2]                                                    ;                   ;         ;
; ENET_RX_DATA[3]                                                    ;                   ;         ;
; ENET_RX_DV                                                         ;                   ;         ;
; ENET_RX_ER                                                         ;                   ;         ;
; ENET_TX_CLK                                                        ;                   ;         ;
; FL_RY                                                              ;                   ;         ;
; G_SENSOR_INT1                                                      ;                   ;         ;
; HSMC_CLKIN0                                                        ;                   ;         ;
; HSMC_CLKIN_N1                                                      ;                   ;         ;
; HSMC_CLKIN_N2                                                      ;                   ;         ;
; HSMC_CLKIN_P1                                                      ;                   ;         ;
; HSMC_CLKIN_P2                                                      ;                   ;         ;
; IRDA_RXD                                                           ;                   ;         ;
; KEY[1]                                                             ;                   ;         ;
; KEY[2]                                                             ;                   ;         ;
; KEY[3]                                                             ;                   ;         ;
; SD_WP_N                                                            ;                   ;         ;
; SMA_CLKIN                                                          ;                   ;         ;
; UART_CTS                                                           ;                   ;         ;
; UART_RXD                                                           ;                   ;         ;
; EEP_I2C_SDAT                                                       ;                   ;         ;
; ENET_MDIO                                                          ;                   ;         ;
; FS_DQ[0]                                                           ;                   ;         ;
; FS_DQ[1]                                                           ;                   ;         ;
; FS_DQ[2]                                                           ;                   ;         ;
; FS_DQ[3]                                                           ;                   ;         ;
; FS_DQ[4]                                                           ;                   ;         ;
; FS_DQ[5]                                                           ;                   ;         ;
; FS_DQ[6]                                                           ;                   ;         ;
; FS_DQ[7]                                                           ;                   ;         ;
; FS_DQ[8]                                                           ;                   ;         ;
; FS_DQ[9]                                                           ;                   ;         ;
; FS_DQ[10]                                                          ;                   ;         ;
; FS_DQ[11]                                                          ;                   ;         ;
; FS_DQ[12]                                                          ;                   ;         ;
; FS_DQ[13]                                                          ;                   ;         ;
; FS_DQ[14]                                                          ;                   ;         ;
; FS_DQ[15]                                                          ;                   ;         ;
; FS_DQ[16]                                                          ;                   ;         ;
; FS_DQ[17]                                                          ;                   ;         ;
; FS_DQ[18]                                                          ;                   ;         ;
; FS_DQ[19]                                                          ;                   ;         ;
; FS_DQ[20]                                                          ;                   ;         ;
; FS_DQ[21]                                                          ;                   ;         ;
; FS_DQ[22]                                                          ;                   ;         ;
; FS_DQ[23]                                                          ;                   ;         ;
; FS_DQ[24]                                                          ;                   ;         ;
; FS_DQ[25]                                                          ;                   ;         ;
; FS_DQ[26]                                                          ;                   ;         ;
; FS_DQ[27]                                                          ;                   ;         ;
; FS_DQ[28]                                                          ;                   ;         ;
; FS_DQ[29]                                                          ;                   ;         ;
; FS_DQ[30]                                                          ;                   ;         ;
; FS_DQ[31]                                                          ;                   ;         ;
; GPIO[0]                                                            ;                   ;         ;
; GPIO[1]                                                            ;                   ;         ;
; GPIO[2]                                                            ;                   ;         ;
; GPIO[3]                                                            ;                   ;         ;
; GPIO[4]                                                            ;                   ;         ;
; GPIO[5]                                                            ;                   ;         ;
; GPIO[6]                                                            ;                   ;         ;
; GPIO[7]                                                            ;                   ;         ;
; GPIO[8]                                                            ;                   ;         ;
; GPIO[9]                                                            ;                   ;         ;
; GPIO[10]                                                           ;                   ;         ;
; GPIO[11]                                                           ;                   ;         ;
; GPIO[12]                                                           ;                   ;         ;
; GPIO[13]                                                           ;                   ;         ;
; GPIO[14]                                                           ;                   ;         ;
; GPIO[15]                                                           ;                   ;         ;
; GPIO[16]                                                           ;                   ;         ;
; GPIO[17]                                                           ;                   ;         ;
; GPIO[18]                                                           ;                   ;         ;
; GPIO[19]                                                           ;                   ;         ;
; GPIO[20]                                                           ;                   ;         ;
; GPIO[21]                                                           ;                   ;         ;
; GPIO[22]                                                           ;                   ;         ;
; GPIO[23]                                                           ;                   ;         ;
; GPIO[24]                                                           ;                   ;         ;
; GPIO[25]                                                           ;                   ;         ;
; GPIO[26]                                                           ;                   ;         ;
; GPIO[27]                                                           ;                   ;         ;
; GPIO[28]                                                           ;                   ;         ;
; GPIO[29]                                                           ;                   ;         ;
; GPIO[30]                                                           ;                   ;         ;
; GPIO[31]                                                           ;                   ;         ;
; GPIO[32]                                                           ;                   ;         ;
; GPIO[33]                                                           ;                   ;         ;
; GPIO[34]                                                           ;                   ;         ;
; GPIO[35]                                                           ;                   ;         ;
; G_SENSOR_SDAT                                                      ;                   ;         ;
; HSMC_CLKOUT_N1                                                     ;                   ;         ;
; HSMC_CLKOUT_N2                                                     ;                   ;         ;
; HSMC_CLKOUT_P1                                                     ;                   ;         ;
; HSMC_CLKOUT_P2                                                     ;                   ;         ;
; HSMC_D[0]                                                          ;                   ;         ;
; HSMC_D[1]                                                          ;                   ;         ;
; HSMC_D[2]                                                          ;                   ;         ;
; HSMC_D[3]                                                          ;                   ;         ;
; HSMC_I2C_SDAT                                                      ;                   ;         ;
; HSMC_RX_D_N[0]                                                     ;                   ;         ;
; HSMC_RX_D_N[1]                                                     ;                   ;         ;
; HSMC_RX_D_N[2]                                                     ;                   ;         ;
; HSMC_RX_D_N[3]                                                     ;                   ;         ;
; HSMC_RX_D_N[4]                                                     ;                   ;         ;
; HSMC_RX_D_N[5]                                                     ;                   ;         ;
; HSMC_RX_D_N[6]                                                     ;                   ;         ;
; HSMC_RX_D_N[7]                                                     ;                   ;         ;
; HSMC_RX_D_N[8]                                                     ;                   ;         ;
; HSMC_RX_D_N[9]                                                     ;                   ;         ;
; HSMC_RX_D_N[10]                                                    ;                   ;         ;
; HSMC_RX_D_N[11]                                                    ;                   ;         ;
; HSMC_RX_D_N[12]                                                    ;                   ;         ;
; HSMC_RX_D_N[13]                                                    ;                   ;         ;
; HSMC_RX_D_N[14]                                                    ;                   ;         ;
; HSMC_RX_D_N[15]                                                    ;                   ;         ;
; HSMC_RX_D_N[16]                                                    ;                   ;         ;
; HSMC_RX_D_P[0]                                                     ;                   ;         ;
; HSMC_RX_D_P[1]                                                     ;                   ;         ;
; HSMC_RX_D_P[2]                                                     ;                   ;         ;
; HSMC_RX_D_P[3]                                                     ;                   ;         ;
; HSMC_RX_D_P[4]                                                     ;                   ;         ;
; HSMC_RX_D_P[5]                                                     ;                   ;         ;
; HSMC_RX_D_P[6]                                                     ;                   ;         ;
; HSMC_RX_D_P[7]                                                     ;                   ;         ;
; HSMC_RX_D_P[8]                                                     ;                   ;         ;
; HSMC_RX_D_P[9]                                                     ;                   ;         ;
; HSMC_RX_D_P[10]                                                    ;                   ;         ;
; HSMC_RX_D_P[11]                                                    ;                   ;         ;
; HSMC_RX_D_P[12]                                                    ;                   ;         ;
; HSMC_RX_D_P[13]                                                    ;                   ;         ;
; HSMC_RX_D_P[14]                                                    ;                   ;         ;
; HSMC_RX_D_P[15]                                                    ;                   ;         ;
; HSMC_RX_D_P[16]                                                    ;                   ;         ;
; HSMC_TX_D_N[0]                                                     ;                   ;         ;
; HSMC_TX_D_N[1]                                                     ;                   ;         ;
; HSMC_TX_D_N[2]                                                     ;                   ;         ;
; HSMC_TX_D_N[3]                                                     ;                   ;         ;
; HSMC_TX_D_N[4]                                                     ;                   ;         ;
; HSMC_TX_D_N[5]                                                     ;                   ;         ;
; HSMC_TX_D_N[6]                                                     ;                   ;         ;
; HSMC_TX_D_N[7]                                                     ;                   ;         ;
; HSMC_TX_D_N[8]                                                     ;                   ;         ;
; HSMC_TX_D_N[9]                                                     ;                   ;         ;
; HSMC_TX_D_N[10]                                                    ;                   ;         ;
; HSMC_TX_D_N[11]                                                    ;                   ;         ;
; HSMC_TX_D_N[12]                                                    ;                   ;         ;
; HSMC_TX_D_N[13]                                                    ;                   ;         ;
; HSMC_TX_D_N[14]                                                    ;                   ;         ;
; HSMC_TX_D_N[15]                                                    ;                   ;         ;
; HSMC_TX_D_N[16]                                                    ;                   ;         ;
; HSMC_TX_D_P[0]                                                     ;                   ;         ;
; HSMC_TX_D_P[1]                                                     ;                   ;         ;
; HSMC_TX_D_P[2]                                                     ;                   ;         ;
; HSMC_TX_D_P[3]                                                     ;                   ;         ;
; HSMC_TX_D_P[4]                                                     ;                   ;         ;
; HSMC_TX_D_P[5]                                                     ;                   ;         ;
; HSMC_TX_D_P[6]                                                     ;                   ;         ;
; HSMC_TX_D_P[7]                                                     ;                   ;         ;
; HSMC_TX_D_P[8]                                                     ;                   ;         ;
; HSMC_TX_D_P[9]                                                     ;                   ;         ;
; HSMC_TX_D_P[10]                                                    ;                   ;         ;
; HSMC_TX_D_P[11]                                                    ;                   ;         ;
; HSMC_TX_D_P[12]                                                    ;                   ;         ;
; HSMC_TX_D_P[13]                                                    ;                   ;         ;
; HSMC_TX_D_P[14]                                                    ;                   ;         ;
; HSMC_TX_D_P[15]                                                    ;                   ;         ;
; HSMC_TX_D_P[16]                                                    ;                   ;         ;
; LCD_DATA[0]                                                        ;                   ;         ;
; LCD_DATA[1]                                                        ;                   ;         ;
; LCD_DATA[2]                                                        ;                   ;         ;
; LCD_DATA[3]                                                        ;                   ;         ;
; LCD_DATA[4]                                                        ;                   ;         ;
; LCD_DATA[5]                                                        ;                   ;         ;
; LCD_DATA[6]                                                        ;                   ;         ;
; LCD_DATA[7]                                                        ;                   ;         ;
; SD_CMD                                                             ;                   ;         ;
; SSRAM_BE[0]                                                        ;                   ;         ;
; SSRAM_BE[1]                                                        ;                   ;         ;
; SSRAM_BE[2]                                                        ;                   ;         ;
; SSRAM_BE[3]                                                        ;                   ;         ;
; DRAM_DQ[0]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[0]                          ; 1                 ; 6       ;
; DRAM_DQ[1]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[1]~feeder                   ; 1                 ; 6       ;
; DRAM_DQ[2]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[2]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[3]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[3]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[4]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[4]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[5]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[5]~feeder                   ; 1                 ; 6       ;
; DRAM_DQ[6]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[7]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[8]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[9]                                                         ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[10]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[10]~feeder                  ; 1                 ; 6       ;
; DRAM_DQ[11]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]~feeder                  ; 1                 ; 6       ;
; DRAM_DQ[12]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]                         ; 1                 ; 6       ;
; DRAM_DQ[13]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]~feeder                  ; 0                 ; 6       ;
; DRAM_DQ[14]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]~feeder                  ; 0                 ; 6       ;
; DRAM_DQ[15]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[15]~feeder                  ; 1                 ; 6       ;
; DRAM_DQ[16]                                                        ;                   ;         ;
; DRAM_DQ[17]                                                        ;                   ;         ;
; DRAM_DQ[18]                                                        ;                   ;         ;
; DRAM_DQ[19]                                                        ;                   ;         ;
; DRAM_DQ[20]                                                        ;                   ;         ;
; DRAM_DQ[21]                                                        ;                   ;         ;
; DRAM_DQ[22]                                                        ;                   ;         ;
; DRAM_DQ[23]                                                        ;                   ;         ;
; DRAM_DQ[24]                                                        ;                   ;         ;
; DRAM_DQ[25]                                                        ;                   ;         ;
; DRAM_DQ[26]                                                        ;                   ;         ;
; DRAM_DQ[27]                                                        ;                   ;         ;
; DRAM_DQ[28]                                                        ;                   ;         ;
; DRAM_DQ[29]                                                        ;                   ;         ;
; DRAM_DQ[30]                                                        ;                   ;         ;
; DRAM_DQ[31]                                                        ;                   ;         ;
; FAN_CTRL                                                           ;                   ;         ;
; I2C_SDAT                                                           ;                   ;         ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|Selector4~0              ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2~2                   ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3~1                   ; 0                 ; 6       ;
; SD_DAT[0]                                                          ;                   ;         ;
; SD_DAT[1]                                                          ;                   ;         ;
; SD_DAT[2]                                                          ;                   ;         ;
; SD_DAT[3]                                                          ;                   ;         ;
; SW[0]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr0~0                         ; 0                 ; 6       ;
; SW[1]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr0~0                         ; 0                 ; 6       ;
; SW[2]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr0~0                         ; 0                 ; 6       ;
; SW[3]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u0|WideOr0~0                         ; 0                 ; 6       ;
; SW[4]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr0~0                         ; 1                 ; 6       ;
; SW[5]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr0~0                         ; 0                 ; 6       ;
; SW[6]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr0~0                         ; 0                 ; 6       ;
; SW[7]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u1|WideOr0~0                         ; 0                 ; 6       ;
; SW[8]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr0~0                         ; 1                 ; 6       ;
; SW[9]                                                              ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr0~0                         ; 1                 ; 6       ;
; SW[10]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr0~0                         ; 0                 ; 6       ;
; SW[11]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u2|WideOr0~0                         ; 1                 ; 6       ;
; SW[12]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr0~0                         ; 1                 ; 6       ;
; SW[13]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr6~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr5~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr4~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr3~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr2~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr1~0                         ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr0~0                         ; 1                 ; 6       ;
; SW[14]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr0~0                         ; 0                 ; 6       ;
; SW[15]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr6~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr5~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr4~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr3~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr2~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr1~0                         ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u3|WideOr0~0                         ; 0                 ; 6       ;
; SW[16]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~0                        ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~1                        ; 0                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~2                        ; 0                 ; 6       ;
;      - HEX4[4]~output                                              ; 0                 ; 6       ;
; SW[17]                                                             ;                   ;         ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~0                        ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~1                        ; 1                 ; 6       ;
;      - SEG7_LUT_8:u0|SEG7_LUT:u4|Decoder0~2                        ; 1                 ; 6       ;
;      - HEX4[6]~output                                              ; 1                 ; 6       ;
; TD_CLK27                                                           ;                   ;         ;
; TD_HS                                                              ;                   ;         ;
;      - TD_Detect:u2|Pre_VS                                         ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[2]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[6]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                 ; 1                 ; 0       ;
;      - TD_Detect:u2|NTSC                                           ; 1                 ; 0       ;
;      - TD_Detect:u2|PAL                                            ; 1                 ; 0       ;
;      - TD_Detect:u2|rellay_stable                                  ; 1                 ; 0       ;
;      - TD_Detect:u2|Pre_NTSC                                       ; 1                 ; 0       ;
;      - TD_Detect:u2|Pre_PAL                                        ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]~feeder ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]~feeder    ; 0                 ; 6       ;
; TD_VS                                                              ;                   ;         ;
;      - TD_Detect:u2|Pre_VS                                         ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[0]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[1]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[2]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[3]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[4]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[5]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[6]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[7]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Equal0~0                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[10]~feeder   ; 0                 ; 6       ;
; CLOCK3_50                                                          ;                   ;         ;
; KEY[0]                                                             ;                   ;         ;
;      - TD_Detect:u2|rellay_stable                                  ; 0                 ; 6       ;
;      - TD_Detect:u2|PAL                                            ; 0                 ; 6       ;
;      - TD_Detect:u2|NTSC                                           ; 0                 ; 6       ;
;      - TD_Detect:u2|Pre_VS                                         ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                              ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]            ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[0]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[1]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[2]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[3]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[4]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[5]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[6]                                 ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[7]                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[2]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[4]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[5]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[6]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[7]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[8]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[9]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[10]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[11]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[12]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[13]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[14]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[15]                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[1]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[1]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[2]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[3]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[4]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[5]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[0]                            ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SCLK                     ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_GO                                    ; 0                 ; 6       ;
;      - TD_Detect:u2|Pre_NTSC                                       ; 0                 ; 6       ;
;      - TD_Detect:u2|Pre_PAL                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|END                      ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0010                             ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0001                             ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO                      ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1                     ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2                     ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3                     ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0000                             ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD[15]~1                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_DATA[15]~0                            ; 0                 ; 6       ;
; CLOCK_50                                                           ;                   ;         ;
; TD_DATA[0]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|Window[0]~feeder                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[8]~feeder                          ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[0]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[0]~feeder                             ; 0                 ; 6       ;
; TD_DATA[1]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|Cb[1]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[1]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[9]~feeder                          ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[1]~feeder                         ; 0                 ; 6       ;
; TD_DATA[2]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[10]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[2]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[2]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[2]~feeder                             ; 0                 ; 6       ;
; TD_DATA[3]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[11]                                ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[3]                                ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[3]~feeder                             ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[3]~feeder                             ; 1                 ; 6       ;
; TD_DATA[4]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[12]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[4]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|SAV                                      ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[4]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[4]~feeder                             ; 0                 ; 6       ;
; TD_DATA[5]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|Cb[5]                                    ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[5]                                    ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|FVAL~0                                   ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[5]~feeder                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[13]~feeder                         ; 0                 ; 6       ;
; TD_DATA[6]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[14]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[6]                                    ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Field~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[6]~feeder                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[6]~feeder                             ; 0                 ; 6       ;
; TD_DATA[7]                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[15]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[7]                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[7]~feeder                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[7]~feeder                             ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location            ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK3_50                                                                                                                                                                                                                                                                                           ; PIN_V11             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                            ; PIN_AJ16            ; 323     ; Clock                                 ; yes    ; Global Clock         ; GCLK27           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                            ; PIN_AJ16            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[15]~1                                                                                                                                                                                                                                                         ; LCCOMB_X113_Y71_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~9                                                                                                                                                                                                                                                  ; LCCOMB_X115_Y71_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                                                                                                                                                       ; FF_X114_Y73_N5      ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                                                                                                                                                       ; FF_X114_Y73_N7      ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]~11                                                                                                                                                                                                                                                                    ; LCCOMB_X114_Y71_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                                                                                                                                                                                        ; LCCOMB_X57_Y1_N12   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                                                                                                                                                                                        ; LCCOMB_X114_Y73_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                      ; FF_X57_Y1_N9        ; 54      ; Clock                                 ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; I2C_AV_Config:u1|mI2C_DATA[15]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X114_Y71_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                                                                                                                                                                                            ; FF_X114_Y71_N25     ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                                                                                                                                                                                          ; FF_X53_Y35_N23      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[2]~20                                                                                                                                                                                                                                                                       ; LCCOMB_X53_Y34_N22  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                                                                                                                                                                                       ; LCCOMB_X53_Y32_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal0~7                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y34_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal1~3                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y32_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|SAV                                                                                                                                                                                                                                                                              ; LCCOMB_X53_Y34_N12  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                              ; PIN_AA26            ; 55      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                            ; LCCOMB_X82_Y57_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cout_actual                                                                                                                                                                                     ; LCCOMB_X80_Y57_N4   ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|dffe4                                                                                                                                                                                                          ; FF_X82_Y57_N29      ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                            ; LCCOMB_X79_Y57_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cout_actual                                                                                                                                                                                     ; LCCOMB_X80_Y55_N28  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|dffe4                                                                                                                                                                                                          ; FF_X80_Y57_N9       ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|Equal0~6                                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y35_N22  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                                                                                                                                                                                               ; FF_X56_Y4_N15       ; 33      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                                                                                                                                                                                               ; FF_X56_Y4_N15       ; 579     ; Async. clear, Latch enable            ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; Reset_Delay:u3|oRST_1                                                                                                                                                                                                                                                                               ; FF_X54_Y35_N21      ; 81      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_2                                                                                                                                                                                                                                                                               ; FF_X75_Y65_N7       ; 204     ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|CMD[1]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y28_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|LessThan5~0                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y34_N20  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|RD_MASK[1]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y32_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[0]                                                                                                                                                                                               ; PLL_1               ; 434     ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                    ; LCCOMB_X64_Y37_N18  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                    ; LCCOMB_X60_Y37_N12  ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                    ; LCCOMB_X66_Y34_N8   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                    ; LCCOMB_X61_Y34_N20  ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                   ; LCCOMB_X54_Y27_N28  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                   ; LCCOMB_X54_Y28_N30  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                                                                                                                                                          ; FF_X46_Y1_N25       ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[2]~1                                                                                                                                                                                                                                               ; LCCOMB_X58_Y27_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                          ; FF_X61_Y27_N7       ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                       ; LCCOMB_X61_Y27_N0   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                         ; LCCOMB_X62_Y27_N8   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|mLENGTH[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y32_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~14                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y32_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~14                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y31_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]~3                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y32_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                                                                                                                                                                            ; PIN_B15             ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                                                                                                                                                                            ; PIN_B15             ; 492     ; Clock                                 ; yes    ; Global Clock         ; GCLK23           ; --                        ;
; TD_Detect:u2|Equal0~0                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y70_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TD_Detect:u2|oTD_Stable                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y70_N16  ; 25      ; Async. clear                          ; yes    ; Global Clock         ; GCLK22           ; --                        ;
; TD_HS                                                                                                                                                                                                                                                                                               ; PIN_C28             ; 16      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; TD_VS                                                                                                                                                                                                                                                                                               ; PIN_E22             ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan2~1                                                                                                                                                                                                                                                                             ; LCCOMB_X84_Y57_N6   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan3~1                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y56_N0   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oCurrent_X[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X83_Y57_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oRequest~1                                                                                                                                                                                                                                                                              ; LCCOMB_X83_Y57_N30  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                                                 ; FF_X84_Y57_N31      ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y78_N0      ; 313     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X0_Y78_N0      ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X58_Y69_N11      ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X56_Y70_N18  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X56_Y70_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X55_Y71_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X56_Y70_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X56_Y70_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                       ; LCCOMB_X57_Y71_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; FF_X57_Y71_N21      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; FF_X57_Y71_N23      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; LCCOMB_X58_Y69_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                                                                                  ; LCCOMB_X55_Y69_N8   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                  ; LCCOMB_X55_Y69_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; LCCOMB_X57_Y71_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; LCCOMB_X55_Y69_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; LCCOMB_X56_Y69_N28  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; LCCOMB_X55_Y69_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X59_Y73_N29      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X54_Y69_N27      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X58_Y69_N5       ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X55_Y69_N11      ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X54_Y69_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X53_Y69_N5       ; 21      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X50_Y73_N6   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X50_Y73_N30  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X50_Y73_N17      ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X50_Y73_N0   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X57_Y72_N9       ; 208     ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X50_Y73_N10  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X50_Y73_N4   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X58_Y72_N30  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X57_Y72_N28  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[3]~0 ; LCCOMB_X56_Y73_N14  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X58_Y72_N8   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X58_Y71_N8   ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X57_Y72_N6   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~14                                                                                                                                                     ; LCCOMB_X54_Y71_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                 ; LCCOMB_X54_Y71_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X55_Y71_N22  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X55_Y71_N10  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                              ; PIN_AJ16           ; 323     ; 0                                    ; Global Clock         ; GCLK27           ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                        ; FF_X57_Y1_N9       ; 54      ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                 ; FF_X56_Y4_N15      ; 579     ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[0]                 ; PLL_1              ; 434     ; 24                                   ; Global Clock         ; GCLK28           ; --                        ;
; TD_CLK27                                                                                                              ; PIN_B15            ; 492     ; 204                                  ; Global Clock         ; GCLK23           ; --                        ;
; TD_Detect:u2|oTD_Stable                                                                                               ; LCCOMB_X57_Y70_N16 ; 25      ; 0                                    ; Global Clock         ; GCLK22           ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                   ; FF_X84_Y57_N31     ; 12      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y78_N0     ; 313     ; 7                                    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X57_Y72_N9      ; 208     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Reset_Delay:u3|oRST_2                                                                                                                                                                                                                                                                               ; 204     ;
; Reset_Delay:u3|oRST_1                                                                                                                                                                                                                                                                               ; 81      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 71      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 56      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                        ; 55      ;
; ~GND                                                                                                                                                                                                                                                                                                ; 51      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 37      ;
; TD_Detect:u2|NTSC                                                                                                                                                                                                                                                                                   ; 35      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; 32      ;
; Reset_Delay:u3|oRST_0                                                                                                                                                                                                                                                                               ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 30      ;
; VGA_Ctrl:u9|oRequest~1                                                                                                                                                                                                                                                                              ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                   ; 28      ;
; VGA_Ctrl:u9|LessThan5~2                                                                                                                                                                                                                                                                             ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 26      ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                          ; 26      ;
; I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                                                                                                                                                       ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                               ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                               ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 25      ;
; I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                                                                                                                                                       ; 25      ;
; I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                                                                                                                                                       ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                                                                                                                                                                                       ; 23      ;
; Reset_Delay:u3|Equal0~6                                                                                                                                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u6|WR_MASK[0]                                                                                                                                                                                                                                                                   ; 23      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                 ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 21      ;
; I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                                                                                                                                                       ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 20      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                    ; 20      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                    ; 20      ;
; ITU_656_Decoder:u4|SAV                                                                                                                                                                                                                                                                              ; 20      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                    ; 20      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                    ; 20      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_rdreq~0                                                                                                                                                                                   ; 20      ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                                                                                                                                                                                          ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 19      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|valid_wrreq~0                                                                                                                                                                                   ; 19      ;
; VGA_Ctrl:u9|V_Cont[0]                                                                                                                                                                                                                                                                               ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 18      ;
; ITU_656_Decoder:u4|Cont[2]~20                                                                                                                                                                                                                                                                       ; 18      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                                                     ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 17      ;
; Sdram_Control_4Port:u6|mLENGTH[7]~2                                                                                                                                                                                                                                                                 ; 17      ;
; Sdram_Control_4Port:u6|LessThan5~0                                                                                                                                                                                                                                                                  ; 17      ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                                                                                                                                                                                        ; 17      ;
; Sdram_Control_4Port:u6|Equal0~1                                                                                                                                                                                                                                                                     ; 17      ;
; VGA_Ctrl:u9|oCurrent_X[0]~0                                                                                                                                                                                                                                                                         ; 17      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                                                                                    ; 17      ;
; TD_HS~input                                                                                                                                                                                                                                                                                         ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 16      ;
; I2C_AV_Config:u1|mI2C_DATA[15]~0                                                                                                                                                                                                                                                                    ; 16      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~14                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~12                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]~3                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]~2                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~14                                                                                                                                                                                                                                                             ; 16      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[15]~1                                                                                                                                                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                           ; 15      ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                       ; 15      ;
; Sdram_Control_4Port:u6|LessThan6~0                                                                                                                                                                                                                                                                  ; 15      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                                                                                    ; 15      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                              ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 14      ;
; Sdram_Control_4Port:u6|Equal6~0                                                                                                                                                                                                                                                                     ; 14      ;
; Sdram_Control_4Port:u6|command:command1|do_writea                                                                                                                                                                                                                                                   ; 14      ;
; Sdram_Control_4Port:u6|command:command1|do_reada                                                                                                                                                                                                                                                    ; 14      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                    ; 14      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~latch                                                                                                                                                                                                                                                           ; 13      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                                                                                                                                                                                ; 13      ;
; VGA_Ctrl:u9|LessThan4~1                                                                                                                                                                                                                                                                             ; 13      ;
; TD_VS~input                                                                                                                                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]~1                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 12      ;
; Sdram_Control_4Port:u6|command:command1|rw_flag~0                                                                                                                                                                                                                                                   ; 12      ;
; VGA_Ctrl:u9|LessThan2~1                                                                                                                                                                                                                                                                             ; 12      ;
; VGA_Ctrl:u9|LessThan3~1                                                                                                                                                                                                                                                                             ; 12      ;
; Sdram_Control_4Port:u6|ST[0]                                                                                                                                                                                                                                                                        ; 12      ;
; ITU_656_Decoder:u4|Cont[1]                                                                                                                                                                                                                                                                          ; 12      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]~latch                                                                                                                                                                                                                                                          ; 11      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~13                                                                                                                                                                                                                                                             ; 11      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~12                                                                                                                                                                                                                                                             ; 11      ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                                                                                                                                                                ; 11      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                                                                                    ; 11      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                    ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                        ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                        ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 10      ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                            ; 10      ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_jhh:cntr3|counter_reg_bit[9]~0                                                                                                                                                                            ; 10      ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cout_actual                                                                                                                                                                                     ; 10      ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|cout_actual                                                                                                                                                                                     ; 10      ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFDenominator[1]                                                                                                                                                            ; 10      ;
; Sdram_Control_4Port:u6|command:command1|always0~5                                                                                                                                                                                                                                                   ; 10      ;
; Sdram_Control_4Port:u6|ST[1]~3                                                                                                                                                                                                                                                                      ; 10      ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_8~10                                                                                                                                                                      ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[11]                           ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[10]                           ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[9]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[8]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[7]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[6]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[5]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[4]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[3]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[2]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[1]                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_gdj:auto_generated|counter_reg_bit[0]                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 9       ;
; Sdram_Control_4Port:u6|ST[1]~15                                                                                                                                                                                                                                                                     ; 9       ;
; ITU_656_Decoder:u4|Equal1~3                                                                                                                                                                                                                                                                         ; 9       ;
; Sdram_Control_4Port:u6|command:command1|command_done                                                                                                                                                                                                                                                ; 9       ;
; Sdram_Control_4Port:u6|command:command1|always4~0                                                                                                                                                                                                                                                   ; 9       ;
; Sdram_Control_4Port:u6|command:command1|do_refresh                                                                                                                                                                                                                                                  ; 9       ;
; YCbCr2RGB:u8|X_OUT[19]                                                                                                                                                                                                                                                                              ; 9       ;
; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                                                                                                                                                                              ; 9       ;
; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                                                                                                                                                                              ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                                                                                           ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                                                                                           ; 8       ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                                                                                                                                                                                       ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                                                                                          ; 8       ;
; YCbCr2RGB:u8|oRed[6]~3                                                                                                                                                                                                                                                                              ; 8       ;
; YCbCr2RGB:u8|oGreen[3]~3                                                                                                                                                                                                                                                                            ; 8       ;
; YCbCr2RGB:u8|oBlue[3]~3                                                                                                                                                                                                                                                                             ; 8       ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                                                                                                                                                                                            ; 8       ;
; ITU_656_Decoder:u4|Cont[7]                                                                                                                                                                                                                                                                          ; 8       ;
; SW[15]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[14]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[13]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[12]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[11]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[10]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; SW[9]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[8]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[7]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[6]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[5]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[4]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[3]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[2]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[1]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; SW[0]~input                                                                                                                                                                                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a0                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a3                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a5                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a0                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a3                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a5                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a2                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a0                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a2                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a2                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[0]                                                                                                                                                                                                                                            ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a5                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a3                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a0                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                                                                                                                                                     ; 7       ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                                                                                                                                                                                        ; 7       ;
; Sdram_Control_4Port:u6|mRD                                                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u6|ST[2]                                                                                                                                                                                                                                                                        ; 7       ;
; Sdram_Control_4Port:u6|ST[1]                                                                                                                                                                                                                                                                        ; 7       ;
; ITU_656_Decoder:u4|Cont[9]                                                                                                                                                                                                                                                                          ; 7       ;
; ITU_656_Decoder:u4|Cont[10]                                                                                                                                                                                                                                                                         ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]                                                                                                                                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                                                                                                                                                                ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 6       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]~15                                                                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a1                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a4                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a6                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a1                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a4                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a6                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a3                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a5                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a1                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a0                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a3                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a5                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a0                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a3                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a5                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a6                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a4                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a1                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[2]                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[5]                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[2]                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[5]                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                                                                                                                                                           ; 6       ;
; Sdram_Control_4Port:u6|Equal4~0                                                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u6|Equal5~3                                                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u6|command:command1|SA[2]~30                                                                                                                                                                                                                                                    ; 6       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~9                                                                                                                                                                                                                                                  ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[9]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[8]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[7]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[6]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[5]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[4]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[3]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[2]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[1]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[9]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[8]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[7]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[6]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[5]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[4]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[3]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[2]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[1]                                                                                                                                                                              ; 6       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                                                                              ; 6       ;
; ITU_656_Decoder:u4|Cont[8]                                                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                                                                                                                                                    ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[14]                                                                                                                                                                                                                                    ; 6       ;
; TD_Detect:u2|Stable_Cont[4]                                                                                                                                                                                                                                                                         ; 6       ;
; TD_Detect:u2|Stable_Cont[3]                                                                                                                                                                                                                                                                         ; 6       ;
; TD_Detect:u2|Stable_Cont[2]                                                                                                                                                                                                                                                                         ; 6       ;
; TD_DATA[6]~input                                                                                                                                                                                                                                                                                    ; 5       ;
; TD_DATA[5]~input                                                                                                                                                                                                                                                                                    ; 5       ;
; TD_DATA[4]~input                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a4                                                                                                                                                          ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a7                                                                                                                                                          ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a6                                                                                                                                                          ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a1                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a4                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a6                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a7                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a1                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a4                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a6                                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a7                                                                                                                                                           ; 5       ;
; I2C_AV_Config:u1|LUT_INDEX[5]~11                                                                                                                                                                                                                                                                    ; 5       ;
; Sdram_Control_4Port:u6|PM_STOP                                                                                                                                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[1]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[4]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[8]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[9]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[7]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[1]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[4]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[8]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[9]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[7]                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[2]                                                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[5]                                                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[8]                                                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[9]                                                                                                                                                                                      ; 5       ;
; I2C_AV_Config:u1|I2C_Controller:u0|END                                                                                                                                                                                                                                                              ; 5       ;
; Sdram_Control_4Port:u6|Pre_RD                                                                                                                                                                                                                                                                       ; 5       ;
; Sdram_Control_4Port:u6|Read                                                                                                                                                                                                                                                                         ; 5       ;
; Sdram_Control_4Port:u6|Write                                                                                                                                                                                                                                                                        ; 5       ;
; Sdram_Control_4Port:u6|Equal5~2                                                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|ST[7]                                                                                                                                                                                                                                                                        ; 5       ;
; Sdram_Control_4Port:u6|Equal7~0                                                                                                                                                                                                                                                                     ; 5       ;
; TD_Detect:u2|PAL                                                                                                                                                                                                                                                                                    ; 5       ;
; ITU_656_Decoder:u4|Cont[6]                                                                                                                                                                                                                                                                          ; 5       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_7~10                                                                                                                                                                      ; 5       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_6~10                                                                                                                                                                      ; 5       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_5~10                                                                                                                                                                      ; 5       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_4~10                                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[3]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[5]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[4]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[8]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[7]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[6]                                                                                                                                                                                                                                     ; 5       ;
; TD_Detect:u2|Stable_Cont[7]                                                                                                                                                                                                                                                                         ; 5       ;
; TD_Detect:u2|Stable_Cont[6]                                                                                                                                                                                                                                                                         ; 5       ;
; TD_Detect:u2|Stable_Cont[5]                                                                                                                                                                                                                                                                         ; 5       ;
; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|V_Cont[5]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|V_Cont[4]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|V_Cont[3]                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Ctrl:u9|V_Cont[2]                                                                                                                                                                                                                                                                               ; 5       ;
; TD_DATA[7]~input                                                                                                                                                                                                                                                                                    ; 4       ;
; TD_DATA[3]~input                                                                                                                                                                                                                                                                                    ; 4       ;
; TD_DATA[2]~input                                                                                                                                                                                                                                                                                    ; 4       ;
; TD_DATA[1]~input                                                                                                                                                                                                                                                                                    ; 4       ;
; TD_DATA[0]~input                                                                                                                                                                                                                                                                                    ; 4       ;
; SW[17]~input                                                                                                                                                                                                                                                                                        ; 4       ;
; SW[16]~input                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~14                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[3]~0 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~4                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~9                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~0                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|parity6                                                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~0                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|parity6                                                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|parity9                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[15]~head_lut                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[12]~head_lut                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[12]~head_lut                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]~head_lut                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[10]~head_lut                                                                                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~0                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|parity9                                                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~0                                                                                                                                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|parity9                                                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~2                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|parity6                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[2]~1                                                                                                                                                                                                                                               ; 4       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                                                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[0]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[2]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin|xor3                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor3                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[3]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[5]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin|xor6                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor6                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[6]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[8]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[9]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[0]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[2]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin|xor3                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor3                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[3]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[5]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:ws_dgrp_gray2bin|xor6                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor6                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[6]                                                                                                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[8]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[9]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[1]                                                                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2]                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rdptr_g_gray2bin|xor3                                                                                                                                                            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rs_dgwp_gray2bin|xor3                                                                                                                                                            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[4]                                                                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[5]                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rdptr_g_gray2bin|xor6                                                                                                                                                            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:rs_dgwp_gray2bin|xor6                                                                                                                                                            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[7]                                                                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8]                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[9]                                                                                                                                     ; 4       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                              ; 4       ;
; I2C_AV_Config:u1|mSetup_ST.0001                                                                                                                                                                                                                                                                     ; 4       ;
; I2C_AV_Config:u1|mSetup_ST.0010                                                                                                                                                                                                                                                                     ; 4       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_3~10                                                                                                                                                                      ; 4       ;
; ITU_656_Decoder:u4|Cont[5]                                                                                                                                                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[13]                                                                                                                                                                                                                                    ; 4       ;
; Reset_Delay:u3|Cont[20]                                                                                                                                                                                                                                                                             ; 4       ;
; Reset_Delay:u3|Cont[21]                                                                                                                                                                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|op_2~16                                                                                                                                                                                          ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|op_2~14                                                                                                                                                                                          ; 4       ;
; TD_Detect:u2|Stable_Cont[1]                                                                                                                                                                                                                                                                         ; 4       ;
; TD_Detect:u2|Stable_Cont[0]                                                                                                                                                                                                                                                                         ; 4       ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                                                                                                                                                              ; 4       ;
; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                                                                                                                                                               ; 4       ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                                                                                                                                                               ; 4       ;
; VGA_Ctrl:u9|V_Cont[9]                                                                                                                                                                                                                                                                               ; 4       ;
; VGA_Ctrl:u9|V_Cont[10]                                                                                                                                                                                                                                                                              ; 4       ;
; I2C_SDAT~input                                                                                                                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~4                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[0]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[1]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[2]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[3]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[0]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[3]                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK~_wirecell                                                                                                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~1                                                                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~1                                                                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a8                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a9                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a8                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a9                                                                                                                                                           ; 3       ;
; I2C_AV_Config:u1|WideOr10~1                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|cntr_cout[5]~0                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~1                                                                                                                                                                 ; 3       ;
; YUV422_to_444:u7|mCr[7]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[6]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[5]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[4]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[3]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[2]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[1]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCr[0]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[7]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[6]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[5]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[4]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[3]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[2]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[1]                                                                                                                                                                                                                                                                             ; 3       ;
; YUV422_to_444:u7|mCb[0]                                                                                                                                                                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~head_lut                                                                                                                                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[7]~head_lut                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[7]~head_lut                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[10]~head_lut                                                                                                                                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~head_lut                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~1                                                                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~1                                                                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~head_lut                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~4                                                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a9                                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a8                                                                                                                                                          ; 3       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFNumerator[0]                                                                                                                                                              ; 3       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFNumerator[2]                                                                                                                                                              ; 3       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFNumerator[4]                                                                                                                                                              ; 3       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFNumerator[3]                                                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[7]                                                                                                                                                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                                                                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a8                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a9                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a8                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a9                                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~1                                                                                                                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan1~0                                                                                                                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[2]~0                                                                                                                                                                                                                                               ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a9                                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a8                                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[3]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[2]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[5]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[4]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[7]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[6]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[9]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[8]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[1]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[0]                                                                                                                                                                                      ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK1                                                                                                                                                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[1]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[4]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[1]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[4]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[0]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[1]                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[3]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[4]                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[6]                                                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[7]                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|RD_MASK[1]~4                                                                                                                                                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|command:command1|always0~0                                                                                                                                                                                                                                                   ; 3       ;
; Reset_Delay:u3|Cont[0]                                                                                                                                                                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u6|Equal7~1                                                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                                                                                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                                                                                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                                                                                                                                                           ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[15]~0                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u6|Equal0~0                                                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                                                                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|ST[3]                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control_4Port:u6|ST[4]                                                                                                                                                                                                                                                                        ; 3       ;
; TD_Detect:u2|rellay_stable                                                                                                                                                                                                                                                                          ; 3       ;
; TD_Detect:u2|Pre_VS                                                                                                                                                                                                                                                                                 ; 3       ;
; VGA_Ctrl:u9|oCurrent_Y[0]~0                                                                                                                                                                                                                                                                         ; 3       ;
; VGA_Ctrl:u9|LessThan5~1                                                                                                                                                                                                                                                                             ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SCLK                                                                                                                                                                                                                                                             ; 3       ;
; ITU_656_Decoder:u4|Cont[3]                                                                                                                                                                                                                                                                          ; 3       ;
; ITU_656_Decoder:u4|Cont[4]                                                                                                                                                                                                                                                                          ; 3       ;
; ITU_656_Decoder:u4|Cont[2]                                                                                                                                                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[7]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[6]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[5]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[4]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[3]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[2]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[1]                                                                                                                                                                                                                                                                              ; 3       ;
; YUV422_to_444:u7|mY[0]                                                                                                                                                                                                                                                                              ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[1]                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                                                                                                                                                     ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10~DATAOUT24                                                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|op_2~16                                                                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|op_2~14                                                                                                                                                                                          ; 3       ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|V_Cont[1]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|V_Cont[8]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|V_Cont[7]                                                                                                                                                                                                                                                                               ; 3       ;
; VGA_Ctrl:u9|V_Cont[6]                                                                                                                                                                                                                                                                               ; 3       ;
; CLOCK_50~input                                                                                                                                                                                                                                                                                      ; 2       ;
; TD_CLK27~input                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~7                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~1                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~0                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~22                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~20                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~18                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~16                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~14                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~12                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~10                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~8                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~6                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~4                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~2                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~0                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[12]                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[1]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_aki:auto_generated|counter_reg_bit[4]                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]~1                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                    ; 2       ;
; TD_Detect:u2|oTD_Stable~_wirecell                                                                                                                                                                                                                                                                   ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[36]~27                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[31]~26                                                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mWR_DONE~4                                                                                                                                                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[15]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[14]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[13]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[12]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[11]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[8]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[9]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[10]                                                                                                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[7]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[6]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[5]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[4]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[3]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[0]                                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[1]                                                                                                                                                                                                                                                                  ; 2       ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|dffe4                                                                                                                                                                                                          ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|ram_address_b[8]                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|ram_address_b[8]                                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[2]                                                                                                                                                                                                                                                                  ; 2       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|dffe4                                                                                                                                                                                                          ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~2                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~2                                                                                                                                                                  ; 2       ;
; mYCbCr_d[15]~15                                                                                                                                                                                                                                                                                     ; 2       ;
; mYCbCr_d[14]~14                                                                                                                                                                                                                                                                                     ; 2       ;
; mYCbCr_d[13]~13                                                                                                                                                                                                                                                                                     ; 2       ;
; mYCbCr_d[12]~12                                                                                                                                                                                                                                                                                     ; 2       ;
; mYCbCr_d[11]~11                                                                                                                                                                                                                                                                                     ; 2       ;
; mYCbCr_d[8]~10                                                                                                                                                                                                                                                                                      ; 2       ;
; mYCbCr_d[9]~9                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[10]~8                                                                                                                                                                                                                                                                                      ; 2       ;
; mYCbCr_d[7]~7                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[6]~6                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[5]~5                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[4]~4                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[3]~3                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[0]~2                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[1]~1                                                                                                                                                                                                                                                                                       ; 2       ;
; mYCbCr_d[2]~0                                                                                                                                                                                                                                                                                       ; 2       ;
; I2C_AV_Config:u1|WideOr13~0                                                                                                                                                                                                                                                                         ; 2       ;
; I2C_AV_Config:u1|Decoder0~0                                                                                                                                                                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~3                                                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~2                                                                                                                                                                 ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[17]~21                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|op_2~0                                                                                                                                                                       ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[16]~19                                                                                                                                                              ; 2       ;
; ITU_656_Decoder:u4|Equal0~7                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Field                                                                                                                                                                                                                                                                            ; 2       ;
; ITU_656_Decoder:u4|Equal1~4                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Equal1~2                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Equal0~6                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Window[0]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[1]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[2]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[3]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Equal0~5                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Window[4]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[5]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[6]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[7]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Equal0~4                                                                                                                                                                                                                                                                         ; 2       ;
; ITU_656_Decoder:u4|Window[8]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[9]                                                                                                                                                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Window[10]                                                                                                                                                                                                                                                                       ; 2       ;
; ITU_656_Decoder:u4|Window[11]                                                                                                                                                                                                                                                                       ; 2       ;
; ITU_656_Decoder:u4|Window[12]                                                                                                                                                                                                                                                                       ; 2       ;
; ITU_656_Decoder:u4|Window[13]                                                                                                                                                                                                                                                                       ; 2       ;
; ITU_656_Decoder:u4|Window[14]                                                                                                                                                                                                                                                                       ; 2       ;
; ITU_656_Decoder:u4|Window[15]                                                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[0]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[1]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[2]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[3]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[4]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[5]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[6]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[7]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[8]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[9]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~2                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[0]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[1]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[2]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[3]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[4]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[5]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[6]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[7]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[8]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|rdptr_g[9]                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|_~2                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~2                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|CMD[1]~0                                                                                                                                                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|_~5                                                                                                                                                                 ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[40]~17                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[42]~16                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[37]~15                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFNumerator[1]                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[35]~13                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[32]~12                                                                                                                                                              ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[26]~8                                                                                                                                                               ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|StageOut[27]~7                                                                                                                                                               ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFStage[0]                                                                                                                                                                  ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFStage[1]                                                                                                                                                                  ; 2       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_pet:auto_generated|sign_div_unsign_3li:divider|alt_u_div_5ag:divider|DFFStage[2]                                                                                                                                                                  ; 2       ;
; ITU_656_Decoder:u4|Start                                                                                                                                                                                                                                                                            ; 2       ;
; ITU_656_Decoder:u4|Active_Video                                                                                                                                                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|command:command1|always3~0                                                                                                                                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|always3~4                                                                                                                                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|always3~0                                                                                                                                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~2                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan1~2                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan1~1                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|PRECHARGE~0                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|CMD[1]                                                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|CMD[0]                                                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|ram_address_b[8]                                                                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:wrfull_eq_comp|aneb_result_wire[0]~5                                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|cmpr_hb6:wrfull_eq_comp|aneb_result_wire[0]~0                                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Data_Valid                                                                                                                                                                                                                                                                       ; 2       ;
; I2C_AV_Config:u1|mSetup_ST.0000                                                                                                                                                                                                                                                                     ; 2       ;
; I2C_AV_Config:u1|mSetup_ST~12                                                                                                                                                                                                                                                                       ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK3                                                                                                                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK2                                                                                                                                                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor8                                                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[0]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[3]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_gray2bin_0mb:wrptr_g_gray2bin|xor8                                                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[0]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[3]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_rld:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[0]                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[3]                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|alt_synch_pipe_qld:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6]                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                                                                                                                                                      ; 2       ;
; Reset_Delay:u3|Equal0~7                                                                                                                                                                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|command:command1|always0~2                                                                                                                                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|command:command1|always0~1                                                                                                                                                                                                                                                   ; 2       ;
; Reset_Delay:u3|Equal0~5                                                                                                                                                                                                                                                                             ; 2       ;
; Reset_Delay:u3|Equal0~0                                                                                                                                                                                                                                                                             ; 2       ;
; I2C_AV_Config:u1|WideOr10~0                                                                                                                                                                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|Equal8~0                                                                                                                                                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|Equal9~0                                                                                                                                                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|Read~0                                                                                                                                                                                                                                                                       ; 2       ;
; Sdram_Control_4Port:u6|Write~0                                                                                                                                                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|command:command1|do_initial                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|command:command1|CS_N~0                                                                                                                                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|command:command1|WE_N~0                                                                                                                                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|ST[1]~2                                                                                                                                                                                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|Pre_WR                                                                                                                                                                                                                                                                       ; 2       ;
; TD_Detect:u2|Equal0~0                                                                                                                                                                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SCLK~1                                                                                                                                                                                                                                                           ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|Selector1~0                                                                                                                                                                                                                                                      ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~8                                                                                                                                                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|DQM~0                                                                                                                                                                                                                                                                        ; 2       ;
; Sdram_Control_4Port:u6|Equal5~0                                                                                                                                                                                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|ST[5]                                                                                                                                                                                                                                                                        ; 2       ;
; Sdram_Control_4Port:u6|ST[6]                                                                                                                                                                                                                                                                        ; 2       ;
; Sdram_Control_4Port:u6|ST[8]                                                                                                                                                                                                                                                                        ; 2       ;
; Sdram_Control_4Port:u6|ST[9]                                                                                                                                                                                                                                                                        ; 2       ;
; VGA_Ctrl:u9|oVGA_VS                                                                                                                                                                                                                                                                                 ; 2       ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                                                 ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ALTSYNCRAM                                                                           ; M9K  ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208 ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2    ; None ; M9K_X81_Y57_N0, M9K_X81_Y56_N0                                                                                                 ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ALTSYNCRAM                                                                           ; M9K  ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208 ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2    ; None ; M9K_X81_Y54_N0, M9K_X81_Y55_N0                                                                                                 ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ALTSYNCRAM                                                                ; M9K  ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X65_Y37_N0                                                                                                                 ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ALTSYNCRAM                                                                ; M9K  ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X65_Y34_N0                                                                                                                 ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ALTSYNCRAM                                                               ; M9K  ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X52_Y27_N0                                                                                                                 ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ALTSYNCRAM                                                               ; M9K  ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1    ; None ; M9K_X52_Y26_N0                                                                                                                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 15           ; 4096         ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 61440 ; 4096                        ; 15                          ; 4096                        ; 15                          ; 61440               ; 8    ; None ; M9K_X52_Y74_N0, M9K_X52_Y73_N0, M9K_X65_Y73_N0, M9K_X52_Y71_N0, M9K_X52_Y72_N0, M9K_X52_Y70_N0, M9K_X65_Y72_N0, M9K_X65_Y70_N0 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 9           ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 9           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y64_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X74_Y64_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y63_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X74_Y63_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y62_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X74_Y62_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y67_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X74_Y67_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y68_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X74_Y68_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y66_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X74_Y66_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y69_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X74_Y69_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y70_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X74_Y70_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y65_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_gn74:auto_generated|ded_mult_4k91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X74_Y65_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Other Routing Usage Summary                                   ;
+-----------------------------------+---------------------------+
; Other Routing Resource Type       ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 3,242 / 445,464 ( < 1 % ) ;
; C16 interconnects                 ; 289 / 12,402 ( 2 % )      ;
; C4 interconnects                  ; 1,621 / 263,952 ( < 1 % ) ;
; Direct links                      ; 789 / 445,464 ( < 1 % )   ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )         ;
; Global clocks                     ; 9 / 30 ( 30 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 1,208 / 149,760 ( < 1 % ) ;
; R24 interconnects                 ; 255 / 12,690 ( 2 % )      ;
; R4 interconnects                  ; 1,925 / 370,260 ( < 1 % ) ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.39) ; Number of LABs  (Total = 213) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 11                            ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 1                             ;
; 6                                           ; 9                             ;
; 7                                           ; 6                             ;
; 8                                           ; 7                             ;
; 9                                           ; 6                             ;
; 10                                          ; 5                             ;
; 11                                          ; 7                             ;
; 12                                          ; 9                             ;
; 13                                          ; 16                            ;
; 14                                          ; 11                            ;
; 15                                          ; 6                             ;
; 16                                          ; 91                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 213) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 120                           ;
; 1 Clock                            ; 153                           ;
; 1 Clock enable                     ; 54                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 23                            ;
; 2 Clocks                           ; 26                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.94) ; Number of LABs  (Total = 213) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 14                            ;
; 3                                            ; 6                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 10                            ;
; 8                                            ; 5                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 11                            ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 10                            ;
; 25                                           ; 9                             ;
; 26                                           ; 6                             ;
; 27                                           ; 12                            ;
; 28                                           ; 9                             ;
; 29                                           ; 6                             ;
; 30                                           ; 16                            ;
; 31                                           ; 7                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.66) ; Number of LABs  (Total = 213) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 26                            ;
; 2                                               ; 16                            ;
; 3                                               ; 16                            ;
; 4                                               ; 15                            ;
; 5                                               ; 11                            ;
; 6                                               ; 14                            ;
; 7                                               ; 20                            ;
; 8                                               ; 12                            ;
; 9                                               ; 8                             ;
; 10                                              ; 10                            ;
; 11                                              ; 7                             ;
; 12                                              ; 7                             ;
; 13                                              ; 13                            ;
; 14                                              ; 9                             ;
; 15                                              ; 6                             ;
; 16                                              ; 17                            ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.63) ; Number of LABs  (Total = 213) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 12                            ;
; 3                                            ; 14                            ;
; 4                                            ; 11                            ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 15                            ;
; 8                                            ; 9                             ;
; 9                                            ; 6                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 18                            ;
; 15                                           ; 9                             ;
; 16                                           ; 15                            ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 459          ; 0            ; 459          ; 0            ; 0            ; 463       ; 459          ; 0            ; 463       ; 463       ; 0            ; 174          ; 0            ; 0            ; 259          ; 0            ; 174          ; 259          ; 0            ; 0            ; 183          ; 174          ; 0            ; 0            ; 0            ; 0            ; 0            ; 463       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 463          ; 4            ; 463          ; 463          ; 0         ; 4            ; 463          ; 0         ; 0         ; 463          ; 289          ; 463          ; 463          ; 204          ; 463          ; 289          ; 204          ; 463          ; 463          ; 280          ; 289          ; 463          ; 463          ; 463          ; 463          ; 463          ; 0         ; 463          ; 463          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_GTX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_INT_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_LINK100        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_MDC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RST_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_COL         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_CRS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DATA[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_DV          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_RX_ER          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_DATA[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_DATA[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_DATA[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_DATA[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_EN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_TX_ER          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_ADDR[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN0         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_N1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_N2       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_P1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_P2       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT0        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_ADSC_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_ADSP_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_ADV_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_GW_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_OE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM0_CE_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM1_CE_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EEP_I2C_SDAT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET_MDIO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FS_DQ[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_N1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_N2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_P1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_P2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_N[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_RX_D_P[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_N[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_TX_D_P[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_BE[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_BE[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_BE[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSRAM_BE[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_VS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 20 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; On                         ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; TD_CLK27        ; TD_CLK27             ; 2.1               ;
; CLOCK_50        ; CLOCK_50             ; 2.0               ;
; CLOCK_50        ; TD_CLK27             ; 1.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                         ; Destination Register                                                                                                                                                                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                  ; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a1~portb_address_reg0                                                                                        ; 0.314             ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                  ; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a1~porta_address_reg0                                                                                        ; 0.313             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a0~porta_address_reg0              ; 0.296             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a2~porta_datain_reg0               ; 0.244             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a9~porta_datain_reg0               ; 0.244             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a12~porta_datain_reg0              ; 0.244             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a13~porta_datain_reg0              ; 0.244             ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[1]                                                                                                                  ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a8~portb_address_reg0                                                                                        ; 0.239             ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[1]                                                                                                                  ; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a1~portb_address_reg0                                                                                        ; 0.239             ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[1]                                                                                                                  ; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a1~porta_address_reg0                                                                                        ; 0.236             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a2~porta_address_reg0              ; 0.220             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a2~porta_address_reg0              ; 0.220             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a2~porta_address_reg0              ; 0.220             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~portb_address_reg0                                                                            ; 0.202             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a1                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~portb_address_reg0                                                                            ; 0.202             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~portb_address_reg0                                                                            ; 0.202             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                              ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~portb_address_reg0                                                                           ; 0.144             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a6                                                                                              ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~portb_address_reg0                                                                           ; 0.144             ;
; Sdram_Control_4Port:u6|mDATAOUT[5]                                                                                                                                                                                                      ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a5~porta_datain_reg0                                                                             ; 0.051             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a11~porta_datain_reg0              ; 0.043             ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                  ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a8~portb_address_reg0                                                                                        ; 0.042             ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|cntr_t1g:cntr1|counter_reg_bit[0]                                                                                                                  ; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bi01:auto_generated|altsyncram_hbd1:altsyncram2|ram_block5a8~porta_address_reg0                                                                                        ; 0.039             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|counter8a3                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_roc:wrptr_g1p|sub_parity10a[0]                                                                                         ; 0.034             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity7a[0]                                                                                          ; 0.019             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a7                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity7a[1]                                                                                          ; 0.018             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a2                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity7a[0]                                                                                          ; 0.018             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a0~porta_address_reg0              ; 0.017             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u424:auto_generated|ram_block1a0~porta_address_reg0              ; 0.017             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a3                                                                                               ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity7a[0]                                                                                          ; 0.017             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[1]                                                                                                                           ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~porta_address_reg0                                                                            ; 0.015             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[3]                                                                                                                           ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~porta_address_reg0                                                                            ; 0.015             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6] ; 0.015             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|counter5a1                                                                                              ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|a_graycounter_va7:rdptr_g1p|sub_parity7a[0]                                                                                         ; 0.015             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|wrptr_g[6]                                                                                                                           ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0~porta_address_reg0                                                                            ; 0.014             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]   ; 0.012             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Apr 09 15:11:58 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2i_150_TV -c DE2i_150_TV
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "DE2i_150_TV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_dmq1:auto_generated|altsyncram_lj51:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (15535): Implemented PLL "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -64 degrees (-1786 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[1] port
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dmq1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2i_150_TV.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0]} {u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -64.29 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1]} {u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Reset_Delay:u3|oRST_0 was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    8.000  ENET_RX_CLK
    Info (332111):   37.000     TD_CLK27
    Info (332111):   10.000 u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 u6|sdram_pll1|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|altpll_eoe2:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node TD_CLK27~input (placed in PIN B15 (CLKIO9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G23
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_Ctrl:u9|oVGA_HS
        Info (176357): Destination node VGA_CLK~output
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN AJ16 (CLKIO14, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G27
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK
        Info (176357): Destination node Reset_Delay:u3|oRST_0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node I2C_AV_Config:u1|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_AV_Config:u1|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node VGA_Ctrl:u9|oVGA_HS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_Ctrl:u9|oVGA_HS~0
        Info (176357): Destination node VGA_HS~output
Info (176353): Automatically promoted node Reset_Delay:u3|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|CKE
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|SA[10]
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|CAS_N
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|CS_N[0]
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|RAS_N
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|WE_N
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|SA[2]~30
        Info (176357): Destination node Sdram_Control_4Port:u6|mLENGTH[7]~0
        Info (176357): Destination node Sdram_Control_4Port:u6|command:command1|oe4
        Info (176357): Destination node Reset_Delay:u3|oRST_0~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node TD_Detect:u2|oTD_Stable 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TD_Detect:u2|oTD_Stable~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "PCIE_PERST_N"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_REFCLK_P"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_RX_P[0]"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_RX_P[1]"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_TX_P[0]"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_TX_P[1]"
    Warning (15710): Ignored I/O standard assignment to node "PCIE_WAKE_N"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "PCIE_PERST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_REFCLK_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_RX_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_RX_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_TX_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_TX_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PCIE_WAKE_N" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:27
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X47_Y69 to location X58_Y79
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 142 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at A15
    Info (169178): Pin ENET_RX_CLK uses I/O standard 2.5 V at L15
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at AF19
    Info (169178): Pin HSMC_CLKIN0 uses I/O standard 2.5 V at K15
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at AH28
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AJ27
    Info (169178): Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AK16
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at D26
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at B27
    Info (169178): Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin FS_DQ[0] uses I/O standard 3.3-V LVTTL at AK29
    Info (169178): Pin FS_DQ[1] uses I/O standard 3.3-V LVTTL at AE23
    Info (169178): Pin FS_DQ[2] uses I/O standard 3.3-V LVTTL at AH24
    Info (169178): Pin FS_DQ[3] uses I/O standard 3.3-V LVTTL at AH23
    Info (169178): Pin FS_DQ[4] uses I/O standard 3.3-V LVTTL at AA21
    Info (169178): Pin FS_DQ[5] uses I/O standard 3.3-V LVTTL at AE20
    Info (169178): Pin FS_DQ[6] uses I/O standard 3.3-V LVTTL at Y19
    Info (169178): Pin FS_DQ[7] uses I/O standard 3.3-V LVTTL at AA17
    Info (169178): Pin FS_DQ[8] uses I/O standard 3.3-V LVTTL at AB17
    Info (169178): Pin FS_DQ[9] uses I/O standard 3.3-V LVTTL at Y18
    Info (169178): Pin FS_DQ[10] uses I/O standard 3.3-V LVTTL at AA20
    Info (169178): Pin FS_DQ[11] uses I/O standard 3.3-V LVTTL at AE21
    Info (169178): Pin FS_DQ[12] uses I/O standard 3.3-V LVTTL at AH22
    Info (169178): Pin FS_DQ[13] uses I/O standard 3.3-V LVTTL at AJ24
    Info (169178): Pin FS_DQ[14] uses I/O standard 3.3-V LVTTL at AE22
    Info (169178): Pin FS_DQ[15] uses I/O standard 3.3-V LVTTL at AK28
    Info (169178): Pin FS_DQ[16] uses I/O standard 3.3-V LVTTL at AK9
    Info (169178): Pin FS_DQ[17] uses I/O standard 3.3-V LVTTL at AJ10
    Info (169178): Pin FS_DQ[18] uses I/O standard 3.3-V LVTTL at AK11
    Info (169178): Pin FS_DQ[19] uses I/O standard 3.3-V LVTTL at AK12
    Info (169178): Pin FS_DQ[20] uses I/O standard 3.3-V LVTTL at AJ13
    Info (169178): Pin FS_DQ[21] uses I/O standard 3.3-V LVTTL at AK15
    Info (169178): Pin FS_DQ[22] uses I/O standard 3.3-V LVTTL at AC16
    Info (169178): Pin FS_DQ[23] uses I/O standard 3.3-V LVTTL at AH16
    Info (169178): Pin FS_DQ[24] uses I/O standard 3.3-V LVTTL at AG16
    Info (169178): Pin FS_DQ[25] uses I/O standard 3.3-V LVTTL at AD16
    Info (169178): Pin FS_DQ[26] uses I/O standard 3.3-V LVTTL at AJ15
    Info (169178): Pin FS_DQ[27] uses I/O standard 3.3-V LVTTL at AK14
    Info (169178): Pin FS_DQ[28] uses I/O standard 3.3-V LVTTL at AK13
    Info (169178): Pin FS_DQ[29] uses I/O standard 3.3-V LVTTL at AJ12
    Info (169178): Pin FS_DQ[30] uses I/O standard 3.3-V LVTTL at AK10
    Info (169178): Pin FS_DQ[31] uses I/O standard 3.3-V LVTTL at AJ9
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at F17
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at D18
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at F18
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at D19
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at K21
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at F19
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at K22
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at B21
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at C21
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at D22
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at D21
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at D23
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at D24
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at B28
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at C25
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at C26
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at D28
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at D25
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at F20
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at E21
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at F23
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at G20
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at F22
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at G22
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at G24
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at G23
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at A25
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at A26
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at A19
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at A28
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at A27
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at B30
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AG28
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AG26
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at Y21
    Info (169178): Pin G_SENSOR_SDAT uses I/O standard 3.3-V LVTTL at AK26
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at AE5
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at AH2
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AF18
    Info (169178): Pin SSRAM_BE[0] uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin SSRAM_BE[1] uses I/O standard 3.3-V LVTTL at AK22
    Info (169178): Pin SSRAM_BE[2] uses I/O standard 3.3-V LVTTL at AJ22
    Info (169178): Pin SSRAM_BE[3] uses I/O standard 3.3-V LVTTL at AF21
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AD10
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AD9
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AE9
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AE8
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AE7
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF9
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AF12
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AG9
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at AH11
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at AG11
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at AH12
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at AG12
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at AH13
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at AG13
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at AH14
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at AH9
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at AK8
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at AG10
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at AK7
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at AH7
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at AK6
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at AJ6
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at AK5
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AH27
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AJ28
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AD24
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AE18
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B15
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at C28
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E22
    Info (169178): Pin CLOCK3_50 uses I/O standard 2.5 V at V11
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at AJ16
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at C17
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at D17
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at A16
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at G18
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at G17
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at K18
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at K17
Warning (169064): Following 182 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin EEP_I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET_MDIO has a permanently disabled output enable
    Info (169065): Pin FS_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[7] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[8] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[9] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[10] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[11] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[12] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[13] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[14] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[16] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[17] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[18] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[19] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[20] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[21] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[22] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[23] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[24] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[25] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[26] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[27] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[28] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[29] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[30] has a permanently disabled output enable
    Info (169065): Pin FS_DQ[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[0] has a permanently disabled output enable
    Info (169065): Pin GPIO[1] has a permanently disabled output enable
    Info (169065): Pin GPIO[2] has a permanently disabled output enable
    Info (169065): Pin GPIO[3] has a permanently disabled output enable
    Info (169065): Pin GPIO[4] has a permanently disabled output enable
    Info (169065): Pin GPIO[5] has a permanently disabled output enable
    Info (169065): Pin GPIO[6] has a permanently disabled output enable
    Info (169065): Pin GPIO[7] has a permanently disabled output enable
    Info (169065): Pin GPIO[8] has a permanently disabled output enable
    Info (169065): Pin GPIO[9] has a permanently disabled output enable
    Info (169065): Pin GPIO[10] has a permanently disabled output enable
    Info (169065): Pin GPIO[11] has a permanently disabled output enable
    Info (169065): Pin GPIO[12] has a permanently disabled output enable
    Info (169065): Pin GPIO[13] has a permanently disabled output enable
    Info (169065): Pin GPIO[14] has a permanently disabled output enable
    Info (169065): Pin GPIO[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[16] has a permanently disabled output enable
    Info (169065): Pin GPIO[17] has a permanently disabled output enable
    Info (169065): Pin GPIO[18] has a permanently disabled output enable
    Info (169065): Pin GPIO[19] has a permanently disabled output enable
    Info (169065): Pin GPIO[20] has a permanently disabled output enable
    Info (169065): Pin GPIO[21] has a permanently disabled output enable
    Info (169065): Pin GPIO[22] has a permanently disabled output enable
    Info (169065): Pin GPIO[23] has a permanently disabled output enable
    Info (169065): Pin GPIO[24] has a permanently disabled output enable
    Info (169065): Pin GPIO[25] has a permanently disabled output enable
    Info (169065): Pin GPIO[26] has a permanently disabled output enable
    Info (169065): Pin GPIO[27] has a permanently disabled output enable
    Info (169065): Pin GPIO[28] has a permanently disabled output enable
    Info (169065): Pin GPIO[29] has a permanently disabled output enable
    Info (169065): Pin GPIO[30] has a permanently disabled output enable
    Info (169065): Pin GPIO[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[32] has a permanently disabled output enable
    Info (169065): Pin GPIO[33] has a permanently disabled output enable
    Info (169065): Pin GPIO[34] has a permanently disabled output enable
    Info (169065): Pin GPIO[35] has a permanently disabled output enable
    Info (169065): Pin G_SENSOR_SDAT has a permanently disabled output enable
    Info (169065): Pin HSMC_CLKOUT_N1 has a permanently disabled output enable
    Info (169065): Pin HSMC_CLKOUT_N2 has a permanently disabled output enable
    Info (169065): Pin HSMC_CLKOUT_P1 has a permanently disabled output enable
    Info (169065): Pin HSMC_CLKOUT_P2 has a permanently disabled output enable
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_N[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_D_P[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_N[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_D_P[16] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SSRAM_BE[0] has a permanently disabled output enable
    Info (169065): Pin SSRAM_BE[1] has a permanently disabled output enable
    Info (169065): Pin SSRAM_BE[2] has a permanently disabled output enable
    Info (169065): Pin SSRAM_BE[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable
    Info (169065): Pin FAN_CTRL has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Jay/FPGA/System_CD/Demonstrations/FPGA/DE2i_150_TV/DE2i_150_TV.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 1000 megabytes
    Info: Processing ended: Wed Apr 09 15:13:37 2014
    Info: Elapsed time: 00:01:39
    Info: Total CPU time (on all processors): 00:01:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Jay/FPGA/System_CD/Demonstrations/FPGA/DE2i_150_TV/DE2i_150_TV.fit.smsg.


