Fitter report for BPNetwork
Sat Nov 20 12:13:03 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Nov 20 12:13:03 2021       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; BPNetwork                                   ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,231 / 32,070 ( 4 % )                      ;
; Total registers                 ; 1805                                        ;
; Total pins                      ; 19 / 457 ( 4 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 7,424 / 4,065,280 ( < 1 % )                 ;
; Total RAM Blocks                ; 4 / 397 ( 1 % )                             ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   3.9%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                         ;                  ;                       ;
; rst_n~inputCLKENA0                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                         ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_wire[0]               ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[32] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[33] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[34] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[35] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[36] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[37] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[38] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[39] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[40] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[41] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[42] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[43] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[44] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[45] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[46] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[47] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_wire[0]               ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[32] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[33] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[34] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[35] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[36] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[37] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[38] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[39] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[40] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[41] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[42] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[43] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[44] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[45] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[46] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[47] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[0]         ; RESULTA          ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|dataa_man_dffe1[21]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|dataa_man_dffe1[21]~DUPLICATE                                                 ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|dataa_sign_dffe1                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|dataa_sign_dffe1~DUPLICATE                                                    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|datab_man_dffe1[19]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|datab_man_dffe1[19]~DUPLICATE                                                 ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|infinity_magnitude_sub_dffe4                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|infinity_magnitude_sub_dffe4~DUPLICATE                                        ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[0]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[2]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[2]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[3]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[6]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[6]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[8]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[8]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated|dffe4       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated|dffe4~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated|dffe15a[0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated|dffe15a[0]~DUPLICATE ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[19]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[19]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[25]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[25]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[4]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[8]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[8]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[9]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[9]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[10]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[10]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[12]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[12]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[1]~DUPLICATE                                         ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|datab_man_not_zero_ff_p1                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|datab_man_not_zero_ff_p1~DUPLICATE                                              ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[9]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[9]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[20]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[20]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[24]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[24]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_latency[0]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_latency[0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_latency[1]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_latency[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_step[1]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_step[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_step[2]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_step[2]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_y1[19]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_y1[19]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_y1[28]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|matrix_y1[28]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_datab[11]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_datab[11]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_datab[25]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_datab[25]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|neuron[1]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|neuron[1]~DUPLICATE                                                                                                                           ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_latency[0]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_latency[0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_latency[1]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_latency[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_state.sigmoid_S1                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_state.sigmoid_S1~DUPLICATE                                                                                                            ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[5]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[5]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[8]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[8]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[23]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[23]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[27]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[27]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S2                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S2~DUPLICATE                                                                                                                            ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_ltd:lbarrel_shift|sbit_piper1d[21]~DUPLICATE              ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated|pipeline_dffe[0]~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated|dffe8       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated|dffe8~DUPLICATE    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated|dffe10        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated|dffe10~DUPLICATE     ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[12]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[12]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[13]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[13]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[14]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[15]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[18]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[18]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[24]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_add_sub_res_mag_dffe21[24]~DUPLICATE                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[1]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[19]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_dffe31[19]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[0]~DUPLICATE                                         ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[2]~DUPLICATE                                         ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_out_dffe5[21]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_out_dffe5[21]~DUPLICATE                                                   ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_out_dffe5[22]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_out_dffe5[22]~DUPLICATE                                                   ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|sticky_bit_dffe1                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|sticky_bit_dffe1~DUPLICATE                                                    ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[3]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[3]~DUPLICATE                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[10]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[10]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[12]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[12]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[24]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|man_round_p2[24]~DUPLICATE                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_latency[1]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_latency[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[2]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[10]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[10]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[23]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[23]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[24]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[24]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[25]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[25]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[27]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[27]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[28]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_datab[28]~DUPLICATE                                                                                                                      ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_latency[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_latency[1]~DUPLICATE                                                                                                                     ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|rom_addr[1]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|rom_addr[1]~DUPLICATE                                                                                                                         ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S1                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S1~DUPLICATE                                                                                                                            ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S2                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S2~DUPLICATE                                                                                                                            ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S7                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S7~DUPLICATE                                                                                                                            ;                  ;                       ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S8                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S8~DUPLICATE                                                                                                                            ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; led[0]     ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; led[1]     ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; led[2]     ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; led[3]     ; PIN_V18       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3883 ) ; 0.00 % ( 0 / 3883 )        ; 0.00 % ( 0 / 3883 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3883 ) ; 0.00 % ( 0 / 3883 )        ; 0.00 % ( 0 / 3883 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3883 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/IntelFPGA/BPNetwork/output_files/BPNetwork.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,231 / 32,070        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,231                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,379 / 32,070        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 593                   ;       ;
;         [b] ALMs used for LUT logic                         ; 539                   ;       ;
;         [c] ALMs used for registers                         ; 247                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 149 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 32,070            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 1                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 170 / 3,207           ; 5 %   ;
;     -- Logic LABs                                           ; 170                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,943                 ;       ;
;     -- 7 input functions                                    ; 23                    ;       ;
;     -- 6 input functions                                    ; 426                   ;       ;
;     -- 5 input functions                                    ; 256                   ;       ;
;     -- 4 input functions                                    ; 317                   ;       ;
;     -- <=3 input functions                                  ; 921                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 241                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,805                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,679 / 64,140        ; 3 %   ;
;         -- Secondary logic registers                        ; 126 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,729                 ;       ;
;         -- Routing optimization registers                   ; 76                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 19 / 457              ; 4 %   ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 4 / 397               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 7,424 / 4,065,280     ; < 1 % ;
; Total block memory implementation bits                      ; 40,960 / 4,065,280    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.2% / 1.3% / 1.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 21.1% / 22.2% / 17.7% ;       ;
; Maximum fan-out                                             ; 1811                  ;       ;
; Highest non-global fan-out                                  ; 84                    ;       ;
; Total fan-out                                               ; 13039                 ;       ;
; Average fan-out                                             ; 3.23                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1231 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1231                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1379 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 593                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 539                   ; 0                              ;
;         [c] ALMs used for registers                         ; 247                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 149 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 170 / 3207 ( 5 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 170                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1943                  ; 0                              ;
;     -- 7 input functions                                    ; 23                    ; 0                              ;
;     -- 6 input functions                                    ; 426                   ; 0                              ;
;     -- 5 input functions                                    ; 256                   ; 0                              ;
;     -- 4 input functions                                    ; 317                   ; 0                              ;
;     -- <=3 input functions                                  ; 921                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 241                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1679 / 64140 ( 3 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 126 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1729                  ; 0                              ;
;         -- Routing optimization registers                   ; 76                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 19                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 7424                  ; 0                              ;
; Total block memory implementation bits                      ; 40960                 ; 0                              ;
; M10K block                                                  ; 4 / 397 ( 1 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13203                 ; 0                              ;
;     -- Registered Connections                               ; 4491                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 12                    ; 0                              ;
;     -- Output Ports                                         ; 7                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1811                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; key   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; rst_n ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 585                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[4] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[5] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[6] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[7] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sw[8] ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; seg[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; seg[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 9 / 32 ( 28 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 3 / 48 ( 6 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 80 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 7 / 32 ( 22 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 80 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; rst_n                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; key                    ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; sw[0]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; sw[7]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; sw[1]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; sw[8]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; sw[4]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; sw[5]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD15     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; sw[6]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; seg[0]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; seg[1]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; seg[2]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; sw[2]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; sw[3]                  ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; clk                    ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; seg[4]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; seg[3]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; seg[5]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; seg[6]                 ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS            ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; seg[0]   ; Missing drive strength and slew rate ;
; seg[1]   ; Missing drive strength and slew rate ;
; seg[2]   ; Missing drive strength and slew rate ;
; seg[3]   ; Missing drive strength and slew rate ;
; seg[4]   ; Missing drive strength and slew rate ;
; seg[5]   ; Missing drive strength and slew rate ;
; seg[6]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                 ; Library Name ;
+--------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |top                                                                           ; 1230.5 (1.2)         ; 1378.0 (1.2)                     ; 148.5 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1943 (3)            ; 1805 (0)                  ; 0 (0)         ; 7424              ; 4     ; 2          ; 19   ; 0            ; |top                                                                                                                                                                                                                                                                                                                                                                  ; top                         ; work         ;
;    |bpnetwork:bpnetwork_u|                                                     ; 1223.3 (8.3)         ; 1371.0 (8.7)                     ; 148.7 (0.3)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1929 (21)           ; 1797 (2)                  ; 0 (0)         ; 7424              ; 4     ; 2          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u                                                                                                                                                                                                                                                                                                                                            ; bpnetwork                   ; work         ;
;       |bpparams:bpparams_u|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|bpparams:bpparams_u                                                                                                                                                                                                                                                                                                                        ; bpparams                    ; work         ;
;          |altsyncram:altsyncram_component|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|bpparams:bpparams_u|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                        ; altsyncram                  ; work         ;
;             |altsyncram_4cc2:auto_generated|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|bpparams:bpparams_u|altsyncram:altsyncram_component|altsyncram_4cc2:auto_generated                                                                                                                                                                                                                                                         ; altsyncram_4cc2             ; work         ;
;       |lay1_mod:lay1_mod_u|                                                    ; 608.8 (167.2)        ; 711.9 (235.7)                    ; 103.1 (68.5)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 913 (195)           ; 991 (433)                 ; 0 (0)         ; 4096              ; 1     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u                                                                                                                                                                                                                                                                                                                        ; lay1_mod                    ; work         ;
;          |ADD:add_1|                                                           ; 373.2 (0.0)          ; 392.2 (0.0)                      ; 18.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 605 (0)             ; 390 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1                                                                                                                                                                                                                                                                                                              ; ADD                         ; work         ;
;             |ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|            ; 373.2 (186.9)        ; 392.2 (200.6)                    ; 18.9 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 605 (270)           ; 390 (266)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component                                                                                                                                                                                                                                                        ; ADD_altfp_add_sub_55j       ; work         ;
;                |ADD_altbarrel_shift_aeb:rbarrel_shift|                         ; 49.3 (49.3)          ; 55.2 (55.2)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                  ; ADD_altbarrel_shift_aeb     ; work         ;
;                |ADD_altbarrel_shift_ltd:lbarrel_shift|                         ; 40.9 (40.9)          ; 40.9 (40.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                  ; ADD_altbarrel_shift_ltd     ; work         ;
;                |ADD_altpriority_encoder_e48:trailing_zeros_cnt|                ; 14.8 (9.3)           ; 16.5 (10.7)                      ; 1.7 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                         ; ADD_altpriority_encoder_e48 ; work         ;
;                   |ADD_altpriority_encoder_fj8:altpriority_encoder21|          ; 5.5 (0.0)            ; 5.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                       ; ADD_altpriority_encoder_fj8 ; work         ;
;                      |ADD_altpriority_encoder_vh8:altpriority_encoder23|       ; 2.8 (1.0)            ; 2.8 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23                                                                                                     ; ADD_altpriority_encoder_vh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder25|    ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                            |ADD_altpriority_encoder_nh8:altpriority_encoder27| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25|ADD_altpriority_encoder_nh8:altpriority_encoder27 ; ADD_altpriority_encoder_nh8 ; work         ;
;                            |ADD_altpriority_encoder_nh8:altpriority_encoder28| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25|ADD_altpriority_encoder_nh8:altpriority_encoder28 ; ADD_altpriority_encoder_nh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder26                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                      |ADD_altpriority_encoder_vh8:altpriority_encoder24|       ; 2.7 (2.2)            ; 3.0 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder24                                                                                                     ; ADD_altpriority_encoder_vh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder24|ADD_altpriority_encoder_qh8:altpriority_encoder25                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                |ADD_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 6.3 (6.3)            ; 6.4 (6.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                         ; ADD_altpriority_encoder_qb6 ; work         ;
;                |lpm_add_sub:add_sub1|                                          ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_soe:auto_generated|                                 ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                        ; add_sub_soe                 ; work         ;
;                |lpm_add_sub:add_sub2|                                          ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_soe:auto_generated|                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                        ; add_sub_soe                 ; work         ;
;                |lpm_add_sub:add_sub3|                                          ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_poe:auto_generated|                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                        ; add_sub_poe                 ; work         ;
;                |lpm_add_sub:add_sub4|                                          ; 1.9 (0.0)            ; 1.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_rne:auto_generated|                                 ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                        ; add_sub_rne                 ; work         ;
;                |lpm_add_sub:add_sub5|                                          ; 2.3 (0.0)            ; 2.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_pdi:auto_generated|                                 ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated                                                                                                                                                                                                        ; add_sub_pdi                 ; work         ;
;                |lpm_add_sub:add_sub6|                                          ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_rne:auto_generated|                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                        ; add_sub_rne                 ; work         ;
;                |lpm_add_sub:man_2comp_res_lower|                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                        ; lpm_add_sub                 ; work         ;
;                   |add_sub_p6i:auto_generated|                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated                                                                                                                                                                                             ; add_sub_p6i                 ; work         ;
;                |lpm_add_sub:man_2comp_res_upper0|                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                       ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper0|add_sub_unh:auto_generated                                                                                                                                                                                            ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_2comp_res_upper1|                              ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                       ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper1|add_sub_unh:auto_generated                                                                                                                                                                                            ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_add_sub_lower|                                 ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                          ; lpm_add_sub                 ; work         ;
;                   |add_sub_p6i:auto_generated|                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated                                                                                                                                                                                               ; add_sub_p6i                 ; work         ;
;                |lpm_add_sub:man_add_sub_upper0|                                ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                         ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper0|add_sub_unh:auto_generated                                                                                                                                                                                              ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_add_sub_upper1|                                ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                         ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper1|add_sub_unh:auto_generated                                                                                                                                                                                              ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_res_rounding_add_sub_lower|                    ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                             ; lpm_add_sub                 ; work         ;
;                   |add_sub_18f:auto_generated|                                 ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                  ; add_sub_18f                 ; work         ;
;                |lpm_add_sub:man_res_rounding_add_sub_upper1|                   ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                            ; lpm_add_sub                 ; work         ;
;                   |add_sub_agf:auto_generated|                                 ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                 ; add_sub_agf                 ; work         ;
;                |lpm_compare:trailing_zeros_limit_comparator|                   ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                            ; lpm_compare                 ; work         ;
;                   |cmpr_e7g:auto_generated|                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                    ; cmpr_e7g                    ; work         ;
;          |MULT:mult_1|                                                         ; 68.4 (0.0)           ; 84.1 (0.0)                       ; 15.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 168 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1                                                                                                                                                                                                                                                                                                            ; MULT                        ; work         ;
;             |MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|                ; 68.4 (53.1)          ; 84.1 (60.4)                      ; 15.7 (7.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (60)            ; 168 (136)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component                                                                                                                                                                                                                                                          ; MULT_altfp_mult_trn         ; work         ;
;                |lpm_add_sub:exp_add_adder|                                     ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                ; lpm_add_sub                 ; work         ;
;                   |add_sub_a9e:auto_generated|                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated                                                                                                                                                                                                     ; add_sub_a9e                 ; work         ;
;                |lpm_add_sub:exp_adj_adder|                                     ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                ; lpm_add_sub                 ; work         ;
;                   |add_sub_kka:auto_generated|                                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                     ; add_sub_kka                 ; work         ;
;                |lpm_add_sub:exp_bias_subtr|                                    ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                               ; lpm_add_sub                 ; work         ;
;                   |add_sub_idg:auto_generated|                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                    ; add_sub_idg                 ; work         ;
;                |lpm_add_sub:man_round_adder|                                   ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                              ; lpm_add_sub                 ; work         ;
;                   |add_sub_bmb:auto_generated|                                 ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                   ; add_sub_bmb                 ; work         ;
;                |lpm_mult:man_product2_mult|                                    ; -0.5 (0.0)           ; 8.4 (0.0)                        ; 8.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                               ; lpm_mult                    ; work         ;
;                   |mult_ncs:auto_generated|                                    ; -0.5 (-0.5)          ; 8.4 (8.4)                        ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated                                                                                                                                                                                                       ; mult_ncs                    ; work         ;
;          |sigmoid_lut:lut_1|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_lut:lut_1                                                                                                                                                                                                                                                                                                      ; sigmoid_lut                 ; work         ;
;             |altsyncram:altsyncram_component|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_lut:lut_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_17k1:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_lut:lut_1|altsyncram:altsyncram_component|altsyncram_17k1:auto_generated                                                                                                                                                                                                                                       ; altsyncram_17k1             ; work         ;
;       |lay2_mod:lay2_mod_u|                                                    ; 606.2 (155.1)        ; 650.4 (158.7)                    ; 45.3 (4.6)                                        ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 995 (263)           ; 804 (222)                 ; 0 (0)         ; 1280              ; 1     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u                                                                                                                                                                                                                                                                                                                        ; lay2_mod                    ; work         ;
;          |ADD:add_2|                                                           ; 370.0 (0.0)          ; 391.7 (0.0)                      ; 21.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 607 (0)             ; 388 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2                                                                                                                                                                                                                                                                                                              ; ADD                         ; work         ;
;             |ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|            ; 370.0 (185.2)        ; 391.7 (193.8)                    ; 21.7 (8.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 607 (271)           ; 388 (267)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component                                                                                                                                                                                                                                                        ; ADD_altfp_add_sub_55j       ; work         ;
;                |ADD_altbarrel_shift_aeb:rbarrel_shift|                         ; 50.2 (50.2)          ; 57.0 (57.0)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_aeb:rbarrel_shift                                                                                                                                                                                                                  ; ADD_altbarrel_shift_aeb     ; work         ;
;                |ADD_altbarrel_shift_ltd:lbarrel_shift|                         ; 41.3 (41.3)          ; 47.3 (47.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altbarrel_shift_ltd:lbarrel_shift                                                                                                                                                                                                                  ; ADD_altbarrel_shift_ltd     ; work         ;
;                |ADD_altpriority_encoder_e48:trailing_zeros_cnt|                ; 15.2 (9.7)           ; 15.7 (10.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                         ; ADD_altpriority_encoder_e48 ; work         ;
;                   |ADD_altpriority_encoder_fj8:altpriority_encoder21|          ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                       ; ADD_altpriority_encoder_fj8 ; work         ;
;                      |ADD_altpriority_encoder_vh8:altpriority_encoder23|       ; 2.8 (1.0)            ; 2.8 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23                                                                                                     ; ADD_altpriority_encoder_vh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder25|    ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                            |ADD_altpriority_encoder_nh8:altpriority_encoder27| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25|ADD_altpriority_encoder_nh8:altpriority_encoder27 ; ADD_altpriority_encoder_nh8 ; work         ;
;                            |ADD_altpriority_encoder_nh8:altpriority_encoder28| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder25|ADD_altpriority_encoder_nh8:altpriority_encoder28 ; ADD_altpriority_encoder_nh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder26|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder23|ADD_altpriority_encoder_qh8:altpriority_encoder26                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                      |ADD_altpriority_encoder_vh8:altpriority_encoder24|       ; 2.7 (2.2)            ; 2.7 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder24                                                                                                     ; ADD_altpriority_encoder_vh8 ; work         ;
;                         |ADD_altpriority_encoder_qh8:altpriority_encoder25|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_e48:trailing_zeros_cnt|ADD_altpriority_encoder_fj8:altpriority_encoder21|ADD_altpriority_encoder_vh8:altpriority_encoder24|ADD_altpriority_encoder_qh8:altpriority_encoder25                                                   ; ADD_altpriority_encoder_qh8 ; work         ;
;                |ADD_altpriority_encoder_qb6:leading_zeroes_cnt|                ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|ADD_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                         ; ADD_altpriority_encoder_qb6 ; work         ;
;                |lpm_add_sub:add_sub1|                                          ; 2.8 (0.0)            ; 3.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_soe:auto_generated|                                 ; 2.8 (2.8)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated                                                                                                                                                                                                        ; add_sub_soe                 ; work         ;
;                |lpm_add_sub:add_sub2|                                          ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_soe:auto_generated|                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub2|add_sub_soe:auto_generated                                                                                                                                                                                                        ; add_sub_soe                 ; work         ;
;                |lpm_add_sub:add_sub3|                                          ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_poe:auto_generated|                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub3|add_sub_poe:auto_generated                                                                                                                                                                                                        ; add_sub_poe                 ; work         ;
;                |lpm_add_sub:add_sub4|                                          ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_rne:auto_generated|                                 ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub4|add_sub_rne:auto_generated                                                                                                                                                                                                        ; add_sub_rne                 ; work         ;
;                |lpm_add_sub:add_sub5|                                          ; 2.3 (0.0)            ; 2.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_pdi:auto_generated|                                 ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub5|add_sub_pdi:auto_generated                                                                                                                                                                                                        ; add_sub_pdi                 ; work         ;
;                |lpm_add_sub:add_sub6|                                          ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                   ; lpm_add_sub                 ; work         ;
;                   |add_sub_rne:auto_generated|                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub6|add_sub_rne:auto_generated                                                                                                                                                                                                        ; add_sub_rne                 ; work         ;
;                |lpm_add_sub:man_2comp_res_lower|                               ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                        ; lpm_add_sub                 ; work         ;
;                   |add_sub_p6i:auto_generated|                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_lower|add_sub_p6i:auto_generated                                                                                                                                                                                             ; add_sub_p6i                 ; work         ;
;                |lpm_add_sub:man_2comp_res_upper0|                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                       ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper0|add_sub_unh:auto_generated                                                                                                                                                                                            ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_2comp_res_upper1|                              ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                       ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_2comp_res_upper1|add_sub_unh:auto_generated                                                                                                                                                                                            ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_add_sub_lower|                                 ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                          ; lpm_add_sub                 ; work         ;
;                   |add_sub_p6i:auto_generated|                                 ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_lower|add_sub_p6i:auto_generated                                                                                                                                                                                               ; add_sub_p6i                 ; work         ;
;                |lpm_add_sub:man_add_sub_upper0|                                ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                         ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper0|add_sub_unh:auto_generated                                                                                                                                                                                              ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_add_sub_upper1|                                ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                         ; lpm_add_sub                 ; work         ;
;                   |add_sub_unh:auto_generated|                                 ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_add_sub_upper1|add_sub_unh:auto_generated                                                                                                                                                                                              ; add_sub_unh                 ; work         ;
;                |lpm_add_sub:man_res_rounding_add_sub_lower|                    ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                             ; lpm_add_sub                 ; work         ;
;                   |add_sub_18f:auto_generated|                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_18f:auto_generated                                                                                                                                                                                  ; add_sub_18f                 ; work         ;
;                |lpm_add_sub:man_res_rounding_add_sub_upper1|                   ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                            ; lpm_add_sub                 ; work         ;
;                   |add_sub_agf:auto_generated|                                 ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_agf:auto_generated                                                                                                                                                                                 ; add_sub_agf                 ; work         ;
;                |lpm_compare:trailing_zeros_limit_comparator|                   ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                            ; lpm_compare                 ; work         ;
;                   |cmpr_e7g:auto_generated|                                    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_e7g:auto_generated                                                                                                                                                                                    ; cmpr_e7g                    ; work         ;
;          |MULT:mult_2|                                                         ; 81.1 (0.0)           ; 100.1 (0.0)                      ; 19.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 194 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2                                                                                                                                                                                                                                                                                                            ; MULT                        ; work         ;
;             |MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|                ; 81.1 (59.2)          ; 100.1 (71.4)                     ; 19.0 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (72)            ; 194 (139)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component                                                                                                                                                                                                                                                          ; MULT_altfp_mult_trn         ; work         ;
;                |lpm_add_sub:exp_add_adder|                                     ; 4.7 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                ; lpm_add_sub                 ; work         ;
;                   |add_sub_a9e:auto_generated|                                 ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated                                                                                                                                                                                                     ; add_sub_a9e                 ; work         ;
;                |lpm_add_sub:exp_adj_adder|                                     ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                ; lpm_add_sub                 ; work         ;
;                   |add_sub_kka:auto_generated|                                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_adj_adder|add_sub_kka:auto_generated                                                                                                                                                                                                     ; add_sub_kka                 ; work         ;
;                |lpm_add_sub:exp_bias_subtr|                                    ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_bias_subtr                                                                                                                                                                                                                               ; lpm_add_sub                 ; work         ;
;                   |add_sub_idg:auto_generated|                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_bias_subtr|add_sub_idg:auto_generated                                                                                                                                                                                                    ; add_sub_idg                 ; work         ;
;                |lpm_add_sub:man_round_adder|                                   ; 5.9 (0.0)            ; 5.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:man_round_adder                                                                                                                                                                                                                              ; lpm_add_sub                 ; work         ;
;                   |add_sub_bmb:auto_generated|                                 ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:man_round_adder|add_sub_bmb:auto_generated                                                                                                                                                                                                   ; add_sub_bmb                 ; work         ;
;                |lpm_mult:man_product2_mult|                                    ; 6.0 (0.0)            ; 13.4 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                               ; lpm_mult                    ; work         ;
;                   |mult_ncs:auto_generated|                                    ; 6.0 (6.0)            ; 13.4 (13.4)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated                                                                                                                                                                                                       ; mult_ncs                    ; work         ;
;          |sigmoid_lut:lut_2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_lut:lut_2                                                                                                                                                                                                                                                                                                      ; sigmoid_lut                 ; work         ;
;             |altsyncram:altsyncram_component|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_lut:lut_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_17k1:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |top|bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_lut:lut_2|altsyncram:altsyncram_component|altsyncram_17k1:auto_generated                                                                                                                                                                                                                                       ; altsyncram_17k1             ; work         ;
;    |seg_display:seg_display_u|                                                 ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|seg_display:seg_display_u                                                                                                                                                                                                                                                                                                                                        ; seg_display                 ; work         ;
+--------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; seg[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; seg[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n  ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; clk                                                                  ;                   ;         ;
; rst_n                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|y[21]~0             ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_addr_f[0]~0 ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_datab[0]~0      ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~126  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[26]~18   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[25]~22   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[24]~26   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[23]~30   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[30]~2    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[29]~6    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[28]~10   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[27]~14   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[6]~50    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[5]~54    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~74    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[10]~34   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[9]~38    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[8]~42    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[7]~46    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[4]~58    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[3]~62    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[2]~66    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[1]~70    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[17]~98   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[12]~118  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[11]~122  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[22]~78   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[21]~82   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[20]~86   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[19]~90   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[18]~94   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[16]~102  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[15]~106  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[14]~110  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[13]~114  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_datab[30]~0     ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~125  ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[26]~17   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[25]~21   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[24]~25   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[23]~29   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[30]~1    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[29]~5    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[28]~9    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[27]~13   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[6]~49    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[5]~53    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~73    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[10]~33   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[9]~37    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[8]~41    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[7]~45    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[4]~57    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[3]~61    ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[2]~65    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[1]~69    ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[17]~97   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[12]~117  ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[11]~121  ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[22]~77   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[21]~81   ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[20]~85   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[19]~89   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[18]~93   ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[16]~101  ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[15]~105  ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[14]~109  ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[13]~113  ; 1                 ; 0       ;
;      - rst_n~inputCLKENA0                                            ; 0                 ; 0       ;
; key                                                                  ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector1~0         ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector0~0         ; 1                 ; 0       ;
;      - bpnetwork:bpnetwork_u|lay1_en                                 ; 0                 ; 0       ;
;      - bpnetwork:bpnetwork_u|en_delay~0                              ; 1                 ; 0       ;
; sw[8]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[8]                               ; 1                 ; 0       ;
; sw[5]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[5]                               ; 0                 ; 0       ;
; sw[7]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[7]                               ; 1                 ; 0       ;
; sw[4]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[4]                               ; 0                 ; 0       ;
; sw[6]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[6]                               ; 1                 ; 0       ;
; sw[1]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[1]                               ; 0                 ; 0       ;
; sw[3]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[3]                               ; 0                 ; 0       ;
; sw[0]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[0]                               ; 0                 ; 0       ;
; sw[2]                                                                ;                   ;         ;
;      - bpnetwork:bpnetwork_u|lay1_x[2]                               ; 0                 ; 0       ;
+----------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                             ; Location            ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; bpnetwork:bpnetwork_u|lay1_en                                                                                                                                                    ; LABCELL_X30_Y2_N45  ; 9       ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1                 ; LABCELL_X29_Y8_N57  ; 84      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|ADD:add_1|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[4]                                            ; FF_X29_Y12_N53      ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[47] ; DSP_X20_Y4_N0       ; 27      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector102~0                                                                                                                          ; LABCELL_X29_Y5_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector135~1                                                                                                                          ; LABCELL_X31_Y3_N0   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector139~1                                                                                                                          ; LABCELL_X31_Y3_N54  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector217~1                                                                                                                          ; MLABCELL_X34_Y4_N3  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector38~0                                                                                                                           ; LABCELL_X29_Y5_N51  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector6~0                                                                                                                            ; LABCELL_X29_Y5_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|Selector70~0                                                                                                                           ; LABCELL_X31_Y6_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_datab[21]~1                                                                                                                        ; LABCELL_X31_Y4_N33  ; 19      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_datab[30]~0                                                                                                                        ; LABCELL_X30_Y4_N6   ; 64      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|neuron[2]                                                                                                                              ; FF_X33_Y6_N26       ; 29      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_addr[1]~0                                                                                                                          ; LABCELL_X31_Y3_N36  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|rom_addr[5]~2                                                                                                                          ; LABCELL_X31_Y3_N42  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_state.sigmoid_S0                                                                                                               ; FF_X34_Y3_N8        ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_x[23]~0                                                                                                                        ; MLABCELL_X34_Y3_N18 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[30]~0                                                                                                                       ; MLABCELL_X34_Y3_N48 ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y1[30]~0                                                                                                                       ; MLABCELL_X34_Y3_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y2[30]~0                                                                                                                       ; MLABCELL_X34_Y3_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y3[30]~1                                                                                                                       ; MLABCELL_X34_Y3_N36 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S0                                                                                                                               ; FF_X31_Y3_N53       ; 42      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S4                                                                                                                               ; FF_X33_Y3_N50       ; 61      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S5                                                                                                                               ; FF_X34_Y4_N38       ; 43      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|lpm_add_sub:add_sub1|add_sub_soe:auto_generated|op_1~1                 ; LABCELL_X43_Y6_N45  ; 84      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|ADD:add_2|ADD_altfp_add_sub_55j:ADD_altfp_add_sub_55j_component|man_leading_zeros_dffe31[4]                                            ; FF_X43_Y9_N11       ; 24      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|result_output_reg[47] ; DSP_X32_Y2_N0       ; 27      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|WideOr13~0                                                                                                                             ; LABCELL_X40_Y3_N12  ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|WideOr14~0                                                                                                                             ; LABCELL_X37_Y3_N33  ; 72      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|WideOr17                                                                                                                               ; LABCELL_X42_Y3_N9   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_datab[0]~0                                                                                                                         ; LABCELL_X42_Y4_N9   ; 64      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|rom_addr[1]~0                                                                                                                          ; LABCELL_X37_Y3_N12  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_addr_f[0]~0                                                                                                                    ; MLABCELL_X39_Y3_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S0                                                                                                                               ; FF_X37_Y3_N56       ; 46      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S5                                                                                                                               ; FF_X37_Y3_N20       ; 38      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                                                                                                                                  ; FF_X36_Y3_N20       ; 13      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|y[21]~0                                                                                                                                ; LABCELL_X37_Y3_N45  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                              ; PIN_AF14            ; 1811    ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; rst_n                                                                                                                                                                            ; PIN_AA14            ; 69      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                            ; PIN_AA14            ; 517     ; Async. clear            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rtl~0                                                                                                                                                                            ; MLABCELL_X39_Y7_N18 ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                                                                                                            ; LABCELL_X30_Y11_N54 ; 13      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; seg_display:seg_display_u|n~0                                                                                                                                                    ; LABCELL_X36_Y3_N21  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_AF14 ; 1811    ; Global Clock         ; GCLK6            ; --                        ;
; rst_n ; PIN_AA14 ; 517     ; Global Clock         ; GCLK7            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                  ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                        ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; bpnetwork:bpnetwork_u|bpparams:bpparams_u|altsyncram:altsyncram_component|altsyncram_4cc2:auto_generated|ALTSYNCRAM                   ; AUTO ; True Dual Port ; Single Clock ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2           ; 0     ; D:/IntelFPGA/BPNetwork/simulation/modelsim/bpparams.hex    ; M10K_X38_Y4_N0, M10K_X41_Y4_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_lut:lut_1|altsyncram:altsyncram_component|altsyncram_17k1:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1           ; 0     ; D:/IntelFPGA/BPNetwork/simulation/modelsim/sigmoid_lut.hex ; M10K_X38_Y2_N0                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|sigmoid_lut:lut_2|altsyncram:altsyncram_component|altsyncram_17k1:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 128                         ; 10                          ; --                          ; --                          ; 1280                ; 1           ; 0     ; D:/IntelFPGA/BPNetwork/simulation/modelsim/sigmoid_lut.hex ; M10K_X38_Y3_N0                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+--------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 27x27               ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                 ; Mode              ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|Mult0~mac ; Independent 27x27 ; DSP_X32_Y2_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|MULT:mult_1|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|Mult0~mac ; Independent 27x27 ; DSP_X20_Y4_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 4,319 / 289,320 ( 1 % ) ;
; C12 interconnects                           ; 32 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 1,487 / 119,108 ( 1 % ) ;
; C4 interconnects                            ; 682 / 56,300 ( 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 485 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 973 / 84,580 ( 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 218 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 232 / 20,720 ( 1 % )    ;
; R3 interconnects                            ; 1,890 / 130,992 ( 1 % ) ;
; R6 interconnects                            ; 2,696 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 6 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 19        ; 0            ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 19        ; 19        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 19           ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 0         ; 0         ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; seg[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                              ;
+-------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------------------------------+----------------------+-------------------+
; clk                                             ; clk                  ; 207.6             ;
; rst_n                                           ; clk                  ; 79.5              ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid ; clk                  ; 66.3              ;
; I/O                                             ; clk                  ; 66.2              ;
; clk,rst_n,I/O                                   ; clk                  ; 47.4              ;
; clk                                             ; rst_n                ; 19.6              ;
; clk,I/O                                         ; clk                  ; 17.6              ;
+-------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                    ; Destination Register                                                                                                                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 5.210             ;
; bpnetwork:bpnetwork_u|result[9]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 4.183             ;
; bpnetwork:bpnetwork_u|result[0]                                    ; seg_display:seg_display_u|v                                                                                                                                                    ; 4.123             ;
; bpnetwork:bpnetwork_u|result[1]                                    ; seg_display:seg_display_u|v                                                                                                                                                    ; 4.115             ;
; bpnetwork:bpnetwork_u|result[3]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 4.079             ;
; bpnetwork:bpnetwork_u|result[2]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.982             ;
; bpnetwork:bpnetwork_u|result[7]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.974             ;
; bpnetwork:bpnetwork_u|result[8]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.972             ;
; bpnetwork:bpnetwork_u|result[4]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.970             ;
; bpnetwork:bpnetwork_u|result[6]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.966             ;
; bpnetwork:bpnetwork_u|result[5]                                    ; seg_display:seg_display_u|z                                                                                                                                                    ; 3.951             ;
; rst_n                                                              ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|dataa_input_reg[16] ; 3.349             ;
; key                                                                ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.Sidle                                                                                                                          ; 2.526             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[19]~89        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 2.372             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[2]~65         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 2.368             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[4]~57         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 2.362             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[1]~69         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 2.352             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[7]~45         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 2.277             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[13]~113       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 2.246             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S8                 ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                                                                                                                                ; 2.236             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|rom_latency[1]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                                                                                                                                ; 2.236             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|rom_latency[0]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                                                                                                                                ; 2.236             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.Sidle              ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|valid                                                                                                                                ; 2.236             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[15]~105       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 2.228             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[14]~109       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 2.221             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[21]~81        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 2.087             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[23]~29        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[23]~_emulated                                                                                                             ; 2.021             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[24]~25        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 2.018             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[27]~13        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[27]~_emulated                                                                                                             ; 2.010             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[25]~21        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 2.002             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[28]~9         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.943             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[30]~1         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[30]~_emulated                                                                                                             ; 1.936             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[29]~5         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[29]~_emulated                                                                                                             ; 1.932             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[26]~17        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.925             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~125       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~_emulated                                                                                                             ; 1.806             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[8]~41         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[8]~_emulated                                                                                                              ; 1.806             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[9]~37         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.802             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[3]~61         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[3]~_emulated                                                                                                              ; 1.794             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[10]~33        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[10]~_emulated                                                                                                             ; 1.741             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~73         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~_emulated                                                                                                              ; 1.728             ;
; bpnetwork:bpnetwork_u|lay1_x[8]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.718             ;
; bpnetwork:bpnetwork_u|lay1_x[5]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.664             ;
; bpnetwork:bpnetwork_u|lay1_x[7]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.654             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[11]~121       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.647             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[17]~97        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.646             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[12]~117       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.631             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[6]~49         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.528             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[5]~53         ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.527             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[30]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.478             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[30]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.478             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[22]~77        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.439             ;
; bpnetwork:bpnetwork_u|lay1_x[1]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.438             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[20]~85        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.429             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[27]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.418             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[27]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.418             ;
; bpnetwork:bpnetwork_u|lay1_x[3]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.417             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[18]~93        ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[18]~_emulated                                                                                                             ; 1.414             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[28]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.412             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[28]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.412             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[24]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.405             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[24]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.405             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[25]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.402             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[25]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.402             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[29]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.373             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[29]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.373             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[16]~101       ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|dataa_input_reg[16] ; 1.346             ;
; bpnetwork:bpnetwork_u|lay1_x[4]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.330             ;
; bpnetwork:bpnetwork_u|lay1_x[6]                                    ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|mult_dataa[23]                                                                                                                       ; 1.322             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[20]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.311             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[20]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.311             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[22]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.309             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[22]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p2                                               ; 1.309             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[3]~_emulated  ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.273             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[3]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.273             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[5]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[5]~53                                                                                                                     ; 1.249             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[0]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~73                                                                                                                     ; 1.248             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[4]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[4]~57                                                                                                                     ; 1.248             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[10]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.238             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[10]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.238             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[18]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|dataa_input_reg[18] ; 1.238             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[18]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_mult:man_product2_mult|mult_ncs:auto_generated|dataa_input_reg[18] ; 1.238             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[1]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[1]~69                                                                                                                     ; 1.235             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[12]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[12]~117                                                                                                                   ; 1.220             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[26]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.216             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[26]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.216             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[8]~_emulated  ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.215             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[8]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.215             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[0]~_emulated  ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.206             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[23]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.202             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[23]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|lpm_add_sub:exp_add_adder|add_sub_a9e:auto_generated|pipeline_dffe[8]  ; 1.202             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[16]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[16]~101                                                                                                                   ; 1.200             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[31]           ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~125                                                                                                                   ; 1.175             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S2                 ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_dataa[31]                                                                                                                        ; 1.171             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|state.S5                 ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|add_dataa[31]                                                                                                                        ; 1.171             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[6]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[6]~49                                                                                                                     ; 1.170             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[5]~_emulated  ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.160             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|sigmoid_y0[7]            ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[7]~45                                                                                                                     ; 1.158             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[6]~_emulated  ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|dataa_man_not_zero_ff_p1                                               ; 1.133             ;
; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|mult_dataa[31]~_emulated ; bpnetwork:bpnetwork_u|lay2_mod:lay2_mod_u|MULT:mult_2|MULT_altfp_mult_trn:MULT_altfp_mult_trn_component|sign_node_ff0[0]                                                       ; 1.132             ;
; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|state.S2                 ; bpnetwork:bpnetwork_u|lay1_mod:lay1_mod_u|add_dataa[31]                                                                                                                        ; 1.106             ;
+--------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "BPNetwork"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "bpnetwork:bpnetwork_u|bpparams:bpparams_u|altsyncram:altsyncram_component|altsyncram_4cc2:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1899 fanout uses global clock CLKCTRL_G6
    Info (11162): rst_n~inputCLKENA0 with 485 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver rst_n~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad rst_n is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 51 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BPNetwork.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 96 registers into blocks of type DSP block
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "led[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led[3]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X33_Y0 to location X44_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (11888): Total time spent on timing analysis during the Fitter is 6.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/IntelFPGA/BPNetwork/output_files/BPNetwork.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6692 megabytes
    Info: Processing ended: Sat Nov 20 12:13:04 2021
    Info: Elapsed time: 00:01:15
    Info: Total CPU time (on all processors): 00:02:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/IntelFPGA/BPNetwork/output_files/BPNetwork.fit.smsg.


