
servo_control_oystick module.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000044a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003f6  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000044a  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000047c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000048  00000000  00000000  000004bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   0000084a  00000000  00000000  00000504  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000070d  00000000  00000000  00000d4e  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000381  00000000  00000000  0000145b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  0000009c  00000000  00000000  000017dc  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000003f8  00000000  00000000  00001878  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000001ec  00000000  00000000  00001c70  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000038  00000000  00000000  00001e5c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 48 00 	jmp	0x90	; 0x90 <__vector_2>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 ac 00 	call	0x158	; 0x158 <main>
  78:	0c 94 f9 01 	jmp	0x3f2	; 0x3f2 <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <interruptConfig>:
#include <avr/interrupt.h>
#define min_pulse 250
#define scal_down  4.887
//interrupt config
void interruptConfig(void){
	DDRD=1<<PD3;
  80:	88 e0       	ldi	r24, 0x08	; 8
  82:	8a b9       	out	0x0a, r24	; 10
	PORTD=1<<PD3;//ENABLE THE INTERNAL PULLUP RESISTOR
  84:	8b b9       	out	0x0b, r24	; 11
	EIMSK=1<<INT1;//enable interrrrupt one
  86:	92 e0       	ldi	r25, 0x02	; 2
  88:	9d bb       	out	0x1d, r25	; 29
	EICRA=1<<ISC11;//falling edge
  8a:	80 93 69 00 	sts	0x0069, r24	; 0x800069 <__TEXT_REGION_LENGTH__+0x7f8069>
  8e:	08 95       	ret

00000090 <__vector_2>:
	
}
//isr routine
ISR(INT1_vect){
  90:	1f 92       	push	r1
  92:	0f 92       	push	r0
  94:	0f b6       	in	r0, 0x3f	; 63
  96:	0f 92       	push	r0
  98:	11 24       	eor	r1, r1
  9a:	8f 93       	push	r24
  9c:	9f 93       	push	r25
  9e:	af 93       	push	r26
  a0:	bf 93       	push	r27
  a2:	ef 93       	push	r30
  a4:	ff 93       	push	r31
	for(int servo=500;servo>=250;servo--){
  a6:	84 ef       	ldi	r24, 0xF4	; 244
  a8:	91 e0       	ldi	r25, 0x01	; 1
		OCR1A=servo;
  aa:	e8 e8       	ldi	r30, 0x88	; 136
  ac:	f0 e0       	ldi	r31, 0x00	; 0
  ae:	91 83       	std	Z+1, r25	; 0x01
  b0:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b2:	af e5       	ldi	r26, 0x5F	; 95
  b4:	ba ee       	ldi	r27, 0xEA	; 234
  b6:	11 97       	sbiw	r26, 0x01	; 1
  b8:	f1 f7       	brne	.-4      	; 0xb6 <__vector_2+0x26>
  ba:	00 c0       	rjmp	.+0      	; 0xbc <__vector_2+0x2c>
  bc:	00 00       	nop
	EICRA=1<<ISC11;//falling edge
	
}
//isr routine
ISR(INT1_vect){
	for(int servo=500;servo>=250;servo--){
  be:	01 97       	sbiw	r24, 0x01	; 1
  c0:	89 3f       	cpi	r24, 0xF9	; 249
  c2:	91 05       	cpc	r25, r1
  c4:	a1 f7       	brne	.-24     	; 0xae <__vector_2+0x1e>
  c6:	84 ef       	ldi	r24, 0xF4	; 244
  c8:	91 e0       	ldi	r25, 0x01	; 1
		OCR1A=servo;
		_delay_ms(15);
	}
	for(int servo=500;servo>=250;servo--){
		OCR1B=servo;
  ca:	ea e8       	ldi	r30, 0x8A	; 138
  cc:	f0 e0       	ldi	r31, 0x00	; 0
  ce:	91 83       	std	Z+1, r25	; 0x01
  d0:	80 83       	st	Z, r24
  d2:	af e5       	ldi	r26, 0x5F	; 95
  d4:	ba ee       	ldi	r27, 0xEA	; 234
  d6:	11 97       	sbiw	r26, 0x01	; 1
  d8:	f1 f7       	brne	.-4      	; 0xd6 <__vector_2+0x46>
  da:	00 c0       	rjmp	.+0      	; 0xdc <__vector_2+0x4c>
  dc:	00 00       	nop
ISR(INT1_vect){
	for(int servo=500;servo>=250;servo--){
		OCR1A=servo;
		_delay_ms(15);
	}
	for(int servo=500;servo>=250;servo--){
  de:	01 97       	sbiw	r24, 0x01	; 1
  e0:	89 3f       	cpi	r24, 0xF9	; 249
  e2:	91 05       	cpc	r25, r1
  e4:	a1 f7       	brne	.-24     	; 0xce <__vector_2+0x3e>
	// 		for (int servo_control=min_pulse;servo_control<=500;servo_control++){
	// 		 	OCR1B=servo_control;
	// 		 	_delay_ms(15);
	// 		 	}
	
}
  e6:	ff 91       	pop	r31
  e8:	ef 91       	pop	r30
  ea:	bf 91       	pop	r27
  ec:	af 91       	pop	r26
  ee:	9f 91       	pop	r25
  f0:	8f 91       	pop	r24
  f2:	0f 90       	pop	r0
  f4:	0f be       	out	0x3f, r0	; 63
  f6:	0f 90       	pop	r0
  f8:	1f 90       	pop	r1
  fa:	18 95       	reti

000000fc <adc_init>:
// 	return ADCW;
// }
void adc_init()
{
	// AREF = AVcc
	ADMUX = (1<<REFS0);
  fc:	80 e4       	ldi	r24, 0x40	; 64
  fe:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	
	// ADC Enable and prescaler of 128
	// 16000000/128 = 125000
	ADCSRA = (1<<ADEN)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0);
 102:	87 e8       	ldi	r24, 0x87	; 135
 104:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 108:	08 95       	ret

0000010a <adc_read>:
{
	// select the corresponding channel 0~7
	// ANDing with ’7? will always keep the value
	// of ‘ch’ between 0 and 7
	ch &= 0b00000111;  // AND operation with 7
	ADMUX = (ADMUX & 0xF8)|ch; // clears the bottom 3 bits before ORing
 10a:	ec e7       	ldi	r30, 0x7C	; 124
 10c:	f0 e0       	ldi	r31, 0x00	; 0
 10e:	90 81       	ld	r25, Z
 110:	98 7f       	andi	r25, 0xF8	; 248
 112:	87 70       	andi	r24, 0x07	; 7
 114:	89 2b       	or	r24, r25
 116:	80 83       	st	Z, r24
	
	// start single convertion
	// write ’1? to ADSC
	ADCSRA |= (1<<ADSC);
 118:	ea e7       	ldi	r30, 0x7A	; 122
 11a:	f0 e0       	ldi	r31, 0x00	; 0
 11c:	80 81       	ld	r24, Z
 11e:	80 64       	ori	r24, 0x40	; 64
 120:	80 83       	st	Z, r24
	
	// wait for conversion to complete
	// ADSC becomes ’0? again
	// till then, run loop continuously
	while(ADCSRA & (1<<ADSC));
 122:	80 81       	ld	r24, Z
 124:	86 fd       	sbrc	r24, 6
 126:	fd cf       	rjmp	.-6      	; 0x122 <adc_read+0x18>
	
	return (ADC);
 128:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 12c:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
 130:	08 95       	ret

00000132 <pwm_init_tmr1>:


void pwm_init_tmr1(void){
	DDRB=(1<<PB1)|(1<<PB2);//SET OC1A OC1B AS OUTPUT
 132:	86 e0       	ldi	r24, 0x06	; 6
 134:	84 b9       	out	0x04, r24	; 4
	
	TCCR1A=((1<<WGM11)|(1<<COM1A1));//SET A FAST PWM,TOP IN ICR1,NON-INVERTING MODEclear output on compare match
 136:	82 e8       	ldi	r24, 0x82	; 130
 138:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	/*TCCR1B=(1<<WGM12)|(1<<WGM13)|(1<<CS11)|(1<<CS10);//TOP IN ICR1,CLK/64*/
	TCCR1B=((1<<WGM12)|(1<<WGM13)|(1<<CS10)|(1<<CS11));//TOP IN ICR1,CLK/64
 13c:	8b e1       	ldi	r24, 0x1B	; 27
 13e:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	//CALCULATING FPWM---PWM REQUENCY fOCnxPFCPWM
	//FPWM=F(OSC)/(N*(1+TOP)).WHERE N PRESCALER DIVIDER=16000000/(64*(1+)
	//TOP=39999..PS1--319999 PS64-4999 PS256-1249
	/*TCNT1=4499;*/
	TCNT1=0;
 142:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 146:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	
	ICR1=4999;//setting the top count
 14a:	87 e8       	ldi	r24, 0x87	; 135
 14c:	93 e1       	ldi	r25, 0x13	; 19
 14e:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 152:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 156:	08 95       	ret

00000158 <main>:
int main(void)
{
	/*pwm_init();*/
	//interrupt coniguration
	
	interruptConfig();
 158:	0e 94 40 00 	call	0x80	; 0x80 <interruptConfig>
	sei();
 15c:	78 94       	sei
	pwm_init_tmr1();
 15e:	0e 94 99 00 	call	0x132	; 0x132 <pwm_init_tmr1>
	adc_init();
 162:	0e 94 7e 00 	call	0xfc	; 0xfc <adc_init>
	while (1)
	{
// 		
			//int servo_control=(min_pulse+(adc_read(0)*scal_down ));
			int servo_control=((adc_read(0)*scal_down ));
					OCR1A=servo_control;
 166:	c8 e8       	ldi	r28, 0x88	; 136
 168:	d0 e0       	ldi	r29, 0x00	; 0
	//OCR1A=1999;//-90 degrees position
	while (1)
	{
// 		
			//int servo_control=(min_pulse+(adc_read(0)*scal_down ));
			int servo_control=((adc_read(0)*scal_down ));
 16a:	80 e0       	ldi	r24, 0x00	; 0
 16c:	0e 94 85 00 	call	0x10a	; 0x10a <adc_read>
					OCR1A=servo_control;
 170:	bc 01       	movw	r22, r24
 172:	80 e0       	ldi	r24, 0x00	; 0
 174:	90 e0       	ldi	r25, 0x00	; 0
 176:	0e 94 fe 00 	call	0x1fc	; 0x1fc <__floatunsisf>
 17a:	2e e4       	ldi	r18, 0x4E	; 78
 17c:	32 e6       	ldi	r19, 0x62	; 98
 17e:	4c e9       	ldi	r20, 0x9C	; 156
 180:	50 e4       	ldi	r21, 0x40	; 64
 182:	0e 94 64 01 	call	0x2c8	; 0x2c8 <__mulsf3>
 186:	0e 94 c8 00 	call	0x190	; 0x190 <__fixsfsi>
 18a:	79 83       	std	Y+1, r23	; 0x01
 18c:	68 83       	st	Y, r22
 18e:	ed cf       	rjmp	.-38     	; 0x16a <main+0x12>

00000190 <__fixsfsi>:
 190:	0e 94 cf 00 	call	0x19e	; 0x19e <__fixunssfsi>
 194:	68 94       	set
 196:	b1 11       	cpse	r27, r1
 198:	0c 94 5e 01 	jmp	0x2bc	; 0x2bc <__fp_szero>
 19c:	08 95       	ret

0000019e <__fixunssfsi>:
 19e:	0e 94 43 01 	call	0x286	; 0x286 <__fp_splitA>
 1a2:	88 f0       	brcs	.+34     	; 0x1c6 <__fixunssfsi+0x28>
 1a4:	9f 57       	subi	r25, 0x7F	; 127
 1a6:	98 f0       	brcs	.+38     	; 0x1ce <__fixunssfsi+0x30>
 1a8:	b9 2f       	mov	r27, r25
 1aa:	99 27       	eor	r25, r25
 1ac:	b7 51       	subi	r27, 0x17	; 23
 1ae:	b0 f0       	brcs	.+44     	; 0x1dc <__fixunssfsi+0x3e>
 1b0:	e1 f0       	breq	.+56     	; 0x1ea <__fixunssfsi+0x4c>
 1b2:	66 0f       	add	r22, r22
 1b4:	77 1f       	adc	r23, r23
 1b6:	88 1f       	adc	r24, r24
 1b8:	99 1f       	adc	r25, r25
 1ba:	1a f0       	brmi	.+6      	; 0x1c2 <__fixunssfsi+0x24>
 1bc:	ba 95       	dec	r27
 1be:	c9 f7       	brne	.-14     	; 0x1b2 <__fixunssfsi+0x14>
 1c0:	14 c0       	rjmp	.+40     	; 0x1ea <__fixunssfsi+0x4c>
 1c2:	b1 30       	cpi	r27, 0x01	; 1
 1c4:	91 f0       	breq	.+36     	; 0x1ea <__fixunssfsi+0x4c>
 1c6:	0e 94 5d 01 	call	0x2ba	; 0x2ba <__fp_zero>
 1ca:	b1 e0       	ldi	r27, 0x01	; 1
 1cc:	08 95       	ret
 1ce:	0c 94 5d 01 	jmp	0x2ba	; 0x2ba <__fp_zero>
 1d2:	67 2f       	mov	r22, r23
 1d4:	78 2f       	mov	r23, r24
 1d6:	88 27       	eor	r24, r24
 1d8:	b8 5f       	subi	r27, 0xF8	; 248
 1da:	39 f0       	breq	.+14     	; 0x1ea <__fixunssfsi+0x4c>
 1dc:	b9 3f       	cpi	r27, 0xF9	; 249
 1de:	cc f3       	brlt	.-14     	; 0x1d2 <__fixunssfsi+0x34>
 1e0:	86 95       	lsr	r24
 1e2:	77 95       	ror	r23
 1e4:	67 95       	ror	r22
 1e6:	b3 95       	inc	r27
 1e8:	d9 f7       	brne	.-10     	; 0x1e0 <__fixunssfsi+0x42>
 1ea:	3e f4       	brtc	.+14     	; 0x1fa <__fixunssfsi+0x5c>
 1ec:	90 95       	com	r25
 1ee:	80 95       	com	r24
 1f0:	70 95       	com	r23
 1f2:	61 95       	neg	r22
 1f4:	7f 4f       	sbci	r23, 0xFF	; 255
 1f6:	8f 4f       	sbci	r24, 0xFF	; 255
 1f8:	9f 4f       	sbci	r25, 0xFF	; 255
 1fa:	08 95       	ret

000001fc <__floatunsisf>:
 1fc:	e8 94       	clt
 1fe:	09 c0       	rjmp	.+18     	; 0x212 <__floatsisf+0x12>

00000200 <__floatsisf>:
 200:	97 fb       	bst	r25, 7
 202:	3e f4       	brtc	.+14     	; 0x212 <__floatsisf+0x12>
 204:	90 95       	com	r25
 206:	80 95       	com	r24
 208:	70 95       	com	r23
 20a:	61 95       	neg	r22
 20c:	7f 4f       	sbci	r23, 0xFF	; 255
 20e:	8f 4f       	sbci	r24, 0xFF	; 255
 210:	9f 4f       	sbci	r25, 0xFF	; 255
 212:	99 23       	and	r25, r25
 214:	a9 f0       	breq	.+42     	; 0x240 <__floatsisf+0x40>
 216:	f9 2f       	mov	r31, r25
 218:	96 e9       	ldi	r25, 0x96	; 150
 21a:	bb 27       	eor	r27, r27
 21c:	93 95       	inc	r25
 21e:	f6 95       	lsr	r31
 220:	87 95       	ror	r24
 222:	77 95       	ror	r23
 224:	67 95       	ror	r22
 226:	b7 95       	ror	r27
 228:	f1 11       	cpse	r31, r1
 22a:	f8 cf       	rjmp	.-16     	; 0x21c <__floatsisf+0x1c>
 22c:	fa f4       	brpl	.+62     	; 0x26c <__floatsisf+0x6c>
 22e:	bb 0f       	add	r27, r27
 230:	11 f4       	brne	.+4      	; 0x236 <__floatsisf+0x36>
 232:	60 ff       	sbrs	r22, 0
 234:	1b c0       	rjmp	.+54     	; 0x26c <__floatsisf+0x6c>
 236:	6f 5f       	subi	r22, 0xFF	; 255
 238:	7f 4f       	sbci	r23, 0xFF	; 255
 23a:	8f 4f       	sbci	r24, 0xFF	; 255
 23c:	9f 4f       	sbci	r25, 0xFF	; 255
 23e:	16 c0       	rjmp	.+44     	; 0x26c <__floatsisf+0x6c>
 240:	88 23       	and	r24, r24
 242:	11 f0       	breq	.+4      	; 0x248 <__floatsisf+0x48>
 244:	96 e9       	ldi	r25, 0x96	; 150
 246:	11 c0       	rjmp	.+34     	; 0x26a <__floatsisf+0x6a>
 248:	77 23       	and	r23, r23
 24a:	21 f0       	breq	.+8      	; 0x254 <__floatsisf+0x54>
 24c:	9e e8       	ldi	r25, 0x8E	; 142
 24e:	87 2f       	mov	r24, r23
 250:	76 2f       	mov	r23, r22
 252:	05 c0       	rjmp	.+10     	; 0x25e <__floatsisf+0x5e>
 254:	66 23       	and	r22, r22
 256:	71 f0       	breq	.+28     	; 0x274 <__floatsisf+0x74>
 258:	96 e8       	ldi	r25, 0x86	; 134
 25a:	86 2f       	mov	r24, r22
 25c:	70 e0       	ldi	r23, 0x00	; 0
 25e:	60 e0       	ldi	r22, 0x00	; 0
 260:	2a f0       	brmi	.+10     	; 0x26c <__floatsisf+0x6c>
 262:	9a 95       	dec	r25
 264:	66 0f       	add	r22, r22
 266:	77 1f       	adc	r23, r23
 268:	88 1f       	adc	r24, r24
 26a:	da f7       	brpl	.-10     	; 0x262 <__floatsisf+0x62>
 26c:	88 0f       	add	r24, r24
 26e:	96 95       	lsr	r25
 270:	87 95       	ror	r24
 272:	97 f9       	bld	r25, 7
 274:	08 95       	ret

00000276 <__fp_split3>:
 276:	57 fd       	sbrc	r21, 7
 278:	90 58       	subi	r25, 0x80	; 128
 27a:	44 0f       	add	r20, r20
 27c:	55 1f       	adc	r21, r21
 27e:	59 f0       	breq	.+22     	; 0x296 <__fp_splitA+0x10>
 280:	5f 3f       	cpi	r21, 0xFF	; 255
 282:	71 f0       	breq	.+28     	; 0x2a0 <__fp_splitA+0x1a>
 284:	47 95       	ror	r20

00000286 <__fp_splitA>:
 286:	88 0f       	add	r24, r24
 288:	97 fb       	bst	r25, 7
 28a:	99 1f       	adc	r25, r25
 28c:	61 f0       	breq	.+24     	; 0x2a6 <__fp_splitA+0x20>
 28e:	9f 3f       	cpi	r25, 0xFF	; 255
 290:	79 f0       	breq	.+30     	; 0x2b0 <__fp_splitA+0x2a>
 292:	87 95       	ror	r24
 294:	08 95       	ret
 296:	12 16       	cp	r1, r18
 298:	13 06       	cpc	r1, r19
 29a:	14 06       	cpc	r1, r20
 29c:	55 1f       	adc	r21, r21
 29e:	f2 cf       	rjmp	.-28     	; 0x284 <__fp_split3+0xe>
 2a0:	46 95       	lsr	r20
 2a2:	f1 df       	rcall	.-30     	; 0x286 <__fp_splitA>
 2a4:	08 c0       	rjmp	.+16     	; 0x2b6 <__fp_splitA+0x30>
 2a6:	16 16       	cp	r1, r22
 2a8:	17 06       	cpc	r1, r23
 2aa:	18 06       	cpc	r1, r24
 2ac:	99 1f       	adc	r25, r25
 2ae:	f1 cf       	rjmp	.-30     	; 0x292 <__fp_splitA+0xc>
 2b0:	86 95       	lsr	r24
 2b2:	71 05       	cpc	r23, r1
 2b4:	61 05       	cpc	r22, r1
 2b6:	08 94       	sec
 2b8:	08 95       	ret

000002ba <__fp_zero>:
 2ba:	e8 94       	clt

000002bc <__fp_szero>:
 2bc:	bb 27       	eor	r27, r27
 2be:	66 27       	eor	r22, r22
 2c0:	77 27       	eor	r23, r23
 2c2:	cb 01       	movw	r24, r22
 2c4:	97 f9       	bld	r25, 7
 2c6:	08 95       	ret

000002c8 <__mulsf3>:
 2c8:	0e 94 77 01 	call	0x2ee	; 0x2ee <__mulsf3x>
 2cc:	0c 94 e8 01 	jmp	0x3d0	; 0x3d0 <__fp_round>
 2d0:	0e 94 da 01 	call	0x3b4	; 0x3b4 <__fp_pscA>
 2d4:	38 f0       	brcs	.+14     	; 0x2e4 <__mulsf3+0x1c>
 2d6:	0e 94 e1 01 	call	0x3c2	; 0x3c2 <__fp_pscB>
 2da:	20 f0       	brcs	.+8      	; 0x2e4 <__mulsf3+0x1c>
 2dc:	95 23       	and	r25, r21
 2de:	11 f0       	breq	.+4      	; 0x2e4 <__mulsf3+0x1c>
 2e0:	0c 94 d1 01 	jmp	0x3a2	; 0x3a2 <__fp_inf>
 2e4:	0c 94 d7 01 	jmp	0x3ae	; 0x3ae <__fp_nan>
 2e8:	11 24       	eor	r1, r1
 2ea:	0c 94 5e 01 	jmp	0x2bc	; 0x2bc <__fp_szero>

000002ee <__mulsf3x>:
 2ee:	0e 94 3b 01 	call	0x276	; 0x276 <__fp_split3>
 2f2:	70 f3       	brcs	.-36     	; 0x2d0 <__mulsf3+0x8>

000002f4 <__mulsf3_pse>:
 2f4:	95 9f       	mul	r25, r21
 2f6:	c1 f3       	breq	.-16     	; 0x2e8 <__mulsf3+0x20>
 2f8:	95 0f       	add	r25, r21
 2fa:	50 e0       	ldi	r21, 0x00	; 0
 2fc:	55 1f       	adc	r21, r21
 2fe:	62 9f       	mul	r22, r18
 300:	f0 01       	movw	r30, r0
 302:	72 9f       	mul	r23, r18
 304:	bb 27       	eor	r27, r27
 306:	f0 0d       	add	r31, r0
 308:	b1 1d       	adc	r27, r1
 30a:	63 9f       	mul	r22, r19
 30c:	aa 27       	eor	r26, r26
 30e:	f0 0d       	add	r31, r0
 310:	b1 1d       	adc	r27, r1
 312:	aa 1f       	adc	r26, r26
 314:	64 9f       	mul	r22, r20
 316:	66 27       	eor	r22, r22
 318:	b0 0d       	add	r27, r0
 31a:	a1 1d       	adc	r26, r1
 31c:	66 1f       	adc	r22, r22
 31e:	82 9f       	mul	r24, r18
 320:	22 27       	eor	r18, r18
 322:	b0 0d       	add	r27, r0
 324:	a1 1d       	adc	r26, r1
 326:	62 1f       	adc	r22, r18
 328:	73 9f       	mul	r23, r19
 32a:	b0 0d       	add	r27, r0
 32c:	a1 1d       	adc	r26, r1
 32e:	62 1f       	adc	r22, r18
 330:	83 9f       	mul	r24, r19
 332:	a0 0d       	add	r26, r0
 334:	61 1d       	adc	r22, r1
 336:	22 1f       	adc	r18, r18
 338:	74 9f       	mul	r23, r20
 33a:	33 27       	eor	r19, r19
 33c:	a0 0d       	add	r26, r0
 33e:	61 1d       	adc	r22, r1
 340:	23 1f       	adc	r18, r19
 342:	84 9f       	mul	r24, r20
 344:	60 0d       	add	r22, r0
 346:	21 1d       	adc	r18, r1
 348:	82 2f       	mov	r24, r18
 34a:	76 2f       	mov	r23, r22
 34c:	6a 2f       	mov	r22, r26
 34e:	11 24       	eor	r1, r1
 350:	9f 57       	subi	r25, 0x7F	; 127
 352:	50 40       	sbci	r21, 0x00	; 0
 354:	9a f0       	brmi	.+38     	; 0x37c <__mulsf3_pse+0x88>
 356:	f1 f0       	breq	.+60     	; 0x394 <__mulsf3_pse+0xa0>
 358:	88 23       	and	r24, r24
 35a:	4a f0       	brmi	.+18     	; 0x36e <__mulsf3_pse+0x7a>
 35c:	ee 0f       	add	r30, r30
 35e:	ff 1f       	adc	r31, r31
 360:	bb 1f       	adc	r27, r27
 362:	66 1f       	adc	r22, r22
 364:	77 1f       	adc	r23, r23
 366:	88 1f       	adc	r24, r24
 368:	91 50       	subi	r25, 0x01	; 1
 36a:	50 40       	sbci	r21, 0x00	; 0
 36c:	a9 f7       	brne	.-22     	; 0x358 <__mulsf3_pse+0x64>
 36e:	9e 3f       	cpi	r25, 0xFE	; 254
 370:	51 05       	cpc	r21, r1
 372:	80 f0       	brcs	.+32     	; 0x394 <__mulsf3_pse+0xa0>
 374:	0c 94 d1 01 	jmp	0x3a2	; 0x3a2 <__fp_inf>
 378:	0c 94 5e 01 	jmp	0x2bc	; 0x2bc <__fp_szero>
 37c:	5f 3f       	cpi	r21, 0xFF	; 255
 37e:	e4 f3       	brlt	.-8      	; 0x378 <__mulsf3_pse+0x84>
 380:	98 3e       	cpi	r25, 0xE8	; 232
 382:	d4 f3       	brlt	.-12     	; 0x378 <__mulsf3_pse+0x84>
 384:	86 95       	lsr	r24
 386:	77 95       	ror	r23
 388:	67 95       	ror	r22
 38a:	b7 95       	ror	r27
 38c:	f7 95       	ror	r31
 38e:	e7 95       	ror	r30
 390:	9f 5f       	subi	r25, 0xFF	; 255
 392:	c1 f7       	brne	.-16     	; 0x384 <__mulsf3_pse+0x90>
 394:	fe 2b       	or	r31, r30
 396:	88 0f       	add	r24, r24
 398:	91 1d       	adc	r25, r1
 39a:	96 95       	lsr	r25
 39c:	87 95       	ror	r24
 39e:	97 f9       	bld	r25, 7
 3a0:	08 95       	ret

000003a2 <__fp_inf>:
 3a2:	97 f9       	bld	r25, 7
 3a4:	9f 67       	ori	r25, 0x7F	; 127
 3a6:	80 e8       	ldi	r24, 0x80	; 128
 3a8:	70 e0       	ldi	r23, 0x00	; 0
 3aa:	60 e0       	ldi	r22, 0x00	; 0
 3ac:	08 95       	ret

000003ae <__fp_nan>:
 3ae:	9f ef       	ldi	r25, 0xFF	; 255
 3b0:	80 ec       	ldi	r24, 0xC0	; 192
 3b2:	08 95       	ret

000003b4 <__fp_pscA>:
 3b4:	00 24       	eor	r0, r0
 3b6:	0a 94       	dec	r0
 3b8:	16 16       	cp	r1, r22
 3ba:	17 06       	cpc	r1, r23
 3bc:	18 06       	cpc	r1, r24
 3be:	09 06       	cpc	r0, r25
 3c0:	08 95       	ret

000003c2 <__fp_pscB>:
 3c2:	00 24       	eor	r0, r0
 3c4:	0a 94       	dec	r0
 3c6:	12 16       	cp	r1, r18
 3c8:	13 06       	cpc	r1, r19
 3ca:	14 06       	cpc	r1, r20
 3cc:	05 06       	cpc	r0, r21
 3ce:	08 95       	ret

000003d0 <__fp_round>:
 3d0:	09 2e       	mov	r0, r25
 3d2:	03 94       	inc	r0
 3d4:	00 0c       	add	r0, r0
 3d6:	11 f4       	brne	.+4      	; 0x3dc <__fp_round+0xc>
 3d8:	88 23       	and	r24, r24
 3da:	52 f0       	brmi	.+20     	; 0x3f0 <__fp_round+0x20>
 3dc:	bb 0f       	add	r27, r27
 3de:	40 f4       	brcc	.+16     	; 0x3f0 <__fp_round+0x20>
 3e0:	bf 2b       	or	r27, r31
 3e2:	11 f4       	brne	.+4      	; 0x3e8 <__fp_round+0x18>
 3e4:	60 ff       	sbrs	r22, 0
 3e6:	04 c0       	rjmp	.+8      	; 0x3f0 <__fp_round+0x20>
 3e8:	6f 5f       	subi	r22, 0xFF	; 255
 3ea:	7f 4f       	sbci	r23, 0xFF	; 255
 3ec:	8f 4f       	sbci	r24, 0xFF	; 255
 3ee:	9f 4f       	sbci	r25, 0xFF	; 255
 3f0:	08 95       	ret

000003f2 <_exit>:
 3f2:	f8 94       	cli

000003f4 <__stop_program>:
 3f4:	ff cf       	rjmp	.-2      	; 0x3f4 <__stop_program>
