// Generated by CIRCT unknown git version
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module InputUnit_8(
  input         clock,
                reset,
                io_router_resp_vc_sel_0_2,
                io_router_resp_vc_sel_0_6,
                io_vcalloc_req_ready,
                io_vcalloc_resp_vc_sel_0_2,
                io_vcalloc_resp_vc_sel_0_6,
                io_out_credit_available_0_2,
                io_out_credit_available_0_6,
                io_salloc_req_0_ready,
                io_in_flit_0_valid,
                io_in_flit_0_bits_head,
                io_in_flit_0_bits_tail,
  input  [72:0] io_in_flit_0_bits_payload,
  input  [2:0]  io_in_flit_0_bits_flow_vnet_id,
  input  [3:0]  io_in_flit_0_bits_flow_ingress_node,
  input  [2:0]  io_in_flit_0_bits_flow_ingress_node_id,
  input  [3:0]  io_in_flit_0_bits_flow_egress_node,
  input  [2:0]  io_in_flit_0_bits_flow_egress_node_id,
  input  [3:0]  io_in_flit_0_bits_virt_channel_id,
  output [3:0]  io_router_req_bits_src_virt_id,
  output [2:0]  io_router_req_bits_flow_vnet_id,
  output [3:0]  io_router_req_bits_flow_ingress_node,
  output [2:0]  io_router_req_bits_flow_ingress_node_id,
  output [3:0]  io_router_req_bits_flow_egress_node,
  output [2:0]  io_router_req_bits_flow_egress_node_id,
  output        io_vcalloc_req_valid,
                io_vcalloc_req_bits_vc_sel_0_2,
                io_vcalloc_req_bits_vc_sel_0_6,
                io_salloc_req_0_valid,
                io_salloc_req_0_bits_vc_sel_0_2,
                io_salloc_req_0_bits_vc_sel_0_6,
                io_salloc_req_0_bits_tail,
                io_out_0_valid,
                io_out_0_bits_flit_head,
                io_out_0_bits_flit_tail,
  output [72:0] io_out_0_bits_flit_payload,
  output [2:0]  io_out_0_bits_flit_flow_vnet_id,
  output [3:0]  io_out_0_bits_flit_flow_ingress_node,
  output [2:0]  io_out_0_bits_flit_flow_ingress_node_id,
  output [3:0]  io_out_0_bits_flit_flow_egress_node,
  output [2:0]  io_out_0_bits_flit_flow_egress_node_id,
  output [3:0]  io_out_0_bits_out_virt_channel,
                io_debug_va_stall,
                io_debug_sa_stall,
  output [9:0]  io_in_credit_return,
                io_in_vc_free
);

  wire        vcalloc_vals_7;	// @[InputUnit.scala:249:32]
  wire        vcalloc_vals_3;	// @[InputUnit.scala:249:32]
  wire        _salloc_arb_io_in_3_ready;	// @[InputUnit.scala:279:26]
  wire        _salloc_arb_io_in_7_ready;	// @[InputUnit.scala:279:26]
  wire        _salloc_arb_io_out_0_valid;	// @[InputUnit.scala:279:26]
  wire [9:0]  _salloc_arb_io_chosen_oh_0;	// @[InputUnit.scala:279:26]
  wire        _route_arbiter_io_in_1_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_2_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_3_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_4_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_5_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_6_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_7_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_8_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_in_9_ready;	// @[InputUnit.scala:186:29]
  wire        _route_arbiter_io_out_valid;	// @[InputUnit.scala:186:29]
  wire [3:0]  _route_arbiter_io_out_bits_src_virt_id;	// @[InputUnit.scala:186:29]
  wire        _input_buffer_io_deq_0_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_0_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_0_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_1_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_1_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_1_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_2_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_2_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_2_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_3_valid;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_3_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_3_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_3_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_4_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_4_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_4_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_5_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_5_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_5_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_6_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_6_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_6_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_7_valid;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_7_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_7_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_7_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_8_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_8_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_8_bits_payload;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_9_bits_head;	// @[InputUnit.scala:180:28]
  wire        _input_buffer_io_deq_9_bits_tail;	// @[InputUnit.scala:180:28]
  wire [72:0] _input_buffer_io_deq_9_bits_payload;	// @[InputUnit.scala:180:28]
  reg  [2:0]  states_3_g;	// @[InputUnit.scala:191:19]
  reg         states_3_vc_sel_0_2;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_3_flow_vnet_id;	// @[InputUnit.scala:191:19]
  reg  [3:0]  states_3_flow_ingress_node;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_3_flow_ingress_node_id;	// @[InputUnit.scala:191:19]
  reg  [3:0]  states_3_flow_egress_node;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_3_flow_egress_node_id;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_7_g;	// @[InputUnit.scala:191:19]
  reg         states_7_vc_sel_0_6;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_7_flow_vnet_id;	// @[InputUnit.scala:191:19]
  reg  [3:0]  states_7_flow_ingress_node;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_7_flow_ingress_node_id;	// @[InputUnit.scala:191:19]
  reg  [3:0]  states_7_flow_egress_node;	// @[InputUnit.scala:191:19]
  reg  [2:0]  states_7_flow_egress_node_id;	// @[InputUnit.scala:191:19]
  wire        _T = io_in_flit_0_valid & io_in_flit_0_bits_head;	// @[InputUnit.scala:194:32]
  wire        _route_arbiter_io_in_3_valid_T = states_3_g == 3'h1;	// @[InputUnit.scala:191:19, :199:26, :212:22]
  wire        _route_arbiter_io_in_7_valid_T = states_7_g == 3'h1;	// @[InputUnit.scala:191:19, :199:26, :212:22]
  reg  [9:0]  mask;	// @[InputUnit.scala:233:21]
  wire [4:0]  _GEN = {vcalloc_vals_7, 3'h0, vcalloc_vals_3} & ~(mask[7:3]);	// @[InputUnit.scala:197:27, :233:21, :236:{80,87,89}, :249:32]
  wire [19:0] _vcalloc_filter_T_41 = _GEN[0] ? 20'h8 : _GEN[4] ? 20'h80 : vcalloc_vals_3 ? 20'h2000 : {2'h0, vcalloc_vals_7, 17'h0};	// @[Bitwise.scala:51:90, InputUnit.scala:236:87, :249:32, Mux.scala:47:70, OneHot.scala:84:71]
  wire [9:0]  vcalloc_sel = _vcalloc_filter_T_41[9:0] | _vcalloc_filter_T_41[19:10];	// @[InputUnit.scala:237:{35,58,76}, Mux.scala:47:70]
  wire        _io_vcalloc_req_valid_output = vcalloc_vals_3 | vcalloc_vals_7;	// @[InputUnit.scala:249:32, package.scala:73:59]
  assign vcalloc_vals_3 = states_3_g == 3'h2;	// @[InputUnit.scala:191:19, :199:26, :249:32]
  assign vcalloc_vals_7 = states_7_g == 3'h2;	// @[InputUnit.scala:191:19, :199:26, :249:32]
  wire        _T_42 = io_vcalloc_req_ready & _io_vcalloc_req_valid_output;	// @[Decoupled.scala:51:35, package.scala:73:59]
  wire        _GEN_0 = _T_42 & vcalloc_sel[3];	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :270:29, Mux.scala:29:36]
  wire        _GEN_1 = _T_42 & vcalloc_sel[7];	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :270:29, Mux.scala:29:36]
  wire        _salloc_arb_io_in_3_valid_T_2 = states_3_g == 3'h3 & states_3_vc_sel_0_2 & io_out_credit_available_0_2 & _input_buffer_io_deq_3_valid;	// @[InputUnit.scala:180:28, :191:19, :253:82, :288:{22,50}]
  wire        _salloc_arb_io_in_7_valid_T_2 = states_7_g == 3'h3 & states_7_vc_sel_0_6 & io_out_credit_available_0_6 & _input_buffer_io_deq_7_valid;	// @[InputUnit.scala:180:28, :191:19, :253:82, :288:{22,50}]
  reg         salloc_outs_0_valid;	// @[InputUnit.scala:318:8]
  reg  [3:0]  salloc_outs_0_out_vid;	// @[InputUnit.scala:318:8]
  reg         salloc_outs_0_flit_head;	// @[InputUnit.scala:318:8]
  reg         salloc_outs_0_flit_tail;	// @[InputUnit.scala:318:8]
  reg  [72:0] salloc_outs_0_flit_payload;	// @[InputUnit.scala:318:8]
  reg  [2:0]  salloc_outs_0_flit_flow_vnet_id;	// @[InputUnit.scala:318:8]
  reg  [3:0]  salloc_outs_0_flit_flow_ingress_node;	// @[InputUnit.scala:318:8]
  reg  [2:0]  salloc_outs_0_flit_flow_ingress_node_id;	// @[InputUnit.scala:318:8]
  reg  [3:0]  salloc_outs_0_flit_flow_egress_node;	// @[InputUnit.scala:318:8]
  reg  [2:0]  salloc_outs_0_flit_flow_egress_node_id;	// @[InputUnit.scala:318:8]
  wire        _T_97 = io_salloc_req_0_ready & _salloc_arb_io_out_0_valid;	// @[Decoupled.scala:51:35, InputUnit.scala:279:26]
  wire [15:0] _mask_T = 16'h1 << _route_arbiter_io_out_bits_src_virt_id;	// @[InputUnit.scala:186:29, :240:18]
  wire        at_dest = io_in_flit_0_bits_flow_egress_node == 4'h8;	// @[InputUnit.scala:198:57]
  wire        _GEN_2 = _T & io_in_flit_0_bits_virt_channel_id == 4'h3;	// @[InputUnit.scala:191:19, :194:{32,60}, :199:20]
  wire        _GEN_3 = _T & io_in_flit_0_bits_virt_channel_id == 4'h7;	// @[InputUnit.scala:191:19, :194:{32,60}, :199:20]
  wire        _vc_sel_WIRE_7 = _salloc_arb_io_chosen_oh_0[7] & states_7_vc_sel_0_6;	// @[InputUnit.scala:191:19, :279:26, Mux.scala:27:73, :29:36]
  always @(posedge clock) begin
    if (reset | _salloc_arb_io_in_3_ready & _salloc_arb_io_in_3_valid_T_2 & _input_buffer_io_deq_3_bits_tail)	// @[InputUnit.scala:180:28, :268:32, :279:26, :288:50, :292:{22,35}, :293:13, :377:23, :378:24]
      states_3_g <= 3'h0;	// @[InputUnit.scala:191:19, :197:27]
    else if (_T_42 & vcalloc_sel[3] | vcalloc_vals_3 & vcalloc_sel[3] & io_vcalloc_req_ready)	// @[Decoupled.scala:51:35, InputUnit.scala:222:31, :237:58, :249:32, :253:{51,76,82}, :268:32, :270:29, :272:21, Mux.scala:29:36]
      states_3_g <= 3'h3;	// @[InputUnit.scala:191:19, :253:82]
    else if (_route_arbiter_io_out_valid & _route_arbiter_io_out_bits_src_virt_id == 4'h3 | _route_arbiter_io_in_3_ready & _route_arbiter_io_in_3_valid_T)	// @[Decoupled.scala:51:35, InputUnit.scala:186:29, :194:60, :199:20, :212:22, :215:{23,29}, :222:31, :225:18]
      states_3_g <= 3'h2;	// @[InputUnit.scala:191:19, :199:26]
    else if (_GEN_2) begin	// @[InputUnit.scala:191:19, :194:60, :199:20]
      if (at_dest)	// @[InputUnit.scala:198:57]
        states_3_g <= 3'h2;	// @[InputUnit.scala:191:19, :199:26]
      else	// @[InputUnit.scala:198:57]
        states_3_g <= 3'h1;	// @[InputUnit.scala:191:19, :199:26]
    end
    if (_GEN_0)	// @[InputUnit.scala:270:29]
      states_3_vc_sel_0_2 <= io_vcalloc_resp_vc_sel_0_2;	// @[InputUnit.scala:191:19]
    else if (_route_arbiter_io_out_valid & _route_arbiter_io_out_bits_src_virt_id == 4'h3)	// @[InputUnit.scala:186:29, :194:60, :199:20, :222:31, :227:{17,25}, :228:26]
      states_3_vc_sel_0_2 <= io_router_resp_vc_sel_0_2;	// @[InputUnit.scala:191:19]
    else	// @[InputUnit.scala:194:60, :222:31, :227:25, :228:26]
      states_3_vc_sel_0_2 <= ~_GEN_2 & states_3_vc_sel_0_2;	// @[InputUnit.scala:191:19, :194:60, :199:20, :200:45]
    if (_GEN_2) begin	// @[InputUnit.scala:191:19, :194:60, :199:20]
      states_3_flow_vnet_id <= io_in_flit_0_bits_flow_vnet_id;	// @[InputUnit.scala:191:19]
      states_3_flow_ingress_node <= io_in_flit_0_bits_flow_ingress_node;	// @[InputUnit.scala:191:19]
      states_3_flow_ingress_node_id <= io_in_flit_0_bits_flow_ingress_node_id;	// @[InputUnit.scala:191:19]
      states_3_flow_egress_node <= io_in_flit_0_bits_flow_egress_node;	// @[InputUnit.scala:191:19]
      states_3_flow_egress_node_id <= io_in_flit_0_bits_flow_egress_node_id;	// @[InputUnit.scala:191:19]
    end
    if (reset | _salloc_arb_io_in_7_ready & _salloc_arb_io_in_7_valid_T_2 & _input_buffer_io_deq_7_bits_tail)	// @[InputUnit.scala:180:28, :268:32, :279:26, :288:50, :292:{22,35}, :293:13, :377:23, :378:24]
      states_7_g <= 3'h0;	// @[InputUnit.scala:191:19, :197:27]
    else if (_T_42 & vcalloc_sel[7] | vcalloc_vals_7 & vcalloc_sel[7] & io_vcalloc_req_ready)	// @[Decoupled.scala:51:35, InputUnit.scala:222:31, :237:58, :249:32, :253:{51,76,82}, :268:32, :270:29, :272:21, Mux.scala:29:36]
      states_7_g <= 3'h3;	// @[InputUnit.scala:191:19, :253:82]
    else if (_route_arbiter_io_out_valid & _route_arbiter_io_out_bits_src_virt_id == 4'h7 | _route_arbiter_io_in_7_ready & _route_arbiter_io_in_7_valid_T)	// @[Decoupled.scala:51:35, InputUnit.scala:186:29, :194:60, :199:20, :212:22, :215:{23,29}, :222:31, :225:18]
      states_7_g <= 3'h2;	// @[InputUnit.scala:191:19, :199:26]
    else if (_GEN_3) begin	// @[InputUnit.scala:191:19, :194:60, :199:20]
      if (at_dest)	// @[InputUnit.scala:198:57]
        states_7_g <= 3'h2;	// @[InputUnit.scala:191:19, :199:26]
      else	// @[InputUnit.scala:198:57]
        states_7_g <= 3'h1;	// @[InputUnit.scala:191:19, :199:26]
    end
    if (_GEN_1)	// @[InputUnit.scala:270:29]
      states_7_vc_sel_0_6 <= io_vcalloc_resp_vc_sel_0_6;	// @[InputUnit.scala:191:19]
    else if (_route_arbiter_io_out_valid & _route_arbiter_io_out_bits_src_virt_id == 4'h7)	// @[InputUnit.scala:186:29, :194:60, :199:20, :222:31, :227:{17,25}, :228:26]
      states_7_vc_sel_0_6 <= io_router_resp_vc_sel_0_6;	// @[InputUnit.scala:191:19]
    else	// @[InputUnit.scala:194:60, :222:31, :227:25, :228:26]
      states_7_vc_sel_0_6 <= ~_GEN_3 & states_7_vc_sel_0_6;	// @[InputUnit.scala:191:19, :194:60, :199:20, :200:45]
    if (_GEN_3) begin	// @[InputUnit.scala:191:19, :194:60, :199:20]
      states_7_flow_vnet_id <= io_in_flit_0_bits_flow_vnet_id;	// @[InputUnit.scala:191:19]
      states_7_flow_ingress_node <= io_in_flit_0_bits_flow_ingress_node;	// @[InputUnit.scala:191:19]
      states_7_flow_ingress_node_id <= io_in_flit_0_bits_flow_ingress_node_id;	// @[InputUnit.scala:191:19]
      states_7_flow_egress_node <= io_in_flit_0_bits_flow_egress_node;	// @[InputUnit.scala:191:19]
      states_7_flow_egress_node_id <= io_in_flit_0_bits_flow_egress_node_id;	// @[InputUnit.scala:191:19]
    end
    salloc_outs_0_valid <= _T_97;	// @[Decoupled.scala:51:35, InputUnit.scala:318:8]
    salloc_outs_0_out_vid <= {1'h0, _vc_sel_WIRE_7, _vc_sel_WIRE_7 | _salloc_arb_io_chosen_oh_0[3] & states_3_vc_sel_0_2, 1'h0};	// @[Cat.scala:33:92, InputUnit.scala:191:19, :279:26, :318:8, Mux.scala:27:73, :29:36, OneHot.scala:32:28]
    salloc_outs_0_flit_head <= _salloc_arb_io_chosen_oh_0[0] & _input_buffer_io_deq_0_bits_head | _salloc_arb_io_chosen_oh_0[1] & _input_buffer_io_deq_1_bits_head | _salloc_arb_io_chosen_oh_0[2] & _input_buffer_io_deq_2_bits_head | _salloc_arb_io_chosen_oh_0[3] & _input_buffer_io_deq_3_bits_head | _salloc_arb_io_chosen_oh_0[4] & _input_buffer_io_deq_4_bits_head | _salloc_arb_io_chosen_oh_0[5] & _input_buffer_io_deq_5_bits_head | _salloc_arb_io_chosen_oh_0[6] & _input_buffer_io_deq_6_bits_head | _salloc_arb_io_chosen_oh_0[7] & _input_buffer_io_deq_7_bits_head | _salloc_arb_io_chosen_oh_0[8] & _input_buffer_io_deq_8_bits_head | _salloc_arb_io_chosen_oh_0[9] & _input_buffer_io_deq_9_bits_head;	// @[InputUnit.scala:180:28, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_tail <= _salloc_arb_io_chosen_oh_0[0] & _input_buffer_io_deq_0_bits_tail | _salloc_arb_io_chosen_oh_0[1] & _input_buffer_io_deq_1_bits_tail | _salloc_arb_io_chosen_oh_0[2] & _input_buffer_io_deq_2_bits_tail | _salloc_arb_io_chosen_oh_0[3] & _input_buffer_io_deq_3_bits_tail | _salloc_arb_io_chosen_oh_0[4] & _input_buffer_io_deq_4_bits_tail | _salloc_arb_io_chosen_oh_0[5] & _input_buffer_io_deq_5_bits_tail | _salloc_arb_io_chosen_oh_0[6] & _input_buffer_io_deq_6_bits_tail | _salloc_arb_io_chosen_oh_0[7] & _input_buffer_io_deq_7_bits_tail | _salloc_arb_io_chosen_oh_0[8] & _input_buffer_io_deq_8_bits_tail | _salloc_arb_io_chosen_oh_0[9] & _input_buffer_io_deq_9_bits_tail;	// @[InputUnit.scala:180:28, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_payload <= (_salloc_arb_io_chosen_oh_0[0] ? _input_buffer_io_deq_0_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[1] ? _input_buffer_io_deq_1_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[2] ? _input_buffer_io_deq_2_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[3] ? _input_buffer_io_deq_3_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[4] ? _input_buffer_io_deq_4_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[5] ? _input_buffer_io_deq_5_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[6] ? _input_buffer_io_deq_6_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[7] ? _input_buffer_io_deq_7_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[8] ? _input_buffer_io_deq_8_bits_payload : 73'h0) | (_salloc_arb_io_chosen_oh_0[9] ? _input_buffer_io_deq_9_bits_payload : 73'h0);	// @[InputUnit.scala:180:28, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_flow_vnet_id <= (_salloc_arb_io_chosen_oh_0[3] ? states_3_flow_vnet_id : 3'h0) | (_salloc_arb_io_chosen_oh_0[7] ? states_7_flow_vnet_id : 3'h0);	// @[InputUnit.scala:191:19, :197:27, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_flow_ingress_node <= (_salloc_arb_io_chosen_oh_0[3] ? states_3_flow_ingress_node : 4'h0) | (_salloc_arb_io_chosen_oh_0[7] ? states_7_flow_ingress_node : 4'h0);	// @[InputUnit.scala:191:19, :199:20, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_flow_ingress_node_id <= (_salloc_arb_io_chosen_oh_0[3] ? states_3_flow_ingress_node_id : 3'h0) | (_salloc_arb_io_chosen_oh_0[7] ? states_7_flow_ingress_node_id : 3'h0);	// @[InputUnit.scala:191:19, :197:27, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_flow_egress_node <= (_salloc_arb_io_chosen_oh_0[3] ? states_3_flow_egress_node : 4'h0) | (_salloc_arb_io_chosen_oh_0[7] ? states_7_flow_egress_node : 4'h0);	// @[InputUnit.scala:191:19, :199:20, :279:26, :318:8, Mux.scala:27:73, :29:36]
    salloc_outs_0_flit_flow_egress_node_id <= (_salloc_arb_io_chosen_oh_0[3] ? states_3_flow_egress_node_id : 3'h0) | (_salloc_arb_io_chosen_oh_0[7] ? states_7_flow_egress_node_id : 3'h0);	// @[InputUnit.scala:191:19, :197:27, :279:26, :318:8, Mux.scala:27:73, :29:36]
    if (reset)
      mask <= 10'h0;	// @[InputUnit.scala:233:21]
    else if (_route_arbiter_io_out_valid)	// @[InputUnit.scala:186:29]
      mask <= _mask_T[9:0] - 10'h1;	// @[InputUnit.scala:233:21, :240:{18,53}]
    else if (vcalloc_vals_3 | vcalloc_vals_7)	// @[InputUnit.scala:249:32, package.scala:73:59]
      mask <= {1'h0, {1'h0, {1'h0, {1'h0, {1'h0, {1'h0, {1'h0, {1'h0, {1'h0, vcalloc_sel[0]} | {2{vcalloc_sel[1]}}} | {3{vcalloc_sel[2]}}} | {4{vcalloc_sel[3]}}} | {5{vcalloc_sel[4]}}} | {6{vcalloc_sel[5]}}} | {7{vcalloc_sel[6]}}} | {8{vcalloc_sel[7]}}} | {9{vcalloc_sel[8]}}} | {10{vcalloc_sel[9]}};	// @[InputUnit.scala:233:21, :237:58, Mux.scala:27:73, :29:36]
  end // always @(posedge)
  `ifndef SYNTHESIS
    wire  [5:0][2:0]  _GEN_4 = '{3'h0, 3'h0, 3'h0, 3'h0, 3'h0, 3'h0};	// @[InputUnit.scala:197:27]
    wire  [15:0][2:0] _GEN_5 = {_GEN_4, {{3'h0}, {3'h0}, {states_7_g}, {3'h0}, {3'h0}, {3'h0}, {states_3_g}, {3'h0}, {3'h0}, {3'h0}}};	// @[InputUnit.scala:191:19, :197:27]
    always @(posedge clock) begin	// @[InputUnit.scala:196:13]
      if (_T & ~reset & io_in_flit_0_bits_virt_channel_id > 4'h9) begin	// @[InputUnit.scala:194:32, :196:{13,17}]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:196:13]
          $error("Assertion failed\n    at InputUnit.scala:196 assert(id < nVirtualChannels.U)\n");	// @[InputUnit.scala:196:13]
        if (`STOP_COND_)	// @[InputUnit.scala:196:13]
          $fatal;	// @[InputUnit.scala:196:13]
      end
      if (_T & ~reset & (|_GEN_5[io_in_flit_0_bits_virt_channel_id])) begin	// @[InputUnit.scala:194:32, :197:{13,27}]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:197:13]
          $error("Assertion failed\n    at InputUnit.scala:197 assert(states(id).g === g_i)\n");	// @[InputUnit.scala:197:13]
        if (`STOP_COND_)	// @[InputUnit.scala:197:13]
          $fatal;	// @[InputUnit.scala:197:13]
      end
      if (_route_arbiter_io_out_valid & ~reset & _GEN_5[_route_arbiter_io_out_bits_src_virt_id] != 3'h1) begin	// @[InputUnit.scala:186:29, :197:27, :199:26, :224:{11,25}]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:224:11]
          $error("Assertion failed\n    at InputUnit.scala:224 assert(states(id).g === g_r)\n");	// @[InputUnit.scala:224:11]
        if (`STOP_COND_)	// @[InputUnit.scala:224:11]
          $fatal;	// @[InputUnit.scala:224:11]
      end
      if (_T_42 & vcalloc_sel[0] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[1] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[2] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_GEN_0 & ~reset & ~vcalloc_vals_3) begin	// @[InputUnit.scala:249:32, :270:29, :274:17]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[4] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[5] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[6] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_GEN_1 & ~reset & ~vcalloc_vals_7) begin	// @[InputUnit.scala:249:32, :270:29, :274:17]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[8] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
      if (_T_42 & vcalloc_sel[9] & ~reset) begin	// @[Decoupled.scala:51:35, InputUnit.scala:237:58, :274:17, Mux.scala:29:36]
        if (`ASSERT_VERBOSE_COND_)	// @[InputUnit.scala:274:17]
          $error("Assertion failed\n    at InputUnit.scala:274 assert(states(i).g === g_v)\n");	// @[InputUnit.scala:274:17]
        if (`STOP_COND_)	// @[InputUnit.scala:274:17]
          $fatal;	// @[InputUnit.scala:274:17]
      end
    end // always @(posedge)
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0]      _RANDOM_0;
    logic [31:0]      _RANDOM_1;
    logic [31:0]      _RANDOM_2;
    logic [31:0]      _RANDOM_3;
    logic [31:0]      _RANDOM_4;
    logic [31:0]      _RANDOM_5;
    logic [31:0]      _RANDOM_6;
    logic [31:0]      _RANDOM_7;
    logic [31:0]      _RANDOM_8;
    logic [31:0]      _RANDOM_9;
    logic [31:0]      _RANDOM_10;
    logic [31:0]      _RANDOM_11;
    logic [31:0]      _RANDOM_12;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        _RANDOM_1 = `RANDOM;
        _RANDOM_2 = `RANDOM;
        _RANDOM_3 = `RANDOM;
        _RANDOM_4 = `RANDOM;
        _RANDOM_5 = `RANDOM;
        _RANDOM_6 = `RANDOM;
        _RANDOM_7 = `RANDOM;
        _RANDOM_8 = `RANDOM;
        _RANDOM_9 = `RANDOM;
        _RANDOM_10 = `RANDOM;
        _RANDOM_11 = `RANDOM;
        _RANDOM_12 = `RANDOM;
        states_3_g = _RANDOM_2[28:26];	// @[InputUnit.scala:191:19]
        states_3_vc_sel_0_2 = _RANDOM_2[31];	// @[InputUnit.scala:191:19]
        states_3_flow_vnet_id = _RANDOM_3[9:7];	// @[InputUnit.scala:191:19]
        states_3_flow_ingress_node = _RANDOM_3[13:10];	// @[InputUnit.scala:191:19]
        states_3_flow_ingress_node_id = _RANDOM_3[16:14];	// @[InputUnit.scala:191:19]
        states_3_flow_egress_node = _RANDOM_3[20:17];	// @[InputUnit.scala:191:19]
        states_3_flow_egress_node_id = _RANDOM_3[23:21];	// @[InputUnit.scala:191:19]
        states_7_g = _RANDOM_6[20:18];	// @[InputUnit.scala:191:19]
        states_7_vc_sel_0_6 = _RANDOM_6[27];	// @[InputUnit.scala:191:19]
        states_7_flow_vnet_id = {_RANDOM_6[31], _RANDOM_7[1:0]};	// @[InputUnit.scala:191:19]
        states_7_flow_ingress_node = _RANDOM_7[5:2];	// @[InputUnit.scala:191:19]
        states_7_flow_ingress_node_id = _RANDOM_7[8:6];	// @[InputUnit.scala:191:19]
        states_7_flow_egress_node = _RANDOM_7[12:9];	// @[InputUnit.scala:191:19]
        states_7_flow_egress_node_id = _RANDOM_7[15:13];	// @[InputUnit.scala:191:19]
        mask = _RANDOM_9[21:12];	// @[InputUnit.scala:233:21]
        salloc_outs_0_valid = _RANDOM_9[22];	// @[InputUnit.scala:233:21, :318:8]
        salloc_outs_0_out_vid = _RANDOM_9[30:27];	// @[InputUnit.scala:233:21, :318:8]
        salloc_outs_0_flit_head = _RANDOM_9[31];	// @[InputUnit.scala:233:21, :318:8]
        salloc_outs_0_flit_tail = _RANDOM_10[0];	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_payload = {_RANDOM_10[31:1], _RANDOM_11, _RANDOM_12[9:0]};	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_flow_vnet_id = _RANDOM_12[12:10];	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_flow_ingress_node = _RANDOM_12[16:13];	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_flow_ingress_node_id = _RANDOM_12[19:17];	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_flow_egress_node = _RANDOM_12[23:20];	// @[InputUnit.scala:318:8]
        salloc_outs_0_flit_flow_egress_node_id = _RANDOM_12[26:24];	// @[InputUnit.scala:318:8]
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  InputBuffer_8 input_buffer (	// @[InputUnit.scala:180:28]
    .clock                         (clock),
    .reset                         (reset),
    .io_enq_0_valid                (io_in_flit_0_valid),
    .io_enq_0_bits_head            (io_in_flit_0_bits_head),
    .io_enq_0_bits_tail            (io_in_flit_0_bits_tail),
    .io_enq_0_bits_payload         (io_in_flit_0_bits_payload),
    .io_enq_0_bits_virt_channel_id (io_in_flit_0_bits_virt_channel_id),
    .io_deq_3_ready                (_salloc_arb_io_in_3_ready),	// @[InputUnit.scala:279:26]
    .io_deq_7_ready                (_salloc_arb_io_in_7_ready),	// @[InputUnit.scala:279:26]
    .io_deq_0_bits_head            (_input_buffer_io_deq_0_bits_head),
    .io_deq_0_bits_tail            (_input_buffer_io_deq_0_bits_tail),
    .io_deq_0_bits_payload         (_input_buffer_io_deq_0_bits_payload),
    .io_deq_1_bits_head            (_input_buffer_io_deq_1_bits_head),
    .io_deq_1_bits_tail            (_input_buffer_io_deq_1_bits_tail),
    .io_deq_1_bits_payload         (_input_buffer_io_deq_1_bits_payload),
    .io_deq_2_bits_head            (_input_buffer_io_deq_2_bits_head),
    .io_deq_2_bits_tail            (_input_buffer_io_deq_2_bits_tail),
    .io_deq_2_bits_payload         (_input_buffer_io_deq_2_bits_payload),
    .io_deq_3_valid                (_input_buffer_io_deq_3_valid),
    .io_deq_3_bits_head            (_input_buffer_io_deq_3_bits_head),
    .io_deq_3_bits_tail            (_input_buffer_io_deq_3_bits_tail),
    .io_deq_3_bits_payload         (_input_buffer_io_deq_3_bits_payload),
    .io_deq_4_bits_head            (_input_buffer_io_deq_4_bits_head),
    .io_deq_4_bits_tail            (_input_buffer_io_deq_4_bits_tail),
    .io_deq_4_bits_payload         (_input_buffer_io_deq_4_bits_payload),
    .io_deq_5_bits_head            (_input_buffer_io_deq_5_bits_head),
    .io_deq_5_bits_tail            (_input_buffer_io_deq_5_bits_tail),
    .io_deq_5_bits_payload         (_input_buffer_io_deq_5_bits_payload),
    .io_deq_6_bits_head            (_input_buffer_io_deq_6_bits_head),
    .io_deq_6_bits_tail            (_input_buffer_io_deq_6_bits_tail),
    .io_deq_6_bits_payload         (_input_buffer_io_deq_6_bits_payload),
    .io_deq_7_valid                (_input_buffer_io_deq_7_valid),
    .io_deq_7_bits_head            (_input_buffer_io_deq_7_bits_head),
    .io_deq_7_bits_tail            (_input_buffer_io_deq_7_bits_tail),
    .io_deq_7_bits_payload         (_input_buffer_io_deq_7_bits_payload),
    .io_deq_8_bits_head            (_input_buffer_io_deq_8_bits_head),
    .io_deq_8_bits_tail            (_input_buffer_io_deq_8_bits_tail),
    .io_deq_8_bits_payload         (_input_buffer_io_deq_8_bits_payload),
    .io_deq_9_bits_head            (_input_buffer_io_deq_9_bits_head),
    .io_deq_9_bits_tail            (_input_buffer_io_deq_9_bits_tail),
    .io_deq_9_bits_payload         (_input_buffer_io_deq_9_bits_payload)
  );
  Arbiter route_arbiter (	// @[InputUnit.scala:186:29]
    .io_in_0_valid                     (1'h0),
    .io_in_0_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_0_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_0_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_0_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_0_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_1_valid                     (1'h0),
    .io_in_1_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_1_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_1_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_1_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_1_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_1_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_2_valid                     (1'h0),
    .io_in_2_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_2_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_2_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_2_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_2_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_2_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_3_valid                     (_route_arbiter_io_in_3_valid_T),	// @[InputUnit.scala:212:22]
    .io_in_3_bits_src_virt_id          (4'h3),	// @[InputUnit.scala:199:20]
    .io_in_3_bits_flow_vnet_id         (states_3_flow_vnet_id),	// @[InputUnit.scala:191:19]
    .io_in_3_bits_flow_ingress_node    (states_3_flow_ingress_node),	// @[InputUnit.scala:191:19]
    .io_in_3_bits_flow_ingress_node_id (states_3_flow_ingress_node_id),	// @[InputUnit.scala:191:19]
    .io_in_3_bits_flow_egress_node     (states_3_flow_egress_node),	// @[InputUnit.scala:191:19]
    .io_in_3_bits_flow_egress_node_id  (states_3_flow_egress_node_id),	// @[InputUnit.scala:191:19]
    .io_in_4_valid                     (1'h0),
    .io_in_4_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_4_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_4_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_4_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_4_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_4_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_5_valid                     (1'h0),
    .io_in_5_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_5_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_5_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_5_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_5_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_5_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_6_valid                     (1'h0),
    .io_in_6_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_6_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_6_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_6_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_6_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_6_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_7_valid                     (_route_arbiter_io_in_7_valid_T),	// @[InputUnit.scala:212:22]
    .io_in_7_bits_src_virt_id          (4'h7),	// @[InputUnit.scala:199:20]
    .io_in_7_bits_flow_vnet_id         (states_7_flow_vnet_id),	// @[InputUnit.scala:191:19]
    .io_in_7_bits_flow_ingress_node    (states_7_flow_ingress_node),	// @[InputUnit.scala:191:19]
    .io_in_7_bits_flow_ingress_node_id (states_7_flow_ingress_node_id),	// @[InputUnit.scala:191:19]
    .io_in_7_bits_flow_egress_node     (states_7_flow_egress_node),	// @[InputUnit.scala:191:19]
    .io_in_7_bits_flow_egress_node_id  (states_7_flow_egress_node_id),	// @[InputUnit.scala:191:19]
    .io_in_8_valid                     (1'h0),
    .io_in_8_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_8_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_8_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_8_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_8_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_8_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_9_valid                     (1'h0),
    .io_in_9_bits_src_virt_id          (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_9_bits_flow_vnet_id         (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_9_bits_flow_ingress_node    (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_9_bits_flow_ingress_node_id (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_9_bits_flow_egress_node     (4'h0),	// @[InputUnit.scala:199:20]
    .io_in_9_bits_flow_egress_node_id  (3'h0),	// @[InputUnit.scala:197:27]
    .io_in_1_ready                     (_route_arbiter_io_in_1_ready),
    .io_in_2_ready                     (_route_arbiter_io_in_2_ready),
    .io_in_3_ready                     (_route_arbiter_io_in_3_ready),
    .io_in_4_ready                     (_route_arbiter_io_in_4_ready),
    .io_in_5_ready                     (_route_arbiter_io_in_5_ready),
    .io_in_6_ready                     (_route_arbiter_io_in_6_ready),
    .io_in_7_ready                     (_route_arbiter_io_in_7_ready),
    .io_in_8_ready                     (_route_arbiter_io_in_8_ready),
    .io_in_9_ready                     (_route_arbiter_io_in_9_ready),
    .io_out_valid                      (_route_arbiter_io_out_valid),
    .io_out_bits_src_virt_id           (_route_arbiter_io_out_bits_src_virt_id),
    .io_out_bits_flow_vnet_id          (io_router_req_bits_flow_vnet_id),
    .io_out_bits_flow_ingress_node     (io_router_req_bits_flow_ingress_node),
    .io_out_bits_flow_ingress_node_id  (io_router_req_bits_flow_ingress_node_id),
    .io_out_bits_flow_egress_node      (io_router_req_bits_flow_egress_node),
    .io_out_bits_flow_egress_node_id   (io_router_req_bits_flow_egress_node_id)
  );
  SwitchArbiter_39 salloc_arb (	// @[InputUnit.scala:279:26]
    .clock                    (clock),
    .reset                    (reset),
    .io_in_3_valid            (_salloc_arb_io_in_3_valid_T_2),	// @[InputUnit.scala:288:50]
    .io_in_3_bits_vc_sel_0_2  (states_3_vc_sel_0_2),	// @[InputUnit.scala:191:19]
    .io_in_3_bits_tail        (_input_buffer_io_deq_3_bits_tail),	// @[InputUnit.scala:180:28]
    .io_in_7_valid            (_salloc_arb_io_in_7_valid_T_2),	// @[InputUnit.scala:288:50]
    .io_in_7_bits_vc_sel_0_6  (states_7_vc_sel_0_6),	// @[InputUnit.scala:191:19]
    .io_in_7_bits_tail        (_input_buffer_io_deq_7_bits_tail),	// @[InputUnit.scala:180:28]
    .io_out_0_ready           (io_salloc_req_0_ready),
    .io_in_3_ready            (_salloc_arb_io_in_3_ready),
    .io_in_7_ready            (_salloc_arb_io_in_7_ready),
    .io_out_0_valid           (_salloc_arb_io_out_0_valid),
    .io_out_0_bits_vc_sel_0_2 (io_salloc_req_0_bits_vc_sel_0_2),
    .io_out_0_bits_vc_sel_0_6 (io_salloc_req_0_bits_vc_sel_0_6),
    .io_out_0_bits_tail       (io_salloc_req_0_bits_tail),
    .io_chosen_oh_0           (_salloc_arb_io_chosen_oh_0)
  );
  assign io_router_req_bits_src_virt_id = _route_arbiter_io_out_bits_src_virt_id;	// @[InputUnit.scala:186:29]
  assign io_vcalloc_req_valid = _io_vcalloc_req_valid_output;	// @[package.scala:73:59]
  assign io_vcalloc_req_bits_vc_sel_0_2 = vcalloc_sel[3] & states_3_vc_sel_0_2;	// @[InputUnit.scala:191:19, :237:58, Mux.scala:27:73, :29:36]
  assign io_vcalloc_req_bits_vc_sel_0_6 = vcalloc_sel[7] & states_7_vc_sel_0_6;	// @[InputUnit.scala:191:19, :237:58, Mux.scala:27:73, :29:36]
  assign io_salloc_req_0_valid = _salloc_arb_io_out_0_valid;	// @[InputUnit.scala:279:26]
  assign io_out_0_valid = salloc_outs_0_valid;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_head = salloc_outs_0_flit_head;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_tail = salloc_outs_0_flit_tail;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_payload = salloc_outs_0_flit_payload;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_flow_vnet_id = salloc_outs_0_flit_flow_vnet_id;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_flow_ingress_node = salloc_outs_0_flit_flow_ingress_node;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_flow_ingress_node_id = salloc_outs_0_flit_flow_ingress_node_id;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_flow_egress_node = salloc_outs_0_flit_flow_egress_node;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_flit_flow_egress_node_id = salloc_outs_0_flit_flow_egress_node_id;	// @[InputUnit.scala:318:8]
  assign io_out_0_bits_out_virt_channel = salloc_outs_0_out_vid;	// @[InputUnit.scala:318:8]
  assign io_debug_va_stall = {3'h0, vcalloc_vals_3} + {3'h0, vcalloc_vals_7} - {3'h0, io_vcalloc_req_ready};	// @[Bitwise.scala:51:90, InputUnit.scala:197:27, :249:32, :266:47]
  assign io_debug_sa_stall = {3'h0, _salloc_arb_io_in_3_valid_T_2 & ~_salloc_arb_io_in_3_ready} + {3'h0, _salloc_arb_io_in_7_valid_T_2 & ~_salloc_arb_io_in_7_ready};	// @[Bitwise.scala:51:90, InputUnit.scala:197:27, :279:26, :288:50, :301:{67,70}]
  assign io_in_credit_return = _T_97 ? _salloc_arb_io_chosen_oh_0 : 10'h0;	// @[Decoupled.scala:51:35, InputUnit.scala:233:21, :279:26, :322:8]
  assign io_in_vc_free = _T_97 & (_salloc_arb_io_chosen_oh_0[0] & _input_buffer_io_deq_0_bits_tail | _salloc_arb_io_chosen_oh_0[1] & _input_buffer_io_deq_1_bits_tail | _salloc_arb_io_chosen_oh_0[2] & _input_buffer_io_deq_2_bits_tail | _salloc_arb_io_chosen_oh_0[3] & _input_buffer_io_deq_3_bits_tail | _salloc_arb_io_chosen_oh_0[4] & _input_buffer_io_deq_4_bits_tail | _salloc_arb_io_chosen_oh_0[5] & _input_buffer_io_deq_5_bits_tail | _salloc_arb_io_chosen_oh_0[6] & _input_buffer_io_deq_6_bits_tail | _salloc_arb_io_chosen_oh_0[7] & _input_buffer_io_deq_7_bits_tail | _salloc_arb_io_chosen_oh_0[8] & _input_buffer_io_deq_8_bits_tail | _salloc_arb_io_chosen_oh_0[9] & _input_buffer_io_deq_9_bits_tail) ? _salloc_arb_io_chosen_oh_0 : 10'h0;	// @[Decoupled.scala:51:35, InputUnit.scala:180:28, :233:21, :279:26, :325:{8,18}, Mux.scala:27:73, :29:36]
endmodule

