# 반도체 공정

> https://www.samsungsemiconstory.com/kr/%eb%b0%98%eb%8f%84%ec%b2%b4-8%eb%8c%80-%ea%b3%b5%ec%a0%95-1%ed%83%84-%eb%b0%98%eb%8f%84%ec%b2%b4-%ec%a7%91%ec%a0%81%ed%9a%8c%eb%a1%9c%ec%9d%98-%ed%95%b5%ec%8b%ac%ec%9e%ac%eb%a3%8c-%ec%9b%a8%ec%9d%b4/
>
> 읽고 정리

## 1. 웨이퍼 제조

### 웨이퍼(Wafer)

- 반도체 집적회로(semicondutor integrated circuit)의 원재료, 공정을 통해 웨이퍼 위에 전자회로를 새긴 후, 웨이퍼 위 집적회로(IC)를 각각 절단하면 IC칩이 됨
- 실리콘(Si), 갈륨 아세나이드(GaAs) 등을 성장시켜 얻은 단결정기둥(Ingot)을 적당한 질므으로 얇게 썬 원판 모양의 판
- 

### 잉곳(Ingot)

1. 잉곳 만들기
   - 모래에서 추출한 실리콘을 고열로 녹여 고순도의 실리콘 용액을 만들고 이것으로 실리콘 기둥, 잉곳을 만듦
   - 초크랄스키법(Czochralski, Cz) 또는 플로팅 존법(Floating Zone, FZ)를 이용
     - 초크랄스키법
       - 다결정 실리콘을 도가니에 넣고 가열
       - 단결정 실리콘(seed)를 녹아있는 실리콘 용액 위 표면에 접촉시키고 천천히 seed를 끌어올림
       - 고상과 액상 사이 계면에서 냉각이 일어나고 큰 단결정체가 성장되어 잉곳이 만들어짐
2. 잉곳 절단
   - 단결정 실리콘과 잉곳의 말단 제거 후 식힌 잉곳을 균일한 두께로 얇게 절단하면 웨이퍼
3. 웨이퍼 표면 연마
   - 웨이퍼 표면을 갈아내, 광 노광 공정 시 소자를 형성할 수 있도록 매끄러운 표면을 만듦

## 2. 산화 공정

- 웨이퍼 표면에 산화막을 형성시키는 공정

### 산화막

- 연마 직후의 웨이퍼는 순수 상태로 부도체. 반도체의 성질을 위해 표면에 여러 가지 물질을 형성시킨 후, 설계된 회로대로 깎고, 다시 물질을 입히고 깎는 작업을 반복.
- 산화 공정은 웨이퍼 표면에 여러 가지 물질로 얇은 막을 증착하는 공정.
- 산화막은 공정 시 발생하는 오염물질, 불순물로부터 웨이퍼 표면을 보호하는 역할

### 산화막 형성

- 웨이퍼는 산소에 노출되면 산화막이 형성됨.
- 열산화, 전기 화학적 양극 처리, 플라즈마 보강 화학 기상 증착(PECVD) 등의 방법. 그중 고온에서 산화하는 열산화가 보편적
- 열산화에는 건식 산화와 습식 산화
  - 건식 : 산소만을 이용해 얇은 막 형성
  - 습식 : 산소와 수증기를 이용해 두꺼운 막 형성
  - 건식 산화가 더 좋은 전기적 특성을 갖는 산화물을 만들 수 있으나, 같은 조건에서 습식 산화가 5~10배 정도 더 두꺼운 산화막을 만들 수 있음.

## 3. 포토 공정

- 웨이퍼 위에 반도체 회로를 그려넣는 공정

### 마스크 제작

- CAD를 이용해 웨이퍼에 그려 넣은 회로를 설계. 50~100m로 큰 크기로 제작
- 도면 검사 후 회로 패턴을 E-Beam 설비를 이용해 유리판 위에 MASK(포토 마스크, Photo Mask)로 만듦
- 포토 마스크는 회로 패턴이 고스란히 담긴 네거티브 필름

### 포토 공정

- 포토 리소그래피(Photo Lithography)를 줄여 포토 공정.
- 빛을 이용해 회로 패턴이 담긴 마스크 상을 비춰 웨이퍼 위에 회로를 그림

1. 감광액 도포
   - 웨이퍼 표면에 빛에 민감한 감광액(PR)을 골고루 바름. 웨이퍼가 사진 인화지가 되는 셈
     - 양성 감광액 : 노광된 영역이 제거됨
     - 음성 감광액 : 노광된 영역만 남음
2. 노광(Stepper Exposure)
   - 마스크에 빛을 통과시켜 웨이퍼에 회로를 그려 넣음
3. 현상(Develop)
   - 웨이퍼에 현상액을 뿌려가며 노광된 영역과 되지 않은 영역을 선택적으로 제거해 회로 패턴을 형성하는 공정
   - 현상 공정 후 각종 측정 장비를 통해 검사

## 4. 식각 공정

### 식각(Etching)

- 회로 패턴을 제외한 나머지 부분을 제거하는 공정. 반도체의 구조를 형성하는 패턴을 만듦
- 동판화 에칭(Etching)기법과 흡사
- 웨이퍼에 액체 또는 기체의 etchant를 이용해 불필요한 부분을 선택적으로 제거해 반도체 회로 패턴을 만드는 공정
- 반도체를 구정하는 여러 층의 얇은 막에 원하는 회로 패턴을 형성하는 과정을 반복함으로써, 반도체 구조 형성
- 습식 식각과 건식 식각이 있음. 건식 식각이 비용이 비싸고 까다롭지만 수율을 높이기 위해 건식 식각을 확대하는 추세

### 건식 식각

- 플라즈마 식각
- 진공 챔버에 Gas 주입 후 전기 에너지로 플라즈마 발생
- 플라즈마 상태에서 해리된 반응성 원자가 웨이퍼 위를 덮고 있는 막질 원자와 만나 강한 휘발성을 띄면서 표면에서 떨어져 나감. 이 반응을 통해 감광액 보호막으로 가려져 있지 않은 막질은 제거
- 유의 사항
  - 균일도 유지(Uniformity) : 식각이 이루어지는 속도가 여러 지점에서 얼마나 동일한가
  - 식각 속도(Etch Rate) : 일정시간 동안 막질을 얼만큼 제거할 수 있는가
  - 선택비(Selectivity)
  - 형상(Profile)

## 5. 증착&이온주입 공정

- 박막(thin film) 공정
- 반도체가 원하는 전기적 특성을 갖게 하는 공정
- 반도체는 미세한 수많은 층들로 이루어짐. 이 구조를 위해 웨이퍼 위에 단계적으로 박막을 입히고 회로 패턴을 그리고(포토) 불필요한 부분을 제거(식각)하고 세정하는 과정을 반복.

### 박막(thin film)

- 기계가공으로 실현 불가능한 두께인 1마이크로미터 이하의 얇은 막
- 반도체가 원하는 전기적 특성을 갖도록 하기 위해 분자 또는 원자 단위의 물질을 박막 두께로 촘촘히 쌓게 됨.

### 증착 공정(deposition)

- 증착 : 웨이퍼 위에 원하는 분자 또는 원자 단위의 물질을 박막 두께로 입혀 전기적 특성을 갖게하는 과정
- 물리적 기상증착방법(PVD), 화학적 기상증착방법(CVD)가 있음. 화학적 기상증착방법을 주로 사용
  - PVD : 금속 박막 증착에 주로 사용
  - CVD : 가스의 화학 반응으로 형성된 입자를 수증기 형태로 쏘아 증착시키는 방법. 도체, 부도체, 반도체의 박막 증착에 모두 사용 가능
    - 열 CVD, 플라즈마 CVD, 광 CVD 등이 있음
    - 이 중 플라즈마 CVD 주로 사용 ⇒ 저온에서 형성되고 두께 균일도 조절, 대량 처리 가능 장점
- 증착 공정으로 형성된 박막은 전도층(회로들 간 전기적 신호 연결)과 절연막층(내부 연결층 전기적 분리, 오염원 차단)으로 구분

### 이온주입 공정(Ion implantation)

- 반도체에 전기적 성질을 띄는 입자를 회로패턴과 연결된 부분에 주입시키는 공정
- 이온 : 붕소(B), 인(P), 비소(As) 등의 불순물
- 불순물을 미세한 가스 입자로 만들어 원하는 깊이만큼 웨이퍼 전면에 균일하게 넣어줌으로써 일정한 전도성을 갖도록 만드는 과정

## 6. 금속 배선 공정

### 금속 배선 공정

- 반도체에 들어있는 수많은 기본 소자들을 동작시키고 잘 전달되도록 선을 연결하는 작업

- 전기가 잘 통하는 금속의 성질을 이용, 회로 패턴을 따라 금속선을 이어주는 과정

- 반도체의 금속 재료가 만족해야 하는 필요 조건

  1. 웨이퍼와의 부착성
  2. 전기저항이 낮음
  3. 열적,화학적 안정성
  4. 패턴 형성 용이성
  5. 높은 신뢰성
  6. 제조 가격

  이런 조건을 만족하여 쓰이는 대표적인 금속 : 알루미늄(Al), 티타늄(Ti), 텅스텐(W)

### 알루미늄 금속 배선

- 알루미늄은 실리콘 산화막과 부착성도 좋고 가공성이 뛰어나지만, 실리콘과 만났을 때 계면에서 섞이려는 특성 ⇒ 접합면 파괴되는 현상 발생.
- 이 현상을 방지하기 위해 접합면 사이 장벽 금속(베리어 메탈, Barrier Metal)을 증착

### 진공 증착(evaporator)

- 알루미늄 괴를 진공 챔버에 넣어 감압 하에 끓여, 챔버 안을 알루미늄 입자로 가득 채움
- 이 때 웨이퍼를 진공 챔버에 넣어 통과시키면 알루미늄 입자가 박막을 형성해 부착
- 최근에는 플라즈마를 이용한 물리적 기상 증착 방법(sputtering)도 많이 사용
- 기본 소자와 금속 배선의 연결 부분인 접점(contact)의 크기가 작으면 금속으로 채우기 어려움. 이 때는 알루미늄보다는 텅스텐을 많이 사용. 보다 균일한 박막을 위해 진공 증착보다는 화학적 기상 증착 방법(CVD)를 활용.

## 7. EDS 공정

### 수율(Yield)

- 웨이퍼 한 장에 설계된 최대 칩(Chip) 개수와 실제 생산된 정상 칩의 개수 백분율
- 수율을 높이기 위해 여러 테스트 단계를 거치게 됨.
- 그 중 웨이퍼 상태에서 개별 칩을 테스트하는 테스트가 EDS Test

### EDS Test

- EDS(Electrical Die Sorting)
  - 전기적 특성 검사를 통해 웨이퍼 상태 칩이 원하는 품질 수준인지 체크
  - 양품 가능 여부 판단 후 수선(Repair) 또는 불량 판정
- 웨이퍼 제조 공정상 문제점이나 설계상의 문제점 조기 발견. 공정 및 설계 팀에 피드백을 위함
- 크게 5단계로 이루어짐

1. ET Test & WBI (Electrical Test & Wafer Burn In)
   - ET Test : 집적회로 동작에 필요한 개별 소자들에 대해 직류적압, 전류 특성 테스트
   - WBI : 제품 초기에 불량률을 초기에 제거하기 위한 목적. 일정온도 열을 가하고 AC/DC 전압을 가해 약한 부분, 결함 부분 등 잠재적 불량 요인 찾아냄
2. Pre-Laser(Hot/Cold)

- 전기적 신호를 통해 판정. 수선 가능한 칩은 수선 공정에서 처리하도록 정보 저장. 상온보다 높은/낮은 온도에 따른 테스트 병행

1. Laser Repair & Post Laser
   - Pre-Laser에서 수선이 가능한 것으로 판정된 칩들을 Laser Beam으로 수선. 수선 후 재차 검증
2. Tape Laminate & Back Grinding
   - 두께가 얇은 제품을 조합할 때 필요한 공정. 웨이퍼 후면을 연마해 두께를 얇게 만들어 조립 용이하게 함.
   - 이때 발생하는 실리콘 잔여물, 파티클로부터 웨이퍼 표면 보호를 위해 자외선 테이프를 씌워 보호하는 과정이 Tape Laminate 공정. Grinding 후 테이프 벗겨냄
3. Inking
   - Pre-Laser 및 Post Laser에서 발생한 불량 칩에 특수 잉크를 찍어 육안으로 불량 칩 식별하도록 하는 공정

## 8. 패키징 공정

- 반도체를 외부환경으로부터 보호하고, 전기적으로 연결해주는 공정
- 베어칩(bare chip), 다이(die) : 웨이퍼의 반도체 칩을 낱개로 잘라낸 것
- 패키징 : 집적회로와 전자기기를 연결하고 고온, 고습, 화학약품, 진동/충격 등의 외부환경으로부터 회로를 보호하기 위한 공정

1. 웨이퍼 절단
   - 웨이퍼를 낱개의 칩으로 분리
   - 스크라이브 라인을 따라 절단
   - 웨이퍼 소잉, 다이싱으로 불림
2. 칩 접착
   - 절단된 칩들을 리드 프레임 또는 PCB 위에 옮김
3. 금선 연결
   - 빈도체의 전기적 특성을 위해 기판 위에 올려진 칩의 접점과 기판의 접점을 금선을 사용해 연결 (Wire Bonding)
   - 플립칩(Flip Chip) : 반도체 속도 향상을 위해 칩의 회로와 기판을 직접 볼 형태의 범프(Bump)로 연결하는 패키징 방식
4. 성형(Molding) 공정
   - 반도체 칩을 화학 수지로 밀봉하는 공정

- 패키지 테스트
  - 최종 불량 유무 선별. 완제품 형태로 진행하기에 파이널 테스트라 불림