/*
 * 
 *
 * Note: File generated by gen_soc_headers.py
 * from configuration data for MIMX94398AVKM
 */

/*
 * SOC level pinctrl defintions
 * These definitions define SOC level defaults for each pin,
 * and select the pinmux for the pin. Pinmux entries are a tuple of:
 * <mux_register mux_mode input_register input_daisy config_register>
 * the mux_register and input_daisy reside in the IOMUXC peripheral, and
 * the pinctrl driver will write the mux_mode and input_daisy values into
 * each register, respectively. The config_register is used to configure
 * the pin based on the devicetree properties set
 */

&scmi_iomuxc {
	/omit-if-no-ref/ iomuxc_ccm_clko1_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko1: IOMUXC_CCM_CLKO1_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO1 {
		pinmux = <0x443c00f8 0 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_ecat_led_run_ecat_led_run: IOMUXC_CCM_CLKO1_ECAT_LED_RUN_ECAT_LED_RUN {
		pinmux = <0x443c00f8 3 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_gpio_io_gpio4_io0: IOMUXC_CCM_CLKO1_GPIO_IO_GPIO4_IO0 {
		pinmux = <0x443c00f8 5 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_lpuart_tx_lpuart9_tx: IOMUXC_CCM_CLKO1_LPUART_TX_LPUART9_TX {
		pinmux = <0x443c00f8 2 0x443c07e4 1 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_netc_1588mux_inout8_netc_1588mux_inout8: IOMUXC_CCM_CLKO1_NETC_1588MUX_INOUT8_NETC_1588MUX_INOUT8 {
		pinmux = <0x443c00f8 1 0x443c066c 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_sinc_emclk_sinc3_emclk2: IOMUXC_CCM_CLKO1_SINC_EMCLK_SINC3_EMCLK2 {
		pinmux = <0x443c00f8 6 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_tpm_extclk_tpm6_extclk: IOMUXC_CCM_CLKO1_TPM_EXTCLK_TPM6_EXTCLK {
		pinmux = <0x443c00f8 4 0x443c0850 1 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_xbar_xbar_inout_xbar1_xbar_inout22: IOMUXC_CCM_CLKO1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT22 {
		pinmux = <0x443c00f8 7 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_xbar_xbar_in_xbar1_xbar_inout22: IOMUXC_CCM_CLKO1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT22 {
		pinmux = <0x443c00f8 7 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko1_xbar_xbar_out_xbar1_xbar_inout22: IOMUXC_CCM_CLKO1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT22 {
		pinmux = <0x443c00f8 7 0x0 0 0x443c03fc>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko2: IOMUXC_CCM_CLKO2_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO2 {
		pinmux = <0x443c00fc 0 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_ecat_led_err_ecat_led_err: IOMUXC_CCM_CLKO2_ECAT_LED_ERR_ECAT_LED_ERR {
		pinmux = <0x443c00fc 3 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_gpio_io_gpio4_io1: IOMUXC_CCM_CLKO2_GPIO_IO_GPIO4_IO1 {
		pinmux = <0x443c00fc 5 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_lpuart_rx_lpuart9_rx: IOMUXC_CCM_CLKO2_LPUART_RX_LPUART9_RX {
		pinmux = <0x443c00fc 2 0x443c07e0 1 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_netc_1588mux_inout9_netc_1588mux_inout9: IOMUXC_CCM_CLKO2_NETC_1588MUX_INOUT9_NETC_1588MUX_INOUT9 {
		pinmux = <0x443c00fc 1 0x443c0670 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_sinc_embit_sinc3_embit2: IOMUXC_CCM_CLKO2_SINC_EMBIT_SINC3_EMBIT2 {
		pinmux = <0x443c00fc 6 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_tpm_ch_tpm5_ch1: IOMUXC_CCM_CLKO2_TPM_CH_TPM5_CH1 {
		pinmux = <0x443c00fc 4 0x443c0840 1 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_xbar_xbar_inout_xbar1_xbar_inout23: IOMUXC_CCM_CLKO2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT23 {
		pinmux = <0x443c00fc 7 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_xbar_xbar_in_xbar1_xbar_inout23: IOMUXC_CCM_CLKO2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT23 {
		pinmux = <0x443c00fc 7 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko2_xbar_xbar_out_xbar1_xbar_inout23: IOMUXC_CCM_CLKO2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT23 {
		pinmux = <0x443c00fc 7 0x0 0 0x443c0400>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_can_tx_can3_tx: IOMUXC_CCM_CLKO3_CAN_TX_CAN3_TX {
		pinmux = <0x443c0100 2 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko3: IOMUXC_CCM_CLKO3_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO3 {
		pinmux = <0x443c0100 0 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_ecat_led_state_run_ecat_led_state_run: IOMUXC_CCM_CLKO3_ECAT_LED_STATE_RUN_ECAT_LED_STATE_RUN {
		pinmux = <0x443c0100 3 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_gpio_io_gpio4_io2: IOMUXC_CCM_CLKO3_GPIO_IO_GPIO4_IO2 {
		pinmux = <0x443c0100 5 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_netc_1588mux_inout10_netc_1588mux_inout10: IOMUXC_CCM_CLKO3_NETC_1588MUX_INOUT10_NETC_1588MUX_INOUT10 {
		pinmux = <0x443c0100 1 0x443c0674 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_netc_enetc_ref_clk_root_netc_enetc_ref_clk_root: IOMUXC_CCM_CLKO3_NETC_ENETC_REF_CLK_ROOT_NETC_ENETC_REF_CLK_ROOT {
		pinmux = <0x443c0100 7 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_sinc_emclk_sinc3_emclk3: IOMUXC_CCM_CLKO3_SINC_EMCLK_SINC3_EMCLK3 {
		pinmux = <0x443c0100 6 0x0 0 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko3_tpm_ch_tpm6_ch1: IOMUXC_CCM_CLKO3_TPM_CH_TPM6_CH1 {
		pinmux = <0x443c0100 4 0x443c0848 1 0x443c0404>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_can_rx_can3_rx: IOMUXC_CCM_CLKO4_CAN_RX_CAN3_RX {
		pinmux = <0x443c0104 2 0x443c0680 1 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko4: IOMUXC_CCM_CLKO4_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO4 {
		pinmux = <0x443c0104 0 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_ecat_reset_out_ecat_reset_out: IOMUXC_CCM_CLKO4_ECAT_RESET_OUT_ECAT_RESET_OUT {
		pinmux = <0x443c0104 3 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_gpio_io_gpio4_io3: IOMUXC_CCM_CLKO4_GPIO_IO_GPIO4_IO3 {
		pinmux = <0x443c0104 5 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_netc_1588mux_inout11_netc_1588mux_inout11: IOMUXC_CCM_CLKO4_NETC_1588MUX_INOUT11_NETC_1588MUX_INOUT11 {
		pinmux = <0x443c0104 1 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_sinc_embit_sinc3_embit3: IOMUXC_CCM_CLKO4_SINC_EMBIT_SINC3_EMBIT3 {
		pinmux = <0x443c0104 6 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_tpm_ch_tpm5_ch3: IOMUXC_CCM_CLKO4_TPM_CH_TPM5_CH3 {
		pinmux = <0x443c0104 4 0x443c0844 1 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_xbar_xbar_inout_xbar1_xbar_inout25: IOMUXC_CCM_CLKO4_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT25 {
		pinmux = <0x443c0104 7 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_xbar_xbar_in_xbar1_xbar_inout25: IOMUXC_CCM_CLKO4_XBAR_XBAR_IN_XBAR1_XBAR_INOUT25 {
		pinmux = <0x443c0104 7 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_ccm_clko4_xbar_xbar_out_xbar1_xbar_inout25: IOMUXC_CCM_CLKO4_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT25 {
		pinmux = <0x443c0104 7 0x0 0 0x443c0408>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_can_rx_can5_rx: IOMUXC_DAP_TCLK_SWCLK_CAN_RX_CAN5_RX {
		pinmux = <0x443c0008 1 0x443c0688 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_gpio_io_gpio4_io6: IOMUXC_DAP_TCLK_SWCLK_GPIO_IO_GPIO4_IO6 {
		pinmux = <0x443c0008 5 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_gpt_mux_inout_gpt_mux_inout11: IOMUXC_DAP_TCLK_SWCLK_GPT_MUX_INOUT_GPT_MUX_INOUT11 {
		pinmux = <0x443c0008 2 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_jtag_mux_tck_jtag_mux_tck: IOMUXC_DAP_TCLK_SWCLK_JTAG_MUX_TCK_JTAG_MUX_TCK {
		pinmux = <0x443c0008 0 0x443c0928 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_lpuart_cts_b_lpuart5_cts_b: IOMUXC_DAP_TCLK_SWCLK_LPUART_CTS_B_LPUART5_CTS_B {
		pinmux = <0x443c0008 6 0x443c07b8 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_lpuart_rx_lpuart8_rx: IOMUXC_DAP_TCLK_SWCLK_LPUART_RX_LPUART8_RX {
		pinmux = <0x443c0008 3 0x443c07d8 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_sinc_mod_clk_sinc3_mod_clk0: IOMUXC_DAP_TCLK_SWCLK_SINC_MOD_CLK_SINC3_MOD_CLK0 {
		pinmux = <0x443c0008 4 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_xbar_xbar_inout_xbar1_xbar_inout28: IOMUXC_DAP_TCLK_SWCLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT28 {
		pinmux = <0x443c0008 7 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_xbar_xbar_in_xbar1_xbar_inout28: IOMUXC_DAP_TCLK_SWCLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT28 {
		pinmux = <0x443c0008 7 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tclk_swclk_xbar_xbar_out_xbar1_xbar_inout28: IOMUXC_DAP_TCLK_SWCLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT28 {
		pinmux = <0x443c0008 7 0x0 0 0x443c030c>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_can_tx_can2_tx: IOMUXC_DAP_TDI_CAN_TX_CAN2_TX {
		pinmux = <0x443c0000 3 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_ecat_led_err_ecat_led_err: IOMUXC_DAP_TDI_ECAT_LED_ERR_ECAT_LED_ERR {
		pinmux = <0x443c0000 2 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_gpio_io_gpio4_io4: IOMUXC_DAP_TDI_GPIO_IO_GPIO4_IO4 {
		pinmux = <0x443c0000 5 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_jtag_mux_tdi_jtag_mux_tdi: IOMUXC_DAP_TDI_JTAG_MUX_TDI_JTAG_MUX_TDI {
		pinmux = <0x443c0000 0 0x443c092c 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_lpuart_rx_lpuart5_rx: IOMUXC_DAP_TDI_LPUART_RX_LPUART5_RX {
		pinmux = <0x443c0000 6 0x443c07bc 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_mqs_left_mqs2_left: IOMUXC_DAP_TDI_MQS_LEFT_MQS2_LEFT {
		pinmux = <0x443c0000 1 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_sinc_filter_glue_break_sinc_filter_glue3_break: IOMUXC_DAP_TDI_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE3_BREAK {
		pinmux = <0x443c0000 4 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_xbar_xbar_inout_xbar1_xbar_inout26: IOMUXC_DAP_TDI_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT26 {
		pinmux = <0x443c0000 7 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_xbar_xbar_in_xbar1_xbar_inout26: IOMUXC_DAP_TDI_XBAR_XBAR_IN_XBAR1_XBAR_INOUT26 {
		pinmux = <0x443c0000 7 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdi_xbar_xbar_out_xbar1_xbar_inout26: IOMUXC_DAP_TDI_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT26 {
		pinmux = <0x443c0000 7 0x0 0 0x443c0304>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_can_rx_can2_rx: IOMUXC_DAP_TDO_TRACESWO_CAN_RX_CAN2_RX {
		pinmux = <0x443c000c 3 0x443c067c 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_ecat_reset_out_ecat_reset_out: IOMUXC_DAP_TDO_TRACESWO_ECAT_RESET_OUT_ECAT_RESET_OUT {
		pinmux = <0x443c000c 2 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_gpio_io_gpio4_io7: IOMUXC_DAP_TDO_TRACESWO_GPIO_IO_GPIO4_IO7 {
		pinmux = <0x443c000c 5 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_jtag_mux_tdo_jtag_mux_tdo: IOMUXC_DAP_TDO_TRACESWO_JTAG_MUX_TDO_JTAG_MUX_TDO {
		pinmux = <0x443c000c 0 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_lpuart_tx_lpuart5_tx: IOMUXC_DAP_TDO_TRACESWO_LPUART_TX_LPUART5_TX {
		pinmux = <0x443c000c 6 0x443c07c0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_mqs_right_mqs2_right: IOMUXC_DAP_TDO_TRACESWO_MQS_RIGHT_MQS2_RIGHT {
		pinmux = <0x443c000c 1 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_sinc_mod_clk_sinc3_mod_clk2: IOMUXC_DAP_TDO_TRACESWO_SINC_MOD_CLK_SINC3_MOD_CLK2 {
		pinmux = <0x443c000c 4 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_xbar_xbar_inout_xbar1_xbar_inout29: IOMUXC_DAP_TDO_TRACESWO_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT29 {
		pinmux = <0x443c000c 7 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_xbar_xbar_in_xbar1_xbar_inout29: IOMUXC_DAP_TDO_TRACESWO_XBAR_XBAR_IN_XBAR1_XBAR_INOUT29 {
		pinmux = <0x443c000c 7 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tdo_traceswo_xbar_xbar_out_xbar1_xbar_inout29: IOMUXC_DAP_TDO_TRACESWO_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT29 {
		pinmux = <0x443c000c 7 0x0 0 0x443c0310>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_can_tx_can5_tx: IOMUXC_DAP_TMS_SWDIO_CAN_TX_CAN5_TX {
		pinmux = <0x443c0004 1 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_gpio_io_gpio4_io5: IOMUXC_DAP_TMS_SWDIO_GPIO_IO_GPIO4_IO5 {
		pinmux = <0x443c0004 5 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_gpt_mux_inout_gpt_mux_inout10: IOMUXC_DAP_TMS_SWDIO_GPT_MUX_INOUT_GPT_MUX_INOUT10 {
		pinmux = <0x443c0004 2 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_jtag_mux_tms_jtag_mux_tms: IOMUXC_DAP_TMS_SWDIO_JTAG_MUX_TMS_JTAG_MUX_TMS {
		pinmux = <0x443c0004 0 0x443c0930 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_lpuart_rts_b_lpuart5_rts_b: IOMUXC_DAP_TMS_SWDIO_LPUART_RTS_B_LPUART5_RTS_B {
		pinmux = <0x443c0004 6 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_lpuart_tx_lpuart8_tx: IOMUXC_DAP_TMS_SWDIO_LPUART_TX_LPUART8_TX {
		pinmux = <0x443c0004 3 0x443c07dc 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_sinc_mod_clk_sinc3_mod_clk1: IOMUXC_DAP_TMS_SWDIO_SINC_MOD_CLK_SINC3_MOD_CLK1 {
		pinmux = <0x443c0004 4 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_xbar_xbar_inout_xbar1_xbar_inout27: IOMUXC_DAP_TMS_SWDIO_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT27 {
		pinmux = <0x443c0004 7 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_xbar_xbar_in_xbar1_xbar_inout27: IOMUXC_DAP_TMS_SWDIO_XBAR_XBAR_IN_XBAR1_XBAR_INOUT27 {
		pinmux = <0x443c0004 7 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_dap_tms_swdio_xbar_xbar_out_xbar1_xbar_inout27: IOMUXC_DAP_TMS_SWDIO_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT27 {
		pinmux = <0x443c0004 7 0x0 0 0x443c0308>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_ecat_link_ecat_link1: IOMUXC_ETH0_COL_ECAT_LINK_ECAT_LINK1 {
		pinmux = <0x443c01ec 1 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_flexio4_flexio15_flexio4_flexio15: IOMUXC_ETH0_COL_FLEXIO4_FLEXIO15_FLEXIO4_FLEXIO15 {
		pinmux = <0x443c01ec 4 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_gpio_io_gpio5_io15: IOMUXC_ETH0_COL_GPIO_IO_GPIO5_IO15 {
		pinmux = <0x443c01ec 5 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_netc_emdio_netc_emdio: IOMUXC_ETH0_COL_NETC_EMDIO_NETC_EMDIO {
		pinmux = <0x443c01ec 2 0x443c0678 3 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_netc_swt_eth_col_netc_swt_eth0_col: IOMUXC_ETH0_COL_NETC_SWT_ETH_COL_NETC_SWT_ETH0_COL {
		pinmux = <0x443c01ec 0 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_sinc_filter_glue_break_sinc_filter_glue1_break: IOMUXC_ETH0_COL_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE1_BREAK {
		pinmux = <0x443c01ec 7 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_xbar_xbar_inout_xbar1_xbar_inout9: IOMUXC_ETH0_COL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c01ec 6 0x443c0880 2 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_xbar_xbar_in_xbar1_xbar_inout9: IOMUXC_ETH0_COL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c01ec 6 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_col_xbar_xbar_out_xbar1_xbar_inout9: IOMUXC_ETH0_COL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c01ec 6 0x0 0 0x443c04f0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_ecat_link_ecat_link0: IOMUXC_ETH0_CRS_ECAT_LINK_ECAT_LINK0 {
		pinmux = <0x443c01e8 1 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_flexio4_flexio14_flexio4_flexio14: IOMUXC_ETH0_CRS_FLEXIO4_FLEXIO14_FLEXIO4_FLEXIO14 {
		pinmux = <0x443c01e8 4 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_gpio_io_gpio5_io14: IOMUXC_ETH0_CRS_GPIO_IO_GPIO5_IO14 {
		pinmux = <0x443c01e8 5 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_netc_emdc_netc_emdc: IOMUXC_ETH0_CRS_NETC_EMDC_NETC_EMDC {
		pinmux = <0x443c01e8 2 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_netc_swt_eth_crs_netc_swt_eth0_crs: IOMUXC_ETH0_CRS_NETC_SWT_ETH_CRS_NETC_SWT_ETH0_CRS {
		pinmux = <0x443c01e8 0 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_sinc_filter_glue_break_sinc_filter_glue2_break: IOMUXC_ETH0_CRS_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE2_BREAK {
		pinmux = <0x443c01e8 7 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_xbar_xbar_inout_xbar1_xbar_inout8: IOMUXC_ETH0_CRS_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c01e8 6 0x443c087c 2 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_xbar_xbar_in_xbar1_xbar_inout8: IOMUXC_ETH0_CRS_XBAR_XBAR_IN_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c01e8 6 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_crs_xbar_xbar_out_xbar1_xbar_inout8: IOMUXC_ETH0_CRS_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c01e8 6 0x0 0 0x443c04ec>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd0_ecat_pt_rxd_ecat_pt0_rxd0: IOMUXC_ETH0_RXD0_ECAT_PT_RXD_ECAT_PT0_RXD0 {
		pinmux = <0x443c01c0 1 0x0 0 0x443c04c4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd0_flexio4_flexio4_flexio4_flexio4: IOMUXC_ETH0_RXD0_FLEXIO4_FLEXIO4_FLEXIO4_FLEXIO4 {
		pinmux = <0x443c01c0 4 0x0 0 0x443c04c4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd0_gpio_io_gpio5_io4: IOMUXC_ETH0_RXD0_GPIO_IO_GPIO5_IO4 {
		pinmux = <0x443c01c0 5 0x0 0 0x443c04c4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd0_netc_swt_eth_rxd_netc_swt_eth0_rxd0: IOMUXC_ETH0_RXD0_NETC_SWT_ETH_RXD_NETC_SWT_ETH0_RXD0 {
		pinmux = <0x443c01c0 0 0x0 0 0x443c04c4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd1_ecat_pt_rxd_ecat_pt0_rxd1: IOMUXC_ETH0_RXD1_ECAT_PT_RXD_ECAT_PT0_RXD1 {
		pinmux = <0x443c01c4 1 0x0 0 0x443c04c8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd1_flexio4_flexio5_flexio4_flexio5: IOMUXC_ETH0_RXD1_FLEXIO4_FLEXIO5_FLEXIO4_FLEXIO5 {
		pinmux = <0x443c01c4 4 0x0 0 0x443c04c8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd1_gpio_io_gpio5_io5: IOMUXC_ETH0_RXD1_GPIO_IO_GPIO5_IO5 {
		pinmux = <0x443c01c4 5 0x0 0 0x443c04c8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd1_netc_swt_eth_rxd_netc_swt_eth0_rxd1: IOMUXC_ETH0_RXD1_NETC_SWT_ETH_RXD_NETC_SWT_ETH0_RXD1 {
		pinmux = <0x443c01c4 0 0x0 0 0x443c04c8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd2_ecat_pt_rxd_ecat_pt0_rxd2: IOMUXC_ETH0_RXD2_ECAT_PT_RXD_ECAT_PT0_RXD2 {
		pinmux = <0x443c01d4 1 0x0 0 0x443c04d8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd2_flexio4_flexio9_flexio4_flexio9: IOMUXC_ETH0_RXD2_FLEXIO4_FLEXIO9_FLEXIO4_FLEXIO9 {
		pinmux = <0x443c01d4 4 0x0 0 0x443c04d8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd2_gpio_io_gpio5_io9: IOMUXC_ETH0_RXD2_GPIO_IO_GPIO5_IO9 {
		pinmux = <0x443c01d4 5 0x0 0 0x443c04d8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd2_netc_swt_eth_rxd_netc_swt_eth0_rxd2: IOMUXC_ETH0_RXD2_NETC_SWT_ETH_RXD_NETC_SWT_ETH0_RXD2 {
		pinmux = <0x443c01d4 0 0x0 0 0x443c04d8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd3_ecat_pt_rxd_ecat_pt0_rxd3: IOMUXC_ETH0_RXD3_ECAT_PT_RXD_ECAT_PT0_RXD3 {
		pinmux = <0x443c01d8 1 0x0 0 0x443c04dc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd3_flexio4_flexio10_flexio4_flexio10: IOMUXC_ETH0_RXD3_FLEXIO4_FLEXIO10_FLEXIO4_FLEXIO10 {
		pinmux = <0x443c01d8 4 0x0 0 0x443c04dc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd3_gpio_io_gpio5_io10: IOMUXC_ETH0_RXD3_GPIO_IO_GPIO5_IO10 {
		pinmux = <0x443c01d8 5 0x0 0 0x443c04dc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rxd3_netc_swt_eth_rxd_netc_swt_eth0_rxd3: IOMUXC_ETH0_RXD3_NETC_SWT_ETH_RXD_NETC_SWT_ETH0_RXD3 {
		pinmux = <0x443c01d8 0 0x0 0 0x443c04dc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_clk_ecat_pt_rx_clk_ecat_pt0_rx_clk: IOMUXC_ETH0_RX_CLK_ECAT_PT_RX_CLK_ECAT_PT0_RX_CLK {
		pinmux = <0x443c01dc 1 0x0 0 0x443c04e0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_clk_flexio4_flexio11_flexio4_flexio11: IOMUXC_ETH0_RX_CLK_FLEXIO4_FLEXIO11_FLEXIO4_FLEXIO11 {
		pinmux = <0x443c01dc 4 0x0 0 0x443c04e0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_clk_gpio_io_gpio5_io11: IOMUXC_ETH0_RX_CLK_GPIO_IO_GPIO5_IO11 {
		pinmux = <0x443c01dc 5 0x0 0 0x443c04e0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_clk_netc_swt_eth_rx_clk_netc_swt_eth0_rx_clk: IOMUXC_ETH0_RX_CLK_NETC_SWT_ETH_RX_CLK_NETC_SWT_ETH0_RX_CLK {
		pinmux = <0x443c01dc 0 0x0 0 0x443c04e0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_dv_ecat_pt_rx_dv_ecat_pt0_rx_dv: IOMUXC_ETH0_RX_DV_ECAT_PT_RX_DV_ECAT_PT0_RX_DV {
		pinmux = <0x443c01c8 1 0x0 0 0x443c04cc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_dv_flexio4_flexio6_flexio4_flexio6: IOMUXC_ETH0_RX_DV_FLEXIO4_FLEXIO6_FLEXIO4_FLEXIO6 {
		pinmux = <0x443c01c8 4 0x0 0 0x443c04cc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_dv_gpio_io_gpio5_io6: IOMUXC_ETH0_RX_DV_GPIO_IO_GPIO5_IO6 {
		pinmux = <0x443c01c8 5 0x0 0 0x443c04cc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_dv_netc_swt_eth_rx_dv_netc_swt_eth0_rx_dv: IOMUXC_ETH0_RX_DV_NETC_SWT_ETH_RX_DV_NETC_SWT_ETH0_RX_DV {
		pinmux = <0x443c01c8 0 0x0 0 0x443c04cc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_er_ecat_pt_rx_er_ecat_pt0_rx_er: IOMUXC_ETH0_RX_ER_ECAT_PT_RX_ER_ECAT_PT0_RX_ER {
		pinmux = <0x443c01e0 1 0x0 0 0x443c04e4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_er_flexio4_flexio12_flexio4_flexio12: IOMUXC_ETH0_RX_ER_FLEXIO4_FLEXIO12_FLEXIO4_FLEXIO12 {
		pinmux = <0x443c01e0 4 0x0 0 0x443c04e4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_er_gpio_io_gpio5_io12: IOMUXC_ETH0_RX_ER_GPIO_IO_GPIO5_IO12 {
		pinmux = <0x443c01e0 5 0x0 0 0x443c04e4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_rx_er_netc_swt_eth_rx_er_netc_swt_eth0_rx_er: IOMUXC_ETH0_RX_ER_NETC_SWT_ETH_RX_ER_NETC_SWT_ETH0_RX_ER {
		pinmux = <0x443c01e0 0 0x0 0 0x443c04e4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd0_ecat_pt_txd_ecat_pt0_txd0: IOMUXC_ETH0_TXD0_ECAT_PT_TXD_ECAT_PT0_TXD0 {
		pinmux = <0x443c01b0 1 0x0 0 0x443c04b4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd0_flexio4_flexio0_flexio4_flexio0: IOMUXC_ETH0_TXD0_FLEXIO4_FLEXIO0_FLEXIO4_FLEXIO0 {
		pinmux = <0x443c01b0 4 0x0 0 0x443c04b4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd0_gpio_io_gpio5_io0: IOMUXC_ETH0_TXD0_GPIO_IO_GPIO5_IO0 {
		pinmux = <0x443c01b0 5 0x0 0 0x443c04b4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd0_netc_swt_eth_txd_netc_swt_eth0_txd0: IOMUXC_ETH0_TXD0_NETC_SWT_ETH_TXD_NETC_SWT_ETH0_TXD0 {
		pinmux = <0x443c01b0 0 0x0 0 0x443c04b4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd1_ecat_pt_txd_ecat_pt0_txd1: IOMUXC_ETH0_TXD1_ECAT_PT_TXD_ECAT_PT0_TXD1 {
		pinmux = <0x443c01b4 1 0x0 0 0x443c04b8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd1_flexio4_flexio1_flexio4_flexio1: IOMUXC_ETH0_TXD1_FLEXIO4_FLEXIO1_FLEXIO4_FLEXIO1 {
		pinmux = <0x443c01b4 4 0x0 0 0x443c04b8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd1_gpio_io_gpio5_io1: IOMUXC_ETH0_TXD1_GPIO_IO_GPIO5_IO1 {
		pinmux = <0x443c01b4 5 0x0 0 0x443c04b8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd1_netc_swt_eth_txd_netc_swt_eth0_txd1: IOMUXC_ETH0_TXD1_NETC_SWT_ETH_TXD_NETC_SWT_ETH0_TXD1 {
		pinmux = <0x443c01b4 0 0x0 0 0x443c04b8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd2_ecat_pt_txd_ecat_pt0_txd2: IOMUXC_ETH0_TXD2_ECAT_PT_TXD_ECAT_PT0_TXD2 {
		pinmux = <0x443c01cc 1 0x0 0 0x443c04d0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd2_flexio4_flexio7_flexio4_flexio7: IOMUXC_ETH0_TXD2_FLEXIO4_FLEXIO7_FLEXIO4_FLEXIO7 {
		pinmux = <0x443c01cc 4 0x0 0 0x443c04d0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd2_gpio_io_gpio5_io7: IOMUXC_ETH0_TXD2_GPIO_IO_GPIO5_IO7 {
		pinmux = <0x443c01cc 5 0x0 0 0x443c04d0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd2_netc_swt_eth_rmii_ref_clk_netc_swt_eth0_rmii_ref50_clk: IOMUXC_ETH0_TXD2_NETC_SWT_ETH_RMII_REF_CLK_NETC_SWT_ETH0_RMII_REF50_CLK {
		pinmux = <0x443c01cc 2 0x0 0 0x443c04d0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd2_netc_swt_eth_txd_netc_swt_eth0_txd2: IOMUXC_ETH0_TXD2_NETC_SWT_ETH_TXD_NETC_SWT_ETH0_TXD2 {
		pinmux = <0x443c01cc 0 0x0 0 0x443c04d0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd3_ecat_pt_txd_ecat_pt0_txd3: IOMUXC_ETH0_TXD3_ECAT_PT_TXD_ECAT_PT0_TXD3 {
		pinmux = <0x443c01d0 1 0x0 0 0x443c04d4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd3_flexio4_flexio8_flexio4_flexio8: IOMUXC_ETH0_TXD3_FLEXIO4_FLEXIO8_FLEXIO4_FLEXIO8 {
		pinmux = <0x443c01d0 4 0x0 0 0x443c04d4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd3_gpio_io_gpio5_io8: IOMUXC_ETH0_TXD3_GPIO_IO_GPIO5_IO8 {
		pinmux = <0x443c01d0 5 0x0 0 0x443c04d4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_txd3_netc_swt_eth_txd_netc_swt_eth0_txd3: IOMUXC_ETH0_TXD3_NETC_SWT_ETH_TXD_NETC_SWT_ETH0_TXD3 {
		pinmux = <0x443c01d0 0 0x0 0 0x443c04d4>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_clk_ecat_pt_tx_clk_ecat_pt0_tx_clk: IOMUXC_ETH0_TX_CLK_ECAT_PT_TX_CLK_ECAT_PT0_TX_CLK {
		pinmux = <0x443c01bc 1 0x0 0 0x443c04c0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_clk_flexio4_flexio3_flexio4_flexio3: IOMUXC_ETH0_TX_CLK_FLEXIO4_FLEXIO3_FLEXIO4_FLEXIO3 {
		pinmux = <0x443c01bc 4 0x0 0 0x443c04c0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_clk_gpio_io_gpio5_io3: IOMUXC_ETH0_TX_CLK_GPIO_IO_GPIO5_IO3 {
		pinmux = <0x443c01bc 5 0x0 0 0x443c04c0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_clk_netc_swt_eth_tx_clk_netc_swt_eth0_tx_clk: IOMUXC_ETH0_TX_CLK_NETC_SWT_ETH_TX_CLK_NETC_SWT_ETH0_TX_CLK {
		pinmux = <0x443c01bc 0 0x0 0 0x443c04c0>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_en_ecat_pt_tx_en_ecat_pt0_tx_en: IOMUXC_ETH0_TX_EN_ECAT_PT_TX_EN_ECAT_PT0_TX_EN {
		pinmux = <0x443c01b8 1 0x0 0 0x443c04bc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_en_flexio4_flexio2_flexio4_flexio2: IOMUXC_ETH0_TX_EN_FLEXIO4_FLEXIO2_FLEXIO4_FLEXIO2 {
		pinmux = <0x443c01b8 4 0x0 0 0x443c04bc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_en_gpio_io_gpio5_io2: IOMUXC_ETH0_TX_EN_GPIO_IO_GPIO5_IO2 {
		pinmux = <0x443c01b8 5 0x0 0 0x443c04bc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_en_netc_swt_eth_tx_en_netc_swt_eth0_tx_en: IOMUXC_ETH0_TX_EN_NETC_SWT_ETH_TX_EN_NETC_SWT_ETH0_TX_EN {
		pinmux = <0x443c01b8 0 0x0 0 0x443c04bc>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_er_ecat_link_act_ecat_link_act0: IOMUXC_ETH0_TX_ER_ECAT_LINK_ACT_ECAT_LINK_ACT0 {
		pinmux = <0x443c01e4 1 0x0 0 0x443c04e8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_er_flexio4_flexio13_flexio4_flexio13: IOMUXC_ETH0_TX_ER_FLEXIO4_FLEXIO13_FLEXIO4_FLEXIO13 {
		pinmux = <0x443c01e4 4 0x0 0 0x443c04e8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_er_gpio_io_gpio5_io13: IOMUXC_ETH0_TX_ER_GPIO_IO_GPIO5_IO13 {
		pinmux = <0x443c01e4 5 0x0 0 0x443c04e8>;
	};
	/omit-if-no-ref/ iomuxc_eth0_tx_er_netc_swt_eth_tx_er_netc_swt_eth0_tx_er: IOMUXC_ETH0_TX_ER_NETC_SWT_ETH_TX_ER_NETC_SWT_ETH0_TX_ER {
		pinmux = <0x443c01e4 0 0x0 0 0x443c04e8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_ecat_mdio_ecat_mdio: IOMUXC_ETH1_COL_ECAT_MDIO_ECAT_MDIO {
		pinmux = <0x443c022c 1 0x443c0628 1 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_encoder_diag_encoder_diag15: IOMUXC_ETH1_COL_ENCODER_DIAG_ENCODER_DIAG15 {
		pinmux = <0x443c022c 3 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_flexio3_flexio15_flexio3_flexio15: IOMUXC_ETH1_COL_FLEXIO3_FLEXIO15_FLEXIO3_FLEXIO15 {
		pinmux = <0x443c022c 4 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_gpio_io_gpio5_io31: IOMUXC_ETH1_COL_GPIO_IO_GPIO5_IO31 {
		pinmux = <0x443c022c 5 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_netc_emdio_netc_emdio: IOMUXC_ETH1_COL_NETC_EMDIO_NETC_EMDIO {
		pinmux = <0x443c022c 2 0x443c0678 4 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_netc_swt_eth_col_netc_swt_eth1_col: IOMUXC_ETH1_COL_NETC_SWT_ETH_COL_NETC_SWT_ETH1_COL {
		pinmux = <0x443c022c 0 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_sinc_filter_glue_break_sinc_filter_glue2_break: IOMUXC_ETH1_COL_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE2_BREAK {
		pinmux = <0x443c022c 7 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_xbar_xbar_inout_xbar1_xbar_inout11: IOMUXC_ETH1_COL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c022c 6 0x443c0888 2 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_xbar_xbar_in_xbar1_xbar_inout11: IOMUXC_ETH1_COL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c022c 6 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_col_xbar_xbar_out_xbar1_xbar_inout11: IOMUXC_ETH1_COL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c022c 6 0x0 0 0x443c0530>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_ecat_mdc_ecat_mdc: IOMUXC_ETH1_CRS_ECAT_MDC_ECAT_MDC {
		pinmux = <0x443c0228 1 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_encoder_diag_encoder_diag14: IOMUXC_ETH1_CRS_ENCODER_DIAG_ENCODER_DIAG14 {
		pinmux = <0x443c0228 3 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_flexio3_flexio14_flexio3_flexio14: IOMUXC_ETH1_CRS_FLEXIO3_FLEXIO14_FLEXIO3_FLEXIO14 {
		pinmux = <0x443c0228 4 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_gpio_io_gpio5_io30: IOMUXC_ETH1_CRS_GPIO_IO_GPIO5_IO30 {
		pinmux = <0x443c0228 5 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_netc_emdc_netc_emdc: IOMUXC_ETH1_CRS_NETC_EMDC_NETC_EMDC {
		pinmux = <0x443c0228 2 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_netc_swt_eth_crs_netc_swt_eth1_crs: IOMUXC_ETH1_CRS_NETC_SWT_ETH_CRS_NETC_SWT_ETH1_CRS {
		pinmux = <0x443c0228 0 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_sinc_filter_glue_break_sinc_filter_glue1_break: IOMUXC_ETH1_CRS_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE1_BREAK {
		pinmux = <0x443c0228 7 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_xbar_xbar_inout_xbar1_xbar_inout10: IOMUXC_ETH1_CRS_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0228 6 0x443c0884 2 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_xbar_xbar_in_xbar1_xbar_inout10: IOMUXC_ETH1_CRS_XBAR_XBAR_IN_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0228 6 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_crs_xbar_xbar_out_xbar1_xbar_inout10: IOMUXC_ETH1_CRS_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0228 6 0x0 0 0x443c052c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd0_ecat_pt_rxd_ecat_pt1_rxd0: IOMUXC_ETH1_RXD0_ECAT_PT_RXD_ECAT_PT1_RXD0 {
		pinmux = <0x443c0200 1 0x0 0 0x443c0504>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd0_encoder_diag_encoder_diag4: IOMUXC_ETH1_RXD0_ENCODER_DIAG_ENCODER_DIAG4 {
		pinmux = <0x443c0200 3 0x0 0 0x443c0504>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd0_flexio3_flexio4_flexio3_flexio4: IOMUXC_ETH1_RXD0_FLEXIO3_FLEXIO4_FLEXIO3_FLEXIO4 {
		pinmux = <0x443c0200 4 0x0 0 0x443c0504>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd0_gpio_io_gpio5_io20: IOMUXC_ETH1_RXD0_GPIO_IO_GPIO5_IO20 {
		pinmux = <0x443c0200 5 0x0 0 0x443c0504>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd0_netc_swt_eth_rxd_netc_swt_eth1_rxd0: IOMUXC_ETH1_RXD0_NETC_SWT_ETH_RXD_NETC_SWT_ETH1_RXD0 {
		pinmux = <0x443c0200 0 0x0 0 0x443c0504>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd1_ecat_pt_rxd_ecat_pt1_rxd1: IOMUXC_ETH1_RXD1_ECAT_PT_RXD_ECAT_PT1_RXD1 {
		pinmux = <0x443c0204 1 0x0 0 0x443c0508>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd1_encoder_diag_encoder_diag5: IOMUXC_ETH1_RXD1_ENCODER_DIAG_ENCODER_DIAG5 {
		pinmux = <0x443c0204 3 0x0 0 0x443c0508>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd1_flexio3_flexio5_flexio3_flexio5: IOMUXC_ETH1_RXD1_FLEXIO3_FLEXIO5_FLEXIO3_FLEXIO5 {
		pinmux = <0x443c0204 4 0x0 0 0x443c0508>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd1_gpio_io_gpio5_io21: IOMUXC_ETH1_RXD1_GPIO_IO_GPIO5_IO21 {
		pinmux = <0x443c0204 5 0x0 0 0x443c0508>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd1_netc_swt_eth_rxd_netc_swt_eth1_rxd1: IOMUXC_ETH1_RXD1_NETC_SWT_ETH_RXD_NETC_SWT_ETH1_RXD1 {
		pinmux = <0x443c0204 0 0x0 0 0x443c0508>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd2_ecat_pt_rxd_ecat_pt1_rxd2: IOMUXC_ETH1_RXD2_ECAT_PT_RXD_ECAT_PT1_RXD2 {
		pinmux = <0x443c0214 1 0x0 0 0x443c0518>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd2_encoder_diag_encoder_diag9: IOMUXC_ETH1_RXD2_ENCODER_DIAG_ENCODER_DIAG9 {
		pinmux = <0x443c0214 3 0x0 0 0x443c0518>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd2_flexio3_flexio9_flexio3_flexio9: IOMUXC_ETH1_RXD2_FLEXIO3_FLEXIO9_FLEXIO3_FLEXIO9 {
		pinmux = <0x443c0214 4 0x0 0 0x443c0518>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd2_gpio_io_gpio5_io25: IOMUXC_ETH1_RXD2_GPIO_IO_GPIO5_IO25 {
		pinmux = <0x443c0214 5 0x0 0 0x443c0518>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd2_netc_swt_eth_rxd_netc_swt_eth1_rxd2: IOMUXC_ETH1_RXD2_NETC_SWT_ETH_RXD_NETC_SWT_ETH1_RXD2 {
		pinmux = <0x443c0214 0 0x0 0 0x443c0518>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd3_ecat_pt_rxd_ecat_pt1_rxd3: IOMUXC_ETH1_RXD3_ECAT_PT_RXD_ECAT_PT1_RXD3 {
		pinmux = <0x443c0218 1 0x0 0 0x443c051c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd3_encoder_diag_encoder_diag10: IOMUXC_ETH1_RXD3_ENCODER_DIAG_ENCODER_DIAG10 {
		pinmux = <0x443c0218 3 0x0 0 0x443c051c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd3_flexio3_flexio10_flexio3_flexio10: IOMUXC_ETH1_RXD3_FLEXIO3_FLEXIO10_FLEXIO3_FLEXIO10 {
		pinmux = <0x443c0218 4 0x0 0 0x443c051c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd3_gpio_io_gpio5_io26: IOMUXC_ETH1_RXD3_GPIO_IO_GPIO5_IO26 {
		pinmux = <0x443c0218 5 0x0 0 0x443c051c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rxd3_netc_swt_eth_rxd_netc_swt_eth1_rxd3: IOMUXC_ETH1_RXD3_NETC_SWT_ETH_RXD_NETC_SWT_ETH1_RXD3 {
		pinmux = <0x443c0218 0 0x0 0 0x443c051c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_clk_ecat_pt_rx_clk_ecat_pt1_rx_clk: IOMUXC_ETH1_RX_CLK_ECAT_PT_RX_CLK_ECAT_PT1_RX_CLK {
		pinmux = <0x443c021c 1 0x0 0 0x443c0520>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_clk_encoder_diag_encoder_diag11: IOMUXC_ETH1_RX_CLK_ENCODER_DIAG_ENCODER_DIAG11 {
		pinmux = <0x443c021c 3 0x0 0 0x443c0520>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_clk_flexio3_flexio11_flexio3_flexio11: IOMUXC_ETH1_RX_CLK_FLEXIO3_FLEXIO11_FLEXIO3_FLEXIO11 {
		pinmux = <0x443c021c 4 0x0 0 0x443c0520>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_clk_gpio_io_gpio5_io27: IOMUXC_ETH1_RX_CLK_GPIO_IO_GPIO5_IO27 {
		pinmux = <0x443c021c 5 0x0 0 0x443c0520>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_clk_netc_swt_eth_rx_clk_netc_swt_eth1_rx_clk: IOMUXC_ETH1_RX_CLK_NETC_SWT_ETH_RX_CLK_NETC_SWT_ETH1_RX_CLK {
		pinmux = <0x443c021c 0 0x0 0 0x443c0520>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_dv_ecat_pt_rx_dv_ecat_pt1_rx_dv: IOMUXC_ETH1_RX_DV_ECAT_PT_RX_DV_ECAT_PT1_RX_DV {
		pinmux = <0x443c0208 1 0x0 0 0x443c050c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_dv_encoder_diag_encoder_diag6: IOMUXC_ETH1_RX_DV_ENCODER_DIAG_ENCODER_DIAG6 {
		pinmux = <0x443c0208 3 0x0 0 0x443c050c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_dv_flexio3_flexio6_flexio3_flexio6: IOMUXC_ETH1_RX_DV_FLEXIO3_FLEXIO6_FLEXIO3_FLEXIO6 {
		pinmux = <0x443c0208 4 0x0 0 0x443c050c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_dv_gpio_io_gpio5_io22: IOMUXC_ETH1_RX_DV_GPIO_IO_GPIO5_IO22 {
		pinmux = <0x443c0208 5 0x0 0 0x443c050c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_dv_netc_swt_eth_rx_dv_netc_swt_eth1_rx_dv: IOMUXC_ETH1_RX_DV_NETC_SWT_ETH_RX_DV_NETC_SWT_ETH1_RX_DV {
		pinmux = <0x443c0208 0 0x0 0 0x443c050c>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_er_ecat_pt_rx_er_ecat_pt1_rx_er: IOMUXC_ETH1_RX_ER_ECAT_PT_RX_ER_ECAT_PT1_RX_ER {
		pinmux = <0x443c0220 1 0x0 0 0x443c0524>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_er_encoder_diag_encoder_diag12: IOMUXC_ETH1_RX_ER_ENCODER_DIAG_ENCODER_DIAG12 {
		pinmux = <0x443c0220 3 0x0 0 0x443c0524>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_er_flexio3_flexio12_flexio3_flexio12: IOMUXC_ETH1_RX_ER_FLEXIO3_FLEXIO12_FLEXIO3_FLEXIO12 {
		pinmux = <0x443c0220 4 0x0 0 0x443c0524>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_er_gpio_io_gpio5_io28: IOMUXC_ETH1_RX_ER_GPIO_IO_GPIO5_IO28 {
		pinmux = <0x443c0220 5 0x0 0 0x443c0524>;
	};
	/omit-if-no-ref/ iomuxc_eth1_rx_er_netc_swt_eth_rx_er_netc_swt_eth1_rx_er: IOMUXC_ETH1_RX_ER_NETC_SWT_ETH_RX_ER_NETC_SWT_ETH1_RX_ER {
		pinmux = <0x443c0220 0 0x0 0 0x443c0524>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd0_ecat_pt_txd_ecat_pt1_txd0: IOMUXC_ETH1_TXD0_ECAT_PT_TXD_ECAT_PT1_TXD0 {
		pinmux = <0x443c01f0 1 0x0 0 0x443c04f4>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd0_encoder_diag_encoder_diag0: IOMUXC_ETH1_TXD0_ENCODER_DIAG_ENCODER_DIAG0 {
		pinmux = <0x443c01f0 3 0x0 0 0x443c04f4>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd0_flexio3_flexio0_flexio3_flexio0: IOMUXC_ETH1_TXD0_FLEXIO3_FLEXIO0_FLEXIO3_FLEXIO0 {
		pinmux = <0x443c01f0 4 0x0 0 0x443c04f4>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd0_gpio_io_gpio5_io16: IOMUXC_ETH1_TXD0_GPIO_IO_GPIO5_IO16 {
		pinmux = <0x443c01f0 5 0x0 0 0x443c04f4>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd0_netc_swt_eth_txd_netc_swt_eth1_txd0: IOMUXC_ETH1_TXD0_NETC_SWT_ETH_TXD_NETC_SWT_ETH1_TXD0 {
		pinmux = <0x443c01f0 0 0x0 0 0x443c04f4>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd1_ecat_pt_txd_ecat_pt1_txd1: IOMUXC_ETH1_TXD1_ECAT_PT_TXD_ECAT_PT1_TXD1 {
		pinmux = <0x443c01f4 1 0x0 0 0x443c04f8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd1_encoder_diag_encoder_diag1: IOMUXC_ETH1_TXD1_ENCODER_DIAG_ENCODER_DIAG1 {
		pinmux = <0x443c01f4 3 0x0 0 0x443c04f8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd1_flexio3_flexio1_flexio3_flexio1: IOMUXC_ETH1_TXD1_FLEXIO3_FLEXIO1_FLEXIO3_FLEXIO1 {
		pinmux = <0x443c01f4 4 0x0 0 0x443c04f8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd1_gpio_io_gpio5_io17: IOMUXC_ETH1_TXD1_GPIO_IO_GPIO5_IO17 {
		pinmux = <0x443c01f4 5 0x0 0 0x443c04f8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd1_netc_swt_eth_txd_netc_swt_eth1_txd1: IOMUXC_ETH1_TXD1_NETC_SWT_ETH_TXD_NETC_SWT_ETH1_TXD1 {
		pinmux = <0x443c01f4 0 0x0 0 0x443c04f8>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_ecat_pt_txd_ecat_pt1_txd2: IOMUXC_ETH1_TXD2_ECAT_PT_TXD_ECAT_PT1_TXD2 {
		pinmux = <0x443c020c 1 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_encoder_diag_encoder_diag7: IOMUXC_ETH1_TXD2_ENCODER_DIAG_ENCODER_DIAG7 {
		pinmux = <0x443c020c 3 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_flexio3_flexio7_flexio3_flexio7: IOMUXC_ETH1_TXD2_FLEXIO3_FLEXIO7_FLEXIO3_FLEXIO7 {
		pinmux = <0x443c020c 4 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_gpio_io_gpio5_io23: IOMUXC_ETH1_TXD2_GPIO_IO_GPIO5_IO23 {
		pinmux = <0x443c020c 5 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_netc_swt_eth_rmii_ref_clk_netc_swt_eth1_rmii_ref50_clk: IOMUXC_ETH1_TXD2_NETC_SWT_ETH_RMII_REF_CLK_NETC_SWT_ETH1_RMII_REF50_CLK {
		pinmux = <0x443c020c 2 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd2_netc_swt_eth_txd_netc_swt_eth1_txd2: IOMUXC_ETH1_TXD2_NETC_SWT_ETH_TXD_NETC_SWT_ETH1_TXD2 {
		pinmux = <0x443c020c 0 0x0 0 0x443c0510>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd3_ecat_pt_txd_ecat_pt1_txd3: IOMUXC_ETH1_TXD3_ECAT_PT_TXD_ECAT_PT1_TXD3 {
		pinmux = <0x443c0210 1 0x0 0 0x443c0514>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd3_encoder_diag_encoder_diag8: IOMUXC_ETH1_TXD3_ENCODER_DIAG_ENCODER_DIAG8 {
		pinmux = <0x443c0210 3 0x0 0 0x443c0514>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd3_flexio3_flexio8_flexio3_flexio8: IOMUXC_ETH1_TXD3_FLEXIO3_FLEXIO8_FLEXIO3_FLEXIO8 {
		pinmux = <0x443c0210 4 0x0 0 0x443c0514>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd3_gpio_io_gpio5_io24: IOMUXC_ETH1_TXD3_GPIO_IO_GPIO5_IO24 {
		pinmux = <0x443c0210 5 0x0 0 0x443c0514>;
	};
	/omit-if-no-ref/ iomuxc_eth1_txd3_netc_swt_eth_txd_netc_swt_eth1_txd3: IOMUXC_ETH1_TXD3_NETC_SWT_ETH_TXD_NETC_SWT_ETH1_TXD3 {
		pinmux = <0x443c0210 0 0x0 0 0x443c0514>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_clk_ecat_pt_tx_clk_ecat_pt1_tx_clk: IOMUXC_ETH1_TX_CLK_ECAT_PT_TX_CLK_ECAT_PT1_TX_CLK {
		pinmux = <0x443c01fc 1 0x0 0 0x443c0500>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_clk_encoder_diag_encoder_diag3: IOMUXC_ETH1_TX_CLK_ENCODER_DIAG_ENCODER_DIAG3 {
		pinmux = <0x443c01fc 3 0x0 0 0x443c0500>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_clk_flexio3_flexio3_flexio3_flexio3: IOMUXC_ETH1_TX_CLK_FLEXIO3_FLEXIO3_FLEXIO3_FLEXIO3 {
		pinmux = <0x443c01fc 4 0x0 0 0x443c0500>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_clk_gpio_io_gpio5_io19: IOMUXC_ETH1_TX_CLK_GPIO_IO_GPIO5_IO19 {
		pinmux = <0x443c01fc 5 0x0 0 0x443c0500>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_clk_netc_swt_eth_tx_clk_netc_swt_eth1_tx_clk: IOMUXC_ETH1_TX_CLK_NETC_SWT_ETH_TX_CLK_NETC_SWT_ETH1_TX_CLK {
		pinmux = <0x443c01fc 0 0x0 0 0x443c0500>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_en_ecat_pt_tx_en_ecat_pt1_tx_en: IOMUXC_ETH1_TX_EN_ECAT_PT_TX_EN_ECAT_PT1_TX_EN {
		pinmux = <0x443c01f8 1 0x0 0 0x443c04fc>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_en_encoder_diag_encoder_diag2: IOMUXC_ETH1_TX_EN_ENCODER_DIAG_ENCODER_DIAG2 {
		pinmux = <0x443c01f8 3 0x0 0 0x443c04fc>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_en_flexio3_flexio2_flexio3_flexio2: IOMUXC_ETH1_TX_EN_FLEXIO3_FLEXIO2_FLEXIO3_FLEXIO2 {
		pinmux = <0x443c01f8 4 0x0 0 0x443c04fc>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_en_gpio_io_gpio5_io18: IOMUXC_ETH1_TX_EN_GPIO_IO_GPIO5_IO18 {
		pinmux = <0x443c01f8 5 0x0 0 0x443c04fc>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_en_netc_swt_eth_tx_en_netc_swt_eth1_tx_en: IOMUXC_ETH1_TX_EN_NETC_SWT_ETH_TX_EN_NETC_SWT_ETH1_TX_EN {
		pinmux = <0x443c01f8 0 0x0 0 0x443c04fc>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_er_ecat_link_act_ecat_link_act1: IOMUXC_ETH1_TX_ER_ECAT_LINK_ACT_ECAT_LINK_ACT1 {
		pinmux = <0x443c0224 1 0x0 0 0x443c0528>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_er_encoder_diag_encoder_diag13: IOMUXC_ETH1_TX_ER_ENCODER_DIAG_ENCODER_DIAG13 {
		pinmux = <0x443c0224 3 0x0 0 0x443c0528>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_er_flexio3_flexio13_flexio3_flexio13: IOMUXC_ETH1_TX_ER_FLEXIO3_FLEXIO13_FLEXIO3_FLEXIO13 {
		pinmux = <0x443c0224 4 0x0 0 0x443c0528>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_er_gpio_io_gpio5_io29: IOMUXC_ETH1_TX_ER_GPIO_IO_GPIO5_IO29 {
		pinmux = <0x443c0224 5 0x0 0 0x443c0528>;
	};
	/omit-if-no-ref/ iomuxc_eth1_tx_er_netc_swt_eth_tx_er_netc_swt_eth1_tx_er: IOMUXC_ETH1_TX_ER_NETC_SWT_ETH_TX_ER_NETC_SWT_ETH1_TX_ER {
		pinmux = <0x443c0224 0 0x0 0 0x443c0528>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_flexio2_flexio0_flexio2_flexio0: IOMUXC_ETH2_MDC_GPIO1_FLEXIO2_FLEXIO0_FLEXIO2_FLEXIO0 {
		pinmux = <0x443c0108 4 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_flexpwm_pwmx_flexpwm2_pwmx0: IOMUXC_ETH2_MDC_GPIO1_FLEXPWM_PWMX_FLEXPWM2_PWMX0 {
		pinmux = <0x443c0108 6 0x443c06a0 1 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_gpio_io_gpio6_io0: IOMUXC_ETH2_MDC_GPIO1_GPIO_IO_GPIO6_IO0 {
		pinmux = <0x443c0108 5 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_i3c_scl_i3c2_scl: IOMUXC_ETH2_MDC_GPIO1_I3C_SCL_I3C2_SCL {
		pinmux = <0x443c0108 2 0x443c0720 2 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_netc_emdc_netc_emdc: IOMUXC_ETH2_MDC_GPIO1_NETC_EMDC_NETC_EMDC {
		pinmux = <0x443c0108 0 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_netc_enetc_swt_eth_slv_mdc_netc_enetc2_swt_eth2_slv_mdc: IOMUXC_ETH2_MDC_GPIO1_NETC_ENETC_SWT_ETH_SLV_MDC_NETC_ENETC2_SWT_ETH2_SLV_MDC {
		pinmux = <0x443c0108 1 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_usb_otg_id_usb1_otg_id: IOMUXC_ETH2_MDC_GPIO1_USB_OTG_ID_USB1_OTG_ID {
		pinmux = <0x443c0108 3 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_xbar_xbar_inout_xbar1_xbar_inout30: IOMUXC_ETH2_MDC_GPIO1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0108 7 0x443c08b0 1 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_xbar_xbar_in_xbar1_xbar_inout30: IOMUXC_ETH2_MDC_GPIO1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0108 7 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdc_gpio1_xbar_xbar_out_xbar1_xbar_inout30: IOMUXC_ETH2_MDC_GPIO1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0108 7 0x0 0 0x443c040c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_flexio2_flexio1_flexio2_flexio1: IOMUXC_ETH2_MDIO_GPIO2_FLEXIO2_FLEXIO1_FLEXIO2_FLEXIO1 {
		pinmux = <0x443c010c 4 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_flexpwm_pwmx_flexpwm2_pwmx1: IOMUXC_ETH2_MDIO_GPIO2_FLEXPWM_PWMX_FLEXPWM2_PWMX1 {
		pinmux = <0x443c010c 6 0x443c06a4 1 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_gpio_io_gpio6_io1: IOMUXC_ETH2_MDIO_GPIO2_GPIO_IO_GPIO6_IO1 {
		pinmux = <0x443c010c 5 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_i3c_sda_i3c2_sda: IOMUXC_ETH2_MDIO_GPIO2_I3C_SDA_I3C2_SDA {
		pinmux = <0x443c010c 2 0x443c0724 2 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_netc_emdio_netc_emdio: IOMUXC_ETH2_MDIO_GPIO2_NETC_EMDIO_NETC_EMDIO {
		pinmux = <0x443c010c 0 0x443c0678 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_netc_enetc_swt_eth_slv_mdio_netc_enetc2_swt_eth2_slv_mdio: IOMUXC_ETH2_MDIO_GPIO2_NETC_ENETC_SWT_ETH_SLV_MDIO_NETC_ENETC2_SWT_ETH2_SLV_MDIO {
		pinmux = <0x443c010c 1 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_usb_otg_pwr_usb1_otg_pwr: IOMUXC_ETH2_MDIO_GPIO2_USB_OTG_PWR_USB1_OTG_PWR {
		pinmux = <0x443c010c 3 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_xbar_xbar_inout_xbar1_xbar_inout31: IOMUXC_ETH2_MDIO_GPIO2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c010c 7 0x443c08b4 1 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_xbar_xbar_in_xbar1_xbar_inout31: IOMUXC_ETH2_MDIO_GPIO2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c010c 7 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_mdio_gpio2_xbar_xbar_out_xbar1_xbar_inout31: IOMUXC_ETH2_MDIO_GPIO2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c010c 7 0x0 0 0x443c0410>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_dig_encoder_data_en_dig_encoder2_data_en: IOMUXC_ETH2_RXD0_DIG_ENCODER_DATA_EN_DIG_ENCODER2_DATA_EN {
		pinmux = <0x443c0130 6 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_flexio2_flexio10_flexio2_flexio10: IOMUXC_ETH2_RXD0_FLEXIO2_FLEXIO10_FLEXIO2_FLEXIO10 {
		pinmux = <0x443c0130 4 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_gpio_io_gpio6_io10: IOMUXC_ETH2_RXD0_GPIO_IO_GPIO6_IO10 {
		pinmux = <0x443c0130 5 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_lpuart_rx_lpuart3_rx: IOMUXC_ETH2_RXD0_LPUART_RX_LPUART3_RX {
		pinmux = <0x443c0130 1 0x443c07a4 2 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_netc_enetc_swt_eth_rxd_netc_enetc2_swt_eth2_rxd0: IOMUXC_ETH2_RXD0_NETC_ENETC_SWT_ETH_RXD_NETC_ENETC2_SWT_ETH2_RXD0 {
		pinmux = <0x443c0130 0 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_xbar_xbar_inout_xbar1_xbar_inout39: IOMUXC_ETH2_RXD0_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0130 7 0x443c08d4 1 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_xbar_xbar_in_xbar1_xbar_inout39: IOMUXC_ETH2_RXD0_XBAR_XBAR_IN_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0130 7 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd0_xbar_xbar_out_xbar1_xbar_inout39: IOMUXC_ETH2_RXD0_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0130 7 0x0 0 0x443c0434>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_dig_encoder_data_clk_dig_encoder2_data_clk: IOMUXC_ETH2_RXD1_DIG_ENCODER_DATA_CLK_DIG_ENCODER2_DATA_CLK {
		pinmux = <0x443c0134 6 0x443c068c 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_flexio2_flexio11_flexio2_flexio11: IOMUXC_ETH2_RXD1_FLEXIO2_FLEXIO11_FLEXIO2_FLEXIO11 {
		pinmux = <0x443c0134 4 0x0 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_gpio_io_gpio6_io11: IOMUXC_ETH2_RXD1_GPIO_IO_GPIO6_IO11 {
		pinmux = <0x443c0134 5 0x0 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_lptmr_alt_lptmr2_alt0: IOMUXC_ETH2_RXD1_LPTMR_ALT_LPTMR2_ALT0 {
		pinmux = <0x443c0134 3 0x443c0780 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_lpuart_cts_b_lpuart3_cts_b: IOMUXC_ETH2_RXD1_LPUART_CTS_B_LPUART3_CTS_B {
		pinmux = <0x443c0134 1 0x443c07a0 1 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_netc_enetc_swt_eth_rxd_netc_enetc2_swt_eth2_rxd1: IOMUXC_ETH2_RXD1_NETC_ENETC_SWT_ETH_RXD_NETC_ENETC2_SWT_ETH2_RXD1 {
		pinmux = <0x443c0134 0 0x0 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_xbar_xbar_inout_xbar1_xbar_inout40: IOMUXC_ETH2_RXD1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0134 7 0x443c08d8 1 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_xbar_xbar_in_xbar1_xbar_inout40: IOMUXC_ETH2_RXD1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0134 7 0x0 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd1_xbar_xbar_out_xbar1_xbar_inout40: IOMUXC_ETH2_RXD1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0134 7 0x0 0 0x443c0438>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_dig_encoder_data_out_dig_encoder2_data_out: IOMUXC_ETH2_RXD2_DIG_ENCODER_DATA_OUT_DIG_ENCODER2_DATA_OUT {
		pinmux = <0x443c0138 6 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_flexio2_flexio12_flexio2_flexio12: IOMUXC_ETH2_RXD2_FLEXIO2_FLEXIO12_FLEXIO2_FLEXIO12 {
		pinmux = <0x443c0138 4 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_gpio_io_gpio6_io12: IOMUXC_ETH2_RXD2_GPIO_IO_GPIO6_IO12 {
		pinmux = <0x443c0138 5 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_lptmr_alt_lptmr2_alt1: IOMUXC_ETH2_RXD2_LPTMR_ALT_LPTMR2_ALT1 {
		pinmux = <0x443c0138 3 0x443c0784 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_netc_enetc_swt_eth_rxd_netc_enetc2_swt_eth2_rxd2: IOMUXC_ETH2_RXD2_NETC_ENETC_SWT_ETH_RXD_NETC_ENETC2_SWT_ETH2_RXD2 {
		pinmux = <0x443c0138 0 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_xbar_xbar_inout_xbar1_xbar_inout41: IOMUXC_ETH2_RXD2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0138 7 0x443c08dc 1 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_xbar_xbar_in_xbar1_xbar_inout41: IOMUXC_ETH2_RXD2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0138 7 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd2_xbar_xbar_out_xbar1_xbar_inout41: IOMUXC_ETH2_RXD2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0138 7 0x0 0 0x443c043c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_dig_encoder_data_in_dig_encoder2_data_in: IOMUXC_ETH2_RXD3_DIG_ENCODER_DATA_IN_DIG_ENCODER2_DATA_IN {
		pinmux = <0x443c013c 6 0x443c0690 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_flexio2_flexio13_flexio2_flexio13: IOMUXC_ETH2_RXD3_FLEXIO2_FLEXIO13_FLEXIO2_FLEXIO13 {
		pinmux = <0x443c013c 4 0x0 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_gpio_io_gpio6_io13: IOMUXC_ETH2_RXD3_GPIO_IO_GPIO6_IO13 {
		pinmux = <0x443c013c 5 0x0 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_lptmr_alt_lptmr2_alt2: IOMUXC_ETH2_RXD3_LPTMR_ALT_LPTMR2_ALT2 {
		pinmux = <0x443c013c 3 0x443c0788 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_netc_enetc_swt_eth_rxd_netc_enetc2_swt_eth2_rxd3: IOMUXC_ETH2_RXD3_NETC_ENETC_SWT_ETH_RXD_NETC_ENETC2_SWT_ETH2_RXD3 {
		pinmux = <0x443c013c 0 0x0 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_xbar_xbar_inout_xbar1_xbar_inout42: IOMUXC_ETH2_RXD3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c013c 7 0x443c08e0 1 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_xbar_xbar_in_xbar1_xbar_inout42: IOMUXC_ETH2_RXD3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c013c 7 0x0 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rxd3_xbar_xbar_out_xbar1_xbar_inout42: IOMUXC_ETH2_RXD3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c013c 7 0x0 0 0x443c0440>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_ecat_reset_out_ecat_reset_out: IOMUXC_ETH2_RX_CLK_ECAT_RESET_OUT_ECAT_RESET_OUT {
		pinmux = <0x443c012c 2 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_flexio2_flexio9_flexio2_flexio9: IOMUXC_ETH2_RX_CLK_FLEXIO2_FLEXIO9_FLEXIO2_FLEXIO9 {
		pinmux = <0x443c012c 4 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_flexpwm_pwmb_flexpwm2_pwmb3: IOMUXC_ETH2_RX_CLK_FLEXPWM_PWMB_FLEXPWM2_PWMB3 {
		pinmux = <0x443c012c 6 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_gpio_io_gpio6_io9: IOMUXC_ETH2_RX_CLK_GPIO_IO_GPIO6_IO9 {
		pinmux = <0x443c012c 5 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_lpuart_rin_b_lpuart3_rin_b: IOMUXC_ETH2_RX_CLK_LPUART_RIN_B_LPUART3_RIN_B {
		pinmux = <0x443c012c 1 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_netc_enetc_swt_eth_rx_clk_netc_enetc2_swt_eth2_rx_clk: IOMUXC_ETH2_RX_CLK_NETC_ENETC_SWT_ETH_RX_CLK_NETC_ENETC2_SWT_ETH2_RX_CLK {
		pinmux = <0x443c012c 0 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_sinc_embit_sinc4_embit0: IOMUXC_ETH2_RX_CLK_SINC_EMBIT_SINC4_EMBIT0 {
		pinmux = <0x443c012c 7 0x443c0820 1 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_xbar_xbar_inout_xbar1_xbar_inout38: IOMUXC_ETH2_RX_CLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c012c 3 0x443c08d0 1 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_xbar_xbar_in_xbar1_xbar_inout38: IOMUXC_ETH2_RX_CLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c012c 3 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_clk_xbar_xbar_out_xbar1_xbar_inout38: IOMUXC_ETH2_RX_CLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c012c 3 0x0 0 0x443c0430>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_ecat_led_state_run_ecat_led_state_run: IOMUXC_ETH2_RX_CTL_ECAT_LED_STATE_RUN_ECAT_LED_STATE_RUN {
		pinmux = <0x443c0128 2 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_flexio2_flexio8_flexio2_flexio8: IOMUXC_ETH2_RX_CTL_FLEXIO2_FLEXIO8_FLEXIO2_FLEXIO8 {
		pinmux = <0x443c0128 4 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_flexpwm_pwma_flexpwm2_pwma3: IOMUXC_ETH2_RX_CTL_FLEXPWM_PWMA_FLEXPWM2_PWMA3 {
		pinmux = <0x443c0128 6 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_gpio_io_gpio6_io8: IOMUXC_ETH2_RX_CTL_GPIO_IO_GPIO6_IO8 {
		pinmux = <0x443c0128 5 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_lpuart_dsr_b_lpuart3_dsr_b: IOMUXC_ETH2_RX_CTL_LPUART_DSR_B_LPUART3_DSR_B {
		pinmux = <0x443c0128 1 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_netc_enetc_swt_eth_rx_ctl_netc_enetc2_swt_eth2_rx_ctl: IOMUXC_ETH2_RX_CTL_NETC_ENETC_SWT_ETH_RX_CTL_NETC_ENETC2_SWT_ETH2_RX_CTL {
		pinmux = <0x443c0128 0 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_sinc_emclk_sinc4_emclk0: IOMUXC_ETH2_RX_CTL_SINC_EMCLK_SINC4_EMCLK0 {
		pinmux = <0x443c0128 7 0x443c082c 1 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_rx_ctl_usb_otg_pwr_usb2_otg_pwr: IOMUXC_ETH2_RX_CTL_USB_OTG_PWR_USB2_OTG_PWR {
		pinmux = <0x443c0128 3 0x0 0 0x443c042c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_flexio2_flexio5_flexio2_flexio5: IOMUXC_ETH2_TXD0_FLEXIO2_FLEXIO5_FLEXIO2_FLEXIO5 {
		pinmux = <0x443c011c 4 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_flexpwm_pwmb_flexpwm2_pwmb1: IOMUXC_ETH2_TXD0_FLEXPWM_PWMB_FLEXPWM2_PWMB1 {
		pinmux = <0x443c011c 6 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_gpio_io_gpio6_io5: IOMUXC_ETH2_TXD0_GPIO_IO_GPIO6_IO5 {
		pinmux = <0x443c011c 5 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_i3c_pur_b_i3c2_pur_b: IOMUXC_ETH2_TXD0_I3C_PUR_B_I3C2_PUR_B {
		pinmux = <0x443c011c 3 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_i3c_pur_i3c2_pur: IOMUXC_ETH2_TXD0_I3C_PUR_I3C2_PUR {
		pinmux = <0x443c011c 2 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_lpuart_tx_lpuart3_tx: IOMUXC_ETH2_TXD0_LPUART_TX_LPUART3_TX {
		pinmux = <0x443c011c 1 0x443c07a8 2 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_netc_enetc_swt_eth_txd_netc_enetc2_swt_eth2_txd0: IOMUXC_ETH2_TXD0_NETC_ENETC_SWT_ETH_TXD_NETC_ENETC2_SWT_ETH2_TXD0 {
		pinmux = <0x443c011c 0 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_xbar_xbar_inout_xbar1_xbar_inout35: IOMUXC_ETH2_TXD0_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c011c 7 0x443c08c4 1 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_xbar_xbar_in_xbar1_xbar_inout35: IOMUXC_ETH2_TXD0_XBAR_XBAR_IN_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c011c 7 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd0_xbar_xbar_out_xbar1_xbar_inout35: IOMUXC_ETH2_TXD0_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c011c 7 0x0 0 0x443c0420>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_ecat_clk_ecat_clk25: IOMUXC_ETH2_TXD1_ECAT_CLK_ECAT_CLK25 {
		pinmux = <0x443c0118 2 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_flexio2_flexio4_flexio2_flexio4: IOMUXC_ETH2_TXD1_FLEXIO2_FLEXIO4_FLEXIO2_FLEXIO4 {
		pinmux = <0x443c0118 4 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_flexpwm_pwma_flexpwm2_pwma1: IOMUXC_ETH2_TXD1_FLEXPWM_PWMA_FLEXPWM2_PWMA1 {
		pinmux = <0x443c0118 6 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_gpio_io_gpio6_io4: IOMUXC_ETH2_TXD1_GPIO_IO_GPIO6_IO4 {
		pinmux = <0x443c0118 5 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_lpuart_rts_b_lpuart3_rts_b: IOMUXC_ETH2_TXD1_LPUART_RTS_B_LPUART3_RTS_B {
		pinmux = <0x443c0118 1 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_netc_enetc_swt_eth_txd_netc_enetc2_swt_eth2_txd1: IOMUXC_ETH2_TXD1_NETC_ENETC_SWT_ETH_TXD_NETC_ENETC2_SWT_ETH2_TXD1 {
		pinmux = <0x443c0118 0 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_usb_otg_oc_usb1_otg_oc: IOMUXC_ETH2_TXD1_USB_OTG_OC_USB1_OTG_OC {
		pinmux = <0x443c0118 3 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_xbar_xbar_inout_xbar1_xbar_inout34: IOMUXC_ETH2_TXD1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0118 7 0x443c08c0 1 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_xbar_xbar_in_xbar1_xbar_inout34: IOMUXC_ETH2_TXD1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0118 7 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd1_xbar_xbar_out_xbar1_xbar_inout34: IOMUXC_ETH2_TXD1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0118 7 0x0 0 0x443c041c>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_can_rx_can2_rx: IOMUXC_ETH2_TXD2_CAN_RX_CAN2_RX {
		pinmux = <0x443c0114 2 0x443c067c 3 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_flexio2_flexio3_flexio2_flexio3: IOMUXC_ETH2_TXD2_FLEXIO2_FLEXIO3_FLEXIO2_FLEXIO3 {
		pinmux = <0x443c0114 4 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_flexpwm_pwmb_flexpwm2_pwmb0: IOMUXC_ETH2_TXD2_FLEXPWM_PWMB_FLEXPWM2_PWMB0 {
		pinmux = <0x443c0114 6 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_gpio_io_gpio6_io3: IOMUXC_ETH2_TXD2_GPIO_IO_GPIO6_IO3 {
		pinmux = <0x443c0114 5 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_netc_enetc_swt_eth_rmii_ref_clk_netc_enetc2_swt_eth2_rmii_ref50_clk: IOMUXC_ETH2_TXD2_NETC_ENETC_SWT_ETH_RMII_REF_CLK_NETC_ENETC2_SWT_ETH2_RMII_REF50_CLK {
		pinmux = <0x443c0114 1 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_netc_enetc_swt_eth_txd_netc_enetc2_swt_eth2_txd2: IOMUXC_ETH2_TXD2_NETC_ENETC_SWT_ETH_TXD_NETC_ENETC2_SWT_ETH2_TXD2 {
		pinmux = <0x443c0114 0 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_usb_otg_oc_usb2_otg_oc: IOMUXC_ETH2_TXD2_USB_OTG_OC_USB2_OTG_OC {
		pinmux = <0x443c0114 3 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_xbar_xbar_inout_xbar1_xbar_inout33: IOMUXC_ETH2_TXD2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c0114 7 0x443c08bc 1 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_xbar_xbar_in_xbar1_xbar_inout33: IOMUXC_ETH2_TXD2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c0114 7 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd2_xbar_xbar_out_xbar1_xbar_inout33: IOMUXC_ETH2_TXD2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c0114 7 0x0 0 0x443c0418>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_can_tx_can2_tx: IOMUXC_ETH2_TXD3_CAN_TX_CAN2_TX {
		pinmux = <0x443c0110 2 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_flexio2_flexio2_flexio2_flexio2: IOMUXC_ETH2_TXD3_FLEXIO2_FLEXIO2_FLEXIO2_FLEXIO2 {
		pinmux = <0x443c0110 4 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_flexpwm_pwma_flexpwm2_pwma0: IOMUXC_ETH2_TXD3_FLEXPWM_PWMA_FLEXPWM2_PWMA0 {
		pinmux = <0x443c0110 6 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_gpio_io_gpio6_io2: IOMUXC_ETH2_TXD3_GPIO_IO_GPIO6_IO2 {
		pinmux = <0x443c0110 5 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_lpuart_dcd_b_lpuart3_dcd_b: IOMUXC_ETH2_TXD3_LPUART_DCD_B_LPUART3_DCD_B {
		pinmux = <0x443c0110 1 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_netc_enetc_swt_eth_txd_netc_enetc2_swt_eth2_txd3: IOMUXC_ETH2_TXD3_NETC_ENETC_SWT_ETH_TXD_NETC_ENETC2_SWT_ETH2_TXD3 {
		pinmux = <0x443c0110 0 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_usb_otg_id_usb2_otg_id: IOMUXC_ETH2_TXD3_USB_OTG_ID_USB2_OTG_ID {
		pinmux = <0x443c0110 3 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_xbar_xbar_inout_xbar1_xbar_inout32: IOMUXC_ETH2_TXD3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0110 7 0x443c08b8 1 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_xbar_xbar_in_xbar1_xbar_inout32: IOMUXC_ETH2_TXD3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0110 7 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_txd3_xbar_xbar_out_xbar1_xbar_inout32: IOMUXC_ETH2_TXD3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0110 7 0x0 0 0x443c0414>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_ecat_led_err_ecat_led_err: IOMUXC_ETH2_TX_CLK_ECAT_LED_ERR_ECAT_LED_ERR {
		pinmux = <0x443c0124 2 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_flexio2_flexio7_flexio2_flexio7: IOMUXC_ETH2_TX_CLK_FLEXIO2_FLEXIO7_FLEXIO2_FLEXIO7 {
		pinmux = <0x443c0124 4 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_flexpwm_pwmb_flexpwm2_pwmb2: IOMUXC_ETH2_TX_CLK_FLEXPWM_PWMB_FLEXPWM2_PWMB2 {
		pinmux = <0x443c0124 6 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_gpio_io_gpio6_io7: IOMUXC_ETH2_TX_CLK_GPIO_IO_GPIO6_IO7 {
		pinmux = <0x443c0124 5 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_netc_enetc_swt_eth_tx_clk_netc_enetc2_swt_eth2_tx_clk: IOMUXC_ETH2_TX_CLK_NETC_ENETC_SWT_ETH_TX_CLK_NETC_ENETC2_SWT_ETH2_TX_CLK {
		pinmux = <0x443c0124 0 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_xbar_xbar_inout_xbar1_xbar_inout37: IOMUXC_ETH2_TX_CLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0124 7 0x443c08cc 1 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_xbar_xbar_in_xbar1_xbar_inout37: IOMUXC_ETH2_TX_CLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0124 7 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_clk_xbar_xbar_out_xbar1_xbar_inout37: IOMUXC_ETH2_TX_CLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0124 7 0x0 0 0x443c0428>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_ecat_led_run_ecat_led_run: IOMUXC_ETH2_TX_CTL_ECAT_LED_RUN_ECAT_LED_RUN {
		pinmux = <0x443c0120 2 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_flexio2_flexio6_flexio2_flexio6: IOMUXC_ETH2_TX_CTL_FLEXIO2_FLEXIO6_FLEXIO2_FLEXIO6 {
		pinmux = <0x443c0120 4 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_flexpwm_pwma_flexpwm2_pwma2: IOMUXC_ETH2_TX_CTL_FLEXPWM_PWMA_FLEXPWM2_PWMA2 {
		pinmux = <0x443c0120 6 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_gpio_io_gpio6_io6: IOMUXC_ETH2_TX_CTL_GPIO_IO_GPIO6_IO6 {
		pinmux = <0x443c0120 5 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_lpuart_dtr_b_lpuart3_dtr_b: IOMUXC_ETH2_TX_CTL_LPUART_DTR_B_LPUART3_DTR_B {
		pinmux = <0x443c0120 1 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_netc_enetc_swt_eth_tx_ctl_netc_enetc2_swt_eth2_tx_ctl: IOMUXC_ETH2_TX_CTL_NETC_ENETC_SWT_ETH_TX_CTL_NETC_ENETC2_SWT_ETH2_TX_CTL {
		pinmux = <0x443c0120 0 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_xbar_xbar_inout_xbar1_xbar_inout36: IOMUXC_ETH2_TX_CTL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0120 7 0x443c08c8 1 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_xbar_xbar_in_xbar1_xbar_inout36: IOMUXC_ETH2_TX_CTL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0120 7 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth2_tx_ctl_xbar_xbar_out_xbar1_xbar_inout36: IOMUXC_ETH2_TX_CTL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0120 7 0x0 0 0x443c0424>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_flexio2_flexio14_flexio2_flexio14: IOMUXC_ETH3_MDC_GPIO1_FLEXIO2_FLEXIO14_FLEXIO2_FLEXIO14 {
		pinmux = <0x443c0140 4 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_flexpwm_pwmx_flexpwm1_pwmx0: IOMUXC_ETH3_MDC_GPIO1_FLEXPWM_PWMX_FLEXPWM1_PWMX0 {
		pinmux = <0x443c0140 6 0x443c0698 1 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_gpio_io_gpio6_io14: IOMUXC_ETH3_MDC_GPIO1_GPIO_IO_GPIO6_IO14 {
		pinmux = <0x443c0140 5 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_lpuart_dcd_b_lpuart4_dcd_b: IOMUXC_ETH3_MDC_GPIO1_LPUART_DCD_B_LPUART4_DCD_B {
		pinmux = <0x443c0140 1 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_netc_emdc_netc_emdc: IOMUXC_ETH3_MDC_GPIO1_NETC_EMDC_NETC_EMDC {
		pinmux = <0x443c0140 0 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_netc_enetc_eth_slv_mdc_netc_enetc1_eth3_slv_mdc: IOMUXC_ETH3_MDC_GPIO1_NETC_ENETC_ETH_SLV_MDC_NETC_ENETC1_ETH3_SLV_MDC {
		pinmux = <0x443c0140 2 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_sai_tx_sync_sai4_tx_sync: IOMUXC_ETH3_MDC_GPIO1_SAI_TX_SYNC_SAI4_TX_SYNC {
		pinmux = <0x443c0140 3 0x443c081c 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdc_gpio1_sinc_mod_clk_sinc4_mod_clk0: IOMUXC_ETH3_MDC_GPIO1_SINC_MOD_CLK_SINC4_MOD_CLK0 {
		pinmux = <0x443c0140 7 0x0 0 0x443c0444>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_flexio2_flexio15_flexio2_flexio15: IOMUXC_ETH3_MDIO_GPIO2_FLEXIO2_FLEXIO15_FLEXIO2_FLEXIO15 {
		pinmux = <0x443c0144 4 0x0 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_flexpwm_pwmx_flexpwm1_pwmx1: IOMUXC_ETH3_MDIO_GPIO2_FLEXPWM_PWMX_FLEXPWM1_PWMX1 {
		pinmux = <0x443c0144 6 0x443c069c 1 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_gpio_io_gpio6_io15: IOMUXC_ETH3_MDIO_GPIO2_GPIO_IO_GPIO6_IO15 {
		pinmux = <0x443c0144 5 0x0 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_lpuart_rin_b_lpuart4_rin_b: IOMUXC_ETH3_MDIO_GPIO2_LPUART_RIN_B_LPUART4_RIN_B {
		pinmux = <0x443c0144 1 0x0 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_netc_emdio_netc_emdio: IOMUXC_ETH3_MDIO_GPIO2_NETC_EMDIO_NETC_EMDIO {
		pinmux = <0x443c0144 0 0x443c0678 1 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_netc_enetc_eth_slv_mdio_netc_enetc1_eth3_slv_mdio: IOMUXC_ETH3_MDIO_GPIO2_NETC_ENETC_ETH_SLV_MDIO_NETC_ENETC1_ETH3_SLV_MDIO {
		pinmux = <0x443c0144 2 0x0 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_sai_tx_bclk_sai4_tx_bclk: IOMUXC_ETH3_MDIO_GPIO2_SAI_TX_BCLK_SAI4_TX_BCLK {
		pinmux = <0x443c0144 3 0x443c0818 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_mdio_gpio2_sinc_mod_clk_sinc4_mod_clk1: IOMUXC_ETH3_MDIO_GPIO2_SINC_MOD_CLK_SINC4_MOD_CLK1 {
		pinmux = <0x443c0144 7 0x0 0 0x443c0448>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_dig_encoder_data_en_dig_encoder1_data_en: IOMUXC_ETH3_RXD0_DIG_ENCODER_DATA_EN_DIG_ENCODER1_DATA_EN {
		pinmux = <0x443c0168 6 0x0 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_gpio_io_gpio6_io24: IOMUXC_ETH3_RXD0_GPIO_IO_GPIO6_IO24 {
		pinmux = <0x443c0168 5 0x0 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_lpuart_rx_lpuart4_rx: IOMUXC_ETH3_RXD0_LPUART_RX_LPUART4_RX {
		pinmux = <0x443c0168 1 0x443c07b0 2 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_netc_enetc_eth_rxd_netc_enetc1_eth3_rxd0: IOMUXC_ETH3_RXD0_NETC_ENETC_ETH_RXD_NETC_ENETC1_ETH3_RXD0 {
		pinmux = <0x443c0168 0 0x0 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_sai_rx_sync_sai2_rx_sync: IOMUXC_ETH3_RXD0_SAI_RX_SYNC_SAI2_RX_SYNC {
		pinmux = <0x443c0168 3 0x443c07f4 1 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_xbar_xbar_inout_xbar1_xbar_inout45: IOMUXC_ETH3_RXD0_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0168 7 0x443c08ec 1 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_xbar_xbar_in_xbar1_xbar_inout45: IOMUXC_ETH3_RXD0_XBAR_XBAR_IN_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0168 7 0x0 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_xbar_xbar_out_xbar1_xbar_inout45: IOMUXC_ETH3_RXD0_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0168 7 0x0 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd0_xspi_slv_data2_xspi_slv_data2: IOMUXC_ETH3_RXD0_XSPI_SLV_DATA2_XSPI_SLV_DATA2 {
		pinmux = <0x443c0168 2 0x443c0910 0 0x443c046c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_dig_encoder_data_clk_dig_encoder1_data_clk: IOMUXC_ETH3_RXD1_DIG_ENCODER_DATA_CLK_DIG_ENCODER1_DATA_CLK {
		pinmux = <0x443c016c 6 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_gpio_io_gpio6_io25: IOMUXC_ETH3_RXD1_GPIO_IO_GPIO6_IO25 {
		pinmux = <0x443c016c 5 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_lpuart_rts_b_lpuart3_rts_b: IOMUXC_ETH3_RXD1_LPUART_RTS_B_LPUART3_RTS_B {
		pinmux = <0x443c016c 4 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_netc_enetc_eth_rxd_netc_enetc1_eth3_rxd1: IOMUXC_ETH3_RXD1_NETC_ENETC_ETH_RXD_NETC_ENETC1_ETH3_RXD1 {
		pinmux = <0x443c016c 0 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_sai_rx_bclk_sai2_rx_bclk: IOMUXC_ETH3_RXD1_SAI_RX_BCLK_SAI2_RX_BCLK {
		pinmux = <0x443c016c 3 0x443c07ec 1 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_xbar_xbar_inout_xbar1_xbar_inout46: IOMUXC_ETH3_RXD1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c016c 7 0x443c08f0 1 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_xbar_xbar_in_xbar1_xbar_inout46: IOMUXC_ETH3_RXD1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c016c 7 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_xbar_xbar_out_xbar1_xbar_inout46: IOMUXC_ETH3_RXD1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c016c 7 0x0 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd1_xspi_slv_data1_xspi_slv_data1: IOMUXC_ETH3_RXD1_XSPI_SLV_DATA1_XSPI_SLV_DATA1 {
		pinmux = <0x443c016c 2 0x443c090c 0 0x443c0470>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_dig_encoder_data_out_dig_encoder1_data_out: IOMUXC_ETH3_RXD2_DIG_ENCODER_DATA_OUT_DIG_ENCODER1_DATA_OUT {
		pinmux = <0x443c0170 6 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_gpio_io_gpio6_io26: IOMUXC_ETH3_RXD2_GPIO_IO_GPIO6_IO26 {
		pinmux = <0x443c0170 5 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_mqs_right_mqs2_right: IOMUXC_ETH3_RXD2_MQS_RIGHT_MQS2_RIGHT {
		pinmux = <0x443c0170 1 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_netc_enetc_eth_rxd_netc_enetc1_eth3_rxd2: IOMUXC_ETH3_RXD2_NETC_ENETC_ETH_RXD_NETC_ENETC1_ETH3_RXD2 {
		pinmux = <0x443c0170 0 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_sai_rx_data_sai2_rx_data0: IOMUXC_ETH3_RXD2_SAI_RX_DATA_SAI2_RX_DATA0 {
		pinmux = <0x443c0170 3 0x443c07f0 1 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_xbar_xbar_inout_xbar1_xbar_inout47: IOMUXC_ETH3_RXD2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0170 7 0x443c08f4 1 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_xbar_xbar_in_xbar1_xbar_inout47: IOMUXC_ETH3_RXD2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0170 7 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_xbar_xbar_out_xbar1_xbar_inout47: IOMUXC_ETH3_RXD2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0170 7 0x0 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd2_xspi_slv_data0_xspi_slv_data0: IOMUXC_ETH3_RXD2_XSPI_SLV_DATA0_XSPI_SLV_DATA0 {
		pinmux = <0x443c0170 2 0x443c0908 0 0x443c0474>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_dig_encoder_data_in_dig_encoder1_data_in: IOMUXC_ETH3_RXD3_DIG_ENCODER_DATA_IN_DIG_ENCODER1_DATA_IN {
		pinmux = <0x443c0174 6 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_gpio_io_gpio6_io27: IOMUXC_ETH3_RXD3_GPIO_IO_GPIO6_IO27 {
		pinmux = <0x443c0174 5 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_mqs_left_mqs2_left: IOMUXC_ETH3_RXD3_MQS_LEFT_MQS2_LEFT {
		pinmux = <0x443c0174 1 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_netc_enetc_eth_rxd_netc_enetc1_eth3_rxd3: IOMUXC_ETH3_RXD3_NETC_ENETC_ETH_RXD_NETC_ENETC1_ETH3_RXD3 {
		pinmux = <0x443c0174 0 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_sai_mclk_sai2_mclk: IOMUXC_ETH3_RXD3_SAI_MCLK_SAI2_MCLK {
		pinmux = <0x443c0174 3 0x443c07e8 1 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_xbar_xbar_inout_xbar1_xbar_inout48: IOMUXC_ETH3_RXD3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0174 7 0x443c08f8 1 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_xbar_xbar_in_xbar1_xbar_inout48: IOMUXC_ETH3_RXD3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0174 7 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rxd3_xbar_xbar_out_xbar1_xbar_inout48: IOMUXC_ETH3_RXD3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0174 7 0x0 0 0x443c0478>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_flexpwm_pwmb_flexpwm1_pwmb3: IOMUXC_ETH3_RX_CLK_FLEXPWM_PWMB_FLEXPWM1_PWMB3 {
		pinmux = <0x443c0164 6 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_gpio_io_gpio6_io23: IOMUXC_ETH3_RX_CLK_GPIO_IO_GPIO6_IO23 {
		pinmux = <0x443c0164 5 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_lpuart_cts_b_lpuart4_cts_b: IOMUXC_ETH3_RX_CLK_LPUART_CTS_B_LPUART4_CTS_B {
		pinmux = <0x443c0164 1 0x443c07ac 1 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_netc_enetc_eth_rx_clk_netc_enetc1_eth3_rx_clk: IOMUXC_ETH3_RX_CLK_NETC_ENETC_ETH_RX_CLK_NETC_ENETC1_ETH3_RX_CLK {
		pinmux = <0x443c0164 0 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_sai_tx_data_sai2_tx_data0: IOMUXC_ETH3_RX_CLK_SAI_TX_DATA_SAI2_TX_DATA0 {
		pinmux = <0x443c0164 3 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_sinc_embit_sinc4_embit1: IOMUXC_ETH3_RX_CLK_SINC_EMBIT_SINC4_EMBIT1 {
		pinmux = <0x443c0164 7 0x443c0824 1 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_xbar_xbar_inout_xbar1_xbar_inout44: IOMUXC_ETH3_RX_CLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0164 4 0x443c08e8 1 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_xbar_xbar_in_xbar1_xbar_inout44: IOMUXC_ETH3_RX_CLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0164 4 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_xbar_xbar_out_xbar1_xbar_inout44: IOMUXC_ETH3_RX_CLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0164 4 0x0 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_clk_xspi_slv_data3_xspi_slv_data3: IOMUXC_ETH3_RX_CLK_XSPI_SLV_DATA3_XSPI_SLV_DATA3 {
		pinmux = <0x443c0164 2 0x443c0914 0 0x443c0468>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_flexpwm_pwma_flexpwm1_pwma3: IOMUXC_ETH3_RX_CTL_FLEXPWM_PWMA_FLEXPWM1_PWMA3 {
		pinmux = <0x443c0160 6 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_gpio_io_gpio6_io22: IOMUXC_ETH3_RX_CTL_GPIO_IO_GPIO6_IO22 {
		pinmux = <0x443c0160 5 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_lpuart_dsr_b_lpuart4_dsr_b: IOMUXC_ETH3_RX_CTL_LPUART_DSR_B_LPUART4_DSR_B {
		pinmux = <0x443c0160 1 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_netc_enetc_eth_rx_ctl_netc_enetc1_eth3_rx_ctl: IOMUXC_ETH3_RX_CTL_NETC_ENETC_ETH_RX_CTL_NETC_ENETC1_ETH3_RX_CTL {
		pinmux = <0x443c0160 0 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_sai_tx_bclk_sai2_tx_bclk: IOMUXC_ETH3_RX_CTL_SAI_TX_BCLK_SAI2_TX_BCLK {
		pinmux = <0x443c0160 3 0x443c07f8 1 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_sinc_emclk_sinc4_emclk1: IOMUXC_ETH3_RX_CTL_SINC_EMCLK_SINC4_EMCLK1 {
		pinmux = <0x443c0160 7 0x443c0830 1 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_xbar_xbar_inout_xbar1_xbar_inout43: IOMUXC_ETH3_RX_CTL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c0160 4 0x443c08e4 1 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_xbar_xbar_in_xbar1_xbar_inout43: IOMUXC_ETH3_RX_CTL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c0160 4 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_xbar_xbar_out_xbar1_xbar_inout43: IOMUXC_ETH3_RX_CTL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c0160 4 0x0 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_rx_ctl_xspi_slv_cs_xspi_slv_cs: IOMUXC_ETH3_RX_CTL_XSPI_SLV_CS_XSPI_SLV_CS {
		pinmux = <0x443c0160 2 0x443c08fc 0 0x443c0464>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_flexpwm_pwmb_flexpwm1_pwmb1: IOMUXC_ETH3_TXD0_FLEXPWM_PWMB_FLEXPWM1_PWMB1 {
		pinmux = <0x443c0154 6 0x0 0 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_gpio_io_gpio6_io19: IOMUXC_ETH3_TXD0_GPIO_IO_GPIO6_IO19 {
		pinmux = <0x443c0154 5 0x0 0 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_lpuart_tx_lpuart4_tx: IOMUXC_ETH3_TXD0_LPUART_TX_LPUART4_TX {
		pinmux = <0x443c0154 1 0x443c07b4 2 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_netc_enetc_eth_txd_netc_enetc1_eth3_txd0: IOMUXC_ETH3_TXD0_NETC_ENETC_ETH_TXD_NETC_ENETC1_ETH3_TXD0 {
		pinmux = <0x443c0154 0 0x0 0 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_sai_rx_data_sai4_rx_data0: IOMUXC_ETH3_TXD0_SAI_RX_DATA_SAI4_RX_DATA0 {
		pinmux = <0x443c0154 3 0x443c0810 0 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd0_xspi_slv_data4_xspi_slv_data4: IOMUXC_ETH3_TXD0_XSPI_SLV_DATA4_XSPI_SLV_DATA4 {
		pinmux = <0x443c0154 2 0x443c0918 0 0x443c0458>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_flexpwm_pwma_flexpwm1_pwma1: IOMUXC_ETH3_TXD1_FLEXPWM_PWMA_FLEXPWM1_PWMA1 {
		pinmux = <0x443c0150 6 0x0 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_gpio_io_gpio6_io18: IOMUXC_ETH3_TXD1_GPIO_IO_GPIO6_IO18 {
		pinmux = <0x443c0150 5 0x0 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_lpuart_rts_b_lpuart4_rts_b: IOMUXC_ETH3_TXD1_LPUART_RTS_B_LPUART4_RTS_B {
		pinmux = <0x443c0150 1 0x0 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_netc_enetc_eth_txd_netc_enetc1_eth3_txd1: IOMUXC_ETH3_TXD1_NETC_ENETC_ETH_TXD_NETC_ENETC1_ETH3_TXD1 {
		pinmux = <0x443c0150 0 0x0 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_sai_rx_bclk_sai4_rx_bclk: IOMUXC_ETH3_TXD1_SAI_RX_BCLK_SAI4_RX_BCLK {
		pinmux = <0x443c0150 3 0x443c080c 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd1_xspi_slv_data5_xspi_slv_data5: IOMUXC_ETH3_TXD1_XSPI_SLV_DATA5_XSPI_SLV_DATA5 {
		pinmux = <0x443c0150 2 0x443c091c 0 0x443c0454>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_flexpwm_pwmb_flexpwm1_pwmb0: IOMUXC_ETH3_TXD2_FLEXPWM_PWMB_FLEXPWM1_PWMB0 {
		pinmux = <0x443c014c 6 0x0 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_gpio_io_gpio6_io17: IOMUXC_ETH3_TXD2_GPIO_IO_GPIO6_IO17 {
		pinmux = <0x443c014c 5 0x0 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_netc_enetc_eth_rmii_ref_clk_netc_enetc1_eth3_rmii_ref50_clk: IOMUXC_ETH3_TXD2_NETC_ENETC_ETH_RMII_REF_CLK_NETC_ENETC1_ETH3_RMII_REF50_CLK {
		pinmux = <0x443c014c 1 0x0 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_netc_enetc_eth_txd_netc_enetc1_eth3_txd2: IOMUXC_ETH3_TXD2_NETC_ENETC_ETH_TXD_NETC_ENETC1_ETH3_TXD2 {
		pinmux = <0x443c014c 0 0x0 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_sai_rx_sync_sai4_rx_sync: IOMUXC_ETH3_TXD2_SAI_RX_SYNC_SAI4_RX_SYNC {
		pinmux = <0x443c014c 3 0x443c0814 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd2_xspi_slv_data6_xspi_slv_data6: IOMUXC_ETH3_TXD2_XSPI_SLV_DATA6_XSPI_SLV_DATA6 {
		pinmux = <0x443c014c 2 0x443c0920 0 0x443c0450>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_flexpwm_pwma_flexpwm1_pwma0: IOMUXC_ETH3_TXD3_FLEXPWM_PWMA_FLEXPWM1_PWMA0 {
		pinmux = <0x443c0148 6 0x0 0 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_gpio_io_gpio6_io16: IOMUXC_ETH3_TXD3_GPIO_IO_GPIO6_IO16 {
		pinmux = <0x443c0148 5 0x0 0 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_lpuart_tx_lpuart3_tx: IOMUXC_ETH3_TXD3_LPUART_TX_LPUART3_TX {
		pinmux = <0x443c0148 4 0x443c07a8 3 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_netc_enetc_eth_txd_netc_enetc1_eth3_txd3: IOMUXC_ETH3_TXD3_NETC_ENETC_ETH_TXD_NETC_ENETC1_ETH3_TXD3 {
		pinmux = <0x443c0148 0 0x0 0 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_sai_tx_data_sai4_tx_data0: IOMUXC_ETH3_TXD3_SAI_TX_DATA_SAI4_TX_DATA0 {
		pinmux = <0x443c0148 3 0x0 0 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_txd3_xspi_slv_data7_xspi_slv_data7: IOMUXC_ETH3_TXD3_XSPI_SLV_DATA7_XSPI_SLV_DATA7 {
		pinmux = <0x443c0148 2 0x443c0924 0 0x443c044c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_flexpwm_pwmb_flexpwm1_pwmb2: IOMUXC_ETH3_TX_CLK_FLEXPWM_PWMB_FLEXPWM1_PWMB2 {
		pinmux = <0x443c015c 6 0x0 0 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_gpio_io_gpio6_io21: IOMUXC_ETH3_TX_CLK_GPIO_IO_GPIO6_IO21 {
		pinmux = <0x443c015c 5 0x0 0 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_lpuart_cts_b_lpuart3_cts_b: IOMUXC_ETH3_TX_CLK_LPUART_CTS_B_LPUART3_CTS_B {
		pinmux = <0x443c015c 4 0x443c07a0 2 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_netc_enetc_eth_tx_clk_netc_enetc1_eth3_tx_clk: IOMUXC_ETH3_TX_CLK_NETC_ENETC_ETH_TX_CLK_NETC_ENETC1_ETH3_TX_CLK {
		pinmux = <0x443c015c 0 0x0 0 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_sai_tx_sync_sai2_tx_sync: IOMUXC_ETH3_TX_CLK_SAI_TX_SYNC_SAI2_TX_SYNC {
		pinmux = <0x443c015c 3 0x443c07fc 1 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_clk_xspi_slv_clk_xspi_slv_clk: IOMUXC_ETH3_TX_CLK_XSPI_SLV_CLK_XSPI_SLV_CLK {
		pinmux = <0x443c015c 2 0x443c0904 0 0x443c0460>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_flexpwm_pwma_flexpwm1_pwma2: IOMUXC_ETH3_TX_CTL_FLEXPWM_PWMA_FLEXPWM1_PWMA2 {
		pinmux = <0x443c0158 6 0x0 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_gpio_io_gpio6_io20: IOMUXC_ETH3_TX_CTL_GPIO_IO_GPIO6_IO20 {
		pinmux = <0x443c0158 5 0x0 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_lpuart_dtr_b_lpuart4_dtr_b: IOMUXC_ETH3_TX_CTL_LPUART_DTR_B_LPUART4_DTR_B {
		pinmux = <0x443c0158 1 0x0 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_lpuart_rx_lpuart3_rx: IOMUXC_ETH3_TX_CTL_LPUART_RX_LPUART3_RX {
		pinmux = <0x443c0158 4 0x443c07a4 3 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_netc_enetc_eth_tx_ctl_netc_enetc1_eth3_tx_ctl: IOMUXC_ETH3_TX_CTL_NETC_ENETC_ETH_TX_CTL_NETC_ENETC1_ETH3_TX_CTL {
		pinmux = <0x443c0158 0 0x0 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_sai_mclk_sai4_mclk: IOMUXC_ETH3_TX_CTL_SAI_MCLK_SAI4_MCLK {
		pinmux = <0x443c0158 3 0x443c0808 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth3_tx_ctl_xspi_slv_dqs_xspi_slv_dqs: IOMUXC_ETH3_TX_CTL_XSPI_SLV_DQS_XSPI_SLV_DQS {
		pinmux = <0x443c0158 2 0x443c0900 0 0x443c045c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_ecat_clk_ecat_clk25: IOMUXC_ETH4_MDC_GPIO1_ECAT_CLK_ECAT_CLK25 {
		pinmux = <0x443c0178 2 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_ecat_mdc_ecat_mdc: IOMUXC_ETH4_MDC_GPIO1_ECAT_MDC_ECAT_MDC {
		pinmux = <0x443c0178 1 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_flexio_1_3_mux2_flexio12_flexio_1_3_mux2_flexio12: IOMUXC_ETH4_MDC_GPIO1_FLEXIO_1_3_MUX2_FLEXIO12_FLEXIO_1_3_MUX2_FLEXIO12 {
		pinmux = <0x443c0178 4 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_flexpwm_pwmx_flexpwm4_pwmx0: IOMUXC_ETH4_MDC_GPIO1_FLEXPWM_PWMX_FLEXPWM4_PWMX0 {
		pinmux = <0x443c0178 6 0x443c06f4 2 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_gpio_io_gpio6_io28: IOMUXC_ETH4_MDC_GPIO1_GPIO_IO_GPIO6_IO28 {
		pinmux = <0x443c0178 5 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_netc_emdc_netc_emdc: IOMUXC_ETH4_MDC_GPIO1_NETC_EMDC_NETC_EMDC {
		pinmux = <0x443c0178 0 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_netc_eth_slv_mdc_netc_eth4_slv_mdc: IOMUXC_ETH4_MDC_GPIO1_NETC_ETH_SLV_MDC_NETC_ETH4_SLV_MDC {
		pinmux = <0x443c0178 3 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdc_gpio1_sinc_mod_clk_sinc4_mod_clk2: IOMUXC_ETH4_MDC_GPIO1_SINC_MOD_CLK_SINC4_MOD_CLK2 {
		pinmux = <0x443c0178 7 0x0 0 0x443c047c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_ecat_mdio_ecat_mdio: IOMUXC_ETH4_MDIO_GPIO2_ECAT_MDIO_ECAT_MDIO {
		pinmux = <0x443c017c 1 0x443c0628 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_flexio_1_3_mux2_flexio13_flexio_1_3_mux2_flexio13: IOMUXC_ETH4_MDIO_GPIO2_FLEXIO_1_3_MUX2_FLEXIO13_FLEXIO_1_3_MUX2_FLEXIO13 {
		pinmux = <0x443c017c 4 0x0 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_flexpwm_pwmx_flexpwm4_pwmx1: IOMUXC_ETH4_MDIO_GPIO2_FLEXPWM_PWMX_FLEXPWM4_PWMX1 {
		pinmux = <0x443c017c 6 0x443c06f8 2 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_gpio_io_gpio6_io29: IOMUXC_ETH4_MDIO_GPIO2_GPIO_IO_GPIO6_IO29 {
		pinmux = <0x443c017c 5 0x0 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_netc_emdio_netc_emdio: IOMUXC_ETH4_MDIO_GPIO2_NETC_EMDIO_NETC_EMDIO {
		pinmux = <0x443c017c 0 0x443c0678 2 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_netc_enet_ref_clk_root_netc_enet_ref_clk_root: IOMUXC_ETH4_MDIO_GPIO2_NETC_ENET_REF_CLK_ROOT_NETC_ENET_REF_CLK_ROOT {
		pinmux = <0x443c017c 2 0x0 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_netc_eth_slv_mdio_netc_eth4_slv_mdio: IOMUXC_ETH4_MDIO_GPIO2_NETC_ETH_SLV_MDIO_NETC_ETH4_SLV_MDIO {
		pinmux = <0x443c017c 3 0x0 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_mdio_gpio2_sinc_filter_glue_break_sinc_filter_glue4_break: IOMUXC_ETH4_MDIO_GPIO2_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE4_BREAK {
		pinmux = <0x443c017c 7 0x0 0 0x443c0480>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_flexio_1_3_mux2_flexio6_flexio_1_3_mux2_flexio6: IOMUXC_ETH4_RXD0_FLEXIO_1_3_MUX2_FLEXIO6_FLEXIO_1_3_MUX2_FLEXIO6 {
		pinmux = <0x443c0198 4 0x0 0 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_flexpwm_pwma_flexpwm4_pwma3: IOMUXC_ETH4_RXD0_FLEXPWM_PWMA_FLEXPWM4_PWMA3 {
		pinmux = <0x443c0198 6 0x443c06e0 1 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_gpio_io_gpio7_io4: IOMUXC_ETH4_RXD0_GPIO_IO_GPIO7_IO4 {
		pinmux = <0x443c0198 5 0x0 0 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd0: IOMUXC_ETH4_RXD0_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD0 {
		pinmux = <0x443c0198 0 0x443c0638 0 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_sinc_emclk_sinc4_emclk2: IOMUXC_ETH4_RXD0_SINC_EMCLK_SINC4_EMCLK2 {
		pinmux = <0x443c0198 7 0x443c0834 1 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd0_xspi_a_data_xspi2_a_data4: IOMUXC_ETH4_RXD0_XSPI_A_DATA_XSPI2_A_DATA4 {
		pinmux = <0x443c0198 2 0x0 0 0x443c049c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_flexio_1_3_mux2_flexio7_flexio_1_3_mux2_flexio7: IOMUXC_ETH4_RXD1_FLEXIO_1_3_MUX2_FLEXIO7_FLEXIO_1_3_MUX2_FLEXIO7 {
		pinmux = <0x443c019c 4 0x0 0 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_flexio_2_4_mux1_flexio11_flexio_2_4_mux1_flexio11: IOMUXC_ETH4_RXD1_FLEXIO_2_4_MUX1_FLEXIO11_FLEXIO_2_4_MUX1_FLEXIO11 {
		pinmux = <0x443c019c 3 0x443c0694 0 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_flexpwm_pwmb_flexpwm4_pwmb3: IOMUXC_ETH4_RXD1_FLEXPWM_PWMB_FLEXPWM4_PWMB3 {
		pinmux = <0x443c019c 6 0x443c06f0 1 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_gpio_io_gpio7_io5: IOMUXC_ETH4_RXD1_GPIO_IO_GPIO7_IO5 {
		pinmux = <0x443c019c 5 0x0 0 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd1: IOMUXC_ETH4_RXD1_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD1 {
		pinmux = <0x443c019c 0 0x443c063c 0 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_sinc_embit_sinc4_embit2: IOMUXC_ETH4_RXD1_SINC_EMBIT_SINC4_EMBIT2 {
		pinmux = <0x443c019c 7 0x443c0828 1 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd1_xspi_a_data_xspi2_a_data5: IOMUXC_ETH4_RXD1_XSPI_A_DATA_XSPI2_A_DATA5 {
		pinmux = <0x443c019c 2 0x0 0 0x443c04a0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_dig_encoder_data_en_dig_encoder2_data_en: IOMUXC_ETH4_RXD2_DIG_ENCODER_DATA_EN_DIG_ENCODER2_DATA_EN {
		pinmux = <0x443c01a0 6 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_flexio_1_3_mux2_flexio8_flexio_1_3_mux2_flexio8: IOMUXC_ETH4_RXD2_FLEXIO_1_3_MUX2_FLEXIO8_FLEXIO_1_3_MUX2_FLEXIO8 {
		pinmux = <0x443c01a0 4 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_flexio_2_4_mux1_flexio12_flexio_2_4_mux1_flexio12: IOMUXC_ETH4_RXD2_FLEXIO_2_4_MUX1_FLEXIO12_FLEXIO_2_4_MUX1_FLEXIO12 {
		pinmux = <0x443c01a0 3 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_gpio_io_gpio7_io6: IOMUXC_ETH4_RXD2_GPIO_IO_GPIO7_IO6 {
		pinmux = <0x443c01a0 5 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd2: IOMUXC_ETH4_RXD2_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD2 {
		pinmux = <0x443c01a0 0 0x443c0640 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_xbar_xbar_inout_xbar1_xbar_inout4: IOMUXC_ETH4_RXD2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c01a0 7 0x443c086c 1 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_xbar_xbar_in_xbar1_xbar_inout4: IOMUXC_ETH4_RXD2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c01a0 7 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_xbar_xbar_out_xbar1_xbar_inout4: IOMUXC_ETH4_RXD2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c01a0 7 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd2_xspi_a_data_xspi2_a_data6: IOMUXC_ETH4_RXD2_XSPI_A_DATA_XSPI2_A_DATA6 {
		pinmux = <0x443c01a0 2 0x0 0 0x443c04a4>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_dig_encoder_data_clk_dig_encoder2_data_clk: IOMUXC_ETH4_RXD3_DIG_ENCODER_DATA_CLK_DIG_ENCODER2_DATA_CLK {
		pinmux = <0x443c01a4 6 0x443c068c 1 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_flexio_1_3_mux2_flexio9_flexio_1_3_mux2_flexio9: IOMUXC_ETH4_RXD3_FLEXIO_1_3_MUX2_FLEXIO9_FLEXIO_1_3_MUX2_FLEXIO9 {
		pinmux = <0x443c01a4 4 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_flexio_2_4_mux1_flexio13_flexio_2_4_mux1_flexio13: IOMUXC_ETH4_RXD3_FLEXIO_2_4_MUX1_FLEXIO13_FLEXIO_2_4_MUX1_FLEXIO13 {
		pinmux = <0x443c01a4 3 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_gpio_io_gpio7_io7: IOMUXC_ETH4_RXD3_GPIO_IO_GPIO7_IO7 {
		pinmux = <0x443c01a4 5 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd3: IOMUXC_ETH4_RXD3_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD3 {
		pinmux = <0x443c01a4 0 0x443c0644 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_netc_enet_ref_clk_root_netc_enet_ref_clk_root: IOMUXC_ETH4_RXD3_NETC_ENET_REF_CLK_ROOT_NETC_ENET_REF_CLK_ROOT {
		pinmux = <0x443c01a4 1 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_xbar_xbar_inout_xbar1_xbar_inout5: IOMUXC_ETH4_RXD3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c01a4 7 0x443c0870 1 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_xbar_xbar_in_xbar1_xbar_inout5: IOMUXC_ETH4_RXD3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c01a4 7 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_xbar_xbar_out_xbar1_xbar_inout5: IOMUXC_ETH4_RXD3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c01a4 7 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rxd3_xspi_a_data_xspi2_a_data7: IOMUXC_ETH4_RXD3_XSPI_A_DATA_XSPI2_A_DATA7 {
		pinmux = <0x443c01a4 2 0x0 0 0x443c04a8>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_dig_encoder_data_in_dig_encoder2_data_in: IOMUXC_ETH4_RX_CLK_DIG_ENCODER_DATA_IN_DIG_ENCODER2_DATA_IN {
		pinmux = <0x443c01ac 6 0x443c0690 1 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_flexio_1_3_mux2_flexio11_flexio_1_3_mux2_flexio11: IOMUXC_ETH4_RX_CLK_FLEXIO_1_3_MUX2_FLEXIO11_FLEXIO_1_3_MUX2_FLEXIO11 {
		pinmux = <0x443c01ac 4 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_flexio_2_4_mux1_flexio15_flexio_2_4_mux1_flexio15: IOMUXC_ETH4_RX_CLK_FLEXIO_2_4_MUX1_FLEXIO15_FLEXIO_2_4_MUX1_FLEXIO15 {
		pinmux = <0x443c01ac 3 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_gpio_io_gpio7_io9: IOMUXC_ETH4_RX_CLK_GPIO_IO_GPIO7_IO9 {
		pinmux = <0x443c01ac 5 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_netc_enetc_eth_rx_clk_netc_enetc0_eth4_rx_clk: IOMUXC_ETH4_RX_CLK_NETC_ENETC_ETH_RX_CLK_NETC_ENETC0_ETH4_RX_CLK {
		pinmux = <0x443c01ac 0 0x443c0630 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_xbar_xbar_inout_xbar1_xbar_inout7: IOMUXC_ETH4_RX_CLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c01ac 7 0x443c0878 1 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_xbar_xbar_in_xbar1_xbar_inout7: IOMUXC_ETH4_RX_CLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c01ac 7 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_xbar_xbar_out_xbar1_xbar_inout7: IOMUXC_ETH4_RX_CLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c01ac 7 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_clk_xspi_a_dqs_xspi2_a_dqs: IOMUXC_ETH4_RX_CLK_XSPI_A_DQS_XSPI2_A_DQS {
		pinmux = <0x443c01ac 2 0x0 0 0x443c04b0>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_dig_encoder_data_out_dig_encoder2_data_out: IOMUXC_ETH4_RX_CTL_DIG_ENCODER_DATA_OUT_DIG_ENCODER2_DATA_OUT {
		pinmux = <0x443c01a8 6 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_flexio_1_3_mux2_flexio10_flexio_1_3_mux2_flexio10: IOMUXC_ETH4_RX_CTL_FLEXIO_1_3_MUX2_FLEXIO10_FLEXIO_1_3_MUX2_FLEXIO10 {
		pinmux = <0x443c01a8 4 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_flexio_2_4_mux1_flexio14_flexio_2_4_mux1_flexio14: IOMUXC_ETH4_RX_CTL_FLEXIO_2_4_MUX1_FLEXIO14_FLEXIO_2_4_MUX1_FLEXIO14 {
		pinmux = <0x443c01a8 3 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_gpio_io_gpio7_io8: IOMUXC_ETH4_RX_CTL_GPIO_IO_GPIO7_IO8 {
		pinmux = <0x443c01a8 5 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_netc_enetc_eth_rx_ctl_netc_enetc0_eth4_rx_ctl: IOMUXC_ETH4_RX_CTL_NETC_ENETC_ETH_RX_CTL_NETC_ENETC0_ETH4_RX_CTL {
		pinmux = <0x443c01a8 0 0x443c0634 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_xbar_xbar_inout_xbar1_xbar_inout6: IOMUXC_ETH4_RX_CTL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c01a8 7 0x443c0874 1 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_xbar_xbar_in_xbar1_xbar_inout6: IOMUXC_ETH4_RX_CTL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c01a8 7 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_xbar_xbar_out_xbar1_xbar_inout6: IOMUXC_ETH4_RX_CTL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c01a8 7 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_rx_ctl_xspi_a_ss_b_xspi2_a_ss1_b: IOMUXC_ETH4_RX_CTL_XSPI_A_SS_B_XSPI2_A_SS1_B {
		pinmux = <0x443c01a8 2 0x0 0 0x443c04ac>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_ecat_led_run_ecat_led_run: IOMUXC_ETH4_TXD0_ECAT_LED_RUN_ECAT_LED_RUN {
		pinmux = <0x443c0188 3 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_flexio_1_3_mux2_flexio2_flexio_1_3_mux2_flexio2: IOMUXC_ETH4_TXD0_FLEXIO_1_3_MUX2_FLEXIO2_FLEXIO_1_3_MUX2_FLEXIO2 {
		pinmux = <0x443c0188 4 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_flexpwm_pwma_flexpwm4_pwma1: IOMUXC_ETH4_TXD0_FLEXPWM_PWMA_FLEXPWM4_PWMA1 {
		pinmux = <0x443c0188 6 0x443c06d8 1 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_gpio_io_gpio7_io0: IOMUXC_ETH4_TXD0_GPIO_IO_GPIO7_IO0 {
		pinmux = <0x443c0188 5 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_netc_enetc_eth_txd_netc_enetc0_eth4_txd0: IOMUXC_ETH4_TXD0_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD0 {
		pinmux = <0x443c0188 0 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_usdhc_data_usdhc3_data0: IOMUXC_ETH4_TXD0_USDHC_DATA_USDHC3_DATA0 {
		pinmux = <0x443c0188 1 0x443c085c 1 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_xbar_xbar_inout_xbar1_xbar_inout32: IOMUXC_ETH4_TXD0_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0188 7 0x443c08b8 2 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_xbar_xbar_in_xbar1_xbar_inout32: IOMUXC_ETH4_TXD0_XBAR_XBAR_IN_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0188 7 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_xbar_xbar_out_xbar1_xbar_inout32: IOMUXC_ETH4_TXD0_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0188 7 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd0_xspi_a_data_xspi2_a_data0: IOMUXC_ETH4_TXD0_XSPI_A_DATA_XSPI2_A_DATA0 {
		pinmux = <0x443c0188 2 0x0 0 0x443c048c>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_ecat_led_state_run_ecat_led_state_run: IOMUXC_ETH4_TXD1_ECAT_LED_STATE_RUN_ECAT_LED_STATE_RUN {
		pinmux = <0x443c018c 3 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_flexio_1_3_mux2_flexio3_flexio_1_3_mux2_flexio3: IOMUXC_ETH4_TXD1_FLEXIO_1_3_MUX2_FLEXIO3_FLEXIO_1_3_MUX2_FLEXIO3 {
		pinmux = <0x443c018c 4 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_flexpwm_pwmb_flexpwm4_pwmb1: IOMUXC_ETH4_TXD1_FLEXPWM_PWMB_FLEXPWM4_PWMB1 {
		pinmux = <0x443c018c 6 0x443c06e8 1 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_gpio_io_gpio7_io1: IOMUXC_ETH4_TXD1_GPIO_IO_GPIO7_IO1 {
		pinmux = <0x443c018c 5 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_netc_enetc_eth_txd_netc_enetc0_eth4_txd1: IOMUXC_ETH4_TXD1_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD1 {
		pinmux = <0x443c018c 0 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_usdhc_data_usdhc3_data1: IOMUXC_ETH4_TXD1_USDHC_DATA_USDHC3_DATA1 {
		pinmux = <0x443c018c 1 0x443c0860 1 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_xbar_xbar_inout_xbar1_xbar_inout33: IOMUXC_ETH4_TXD1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c018c 7 0x443c08bc 2 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_xbar_xbar_in_xbar1_xbar_inout33: IOMUXC_ETH4_TXD1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c018c 7 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_xbar_xbar_out_xbar1_xbar_inout33: IOMUXC_ETH4_TXD1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c018c 7 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd1_xspi_a_data_xspi2_a_data1: IOMUXC_ETH4_TXD1_XSPI_A_DATA_XSPI2_A_DATA1 {
		pinmux = <0x443c018c 2 0x0 0 0x443c0490>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_ecat_clk_ecat_clk25: IOMUXC_ETH4_TXD2_ECAT_CLK_ECAT_CLK25 {
		pinmux = <0x443c0190 3 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_flexio_1_3_mux2_flexio4_flexio_1_3_mux2_flexio4: IOMUXC_ETH4_TXD2_FLEXIO_1_3_MUX2_FLEXIO4_FLEXIO_1_3_MUX2_FLEXIO4 {
		pinmux = <0x443c0190 4 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_flexpwm_pwma_flexpwm4_pwma2: IOMUXC_ETH4_TXD2_FLEXPWM_PWMA_FLEXPWM4_PWMA2 {
		pinmux = <0x443c0190 6 0x443c06dc 1 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_gpio_io_gpio7_io2: IOMUXC_ETH4_TXD2_GPIO_IO_GPIO7_IO2 {
		pinmux = <0x443c0190 5 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_netc_enetc_eth_rmii_ref_clk_netc_enetc0_eth4_rmii_ref50_clk: IOMUXC_ETH4_TXD2_NETC_ENETC_ETH_RMII_REF_CLK_NETC_ENETC0_ETH4_RMII_REF50_CLK {
		pinmux = <0x443c0190 7 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_netc_enetc_eth_txd_netc_enetc0_eth4_txd2: IOMUXC_ETH4_TXD2_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD2 {
		pinmux = <0x443c0190 0 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_usdhc_data_usdhc3_data2: IOMUXC_ETH4_TXD2_USDHC_DATA_USDHC3_DATA2 {
		pinmux = <0x443c0190 1 0x443c0864 1 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd2_xspi_a_data_xspi2_a_data2: IOMUXC_ETH4_TXD2_XSPI_A_DATA_XSPI2_A_DATA2 {
		pinmux = <0x443c0190 2 0x0 0 0x443c0494>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_flexio_1_3_mux2_flexio5_flexio_1_3_mux2_flexio5: IOMUXC_ETH4_TXD3_FLEXIO_1_3_MUX2_FLEXIO5_FLEXIO_1_3_MUX2_FLEXIO5 {
		pinmux = <0x443c0194 4 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_flexpwm_pwmb_flexpwm4_pwmb2: IOMUXC_ETH4_TXD3_FLEXPWM_PWMB_FLEXPWM4_PWMB2 {
		pinmux = <0x443c0194 6 0x443c06ec 1 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_gpio_io_gpio7_io3: IOMUXC_ETH4_TXD3_GPIO_IO_GPIO7_IO3 {
		pinmux = <0x443c0194 5 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_netc_enetc_eth_txd_netc_enetc0_eth4_txd3: IOMUXC_ETH4_TXD3_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD3 {
		pinmux = <0x443c0194 0 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_usdhc_data_usdhc3_data3: IOMUXC_ETH4_TXD3_USDHC_DATA_USDHC3_DATA3 {
		pinmux = <0x443c0194 1 0x443c0868 1 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_xbar_xbar_inout_xbar1_xbar_inout35: IOMUXC_ETH4_TXD3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0194 7 0x443c08c4 2 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_xbar_xbar_in_xbar1_xbar_inout35: IOMUXC_ETH4_TXD3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0194 7 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_xbar_xbar_out_xbar1_xbar_inout35: IOMUXC_ETH4_TXD3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0194 7 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_txd3_xspi_a_data_xspi2_a_data3: IOMUXC_ETH4_TXD3_XSPI_A_DATA_XSPI2_A_DATA3 {
		pinmux = <0x443c0194 2 0x0 0 0x443c0498>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_ecat_led_err_ecat_led_err: IOMUXC_ETH4_TX_CLK_ECAT_LED_ERR_ECAT_LED_ERR {
		pinmux = <0x443c0180 3 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_flexio_1_3_mux2_flexio0_flexio_1_3_mux2_flexio0: IOMUXC_ETH4_TX_CLK_FLEXIO_1_3_MUX2_FLEXIO0_FLEXIO_1_3_MUX2_FLEXIO0 {
		pinmux = <0x443c0180 4 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_flexpwm_pwma_flexpwm4_pwma0: IOMUXC_ETH4_TX_CLK_FLEXPWM_PWMA_FLEXPWM4_PWMA0 {
		pinmux = <0x443c0180 6 0x443c06d4 1 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_gpio_io_gpio6_io30: IOMUXC_ETH4_TX_CLK_GPIO_IO_GPIO6_IO30 {
		pinmux = <0x443c0180 5 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_netc_enetc_eth_tx_clk_netc_enetc0_eth4_tx_clk: IOMUXC_ETH4_TX_CLK_NETC_ENETC_ETH_TX_CLK_NETC_ENETC0_ETH4_TX_CLK {
		pinmux = <0x443c0180 0 0x443c0648 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_usdhc_clk_usdhc3_clk: IOMUXC_ETH4_TX_CLK_USDHC_CLK_USDHC3_CLK {
		pinmux = <0x443c0180 1 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_xbar_xbar_inout_xbar1_xbar_inout30: IOMUXC_ETH4_TX_CLK_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0180 7 0x443c08b0 2 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_xbar_xbar_in_xbar1_xbar_inout30: IOMUXC_ETH4_TX_CLK_XBAR_XBAR_IN_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0180 7 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_xbar_xbar_out_xbar1_xbar_inout30: IOMUXC_ETH4_TX_CLK_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0180 7 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_clk_xspi_a_sclk_xspi2_a_sclk: IOMUXC_ETH4_TX_CLK_XSPI_A_SCLK_XSPI2_A_SCLK {
		pinmux = <0x443c0180 2 0x0 0 0x443c0484>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_ecat_reset_out_ecat_reset_out: IOMUXC_ETH4_TX_CTL_ECAT_RESET_OUT_ECAT_RESET_OUT {
		pinmux = <0x443c0184 3 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_flexio_1_3_mux2_flexio1_flexio_1_3_mux2_flexio1: IOMUXC_ETH4_TX_CTL_FLEXIO_1_3_MUX2_FLEXIO1_FLEXIO_1_3_MUX2_FLEXIO1 {
		pinmux = <0x443c0184 4 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_flexpwm_pwmb_flexpwm4_pwmb0: IOMUXC_ETH4_TX_CTL_FLEXPWM_PWMB_FLEXPWM4_PWMB0 {
		pinmux = <0x443c0184 6 0x443c06e4 1 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_gpio_io_gpio6_io31: IOMUXC_ETH4_TX_CTL_GPIO_IO_GPIO6_IO31 {
		pinmux = <0x443c0184 5 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_netc_enetc_eth_tx_ctl_netc_enetc0_eth4_tx_ctl: IOMUXC_ETH4_TX_CTL_NETC_ENETC_ETH_TX_CTL_NETC_ENETC0_ETH4_TX_CTL {
		pinmux = <0x443c0184 0 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_usdhc_cmd_usdhc3_cmd: IOMUXC_ETH4_TX_CTL_USDHC_CMD_USDHC3_CMD {
		pinmux = <0x443c0184 1 0x443c0858 1 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_xbar_xbar_inout_xbar1_xbar_inout31: IOMUXC_ETH4_TX_CTL_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0184 7 0x443c08b4 2 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_xbar_xbar_in_xbar1_xbar_inout31: IOMUXC_ETH4_TX_CTL_XBAR_XBAR_IN_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0184 7 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_xbar_xbar_out_xbar1_xbar_inout31: IOMUXC_ETH4_TX_CTL_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0184 7 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_eth4_tx_ctl_xspi_a_ss_b_xspi2_a_ss0_b: IOMUXC_ETH4_TX_CTL_XSPI_A_SS_B_XSPI2_A_SS0_B {
		pinmux = <0x443c0184 2 0x0 0 0x443c0488>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_flexio1_flexio0_flexio1_flexio0: IOMUXC_GPIO_IO00_FLEXIO1_FLEXIO0_FLEXIO1_FLEXIO0 {
		pinmux = <0x443c0010 7 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_gpio_io_gpio2_io0: IOMUXC_GPIO_IO00_GPIO_IO_GPIO2_IO0 {
		pinmux = <0x443c0010 0 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_i3c_pur_b_i3c2_pur_b: IOMUXC_GPIO_IO00_I3C_PUR_B_I3C2_PUR_B {
		pinmux = <0x443c0010 3 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_i3c_pur_i3c2_pur: IOMUXC_GPIO_IO00_I3C_PUR_I3C2_PUR {
		pinmux = <0x443c0010 1 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_lpi2c_sda_lpi2c5_sda: IOMUXC_GPIO_IO00_LPI2C_SDA_LPI2C5_SDA {
		pinmux = <0x443c0010 6 0x443c0740 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_lpspi_pcs_lpspi6_pcs0: IOMUXC_GPIO_IO00_LPSPI_PCS_LPSPI6_PCS0 {
		pinmux = <0x443c0010 4 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_lpuart_tx_lpuart5_tx: IOMUXC_GPIO_IO00_LPUART_TX_LPUART5_TX {
		pinmux = <0x443c0010 5 0x443c07c0 1 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_xbar_xbar_inout_xbar1_xbar_inout39: IOMUXC_GPIO_IO00_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0010 2 0x443c08d4 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_xbar_xbar_in_xbar1_xbar_inout39: IOMUXC_GPIO_IO00_XBAR_XBAR_IN_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0010 2 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io00_xbar_xbar_out_xbar1_xbar_inout39: IOMUXC_GPIO_IO00_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT39 {
		pinmux = <0x443c0010 2 0x0 0 0x443c0314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_ewm_out_b_ewm_out_b: IOMUXC_GPIO_IO01_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c0014 3 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_flexio1_flexio1_flexio1_flexio1: IOMUXC_GPIO_IO01_FLEXIO1_FLEXIO1_FLEXIO1_FLEXIO1 {
		pinmux = <0x443c0014 7 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_gpio_io_gpio2_io1: IOMUXC_GPIO_IO01_GPIO_IO_GPIO2_IO1 {
		pinmux = <0x443c0014 0 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_i3c_scl_i3c2_scl: IOMUXC_GPIO_IO01_I3C_SCL_I3C2_SCL {
		pinmux = <0x443c0014 1 0x443c0720 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_lpi2c_scl_lpi2c5_scl: IOMUXC_GPIO_IO01_LPI2C_SCL_LPI2C5_SCL {
		pinmux = <0x443c0014 6 0x443c073c 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_lpspi_sin_lpspi6_sin: IOMUXC_GPIO_IO01_LPSPI_SIN_LPSPI6_SIN {
		pinmux = <0x443c0014 4 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_lpuart_rx_lpuart5_rx: IOMUXC_GPIO_IO01_LPUART_RX_LPUART5_RX {
		pinmux = <0x443c0014 5 0x443c07bc 1 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_xbar_xbar_inout_xbar1_xbar_inout40: IOMUXC_GPIO_IO01_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0014 2 0x443c08d8 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_xbar_xbar_in_xbar1_xbar_inout40: IOMUXC_GPIO_IO01_XBAR_XBAR_IN_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0014 2 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io01_xbar_xbar_out_xbar1_xbar_inout40: IOMUXC_GPIO_IO01_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT40 {
		pinmux = <0x443c0014 2 0x0 0 0x443c0318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_flexio1_flexio2_flexio1_flexio2: IOMUXC_GPIO_IO02_FLEXIO1_FLEXIO2_FLEXIO1_FLEXIO2 {
		pinmux = <0x443c0018 7 0x0 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_gpio_io_gpio2_io2: IOMUXC_GPIO_IO02_GPIO_IO_GPIO2_IO2 {
		pinmux = <0x443c0018 0 0x0 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_gpt_mux_inout_gpt_mux_inout1: IOMUXC_GPIO_IO02_GPT_MUX_INOUT_GPT_MUX_INOUT1 {
		pinmux = <0x443c0018 3 0x443c0700 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_i3c_sda_i3c2_sda: IOMUXC_GPIO_IO02_I3C_SDA_I3C2_SDA {
		pinmux = <0x443c0018 1 0x443c0724 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_lpi2c_sda_lpi2c6_sda: IOMUXC_GPIO_IO02_LPI2C_SDA_LPI2C6_SDA {
		pinmux = <0x443c0018 6 0x443c074c 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_lpspi_sout_lpspi6_sout: IOMUXC_GPIO_IO02_LPSPI_SOUT_LPSPI6_SOUT {
		pinmux = <0x443c0018 4 0x0 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_lpuart_cts_b_lpuart5_cts_b: IOMUXC_GPIO_IO02_LPUART_CTS_B_LPUART5_CTS_B {
		pinmux = <0x443c0018 5 0x443c07b8 1 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_xbar_xbar_inout_xbar1_xbar_inout41: IOMUXC_GPIO_IO02_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0018 2 0x443c08dc 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_xbar_xbar_in_xbar1_xbar_inout41: IOMUXC_GPIO_IO02_XBAR_XBAR_IN_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0018 2 0x0 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io02_xbar_xbar_out_xbar1_xbar_inout41: IOMUXC_GPIO_IO02_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT41 {
		pinmux = <0x443c0018 2 0x0 0 0x443c031c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_ewm_out_b_ewm_out_b: IOMUXC_GPIO_IO03_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c001c 1 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_flexio1_flexio3_flexio1_flexio3: IOMUXC_GPIO_IO03_FLEXIO1_FLEXIO3_FLEXIO1_FLEXIO3 {
		pinmux = <0x443c001c 7 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_gpio_io_gpio2_io3: IOMUXC_GPIO_IO03_GPIO_IO_GPIO2_IO3 {
		pinmux = <0x443c001c 0 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_gpt_mux_inout_gpt_mux_inout4: IOMUXC_GPIO_IO03_GPT_MUX_INOUT_GPT_MUX_INOUT4 {
		pinmux = <0x443c001c 3 0x443c0708 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_lpi2c_scl_lpi2c6_scl: IOMUXC_GPIO_IO03_LPI2C_SCL_LPI2C6_SCL {
		pinmux = <0x443c001c 6 0x443c0748 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_lpspi_sck_lpspi6_sck: IOMUXC_GPIO_IO03_LPSPI_SCK_LPSPI6_SCK {
		pinmux = <0x443c001c 4 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_lpuart_rts_b_lpuart5_rts_b: IOMUXC_GPIO_IO03_LPUART_RTS_B_LPUART5_RTS_B {
		pinmux = <0x443c001c 5 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_xbar_xbar_inout_xbar1_xbar_inout42: IOMUXC_GPIO_IO03_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c001c 2 0x443c08e0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_xbar_xbar_in_xbar1_xbar_inout42: IOMUXC_GPIO_IO03_XBAR_XBAR_IN_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c001c 2 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io03_xbar_xbar_out_xbar1_xbar_inout42: IOMUXC_GPIO_IO03_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT42 {
		pinmux = <0x443c001c 2 0x0 0 0x443c0320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_flexio1_flexio4_flexio1_flexio4: IOMUXC_GPIO_IO04_FLEXIO1_FLEXIO4_FLEXIO1_FLEXIO4 {
		pinmux = <0x443c0020 7 0x0 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_gpio_io_gpio2_io4: IOMUXC_GPIO_IO04_GPIO_IO_GPIO2_IO4 {
		pinmux = <0x443c0020 0 0x0 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_gpt_mux_inout_gpt_mux_inout5: IOMUXC_GPIO_IO04_GPT_MUX_INOUT_GPT_MUX_INOUT5 {
		pinmux = <0x443c0020 3 0x443c070c 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_lpi2c_sda_lpi2c6_sda: IOMUXC_GPIO_IO04_LPI2C_SDA_LPI2C6_SDA {
		pinmux = <0x443c0020 6 0x443c074c 1 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_lpspi_pcs_lpspi7_pcs0: IOMUXC_GPIO_IO04_LPSPI_PCS_LPSPI7_PCS0 {
		pinmux = <0x443c0020 4 0x0 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_lpuart_tx_lpuart6_tx: IOMUXC_GPIO_IO04_LPUART_TX_LPUART6_TX {
		pinmux = <0x443c0020 5 0x443c07cc 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_pdm_clk_pdm_clk: IOMUXC_GPIO_IO04_PDM_CLK_PDM_CLK {
		pinmux = <0x443c0020 2 0x0 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io04_tpm_ch_tpm3_ch0: IOMUXC_GPIO_IO04_TPM_CH_TPM3_CH0 {
		pinmux = <0x443c0020 1 0x0 0 0x443c0324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_flexio1_flexio5_flexio1_flexio5: IOMUXC_GPIO_IO05_FLEXIO1_FLEXIO5_FLEXIO1_FLEXIO5 {
		pinmux = <0x443c0024 7 0x0 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_gpio_io_gpio2_io5: IOMUXC_GPIO_IO05_GPIO_IO_GPIO2_IO5 {
		pinmux = <0x443c0024 0 0x0 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_gpt_mux_inout_gpt_mux_inout7: IOMUXC_GPIO_IO05_GPT_MUX_INOUT_GPT_MUX_INOUT7 {
		pinmux = <0x443c0024 3 0x443c0714 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_lpi2c_scl_lpi2c6_scl: IOMUXC_GPIO_IO05_LPI2C_SCL_LPI2C6_SCL {
		pinmux = <0x443c0024 6 0x443c0748 1 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_lpspi_sin_lpspi7_sin: IOMUXC_GPIO_IO05_LPSPI_SIN_LPSPI7_SIN {
		pinmux = <0x443c0024 4 0x0 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_lpuart_rx_lpuart6_rx: IOMUXC_GPIO_IO05_LPUART_RX_LPUART6_RX {
		pinmux = <0x443c0024 5 0x443c07c8 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_pdm_bit_stream_pdm_bit_stream0: IOMUXC_GPIO_IO05_PDM_BIT_STREAM_PDM_BIT_STREAM0 {
		pinmux = <0x443c0024 2 0x443c0610 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io05_tpm_ch_tpm4_ch0: IOMUXC_GPIO_IO05_TPM_CH_TPM4_CH0 {
		pinmux = <0x443c0024 1 0x0 0 0x443c0328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_flexio1_flexio6_flexio1_flexio6: IOMUXC_GPIO_IO06_FLEXIO1_FLEXIO6_FLEXIO1_FLEXIO6 {
		pinmux = <0x443c0028 7 0x0 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_gpio_io_gpio2_io6: IOMUXC_GPIO_IO06_GPIO_IO_GPIO2_IO6 {
		pinmux = <0x443c0028 0 0x0 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_gpt_mux_inout_gpt_mux_inout8: IOMUXC_GPIO_IO06_GPT_MUX_INOUT_GPT_MUX_INOUT8 {
		pinmux = <0x443c0028 3 0x443c0718 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO06_LPI2C_SDA_LPI2C7_SDA {
		pinmux = <0x443c0028 6 0x443c0754 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_lpspi_sout_lpspi7_sout: IOMUXC_GPIO_IO06_LPSPI_SOUT_LPSPI7_SOUT {
		pinmux = <0x443c0028 4 0x0 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_lpuart_cts_b_lpuart6_cts_b: IOMUXC_GPIO_IO06_LPUART_CTS_B_LPUART6_CTS_B {
		pinmux = <0x443c0028 5 0x443c07c4 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_pdm_bit_stream_pdm_bit_stream1: IOMUXC_GPIO_IO06_PDM_BIT_STREAM_PDM_BIT_STREAM1 {
		pinmux = <0x443c0028 2 0x443c0614 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io06_tpm_ch_tpm5_ch0: IOMUXC_GPIO_IO06_TPM_CH_TPM5_CH0 {
		pinmux = <0x443c0028 1 0x0 0 0x443c032c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_flexio1_flexio7_flexio1_flexio7: IOMUXC_GPIO_IO07_FLEXIO1_FLEXIO7_FLEXIO1_FLEXIO7 {
		pinmux = <0x443c002c 7 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_gpio_io_gpio2_io7: IOMUXC_GPIO_IO07_GPIO_IO_GPIO2_IO7 {
		pinmux = <0x443c002c 0 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_gpt_mux_inout_gpt_mux_inout3: IOMUXC_GPIO_IO07_GPT_MUX_INOUT_GPT_MUX_INOUT3 {
		pinmux = <0x443c002c 3 0x443c0704 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO07_LPI2C_SCL_LPI2C7_SCL {
		pinmux = <0x443c002c 6 0x443c0750 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_lpspi_pcs_lpspi3_pcs1: IOMUXC_GPIO_IO07_LPSPI_PCS_LPSPI3_PCS1 {
		pinmux = <0x443c002c 1 0x443c0768 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_lpspi_sck_lpspi7_sck: IOMUXC_GPIO_IO07_LPSPI_SCK_LPSPI7_SCK {
		pinmux = <0x443c002c 4 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_lpuart_rts_b_lpuart6_rts_b: IOMUXC_GPIO_IO07_LPUART_RTS_B_LPUART6_RTS_B {
		pinmux = <0x443c002c 5 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_xbar_xbar_inout_xbar1_xbar_inout43: IOMUXC_GPIO_IO07_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c002c 2 0x443c08e4 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_xbar_xbar_in_xbar1_xbar_inout43: IOMUXC_GPIO_IO07_XBAR_XBAR_IN_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c002c 2 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io07_xbar_xbar_out_xbar1_xbar_inout43: IOMUXC_GPIO_IO07_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT43 {
		pinmux = <0x443c002c 2 0x0 0 0x443c0330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_flexio1_flexio8_flexio1_flexio8: IOMUXC_GPIO_IO08_FLEXIO1_FLEXIO8_FLEXIO1_FLEXIO8 {
		pinmux = <0x443c0030 7 0x0 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_gpio_io_gpio2_io8: IOMUXC_GPIO_IO08_GPIO_IO_GPIO2_IO8 {
		pinmux = <0x443c0030 0 0x0 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_gpt_mux_inout_gpt_mux_inout2: IOMUXC_GPIO_IO08_GPT_MUX_INOUT_GPT_MUX_INOUT2 {
		pinmux = <0x443c0030 3 0x0 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO08_LPI2C_SDA_LPI2C7_SDA {
		pinmux = <0x443c0030 6 0x443c0754 1 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_lpspi_pcs_lpspi3_pcs0: IOMUXC_GPIO_IO08_LPSPI_PCS_LPSPI3_PCS0 {
		pinmux = <0x443c0030 1 0x0 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_lpuart_tx_lpuart7_tx: IOMUXC_GPIO_IO08_LPUART_TX_LPUART7_TX {
		pinmux = <0x443c0030 5 0x443c07d4 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_tpm_ch_tpm6_ch0: IOMUXC_GPIO_IO08_TPM_CH_TPM6_CH0 {
		pinmux = <0x443c0030 4 0x0 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io08_usdhc_wp_usdhc2_wp: IOMUXC_GPIO_IO08_USDHC_WP_USDHC2_WP {
		pinmux = <0x443c0030 2 0x443c0854 0 0x443c0334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_flexio1_flexio9_flexio1_flexio9: IOMUXC_GPIO_IO09_FLEXIO1_FLEXIO9_FLEXIO1_FLEXIO9 {
		pinmux = <0x443c0034 7 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_gpio_io_gpio2_io9: IOMUXC_GPIO_IO09_GPIO_IO_GPIO2_IO9 {
		pinmux = <0x443c0034 0 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_gpt_mux_inout_gpt_mux_inout0: IOMUXC_GPIO_IO09_GPT_MUX_INOUT_GPT_MUX_INOUT0 {
		pinmux = <0x443c0034 3 0x443c06fc 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO09_LPI2C_SCL_LPI2C7_SCL {
		pinmux = <0x443c0034 6 0x443c0750 1 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_lpspi_sin_lpspi3_sin: IOMUXC_GPIO_IO09_LPSPI_SIN_LPSPI3_SIN {
		pinmux = <0x443c0034 1 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_lpuart_rx_lpuart7_rx: IOMUXC_GPIO_IO09_LPUART_RX_LPUART7_RX {
		pinmux = <0x443c0034 5 0x443c07d0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_tpm_extclk_tpm3_extclk: IOMUXC_GPIO_IO09_TPM_EXTCLK_TPM3_EXTCLK {
		pinmux = <0x443c0034 4 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_xbar_xbar_inout_xbar1_xbar_inout44: IOMUXC_GPIO_IO09_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0034 2 0x443c08e8 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_xbar_xbar_in_xbar1_xbar_inout44: IOMUXC_GPIO_IO09_XBAR_XBAR_IN_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0034 2 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io09_xbar_xbar_out_xbar1_xbar_inout44: IOMUXC_GPIO_IO09_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT44 {
		pinmux = <0x443c0034 2 0x0 0 0x443c0338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_flexio1_flexio10_flexio1_flexio10: IOMUXC_GPIO_IO10_FLEXIO1_FLEXIO10_FLEXIO1_FLEXIO10 {
		pinmux = <0x443c0038 7 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_gpio_io_gpio2_io10: IOMUXC_GPIO_IO10_GPIO_IO_GPIO2_IO10 {
		pinmux = <0x443c0038 0 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_gpt_mux_inout_gpt_mux_inout6: IOMUXC_GPIO_IO10_GPT_MUX_INOUT_GPT_MUX_INOUT6 {
		pinmux = <0x443c0038 3 0x443c0710 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO10_LPI2C_SDA_LPI2C8_SDA {
		pinmux = <0x443c0038 6 0x443c075c 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_lpspi_sout_lpspi3_sout: IOMUXC_GPIO_IO10_LPSPI_SOUT_LPSPI3_SOUT {
		pinmux = <0x443c0038 1 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_lpuart_cts_b_lpuart7_cts_b: IOMUXC_GPIO_IO10_LPUART_CTS_B_LPUART7_CTS_B {
		pinmux = <0x443c0038 5 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_tpm_extclk_tpm4_extclk: IOMUXC_GPIO_IO10_TPM_EXTCLK_TPM4_EXTCLK {
		pinmux = <0x443c0038 4 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_xbar_xbar_inout_xbar1_xbar_inout45: IOMUXC_GPIO_IO10_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0038 2 0x443c08ec 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_xbar_xbar_in_xbar1_xbar_inout45: IOMUXC_GPIO_IO10_XBAR_XBAR_IN_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0038 2 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io10_xbar_xbar_out_xbar1_xbar_inout45: IOMUXC_GPIO_IO10_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT45 {
		pinmux = <0x443c0038 2 0x0 0 0x443c033c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_flexio1_flexio11_flexio1_flexio11: IOMUXC_GPIO_IO11_FLEXIO1_FLEXIO11_FLEXIO1_FLEXIO11 {
		pinmux = <0x443c003c 7 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_gpio_io_gpio2_io11: IOMUXC_GPIO_IO11_GPIO_IO_GPIO2_IO11 {
		pinmux = <0x443c003c 0 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_gpt_mux_inout_gpt_mux_inout9: IOMUXC_GPIO_IO11_GPT_MUX_INOUT_GPT_MUX_INOUT9 {
		pinmux = <0x443c003c 3 0x443c071c 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO11_LPI2C_SCL_LPI2C8_SCL {
		pinmux = <0x443c003c 6 0x443c0758 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_lpspi_sck_lpspi3_sck: IOMUXC_GPIO_IO11_LPSPI_SCK_LPSPI3_SCK {
		pinmux = <0x443c003c 1 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_lpuart_rts_b_lpuart7_rts_b: IOMUXC_GPIO_IO11_LPUART_RTS_B_LPUART7_RTS_B {
		pinmux = <0x443c003c 5 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_tpm_extclk_tpm5_extclk: IOMUXC_GPIO_IO11_TPM_EXTCLK_TPM5_EXTCLK {
		pinmux = <0x443c003c 4 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_xbar_xbar_inout_xbar1_xbar_inout46: IOMUXC_GPIO_IO11_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c003c 2 0x443c08f0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_xbar_xbar_in_xbar1_xbar_inout46: IOMUXC_GPIO_IO11_XBAR_XBAR_IN_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c003c 2 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io11_xbar_xbar_out_xbar1_xbar_inout46: IOMUXC_GPIO_IO11_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT46 {
		pinmux = <0x443c003c 2 0x0 0 0x443c0340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_flexio1_flexio12_flexio1_flexio12: IOMUXC_GPIO_IO12_FLEXIO1_FLEXIO12_FLEXIO1_FLEXIO12 {
		pinmux = <0x443c0040 3 0x0 0 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_gpio_io_gpio2_io12: IOMUXC_GPIO_IO12_GPIO_IO_GPIO2_IO12 {
		pinmux = <0x443c0040 0 0x0 0 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO12_LPI2C_SDA_LPI2C8_SDA {
		pinmux = <0x443c0040 6 0x443c075c 1 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_lpspi_pcs_lpspi8_pcs0: IOMUXC_GPIO_IO12_LPSPI_PCS_LPSPI8_PCS0 {
		pinmux = <0x443c0040 4 0x0 0 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_lpuart_tx_lpuart8_tx: IOMUXC_GPIO_IO12_LPUART_TX_LPUART8_TX {
		pinmux = <0x443c0040 5 0x443c07dc 1 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_pdm_bit_stream_pdm_bit_stream2: IOMUXC_GPIO_IO12_PDM_BIT_STREAM_PDM_BIT_STREAM2 {
		pinmux = <0x443c0040 2 0x443c0618 0 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io12_tpm_ch_tpm3_ch2: IOMUXC_GPIO_IO12_TPM_CH_TPM3_CH2 {
		pinmux = <0x443c0040 1 0x0 0 0x443c0344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_flexio1_flexio13_flexio1_flexio13: IOMUXC_GPIO_IO13_FLEXIO1_FLEXIO13_FLEXIO1_FLEXIO13 {
		pinmux = <0x443c0044 7 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_gpio_io_gpio2_io13: IOMUXC_GPIO_IO13_GPIO_IO_GPIO2_IO13 {
		pinmux = <0x443c0044 0 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO13_LPI2C_SCL_LPI2C8_SCL {
		pinmux = <0x443c0044 6 0x443c0758 1 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_lpspi_sin_lpspi8_sin: IOMUXC_GPIO_IO13_LPSPI_SIN_LPSPI8_SIN {
		pinmux = <0x443c0044 4 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_lpuart_rx_lpuart8_rx: IOMUXC_GPIO_IO13_LPUART_RX_LPUART8_RX {
		pinmux = <0x443c0044 5 0x443c07d8 1 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_pdm_bit_stream_pdm_bit_stream3: IOMUXC_GPIO_IO13_PDM_BIT_STREAM_PDM_BIT_STREAM3 {
		pinmux = <0x443c0044 2 0x443c061c 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_tpm_ch_tpm4_ch2: IOMUXC_GPIO_IO13_TPM_CH_TPM4_CH2 {
		pinmux = <0x443c0044 1 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_xbar_xbar_inout_xbar1_xbar_inout47: IOMUXC_GPIO_IO13_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0044 3 0x443c08f4 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_xbar_xbar_in_xbar1_xbar_inout47: IOMUXC_GPIO_IO13_XBAR_XBAR_IN_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0044 3 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io13_xbar_xbar_out_xbar1_xbar_inout47: IOMUXC_GPIO_IO13_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT47 {
		pinmux = <0x443c0044 3 0x0 0 0x443c0348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_ecat_sda_ecat_sda: IOMUXC_GPIO_IO14_ECAT_SDA_ECAT_SDA {
		pinmux = <0x443c0048 2 0x443c062c 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_flexio1_flexio14_flexio1_flexio14: IOMUXC_GPIO_IO14_FLEXIO1_FLEXIO14_FLEXIO1_FLEXIO14 {
		pinmux = <0x443c0048 7 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_gpio_io_gpio2_io14: IOMUXC_GPIO_IO14_GPIO_IO_GPIO2_IO14 {
		pinmux = <0x443c0048 0 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_lpspi_sout_lpspi8_sout: IOMUXC_GPIO_IO14_LPSPI_SOUT_LPSPI8_SOUT {
		pinmux = <0x443c0048 4 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_lpuart_cts_b_lpuart10_cts_b: IOMUXC_GPIO_IO14_LPUART_CTS_B_LPUART10_CTS_B {
		pinmux = <0x443c0048 1 0x443c078c 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_lpuart_cts_b_lpuart8_cts_b: IOMUXC_GPIO_IO14_LPUART_CTS_B_LPUART8_CTS_B {
		pinmux = <0x443c0048 5 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_lpuart_tx_lpuart4_tx: IOMUXC_GPIO_IO14_LPUART_TX_LPUART4_TX {
		pinmux = <0x443c0048 6 0x443c07b4 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_xbar_xbar_inout_xbar1_xbar_inout48: IOMUXC_GPIO_IO14_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0048 3 0x443c08f8 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_xbar_xbar_in_xbar1_xbar_inout48: IOMUXC_GPIO_IO14_XBAR_XBAR_IN_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0048 3 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io14_xbar_xbar_out_xbar1_xbar_inout48: IOMUXC_GPIO_IO14_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT48 {
		pinmux = <0x443c0048 3 0x0 0 0x443c034c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_ecat_scl_ecat_scl: IOMUXC_GPIO_IO15_ECAT_SCL_ECAT_SCL {
		pinmux = <0x443c004c 2 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_flexio1_flexio15_flexio1_flexio15: IOMUXC_GPIO_IO15_FLEXIO1_FLEXIO15_FLEXIO1_FLEXIO15 {
		pinmux = <0x443c004c 7 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_gpio_io_gpio2_io15: IOMUXC_GPIO_IO15_GPIO_IO_GPIO2_IO15 {
		pinmux = <0x443c004c 0 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_lpspi_sck_lpspi8_sck: IOMUXC_GPIO_IO15_LPSPI_SCK_LPSPI8_SCK {
		pinmux = <0x443c004c 4 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rts_b_lpuart10_rts_b: IOMUXC_GPIO_IO15_LPUART_RTS_B_LPUART10_RTS_B {
		pinmux = <0x443c004c 1 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rts_b_lpuart8_rts_b: IOMUXC_GPIO_IO15_LPUART_RTS_B_LPUART8_RTS_B {
		pinmux = <0x443c004c 5 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rx_lpuart4_rx: IOMUXC_GPIO_IO15_LPUART_RX_LPUART4_RX {
		pinmux = <0x443c004c 6 0x443c07b0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_xbar_xbar_inout_xbar1_xbar_inout8: IOMUXC_GPIO_IO15_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c004c 3 0x443c087c 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_xbar_xbar_in_xbar1_xbar_inout8: IOMUXC_GPIO_IO15_XBAR_XBAR_IN_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c004c 3 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io15_xbar_xbar_out_xbar1_xbar_inout8: IOMUXC_GPIO_IO15_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c004c 3 0x0 0 0x443c0350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_can_tx_can3_tx: IOMUXC_GPIO_IO16_CAN_TX_CAN3_TX {
		pinmux = <0x443c0050 2 0x0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_ewm_out_b_ewm_out_b: IOMUXC_GPIO_IO16_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c0050 3 0x0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_flexpwm_pwma_flexpwm4_pwma0: IOMUXC_GPIO_IO16_FLEXPWM_PWMA_FLEXPWM4_PWMA0 {
		pinmux = <0x443c0050 6 0x443c06d4 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_gpio_io_gpio2_io16: IOMUXC_GPIO_IO16_GPIO_IO_GPIO2_IO16 {
		pinmux = <0x443c0050 0 0x0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_gpt_mux_inout_gpt_mux_inout0: IOMUXC_GPIO_IO16_GPT_MUX_INOUT_GPT_MUX_INOUT0 {
		pinmux = <0x443c0050 5 0x443c06fc 1 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_lpi2c_sda_lpi2c3_sda: IOMUXC_GPIO_IO16_LPI2C_SDA_LPI2C3_SDA {
		pinmux = <0x443c0050 1 0x443c0730 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_lpuart_tx_lpuart11_tx: IOMUXC_GPIO_IO16_LPUART_TX_LPUART11_TX {
		pinmux = <0x443c0050 4 0x443c079c 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_xbar_xbar_inout_xbar1_xbar_inout30: IOMUXC_GPIO_IO16_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0050 7 0x443c08b0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_xbar_xbar_in_xbar1_xbar_inout30: IOMUXC_GPIO_IO16_XBAR_XBAR_IN_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0050 7 0x0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io16_xbar_xbar_out_xbar1_xbar_inout30: IOMUXC_GPIO_IO16_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT30 {
		pinmux = <0x443c0050 7 0x0 0 0x443c0354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_can_rx_can3_rx: IOMUXC_GPIO_IO17_CAN_RX_CAN3_RX {
		pinmux = <0x443c0054 2 0x443c0680 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_flexpwm_pwmb_flexpwm4_pwmb0: IOMUXC_GPIO_IO17_FLEXPWM_PWMB_FLEXPWM4_PWMB0 {
		pinmux = <0x443c0054 6 0x443c06e4 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_gpio_io_gpio2_io17: IOMUXC_GPIO_IO17_GPIO_IO_GPIO2_IO17 {
		pinmux = <0x443c0054 0 0x0 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_gpt_mux_inout_gpt_mux_inout3: IOMUXC_GPIO_IO17_GPT_MUX_INOUT_GPT_MUX_INOUT3 {
		pinmux = <0x443c0054 5 0x443c0704 1 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_lpi2c_hreq_lpi2c6_hreq: IOMUXC_GPIO_IO17_LPI2C_HREQ_LPI2C6_HREQ {
		pinmux = <0x443c0054 3 0x443c0744 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_lpi2c_scl_lpi2c3_scl: IOMUXC_GPIO_IO17_LPI2C_SCL_LPI2C3_SCL {
		pinmux = <0x443c0054 1 0x443c072c 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_lpuart_rx_lpuart11_rx: IOMUXC_GPIO_IO17_LPUART_RX_LPUART11_RX {
		pinmux = <0x443c0054 4 0x443c0798 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_xbar_xbar_inout_xbar1_xbar_inout31: IOMUXC_GPIO_IO17_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0054 7 0x443c08b4 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_xbar_xbar_in_xbar1_xbar_inout31: IOMUXC_GPIO_IO17_XBAR_XBAR_IN_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0054 7 0x0 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io17_xbar_xbar_out_xbar1_xbar_inout31: IOMUXC_GPIO_IO17_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT31 {
		pinmux = <0x443c0054 7 0x0 0 0x443c0358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_flexpwm_pwma_flexpwm4_pwma1: IOMUXC_GPIO_IO18_FLEXPWM_PWMA_FLEXPWM4_PWMA1 {
		pinmux = <0x443c0058 6 0x443c06d8 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_gpio_io_gpio2_io18: IOMUXC_GPIO_IO18_GPIO_IO_GPIO2_IO18 {
		pinmux = <0x443c0058 0 0x0 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_gpt_mux_inout_gpt_mux_inout6: IOMUXC_GPIO_IO18_GPT_MUX_INOUT_GPT_MUX_INOUT6 {
		pinmux = <0x443c0058 5 0x443c0710 1 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_lpi2c_hreq_lpi2c7_hreq: IOMUXC_GPIO_IO18_LPI2C_HREQ_LPI2C7_HREQ {
		pinmux = <0x443c0058 3 0x0 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_lpi2c_sda_lpi2c4_sda: IOMUXC_GPIO_IO18_LPI2C_SDA_LPI2C4_SDA {
		pinmux = <0x443c0058 1 0x443c0738 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_lpuart_cts_b_lpuart11_cts_b: IOMUXC_GPIO_IO18_LPUART_CTS_B_LPUART11_CTS_B {
		pinmux = <0x443c0058 4 0x0 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_lpuart_tx_lpuart10_tx: IOMUXC_GPIO_IO18_LPUART_TX_LPUART10_TX {
		pinmux = <0x443c0058 2 0x443c0794 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_xbar_xbar_inout_xbar1_xbar_inout32: IOMUXC_GPIO_IO18_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0058 7 0x443c08b8 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_xbar_xbar_in_xbar1_xbar_inout32: IOMUXC_GPIO_IO18_XBAR_XBAR_IN_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0058 7 0x0 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io18_xbar_xbar_out_xbar1_xbar_inout32: IOMUXC_GPIO_IO18_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT32 {
		pinmux = <0x443c0058 7 0x0 0 0x443c035c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_flexpwm_pwmb_flexpwm4_pwmb1: IOMUXC_GPIO_IO19_FLEXPWM_PWMB_FLEXPWM4_PWMB1 {
		pinmux = <0x443c005c 6 0x443c06e8 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_gpio_io_gpio2_io19: IOMUXC_GPIO_IO19_GPIO_IO_GPIO2_IO19 {
		pinmux = <0x443c005c 0 0x0 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_gpt_mux_inout_gpt_mux_inout9: IOMUXC_GPIO_IO19_GPT_MUX_INOUT_GPT_MUX_INOUT9 {
		pinmux = <0x443c005c 5 0x443c071c 1 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_lpi2c_hreq_lpi2c8_hreq: IOMUXC_GPIO_IO19_LPI2C_HREQ_LPI2C8_HREQ {
		pinmux = <0x443c005c 3 0x0 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_lpi2c_scl_lpi2c4_scl: IOMUXC_GPIO_IO19_LPI2C_SCL_LPI2C4_SCL {
		pinmux = <0x443c005c 1 0x443c0734 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_lpuart_rts_b_lpuart11_rts_b: IOMUXC_GPIO_IO19_LPUART_RTS_B_LPUART11_RTS_B {
		pinmux = <0x443c005c 4 0x0 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_lpuart_rx_lpuart10_rx: IOMUXC_GPIO_IO19_LPUART_RX_LPUART10_RX {
		pinmux = <0x443c005c 2 0x443c0790 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_xbar_xbar_inout_xbar1_xbar_inout33: IOMUXC_GPIO_IO19_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c005c 7 0x443c08bc 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_xbar_xbar_in_xbar1_xbar_inout33: IOMUXC_GPIO_IO19_XBAR_XBAR_IN_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c005c 7 0x0 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io19_xbar_xbar_out_xbar1_xbar_inout33: IOMUXC_GPIO_IO19_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT33 {
		pinmux = <0x443c005c 7 0x0 0 0x443c0360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_flexpwm_pwma_flexpwm4_pwma2: IOMUXC_GPIO_IO20_FLEXPWM_PWMA_FLEXPWM4_PWMA2 {
		pinmux = <0x443c0060 6 0x443c06dc 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_gpio_io_gpio2_io20: IOMUXC_GPIO_IO20_GPIO_IO_GPIO2_IO20 {
		pinmux = <0x443c0060 0 0x0 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO20_LPI2C_SDA_LPI2C8_SDA {
		pinmux = <0x443c0060 3 0x443c075c 2 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_lpspi_pcs_lpspi3_pcs1: IOMUXC_GPIO_IO20_LPSPI_PCS_LPSPI3_PCS1 {
		pinmux = <0x443c0060 5 0x443c0768 1 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_lpspi_pcs_lpspi4_pcs2: IOMUXC_GPIO_IO20_LPSPI_PCS_LPSPI4_PCS2 {
		pinmux = <0x443c0060 4 0x443c076c 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_lpuart_tx_lpuart6_tx: IOMUXC_GPIO_IO20_LPUART_TX_LPUART6_TX {
		pinmux = <0x443c0060 2 0x443c07cc 1 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_pcie_clkreq_b_pcie1_clkreq_b: IOMUXC_GPIO_IO20_PCIE_CLKREQ_B_PCIE1_CLKREQ_B {
		pinmux = <0x443c0060 1 0x0 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_xbar_xbar_inout_xbar1_xbar_inout34: IOMUXC_GPIO_IO20_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0060 7 0x443c08c0 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_xbar_xbar_in_xbar1_xbar_inout34: IOMUXC_GPIO_IO20_XBAR_XBAR_IN_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0060 7 0x0 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io20_xbar_xbar_out_xbar1_xbar_inout34: IOMUXC_GPIO_IO20_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT34 {
		pinmux = <0x443c0060 7 0x0 0 0x443c0364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_flexpwm_pwmb_flexpwm4_pwmb2: IOMUXC_GPIO_IO21_FLEXPWM_PWMB_FLEXPWM4_PWMB2 {
		pinmux = <0x443c0064 6 0x443c06ec 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_gpio_io_gpio2_io21: IOMUXC_GPIO_IO21_GPIO_IO_GPIO2_IO21 {
		pinmux = <0x443c0064 0 0x0 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_lpi2c_hreq_lpi2c3_hreq: IOMUXC_GPIO_IO21_LPI2C_HREQ_LPI2C3_HREQ {
		pinmux = <0x443c0064 5 0x443c0728 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO21_LPI2C_SCL_LPI2C8_SCL {
		pinmux = <0x443c0064 3 0x443c0758 2 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_lpspi_pcs_lpspi4_pcs1: IOMUXC_GPIO_IO21_LPSPI_PCS_LPSPI4_PCS1 {
		pinmux = <0x443c0064 4 0x0 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_lpuart_rx_lpuart6_rx: IOMUXC_GPIO_IO21_LPUART_RX_LPUART6_RX {
		pinmux = <0x443c0064 2 0x443c07c8 1 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_sai_tx_bclk_sai2_tx_bclk: IOMUXC_GPIO_IO21_SAI_TX_BCLK_SAI2_TX_BCLK {
		pinmux = <0x443c0064 1 0x443c07f8 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_xbar_xbar_inout_xbar1_xbar_inout35: IOMUXC_GPIO_IO21_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0064 7 0x443c08c4 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_xbar_xbar_in_xbar1_xbar_inout35: IOMUXC_GPIO_IO21_XBAR_XBAR_IN_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0064 7 0x0 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io21_xbar_xbar_out_xbar1_xbar_inout35: IOMUXC_GPIO_IO21_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT35 {
		pinmux = <0x443c0064 7 0x0 0 0x443c0368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_flexpwm_pwma_flexpwm3_pwma3: IOMUXC_GPIO_IO22_FLEXPWM_PWMA_FLEXPWM3_PWMA3 {
		pinmux = <0x443c0068 5 0x443c06b4 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_flexpwm_pwma_flexpwm4_pwma3: IOMUXC_GPIO_IO22_FLEXPWM_PWMA_FLEXPWM4_PWMA3 {
		pinmux = <0x443c0068 6 0x443c06e0 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_gpio_io_gpio2_io22: IOMUXC_GPIO_IO22_GPIO_IO_GPIO2_IO22 {
		pinmux = <0x443c0068 0 0x0 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_lpspi_pcs_lpspi4_pcs0: IOMUXC_GPIO_IO22_LPSPI_PCS_LPSPI4_PCS0 {
		pinmux = <0x443c0068 4 0x0 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_lpuart_cts_b_lpuart6_cts_b: IOMUXC_GPIO_IO22_LPUART_CTS_B_LPUART6_CTS_B {
		pinmux = <0x443c0068 2 0x443c07c4 1 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_sai_mclk_sai2_mclk: IOMUXC_GPIO_IO22_SAI_MCLK_SAI2_MCLK {
		pinmux = <0x443c0068 1 0x443c07e8 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_sinc_emclk_sinc4_emclk0: IOMUXC_GPIO_IO22_SINC_EMCLK_SINC4_EMCLK0 {
		pinmux = <0x443c0068 7 0x443c082c 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_xbar_xbar_inout_xbar1_xbar_inout9: IOMUXC_GPIO_IO22_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0068 3 0x443c0880 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_xbar_xbar_in_xbar1_xbar_inout9: IOMUXC_GPIO_IO22_XBAR_XBAR_IN_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0068 3 0x0 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io22_xbar_xbar_out_xbar1_xbar_inout9: IOMUXC_GPIO_IO22_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0068 3 0x0 0 0x443c036c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_flexpwm_pwmb_flexpwm3_pwmb3: IOMUXC_GPIO_IO23_FLEXPWM_PWMB_FLEXPWM3_PWMB3 {
		pinmux = <0x443c006c 5 0x443c06c4 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_flexpwm_pwmb_flexpwm4_pwmb3: IOMUXC_GPIO_IO23_FLEXPWM_PWMB_FLEXPWM4_PWMB3 {
		pinmux = <0x443c006c 6 0x443c06f0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_gpio_io_gpio2_io23: IOMUXC_GPIO_IO23_GPIO_IO_GPIO2_IO23 {
		pinmux = <0x443c006c 0 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_lpspi_sin_lpspi4_sin: IOMUXC_GPIO_IO23_LPSPI_SIN_LPSPI4_SIN {
		pinmux = <0x443c006c 4 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_lpuart_rts_b_lpuart6_rts_b: IOMUXC_GPIO_IO23_LPUART_RTS_B_LPUART6_RTS_B {
		pinmux = <0x443c006c 2 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_pcie_clkreq_b_pcie2_clkreq_b: IOMUXC_GPIO_IO23_PCIE_CLKREQ_B_PCIE2_CLKREQ_B {
		pinmux = <0x443c006c 1 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_sinc_embit_sinc4_embit0: IOMUXC_GPIO_IO23_SINC_EMBIT_SINC4_EMBIT0 {
		pinmux = <0x443c006c 7 0x443c0820 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_xbar_xbar_inout_xbar1_xbar_inout10: IOMUXC_GPIO_IO23_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c006c 3 0x443c0884 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_xbar_xbar_in_xbar1_xbar_inout10: IOMUXC_GPIO_IO23_XBAR_XBAR_IN_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c006c 3 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io23_xbar_xbar_out_xbar1_xbar_inout10: IOMUXC_GPIO_IO23_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c006c 3 0x0 0 0x443c0370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_flexpwm_pwmx_flexpwm4_pwmx0: IOMUXC_GPIO_IO24_FLEXPWM_PWMX_FLEXPWM4_PWMX0 {
		pinmux = <0x443c0070 6 0x443c06f4 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_gpio_io_gpio2_io24: IOMUXC_GPIO_IO24_GPIO_IO_GPIO2_IO24 {
		pinmux = <0x443c0070 0 0x0 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_lpi2c_hreq_lpi2c3_hreq: IOMUXC_GPIO_IO24_LPI2C_HREQ_LPI2C3_HREQ {
		pinmux = <0x443c0070 3 0x443c0728 1 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_lpspi_sout_lpspi4_sout: IOMUXC_GPIO_IO24_LPSPI_SOUT_LPSPI4_SOUT {
		pinmux = <0x443c0070 4 0x0 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_lpuart_tx_lpuart11_tx: IOMUXC_GPIO_IO24_LPUART_TX_LPUART11_TX {
		pinmux = <0x443c0070 2 0x443c079c 1 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_sai_rx_bclk_sai2_rx_bclk: IOMUXC_GPIO_IO24_SAI_RX_BCLK_SAI2_RX_BCLK {
		pinmux = <0x443c0070 1 0x443c07ec 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_sinc_filter_glue_break_sinc_filter_glue2_break: IOMUXC_GPIO_IO24_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE2_BREAK {
		pinmux = <0x443c0070 5 0x0 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_xbar_xbar_inout_xbar1_xbar_inout36: IOMUXC_GPIO_IO24_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0070 7 0x443c08c8 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_xbar_xbar_in_xbar1_xbar_inout36: IOMUXC_GPIO_IO24_XBAR_XBAR_IN_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0070 7 0x0 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io24_xbar_xbar_out_xbar1_xbar_inout36: IOMUXC_GPIO_IO24_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT36 {
		pinmux = <0x443c0070 7 0x0 0 0x443c0374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_flexpwm_pwmx_flexpwm4_pwmx1: IOMUXC_GPIO_IO25_FLEXPWM_PWMX_FLEXPWM4_PWMX1 {
		pinmux = <0x443c0074 6 0x443c06f8 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_gpio_io_gpio2_io25: IOMUXC_GPIO_IO25_GPIO_IO_GPIO2_IO25 {
		pinmux = <0x443c0074 0 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_lpi2c_hreq_lpi2c4_hreq: IOMUXC_GPIO_IO25_LPI2C_HREQ_LPI2C4_HREQ {
		pinmux = <0x443c0074 3 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_lpspi_sck_lpspi4_sck: IOMUXC_GPIO_IO25_LPSPI_SCK_LPSPI4_SCK {
		pinmux = <0x443c0074 4 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_lpuart_rx_lpuart11_rx: IOMUXC_GPIO_IO25_LPUART_RX_LPUART11_RX {
		pinmux = <0x443c0074 2 0x443c0798 1 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_sai_rx_sync_sai2_rx_sync: IOMUXC_GPIO_IO25_SAI_RX_SYNC_SAI2_RX_SYNC {
		pinmux = <0x443c0074 1 0x443c07f4 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_sinc_filter_glue_break_sinc_filter_glue1_break: IOMUXC_GPIO_IO25_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE1_BREAK {
		pinmux = <0x443c0074 5 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_xbar_xbar_inout_xbar1_xbar_inout37: IOMUXC_GPIO_IO25_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0074 7 0x443c08cc 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_xbar_xbar_in_xbar1_xbar_inout37: IOMUXC_GPIO_IO25_XBAR_XBAR_IN_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0074 7 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io25_xbar_xbar_out_xbar1_xbar_inout37: IOMUXC_GPIO_IO25_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT37 {
		pinmux = <0x443c0074 7 0x0 0 0x443c0378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_flexio_1_3_mux1_flexio0_flexio_1_3_mux1_flexio0: IOMUXC_GPIO_IO26_FLEXIO_1_3_MUX1_FLEXIO0_FLEXIO_1_3_MUX1_FLEXIO0 {
		pinmux = <0x443c0078 4 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_flexpwm_pwmx_flexpwm4_pwmx2: IOMUXC_GPIO_IO26_FLEXPWM_PWMX_FLEXPWM4_PWMX2 {
		pinmux = <0x443c0078 6 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_gpio_io_gpio2_io26: IOMUXC_GPIO_IO26_GPIO_IO_GPIO2_IO26 {
		pinmux = <0x443c0078 0 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_gpt_mux_inout_gpt_mux_inout4: IOMUXC_GPIO_IO26_GPT_MUX_INOUT_GPT_MUX_INOUT4 {
		pinmux = <0x443c0078 3 0x443c0708 1 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_lpi2c_scl_lpi2c5_scl: IOMUXC_GPIO_IO26_LPI2C_SCL_LPI2C5_SCL {
		pinmux = <0x443c0078 1 0x443c073c 1 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_lpuart_tx_lpuart12_tx: IOMUXC_GPIO_IO26_LPUART_TX_LPUART12_TX {
		pinmux = <0x443c0078 2 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_sai_rx_data_sai2_rx_data0: IOMUXC_GPIO_IO26_SAI_RX_DATA_SAI2_RX_DATA0 {
		pinmux = <0x443c0078 5 0x443c07f0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_xbar_xbar_inout_xbar1_xbar_inout38: IOMUXC_GPIO_IO26_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c0078 7 0x443c08d0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_xbar_xbar_in_xbar1_xbar_inout38: IOMUXC_GPIO_IO26_XBAR_XBAR_IN_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c0078 7 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io26_xbar_xbar_out_xbar1_xbar_inout38: IOMUXC_GPIO_IO26_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT38 {
		pinmux = <0x443c0078 7 0x0 0 0x443c037c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_flexio_1_3_mux1_flexio1_flexio_1_3_mux1_flexio1: IOMUXC_GPIO_IO27_FLEXIO_1_3_MUX1_FLEXIO1_FLEXIO_1_3_MUX1_FLEXIO1 {
		pinmux = <0x443c007c 4 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_flexpwm_pwmx_flexpwm4_pwmx3: IOMUXC_GPIO_IO27_FLEXPWM_PWMX_FLEXPWM4_PWMX3 {
		pinmux = <0x443c007c 6 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_gpio_io_gpio2_io27: IOMUXC_GPIO_IO27_GPIO_IO_GPIO2_IO27 {
		pinmux = <0x443c007c 0 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_gpt_mux_inout_gpt_mux_inout5: IOMUXC_GPIO_IO27_GPT_MUX_INOUT_GPT_MUX_INOUT5 {
		pinmux = <0x443c007c 3 0x443c070c 1 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_lpi2c_sda_lpi2c5_sda: IOMUXC_GPIO_IO27_LPI2C_SDA_LPI2C5_SDA {
		pinmux = <0x443c007c 1 0x443c0740 1 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_lpuart_rx_lpuart12_rx: IOMUXC_GPIO_IO27_LPUART_RX_LPUART12_RX {
		pinmux = <0x443c007c 2 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_sai_tx_data_sai2_tx_data0: IOMUXC_GPIO_IO27_SAI_TX_DATA_SAI2_TX_DATA0 {
		pinmux = <0x443c007c 5 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io27_sinc_mod_clk_sinc4_mod_clk0: IOMUXC_GPIO_IO27_SINC_MOD_CLK_SINC4_MOD_CLK0 {
		pinmux = <0x443c007c 7 0x0 0 0x443c0380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_flexio_1_3_mux1_flexio2_flexio_1_3_mux1_flexio2: IOMUXC_GPIO_IO28_FLEXIO_1_3_MUX1_FLEXIO2_FLEXIO_1_3_MUX1_FLEXIO2 {
		pinmux = <0x443c0080 4 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_flexpwm_pwmx_flexpwm1_pwmx2: IOMUXC_GPIO_IO28_FLEXPWM_PWMX_FLEXPWM1_PWMX2 {
		pinmux = <0x443c0080 6 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_gpio_io_gpio2_io28: IOMUXC_GPIO_IO28_GPIO_IO_GPIO2_IO28 {
		pinmux = <0x443c0080 0 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_gpt_mux_inout_gpt_mux_inout7: IOMUXC_GPIO_IO28_GPT_MUX_INOUT_GPT_MUX_INOUT7 {
		pinmux = <0x443c0080 3 0x443c0714 1 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_lpi2c_scl_lpi2c6_scl: IOMUXC_GPIO_IO28_LPI2C_SCL_LPI2C6_SCL {
		pinmux = <0x443c0080 1 0x443c0748 2 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_lpuart_cts_b_lpuart12_cts_b: IOMUXC_GPIO_IO28_LPUART_CTS_B_LPUART12_CTS_B {
		pinmux = <0x443c0080 2 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_sai_tx_sync_sai2_tx_sync: IOMUXC_GPIO_IO28_SAI_TX_SYNC_SAI2_TX_SYNC {
		pinmux = <0x443c0080 5 0x443c07fc 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_xbar_xbar_inout_xbar1_xbar_inout4: IOMUXC_GPIO_IO28_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c0080 7 0x443c086c 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_xbar_xbar_in_xbar1_xbar_inout4: IOMUXC_GPIO_IO28_XBAR_XBAR_IN_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c0080 7 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io28_xbar_xbar_out_xbar1_xbar_inout4: IOMUXC_GPIO_IO28_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT4 {
		pinmux = <0x443c0080 7 0x0 0 0x443c0384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_flexio_1_3_mux1_flexio3_flexio_1_3_mux1_flexio3: IOMUXC_GPIO_IO29_FLEXIO_1_3_MUX1_FLEXIO3_FLEXIO_1_3_MUX1_FLEXIO3 {
		pinmux = <0x443c0084 4 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_flexpwm_pwmx_flexpwm1_pwmx3: IOMUXC_GPIO_IO29_FLEXPWM_PWMX_FLEXPWM1_PWMX3 {
		pinmux = <0x443c0084 6 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_flexpwm_pwmx_flexpwm3_pwmx0: IOMUXC_GPIO_IO29_FLEXPWM_PWMX_FLEXPWM3_PWMX0 {
		pinmux = <0x443c0084 5 0x443c06c8 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_gpio_io_gpio2_io29: IOMUXC_GPIO_IO29_GPIO_IO_GPIO2_IO29 {
		pinmux = <0x443c0084 0 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_i3c_sda_i3c2_sda: IOMUXC_GPIO_IO29_I3C_SDA_I3C2_SDA {
		pinmux = <0x443c0084 3 0x443c0724 1 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_lpi2c_sda_lpi2c6_sda: IOMUXC_GPIO_IO29_LPI2C_SDA_LPI2C6_SDA {
		pinmux = <0x443c0084 1 0x443c074c 2 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_lpuart_rts_b_lpuart12_rts_b: IOMUXC_GPIO_IO29_LPUART_RTS_B_LPUART12_RTS_B {
		pinmux = <0x443c0084 2 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_xbar_xbar_inout_xbar1_xbar_inout5: IOMUXC_GPIO_IO29_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c0084 7 0x443c0870 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_xbar_xbar_in_xbar1_xbar_inout5: IOMUXC_GPIO_IO29_XBAR_XBAR_IN_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c0084 7 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io29_xbar_xbar_out_xbar1_xbar_inout5: IOMUXC_GPIO_IO29_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT5 {
		pinmux = <0x443c0084 7 0x0 0 0x443c0388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_flexio_1_3_mux1_flexio4_flexio_1_3_mux1_flexio4: IOMUXC_GPIO_IO30_FLEXIO_1_3_MUX1_FLEXIO4_FLEXIO_1_3_MUX1_FLEXIO4 {
		pinmux = <0x443c0088 4 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_flexpwm_pwmx_flexpwm2_pwmx2: IOMUXC_GPIO_IO30_FLEXPWM_PWMX_FLEXPWM2_PWMX2 {
		pinmux = <0x443c0088 6 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_gpio_io_gpio2_io30: IOMUXC_GPIO_IO30_GPIO_IO_GPIO2_IO30 {
		pinmux = <0x443c0088 0 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_i3c_pur_b_i3c2_pur_b: IOMUXC_GPIO_IO30_I3C_PUR_B_I3C2_PUR_B {
		pinmux = <0x443c0088 5 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_i3c_pur_i3c2_pur: IOMUXC_GPIO_IO30_I3C_PUR_I3C2_PUR {
		pinmux = <0x443c0088 3 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_lpit_trigger_lpit2_trigger0: IOMUXC_GPIO_IO30_LPIT_TRIGGER_LPIT2_TRIGGER0 {
		pinmux = <0x443c0088 1 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_lpuart_tx_lpuart3_tx: IOMUXC_GPIO_IO30_LPUART_TX_LPUART3_TX {
		pinmux = <0x443c0088 2 0x443c07a8 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_xbar_xbar_inout_xbar1_xbar_inout6: IOMUXC_GPIO_IO30_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c0088 7 0x443c0874 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_xbar_xbar_in_xbar1_xbar_inout6: IOMUXC_GPIO_IO30_XBAR_XBAR_IN_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c0088 7 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io30_xbar_xbar_out_xbar1_xbar_inout6: IOMUXC_GPIO_IO30_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT6 {
		pinmux = <0x443c0088 7 0x0 0 0x443c038c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_flexio_1_3_mux1_flexio5_flexio_1_3_mux1_flexio5: IOMUXC_GPIO_IO31_FLEXIO_1_3_MUX1_FLEXIO5_FLEXIO_1_3_MUX1_FLEXIO5 {
		pinmux = <0x443c008c 4 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_flexpwm_pwmx_flexpwm2_pwmx3: IOMUXC_GPIO_IO31_FLEXPWM_PWMX_FLEXPWM2_PWMX3 {
		pinmux = <0x443c008c 6 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_flexpwm_pwmx_flexpwm3_pwmx1: IOMUXC_GPIO_IO31_FLEXPWM_PWMX_FLEXPWM3_PWMX1 {
		pinmux = <0x443c008c 5 0x443c06cc 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_gpio_io_gpio2_io31: IOMUXC_GPIO_IO31_GPIO_IO_GPIO2_IO31 {
		pinmux = <0x443c008c 0 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_i3c_scl_i3c2_scl: IOMUXC_GPIO_IO31_I3C_SCL_I3C2_SCL {
		pinmux = <0x443c008c 3 0x443c0720 1 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_lpit_trigger_lpit2_trigger1: IOMUXC_GPIO_IO31_LPIT_TRIGGER_LPIT2_TRIGGER1 {
		pinmux = <0x443c008c 1 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_lpuart_rx_lpuart3_rx: IOMUXC_GPIO_IO31_LPUART_RX_LPUART3_RX {
		pinmux = <0x443c008c 2 0x443c07a4 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_xbar_xbar_inout_xbar1_xbar_inout7: IOMUXC_GPIO_IO31_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c008c 7 0x443c0878 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_xbar_xbar_in_xbar1_xbar_inout7: IOMUXC_GPIO_IO31_XBAR_XBAR_IN_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c008c 7 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io31_xbar_xbar_out_xbar1_xbar_inout7: IOMUXC_GPIO_IO31_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT7 {
		pinmux = <0x443c008c 7 0x0 0 0x443c0390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_flexio_1_3_mux1_flexio6_flexio_1_3_mux1_flexio6: IOMUXC_GPIO_IO32_FLEXIO_1_3_MUX1_FLEXIO6_FLEXIO_1_3_MUX1_FLEXIO6 {
		pinmux = <0x443c0090 4 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_flexpwm_pwma_flexpwm3_pwma0: IOMUXC_GPIO_IO32_FLEXPWM_PWMA_FLEXPWM3_PWMA0 {
		pinmux = <0x443c0090 5 0x443c06a8 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_gpio_io_gpio3_io0: IOMUXC_GPIO_IO32_GPIO_IO_GPIO3_IO0 {
		pinmux = <0x443c0090 0 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_gpt_mux_inout_gpt_mux_inout8: IOMUXC_GPIO_IO32_GPT_MUX_INOUT_GPT_MUX_INOUT8 {
		pinmux = <0x443c0090 3 0x443c0718 1 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_lpit_trigger_lpit3_trigger0: IOMUXC_GPIO_IO32_LPIT_TRIGGER_LPIT3_TRIGGER0 {
		pinmux = <0x443c0090 1 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_lpuart_tx_lpuart7_tx: IOMUXC_GPIO_IO32_LPUART_TX_LPUART7_TX {
		pinmux = <0x443c0090 2 0x443c07d4 1 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_sinc_filter_glue_break_sinc_filter_glue2_break: IOMUXC_GPIO_IO32_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE2_BREAK {
		pinmux = <0x443c0090 6 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_xbar_xbar_inout_xbar1_xbar_inout8: IOMUXC_GPIO_IO32_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c0090 7 0x443c087c 1 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_xbar_xbar_in_xbar1_xbar_inout8: IOMUXC_GPIO_IO32_XBAR_XBAR_IN_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c0090 7 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io32_xbar_xbar_out_xbar1_xbar_inout8: IOMUXC_GPIO_IO32_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT8 {
		pinmux = <0x443c0090 7 0x0 0 0x443c0394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_flexio_1_3_mux1_flexio7_flexio_1_3_mux1_flexio7: IOMUXC_GPIO_IO33_FLEXIO_1_3_MUX1_FLEXIO7_FLEXIO_1_3_MUX1_FLEXIO7 {
		pinmux = <0x443c0094 4 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_flexpwm_pwmb_flexpwm3_pwmb0: IOMUXC_GPIO_IO33_FLEXPWM_PWMB_FLEXPWM3_PWMB0 {
		pinmux = <0x443c0094 5 0x443c06b8 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_gpio_io_gpio3_io1: IOMUXC_GPIO_IO33_GPIO_IO_GPIO3_IO1 {
		pinmux = <0x443c0094 0 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_gpt_mux_inout_gpt_mux_inout1: IOMUXC_GPIO_IO33_GPT_MUX_INOUT_GPT_MUX_INOUT1 {
		pinmux = <0x443c0094 3 0x443c0700 1 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_lpit_trigger_lpit3_trigger1: IOMUXC_GPIO_IO33_LPIT_TRIGGER_LPIT3_TRIGGER1 {
		pinmux = <0x443c0094 1 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_lpuart_rx_lpuart7_rx: IOMUXC_GPIO_IO33_LPUART_RX_LPUART7_RX {
		pinmux = <0x443c0094 2 0x443c07d0 1 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_sinc_filter_glue_break_sinc_filter_glue1_break: IOMUXC_GPIO_IO33_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE1_BREAK {
		pinmux = <0x443c0094 6 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_xbar_xbar_inout_xbar1_xbar_inout9: IOMUXC_GPIO_IO33_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0094 7 0x443c0880 1 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_xbar_xbar_in_xbar1_xbar_inout9: IOMUXC_GPIO_IO33_XBAR_XBAR_IN_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0094 7 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io33_xbar_xbar_out_xbar1_xbar_inout9: IOMUXC_GPIO_IO33_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT9 {
		pinmux = <0x443c0094 7 0x0 0 0x443c0398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_can_tx_can2_tx: IOMUXC_GPIO_IO34_CAN_TX_CAN2_TX {
		pinmux = <0x443c0098 2 0x0 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_ecat_sda_ecat_sda: IOMUXC_GPIO_IO34_ECAT_SDA_ECAT_SDA {
		pinmux = <0x443c0098 3 0x443c062c 1 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_flexio_1_3_mux1_flexio8_flexio_1_3_mux1_flexio8: IOMUXC_GPIO_IO34_FLEXIO_1_3_MUX1_FLEXIO8_FLEXIO_1_3_MUX1_FLEXIO8 {
		pinmux = <0x443c0098 4 0x0 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_flexpwm_pwma_flexpwm3_pwma1: IOMUXC_GPIO_IO34_FLEXPWM_PWMA_FLEXPWM3_PWMA1 {
		pinmux = <0x443c0098 5 0x443c06ac 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_flexpwm_pwmx_flexpwm1_pwmx0: IOMUXC_GPIO_IO34_FLEXPWM_PWMX_FLEXPWM1_PWMX0 {
		pinmux = <0x443c0098 6 0x443c0698 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_gpio_io_gpio3_io2: IOMUXC_GPIO_IO34_GPIO_IO_GPIO3_IO2 {
		pinmux = <0x443c0098 0 0x0 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO34_LPI2C_SDA_LPI2C7_SDA {
		pinmux = <0x443c0098 1 0x443c0754 2 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_xbar_xbar_inout_xbar1_xbar_inout10: IOMUXC_GPIO_IO34_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0098 7 0x443c0884 1 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_xbar_xbar_in_xbar1_xbar_inout10: IOMUXC_GPIO_IO34_XBAR_XBAR_IN_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0098 7 0x0 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io34_xbar_xbar_out_xbar1_xbar_inout10: IOMUXC_GPIO_IO34_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT10 {
		pinmux = <0x443c0098 7 0x0 0 0x443c039c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_can_rx_can2_rx: IOMUXC_GPIO_IO35_CAN_RX_CAN2_RX {
		pinmux = <0x443c009c 2 0x443c067c 1 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_ecat_scl_ecat_scl: IOMUXC_GPIO_IO35_ECAT_SCL_ECAT_SCL {
		pinmux = <0x443c009c 3 0x0 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_flexio_1_3_mux1_flexio9_flexio_1_3_mux1_flexio9: IOMUXC_GPIO_IO35_FLEXIO_1_3_MUX1_FLEXIO9_FLEXIO_1_3_MUX1_FLEXIO9 {
		pinmux = <0x443c009c 4 0x0 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_flexpwm_pwmb_flexpwm3_pwmb1: IOMUXC_GPIO_IO35_FLEXPWM_PWMB_FLEXPWM3_PWMB1 {
		pinmux = <0x443c009c 5 0x443c06bc 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_flexpwm_pwmx_flexpwm1_pwmx1: IOMUXC_GPIO_IO35_FLEXPWM_PWMX_FLEXPWM1_PWMX1 {
		pinmux = <0x443c009c 6 0x443c069c 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_gpio_io_gpio3_io3: IOMUXC_GPIO_IO35_GPIO_IO_GPIO3_IO3 {
		pinmux = <0x443c009c 0 0x0 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO35_LPI2C_SCL_LPI2C7_SCL {
		pinmux = <0x443c009c 1 0x443c0750 2 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_xbar_xbar_inout_xbar1_xbar_inout11: IOMUXC_GPIO_IO35_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c009c 7 0x443c0888 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_xbar_xbar_in_xbar1_xbar_inout11: IOMUXC_GPIO_IO35_XBAR_XBAR_IN_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c009c 7 0x0 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io35_xbar_xbar_out_xbar1_xbar_inout11: IOMUXC_GPIO_IO35_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c009c 7 0x0 0 0x443c03a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_can_tx_can4_tx: IOMUXC_GPIO_IO36_CAN_TX_CAN4_TX {
		pinmux = <0x443c00a0 2 0x0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_flexio_1_3_mux1_flexio10_flexio_1_3_mux1_flexio10: IOMUXC_GPIO_IO36_FLEXIO_1_3_MUX1_FLEXIO10_FLEXIO_1_3_MUX1_FLEXIO10 {
		pinmux = <0x443c00a0 4 0x0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_flexpwm_pwma_flexpwm3_pwma2: IOMUXC_GPIO_IO36_FLEXPWM_PWMA_FLEXPWM3_PWMA2 {
		pinmux = <0x443c00a0 5 0x443c06b0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_flexpwm_pwmx_flexpwm2_pwmx0: IOMUXC_GPIO_IO36_FLEXPWM_PWMX_FLEXPWM2_PWMX0 {
		pinmux = <0x443c00a0 6 0x443c06a0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_gpio_io_gpio3_io4: IOMUXC_GPIO_IO36_GPIO_IO_GPIO3_IO4 {
		pinmux = <0x443c00a0 0 0x0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO36_LPI2C_SDA_LPI2C8_SDA {
		pinmux = <0x443c00a0 1 0x443c075c 3 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_usdhc_wp_usdhc2_wp: IOMUXC_GPIO_IO36_USDHC_WP_USDHC2_WP {
		pinmux = <0x443c00a0 3 0x443c0854 1 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_xbar_xbar_inout_xbar1_xbar_inout12: IOMUXC_GPIO_IO36_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00a0 7 0x443c088c 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_xbar_xbar_in_xbar1_xbar_inout12: IOMUXC_GPIO_IO36_XBAR_XBAR_IN_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00a0 7 0x0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io36_xbar_xbar_out_xbar1_xbar_inout12: IOMUXC_GPIO_IO36_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00a0 7 0x0 0 0x443c03a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_can_rx_can4_rx: IOMUXC_GPIO_IO37_CAN_RX_CAN4_RX {
		pinmux = <0x443c00a4 2 0x443c0684 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_flexio_1_3_mux1_flexio11_flexio_1_3_mux1_flexio11: IOMUXC_GPIO_IO37_FLEXIO_1_3_MUX1_FLEXIO11_FLEXIO_1_3_MUX1_FLEXIO11 {
		pinmux = <0x443c00a4 4 0x0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_flexpwm_pwmb_flexpwm3_pwmb2: IOMUXC_GPIO_IO37_FLEXPWM_PWMB_FLEXPWM3_PWMB2 {
		pinmux = <0x443c00a4 5 0x443c06c0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_flexpwm_pwmx_flexpwm2_pwmx1: IOMUXC_GPIO_IO37_FLEXPWM_PWMX_FLEXPWM2_PWMX1 {
		pinmux = <0x443c00a4 6 0x443c06a4 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_gpio_io_gpio3_io5: IOMUXC_GPIO_IO37_GPIO_IO_GPIO3_IO5 {
		pinmux = <0x443c00a4 0 0x0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_lpi2c_hreq_lpi2c5_hreq: IOMUXC_GPIO_IO37_LPI2C_HREQ_LPI2C5_HREQ {
		pinmux = <0x443c00a4 3 0x0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO37_LPI2C_SCL_LPI2C8_SCL {
		pinmux = <0x443c00a4 1 0x443c0758 3 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_xbar_xbar_inout_xbar1_xbar_inout13: IOMUXC_GPIO_IO37_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00a4 7 0x443c0890 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_xbar_xbar_in_xbar1_xbar_inout13: IOMUXC_GPIO_IO37_XBAR_XBAR_IN_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00a4 7 0x0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io37_xbar_xbar_out_xbar1_xbar_inout13: IOMUXC_GPIO_IO37_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00a4 7 0x0 0 0x443c03a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_flexio_1_3_mux1_flexio12_flexio_1_3_mux1_flexio12: IOMUXC_GPIO_IO38_FLEXIO_1_3_MUX1_FLEXIO12_FLEXIO_1_3_MUX1_FLEXIO12 {
		pinmux = <0x443c00a8 4 0x0 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_flexpwm_pwmx_flexpwm3_pwmx0: IOMUXC_GPIO_IO38_FLEXPWM_PWMX_FLEXPWM3_PWMX0 {
		pinmux = <0x443c00a8 6 0x443c06c8 1 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_gpio_io_gpio3_io6: IOMUXC_GPIO_IO38_GPIO_IO_GPIO3_IO6 {
		pinmux = <0x443c00a8 0 0x0 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_lpi2c_sda_lpi2c3_sda: IOMUXC_GPIO_IO38_LPI2C_SDA_LPI2C3_SDA {
		pinmux = <0x443c00a8 2 0x443c0730 1 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_lpit_trigger_lpit3_trigger2: IOMUXC_GPIO_IO38_LPIT_TRIGGER_LPIT3_TRIGGER2 {
		pinmux = <0x443c00a8 3 0x443c0764 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_lpuart_cts_b_lpuart3_cts_b: IOMUXC_GPIO_IO38_LPUART_CTS_B_LPUART3_CTS_B {
		pinmux = <0x443c00a8 5 0x443c07a0 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_netc_1588mux_inout0_netc_1588mux_inout0: IOMUXC_GPIO_IO38_NETC_1588MUX_INOUT0_NETC_1588MUX_INOUT0 {
		pinmux = <0x443c00a8 1 0x443c064c 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_xbar_xbar_inout_xbar1_xbar_inout14: IOMUXC_GPIO_IO38_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00a8 7 0x443c0894 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_xbar_xbar_in_xbar1_xbar_inout14: IOMUXC_GPIO_IO38_XBAR_XBAR_IN_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00a8 7 0x0 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io38_xbar_xbar_out_xbar1_xbar_inout14: IOMUXC_GPIO_IO38_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00a8 7 0x0 0 0x443c03ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_flexio_1_3_mux1_flexio13_flexio_1_3_mux1_flexio13: IOMUXC_GPIO_IO39_FLEXIO_1_3_MUX1_FLEXIO13_FLEXIO_1_3_MUX1_FLEXIO13 {
		pinmux = <0x443c00ac 4 0x0 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_flexpwm_pwmx_flexpwm3_pwmx1: IOMUXC_GPIO_IO39_FLEXPWM_PWMX_FLEXPWM3_PWMX1 {
		pinmux = <0x443c00ac 6 0x443c06cc 1 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_gpio_io_gpio3_io7: IOMUXC_GPIO_IO39_GPIO_IO_GPIO3_IO7 {
		pinmux = <0x443c00ac 0 0x0 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_lpi2c_scl_lpi2c3_scl: IOMUXC_GPIO_IO39_LPI2C_SCL_LPI2C3_SCL {
		pinmux = <0x443c00ac 2 0x443c072c 1 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_lpit_trigger_lpit2_trigger2: IOMUXC_GPIO_IO39_LPIT_TRIGGER_LPIT2_TRIGGER2 {
		pinmux = <0x443c00ac 3 0x443c0760 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_lpuart_rts_b_lpuart3_rts_b: IOMUXC_GPIO_IO39_LPUART_RTS_B_LPUART3_RTS_B {
		pinmux = <0x443c00ac 5 0x0 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_netc_1588mux_inout1_netc_1588mux_inout1: IOMUXC_GPIO_IO39_NETC_1588MUX_INOUT1_NETC_1588MUX_INOUT1 {
		pinmux = <0x443c00ac 1 0x443c0650 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_xbar_xbar_inout_xbar1_xbar_inout15: IOMUXC_GPIO_IO39_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c00ac 7 0x443c0898 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_xbar_xbar_in_xbar1_xbar_inout15: IOMUXC_GPIO_IO39_XBAR_XBAR_IN_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c00ac 7 0x0 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io39_xbar_xbar_out_xbar1_xbar_inout15: IOMUXC_GPIO_IO39_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c00ac 7 0x0 0 0x443c03b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_flexio_1_3_mux1_flexio14_flexio_1_3_mux1_flexio14: IOMUXC_GPIO_IO40_FLEXIO_1_3_MUX1_FLEXIO14_FLEXIO_1_3_MUX1_FLEXIO14 {
		pinmux = <0x443c00b0 4 0x0 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_flexpwm_pwmx_flexpwm3_pwmx2: IOMUXC_GPIO_IO40_FLEXPWM_PWMX_FLEXPWM3_PWMX2 {
		pinmux = <0x443c00b0 5 0x443c06d0 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_flexpwm_pwmx_flexpwm4_pwmx0: IOMUXC_GPIO_IO40_FLEXPWM_PWMX_FLEXPWM4_PWMX0 {
		pinmux = <0x443c00b0 6 0x443c06f4 1 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_gpio_io_gpio3_io8: IOMUXC_GPIO_IO40_GPIO_IO_GPIO3_IO8 {
		pinmux = <0x443c00b0 0 0x0 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO40_LPI2C_SDA_LPI2C7_SDA {
		pinmux = <0x443c00b0 2 0x443c0754 3 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_lpuart_tx_lpuart4_tx: IOMUXC_GPIO_IO40_LPUART_TX_LPUART4_TX {
		pinmux = <0x443c00b0 3 0x443c07b4 1 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_netc_1588mux_inout2_netc_1588mux_inout2: IOMUXC_GPIO_IO40_NETC_1588MUX_INOUT2_NETC_1588MUX_INOUT2 {
		pinmux = <0x443c00b0 1 0x443c0654 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_xbar_xbar_inout_xbar1_xbar_inout16: IOMUXC_GPIO_IO40_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c00b0 7 0x443c089c 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_xbar_xbar_in_xbar1_xbar_inout16: IOMUXC_GPIO_IO40_XBAR_XBAR_IN_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c00b0 7 0x0 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io40_xbar_xbar_out_xbar1_xbar_inout16: IOMUXC_GPIO_IO40_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c00b0 7 0x0 0 0x443c03b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_flexio_1_3_mux1_flexio15_flexio_1_3_mux1_flexio15: IOMUXC_GPIO_IO41_FLEXIO_1_3_MUX1_FLEXIO15_FLEXIO_1_3_MUX1_FLEXIO15 {
		pinmux = <0x443c00b4 4 0x0 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_flexpwm_pwmx_flexpwm4_pwmx1: IOMUXC_GPIO_IO41_FLEXPWM_PWMX_FLEXPWM4_PWMX1 {
		pinmux = <0x443c00b4 6 0x443c06f8 1 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_gpio_io_gpio3_io9: IOMUXC_GPIO_IO41_GPIO_IO_GPIO3_IO9 {
		pinmux = <0x443c00b4 0 0x0 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_lpi2c_hreq_lpi2c6_hreq: IOMUXC_GPIO_IO41_LPI2C_HREQ_LPI2C6_HREQ {
		pinmux = <0x443c00b4 5 0x443c0744 1 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO41_LPI2C_SCL_LPI2C7_SCL {
		pinmux = <0x443c00b4 2 0x443c0750 3 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_lpuart_rx_lpuart4_rx: IOMUXC_GPIO_IO41_LPUART_RX_LPUART4_RX {
		pinmux = <0x443c00b4 3 0x443c07b0 1 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_netc_1588mux_inout3_netc_1588mux_inout3: IOMUXC_GPIO_IO41_NETC_1588MUX_INOUT3_NETC_1588MUX_INOUT3 {
		pinmux = <0x443c00b4 1 0x443c0658 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_xbar_xbar_inout_xbar1_xbar_inout17: IOMUXC_GPIO_IO41_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c00b4 7 0x443c08a0 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_xbar_xbar_in_xbar1_xbar_inout17: IOMUXC_GPIO_IO41_XBAR_XBAR_IN_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c00b4 7 0x0 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io41_xbar_xbar_out_xbar1_xbar_inout17: IOMUXC_GPIO_IO41_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c00b4 7 0x0 0 0x443c03b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_gpio_io_gpio3_io10: IOMUXC_GPIO_IO42_GPIO_IO_GPIO3_IO10 {
		pinmux = <0x443c00b8 0 0x0 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_lpspi_pcs_lpspi4_pcs2: IOMUXC_GPIO_IO42_LPSPI_PCS_LPSPI4_PCS2 {
		pinmux = <0x443c00b8 5 0x443c076c 1 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_lpuart_cts_b_lpuart4_cts_b: IOMUXC_GPIO_IO42_LPUART_CTS_B_LPUART4_CTS_B {
		pinmux = <0x443c00b8 6 0x443c07ac 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_lpuart_tx_lpuart3_tx: IOMUXC_GPIO_IO42_LPUART_TX_LPUART3_TX {
		pinmux = <0x443c00b8 4 0x443c07a8 1 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_pdm_bit_stream_pdm_bit_stream2: IOMUXC_GPIO_IO42_PDM_BIT_STREAM_PDM_BIT_STREAM2 {
		pinmux = <0x443c00b8 2 0x443c0618 1 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_sai_tx_bclk_sai3_tx_bclk: IOMUXC_GPIO_IO42_SAI_TX_BCLK_SAI3_TX_BCLK {
		pinmux = <0x443c00b8 1 0x0 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_sinc_emclk_sinc4_emclk1: IOMUXC_GPIO_IO42_SINC_EMCLK_SINC4_EMCLK1 {
		pinmux = <0x443c00b8 7 0x443c0830 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_xbar_xbar_inout_xbar1_xbar_inout11: IOMUXC_GPIO_IO42_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c00b8 3 0x443c0888 1 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_xbar_xbar_in_xbar1_xbar_inout11: IOMUXC_GPIO_IO42_XBAR_XBAR_IN_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c00b8 3 0x0 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io42_xbar_xbar_out_xbar1_xbar_inout11: IOMUXC_GPIO_IO42_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT11 {
		pinmux = <0x443c00b8 3 0x0 0 0x443c03bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_gpio_io_gpio3_io11: IOMUXC_GPIO_IO43_GPIO_IO_GPIO3_IO11 {
		pinmux = <0x443c00bc 0 0x0 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_lpspi_pcs_lpspi3_pcs1: IOMUXC_GPIO_IO43_LPSPI_PCS_LPSPI3_PCS1 {
		pinmux = <0x443c00bc 5 0x443c0768 2 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_lpuart_rts_b_lpuart4_rts_b: IOMUXC_GPIO_IO43_LPUART_RTS_B_LPUART4_RTS_B {
		pinmux = <0x443c00bc 6 0x0 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_lpuart_rx_lpuart3_rx: IOMUXC_GPIO_IO43_LPUART_RX_LPUART3_RX {
		pinmux = <0x443c00bc 4 0x443c07a4 1 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_sai_mclk_sai3_mclk: IOMUXC_GPIO_IO43_SAI_MCLK_SAI3_MCLK {
		pinmux = <0x443c00bc 1 0x0 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_sinc_embit_sinc4_embit1: IOMUXC_GPIO_IO43_SINC_EMBIT_SINC4_EMBIT1 {
		pinmux = <0x443c00bc 7 0x443c0824 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_xbar_xbar_inout_xbar1_xbar_inout12: IOMUXC_GPIO_IO43_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00bc 3 0x443c088c 1 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_xbar_xbar_in_xbar1_xbar_inout12: IOMUXC_GPIO_IO43_XBAR_XBAR_IN_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00bc 3 0x0 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io43_xbar_xbar_out_xbar1_xbar_inout12: IOMUXC_GPIO_IO43_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c00bc 3 0x0 0 0x443c03c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_gpio_io_gpio3_io12: IOMUXC_GPIO_IO44_GPIO_IO_GPIO3_IO12 {
		pinmux = <0x443c00c0 0 0x0 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_lpi2c_sda_lpi2c3_sda: IOMUXC_GPIO_IO44_LPI2C_SDA_LPI2C3_SDA {
		pinmux = <0x443c00c0 5 0x443c0730 2 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_lpspi_pcs_lpspi5_pcs0: IOMUXC_GPIO_IO44_LPSPI_PCS_LPSPI5_PCS0 {
		pinmux = <0x443c00c0 4 0x0 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_lpuart_tx_lpuart9_tx: IOMUXC_GPIO_IO44_LPUART_TX_LPUART9_TX {
		pinmux = <0x443c00c0 3 0x443c07e4 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_pdm_bit_stream_pdm_bit_stream1: IOMUXC_GPIO_IO44_PDM_BIT_STREAM_PDM_BIT_STREAM1 {
		pinmux = <0x443c00c0 2 0x443c0614 1 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_sai_rx_bclk_sai3_rx_bclk: IOMUXC_GPIO_IO44_SAI_RX_BCLK_SAI3_RX_BCLK {
		pinmux = <0x443c00c0 1 0x443c0800 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_sinc_filter_glue_break_sinc_filter_glue4_break: IOMUXC_GPIO_IO44_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE4_BREAK {
		pinmux = <0x443c00c0 7 0x0 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io44_tpm_ch_tpm5_ch2: IOMUXC_GPIO_IO44_TPM_CH_TPM5_CH2 {
		pinmux = <0x443c00c0 6 0x0 0 0x443c03c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_gpio_io_gpio3_io13: IOMUXC_GPIO_IO45_GPIO_IO_GPIO3_IO13 {
		pinmux = <0x443c00c4 0 0x0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_lpi2c_scl_lpi2c3_scl: IOMUXC_GPIO_IO45_LPI2C_SCL_LPI2C3_SCL {
		pinmux = <0x443c00c4 5 0x443c072c 2 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_lpspi_sin_lpspi5_sin: IOMUXC_GPIO_IO45_LPSPI_SIN_LPSPI5_SIN {
		pinmux = <0x443c00c4 4 0x0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_lpuart_rx_lpuart9_rx: IOMUXC_GPIO_IO45_LPUART_RX_LPUART9_RX {
		pinmux = <0x443c00c4 3 0x443c07e0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_pdm_bit_stream_pdm_bit_stream3: IOMUXC_GPIO_IO45_PDM_BIT_STREAM_PDM_BIT_STREAM3 {
		pinmux = <0x443c00c4 2 0x443c061c 1 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_sai_rx_sync_sai3_rx_sync: IOMUXC_GPIO_IO45_SAI_RX_SYNC_SAI3_RX_SYNC {
		pinmux = <0x443c00c4 1 0x0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_sai_tx_data_sai3_tx_data0: IOMUXC_GPIO_IO45_SAI_TX_DATA_SAI3_TX_DATA0 {
		pinmux = <0x443c00c4 7 0x0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io45_tpm_ch_tpm6_ch2: IOMUXC_GPIO_IO45_TPM_CH_TPM6_CH2 {
		pinmux = <0x443c00c4 6 0x0 0 0x443c03c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_ewm_out_b_ewm_out_b: IOMUXC_GPIO_IO46_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c00c8 7 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_gpio_io_gpio3_io14: IOMUXC_GPIO_IO46_GPIO_IO_GPIO3_IO14 {
		pinmux = <0x443c00c8 0 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_lpi2c_sda_lpi2c4_sda: IOMUXC_GPIO_IO46_LPI2C_SDA_LPI2C4_SDA {
		pinmux = <0x443c00c8 5 0x443c0738 1 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_lpspi_sout_lpspi5_sout: IOMUXC_GPIO_IO46_LPSPI_SOUT_LPSPI5_SOUT {
		pinmux = <0x443c00c8 4 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_lpuart_cts_b_lpuart9_cts_b: IOMUXC_GPIO_IO46_LPUART_CTS_B_LPUART9_CTS_B {
		pinmux = <0x443c00c8 3 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_pdm_bit_stream_pdm_bit_stream0: IOMUXC_GPIO_IO46_PDM_BIT_STREAM_PDM_BIT_STREAM0 {
		pinmux = <0x443c00c8 2 0x443c0610 1 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_sai_rx_data_sai3_rx_data0: IOMUXC_GPIO_IO46_SAI_RX_DATA_SAI3_RX_DATA0 {
		pinmux = <0x443c00c8 1 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io46_tpm_ch_tpm3_ch1: IOMUXC_GPIO_IO46_TPM_CH_TPM3_CH1 {
		pinmux = <0x443c00c8 6 0x0 0 0x443c03cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_gpio_io_gpio3_io15: IOMUXC_GPIO_IO47_GPIO_IO_GPIO3_IO15 {
		pinmux = <0x443c00cc 0 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_lpi2c_scl_lpi2c4_scl: IOMUXC_GPIO_IO47_LPI2C_SCL_LPI2C4_SCL {
		pinmux = <0x443c00cc 5 0x443c0734 1 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_lpspi_sck_lpspi5_sck: IOMUXC_GPIO_IO47_LPSPI_SCK_LPSPI5_SCK {
		pinmux = <0x443c00cc 4 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_lpuart_rts_b_lpuart9_rts_b: IOMUXC_GPIO_IO47_LPUART_RTS_B_LPUART9_RTS_B {
		pinmux = <0x443c00cc 3 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_pdm_clk_pdm_clk: IOMUXC_GPIO_IO47_PDM_CLK_PDM_CLK {
		pinmux = <0x443c00cc 2 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_sai_rx_bclk_sai3_rx_bclk: IOMUXC_GPIO_IO47_SAI_RX_BCLK_SAI3_RX_BCLK {
		pinmux = <0x443c00cc 7 0x443c0800 1 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_sai_tx_data_sai3_tx_data0: IOMUXC_GPIO_IO47_SAI_TX_DATA_SAI3_TX_DATA0 {
		pinmux = <0x443c00cc 1 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io47_tpm_ch_tpm4_ch1: IOMUXC_GPIO_IO47_TPM_CH_TPM4_CH1 {
		pinmux = <0x443c00cc 6 0x0 0 0x443c03d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_can_tx_can5_tx: IOMUXC_GPIO_IO48_CAN_TX_CAN5_TX {
		pinmux = <0x443c00d0 2 0x0 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_gpio_io_gpio3_io16: IOMUXC_GPIO_IO48_GPIO_IO_GPIO3_IO16 {
		pinmux = <0x443c00d0 0 0x0 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_lpi2c_sda_lpi2c5_sda: IOMUXC_GPIO_IO48_LPI2C_SDA_LPI2C5_SDA {
		pinmux = <0x443c00d0 6 0x443c0740 2 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_lpuart_tx_lpuart10_tx: IOMUXC_GPIO_IO48_LPUART_TX_LPUART10_TX {
		pinmux = <0x443c00d0 3 0x443c0794 1 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_sinc_emclk_sinc4_emclk2: IOMUXC_GPIO_IO48_SINC_EMCLK_SINC4_EMCLK2 {
		pinmux = <0x443c00d0 7 0x443c0834 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_tpm_ch_tpm5_ch1: IOMUXC_GPIO_IO48_TPM_CH_TPM5_CH1 {
		pinmux = <0x443c00d0 4 0x443c0840 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_tpm_extclk_tpm6_extclk: IOMUXC_GPIO_IO48_TPM_EXTCLK_TPM6_EXTCLK {
		pinmux = <0x443c00d0 5 0x443c0850 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io48_usdhc_clk_usdhc3_clk: IOMUXC_GPIO_IO48_USDHC_CLK_USDHC3_CLK {
		pinmux = <0x443c00d0 1 0x0 0 0x443c03d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_can_rx_can5_rx: IOMUXC_GPIO_IO49_CAN_RX_CAN5_RX {
		pinmux = <0x443c00d4 2 0x443c0688 1 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_gpio_io_gpio3_io17: IOMUXC_GPIO_IO49_GPIO_IO_GPIO3_IO17 {
		pinmux = <0x443c00d4 0 0x0 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_lpi2c_scl_lpi2c5_scl: IOMUXC_GPIO_IO49_LPI2C_SCL_LPI2C5_SCL {
		pinmux = <0x443c00d4 6 0x443c073c 2 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_lpuart_rx_lpuart10_rx: IOMUXC_GPIO_IO49_LPUART_RX_LPUART10_RX {
		pinmux = <0x443c00d4 3 0x443c0790 1 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_sinc_embit_sinc4_embit2: IOMUXC_GPIO_IO49_SINC_EMBIT_SINC4_EMBIT2 {
		pinmux = <0x443c00d4 7 0x443c0828 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_tpm_ch_tpm6_ch1: IOMUXC_GPIO_IO49_TPM_CH_TPM6_CH1 {
		pinmux = <0x443c00d4 4 0x443c0848 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_usdhc_cmd_usdhc3_cmd: IOMUXC_GPIO_IO49_USDHC_CMD_USDHC3_CMD {
		pinmux = <0x443c00d4 1 0x443c0858 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_xbar_xbar_inout_xbar1_xbar_inout13: IOMUXC_GPIO_IO49_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00d4 5 0x443c0890 1 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_xbar_xbar_in_xbar1_xbar_inout13: IOMUXC_GPIO_IO49_XBAR_XBAR_IN_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00d4 5 0x0 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io49_xbar_xbar_out_xbar1_xbar_inout13: IOMUXC_GPIO_IO49_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c00d4 5 0x0 0 0x443c03d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_gpio_io_gpio3_io18: IOMUXC_GPIO_IO50_GPIO_IO_GPIO3_IO18 {
		pinmux = <0x443c00d8 0 0x0 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_jtag_mux_tdo_jtag_mux_tdo: IOMUXC_GPIO_IO50_JTAG_MUX_TDO_JTAG_MUX_TDO {
		pinmux = <0x443c00d8 5 0x0 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_lpspi_pcs_lpspi6_pcs1: IOMUXC_GPIO_IO50_LPSPI_PCS_LPSPI6_PCS1 {
		pinmux = <0x443c00d8 6 0x443c0774 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_lpuart_cts_b_lpuart10_cts_b: IOMUXC_GPIO_IO50_LPUART_CTS_B_LPUART10_CTS_B {
		pinmux = <0x443c00d8 3 0x443c078c 1 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_sinc_emclk_sinc4_emclk3: IOMUXC_GPIO_IO50_SINC_EMCLK_SINC4_EMCLK3 {
		pinmux = <0x443c00d8 7 0x0 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_tpm_ch_tpm3_ch3: IOMUXC_GPIO_IO50_TPM_CH_TPM3_CH3 {
		pinmux = <0x443c00d8 4 0x443c0838 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_usdhc_data_usdhc3_data0: IOMUXC_GPIO_IO50_USDHC_DATA_USDHC3_DATA0 {
		pinmux = <0x443c00d8 1 0x443c085c 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_xbar_xbar_inout_xbar1_xbar_inout14: IOMUXC_GPIO_IO50_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00d8 2 0x443c0894 1 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_xbar_xbar_in_xbar1_xbar_inout14: IOMUXC_GPIO_IO50_XBAR_XBAR_IN_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00d8 2 0x0 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io50_xbar_xbar_out_xbar1_xbar_inout14: IOMUXC_GPIO_IO50_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c00d8 2 0x0 0 0x443c03dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_can_tx_can2_tx: IOMUXC_GPIO_IO51_CAN_TX_CAN2_TX {
		pinmux = <0x443c00dc 2 0x0 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_gpio_io_gpio3_io19: IOMUXC_GPIO_IO51_GPIO_IO_GPIO3_IO19 {
		pinmux = <0x443c00dc 0 0x0 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_jtag_mux_tck_jtag_mux_tck: IOMUXC_GPIO_IO51_JTAG_MUX_TCK_JTAG_MUX_TCK {
		pinmux = <0x443c00dc 5 0x443c0928 1 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_lpspi_pcs_lpspi7_pcs1: IOMUXC_GPIO_IO51_LPSPI_PCS_LPSPI7_PCS1 {
		pinmux = <0x443c00dc 6 0x443c0778 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_lpuart_rts_b_lpuart10_rts_b: IOMUXC_GPIO_IO51_LPUART_RTS_B_LPUART10_RTS_B {
		pinmux = <0x443c00dc 3 0x0 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_sinc_embit_sinc4_embit3: IOMUXC_GPIO_IO51_SINC_EMBIT_SINC4_EMBIT3 {
		pinmux = <0x443c00dc 7 0x0 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_tpm_ch_tpm4_ch3: IOMUXC_GPIO_IO51_TPM_CH_TPM4_CH3 {
		pinmux = <0x443c00dc 4 0x443c083c 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io51_usdhc_data_usdhc3_data1: IOMUXC_GPIO_IO51_USDHC_DATA_USDHC3_DATA1 {
		pinmux = <0x443c00dc 1 0x443c0860 0 0x443c03e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_gpio_io_gpio3_io20: IOMUXC_GPIO_IO52_GPIO_IO_GPIO3_IO20 {
		pinmux = <0x443c00e0 0 0x0 0 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_jtag_mux_tdi_jtag_mux_tdi: IOMUXC_GPIO_IO52_JTAG_MUX_TDI_JTAG_MUX_TDI {
		pinmux = <0x443c00e0 5 0x443c092c 1 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_lpspi_pcs_lpspi4_pcs2: IOMUXC_GPIO_IO52_LPSPI_PCS_LPSPI4_PCS2 {
		pinmux = <0x443c00e0 3 0x443c076c 2 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_lpspi_pcs_lpspi8_pcs1: IOMUXC_GPIO_IO52_LPSPI_PCS_LPSPI8_PCS1 {
		pinmux = <0x443c00e0 6 0x443c077c 0 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_pdm_bit_stream_pdm_bit_stream1: IOMUXC_GPIO_IO52_PDM_BIT_STREAM_PDM_BIT_STREAM1 {
		pinmux = <0x443c00e0 2 0x443c0614 2 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_sai_tx_sync_sai3_tx_sync: IOMUXC_GPIO_IO52_SAI_TX_SYNC_SAI3_TX_SYNC {
		pinmux = <0x443c00e0 7 0x443c0804 0 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_tpm_ch_tpm5_ch3: IOMUXC_GPIO_IO52_TPM_CH_TPM5_CH3 {
		pinmux = <0x443c00e0 4 0x443c0844 0 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io52_usdhc_data_usdhc3_data2: IOMUXC_GPIO_IO52_USDHC_DATA_USDHC3_DATA2 {
		pinmux = <0x443c00e0 1 0x443c0864 0 0x443c03e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_can_rx_can2_rx: IOMUXC_GPIO_IO53_CAN_RX_CAN2_RX {
		pinmux = <0x443c00e4 2 0x443c067c 2 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_gpio_io_gpio3_io21: IOMUXC_GPIO_IO53_GPIO_IO_GPIO3_IO21 {
		pinmux = <0x443c00e4 0 0x0 0 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_jtag_mux_tms_jtag_mux_tms: IOMUXC_GPIO_IO53_JTAG_MUX_TMS_JTAG_MUX_TMS {
		pinmux = <0x443c00e4 5 0x443c0930 1 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_lpspi_pcs_lpspi3_pcs1: IOMUXC_GPIO_IO53_LPSPI_PCS_LPSPI3_PCS1 {
		pinmux = <0x443c00e4 3 0x443c0768 3 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_lpspi_pcs_lpspi5_pcs1: IOMUXC_GPIO_IO53_LPSPI_PCS_LPSPI5_PCS1 {
		pinmux = <0x443c00e4 6 0x443c0770 0 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_sinc_mod_clk_sinc4_mod_clk1: IOMUXC_GPIO_IO53_SINC_MOD_CLK_SINC4_MOD_CLK1 {
		pinmux = <0x443c00e4 7 0x0 0 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_tpm_ch_tpm6_ch3: IOMUXC_GPIO_IO53_TPM_CH_TPM6_CH3 {
		pinmux = <0x443c00e4 4 0x443c084c 0 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io53_usdhc_data_usdhc3_data3: IOMUXC_GPIO_IO53_USDHC_DATA_USDHC3_DATA3 {
		pinmux = <0x443c00e4 1 0x443c0868 0 0x443c03e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_can_tx_can4_tx: IOMUXC_GPIO_IO54_CAN_TX_CAN4_TX {
		pinmux = <0x443c00e8 2 0x0 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_gpio_io_gpio3_io22: IOMUXC_GPIO_IO54_GPIO_IO_GPIO3_IO22 {
		pinmux = <0x443c00e8 0 0x0 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_lpit_trigger_lpit3_trigger2: IOMUXC_GPIO_IO54_LPIT_TRIGGER_LPIT3_TRIGGER2 {
		pinmux = <0x443c00e8 3 0x443c0764 1 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_lpspi_pcs_lpspi6_pcs1: IOMUXC_GPIO_IO54_LPSPI_PCS_LPSPI6_PCS1 {
		pinmux = <0x443c00e8 4 0x443c0774 1 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_netc_1588mux_inout4_netc_1588mux_inout4: IOMUXC_GPIO_IO54_NETC_1588MUX_INOUT4_NETC_1588MUX_INOUT4 {
		pinmux = <0x443c00e8 1 0x443c065c 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_sinc_emclk_sinc3_emclk0: IOMUXC_GPIO_IO54_SINC_EMCLK_SINC3_EMCLK0 {
		pinmux = <0x443c00e8 6 0x0 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_tpm_ch_tpm3_ch3: IOMUXC_GPIO_IO54_TPM_CH_TPM3_CH3 {
		pinmux = <0x443c00e8 5 0x443c0838 1 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_xbar_xbar_inout_xbar1_xbar_inout18: IOMUXC_GPIO_IO54_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c00e8 7 0x443c08a4 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_xbar_xbar_in_xbar1_xbar_inout18: IOMUXC_GPIO_IO54_XBAR_XBAR_IN_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c00e8 7 0x0 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io54_xbar_xbar_out_xbar1_xbar_inout18: IOMUXC_GPIO_IO54_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c00e8 7 0x0 0 0x443c03ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_can_rx_can4_rx: IOMUXC_GPIO_IO55_CAN_RX_CAN4_RX {
		pinmux = <0x443c00ec 2 0x443c0684 1 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_gpio_io_gpio3_io23: IOMUXC_GPIO_IO55_GPIO_IO_GPIO3_IO23 {
		pinmux = <0x443c00ec 0 0x0 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_lpit_trigger_lpit2_trigger2: IOMUXC_GPIO_IO55_LPIT_TRIGGER_LPIT2_TRIGGER2 {
		pinmux = <0x443c00ec 3 0x443c0760 1 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_lpspi_pcs_lpspi7_pcs1: IOMUXC_GPIO_IO55_LPSPI_PCS_LPSPI7_PCS1 {
		pinmux = <0x443c00ec 4 0x443c0778 1 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_netc_1588mux_inout5_netc_1588mux_inout5: IOMUXC_GPIO_IO55_NETC_1588MUX_INOUT5_NETC_1588MUX_INOUT5 {
		pinmux = <0x443c00ec 1 0x443c0660 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_sinc_embit_sinc3_embit0: IOMUXC_GPIO_IO55_SINC_EMBIT_SINC3_EMBIT0 {
		pinmux = <0x443c00ec 6 0x0 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_tpm_ch_tpm4_ch3: IOMUXC_GPIO_IO55_TPM_CH_TPM4_CH3 {
		pinmux = <0x443c00ec 5 0x443c083c 1 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_xbar_xbar_inout_xbar1_xbar_inout19: IOMUXC_GPIO_IO55_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c00ec 7 0x443c08a8 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_xbar_xbar_in_xbar1_xbar_inout19: IOMUXC_GPIO_IO55_XBAR_XBAR_IN_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c00ec 7 0x0 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io55_xbar_xbar_out_xbar1_xbar_inout19: IOMUXC_GPIO_IO55_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c00ec 7 0x0 0 0x443c03f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_can_tx_can5_tx: IOMUXC_GPIO_IO56_CAN_TX_CAN5_TX {
		pinmux = <0x443c00f0 2 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_gpio_io_gpio3_io24: IOMUXC_GPIO_IO56_GPIO_IO_GPIO3_IO24 {
		pinmux = <0x443c00f0 0 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_lpit_trigger_lpit3_trigger3: IOMUXC_GPIO_IO56_LPIT_TRIGGER_LPIT3_TRIGGER3 {
		pinmux = <0x443c00f0 3 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_lpspi_pcs_lpspi8_pcs1: IOMUXC_GPIO_IO56_LPSPI_PCS_LPSPI8_PCS1 {
		pinmux = <0x443c00f0 4 0x443c077c 1 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_netc_1588mux_inout6_netc_1588mux_inout6: IOMUXC_GPIO_IO56_NETC_1588MUX_INOUT6_NETC_1588MUX_INOUT6 {
		pinmux = <0x443c00f0 1 0x443c0664 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_sai_tx_sync_sai3_tx_sync: IOMUXC_GPIO_IO56_SAI_TX_SYNC_SAI3_TX_SYNC {
		pinmux = <0x443c00f0 5 0x443c0804 1 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_sinc_emclk_sinc3_emclk1: IOMUXC_GPIO_IO56_SINC_EMCLK_SINC3_EMCLK1 {
		pinmux = <0x443c00f0 6 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_xbar_xbar_inout_xbar1_xbar_inout20: IOMUXC_GPIO_IO56_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c00f0 7 0x443c08ac 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_xbar_xbar_in_xbar1_xbar_inout20: IOMUXC_GPIO_IO56_XBAR_XBAR_IN_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c00f0 7 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io56_xbar_xbar_out_xbar1_xbar_inout20: IOMUXC_GPIO_IO56_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c00f0 7 0x0 0 0x443c03f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_can_rx_can5_rx: IOMUXC_GPIO_IO57_CAN_RX_CAN5_RX {
		pinmux = <0x443c00f4 2 0x443c0688 2 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_gpio_io_gpio3_io25: IOMUXC_GPIO_IO57_GPIO_IO_GPIO3_IO25 {
		pinmux = <0x443c00f4 0 0x0 0 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_lpit_trigger_lpit2_trigger3: IOMUXC_GPIO_IO57_LPIT_TRIGGER_LPIT2_TRIGGER3 {
		pinmux = <0x443c00f4 3 0x0 0 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_lpspi_pcs_lpspi5_pcs1: IOMUXC_GPIO_IO57_LPSPI_PCS_LPSPI5_PCS1 {
		pinmux = <0x443c00f4 4 0x443c0770 1 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_netc_1588mux_inout7_netc_1588mux_inout7: IOMUXC_GPIO_IO57_NETC_1588MUX_INOUT7_NETC_1588MUX_INOUT7 {
		pinmux = <0x443c00f4 1 0x443c0668 0 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_netc_enetc_ref_clk_root_netc_enetc_ref_clk_root: IOMUXC_GPIO_IO57_NETC_ENETC_REF_CLK_ROOT_NETC_ENETC_REF_CLK_ROOT {
		pinmux = <0x443c00f4 7 0x0 0 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_sinc_embit_sinc3_embit1: IOMUXC_GPIO_IO57_SINC_EMBIT_SINC3_EMBIT1 {
		pinmux = <0x443c00f4 6 0x0 0 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_io57_tpm_ch_tpm6_ch3: IOMUXC_GPIO_IO57_TPM_CH_TPM6_CH3 {
		pinmux = <0x443c00f4 5 0x443c084c 1 0x443c03f8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_gpio_io_gpio1_io0: IOMUXC_I2C1_SCL_GPIO_IO_GPIO1_IO0 {
		pinmux = <0x443c02c0 5 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_i3c_scl_i3c1_scl: IOMUXC_I2C1_SCL_I3C_SCL_I3C1_SCL {
		pinmux = <0x443c02c0 1 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_lpi2c_scl_lpi2c1_scl: IOMUXC_I2C1_SCL_LPI2C_SCL_LPI2C1_SCL {
		pinmux = <0x443c02c0 0 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_lpuart_dcd_b_lpuart1_dcd_b: IOMUXC_I2C1_SCL_LPUART_DCD_B_LPUART1_DCD_B {
		pinmux = <0x443c02c0 2 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_sai_rx_sync_sai1_rx_sync: IOMUXC_I2C1_SCL_SAI_RX_SYNC_SAI1_RX_SYNC {
		pinmux = <0x443c02c0 4 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_scl_tpm_ch_tpm2_ch0: IOMUXC_I2C1_SCL_TPM_CH_TPM2_CH0 {
		pinmux = <0x443c02c0 3 0x0 0 0x443c05c4>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_gpio_io_gpio1_io1: IOMUXC_I2C1_SDA_GPIO_IO_GPIO1_IO1 {
		pinmux = <0x443c02c4 5 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_i3c_sda_i3c1_sda: IOMUXC_I2C1_SDA_I3C_SDA_I3C1_SDA {
		pinmux = <0x443c02c4 1 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_lpi2c_sda_lpi2c1_sda: IOMUXC_I2C1_SDA_LPI2C_SDA_LPI2C1_SDA {
		pinmux = <0x443c02c4 0 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_lpuart_rin_b_lpuart1_rin_b: IOMUXC_I2C1_SDA_LPUART_RIN_B_LPUART1_RIN_B {
		pinmux = <0x443c02c4 2 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_sai_rx_bclk_sai1_rx_bclk: IOMUXC_I2C1_SDA_SAI_RX_BCLK_SAI1_RX_BCLK {
		pinmux = <0x443c02c4 4 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c1_sda_tpm_ch_tpm2_ch1: IOMUXC_I2C1_SDA_TPM_CH_TPM2_CH1 {
		pinmux = <0x443c02c4 3 0x0 0 0x443c05c8>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_gpio_io_gpio1_io2: IOMUXC_I2C2_SCL_GPIO_IO_GPIO1_IO2 {
		pinmux = <0x443c02c8 5 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_gpt_clk_gpt1_clk: IOMUXC_I2C2_SCL_GPT_CLK_GPT1_CLK {
		pinmux = <0x443c02c8 4 0x443c060c 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_i3c_pur_b_i3c1_pur_b: IOMUXC_I2C2_SCL_I3C_PUR_B_I3C1_PUR_B {
		pinmux = <0x443c02c8 6 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_i3c_pur_i3c1_pur: IOMUXC_I2C2_SCL_I3C_PUR_I3C1_PUR {
		pinmux = <0x443c02c8 1 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_lpi2c_scl_lpi2c2_scl: IOMUXC_I2C2_SCL_LPI2C_SCL_LPI2C2_SCL {
		pinmux = <0x443c02c8 0 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_lpit_trigger_lpit1_trigger0: IOMUXC_I2C2_SCL_LPIT_TRIGGER_LPIT1_TRIGGER0 {
		pinmux = <0x443c02c8 7 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_lpuart_dcd_b_lpuart2_dcd_b: IOMUXC_I2C2_SCL_LPUART_DCD_B_LPUART2_DCD_B {
		pinmux = <0x443c02c8 2 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_scl_tpm_ch_tpm2_ch2: IOMUXC_I2C2_SCL_TPM_CH_TPM2_CH2 {
		pinmux = <0x443c02c8 3 0x0 0 0x443c05cc>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_ewm_out_b_ewm_out_b: IOMUXC_I2C2_SDA_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c02cc 6 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_gpio_io_gpio1_io3: IOMUXC_I2C2_SDA_GPIO_IO_GPIO1_IO3 {
		pinmux = <0x443c02cc 5 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_lpi2c_hreq_lpi2c1_hreq: IOMUXC_I2C2_SDA_LPI2C_HREQ_LPI2C1_HREQ {
		pinmux = <0x443c02cc 1 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_lpi2c_sda_lpi2c2_sda: IOMUXC_I2C2_SDA_LPI2C_SDA_LPI2C2_SDA {
		pinmux = <0x443c02cc 0 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_lpit_trigger_lpit1_trigger1: IOMUXC_I2C2_SDA_LPIT_TRIGGER_LPIT1_TRIGGER1 {
		pinmux = <0x443c02cc 7 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_lpuart_rin_b_lpuart2_rin_b: IOMUXC_I2C2_SDA_LPUART_RIN_B_LPUART2_RIN_B {
		pinmux = <0x443c02cc 2 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_sai_mclk_sai1_mclk: IOMUXC_I2C2_SDA_SAI_MCLK_SAI1_MCLK {
		pinmux = <0x443c02cc 4 0x443c0620 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_i2c2_sda_tpm_ch_tpm2_ch3: IOMUXC_I2C2_SDA_TPM_CH_TPM2_CH3 {
		pinmux = <0x443c02cc 3 0x0 0 0x443c05d0>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_can_rx_can1_rx: IOMUXC_PDM_BIT_STREAM0_CAN_RX_CAN1_RX {
		pinmux = <0x443c02e4 6 0x443c0608 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_gpio_io_gpio1_io9: IOMUXC_PDM_BIT_STREAM0_GPIO_IO_GPIO1_IO9 {
		pinmux = <0x443c02e4 5 0x0 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_lpspi_pcs_lpspi1_pcs1: IOMUXC_PDM_BIT_STREAM0_LPSPI_PCS_LPSPI1_PCS1 {
		pinmux = <0x443c02e4 2 0x0 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_lptmr_alt_lptmr1_alt1: IOMUXC_PDM_BIT_STREAM0_LPTMR_ALT_LPTMR1_ALT1 {
		pinmux = <0x443c02e4 4 0x0 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_mqs_right_mqs1_right: IOMUXC_PDM_BIT_STREAM0_MQS_RIGHT_MQS1_RIGHT {
		pinmux = <0x443c02e4 1 0x0 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_pdm_bit_stream_pdm_bit_stream0: IOMUXC_PDM_BIT_STREAM0_PDM_BIT_STREAM_PDM_BIT_STREAM0 {
		pinmux = <0x443c02e4 0 0x443c0610 2 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream0_tpm_extclk_tpm1_extclk: IOMUXC_PDM_BIT_STREAM0_TPM_EXTCLK_TPM1_EXTCLK {
		pinmux = <0x443c02e4 3 0x0 0 0x443c05e8>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_ext_clk_ext_clk1: IOMUXC_PDM_BIT_STREAM1_EXT_CLK_EXT_CLK1 {
		pinmux = <0x443c02e8 6 0x443c0624 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_gpio_io_gpio1_io10: IOMUXC_PDM_BIT_STREAM1_GPIO_IO_GPIO1_IO10 {
		pinmux = <0x443c02e8 5 0x0 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_lpspi_pcs_lpspi2_pcs1: IOMUXC_PDM_BIT_STREAM1_LPSPI_PCS_LPSPI2_PCS1 {
		pinmux = <0x443c02e8 2 0x0 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_lptmr_alt_lptmr1_alt2: IOMUXC_PDM_BIT_STREAM1_LPTMR_ALT_LPTMR1_ALT2 {
		pinmux = <0x443c02e8 4 0x0 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_nmi_glue_nmi_nmi_glue_nmi: IOMUXC_PDM_BIT_STREAM1_NMI_GLUE_NMI_NMI_GLUE_NMI {
		pinmux = <0x443c02e8 1 0x0 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_pdm_bit_stream_pdm_bit_stream1: IOMUXC_PDM_BIT_STREAM1_PDM_BIT_STREAM_PDM_BIT_STREAM1 {
		pinmux = <0x443c02e8 0 0x443c0614 3 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_bit_stream1_tpm_extclk_tpm2_extclk: IOMUXC_PDM_BIT_STREAM1_TPM_EXTCLK_TPM2_EXTCLK {
		pinmux = <0x443c02e8 3 0x0 0 0x443c05ec>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_can_tx_can1_tx: IOMUXC_PDM_CLK_CAN_TX_CAN1_TX {
		pinmux = <0x443c02e0 6 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_ewm_out_b_ewm_out_b: IOMUXC_PDM_CLK_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c02e0 7 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_gpio_io_gpio1_io8: IOMUXC_PDM_CLK_GPIO_IO_GPIO1_IO8 {
		pinmux = <0x443c02e0 5 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_lptmr_alt_lptmr1_alt0: IOMUXC_PDM_CLK_LPTMR_ALT_LPTMR1_ALT0 {
		pinmux = <0x443c02e0 4 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_mqs_left_mqs1_left: IOMUXC_PDM_CLK_MQS_LEFT_MQS1_LEFT {
		pinmux = <0x443c02e0 1 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_pdm_clk_pdm_clk_pdm_clk: IOMUXC_PDM_CLK_PDM_CLK_PDM_CLK {
		pinmux = <0x443c02e0 0 0x0 0 0x443c05e4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_gpio_io_gpio1_io14: IOMUXC_SAI1_RXD0_GPIO_IO_GPIO1_IO14 {
		pinmux = <0x443c02f8 5 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_lpit_trigger_lpit1_trigger3: IOMUXC_SAI1_RXD0_LPIT_TRIGGER_LPIT1_TRIGGER3 {
		pinmux = <0x443c02f8 7 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_lpspi_sout_lpspi1_sout: IOMUXC_SAI1_RXD0_LPSPI_SOUT_LPSPI1_SOUT {
		pinmux = <0x443c02f8 2 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_lpuart_dsr_b_lpuart2_dsr_b: IOMUXC_SAI1_RXD0_LPUART_DSR_B_LPUART2_DSR_B {
		pinmux = <0x443c02f8 3 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_mqs_right_mqs1_right: IOMUXC_SAI1_RXD0_MQS_RIGHT_MQS1_RIGHT {
		pinmux = <0x443c02f8 4 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_sai_mclk_sai1_mclk: IOMUXC_SAI1_RXD0_SAI_MCLK_SAI1_MCLK {
		pinmux = <0x443c02f8 1 0x443c0620 2 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_rxd0_sai_rx_data_sai1_rx_data0: IOMUXC_SAI1_RXD0_SAI_RX_DATA_SAI1_RX_DATA0 {
		pinmux = <0x443c02f8 0 0x0 0 0x443c05fc>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_can_rx_can1_rx: IOMUXC_SAI1_TXC_CAN_RX_CAN1_RX {
		pinmux = <0x443c02f0 4 0x443c0608 1 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_gpio_io_gpio1_io12: IOMUXC_SAI1_TXC_GPIO_IO_GPIO1_IO12 {
		pinmux = <0x443c02f0 5 0x0 0 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_lpspi_sin_lpspi1_sin: IOMUXC_SAI1_TXC_LPSPI_SIN_LPSPI1_SIN {
		pinmux = <0x443c02f0 2 0x0 0 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_lpuart_cts_b_lpuart2_cts_b: IOMUXC_SAI1_TXC_LPUART_CTS_B_LPUART2_CTS_B {
		pinmux = <0x443c02f0 1 0x0 0 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_lpuart_dsr_b_lpuart1_dsr_b: IOMUXC_SAI1_TXC_LPUART_DSR_B_LPUART1_DSR_B {
		pinmux = <0x443c02f0 3 0x0 0 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txc_sai_tx_bclk_sai1_tx_bclk: IOMUXC_SAI1_TXC_SAI_TX_BCLK_SAI1_TX_BCLK {
		pinmux = <0x443c02f0 0 0x0 0 0x443c05f4>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_can_tx_can1_tx: IOMUXC_SAI1_TXD0_CAN_TX_CAN1_TX {
		pinmux = <0x443c02f4 4 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_gpio_io_gpio1_io13: IOMUXC_SAI1_TXD0_GPIO_IO_GPIO1_IO13 {
		pinmux = <0x443c02f4 5 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_lpspi_sck_lpspi1_sck: IOMUXC_SAI1_TXD0_LPSPI_SCK_LPSPI1_SCK {
		pinmux = <0x443c02f4 2 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_lpuart_dtr_b_lpuart1_dtr_b: IOMUXC_SAI1_TXD0_LPUART_DTR_B_LPUART1_DTR_B {
		pinmux = <0x443c02f4 3 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_lpuart_rts_b_lpuart2_rts_b: IOMUXC_SAI1_TXD0_LPUART_RTS_B_LPUART2_RTS_B {
		pinmux = <0x443c02f4 1 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txd0_sai_tx_data_sai1_tx_data0: IOMUXC_SAI1_TXD0_SAI_TX_DATA_SAI1_TX_DATA0 {
		pinmux = <0x443c02f4 0 0x0 0 0x443c05f8>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_ewm_out_b_ewm_out_b: IOMUXC_SAI1_TXFS_EWM_OUT_B_EWM_OUT_B {
		pinmux = <0x443c02ec 6 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_gpio_io_gpio1_io11: IOMUXC_SAI1_TXFS_GPIO_IO_GPIO1_IO11 {
		pinmux = <0x443c02ec 5 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_lpspi_pcs_lpspi1_pcs0: IOMUXC_SAI1_TXFS_LPSPI_PCS_LPSPI1_PCS0 {
		pinmux = <0x443c02ec 2 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_lpuart_dtr_b_lpuart2_dtr_b: IOMUXC_SAI1_TXFS_LPUART_DTR_B_LPUART2_DTR_B {
		pinmux = <0x443c02ec 3 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_mqs_left_mqs1_left: IOMUXC_SAI1_TXFS_MQS_LEFT_MQS1_LEFT {
		pinmux = <0x443c02ec 4 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_sai_tx_data_sai1_tx_data1: IOMUXC_SAI1_TXFS_SAI_TX_DATA_SAI1_TX_DATA1 {
		pinmux = <0x443c02ec 1 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sai1_txfs_sai_tx_sync_sai1_tx_sync: IOMUXC_SAI1_TXFS_SAI_TX_SYNC_SAI1_TX_SYNC {
		pinmux = <0x443c02ec 0 0x0 0 0x443c05f0>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_can_tx_can4_tx: IOMUXC_SD1_CLK_CAN_TX_CAN4_TX {
		pinmux = <0x443c0230 2 0x0 0 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_flexio_2_4_mux1_flexio0_flexio_2_4_mux1_flexio0: IOMUXC_SD1_CLK_FLEXIO_2_4_MUX1_FLEXIO0_FLEXIO_2_4_MUX1_FLEXIO0 {
		pinmux = <0x443c0230 4 0x0 0 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_flexpwm_pwmx_flexpwm3_pwmx0: IOMUXC_SD1_CLK_FLEXPWM_PWMX_FLEXPWM3_PWMX0 {
		pinmux = <0x443c0230 6 0x443c06c8 2 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_gpio_io_gpio4_io8: IOMUXC_SD1_CLK_GPIO_IO_GPIO4_IO8 {
		pinmux = <0x443c0230 5 0x0 0 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_netc_1588mux_inout0_netc_1588mux_inout0: IOMUXC_SD1_CLK_NETC_1588MUX_INOUT0_NETC_1588MUX_INOUT0 {
		pinmux = <0x443c0230 3 0x443c064c 1 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_sai_tx_bclk_sai4_tx_bclk: IOMUXC_SD1_CLK_SAI_TX_BCLK_SAI4_TX_BCLK {
		pinmux = <0x443c0230 1 0x443c0818 1 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_sinc_emclk_sinc1_emclk0: IOMUXC_SD1_CLK_SINC_EMCLK_SINC1_EMCLK0 {
		pinmux = <0x443c0230 7 0x0 0 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_clk_usdhc_clk_usdhc1_clk: IOMUXC_SD1_CLK_USDHC_CLK_USDHC1_CLK {
		pinmux = <0x443c0230 0 0x0 0 0x443c0534>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_can_rx_can4_rx: IOMUXC_SD1_CMD_CAN_RX_CAN4_RX {
		pinmux = <0x443c0234 2 0x443c0684 2 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_flexio_2_4_mux1_flexio1_flexio_2_4_mux1_flexio1: IOMUXC_SD1_CMD_FLEXIO_2_4_MUX1_FLEXIO1_FLEXIO_2_4_MUX1_FLEXIO1 {
		pinmux = <0x443c0234 4 0x0 0 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_flexpwm_pwmx_flexpwm3_pwmx1: IOMUXC_SD1_CMD_FLEXPWM_PWMX_FLEXPWM3_PWMX1 {
		pinmux = <0x443c0234 6 0x443c06cc 2 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_gpio_io_gpio4_io9: IOMUXC_SD1_CMD_GPIO_IO_GPIO4_IO9 {
		pinmux = <0x443c0234 5 0x0 0 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_netc_1588mux_inout1_netc_1588mux_inout1: IOMUXC_SD1_CMD_NETC_1588MUX_INOUT1_NETC_1588MUX_INOUT1 {
		pinmux = <0x443c0234 3 0x443c0650 1 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_sai_rx_bclk_sai4_rx_bclk: IOMUXC_SD1_CMD_SAI_RX_BCLK_SAI4_RX_BCLK {
		pinmux = <0x443c0234 1 0x443c080c 1 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_sinc_embit_sinc1_embit0: IOMUXC_SD1_CMD_SINC_EMBIT_SINC1_EMBIT0 {
		pinmux = <0x443c0234 7 0x0 0 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_cmd_usdhc_cmd_usdhc1_cmd: IOMUXC_SD1_CMD_USDHC_CMD_USDHC1_CMD {
		pinmux = <0x443c0234 0 0x0 0 0x443c0538>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_can_tx_can5_tx: IOMUXC_SD1_DATA0_CAN_TX_CAN5_TX {
		pinmux = <0x443c0238 2 0x0 0 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_flexio_2_4_mux1_flexio2_flexio_2_4_mux1_flexio2: IOMUXC_SD1_DATA0_FLEXIO_2_4_MUX1_FLEXIO2_FLEXIO_2_4_MUX1_FLEXIO2 {
		pinmux = <0x443c0238 4 0x0 0 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_flexpwm_pwmx_flexpwm3_pwmx2: IOMUXC_SD1_DATA0_FLEXPWM_PWMX_FLEXPWM3_PWMX2 {
		pinmux = <0x443c0238 6 0x443c06d0 1 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_gpio_io_gpio4_io10: IOMUXC_SD1_DATA0_GPIO_IO_GPIO4_IO10 {
		pinmux = <0x443c0238 5 0x0 0 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_netc_1588mux_inout2_netc_1588mux_inout2: IOMUXC_SD1_DATA0_NETC_1588MUX_INOUT2_NETC_1588MUX_INOUT2 {
		pinmux = <0x443c0238 3 0x443c0654 1 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_sai_rx_sync_sai4_rx_sync: IOMUXC_SD1_DATA0_SAI_RX_SYNC_SAI4_RX_SYNC {
		pinmux = <0x443c0238 1 0x443c0814 1 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_sinc_emclk_sinc1_emclk1: IOMUXC_SD1_DATA0_SINC_EMCLK_SINC1_EMCLK1 {
		pinmux = <0x443c0238 7 0x0 0 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data0_usdhc_data_usdhc1_data0: IOMUXC_SD1_DATA0_USDHC_DATA_USDHC1_DATA0 {
		pinmux = <0x443c0238 0 0x0 0 0x443c053c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_can_rx_can5_rx: IOMUXC_SD1_DATA1_CAN_RX_CAN5_RX {
		pinmux = <0x443c023c 2 0x443c0688 3 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_flexio_2_4_mux1_flexio3_flexio_2_4_mux1_flexio3: IOMUXC_SD1_DATA1_FLEXIO_2_4_MUX1_FLEXIO3_FLEXIO_2_4_MUX1_FLEXIO3 {
		pinmux = <0x443c023c 4 0x0 0 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_flexpwm_pwma_flexpwm3_pwma3: IOMUXC_SD1_DATA1_FLEXPWM_PWMA_FLEXPWM3_PWMA3 {
		pinmux = <0x443c023c 6 0x443c06b4 1 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_gpio_io_gpio4_io11: IOMUXC_SD1_DATA1_GPIO_IO_GPIO4_IO11 {
		pinmux = <0x443c023c 5 0x0 0 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_netc_1588mux_inout3_netc_1588mux_inout3: IOMUXC_SD1_DATA1_NETC_1588MUX_INOUT3_NETC_1588MUX_INOUT3 {
		pinmux = <0x443c023c 3 0x443c0658 1 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_sai_tx_sync_sai4_tx_sync: IOMUXC_SD1_DATA1_SAI_TX_SYNC_SAI4_TX_SYNC {
		pinmux = <0x443c023c 1 0x443c081c 1 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_sinc_embit_sinc1_embit1: IOMUXC_SD1_DATA1_SINC_EMBIT_SINC1_EMBIT1 {
		pinmux = <0x443c023c 7 0x0 0 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data1_usdhc_data_usdhc1_data1: IOMUXC_SD1_DATA1_USDHC_DATA_USDHC1_DATA1 {
		pinmux = <0x443c023c 0 0x0 0 0x443c0540>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_flexio_2_4_mux1_flexio4_flexio_2_4_mux1_flexio4: IOMUXC_SD1_DATA2_FLEXIO_2_4_MUX1_FLEXIO4_FLEXIO_2_4_MUX1_FLEXIO4 {
		pinmux = <0x443c0240 4 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_flexpwm_pwmb_flexpwm3_pwmb3: IOMUXC_SD1_DATA2_FLEXPWM_PWMB_FLEXPWM3_PWMB3 {
		pinmux = <0x443c0240 6 0x443c06c4 1 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_gpio_io_gpio4_io12: IOMUXC_SD1_DATA2_GPIO_IO_GPIO4_IO12 {
		pinmux = <0x443c0240 5 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_netc_1588mux_inout4_netc_1588mux_inout4: IOMUXC_SD1_DATA2_NETC_1588MUX_INOUT4_NETC_1588MUX_INOUT4 {
		pinmux = <0x443c0240 3 0x443c065c 1 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_pmic_ready_pmic_ready: IOMUXC_SD1_DATA2_PMIC_READY_PMIC_READY {
		pinmux = <0x443c0240 2 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_sai_tx_data_sai4_tx_data0: IOMUXC_SD1_DATA2_SAI_TX_DATA_SAI4_TX_DATA0 {
		pinmux = <0x443c0240 1 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_sinc_emclk_sinc1_emclk2: IOMUXC_SD1_DATA2_SINC_EMCLK_SINC1_EMCLK2 {
		pinmux = <0x443c0240 7 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data2_usdhc_data_usdhc1_data2: IOMUXC_SD1_DATA2_USDHC_DATA_USDHC1_DATA2 {
		pinmux = <0x443c0240 0 0x0 0 0x443c0544>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_flexio_2_4_mux1_flexio5_flexio_2_4_mux1_flexio5: IOMUXC_SD1_DATA3_FLEXIO_2_4_MUX1_FLEXIO5_FLEXIO_2_4_MUX1_FLEXIO5 {
		pinmux = <0x443c0244 4 0x0 0 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_flexpwm_pwma_flexpwm3_pwma2: IOMUXC_SD1_DATA3_FLEXPWM_PWMA_FLEXPWM3_PWMA2 {
		pinmux = <0x443c0244 6 0x443c06b0 1 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_gpio_io_gpio4_io13: IOMUXC_SD1_DATA3_GPIO_IO_GPIO4_IO13 {
		pinmux = <0x443c0244 5 0x0 0 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_netc_1588mux_inout5_netc_1588mux_inout5: IOMUXC_SD1_DATA3_NETC_1588MUX_INOUT5_NETC_1588MUX_INOUT5 {
		pinmux = <0x443c0244 3 0x443c0660 1 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_sai_rx_data_sai4_rx_data0: IOMUXC_SD1_DATA3_SAI_RX_DATA_SAI4_RX_DATA0 {
		pinmux = <0x443c0244 1 0x443c0810 1 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_sinc_embit_sinc1_embit2: IOMUXC_SD1_DATA3_SINC_EMBIT_SINC1_EMBIT2 {
		pinmux = <0x443c0244 7 0x0 0 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data3_usdhc_data_usdhc1_data3: IOMUXC_SD1_DATA3_USDHC_DATA_USDHC1_DATA3 {
		pinmux = <0x443c0244 0 0x0 0 0x443c0548>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_flexio_2_4_mux1_flexio6_flexio_2_4_mux1_flexio6: IOMUXC_SD1_DATA4_FLEXIO_2_4_MUX1_FLEXIO6_FLEXIO_2_4_MUX1_FLEXIO6 {
		pinmux = <0x443c0248 4 0x0 0 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_flexpwm_pwmb_flexpwm3_pwmb2: IOMUXC_SD1_DATA4_FLEXPWM_PWMB_FLEXPWM3_PWMB2 {
		pinmux = <0x443c0248 6 0x443c06c0 1 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_gpio_io_gpio4_io14: IOMUXC_SD1_DATA4_GPIO_IO_GPIO4_IO14 {
		pinmux = <0x443c0248 5 0x0 0 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_netc_1588mux_inout6_netc_1588mux_inout6: IOMUXC_SD1_DATA4_NETC_1588MUX_INOUT6_NETC_1588MUX_INOUT6 {
		pinmux = <0x443c0248 3 0x443c0664 1 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_sai_rx_data_sai2_rx_data0: IOMUXC_SD1_DATA4_SAI_RX_DATA_SAI2_RX_DATA0 {
		pinmux = <0x443c0248 1 0x443c07f0 2 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_sinc_emclk_sinc1_emclk3: IOMUXC_SD1_DATA4_SINC_EMCLK_SINC1_EMCLK3 {
		pinmux = <0x443c0248 7 0x0 0 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data4_usdhc_data_usdhc1_data4: IOMUXC_SD1_DATA4_USDHC_DATA_USDHC1_DATA4 {
		pinmux = <0x443c0248 0 0x0 0 0x443c054c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_flexio_2_4_mux1_flexio7_flexio_2_4_mux1_flexio7: IOMUXC_SD1_DATA5_FLEXIO_2_4_MUX1_FLEXIO7_FLEXIO_2_4_MUX1_FLEXIO7 {
		pinmux = <0x443c024c 4 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_flexpwm_pwma_flexpwm3_pwma1: IOMUXC_SD1_DATA5_FLEXPWM_PWMA_FLEXPWM3_PWMA1 {
		pinmux = <0x443c024c 6 0x443c06ac 1 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_gpio_io_gpio4_io15: IOMUXC_SD1_DATA5_GPIO_IO_GPIO4_IO15 {
		pinmux = <0x443c024c 5 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_netc_1588mux_inout7_netc_1588mux_inout7: IOMUXC_SD1_DATA5_NETC_1588MUX_INOUT7_NETC_1588MUX_INOUT7 {
		pinmux = <0x443c024c 3 0x443c0668 1 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_sai_tx_data_sai2_tx_data0: IOMUXC_SD1_DATA5_SAI_TX_DATA_SAI2_TX_DATA0 {
		pinmux = <0x443c024c 1 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_sinc_embit_sinc1_embit3: IOMUXC_SD1_DATA5_SINC_EMBIT_SINC1_EMBIT3 {
		pinmux = <0x443c024c 7 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_usdhc_data_usdhc1_data5: IOMUXC_SD1_DATA5_USDHC_DATA_USDHC1_DATA5 {
		pinmux = <0x443c024c 0 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data5_usdhc_reset_b_usdhc1_reset_b: IOMUXC_SD1_DATA5_USDHC_RESET_B_USDHC1_RESET_B {
		pinmux = <0x443c024c 2 0x0 0 0x443c0550>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_flexio_2_4_mux1_flexio8_flexio_2_4_mux1_flexio8: IOMUXC_SD1_DATA6_FLEXIO_2_4_MUX1_FLEXIO8_FLEXIO_2_4_MUX1_FLEXIO8 {
		pinmux = <0x443c0250 4 0x0 0 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_flexpwm_pwmb_flexpwm3_pwmb1: IOMUXC_SD1_DATA6_FLEXPWM_PWMB_FLEXPWM3_PWMB1 {
		pinmux = <0x443c0250 6 0x443c06bc 1 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_gpio_io_gpio4_io16: IOMUXC_SD1_DATA6_GPIO_IO_GPIO4_IO16 {
		pinmux = <0x443c0250 5 0x0 0 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_netc_1588mux_inout8_netc_1588mux_inout8: IOMUXC_SD1_DATA6_NETC_1588MUX_INOUT8_NETC_1588MUX_INOUT8 {
		pinmux = <0x443c0250 3 0x443c066c 1 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_sai_tx_bclk_sai2_tx_bclk: IOMUXC_SD1_DATA6_SAI_TX_BCLK_SAI2_TX_BCLK {
		pinmux = <0x443c0250 1 0x443c07f8 2 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_sinc_mod_clk_sinc1_mod_clk0: IOMUXC_SD1_DATA6_SINC_MOD_CLK_SINC1_MOD_CLK0 {
		pinmux = <0x443c0250 7 0x0 0 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_usdhc_cd_b_usdhc1_cd_b: IOMUXC_SD1_DATA6_USDHC_CD_B_USDHC1_CD_B {
		pinmux = <0x443c0250 2 0x0 0 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data6_usdhc_data_usdhc1_data6: IOMUXC_SD1_DATA6_USDHC_DATA_USDHC1_DATA6 {
		pinmux = <0x443c0250 0 0x0 0 0x443c0554>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_flexio_2_4_mux1_flexio9_flexio_2_4_mux1_flexio9: IOMUXC_SD1_DATA7_FLEXIO_2_4_MUX1_FLEXIO9_FLEXIO_2_4_MUX1_FLEXIO9 {
		pinmux = <0x443c0254 4 0x0 0 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_flexpwm_pwma_flexpwm3_pwma0: IOMUXC_SD1_DATA7_FLEXPWM_PWMA_FLEXPWM3_PWMA0 {
		pinmux = <0x443c0254 6 0x443c06a8 1 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_gpio_io_gpio4_io17: IOMUXC_SD1_DATA7_GPIO_IO_GPIO4_IO17 {
		pinmux = <0x443c0254 5 0x0 0 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_netc_1588mux_inout9_netc_1588mux_inout9: IOMUXC_SD1_DATA7_NETC_1588MUX_INOUT9_NETC_1588MUX_INOUT9 {
		pinmux = <0x443c0254 3 0x443c0670 1 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_sai_rx_sync_sai2_rx_sync: IOMUXC_SD1_DATA7_SAI_RX_SYNC_SAI2_RX_SYNC {
		pinmux = <0x443c0254 1 0x443c07f4 2 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_sinc_mod_clk_sinc1_mod_clk1: IOMUXC_SD1_DATA7_SINC_MOD_CLK_SINC1_MOD_CLK1 {
		pinmux = <0x443c0254 7 0x0 0 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_usdhc_data_usdhc1_data7: IOMUXC_SD1_DATA7_USDHC_DATA_USDHC1_DATA7 {
		pinmux = <0x443c0254 0 0x0 0 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_data7_usdhc_wp_usdhc1_wp: IOMUXC_SD1_DATA7_USDHC_WP_USDHC1_WP {
		pinmux = <0x443c0254 2 0x0 0 0x443c0558>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_flexio_2_4_mux1_flexio10_flexio_2_4_mux1_flexio10: IOMUXC_SD1_STROBE_FLEXIO_2_4_MUX1_FLEXIO10_FLEXIO_2_4_MUX1_FLEXIO10 {
		pinmux = <0x443c0258 4 0x0 0 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_flexpwm_pwmb_flexpwm3_pwmb0: IOMUXC_SD1_STROBE_FLEXPWM_PWMB_FLEXPWM3_PWMB0 {
		pinmux = <0x443c0258 6 0x443c06b8 1 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_gpio_io_gpio4_io18: IOMUXC_SD1_STROBE_GPIO_IO_GPIO4_IO18 {
		pinmux = <0x443c0258 5 0x0 0 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_netc_1588mux_inout10_netc_1588mux_inout10: IOMUXC_SD1_STROBE_NETC_1588MUX_INOUT10_NETC_1588MUX_INOUT10 {
		pinmux = <0x443c0258 3 0x443c0674 1 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_sai_tx_sync_sai2_tx_sync: IOMUXC_SD1_STROBE_SAI_TX_SYNC_SAI2_TX_SYNC {
		pinmux = <0x443c0258 1 0x443c07fc 2 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_sinc_mod_clk_sinc1_mod_clk2: IOMUXC_SD1_STROBE_SINC_MOD_CLK_SINC1_MOD_CLK2 {
		pinmux = <0x443c0258 7 0x0 0 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd1_strobe_usdhc_strobe_usdhc1_strobe: IOMUXC_SD1_STROBE_USDHC_STROBE_USDHC1_STROBE {
		pinmux = <0x443c0258 0 0x0 0 0x443c055c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_flexio_2_4_mux2_flexio0_flexio_2_4_mux2_flexio0: IOMUXC_SD2_CD_B_FLEXIO_2_4_MUX2_FLEXIO0_FLEXIO_2_4_MUX2_FLEXIO0 {
		pinmux = <0x443c0290 4 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_gpio_io_gpio4_io20: IOMUXC_SD2_CD_B_GPIO_IO_GPIO4_IO20 {
		pinmux = <0x443c0290 5 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_i3c_scl_i3c2_scl: IOMUXC_SD2_CD_B_I3C_SCL_I3C2_SCL {
		pinmux = <0x443c0290 2 0x443c0720 3 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_netc_1588mux_inout9_netc_1588mux_inout9: IOMUXC_SD2_CD_B_NETC_1588MUX_INOUT9_NETC_1588MUX_INOUT9 {
		pinmux = <0x443c0290 3 0x443c0670 2 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_netc_enetc_eth_rx_ctl_netc_enetc0_eth4_rx_ctl: IOMUXC_SD2_CD_B_NETC_ENETC_ETH_RX_CTL_NETC_ENETC0_ETH4_RX_CTL {
		pinmux = <0x443c0290 1 0x443c0634 1 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_sinc_emclk_sinc2_emclk0: IOMUXC_SD2_CD_B_SINC_EMCLK_SINC2_EMCLK0 {
		pinmux = <0x443c0290 7 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_usdhc_cd_b_usdhc2_cd_b: IOMUXC_SD2_CD_B_USDHC_CD_B_USDHC2_CD_B {
		pinmux = <0x443c0290 0 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_xbar_xbar_inout_xbar1_xbar_inout13: IOMUXC_SD2_CD_B_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c0290 6 0x443c0890 2 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_xbar_xbar_in_xbar1_xbar_inout13: IOMUXC_SD2_CD_B_XBAR_XBAR_IN_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c0290 6 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cd_b_xbar_xbar_out_xbar1_xbar_inout13: IOMUXC_SD2_CD_B_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT13 {
		pinmux = <0x443c0290 6 0x0 0 0x443c0594>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_flexio_2_4_mux2_flexio1_flexio_2_4_mux2_flexio1: IOMUXC_SD2_CLK_FLEXIO_2_4_MUX2_FLEXIO1_FLEXIO_2_4_MUX2_FLEXIO1 {
		pinmux = <0x443c0294 4 0x0 0 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_gpio_io_gpio4_io21: IOMUXC_SD2_CLK_GPIO_IO_GPIO4_IO21 {
		pinmux = <0x443c0294 5 0x0 0 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_i3c_sda_i3c2_sda: IOMUXC_SD2_CLK_I3C_SDA_I3C2_SDA {
		pinmux = <0x443c0294 2 0x443c0724 3 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_netc_1588mux_inout8_netc_1588mux_inout8: IOMUXC_SD2_CLK_NETC_1588MUX_INOUT8_NETC_1588MUX_INOUT8 {
		pinmux = <0x443c0294 3 0x443c066c 2 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_netc_enetc_eth_tx_clk_netc_enetc0_eth4_tx_clk: IOMUXC_SD2_CLK_NETC_ENETC_ETH_TX_CLK_NETC_ENETC0_ETH4_TX_CLK {
		pinmux = <0x443c0294 1 0x443c0648 1 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_observe_observe0: IOMUXC_SD2_CLK_OBSERVE_OBSERVE0 {
		pinmux = <0x443c0294 6 0x0 0 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_sinc_embit_sinc2_embit0: IOMUXC_SD2_CLK_SINC_EMBIT_SINC2_EMBIT0 {
		pinmux = <0x443c0294 7 0x0 0 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_clk_usdhc_clk_usdhc2_clk: IOMUXC_SD2_CLK_USDHC_CLK_USDHC2_CLK {
		pinmux = <0x443c0294 0 0x0 0 0x443c0598>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_flexio_2_4_mux2_flexio2_flexio_2_4_mux2_flexio2: IOMUXC_SD2_CMD_FLEXIO_2_4_MUX2_FLEXIO2_FLEXIO_2_4_MUX2_FLEXIO2 {
		pinmux = <0x443c0298 4 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_gpio_io_gpio4_io22: IOMUXC_SD2_CMD_GPIO_IO_GPIO4_IO22 {
		pinmux = <0x443c0298 5 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_i3c_pur_b_i3c2_pur_b: IOMUXC_SD2_CMD_I3C_PUR_B_I3C2_PUR_B {
		pinmux = <0x443c0298 3 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_i3c_pur_i3c2_pur: IOMUXC_SD2_CMD_I3C_PUR_I3C2_PUR {
		pinmux = <0x443c0298 2 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_netc_enetc_eth_tx_ctl_netc_enetc0_eth4_tx_ctl: IOMUXC_SD2_CMD_NETC_ENETC_ETH_TX_CTL_NETC_ENETC0_ETH4_TX_CTL {
		pinmux = <0x443c0298 1 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_observe_observe1: IOMUXC_SD2_CMD_OBSERVE_OBSERVE1 {
		pinmux = <0x443c0298 6 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_sinc_emclk_sinc2_emclk1: IOMUXC_SD2_CMD_SINC_EMCLK_SINC2_EMCLK1 {
		pinmux = <0x443c0298 7 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_cmd_usdhc_cmd_usdhc2_cmd: IOMUXC_SD2_CMD_USDHC_CMD_USDHC2_CMD {
		pinmux = <0x443c0298 0 0x0 0 0x443c059c>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_can_tx_can2_tx: IOMUXC_SD2_DATA0_CAN_TX_CAN2_TX {
		pinmux = <0x443c029c 2 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_flexio_2_4_mux2_flexio3_flexio_2_4_mux2_flexio3: IOMUXC_SD2_DATA0_FLEXIO_2_4_MUX2_FLEXIO3_FLEXIO_2_4_MUX2_FLEXIO3 {
		pinmux = <0x443c029c 4 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_gpio_io_gpio4_io23: IOMUXC_SD2_DATA0_GPIO_IO_GPIO4_IO23 {
		pinmux = <0x443c029c 5 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_netc_1588mux_inout7_netc_1588mux_inout7: IOMUXC_SD2_DATA0_NETC_1588MUX_INOUT7_NETC_1588MUX_INOUT7 {
		pinmux = <0x443c029c 3 0x443c0668 2 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_netc_enetc_eth_txd_netc_enetc0_eth4_txd0: IOMUXC_SD2_DATA0_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD0 {
		pinmux = <0x443c029c 1 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_observe_observe2: IOMUXC_SD2_DATA0_OBSERVE_OBSERVE2 {
		pinmux = <0x443c029c 6 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_sinc_embit_sinc2_embit1: IOMUXC_SD2_DATA0_SINC_EMBIT_SINC2_EMBIT1 {
		pinmux = <0x443c029c 7 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data0_usdhc_data_usdhc2_data0: IOMUXC_SD2_DATA0_USDHC_DATA_USDHC2_DATA0 {
		pinmux = <0x443c029c 0 0x0 0 0x443c05a0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_can_rx_can2_rx: IOMUXC_SD2_DATA1_CAN_RX_CAN2_RX {
		pinmux = <0x443c02a0 2 0x443c067c 4 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_flexio_2_4_mux2_flexio4_flexio_2_4_mux2_flexio4: IOMUXC_SD2_DATA1_FLEXIO_2_4_MUX2_FLEXIO4_FLEXIO_2_4_MUX2_FLEXIO4 {
		pinmux = <0x443c02a0 4 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_gpio_io_gpio4_io24: IOMUXC_SD2_DATA1_GPIO_IO_GPIO4_IO24 {
		pinmux = <0x443c02a0 5 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_netc_1588mux_inout6_netc_1588mux_inout6: IOMUXC_SD2_DATA1_NETC_1588MUX_INOUT6_NETC_1588MUX_INOUT6 {
		pinmux = <0x443c02a0 3 0x443c0664 2 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_netc_enetc_eth_txd_netc_enetc0_eth4_txd1: IOMUXC_SD2_DATA1_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD1 {
		pinmux = <0x443c02a0 1 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_sinc_emclk_sinc2_emclk2: IOMUXC_SD2_DATA1_SINC_EMCLK_SINC2_EMCLK2 {
		pinmux = <0x443c02a0 7 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_usdhc_data_usdhc2_data1: IOMUXC_SD2_DATA1_USDHC_DATA_USDHC2_DATA1 {
		pinmux = <0x443c02a0 0 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_xbar_xbar_inout_xbar1_xbar_inout14: IOMUXC_SD2_DATA1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c02a0 6 0x443c0894 2 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_xbar_xbar_in_xbar1_xbar_inout14: IOMUXC_SD2_DATA1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c02a0 6 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data1_xbar_xbar_out_xbar1_xbar_inout14: IOMUXC_SD2_DATA1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT14 {
		pinmux = <0x443c02a0 6 0x0 0 0x443c05a4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_flexio_2_4_mux2_flexio5_flexio_2_4_mux2_flexio5: IOMUXC_SD2_DATA2_FLEXIO_2_4_MUX2_FLEXIO5_FLEXIO_2_4_MUX2_FLEXIO5 {
		pinmux = <0x443c02a4 4 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_gpio_io_gpio4_io25: IOMUXC_SD2_DATA2_GPIO_IO_GPIO4_IO25 {
		pinmux = <0x443c02a4 5 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_mqs_right_mqs2_right: IOMUXC_SD2_DATA2_MQS_RIGHT_MQS2_RIGHT {
		pinmux = <0x443c02a4 2 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_netc_1588mux_inout5_netc_1588mux_inout5: IOMUXC_SD2_DATA2_NETC_1588MUX_INOUT5_NETC_1588MUX_INOUT5 {
		pinmux = <0x443c02a4 3 0x443c0660 2 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_netc_enetc_eth_txd_netc_enetc0_eth4_txd2: IOMUXC_SD2_DATA2_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD2 {
		pinmux = <0x443c02a4 1 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_sinc_embit_sinc2_embit2: IOMUXC_SD2_DATA2_SINC_EMBIT_SINC2_EMBIT2 {
		pinmux = <0x443c02a4 7 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_usdhc_data_usdhc2_data2: IOMUXC_SD2_DATA2_USDHC_DATA_USDHC2_DATA2 {
		pinmux = <0x443c02a4 0 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_xbar_xbar_inout_xbar1_xbar_inout15: IOMUXC_SD2_DATA2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c02a4 6 0x443c0898 1 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_xbar_xbar_in_xbar1_xbar_inout15: IOMUXC_SD2_DATA2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c02a4 6 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data2_xbar_xbar_out_xbar1_xbar_inout15: IOMUXC_SD2_DATA2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT15 {
		pinmux = <0x443c02a4 6 0x0 0 0x443c05a8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_flexio_2_4_mux2_flexio6_flexio_2_4_mux2_flexio6: IOMUXC_SD2_DATA3_FLEXIO_2_4_MUX2_FLEXIO6_FLEXIO_2_4_MUX2_FLEXIO6 {
		pinmux = <0x443c02a8 4 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_gpio_io_gpio4_io26: IOMUXC_SD2_DATA3_GPIO_IO_GPIO4_IO26 {
		pinmux = <0x443c02a8 5 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_lptmr_alt_lptmr2_alt0: IOMUXC_SD2_DATA3_LPTMR_ALT_LPTMR2_ALT0 {
		pinmux = <0x443c02a8 3 0x443c0780 1 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_mqs_left_mqs2_left: IOMUXC_SD2_DATA3_MQS_LEFT_MQS2_LEFT {
		pinmux = <0x443c02a8 2 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_netc_enetc_eth_txd_netc_enetc0_eth4_txd3: IOMUXC_SD2_DATA3_NETC_ENETC_ETH_TXD_NETC_ENETC0_ETH4_TXD3 {
		pinmux = <0x443c02a8 1 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_sinc_emclk_sinc2_emclk3: IOMUXC_SD2_DATA3_SINC_EMCLK_SINC2_EMCLK3 {
		pinmux = <0x443c02a8 7 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_usdhc_data_usdhc2_data3: IOMUXC_SD2_DATA3_USDHC_DATA_USDHC2_DATA3 {
		pinmux = <0x443c02a8 0 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_xbar_xbar_inout_xbar1_xbar_inout16: IOMUXC_SD2_DATA3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c02a8 6 0x443c089c 1 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_xbar_xbar_in_xbar1_xbar_inout16: IOMUXC_SD2_DATA3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c02a8 6 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_data3_xbar_xbar_out_xbar1_xbar_inout16: IOMUXC_SD2_DATA3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT16 {
		pinmux = <0x443c02a8 6 0x0 0 0x443c05ac>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_flexio_2_4_mux2_flexio8_flexio_2_4_mux2_flexio8: IOMUXC_SD2_GPIO0_FLEXIO_2_4_MUX2_FLEXIO8_FLEXIO_2_4_MUX2_FLEXIO8 {
		pinmux = <0x443c02b0 4 0x0 0 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_gpio_io_gpio4_io28: IOMUXC_SD2_GPIO0_GPIO_IO_GPIO4_IO28 {
		pinmux = <0x443c02b0 5 0x0 0 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_netc_1588mux_inout3_netc_1588mux_inout3: IOMUXC_SD2_GPIO0_NETC_1588MUX_INOUT3_NETC_1588MUX_INOUT3 {
		pinmux = <0x443c02b0 3 0x443c0658 2 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd1: IOMUXC_SD2_GPIO0_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD1 {
		pinmux = <0x443c02b0 1 0x443c063c 1 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_sinc_mod_clk_sinc2_mod_clk1: IOMUXC_SD2_GPIO0_SINC_MOD_CLK_SINC2_MOD_CLK1 {
		pinmux = <0x443c02b0 7 0x0 0 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_usdhc_wp_usdhc2_wp: IOMUXC_SD2_GPIO0_USDHC_WP_USDHC2_WP {
		pinmux = <0x443c02b0 0 0x443c0854 3 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_xbar_xbar_inout_xbar1_xbar_inout18: IOMUXC_SD2_GPIO0_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c02b0 6 0x443c08a4 1 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_xbar_xbar_in_xbar1_xbar_inout18: IOMUXC_SD2_GPIO0_XBAR_XBAR_IN_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c02b0 6 0x0 0 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio0_xbar_xbar_out_xbar1_xbar_inout18: IOMUXC_SD2_GPIO0_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT18 {
		pinmux = <0x443c02b0 6 0x0 0 0x443c05b4>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_ecat_clk_ecat_clk25: IOMUXC_SD2_GPIO1_ECAT_CLK_ECAT_CLK25 {
		pinmux = <0x443c02b4 2 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_flexio_2_4_mux2_flexio9_flexio_2_4_mux2_flexio9: IOMUXC_SD2_GPIO1_FLEXIO_2_4_MUX2_FLEXIO9_FLEXIO_2_4_MUX2_FLEXIO9 {
		pinmux = <0x443c02b4 4 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_gpio_io_gpio4_io29: IOMUXC_SD2_GPIO1_GPIO_IO_GPIO4_IO29 {
		pinmux = <0x443c02b4 5 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_lptmr_alt_lptmr2_alt2: IOMUXC_SD2_GPIO1_LPTMR_ALT_LPTMR2_ALT2 {
		pinmux = <0x443c02b4 0 0x443c0788 1 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_netc_1588mux_inout2_netc_1588mux_inout2: IOMUXC_SD2_GPIO1_NETC_1588MUX_INOUT2_NETC_1588MUX_INOUT2 {
		pinmux = <0x443c02b4 3 0x443c0654 2 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd2: IOMUXC_SD2_GPIO1_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD2 {
		pinmux = <0x443c02b4 1 0x443c0640 1 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_sinc_mod_clk_sinc2_mod_clk0: IOMUXC_SD2_GPIO1_SINC_MOD_CLK_SINC2_MOD_CLK0 {
		pinmux = <0x443c02b4 7 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_xbar_xbar_inout_xbar1_xbar_inout19: IOMUXC_SD2_GPIO1_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c02b4 6 0x443c08a8 1 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_xbar_xbar_in_xbar1_xbar_inout19: IOMUXC_SD2_GPIO1_XBAR_XBAR_IN_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c02b4 6 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio1_xbar_xbar_out_xbar1_xbar_inout19: IOMUXC_SD2_GPIO1_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT19 {
		pinmux = <0x443c02b4 6 0x0 0 0x443c05b8>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_can_tx_can5_tx: IOMUXC_SD2_GPIO2_CAN_TX_CAN5_TX {
		pinmux = <0x443c02b8 2 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_flexio_2_4_mux2_flexio10_flexio_2_4_mux2_flexio10: IOMUXC_SD2_GPIO2_FLEXIO_2_4_MUX2_FLEXIO10_FLEXIO_2_4_MUX2_FLEXIO10 {
		pinmux = <0x443c02b8 4 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_gpio_io_gpio4_io30: IOMUXC_SD2_GPIO2_GPIO_IO_GPIO4_IO30 {
		pinmux = <0x443c02b8 5 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_netc_1588mux_inout1_netc_1588mux_inout1: IOMUXC_SD2_GPIO2_NETC_1588MUX_INOUT1_NETC_1588MUX_INOUT1 {
		pinmux = <0x443c02b8 3 0x443c0650 2 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd3: IOMUXC_SD2_GPIO2_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD3 {
		pinmux = <0x443c02b8 1 0x443c0644 1 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_sinc_mod_clk_sinc2_mod_clk2: IOMUXC_SD2_GPIO2_SINC_MOD_CLK_SINC2_MOD_CLK2 {
		pinmux = <0x443c02b8 7 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_xbar_xbar_inout_xbar1_xbar_inout20: IOMUXC_SD2_GPIO2_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c02b8 6 0x443c08ac 1 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_xbar_xbar_in_xbar1_xbar_inout20: IOMUXC_SD2_GPIO2_XBAR_XBAR_IN_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c02b8 6 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio2_xbar_xbar_out_xbar1_xbar_inout20: IOMUXC_SD2_GPIO2_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT20 {
		pinmux = <0x443c02b8 6 0x0 0 0x443c05bc>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_can_rx_can5_rx: IOMUXC_SD2_GPIO3_CAN_RX_CAN5_RX {
		pinmux = <0x443c02bc 2 0x443c0688 4 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_flexio_2_4_mux2_flexio11_flexio_2_4_mux2_flexio11: IOMUXC_SD2_GPIO3_FLEXIO_2_4_MUX2_FLEXIO11_FLEXIO_2_4_MUX2_FLEXIO11 {
		pinmux = <0x443c02bc 4 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_gpio_io_gpio4_io31: IOMUXC_SD2_GPIO3_GPIO_IO_GPIO4_IO31 {
		pinmux = <0x443c02bc 5 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_netc_1588mux_inout0_netc_1588mux_inout0: IOMUXC_SD2_GPIO3_NETC_1588MUX_INOUT0_NETC_1588MUX_INOUT0 {
		pinmux = <0x443c02bc 3 0x443c064c 2 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_netc_enetc_eth_rx_clk_netc_enetc0_eth4_rx_clk: IOMUXC_SD2_GPIO3_NETC_ENETC_ETH_RX_CLK_NETC_ENETC0_ETH4_RX_CLK {
		pinmux = <0x443c02bc 1 0x443c0630 1 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_sinc_filter_glue_break_sinc_filter_glue2_break: IOMUXC_SD2_GPIO3_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE2_BREAK {
		pinmux = <0x443c02bc 7 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_xbar_xbar_inout_xbar1_xbar_inout21: IOMUXC_SD2_GPIO3_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT21 {
		pinmux = <0x443c02bc 6 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_xbar_xbar_in_xbar1_xbar_inout21: IOMUXC_SD2_GPIO3_XBAR_XBAR_IN_XBAR1_XBAR_INOUT21 {
		pinmux = <0x443c02bc 6 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_gpio3_xbar_xbar_out_xbar1_xbar_inout21: IOMUXC_SD2_GPIO3_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT21 {
		pinmux = <0x443c02bc 6 0x0 0 0x443c05c0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_flexio_2_4_mux2_flexio7_flexio_2_4_mux2_flexio7: IOMUXC_SD2_RESET_B_FLEXIO_2_4_MUX2_FLEXIO7_FLEXIO_2_4_MUX2_FLEXIO7 {
		pinmux = <0x443c02ac 4 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_gpio_io_gpio4_io27: IOMUXC_SD2_RESET_B_GPIO_IO_GPIO4_IO27 {
		pinmux = <0x443c02ac 5 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_lptmr_alt_lptmr2_alt1: IOMUXC_SD2_RESET_B_LPTMR_ALT_LPTMR2_ALT1 {
		pinmux = <0x443c02ac 3 0x443c0784 1 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_netc_1588mux_inout4_netc_1588mux_inout4: IOMUXC_SD2_RESET_B_NETC_1588MUX_INOUT4_NETC_1588MUX_INOUT4 {
		pinmux = <0x443c02ac 2 0x443c065c 2 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_netc_enetc_eth_rxd_netc_enetc0_eth4_rxd0: IOMUXC_SD2_RESET_B_NETC_ENETC_ETH_RXD_NETC_ENETC0_ETH4_RXD0 {
		pinmux = <0x443c02ac 1 0x443c0638 1 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_sinc_embit_sinc2_embit3: IOMUXC_SD2_RESET_B_SINC_EMBIT_SINC2_EMBIT3 {
		pinmux = <0x443c02ac 7 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_usdhc_reset_b_usdhc2_reset_b: IOMUXC_SD2_RESET_B_USDHC_RESET_B_USDHC2_RESET_B {
		pinmux = <0x443c02ac 0 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_xbar_xbar_inout_xbar1_xbar_inout17: IOMUXC_SD2_RESET_B_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c02ac 6 0x443c08a0 1 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_xbar_xbar_in_xbar1_xbar_inout17: IOMUXC_SD2_RESET_B_XBAR_XBAR_IN_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c02ac 6 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_reset_b_xbar_xbar_out_xbar1_xbar_inout17: IOMUXC_SD2_RESET_B_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT17 {
		pinmux = <0x443c02ac 6 0x0 0 0x443c05b0>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_ext_clk_ext_clk1: IOMUXC_SD2_VSELECT_EXT_CLK_EXT_CLK1 {
		pinmux = <0x443c025c 6 0x443c0624 1 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_flexio_2_4_mux1_flexio11_flexio_2_4_mux1_flexio11: IOMUXC_SD2_VSELECT_FLEXIO_2_4_MUX1_FLEXIO11_FLEXIO_2_4_MUX1_FLEXIO11 {
		pinmux = <0x443c025c 4 0x443c0694 1 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_gpio_io_gpio4_io19: IOMUXC_SD2_VSELECT_GPIO_IO_GPIO4_IO19 {
		pinmux = <0x443c025c 5 0x0 0 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_netc_1588mux_inout10_netc_1588mux_inout10: IOMUXC_SD2_VSELECT_NETC_1588MUX_INOUT10_NETC_1588MUX_INOUT10 {
		pinmux = <0x443c025c 3 0x443c0674 2 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_sai_mclk_sai4_mclk: IOMUXC_SD2_VSELECT_SAI_MCLK_SAI4_MCLK {
		pinmux = <0x443c025c 1 0x443c0808 1 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_usdhc_vselect_usdhc2_vselect: IOMUXC_SD2_VSELECT_USDHC_VSELECT_USDHC2_VSELECT {
		pinmux = <0x443c025c 0 0x0 0 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_usdhc_wp_usdhc2_wp: IOMUXC_SD2_VSELECT_USDHC_WP_USDHC2_WP {
		pinmux = <0x443c025c 2 0x443c0854 2 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_xbar_xbar_inout_xbar1_xbar_inout12: IOMUXC_SD2_VSELECT_XBAR_XBAR_INOUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c025c 7 0x443c088c 2 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_xbar_xbar_in_xbar1_xbar_inout12: IOMUXC_SD2_VSELECT_XBAR_XBAR_IN_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c025c 7 0x0 0 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_sd2_vselect_xbar_xbar_out_xbar1_xbar_inout12: IOMUXC_SD2_VSELECT_XBAR_XBAR_OUT_XBAR1_XBAR_INOUT12 {
		pinmux = <0x443c025c 7 0x0 0 0x443c0560>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_gpio_io_gpio1_io4: IOMUXC_UART1_RXD_GPIO_IO_GPIO1_IO4 {
		pinmux = <0x443c02d0 5 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_gpt_capture_gpt1_capture1: IOMUXC_UART1_RXD_GPT_CAPTURE_GPT1_CAPTURE1 {
		pinmux = <0x443c02d0 4 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_lpspi_sin_lpspi2_sin: IOMUXC_UART1_RXD_LPSPI_SIN_LPSPI2_SIN {
		pinmux = <0x443c02d0 2 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_lpuart_rx_lpuart1_rx: IOMUXC_UART1_RXD_LPUART_RX_LPUART1_RX {
		pinmux = <0x443c02d0 0 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_s400_uart_rx_s400_uart_rx: IOMUXC_UART1_RXD_S400_UART_RX_S400_UART_RX {
		pinmux = <0x443c02d0 1 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_rxd_tpm_ch_tpm1_ch0: IOMUXC_UART1_RXD_TPM_CH_TPM1_CH0 {
		pinmux = <0x443c02d0 3 0x0 0 0x443c05d4>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_gpio_io_gpio1_io5: IOMUXC_UART1_TXD_GPIO_IO_GPIO1_IO5 {
		pinmux = <0x443c02d4 5 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_gpt_compare_gpt1_compare1: IOMUXC_UART1_TXD_GPT_COMPARE_GPT1_COMPARE1 {
		pinmux = <0x443c02d4 4 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_lpspi_pcs_lpspi2_pcs0: IOMUXC_UART1_TXD_LPSPI_PCS_LPSPI2_PCS0 {
		pinmux = <0x443c02d4 2 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_lpuart_tx_lpuart1_tx: IOMUXC_UART1_TXD_LPUART_TX_LPUART1_TX {
		pinmux = <0x443c02d4 0 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_s400_uart_tx_s400_uart_tx: IOMUXC_UART1_TXD_S400_UART_TX_S400_UART_TX {
		pinmux = <0x443c02d4 1 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart1_txd_tpm_ch_tpm1_ch1: IOMUXC_UART1_TXD_TPM_CH_TPM1_CH1 {
		pinmux = <0x443c02d4 3 0x0 0 0x443c05d8>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_gpio_io_gpio1_io6: IOMUXC_UART2_RXD_GPIO_IO_GPIO1_IO6 {
		pinmux = <0x443c02d8 5 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_gpt_clk_gpt1_clk: IOMUXC_UART2_RXD_GPT_CLK_GPT1_CLK {
		pinmux = <0x443c02d8 6 0x443c060c 1 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_lpit_trigger_lpit1_trigger2: IOMUXC_UART2_RXD_LPIT_TRIGGER_LPIT1_TRIGGER2 {
		pinmux = <0x443c02d8 7 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_lpspi_sout_lpspi2_sout: IOMUXC_UART2_RXD_LPSPI_SOUT_LPSPI2_SOUT {
		pinmux = <0x443c02d8 2 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_lpuart_cts_b_lpuart1_cts_b: IOMUXC_UART2_RXD_LPUART_CTS_B_LPUART1_CTS_B {
		pinmux = <0x443c02d8 1 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_lpuart_rx_lpuart2_rx: IOMUXC_UART2_RXD_LPUART_RX_LPUART2_RX {
		pinmux = <0x443c02d8 0 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_sai_mclk_sai1_mclk: IOMUXC_UART2_RXD_SAI_MCLK_SAI1_MCLK {
		pinmux = <0x443c02d8 4 0x443c0620 1 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_rxd_tpm_ch_tpm1_ch2: IOMUXC_UART2_RXD_TPM_CH_TPM1_CH2 {
		pinmux = <0x443c02d8 3 0x0 0 0x443c05dc>;
	};
	/omit-if-no-ref/ iomuxc_uart2_txd_gpio_io_gpio1_io7: IOMUXC_UART2_TXD_GPIO_IO_GPIO1_IO7 {
		pinmux = <0x443c02dc 5 0x0 0 0x443c05e0>;
	};
	/omit-if-no-ref/ iomuxc_uart2_txd_lpspi_sck_lpspi2_sck: IOMUXC_UART2_TXD_LPSPI_SCK_LPSPI2_SCK {
		pinmux = <0x443c02dc 2 0x0 0 0x443c05e0>;
	};
	/omit-if-no-ref/ iomuxc_uart2_txd_lpuart_rts_b_lpuart1_rts_b: IOMUXC_UART2_TXD_LPUART_RTS_B_LPUART1_RTS_B {
		pinmux = <0x443c02dc 1 0x0 0 0x443c05e0>;
	};
	/omit-if-no-ref/ iomuxc_uart2_txd_lpuart_tx_lpuart2_tx: IOMUXC_UART2_TXD_LPUART_TX_LPUART2_TX {
		pinmux = <0x443c02dc 0 0x0 0 0x443c05e0>;
	};
	/omit-if-no-ref/ iomuxc_uart2_txd_tpm_ch_tpm1_ch3: IOMUXC_UART2_TXD_TPM_CH_TPM1_CH3 {
		pinmux = <0x443c02dc 3 0x0 0 0x443c05e0>;
	};
	/omit-if-no-ref/ iomuxc_wdog_any_fccu_eout_fccu_eout1: IOMUXC_WDOG_ANY_FCCU_EOUT_FCCU_EOUT1 {
		pinmux = <0x443c02fc 1 0x0 0 0x443c0600>;
	};
	/omit-if-no-ref/ iomuxc_wdog_any_gpio_io_gpio1_io15: IOMUXC_WDOG_ANY_GPIO_IO_GPIO1_IO15 {
		pinmux = <0x443c02fc 5 0x0 0 0x443c0600>;
	};
	/omit-if-no-ref/ iomuxc_wdog_any_wdog_any_wdog_any: IOMUXC_WDOG_ANY_WDOG_ANY_WDOG_ANY {
		pinmux = <0x443c02fc 0 0x0 0 0x443c0600>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data0_flexio_1_3_mux3_flexio0_flexio_1_3_mux3_flexio0: IOMUXC_XSPI1_DATA0_FLEXIO_1_3_MUX3_FLEXIO0_FLEXIO_1_3_MUX3_FLEXIO0 {
		pinmux = <0x443c0260 4 0x0 0 0x443c0564>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data0_gpio_io_gpio7_io16: IOMUXC_XSPI1_DATA0_GPIO_IO_GPIO7_IO16 {
		pinmux = <0x443c0260 5 0x0 0 0x443c0564>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data0_sai_rx_sync_sai2_rx_sync: IOMUXC_XSPI1_DATA0_SAI_RX_SYNC_SAI2_RX_SYNC {
		pinmux = <0x443c0260 1 0x443c07f4 3 0x443c0564>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data0_xspi_a_data_xspi1_a_data0: IOMUXC_XSPI1_DATA0_XSPI_A_DATA_XSPI1_A_DATA0 {
		pinmux = <0x443c0260 0 0x0 0 0x443c0564>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data0_xspi_slv_data0_xspi_slv_data0: IOMUXC_XSPI1_DATA0_XSPI_SLV_DATA0_XSPI_SLV_DATA0 {
		pinmux = <0x443c0260 3 0x443c0908 1 0x443c0564>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data1_flexio_1_3_mux3_flexio1_flexio_1_3_mux3_flexio1: IOMUXC_XSPI1_DATA1_FLEXIO_1_3_MUX3_FLEXIO1_FLEXIO_1_3_MUX3_FLEXIO1 {
		pinmux = <0x443c0264 4 0x0 0 0x443c0568>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data1_gpio_io_gpio7_io17: IOMUXC_XSPI1_DATA1_GPIO_IO_GPIO7_IO17 {
		pinmux = <0x443c0264 5 0x0 0 0x443c0568>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data1_sai_tx_sync_sai2_tx_sync: IOMUXC_XSPI1_DATA1_SAI_TX_SYNC_SAI2_TX_SYNC {
		pinmux = <0x443c0264 1 0x443c07fc 3 0x443c0568>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data1_xspi_a_data_xspi1_a_data1: IOMUXC_XSPI1_DATA1_XSPI_A_DATA_XSPI1_A_DATA1 {
		pinmux = <0x443c0264 0 0x0 0 0x443c0568>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data1_xspi_slv_data1_xspi_slv_data1: IOMUXC_XSPI1_DATA1_XSPI_SLV_DATA1_XSPI_SLV_DATA1 {
		pinmux = <0x443c0264 3 0x443c090c 1 0x443c0568>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data2_flexio_1_3_mux3_flexio2_flexio_1_3_mux3_flexio2: IOMUXC_XSPI1_DATA2_FLEXIO_1_3_MUX3_FLEXIO2_FLEXIO_1_3_MUX3_FLEXIO2 {
		pinmux = <0x443c0268 4 0x0 0 0x443c056c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data2_gpio_io_gpio7_io18: IOMUXC_XSPI1_DATA2_GPIO_IO_GPIO7_IO18 {
		pinmux = <0x443c0268 5 0x0 0 0x443c056c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data2_sai_tx_data_sai2_tx_data0: IOMUXC_XSPI1_DATA2_SAI_TX_DATA_SAI2_TX_DATA0 {
		pinmux = <0x443c0268 1 0x0 0 0x443c056c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data2_xspi_a_data_xspi1_a_data2: IOMUXC_XSPI1_DATA2_XSPI_A_DATA_XSPI1_A_DATA2 {
		pinmux = <0x443c0268 0 0x0 0 0x443c056c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data2_xspi_slv_data2_xspi_slv_data2: IOMUXC_XSPI1_DATA2_XSPI_SLV_DATA2_XSPI_SLV_DATA2 {
		pinmux = <0x443c0268 3 0x443c0910 1 0x443c056c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_flexio_1_3_mux3_flexio3_flexio_1_3_mux3_flexio3: IOMUXC_XSPI1_DATA3_FLEXIO_1_3_MUX3_FLEXIO3_FLEXIO_1_3_MUX3_FLEXIO3 {
		pinmux = <0x443c026c 4 0x0 0 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_gpio_io_gpio7_io19: IOMUXC_XSPI1_DATA3_GPIO_IO_GPIO7_IO19 {
		pinmux = <0x443c026c 5 0x0 0 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_sai_mclk_sai2_mclk: IOMUXC_XSPI1_DATA3_SAI_MCLK_SAI2_MCLK {
		pinmux = <0x443c026c 2 0x443c07e8 2 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_sai_rx_data_sai2_rx_data0: IOMUXC_XSPI1_DATA3_SAI_RX_DATA_SAI2_RX_DATA0 {
		pinmux = <0x443c026c 1 0x443c07f0 3 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_xspi_a_data_xspi1_a_data3: IOMUXC_XSPI1_DATA3_XSPI_A_DATA_XSPI1_A_DATA3 {
		pinmux = <0x443c026c 0 0x0 0 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data3_xspi_slv_data3_xspi_slv_data3: IOMUXC_XSPI1_DATA3_XSPI_SLV_DATA3_XSPI_SLV_DATA3 {
		pinmux = <0x443c026c 3 0x443c0914 1 0x443c0570>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data4_flexio_1_3_mux3_flexio4_flexio_1_3_mux3_flexio4: IOMUXC_XSPI1_DATA4_FLEXIO_1_3_MUX3_FLEXIO4_FLEXIO_1_3_MUX3_FLEXIO4 {
		pinmux = <0x443c0270 4 0x0 0 0x443c0574>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data4_gpio_io_gpio7_io20: IOMUXC_XSPI1_DATA4_GPIO_IO_GPIO7_IO20 {
		pinmux = <0x443c0270 5 0x0 0 0x443c0574>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data4_sai_rx_sync_sai4_rx_sync: IOMUXC_XSPI1_DATA4_SAI_RX_SYNC_SAI4_RX_SYNC {
		pinmux = <0x443c0270 1 0x443c0814 2 0x443c0574>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data4_xspi_a_data_xspi1_a_data4: IOMUXC_XSPI1_DATA4_XSPI_A_DATA_XSPI1_A_DATA4 {
		pinmux = <0x443c0270 0 0x0 0 0x443c0574>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data4_xspi_slv_data4_xspi_slv_data4: IOMUXC_XSPI1_DATA4_XSPI_SLV_DATA4_XSPI_SLV_DATA4 {
		pinmux = <0x443c0270 3 0x443c0918 1 0x443c0574>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data5_flexio_1_3_mux3_flexio5_flexio_1_3_mux3_flexio5: IOMUXC_XSPI1_DATA5_FLEXIO_1_3_MUX3_FLEXIO5_FLEXIO_1_3_MUX3_FLEXIO5 {
		pinmux = <0x443c0274 4 0x0 0 0x443c0578>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data5_gpio_io_gpio7_io21: IOMUXC_XSPI1_DATA5_GPIO_IO_GPIO7_IO21 {
		pinmux = <0x443c0274 5 0x0 0 0x443c0578>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data5_sai_tx_sync_sai4_tx_sync: IOMUXC_XSPI1_DATA5_SAI_TX_SYNC_SAI4_TX_SYNC {
		pinmux = <0x443c0274 1 0x443c081c 2 0x443c0578>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data5_xspi_a_data_xspi1_a_data5: IOMUXC_XSPI1_DATA5_XSPI_A_DATA_XSPI1_A_DATA5 {
		pinmux = <0x443c0274 0 0x0 0 0x443c0578>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data5_xspi_slv_data5_xspi_slv_data5: IOMUXC_XSPI1_DATA5_XSPI_SLV_DATA5_XSPI_SLV_DATA5 {
		pinmux = <0x443c0274 3 0x443c091c 1 0x443c0578>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data6_flexio_1_3_mux3_flexio6_flexio_1_3_mux3_flexio6: IOMUXC_XSPI1_DATA6_FLEXIO_1_3_MUX3_FLEXIO6_FLEXIO_1_3_MUX3_FLEXIO6 {
		pinmux = <0x443c0278 4 0x0 0 0x443c057c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data6_gpio_io_gpio7_io22: IOMUXC_XSPI1_DATA6_GPIO_IO_GPIO7_IO22 {
		pinmux = <0x443c0278 5 0x0 0 0x443c057c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data6_sai_tx_data_sai4_tx_data0: IOMUXC_XSPI1_DATA6_SAI_TX_DATA_SAI4_TX_DATA0 {
		pinmux = <0x443c0278 1 0x0 0 0x443c057c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data6_xspi_a_data_xspi1_a_data6: IOMUXC_XSPI1_DATA6_XSPI_A_DATA_XSPI1_A_DATA6 {
		pinmux = <0x443c0278 0 0x0 0 0x443c057c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data6_xspi_slv_data6_xspi_slv_data6: IOMUXC_XSPI1_DATA6_XSPI_SLV_DATA6_XSPI_SLV_DATA6 {
		pinmux = <0x443c0278 3 0x443c0920 1 0x443c057c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_flexio_1_3_mux3_flexio7_flexio_1_3_mux3_flexio7: IOMUXC_XSPI1_DATA7_FLEXIO_1_3_MUX3_FLEXIO7_FLEXIO_1_3_MUX3_FLEXIO7 {
		pinmux = <0x443c027c 4 0x0 0 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_gpio_io_gpio7_io23: IOMUXC_XSPI1_DATA7_GPIO_IO_GPIO7_IO23 {
		pinmux = <0x443c027c 5 0x0 0 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_sai_mclk_sai4_mclk: IOMUXC_XSPI1_DATA7_SAI_MCLK_SAI4_MCLK {
		pinmux = <0x443c027c 2 0x443c0808 2 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_sai_rx_data_sai4_rx_data0: IOMUXC_XSPI1_DATA7_SAI_RX_DATA_SAI4_RX_DATA0 {
		pinmux = <0x443c027c 1 0x443c0810 2 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_xspi_a_data_xspi1_a_data7: IOMUXC_XSPI1_DATA7_XSPI_A_DATA_XSPI1_A_DATA7 {
		pinmux = <0x443c027c 0 0x0 0 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_data7_xspi_slv_data7_xspi_slv_data7: IOMUXC_XSPI1_DATA7_XSPI_SLV_DATA7_XSPI_SLV_DATA7 {
		pinmux = <0x443c027c 3 0x443c0924 1 0x443c0580>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_dqs_flexio_1_3_mux3_flexio8_flexio_1_3_mux3_flexio8: IOMUXC_XSPI1_DQS_FLEXIO_1_3_MUX3_FLEXIO8_FLEXIO_1_3_MUX3_FLEXIO8 {
		pinmux = <0x443c0280 4 0x0 0 0x443c0584>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_dqs_gpio_io_gpio7_io24: IOMUXC_XSPI1_DQS_GPIO_IO_GPIO7_IO24 {
		pinmux = <0x443c0280 5 0x0 0 0x443c0584>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_dqs_sai_tx_bclk_sai2_tx_bclk: IOMUXC_XSPI1_DQS_SAI_TX_BCLK_SAI2_TX_BCLK {
		pinmux = <0x443c0280 1 0x443c07f8 3 0x443c0584>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_dqs_xspi_a_dqs_xspi1_a_dqs: IOMUXC_XSPI1_DQS_XSPI_A_DQS_XSPI1_A_DQS {
		pinmux = <0x443c0280 0 0x0 0 0x443c0584>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_dqs_xspi_slv_dqs_xspi_slv_dqs: IOMUXC_XSPI1_DQS_XSPI_SLV_DQS_XSPI_SLV_DQS {
		pinmux = <0x443c0280 3 0x443c0900 1 0x443c0584>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_sclk_flexio_1_3_mux3_flexio9_flexio_1_3_mux3_flexio9: IOMUXC_XSPI1_SCLK_FLEXIO_1_3_MUX3_FLEXIO9_FLEXIO_1_3_MUX3_FLEXIO9 {
		pinmux = <0x443c0284 4 0x0 0 0x443c0588>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_sclk_gpio_io_gpio7_io25: IOMUXC_XSPI1_SCLK_GPIO_IO_GPIO7_IO25 {
		pinmux = <0x443c0284 5 0x0 0 0x443c0588>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_sclk_sai_tx_bclk_sai4_tx_bclk: IOMUXC_XSPI1_SCLK_SAI_TX_BCLK_SAI4_TX_BCLK {
		pinmux = <0x443c0284 1 0x443c0818 2 0x443c0588>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_sclk_xspi_a_sclk_xspi1_a_sclk: IOMUXC_XSPI1_SCLK_XSPI_A_SCLK_XSPI1_A_SCLK {
		pinmux = <0x443c0284 0 0x0 0 0x443c0588>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_sclk_xspi_slv_clk_xspi_slv_clk: IOMUXC_XSPI1_SCLK_XSPI_SLV_CLK_XSPI_SLV_CLK {
		pinmux = <0x443c0284 3 0x443c0904 1 0x443c0588>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss0_b_flexio_1_3_mux3_flexio10_flexio_1_3_mux3_flexio10: IOMUXC_XSPI1_SS0_B_FLEXIO_1_3_MUX3_FLEXIO10_FLEXIO_1_3_MUX3_FLEXIO10 {
		pinmux = <0x443c0288 4 0x0 0 0x443c058c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss0_b_gpio_io_gpio7_io26: IOMUXC_XSPI1_SS0_B_GPIO_IO_GPIO7_IO26 {
		pinmux = <0x443c0288 5 0x0 0 0x443c058c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss0_b_sai_rx_bclk_sai4_rx_bclk: IOMUXC_XSPI1_SS0_B_SAI_RX_BCLK_SAI4_RX_BCLK {
		pinmux = <0x443c0288 1 0x443c080c 2 0x443c058c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss0_b_xspi_a_ss_b_xspi1_a_ss0_b: IOMUXC_XSPI1_SS0_B_XSPI_A_SS_B_XSPI1_A_SS0_B {
		pinmux = <0x443c0288 0 0x0 0 0x443c058c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss0_b_xspi_slv_cs_xspi_slv_cs: IOMUXC_XSPI1_SS0_B_XSPI_SLV_CS_XSPI_SLV_CS {
		pinmux = <0x443c0288 3 0x443c08fc 1 0x443c058c>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_flexio_1_3_mux3_flexio11_flexio_1_3_mux3_flexio11: IOMUXC_XSPI1_SS1_B_FLEXIO_1_3_MUX3_FLEXIO11_FLEXIO_1_3_MUX3_FLEXIO11 {
		pinmux = <0x443c028c 4 0x0 0 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_flexpwm_pwmx_flexpwm3_pwmx3: IOMUXC_XSPI1_SS1_B_FLEXPWM_PWMX_FLEXPWM3_PWMX3 {
		pinmux = <0x443c028c 3 0x0 0 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_gpio_io_gpio7_io27: IOMUXC_XSPI1_SS1_B_GPIO_IO_GPIO7_IO27 {
		pinmux = <0x443c028c 5 0x0 0 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_sai_rx_bclk_sai2_rx_bclk: IOMUXC_XSPI1_SS1_B_SAI_RX_BCLK_SAI2_RX_BCLK {
		pinmux = <0x443c028c 1 0x443c07ec 2 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_sinc_filter_glue_break_sinc_filter_glue1_break: IOMUXC_XSPI1_SS1_B_SINC_FILTER_GLUE_BREAK_SINC_FILTER_GLUE1_BREAK {
		pinmux = <0x443c028c 7 0x0 0 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_sinc_mod_clk_sinc1_mod_clk0: IOMUXC_XSPI1_SS1_B_SINC_MOD_CLK_SINC1_MOD_CLK0 {
		pinmux = <0x443c028c 6 0x0 0 0x443c0590>;
	};
	/omit-if-no-ref/ iomuxc_xspi1_ss1_b_xspi_a_ss_b_xspi1_a_ss1_b: IOMUXC_XSPI1_SS1_B_XSPI_A_SS_B_XSPI1_A_SS1_B {
		pinmux = <0x443c028c 0 0x0 0 0x443c0590>;
	};
};

