vcs -full64 -R -f rtl_middle.f +v2k -sverilog -debug_access+all +define+$1 | tee sim_middle.log