# Format: clock  timeReq  slackR/slackF  setupR/setupF  instName/pinName   # cycle(s)
@(R)->*(R)	0.000    0.000/*         */*             grid_io_left_0__2_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/iopad_outpad[0]    1
@(R)->*(R)	0.000    0.000/*         */*             grid_io_left_0__1_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/iopad_outpad[0]    1
@(R)->*(R)	0.000    0.000/*         */*             grid_io_left_0__2_/logical_tile_io_mode_io__0/io_inpad[0]    1
@(R)->*(R)	0.000    0.000/*         */*             grid_io_left_0__1_/logical_tile_io_mode_io__0/io_inpad[0]    1
@(R)->*(R)	0.000    0.000/*         */*             sb_0__1_/chanx_right_out[9]    1
@(R)->*(R)	0.000    0.000/*         */*             sb_1__0_/chany_top_out[7]    1
@(R)->*(R)	0.000    0.000/*         */*             sb_2__1_/chanx_left_out[7]    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.053    1.053/*         0.238/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/RN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1/DFFSRX4_0_/SN    1
@(R)->clk[0](R)	1.286    1.286/*         0.005/*         grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0/DFFSRX4_0_/SN    1
@(R)->prog_clk[0](R)	9.834    9.834/*         0.166/*         sb_0__0_/mem_top_track_0/DFFRX1_0_/D    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_8/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_16/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_8/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_8/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_18/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_18/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__0_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_15/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_15/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_18/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_18/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_14/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_14/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__2_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_14/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_14/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_12/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_9/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_16/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__1_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_18/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_18/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_14/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_14/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_18/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_18/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_14/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_14/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_0__0_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_9_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_8_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_7_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_6_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_5_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_4_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_3_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_2_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_1_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/mem_fle_0_in_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_9/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_8/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_7/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_6/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_2__2_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_5/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_4/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_3/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__2_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__2_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__1_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__1_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_2__0_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_top_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cbx_1__0_/mem_bottom_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_15/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_15/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_15/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_15/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__2_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_17/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__1_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_15/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_15/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_18/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_18/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_14/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_14/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_12/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_12/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_10/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_10/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_2__0_/mem_top_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_19/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_19/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_15/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_15/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_11/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_11/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_13/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_13/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_13/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_bottom_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_9/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_1/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_left_track_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_8/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_8/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_0/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__2_/mem_right_track_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_17/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_9/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_left_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_17/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_17/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_17/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_17/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_9/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_9/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_bottom_track_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_16/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_16/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_16/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        sb_1__1_/mem_right_track_16/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_2/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_1/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/mem_fabric_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/mem_frac_logic_out_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_64_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_63_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_62_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_61_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_60_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_59_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_58_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_57_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__1_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__2_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_0__1_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_56_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_55_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_54_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_53_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_52_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_51_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_50_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_49_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_48_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_47_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_46_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_45_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_44_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_43_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_42_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_41_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_40_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_39_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_38_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_37_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_36_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_35_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_34_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_33_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_32_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_31_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_30_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_29_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_28_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_27_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_26_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_25_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_24_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_23_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_22_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_21_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_20_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_19_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_18_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_17_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_16_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_15_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_14_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_13_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_12_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_11_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_10_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_9_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_8_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_7_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_6_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_5_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_4_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_3_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_clb_1__1_/logical_tile_clb_mode_clb__0/logical_tile_clb_mode_default__fle_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0/logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0/frac_lut6_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_1__2_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__2_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_left_0__1_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_1__0_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_bottom_2__0_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_9/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__1_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__1_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_right_3__2_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_6/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_5/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_2__3_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__7/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_4/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_3/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_3/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_3/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_2/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_2/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_2/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_1/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_1/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_1/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_0/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_0/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_0/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_7/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_left_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__6/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__5/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__4/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_7/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_7/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_6/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_6/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_5/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_5/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_4/DFFRX1_2_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_4/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__3/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__2/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_8/DFFRX1_1_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_8/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__1/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_9/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        grid_io_top_1__3_/logical_tile_io_mode_io__0/logical_tile_io_mode_physical__iopad_0/GPIO_DFFRX1_mem/DFFRX1_0_/RN    1
@(R)->prog_clk[0](R)	10.066   10.066/*        -0.066/*        cby_2__2_/mem_right_ipin_9/DFFRX1_1_/RN    1
