
1. Что собой представляет табличный множитель?
Табличный множитель является блоком табличного умножителя
цифрового фильтра, осуществляющего умножение вектора-строки X
отсчетов входного сигнала на вектор-столбец H коэффициентов
фильтра. 

2. Каковы логические выражения для табличного множителя?
Поясните диаграмму временной симуляции

входнойпорт ADDR – целое число в диапазоне от 0 до 3 (что соответствует 2-разрядной адресной шине)
выходной порт DATA – стандартный логический вектор. Размерность выходного вектора равна значению параметра W
Фактически в каждом такте работы LUT выполняется умножение однобитового вектора si(3…0) на многоразрядный вектор h(3…0)

При положительном вронте тактового сигнала (clk) происходит умножение вектора-строки входного сигнала (полученного путем преобразования ADR[0], ADR[1])

Входной сигнал (ADR[0], ADR[1]) преобразуется функцией CONV_STD_LOGIC_VECTOR в массив типа STD_LOGIC_VECTOR и умножается на вектор-столбец коэффициентов фильтра. Результат умножения представляет собой 6-разрядное число DATA[0]..DATA[5].  

Когда фронт сигнала clk положительный, на основании входного сигнала,  происходит формирование выходного сигнала, в соответствии с заданным алгоритмом (и коэффициентами фильтра). На диаграмме видно, что это выходной сигнал формируется не мгновенно, а с задержкой примерно 5ns.

Знаковые и беззнаковые типы имеют один и тот же размер, одни и те же требования выравнивания, а отличаются они в основном «смыслом» какого-то одного бита: у первых он означает знак числа, а у вторых — само значение.


вектор-строка входного сигнала
0000
0001 
вектор-столбец
-1
11
29
11+29
