# 簡単概要
2023/10/11
HT回路の研究用すぺーすです。
文法忘れてるしこれを参考に実装していきます↓
http://www.kumikomi.net/archives/2009/07/verilog_hdl_2.php?page=2
https://openit.kek.jp/training/2019/fpga/introduction-to-veriloghdl.pdf

# 以下目標候補
- グラフ内のループを検出(大規模なのもみつける)
- 同型判定アルゴリズムで、マルチプレクサとかをみつける？(特定の回路を検出する。)

# 2023/11/09
今後やること
- アルゴリズム実行(いじるのむずいくらいのダルコードなので必要なところrefactoring)

# 2023/12/19
graph-tools諦めました

# 今後の方針
中心性が高いところが遷移確率が低くなるんじゃないか？ということで計算してみます．エッジの重みとしてそのゲートの遷移確率を入れてみるといいんじゃねーかなということで．なので以下の通り進めていきます．グラフの図示は別プログラムでやってみてもいいかも
1. グラフ生成プログラムのRTL対応と複数グラフの作成
2. グラフの情報をテキストベースで出力するようにプログラムの修正
3. RTL回路の中心性を計算
4. 先生にいただいた内容とかを基に考察する

# これまでの記録
## 中間報告前
### 全体でやってたこと
- 論文漁ってた
teamsに読んでた論文の履歴があります([読んだものについて](https://kosenjp.sharepoint.com/:f:/r/sites/0282021_KYIWLab/Shared%20Documents/5i_%E6%9D%89%E5%B1%B1%E9%80%B2%E6%8D%97%E5%A0%B1%E5%91%8A/%E8%AA%AD%E3%82%93%E3%81%A0%E3%82%82%E3%81%AE%E3%81%AB%E3%81%A4%E3%81%84%E3%81%A6?csf=1&web=1&e=QBaFf0))
あとそれとかを漁ってた時点での方針的なのも残ってます
### 夏休み中
- TVF解読(全然進まんかった)
## 中間報告以降
- グラフの実装
	- 有向/無向グラフ構造の生成(ゲートレベル記述から生成)
		- networkX
		- graph-tools(断念)
	- グラフを図に起こすプログラム
		- networkX(重すぎてc17.c以外は図示終わらん)
		- graph-tools(断念)
	- アルゴリズムの実装
		- 最小全域木(networkX)
		- ダイクストラ(networkX)
	- 中心性指標を数値化する．これを図示するプログラムは未実装．実装したアルゴリズムは以下．(networkX)
		- 次数中心性
		- 固有ベクトル中心性
		- PageRank
		- 媒介中心性
		- 情報中心性
- TVFの解読(うん)
- ハードウェアトロイとグラフをどう関連付けるか(ゲートレベルの話じゃないねっていう結論)
- 実装した内容をどう展開して論文に持っていくか(ｲﾏｺｺ)

