Fitter report for DE2_70_TOP
Wed Oct 09 17:43:35 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 09 17:43:35 2024            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; DE2_70_TOP                                       ;
; Top-level Entity Name              ; DE2_70_TOP                                       ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C70F896C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 6,627 / 68,416 ( 10 % )                          ;
;     Total combinational functions  ; 5,500 / 68,416 ( 8 % )                           ;
;     Dedicated logic registers      ; 4,468 / 68,416 ( 7 % )                           ;
; Total registers                    ; 4537                                             ;
; Total pins                         ; 530 / 622 ( 85 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 69,376 / 1,152,000 ( 6 % )                       ;
; Embedded Multiplier 9-bit elements ; 4 / 300 ( 1 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                   ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[16]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[17]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[18]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[19]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[20]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[21]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[22]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[23]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[24]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[25]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[26]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[27]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[28]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[29]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[30]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src1[31]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_bht_data[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|altsyncram:the_altsyncram|altsyncram_1vg1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_bht_data[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|altsyncram:the_altsyncram|altsyncram_1vg1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[0]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[1]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[2]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[3]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[4]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[5]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[6]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[7]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[8]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[9]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[10]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[11]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_A[12]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_bank[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_BA[0]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_bank[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_BA[1]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_WE_N                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_CAS_N                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_RAS_N                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_CS_N                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[14]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[14]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[15]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[15]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_dqm[0]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_LDQM0                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_dqm[1]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; oDRAM0_UDQM1                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                      ; REGOUT           ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[0]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[1]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[2]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[3]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[4]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[5]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[6]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[7]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[8]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[9]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[10]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[11]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[12]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[13]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[14]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[15]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                    ; COMBOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NiosSoc_sdram_ctrl ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NiosSoc_sdram_ctrl ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10784 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10784 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10515   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 263     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/de0/de2/DE2_70_TOP/DE2_70_TOP.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 6,627 / 68,416 ( 10 % )     ;
;     -- Combinational with no register       ; 2159                        ;
;     -- Register only                        ; 1127                        ;
;     -- Combinational with a register        ; 3341                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2816                        ;
;     -- 3 input functions                    ; 1830                        ;
;     -- <=2 input functions                  ; 854                         ;
;     -- Register only                        ; 1127                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 5047                        ;
;     -- arithmetic mode                      ; 453                         ;
;                                             ;                             ;
; Total registers*                            ; 4,537 / 70,234 ( 6 % )      ;
;     -- Dedicated logic registers            ; 4,468 / 68,416 ( 7 % )      ;
;     -- I/O registers                        ; 69 / 1,818 ( 4 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 503 / 4,276 ( 12 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 530 / 622 ( 85 % )          ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )              ;
;                                             ;                             ;
; Global signals                              ; 13                          ;
; M4Ks                                        ; 23 / 250 ( 9 % )            ;
; Total block memory bits                     ; 69,376 / 1,152,000 ( 6 % )  ;
; Total block memory implementation bits      ; 105,984 / 1,152,000 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 13 / 16 ( 81 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%                ;
; Peak interconnect usage (total/H/V)         ; 38% / 37% / 39%             ;
; Maximum fan-out                             ; 3380                        ;
; Highest non-global fan-out                  ; 742                         ;
; Total fan-out                               ; 36777                       ;
; Average fan-out                             ; 3.23                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 6450 / 68416 ( 9 % ) ; 177 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 2079                 ; 80                    ; 0                              ;
;     -- Register only                        ; 1114                 ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 3257                 ; 84                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 2746                 ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 1777                 ; 53                    ; 0                              ;
;     -- <=2 input functions                  ; 813                  ; 41                    ; 0                              ;
;     -- Register only                        ; 1114                 ; 13                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 4891                 ; 156                   ; 0                              ;
;     -- arithmetic mode                      ; 445                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 4440                 ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 4371 / 68416 ( 6 % ) ; 97 / 68416 ( < 1 % )  ; 0 / 68416 ( 0 % )              ;
;     -- I/O registers                        ; 69                   ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 488 / 4276 ( 11 % )  ; 15 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 530                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )      ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 69376                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 105984               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 23 / 250 ( 9 % )     ; 0 / 250 ( 0 % )       ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 8 / 20 ( 40 % )      ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 4598                 ; 142                   ; 2                              ;
;     -- Registered Input Connections         ; 4410                 ; 106                   ; 0                              ;
;     -- Output Connections                   ; 239                  ; 173                   ; 4330                           ;
;     -- Registered Output Connections        ; 5                    ; 133                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 36191                ; 1038                  ; 4335                           ;
;     -- Registered Connections               ; 17530                ; 643                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 192                  ; 313                   ; 4332                           ;
;     -- sld_hub:auto_hub                     ; 313                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4332                 ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 104                  ; 23                    ; 2                              ;
;     -- Output Ports                         ; 268                  ; 40                    ; 4                              ;
;     -- Bidir Ports                          ; 205                  ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 26                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_CLKIN_N0 ; T25   ; 6        ; 95           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_N1 ; AH14  ; 8        ; 49           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P0 ; T24   ; 6        ; 95           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P1 ; AG15  ; 8        ; 49           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT   ; E19   ; 4        ; 67           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28       ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50       ; AD15  ; 7        ; 49           ; 0            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2     ; D16   ; 4        ; 47           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_3     ; R28   ; 5        ; 95           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4     ; R3    ; 2        ; 0            ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iENET_INT     ; C27   ; 4        ; 89           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iEXT_CLOCK    ; R29   ; 5        ; 95           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iFLASH_RY_N   ; AH30  ; 6        ; 95           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD     ; W22   ; 6        ; 95           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]       ; T29   ; 6        ; 95           ; 24           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; T28   ; 6        ; 95           ; 24           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]       ; U30   ; 6        ; 95           ; 23           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]       ; U29   ; 6        ; 95           ; 23           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ0    ; G12   ; 3        ; 22           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ1    ; F12   ; 3        ; 26           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT0     ; F13   ; 3        ; 33           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT1     ; J13   ; 3        ; 33           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]        ; AA23  ; 6        ; 95           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]       ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]       ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]       ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]       ; T9    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]       ; L5    ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]       ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]       ; L7    ; 2        ; 0            ; 43           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]       ; L8    ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]        ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]        ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]        ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]        ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]        ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]        ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]        ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]        ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]        ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_CLK27    ; G15   ; 3        ; 47           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[0]     ; A6    ; 3        ; 11           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[1]     ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[2]     ; A5    ; 3        ; 9            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[3]     ; B5    ; 3        ; 9            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[4]     ; B4    ; 3        ; 7            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[5]     ; C4    ; 3        ; 9            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[6]     ; A3    ; 3        ; 3            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[7]     ; B3    ; 3        ; 5            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_HS       ; E13   ; 3        ; 33           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_VS       ; E14   ; 3        ; 40           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_CLK27    ; H15   ; 3        ; 47           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[0]     ; C10   ; 3        ; 20           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[1]     ; A9    ; 3        ; 24           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[2]     ; B9    ; 3        ; 24           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[3]     ; C9    ; 3        ; 18           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[4]     ; A8    ; 3        ; 18           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[5]     ; B8    ; 3        ; 18           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[6]     ; A7    ; 3        ; 13           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[7]     ; B7    ; 3        ; 13           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_HS       ; E15   ; 3        ; 44           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_VS       ; D15   ; 3        ; 42           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS     ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD     ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; oAUD_DACDAT   ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oAUD_XCK      ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[0]   ; AA4   ; 1        ; 0            ; 14           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[10]  ; Y8    ; 1        ; 0            ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[11]  ; AE4   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[12]  ; AF4   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[1]   ; AA5   ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[2]   ; AA6   ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[3]   ; AB5   ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[4]   ; AB7   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[5]   ; AC4   ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[6]   ; AC5   ; 1        ; 0            ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[7]   ; AC6   ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[8]   ; AD4   ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_A[9]   ; AC7   ; 1        ; 0            ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_BA[0]  ; AA9   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_BA[1]  ; AA10  ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CAS_N  ; W10   ; 1        ; 0            ; 13           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CKE    ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CLK    ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_CS_N   ; Y10   ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_LDQM0  ; V9    ; 1        ; 0            ; 16           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_RAS_N  ; Y9    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_UDQM1  ; AB6   ; 1        ; 0            ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM0_WE_N   ; W9    ; 1        ; 0            ; 13           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[0]   ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[10]  ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[11]  ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[12]  ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[1]   ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[2]   ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[3]   ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[4]   ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[5]   ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[6]   ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[7]   ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[8]   ; W7    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_A[9]   ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[0]  ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_BA[1]  ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CAS_N  ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CKE    ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CLK    ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_CS_N   ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_LDQM0  ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_RAS_N  ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_UDQM1  ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oDRAM1_WE_N   ; M9    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CLK     ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CMD     ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_CS_N    ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_IOR_N   ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_IOW_N   ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oENET_RESET_N ; B29   ; 4        ; 91           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[0]   ; AF24  ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[10]  ; AH26  ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[11]  ; AJ26  ; 7        ; 85           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[12]  ; AK26  ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[13]  ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[14]  ; AK25  ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[15]  ; AH24  ; 7        ; 85           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[16]  ; AG25  ; 7        ; 87           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[17]  ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[18]  ; AD21  ; 7        ; 89           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[19]  ; AK28  ; 7        ; 89           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[1]   ; AG24  ; 7        ; 85           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[20]  ; AJ28  ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[21]  ; AE20  ; 7        ; 78           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[2]   ; AE23  ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[3]   ; AG23  ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[4]   ; AF23  ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[5]   ; AG22  ; 7        ; 80           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[6]   ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[7]   ; AF22  ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[8]   ; AH27  ; 7        ; 91           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_A[9]   ; AJ27  ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_BYTE_N ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_CE_N   ; AG28  ; 6        ; 95           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_OE_N   ; AG29  ; 6        ; 95           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_RST_N  ; AH28  ; 6        ; 95           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_WE_N   ; AJ29  ; 6        ; 95           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oFLASH_WP_N   ; AH29  ; 6        ; 95           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_DP      ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[0]    ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1]    ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2]    ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3]    ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4]    ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5]    ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6]    ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_DP      ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0]    ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1]    ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2]    ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3]    ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4]    ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5]    ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6]    ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_DP      ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0]    ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1]    ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2]    ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3]    ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4]    ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5]    ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6]    ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_DP      ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0]    ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1]    ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2]    ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3]    ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4]    ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5]    ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6]    ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_DP      ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0]    ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1]    ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2]    ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3]    ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4]    ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5]    ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6]    ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_DP      ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0]    ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1]    ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2]    ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3]    ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4]    ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5]    ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6]    ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_DP      ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0]    ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1]    ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2]    ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3]    ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4]    ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5]    ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6]    ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_DP      ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0]    ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1]    ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2]    ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3]    ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4]    ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5]    ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6]    ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oI2C_SCLK     ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oIRDA_TXD     ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_BLON     ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_EN       ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_ON       ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RS       ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RW       ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]      ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]      ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[2]      ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[3]      ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[4]      ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[5]      ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[6]      ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[7]      ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[8]      ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]      ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]     ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]     ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]     ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]     ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]     ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]     ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[16]     ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[17]     ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]      ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]      ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]      ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]      ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]      ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]      ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]      ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]      ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]      ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_A[0]     ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_A[1]     ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_CS_N     ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_DACK0_N  ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_DACK1_N  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_OE_N     ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_RESET_N  ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOTG_WE_N     ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSD_CLK       ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSC_N  ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADSP_N  ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_ADV_N   ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[0]    ; AG8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[10]   ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[11]   ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[12]   ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[13]   ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[14]   ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[15]   ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[16]   ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[17]   ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[18]   ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[1]    ; AF8   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[2]    ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[3]    ; AG7   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[4]    ; AG6   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[5]    ; AG5   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[6]    ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[7]    ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[8]    ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_A[9]    ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[0] ; AC21  ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[1] ; AC20  ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[2] ; AD20  ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_BE_N[3] ; AH20  ; 7        ; 74           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE1_N   ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE2     ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CE3_N   ; AD22  ; 7        ; 85           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_CLK     ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_GW_N    ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_OE_N    ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oSRAM_WE_N    ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oTD1_RESET_N  ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oTD2_RESET_N  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_CTS     ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oUART_TXD     ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_BLANK_N  ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[0]     ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[1]     ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[2]     ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[3]     ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[4]     ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[5]     ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[6]     ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[7]     ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[8]     ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[9]     ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_CLOCK    ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[0]     ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[1]     ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[2]     ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[3]     ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[4]     ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[5]     ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[6]     ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[7]     ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[8]     ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[9]     ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_HS       ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[0]     ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[1]     ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[2]     ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[3]     ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[4]     ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[5]     ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[6]     ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[7]     ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[8]     ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[9]     ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_SYNC_N   ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_VS       ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                               ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; AUD_ADCLRCK    ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; AUD_BCLK       ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; AUD_DACLRCK    ; G18   ; 4        ; 60           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[16]    ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[17]    ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[18]    ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[19]    ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[20]    ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[21]    ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[22]    ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[23]    ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[24]    ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[25]    ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[26]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[27]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[28]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[29]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[30]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[31]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; DRAM_DQ[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; DRAM_DQ[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0 ; -                   ;
; ENET_D[0]      ; A23   ; 4        ; 76           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[10]     ; B25   ; 4        ; 82           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[11]     ; A25   ; 4        ; 80           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[12]     ; C24   ; 4        ; 78           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[13]     ; B24   ; 4        ; 80           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[14]     ; A24   ; 4        ; 78           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[15]     ; B23   ; 4        ; 78           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[1]      ; C22   ; 4        ; 76           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[2]      ; B22   ; 4        ; 71           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[3]      ; A22   ; 4        ; 71           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[4]      ; B21   ; 4        ; 69           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[5]      ; A21   ; 4        ; 67           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[6]      ; B20   ; 4        ; 62           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[7]      ; A20   ; 4        ; 62           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[8]      ; B26   ; 4        ; 85           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; ENET_D[9]      ; A26   ; 4        ; 85           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ15_AM1 ; AE24  ; 7        ; 93           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[0]    ; AF29  ; 6        ; 95           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[10]   ; AD29  ; 6        ; 95           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[11]   ; AC28  ; 6        ; 95           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[12]   ; AC30  ; 6        ; 95           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[13]   ; AB30  ; 6        ; 95           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[14]   ; AA30  ; 6        ; 95           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[1]    ; AE28  ; 6        ; 95           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[2]    ; AE30  ; 6        ; 95           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[3]    ; AD30  ; 6        ; 95           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[4]    ; AC29  ; 6        ; 95           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[5]    ; AB29  ; 6        ; 95           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[6]    ; AA29  ; 6        ; 95           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[7]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[8]    ; AF30  ; 6        ; 95           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; FLASH_DQ[9]    ; AE29  ; 6        ; 95           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[0]      ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[10]     ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[11]     ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[12]     ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[13]     ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[14]     ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[15]     ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[16]     ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[17]     ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[18]     ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[19]     ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[1]      ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[20]     ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[21]     ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[22]     ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[23]     ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[24]     ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[25]     ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[26]     ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[27]     ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[28]     ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[29]     ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[2]      ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[30]     ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[31]     ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[3]      ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[4]      ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[5]      ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[6]      ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[7]      ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[8]      ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_0[9]      ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[0]      ; G27   ; 5        ; 95           ; 44           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[10]     ; K29   ; 5        ; 95           ; 35           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[11]     ; M25   ; 5        ; 95           ; 39           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[12]     ; K30   ; 5        ; 95           ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[13]     ; M24   ; 5        ; 95           ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[14]     ; L29   ; 5        ; 95           ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[15]     ; L30   ; 5        ; 95           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[16]     ; P26   ; 5        ; 95           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[17]     ; P28   ; 5        ; 95           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[18]     ; P25   ; 5        ; 95           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[19]     ; P27   ; 5        ; 95           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[1]      ; G28   ; 5        ; 95           ; 44           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[20]     ; M29   ; 5        ; 95           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[21]     ; R26   ; 5        ; 95           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[22]     ; M30   ; 5        ; 95           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[23]     ; R27   ; 5        ; 95           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[24]     ; P24   ; 5        ; 95           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[25]     ; N28   ; 5        ; 95           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[26]     ; P23   ; 5        ; 95           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[27]     ; N29   ; 5        ; 95           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[28]     ; R23   ; 5        ; 95           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[29]     ; P29   ; 5        ; 95           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[2]      ; H27   ; 5        ; 95           ; 44           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[30]     ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[31]     ; P30   ; 5        ; 95           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[3]      ; L24   ; 5        ; 95           ; 41           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[4]      ; H28   ; 5        ; 95           ; 44           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[5]      ; L25   ; 5        ; 95           ; 41           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[6]      ; K27   ; 5        ; 95           ; 38           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[7]      ; L28   ; 5        ; 95           ; 35           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[8]      ; K28   ; 5        ; 95           ; 38           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_1[9]      ; L27   ; 5        ; 95           ; 35           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_CLKOUT_N0 ; H23   ; 5        ; 95           ; 49           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_CLKOUT_N1 ; AF27  ; 6        ; 95           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_CLKOUT_P0 ; G24   ; 5        ; 95           ; 49           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; GPIO_CLKOUT_P1 ; AF28  ; 6        ; 95           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; I2C_SDAT       ; H18   ; 4        ; 65           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[0]       ; E1    ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[1]       ; E3    ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[2]       ; D2    ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[3]       ; D3    ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[4]       ; C1    ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[5]       ; C2    ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[6]       ; C3    ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; LCD_D[7]       ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[0]       ; H10   ; 3        ; 7            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[10]      ; D6    ; 3        ; 11           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[11]      ; E7    ; 3        ; 1            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[12]      ; D7    ; 3        ; 11           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[13]      ; E8    ; 3        ; 3            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[14]      ; D9    ; 3        ; 18           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[15]      ; G10   ; 3        ; 7            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[1]       ; G9    ; 3        ; 5            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[2]       ; G11   ; 3        ; 15           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[3]       ; F11   ; 3        ; 24           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[4]       ; J12   ; 3        ; 20           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[5]       ; H12   ; 3        ; 22           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[6]       ; H13   ; 3        ; 29           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[7]       ; G13   ; 3        ; 31           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[8]       ; D4    ; 3        ; 1            ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_D[9]       ; D5    ; 3        ; 1            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_FSPEED     ; F7    ; 3        ; 1            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; OTG_LSPEED     ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; PS2_KBCLK      ; F24   ; 4        ; 93           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; PS2_KBDAT      ; E24   ; 4        ; 93           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; PS2_MSCLK      ; D26   ; 4        ; 91           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; PS2_MSDAT      ; D25   ; 4        ; 82           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SD_CMD         ; W28   ; 6        ; 95           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SD_DAT         ; W29   ; 6        ; 95           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SD_DAT3        ; Y30   ; 6        ; 95           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DPA[0]    ; AK9   ; 8        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DPA[1]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DPA[2]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DPA[3]    ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[0]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[10]    ; AH17  ; 7        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[11]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[12]    ; AH18  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[13]    ; AK19  ; 7        ; 62           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[14]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[15]    ; AK23  ; 7        ; 76           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[16]    ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[17]    ; AK21  ; 7        ; 69           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[18]    ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[19]    ; AK22  ; 7        ; 71           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[1]     ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[20]    ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[21]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[22]    ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[23]    ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[24]    ; AK14  ; 8        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[25]    ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[27]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[28]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[29]    ; AK7   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[2]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[30]    ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[31]    ; AK8   ; 8        ; 22           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[3]     ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[4]     ; AK11  ; 8        ; 31           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[5]     ; AH12  ; 8        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[6]     ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[7]     ; AH16  ; 7        ; 51           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
; SRAM_DQ[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                  ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 76 / 85 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 79 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 66 / 72 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 68 / 85 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 81 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 68 / 74 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 69 / 72 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; iTD1_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; iTD1_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 615        ; 3        ; iTD1_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 612        ; 3        ; iTD2_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 606        ; 3        ; iTD2_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 594        ; 3        ; iTD2_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ENET_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 532        ; 4        ; ENET_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ENET_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 518        ; 4        ; ENET_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 514        ; 4        ; ENET_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 510        ; 4        ; ENET_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 503        ; 4        ; ENET_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; oENET_IOR_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; DRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; DRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; DRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; oDRAM0_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; oDRAM0_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; oDRAM0_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; oDRAM0_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; oDRAM0_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; oDRAM0_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; FLASH_DQ[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; FLASH_DQ[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; DRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; DRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; oDRAM0_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; oDRAM0_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; oDRAM0_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; FLASH_DQ[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; FLASH_DQ[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; oDRAM0_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; oDRAM0_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; oDRAM0_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; oDRAM0_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; FLASH_DQ[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ; 365        ; 6        ; FLASH_DQ[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; FLASH_DQ[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; oDRAM0_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; oDRAM0_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; oFLASH_A[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; FLASH_DQ[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; FLASH_DQ[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 147        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; oDRAM0_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; oFLASH_A[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; oFLASH_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; FLASH_DQ15_AM1                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; FLASH_DQ[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 352        ; 6        ; FLASH_DQ[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; FLASH_DQ[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 154        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; oDRAM0_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oFLASH_A[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; oFLASH_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; oFLASH_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; oFLASH_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GPIO_CLKOUT_N1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GPIO_CLKOUT_P1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 343        ; 6        ; FLASH_DQ[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; FLASH_DQ[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GPIO_CLKIN_P1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; oFLASH_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; oFLASH_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; oFLASH_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; oFLASH_A[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; oFLASH_CE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; oFLASH_OE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GPIO_CLKIN_N1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; oFLASH_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; oFLASH_A[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; oFLASH_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; oFLASH_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; oFLASH_RST_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH29     ; 332        ; 6        ; oFLASH_WP_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 334        ; 6        ; iFLASH_RY_N                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; SRAM_DPA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; SRAM_DPA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oFLASH_A[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; oFLASH_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; oFLASH_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; oFLASH_A[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; oFLASH_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; SRAM_DPA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; SRAM_DPA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; oFLASH_A[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; oFLASH_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; oFLASH_A[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; iTD1_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 621        ; 3        ; iTD1_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 618        ; 3        ; iTD1_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 614        ; 3        ; iTD1_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 611        ; 3        ; iTD2_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 3        ; iTD2_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 593        ; 3        ; iTD2_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oTD2_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ENET_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 531        ; 4        ; ENET_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 527        ; 4        ; ENET_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 517        ; 4        ; ENET_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 513        ; 4        ; ENET_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ENET_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ENET_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 499        ; 4        ; oENET_CMD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 496        ; 4        ; oENET_IOW_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 493        ; 4        ; oENET_RESET_N                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; iTD1_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; iTD2_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 600        ; 3        ; iTD2_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; ENET_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; ENET_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; iENET_INT                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 492        ; 4        ; oENET_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OTG_D[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OTG_D[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OTG_D[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OTG_D[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 608        ; 3        ; oOTG_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 604        ; 3        ; OTG_D[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 599        ; 3        ; oOTG_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oOTG_DACK0_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; iTD2_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; oENET_CLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OTG_D[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OTG_D[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 609        ; 3        ; oOTG_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 607        ; 3        ; oOTG_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 596        ; 3        ; oOTG_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 589        ; 3        ; oOTG_DACK1_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 579        ; 3        ; iTD1_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 570        ; 3        ; iTD1_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 566        ; 3        ; iTD2_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OTG_FSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OTG_LSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OTG_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 590        ; 3        ; iOTG_DREQ1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 580        ; 3        ; iOTG_INT0                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; oDRAM1_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OTG_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 623        ; 3        ; OTG_D[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OTG_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 597        ; 3        ; iOTG_DREQ0                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OTG_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; iTD1_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GPIO_CLKOUT_P0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; OTG_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; OTG_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OTG_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oOTG_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 563        ; 3        ; iTD2_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GPIO_CLKOUT_N0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 467        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OTG_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 581        ; 3        ; iOTG_INT1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 446        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; oDRAM1_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 435        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 431        ; 5        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 432        ; 5        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; oDRAM1_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; oDRAM1_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 447        ; 5        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 426        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; oDRAM1_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; oDRAM1_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; oDRAM1_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 419        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 418        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 417        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 416        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 415        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 403        ; 5        ; iCLK_50_3                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 404        ; 5        ; iEXT_CLOCK                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oDRAM1_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oDRAM1_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oDRAM1_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oDRAM1_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oDRAM1_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GPIO_CLKIN_P0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 401        ; 6        ; GPIO_CLKIN_N0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; DRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; DRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; DRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; oDRAM1_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; oDRAM1_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oDRAM1_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oDRAM1_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; DRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; DRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; oDRAM1_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; oDRAM1_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; oDRAM0_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; DRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; DRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; DRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; oDRAM1_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; oDRAM1_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; oDRAM1_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; oDRAM0_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; oDRAM0_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; DRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; DRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; DRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oDRAM1_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; oDRAM1_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; oDRAM0_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; oDRAM0_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; oDRAM0_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; FLASH_DQ[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; oFLASH_BYTE_N                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------+
; PLL Summary                                                                        ;
+----------------------------------+-------------------------------------------------+
; Name                             ; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|pll ;
+----------------------------------+-------------------------------------------------+
; SDC pin name                     ; u0|syspll|sd1|pll                               ;
; PLL mode                         ; Normal                                          ;
; Compensate clock                 ; clock0                                          ;
; Compensated input/output pins    ; --                                              ;
; Self reset on gated loss of lock ; Off                                             ;
; Gate lock counter                ; --                                              ;
; Input frequency 0                ; 50.0 MHz                                        ;
; Input frequency 1                ; --                                              ;
; Nominal PFD frequency            ; 50.0 MHz                                        ;
; Nominal VCO frequency            ; 300.0 MHz                                       ;
; VCO post scale K counter         ; 2                                               ;
; VCO multiply                     ; --                                              ;
; VCO divide                       ; --                                              ;
; Freq min lock                    ; 50.01 MHz                                       ;
; Freq max lock                    ; 83.33 MHz                                       ;
; M VCO Tap                        ; 6                                               ;
; M Initial                        ; 1                                               ;
; M value                          ; 6                                               ;
; N value                          ; 1                                               ;
; Preserve PLL counter order       ; Off                                             ;
; PLL location                     ; PLL_4                                           ;
; Inclk0 signal                    ; iCLK_50                                         ;
; Inclk1 signal                    ; --                                              ;
; Inclk0 signal type               ; Dedicated Pin                                   ;
; Inclk1 signal type               ; --                                              ;
+----------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------+
; Name                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name             ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------+
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; 1       ; 6       ; u0|syspll|sd1|pll|clk[0] ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -90 (-2500 ps) ; 50/50      ; C2      ; 3             ; 2/1 Odd    ; 1       ; 0       ; u0|syspll|sd1|pll|clk[1] ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk2 ; clock2       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 30            ; 15/15 Even ; 1       ; 6       ; u0|syspll|sd1|pll|clk[2] ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_70_TOP                                                                                                    ; 6627 (1)    ; 4468 (0)                  ; 69 (69)       ; 69376       ; 23   ; 4            ; 0       ; 2         ; 530  ; 0            ; 2159 (1)     ; 1127 (0)          ; 3341 (0)         ; |DE2_70_TOP                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |NiosSoc:u0|                                                                                                ; 6449 (0)    ; 4371 (0)                  ; 0 (0)         ; 69376       ; 23   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2078 (0)     ; 1114 (0)          ; 3257 (0)         ; |DE2_70_TOP|NiosSoc:u0                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |NiosSoc_addr_router:addr_router|                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_addr_router:addr_router                                                                                                                                                                                                                                                                                            ; work         ;
;       |NiosSoc_addr_router_001:addr_router_001|                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                    ; work         ;
;       |NiosSoc_addr_router_002:addr_router_002|                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_addr_router_002:addr_router_002                                                                                                                                                                                                                                                                                    ; work         ;
;       |NiosSoc_addr_router_002:addr_router_003|                                                                ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_addr_router_002:addr_router_003                                                                                                                                                                                                                                                                                    ; work         ;
;       |NiosSoc_addr_router_004:addr_router_004|                                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_addr_router_004:addr_router_004                                                                                                                                                                                                                                                                                    ; work         ;
;       |NiosSoc_buttom:buttom|                                                                                  ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 10 (10)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_buttom:buttom                                                                                                                                                                                                                                                                                                      ; work         ;
;       |NiosSoc_cmd_xbar_demux:cmd_xbar_demux_003|                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux:cmd_xbar_demux_003                                                                                                                                                                                                                                                                                  ; work         ;
;       |NiosSoc_cmd_xbar_demux:cmd_xbar_demux|                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                      ; work         ;
;       |NiosSoc_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                              ; work         ;
;       |NiosSoc_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                                                              ; work         ;
;       |NiosSoc_cmd_xbar_demux_002:rsp_xbar_demux|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:rsp_xbar_demux                                                                                                                                                                                                                                                                                  ; work         ;
;       |NiosSoc_cmd_xbar_demux_004:cmd_xbar_demux_004|                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_demux_004:cmd_xbar_demux_004                                                                                                                                                                                                                                                                              ; work         ;
;       |NiosSoc_cmd_xbar_mux:cmd_xbar_mux|                                                                      ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                             ; work         ;
;       |NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|                                                              ; 181 (168)   ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (84)      ; 0 (0)             ; 88 (81)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 16 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 7 (5)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; work         ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                       ; work         ;
;       |NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|                                                              ; 59 (50)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (15)      ; 0 (0)             ; 38 (33)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 11 (9)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 5 (4)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; work         ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                       ; work         ;
;       |NiosSoc_dma_0:dma_0|                                                                                    ; 399 (258)   ; 207 (147)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (111)    ; 14 (14)           ; 198 (132)        ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0                                                                                                                                                                                                                                                                                                        ; work         ;
;          |NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|                                             ; 105 (105)   ; 56 (56)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 56 (56)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module                                                                                                                                                                                                                                                ; work         ;
;             |NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram                                                                                                                                                                   ; work         ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                   ; work         ;
;                   |altdpram:sram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                     ; work         ;
;                      |altsyncram:ram_block|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                                ; work         ;
;                         |altsyncram_fbq1:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_fbq1:auto_generated                                                                 ; work         ;
;          |NiosSoc_dma_0_mem_read:the_NiosSoc_dma_0_mem_read|                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_mem_read:the_NiosSoc_dma_0_mem_read                                                                                                                                                                                                                                                      ; work         ;
;          |NiosSoc_dma_0_mem_write:the_NiosSoc_dma_0_mem_write|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_mem_write:the_NiosSoc_dma_0_mem_write                                                                                                                                                                                                                                                    ; work         ;
;          |NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|                                         ; 47 (47)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 23 (23)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux                                                                                                                                                                                                                                            ; work         ;
;       |NiosSoc_id_router_001:id_router_001|                                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_id_router_001:id_router_001                                                                                                                                                                                                                                                                                        ; work         ;
;       |NiosSoc_jtag_uart:jtag_uart|                                                                            ; 162 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (12)      ; 22 (3)            ; 105 (25)         ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                ; work         ;
;          |NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r                                                                                                                                                                                                                                      ; work         ;
;             |scfifo:rfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_1n21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_rj7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_5h21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                          ; work         ;
;          |NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w                                                                                                                                                                                                                                      ; work         ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_1n21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_rj7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_5h21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                          ; work         ;
;          |alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|                                               ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                          ; work         ;
;       |NiosSoc_led:led|                                                                                        ; 57 (57)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (27)           ; 29 (29)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_led:led                                                                                                                                                                                                                                                                                                            ; work         ;
;       |NiosSoc_nios2cpu:nios2cpu|                                                                              ; 2595 (2127) ; 1680 (1408)               ; 0 (0)         ; 64256       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 915 (719)    ; 292 (250)         ; 1388 (1158)      ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu                                                                                                                                                                                                                                                                                                  ; work         ;
;          |NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_1vg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|altsyncram:the_altsyncram|altsyncram_1vg1:auto_generated                                                                                                                                                                                        ; work         ;
;          |NiosSoc_nios2cpu_dc_data_module:NiosSoc_nios2cpu_dc_data|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_data_module:NiosSoc_nios2cpu_dc_data                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_data_module:NiosSoc_nios2cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_29f1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_data_module:NiosSoc_nios2cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                ; work         ;
;          |NiosSoc_nios2cpu_dc_tag_module:NiosSoc_nios2cpu_dc_tag|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_tag_module:NiosSoc_nios2cpu_dc_tag                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_tag_module:NiosSoc_nios2cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_vjg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_tag_module:NiosSoc_nios2cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_vjg1:auto_generated                                                                                                                                                                                  ; work         ;
;          |NiosSoc_nios2cpu_dc_victim_module:NiosSoc_nios2cpu_dc_victim|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_victim_module:NiosSoc_nios2cpu_dc_victim                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_victim_module:NiosSoc_nios2cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work         ;
;                |altsyncram_9vc1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_victim_module:NiosSoc_nios2cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                            ; work         ;
;          |NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_qed1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                ; work         ;
;          |NiosSoc_nios2cpu_ic_tag_module:NiosSoc_nios2cpu_ic_tag|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_tag_module:NiosSoc_nios2cpu_ic_tag                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_tag_module:NiosSoc_nios2cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_abh1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_tag_module:NiosSoc_nios2cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_abh1:auto_generated                                                                                                                                                                                  ; work         ;
;          |NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell                                                                                                                                                                                                                                        ; work         ;
;             |altera_mult_add:the_altmult_add_part_1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_mpt2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                            ; work         ;
;                            |mult_1l01:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                   ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_opt2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                            ; work         ;
;                            |mult_1s01:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                   ; work         ;
;          |NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|                                           ; 392 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (8)      ; 42 (0)            ; 230 (80)         ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci                                                                                                                                                                                                                                        ; work         ;
;             |NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|        ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 55 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper                                                                                                                                              ; work         ;
;                |NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|       ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (35)           ; 12 (10)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|             ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy|                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy                                                                                ; work         ;
;             |NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|                          ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg                                                                                                                                                                ; work         ;
;             |NiosSoc_nios2cpu_nios2_oci_break:the_NiosSoc_nios2cpu_nios2_oci_break|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_oci_break:the_NiosSoc_nios2cpu_nios2_oci_break                                                                                                                                                                  ; work         ;
;             |NiosSoc_nios2cpu_nios2_oci_debug:the_NiosSoc_nios2cpu_nios2_oci_debug|                            ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 10 (9)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_oci_debug:the_NiosSoc_nios2cpu_nios2_oci_debug                                                                                                                                                                  ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_oci_debug:the_NiosSoc_nios2cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; work         ;
;             |NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 50 (50)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem                                                                                                                                                                        ; work         ;
;                |NiosSoc_nios2cpu_ociram_sp_ram_module:NiosSoc_nios2cpu_ociram_sp_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|NiosSoc_nios2cpu_ociram_sp_ram_module:NiosSoc_nios2cpu_ociram_sp_ram                                                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|NiosSoc_nios2cpu_ociram_sp_ram_module:NiosSoc_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_st71:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|NiosSoc_nios2cpu_ociram_sp_ram_module:NiosSoc_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_st71:auto_generated                                          ; work         ;
;          |NiosSoc_nios2cpu_register_bank_a_module:NiosSoc_nios2cpu_register_bank_a|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_a_module:NiosSoc_nios2cpu_register_bank_a                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_a_module:NiosSoc_nios2cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_1dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_a_module:NiosSoc_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_1dg1:auto_generated                                                                                                                                                                ; work         ;
;          |NiosSoc_nios2cpu_register_bank_b_module:NiosSoc_nios2cpu_register_bank_b|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_b_module:NiosSoc_nios2cpu_register_bank_b                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_b_module:NiosSoc_nios2cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_2dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_b_module:NiosSoc_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_2dg1:auto_generated                                                                                                                                                                ; work         ;
;          |NiosSoc_nios2cpu_test_bench:the_NiosSoc_nios2cpu_test_bench|                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_test_bench:the_NiosSoc_nios2cpu_test_bench                                                                                                                                                                                                                                      ; work         ;
;          |lpm_add_sub:Add18|                                                                                   ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|lpm_add_sub:Add18                                                                                                                                                                                                                                                                                ; work         ;
;             |add_sub_8ri:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                     ; work         ;
;       |NiosSoc_rsp_xbar_demux_002:rsp_xbar_demux_002|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_rsp_xbar_demux_002:rsp_xbar_demux_002                                                                                                                                                                                                                                                                              ; work         ;
;       |NiosSoc_rsp_xbar_mux:rsp_xbar_mux_003|                                                                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 16 (16)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_rsp_xbar_mux:rsp_xbar_mux_003                                                                                                                                                                                                                                                                                      ; work         ;
;       |NiosSoc_rsp_xbar_mux:rsp_xbar_mux|                                                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                          ; work         ;
;       |NiosSoc_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                              ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 87 (87)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                  ; work         ;
;       |NiosSoc_rsp_xbar_mux_004:rsp_xbar_mux_004|                                                              ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_rsp_xbar_mux_004:rsp_xbar_mux_004                                                                                                                                                                                                                                                                                  ; work         ;
;       |NiosSoc_sdram_ctrl:sdram_ctrl|                                                                          ; 359 (249)   ; 213 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (142)    ; 85 (2)            ; 129 (81)         ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl                                                                                                                                                                                                                                                                                              ; work         ;
;          |NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|                     ; 136 (136)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 83 (83)           ; 50 (50)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module                                                                                                                                                                                                              ; work         ;
;       |NiosSoc_switch:switch|                                                                                  ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_switch:switch                                                                                                                                                                                                                                                                                                      ; work         ;
;       |NiosSoc_syspll:syspll|                                                                                  ; 9 (6)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 7 (7)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_syspll:syspll                                                                                                                                                                                                                                                                                                      ; work         ;
;          |NiosSoc_syspll_stdsync_sv6:stdsync2|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_syspll:syspll|NiosSoc_syspll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                  ; work         ;
;             |NiosSoc_syspll_dffpipe_l2c:dffpipe3|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_syspll:syspll|NiosSoc_syspll_stdsync_sv6:stdsync2|NiosSoc_syspll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                              ; work         ;
;          |altpll:sd1|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1                                                                                                                                                                                                                                                                                           ; work         ;
;       |NiosSoc_timer:timer|                                                                                    ; 147 (147)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 30 (30)           ; 95 (95)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_timer:timer                                                                                                                                                                                                                                                                                                        ; work         ;
;       |NiosSoc_uart0:uart0|                                                                                    ; 124 (0)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 13 (0)            ; 80 (0)           ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_uart0:uart0                                                                                                                                                                                                                                                                                                        ; work         ;
;          |NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|                                                           ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 31 (31)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs                                                                                                                                                                                                                                                              ; work         ;
;          |NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|                                                               ; 51 (49)     ; 35 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (2)             ; 31 (31)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                              ; work         ;
;          |NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|                                                               ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 25 (25)          ; |DE2_70_TOP|NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_avalon_mm_bridge:apb|                                                                            ; 100 (100)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 66 (66)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_mm_bridge:apb                                                                                                                                                                                                                                                                                                ; work         ;
;       |altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 81 (81)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 13 (13)           ; 57 (57)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                            ; work         ;
;       |altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                   ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 10 (10)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                       ; work         ;
;       |altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_sc_fifo:dma_0_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:dma_0_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 69 (69)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 46 (46)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                     ; work         ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                       ; work         ;
;       |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                      ; 84 (84)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (27)           ; 56 (56)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                            ; work         ;
;       |altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|    ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|               ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 178 (178)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 19 (19)           ; 142 (142)        ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                     ; work         ;
;       |altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                   ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 38 (38)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                       ; work         ;
;       |altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                         ; work         ;
;       |altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|            ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                ; work         ;
;       |altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                  ; work         ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 51 (51)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 34 (34)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 33 (33)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 22 (22)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                   ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 9 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 14 (10)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (2)             ; 9 (9)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                   ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 8 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 33 (29)     ; 32 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (22)           ; 8 (6)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                   ; 52 (0)      ; 50 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 41 (0)            ; 9 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 52 (48)     ; 50 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 41 (39)           ; 9 (7)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                   ; 40 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 28 (0)            ; 10 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 40 (36)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (26)           ; 10 (8)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                   ; 71 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 62 (0)            ; 8 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 71 (67)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 62 (60)           ; 8 (7)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                   ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 9 (0)             ; 7 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 18 (14)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (7)             ; 7 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                   ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (0)             ; 7 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 17 (13)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (7)             ; 7 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                   ; 54 (0)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 32 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 54 (50)     ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (20)           ; 32 (31)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                   ; 42 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 30 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 42 (38)     ; 42 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (9)            ; 30 (30)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                   ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 14 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 30 (26)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (13)           ; 14 (13)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                   ; 64 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 41 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 64 (60)     ; 64 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (20)           ; 41 (40)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 18 (14)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (7)            ; 8 (8)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                   ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 34 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 46 (42)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (9)            ; 34 (34)          ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                       ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                           ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 21 (17)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (11)           ; 7 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                  ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                   ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                              ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                          ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                        ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                              ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                          ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                        ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_std_synchronizer_bundle:sync|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                            ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter_001|                                                          ; 164 (0)     ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 2 (0)             ; 77 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                                                                              ; work         ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                            ; 164 (164)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 2 (2)             ; 77 (77)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                     ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter|                                                              ; 239 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 18 (0)            ; 88 (0)           ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                            ; 239 (239)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 18 (18)           ; 88 (88)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent|                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                               ; work         ;
;       |altera_merlin_master_agent:dma_0_read_master_translator_avalon_universal_master_0_agent|                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_agent:dma_0_read_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                    ; work         ;
;       |altera_merlin_master_agent:dma_0_write_master_translator_avalon_universal_master_0_agent|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_agent:dma_0_write_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                   ; work         ;
;       |altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_master_agent:nios2cpu_instruction_master_translator_avalon_universal_master_0_agent|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_agent:nios2cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_master_translator:dma_0_read_master_translator|                                           ; 82 (82)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 40 (40)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator                                                                                                                                                                                                                                                               ; work         ;
;       |altera_merlin_master_translator:dma_0_write_master_translator|                                          ; 103 (103)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 51 (51)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator                                                                                                                                                                                                                                                              ; work         ;
;       |altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|                             ; 39 (3)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 11 (2)           ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 36 (36)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 9 (9)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                   ; work         ;
;       |altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                   ; work         ;
;       |altera_merlin_slave_agent:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                             ; work         ;
;       |altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|                      ; 55 (5)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (4)       ; 0 (0)             ; 14 (1)           ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 50 (50)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 13 (13)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ; work         ;
;       |altera_merlin_slave_agent:switch_s1_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:switch_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                              ; work         ;
;       |altera_merlin_slave_agent:uart0_s1_translator_avalon_universal_slave_0_agent|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:uart0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                               ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_agent:uart0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_slave_translator:buttom_s1_translator|                                                    ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:buttom_s1_translator                                                                                                                                                                                                                                                                        ; work         ;
;       |altera_merlin_slave_translator:dma_0_control_port_slave_translator|                                     ; 35 (35)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 28 (28)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:dma_0_control_port_slave_translator                                                                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                  ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 19 (19)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_slave_translator:led_s1_translator|                                                       ; 34 (34)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                           ; work         ;
;       |altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator|                                   ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 28 (28)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                       ; work         ;
;       |altera_merlin_slave_translator:switch_s1_translator|                                                    ; 25 (25)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 6 (6)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                                        ; work         ;
;       |altera_merlin_slave_translator:syspll_pll_slave_translator|                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:syspll_pll_slave_translator                                                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                     ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_slave_translator:uart0_s1_translator|                                                     ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 4 (4)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_slave_translator:uart0_s1_translator                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                              ; 25 (25)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_merlin_traffic_limiter:limiter_002|                                                              ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_merlin_traffic_limiter:limiter_003|                                                              ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_merlin_traffic_limiter:limiter|                                                                  ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                          ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 27 (27)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                              ; work         ;
;       |altera_merlin_width_adapter:width_adapter|                                                              ; 74 (74)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 54 (54)          ; |DE2_70_TOP|NiosSoc:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; work         ;
;       |altera_reset_controller:rst_controller_002|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; work         ;
;       |altera_reset_controller:rst_controller_003|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; work         ;
;       |altera_reset_controller:rst_controller|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                     ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_70_TOP|NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                          ; 177 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 13 (0)            ; 84 (0)           ; |DE2_70_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 176 (132)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (63)      ; 13 (13)           ; 84 (59)          ; |DE2_70_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DE2_70_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE2_70_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                               ; work         ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+----------------+----------+---------------+---------------+-----------------------+-----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+----------------+----------+---------------+---------------+-----------------------+-----------+
; DRAM_DQ[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; FLASH_DQ15_AM1 ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[16]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[17]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[18]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[19]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[20]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[21]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[22]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[23]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[24]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[25]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[26]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[27]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[28]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[29]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[30]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[31]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DPA[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DPA[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DPA[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DPA[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[0]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[1]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[2]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[3]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[4]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[5]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[6]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[7]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[8]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[9]       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[10]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[11]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[12]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[13]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[14]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_D[15]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_FSPEED     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_LSPEED     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; LCD_D[0]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[1]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[2]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[3]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[4]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[5]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[6]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_D[7]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT3        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_CMD         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; I2C_SDAT       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; PS2_KBDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; PS2_KBCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; PS2_MSDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; PS2_MSCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[8]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[9]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[10]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[11]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[12]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[13]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[14]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_D[15]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_ADCLRCK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACLRCK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_BCLK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_0[0]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[1]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[2]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[3]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[4]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[5]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[6]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[7]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[8]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[9]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[10]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[11]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[12]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[13]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[14]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[15]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[16]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[17]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[18]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[19]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[20]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[21]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[22]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[23]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[24]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[25]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[26]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[27]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[28]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[29]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[30]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[31]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKOUT_N0 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKOUT_P0 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[0]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[4]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[6]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[10]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[11]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[12]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[13]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[14]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[15]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[17]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[19]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[22]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[23]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[24]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[28]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[29]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[30]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[31]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKOUT_N1 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKOUT_P1 ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[0]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; iCLK_28        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iCLK_50_2      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iCLK_50_3      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; iCLK_50_4      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; iEXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; oHEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX0_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX1_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX2_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX3_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX4_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX5_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX6_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_D[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oHEX7_DP       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; oLEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; oUART_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; oUART_CTS      ; Output   ; --            ; --            ; --                    ; --        ;
; iUART_RTS      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oIRDA_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; iIRDA_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; oDRAM0_A[0]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[1]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[2]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[3]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[4]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[5]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[6]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[7]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[8]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[9]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[10]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[11]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_A[12]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_A[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_A[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_LDQM0   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_LDQM0   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_UDQM1   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_UDQM1   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_WE_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_WE_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_CAS_N   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_CAS_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_RAS_N   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_RAS_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_CS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_CS_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_BA[0]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM0_BA[1]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; oDRAM1_BA[0]   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_BA[1]   ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_CLK     ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_CLK     ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM0_CKE     ; Output   ; --            ; --            ; --                    ; --        ;
; oDRAM1_CKE     ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[13]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[14]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[15]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[16]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[17]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[18]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[19]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[20]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_A[21]   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_WE_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_RST_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_WP_N    ; Output   ; --            ; --            ; --                    ; --        ;
; iFLASH_RY_N    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; oFLASH_BYTE_N  ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_OE_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oFLASH_CE_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[7]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[8]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[9]     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[10]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[11]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[12]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[13]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[14]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[15]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[16]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[17]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_A[18]    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_ADSC_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_ADSP_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_ADV_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_BE_N[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_BE_N[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_BE_N[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_BE_N[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_CE1_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_CE2      ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_CE3_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_GW_N     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; oSRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_A[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_A[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_CS_N      ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_OE_N      ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_WE_N      ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_RESET_N   ; Output   ; --            ; --            ; --                    ; --        ;
; iOTG_INT0      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iOTG_INT1      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iOTG_DREQ0     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iOTG_DREQ1     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oOTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oOTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oLCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; oLCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; oLCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; oLCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; oLCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; oSD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; oI2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_CLOCK     ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; oVGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; oENET_CMD      ; Output   ; --            ; --            ; --                    ; --        ;
; oENET_CS_N     ; Output   ; --            ; --            ; --                    ; --        ;
; oENET_IOW_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oENET_IOR_N    ; Output   ; --            ; --            ; --                    ; --        ;
; oENET_RESET_N  ; Output   ; --            ; --            ; --                    ; --        ;
; iENET_INT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oENET_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; iAUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oAUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; oAUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; iTD1_CLK27     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[5]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[6]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_D[7]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_HS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD1_VS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oTD1_RESET_N   ; Output   ; --            ; --            ; --                    ; --        ;
; iTD2_CLK27     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[4]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[5]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[6]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_D[7]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_HS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iTD2_VS        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; oTD2_RESET_N   ; Output   ; --            ; --            ; --                    ; --        ;
; GPIO_CLKIN_N0  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKIN_P0  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_CLKIN_N1  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_CLKIN_P1  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; iCLK_50        ; Input    ; --            ; --            ; --                    ; --        ;
; iKEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[16]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[8]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[0]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[1]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iKEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[9]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[2]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iKEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[10]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[11]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[3]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iKEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[4]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[12]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[5]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[13]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[14]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[6]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[7]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iSW[15]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; iUART_RXD      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
+----------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[16]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[0]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[1]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[2]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[3]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[4]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[5]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[6]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[7]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[8]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[9]                                                                                                                                     ;                   ;         ;
; FLASH_DQ[10]                                                                                                                                    ;                   ;         ;
; FLASH_DQ[11]                                                                                                                                    ;                   ;         ;
; FLASH_DQ[12]                                                                                                                                    ;                   ;         ;
; FLASH_DQ[13]                                                                                                                                    ;                   ;         ;
; FLASH_DQ[14]                                                                                                                                    ;                   ;         ;
; FLASH_DQ15_AM1                                                                                                                                  ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[16]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[17]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[18]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[19]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[20]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[21]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[22]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[23]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[24]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[25]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[26]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[27]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[28]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[29]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[30]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[31]                                                                                                                                     ;                   ;         ;
; SRAM_DPA[0]                                                                                                                                     ;                   ;         ;
; SRAM_DPA[1]                                                                                                                                     ;                   ;         ;
; SRAM_DPA[2]                                                                                                                                     ;                   ;         ;
; SRAM_DPA[3]                                                                                                                                     ;                   ;         ;
; OTG_D[0]                                                                                                                                        ;                   ;         ;
; OTG_D[1]                                                                                                                                        ;                   ;         ;
; OTG_D[2]                                                                                                                                        ;                   ;         ;
; OTG_D[3]                                                                                                                                        ;                   ;         ;
; OTG_D[4]                                                                                                                                        ;                   ;         ;
; OTG_D[5]                                                                                                                                        ;                   ;         ;
; OTG_D[6]                                                                                                                                        ;                   ;         ;
; OTG_D[7]                                                                                                                                        ;                   ;         ;
; OTG_D[8]                                                                                                                                        ;                   ;         ;
; OTG_D[9]                                                                                                                                        ;                   ;         ;
; OTG_D[10]                                                                                                                                       ;                   ;         ;
; OTG_D[11]                                                                                                                                       ;                   ;         ;
; OTG_D[12]                                                                                                                                       ;                   ;         ;
; OTG_D[13]                                                                                                                                       ;                   ;         ;
; OTG_D[14]                                                                                                                                       ;                   ;         ;
; OTG_D[15]                                                                                                                                       ;                   ;         ;
; OTG_FSPEED                                                                                                                                      ;                   ;         ;
; OTG_LSPEED                                                                                                                                      ;                   ;         ;
; LCD_D[0]                                                                                                                                        ;                   ;         ;
; LCD_D[1]                                                                                                                                        ;                   ;         ;
; LCD_D[2]                                                                                                                                        ;                   ;         ;
; LCD_D[3]                                                                                                                                        ;                   ;         ;
; LCD_D[4]                                                                                                                                        ;                   ;         ;
; LCD_D[5]                                                                                                                                        ;                   ;         ;
; LCD_D[6]                                                                                                                                        ;                   ;         ;
; LCD_D[7]                                                                                                                                        ;                   ;         ;
; SD_DAT                                                                                                                                          ;                   ;         ;
; SD_DAT3                                                                                                                                         ;                   ;         ;
; SD_CMD                                                                                                                                          ;                   ;         ;
; I2C_SDAT                                                                                                                                        ;                   ;         ;
; PS2_KBDAT                                                                                                                                       ;                   ;         ;
; PS2_KBCLK                                                                                                                                       ;                   ;         ;
; PS2_MSDAT                                                                                                                                       ;                   ;         ;
; PS2_MSCLK                                                                                                                                       ;                   ;         ;
; ENET_D[0]                                                                                                                                       ;                   ;         ;
; ENET_D[1]                                                                                                                                       ;                   ;         ;
; ENET_D[2]                                                                                                                                       ;                   ;         ;
; ENET_D[3]                                                                                                                                       ;                   ;         ;
; ENET_D[4]                                                                                                                                       ;                   ;         ;
; ENET_D[5]                                                                                                                                       ;                   ;         ;
; ENET_D[6]                                                                                                                                       ;                   ;         ;
; ENET_D[7]                                                                                                                                       ;                   ;         ;
; ENET_D[8]                                                                                                                                       ;                   ;         ;
; ENET_D[9]                                                                                                                                       ;                   ;         ;
; ENET_D[10]                                                                                                                                      ;                   ;         ;
; ENET_D[11]                                                                                                                                      ;                   ;         ;
; ENET_D[12]                                                                                                                                      ;                   ;         ;
; ENET_D[13]                                                                                                                                      ;                   ;         ;
; ENET_D[14]                                                                                                                                      ;                   ;         ;
; ENET_D[15]                                                                                                                                      ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                     ;                   ;         ;
; AUD_DACLRCK                                                                                                                                     ;                   ;         ;
; AUD_BCLK                                                                                                                                        ;                   ;         ;
; GPIO_0[0]                                                                                                                                       ;                   ;         ;
; GPIO_0[1]                                                                                                                                       ;                   ;         ;
; GPIO_0[2]                                                                                                                                       ;                   ;         ;
; GPIO_0[3]                                                                                                                                       ;                   ;         ;
; GPIO_0[4]                                                                                                                                       ;                   ;         ;
; GPIO_0[5]                                                                                                                                       ;                   ;         ;
; GPIO_0[6]                                                                                                                                       ;                   ;         ;
; GPIO_0[7]                                                                                                                                       ;                   ;         ;
; GPIO_0[8]                                                                                                                                       ;                   ;         ;
; GPIO_0[9]                                                                                                                                       ;                   ;         ;
; GPIO_0[10]                                                                                                                                      ;                   ;         ;
; GPIO_0[11]                                                                                                                                      ;                   ;         ;
; GPIO_0[12]                                                                                                                                      ;                   ;         ;
; GPIO_0[13]                                                                                                                                      ;                   ;         ;
; GPIO_0[14]                                                                                                                                      ;                   ;         ;
; GPIO_0[15]                                                                                                                                      ;                   ;         ;
; GPIO_0[16]                                                                                                                                      ;                   ;         ;
; GPIO_0[17]                                                                                                                                      ;                   ;         ;
; GPIO_0[18]                                                                                                                                      ;                   ;         ;
; GPIO_0[19]                                                                                                                                      ;                   ;         ;
; GPIO_0[20]                                                                                                                                      ;                   ;         ;
; GPIO_0[21]                                                                                                                                      ;                   ;         ;
; GPIO_0[22]                                                                                                                                      ;                   ;         ;
; GPIO_0[23]                                                                                                                                      ;                   ;         ;
; GPIO_0[24]                                                                                                                                      ;                   ;         ;
; GPIO_0[25]                                                                                                                                      ;                   ;         ;
; GPIO_0[26]                                                                                                                                      ;                   ;         ;
; GPIO_0[27]                                                                                                                                      ;                   ;         ;
; GPIO_0[28]                                                                                                                                      ;                   ;         ;
; GPIO_0[29]                                                                                                                                      ;                   ;         ;
; GPIO_0[30]                                                                                                                                      ;                   ;         ;
; GPIO_0[31]                                                                                                                                      ;                   ;         ;
; GPIO_CLKOUT_N0                                                                                                                                  ;                   ;         ;
; GPIO_CLKOUT_P0                                                                                                                                  ;                   ;         ;
; GPIO_1[0]                                                                                                                                       ;                   ;         ;
; GPIO_1[1]                                                                                                                                       ;                   ;         ;
; GPIO_1[2]                                                                                                                                       ;                   ;         ;
; GPIO_1[3]                                                                                                                                       ;                   ;         ;
; GPIO_1[4]                                                                                                                                       ;                   ;         ;
; GPIO_1[5]                                                                                                                                       ;                   ;         ;
; GPIO_1[6]                                                                                                                                       ;                   ;         ;
; GPIO_1[7]                                                                                                                                       ;                   ;         ;
; GPIO_1[8]                                                                                                                                       ;                   ;         ;
; GPIO_1[9]                                                                                                                                       ;                   ;         ;
; GPIO_1[10]                                                                                                                                      ;                   ;         ;
; GPIO_1[11]                                                                                                                                      ;                   ;         ;
; GPIO_1[12]                                                                                                                                      ;                   ;         ;
; GPIO_1[13]                                                                                                                                      ;                   ;         ;
; GPIO_1[14]                                                                                                                                      ;                   ;         ;
; GPIO_1[15]                                                                                                                                      ;                   ;         ;
; GPIO_1[16]                                                                                                                                      ;                   ;         ;
; GPIO_1[17]                                                                                                                                      ;                   ;         ;
; GPIO_1[18]                                                                                                                                      ;                   ;         ;
; GPIO_1[19]                                                                                                                                      ;                   ;         ;
; GPIO_1[20]                                                                                                                                      ;                   ;         ;
; GPIO_1[21]                                                                                                                                      ;                   ;         ;
; GPIO_1[22]                                                                                                                                      ;                   ;         ;
; GPIO_1[23]                                                                                                                                      ;                   ;         ;
; GPIO_1[24]                                                                                                                                      ;                   ;         ;
; GPIO_1[25]                                                                                                                                      ;                   ;         ;
; GPIO_1[26]                                                                                                                                      ;                   ;         ;
; GPIO_1[27]                                                                                                                                      ;                   ;         ;
; GPIO_1[28]                                                                                                                                      ;                   ;         ;
; GPIO_1[29]                                                                                                                                      ;                   ;         ;
; GPIO_1[30]                                                                                                                                      ;                   ;         ;
; GPIO_1[31]                                                                                                                                      ;                   ;         ;
; GPIO_CLKOUT_N1                                                                                                                                  ;                   ;         ;
; GPIO_CLKOUT_P1                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; iCLK_28                                                                                                                                         ;                   ;         ;
; iCLK_50_2                                                                                                                                       ;                   ;         ;
; iCLK_50_3                                                                                                                                       ;                   ;         ;
; iCLK_50_4                                                                                                                                       ;                   ;         ;
; iEXT_CLOCK                                                                                                                                      ;                   ;         ;
; iUART_RTS                                                                                                                                       ;                   ;         ;
; iIRDA_RXD                                                                                                                                       ;                   ;         ;
; iFLASH_RY_N                                                                                                                                     ;                   ;         ;
; iOTG_INT0                                                                                                                                       ;                   ;         ;
; iOTG_INT1                                                                                                                                       ;                   ;         ;
; iOTG_DREQ0                                                                                                                                      ;                   ;         ;
; iOTG_DREQ1                                                                                                                                      ;                   ;         ;
; iENET_INT                                                                                                                                       ;                   ;         ;
; iAUD_ADCDAT                                                                                                                                     ;                   ;         ;
; iTD1_CLK27                                                                                                                                      ;                   ;         ;
; iTD1_D[0]                                                                                                                                       ;                   ;         ;
; iTD1_D[1]                                                                                                                                       ;                   ;         ;
; iTD1_D[2]                                                                                                                                       ;                   ;         ;
; iTD1_D[3]                                                                                                                                       ;                   ;         ;
; iTD1_D[4]                                                                                                                                       ;                   ;         ;
; iTD1_D[5]                                                                                                                                       ;                   ;         ;
; iTD1_D[6]                                                                                                                                       ;                   ;         ;
; iTD1_D[7]                                                                                                                                       ;                   ;         ;
; iTD1_HS                                                                                                                                         ;                   ;         ;
; iTD1_VS                                                                                                                                         ;                   ;         ;
; iTD2_CLK27                                                                                                                                      ;                   ;         ;
; iTD2_D[0]                                                                                                                                       ;                   ;         ;
; iTD2_D[1]                                                                                                                                       ;                   ;         ;
; iTD2_D[2]                                                                                                                                       ;                   ;         ;
; iTD2_D[3]                                                                                                                                       ;                   ;         ;
; iTD2_D[4]                                                                                                                                       ;                   ;         ;
; iTD2_D[5]                                                                                                                                       ;                   ;         ;
; iTD2_D[6]                                                                                                                                       ;                   ;         ;
; iTD2_D[7]                                                                                                                                       ;                   ;         ;
; iTD2_HS                                                                                                                                         ;                   ;         ;
; iTD2_VS                                                                                                                                         ;                   ;         ;
; GPIO_CLKIN_N0                                                                                                                                   ;                   ;         ;
; GPIO_CLKIN_P0                                                                                                                                   ;                   ;         ;
; GPIO_CLKIN_N1                                                                                                                                   ;                   ;         ;
; GPIO_CLKIN_P1                                                                                                                                   ;                   ;         ;
; iCLK_50                                                                                                                                         ;                   ;         ;
; iKEY[0]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                     ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|read_mux_out[0]                                                                                         ; 0                 ; 6       ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|d1_data_in[0]                                                                                           ; 0                 ; 6       ;
; iSW[16]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[16]                                                                                        ; 1                 ; 6       ;
; iSW[8]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[8]                                                                                         ; 1                 ; 6       ;
; iSW[0]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[0]                                                                                         ; 1                 ; 6       ;
; iSW[1]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[1]                                                                                         ; 0                 ; 6       ;
; iKEY[1]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|read_mux_out[1]                                                                                         ; 1                 ; 6       ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|d1_data_in[1]                                                                                           ; 1                 ; 6       ;
; iSW[9]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[9]                                                                                         ; 0                 ; 6       ;
; iSW[17]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[17]                                                                                        ; 0                 ; 6       ;
; iSW[2]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[2]                                                                                         ; 0                 ; 6       ;
; iKEY[2]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|read_mux_out[2]                                                                                         ; 0                 ; 6       ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|d1_data_in[2]                                                                                           ; 0                 ; 6       ;
; iSW[10]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[10]                                                                                        ; 0                 ; 6       ;
; iSW[11]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[11]                                                                                        ; 1                 ; 6       ;
; iSW[3]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[3]                                                                                         ; 1                 ; 6       ;
; iKEY[3]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|read_mux_out[3]                                                                                         ; 1                 ; 6       ;
;      - NiosSoc:u0|NiosSoc_buttom:buttom|d1_data_in[3]                                                                                           ; 1                 ; 6       ;
; iSW[4]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[4]                                                                                         ; 0                 ; 6       ;
; iSW[12]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[12]                                                                                        ; 0                 ; 6       ;
; iSW[5]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[5]                                                                                         ; 1                 ; 6       ;
; iSW[13]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[13]                                                                                        ; 0                 ; 6       ;
; iSW[14]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[14]                                                                                        ; 0                 ; 6       ;
; iSW[6]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[6]                                                                                         ; 0                 ; 6       ;
; iSW[7]                                                                                                                                          ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[7]                                                                                         ; 1                 ; 6       ;
; iSW[15]                                                                                                                                         ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_switch:switch|read_mux_out[15]                                                                                        ; 0                 ; 6       ;
; iUART_RXD                                                                                                                                       ;                   ;         ;
;      - NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder   ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LCCOMB_X45_Y27_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                               ; LCCOMB_X45_Y27_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                   ; LCCOMB_X45_Y25_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                       ; LCCOMB_X33_Y20_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                   ; LCCOMB_X43_Y26_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                       ; LCCOMB_X43_Y26_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|estimated_wraddress[1]~9                                                                                                                                                                                           ; LCCOMB_X43_Y24_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|wraddress[5]~23                                                                                                                                                                                                    ; LCCOMB_X44_Y24_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|write_collision~4                                                                                                                                                                                                  ; LCCOMB_X45_Y20_N22 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|read_data_mux_input~0                                                                                                                                                                                          ; LCCOMB_X40_Y22_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|flush_fifo                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y24_N12 ; 26      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|length_register_write                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y23_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_control~0                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y25_N8  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_readaddress~3                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y23_N26 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_writeaddress~2                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y23_N12 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|reset_n                                                                                                                                                                                                                                                                    ; LCFF_X41_Y23_N1    ; 204     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|status[1]                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y24_N2  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writelength[0]~0                                                                                                                                                                                                                                                           ; LCCOMB_X44_Y24_N22 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~3                                                                                                                 ; LCCOMB_X36_Y28_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                 ; LCCOMB_X34_Y29_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                      ; LCCOMB_X38_Y30_N2  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                ; LCCOMB_X39_Y30_N12 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                              ; LCCOMB_X39_Y30_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                      ; LCCOMB_X39_Y30_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y27_N26 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; LCFF_X36_Y27_N7    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y27_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y30_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; LCFF_X36_Y27_N23   ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y28_N18 ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_led:led|always0~2                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y15_N22 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                ; LCCOMB_X49_Y23_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                ; LCCOMB_X51_Y23_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                ; LCCOMB_X49_Y22_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_rd_en                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y23_N26 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                          ; LCCOMB_X50_Y23_N22 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                              ; LCCOMB_X50_Y23_N18 ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                                                ; LCCOMB_X50_Y23_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                           ; LCFF_X53_Y23_N31   ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                  ; LCFF_X54_Y22_N19   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y24_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                ; LCFF_X61_Y21_N7    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_sh8                                                                                                                                                                                                                                                       ; LCFF_X57_Y21_N3    ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_stall_d3                                                                                                                                                                                                                                                       ; LCFF_X52_Y18_N9    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                              ; LCCOMB_X52_Y23_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_stall~0                                                                                                                                                                                                                                                            ; LCCOMB_X51_Y23_N20 ; 742     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                  ; LCFF_X59_Y23_N19   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Add8~3                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y24_N20 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                               ; LCFF_X61_Y25_N3    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y27_N22 ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_hbreak_req                                                                                                                                                                                                                                                         ; LCCOMB_X59_Y27_N2  ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[0]                                                                                                                                                                                                                                                              ; LCFF_X57_Y24_N9    ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[4]                                                                                                                                                                                                                                                              ; LCFF_X57_Y24_N23   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_stall                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y26_N2  ; 176     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                               ; LCCOMB_X53_Y25_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                         ; LCCOMB_X53_Y25_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                    ; LCFF_X60_Y27_N13   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_pipe_flush                                                                                                                                                                                                                                                         ; LCFF_X53_Y25_N3    ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_rot_rn[3]                                                                                                                                                                                                                                                          ; LCFF_X60_Y24_N25   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X40_Y33_N5    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X41_Y33_N28 ; 4       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X41_Y33_N24 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X40_Y33_N18 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X41_Y33_N26 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X40_Y33_N0  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X41_Y33_N19   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr[28]~21                      ; LCCOMB_X42_Y33_N20 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr[2]~13                       ; LCCOMB_X40_Y33_N12 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr[37]~29                      ; LCCOMB_X42_Y33_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy|virtual_state_sdr~0                                ; LCCOMB_X40_Y33_N2  ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy|virtual_state_uir~0                                ; LCCOMB_X40_Y33_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X44_Y30_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                              ; LCCOMB_X44_Y31_N24 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|ociram_wr_en                                                                                                                               ; LCCOMB_X43_Y30_N6  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|always137~0                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y23_N16 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_offset_field[0]~2                                                                                                                                                                                                                                          ; LCCOMB_X49_Y23_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[28]~32                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y23_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y22_N12 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y24_N18 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                   ; LCFF_X45_Y23_N17   ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y27_N24 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                               ; LCCOMB_X50_Y26_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                ; LCCOMB_X51_Y25_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                          ; LCCOMB_X51_Y25_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                                                                ; LCCOMB_X51_Y25_N8  ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_wren                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y25_N26 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entry_0[42]~0                                                                                                                                                                    ; LCCOMB_X12_Y19_N10 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entry_1[42]~0                                                                                                                                                                    ; LCCOMB_X12_Y19_N16 ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|Selector27~6                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y15_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|Selector34~4                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y15_N28  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|WideOr16~0                                                                                                                                                                                                                                                       ; LCCOMB_X10_Y16_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|active_rnw~3                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y15_N26  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y16_N28 ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[8]~1                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y15_N30  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000000010                                                                                                                                                                                                                                                ; LCFF_X9_Y15_N17    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk0                                                                                                                                                                                                                                                         ; PLL_4              ; 3362    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk2                                                                                                                                                                                                                                                         ; PLL_4              ; 946     ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|prev_reset                                                                                                                                                                                                                                                               ; LCFF_X66_Y19_N1    ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|always0~0                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y14_N26 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y14_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y14_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y14_N8  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y14_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y14_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|control_wr_strobe~0                                                                                                                                                                                                              ; LCCOMB_X49_Y28_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|got_new_char                                                                                                                                                                                                                         ; LCCOMB_X50_Y29_N6  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                             ; LCCOMB_X51_Y29_N24 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|always4~0                                                                                                                                                                                                                            ; LCCOMB_X47_Y30_N4  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|tx_wr_strobe_onset~1                                                                                                                                                                                                                 ; LCCOMB_X49_Y28_N28 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                      ; LCCOMB_X49_Y30_N12 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_waitrequest~0                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y20_N16 ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|wait_rise                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y28_N8  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                      ; LCCOMB_X49_Y32_N6  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~2                                                                                                                                                                                                      ; LCCOMB_X49_Y32_N10 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~2                                                                                                                                                                                                      ; LCCOMB_X49_Y32_N20 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~2                                                                                                                                                                                                      ; LCCOMB_X49_Y32_N22 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; LCFF_X49_Y32_N31   ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~7                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                 ; LCCOMB_X56_Y29_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                   ; LCCOMB_X53_Y29_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:dma_0_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                ; LCCOMB_X47_Y25_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                               ; LCCOMB_X34_Y27_N22 ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                 ; LCCOMB_X36_Y27_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                    ; LCCOMB_X34_Y15_N12 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                  ; LCCOMB_X38_Y16_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                              ; LCCOMB_X45_Y23_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                  ; LCCOMB_X30_Y19_N30 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                               ; LCCOMB_X22_Y15_N0  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                               ; LCCOMB_X22_Y15_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                               ; LCCOMB_X22_Y15_N4  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                               ; LCCOMB_X22_Y15_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                               ; LCCOMB_X22_Y15_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                               ; LCCOMB_X22_Y15_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                               ; LCCOMB_X22_Y15_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                               ; LCCOMB_X22_Y15_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                 ; LCCOMB_X22_Y15_N8  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N8  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N12 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N6  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N16 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N2  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N4  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                               ; LCCOMB_X31_Y21_N24 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; LCFF_X30_Y21_N13   ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                           ; LCCOMB_X31_Y21_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                  ; LCCOMB_X30_Y19_N2  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                 ; LCCOMB_X27_Y20_N14 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                   ; LCCOMB_X25_Y20_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                          ; LCCOMB_X66_Y18_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                        ; LCCOMB_X66_Y18_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; LCCOMB_X41_Y15_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                    ; LCCOMB_X43_Y17_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; LCCOMB_X52_Y30_N14 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                ; LCCOMB_X50_Y28_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X66_Y18_N30 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X47_Y21_N2  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X47_Y21_N22 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                   ; LCCOMB_X48_Y21_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                   ; LCCOMB_X41_Y16_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X48_Y21_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X48_Y21_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X34_Y27_N26 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X41_Y15_N18 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X56_Y29_N18 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; LCCOMB_X27_Y20_N26 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                       ; LCCOMB_X49_Y25_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                    ; LCCOMB_X43_Y26_N2  ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; LCCOMB_X41_Y28_N2  ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; LCCOMB_X33_Y20_N14 ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                              ; LCCOMB_X18_Y19_N30 ; 77      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_master_agent:dma_0_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                     ; LCCOMB_X45_Y23_N20 ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|address_register[25]~75                                                                                                                                                                                                           ; LCCOMB_X43_Y24_N28 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|always2~0                                                                                                                                                                                                                         ; LCCOMB_X42_Y26_N14 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|address_register[5]~69                                                                                                                                                                                                           ; LCCOMB_X36_Y25_N0  ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|address_register[5]~70                                                                                                                                                                                                           ; LCCOMB_X36_Y25_N6  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                    ; LCCOMB_X49_Y32_N16 ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                              ; LCCOMB_X49_Y32_N28 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                          ; LCCOMB_X34_Y15_N2  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                             ; LCCOMB_X31_Y21_N26 ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; LCCOMB_X30_Y19_N8  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_slave_agent:uart0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                        ; LCCOMB_X52_Y30_N18 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~8                                                                                                                                                                                                                          ; LCCOMB_X48_Y22_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~3                                                                                                                                                                                                                                       ; LCCOMB_X48_Y22_N20 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002|pending_response_count[3]~8                                                                                                                                                                                                                          ; LCCOMB_X47_Y23_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002|save_dest_id~0                                                                                                                                                                                                                                       ; LCCOMB_X44_Y25_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003|pending_response_count[2]~0                                                                                                                                                                                                                          ; LCCOMB_X47_Y20_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003|save_dest_id~2                                                                                                                                                                                                                                       ; LCCOMB_X47_Y20_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                              ; LCCOMB_X48_Y23_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y27_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~8                                                                                                                                                                                                                                    ; LCCOMB_X33_Y20_N6  ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                              ; LCFF_X33_Y20_N25   ; 84      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; LCFF_X9_Y15_N27    ; 2639    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; LCFF_X9_Y15_N27    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                      ; LCCOMB_X49_Y31_N0  ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; LCFF_X1_Y25_N1     ; 767     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; LCFF_X59_Y29_N1    ; 171     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; LCFF_X49_Y31_N3    ; 38      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y26_N0     ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y26_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                                                                                                                   ; PIN_AD15           ; 41      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iCLK_50                                                                                                                                                                                                                                                                                                   ; PIN_AD15           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; iKEY[0]                                                                                                                                                                                                                                                                                                   ; PIN_T29            ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                     ; LCFF_X34_Y32_N25   ; 70      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                          ; LCCOMB_X34_Y33_N16 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                            ; LCCOMB_X34_Y33_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                          ; LCCOMB_X34_Y30_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                             ; LCCOMB_X35_Y30_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X35_Y30_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                             ; LCCOMB_X35_Y32_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                            ; LCCOMB_X35_Y32_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                                                              ; LCCOMB_X39_Y32_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~11                                                                                                                                                                                                                        ; LCCOMB_X34_Y33_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                        ; LCCOMB_X35_Y33_N20 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                  ; LCCOMB_X34_Y31_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; LCCOMB_X35_Y32_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                      ; LCCOMB_X36_Y32_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                                                                       ; LCCOMB_X34_Y33_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                  ; LCCOMB_X33_Y33_N6  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                  ; LCCOMB_X34_Y33_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; LCFF_X34_Y31_N7    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; LCFF_X34_Y31_N19   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; LCFF_X34_Y31_N11   ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; LCFF_X34_Y30_N9    ; 45      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; LCFF_X34_Y30_N25   ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; LCCOMB_X34_Y31_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                         ; LCFF_X33_Y31_N25   ; 32      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; NiosSoc:u0|NiosSoc_dma_0:dma_0|reset_n                                                                                                   ; LCFF_X41_Y23_N1   ; 204     ; Global Clock         ; GCLK3            ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk0                                                                                        ; PLL_4             ; 3362    ; Global Clock         ; GCLK15           ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk1                                                                                        ; PLL_4             ; 1       ; Global Clock         ; GCLK13           ; --                        ;
; NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk2                                                                                        ; PLL_4             ; 946     ; Global Clock         ; GCLK12           ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X9_Y15_N27   ; 2639    ; Global Clock         ; GCLK1            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                     ; LCCOMB_X49_Y31_N0 ; 6       ; Global Clock         ; GCLK11           ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X1_Y25_N1    ; 767     ; Global Clock         ; GCLK0            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X59_Y29_N1   ; 171     ; Global Clock         ; GCLK5            ; --                        ;
; NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; LCFF_X49_Y31_N3   ; 38      ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                             ; JTAG_X1_Y26_N0    ; 183     ; Global Clock         ; GCLK2            ; --                        ;
; iCLK_50                                                                                                                                  ; PIN_AD15          ; 41      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                    ; LCFF_X34_Y32_N25  ; 70      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                         ; LCFF_X34_Y31_N7   ; 12      ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_stall~0                                                                                                                                                                                                                                                            ; 742     ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_stall                                                                                                                                                                                                                                                              ; 177     ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|internal_begintransfer                                                                                                                                                                                                            ; 88      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                               ; 85      ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                              ; 84      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                              ; 77      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_stall                                                                                                                                                                                                                                                          ; 72      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                                       ; 66      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                       ; 65      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_active                                                                                                                                                                                                                                                     ; 56      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                               ; 53      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_pipe_flush                                                                                                                                                                                                                                                         ; 52      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                               ; 51      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|end_beginbursttransfer~0                                                                                                                                                                                                         ; 51      ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~8                                                                                                                                                                                                                                    ; 50      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                       ; 49      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                       ; 49      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[24]~1                                                                                                                                                                                                                                                         ; 48      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[24]~0                                                                                                                                                                                                                                                         ; 48      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_src2_reg[11]~31                                                                                                                                                                                                                                                    ; 48      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_src2_reg[11]~30                                                                                                                                                                                                                                                    ; 48      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|jtag_ram_access                                                                                                                            ; 46      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                         ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; 45      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_iw[14]~7                                                                                                                                                                                                                                                           ; 44      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|rd_address                                                                                                                                                                       ; 44      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|Equal2~2                                                                                                                                                                                                                                                                   ; 43      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entry_0[42]~0                                                                                                                                                                    ; 43      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entry_1[42]~0                                                                                                                                                                    ; 43      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|active_rnw~3                                                                                                                                                                                                                                                     ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                               ; 42      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                             ; 42      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000010000                                                                                                                                                                                                                                                ; 42      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_en_d1                                                                                                                                                                                                                                                              ; 41      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|last_write_collision                                                                                                                                                                                               ; 41      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                       ; 41      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                       ; 40      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_bypass_pending                                                                                                                                                                                                                                                 ; 40      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                       ; 40      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[3]                                                                                                                                                                                                                                       ; 39      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy|virtual_state_sdr~0                                ; 39      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_pc[18]~1                                                                                                                                                                                                                                                           ; 38      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; 38      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                    ; 38      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|address[8]                                                                                                                                                                                                 ; 38      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_pc[18]~0                                                                                                                                                                                                                                                           ; 37      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                     ; 37      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_waitrequest~0                                                                                                                                                                                                                                                  ; 37      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|first_burst_stalled                                                                                                                                                                                                               ; 35      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|use_reg                                                                                                                                                                                                                                                            ; 35      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[4]                                                                                                                                                                                                                                                              ; 34      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                  ; 34      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|wait_rise                                                                                                                                                                                                                                                          ; 34      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|address_register[5]~69                                                                                                                                                                                                           ; 34      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_readaddress~2                                                                                                                                                                                                                                                           ; 34      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|address_register[25]~75                                                                                                                                                                                                           ; 34      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                         ; 34      ;
; NiosSoc:u0|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                          ; 34      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                                     ; 34      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                               ; 33      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|write_collision~4                                                                                                                                                                                                  ; 33      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_logic                                                                                                                                                                                                                                                         ; 33      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|address_register[5]~70                                                                                                                                                                                                           ; 33      ;
; NiosSoc:u0|altera_merlin_slave_translator:dma_0_control_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; 33      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|always2~0                                                                                                                                                                                                                         ; 33      ;
; NiosSoc:u0|NiosSoc_id_router_001:id_router_001|Equal3~2                                                                                                                                                                                                                                                   ; 33      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                             ; 33      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|control[2]                                                                                                                                                                                                                                                                 ; 33      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|control[1]                                                                                                                                                                                                                                                                 ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                         ; 32      ;
; NiosSoc:u0|NiosSoc_timer:timer|always0~1                                                                                                                                                                                                                                                                  ; 32      ;
; NiosSoc:u0|NiosSoc_timer:timer|always0~0                                                                                                                                                                                                                                                                  ; 32      ;
; NiosSoc:u0|NiosSoc_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                              ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_rot_rn[3]                                                                                                                                                                                                                                                          ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_rot_rn[2]                                                                                                                                                                                                                                                          ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_rot_rn[4]                                                                                                                                                                                                                                                          ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                       ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_fill_bit                                                                                                                                                                                                                                                       ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                    ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_ctrl_mem                                                                                                                                                                                                                                                           ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                              ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mul_stall_d3                                                                                                                                                                                                                                                       ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[24]~0                                                                                                                                                                                                                                           ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                      ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_alu_result~0                                                                                                                                                                                                                                                       ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[28]~32                                                                                                                                                                                                                                                   ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                          ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_logic_op[0]                                                                                                                                                                                                                                                        ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_logic_op[1]                                                                                                                                                                                                                                                        ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                   ; 32      ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                  ; 32      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000000010                                                                                                                                                                                                                                                ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Add8~3                                                                                                                                                                                                                                                               ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Add8~1                                                                                                                                                                                                                                                               ; 32      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_hbreak_req                                                                                                                                                                                                                                                         ; 31      ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|always2~0                                                                                                                                                                                                                        ; 31      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                              ; 31      ;
; NiosSoc:u0|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; 31      ;
; NiosSoc:u0|NiosSoc_rsp_xbar_demux_002:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                     ; 30      ;
; NiosSoc:u0|altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                 ; 30      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                             ; 30      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 29      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; 29      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                       ; 29      ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                  ; 29      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|readdata~1                                                                                                                                                                                                 ; 28      ;
; NiosSoc:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][108]                                                                                                                                                                                ; 28      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                 ; 28      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; 28      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 28      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                              ; 28      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_writeaddress~2                                                                                                                                                                                                                                                          ; 27      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_readaddress~3                                                                                                                                                                                                                                                           ; 27      ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                    ; 27      ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                             ; 27      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|Equal2~1                                                                                                                                                                                                                                                                   ; 27      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|Equal2~0                                                                                                                                                                                                                                                                   ; 27      ;
; NiosSoc:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                 ; 27      ;
; NiosSoc:u0|altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                  ; 27      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|control[0]                                                                                                                                                                                                                                                                 ; 27      ;
; NiosSoc:u0|NiosSoc_led:led|always0~2                                                                                                                                                                                                                                                                      ; 27      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_bht_data[1]                                                                                                                                                                                                                                                        ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                               ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_crst                                                                                                                                                                                                                                                          ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_exception                                                                                                                                                                                                                                                     ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                 ; 26      ;
; NiosSoc:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_break                                                                                                                                                                                                                                                         ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                       ; 26      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writelength[0]~0                                                                                                                                                                                                                                                           ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                                 ; 26      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|flush_fifo                                                                                                                                                                                                                                                                 ; 26      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_offset_field[1]                                                                                                                                                                                                                                            ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_offset_field[0]                                                                                                                                                                                                                                            ; 26      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                  ; 25      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_sh16                                                                                                                                                                                                                                                      ; 25      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 25      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                                      ; 25      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_offset_field[2]                                                                                                                                                                                                                                            ; 25      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                              ; 24      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                              ; 24      ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                             ; 24      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[24]~1                                                                                                                                                                                                                                           ; 24      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                         ; 24      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[12]                                                                                                                                                                                                                                                             ; 24      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[81]~54                                                                                                                                                                                                                                      ; 24      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                  ; 24      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|refresh_request                                                                                                                                                                                                                                                  ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                               ; 23      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                           ; 23      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                             ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                    ; 23      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                             ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; 22      ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                               ; 22      ;
; NiosSoc:u0|altera_merlin_slave_translator:switch_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; 22      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[14]                                                                                                                                                                                                                                                             ; 22      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                              ; 22      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                                            ; 22      ;
; NiosSoc:u0|NiosSoc_rsp_xbar_demux_002:rsp_xbar_demux_002|src2_valid~0                                                                                                                                                                                                                                     ; 22      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                       ; 22      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000000001                                                                                                                                                                                                                                                ; 22      ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                ; 21      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 21      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                          ; 21      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_read                                                                                                                                                                                                                                                               ; 21      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                ; 21      ;
; ~GND                                                                                                                                                                                                                                                                                                      ; 20      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                               ; 20      ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                               ; 20      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[21]                                                                                                                                                                                                                                                             ; 20      ;
; NiosSoc:u0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; 20      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[16]                                                                                                                                                                                                                                                             ; 20      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[13]                                                                                                                                                                                                                                                             ; 20      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                  ; 20      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; 20      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[2]                                                                                                                                                                                                                                       ; 20      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.001000000                                                                                                                                                                                                                                                ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                              ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                                                ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|NiosSoc_id_router_001:id_router_001|Equal3~3                                                                                                                                                                                                                                                   ; 19      ;
; NiosSoc:u0|NiosSoc_id_router_001:id_router_001|Equal3~0                                                                                                                                                                                                                                                   ; 19      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; 19      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                               ; 19      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 18      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                              ; 18      ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                 ; 18      ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                     ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[0]                                                                                                                                                                                                                                                              ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[11]                                                                                                                                                                                                                                                             ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr[28]~21                      ; 18      ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter_001|always9~0                                                                                                                                                                                                                                        ; 18      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 18      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|fifo_empty                                                                                                                                                                                                         ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_write                                                                                                                                                                                                                                                              ; 18      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|always5~0                                                                                                                                                                                                                                                        ; 18      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|init_done                                                                                                                                                                                                                                                        ; 18      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|WideOr9~0                                                                                                                                                                                                                                                        ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                                     ; 18      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                            ; 17      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                       ; 17      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_src2_hazard_E                                                                                                                                                                                                                                                      ; 17      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                          ; 17      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                    ; 17      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 17      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[15]                                                                                                                                                                                                                                                             ; 17      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                    ; 17      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 17      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|read_read_n                                                                                                                                                                                                                                                                ; 17      ;
; NiosSoc:u0|altera_merlin_slave_agent:uart0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                        ; 17      ;
; NiosSoc:u0|NiosSoc_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                         ; 16      ;
; NiosSoc:u0|NiosSoc_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                         ; 16      ;
; NiosSoc:u0|NiosSoc_timer:timer|Equal6~2                                                                                                                                                                                                                                                                   ; 16      ;
; NiosSoc:u0|NiosSoc_timer:timer|Equal6~1                                                                                                                                                                                                                                                                   ; 16      ;
; NiosSoc:u0|NiosSoc_timer:timer|Equal6~0                                                                                                                                                                                                                                                                   ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; 16      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                               ; 16      ;
; NiosSoc:u0|NiosSoc_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~3                                                                                                                                                                                                                                        ; 16      ;
; NiosSoc:u0|NiosSoc_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                ; 16      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[8]~26                                                                                                                                                                                                                                           ; 16      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; 16      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_valid_from_E                                                                                                                                                                                                                                                       ; 16      ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                 ; 16      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|rsp_readdatavalid                                                                                                                                                                                                                                                  ; 16      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                   ; 16      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_data[5]~0                                                                                                                                                                                                                                                      ; 16      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                 ; 15      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_src2[26]~0                                                                                                                                                                                                                                                         ; 15      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[2]                                                                                                                                                                                                                                                              ; 15      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[2]                                                                                                                                                                                                                                                              ; 15      ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~8                                                                                                                                                    ; 15      ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                ; 15      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|jdo[34]                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                 ; 14      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Equal171~1                                                                                                                                                                                                                                                           ; 14      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[4]                                                                                                                                                                                                                                                              ; 14      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                ; 14      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                     ; 14      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 14      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_active                                                                                                                                                                                                                                                       ; 14      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|i_read                                                                                                                                                                                                                                                               ; 14      ;
; NiosSoc:u0|altera_merlin_slave_translator:uart0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; 14      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_state.011                                                                                                                                                                                                                                                      ; 14      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 14      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.100000000                                                                                                                                                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                 ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~2                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~2                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~2                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|Equal2~4                                                                                                                                                                                                                                                                   ; 13      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                             ; 13      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[1]                                                                                                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[0]                                                                                                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[1]                                                                                                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_control~0                                                                                                                                                                                                                                                               ; 13      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][45]                                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                             ; 13      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                 ; 13      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|do_load_shifter                                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_tck:the_NiosSoc_nios2cpu_jtag_debug_module_tck|sr[2]~13                       ; 13      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|Equal0~4                                                                                                                                                                                                                                                         ; 13      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_state.000                                                                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                              ; 13      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[8]~1                                                                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_addr[8]~0                                                                                                                                                                                                                                                      ; 13      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][90]~0                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                             ; 12      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                 ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[5]~46                                                                                                                                                                                                                                           ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[5]~45                                                                                                                                                                                                                                           ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_src2_imm[26]~0                                                                                                                                                                                                                                                     ; 12      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                             ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[3]                                                                                                                                                                                                                                                              ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[5]                                                                                                                                                                                                                                                              ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[5]                                                                                                                                                                                                                                                              ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                 ; 12      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                              ; 12      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                         ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[5]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[6]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[7]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[8]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[9]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[10]                                                                                                                                                                                                                                                     ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_starting~0                                                                                                                                                                                                                                                 ; 12      ;
; NiosSoc:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                ; 12      ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[4]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[3]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[2]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[1]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[0]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[64]                                                                                                                                                             ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[5]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_line[6]                                                                                                                                                                                                                                                      ; 12      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_write                                                                                                                                                                                                                                                          ; 12      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_address[4]                                                                                                                                                                                                                                                     ; 12      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|pending                                                                                                                                                                                                                                                          ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src2[3]                                                                                                                                                                                                                                                            ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src2[2]                                                                                                                                                                                                                                                            ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src2[0]                                                                                                                                                                                                                                                            ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src2[1]                                                                                                                                                                                                                                                            ; 12      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src2[4]                                                                                                                                                                                                                                                            ; 12      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|length_register_write                                                                                                                                                                                                                                                      ; 11      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                          ; 11      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|do_start_rx                                                                                                                                                                                                                          ; 11      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|got_new_char                                                                                                                                                                                                                         ; 11      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                     ; 11      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 11      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; 11      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; 11      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; 11      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[3]                                                                                                                                                                                                                                                              ; 11      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                   ; 11      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                          ; 11      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:cmd_xbar_demux_002|WideOr0~1                                                                                                                                                                                                                                        ; 11      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                        ; 11      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_read                                                                                                                                                                                                                                                           ; 11      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_address[6]                                                                                                                                                                                                                                                     ; 11      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                     ; 11      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_state.010                                                                                                                                                                                                                                                      ; 11      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_addr[12]                                                                                                                                                                                                                                                       ; 11      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entries[0]                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                             ; 10      ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_sh8                                                                                                                                                                                                                                                       ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                            ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                            ; 10      ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                             ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                           ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                 ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[3]                                                                                                                                                                                                                                                      ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[2]                                                                                                                                                                                                                                                      ; 10      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                             ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                                  ; 10      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                         ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|always137~0                                                                                                                                                                                                                                                          ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; 10      ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|waitrequest                                                                                                                                ; 10      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|tx_wr_strobe_onset~1                                                                                                                                                                                                                 ; 10      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                           ; 10      ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                          ; 10      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|hbreak_enabled                                                                                                                                                                                                                                                       ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[7]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[6]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[5]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[4]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[3]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[2]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[1]                                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001|Equal3~2                                                                                                                                                                                                                                               ; 10      ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_address[5]                                                                                                                                                                                                                                                     ; 10      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_state.101                                                                                                                                                                                                                                                      ; 10      ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                     ; 10      ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                    ; 10      ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|control_wr_strobe~0                                                                                                                                                                                                              ; 10      ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|entries[1]                                                                                                                                                                       ; 10      ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][108]~0                                                                                                                                                                                                  ; 10      ;
; iKEY[0]                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                           ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                            ; 9       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003|save_dest_id~2                                                                                                                                                                                                                                       ; 9       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                               ; 9       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|Equal3~0                                                                                                                                                                                                                         ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[0]                                                                                                                                                                                                                                                      ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                          ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[8]                                                                                                                                                                                                                                                              ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                           ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                           ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                           ; 9       ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                               ; 9       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|fifo_wr_data[0]~4                                                                                                                                                                                              ; 9       ;
; NiosSoc:u0|NiosSoc_rsp_xbar_mux:rsp_xbar_mux_003|src_payload~0                                                                                                                                                                                                                                            ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|av_wr_data_transfer~1                                                                                                                                                                                                                                                ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_readdatavalid_d1                                                                                                                                                                                                                                                   ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                 ; 9       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                      ; 9       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|status[1]                                                                                                                                                                                                                                                                  ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[4]                                                                                                                                                                                                                                                      ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_want_fill                                                                                                                                                                                                                                                       ; 9       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux:cmd_xbar_demux_003|WideOr0~1                                                                                                                                                                                                                                            ; 9       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                    ; 9       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][92]                                                                                                                                                                                                     ; 9       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|burstcount[0]                                                                                                                                                                                                                                                              ; 9       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 9       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                         ; 9       ;
; NiosSoc:u0|NiosSoc_addr_router_002:addr_router_003|Equal1~12                                                                                                                                                                                                                                              ; 9       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_mem_read:the_NiosSoc_dma_0_mem_read|read_select                                                                                                                                                                                                              ; 9       ;
; NiosSoc:u0|NiosSoc_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                                       ; 9       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                      ; 9       ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_address[3]                                                                                                                                                                                                                                                     ; 9       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                        ; 9       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|Equal0~0                                                                                                                                                                                                                         ; 9       ;
; NiosSoc:u0|altera_merlin_slave_translator:led_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                    ; 9       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000000100                                                                                                                                                                                                                                                ; 9       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.010000000                                                                                                                                                                                                                                                ; 9       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[3]                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                     ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[15]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[14]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[13]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[12]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[11]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[10]                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[9]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[8]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[7]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[6]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[5]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[4]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[3]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[2]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[1]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|za_data[0]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|Equal0~1                                                                                                                                                                                                                             ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~118                                                                                                                                                                                                 ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~98                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~78                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                         ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~58                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_pass0                                                                                                                                                                                                                                                          ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_sel_fill0                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_pass1                                                                                                                                                                                                                                                          ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_sel_fill1                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                              ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_pass2                                                                                                                                                                                                                                                          ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_sel_fill2                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_pass3                                                                                                                                                                                                                                                          ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_sel_fill3                                                                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~38                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                        ; 8       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|fifo_wr_data~36                                                                                                                                                                                                ; 8       ;
; NiosSoc:u0|altera_merlin_slave_translator:buttom_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|fifo_wr_data[0]~5                                                                                                                                                                                              ; 8       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|Equal4~0                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|fifo_wr_data[0]~2                                                                                                                                                                                              ; 8       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~42                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~18                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Equal273~0                                                                                                                                                                                                                                                           ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                          ; 8       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~0                                                                                                                                                                                                                                        ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|write                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                   ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                    ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[11]                                                                                                                                                                                                                                                     ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:dma_0_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                  ; 8       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|control[3]                                                                                                                                                                                                                                                                 ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                     ; 8       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                           ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_req_accepted~1                                                                                                                                                                                                                                               ; 8       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|Equal2~0                                                                                                                                                                                                                         ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|MonAReg[3]                                                                                                                                 ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|MonAReg[4]                                                                                                                                 ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|MonAReg[2]                                                                                                                                 ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_count[1]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                     ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                             ; 8       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                 ; 8       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002|has_pending_responses                                                                                                                                                                                                                                ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[46]                                                                                                                                                             ; 8       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                      ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[45]                                                                                                                                                             ; 8       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                               ; 8       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000001000                                                                                                                                                                                                                                                ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[9]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[8]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[7]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[6]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[5]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[4]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[2]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[0]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[1]                                                                                                                                                                                                                                                       ; 8       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[12]                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|wraddress[5]~23                                                                                                                                                                                                    ; 7       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~3                                                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~45                                                                                                                                                                                                         ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~31                                                                                                                                                                                                         ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                                                                ; 7       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                              ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~17                                                                                                                                                                                                         ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[1]                                                                                                                                                                                                                                                      ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[7]                                                                                                                                                                                                                                                              ; 7       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|Equal4~1                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|readdata_mux_select[1]                                                                                                                                                                                         ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                               ; 7       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|estimated_wraddress[1]~9                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~3                                                                                                                                                                                                          ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[73]                                                                                                                                                             ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[74]                                                                                                                                                             ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[22]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[3]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[24]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[26]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[2]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[5]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[23]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[6]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[7]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[8]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[9]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[10]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[4]                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[11]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[12]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[13]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[14]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[15]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[17]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[16]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[18]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[19]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[20]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[21]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[25]                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Equal171~0                                                                                                                                                                                                                                                           ; 7       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|always4~0                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~3                                                                                                                                                                                                                                        ; 7       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_002:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                              ; 7       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_002:cmd_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                              ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                  ; 7       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[52]~0                                                                                                                                                          ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[12]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[24]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[13]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[14]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[15]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[16]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[17]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[18]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[19]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[20]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[21]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[22]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[23]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[25]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                    ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_alu_result[26]                                                                                                                                                                                                                                                     ; 7       ;
; NiosSoc:u0|altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent|av_waitrequest~1                                                                                                                                                                                    ; 7       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_mem_write:the_NiosSoc_dma_0_mem_write|fifo_read                                                                                                                                                                                                              ; 7       ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|wr_reg_waitrequest                                                                                                                                                                                                                                                 ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|av_addr_accepted~0                                                                                                                                                                                                                                                   ; 7       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 7       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_count[2]                                                                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                   ; 7       ;
; NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                                                                                                               ; 7       ;
; NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001|Equal1~5                                                                                                                                                                                                                                               ; 7       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                    ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 7       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_count[1]                                                                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:NiosSoc_nios2cpu_jtag_debug_module_phy|virtual_state_cdr                                  ; 7       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|NiosSoc_sdram_ctrl_input_efifo_module:the_NiosSoc_sdram_ctrl_input_efifo_module|Equal1~0                                                                                                                                                                         ; 7       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|f_pop                                                                                                                                                                                                                                                            ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                                                             ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[2]                                                                                                                                             ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                                                             ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                       ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[11]                                                                                                                                                                                                                                                      ; 7       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[10]                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                 ; 6       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~3                                                                                                                 ; 6       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|f_select                                                                                                                                                                                                                                                         ; 6       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                               ; 6       ;
; NiosSoc:u0|NiosSoc_timer:timer|period_l_wr_strobe~3                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                ; 6       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                 ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                          ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                               ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                 ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                             ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Equal171~2                                                                                                                                                                                                                                                           ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[6]                                                                                                                                                                                                                                                              ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                                          ; 6       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                   ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                             ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[31]                                                                                                                                                                                                                                                           ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_valid~0                                                                                                                                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_issue                                                                                                                                                                                                                                                              ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                        ; 6       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 6       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                   ; 6       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                                                                     ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                           ; 6       ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|first_burst_stalled                                                                                                                                                                                                              ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[6]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[7]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[9]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_mem_baddr[10]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_valid                                                                                                                                                                                                                                                              ; 6       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|response_accepted~2                                                                                                                                                                                                                                  ; 6       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0                                                                                                                                                                                                                                          ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_wr_starting                                                                                                                                                                                                                                                  ; 6       ;
; NiosSoc:u0|altera_merlin_master_agent:dma_0_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                     ; 6       ;
; NiosSoc:u0|altera_merlin_master_agent:dma_0_read_master_translator_avalon_universal_master_0_agent|av_waitrequest~0                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; 6       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002|response_accepted~1                                                                                                                                                                                                                                  ; 6       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|in_ready~0                                                                                                                                                                                                                                           ; 6       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|tx_ready                                                                                                                                                                                                                             ; 6       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                           ; 6       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                          ; 6       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[63]                                                                                                                                                         ; 6       ;
; NiosSoc:u0|altera_merlin_slave_translator:syspll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 6       ;
; NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                                                               ; 6       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                ; 6       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_count[0]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|cmd_address[2]                                                                                                                                                                                                                                                     ; 6       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_count[2]                                                                                                                                                                                                                                                       ; 6       ;
; NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; 6       ;
; NiosSoc:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                                                            ; 6       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                                                         ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[24]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[23]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[22]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[21]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[20]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[18]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[17]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[15]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[14]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[13]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[25]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[19]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[16]                                                                                                                                                                                                                                                      ; 6       ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                                      ; 6       ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                      ; 6       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                               ; 6       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~11                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~2                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                     ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|NiosSoc_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|p1_dma_ctl_readdata~0                                                                                                                                                                                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|Equal154~6                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                               ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|M_iw[6]                                                                                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[22]~108                                                                                                                                                                                                                                         ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[3]~105                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[24]~101                                                                                                                                                                                                                                         ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[28]~98                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[26]~95                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[31]~92                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[2]~89                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[5]~85                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[23]~81                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[6]~78                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[0]~74                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[30]~70                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[7]~67                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[8]~63                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[1]~60                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[9]~56                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[10]~53                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[4]~50                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[11]~44                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[12]~41                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[13]~38                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[14]~35                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[29]~32                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[15]~29                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[17]~25                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[16]~22                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[27]~19                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[18]~16                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[19]~13                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[20]~10                                                                                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[21]~7                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_data_unfiltered[25]~4                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_status_reg_pie                                                                                                                                                                                                                                                     ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[20]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[19]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|D_iw[18]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_read_data_mux:the_NiosSoc_dma_0_read_data_mux|readdata_mux_select[0]                                                                                                                                                                                         ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                        ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[49]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                         ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_jtag_debug_module_wrapper:the_NiosSoc_nios2cpu_jtag_debug_module_wrapper|NiosSoc_nios2cpu_jtag_debug_module_sysclk:the_NiosSoc_nios2cpu_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|av_rd_addr_accepted                                                                                                                                                                                                                                                  ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                         ; 5       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_iw[14]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[28]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[0]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[30]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[1]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[29]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_src1[27]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_pc[1]                                                                                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|F_pc[0]                                                                                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|Equal0~1                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|Equal0~0                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|address[0]                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                    ; 5       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_001|suppress~2                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|done_write                                                                                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writelength_eq_0                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_002|save_dest_id~0                                                                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[64]                                                                                                                                                         ; 5       ;
; NiosSoc:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                           ; 5       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003|suppress~0                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|altera_avalon_mm_bridge:apb|no_command~0                                                                                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                    ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                   ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[6]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[5]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[4]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[3]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[2]                                                                                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                             ; 5       ;
; NiosSoc:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[1]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[2]~0                                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[22]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[21]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[20]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[19]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[18]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[17]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[24]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[16]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[15]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[14]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[13]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[12]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[11]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|writeaddress[10]                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_write_master_translator|end_begintransfer                                                                                                                                                                                                                ; 5       ;
; NiosSoc:u0|NiosSoc_addr_router_001:addr_router_001|src_channel[1]~0                                                                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[24]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[23]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[22]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[21]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[20]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[18]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[17]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[15]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[14]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[13]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[12]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[11]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[10]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[19]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|NiosSoc_dma_0:dma_0|readaddress[16]                                                                                                                                                                                                                                                            ; 5       ;
; NiosSoc:u0|altera_merlin_master_translator:dma_0_read_master_translator|end_begintransfer                                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|altera_merlin_traffic_limiter:limiter_003|has_pending_responses                                                                                                                                                                                                                                ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|comb~2                                                                                                                                                                                                                                                           ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                     ; 5       ;
; NiosSoc:u0|altera_merlin_slave_translator:uart0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                     ; 5       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                 ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[48]                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|pending~10                                                                                                                                                                                                                                                       ; 5       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|Selector38~2                                                                                                                                                                                                                                                     ; 5       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|m_state.000100000                                                                                                                                                                                                                                                ; 5       ;
; NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|active_cs_n                                                                                                                                                                                                                                                      ; 5       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                          ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_slow_inst_sel                                                                                                                                                                                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                      ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                                                                                         ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_has_started                                                                                                                                                                                                                                                ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_writedata[26]                                                                                                                                                                                                                                                      ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                      ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                      ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                      ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]                                                                                                                               ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                               ; 5       ;
; NiosSoc:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[8]                                                                                                                               ; 5       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_address_line_field[0]                                                                                                                                                                                                                                              ; 5       ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|alt_jtag_atlantic:NiosSoc_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                          ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                                                ; 4       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_buttom:buttom|edge_capture_wr_strobe~2                                                                                                                                                                                                                                                 ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_regs:the_NiosSoc_uart0_regs|status_wr_strobe~0                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|rx_char_ready                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_timer:timer|Equal6~3                                                                                                                                                                                                                                                                   ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|rx_overrun                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|break_detect                                                                                                                                                                                                                         ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_rx:the_NiosSoc_uart0_rx|framing_error                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_uart0:uart0|NiosSoc_uart0_tx:the_NiosSoc_uart0_tx|tx_overrun                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_avalon_reg:the_NiosSoc_nios2cpu_nios2_avalon_reg|Equal0~2                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|readdata~13                                                                                                                                                                                                ; 4       ;
; NiosSoc:u0|altera_avalon_sc_fifo:buttom_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                 ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|E_ctrl_rot                                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_byte_en~2                                                                                                                                                                                                                                                  ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                                           ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                   ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                 ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                          ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[6]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[7]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[0]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[2]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[3]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[4]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[5]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_rot_mask[1]                                                                                                                                                                                                                                                        ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_readdata_d1[31]                                                                                                                                                                                                                                                    ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|d_readdata_d1[23]                                                                                                                                                                                                                                                    ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                  ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                               ; 4       ;
; NiosSoc:u0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                     ; 4       ;
; NiosSoc:u0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                     ; 4       ;
; NiosSoc:u0|NiosSoc_timer:timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                       ; 4       ;
; NiosSoc:u0|altera_merlin_slave_translator:buttom_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                    ; 4       ;
; NiosSoc:u0|altera_merlin_slave_translator:buttom_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                    ; 4       ;
; NiosSoc:u0|NiosSoc_buttom:buttom|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                 ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|cfgrom_readdata~0                                                                                                                          ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                  ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                            ; 4       ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                               ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                          ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; NiosSoc:u0|NiosSoc_dma_0:dma_0|NiosSoc_dma_0_fifo_module:the_NiosSoc_dma_0_fifo_module|NiosSoc_dma_0_fifo_module_fifo_ram_module:NiosSoc_dma_0_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_fbq1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                         ; M4K_X37_Y20                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_r:the_NiosSoc_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M4K_X37_Y28                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_jtag_uart:jtag_uart|NiosSoc_jtag_uart_scfifo_w:the_NiosSoc_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M4K_X37_Y31                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_bht_module:NiosSoc_nios2cpu_bht|altsyncram:the_altsyncram|altsyncram_1vg1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; NiosSoc_nios2cpu_bht_ram.mif                 ; M4K_X55_Y25                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_data_module:NiosSoc_nios2cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                         ; M4K_X55_Y20, M4K_X55_Y19, M4K_X55_Y21, M4K_X55_Y22                                                     ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_tag_module:NiosSoc_nios2cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_vjg1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; NiosSoc_nios2cpu_dc_tag_ram.mif              ; M4K_X55_Y23                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_dc_victim_module:NiosSoc_nios2cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                         ; M4K_X55_Y24                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_data_module:NiosSoc_nios2cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                         ; M4K_X64_Y21, M4K_X64_Y22, M4K_X64_Y24, M4K_X64_Y25, M4K_X55_Y28, M4K_X55_Y27, M4K_X64_Y26, M4K_X64_Y23 ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_ic_tag_module:NiosSoc_nios2cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_abh1:auto_generated|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; NiosSoc_nios2cpu_ic_tag_ram.mif              ; M4K_X55_Y26                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_ocimem:the_NiosSoc_nios2cpu_nios2_ocimem|NiosSoc_nios2cpu_ociram_sp_ram_module:NiosSoc_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_st71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; NiosSoc_nios2cpu_ociram_default_contents.mif ; M4K_X37_Y29, M4K_X37_Y30                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_a_module:NiosSoc_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_1dg1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; NiosSoc_nios2cpu_rf_ram_a.mif                ; M4K_X55_Y18                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_register_bank_b_module:NiosSoc_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_2dg1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; NiosSoc_nios2cpu_rf_ram_b.mif                ; M4K_X55_Y17                                                                                            ; Old data             ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X46_Y19_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_mult_cell:the_NiosSoc_nios2cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X46_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 9,706 / 197,592 ( 5 % )   ;
; C16 interconnects           ; 102 / 6,270 ( 2 % )       ;
; C4 interconnects            ; 5,852 / 123,120 ( 5 % )   ;
; Direct links                ; 1,348 / 197,592 ( < 1 % ) ;
; Global clocks               ; 13 / 16 ( 81 % )          ;
; Local interconnects         ; 3,389 / 68,416 ( 5 % )    ;
; R24 interconnects           ; 267 / 5,926 ( 5 % )       ;
; R4 interconnects            ; 7,696 / 167,484 ( 5 % )   ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.17) ; Number of LABs  (Total = 503) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 9                             ;
; 3                                           ; 5                             ;
; 4                                           ; 8                             ;
; 5                                           ; 6                             ;
; 6                                           ; 8                             ;
; 7                                           ; 4                             ;
; 8                                           ; 5                             ;
; 9                                           ; 2                             ;
; 10                                          ; 15                            ;
; 11                                          ; 10                            ;
; 12                                          ; 15                            ;
; 13                                          ; 16                            ;
; 14                                          ; 45                            ;
; 15                                          ; 80                            ;
; 16                                          ; 243                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.75) ; Number of LABs  (Total = 503) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 400                           ;
; 1 Clock                            ; 457                           ;
; 1 Clock enable                     ; 268                           ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 65                            ;
; 2 Async. clears                    ; 44                            ;
; 2 Clock enables                    ; 94                            ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.45) ; Number of LABs  (Total = 503) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 22                            ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 11                            ;
; 17                                           ; 11                            ;
; 18                                           ; 13                            ;
; 19                                           ; 21                            ;
; 20                                           ; 20                            ;
; 21                                           ; 29                            ;
; 22                                           ; 28                            ;
; 23                                           ; 36                            ;
; 24                                           ; 51                            ;
; 25                                           ; 33                            ;
; 26                                           ; 28                            ;
; 27                                           ; 23                            ;
; 28                                           ; 21                            ;
; 29                                           ; 22                            ;
; 30                                           ; 24                            ;
; 31                                           ; 21                            ;
; 32                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.06) ; Number of LABs  (Total = 503) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 44                            ;
; 2                                               ; 19                            ;
; 3                                               ; 12                            ;
; 4                                               ; 19                            ;
; 5                                               ; 20                            ;
; 6                                               ; 29                            ;
; 7                                               ; 40                            ;
; 8                                               ; 60                            ;
; 9                                               ; 38                            ;
; 10                                              ; 41                            ;
; 11                                              ; 37                            ;
; 12                                              ; 24                            ;
; 13                                              ; 27                            ;
; 14                                              ; 11                            ;
; 15                                              ; 19                            ;
; 16                                              ; 33                            ;
; 17                                              ; 12                            ;
; 18                                              ; 5                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 4                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.45) ; Number of LABs  (Total = 503) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 30                            ;
; 4                                            ; 10                            ;
; 5                                            ; 9                             ;
; 6                                            ; 13                            ;
; 7                                            ; 7                             ;
; 8                                            ; 11                            ;
; 9                                            ; 12                            ;
; 10                                           ; 13                            ;
; 11                                           ; 14                            ;
; 12                                           ; 18                            ;
; 13                                           ; 32                            ;
; 14                                           ; 16                            ;
; 15                                           ; 15                            ;
; 16                                           ; 21                            ;
; 17                                           ; 17                            ;
; 18                                           ; 21                            ;
; 19                                           ; 28                            ;
; 20                                           ; 21                            ;
; 21                                           ; 24                            ;
; 22                                           ; 17                            ;
; 23                                           ; 12                            ;
; 24                                           ; 16                            ;
; 25                                           ; 21                            ;
; 26                                           ; 16                            ;
; 27                                           ; 12                            ;
; 28                                           ; 15                            ;
; 29                                           ; 18                            ;
; 30                                           ; 17                            ;
; 31                                           ; 12                            ;
; 32                                           ; 7                             ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C70F896C6 for design "DE2_70_TOP"
Info (15535): Implemented PLL "NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -90 degrees (-2500 ps) for NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_70_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: iCLK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|syspll|sd1|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|syspll|sd1|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|syspll|sd1|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk0 (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk1 (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|_clk2 (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosSoc:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|active_rnw~3
        Info (176357): Destination node NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|active_cs_n~1
        Info (176357): Destination node NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_refs[0]
        Info (176357): Destination node NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_refs[2]
        Info (176357): Destination node NiosSoc:u0|NiosSoc_sdram_ctrl:sdram_ctrl|i_refs[1]
        Info (176357): Destination node NiosSoc:u0|NiosSoc_nios2cpu:nios2cpu|NiosSoc_nios2cpu_nios2_oci:the_NiosSoc_nios2cpu_nios2_oci|NiosSoc_nios2cpu_nios2_oci_debug:the_NiosSoc_nios2cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node NiosSoc:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosSoc:u0|NiosSoc_dma_0:dma_0|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NiosSoc:u0|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node NiosSoc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node NiosSoc:u0|altera_reset_controller:rst_controller_001|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 69 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 66 register duplicates
Warning (15064): PLL "NiosSoc:u0|NiosSoc_syspll:syspll|altpll:sd1|pll" output port clk[1] feeds output pin "oDRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X48_Y13 to location X59_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.09 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 466 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FLASH_DQ15_AM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DPA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_N0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_P0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_N1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_CLKOUT_P1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM0_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oDRAM1_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_WP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_BYTE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oFLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_IOW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_IOR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oTD2_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 189 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[7] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[8] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[9] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[10] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[11] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[12] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[13] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ[14] has a permanently disabled output enable
    Info (169065): Pin FLASH_DQ15_AM1 has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[16] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[17] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[18] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[19] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[20] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[21] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[22] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[23] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[24] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[25] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[26] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[27] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[28] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[29] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[30] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[31] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DPA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_D[0] has a permanently disabled output enable
    Info (169065): Pin OTG_D[1] has a permanently disabled output enable
    Info (169065): Pin OTG_D[2] has a permanently disabled output enable
    Info (169065): Pin OTG_D[3] has a permanently disabled output enable
    Info (169065): Pin OTG_D[4] has a permanently disabled output enable
    Info (169065): Pin OTG_D[5] has a permanently disabled output enable
    Info (169065): Pin OTG_D[6] has a permanently disabled output enable
    Info (169065): Pin OTG_D[7] has a permanently disabled output enable
    Info (169065): Pin OTG_D[8] has a permanently disabled output enable
    Info (169065): Pin OTG_D[9] has a permanently disabled output enable
    Info (169065): Pin OTG_D[10] has a permanently disabled output enable
    Info (169065): Pin OTG_D[11] has a permanently disabled output enable
    Info (169065): Pin OTG_D[12] has a permanently disabled output enable
    Info (169065): Pin OTG_D[13] has a permanently disabled output enable
    Info (169065): Pin OTG_D[14] has a permanently disabled output enable
    Info (169065): Pin OTG_D[15] has a permanently disabled output enable
    Info (169065): Pin OTG_FSPEED has a permanently disabled output enable
    Info (169065): Pin OTG_LSPEED has a permanently disabled output enable
    Info (169065): Pin LCD_D[0] has a permanently disabled output enable
    Info (169065): Pin LCD_D[1] has a permanently disabled output enable
    Info (169065): Pin LCD_D[2] has a permanently disabled output enable
    Info (169065): Pin LCD_D[3] has a permanently disabled output enable
    Info (169065): Pin LCD_D[4] has a permanently disabled output enable
    Info (169065): Pin LCD_D[5] has a permanently disabled output enable
    Info (169065): Pin LCD_D[6] has a permanently disabled output enable
    Info (169065): Pin LCD_D[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin PS2_KBDAT has a permanently disabled output enable
    Info (169065): Pin PS2_KBCLK has a permanently disabled output enable
    Info (169065): Pin PS2_MSDAT has a permanently disabled output enable
    Info (169065): Pin PS2_MSCLK has a permanently disabled output enable
    Info (169065): Pin ENET_D[0] has a permanently disabled output enable
    Info (169065): Pin ENET_D[1] has a permanently disabled output enable
    Info (169065): Pin ENET_D[2] has a permanently disabled output enable
    Info (169065): Pin ENET_D[3] has a permanently disabled output enable
    Info (169065): Pin ENET_D[4] has a permanently disabled output enable
    Info (169065): Pin ENET_D[5] has a permanently disabled output enable
    Info (169065): Pin ENET_D[6] has a permanently disabled output enable
    Info (169065): Pin ENET_D[7] has a permanently disabled output enable
    Info (169065): Pin ENET_D[8] has a permanently disabled output enable
    Info (169065): Pin ENET_D[9] has a permanently disabled output enable
    Info (169065): Pin ENET_D[10] has a permanently disabled output enable
    Info (169065): Pin ENET_D[11] has a permanently disabled output enable
    Info (169065): Pin ENET_D[12] has a permanently disabled output enable
    Info (169065): Pin ENET_D[13] has a permanently disabled output enable
    Info (169065): Pin ENET_D[14] has a permanently disabled output enable
    Info (169065): Pin ENET_D[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_CLKOUT_N0 has a permanently disabled output enable
    Info (169065): Pin GPIO_CLKOUT_P0 has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_CLKOUT_N1 has a permanently disabled output enable
    Info (169065): Pin GPIO_CLKOUT_P1 has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/de0/de2/DE2_70_TOP/DE2_70_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5241 megabytes
    Info: Processing ended: Wed Oct 09 17:43:37 2024
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/de0/de2/DE2_70_TOP/DE2_70_TOP.fit.smsg.


