---
layout : single
title: "[2T0C] Predicting the Retention Property of Scaled Cylindrical IGZO 2T0C DRAM Cells"  
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

Scaled Cylindrical IGZO 2T0C DRAM Cells의 Retention 특성 예측     

[논문 링크](https://ieeexplore.ieee.org/document/10639195)  

- [IEEE Silicon Nanoelectronics Workshop(SNW)](https://ieeexplore.ieee.org/xpl/conhome/1003115/all-proceedings)   
- 23 August 2024   
- School of Electrical Engineering and Computer Science, Gwangju Institute of Science and Technology(GIST), Republic of Korea    
- [Sang-Mok Jeong](https://ieeexplore.ieee.org/author/37088066851), [Sung-Min Hong](https://ieeexplore.ieee.org/author/37089091100)     


## 0. Abstract   

&nbsp;

- **Cylindrical IGZO 2T0C DRAM 연구**   
  - Cylindrical(원통형) IGZO 2T0C DRAM은 우수한 Scalability와 뛰어난 Retention characteristics으로 인해 많은 관심을 받고 있음   
    - 하지만, 현재까지 보고된 device들은 **상대적으로 면적이 크다는 한계**를 가지고 있음  
    - 따라서 본 논문에서는 Scaled Cylindrical IGZO 2T0C DRAM Cell의 Retention 특성을 연구함    

&nbsp;

## 1. Introduction   

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/39.png" width="50%" height="50%" alt=""/>
  <p><em>1T1C DRAM (top) and 2T0C DRAM (bottom)</em></p>
</div>

&nbsp;

- **Cylindrical IGZO 2T0C DRAM**   
  - 기존의 1T1C DRAM은 이제 Scaling limit에 도달했기 때문에, 이를 타파하기 위한 차세대 DRAM의 유망주로 Cylindrical IGZO 2T0C DRAM이 주목받고 있음   
  - 위 Fig는 기존의 1T1C DRAM과 2T0C DRAM의 Schematic을 비교한 것으로 대략적인 차이는 다음과 같음    
    - 기존 1T1C DRAM은 전하를 저장하기 위한 별도의 Capacitor가 필요   
    - 2T0C DRAM에서는 Write Transistor($$T_w$$)의 Source가 Storage Node(SN)의 역할을 수행하며, 동시에 Read Transistor($$T_r$$)의 Gate 역할도 맡음    
    - 하지만, 2T0C의 SN Capacitance는 상대적으로 작기 때문에 Leakage Current에 취약함   
  - **IGZO**는 Wide Bandgap을 가지므로, 기존 Silicon 기반 DRAM보다 훨씬 낮은 수준의 누설 전류를 기대할 수 있음   
  - 또한 $$T_w$$와 $$T_r$$를 수직으로 적층, Channel-All-Around 구조를 채택함으로써 DRAM Cell feature size를 4$$F^2$$까지 축소시킬 수 있는 가능성을 엶   

&nbsp;

> **IGZO(Indium-Gallium-Zinc-Oxygen)**   
>   - IGZO의 Bandgap은 3.1eV로 Silicon의 1.12eV보다 크지만, 특유의 넓은 orbital(오비탈)이 서로 겹침으로써 전자가 이를 경유하여 이동할 수 있음     
>   - 각 원자들은 각각 다음과 같은 역할을 수행함   
>       - In : orbital의 궤도 겹침을 이용하여 전자의 mobility를 증가   
>       - Ga : Excessed Carrier generation을 억제함으로써 off-current를 방지   
>       - Zn : IGZO의 화학적 구조를 안정화    
>       - O : Oxygen Vacancy를 통해 전기 전도를 위한 Carrier를 제공   

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/40.png" width="50%" height="50%" alt=""/>
  <p><em>SN voltage lowering due to the coupling effect (left) and parasitic capacitances between different electrodes (right)</em></p>
</div>

&nbsp;

- **Capacitance Coupling 이슈**   
  - 하지만 현재까지 보고된 연구 결과는 Large device에 한정되어 있으므로, Scaled Cell의 Retention 특성 연구에 대해서는 별도로 필요함   
  - 위 Fig에서 확인할 수 있듯이 SN 전압은 Coupling effect의 영향을 받는데, 이를 분석적으로 예측하는 것은 어려움    
    - 따라서 본 논문에서는 Device Simulator를 이용하여 Scaled Cylindrical IGZO 2T0C DRAM Cell의 Performance를 체계적으로 분석함    

&nbsp;

## 2. Result & Discussion   

&nbsp;    

<div align="center">
  <img src="/assets/images/AND/41.png" width="50%" height="50%" alt=""/>
  <p><em>Cylindrical 2T0C IGZO DRAM structure</em></p>
</div>

<div align="center">
  <img src="/assets/images/AND/42.png" width="70%" height="70%" alt=""/>
  <p><em>Input characteristics of a device with CD = 130 nm in the semilogarithmic scale (left) and the linear scale (right)</em></p>
</div>

&nbsp;

- **Parameter 분석**   
  - 위 상단 Fig에는 본 논문에서 중요하게 고려된 Geometrical paramter들이 명시되어 있는데, Device Simulator를 사용하여 위 parameter들이 Retention 특성에 미치는 영향을 연구함   
    - 특정 parameter를 변화시킬 때는, 나머지 다섯 개의 parameter는 기준값으로 고정함   
  - 하단 Fig에서는 DC Sumulation을 plot한 것으로 $$V_{ds}$$는 0.1V로 설정되었으며, off current는 $$V_{gs}$$ = -1.0V, $$V_{ds}$$ = 0.1V에서 추출하였음   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/43.png" width="50%" height="50%" alt=""/>
  <p><em>Input characteristics of the IGZO DRAM for several CD values</em></p>
</div>

&nbsp;  

- **CD vs Off-current**   
  - 위 Fig에서 볼 수 있듯이, Drain current는 CD(Critical Dimension)에 의해 크게 영향을 받으며, 특히 CD 값이 작을수록 높은 off current가 관측됨    
  - 이는 CD Scaling이 DRAM Cell의 Retention 특성을 열화시킴을 의미함    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/44.png" width="70%" height="70%" alt=""/>
  <p><em>Electron density profiles of two devices with CD = 2 μm and CD = 50nm. Much higher electron density in the channel region is observed when CD = 50 nm</em></p>
</div>

&nbsp; 

- **CD Scaling이 off current를 증가시키는 이유**   
  - 작은 CD 값에서 off current가 증가하는 이유는 위 Fig에서 표시된 내부 물리적 특성을 통해 이해할 수 있음   
  - 두 경우가 CD를 제외한 parameter가 전부 동일함에도 불구하고, CD = 50nm인 소자는 $$V_{gs}$$ = -1.0V에서도 훨씬 높은 electron density를 보임    
  - 본 논문에서 고려된 Cylindrical 2T0C IGZO DRAM에서는 **CAA 구조를 차용하기 때문에 IGZO Channel의 부피 대비 Gate Interface의 면적 비율이 증가함**    
    - 즉, small CD에서는 Gate controllability가 저하되고 극단적인 경우에는 Gate가 Channel을 제어할 수 없게 됨   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/45.png" width="70%" height="70%" alt=""/>
  <p><em>Timing diagram of the SN voltage for several CD values (left) and the initial SN voltage as a function of the CD (right)</em></pd>
</div>

&nbsp; 


- **초기 SN 전압의 영향**   
  - Write/Read 동작과 관련된 중요한 요소는 Wrtie sequence 직후의 초기 SN 전압인데,상술한 Coupling effect로 인해, $$T_w$$의 Gate 전압은 SN 전압에 영향을 미치기 때문   
  - 위 Fig에서는 다양한 CD 값에서 계산된 SN 전압을 plot한 것인데, small CD에서는 $$T_w$$ Gate와 SN 간의 Capacitance가 감소하므로 Coupling effect 또한 감소함   
    - 하지만, CD가 작아지면 off current가 증가하기 때문에 초기 SN 전압이 급격히 감소하므로 결국 CD Scaling은 off current 뿐만 아니라 초기 SN 전압에도 부정적인 영향을 미침   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/46.png" width="50%" height="50%" alt=""/>
  <p><em>Retention time as a function of the CD</em></p>
</div>

&nbsp; 

- **CD에 따른 Retention Time**   
  - 위 Fig에서는 CD에 따른 Retention Time을 Plot한 것으로, CD Scaling이 심화될수록 Retention Time이 급격히 감소하는 것을 확인 가능함   

&nbsp;
