<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:16:35.1635</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0134794</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>핫 캐리어 주입 프로그래밍 및 보안</inventionTitle><inventionTitleEng>HOT CARRIER INJECTION PROGRAMMING AND SECURITY</inventionTitleEng><openDate>2023.10.06</openDate><openNumber>10-2023-0140467</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 핫 캐리어 주입(HCI)은 일회성 프로그래밍가능한(OTP) 판독 전용 메모리(ROM) 또는 물리적 복제불가능 기능(PUF) 회로들에 대한 다양한 개선들을 제공하기 위해 사용될 수 있다. HCI는 OTP ROM에서 사용될 수 있는 메모리 비트(예를 들어, 논리 0 또는 1)를 기입하기 위해 사용될 수 있다. HCI는 예컨대 프로그래밍을 용이하게 하거나 감지 창을 증가시키기 위해, 개선된 프로그래밍가능한 ROM(PROM) 메모리 디바이스들을 제공하기 위해 사용될 수 있다. HCI는 또한 PUF 회로에 메모리 비트를 기입하기 위해 사용될 수 있다. HCI는 루트 키 생성을 보호하기 위해 사용될 수 있거나 퓨즈 교체를 위한 고유 식별(ID)을 제공하기 위해 사용될 수 있는 연관된 조절가능한 비트 에러 레이트(BER)를 갖는 크로스-파운드리 포터블 PUF 회로를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,제1 워드 라인에 결합된 제1 요소 트랜지스터 및 제2 요소 트랜지스터;상기 제1 요소 트랜지스터, 제2 워드 라인, 및 제1 감지 비트 라인에 결합된 제1 액세스 트랜지스터;상기 제1 액세스 트랜지스터와 상기 제1 요소 트랜지스터 사이에 결합된 제1 프로그램 트랜지스터;상기 제2 요소 트랜지스터, 상기 제2 워드 라인, 및 제2 감지 비트 라인에 결합된 제2 액세스 트랜지스터; 및상기 제2 액세스 트랜지스터와 상기 제2 요소 트랜지스터 사이에 결합된 제2 프로그램 트랜지스터를 포함하고, 상기 제1 워드 라인, 상기 제1 프로그램 트랜지스터, 및 상기 제2 프로그램 트랜지스터는 핫 캐리어 주입을 트리거하고 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터 중 적어도 하나에서 상승된 임계 전압을 야기함으로써 프로그래밍 페이즈 동안 비트를 프로그래밍하기 위해 바이어스되도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 액세스 트랜지스터 및 상기 제2 액세스 트랜지스터는 핫 캐리어 주입을 용이하게 하기 위해 상기 프로그래밍 페이즈 동안 열을 발생시키도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 감지 페이즈 동안 감지 전압을 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터에 제공하도록 결합된 감지 라인을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터에 결합된 감지 증폭기를 더 포함하고, 상기 감지 증폭기는:상기 감지 페이즈 동안 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터로부터 차동 감지 전압들을 수신하고; 상기 차동 감지 전압들에 기초하여, 감지된 비트 전압 신호를 생성하는,장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 액세스 트랜지스터 및 상기 제2 액세스 트랜지스터는 상기 감지 페이즈 동안 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터를 상기 감지 증폭기에 결합하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제1 워드 라인은 상기 제1 요소 트랜지스터의 제1 요소 게이트 및 상기 제2 요소 트랜지스터의 제2 요소 게이트에 결합되는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제2 워드 라인은 상기 제1 액세스 트랜지스터의 제1 액세스 게이트 및 상기 제2 액세스 트랜지스터의 제2 액세스 게이트에 결합되는, 장치.</claim></claimInfo><claimInfo><claim>8. 방법으로서,제1 워드 라인에서 프로그래밍 전압 신호를 수신하는 단계; 및상기 프로그래밍 전압 신호에 응답하여 프로그래밍가능한 회로에서 핫 캐리어 주입을 트리거하는 단계를 포함하고, 상기 프로그래밍가능한 회로는:상기 제1 워드 라인에 결합된 제1 요소 트랜지스터 및 제2 요소 트랜지스터;상기 제1 요소 트랜지스터, 제2 워드 라인, 및 제1 감지 비트 라인에 결합된 제1 액세스 트랜지스터;상기 제1 액세스 트랜지스터와 상기 제1 요소 트랜지스터 사이에 결합된 제1 프로그램 트랜지스터;상기 제2 요소 트랜지스터, 상기 제2 워드 라인, 및 제2 감지 비트 라인에 결합된 제2 액세스 트랜지스터; 및상기 제2 액세스 트랜지스터와 상기 제2 요소 트랜지스터 사이에 결합된 제2 프로그램 트랜지스터를 포함하고, 상기 제1 워드 라인, 상기 제1 프로그램 트랜지스터, 및 상기 제2 프로그램 트랜지스터는 프로그래밍 페이즈 동안 비트를 프로그래밍하고 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터 중 적어도 하나에서 상승된 임계 전압을 야기하기 위해 바이어스되도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 핫 캐리어 주입을 용이하게 하기 위해 상기 프로그래밍 페이즈 동안 상기 제1 액세스 트랜지스터 및 상기 제2 액세스 트랜지스터에서 열을 발생시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제8항 또는 제9항에 있어서, 감지 페이즈 동안 감지 라인으로부터 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터에 감지 전압을 제공하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 감지 페이즈 동안 감지 증폭기에서 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터로부터 차동 감지 전압들을 수신하는 단계; 및 상기 차동 감지 전압들에 기초하여, 감지된 비트 전압 신호를 생성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 액세스 트랜지스터 및 상기 제2 액세스 트랜지스터에서, 상기 감지 페이즈 동안 상기 제1 요소 트랜지스터 및 상기 제2 요소 트랜지스터를 상기 감지 증폭기에 결합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 장치로서,PUF 셀을 포함하는 물리적 복제불가능 기능(physically unclonable function)(PUF) 회로를 포함하고, 상기 PUF 셀은:제1 노드와 접지 사이에 결합된 제1 트랜지스터;제2 노드와 접지 사이에 결합된 제2 트랜지스터 - 상기 제1 트랜지스터의 게이트 단자는 상기 제2 노드에 결합되고, 상기 제2 트랜지스터의 게이트 단자는 상기 제1 노드에 결합됨 - ;공급 레일과 상기 제1 노드 사이에 결합된 제3 트랜지스터; 및상기 공급 레일과 상기 제2 노드 사이에 결합된 제4 트랜지스터 - 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 게이트 단자들은 상기 공급 레일에 결합됨 -를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 PUF 셀은:상기 제1 노드와 상기 제1 트랜지스터 사이에 결합된 제1 스트레스 트랜지스터; 및상기 제2 노드와 상기 제2 트랜지스터 사이에 결합된 제2 스트레스 트랜지스터를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제13항 또는 제14항에 있어서, 상기 PUF 셀은 제로아이저(zeroizer)를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 복수의 PUF 셀을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 랜덤 값으로 평가하고 후속하여 상기 공급 레일 상의 공급 전압을 상승시키기 위해 상기 PUF 셀에 전력을 공급하는 제어 회로를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 PUF 셀을 포함하는 하나 이상의 프로세서;상기 하나 이상의 프로세서에 결합된 메모리 회로; 및상기 하나 이상의 프로세서에 결합된 통신 인터페이스를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 트랜지스터는 제1 NMOS 트랜지스터를 포함하고;상기 제2 트랜지스터는 제2 NMOS 트랜지스터를 포함하고;상기 제3 트랜지스터는 제3 NMOS 트랜지스터를 포함하고; 상기 제4 트랜지스터는 제4 NMOS 트랜지스터를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 방법으로서,PUF 셀을 포함하는 물리적 복제불가능 기능(PUF) 회로에 저장될 비트 값을 수신하는 단계 - 상기 PUF 셀은 제1 노드와 접지 사이에 결합된 제1 트랜지스터; 제2 노드와 접지 사이에 결합된 제2 트랜지스터 - 상기 제1 트랜지스터의 게이트 단자는 상기 제2 노드에 결합되고, 상기 제2 트랜지스터의 게이트 단자는 상기 제1 노드에 결합됨 - ; 공급 레일과 상기 제1 노드 사이에 결합된 제3 트랜지스터; 및 상기 공급 레일과 상기 제2 노드 사이에 결합된 제4 트랜지스터 - 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 게이트 단자들은 상기 공급 레일에 결합됨 -를 포함함 -; 및상기 비트 값을 저장하기 위해 상기 PUF 셀에서 핫 캐리어 주입을 유도하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 PUF 셀이 상기 제1 노드와 상기 제1 트랜지스터 사이에 결합된 제1 스트레스 트랜지스터를 더 포함하고; 상기 PUF 셀이 상기 제2 노드와 상기 제2 트랜지스터 사이에 결합된 제2 스트레스 트랜지스터를 더 포함하고; 상기 제1 스트레스 트랜지스터 및 상기 제2 스트레스 트랜지스터는 상기 PUF 셀에서 핫 캐리어 주입을 유도하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제20항 또는 제21항에 있어서, 평가 페이즈 동안 상기 PUF 셀로부터 상기 비트 값을 검색하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 평가 페이즈 동안 비트 값을 검색하는 신뢰도를 개선하기 위해 상기 평가 페이즈 이전에 상기 PUF 회로를 리셋하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 제로아이저 게이트에서 제로아이저 입력을 수신하는 단계 - 상기 제로아이저 게이트는 상기 제1 제로아이저 트랜지스터에 결합되고, 상기 제1 제로아이저 트랜지스터는 상기 제3 트랜지스터에 결합됨 - ; 및 상기 제로아이저 입력을 수신하는 것에 응답하여 상기 제1 노드를 제로화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 랜덤 값으로 평가하고 후속하여 상기 공급 레일의 공급 전압을 상승시키기 위해 상기 PUF 셀에 전력을 공급하는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 오리건 포틀랜...</address><code> </code><country> </country><engName>CHAO, Yu-Lin</engName><name>차오, 위린</name></inventorInfo><inventorInfo><address>미국 ***** 오리건 포틀...</address><code> </code><country> </country><engName>CHEN, Zhanping</engName><name>천, 잔핑</name></inventorInfo><inventorInfo><address>미국 ***** 오리건 힐...</address><code> </code><country> </country><engName>KULKARNI, Sarvesh</engName><name>쿨카르니, 살베시</name></inventorInfo><inventorInfo><address>미국 ***** 오리건 포틀랜...</address><code> </code><country> </country><engName>BUTZEN, Nicolas</engName><name>버트젠, 니콜라스</name></inventorInfo><inventorInfo><address>미국 ***** 오리건 포레...</address><code> </code><country> </country><engName>PARKER, Rachael</engName><name>파커, 레이첼</name></inventorInfo><inventorInfo><address>미국 ***** 오리건 비...</address><code> </code><country> </country><engName>VELAMALA, Jyothi Bhaskarr</engName><name>벨라말라, 죠시 바스카르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.28</priorityApplicationDate><priorityApplicationNumber>17/706,124</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.10.19</receiptDate><receiptNumber>1-1-2022-1101262-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2022.10.19</receiptDate><receiptNumber>1-1-2022-1102357-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[임시명세서보정(특허)]보정서</documentName><receiptDate>2022.10.19</receiptDate><receiptNumber>1-1-2022-1102371-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.10.26</receiptDate><receiptNumber>9-1-2022-9012407-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.17</receiptDate><receiptNumber>1-1-2025-1161448-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220134794.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931c9e99fc41e1d7d9b020dc99ab62e0d1a525118718107a2f46dbffc17cf8bc90b6af73d7f9539bf41d306e7edb74cdcd1386e50e491007d8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5ccc5c8f47f06ff86851a81f07f2279c8655f4c36267dfa7f1350c076ccb19b4adb07612f809202d923aca0a007a9b702d0d1c2cb0b07025</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>