static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_5 * V_5 ;\r\nT_5 * V_6 ;\r\nT_3 * V_7 ;\r\nT_3 * V_8 ;\r\nT_3 * V_9 ;\r\nT_6 V_10 ;\r\nT_6 V_11 ;\r\nconst char * V_12 ;\r\nT_6 V_13 ;\r\nT_6 V_14 ;\r\nT_6 V_15 ;\r\nT_7 V_16 ;\r\nT_7 V_17 ;\r\nT_8 * V_18 ;\r\nT_9 * V_19 ;\r\nT_10 * V_20 ;\r\nT_11 V_21 [ 2 ] ;\r\nT_12 V_22 [ 4 ] ;\r\nV_16 = F_2 ( V_1 ) ;\r\nif ( V_16 < V_23 )\r\nreturn 0 ;\r\nV_10 = F_3 ( V_1 , 0 ) ;\r\nif ( V_10 & 0xC000 || F_4 ( V_1 , 4 ) == 0x2112a442\r\n|| F_4 ( V_1 , 4 ) == 0x7f5a9bc7 )\r\nreturn 0 ;\r\nV_12 = F_5 ( V_10 , V_24 ) ;\r\nif ( V_12 == NULL )\r\nreturn 0 ;\r\nV_11 = F_3 ( V_1 , 2 ) ;\r\nif ( V_16 != V_23 + V_11 )\r\nreturn 0 ;\r\nV_22 [ 0 ] = F_4 ( V_1 , 4 ) ;\r\nV_22 [ 1 ] = F_4 ( V_1 , 8 ) ;\r\nV_22 [ 2 ] = F_4 ( V_1 , 12 ) ;\r\nV_22 [ 3 ] = F_4 ( V_1 , 16 ) ;\r\nV_21 [ 0 ] . V_25 = 4 ;\r\nV_21 [ 0 ] . V_26 = V_22 ;\r\nV_21 [ 1 ] . V_25 = 0 ;\r\nV_21 [ 1 ] . V_26 = NULL ;\r\nV_18 = F_6 ( V_2 ) ;\r\nV_19 = ( T_9 * ) F_7 ( V_18 , V_27 ) ;\r\nif ( ! V_19 ) {\r\nV_19 = F_8 ( F_9 () , T_9 ) ;\r\nV_19 -> V_28 = F_10 ( F_9 () ) ;\r\nF_11 ( V_18 , V_27 , V_19 ) ;\r\n}\r\nif( ! V_2 -> V_29 -> V_30 . V_31 ) {\r\nif ( ( ( V_10 & V_32 ) >> 4 ) == V_33 ) {\r\nV_20 = F_8 ( F_9 () , T_10 ) ;\r\nV_20 -> V_34 = V_2 -> V_35 ;\r\nV_20 -> V_36 = 0 ;\r\nV_20 -> V_37 = V_2 -> V_38 ;\r\nF_12 ( V_19 -> V_28 , V_21 ,\r\n( void * ) V_20 ) ;\r\n} else {\r\nV_20 = ( T_10 * ) F_13 ( V_19 -> V_28 ,\r\nV_21 ) ;\r\nif( V_20 ) {\r\nV_20 -> V_36 = V_2 -> V_35 ;\r\n}\r\n}\r\n} else {\r\nV_20 = ( T_10 * ) F_13 ( V_19 -> V_28 , V_21 ) ;\r\n}\r\nif( ! V_20 ) {\r\nV_20 = F_8 ( F_14 () , T_10 ) ;\r\nV_20 -> V_34 = 0 ;\r\nV_20 -> V_36 = 0 ;\r\nV_20 -> V_37 = V_2 -> V_38 ;\r\n}\r\nF_15 ( V_2 -> V_39 , V_40 , L_1 ) ;\r\nF_16 ( V_2 -> V_39 , V_41 , L_2 ,\r\nV_12 ) ;\r\nif ( V_3 ) {\r\nT_7 V_42 ;\r\nV_5 = F_17 ( V_3 , V_27 , V_1 , 0 , - 1 , V_43 ) ;\r\nV_7 = F_18 ( V_5 , V_44 ) ;\r\nif ( ( ( V_10 & V_32 ) >> 4 ) == V_33 ) {\r\nif ( V_20 -> V_36 ) {\r\nT_5 * V_45 ;\r\nV_45 = F_19 ( V_7 , V_46 ,\r\nV_1 , 0 , 0 ,\r\nV_20 -> V_36 ) ;\r\nF_20 ( V_45 ) ;\r\n}\r\n}\r\nelse if ( ( ( ( V_10 & V_32 ) >> 4 ) == V_47 ) ||\r\n( ( ( V_10 & V_32 ) >> 4 ) == V_48 ) ) {\r\nif( V_20 -> V_34 ) {\r\nT_5 * V_45 ;\r\nT_13 V_49 ;\r\nV_45 = F_19 ( V_7 , V_50 , V_1 , 0 , 0 , V_20 -> V_34 ) ;\r\nF_20 ( V_45 ) ;\r\nF_21 ( & V_49 , & V_2 -> V_38 , & V_20 -> V_37 ) ;\r\nV_45 = F_22 ( V_7 , V_51 , V_1 , 0 , 0 , & V_49 ) ;\r\nF_20 ( V_45 ) ;\r\n}\r\n}\r\nF_19 ( V_7 , V_52 , V_1 , 0 , 2 , V_10 ) ;\r\nF_19 ( V_7 , V_53 , V_1 , 2 , 2 , V_11 ) ;\r\nF_17 ( V_7 , V_54 , V_1 , 4 , 16 , V_43 ) ;\r\nV_42 = F_4 ( V_1 , 4 ) ;\r\nif ( V_11 > 0 ) {\r\nV_6 = F_17 ( V_7 , V_55 , V_1 , V_23 , V_11 , V_43 ) ;\r\nV_8 = F_18 ( V_6 , V_56 ) ;\r\nV_15 = V_23 ;\r\nwhile( V_11 > 0 ) {\r\nV_13 = F_3 ( V_1 , V_15 ) ;\r\nV_14 = F_3 ( V_1 , V_15 + 2 ) ;\r\nV_9 = F_23 ( V_8 , V_1 , V_15 ,\r\nV_57 + V_14 , V_58 , NULL ,\r\nL_3 ,\r\nF_24 ( V_13 , V_59 , L_4 ) ) ;\r\nF_19 ( V_9 , V_60 , V_1 ,\r\nV_15 , 2 , V_13 ) ;\r\nV_15 += 2 ;\r\nif ( V_57 + V_14 > V_11 ) {\r\nF_25 ( V_9 ,\r\nV_61 , V_1 , V_15 , 2 ,\r\nV_14 ,\r\nL_5 ,\r\nV_14 ) ;\r\nbreak;\r\n}\r\nF_19 ( V_9 , V_61 , V_1 ,\r\nV_15 , 2 , V_14 ) ;\r\nV_15 += 2 ;\r\nswitch( V_13 ) {\r\ncase V_62 :\r\ncase V_63 :\r\ncase V_64 :\r\ncase V_65 :\r\ncase V_66 :\r\ncase V_67 :\r\ncase V_68 :\r\ncase V_69 :\r\nif ( V_14 < 2 )\r\nbreak;\r\nF_17 ( V_9 , V_70 , V_1 , V_15 + 1 , 1 , V_71 ) ;\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_72 , V_1 , V_15 + 2 , 2 , V_71 ) ;\r\nswitch( F_26 ( V_1 , V_15 + 1 ) ) {\r\ncase 1 :\r\nif ( V_14 < 8 )\r\nbreak;\r\nF_17 ( V_9 , V_73 , V_1 , V_15 + 4 , 4 , V_71 ) ;\r\nbreak;\r\ncase 2 :\r\nif ( V_14 < 20 )\r\nbreak;\r\nF_17 ( V_9 , V_74 , V_1 , V_15 + 4 , 16 , V_43 ) ;\r\nbreak;\r\n}\r\nbreak;\r\ncase V_75 :\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_76 , V_1 , V_15 , 4 , V_71 ) ;\r\nF_17 ( V_9 , V_77 , V_1 , V_15 , 4 , V_71 ) ;\r\nbreak;\r\ncase V_78 :\r\ncase V_79 :\r\ncase V_80 :\r\ncase V_81 :\r\ncase V_82 :\r\nif ( V_14 < 1 )\r\nbreak;\r\nF_17 ( V_9 , V_83 , V_1 , V_15 , V_14 , V_43 ) ;\r\nbreak;\r\ncase V_84 :\r\nif ( V_14 < 3 )\r\nbreak;\r\nF_17 ( V_9 , V_85 , V_1 , V_15 + 2 , 1 , V_71 ) ;\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_86 , V_1 , V_15 + 3 , 1 , V_71 ) ;\r\nif ( V_14 < 5 )\r\nbreak;\r\nF_17 ( V_9 , V_87 , V_1 , V_15 + 4 , ( V_14 - 4 ) , V_88 | V_43 ) ;\r\nbreak;\r\ncase V_89 :\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_90 , V_1 , V_15 , 4 , V_71 ) ;\r\nbreak;\r\ncase V_91 :\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_92 , V_1 , V_15 , 4 , V_71 ) ;\r\nbreak;\r\ncase V_93 :\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_94 , V_1 , V_15 , 4 , V_71 ) ;\r\nbreak;\r\ncase V_95 :\r\nF_17 ( V_9 , V_96 , V_1 , V_15 , V_14 , V_43 ) ;\r\nbreak;\r\ncase V_97 :\r\nfor ( V_17 = 0 ; V_17 < V_14 ; V_17 += 4 ) {\r\nF_17 ( V_9 , V_98 , V_1 , V_15 + V_17 , 2 , V_71 ) ;\r\nF_17 ( V_9 , V_98 , V_1 , V_15 + V_17 + 2 , 2 , V_71 ) ;\r\n}\r\nbreak;\r\ncase V_99 :\r\nF_17 ( V_9 , V_100 , V_1 , V_15 , V_14 , V_88 | V_43 ) ;\r\nbreak;\r\ncase V_101 :\r\nif ( V_14 < 2 )\r\nbreak;\r\nF_17 ( V_9 , V_70 , V_1 , V_15 + 1 , 1 , V_71 ) ;\r\nif ( V_14 < 4 )\r\nbreak;\r\nF_17 ( V_9 , V_102 , V_1 , V_15 + 2 , 2 , V_71 ) ;\r\nV_5 = F_19 ( V_9 , V_72 , V_1 , V_15 + 2 , 2 ,\r\nF_3 ( V_1 , V_15 + 2 ) ^\r\n( V_42 >> 16 ) ) ;\r\nF_20 ( V_5 ) ;\r\nswitch( F_26 ( V_1 , V_15 + 1 ) ) {\r\ncase 1 :\r\nif ( V_14 < 8 )\r\nbreak;\r\nF_17 ( V_9 , V_103 , V_1 , V_15 + 4 , 4 , V_71 ) ;\r\nV_5 = F_27 ( V_9 , V_73 , V_1 , V_15 + 4 , 4 ,\r\nF_28 ( V_1 , V_15 + 4 ) ^ F_29 ( V_42 ) ) ;\r\nF_20 ( V_5 ) ;\r\nbreak;\r\ncase 2 :\r\nif ( V_14 < 20 )\r\nbreak;\r\nF_17 ( V_9 , V_104 , V_1 , V_15 + 4 , 16 , V_43 ) ;\r\nbreak;\r\n}\r\nbreak;\r\ncase V_105 :\r\nif ( V_14 < 2 )\r\nbreak;\r\nF_17 ( V_9 , V_70 , V_1 , V_15 + 1 , 1 , V_71 ) ;\r\nbreak;\r\ncase V_106 :\r\nF_17 ( V_9 , V_107 , V_1 , V_15 , V_14 , V_88 | V_43 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nV_15 += V_14 ;\r\nV_11 -= V_57 + V_14 ;\r\n}\r\n}\r\n}\r\nreturn F_30 ( V_1 ) ;\r\n}\r\nstatic T_14\r\nF_31 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nif ( F_1 ( V_1 , V_2 , V_3 , NULL ) == 0 )\r\nreturn FALSE ;\r\nreturn TRUE ;\r\n}\r\nvoid\r\nF_32 ( void )\r\n{\r\nstatic T_15 V_108 [] = {\r\n{ & V_52 ,\r\n{ L_6 , L_7 , V_109 ,\r\nV_110 , F_33 ( V_24 ) , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_53 ,\r\n{ L_8 , L_9 , V_109 ,\r\nV_110 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_54 ,\r\n{ L_10 , L_11 , V_112 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_55 ,\r\n{ L_12 , L_13 , V_114 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_46 ,\r\n{ L_14 , L_15 ,\r\nV_115 , V_113 , NULL , 0x0 ,\r\nL_16 , V_111 } } ,\r\n{ & V_50 ,\r\n{ L_17 , L_18 ,\r\nV_115 , V_113 , NULL , 0x0 ,\r\nL_19 , V_111 } } ,\r\n{ & V_51 ,\r\n{ L_20 , L_21 ,\r\nV_116 , V_113 , NULL , 0x0 ,\r\nL_22 , V_111 } } ,\r\n{ & V_60 ,\r\n{ L_23 , L_24 , V_109 ,\r\nV_110 , F_33 ( V_59 ) , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_61 ,\r\n{ L_25 , L_26 , V_109 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_83 ,\r\n{ L_27 , L_28 , V_112 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_70 ,\r\n{ L_29 , L_30 , V_109 ,\r\nV_110 , F_33 ( V_118 ) , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_73 ,\r\n{ L_31 , L_32 , V_119 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_74 ,\r\n{ L_31 , L_33 , V_120 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_72 ,\r\n{ L_34 , L_35 , V_109 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_76 ,\r\n{ L_36 , L_37 , V_121 ,\r\n16 , F_34 ( & V_122 ) , 0x0004 , NULL , V_111 }\r\n} ,\r\n{ & V_77 ,\r\n{ L_38 , L_39 , V_121 ,\r\n16 , F_34 ( & V_122 ) , 0x0002 , NULL , V_111 }\r\n} ,\r\n{ & V_98 ,\r\n{ L_40 , L_41 , V_109 ,\r\nV_110 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_85 ,\r\n{ L_42 , L_43 , V_123 ,\r\nV_117 , NULL , 0x07 , NULL , V_111 }\r\n} ,\r\n{ & V_86 ,\r\n{ L_44 , L_45 , V_123 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_87 ,\r\n{ L_46 , L_47 , V_124 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_103 ,\r\n{ L_48 , L_49 , V_119 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_104 ,\r\n{ L_48 , L_50 , V_120 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_102 ,\r\n{ L_51 , L_52 , V_109 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_100 ,\r\n{ L_53 , L_54 , V_124 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_90 ,\r\n{ L_55 , L_56 , V_125 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_92 ,\r\n{ L_57 , L_58 , V_125 ,\r\nV_110 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_94 ,\r\n{ L_59 , L_60 , V_125 ,\r\nV_117 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_96 ,\r\n{ L_61 , L_62 , V_112 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n{ & V_107 ,\r\n{ L_63 , L_64 , V_124 ,\r\nV_113 , NULL , 0x0 , NULL , V_111 }\r\n} ,\r\n} ;\r\nstatic T_16 * V_126 [] = {\r\n& V_44 ,\r\n& V_56 ,\r\n& V_58 ,\r\n} ;\r\nV_27 = F_35 ( L_65 ,\r\nL_66 , L_67 ) ;\r\nF_36 ( V_27 , V_108 , F_37 ( V_108 ) ) ;\r\nF_38 ( V_126 , F_37 ( V_126 ) ) ;\r\nF_39 ( L_67 , F_1 , V_27 ) ;\r\nF_39 ( L_68 , F_31 , V_27 ) ;\r\n}\r\nvoid\r\nF_40 ( void )\r\n{\r\n#if 0\r\ndissector_handle_t classicstun_handle;\r\nclassicstun_handle = find_dissector("classicstun");\r\ndissector_add_uint("tcp.port", TCP_PORT_STUN, classicstun_handle);\r\ndissector_add_uint("udp.port", UDP_PORT_STUN, classicstun_handle);\r\n#endif\r\nF_41 ( L_69 , F_31 , L_70 , L_71 , V_27 , V_127 ) ;\r\nF_41 ( L_72 , F_31 , L_73 , L_74 , V_27 , V_127 ) ;\r\n}
