TimeQuest Timing Analyzer report for adder
Thu Nov  3 20:07:58 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Clock Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; adder                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE30F29C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -68.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagBit~reg0 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~0  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~1  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~10 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~11 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~12 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~13 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~14 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~15 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~2  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~20 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~21 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~22 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~23 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~28 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~29 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~3  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~30 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~31 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~32 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~33 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~34 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~35 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~36 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~37 ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~38 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.485 ; 2.927 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.847 ; 2.327 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 2.290 ; 2.825 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 2.163 ; 2.645 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 2.485 ; 2.927 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 2.416 ; 2.861 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.966 ; 2.466 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 2.043 ; 2.518 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 2.256 ; 2.691 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 2.730 ; 3.155 ; Rise       ; clock           ;
; flag              ; clock      ; 0.921 ; 1.331 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 3.044 ; 3.564 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.937 ; 3.440 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 2.985 ; 3.481 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 3.044 ; 3.564 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -1.181 ; -1.643 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -1.245 ; -1.711 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -1.617 ; -2.129 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -1.181 ; -1.643 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -1.614 ; -2.052 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -1.525 ; -1.967 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -1.272 ; -1.747 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -1.208 ; -1.678 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -1.324 ; -1.759 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -2.001 ; -2.404 ; Rise       ; clock           ;
; flag              ; clock      ; -0.567 ; -0.955 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -2.202 ; -2.684 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -2.202 ; -2.684 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -2.241 ; -2.709 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -2.300 ; -2.797 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.795 ; 5.812 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 9.379 ; 9.373 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 8.690 ; 8.656 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 9.172 ; 9.238 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 9.017 ; 9.066 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 8.740 ; 8.790 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 8.942 ; 9.004 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 8.903 ; 8.931 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 9.379 ; 9.373 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 8.761 ; 8.843 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 9.504 ; 9.509 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 8.699 ; 8.688 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 9.388 ; 9.379 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 9.338 ; 9.439 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 9.504 ; 9.509 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 9.212 ; 9.182 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 9.245 ; 9.266 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 9.227 ; 9.221 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 8.613 ; 8.588 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.621 ; 5.635 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 7.335 ; 7.237 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 7.355 ; 7.302 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 7.455 ; 7.399 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 7.346 ; 7.310 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 7.414 ; 7.385 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 7.606 ; 7.547 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 7.335 ; 7.237 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 7.357 ; 7.274 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 7.403 ; 7.351 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 7.002 ; 6.956 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 7.082 ; 7.024 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 7.728 ; 7.668 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 7.801 ; 7.820 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 7.701 ; 7.657 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 7.444 ; 7.373 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 7.416 ; 7.438 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 7.594 ; 7.534 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 7.002 ; 6.956 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; registerA[0] ; regA[0]     ; 9.486  ; 9.442  ; 10.064 ; 10.011 ;
; registerA[0] ; regA[1]     ; 9.821  ; 9.787  ; 10.413 ; 10.347 ;
; registerA[0] ; regA[2]     ; 9.567  ; 9.572  ; 10.066 ; 10.062 ;
; registerA[0] ; regA[3]     ; 9.289  ; 9.298  ; 9.821  ; 9.800  ;
; registerA[0] ; regA[4]     ; 9.486  ; 9.517  ; 9.986  ; 10.008 ;
; registerA[0] ; regA[5]     ; 9.443  ; 9.443  ; 9.944  ; 9.935  ;
; registerA[0] ; regA[6]     ; 9.949  ; 9.890  ; 10.448 ; 10.380 ;
; registerA[0] ; regA[7]     ; 9.309  ; 9.359  ; 9.810  ; 9.851  ;
; registerA[1] ; regA[0]     ; 9.613  ; 9.569  ; 10.136 ; 10.083 ;
; registerA[1] ; regA[1]     ; 9.943  ; 9.966  ; 10.484 ; 10.418 ;
; registerA[1] ; regA[2]     ; 10.071 ; 10.120 ; 10.589 ; 10.541 ;
; registerA[1] ; regA[3]     ; 9.773  ; 9.841  ; 10.288 ; 10.264 ;
; registerA[1] ; regA[4]     ; 9.996  ; 10.058 ; 10.500 ; 10.478 ;
; registerA[1] ; regA[5]     ; 9.955  ; 9.983  ; 10.458 ; 10.405 ;
; registerA[1] ; regA[6]     ; 10.114 ; 10.100 ; 10.641 ; 10.540 ;
; registerA[1] ; regA[7]     ; 9.816  ; 9.898  ; 10.318 ; 10.315 ;
; registerA[2] ; regA[0]     ; 7.701  ; 8.002  ; 8.516  ; 8.124  ;
; registerA[2] ; regA[1]     ; 7.992  ; 8.155  ; 8.668  ; 8.445  ;
; registerA[2] ; regA[2]     ; 7.698  ; 8.017  ; 8.521  ; 8.128  ;
; registerA[2] ; regA[3]     ; 7.904  ; 8.100  ; 8.590  ; 8.352  ;
; registerA[2] ; regA[4]     ; 7.922  ; 8.484  ; 8.949  ; 8.348  ;
; registerA[2] ; regA[5]     ; 7.869  ; 8.397  ; 8.896  ; 8.263  ;
; registerA[2] ; regA[6]     ; 7.861  ; 8.448  ; 8.927  ; 8.255  ;
; registerA[2] ; regA[7]     ; 7.919  ; 8.080  ; 8.595  ; 8.372  ;
; registerB[0] ; regB[0]     ; 9.647  ; 9.575  ; 10.101 ; 10.038 ;
; registerB[0] ; regB[1]     ; 10.121 ; 10.104 ; 10.597 ; 10.571 ;
; registerB[0] ; regB[2]     ; 10.127 ; 10.168 ; 10.586 ; 10.636 ;
; registerB[0] ; regB[3]     ; 10.123 ; 10.074 ; 10.585 ; 10.545 ;
; registerB[0] ; regB[4]     ; 10.197 ; 10.167 ; 10.665 ; 10.592 ;
; registerB[0] ; regB[5]     ; 10.237 ; 10.258 ; 10.692 ; 10.722 ;
; registerB[0] ; regB[6]     ; 9.856  ; 9.817  ; 10.313 ; 10.283 ;
; registerB[0] ; regB[7]     ; 9.599  ; 9.574  ; 10.073 ; 10.005 ;
; registerB[1] ; regB[0]     ; 9.606  ; 9.595  ; 10.079 ; 9.992  ;
; registerB[1] ; regB[1]     ; 10.385 ; 10.376 ; 10.848 ; 10.771 ;
; registerB[1] ; regB[2]     ; 10.334 ; 10.435 ; 10.811 ; 10.836 ;
; registerB[1] ; regB[3]     ; 10.225 ; 10.230 ; 10.701 ; 10.630 ;
; registerB[1] ; regB[4]     ; 10.017 ; 9.987  ; 10.514 ; 10.481 ;
; registerB[1] ; regB[5]     ; 10.056 ; 10.077 ; 10.541 ; 10.570 ;
; registerB[1] ; regB[6]     ; 9.919  ; 9.913  ; 10.374 ; 10.310 ;
; registerB[1] ; regB[7]     ; 9.427  ; 9.396  ; 9.923  ; 9.883  ;
; registerB[2] ; regB[0]     ; 7.728  ; 8.295  ; 8.821  ; 8.113  ;
; registerB[2] ; regB[1]     ; 7.841  ; 8.301  ; 8.816  ; 8.244  ;
; registerB[2] ; regB[2]     ; 7.988  ; 8.557  ; 8.963  ; 8.497  ;
; registerB[2] ; regB[3]     ; 8.017  ; 8.628  ; 9.120  ; 8.433  ;
; registerB[2] ; regB[4]     ; 7.835  ; 8.297  ; 8.810  ; 8.244  ;
; registerB[2] ; regB[5]     ; 7.899  ; 8.565  ; 9.001  ; 8.375  ;
; registerB[2] ; regB[6]     ; 7.982  ; 8.454  ; 8.957  ; 8.397  ;
; registerB[2] ; regB[7]     ; 7.693  ; 8.411  ; 8.956  ; 8.090  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 7.906 ; 8.378 ; 8.917 ; 8.316 ;
; registerA[0] ; regA[1]     ; 8.054 ; 8.383 ; 8.894 ; 8.465 ;
; registerA[0] ; regA[2]     ; 7.912 ; 8.210 ; 8.755 ; 8.331 ;
; registerA[0] ; regA[3]     ; 7.980 ; 8.243 ; 8.750 ; 8.412 ;
; registerA[0] ; regA[4]     ; 8.311 ; 8.417 ; 8.957 ; 8.752 ;
; registerA[0] ; regA[5]     ; 8.258 ; 8.337 ; 8.904 ; 8.669 ;
; registerA[0] ; regA[6]     ; 8.199 ; 8.112 ; 8.693 ; 8.597 ;
; registerA[0] ; regA[7]     ; 7.984 ; 8.265 ; 8.765 ; 8.393 ;
; registerA[1] ; regA[0]     ; 8.068 ; 8.293 ; 8.827 ; 8.481 ;
; registerA[1] ; regA[1]     ; 8.216 ; 8.456 ; 8.975 ; 8.630 ;
; registerA[1] ; regA[2]     ; 8.074 ; 8.365 ; 8.865 ; 8.496 ;
; registerA[1] ; regA[3]     ; 8.142 ; 8.374 ; 8.890 ; 8.577 ;
; registerA[1] ; regA[4]     ; 8.473 ; 8.516 ; 9.046 ; 8.917 ;
; registerA[1] ; regA[5]     ; 8.099 ; 7.997 ; 8.570 ; 8.459 ;
; registerA[1] ; regA[6]     ; 8.414 ; 8.675 ; 9.199 ; 8.854 ;
; registerA[1] ; regA[7]     ; 8.146 ; 8.318 ; 8.845 ; 8.558 ;
; registerA[2] ; regA[0]     ; 7.438 ; 7.723 ; 8.229 ; 7.850 ;
; registerA[2] ; regA[1]     ; 7.672 ; 7.872 ; 8.377 ; 8.104 ;
; registerA[2] ; regA[2]     ; 7.436 ; 7.738 ; 8.235 ; 7.854 ;
; registerA[2] ; regA[3]     ; 7.601 ; 7.819 ; 8.303 ; 8.008 ;
; registerA[2] ; regA[4]     ; 7.652 ; 8.159 ; 8.634 ; 8.067 ;
; registerA[2] ; regA[5]     ; 7.601 ; 8.076 ; 8.581 ; 7.985 ;
; registerA[2] ; regA[6]     ; 7.595 ; 8.096 ; 8.575 ; 7.977 ;
; registerA[2] ; regA[7]     ; 7.601 ; 7.800 ; 8.307 ; 8.034 ;
; registerB[0] ; regB[0]     ; 8.514 ; 8.714 ; 9.245 ; 8.903 ;
; registerB[0] ; regB[1]     ; 8.545 ; 8.849 ; 9.379 ; 8.969 ;
; registerB[0] ; regB[2]     ; 8.685 ; 9.064 ; 9.497 ; 9.213 ;
; registerB[0] ; regB[3]     ; 8.803 ; 8.984 ; 9.498 ; 9.223 ;
; registerB[0] ; regB[4]     ; 8.537 ; 8.783 ; 9.328 ; 8.963 ;
; registerB[0] ; regB[5]     ; 8.688 ; 9.059 ; 9.507 ; 9.164 ;
; registerB[0] ; regB[6]     ; 8.686 ; 8.960 ; 9.456 ; 9.123 ;
; registerB[0] ; regB[7]     ; 8.412 ; 8.362 ; 8.882 ; 8.824 ;
; registerB[1] ; regB[0]     ; 8.386 ; 8.324 ; 8.837 ; 8.766 ;
; registerB[1] ; regB[1]     ; 8.807 ; 9.063 ; 9.602 ; 9.257 ;
; registerB[1] ; regB[2]     ; 8.947 ; 9.118 ; 9.556 ; 9.501 ;
; registerB[1] ; regB[3]     ; 9.004 ; 8.956 ; 9.455 ; 9.398 ;
; registerB[1] ; regB[4]     ; 8.799 ; 8.822 ; 9.339 ; 9.251 ;
; registerB[1] ; regB[5]     ; 8.849 ; 8.898 ; 9.342 ; 9.316 ;
; registerB[1] ; regB[6]     ; 8.948 ; 8.997 ; 9.523 ; 9.411 ;
; registerB[1] ; regB[7]     ; 8.466 ; 8.405 ; 8.897 ; 8.896 ;
; registerB[2] ; regB[0]     ; 7.468 ; 7.950 ; 8.489 ; 7.841 ;
; registerB[2] ; regB[1]     ; 7.579 ; 8.016 ; 8.520 ; 7.969 ;
; registerB[2] ; regB[2]     ; 7.718 ; 8.260 ; 8.660 ; 8.211 ;
; registerB[2] ; regB[3]     ; 7.746 ; 8.270 ; 8.778 ; 8.149 ;
; registerB[2] ; regB[4]     ; 7.571 ; 8.010 ; 8.512 ; 7.968 ;
; registerB[2] ; regB[5]     ; 7.632 ; 8.211 ; 8.663 ; 8.095 ;
; registerB[2] ; regB[6]     ; 7.719 ; 8.170 ; 8.661 ; 8.122 ;
; registerB[2] ; regB[7]     ; 7.434 ; 8.062 ; 8.620 ; 7.820 ;
+--------------+-------------+-------+-------+-------+-------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -68.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagBit~reg0 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~20 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~21 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~22 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~23 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~28 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~29 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~30 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~31 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~32 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~33 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~34 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~35 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~36 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~37 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~38 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~39 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~40 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~41 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~42 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~43 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~44 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~45 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~46 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~47 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~48 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.175 ; 2.505 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.589 ; 1.948 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 2.000 ; 2.409 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 1.868 ; 2.235 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 2.175 ; 2.505 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 2.125 ; 2.444 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.707 ; 2.084 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 1.765 ; 2.130 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 1.962 ; 2.285 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 2.407 ; 2.714 ; Rise       ; clock           ;
; flag              ; clock      ; 0.734 ; 1.058 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 2.699 ; 3.078 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.583 ; 2.977 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 2.627 ; 3.005 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 2.699 ; 3.078 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -0.990 ; -1.348 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -1.037 ; -1.414 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -1.390 ; -1.790 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -0.990 ; -1.348 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -1.384 ; -1.718 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -1.310 ; -1.641 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -1.076 ; -1.452 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -1.004 ; -1.384 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -1.123 ; -1.461 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -1.735 ; -2.044 ; Rise       ; clock           ;
; flag              ; clock      ; -0.420 ; -0.729 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.913 ; -2.293 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.913 ; -2.293 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -1.942 ; -2.317 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -2.022 ; -2.391 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.208 ; 5.187 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 8.460 ; 8.405 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 7.815 ; 7.750 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 8.242 ; 8.233 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 8.097 ; 8.077 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 7.854 ; 7.854 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 8.043 ; 8.043 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 8.004 ; 7.981 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 8.460 ; 8.405 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 7.876 ; 7.898 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 8.588 ; 8.484 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 7.813 ; 7.808 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 8.452 ; 8.403 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 8.401 ; 8.432 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 8.588 ; 8.484 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 8.289 ; 8.231 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 8.328 ; 8.258 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 8.321 ; 8.202 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 7.729 ; 7.651 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.040 ; 5.018 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 6.601 ; 6.482 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 6.606 ; 6.545 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 6.699 ; 6.609 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 6.601 ; 6.520 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 6.668 ; 6.599 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 6.851 ; 6.739 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 6.601 ; 6.482 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 6.611 ; 6.523 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 6.655 ; 6.584 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 6.280 ; 6.195 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 6.357 ; 6.319 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 6.949 ; 6.884 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 7.024 ; 6.981 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 6.943 ; 6.835 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 6.695 ; 6.599 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 6.676 ; 6.630 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 6.856 ; 6.696 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 6.280 ; 6.195 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 8.489 ; 8.433 ; 8.913 ; 8.849 ;
; registerA[0] ; regA[1]     ; 8.778 ; 8.710 ; 9.223 ; 9.124 ;
; registerA[0] ; regA[2]     ; 8.554 ; 8.461 ; 8.953 ; 8.860 ;
; registerA[0] ; regA[3]     ; 8.317 ; 8.254 ; 8.743 ; 8.680 ;
; registerA[0] ; regA[4]     ; 8.490 ; 8.436 ; 8.890 ; 8.828 ;
; registerA[0] ; regA[5]     ; 8.447 ; 8.372 ; 8.847 ; 8.764 ;
; registerA[0] ; regA[6]     ; 8.925 ; 8.802 ; 9.324 ; 9.201 ;
; registerA[0] ; regA[7]     ; 8.325 ; 8.293 ; 8.726 ; 8.686 ;
; registerA[1] ; regA[0]     ; 8.586 ; 8.530 ; 8.968 ; 8.904 ;
; registerA[1] ; regA[1]     ; 8.873 ; 8.813 ; 9.276 ; 9.177 ;
; registerA[1] ; regA[2]     ; 8.999 ; 8.948 ; 9.402 ; 9.277 ;
; registerA[1] ; regA[3]     ; 8.732 ; 8.723 ; 9.137 ; 9.048 ;
; registerA[1] ; regA[4]     ; 8.926 ; 8.914 ; 9.330 ; 9.234 ;
; registerA[1] ; regA[5]     ; 8.883 ; 8.850 ; 9.287 ; 9.170 ;
; registerA[1] ; regA[6]     ; 9.069 ; 8.982 ; 9.487 ; 9.364 ;
; registerA[1] ; regA[7]     ; 8.760 ; 8.770 ; 9.159 ; 9.085 ;
; registerA[2] ; regA[0]     ; 6.816 ; 7.087 ; 7.525 ; 7.169 ;
; registerA[2] ; regA[1]     ; 7.077 ; 7.191 ; 7.667 ; 7.418 ;
; registerA[2] ; regA[2]     ; 6.813 ; 7.067 ; 7.527 ; 7.139 ;
; registerA[2] ; regA[3]     ; 7.004 ; 7.153 ; 7.596 ; 7.345 ;
; registerA[2] ; regA[4]     ; 7.025 ; 7.504 ; 7.924 ; 7.362 ;
; registerA[2] ; regA[5]     ; 6.974 ; 7.429 ; 7.872 ; 7.288 ;
; registerA[2] ; regA[6]     ; 6.962 ; 7.500 ; 7.893 ; 7.306 ;
; registerA[2] ; regA[7]     ; 7.009 ; 7.144 ; 7.600 ; 7.372 ;
; registerB[0] ; regB[0]     ; 8.611 ; 8.546 ; 8.977 ; 8.920 ;
; registerB[0] ; regB[1]     ; 9.079 ; 8.993 ; 9.427 ; 9.333 ;
; registerB[0] ; regB[2]     ; 9.052 ; 9.045 ; 9.426 ; 9.427 ;
; registerB[0] ; regB[3]     ; 9.051 ; 8.948 ; 9.428 ; 9.333 ;
; registerB[0] ; regB[4]     ; 9.113 ; 9.055 ; 9.494 ; 9.390 ;
; registerB[0] ; regB[5]     ; 9.157 ; 9.087 ; 9.521 ; 9.459 ;
; registerB[0] ; regB[6]     ; 8.830 ; 8.706 ; 9.200 ; 9.084 ;
; registerB[0] ; regB[7]     ; 8.551 ; 8.473 ; 8.946 ; 8.822 ;
; registerB[1] ; regB[0]     ; 8.545 ; 8.554 ; 8.967 ; 8.902 ;
; registerB[1] ; regB[1]     ; 9.273 ; 9.224 ; 9.652 ; 9.529 ;
; registerB[1] ; regB[2]     ; 9.221 ; 9.252 ; 9.620 ; 9.577 ;
; registerB[1] ; regB[3]     ; 9.129 ; 9.068 ; 9.557 ; 9.422 ;
; registerB[1] ; regB[4]     ; 8.973 ; 8.893 ; 9.363 ; 9.275 ;
; registerB[1] ; regB[5]     ; 9.009 ; 8.947 ; 9.389 ; 9.327 ;
; registerB[1] ; regB[6]     ; 8.869 ; 8.758 ; 9.261 ; 9.092 ;
; registerB[1] ; regB[7]     ; 8.433 ; 8.315 ; 8.817 ; 8.693 ;
; registerB[2] ; regB[0]     ; 6.874 ; 7.394 ; 7.806 ; 7.190 ;
; registerB[2] ; regB[1]     ; 6.977 ; 7.393 ; 7.800 ; 7.290 ;
; registerB[2] ; regB[2]     ; 7.109 ; 7.590 ; 7.931 ; 7.493 ;
; registerB[2] ; regB[3]     ; 7.145 ; 7.644 ; 8.084 ; 7.434 ;
; registerB[2] ; regB[4]     ; 6.968 ; 7.384 ; 7.792 ; 7.288 ;
; registerB[2] ; regB[5]     ; 7.035 ; 7.580 ; 7.973 ; 7.370 ;
; registerB[2] ; regB[6]     ; 7.129 ; 7.477 ; 7.952 ; 7.374 ;
; registerB[2] ; regB[7]     ; 6.840 ; 7.437 ; 7.935 ; 7.104 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 7.023 ; 7.436 ; 7.896 ; 7.359 ;
; registerA[0] ; regA[1]     ; 7.162 ; 7.401 ; 7.885 ; 7.461 ;
; registerA[0] ; regA[2]     ; 7.025 ; 7.242 ; 7.752 ; 7.339 ;
; registerA[0] ; regA[3]     ; 7.093 ; 7.293 ; 7.754 ; 7.425 ;
; registerA[0] ; regA[4]     ; 7.396 ; 7.446 ; 7.945 ; 7.737 ;
; registerA[0] ; regA[5]     ; 7.346 ; 7.376 ; 7.894 ; 7.664 ;
; registerA[0] ; regA[6]     ; 7.293 ; 7.203 ; 7.697 ; 7.601 ;
; registerA[0] ; regA[7]     ; 7.099 ; 7.308 ; 7.770 ; 7.416 ;
; registerA[1] ; regA[0]     ; 7.166 ; 7.368 ; 7.802 ; 7.483 ;
; registerA[1] ; regA[1]     ; 7.305 ; 7.487 ; 7.945 ; 7.585 ;
; registerA[1] ; regA[2]     ; 7.168 ; 7.394 ; 7.842 ; 7.463 ;
; registerA[1] ; regA[3]     ; 7.236 ; 7.419 ; 7.865 ; 7.549 ;
; registerA[1] ; regA[4]     ; 7.539 ; 7.539 ; 8.019 ; 7.861 ;
; registerA[1] ; regA[5]     ; 7.212 ; 7.091 ; 7.591 ; 7.464 ;
; registerA[1] ; regA[6]     ; 7.476 ; 7.715 ; 8.157 ; 7.828 ;
; registerA[1] ; regA[7]     ; 7.242 ; 7.382 ; 7.825 ; 7.540 ;
; registerA[2] ; regA[0]     ; 6.574 ; 6.833 ; 7.261 ; 6.918 ;
; registerA[2] ; regA[1]     ; 6.787 ; 6.935 ; 7.400 ; 7.108 ;
; registerA[2] ; regA[2]     ; 6.571 ; 6.813 ; 7.263 ; 6.888 ;
; registerA[2] ; regA[3]     ; 6.726 ; 6.899 ; 7.331 ; 7.031 ;
; registerA[2] ; regA[4]     ; 6.778 ; 7.211 ; 7.634 ; 7.106 ;
; registerA[2] ; regA[5]     ; 6.729 ; 7.138 ; 7.584 ; 7.035 ;
; registerA[2] ; regA[6]     ; 6.718 ; 7.178 ; 7.571 ; 7.051 ;
; registerA[2] ; regA[7]     ; 6.724 ; 6.890 ; 7.337 ; 7.064 ;
; registerB[0] ; regB[0]     ; 7.589 ; 7.778 ; 8.178 ; 7.891 ;
; registerB[0] ; regB[1]     ; 7.615 ; 7.884 ; 8.301 ; 7.943 ;
; registerB[0] ; regB[2]     ; 7.740 ; 8.061 ; 8.415 ; 8.131 ;
; registerB[0] ; regB[3]     ; 7.858 ; 7.977 ; 8.420 ; 8.131 ;
; registerB[0] ; regB[4]     ; 7.607 ; 7.802 ; 8.244 ; 7.933 ;
; registerB[0] ; regB[5]     ; 7.751 ; 8.018 ; 8.431 ; 8.071 ;
; registerB[0] ; regB[6]     ; 7.766 ; 7.938 ; 8.397 ; 8.028 ;
; registerB[0] ; regB[7]     ; 7.486 ; 7.393 ; 7.825 ; 7.732 ;
; registerB[1] ; regB[0]     ; 7.470 ; 7.430 ; 7.829 ; 7.783 ;
; registerB[1] ; regB[1]     ; 7.845 ; 8.061 ; 8.545 ; 8.205 ;
; registerB[1] ; regB[2]     ; 7.970 ; 8.089 ; 8.496 ; 8.393 ;
; registerB[1] ; regB[3]     ; 8.054 ; 7.944 ; 8.413 ; 8.297 ;
; registerB[1] ; regB[4]     ; 7.837 ; 7.837 ; 8.286 ; 8.195 ;
; registerB[1] ; regB[5]     ; 7.898 ; 7.875 ; 8.292 ; 8.209 ;
; registerB[1] ; regB[6]     ; 7.996 ; 7.943 ; 8.475 ; 8.278 ;
; registerB[1] ; regB[7]     ; 7.527 ; 7.433 ; 7.871 ; 7.831 ;
; registerB[2] ; regB[0]     ; 6.633 ; 7.079 ; 7.502 ; 6.941 ;
; registerB[2] ; regB[1]     ; 6.735 ; 7.131 ; 7.528 ; 7.040 ;
; registerB[2] ; regB[2]     ; 6.860 ; 7.319 ; 7.653 ; 7.233 ;
; registerB[2] ; regB[3]     ; 6.895 ; 7.319 ; 7.771 ; 7.176 ;
; registerB[2] ; regB[4]     ; 6.725 ; 7.121 ; 7.520 ; 7.036 ;
; registerB[2] ; regB[5]     ; 6.789 ; 7.259 ; 7.664 ; 7.115 ;
; registerB[2] ; regB[6]     ; 6.886 ; 7.216 ; 7.679 ; 7.125 ;
; registerB[2] ; regB[7]     ; 6.603 ; 7.120 ; 7.628 ; 6.859 ;
+--------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -71.543                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagBit~reg0 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~20 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~21 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~22 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~23 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~28 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~29 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~30 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~31 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~32 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~33 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~34 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~35 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~36 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~37 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~38 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~39 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~48 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~49 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~50 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~51 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~52 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~53 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~54 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~55 ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~0  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 1.369 ; 2.034 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.000 ; 1.624 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 1.268 ; 1.952 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 1.167 ; 1.818 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 1.369 ; 2.034 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 1.322 ; 1.970 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.104 ; 1.760 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 1.101 ; 1.750 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 1.238 ; 1.879 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 1.486 ; 2.125 ; Rise       ; clock           ;
; flag              ; clock      ; 0.471 ; 1.021 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 1.670 ; 2.367 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 1.661 ; 2.310 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 1.642 ; 2.305 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 1.670 ; 2.367 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -0.617 ; -1.216 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -0.656 ; -1.265 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -0.907 ; -1.545 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -0.617 ; -1.216 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -0.873 ; -1.490 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -0.818 ; -1.416 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -0.707 ; -1.322 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -0.630 ; -1.245 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -0.717 ; -1.317 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -1.080 ; -1.666 ; Rise       ; clock           ;
; flag              ; clock      ; -0.268 ; -0.806 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.206 ; -1.835 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.214 ; -1.838 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -1.206 ; -1.835 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -1.263 ; -1.894 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.510 ; 3.522 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 5.497 ; 5.637 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 5.055 ; 5.165 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 5.339 ; 5.499 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 5.225 ; 5.384 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 5.111 ; 5.258 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 5.224 ; 5.382 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 5.185 ; 5.328 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 5.497 ; 5.637 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 5.114 ; 5.291 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 5.510 ; 5.663 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 5.087 ; 5.195 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 5.457 ; 5.611 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 5.450 ; 5.642 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 5.510 ; 5.663 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 5.339 ; 5.497 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 5.355 ; 5.538 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 5.400 ; 5.504 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.995 ; 5.107 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.406 ; 3.417 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 4.274 ; 4.375 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 4.278 ; 4.390 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 4.359 ; 4.457 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 4.274 ; 4.390 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 4.348 ; 4.460 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 4.448 ; 4.558 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 4.285 ; 4.375 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 4.297 ; 4.399 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 4.321 ; 4.443 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 4.071 ; 4.153 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 4.141 ; 4.231 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 4.523 ; 4.653 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 4.555 ; 4.710 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 4.463 ; 4.594 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 4.340 ; 4.442 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 4.315 ; 4.448 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 4.460 ; 4.538 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.071 ; 4.153 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 5.486 ; 5.599 ; 6.177 ; 6.290 ;
; registerA[0] ; regA[1]     ; 5.714 ; 5.794 ; 6.404 ; 6.484 ;
; registerA[0] ; regA[2]     ; 5.519 ; 5.653 ; 6.159 ; 6.290 ;
; registerA[0] ; regA[3]     ; 5.433 ; 5.546 ; 6.073 ; 6.186 ;
; registerA[0] ; regA[4]     ; 5.502 ; 5.660 ; 6.140 ; 6.298 ;
; registerA[0] ; regA[5]     ; 5.463 ; 5.606 ; 6.101 ; 6.244 ;
; registerA[0] ; regA[6]     ; 5.777 ; 5.917 ; 6.414 ; 6.554 ;
; registerA[0] ; regA[7]     ; 5.397 ; 5.574 ; 6.035 ; 6.212 ;
; registerA[1] ; regA[0]     ; 5.541 ; 5.654 ; 6.214 ; 6.327 ;
; registerA[1] ; regA[1]     ; 5.765 ; 5.920 ; 6.438 ; 6.518 ;
; registerA[1] ; regA[2]     ; 5.820 ; 5.979 ; 6.438 ; 6.587 ;
; registerA[1] ; regA[3]     ; 5.687 ; 5.851 ; 6.325 ; 6.459 ;
; registerA[1] ; regA[4]     ; 5.818 ; 5.976 ; 6.457 ; 6.584 ;
; registerA[1] ; regA[5]     ; 5.777 ; 5.920 ; 6.408 ; 6.528 ;
; registerA[1] ; regA[6]     ; 5.919 ; 6.059 ; 6.509 ; 6.649 ;
; registerA[1] ; regA[7]     ; 5.707 ; 5.884 ; 6.344 ; 6.491 ;
; registerA[2] ; regA[0]     ; 4.475 ; 4.736 ; 5.290 ; 5.177 ;
; registerA[2] ; regA[1]     ; 4.673 ; 4.839 ; 5.405 ; 5.377 ;
; registerA[2] ; regA[2]     ; 4.469 ; 4.741 ; 5.295 ; 5.169 ;
; registerA[2] ; regA[3]     ; 4.622 ; 4.817 ; 5.370 ; 5.327 ;
; registerA[2] ; regA[4]     ; 4.635 ; 5.040 ; 5.572 ; 5.333 ;
; registerA[2] ; regA[5]     ; 4.585 ; 4.980 ; 5.521 ; 5.274 ;
; registerA[2] ; regA[6]     ; 4.577 ; 5.013 ; 5.535 ; 5.278 ;
; registerA[2] ; regA[7]     ; 4.627 ; 4.810 ; 5.360 ; 5.347 ;
; registerB[0] ; regB[0]     ; 5.551 ; 5.679 ; 6.150 ; 6.285 ;
; registerB[0] ; regB[1]     ; 5.847 ; 6.001 ; 6.462 ; 6.616 ;
; registerB[0] ; regB[2]     ; 5.859 ; 6.042 ; 6.447 ; 6.639 ;
; registerB[0] ; regB[3]     ; 5.811 ; 5.955 ; 6.399 ; 6.550 ;
; registerB[0] ; regB[4]     ; 5.865 ; 6.023 ; 6.463 ; 6.611 ;
; registerB[0] ; regB[5]     ; 5.880 ; 6.063 ; 6.480 ; 6.670 ;
; registerB[0] ; regB[6]     ; 5.716 ; 5.836 ; 6.316 ; 6.443 ;
; registerB[0] ; regB[7]     ; 5.516 ; 5.628 ; 6.115 ; 6.215 ;
; registerB[1] ; regB[0]     ; 5.572 ; 5.680 ; 6.157 ; 6.265 ;
; registerB[1] ; regB[1]     ; 5.987 ; 6.141 ; 6.568 ; 6.722 ;
; registerB[1] ; regB[2]     ; 5.979 ; 6.171 ; 6.560 ; 6.752 ;
; registerB[1] ; regB[3]     ; 5.888 ; 6.041 ; 6.484 ; 6.626 ;
; registerB[1] ; regB[4]     ; 5.776 ; 5.934 ; 6.415 ; 6.573 ;
; registerB[1] ; regB[5]     ; 5.791 ; 5.974 ; 6.430 ; 6.613 ;
; registerB[1] ; regB[6]     ; 5.758 ; 5.862 ; 6.361 ; 6.446 ;
; registerB[1] ; regB[7]     ; 5.428 ; 5.540 ; 6.067 ; 6.179 ;
; registerB[2] ; regB[0]     ; 4.514 ; 4.953 ; 5.471 ; 5.195 ;
; registerB[2] ; regB[1]     ; 4.601 ; 4.977 ; 5.492 ; 5.291 ;
; registerB[2] ; regB[2]     ; 4.696 ; 5.115 ; 5.585 ; 5.432 ;
; registerB[2] ; regB[3]     ; 4.668 ; 5.138 ; 5.631 ; 5.374 ;
; registerB[2] ; regB[4]     ; 4.584 ; 4.960 ; 5.472 ; 5.278 ;
; registerB[2] ; regB[5]     ; 4.611 ; 5.083 ; 5.571 ; 5.324 ;
; registerB[2] ; regB[6]     ; 4.696 ; 5.052 ; 5.588 ; 5.366 ;
; registerB[2] ; regB[7]     ; 4.476 ; 4.999 ; 5.520 ; 5.151 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 4.587 ; 4.975 ; 5.522 ; 5.302 ;
; registerA[0] ; regA[1]     ; 4.698 ; 5.004 ; 5.521 ; 5.403 ;
; registerA[0] ; regA[2]     ; 4.591 ; 4.879 ; 5.411 ; 5.307 ;
; registerA[0] ; regA[3]     ; 4.665 ; 4.935 ; 5.453 ; 5.382 ;
; registerA[0] ; regA[4]     ; 4.853 ; 5.035 ; 5.573 ; 5.577 ;
; registerA[0] ; regA[5]     ; 4.804 ; 4.975 ; 5.520 ; 5.519 ;
; registerA[0] ; regA[6]     ; 4.763 ; 4.861 ; 5.401 ; 5.492 ;
; registerA[0] ; regA[7]     ; 4.657 ; 4.948 ; 5.456 ; 5.375 ;
; registerA[1] ; regA[0]     ; 4.673 ; 4.950 ; 5.461 ; 5.369 ;
; registerA[1] ; regA[1]     ; 4.784 ; 5.053 ; 5.575 ; 5.470 ;
; registerA[1] ; regA[2]     ; 4.677 ; 4.984 ; 5.487 ; 5.374 ;
; registerA[1] ; regA[3]     ; 4.751 ; 5.017 ; 5.533 ; 5.449 ;
; registerA[1] ; regA[4]     ; 4.939 ; 5.111 ; 5.612 ; 5.644 ;
; registerA[1] ; regA[5]     ; 4.728 ; 4.814 ; 5.330 ; 5.409 ;
; registerA[1] ; regA[6]     ; 4.879 ; 5.198 ; 5.668 ; 5.605 ;
; registerA[1] ; regA[7]     ; 4.743 ; 4.995 ; 5.484 ; 5.442 ;
; registerA[2] ; regA[0]     ; 4.325 ; 4.574 ; 5.121 ; 5.012 ;
; registerA[2] ; regA[1]     ; 4.487 ; 4.675 ; 5.232 ; 5.177 ;
; registerA[2] ; regA[2]     ; 4.319 ; 4.579 ; 5.125 ; 5.005 ;
; registerA[2] ; regA[3]     ; 4.447 ; 4.654 ; 5.199 ; 5.124 ;
; registerA[2] ; regA[4]     ; 4.480 ; 4.849 ; 5.387 ; 5.165 ;
; registerA[2] ; regA[5]     ; 4.432 ; 4.791 ; 5.338 ; 5.108 ;
; registerA[2] ; regA[6]     ; 4.423 ; 4.810 ; 5.327 ; 5.109 ;
; registerA[2] ; regA[7]     ; 4.445 ; 4.647 ; 5.191 ; 5.148 ;
; registerB[0] ; regB[0]     ; 4.929 ; 5.184 ; 5.686 ; 5.640 ;
; registerB[0] ; regB[1]     ; 4.972 ; 5.280 ; 5.786 ; 5.701 ;
; registerB[0] ; regB[2]     ; 5.061 ; 5.404 ; 5.862 ; 5.832 ;
; registerB[0] ; regB[3]     ; 5.085 ; 5.332 ; 5.821 ; 5.818 ;
; registerB[0] ; regB[4]     ; 4.952 ; 5.194 ; 5.708 ; 5.684 ;
; registerB[0] ; regB[5]     ; 5.026 ; 5.322 ; 5.795 ; 5.766 ;
; registerB[0] ; regB[6]     ; 5.072 ; 5.338 ; 5.850 ; 5.779 ;
; registerB[0] ; regB[7]     ; 4.824 ; 4.902 ; 5.436 ; 5.514 ;
; registerB[1] ; regB[0]     ; 4.841 ; 4.927 ; 5.493 ; 5.572 ;
; registerB[1] ; regB[1]     ; 5.105 ; 5.381 ; 5.918 ; 5.871 ;
; registerB[1] ; regB[2]     ; 5.194 ; 5.402 ; 5.904 ; 6.002 ;
; registerB[1] ; regB[3]     ; 5.160 ; 5.287 ; 5.813 ; 5.933 ;
; registerB[1] ; regB[4]     ; 5.085 ; 5.220 ; 5.763 ; 5.854 ;
; registerB[1] ; regB[5]     ; 5.092 ; 5.232 ; 5.759 ; 5.854 ;
; registerB[1] ; regB[6]     ; 5.205 ; 5.323 ; 5.905 ; 5.945 ;
; registerB[1] ; regB[7]     ; 4.867 ; 4.932 ; 5.496 ; 5.600 ;
; registerB[2] ; regB[0]     ; 4.361 ; 4.749 ; 5.276 ; 5.032 ;
; registerB[2] ; regB[1]     ; 4.448 ; 4.810 ; 5.319 ; 5.126 ;
; registerB[2] ; regB[2]     ; 4.538 ; 4.941 ; 5.408 ; 5.259 ;
; registerB[2] ; regB[3]     ; 4.512 ; 4.927 ; 5.432 ; 5.204 ;
; registerB[2] ; regB[4]     ; 4.431 ; 4.793 ; 5.299 ; 5.112 ;
; registerB[2] ; regB[5]     ; 4.455 ; 4.875 ; 5.373 ; 5.155 ;
; registerB[2] ; regB[6]     ; 4.547 ; 4.888 ; 5.419 ; 5.204 ;
; registerB[2] ; regB[7]     ; 4.327 ; 4.794 ; 5.325 ; 4.990 ;
+--------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -71.543             ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -71.543             ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.485 ; 2.927 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.847 ; 2.327 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 2.290 ; 2.825 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 2.163 ; 2.645 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 2.485 ; 2.927 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 2.416 ; 2.861 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.966 ; 2.466 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 2.043 ; 2.518 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 2.256 ; 2.691 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 2.730 ; 3.155 ; Rise       ; clock           ;
; flag              ; clock      ; 0.921 ; 1.331 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 3.044 ; 3.564 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.937 ; 3.440 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 2.985 ; 3.481 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 3.044 ; 3.564 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -0.617 ; -1.216 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -0.656 ; -1.265 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -0.907 ; -1.545 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -0.617 ; -1.216 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -0.873 ; -1.490 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -0.818 ; -1.416 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -0.707 ; -1.322 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -0.630 ; -1.245 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -0.717 ; -1.317 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -1.080 ; -1.666 ; Rise       ; clock           ;
; flag              ; clock      ; -0.268 ; -0.729 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.206 ; -1.835 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.214 ; -1.838 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -1.206 ; -1.835 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -1.263 ; -1.894 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.795 ; 5.812 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 9.379 ; 9.373 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 8.690 ; 8.656 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 9.172 ; 9.238 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 9.017 ; 9.066 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 8.740 ; 8.790 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 8.942 ; 9.004 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 8.903 ; 8.931 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 9.379 ; 9.373 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 8.761 ; 8.843 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 9.504 ; 9.509 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 8.699 ; 8.688 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 9.388 ; 9.379 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 9.338 ; 9.439 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 9.504 ; 9.509 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 9.212 ; 9.182 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 9.245 ; 9.266 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 9.227 ; 9.221 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 8.613 ; 8.588 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.406 ; 3.417 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 4.274 ; 4.375 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 4.278 ; 4.390 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 4.359 ; 4.457 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 4.274 ; 4.390 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 4.348 ; 4.460 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 4.448 ; 4.558 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 4.285 ; 4.375 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 4.297 ; 4.399 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 4.321 ; 4.443 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 4.071 ; 4.153 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 4.141 ; 4.231 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 4.523 ; 4.653 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 4.555 ; 4.710 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 4.463 ; 4.594 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 4.340 ; 4.442 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 4.315 ; 4.448 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 4.460 ; 4.538 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.071 ; 4.153 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; registerA[0] ; regA[0]     ; 9.486  ; 9.442  ; 10.064 ; 10.011 ;
; registerA[0] ; regA[1]     ; 9.821  ; 9.787  ; 10.413 ; 10.347 ;
; registerA[0] ; regA[2]     ; 9.567  ; 9.572  ; 10.066 ; 10.062 ;
; registerA[0] ; regA[3]     ; 9.289  ; 9.298  ; 9.821  ; 9.800  ;
; registerA[0] ; regA[4]     ; 9.486  ; 9.517  ; 9.986  ; 10.008 ;
; registerA[0] ; regA[5]     ; 9.443  ; 9.443  ; 9.944  ; 9.935  ;
; registerA[0] ; regA[6]     ; 9.949  ; 9.890  ; 10.448 ; 10.380 ;
; registerA[0] ; regA[7]     ; 9.309  ; 9.359  ; 9.810  ; 9.851  ;
; registerA[1] ; regA[0]     ; 9.613  ; 9.569  ; 10.136 ; 10.083 ;
; registerA[1] ; regA[1]     ; 9.943  ; 9.966  ; 10.484 ; 10.418 ;
; registerA[1] ; regA[2]     ; 10.071 ; 10.120 ; 10.589 ; 10.541 ;
; registerA[1] ; regA[3]     ; 9.773  ; 9.841  ; 10.288 ; 10.264 ;
; registerA[1] ; regA[4]     ; 9.996  ; 10.058 ; 10.500 ; 10.478 ;
; registerA[1] ; regA[5]     ; 9.955  ; 9.983  ; 10.458 ; 10.405 ;
; registerA[1] ; regA[6]     ; 10.114 ; 10.100 ; 10.641 ; 10.540 ;
; registerA[1] ; regA[7]     ; 9.816  ; 9.898  ; 10.318 ; 10.315 ;
; registerA[2] ; regA[0]     ; 7.701  ; 8.002  ; 8.516  ; 8.124  ;
; registerA[2] ; regA[1]     ; 7.992  ; 8.155  ; 8.668  ; 8.445  ;
; registerA[2] ; regA[2]     ; 7.698  ; 8.017  ; 8.521  ; 8.128  ;
; registerA[2] ; regA[3]     ; 7.904  ; 8.100  ; 8.590  ; 8.352  ;
; registerA[2] ; regA[4]     ; 7.922  ; 8.484  ; 8.949  ; 8.348  ;
; registerA[2] ; regA[5]     ; 7.869  ; 8.397  ; 8.896  ; 8.263  ;
; registerA[2] ; regA[6]     ; 7.861  ; 8.448  ; 8.927  ; 8.255  ;
; registerA[2] ; regA[7]     ; 7.919  ; 8.080  ; 8.595  ; 8.372  ;
; registerB[0] ; regB[0]     ; 9.647  ; 9.575  ; 10.101 ; 10.038 ;
; registerB[0] ; regB[1]     ; 10.121 ; 10.104 ; 10.597 ; 10.571 ;
; registerB[0] ; regB[2]     ; 10.127 ; 10.168 ; 10.586 ; 10.636 ;
; registerB[0] ; regB[3]     ; 10.123 ; 10.074 ; 10.585 ; 10.545 ;
; registerB[0] ; regB[4]     ; 10.197 ; 10.167 ; 10.665 ; 10.592 ;
; registerB[0] ; regB[5]     ; 10.237 ; 10.258 ; 10.692 ; 10.722 ;
; registerB[0] ; regB[6]     ; 9.856  ; 9.817  ; 10.313 ; 10.283 ;
; registerB[0] ; regB[7]     ; 9.599  ; 9.574  ; 10.073 ; 10.005 ;
; registerB[1] ; regB[0]     ; 9.606  ; 9.595  ; 10.079 ; 9.992  ;
; registerB[1] ; regB[1]     ; 10.385 ; 10.376 ; 10.848 ; 10.771 ;
; registerB[1] ; regB[2]     ; 10.334 ; 10.435 ; 10.811 ; 10.836 ;
; registerB[1] ; regB[3]     ; 10.225 ; 10.230 ; 10.701 ; 10.630 ;
; registerB[1] ; regB[4]     ; 10.017 ; 9.987  ; 10.514 ; 10.481 ;
; registerB[1] ; regB[5]     ; 10.056 ; 10.077 ; 10.541 ; 10.570 ;
; registerB[1] ; regB[6]     ; 9.919  ; 9.913  ; 10.374 ; 10.310 ;
; registerB[1] ; regB[7]     ; 9.427  ; 9.396  ; 9.923  ; 9.883  ;
; registerB[2] ; regB[0]     ; 7.728  ; 8.295  ; 8.821  ; 8.113  ;
; registerB[2] ; regB[1]     ; 7.841  ; 8.301  ; 8.816  ; 8.244  ;
; registerB[2] ; regB[2]     ; 7.988  ; 8.557  ; 8.963  ; 8.497  ;
; registerB[2] ; regB[3]     ; 8.017  ; 8.628  ; 9.120  ; 8.433  ;
; registerB[2] ; regB[4]     ; 7.835  ; 8.297  ; 8.810  ; 8.244  ;
; registerB[2] ; regB[5]     ; 7.899  ; 8.565  ; 9.001  ; 8.375  ;
; registerB[2] ; regB[6]     ; 7.982  ; 8.454  ; 8.957  ; 8.397  ;
; registerB[2] ; regB[7]     ; 7.693  ; 8.411  ; 8.956  ; 8.090  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 4.587 ; 4.975 ; 5.522 ; 5.302 ;
; registerA[0] ; regA[1]     ; 4.698 ; 5.004 ; 5.521 ; 5.403 ;
; registerA[0] ; regA[2]     ; 4.591 ; 4.879 ; 5.411 ; 5.307 ;
; registerA[0] ; regA[3]     ; 4.665 ; 4.935 ; 5.453 ; 5.382 ;
; registerA[0] ; regA[4]     ; 4.853 ; 5.035 ; 5.573 ; 5.577 ;
; registerA[0] ; regA[5]     ; 4.804 ; 4.975 ; 5.520 ; 5.519 ;
; registerA[0] ; regA[6]     ; 4.763 ; 4.861 ; 5.401 ; 5.492 ;
; registerA[0] ; regA[7]     ; 4.657 ; 4.948 ; 5.456 ; 5.375 ;
; registerA[1] ; regA[0]     ; 4.673 ; 4.950 ; 5.461 ; 5.369 ;
; registerA[1] ; regA[1]     ; 4.784 ; 5.053 ; 5.575 ; 5.470 ;
; registerA[1] ; regA[2]     ; 4.677 ; 4.984 ; 5.487 ; 5.374 ;
; registerA[1] ; regA[3]     ; 4.751 ; 5.017 ; 5.533 ; 5.449 ;
; registerA[1] ; regA[4]     ; 4.939 ; 5.111 ; 5.612 ; 5.644 ;
; registerA[1] ; regA[5]     ; 4.728 ; 4.814 ; 5.330 ; 5.409 ;
; registerA[1] ; regA[6]     ; 4.879 ; 5.198 ; 5.668 ; 5.605 ;
; registerA[1] ; regA[7]     ; 4.743 ; 4.995 ; 5.484 ; 5.442 ;
; registerA[2] ; regA[0]     ; 4.325 ; 4.574 ; 5.121 ; 5.012 ;
; registerA[2] ; regA[1]     ; 4.487 ; 4.675 ; 5.232 ; 5.177 ;
; registerA[2] ; regA[2]     ; 4.319 ; 4.579 ; 5.125 ; 5.005 ;
; registerA[2] ; regA[3]     ; 4.447 ; 4.654 ; 5.199 ; 5.124 ;
; registerA[2] ; regA[4]     ; 4.480 ; 4.849 ; 5.387 ; 5.165 ;
; registerA[2] ; regA[5]     ; 4.432 ; 4.791 ; 5.338 ; 5.108 ;
; registerA[2] ; regA[6]     ; 4.423 ; 4.810 ; 5.327 ; 5.109 ;
; registerA[2] ; regA[7]     ; 4.445 ; 4.647 ; 5.191 ; 5.148 ;
; registerB[0] ; regB[0]     ; 4.929 ; 5.184 ; 5.686 ; 5.640 ;
; registerB[0] ; regB[1]     ; 4.972 ; 5.280 ; 5.786 ; 5.701 ;
; registerB[0] ; regB[2]     ; 5.061 ; 5.404 ; 5.862 ; 5.832 ;
; registerB[0] ; regB[3]     ; 5.085 ; 5.332 ; 5.821 ; 5.818 ;
; registerB[0] ; regB[4]     ; 4.952 ; 5.194 ; 5.708 ; 5.684 ;
; registerB[0] ; regB[5]     ; 5.026 ; 5.322 ; 5.795 ; 5.766 ;
; registerB[0] ; regB[6]     ; 5.072 ; 5.338 ; 5.850 ; 5.779 ;
; registerB[0] ; regB[7]     ; 4.824 ; 4.902 ; 5.436 ; 5.514 ;
; registerB[1] ; regB[0]     ; 4.841 ; 4.927 ; 5.493 ; 5.572 ;
; registerB[1] ; regB[1]     ; 5.105 ; 5.381 ; 5.918 ; 5.871 ;
; registerB[1] ; regB[2]     ; 5.194 ; 5.402 ; 5.904 ; 6.002 ;
; registerB[1] ; regB[3]     ; 5.160 ; 5.287 ; 5.813 ; 5.933 ;
; registerB[1] ; regB[4]     ; 5.085 ; 5.220 ; 5.763 ; 5.854 ;
; registerB[1] ; regB[5]     ; 5.092 ; 5.232 ; 5.759 ; 5.854 ;
; registerB[1] ; regB[6]     ; 5.205 ; 5.323 ; 5.905 ; 5.945 ;
; registerB[1] ; regB[7]     ; 4.867 ; 4.932 ; 5.496 ; 5.600 ;
; registerB[2] ; regB[0]     ; 4.361 ; 4.749 ; 5.276 ; 5.032 ;
; registerB[2] ; regB[1]     ; 4.448 ; 4.810 ; 5.319 ; 5.126 ;
; registerB[2] ; regB[2]     ; 4.538 ; 4.941 ; 5.408 ; 5.259 ;
; registerB[2] ; regB[3]     ; 4.512 ; 4.927 ; 5.432 ; 5.204 ;
; registerB[2] ; regB[4]     ; 4.431 ; 4.793 ; 5.299 ; 5.112 ;
; registerB[2] ; regB[5]     ; 4.455 ; 4.875 ; 5.373 ; 5.155 ;
; registerB[2] ; regB[6]     ; 4.547 ; 4.888 ; 5.419 ; 5.204 ;
; registerB[2] ; regB[7]     ; 4.327 ; 4.794 ; 5.325 ; 4.990 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; regA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagBit       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; registerA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enableWrite             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; flag                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 369   ; 369  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 177   ; 177  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Nov  3 20:07:56 2016
Info: Command: quartus_sta adder -c adder
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.543 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 928 megabytes
    Info: Processing ended: Thu Nov  3 20:07:58 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


