# ðŸ“š Proyecto Arquitectura de Computadores I.

# ðŸ’» RVfpgaSoC

Algunos de los grandes contribuyentes actuales en el Ã¡rea de tecnologÃ­a, se unieron para crear e impartir un curso para el aprendizaje y estudio de SoCs, _System-on-Chips_, entre ellas resaltan Diligent, RISC-V, Xilinx, Imagination entre otros. 

En este curso se muestra como construir un subconjunto de SweRVolfX SoC desde cero utilizando bloques de construcciÃ³n como el nÃºcleo SweRV, las memorias y los perifÃ©ricos, mediante el software de Vivado.
El proyecto se lleva a cabo en dos partes esenciales, la creaciÃ³n de un bloque mediante Vivado, y luego la ejecuciÃ³n de este mediante simulaciÃ³n con Verilator.

## ðŸ“Œ  Parte 1
Inicialmente se busca crear un diagrama de bloques en el cuÃ¡l se incluyen los siguientes bloques de vivado:

| No. 	| **MÃ³dulo**           	| **Vivado bloque**     	|
|-----	|----------------------	|-----------------------	|
| 1   	| SweRV Core           	| swerv_wrapper_verilog 	|
| 1   	| Interconnect Wrapper 	| intcon_wrapper_bd     	|
| 1   	| Boot-ROM             	| bootrom_wrapper       	|
| 1   	| GPIO Top Module      	| gpio_wrapper          	|
| 1   	| System Controller    	| syscon_wrapper        	|
| 32  	| Bidirec Gpio Module  	| bidirec               	|


Estos mÃ³dulos se interconectan mediante un instructivo proporcionado por _Imaginaton_, donde se especifican las conecciones.

Inicialmente se conectan los bloques `swerv_wrapper_verilog` y `intcon_wrapper_bd`, en estos bloques hay tres tipos de sets de pines, los cuales son,  IFU (_Instruction Fetch Unit_), LSU (_Load Store Unit_) y SB (_Store Byte_). La conexiÃ³n se realiza en el orden mencionado anteriormente, se continÃºa con el paso a paso de los otros bloques, al terminar las conexiones internas se inician las conexiones externas, estas son el reloj `clk`, el reset, `rst`, las memorias y finalmente los pines `bidir` de lso bloques bidirec, terminando con estos todas las conexiones del diagrama.

Luego de tener el diagrama de bloques completo se procede a generar el archivo de mÃ³dulo Verilog configurando en el archivo de Vivado, al obtener el archivo `BD.v` se procede a generar el _bitstream_, donde se muestra si el proceso fue realizado correctamente o genera algÃºn error.

![Alt text](https://i.imgur.com/CBHLDqr.png)
## ðŸ“Œ  Parte 2
![Alt text]()


## ðŸ”– Conclusiones

*


## ðŸ“š Referencias

* [Imagination University Programme](https://university.imgtec.com/) 
* [RVfpga â€“ Introduction to RVfpgaSoC  V1.0](https://university.imgtec.com/resources/download/rvfpgasoc-v1-0/)
* [EH1 RISC-V SweRV CoreTM 1.9 from Western Digital](https://github.com/chipsalliance/Cores-SweRV.git) 
* [SweRVolf](https://github.com/chipsalliance/Cores-SweRVolf.git) 




#### Universidad Industrial de Santander
* ðŸ‘© Francy Jessenia CalderÃ³n Osorio - 2162491
* ðŸ‘© Andrea Paola Reyes CarreÃ±o - 2164095

