# Tecniche di branch prediction
- **Tecniche statiche** = gestite dal compilatore a seguito di un'analisi preliminare del codice.
- **Tecniche dinamiche** = implementate in hardware in base al comportamento del codice.

1. La predizione viene effettuata durante il decode del branch.
2. L'istruzione predetta viene eseguita senza stallare la pipeline.
3. L'istruzione branch viene completata e la predizione è verificata durante la fase di *execution*.
	1. Se la predizione è corretta, l'instruction flow continua ad essere eseguito.
	2. Altrimenti, la pipeline viene *flushata* e viene eseguita l'istruzione corretta.

## Branch history table
Metodo più semplice per consentire dynamic branch prediction. Piccolo spazio di memoria a cui si accede tramite la parte bassa dell'indirizzo dell'istruzione di branch. Contiene per ogni entry, 1 o più bit che contengono informazioni riguardanti la predizione del branch.

Nei MIPS non è vantaggioso, dato che la BHT predice mentre l'istruzione viene identificata.

### Schema di predizione n-bit
Definito a n-bit, solitamente 1 o 2. È composto da un counter che viene incrementato se il branch viene preso e decrementato se non viene preso. Se il contatore ha un valore maggiore della metà del suo valore massimo, il branch viene predetto come preso, altrimenti come non preso.
Detto anche *Branch prediction bimodale*.

### Predittore (m,n)
Si basano sul comportamento degli ultimi m branch per scegliere tra $2^m$ predittori, ognuno da n-bit.
L'hardware richiesto per l'implementazione è molto semplice:
- La cronologia degli m branch più recenti è salvata in un *m-bit shift register*, in cui ogni bit mantiene l'informazione del branch preso o no.
- Il branch-prediction buffer è indicizzato utilizzando una concatenazione dei bit a basso ordine dell'indirizzo di branch con gli m bit di basso ordine della cronologia.


I predittori sono formati da $2^k$ entry, con k = indirizzo di branch.

#### Predittore (1,1)
m = 1, n = 1
Ogni branch è associato a 2 predittori da 1 bit:
- un predittore riporta la predizione nel caso in cui il branch precedente sia stato preso.
- un predittore riporta la predizione nel caso in cui il branch precedente non sia sato preso.

#### Predittore (2,2)
m = 2, n = 2
Ogni branch è associato a 4 predittori da 2 bit:
- preso - preso
- preso - non preso
- non preso - preso
- non preso - non preso


### Branch target buffer
Per ridurre gli effetti negativi del controllo dipendenza, è necessario sapere:
- Se il branch è da prendere o no.
- Il nuovo valore del PC (in caso di branch preso)
	- Viene introdotta una cache detta **Branch target buffer**.

Ogni entry contiene:
- L'indirizzo del branch considerato.
- Il target da caricare nel PC.

Il PC è caricato con il nuovo valore alla fine del *Fetch*, ancora prima che l'istruzione sia decodificata.
![[schemi/11. Tecniche di predizione branch_Th 28_10 - 12_56.excalidraw.md]]

## Hardware based speculation
Tecnica per ridurre gli effetti delle dipendenze di controllo del *dynamic scheduling*.
Le istruzioni vengono fetchate ed eseguite come se la predizione fosse sempre corretta.

### Architettura di Tomasulo
Si compone di 2 step:
1. Computazione dei risultati e il loro bypass ad altre istruzioni.
2. Aggiornamento del register file e della memoria, eseguito solo quando l'istruzione non è più speculativa (instruction **commit**).
#TODO riportare uno schema di base

1. Instruction queue
2. Reservation station
	1. L'istruzione viene anche memorizzata nel rob
3. nel reorder buffer le operazioni con stato commit vengono scritte nel register file
4. Register alias table si occupa di register renaming

#### Reorder buffer (ROB)
Struttura dati contenente i risultati delle istruzioni in attesa di commit. Fornisce registri virtuali e integra lo Store buffer già presente nell'architettura di Tomasulo. Ogni entry ha:
- Tipo di istruzione (branch, store o register)
- Destinazione (numero registro o indirizzo di memoria)
- Valore (ancora da committare)
- Ready (indica se l'istruzione ha completato la sua esecuzione)

Steps:
1. **Fetch** (spesso più di un'istruzione grazie all'instruction queue)
2. **Issue/Dispatch** (Se è presente una Reservation Station vuota e uno slot vuoto nel ROB, altrimenti stalla)
3. **Commit** (in caso di misprediction il buffer viene flushato e l'esecuzione è restartata)
4. **Execute** (2 colpi di clock per le istruzioni di load, 1 per integer instruction e valori diversi per operazioni floating point)

Non possono verificarsi WAW e WAR dato che viene implementato il *dynamic renaming* e gli update in memoria (commit) accadono in ordine.
Le RAW sono prevenute:
- Forzando l'ordine delle operazioni una volta ottenuto l'effective address di una load.
- Evitando il terzo step delle load se una entry nel ROB ha come indirizzo di destinazione un campo della load.

#### Reservation station
- OP = operazione da eseguire.
- qj, qk = reservation station che producono dati sorgente.
- vj, vk = operandi.
- rj, rk = flag che indicano se i valori sono disponibili.
- busy = indica se la reservation station è disponibile.