Source Block: oh/src/mio/hdl/mrx_io.v@34:44@HdlIdDef
   //# BODY
   //#####################################################################

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   

Diff Content:
- 39    wire [2*NMIO-1:0]   ddr_data;

Clone Blocks:
Clone Blocks 1:
oh/src/mio/hdl/mrx_io.v@35:45
   //#####################################################################

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   

Clone Blocks 2:
oh/src/mio/hdl/mrx_io.v@37:47
   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################
   //# CLOCK, RESET

Clone Blocks 3:
oh/src/mio/hdl/mrx_io.v@38:48
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################
   //# CLOCK, RESET
   //########################################

Clone Blocks 4:
oh/src/mio/hdl/mrx_io.v@36:46

   //regs
   reg 		       io_access;
   wire [2*NMIO-1:0]   ddr_data;
   reg [2*NMIO-1:0]    sdr_data;
   reg 		       byte0_sel;
   wire 	       io_nreset;
   wire 	       rx_frame;
   
   
   //########################################

