Timing Analyzer report for projeto_2
Mon Jan  5 18:36:27 2026
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'FSM:InstFSM|current_state.ADD'
 14. Slow 1200mV 85C Model Setup: 'Clock'
 15. Slow 1200mV 85C Model Hold: 'Clock'
 16. Slow 1200mV 85C Model Hold: 'FSM:InstFSM|current_state.ADD'
 17. Slow 1200mV 85C Model Recovery: 'FSM:InstFSM|current_state.ADD'
 18. Slow 1200mV 85C Model Removal: 'FSM:InstFSM|current_state.ADD'
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'FSM:InstFSM|current_state.ADD'
 27. Slow 1200mV 0C Model Setup: 'Clock'
 28. Slow 1200mV 0C Model Hold: 'Clock'
 29. Slow 1200mV 0C Model Hold: 'FSM:InstFSM|current_state.ADD'
 30. Slow 1200mV 0C Model Recovery: 'FSM:InstFSM|current_state.ADD'
 31. Slow 1200mV 0C Model Removal: 'FSM:InstFSM|current_state.ADD'
 32. Slow 1200mV 0C Model Metastability Summary
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'Clock'
 39. Fast 1200mV 0C Model Setup: 'FSM:InstFSM|current_state.ADD'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Hold: 'FSM:InstFSM|current_state.ADD'
 42. Fast 1200mV 0C Model Recovery: 'FSM:InstFSM|current_state.ADD'
 43. Fast 1200mV 0C Model Removal: 'FSM:InstFSM|current_state.ADD'
 44. Fast 1200mV 0C Model Metastability Summary
 45. Multicorner Timing Analysis Summary
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths Summary
 58. Clock Status Summary
 59. Unconstrained Input Ports
 60. Unconstrained Output Ports
 61. Unconstrained Input Ports
 62. Unconstrained Output Ports
 63. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; projeto_2                                               ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-12        ;   0.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; projeto_2.out.sdc ; OK     ; Mon Jan  5 18:36:26 2026 ;
+-------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock                          ; Base ; 10.000 ; 100.0 MHz  ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                          ;
; FSM:InstFSM|current_state.ADD  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:InstFSM|current_state.ADD }  ;
; FSM:InstFSM|current_state.LOAD ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:InstFSM|current_state.LOAD } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 194.63 MHz ; 194.63 MHz      ; Clock                         ;      ;
; 378.79 MHz ; 378.79 MHz      ; FSM:InstFSM|current_state.ADD ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD ; -1.854 ; -21.208       ;
; Clock                         ; -1.621 ; -13.129       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; Clock                         ; 0.434 ; 0.000         ;
; FSM:InstFSM|current_state.ADD ; 0.655 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD ; -1.439 ; -23.024       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                 ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; FSM:InstFSM|current_state.ADD ; 1.550 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD  ; -1.285 ; -20.560       ;
; FSM:InstFSM|current_state.LOAD ; -1.285 ; -20.560       ;
; Clock                          ; 0.334  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:InstFSM|current_state.ADD'                                                                                                                 ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -1.854 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.753      ;
; -1.846 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.745      ;
; -1.775 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.674      ;
; -1.756 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.655      ;
; -1.722 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.621      ;
; -1.722 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.621      ;
; -1.714 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.613      ;
; -1.695 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.594      ;
; -1.672 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.571      ;
; -1.650 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.549      ;
; -1.643 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.542      ;
; -1.640 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.557      ;
; -1.631 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.530      ;
; -1.629 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.546      ;
; -1.624 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.523      ;
; -1.610 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.527      ;
; -1.590 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.489      ;
; -1.590 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.489      ;
; -1.582 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.481      ;
; -1.563 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.462      ;
; -1.562 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.461      ;
; -1.543 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.442      ;
; -1.540 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.439      ;
; -1.538 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.455      ;
; -1.524 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.423      ;
; -1.518 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.417      ;
; -1.511 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.410      ;
; -1.509 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.426      ;
; -1.508 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.425      ;
; -1.507 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.424      ;
; -1.499 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.398      ;
; -1.497 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.414      ;
; -1.495 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.412      ;
; -1.492 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.391      ;
; -1.478 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.395      ;
; -1.476 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.393      ;
; -1.458 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.357      ;
; -1.458 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.357      ;
; -1.450 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.349      ;
; -1.431 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.330      ;
; -1.430 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.329      ;
; -1.414 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.313      ;
; -1.413 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.312      ;
; -1.411 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.310      ;
; -1.408 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.307      ;
; -1.407 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.324      ;
; -1.406 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.323      ;
; -1.402 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.301      ;
; -1.394 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.293      ;
; -1.392 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.291      ;
; -1.386 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.285      ;
; -1.379 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.278      ;
; -1.378 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.295      ;
; -1.377 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.294      ;
; -1.376 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.293      ;
; -1.375 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.292      ;
; -1.368 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.285      ;
; -1.367 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.266      ;
; -1.365 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.282      ;
; -1.363 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.280      ;
; -1.363 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.280      ;
; -1.360 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.259      ;
; -1.346 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.263      ;
; -1.344 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.261      ;
; -1.344 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.261      ;
; -1.326 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.225      ;
; -1.326 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.225      ;
; -1.325 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.224      ;
; -1.318 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.217      ;
; -1.299 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.198      ;
; -1.298 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.197      ;
; -1.294 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.193      ;
; -1.282 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.181      ;
; -1.281 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.180      ;
; -1.279 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.178      ;
; -1.276 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.193      ;
; -1.276 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.175      ;
; -1.275 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.192      ;
; -1.274 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.191      ;
; -1.270 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.169      ;
; -1.263 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.162      ;
; -1.262 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.161      ;
; -1.260 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.159      ;
; -1.254 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.153      ;
; -1.248 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.147      ;
; -1.247 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.146      ;
; -1.246 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.163      ;
; -1.245 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.162      ;
; -1.244 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.161      ;
; -1.243 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.160      ;
; -1.242 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.159      ;
; -1.236 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.153      ;
; -1.235 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.152      ;
; -1.235 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.134      ;
; -1.233 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.150      ;
; -1.231 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.148      ;
; -1.231 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.148      ;
; -1.229 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.128      ;
; -1.228 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.099     ; 2.127      ;
; -1.216 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.081     ; 2.133      ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.621 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 2.980      ; 5.321      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.456 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.155      ;
; -1.398 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.979      ; 5.097      ;
; -1.374 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 2.980      ; 5.074      ;
; -1.134 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 2.980      ; 5.334      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.953 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.152      ;
; -0.874 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 2.980      ; 5.074      ;
; -0.863 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.979      ; 5.062      ;
; 4.862  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 5.056      ;
; 4.993  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 4.925      ;
; 5.086  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 4.832      ;
; 5.149  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 4.769      ;
; 5.246  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 4.671      ;
; 5.471  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 4.447      ;
; 5.784  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 4.134      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.097  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.820      ;
; 6.285  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 3.633      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.363  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 3.553      ;
; 6.390  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 3.528      ;
; 6.438  ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 3.479      ;
; 6.694  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 3.224      ;
; 8.005  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.912      ;
; 8.006  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.911      ;
; 8.024  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.893      ;
; 8.091  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.826      ;
; 8.132  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.785      ;
; 8.137  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.780      ;
; 8.138  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.779      ;
; 8.156  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.761      ;
; 8.160  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.757      ;
; 8.179  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.738      ;
; 8.223  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.694      ;
; 8.226  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.691      ;
; 8.264  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.653      ;
; 8.269  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.648      ;
; 8.270  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.647      ;
; 8.279  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.638      ;
; 8.303  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.614      ;
; 8.459  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.458      ;
; 8.527  ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.390      ;
; 8.575  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.342      ;
; 8.582  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 1.334      ;
; 8.665  ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 10.000       ; -0.082     ; 1.251      ;
; 8.703  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.214      ;
; 8.734  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.183      ;
; 8.739  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.178      ;
; 8.754  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.163      ;
; 8.759  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.158      ;
; 8.782  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.135      ;
; 8.792  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 1.125      ;
; 8.812  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 10.000       ; -0.080     ; 1.106      ;
; 9.085  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 0.832      ;
; 9.095  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.081     ; 0.822      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.434 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.701      ;
; 0.443 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.710      ;
; 0.652 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.919      ;
; 0.663 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.930      ;
; 0.672 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.939      ;
; 0.678 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.945      ;
; 0.692 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.959      ;
; 0.700 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 0.967      ;
; 0.748 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 1.016      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.847 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.114      ;
; 0.848 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.115      ;
; 0.890 ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 1.156      ;
; 0.926 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 1.192      ;
; 0.959 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.226      ;
; 0.969 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.236      ;
; 0.990 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.257      ;
; 0.990 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.257      ;
; 1.000 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.267      ;
; 1.005 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.272      ;
; 1.005 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.272      ;
; 1.010 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.277      ;
; 1.051 ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.318      ;
; 1.082 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.349      ;
; 1.090 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.357      ;
; 1.111 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.378      ;
; 1.116 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.383      ;
; 1.126 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.393      ;
; 1.131 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.398      ;
; 1.131 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.398      ;
; 1.237 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.504      ;
; 1.250 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.517      ;
; 1.252 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.519      ;
; 1.270 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 1.537      ;
; 1.312 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 4.852      ;
; 1.325 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 3.093      ; 4.866      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.516 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 3.092      ; 5.056      ;
; 1.590 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 3.093      ; 5.131      ;
; 1.815 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 3.093      ; 4.856      ;
; 1.838 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 4.878      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.011 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 3.092      ; 5.051      ;
; 2.076 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 3.093      ; 5.117      ;
; 2.795 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 3.063      ;
; 3.036 ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 3.303      ;
; 3.045 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 3.313      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.186 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.080      ; 3.452      ;
; 3.188 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 3.456      ;
; 3.626 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 3.894      ;
; 3.920 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 4.188      ;
; 4.016 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 4.284      ;
; 4.059 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.081      ; 4.326      ;
; 4.112 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 4.380      ;
; 4.403 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 4.671      ;
; 4.423 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.082      ; 4.691      ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:InstFSM|current_state.ADD'                                                                                                                 ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; 0.655 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; Acumulador:InstACC|ff_A[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.928      ;
; 0.673 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 0.940      ;
; 0.680 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.065      ;
; 0.683 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.068      ;
; 0.684 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.069      ;
; 0.684 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.069      ;
; 0.690 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.075      ;
; 0.725 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.110      ;
; 0.726 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.111      ;
; 0.726 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.111      ;
; 0.727 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.112      ;
; 0.727 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.112      ;
; 0.731 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.116      ;
; 0.746 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.131      ;
; 0.844 ; Acumulador:InstACC|ff_A[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.111      ;
; 0.927 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.312      ;
; 0.939 ; Acumulador:InstACC|ff_B[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.324      ;
; 0.973 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.359      ;
; 0.975 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.242      ;
; 0.984 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.260      ;
; 0.999 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.384      ;
; 1.000 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.385      ;
; 1.004 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.389      ;
; 1.006 ; Acumulador:InstACC|ff_B[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.189      ; 1.401      ;
; 1.009 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.394      ;
; 1.014 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.399      ;
; 1.014 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.399      ;
; 1.019 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.404      ;
; 1.037 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.304      ;
; 1.040 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.425      ;
; 1.041 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.426      ;
; 1.041 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.426      ;
; 1.047 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.432      ;
; 1.054 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.439      ;
; 1.055 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.440      ;
; 1.056 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.441      ;
; 1.060 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.445      ;
; 1.061 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.446      ;
; 1.061 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.446      ;
; 1.094 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.368      ;
; 1.110 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.377      ;
; 1.112 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.382      ;
; 1.117 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.384      ;
; 1.117 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.502      ;
; 1.118 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.081      ; 1.386      ;
; 1.119 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.504      ;
; 1.125 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.510      ;
; 1.125 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.510      ;
; 1.126 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.511      ;
; 1.130 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.515      ;
; 1.135 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.520      ;
; 1.140 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.525      ;
; 1.140 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.525      ;
; 1.145 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.179      ; 1.530      ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FSM:InstFSM|current_state.ADD'                                                                                                 ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.439 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 2.228      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
; -1.172 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.199     ; 1.961      ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FSM:InstFSM|current_state.ADD'                                                                                                 ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.550 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 1.820      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
; 1.754 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.054      ; 2.024      ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                   ;
+------------+-----------------+-------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note ;
+------------+-----------------+-------------------------------+------+
; 211.95 MHz ; 211.95 MHz      ; Clock                         ;      ;
; 423.37 MHz ; 423.37 MHz      ; FSM:InstFSM|current_state.ADD ;      ;
+------------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD ; -1.584 ; -17.513       ;
; Clock                         ; -1.391 ; -11.479       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; Clock                         ; 0.393 ; 0.000         ;
; FSM:InstFSM|current_state.ADD ; 0.599 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD ; -1.217 ; -19.472       ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; FSM:InstFSM|current_state.ADD ; 1.418 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD  ; -1.285 ; -20.560       ;
; FSM:InstFSM|current_state.LOAD ; -1.285 ; -20.560       ;
; Clock                          ; 0.317  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:InstFSM|current_state.ADD'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -1.584 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.492      ;
; -1.575 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.483      ;
; -1.468 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.376      ;
; -1.468 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.376      ;
; -1.459 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.367      ;
; -1.439 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.347      ;
; -1.439 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.347      ;
; -1.430 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.338      ;
; -1.411 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.319      ;
; -1.362 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.288      ;
; -1.360 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.268      ;
; -1.352 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.260      ;
; -1.352 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.260      ;
; -1.343 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.269      ;
; -1.343 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.251      ;
; -1.331 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.239      ;
; -1.323 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.231      ;
; -1.323 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.231      ;
; -1.314 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.240      ;
; -1.314 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.222      ;
; -1.295 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.203      ;
; -1.283 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.191      ;
; -1.281 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.207      ;
; -1.265 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.173      ;
; -1.264 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.190      ;
; -1.247 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.173      ;
; -1.246 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.172      ;
; -1.244 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.152      ;
; -1.236 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.144      ;
; -1.236 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.144      ;
; -1.236 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.144      ;
; -1.227 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.153      ;
; -1.227 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.135      ;
; -1.225 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.151      ;
; -1.215 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.123      ;
; -1.207 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.115      ;
; -1.207 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.115      ;
; -1.198 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.124      ;
; -1.198 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.106      ;
; -1.196 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.122      ;
; -1.192 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.100      ;
; -1.184 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.092      ;
; -1.179 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.087      ;
; -1.167 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.075      ;
; -1.165 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.091      ;
; -1.151 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.059      ;
; -1.149 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.075      ;
; -1.149 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.057      ;
; -1.148 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.074      ;
; -1.136 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.062      ;
; -1.132 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.058      ;
; -1.131 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.057      ;
; -1.130 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.056      ;
; -1.128 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.036      ;
; -1.122 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.030      ;
; -1.120 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.028      ;
; -1.120 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.028      ;
; -1.120 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.028      ;
; -1.111 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.037      ;
; -1.111 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.019      ;
; -1.110 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.018      ;
; -1.109 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.035      ;
; -1.109 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.035      ;
; -1.099 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 2.007      ;
; -1.091 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.999      ;
; -1.091 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.999      ;
; -1.082 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.008      ;
; -1.082 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.990      ;
; -1.080 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.006      ;
; -1.080 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 2.006      ;
; -1.076 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.984      ;
; -1.068 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.976      ;
; -1.063 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.971      ;
; -1.051 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.959      ;
; -1.049 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.975      ;
; -1.047 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.955      ;
; -1.047 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.955      ;
; -1.035 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.943      ;
; -1.033 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.959      ;
; -1.033 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.959      ;
; -1.033 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.941      ;
; -1.032 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.958      ;
; -1.020 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.946      ;
; -1.016 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.942      ;
; -1.015 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.941      ;
; -1.014 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.940      ;
; -1.012 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.938      ;
; -1.012 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.920      ;
; -1.006 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.914      ;
; -1.006 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.914      ;
; -1.004 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.912      ;
; -1.004 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.912      ;
; -1.004 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.912      ;
; -0.998 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.924      ;
; -0.995 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.921      ;
; -0.995 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.903      ;
; -0.994 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.902      ;
; -0.993 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.919      ;
; -0.993 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.073     ; 1.919      ;
; -0.983 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.091     ; 1.891      ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.391 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 2.708      ; 4.801      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.299 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.709      ;
; -1.148 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 2.708      ; 4.558      ;
; -1.146 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 2.708      ; 4.556      ;
; -1.040 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 2.708      ; 4.950      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.879 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.789      ;
; -0.828 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 2.708      ; 4.738      ;
; -0.821 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 2.708      ; 4.731      ;
; 5.282  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 4.645      ;
; 5.428  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 4.499      ;
; 5.480  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 4.447      ;
; 5.591  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 4.336      ;
; 5.665  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 4.261      ;
; 5.833  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 4.094      ;
; 6.164  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.763      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.410  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.517      ;
; 6.576  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.351      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.644  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.282      ;
; 6.715  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 3.212      ;
; 6.735  ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 3.191      ;
; 6.953  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 2.974      ;
; 8.207  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.720      ;
; 8.214  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.713      ;
; 8.243  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.684      ;
; 8.288  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.639      ;
; 8.317  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.610      ;
; 8.323  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.604      ;
; 8.330  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.597      ;
; 8.352  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.575      ;
; 8.359  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.568      ;
; 8.381  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.546      ;
; 8.404  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.523      ;
; 8.410  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.517      ;
; 8.432  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.495      ;
; 8.433  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.494      ;
; 8.439  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.488      ;
; 8.448  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.479      ;
; 8.463  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.464      ;
; 8.595  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.332      ;
; 8.663  ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 1.263      ;
; 8.702  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.225      ;
; 8.735  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 1.191      ;
; 8.793  ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 1.133      ;
; 8.824  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 10.000       ; -0.073     ; 1.102      ;
; 8.865  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.062      ;
; 8.871  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.056      ;
; 8.879  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.048      ;
; 8.884  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.043      ;
; 8.903  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.024      ;
; 8.919  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.008      ;
; 8.926  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 1.001      ;
; 9.173  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 0.754      ;
; 9.182  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.072     ; 0.745      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.393 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.636      ;
; 0.401 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.644      ;
; 0.597 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.840      ;
; 0.606 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.849      ;
; 0.616 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.859      ;
; 0.620 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.863      ;
; 0.633 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.876      ;
; 0.638 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 0.881      ;
; 0.690 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 0.934      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.025      ;
; 0.783 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 1.027      ;
; 0.816 ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.059      ;
; 0.860 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.103      ;
; 0.869 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.112      ;
; 0.884 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.127      ;
; 0.894 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.137      ;
; 0.902 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.145      ;
; 0.908 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.913 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.156      ;
; 0.919 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.162      ;
; 0.967 ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 1.211      ;
; 0.979 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.222      ;
; 0.983 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.226      ;
; 1.001 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.244      ;
; 1.012 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.255      ;
; 1.012 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.255      ;
; 1.018 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.261      ;
; 1.023 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.266      ;
; 1.111 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.354      ;
; 1.122 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.365      ;
; 1.136 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.379      ;
; 1.157 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 1.400      ;
; 1.314 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 2.809      ; 4.537      ;
; 1.318 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.540      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.429 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 2.808      ; 4.651      ;
; 1.536 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 2.809      ; 4.759      ;
; 1.638 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.360      ;
; 1.639 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 2.809      ; 4.362      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.842 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 2.808      ; 4.564      ;
; 1.894 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 2.809      ; 4.617      ;
; 2.528 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 2.772      ;
; 2.761 ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.005      ;
; 2.787 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.031      ;
; 2.882 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.126      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 2.899 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.072      ; 3.142      ;
; 3.315 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.559      ;
; 3.543 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.787      ;
; 3.633 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.877      ;
; 3.684 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 3.928      ;
; 3.775 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 4.019      ;
; 4.003 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 4.247      ;
; 4.033 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.073      ; 4.277      ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:InstFSM|current_state.ADD'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; 0.599 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; Acumulador:InstACC|ff_A[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.846      ;
; 0.604 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.848      ;
; 0.617 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 0.861      ;
; 0.634 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 0.986      ;
; 0.635 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 0.987      ;
; 0.637 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 0.989      ;
; 0.638 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 0.990      ;
; 0.642 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 0.994      ;
; 0.670 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.022      ;
; 0.671 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.023      ;
; 0.674 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.026      ;
; 0.675 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.027      ;
; 0.675 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.027      ;
; 0.676 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.028      ;
; 0.683 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.035      ;
; 0.781 ; Acumulador:InstACC|ff_A[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.025      ;
; 0.849 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.201      ;
; 0.862 ; Acumulador:InstACC|ff_B[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.214      ;
; 0.876 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.228      ;
; 0.884 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.128      ;
; 0.885 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.129      ;
; 0.887 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.136      ;
; 0.899 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.143      ;
; 0.899 ; Acumulador:InstACC|ff_B[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.171      ; 1.261      ;
; 0.901 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.147      ;
; 0.913 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.265      ;
; 0.920 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.272      ;
; 0.922 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.274      ;
; 0.923 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.275      ;
; 0.927 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.279      ;
; 0.934 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.286      ;
; 0.934 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.286      ;
; 0.935 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.287      ;
; 0.939 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.291      ;
; 0.947 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.299      ;
; 0.948 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.192      ;
; 0.963 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.315      ;
; 0.964 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.316      ;
; 0.965 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.317      ;
; 0.968 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.320      ;
; 0.979 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.331      ;
; 0.980 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.332      ;
; 0.980 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.332      ;
; 0.983 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.228      ;
; 0.986 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.230      ;
; 0.988 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.232      ;
; 0.991 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.343      ;
; 0.993 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.345      ;
; 0.994 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.238      ;
; 0.994 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.238      ;
; 0.995 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.239      ;
; 0.997 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.244      ;
; 1.000 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.352      ;
; 1.001 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.245      ;
; 1.002 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.246      ;
; 1.009 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.253      ;
; 1.011 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.256      ;
; 1.012 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.256      ;
; 1.013 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.073      ; 1.257      ;
; 1.019 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.371      ;
; 1.020 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.372      ;
; 1.020 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.372      ;
; 1.021 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.373      ;
; 1.023 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.375      ;
; 1.030 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.382      ;
; 1.032 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.161      ; 1.384      ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FSM:InstFSM|current_state.ADD'                                                                                                  ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.217 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 2.000      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
; -1.004 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.206     ; 1.787      ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FSM:InstFSM|current_state.ADD'                                                                                                  ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.418 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.641      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
; 1.628 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.022      ; 1.851      ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; Clock                         ; -0.696 ; -5.410        ;
; FSM:InstFSM|current_state.ADD ; -0.381 ; -2.508        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; Clock                         ; 0.196 ; 0.000         ;
; FSM:InstFSM|current_state.ADD ; 0.285 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD ; -0.275 ; -4.400        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                  ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; FSM:InstFSM|current_state.ADD ; 0.790 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; FSM:InstFSM|current_state.ADD  ; -1.000 ; -16.000       ;
; FSM:InstFSM|current_state.LOAD ; -1.000 ; -16.000       ;
; Clock                          ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.696 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 1.598      ; 2.876      ;
; -0.624 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.500        ; 1.598      ; 2.804      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.587 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.767      ;
; -0.568 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.500        ; 1.598      ; 2.748      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.048  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.632      ;
; 0.140  ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 1.598      ; 2.540      ;
; 0.219  ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 1.000        ; 1.598      ; 2.461      ;
; 0.261  ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 1.000        ; 1.598      ; 2.419      ;
; 7.360  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.585      ;
; 7.399  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.546      ;
; 7.467  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.478      ;
; 7.483  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.462      ;
; 7.500  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.445      ;
; 7.661  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.284      ;
; 7.769  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.176      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.907  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 2.038      ;
; 7.962  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.983      ;
; 8.014  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.931      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.061  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.884      ;
; 8.137  ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.808      ;
; 8.164  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 1.781      ;
; 9.026  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.919      ;
; 9.030  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.915      ;
; 9.042  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.903      ;
; 9.077  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.868      ;
; 9.094  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.851      ;
; 9.098  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.847      ;
; 9.104  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.841      ;
; 9.108  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.837      ;
; 9.109  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.836      ;
; 9.110  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.835      ;
; 9.142  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.803      ;
; 9.145  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.800      ;
; 9.174  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.771      ;
; 9.177  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.768      ;
; 9.178  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.767      ;
; 9.186  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.759      ;
; 9.193  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.752      ;
; 9.277  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.668      ;
; 9.284  ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.661      ;
; 9.299  ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.646      ;
; 9.312  ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.633      ;
; 9.327  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.618      ;
; 9.370  ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.575      ;
; 9.378  ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.567      ;
; 9.380  ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.565      ;
; 9.387  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.558      ;
; 9.390  ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.555      ;
; 9.401  ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.544      ;
; 9.404  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.541      ;
; 9.421  ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.524      ;
; 9.557  ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.388      ;
; 9.560  ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 10.000       ; -0.042     ; 0.385      ;
+--------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:InstFSM|current_state.ADD'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.381 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.314      ;
; -0.377 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.310      ;
; -0.377 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.310      ;
; -0.355 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.288      ;
; -0.347 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.280      ;
; -0.336 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.269      ;
; -0.320 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.253      ;
; -0.316 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.249      ;
; -0.313 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.246      ;
; -0.309 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.242      ;
; -0.309 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.242      ;
; -0.303 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.247      ;
; -0.299 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.243      ;
; -0.293 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.226      ;
; -0.288 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.232      ;
; -0.287 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.220      ;
; -0.279 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.212      ;
; -0.268 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.201      ;
; -0.266 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.199      ;
; -0.264 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.197      ;
; -0.260 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.193      ;
; -0.252 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.185      ;
; -0.250 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.194      ;
; -0.248 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.181      ;
; -0.245 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.178      ;
; -0.241 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.174      ;
; -0.241 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.174      ;
; -0.235 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.179      ;
; -0.232 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.176      ;
; -0.231 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.175      ;
; -0.228 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.172      ;
; -0.225 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.158      ;
; -0.221 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.165      ;
; -0.220 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.164      ;
; -0.219 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.152      ;
; -0.211 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.144      ;
; -0.200 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.133      ;
; -0.198 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.131      ;
; -0.196 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.129      ;
; -0.196 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.129      ;
; -0.192 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.125      ;
; -0.192 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.125      ;
; -0.187 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.131      ;
; -0.184 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.128      ;
; -0.184 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.117      ;
; -0.182 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.126      ;
; -0.180 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.113      ;
; -0.177 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.110      ;
; -0.173 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.106      ;
; -0.173 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.106      ;
; -0.167 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.111      ;
; -0.166 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.110      ;
; -0.164 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.108      ;
; -0.164 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.108      ;
; -0.163 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.107      ;
; -0.160 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.104      ;
; -0.160 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.104      ;
; -0.158 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.091      ;
; -0.157 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.090      ;
; -0.154 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.098      ;
; -0.153 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.097      ;
; -0.152 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.096      ;
; -0.151 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.084      ;
; -0.143 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.076      ;
; -0.138 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.071      ;
; -0.132 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.065      ;
; -0.131 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.064      ;
; -0.130 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.063      ;
; -0.128 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.061      ;
; -0.128 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.061      ;
; -0.124 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.057      ;
; -0.124 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.057      ;
; -0.119 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.063      ;
; -0.118 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.051      ;
; -0.116 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.060      ;
; -0.116 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.060      ;
; -0.116 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.049      ;
; -0.114 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.058      ;
; -0.112 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.045      ;
; -0.112 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.045      ;
; -0.109 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.042      ;
; -0.108 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.041      ;
; -0.105 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.038      ;
; -0.105 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.038      ;
; -0.104 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.037      ;
; -0.100 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.044      ;
; -0.099 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.043      ;
; -0.098 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.042      ;
; -0.096 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.040      ;
; -0.096 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.040      ;
; -0.096 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.040      ;
; -0.095 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.039      ;
; -0.092 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.036      ;
; -0.092 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.036      ;
; -0.090 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.023      ;
; -0.089 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.054     ; 1.022      ;
; -0.086 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.030      ;
; -0.086 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.030      ;
; -0.085 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.029      ;
; -0.084 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.043     ; 1.028      ;
+--------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.196 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.322      ;
; 0.204 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.330      ;
; 0.297 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.423      ;
; 0.302 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.428      ;
; 0.309 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.435      ;
; 0.311 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.437      ;
; 0.318 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.444      ;
; 0.320 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.446      ;
; 0.337 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|current_state.INICIO       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.463      ;
; 0.378 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.IDLE_2       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.504      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; FSM:InstFSM|current_state.READY        ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.506      ;
; 0.406 ; FSM:InstFSM|current_state.IDLE_1       ; FSM:InstFSM|current_state.LOAD         ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.532      ;
; 0.412 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.538      ;
; 0.443 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.322      ;
; 0.446 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.572      ;
; 0.453 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.579      ;
; 0.455 ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.IDLE_1       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.581      ;
; 0.458 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.586      ;
; 0.467 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.593      ;
; 0.469 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.596      ;
; 0.472 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.598      ;
; 0.484 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 1.660      ; 2.363      ;
; 0.506 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.632      ;
; 0.509 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.635      ;
; 0.521 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.647      ;
; 0.524 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.650      ;
; 0.533 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.659      ;
; 0.535 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.662      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.539 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; 0.000        ; 1.660      ; 2.418      ;
; 0.564 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; 0.000        ; 1.660      ; 2.443      ;
; 0.579 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.705      ;
; 0.587 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.713      ;
; 0.592 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.READY        ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.718      ;
; 0.599 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 0.725      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.167 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.546      ;
; 1.251 ; FSM:InstFSM|current_state.LOAD         ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.LOAD ; Clock       ; -0.500       ; 1.660      ; 2.630      ;
; 1.306 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 1.660      ; 2.685      ;
; 1.364 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.490      ;
; 1.387 ; FSM:InstFSM|current_state.ADD          ; FSM:InstFSM|current_state.SOLICITA_MEM ; FSM:InstFSM|current_state.ADD  ; Clock       ; -0.500       ; 1.660      ; 2.766      ;
; 1.480 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.606      ;
; 1.482 ; FSM:InstFSM|current_state.INICIO       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.608      ;
; 1.539 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SAVING       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.665      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[4]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[5]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[3]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[2]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[1]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.558 ; FSM:InstFSM|current_state.SAVING       ; FSM:InstFSM|i[0]                       ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.684      ;
; 1.699 ; FSM:InstFSM|i[4]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 1.825      ;
; 1.892 ; FSM:InstFSM|current_state.IDLE_2       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.018      ;
; 1.894 ; FSM:InstFSM|i[5]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.020      ;
; 1.937 ; FSM:InstFSM|i[0]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.063      ;
; 1.949 ; FSM:InstFSM|i[2]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.075      ;
; 2.063 ; FSM:InstFSM|i[3]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.189      ;
; 2.076 ; FSM:InstFSM|i[1]                       ; FSM:InstFSM|current_state.SOLICITA_MEM ; Clock                          ; Clock       ; 0.000        ; 0.042      ; 2.202      ;
+-------+----------------------------------------+----------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:InstFSM|current_state.ADD'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; 0.285 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.483      ;
; 0.285 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.483      ;
; 0.287 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.485      ;
; 0.287 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.485      ;
; 0.288 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.486      ;
; 0.298 ; Acumulador:InstACC|ff_A[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.498      ;
; 0.301 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.499      ;
; 0.301 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.499      ;
; 0.301 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.499      ;
; 0.301 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.499      ;
; 0.304 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.502      ;
; 0.308 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[0]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.506      ;
; 0.385 ; Acumulador:InstACC|ff_A[12] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.512      ;
; 0.397 ; Acumulador:InstACC|ff_B[10] ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.595      ;
; 0.399 ; Acumulador:InstACC|ff_B[14] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.597      ;
; 0.409 ; Acumulador:InstACC|ff_B[4]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.607      ;
; 0.433 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.631      ;
; 0.435 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.633      ;
; 0.436 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.634      ;
; 0.444 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.642      ;
; 0.445 ; Acumulador:InstACC|ff_B[15] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.098      ; 0.647      ;
; 0.446 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.644      ;
; 0.447 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.645      ;
; 0.448 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.647      ;
; 0.449 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.647      ;
; 0.449 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.647      ;
; 0.449 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.647      ;
; 0.452 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.650      ;
; 0.457 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.584      ;
; 0.457 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.584      ;
; 0.458 ; Acumulador:InstACC|ff_A[14] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.585      ;
; 0.459 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.586      ;
; 0.459 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.657      ;
; 0.460 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[1]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.658      ;
; 0.460 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.658      ;
; 0.461 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; Acumulador:InstACC|ff_A[2]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; Acumulador:InstACC|ff_A[8]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.588      ;
; 0.462 ; Acumulador:InstACC|ff_A[10] ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.589      ;
; 0.462 ; Acumulador:InstACC|ff_B[8]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.660      ;
; 0.463 ; Acumulador:InstACC|ff_B[0]  ; Acumulador:InstACC|ff_A[2]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.661      ;
; 0.463 ; Acumulador:InstACC|ff_B[12] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.661      ;
; 0.496 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.694      ;
; 0.498 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.696      ;
; 0.499 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.697      ;
; 0.499 ; Acumulador:InstACC|ff_B[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.697      ;
; 0.501 ; Acumulador:InstACC|ff_B[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.699      ;
; 0.502 ; Acumulador:InstACC|ff_B[3]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.700      ;
; 0.510 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; Acumulador:InstACC|ff_A[13] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[5]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.708      ;
; 0.511 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.638      ;
; 0.511 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[11] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; Acumulador:InstACC|ff_B[13] ; Acumulador:InstACC|ff_A[15] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.710      ;
; 0.512 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.710      ;
; 0.512 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.710      ;
; 0.512 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[13] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.710      ;
; 0.513 ; Acumulador:InstACC|ff_A[11] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; Acumulador:InstACC|ff_A[5]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; Acumulador:InstACC|ff_A[3]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; Acumulador:InstACC|ff_A[1]  ; Acumulador:InstACC|ff_A[4]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; Acumulador:InstACC|ff_B[2]  ; Acumulador:InstACC|ff_A[6]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.711      ;
; 0.514 ; Acumulador:InstACC|ff_A[7]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.641      ;
; 0.514 ; Acumulador:InstACC|ff_A[9]  ; Acumulador:InstACC|ff_A[12] ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.641      ;
; 0.515 ; Acumulador:InstACC|ff_B[5]  ; Acumulador:InstACC|ff_A[8]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.713      ;
; 0.515 ; Acumulador:InstACC|ff_B[6]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.713      ;
; 0.515 ; Acumulador:InstACC|ff_B[11] ; Acumulador:InstACC|ff_A[14] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.713      ;
; 0.515 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.713      ;
; 0.518 ; Acumulador:InstACC|ff_B[7]  ; Acumulador:InstACC|ff_A[10] ; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.094      ; 0.716      ;
; 0.523 ; Acumulador:InstACC|ff_A[0]  ; Acumulador:InstACC|ff_A[3]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.650      ;
; 0.523 ; Acumulador:InstACC|ff_A[6]  ; Acumulador:InstACC|ff_A[9]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.650      ;
; 0.524 ; Acumulador:InstACC|ff_A[4]  ; Acumulador:InstACC|ff_A[7]  ; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 0.000        ; 0.043      ; 0.651      ;
+-------+-----------------------------+-----------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FSM:InstFSM|current_state.ADD'                                                                                                  ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.275 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 1.105      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
; -0.112 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 1.000        ; -0.147     ; 0.942      ;
+--------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FSM:InstFSM|current_state.ADD'                                                                                                  ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.790 ; FSM:InstFSM|current_state.INICIO ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.894      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[0]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[1]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[2]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[3]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[4]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[5]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[6]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[7]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[8]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[9]  ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[10] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[11] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[12] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[13] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[14] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
; 0.857 ; FSM:InstFSM|current_state.IDLE_2 ; Acumulador:InstACC|ff_A[15] ; Clock        ; FSM:InstFSM|current_state.ADD ; 0.000        ; -0.010     ; 0.961      ;
+-------+----------------------------------+-----------------------------+--------------+-------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -1.854  ; 0.196 ; -1.439   ; 0.790   ; -1.285              ;
;  Clock                          ; -1.621  ; 0.196 ; N/A      ; N/A     ; 0.317               ;
;  FSM:InstFSM|current_state.ADD  ; -1.854  ; 0.285 ; -1.439   ; 0.790   ; -1.285              ;
;  FSM:InstFSM|current_state.LOAD ; N/A     ; N/A   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -34.337 ; 0.0   ; -23.024  ; 0.0     ; -41.12              ;
;  Clock                          ; -13.129 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  FSM:InstFSM|current_state.ADD  ; -21.208 ; 0.000 ; -23.024  ; 0.000   ; -20.560             ;
;  FSM:InstFSM|current_state.LOAD ; N/A     ; N/A   ; N/A      ; N/A     ; -20.560             ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Address[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataIN[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ReadEnable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WriteEnable   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataOut[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; DataIN[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DataIN[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ReadEnable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; WriteEnable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; DataIN[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ReadEnable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; WriteEnable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DataIN[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataIN[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ReadEnable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; WriteEnable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                            ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
; Clock                          ; Clock                         ; 64       ; 0        ; 0        ; 0        ;
; FSM:InstFSM|current_state.ADD  ; Clock                         ; 2        ; 2        ; 0        ; 0        ;
; FSM:InstFSM|current_state.LOAD ; Clock                         ; 7        ; 7        ; 0        ; 0        ;
; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 136      ; 0        ; 0        ; 0        ;
; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 136      ; 0        ; 0        ; 0        ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                             ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
; Clock                          ; Clock                         ; 64       ; 0        ; 0        ; 0        ;
; FSM:InstFSM|current_state.ADD  ; Clock                         ; 2        ; 2        ; 0        ; 0        ;
; FSM:InstFSM|current_state.LOAD ; Clock                         ; 7        ; 7        ; 0        ; 0        ;
; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD ; 136      ; 0        ; 0        ; 0        ;
; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.ADD ; 136      ; 0        ; 0        ; 0        ;
+--------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; Clock      ; FSM:InstFSM|current_state.ADD ; 32       ; 0        ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; Clock      ; FSM:InstFSM|current_state.ADD ; 32       ; 0        ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; Clock                          ; Clock                          ; Base ; Constrained ;
; FSM:InstFSM|current_state.ADD  ; FSM:InstFSM|current_state.ADD  ; Base ; Constrained ;
; FSM:InstFSM|current_state.LOAD ; FSM:InstFSM|current_state.LOAD ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; DataOut[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Address[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ReadEnable  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteEnable ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; DataOut[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataOut[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Address[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Address[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DataIN[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ReadEnable  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WriteEnable ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
    Info: Processing started: Mon Jan  5 18:36:25 2026
Info: Command: quartus_sta projeto_2 -c projeto_2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'projeto_2.out.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.854
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.854             -21.208 FSM:InstFSM|current_state.ADD 
    Info (332119):    -1.621             -13.129 Clock 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 Clock 
    Info (332119):     0.655               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case recovery slack is -1.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.439             -23.024 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case removal slack is 1.550
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.550               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.285             -20.560 FSM:InstFSM|current_state.ADD 
    Info (332119):    -1.285             -20.560 FSM:InstFSM|current_state.LOAD 
    Info (332119):     0.334               0.000 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.584             -17.513 FSM:InstFSM|current_state.ADD 
    Info (332119):    -1.391             -11.479 Clock 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.393               0.000 Clock 
    Info (332119):     0.599               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case recovery slack is -1.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.217             -19.472 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case removal slack is 1.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.418               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.285             -20.560 FSM:InstFSM|current_state.ADD 
    Info (332119):    -1.285             -20.560 FSM:InstFSM|current_state.LOAD 
    Info (332119):     0.317               0.000 Clock 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.696
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.696              -5.410 Clock 
    Info (332119):    -0.381              -2.508 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case hold slack is 0.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.196               0.000 Clock 
    Info (332119):     0.285               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case recovery slack is -0.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.275              -4.400 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case removal slack is 0.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.790               0.000 FSM:InstFSM|current_state.ADD 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -16.000 FSM:InstFSM|current_state.ADD 
    Info (332119):    -1.000             -16.000 FSM:InstFSM|current_state.LOAD 
    Info (332119):     0.500               0.000 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 669 megabytes
    Info: Processing ended: Mon Jan  5 18:36:27 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


