[N
14
5
8 g_N_Bits
1
112 C:/Users/t26607bb/Desktop/Interface_Course/FPGA_Projects/Interface/UART/uart/vunit_out/modelsim/libraries/vw_lib
14
10 runner_cfg
4
8 g_Parity
6
11 g_Baud_Rate
10
3 beh
3
3 rtl
11
11 g_baud_rate
9
8 uart_bfm
13
3 sim
2
7 uart_tx
12
7 uart_tb
8
7 uart_rx
7
11 g_Frequency
]
[G
1
2
3
1
6
1
0
115200
0
0 0
0
0
]
[G
1
12
13
1
14
0
0
0
0
345 0
97
99
116
105
118
101
32
112
121
116
104
111
110
32
114
117
110
110
101
114
32
58
32
116
114
117
101
44
101
110
97
98
108
101
100
95
116
101
115
116
95
99
97
115
101
115
32
58
32
116
101
115
116
95
117
97
114
116
95
116
120
44
111
117
116
112
117
116
32
112
97
116
104
32
58
32
67
58
58
47
85
115
101
114
115
47
116
50
54
54
48
55
98
98
47
68
101
115
107
116
111
112
47
73
110
116
101
114
102
97
99
101
95
67
111
117
114
115
101
47
70
80
71
65
95
80
114
111
106
101
99
116
115
47
73
110
116
101
114
102
97
99
101
47
85
65
82
84
47
117
97
114
116
47
118
117
110
105
116
95
111
117
116
47
116
101
115
116
95
111
117
116
112
117
116
47
118
119
95
108
105
98
46
117
97
114
116
95
116
98
46
116
101
115
116
95
117
97
98
98
98
48
50
57
101
57
57
101
50
55
57
101
51
101
102
48
57
97
53
54
49
52
48
57
53
50
100
54
57
56
100
48
51
51
101
100
55
50
47
44
116
98
32
112
97
116
104
32
58
32
67
58
58
47
85
115
101
114
115
47
116
50
54
54
48
55
98
98
47
68
101
115
107
116
111
112
47
73
110
116
101
114
102
97
99
101
95
67
111
117
114
115
101
47
70
80
71
65
95
80
114
111
106
101
99
116
115
47
73
110
116
101
114
102
97
99
101
47
85
65
82
84
47
117
97
114
116
47
44
117
115
101
95
99
111
108
111
114
32
58
32
116
114
117
101
1
1
1 345 1 1
]
[G
1
8
3
1
6
1
0
115200
0
0 0
0
0
]
[G
1
2
3
1
4
1
0
0
0
1 1
2
0
0
]
[G
1
2
3
1
5
1
0
8
0
0 0
0
0
]
[G
1
8
3
1
4
1
0
0
0
1 1
2
0
0
]
[G
1
8
3
1
5
1
0
8
0
0 0
0
0
]
[G
1
2
3
1
7
1
0
100000000
0
0 0
0
0
]
[G
1
8
3
1
7
1
0
100000000
0
0 0
0
0
]
[G
1
9
10
1
11
0
0
115200
0
0 0
0
0
]
