0.7
2020.2
Oct 13 2023
20:47:58
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP-5-Integrador/TP-5-Integrador.sim/sim_1/behav/xsim/glbl.v,1697210495,verilog,,,,glbl,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP-5-Integrador/TP-5-Integrador.srcs/sim_1/new/LUTCOMB3_TB.v,1715370831,verilog,,,,LUTCOMB3_TB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP-5-Integrador/TP-5-Integrador.srcs/sources_1/new/LUTCOMB3.v,1715370596,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP-5-Integrador/TP-5-Integrador.srcs/sim_1/new/LUTCOMB3_TB.v,,LUTCOMB3,,,,,,,,
