0.6
2018.1
Apr  4 2018
19:30:32
C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Fuentes/acumulador.vhd,1686581315,vhdl,C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Fuentes/seno.vhd,,,acumulador,,,,,,,,
C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Fuentes/cfa_seno.vhd,1686470806,vhdl,C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Fuentes/seno.vhd,,,cfa_seno,,,,,,,,
C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Fuentes/seno.vhd,1686589762,vhdl,C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Simulacion/seno_tb.vhd,,,seno,,,,,,,,
C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Simulacion/seno_tb.vhd,1686623770,vhdl,,,,seno_tb,,,,,,,,
C:/Users/gcapo/Documents/CESE_docs/04 FPGA/TP/NCO_senoidal/Vivado_VIO/NCO senoidal VIO.sim/sim_1/synth/func/xsim/seno_tb_func_synth.vhd,1686632306,vhdl,,,,\vio_0_vio_v3_0_18_probe_out_one__parameterized0\;seno_vio;vio_0;vio_0_vio_v3_0_18_decoder;vio_0_vio_v3_0_18_probe_in_one;vio_0_vio_v3_0_18_probe_out_all;vio_0_vio_v3_0_18_probe_out_one;vio_0_vio_v3_0_18_probe_out_one_0;vio_0_vio_v3_0_18_probe_width;vio_0_vio_v3_0_18_vio;vio_0_xsdbs_v1_0_2_xsdbs,,,,,,,,
