<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Architektura VLIW aneb pokus o pøekonání problémù architektur CISC a RISC</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Architektura VLIW aneb pokus o pøekonání problémù architektur CISC a RISC</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V dne¹ní èásti seriálu o architekturách poèítaèù se zamìøíme na popis mikroprocesorù VLIW (Very Long Instruction Word). Jedná se o procesory, které doká¾ou zpracovávat vìt¹í mno¾ství instrukcí paralelnì, ov¹em bez nutnosti pou¾ívání relativnì slo¾itých technologií vyu¾ívaných v superskalárních mikroprocesorech RISC a CISC. Ov¹em i architektura VLIW má své zápory, o nich¾ se takté¾ v èlánku zmíníme.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Malé shrnutí: mikroprocesory s&nbsp;architekturou CISC øízené mikroøadièem</a></p>
<p><a href="#k02">2. RISC aneb zjednodu¹ením interní struktury mikroprocesoru k&nbsp;vy¹¹ímu výpoèetnímu výkonu</a></p>
<p><a href="#k03">3. Superskalární mikroprocesory a jejich nedostatky</a></p>
<p><a href="#k04">4. Architektura VLIW aneb pokus o pøekonání nìkterých problémù architektur CISC a RISC</a></p>
<p><a href="#k05">5. Rozdìlení instrukèního slova do polí</a></p>
<p><a href="#k06">6. Rizika spojená s&nbsp;mikroprocesory VLIW</a></p>
<p><a href="#k07">7. Porovnání architektur RISC, CISC a VLIW</a></p>
<p><a href="#k08">8. Mikroprocesor Intel 860</a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Malé shrnutí: mikroprocesory s&nbsp;architekturou CISC øízené mikroøadièem</h2>

<p>V&nbsp;pøedchozích ètrnácti èástech seriálu o architekturách poèítaèù jsme
se zabývali popisem práce mikroprocesorù s&nbsp;architekturou <i>CISC</i>
(<i>Complex Instruction Set Computer</i>) a takté¾ mikroprocesorù
s&nbsp;architekturou <i>RISC</i> (<i>Reduced Instruction Set Computer</i>),
ov¹em s&nbsp;malou odboèkou, kterou jsme udìlali smìrem k&nbsp;nìkterým typùm
zásobníkových procesorù (<i>Stack Computers</i>). Víme ji¾, ¾e v&nbsp;pøípadì
mikroprocesorù s&nbsp;klasickou architekturou <i>CISC</i> jsou v¹echny strojové
instrukce, které jsou postupnì naèítané z&nbsp;operaèní pamìti, rozkládány na
rùznì dlouhou sekvenci takzvaných mikroinstrukcí a èinnost celého procesoru je
øízena mikroøadièem doplnìným vìt¹inou mikroprogramovou pamìtí (ménì èasto je
funkce øadièe v&nbsp;mikroprocesoru pøímo &bdquo;zadrátována&ldquo;). To mimo
jiné znamená, ¾e &ndash; pokud se stále budeme bavit o klasické architektuøe
<i>CISC</i> &ndash; je ka¾dá strojová instrukce provedena a¾ po ubìhnutí
relativnì dlouhé doby mìøené ve strojových cyklech, které jsou samy odvozeny od
hodinového signálu.</p>

<img src="http://i.iinfo.cz/images/51/pc140-1.jpg" width="400" height="403" alt=" " />
<p><i>Obrázek 1: 32bitový èip AMD 386DX je jedním z&nbsp;nejtypiètìj¹ích
zástupcù mikroprocesorù s&nbsp;komplexní instrukèní sadou &ndash; CISC. Jeho
instrukèní sada obsahovala jak krátké jednobajtové instrukce, tak i rùzné
jednobajtové instrukèní prefixy (<strong>REP</strong>, <strong>REPZ</strong>
...) a dlouhé instrukce vyu¾ívající i slo¾ité adresní re¾imy (souèet bázového
registru s&nbsp;indexovým registrem vynásobeným konstantou a souèasnì i
offsetem apod.).</i></p>

<p>Hodinový signál v¹ak mù¾e být v&nbsp;mikroprocesoru rozlo¾en na více fází
(tj.&nbsp;mù¾e se vyu¾ívat jak jeho vzestupná, tak i sestupná hrana),
popø.&nbsp;se pou¾ívají dva fázovì posunuté hodinové signály (co¾ je napøíklad
i technologie pou¾itá v&nbsp;minulosti u osmibitového mikroprocesoru
<i>Motorola 6800</i> s&nbsp;dvojicí hodinových signálù &Phi;1 a &Phi;2), tak¾e
vztah mezi hodinovou frekvencí a délkou trvání jednoho strojového cyklu nemusí
být v¾dy na první pohled zcela zøejmý. Vzhledem k&nbsp;tomu, ¾e ka¾dá instrukce
je u mikroprocesorù s&nbsp;architekturou <i>CISC</i> provádìna pomocí sekvence
mikroinstrukcí a samotný mikroøadiè (resp.&nbsp;mikroprogramovou pamì») lze
relativnì snadno a levnì roz¹iøovat, není divu, ¾e mnohé mikroprocesory
s&nbsp;touto architekturou obsahovaly a dodnes obsahují i velmi slo¾ité
instrukce s&nbsp;mnoha adresními re¾imy, které pro svoje dokonèení potøebovaly
desítky a nìkdy i stovky strojových cyklù (navíc se konstruktéøi mikroprocesorù
sna¾ili o vytvoøení ortogonální instrukèní sady, co¾ mnohdy situaci dále
komplikovalo).</p>

<img src="http://i.iinfo.cz/images/212/pc132-7.png" width="330" height="214" alt=" " />
<p><i>Obrázek 2: Struktura mikroprocesoru Motorola MC6800, který pro svoji
funkci vy¾adoval dvojici nepøekrývajících se hodinových signálù, které
umo¾òovaly internì rozlo¾it jeden takt na ètyøi fáze.<br />
(Zdroj obrázku: Wikipedia)</i></p>



<p><a name="k02"></a></p>
<h2>2. RISC aneb zjednodu¹ením interní struktury mikroprocesoru k&nbsp;vy¹¹ímu výpoèetnímu výkonu</h2>

<p>Zcela opaèným smìrem se v¹ak vydali tvùrci mikroprocesorù
s&nbsp;architekturou <i>RISC</i>. Tyto mikroprocesory obsahovaly ji¾ od své
první generace pomìrnì malé mno¾ství instrukcí, které byly navíc (co se týèe
samotných provádìných operací) velmi jednoduché &ndash; napøíklad aritmetické
instrukce pracují pouze s&nbsp;pracovními registry, nikoli s&nbsp;daty
ulo¾enými v&nbsp;operaèní pamìti, u RISCových procesorù vùbec nenajdeme obdobu
instrukèních prefixù typu <strong>REP, REPZ, REPNZ</strong> atd. Díky tomu bylo
mo¾né zcela odstranit mikroprogramový øadiè, rozlo¾it provádìní v¹ech instrukcí
na vìt¹inou ètyøi èi pìt fází a souèasnì i umo¾nit (díky existenci instrukèní
<i>pipeline</i>), aby v&nbsp;ka¾dé fázi byla rozpracována v&nbsp;ideálním
pøípadì jedna instrukce, co¾ v&nbsp;dùsledku znamenalo, ¾e procesory
s&nbsp;architekturou <i>RISC</i> mohly pøi ¹pièkovém výkonu v&nbsp;ka¾dém
strojovém cyklu zaèít zpracovávat novou instrukci a souèasnì dokonèit instrukci
jinou (posunutou o zmínìné ètyøi fáze èi pìt fází).</p>

<img src="http://i.iinfo.cz/images/394/pc146-1.png" width="450" height="439" alt=" " />
<p><i>Obrázek 3: Známý a v&nbsp;minulosti velmi èasto pou¾ívaný 32bitový
mikroprocesor Motorola M68000 patøí mezi zástupce architektury CISC
s&nbsp;témìø ortogonální instrukèní sadou (jednu výjimku z&nbsp;ortogonální
instrukèní sady pøedstavuje rozdìlení registrù na datové registry a adresové
registry).</i></p>

<p>Ve skuteènosti je v¹ak vý¹e naznaèené dìlení mikroprocesorù na èipy
s&nbsp;architekturou <i>RISC</i> a èipy s&nbsp;architekturou <i>CISC</i>
v&nbsp;mnoha pøípadech ponìkud umìlé, proto¾e mnohé mikroprocesory se svými
vlastnostmi nachází na pomezí mezi <i>RISC</i> a <i>CISC</i>. Napøíklad u¾ jen
pøidání násobièky a dìlièky do mnoha pùvodnì èistì <i>RISCových</i>
mikroprocesorù je vlastnì krok stranou od <i>RISCové</i> architektury, ostatnì
u nìkterých <i>RISCových</i> mikroprocesorù pøedstavují instrukce pro násobení
a dìlení urèitou výjimku provádìnou mimo vlastní &bdquo;jednocyklovou&ldquo;
aritmeticko-logickou jednotku a navíc se tyto instrukce mnohdy provádí
s&nbsp;odli¹nými (specializovanými) registry. Aby se dìlení procesorù podle
architektur je¹tì dále komplikovalo, jsou nìkteré moderní mikroprocesory
vybaveny komplexní instrukèní sadou (tj.&nbsp;z&nbsp;hlediska programátora se
jedná o procesor <i>CISC</i>), ale mají RISCové jádro. Proto je také
v&nbsp;mnoha pøípadech vhodnìj¹í odli¹ovat formát instrukèní sady od interního
uspoøádání procesoru, co¾ se týká i procesorù <i>VLIW</i> popsaných
v&nbsp;dal¹ím textu.</p>

<img src="http://i.iinfo.cz/images/491/pc147-6.jpg" width="450" height="454" alt=" " />
<p><i>Obrázek 4: Mikroprocesor øady UltraSPARC je zástupcem moderních RISCových
procesorù.</i></p>



<p><a name="k03"></a></p>
<h2>3. Superskalární mikroprocesory a jejich nedostatky</h2>

<p>Nejvìt¹í zmìny v&nbsp;interním uspoøádání mikroprocesorù RISC a souèasnì i
urèitý odklon od principù, na nich¾ byla architektura RISC pùvodnì postavena,
pøi¹ly ve chvíli, kdy konstruktéøi mikroprocesorù pøe¹li ve snaze o zvy¹ování
výpoèetního výkonu k&nbsp;takzvaným <i>superskalárním mikroprocesorùm</i>,
tj.&nbsp;k&nbsp;èipùm, které dokázaly v&nbsp;ka¾dém strojovém cyklu zaèít
zpracovávat vìt¹í mno¾ství instrukcí. Tyto mikroprocesory byly ve vìt¹inì
pøípadù vybaveny dvìma èi vìt¹ím mno¾stvím relativnì samostatnì pracujících
instrukèních pipeline a nìkdy i vìt¹ím mno¾stvím aritmeticko-logických
jednotek, nezávisle na ALU pracujícími jednotkami pro bitové posuny a rotace
(<i>barrel shifter</i>), jednotkami pro komunikaci s&nbsp;operaèní pamìtí atd.
O rozhodnutí, které instrukce se skuteènì mohou zpracovávat paralelnì
v&nbsp;oddìlených instrukèních pipeline, se pøitom starala pøímo logika
zabudovaná v&nbsp;mikroprocesoru, viz té¾ minule zmínìná technologie <i>out of
order execution</i>. To mìlo nespornou výhodu v&nbsp;tom, ¾e bylo mo¾né
zajistit zpìtnou binární kompatibilitu, i kdy¾ star¹í programový kód nemusel
být na superskalárním procesoru provádìn optimálnì.</p>

<a href="http://i.iinfo.cz/images/212/pc132-10.png"><img src="http://i.iinfo.cz/images/212/pc132-10-prev.png" width="370" height="242" alt=" " /></a>
<p><i>Obrázek 7: Instrukèní sada mikroøadièe M68HC05 s&nbsp;architekturou CISC.
Instrukce mají podle svého typu a adresního re¾imu rùznou délku.<br />
(Zdroj: Freescale Semiconductor, Ltd. MC68HC05B6/D Rev. 4.1 08/2005)</i></p>

<p>Díky prediktorùm skokù, spekulativnímu provádìní instrukcí, provádìní
instrukcí mimo poøadí (<i>out of order</i>), pøejmenovávání registrù
(<i>register renaming</i>) a samozøejmì i díky superskalární architektuøe se
sice daøilo neustále zvy¹ovat výpoèetní výkon mikroprocesorù <i>RISC</i> a
pozdìji i <i>CISC</i> (napøíklad známý èip <i>Pentium</i>
s&nbsp;mikroarchitekturou <i>P5</i> obsahoval dvì instrukèní pipeline a
souèasnì i samostatnì pracující matematický koprocesor), ov¹em na úkor neustále
se zvy¹ující interní slo¾itosti èipù, co¾ platí zejména pro technologii
provádìní instrukcí mimo poøadí, která vy¾aduje zcela pøepracovanou strukturu
mikroprocesoru. Proto není divu, ¾e se nìkteøí konstruktéøi mikroprocesorù a
pøedev¹ím digitálních signálových procesorù pøi návrhu nìkterých èipù vrátili
k&nbsp;relativnì staré my¹lence instrukèního paralelismu, jen¾ by v¹ak byl
zabudován pøímo v&nbsp;instrukèní sadì a nikoli v&nbsp;samotném mikroprocesoru.
Jinými slovy by se starost o paralelizaci instrukcí (co¾ je jedna
z&nbsp;nejúèinnìj¹ích metod zvý¹ení výpoèetního výkonu) v&nbsp;aplikacích
pøenesla na pøekladaè, popø.&nbsp;na programátora vytváøejícího své programy
pøímo v&nbsp;assembleru. Jednu z&nbsp;alternativ pøedstavuje i architektura
<i>VLIW</i>.</p>

<img src="http://i.iinfo.cz/images/21/pc157-1.jpg" width="450" height="448" alt=" " />
<p><i>Obrázek 8: Mikroprocesor Intel Pentium s&nbsp;hodinovou frekvencí 66 MHz,
který je postavený na mikroarchitektuøe P5. Jedná se sice o procesor CISC, je
ov¹em vybaven dvojicí paralelnì pracujících pipeline a tudí¾ se jedná o
superskalární procesor. O tom, ¾e vytvoøit superskalární CISCový procesor
nebyla jednoduchá zále¾itost (ve své dobì se dokonce hodnì pøíznivcù RISCových
procesorù vyjadøovalo v&nbsp;tom smyslu, ¾e je to kvùli ¹patnì navr¾ené
instrukèní sadì x86 dokonce nemo¾né), svìdèí i to, ¾e ve vývojovém týmu Pentia
bylo zamìstnáno pøibli¾nì 200 in¾enýrù (zatímco napøíklad RISC I je výsledek
práce dvou a¾ tøí lidí).</i></p>



<p><a name="k04"></a></p>
<h2>4. Architektura VLIW aneb pokus o pøekonání nìkterých problémù architektur CISC a RISC</h2>

<p>Název architektury <i>VLIW</i>, neboli <i>Very Long Instruction Word</i>,
ji¾ èásteènì vysvìtluje, èím se tato architektura odli¹uje od mikroprocesorù
<i>CISC</i> a <i>RISC</i>. Pøipomeòme si, ¾e mikroprocesory
s&nbsp;architekturou <i>CISC</i> mívají ve velkém mno¾ství pøípadù instrukèní
sadu s&nbsp;promìnnou délkou instrukèních slov (jedná se napøíklad o známou
øadu <i>Intel 8008</i> pokraèující a¾ k&nbsp;rodinì <i>i386</i>, ale i o mnohé
dal¹í mikroprocesory). Instrukce, které se v&nbsp;instrukèní sadì nachází,
mohou být i pomìrnì slo¾ité a mohou obsahovat rùzné adresní re¾imy, ov¹em
v&nbsp;ka¾dém instrukèním slovu je vìt¹inou ulo¾ena pouze jedna operace,
v&nbsp;mezním pøípadì operace provádìná nad vektorem (roz¹íøení instrukèních
sad o instrukce <i>MMX</i> a <i>SSE</i>). Na druhou stranu procesory
<i>RISC</i> mají naopak instrukèní sadu s&nbsp;instrukcemi pevné délky
(vìt¹inou jde o 32bitové instrukce), a opìt platí, ¾e v&nbsp;ka¾dé instrukci je
ulo¾ena pouze jedna operace, napøíklad naètení slova z&nbsp;operaèní pamìti,
souèet dvou pracovních registrù, ulo¾ení konstanty do pracovního registru èi
provedení podmínìného popø.&nbsp;nepodmínìného skoku.</p>

<img src="http://i.iinfo.cz/images/21/pc157-2.png" width="343" height="132" alt=" " />
<p><i>Obrázek 9: Ukázka kódování instrukcí rùzné délky. Tyto instrukce jsou
pou¾ity u mikroprocesorù patøících do rodiny x86 v&nbsp;32bitovém
re¾imu.</i></p>

<p>Pøi pøechodu pùvodnì èistì skalárních èipù s&nbsp;architekturami <i>CISC</i>
a <i>RISC</i> na superskalární procesory to ov¹em znamená, ¾e superskalární
èipy musí naèíst vìt¹í mno¾ství instrukcí a potom tyto instrukce vhodným
zpùsobem rozeslat do jednotlivých instrukèních front. Superskalární procesory
musí souèasnì øe¹it i vzniklé konflikty pøi pøístupu k&nbsp;pracovním registrùm
atd. (u nìkterých jednodu¹¹ích procesorù v¹ak konflikty nejsou øe¹eny,
popø.&nbsp;se pøi konfliktu pouze vygeneruje výjimka). To v¹e je daò zaplacená
za flexibilitu instrukèní sady. Naproti tomu se u mikroprocesorù <i>VLIW</i>
pou¾ívá zcela odli¹ný instrukèní formát, který má ov¹em zcela zásadní vliv na
interní strukturu tìchto mikroprocesorù. U <i>VLIW</i> se pou¾ívají instrukce
pevné délky, podobnì jako je tomu u <i>RISC</i>, ov¹em délka tìchto instrukcí
je (mnohem) del¹í, ne¾ 32 bitù, dosahuje øádovì ¹íøky nìkolik desítek i stovek
bitù. Je tomu tak z&nbsp;toho dùvodu, ¾e ka¾dé instrukèní slovo je rozdìleno do
vìt¹ího mno¾ství polí (<i>fields</i>), pøièem¾ v&nbsp;ka¾dém poli je umístìn
kód jedné operace.</p>

<img src="http://i.iinfo.cz/images/21/pc157-3.png" width="383" height="45" alt=" " />
<p><i>Obrázek 10: Kvùli slo¾itým adresním re¾imùm mají instrukce procesorù x86
rozdílnou délku. Na tomto obrázku je jedna instrukce s&nbsp;adresováním
registru (délka jeden bajt), naètení 32bitové konstanty do pracovního registru
(délka 1+4 bajty) a koneènì komplexní adresování pomocí indexového registru
(vynásobeného konstantou) a offsetu (délka 6 bajtù).</i></p>



<p><a name="k05"></a></p>
<h2>5. Rozdìlení instrukèního slova do polí</h2>

<p>V&nbsp;pøedchozí kapitole jsme si øekli, ¾e u mikroprocesorù
s&nbsp;architekturou <i>VLIW</i> je instrukèní slovo rozdìleno do nìkolika
polí, které mohou být buï pevné délky (&bdquo;klasický&ldquo; <i>VLIW</i>),
nebo délky promìnné (v&nbsp;tomto pøípadì se mù¾eme setkat s&nbsp;oznaèením
<i>EPIC</i>, popø.&nbsp;s&nbsp;dal¹ími obchodními názvy). Pokud se tedy
napøíklad v&nbsp;jednom instrukèním slovu nachází pìt polí, lze do instrukèního
slova zakódovat a¾ pìt rùzných operací, které se mohou zaèít spou¹tìt
paralelnì, proto¾e mikroprocesor s&nbsp;architekturou <i>VLIW</i> nemusí
provádìt ¾ádnou kontrolu, zda se skuteènì jedná o operace, jen¾ se mohou
paralelnì spustit &ndash; sluèování operací do instrukèních slov je zcela
zále¾itostí pøekladaèe (ten samozøejmì musí pøi pøekladu brát v&nbsp;potaz
interní strukturu mikroprocesoru, a to v&nbsp;mnohem vìt¹í míøe, ne¾ je tomu u
procesorù <i>RISC</i> a <i>CISC</i>). Navíc se mikroprocesor
s&nbsp;architekturou <i>VLIW</i> vùbec nemusí slo¾itì sna¾it o rozdìlování
jednotlivých operací do instrukèních pipeline, proto¾e i to je pøedem urèeno
pøekladaèem &ndash; pozicí operace v&nbsp;instrukèním slovu.</p>

<img src="http://i.iinfo.cz/images/21/pc157-4.png" width="358" height="81" alt=" " />
<p><i>Obrázek 11: Nìkteré mo¾nosti rozdìlení dlouhého instrukèního slova do
polí odli¹né délky a rozdílné funkce.</i></p>

<p>V&nbsp;praxi to napøíklad mù¾e znamenat, ¾e v&nbsp;jednom
&bdquo;dlouhém&ldquo; instrukèním slovu se mohou nacházet kódy dvou operací pro
celoèíselnou aritmeticko-logickou jednotku, jeden kód operace skoku, jeden kód
operace urèené pro provedení matematickým koprocesorem a navíc poslední kód
operace pro naètení èi ulo¾ení operandù z&nbsp;operaèní pamìti (nìkteré
procesory <i>VLIW</i> navíc obsahují i jednotky pro provádìní grafických
operací). Instrukèní slovo rozdìlené do polí sice mù¾e na první pohled vypadat
slo¾itì, skuteènost je ov¹em taková, ¾e mikroprocesor s&nbsp;architekturou
<i>VLIW</i> je internì mnohem jednodu¹¹í (a tím pádem i levnìj¹í a souèasnì i
ménì energeticky nároèný), ne¾ superskalární mikroprocesor s&nbsp;architekturou
<i>RISC</i>, vùbec ji¾ nemluvì o slo¾itosti stejnì výkonného superskalárního
mikroprocesoru s&nbsp;architekturou <i>CISC</i>, co¾ je takté¾ jeden
z&nbsp;dùvodù, proè se dne¹ní mikroprocesory øady <i>x86</i> sice navenek
chovají jako procesory <i>CISC</i>, mají ov¹em mnohdy <i>RISCové</i> jádro.</p>

<img src="http://i.iinfo.cz/images/21/pc157-5.jpg" width="176" height="176" alt=" " />
<p><i>Obrázek 12: Nìkteré digitální signálové procesory TMS øady 320C6x jsou
zalo¾ené na architektuøe VLIW.</i></p>



<p><a name="k06"></a></p>
<h2>6. Rizika spojená s&nbsp;mikroprocesory VLIW</h2>

<p>Ov¹em právì ve zvoleném formátu instrukcí s&nbsp;pevnì zadanými poli se
skrývá nejvìt¹í potenciální problém celé architektury <i>VLIW</i> &ndash;
skuteèná výkonnost mikroprocesorù <i>VLIW</i> v&nbsp;praxi je toti¾
<strong>zcela</strong> závislá na pøekladaèi. Pokud se pøekladaèi nebude
z&nbsp;rùzných dùvodù daøit ukládat do instrukèního slova více paralelnì
spou¹tìných operací (tj.&nbsp;pole budou obsahovat vìt¹inou pouze instrukce
<strong>NOP</strong>) sní¾í se razantnì reálný výpoèetní výkon, co¾ není pouze
teoretická hrozba, nebo» právì nedostatky pøekladaèù zpùsobily u nìkolika
procesorù <i>VLIW</i> obchodní neúspìch. Názorným pøíkladem mù¾e být
mikroprocesor <i>Intel 860</i> (viz té¾ dal¹í kapitoly), který sice nebyl po
technologické stránce úplnì ¹patný, ale pøekladaèe dostupné v&nbsp;dobì jeho
uvedení na trh nedokázaly jeho pøedností vyu¾ít, tak¾e výpoèetní výkon
dosahovaný v&nbsp;reálných aplikacích zaostával za tvrzením výrobce (který
samozøejmì mìl prostøedky na ruèní optimalizaci syntetických výkonnostních
benchmarkù).</p>

<img src="http://i.iinfo.cz/images/21/pc157-6.png" width="376" height="462" alt=" " />
<p><i>Obrázek 13: Interní struktura digitálních signálových procesorù TMS øady
320C6x.</i></p>

<p>Dal¹í nevýhodou mikroprocesorù s&nbsp;architekturou <i>VLIW</i> je to, ¾e
pøi ka¾dé zmìnì interní struktury mikroprocesoru, napøíklad po pøidání dal¹í
pomocné aritmeticko-logické jednotky, je nutné provést nový pøeklad programù,
co¾ není u procesorù <i>CISC</i> a <i>RISC</i> (samozøejmì v&nbsp;pøípadì, ¾e
nále¾í do stejné rodiny) nutné. Pøíkladem mù¾e být právì rodina <i>x86</i>
zaruèující ji¾ po tøi desetiletí zpìtnou binární kompatibilitu. Dal¹ím
pøíkladem jsou nìkteré rodiny RISCových procesorù, u nich¾ se postupnì zvy¹oval
poèet registrových oken, zavádìly se nové prediktory skokù a dal¹í technologie,
ov¹em pùvodní programy mohly zùstat beze zmìny. Mo¾ná právì binární
nekompatibilita mezi procesory <i>VLIW</i> (kterou u¾ z&nbsp;principu nejde
jednodu¹e obejít) zpùsobila, ¾e tyto mikroprocesory najdeme spí¹e ve
specializovaných zaøízeních a nikoli napøíklad u desktopových poèítaèù.
Architektura <i>VLIW</i> se takté¾ pou¾ívala a pou¾ívá u digitálních
signálových procesorù, proto¾e se jedná o dal¹í oblast, kde výrobce (vìt¹inou)
dodává jak samotné zaøízení s&nbsp;DSP, tak i pøíslu¹né programové vybavení,
tak¾e má vìt¹í kontrolu nad HW i SW a mù¾e si dovolit vyu¾ít i ponìkud
neortodoxní architektury.</p>

<img src="http://i.iinfo.cz/images/21/pc157-7.png" width="300" height="269" alt=" " />
<p><i>Obrázek 14: Mikroprocesor Itanium je takté¾ zalo¾en na architektuøe VLIW
(i kdy¾ ponìkud modifikované).</i></p>



<p><a name="k07"></a></p>
<h2>7. Porovnání architektur RISC, CISC a VLIW</h2>

<p>V&nbsp;následující tabulce je pro ilustraci provedeno vzájemné porovnání
nìkterých vlastností mikroprocesorù s&nbsp;architekturami <i>RISC</i>,
<i>CISC</i> a <i>VLIW</i>. Pov¹imnìte si pøedev¹ím pomìrnì velkého mno¾ství
shodných vlastností mezi architekturami <i>RISC</i> a <i>VLIW</i>:</p>

<table>
<tr><th>Charakteristika</th><th>Procesory CISC</th><th>Procesory RISC</th><th>Procesory VLIW</th></tr>
<tr><td>Interní struktura</td><td>mikroøadiè</td><td>bez mikroøadièe</td><td>bez mikroøadièe</td></tr>
<tr><td>Poèet pipeline</td><td>jedna (pro skalární CPU)</td><td>jedna (pro skalární CPU)</td><td>vìt¹í mno¾ství pipeline</td></tr>
<tr><td>Pøístup do pamìti</td><td>rùzné adresovací re¾imy</td><td>architektura Load&amp;Store</td><td>architektura Load&amp;Store</td></tr>
<tr><td>Délka instrukcí</td><td>promìnná (vìt¹inou od jednoho bajtu)</td><td>fixní, vìt¹inou 32bitù</td><td>fixní, desítky a¾ stovky bitù</td></tr>
<tr><td>Formát instrukcí</td><td>promìnný</td><td>pouze nìkolik formátù (ALU operace, skoky, Load&amp;Store, naètení konstanty)</td><td>fixní</td></tr>
<tr><td>Slo¾itost instrukcí</td><td>promìnná</td><td>jedna instrukce=jedna základní operace</td><td>více jednodu¹¹ích, na sobì nezávislých operací</td></tr>
<tr><td>Poèet registrù</td><td>relativnì malé mno¾ství</td><td>vìt¹í mno¾ství (vìt¹inou alespoò 32)</td><td>vìt¹í mno¾ství</td></tr>
<tr><td>Funkce registrù</td><td>rozdìlení pro: aritmetické operace, adresování, indexové registry...</td><td>obecné pracovní registry</td><td>obecné pracovní registry (nìkdy dìlené do skupin)</td></tr>
<tr><td>Pøíklady CPU</td><td>Intel 8080<br />MOS 6502<br />Zilog Z80<br />Motorola 68k<br />Intel 80386<br />Intel Pentium</td><td>RISC I<br />RISC II<br />MIPS<br />SPARC<br />UltraSPARC<br />PA-RISC</td><td>TMS320C6x (DSP)<br />SHARC (DSP)<br />Itanium<br />Transmeta Crusoe (internì)<br />jádra ST200 (HP a STM)</td></tr>
</table>

<img src="http://i.iinfo.cz/images/21/pc157-8.jpg" width="450" height="294" alt=" " />
<p><i>Obrázek 15: Interní struktura mikroprocesorù Itanium.</i></p>



<p><a name="k08"></a></p>
<h2>8. Mikroprocesor Intel 860</h2>

<p>Jedním ze známých (ale souèasnì komerènì neúspì¹ných) typù mikroprocesorù
s&nbsp;architekturou <i>VLIW</i> byly mikroprocesory <i>i860</i>. Tyto
procesory navrhla firma Intel a pøedstavila je ji¾ v&nbsp;roce 1989 jako¾to
výkonné mikroprocesory urèené pro pracovní stanice, výpoèetní servery,
popø.&nbsp;pro grafické akcelerátory (kde byly skuteènì v&nbsp;jeden èas
pou¾ívány). V&nbsp;propagaèních materiálech byly tyto èipy ponìkud nadnesenì
oznaèovány sloganem &bdquo;Cray on a Chip&ldquo;. Jednalo se v&nbsp;podstatì o
výkonný signálový procesor (<i>DSP &ndash; Digital Signal Processor</i>)
podporující celoèíselné i základní FP operace, který byl navíc vybavený
jednotkou specializovanou pro provádìní grafických operací pou¾itelných
napøíklad pøi vyplòování trojúhelníkù, vykreslování poloprùhledných ploch atd.
Mikroprocesor <i>i860</i> obsahoval 32 tøicetidvoubitových registrù urèených
pro provádìní bì¾ných celoèíselných aritmetických i logických operací a dále
pak 16 registrù o ¹íøce 64 bitù (rozdìlitelných na 32 tøicetidvoubitových
registrù) pou¾itelných pro operace provádìné s&nbsp;hodnotami ulo¾enými ve
formátu plovoucí øádové teèky (èárky).</p>

<img src="http://i.iinfo.cz/images/660/pc93-5.jpg" alt="pc93" height="450" width="450" />
<p><i>Obrázek 16: Mikroprocesor Intel i860.</i></p>

<p>Kromì klasické aritmeticko-logické jednotky (ALU) urèené pro provádìní
celoèíselných operací obsahoval mikroprocesor <i>Intel i860</i> i dvì
specializované funkèní jednotky, které dohromady mù¾eme oznaèit jako
zjednodu¹ený, ale o to rychlej¹í matematický koprocesor. První z&nbsp;tìchto
jednotek byl <i>FP adder</i>, s&nbsp;jeho¾ pomocí bylo mo¾né provádìt souèty,
rozdíly, porovnání a konverze èísel ulo¾ených v&nbsp;systému plovoucí øádové
teèky. Druhá jednotka nazvaná <i>FP multiplier</i> slou¾ila (jak jste
pravdìpodobnì ji¾ sami uhodli) k&nbsp;souèinu dvou èísel a takté¾
k&nbsp;výpoètu pøevrácené hodnoty. Dìlení nebylo pøímo podporováno, ale
vzhledem k&nbsp;mo¾nosti výpoètu pøevrácené hodnoty to vlastnì ani nebylo
nutné. V¹echny tøi základní jednotky, tj.&nbsp;ALU, FP adder a FP multiplier
pracovaly paralelnì, pøièem¾ paralelismus byl podporován pøímo
v&nbsp;instrukèní sadì. Podrobnìj¹í informace o tomto mikroprocesoru i o jeho
instrukèní sadì si uvedeme v&nbsp;následující èásti tohoto seriálu.</p>

<img src="http://i.iinfo.cz/images/660/pc93-6.png" alt="pc93" height="240" width="320" />
<p><i>Obrázek 17: Pøi výpoètu mlhy je nutné provést pro ka¾dý vykreslovaný
fragment (fragment je, zjednodu¹enì øeèeno, entita nesoucí informaci o jednom
pixelu doplnìnou o dal¹í atributy, napøíklad hloubku/vzdálenost fragmentu od
pozorovatele) smíchání pùvodní barvy fragmentu s&nbsp;barvou mlhy, pøièem¾
pomìr mezi pùvodní barvou a barvou mlhy je urèen na základì vzdálenosti
fragmentu od pozorovatele a hustoty mlhy. Tuto operaci lze na mikroprocesoru
Intel i860 implementovat pomìrnì snadno, pøedev¹ím pøi pou¾ití jeho
&bdquo;grafických&ldquo; operací.</i></p>



<p><a name="k09"></a></p>
<h2>9. Odkazy na Internetu</h2>

<ol>

<li>An Introduction To Very-Long Instruction Word (VLIW) Computer Architecture<br />
Philips Semiconductors
</li>

<li>COSC2425: PC Architecture and Machine Language, PC Assembly Language<br />
<a href="http://www.austincc.edu/rblack/courses/COSC2425/index.html">http://www.austincc.edu/rblack/courses/COSC2425/index.html</a>
</li>

<li>Great Microprocessors of the Past and Present: Motorola 88000, Late but elegant (mid 1988) . . . .<br />
<a href="http://www.unixhub.com/docs/misc/cpu.html#88000">http://www.unixhub.com/docs/misc/cpu.html#88000</a>
</li>

<li>badabada.org (rozcestník s&nbsp;informacemi èipech Motorola 88000)<br />
<a href="http://badabada.org/index.html">http://badabada.org/index.html</a>
</li>

<li>Motorola 88000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Motorola_88000">http://en.wikipedia.org/wiki/Motorola_88000</a>
</li>

<li>Motorola MC88100 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88100">http://en.wikipedia.org/wiki/MC88100</a>
</li>

<li>Motorola MC88110 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88110">http://en.wikipedia.org/wiki/MC88110</a>
</li>

<li>AMD Am29000 microprocessor family<br />
<a href="http://www.cpu-world.com/CPUs/29000/">http://www.cpu-world.com/CPUs/29000/</a>
</li>

<li>AMD 29k (Streamlined Instruction Processor) ID Guide<br />
<a href="http://www.cpushack.com/Am29k.html">http://www.cpushack.com/Am29k.html</a>
</li>

<li>AMD Am29000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/AMD_Am29000">http://en.wikipedia.org/wiki/AMD_Am29000</a>
</li>

<li>AMD K5 ("K5" / "5k86")<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g5K5-c.html">http://www.pcguide.com/ref/cpu/fam/g5K5-c.html</a>
</li>

<li>Sixth Generation Processors<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g6.htm">http://www.pcguide.com/ref/cpu/fam/g6.htm</a>
</li>

<li>Great Microprocessors of the Past and Present<br />
<a href="http://www.cpushack.com/CPU/cpu1.html">http://www.cpushack.com/CPU/cpu1.html</a>
</li>

<li>Philip Koopman: Stack Computers: the new wave<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/contents.html">http://www.ece.cmu.edu/~koopman/stack_computers/contents.html</a>
</li>

<li>Hewlett Packard PA-8800 RISC (LOSTCIRCUITS)<br />
<a href="http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42">http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42</a>
</li>

<li>PA-RISC 1.1 Architecture and Instruction Set Reference Manual<br />
<a href="http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf">http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 1)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm">http://www.chipdb.org/cat-pa-risc-592.htm</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=2">http://www.chipdb.org/cat-pa-risc-592.htm?page=2</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=3">http://www.chipdb.org/cat-pa-risc-592.htm?page=3</a>
</li>

<li>PA-RISC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/PA-RISC">http://en.wikipedia.org/wiki/PA-RISC</a>
</li>

<li>The Great CPU List: Part VI: Hewlett-Packard PA-RISC, a conservative RISC (Oct 1986)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu4.html">http://jbayko.sasktelwebsite.net/cpu4.html</a>
</li>

<li>HP 9000/500 FOCUS<br />
<a href="http://www.openpa.net/systems/hp-9000_520.html">http://www.openpa.net/systems/hp-9000_520.html</a>
</li>

<li>HP FOCUS Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_FOCUS">http://en.wikipedia.org/wiki/HP_FOCUS</a>
</li>

<li>HP 3000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_3000">http://en.wikipedia.org/wiki/HP_3000</a>
</li>

<li>The SPARC Architecture Manual Version 8 (manuál v&nbsp;PDF formátu)<br />
<a href="http://www.sparc.org/standards/V8.pdf">http://www.sparc.org/standards/V8.pdf</a>
</li>

<li>The SPARC Architecture Manual Version 9 (manuál v&nbsp;PDF formátu)<br />
<a href="http://developers.sun.com/solaris/articles/sparcv9.pdf">http://developers.sun.com/solaris/articles/sparcv9.pdf</a>
</li>

<li>SPARC Pipelining<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html</a>
</li>

<li>SPARC Instruction<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>OpenSPARC<br />
<a href="http://www.opensparc.net/">http://www.opensparc.net/</a>
</li>

<li>History of SPARC systems 1987 to 2010<br />
<a href="http://www.sparcproductdirectory.com/history.html">http://www.sparcproductdirectory.com/history.html</a>
</li>

<li>Sun-1 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-1">http://en.wikipedia.org/wiki/Sun-1</a>
</li>

<li>Sun-2 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-2">http://en.wikipedia.org/wiki/Sun-2</a>
</li>

<li>Sun-3 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-3">http://en.wikipedia.org/wiki/Sun-3</a>
</li>

<li>Sun386i (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun386i">http://en.wikipedia.org/wiki/Sun386i</a>
</li>

<li>Sun 386i/250<br />
<a href="http://sites.inka.de/pcde/site/sun386i.html">http://sites.inka.de/pcde/site/sun386i.html</a>
</li>

<li>SPARC Instruction Set<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>MIPS Architecture Overview<br />
<a href="http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html">http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html</a>
</li>

<li>MIPS Technologies R3000<br />
<a href="http://www.cpu-world.com/CPUs/R3000/">http://www.cpu-world.com/CPUs/R3000/</a>
</li>

<li>CPU-collection: IDT R3010 FPU<br />
<a href="http://www.cpu-collection.de/?tn=0&l0=co&l1=IDT&l2=R3010+FPU">http://www.cpu-collection.de/?tn=0&amp;l0=co&amp;l1=IDT&amp;l2=R3010+FPU</a>
</li>

<li>The MIPS R2000 Instruction Set<br />
<a href="http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf">http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf</a>
</li>

<li>Maska mikroprocesoru RISC 1<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg</a>
</li>

<li>Maska mikroprocesoru RISC 2<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg</a>
</li>

<li>The MIPS Register Usage Conventions<br />
<a href="http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html">http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html</a>
</li>

<li>C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I<br />
<a href="http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf">http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf</a>
</li>

<li>Berkeley RISC<br />
<a href="http://en.wikipedia.org/wiki/Berkeley_RISC">http://en.wikipedia.org/wiki/Berkeley_RISC</a>
</li>

<li>Great moments in microprocessor history<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html">http://www.ibm.com/developerworks/library/pa-microhist.html</a>
</li>

<li>Microprogram-Based Processors<br />
<a href="http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm">http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm</a>
</li>

<li>A Brief History of Microprogramming<br />
<a href="http://www.cs.clemson.edu/~mark/uprog.html">http://www.cs.clemson.edu/~mark/uprog.html</a>
</li>

<li>Architecture of the WISC CPU/16<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html">http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html</a>
</li>

<li>Zásobníkový procesor WISC CPU/16 (Root.CZ)<br />
<a href="http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03">http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03</a>
</li>

<li>Writable instruction set, stack oriented computers: The WISC Concept<br />
<a href="http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf">http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf</a>
</li>

<li>The Great CPU List: Part X: Hitachi 6301 - Small and microcoded (1983)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10">http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10</a>
</li>

<li>What is RISC?<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/</a>
</li>

<li>RISC vs. CISC<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/</a>
</li>

<li>RISC and CISC definitions:<br />
<a href="http://www.cpushack.com/CPU/cpuAppendA.html">http://www.cpushack.com/CPU/cpuAppendA.html</a>
</li>

<li>The Evolution of RISC<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1">http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1</a>
</li>

<li>SPARC Processor Family Photo<br />
<a href="http://thenetworkisthecomputer.com/site/?p=243">http://thenetworkisthecomputer.com/site/?p=243</a>
</li>

<li>SPARC: Decades of Continuous Technical Innovation<br />
<a href="http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical">http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical</a>
</li>

<li>The SPARC processors<br />
<a href="http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors">http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors</a>
</li>

<li>Maurice V. Wilkes Home Page<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/">http://www.cl.cam.ac.uk/archive/mvw1/</a>
</li>

<li>Papers by M. V. Wilkes (dùle¾itá je pøedev¹ím jeho práce èíslo 35)<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt">http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt</a>
</li>

<li>Microprogram Memory<br />
<a href="http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/">http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/</a>
</li>

<li>First Draft of a report on the EDVAC<br />
<a href="http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf">http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf</a>
</li>

<li>Introduction to Microcontrollers<br />
<a href="http://www.pic24micro.com/cisc_vs_risc.html">http://www.pic24micro.com/cisc_vs_risc.html</a>
</li>

<li>Reduced instruction set computing (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Reduced_instruction_set_computer">http://en.wikipedia.org/wiki/Reduced_instruction_set_computer</a>
</li>

<li>MIPS architecture (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MIPS_architecture">http://en.wikipedia.org/wiki/MIPS_architecture</a>
</li>

<li>Very long instruction word (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Very_long_instruction_word">http://en.wikipedia.org/wiki/Very_long_instruction_word</a>
</li>

<li>Classic RISC pipeline (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Classic_RISC_pipeline">http://en.wikipedia.org/wiki/Classic_RISC_pipeline</a>
</li>

<li>R2000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R2000_(microprocessor)">http://en.wikipedia.org/wiki/R2000_(microprocessor)</a>
</li>

<li>R3000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R3000">http://en.wikipedia.org/wiki/R3000</a>
</li>

<li>R4400 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R4400">http://en.wikipedia.org/wiki/R4400</a>
</li>

<li>R8000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R8000">http://en.wikipedia.org/wiki/R8000</a>
</li>

<li>R10000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R10000">http://en.wikipedia.org/wiki/R10000</a>
</li>

<li>SPARC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sparc">http://en.wikipedia.org/wiki/Sparc</a>
</li>

<li>SPARC Tagged Data &ndash; otázka<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-079">http://compilers.iecc.com/comparch/article/91-04-079</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #1<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-082">http://compilers.iecc.com/comparch/article/91-04-082</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #2<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-088">http://compilers.iecc.com/comparch/article/91-04-088</a>
</li>

<li>CPU design (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/CPU_design">http://en.wikipedia.org/wiki/CPU_design</a>
</li>

<li>Control unit (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Control_unit">http://en.wikipedia.org/wiki/Control_unit</a>
</li>

<li>Microcode (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microcode">http://en.wikipedia.org/wiki/Microcode</a>
</li>

<li>Microsequencer (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microsequencer">http://en.wikipedia.org/wiki/Microsequencer</a>
</li>

<li>Maurice Wilkes (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Maurice_Wilkes">http://en.wikipedia.org/wiki/Maurice_Wilkes</a>
</li>

<li>Micro-operation (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Micro-operation">http://en.wikipedia.org/wiki/Micro-operation</a>
</li>

<li>b16 stack processor<br />
<a href="http://www.jwdt.com/~paysan/b16.html">http://www.jwdt.com/~paysan/b16.html</a>
</li>

<li>Color Forth (Chuck Moore home page)<br />
<a href="http://www.colorforth.com/">http://www.colorforth.com/</a>
</li>

<li>colorForth Instructions<br />
<a href="http://www.colorforth.com/inst.htm">http://www.colorforth.com/inst.htm</a>
</li>

<li>SEAforth 40C18<br />
<a href="http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75">http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75</a>
</li>

<li>Bit slicing<br />
<a href="http://en.wikipedia.org/wiki/Bit_slicing">http://en.wikipedia.org/wiki/Bit_slicing</a>
</li>

<li>Bitslice DES<br />
<a href="http://www.darkside.com.au/bitslice/">http://www.darkside.com.au/bitslice/</a>
</li>

<li>Great Microprocessors of the Past and Present: Part VII: Advanced Micro Devices Am2901, a few bits at a time ...<br />
<a href="http://www.cpushack.com/CPU/cpu1.html#Sec1Part7">http://www.cpushack.com/CPU/cpu1.html#Sec1Part7</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2011</small></p>
</body>
</html>

