Fitter report for final
Sun Dec 22 15:33:38 2013
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 22 15:33:38 2013         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; final                                         ;
; Top-level Entity Name              ; final_module                                  ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 466 / 22,320 ( 2 % )                          ;
;     Total combinational functions  ; 437 / 22,320 ( 2 % )                          ;
;     Dedicated logic registers      ; 185 / 22,320 ( < 1 % )                        ;
; Total registers                    ; 185                                           ;
; Total pins                         ; 23 / 154 ( 15 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 8,192 / 608,256 ( 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; VGA_HS   ; Missing drive strength and slew rate ;
; VGA_VS   ; Missing drive strength and slew rate ;
; VGA_R    ; Missing drive strength and slew rate ;
; VGA_G    ; Missing drive strength and slew rate ;
; VGA_B    ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CATHODE[0] ; PIN_L15       ; QSF Assignment ;
; Location ;                ;              ; CATHODE[1] ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; CATHODE[2] ; PIN_R11       ; QSF Assignment ;
; Location ;                ;              ; CATHODE[3] ; PIN_T14       ; QSF Assignment ;
; Location ;                ;              ; HEX[0]     ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; HEX[1]     ; PIN_T13       ; QSF Assignment ;
; Location ;                ;              ; HEX[2]     ; PIN_R12       ; QSF Assignment ;
; Location ;                ;              ; HEX[3]     ; PIN_P11       ; QSF Assignment ;
; Location ;                ;              ; HEX[4]     ; PIN_R10       ; QSF Assignment ;
; Location ;                ;              ; HEX[5]     ; PIN_T11       ; QSF Assignment ;
; Location ;                ;              ; HEX[6]     ; PIN_R13       ; QSF Assignment ;
; Location ;                ;              ; HEX[7]     ; PIN_T10       ; QSF Assignment ;
; Location ;                ;              ; IN[0]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; IN[1]      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; IN[2]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; IN[3]      ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; IN[4]      ; PIN_J16       ; QSF Assignment ;
; Location ;                ;              ; IN[5]      ; PIN_L13       ; QSF Assignment ;
; Location ;                ;              ; IN[6]      ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; IN[7]      ; PIN_N14       ; QSF Assignment ;
; Location ;                ;              ; IN[8]      ; PIN_K15       ; QSF Assignment ;
; Location ;                ;              ; IN[9]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]    ; PIN_N12       ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]    ; PIN_N11       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]    ; PIN_L16       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]    ; PIN_K16       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]    ; PIN_R16       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]    ; PIN_P15       ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]    ; PIN_P16       ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]    ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]    ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]    ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]    ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]    ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]    ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; OUT[0]     ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; OUT[1]     ; PIN_A2        ; QSF Assignment ;
; Location ;                ;              ; OUT[2]     ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; OUT[3]     ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OUT[4]     ; PIN_N16       ; QSF Assignment ;
; Location ;                ;              ; OUT[5]     ; PIN_N15       ; QSF Assignment ;
; Location ;                ;              ; OUT[6]     ; PIN_P14       ; QSF Assignment ;
; Location ;                ;              ; OUT[7]     ; PIN_L14       ; QSF Assignment ;
; Location ;                ;              ; PB[1]      ; PIN_J14       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 692 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 692 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 682     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/FPGA/Desktop/New folder/final.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+---------------------------------------------+--------------------------------------------+
; Resource                                    ; Usage                                      ;
+---------------------------------------------+--------------------------------------------+
; Total logic elements                        ; 466 / 22,320 ( 2 % )                       ;
;     -- Combinational with no register       ; 281                                        ;
;     -- Register only                        ; 29                                         ;
;     -- Combinational with a register        ; 156                                        ;
;                                             ;                                            ;
; Logic element usage by number of LUT inputs ;                                            ;
;     -- 4 input functions                    ; 77                                         ;
;     -- 3 input functions                    ; 115                                        ;
;     -- <=2 input functions                  ; 245                                        ;
;     -- Register only                        ; 29                                         ;
;                                             ;                                            ;
; Logic elements by mode                      ;                                            ;
;     -- normal mode                          ; 238                                        ;
;     -- arithmetic mode                      ; 199                                        ;
;                                             ;                                            ;
; Total registers*                            ; 185 / 23,018 ( < 1 % )                     ;
;     -- Dedicated logic registers            ; 185 / 22,320 ( < 1 % )                     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )                            ;
;                                             ;                                            ;
; Total LABs:  partially or completely used   ; 51 / 1,395 ( 4 % )                         ;
; User inserted logic elements                ; 0                                          ;
; Virtual pins                                ; 0                                          ;
; I/O pins                                    ; 23 / 154 ( 15 % )                          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                              ;
; Global signals                              ; 5                                          ;
; M9Ks                                        ; 1 / 66 ( 2 % )                             ;
; Total block memory bits                     ; 8,192 / 608,256 ( 1 % )                    ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )                            ;
; PLLs                                        ; 0 / 4 ( 0 % )                              ;
; Global clocks                               ; 5 / 20 ( 25 % )                            ;
; JTAGs                                       ; 0 / 1 ( 0 % )                              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                              ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                               ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%                               ;
; Maximum fan-out node                        ; SW0[0]~inputclkctrl                        ;
; Maximum fan-out                             ; 122                                        ;
; Highest non-global fan-out signal           ; oscilloscpoe:comb_3|trig_ctrl:i8|always2~2 ;
; Highest non-global fan-out                  ; 20                                         ;
; Total fan-out                               ; 1771                                       ;
; Average fan-out                             ; 2.50                                       ;
+---------------------------------------------+--------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 466 / 22320 ( 2 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 281                   ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;     -- Combinational with a register        ; 156                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 77                    ; 0                              ;
;     -- 3 input functions                    ; 115                   ; 0                              ;
;     -- <=2 input functions                  ; 245                   ; 0                              ;
;     -- Register only                        ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 238                   ; 0                              ;
;     -- arithmetic mode                      ; 199                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 185                   ; 0                              ;
;     -- Dedicated logic registers            ; 185 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 51 / 1395 ( 3 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 23                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 8192                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1768                  ; 5                              ;
;     -- Registered Connections               ; 466                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 18                    ; 0                              ;
;     -- Output Ports                         ; 5                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 82                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PB[0]    ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[0]   ; D12   ; 7        ; 51           ; 34           ; 21           ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[1]   ; D11   ; 7        ; 51           ; 34           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[2]   ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[3]   ; E9    ; 7        ; 29           ; 34           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[4]   ; F9    ; 7        ; 34           ; 34           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[5]   ; D8    ; 8        ; 23           ; 34           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[6]   ; E7    ; 8        ; 16           ; 34           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW0[7]   ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[0]   ; B11   ; 7        ; 40           ; 34           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[1]   ; D9    ; 7        ; 31           ; 34           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[2]   ; C9    ; 7        ; 31           ; 34           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[3]   ; F8    ; 8        ; 20           ; 34           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[4]   ; E8    ; 8        ; 20           ; 34           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[5]   ; C8    ; 8        ; 23           ; 34           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[6]   ; C6    ; 8        ; 18           ; 34           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1[7]   ; A7    ; 8        ; 20           ; 34           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; VGA_B  ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G  ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R  ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; SW1[0]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; SW0[4]                  ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; SW1[2]                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; SW1[1]                  ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; SW0[3]                  ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; SW1[5]                  ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; SW1[4]                  ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; SW1[3]                  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; SW1[7]                  ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; SW0[6]                  ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; SW0[7]                  ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 20 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 11 / 24 ( 46 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 24 ( 33 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; SW1[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; VGA_R                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; SW1[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; VGA_B                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; SW1[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; SW1[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; SW1[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; SW0[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; SW0[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; SW1[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; SW0[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; SW0[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; SW0[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; SW0[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; SW1[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; SW0[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; VGA_G                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; SW1[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; SW0[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; PB[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                       ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |final_module                                   ; 466 (0)     ; 185 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 23   ; 0            ; 281 (0)      ; 29 (0)            ; 156 (0)          ; |final_module                                                                                                                                             ;              ;
;    |oscilloscpoe:comb_3|                        ; 466 (0)     ; 185 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 29 (0)            ; 156 (0)          ; |final_module|oscilloscpoe:comb_3                                                                                                                         ;              ;
;       |DigFuncGen:fg1|                          ; 79 (79)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 26 (26)           ; 46 (46)          ; |final_module|oscilloscpoe:comb_3|DigFuncGen:fg1                                                                                                          ;              ;
;       |VGA_CTRL:i2|                             ; 58 (58)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 1 (1)             ; 20 (20)          ; |final_module|oscilloscpoe:comb_3|VGA_CTRL:i2                                                                                                             ;              ;
;       |rgb_gen:i3|                              ; 155 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (15)     ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3                                                                                                              ;              ;
;          |grid:comb_12|                         ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12                                                                                                 ;              ;
;             |lpm_divide:Mod0|                   ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0                                                                                 ;              ;
;                |lpm_divide_2bm:auto_generated|  ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated                                                   ;              ;
;                   |sign_div_unsign_nlh:divider| ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;                      |alt_u_div_27f:divider|    ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;             |lpm_divide:Mod1|                   ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1                                                                                 ;              ;
;                |lpm_divide_2bm:auto_generated|  ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated                                                   ;              ;
;                   |sign_div_unsign_nlh:divider| ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;                      |alt_u_div_27f:divider|    ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;       |sampler_scaller:i7|                      ; 9 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (6)            ; |final_module|oscilloscpoe:comb_3|sampler_scaller:i7                                                                                                      ;              ;
;          |scaler:i1|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |final_module|oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1                                                                                            ;              ;
;       |storage_mem:i4|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|storage_mem:i4                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component                                                                          ;              ;
;             |altsyncram_m7q1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |final_module|oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated                                           ;              ;
;       |time_division:i5|                        ; 84 (84)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 2 (2)             ; 40 (40)          ; |final_module|oscilloscpoe:comb_3|time_division:i5                                                                                                        ;              ;
;       |trig_ctrl:i8|                            ; 73 (73)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 37 (37)          ; |final_module|oscilloscpoe:comb_3|trig_ctrl:i8                                                                                                            ;              ;
;       |wr_adr_gen:i6|                           ; 16 (13)     ; 13 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (10)          ; |final_module|oscilloscpoe:comb_3|wr_adr_gen:i6                                                                                                           ;              ;
;          |ctrl:cu|                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |final_module|oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu                                                                                                   ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; SW0[7]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PB[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW0[0]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW0[6]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW0[5]   ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; SW0[2]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW0[1]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW1[7]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW1[6]   ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; SW1[5]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW1[4]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW1[3]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW1[2]   ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; SW1[1]   ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; SW1[0]   ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; SW0[3]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; SW0[4]   ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; SW0[7]                                                                  ;                   ;         ;
; PB[0]                                                                   ;                   ;         ;
; SW0[0]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|time_division:i5|clk_out                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|func_clk                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|always1~0                       ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|always2~2                       ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|always0~0                   ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|always1~0                   ; 0                 ; 6       ;
; CLOCK_50                                                                ;                   ;         ;
; SW0[6]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[0]~0               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[1]~1               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[2]~2               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[3]~3               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[4]~4               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[5]~5               ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|Mux0~0          ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|Mux0~1          ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|out_scaler[7]~0 ; 0                 ; 6       ;
; SW0[5]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[0]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[1]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[2]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[3]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[4]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[5]                 ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|Mux0~1          ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|out_scaler[7]~0 ; 1                 ; 6       ;
; SW0[2]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|trigger~0                       ; 0                 ; 6       ;
; SW0[1]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|comb~0                          ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|always2~0                       ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|always2~1                       ; 0                 ; 6       ;
; SW1[7]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~14                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~14                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~14                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~14                    ; 0                 ; 6       ;
; SW1[6]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~13                    ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~13                    ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~13                    ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~13                    ; 1                 ; 6       ;
; SW1[5]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~11                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~11                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~11                    ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~11                    ; 0                 ; 6       ;
; SW1[4]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~9                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~9                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~9                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~9                     ; 0                 ; 6       ;
; SW1[3]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~7                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~7                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~7                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~7                     ; 0                 ; 6       ;
; SW1[2]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~5                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~5                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~5                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~5                     ; 1                 ; 6       ;
; SW1[1]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~3                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~3                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~3                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~3                     ; 1                 ; 6       ;
; SW1[0]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~1                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~1                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~1                     ; 1                 ; 6       ;
;      - oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~1                     ; 1                 ; 6       ;
; SW0[3]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~0                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~2                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~4                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~6                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~8                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~10                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~12                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~16                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~20                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~24                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~28                     ; 0                 ; 6       ;
; SW0[4]                                                                  ;                   ;         ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~0                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~2                      ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~10                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~12                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~14                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~16                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~20                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~22                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~24                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~26                     ; 0                 ; 6       ;
;      - oscilloscpoe:comb_3|time_division:i5|Add2~28                     ; 0                 ; 6       ;
+-------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                        ; PIN_R8             ; 81      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; SW0[0]                                          ; PIN_D12            ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SW0[0]                                          ; PIN_D12            ; 122     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SW0[5]                                          ; PIN_D8             ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal1~2        ; LCCOMB_X25_Y25_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp            ; FF_X1_Y16_N21      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|always0~0  ; LCCOMB_X29_Y31_N30 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|always1~0  ; LCCOMB_X29_Y31_N0  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|clk_out    ; FF_X29_Y31_N29     ; 21      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|func_clk   ; FF_X29_Y31_N23     ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always1~0      ; LCCOMB_X20_Y25_N2  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always2~2      ; LCCOMB_X20_Y25_N30 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|Equal0~2      ; LCCOMB_X21_Y26_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|ps.01 ; FF_X21_Y26_N21     ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                           ;
+-----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                          ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                      ; PIN_R8         ; 81      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; SW0[0]                                        ; PIN_D12        ; 122     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp          ; FF_X1_Y16_N21  ; 20      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|clk_out  ; FF_X29_Y31_N29 ; 21      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; oscilloscpoe:comb_3|time_division:i5|func_clk ; FF_X29_Y31_N23 ; 64      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; oscilloscpoe:comb_3|time_division:i5|always1~0                                                                                                                         ; 20      ;
; oscilloscpoe:comb_3|time_division:i5|always0~0                                                                                                                         ; 20      ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always2~2                                                                                                                             ; 20      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~8  ; 19      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~8  ; 19      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~6  ; 16      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~6  ; 16      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~8  ; 15      ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~8  ; 15      ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|Equal0~2                                                                                                                             ; 12      ;
; SW0[4]~input                                                                                                                                                           ; 11      ;
; SW0[3]~input                                                                                                                                                           ; 11      ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal1~2                                                                                                                               ; 10      ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[5]                                                                                                                                   ; 10      ;
; SW0[6]~input                                                                                                                                                           ; 9       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[4]                                                                                                                                   ; 9       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[3]                                                                                                                                   ; 9       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[7]                                                                                                                                   ; 9       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[8]                                                                                                                                   ; 9       ;
; SW0[5]~input                                                                                                                                                           ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[2]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[6]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[6]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[5]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[3]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[4]                                                                                                                                   ; 8       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[15]                                                                                                                         ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[1]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[9]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[15]                                                                                                                         ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[8]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[7]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[2]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[1]                                                                                                                                   ; 7       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[9]                                                                                                                                   ; 7       ;
; SW0[0]~input                                                                                                                                                           ; 6       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[0]                                                                                                                                   ; 6       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|ps.01                                                                                                                        ; 5       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[15]~30                                                                                                                        ; 5       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[14]~28                                                                                                                        ; 5       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[0]                                                                                                                                   ; 5       ;
; SW1[0]~input                                                                                                                                                           ; 4       ;
; SW1[1]~input                                                                                                                                                           ; 4       ;
; SW1[2]~input                                                                                                                                                           ; 4       ;
; SW1[3]~input                                                                                                                                                           ; 4       ;
; SW1[4]~input                                                                                                                                                           ; 4       ;
; SW1[5]~input                                                                                                                                                           ; 4       ;
; SW1[6]~input                                                                                                                                                           ; 4       ;
; SW1[7]~input                                                                                                                                                           ; 4       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[13]~26                                                                                                                        ; 4       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[12]~24                                                                                                                        ; 4       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[11]~22                                                                                                                        ; 4       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[10]~20                                                                                                                        ; 4       ;
; SW0[1]~input                                                                                                                                                           ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[0]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[1]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[2]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[3]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[4]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[5]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[6]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev[7]                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|trigger                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal0~2                                                                                                                               ; 3       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[9]~18                                                                                                                         ; 3       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[8]~16                                                                                                                         ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[9]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[8]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[7]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[6]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[5]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[4]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[3]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[2]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[1]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[0]                                                                                                                             ; 3       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~91            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~90            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~89            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~88            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~87            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~91            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~90            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~89            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~88            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~87            ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~6                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[5]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[6]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[7]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[8]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[9]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[10]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[11]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[12]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[13]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[14]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~12                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|ps.10                                                                                                                        ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|comb~0                                                                                                                                ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[0]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[1]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[2]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[3]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[4]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[5]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[6]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|prev2[7]                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~6                                                                                                                              ; 2       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|ps.00                                                                                                                        ; 2       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal0~0                                                                                                                               ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~80            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~78            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~77            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~80            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~78            ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~77            ; 2       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|R_out~0                                                                                                                                ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Equal0~2                                                                                                                                ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Equal0~1                                                                                                                                ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Equal0~0                                                                                                                                ; 2       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|AR~1                                                                                                                                   ; 2       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|LessThan1~0                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[15]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[14]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[13]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[12]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[9]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[11]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[10]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[8]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[7]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[6]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[5]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[4]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[3]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[2]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[1]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[0]                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[19]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[18]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[17]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[16]                                                                                                                    ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[2]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[1]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[19]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[0]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[17]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[18]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[15]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[16]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[13]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[14]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[11]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[12]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[9]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[10]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[7]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[8]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[5]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[6]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[3]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|time_division:i5|timer[4]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~14                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~14                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[15]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[14]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[13]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[12]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[11]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[10]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[9]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[8]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[7]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[6]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[5]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[4]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[0]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[3]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[2]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[1]                                                                                                                             ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[19]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[18]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[17]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[16]                                                                                                                            ; 2       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[5]~5                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[4]~4                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[3]~3                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[2]~2                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[1]~1                                                                                                                     ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[14]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[5]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[6]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[7]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[8]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[9]                                                                                                                          ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[10]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[11]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[12]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[13]                                                                                                                         ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[8]~8  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[1]~14 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[2]~12 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[3]~10 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[8]~8  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[1]~14 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[2]~12 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[3]~10 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~12 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~10 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~2  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~0  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~2  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~0  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~12 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~10 ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~2  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~0  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~2  ; 2       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~0  ; 2       ;
; SW0[2]~input                                                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[1]~8                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[2]~7                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[3]~6                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[4]~5                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[5]~4                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[6]~3                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[7]~2                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[2]~3                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[8]~1                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[4]~2                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[5]~1                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[8]~0                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[15]~0                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[1]~7                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[2]~6                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[3]~5                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[4]~4                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[5]~3                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[6]~2                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[7]~1                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[8]~0                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp~0                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~86            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~86            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~85            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~85            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_clk~0                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~5                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~4                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~3                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~2                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~1                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal2~0                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|ns.10~0                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always2~1                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[14]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[15]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[0]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[1]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[2]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[3]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_1[4]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[0]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[1]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[2]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[3]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[4]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[5]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[6]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[7]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[8]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[9]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[10]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[11]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[12]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_2[13]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|clk_out~0                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~11                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~10                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~9                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~8                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~7                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~6                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~5                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~4                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~3                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~2                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~1                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Equal1~0                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|Selector0~0                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always1~0                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|trigger~0                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|always2~0                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~5                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~4                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~3                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~2                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~1                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|Equal0~0                                                                                                                              ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|out_scaler[7]~0                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|Mux0~1                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|scaler:i1|Mux0~0                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[15]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[14]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[13]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[12]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[11]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[9]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[10]                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[0]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[1]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[2]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[3]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[4]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[5]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[6]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[7]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n_2[8]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|ctrl:cu|Selector1~0                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|Equal0~1                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|Equal0~0                                                                                                                             ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[7]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[6]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal1~1                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal1~0                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal2~1                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal2~0                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x~2                                                                                                                                    ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x~1                                                                                                                                    ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x~0                                                                                                                                    ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Equal0~1                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp                                                                                                                                   ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~14                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~13                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~12                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~84            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~83            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~82            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~81            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~11                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~84            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~83            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~82            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~81            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~10                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~9                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~8                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~7                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~6                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~79            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~76            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~5                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~75            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~74            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~4                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~3                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~79            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~76            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~2                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~75            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~74            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~1                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~73            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~72            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~71            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~70            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~69            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~68            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~67            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~66            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~65            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~64            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~63            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~62            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~61            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~60            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~59            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~58            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~57            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~56            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~55            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~54            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~53            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~52            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~51            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~50            ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|G_out~0                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~73            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~72            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~71            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~70            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~69            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~68            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~67            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~66            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~65            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~64            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~63            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~62            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~61            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~60            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~59            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~58            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~57            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~56            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~55            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~54            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~53            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~52            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~51            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~50            ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Equal0~3                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|AR~0                                                                                                                                   ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|V_sync~1                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|V_sync~0                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|H_sync~3                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|H_sync~2                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|H_sync~1                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|H_sync~0                                                                                                                               ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[19]~58                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[18]~57                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[18]~56                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[17]~55                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[17]~54                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[16]~53                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[16]~52                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[15]~51                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[15]~50                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[14]~49                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[14]~48                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[13]~47                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[13]~46                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[12]~45                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[12]~44                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[11]~43                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[11]~42                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[10]~41                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[10]~40                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[9]~39                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[9]~38                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[8]~37                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[8]~36                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[7]~35                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[7]~34                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[6]~33                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[6]~32                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[5]~31                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[5]~30                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[4]~29                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[4]~28                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[3]~27                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[3]~26                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[2]~25                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[2]~24                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[1]~23                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[1]~22                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[0]~21                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[0]~20                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[0]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[1]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[2]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[3]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[4]                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[19]~58                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[18]~57                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[18]~56                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[17]~55                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[17]~54                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[16]~53                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[16]~52                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[15]~51                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[15]~50                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[14]~49                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[14]~48                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[13]~47                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[13]~46                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[12]~45                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[12]~44                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[11]~43                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[11]~42                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[10]~41                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[10]~40                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[9]~39                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[9]~38                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[8]~37                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[8]~36                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[7]~35                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[7]~34                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[6]~33                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[6]~32                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[5]~31                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[5]~30                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[4]~29                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[4]~28                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[3]~27                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[3]~26                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[2]~25                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[2]~24                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[1]~23                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[1]~22                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[0]~21                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|timer[0]~20                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[19]~58                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[18]~57                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[18]~56                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[17]~55                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[17]~54                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[16]~53                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[16]~52                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[15]~51                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[15]~50                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[14]~49                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[14]~48                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[13]~47                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[13]~46                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[12]~45                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[12]~44                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[11]~43                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[11]~42                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[10]~41                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[10]~40                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[9]~39                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[9]~38                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[8]~37                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[8]~36                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[7]~35                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[7]~34                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[6]~33                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[6]~32                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[5]~31                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[5]~30                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[4]~29                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[4]~28                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[3]~27                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[3]~26                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[2]~25                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[2]~24                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[1]~23                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[1]~22                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[0]~21                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|asghar[0]~20                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[15]~46                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[14]~45                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[14]~44                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[13]~43                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[13]~42                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[12]~41                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[12]~40                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[11]~39                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[11]~38                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[10]~37                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[10]~36                                                                                                                      ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[9]~35                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[9]~34                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[8]~33                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[8]~32                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[7]~31                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[7]~30                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[6]~29                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[6]~28                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[5]~27                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[5]~26                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[4]~25                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[4]~24                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[3]~23                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[3]~22                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[2]~21                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[2]~20                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[1]~19                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[1]~18                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[0]~17                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|cos_n_1[0]~16                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~34                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~33                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~32                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~31                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~30                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~29                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~28                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~27                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~26                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~25                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~24                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~23                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~22                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~21                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~20                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~19                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~18                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~17                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~16                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~15                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~14                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~13                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~12                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~11                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~10                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~9                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~8                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~7                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~6                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~5                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~4                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~3                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~2                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~1                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|Add2~0                                                                                                                            ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~14                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~13                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~11                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~9                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~7                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~5                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~3                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan1~1                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~14                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~13                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~11                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~9                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~7                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~5                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~3                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan0~1                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~13                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~11                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~9                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~7                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~5                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~3                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan2~1                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~13                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~11                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~9                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~7                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~5                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~3                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|trig_ctrl:i8|LessThan3~1                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[14]~29                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[13]~27                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[12]~25                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[9]~28                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[8]~27                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[8]~26                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[7]~25                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[7]~24                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[6]~23                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[6]~22                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[5]~21                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[5]~20                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[4]~19                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[4]~18                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[3]~17                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[3]~16                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[2]~15                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[2]~14                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[1]~13                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[1]~12                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[0]~11                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|wr_adr_gen:i6|count[0]~10                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[11]~23                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[0]~0                                                                                                                     ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[10]~21                                                                                                                        ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[9]~19                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[8]~17                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[7]~15                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[7]~14                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[6]~13                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[6]~12                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[5]~11                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[5]~10                                                                                                                         ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[4]~9                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[4]~8                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[3]~7                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[3]~6                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[2]~5                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[2]~4                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[1]~3                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[1]~2                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[0]~1                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|DigFuncGen:fg1|sin_n[0]~0                                                                                                                          ; 1       ;
; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                                                           ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[4]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[5]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[3]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[2]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[1]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|sampler_scaller:i7|out_ss[0]                                                                                                                       ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[9]~28                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[8]~27                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[8]~26                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[7]~25                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[7]~24                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[6]~23                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[6]~22                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[5]~21                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[5]~20                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[4]~19                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[4]~18                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[3]~17                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[3]~16                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[2]~15                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[2]~14                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[1]~13                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[1]~12                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[0]~11                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|y[0]~10                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~18                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~17                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~16                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~15                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~14                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~13                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~12                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~11                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~10                                                                                                                                ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~9                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~8                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~7                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~6                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~5                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~4                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~3                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~2                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~1                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|Add0~0                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[1]~14 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[2]~12 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[3]~10 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[1]~14 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[2]~12 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[3]~10 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~2  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~0  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~2  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~0  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~2  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~0  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod1|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~2  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~0  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[7]~7  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[6]~5  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[6]~4  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~3  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|grid:comb_12|lpm_divide:Mod0|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~1  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~20                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~19                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~18                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~17                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~16                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~15                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~14                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~13                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~12                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~11                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~10                                                                                                                                 ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~9                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~8                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~7                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~6                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~5                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~4                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~3                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~2                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~1                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|rgb_gen:i3|Add0~0                                                                                                                                  ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[1]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[2]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[3]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[4]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[5]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[6]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[7]                                                               ; 1       ;
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|q_b[0]                                                               ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X22_Y26_N0 ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 470 / 71,559 ( < 1 % ) ;
; C16 interconnects          ; 16 / 2,597 ( < 1 % )   ;
; C4 interconnects           ; 208 / 46,848 ( < 1 % ) ;
; Direct links               ; 128 / 71,559 ( < 1 % ) ;
; Global clocks              ; 5 / 20 ( 25 % )        ;
; Local interconnects        ; 231 / 24,624 ( < 1 % ) ;
; R24 interconnects          ; 12 / 2,496 ( < 1 % )   ;
; R4 interconnects           ; 224 / 62,424 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.14) ; Number of LABs  (Total = 51) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 10                           ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 1                            ;
; 7                                          ; 1                            ;
; 8                                          ; 1                            ;
; 9                                          ; 2                            ;
; 10                                         ; 3                            ;
; 11                                         ; 1                            ;
; 12                                         ; 2                            ;
; 13                                         ; 1                            ;
; 14                                         ; 1                            ;
; 15                                         ; 0                            ;
; 16                                         ; 19                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.24) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 24                           ;
; 1 Clock                            ; 30                           ;
; 1 Sync. clear                      ; 7                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.00) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 9                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.69) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 15                           ;
; 2                                               ; 8                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.12) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 7                            ;
; 3                                           ; 16                           ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 3                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 2                            ;
; 30                                          ; 1                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 23        ; 0            ; 23        ; 0            ; 0            ; 23        ; 23        ; 0            ; 23        ; 23        ; 0            ; 5            ; 0            ; 0            ; 18           ; 0            ; 5            ; 18           ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 23        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 23           ; 0         ; 23           ; 23           ; 0         ; 0         ; 23           ; 0         ; 0         ; 23           ; 18           ; 23           ; 23           ; 5            ; 23           ; 18           ; 5            ; 23           ; 23           ; 23           ; 18           ; 23           ; 23           ; 23           ; 23           ; 23           ; 0         ; 23           ; 23           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW0[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PB[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW0[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+--------------------------------------+----------------------+-------------------+
; Source Clock(s)                      ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------------------+----------------------+-------------------+
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp ; CLOCK_50             ; 1.8               ;
+--------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                               ;
+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+
; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp                ; oscilloscpoe:comb_3|VGA_CTRL:i2|clkp                                                                                              ; 1.831             ;
; oscilloscpoe:comb_3|time_division:i5|clk_out        ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 1.747             ;
; oscilloscpoe:comb_3|time_division:i5|func_clk       ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 1.747             ;
; oscilloscpoe:comb_3|time_division:i5|timer[4]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[3]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[6]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[5]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[8]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[7]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[10]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[9]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[12]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[11]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[14]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[13]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[16]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[15]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[18]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[17]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[0]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[19]      ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[1]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|timer[2]       ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[16] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[17] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[18] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[19] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[0]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[1]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[2]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[3]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[4]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[5]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[6]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[7]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[8]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[10] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[11] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[9]  ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[12] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[13] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[14] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; oscilloscpoe:comb_3|time_division:i5|func_timer[15] ; oscilloscpoe:comb_3|time_division:i5|func_clk                                                                                     ; 0.874             ;
; SW0[3]                                              ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; SW0[4]                                              ; oscilloscpoe:comb_3|time_division:i5|clk_out                                                                                      ; 0.874             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[9]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.367             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[5]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.367             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[8]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.366             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[3]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.111             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[4]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.103             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[0]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.103             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[2]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.102             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[7]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.100             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[6]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.100             ;
; oscilloscpoe:comb_3|VGA_CTRL:i2|x[1]                ; oscilloscpoe:comb_3|storage_mem:i4|altsyncram:altsyncram_component|altsyncram_m7q1:auto_generated|ram_block1a6~portb_address_reg0 ; 0.094             ;
+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 22 15:33:29 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off final -c final
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP4CE22F17C6 for design "final"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C6 is compatible
    Info: Device EP4CE6F17C6 is compatible
    Info: Device EP4CE15F17C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H1
    Info: Pin ~ALTERA_DATA0~ is reserved at location H2
    Info: Pin ~ALTERA_nCEO~ is reserved at location F16
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|VGA_CTRL:i2|clkp}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|func_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {oscilloscpoe:comb_3|time_division:i5|clk_out}] -hold 0.020
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node oscilloscpoe:comb_3|time_division:i5|func_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|func_clk~0
Info: Automatically promoted node oscilloscpoe:comb_3|time_division:i5|clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|clk_out~0
Info: Automatically promoted node oscilloscpoe:comb_3|VGA_CTRL:i2|clkp 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oscilloscpoe:comb_3|VGA_CTRL:i2|clkp~0
Info: Automatically promoted node SW0[0]~input (placed in PIN D12 (DIFFIO_T23p, DQS0T/CQ1T,CDPCLK6))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|clk_out
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|func_clk
        Info: Destination node oscilloscpoe:comb_3|trig_ctrl:i8|always1~0
        Info: Destination node oscilloscpoe:comb_3|trig_ctrl:i8|always2~2
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|always0~0
        Info: Destination node oscilloscpoe:comb_3|time_division:i5|always1~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "CATHODE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "CATHODE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "CATHODE[2]" is assigned to location or region, but does not exist in design
    Warning: Node "CATHODE[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[0]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[1]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[2]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[3]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[4]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[5]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[6]" is assigned to location or region, but does not exist in design
    Warning: Node "HEX[7]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[0]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[1]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[2]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[3]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[4]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[5]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[6]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[7]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[8]" is assigned to location or region, but does not exist in design
    Warning: Node "IN[9]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OUT[7]" is assigned to location or region, but does not exist in design
    Warning: Node "PB[1]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II Fitter was successful. 0 errors, 53 warnings
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Sun Dec 22 15:33:38 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


