Fitter report for bias_card
Wed Jan 14 11:19:37 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Estimated Delay Added for Hold Timing
 33. Advanced Data - General
 34. Advanced Data - Placement Preparation
 35. Advanced Data - Placement
 36. Advanced Data - Routing
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+--------------------------+------------------------------------------+
; Fitter Status            ; Successful - Wed Jan 14 11:19:37 2009    ;
; Quartus II Version       ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name            ; bias_card                                ;
; Top-level Entity Name    ; bias_card                                ;
; Family                   ; Stratix                                  ;
; Device                   ; EP1S10F780C5                             ;
; Timing Models            ; Final                                    ;
; Total logic elements     ; 3,356 / 10,570 ( 32 % )                  ;
; Total pins               ; 187 / 427 ( 44 % )                       ;
; Total virtual pins       ; 0                                        ;
; Total memory bits        ; 70,144 / 920,448 ( 8 % )                 ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                           ;
; Total PLLs               ; 1 / 6 ( 17 % )                           ;
; Total DLLs               ; 0 / 2 ( 0 % )                            ;
+--------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP1S10F780C5       ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                               ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; On                 ; Off                            ;
; Auto Packed Registers                                              ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                 ; Off                            ;
; Perform Register Duplication for Performance                       ; On                 ; Off                            ;
; Perform Register Retiming for Performance                          ; On                 ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; On                 ; Off                            ;
; Physical Synthesis Effort Level                                    ; Extra              ; Normal                         ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; Slow Slew Rate                                                     ; Off                ; Off                            ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Fitter Effort                                                      ; Auto Fit           ; Auto Fit                       ;
; Logic Cell Insertion - Logic Duplication                           ; Auto               ; Auto                           ;
; Auto Register Duplication                                          ; Auto               ; Auto                           ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                                   ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|shift_reg:spi_shift|reg[1]~1749                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|shift_reg:spi_shift|reg[15]~1767                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|Add1~187                                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|Equal13~37                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]_RTM01226                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[4]_RTM01232                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM01218 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM01219 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM01220 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM01221 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1|safe_q[0]_RTM01222 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~82                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[0]~82_RTM01223              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[0]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[1]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[2]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dffe9a[3]                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~75                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~75_RTM01227                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~75_RTM01233                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[1]_RTM0154                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[1]_RTM0154                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[1]_RTM0154_RTM0156                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[2]_RTM0151                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[2]_RTM0151                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[2]_RTM0151_RTM0153                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[3]_RTM0123                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[3]_RTM0123                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[3]_RTM0123_RTM0124                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[4]_RTM0105                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[4]_RTM0105                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[4]_RTM0105_RTM0106                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[5]_RTM0125                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[5]_RTM0125                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[5]_RTM0125_RTM0126                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[6]_RTM0127                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[6]_RTM0127                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[6]_RTM0127_RTM0128                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[7]_RTM0135                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[7]_RTM0135                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[7]_RTM0135_RTM0136                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[8]_RTM0133                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[8]_RTM0133                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[8]_RTM0133_RTM0134                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[9]_RTM0141                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[9]_RTM0141                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[9]_RTM0141_RTM0142                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[10]_RTM0129                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[10]_RTM0129                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[10]_RTM0129_RTM0130                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[11]_RTM0139                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[11]_RTM0139                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[11]_RTM0139_RTM0140                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]_RTM0143                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]_RTM0143                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]_RTM0143_RTM0144                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]_RTM0143_RTM0570                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]_RTM0143_RTM0570                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[13]_RTM0137                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[13]_RTM0137                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[13]_RTM0137_RTM0138                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[14]_RTM0145                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[14]_RTM0145                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[14]_RTM0145_RTM0146                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[15]_RTM0147                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[15]_RTM0147                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[15]_RTM0147_RTM0148                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[16]_RTM0107                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[16]_RTM0107                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[16]_RTM0107_RTM0108                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[17]_RTM0131                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[17]_RTM0131                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[17]_RTM0131_RTM0132                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[18]_RTM099                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[18]_RTM099                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[18]_RTM099_RTM0100                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[19]_RTM0101                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[19]_RTM0101                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[19]_RTM0101_RTM0102                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[20]_RTM095                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[20]_RTM095                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[20]_RTM095_RTM096                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[21]_RTM0109                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[21]_RTM0109                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[21]_RTM0109_RTM0110                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[22]_RTM0117                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[22]_RTM0117                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[22]_RTM0117_RTM0118                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[23]_RTM091                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[23]_RTM091                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[23]_RTM091_RTM092                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[24]_RTM0149                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[24]_RTM0149                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[24]_RTM0149_RTM0150                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[25]_RTM097                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[25]_RTM097                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[25]_RTM097_RTM098                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[26]_RTM0103                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[26]_RTM0103                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[26]_RTM0103_RTM0104                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[27]_RTM0121                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[27]_RTM0121                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[27]_RTM0121_RTM0122                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[28]_RTM093                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[28]_RTM093                                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[28]_RTM093_RTM094                                                                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[29]_RTM0111                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[29]_RTM0111                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[29]_RTM0111_RTM0112                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[30]_RTM0119                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[30]_RTM0119                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[30]_RTM0119_RTM0120                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[31]_RTM0113                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[31]_RTM0113                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[31]_RTM0113_RTM0114                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]_RTM0115                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]_RTM0115                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]_RTM0115_RTM0116                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[0]_RTM0163                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[0]_RTM0163                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[0]_RTM2164                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[1]_RTM0165                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[1]_RTM0165                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[1]_RTM2166                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[2]                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[2]_RTM0158                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[2]_RTM0158                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[3]_RTM0167                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[3]_RTM0167                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[3]_RTM2168                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[4]_RTM0169                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[4]_RTM0169                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[4]_RTM2170                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[5]_RTM0171                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[5]_RTM0171                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[5]_RTM2172                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[6]                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[6]_RTM0159                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[6]_RTM0159                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[7]_RTM0173                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[7]_RTM0173                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[7]_RTM2174                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[8]_RTM0175                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[8]_RTM0175                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[8]_RTM2176                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[9]_RTM0177                                                                                                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[9]_RTM0177                                                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[9]_RTM2178                                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[10]                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[10]_RTM0160                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[10]_RTM0160                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]_RTM0157                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]_RTM0157                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[17]_RTM0161                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[17]_RTM0161                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[17]_RTM2162                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Add0~156                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|Add0~102                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|count[0]                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[0]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]_RTM0306                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]_RTM0306                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]_RTM0306_RTM1499_RTM1568_RTM0664                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]_RTM0306_RTM1499_RTM1568_RTM0664                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]_RTM0306_RTM1500                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[1]~_Duplicate_420                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]_RTM0304                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]_RTM0304                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]_RTM0304_RTM1493_RTM1566_RTM0663                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]_RTM0304_RTM1493_RTM1566_RTM0663                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[2]~_Duplicate_419                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]_RTM0302                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]_RTM0302                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]_RTM0302_RTM1487_RTM1564_RTM0662                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]_RTM0302_RTM1487_RTM1564_RTM0662                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[3]~_Duplicate_418                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]_RTM0300                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]_RTM0300                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]_RTM0300_RTM1481_RTM1562_RTM0661                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]_RTM0300_RTM1481_RTM1562_RTM0661                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[4]~_Duplicate_417                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]_RTM0298                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]_RTM0298                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]_RTM0298_RTM1475_RTM1560_RTM0660                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]_RTM0298_RTM1475_RTM1560_RTM0660                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[5]~_Duplicate_416                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]_RTM0296                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]_RTM0296                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]_RTM0296_RTM1469_RTM1558_RTM0659                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]_RTM0296_RTM1469_RTM1558_RTM0659                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[6]~_Duplicate_415                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]_RTM0294                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]_RTM0294                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]_RTM0294_RTM1463_RTM1556_RTM0658                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]_RTM0294_RTM1463_RTM1556_RTM0658                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[7]~_Duplicate_414                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]_RTM0292                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]_RTM0292                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]_RTM0292_RTM1457_RTM1554_RTM0657                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]_RTM0292_RTM1457_RTM1554_RTM0657                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[8]~_Duplicate_413                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]_RTM0290                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]_RTM0290                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]_RTM0290_RTM1451_RTM1552_RTM0656                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]_RTM0290_RTM1451_RTM1552_RTM0656                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[9]~_Duplicate_412                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]_RTM0288                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]_RTM0288                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]_RTM0288_RTM1445_RTM1550_RTM0655                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]_RTM0288_RTM1445_RTM1550_RTM0655                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[10]~_Duplicate_411                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]_RTM0286                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]_RTM0286                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]_RTM0286_RTM1439_RTM1548_RTM0654                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]_RTM0286_RTM1439_RTM1548_RTM0654                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[11]~_Duplicate_410                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]_RTM0262                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]_RTM0262                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]_RTM0262_RTM1433_RTM1546_RTM0642                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]_RTM0262_RTM1433_RTM1546_RTM0642                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[12]~_Duplicate_409                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]_RTM0258                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]_RTM0258                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]_RTM0258_RTM1427_RTM1544_RTM0640                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]_RTM0258_RTM1427_RTM1544_RTM0640                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]~_Duplicate_408                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]_RTM0254                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]_RTM0254                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]_RTM0254_RTM1421_RTM1542_RTM0638                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]_RTM0254_RTM1421_RTM1542_RTM0638                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[14]~_Duplicate_407                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]_RTM0250                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]_RTM0250                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]_RTM0250_RTM1415_RTM1540_RTM0636                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]_RTM0250_RTM1415_RTM1540_RTM0636                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[15]~_Duplicate_406                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]_RTM0246                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]_RTM0246                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]_RTM0246_RTM1409_RTM1538_RTM0634                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]_RTM0246_RTM1409_RTM1538_RTM0634                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[16]~_Duplicate_405                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]_RTM0242                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]_RTM0242                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]_RTM0242_RTM1403_RTM1536_RTM0632                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]_RTM0242_RTM1403_RTM1536_RTM0632                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[17]~_Duplicate_404                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]_RTM0238                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]_RTM0238                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]_RTM0238_RTM1397_RTM1534_RTM0630                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]_RTM0238_RTM1397_RTM1534_RTM0630                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[18]~_Duplicate_403                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]_RTM0234                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]_RTM0234                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]_RTM0234_RTM1391_RTM1532_RTM0628                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]_RTM0234_RTM1391_RTM1532_RTM0628                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[19]~_Duplicate_402                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]_RTM0230                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]_RTM0230                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]_RTM0230_RTM1385_RTM1530_RTM0626                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]_RTM0230_RTM1385_RTM1530_RTM0626                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[20]~_Duplicate_401                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]_RTM0226                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]_RTM0226                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]_RTM0226_RTM1379_RTM1528_RTM0624                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]_RTM0226_RTM1379_RTM1528_RTM0624                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[21]~_Duplicate_400                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]_RTM0222                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]_RTM0222                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]_RTM0222_RTM1373_RTM1526_RTM0622                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]_RTM0222_RTM1373_RTM1526_RTM0622                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[22]~_Duplicate_399                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]_RTM0218                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]_RTM0218                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]_RTM0218_RTM1367_RTM1524_RTM0620                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]_RTM0218_RTM1367_RTM1524_RTM0620                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[23]~_Duplicate_398                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]_RTM0214                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]_RTM0214                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]_RTM0214_RTM1361_RTM1522_RTM0618                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]_RTM0214_RTM1361_RTM1522_RTM0618                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[24]~_Duplicate_397                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]_RTM0210                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]_RTM0210                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]_RTM0210_RTM1355_RTM1520_RTM0616                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]_RTM0210_RTM1355_RTM1520_RTM0616                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[25]~_Duplicate_396                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]_RTM0206                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]_RTM0206                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]_RTM0206_RTM1349_RTM1518_RTM0614                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]_RTM0206_RTM1349_RTM1518_RTM0614                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[26]~_Duplicate_395                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]_RTM0202                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]_RTM0202                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]_RTM0202_RTM1343_RTM1516_RTM0612                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]_RTM0202_RTM1343_RTM1516_RTM0612                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[27]~_Duplicate_394                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]_RTM0198                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]_RTM0198                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]_RTM0198_RTM1337_RTM1514_RTM0610                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]_RTM0198_RTM1337_RTM1514_RTM0610                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[28]~_Duplicate_393                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]_RTM0194                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]_RTM0194                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]_RTM0194_RTM1331_RTM1512_RTM0608                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]_RTM0194_RTM1331_RTM1512_RTM0608                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[29]~_Duplicate_392                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]_RTM0190                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]_RTM0190                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]_RTM0190_RTM1325_RTM1510_RTM0606                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]_RTM0190_RTM1325_RTM1510_RTM0606                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[30]~_Duplicate_391                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]_RTM0186                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]_RTM0186                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]_RTM0186_RTM1319_RTM1508_RTM0604                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]_RTM0186_RTM1319_RTM1508_RTM0604                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[31]~_Duplicate_390                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM0504                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM0504                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM0505                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM0505                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM1506_RTM0600                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM1506_RTM0600                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM1506_RTM0601                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM1506_RTM0601                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]~_Duplicate_389                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|Add0~102                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|count[0]                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[0]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]_RTM0284                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]_RTM0284                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]_RTM0284_RTM1496_RTM1567_RTM0653                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]_RTM0284_RTM1496_RTM1567_RTM0653                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]_RTM0284_RTM1497                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[1]~_Duplicate_420                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]_RTM0282                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]_RTM0282                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]_RTM0282_RTM1490_RTM1565_RTM0652                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]_RTM0282_RTM1490_RTM1565_RTM0652                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[2]~_Duplicate_419                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]_RTM0280                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]_RTM0280                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]_RTM0280_RTM1484_RTM1563_RTM0651                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]_RTM0280_RTM1484_RTM1563_RTM0651                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[3]~_Duplicate_418                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]_RTM0278                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]_RTM0278                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]_RTM0278_RTM1478_RTM1561_RTM0650                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]_RTM0278_RTM1478_RTM1561_RTM0650                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[4]~_Duplicate_417                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]_RTM0276                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]_RTM0276                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]_RTM0276_RTM1472_RTM1559_RTM0649                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]_RTM0276_RTM1472_RTM1559_RTM0649                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[5]~_Duplicate_416                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]_RTM0274                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]_RTM0274                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]_RTM0274_RTM1466_RTM1557_RTM0648                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]_RTM0274_RTM1466_RTM1557_RTM0648                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[6]~_Duplicate_415                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]_RTM0272                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]_RTM0272                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]_RTM0272_RTM1460_RTM1555_RTM0647                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]_RTM0272_RTM1460_RTM1555_RTM0647                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[7]~_Duplicate_414                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]_RTM0270                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]_RTM0270                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]_RTM0270_RTM1454_RTM1553_RTM0646                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]_RTM0270_RTM1454_RTM1553_RTM0646                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[8]~_Duplicate_413                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]_RTM0268                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]_RTM0268                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]_RTM0268_RTM1448_RTM1551_RTM0645                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]_RTM0268_RTM1448_RTM1551_RTM0645                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[9]~_Duplicate_412                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]_RTM0266                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]_RTM0266                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]_RTM0266_RTM1442_RTM1549_RTM0644                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]_RTM0266_RTM1442_RTM1549_RTM0644                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[10]~_Duplicate_411                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]_RTM0264                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]_RTM0264                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]_RTM0264_RTM1436_RTM1547_RTM0643                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]_RTM0264_RTM1436_RTM1547_RTM0643                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[11]~_Duplicate_410                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]_RTM0260                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]_RTM0260                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]_RTM0260_RTM1430_RTM1545_RTM0641                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]_RTM0260_RTM1430_RTM1545_RTM0641                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[12]~_Duplicate_409                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]_RTM0256                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]_RTM0256                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]_RTM0256_RTM1424_RTM1543_RTM0639                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]_RTM0256_RTM1424_RTM1543_RTM0639                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[13]~_Duplicate_408                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]_RTM0252                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]_RTM0252                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]_RTM0252_RTM1418_RTM1541_RTM0637                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]_RTM0252_RTM1418_RTM1541_RTM0637                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[14]~_Duplicate_407                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]_RTM0248                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]_RTM0248                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]_RTM0248_RTM1412_RTM1539_RTM0635                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]_RTM0248_RTM1412_RTM1539_RTM0635                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[15]~_Duplicate_406                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]_RTM0244                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]_RTM0244                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]_RTM0244_RTM1406_RTM1537_RTM0633                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]_RTM0244_RTM1406_RTM1537_RTM0633                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[16]~_Duplicate_405                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]_RTM0240                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]_RTM0240                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]_RTM0240_RTM1400_RTM1535_RTM0631                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]_RTM0240_RTM1400_RTM1535_RTM0631                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[17]~_Duplicate_404                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]_RTM0236                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]_RTM0236                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]_RTM0236_RTM1394_RTM1533_RTM0629                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]_RTM0236_RTM1394_RTM1533_RTM0629                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[18]~_Duplicate_403                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]_RTM0232                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]_RTM0232                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]_RTM0232_RTM1388_RTM1531_RTM0627                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]_RTM0232_RTM1388_RTM1531_RTM0627                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[19]~_Duplicate_402                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]_RTM0228                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]_RTM0228                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]_RTM0228_RTM1382_RTM1529_RTM0625                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]_RTM0228_RTM1382_RTM1529_RTM0625                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[20]~_Duplicate_401                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]_RTM0224                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]_RTM0224                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]_RTM0224_RTM1376_RTM1527_RTM0623                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]_RTM0224_RTM1376_RTM1527_RTM0623                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[21]~_Duplicate_400                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]_RTM0220                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]_RTM0220                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]_RTM0220_RTM1370_RTM1525_RTM0621                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]_RTM0220_RTM1370_RTM1525_RTM0621                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[22]~_Duplicate_399                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]_RTM0216                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]_RTM0216                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]_RTM0216_RTM1364_RTM1523_RTM0619                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]_RTM0216_RTM1364_RTM1523_RTM0619                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[23]~_Duplicate_398                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]_RTM0212                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]_RTM0212                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]_RTM0212_RTM1358_RTM1521_RTM0617                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]_RTM0212_RTM1358_RTM1521_RTM0617                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[24]~_Duplicate_397                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]_RTM0208                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]_RTM0208                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]_RTM0208_RTM1352_RTM1519_RTM0615                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]_RTM0208_RTM1352_RTM1519_RTM0615                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[25]~_Duplicate_396                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]_RTM0204                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]_RTM0204                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]_RTM0204_RTM1346_RTM1517_RTM0613                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]_RTM0204_RTM1346_RTM1517_RTM0613                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[26]~_Duplicate_395                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]_RTM0200                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]_RTM0200                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]_RTM0200_RTM1340_RTM1515_RTM0611                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]_RTM0200_RTM1340_RTM1515_RTM0611                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[27]~_Duplicate_394                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]_RTM0196                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]_RTM0196                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]_RTM0196_RTM1334_RTM1513_RTM0609                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]_RTM0196_RTM1334_RTM1513_RTM0609                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[28]~_Duplicate_393                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]_RTM0192                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]_RTM0192                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]_RTM0192_RTM1328_RTM1511_RTM0607                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]_RTM0192_RTM1328_RTM1511_RTM0607                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[29]~_Duplicate_392                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]_RTM0188                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]_RTM0188                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]_RTM0188_RTM1322_RTM1509_RTM0605                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]_RTM0188_RTM1322_RTM1509_RTM0605                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[30]~_Duplicate_391                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]_RTM0184                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]_RTM0184                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]_RTM0184_RTM1316_RTM1507_RTM0603                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]_RTM0184_RTM1316_RTM1507_RTM0603                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[31]~_Duplicate_390                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM0501                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM0501                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM0502                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM0502                                               ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM1503_RTM0597                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM1503_RTM0597                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM1503_RTM0598                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM1503_RTM0598                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]~_Duplicate_389                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|Equal0~141                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[1]_RTM080                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[1]_RTM080                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[2]_RTM176~_Duplicate                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[5]_RTM185~_Duplicate                                                                   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[10]_RTM147~_Duplicate                                                                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Add1~177                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|dispatch_wishbone:wishbone|Equal2~116                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[1]                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[1]_RTM01181                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[2]                                                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[2]_RTM01179                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[2]_RTM01179_RTM01190                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; dispatch:cmd0|reg:hdr0|reg_o[10]                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 3958 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 3958 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 3958    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/bias_card/bias_card/synth/bias_card.pin.


+------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                        ;
+---------------------------------------------+--------------------------------------------------------+
; Resource                                    ; Usage                                                  ;
+---------------------------------------------+--------------------------------------------------------+
; Total logic elements                        ; 3,356 / 10,570 ( 32 % )                                ;
;     -- Combinational with no register       ; 1737                                                   ;
;     -- Register only                        ; 353                                                    ;
;     -- Combinational with a register        ; 1266                                                   ;
;                                             ;                                                        ;
; Logic element usage by number of LUT inputs ;                                                        ;
;     -- 4 input functions                    ; 1910                                                   ;
;     -- 3 input functions                    ; 558                                                    ;
;     -- 2 input functions                    ; 501                                                    ;
;     -- 1 input functions                    ; 26                                                     ;
;     -- 0 input functions                    ; 4                                                      ;
;                                             ;                                                        ;
; Logic elements by mode                      ;                                                        ;
;     -- normal mode                          ; 3062                                                   ;
;     -- arithmetic mode                      ; 294                                                    ;
;     -- qfbk mode                            ; 377                                                    ;
;     -- register cascade mode                ; 0                                                      ;
;     -- synchronous clear/load mode          ; 877                                                    ;
;     -- asynchronous clear/load mode         ; 1511                                                   ;
;                                             ;                                                        ;
; Total registers                             ; 1,619 / 13,052 ( 12 % )                                ;
; Total LABs                                  ; 425 / 1,057 ( 40 % )                                   ;
; Logic elements in carry chains              ; 326                                                    ;
; User inserted logic elements                ; 0                                                      ;
; Virtual pins                                ; 0                                                      ;
; I/O pins                                    ; 187 / 427 ( 44 % )                                     ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                         ;
; Global signals                              ; 9                                                      ;
; M512s                                       ; 4 / 94 ( 4 % )                                         ;
; M4Ks                                        ; 19 / 60 ( 32 % )                                       ;
; M-RAMs                                      ; 0 / 1 ( 0 % )                                          ;
; Total memory bits                           ; 70,144 / 920,448 ( 8 % )                               ;
; Total RAM block bits                        ; 89,856 / 920,448 ( 10 % )                              ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )                                         ;
; PLLs                                        ; 1 / 6 ( 17 % )                                         ;
; Global clocks                               ; 9 / 16 ( 56 % )                                        ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                         ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                                          ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )                                         ;
; SERDES receivers                            ; 0 / 44 ( 0 % )                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 12%                                        ;
; Peak interconnect usage (total/H/V)         ; 31% / 24% / 45%                                        ;
; Maximum fan-out node                        ; bc_pll:pll0|altpll:altpll_component|_clk0              ;
; Maximum fan-out                             ; 1594                                                   ;
; Highest non-global fan-out signal           ; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[0]~247 ;
; Highest non-global fan-out                  ; 148                                                    ;
; Total fan-out                               ; 16027                                                  ;
; Average fan-out                             ; 4.49                                                   ;
+---------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3    ; W23   ; 1        ; 0            ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4    ; W24   ; 1        ; 0            ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si  ; T20   ; 1        ; 0            ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk      ; K17   ; 3        ; 21           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_cmd   ; V23   ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_spare ; V24   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_sync  ; AA28  ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n      ; AC9   ; 7        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx         ; AH9   ; 7        ; 44           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0] ; V25   ; 1        ; 0            ; 8            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1] ; V26   ; 1        ; 0            ; 8            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2] ; T25   ; 1        ; 0            ; 8            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3] ; T26   ; 1        ; 0            ; 8            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; smb_nalert ; W25   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1   ; U19   ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2   ; U20   ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3   ; W28   ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dac_data[0]      ; G7    ; 4        ; 52           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[10]     ; N25   ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[11]     ; L28   ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[12]     ; N23   ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[13]     ; N21   ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[14]     ; N28   ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[15]     ; N19   ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[16]     ; A3    ; 4        ; 52           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[17]     ; B5    ; 4        ; 52           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[18]     ; C4    ; 4        ; 50           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[19]     ; C5    ; 4        ; 50           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[1]      ; M11   ; 4        ; 50           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[20]     ; A6    ; 4        ; 48           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[21]     ; D6    ; 4        ; 48           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[22]     ; D7    ; 4        ; 46           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[23]     ; C7    ; 4        ; 46           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[24]     ; D11   ; 4        ; 36           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[25]     ; A11   ; 4        ; 36           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[26]     ; C10   ; 4        ; 41           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[27]     ; E10   ; 4        ; 41           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[28]     ; A20   ; 3        ; 9            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[29]     ; A21   ; 3        ; 9            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[2]      ; J26   ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[30]     ; C21   ; 3        ; 7            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[31]     ; E21   ; 3        ; 7            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[3]      ; L19   ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[4]      ; J28   ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[5]      ; M21   ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[6]      ; M23   ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[7]      ; K28   ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[8]      ; M19   ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_data[9]      ; L26   ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_nclr         ; R26   ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dac_ncs[0]       ; F8    ; 4        ; 31           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[10]      ; N26   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[11]      ; L27   ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[12]      ; N24   ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[13]      ; N22   ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[14]      ; M27   ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[15]      ; N20   ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[16]      ; A4    ; 4        ; 52           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[17]      ; B3    ; 4        ; 52           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[18]      ; B4    ; 4        ; 50           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[19]      ; A5    ; 4        ; 50           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[1]       ; L11   ; 4        ; 50           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[20]      ; E6    ; 4        ; 48           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[21]      ; B7    ; 4        ; 48           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[22]      ; A7    ; 4        ; 48           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[23]      ; C6    ; 4        ; 46           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[24]      ; B11   ; 4        ; 36           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[25]      ; C11   ; 4        ; 36           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[26]      ; B10   ; 4        ; 36           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[27]      ; A10   ; 4        ; 41           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[28]      ; B20   ; 3        ; 9            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[29]      ; C20   ; 3        ; 9            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[2]       ; J25   ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[30]      ; B21   ; 3        ; 9            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[31]      ; D21   ; 3        ; 7            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[3]       ; L20   ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[4]       ; J27   ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[5]       ; M22   ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[6]       ; M24   ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[7]       ; K27   ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[8]       ; M20   ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_ncs[9]       ; L25   ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[0]      ; D8    ; 4        ; 46           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[10]     ; L21   ; 2        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[11]     ; L22   ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[12]     ; H28   ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[13]     ; H27   ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[14]     ; L24   ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[15]     ; L23   ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[16]     ; B23   ; 3        ; 5            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[17]     ; E23   ; 3        ; 5            ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[18]     ; C23   ; 3        ; 5            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[19]     ; A23   ; 3        ; 5            ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[1]      ; C8    ; 4        ; 46           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[20]     ; D22   ; 3        ; 5            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[21]     ; C22   ; 3        ; 7            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[22]     ; A22   ; 3        ; 7            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[23]     ; B22   ; 3        ; 7            ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[24]     ; L18   ; 3        ; 3            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[25]     ; F17   ; 3        ; 1            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[26]     ; C24   ; 3        ; 3            ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[27]     ; D23   ; 3        ; 5            ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[28]     ; D20   ; 3        ; 9            ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[29]     ; B18   ; 3        ; 17           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[2]      ; E8    ; 4        ; 46           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[30]     ; G19   ; 3        ; 12           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[31]     ; F19   ; 3        ; 12           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[3]      ; D9    ; 4        ; 44           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[4]      ; B9    ; 4        ; 44           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[5]      ; B8    ; 4        ; 44           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[6]      ; A8    ; 4        ; 44           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[7]      ; A9    ; 4        ; 44           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[8]      ; H25   ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_sclk[9]      ; H26   ; 2        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs        ; U25   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; U26   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; T19   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; T23   ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_dac_data    ; U5    ; 6        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_data(n) ; U6    ; 6        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_ncs     ; U10   ; 6        ; 53           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_ncs(n)  ; U9    ; 6        ; 53           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_dac_sclk    ; T5    ; 6        ; 53           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ;
; lvds_dac_sclk(n) ; T6    ; 6        ; 53           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ;
; lvds_txa         ; V19   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_txb         ; V20   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[0]        ; AF25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[10]       ; AH22  ; 8        ; 5            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[11]       ; AG21  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[12]       ; AH21  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[13]       ; AF20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[14]       ; AH20  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[15]       ; AG19  ; 8        ; 12           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[16]       ; AD18  ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[17]       ; AD19  ; 8        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[18]       ; AF19  ; 8        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[19]       ; AE19  ; 8        ; 9            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[1]        ; AG26  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[20]       ; AE20  ; 8        ; 7            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[21]       ; AD21  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[22]       ; AF21  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[23]       ; AE21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[24]       ; AF22  ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[25]       ; AE22  ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[26]       ; AF23  ; 8        ; 3            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[27]       ; AD23  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[28]       ; AE24  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[29]       ; AG18  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[2]        ; AH26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[30]       ; AH19  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[31]       ; AE18  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[3]        ; AG25  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[4]        ; AH25  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[5]        ; AG24  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[6]        ; AH24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[7]        ; AG23  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[8]        ; AH23  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[9]        ; AG22  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictorclk[1]     ; Y17   ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictorclk[2]     ; AB17  ; 8        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; V27   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; U23   ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; Y26   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; U21   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; Y28   ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; Y25   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; U22   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; Y27   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx               ; AE10  ; 7        ; 36           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; T28   ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; T24   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; card_id  ; T21   ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data ; W26   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[10] ; AG9   ; 7        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[11] ; AH10  ; 7        ; 41           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[12] ; AE9   ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[13] ; AF9   ; 7        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[14] ; AD10  ; 7        ; 41           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[1]  ; AE11  ; 7        ; 36           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[2]  ; AD8   ; 7        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[3]  ; AF11  ; 7        ; 36           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[4]  ; AF8   ; 7        ; 46           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[5]  ; AG11  ; 7        ; 36           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[6]  ; AG8   ; 7        ; 46           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[7]  ; AH11  ; 7        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[8]  ; AH8   ; 7        ; 44           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; test[9]  ; AF10  ; 7        ; 41           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 33 / 48 ( 69 % ) ; 3.3V          ; --           ;
; 2        ; 36 / 48 ( 75 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 52 ( 48 % ) ; 3.3V          ; --           ;
; 4        ; 37 / 55 ( 67 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 48 ( 13 % )  ; 3.3V          ; --           ;
; 7        ; 17 / 55 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 34 / 52 ( 65 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 332        ; 4        ; dac_data[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A4       ; 331        ; 4        ; dac_ncs[16]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A5       ; 338        ; 4        ; dac_ncs[19]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A6       ; 344        ; 4        ; dac_data[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A7       ; 348        ; 4        ; dac_ncs[22]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A8       ; 359        ; 4        ; dac_sclk[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 360        ; 4        ; dac_sclk[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 364        ; 4        ; dac_ncs[27]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 368        ; 4        ; dac_data[25]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 416        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 421        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 430        ; 3        ; dac_data[28]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A21      ; 433        ; 3        ; dac_data[29]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A22      ; 438        ; 3        ; dac_sclk[22]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A23      ; 443        ; 3        ; dac_sclk[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A24      ; 450        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 452        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 457        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 241        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 240        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 236        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 237        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA8      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA10     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA11     ; 183        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 178        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 163        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 162        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 151        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 148        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 146        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 140        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA25     ; 92         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA26     ; 93         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 89         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 88         ; 1        ; lvds_sync                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 233        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 232        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB7      ; 229        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB8      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB9      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB10     ; 198        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 185        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB13     ; 172        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 157        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 152        ; 8        ; mictorclk[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB18     ; 126        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 134        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB27     ; 97         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 96         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC6      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC8      ; 197        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 190        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 184        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 181        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 179        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 173        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 155        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 153        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 154        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 136        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC21     ; 135        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC23     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD6      ; 212        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD7      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD8      ; 205        ; 7        ; test[2]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 217        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 196        ; 7        ; test[14]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 186        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD14     ; 170        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 167        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD18     ; 139        ; 8        ; mictor[16]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 131        ; 8        ; mictor[17]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 149        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 120        ; 8        ; mictor[21]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 112        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 109        ; 8        ; mictor[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE3      ; 242        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 175        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 227        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE6      ; 216        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE7      ; 213        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 204        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 201        ; 7        ; test[12]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 192        ; 7        ; tx                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 189        ; 7        ; test[1]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE14     ; 171        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE15     ; 166        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE18     ; 141        ; 8        ; mictor[31]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 130        ; 8        ; mictor[19]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 124        ; 8        ; mictor[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 121        ; 8        ; mictor[23]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 114        ; 8        ; mictor[25]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 115        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE24     ; 108        ; 8        ; mictor[28]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AE28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF1      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF2      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 222        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF5      ; 220        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF6      ; 206        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 211        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF8      ; 207        ; 7        ; test[4]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 200        ; 7        ; test[13]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 195        ; 7        ; test[9]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 191        ; 7        ; test[3]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 161        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF18     ; 138        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 132        ; 8        ; mictor[18]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 119        ; 8        ; mictor[13]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 123        ; 8        ; mictor[22]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 116        ; 8        ; mictor[24]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 111        ; 8        ; mictor[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 105        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 104        ; 8        ; mictor[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF28     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 226        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG4      ; 223        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG5      ; 224        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG6      ; 215        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG7      ; 208        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 209        ; 7        ; test[6]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 199        ; 7        ; test[10]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 193        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 187        ; 7        ; test[5]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG12     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 160        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG17     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG18     ; 142        ; 8        ; mictor[29]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 133        ; 8        ; mictor[15]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 125        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 122        ; 8        ; mictor[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 118        ; 8        ; mictor[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 107        ; 8        ; mictor[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 106        ; 8        ; mictor[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 102        ; 8        ; mictor[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 100        ; 8        ; mictor[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 225        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 228        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH5      ; 221        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH6      ; 214        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 210        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH8      ; 202        ; 7        ; test[8]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 203        ; 7        ; rx                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 194        ; 7        ; test[11]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 188        ; 7        ; test[7]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH19     ; 137        ; 8        ; mictor[30]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 129        ; 8        ; mictor[14]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 127        ; 8        ; mictor[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 117        ; 8        ; mictor[10]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 113        ; 8        ; mictor[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 110        ; 8        ; mictor[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 103        ; 8        ; mictor[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 101        ; 8        ; mictor[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 333        ; 4        ; dac_ncs[17]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B4       ; 336        ; 4        ; dac_ncs[18]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B5       ; 335        ; 4        ; dac_data[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B6       ; 346        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 345        ; 4        ; dac_ncs[21]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B8       ; 358        ; 4        ; dac_sclk[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 357        ; 4        ; dac_sclk[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B10      ; 367        ; 4        ; dac_ncs[26]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B11      ; 372        ; 4        ; dac_ncs[24]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 399        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B18      ; 420        ; 3        ; dac_sclk[29]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B19      ; 425        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 429        ; 3        ; dac_ncs[28]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B21      ; 434        ; 3        ; dac_ncs[30]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B22      ; 436        ; 3        ; dac_sclk[23]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B23      ; 446        ; 3        ; dac_sclk[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B24      ; 455        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 456        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 458        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 337        ; 4        ; dac_data[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C5       ; 339        ; 4        ; dac_data[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C6       ; 351        ; 4        ; dac_ncs[23]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C7       ; 353        ; 4        ; dac_data[23]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C8       ; 352        ; 4        ; dac_sclk[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C9       ; 355        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 365        ; 4        ; dac_data[26]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C11      ; 369        ; 4        ; dac_ncs[25]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 398        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C18      ; 417        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 426        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 431        ; 3        ; dac_ncs[29]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C21      ; 435        ; 3        ; dac_data[30]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C22      ; 440        ; 3        ; dac_sclk[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C23      ; 444        ; 3        ; dac_sclk[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C24      ; 453        ; 3        ; dac_sclk[26]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C25      ; 451        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 334        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 347        ; 4        ; dac_data[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D7       ; 349        ; 4        ; dac_data[22]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D8       ; 350        ; 4        ; dac_sclk[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D9       ; 356        ; 4        ; dac_sclk[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D10      ; 366        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 371        ; 4        ; dac_data[24]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 393        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D18      ; 419        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 428        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 432        ; 3        ; dac_sclk[28]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D21      ; 437        ; 3        ; dac_ncs[31]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D22      ; 442        ; 3        ; dac_sclk[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D23      ; 441        ; 3        ; dac_sclk[27]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D24      ; 454        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E6       ; 343        ; 4        ; dac_ncs[20]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 342        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 354        ; 4        ; dac_sclk[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E9       ; 373        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 363        ; 4        ; dac_data[27]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 392        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E16      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E17      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E18      ; 410        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 427        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E20      ; 447        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 439        ; 3        ; dac_data[31]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E23      ; 445        ; 3        ; dac_sclk[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E24      ; 12         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F8       ; 384        ; 4        ; dac_ncs[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F10      ; 362        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F12      ; 378        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 380        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 404        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 459        ; 3        ; dac_sclk[25]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F18      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F19      ; 423        ; 3        ; dac_sclk[31]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F27      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F28      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G1       ; 328        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G2       ; 329        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G7       ; 330        ; 4        ; dac_data[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G10      ; 361        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 375        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G13      ; 386        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 405        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 418        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 424        ; 3        ; dac_sclk[30]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G27      ; 0          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G28      ; 1          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H1       ; 320        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H2       ; 321        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 324        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H4       ; 325        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H11      ; 374        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 377        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 387        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 396        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 397        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 411        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 413        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H25      ; 5          ; 2        ; dac_sclk[8]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 4          ; 2        ; dac_sclk[9]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 8          ; 2        ; dac_sclk[13]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H28      ; 9          ; 2        ; dac_sclk[12]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J1       ; 311        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 312        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 315        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J4       ; 316        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J9       ; 385        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J11      ; 370        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 379        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 388        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 401        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 407        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 414        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 422        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J25      ; 13         ; 2        ; dac_ncs[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J26      ; 14         ; 2        ; dac_data[2]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J27      ; 17         ; 2        ; dac_ncs[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J28      ; 18         ; 2        ; dac_data[4]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K1       ; 303        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 304        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 308        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 307        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K7       ; 326        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 327        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 317        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K11      ; 376        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 382        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 389        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 394        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 395        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 400        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 406        ; 3        ; inclk                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 412        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 415        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 37         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 2          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ; 3          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K25      ; 22         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 21         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 25         ; 2        ; dac_ncs[7]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K28      ; 26         ; 2        ; dac_data[7]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L1       ; 295        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 296        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 299        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 300        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 318        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L6       ; 319        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L7       ; 323        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L8       ; 322        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L9       ; 314        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L10      ; 313        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L11      ; 340        ; 4        ; dac_ncs[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L12      ; 381        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 390        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 403        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 409        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 448        ; 3        ; dac_sclk[24]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L19      ; 16         ; 2        ; dac_data[3]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L20      ; 15         ; 2        ; dac_ncs[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L21      ; 7          ; 2        ; dac_sclk[10]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 6          ; 2        ; dac_sclk[11]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 10         ; 2        ; dac_sclk[15]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 11         ; 2        ; dac_sclk[14]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 29         ; 2        ; dac_ncs[9]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L26      ; 30         ; 2        ; dac_data[9]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L27      ; 33         ; 2        ; dac_ncs[11]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L28      ; 34         ; 2        ; dac_data[11]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 286        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 290        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 291        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 306        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 305        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 310        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M8       ; 309        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M9       ; 302        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 301        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 341        ; 4        ; dac_data[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M12      ; 383        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 391        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 402        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 408        ; 3        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 449        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 28         ; 2        ; dac_data[8]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M20      ; 27         ; 2        ; dac_ncs[8]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M21      ; 20         ; 2        ; dac_data[5]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M22      ; 19         ; 2        ; dac_ncs[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M23      ; 24         ; 2        ; dac_data[6]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M24      ; 23         ; 2        ; dac_ncs[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M25      ; 38         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 42         ; 2        ; dac_ncs[14]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 287        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 283        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 298        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 297        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 288        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 289        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 293        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 294        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 285        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 284        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 45         ; 2        ; dac_data[15]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N20      ; 44         ; 2        ; dac_ncs[15]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N21      ; 41         ; 2        ; dac_data[13]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N22      ; 40         ; 2        ; dac_ncs[13]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N23      ; 36         ; 2        ; dac_data[12]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N24      ; 35         ; 2        ; dac_ncs[12]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N25      ; 32         ; 2        ; dac_data[10]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N26      ; 31         ; 2        ; dac_ncs[10]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N27      ; 46         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 43         ; 2        ; dac_data[14]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 282        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 281        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 280        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 292        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 49         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 48         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 47         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 279        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 276        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 277        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 62         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 52         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 53         ; 1        ; dac_nclr                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; R27      ; 50         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 275        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 278        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 273        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 272        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 260        ; 6        ; lvds_dac_sclk            ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 259        ; 6        ; lvds_dac_sclk(n)         ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T7       ; 268        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 269        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 264        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 263        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 60         ; 1        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T20      ; 61         ; 1        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T21      ; 56         ; 1        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T22      ; 57         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 65         ; 1        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T24      ; 66         ; 1        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T25      ; 70         ; 1        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T26      ; 69         ; 1        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T27      ; 51         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 54         ; 1        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 274        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 271        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 270        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 252        ; 6        ; lvds_dac_data            ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 251        ; 6        ; lvds_dac_data(n)         ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U7       ; 247        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 248        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 255        ; 6        ; lvds_dac_ncs(n)          ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U10      ; 256        ; 6        ; lvds_dac_ncs             ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 73         ; 1        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U20      ; 74         ; 1        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U21      ; 81         ; 1        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U22      ; 82         ; 1        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U23      ; 78         ; 1        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U24      ; 77         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 59         ; 1        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U26      ; 58         ; 1        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 55         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 265        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 266        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 262        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 261        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 239        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 238        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 235        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 234        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 243        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 244        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 218        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 128        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 85         ; 1        ; lvds_txa                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V20      ; 86         ; 1        ; lvds_txb                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V21      ; 95         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 94         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 91         ; 1        ; lvds_cmd                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V24      ; 90         ; 1        ; lvds_spare               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V25      ; 68         ; 1        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V26      ; 67         ; 1        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 63         ; 1        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 64         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 258        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 257        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 254        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 253        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 230        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W6       ; 231        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W9       ; 267        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 182        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 180        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 176        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 168        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 165        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 164        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 159        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 156        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 145        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 144        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 87         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W23      ; 98         ; 1        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W24      ; 99         ; 1        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W25      ; 76         ; 1        ; smb_nalert               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W26      ; 75         ; 1        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 72         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 71         ; 1        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 250        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 249        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 246        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 245        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y9       ; 174        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y10      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y11      ; 219        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y12      ; 177        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 169        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 158        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 150        ; 8        ; mictorclk[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y18      ; 147        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 143        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y23      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y24      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y25      ; 84         ; 1        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y26      ; 83         ; 1        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 80         ; 1        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y28      ; 79         ; 1        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; bc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; Enhanced                                ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; inclk0                                  ;
; Input frequency 0           ; 25.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal PFD frequency       ; 25.0 MHz                                ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 12.5 MHz                                ;
; Freq max lock               ; 33.33 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 24                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; 0 ps                                    ;
; N counter delay             ; 0 ps                                    ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; Charge pump current         ; 50 uA                                   ;
; Loop filter resistance      ; 1.021000 KOhm                           ;
; Loop filter capacitance     ; 10 pF                                   ;
; Freq zero                   ; 0.240 MHz                               ;
; Bandwidth                   ; 550 KHz                                 ;
; Freq pole                   ; 15.844 MHz                              ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; Off                                     ;
; Scan chain MIF file         ; --                                      ;
; Preserve counter order      ; Off                                     ;
; PLL location                ; PLL_5                                   ;
; Inclk0 signal               ; inclk                                   ;
; Inclk1 signal               ; --                                      ;
; Inclk0 signal type          ; Dedicated Pin                           ;
; Inclk1 signal type          ; --                                      ;
+-----------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; bc_pll:pll0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; bc_pll:pll0|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ;
; bc_pll:pll0|altpll:altpll_component|_clk2 ; clock2       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
+-------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                             ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                         ; Library Name ;
+--------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bias_card                                             ; 3356 (54)   ; 1619         ; 70144       ; 4     ; 19   ; 0      ; 0            ; 0       ; 0         ; 0         ; 187  ; 0            ; 1737 (54)    ; 353 (0)           ; 1266 (0)         ; 326 (0)         ; 377 (0)    ; |bias_card                                                                                                                                                                                                  ; work         ;
;    |all_cards:i_all_cards|                             ; 269 (13)    ; 256          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 125 (0)           ; 131 (0)          ; 0 (0)           ; 128 (128)  ; |bias_card|all_cards:i_all_cards                                                                                                                                                                            ; work         ;
;       |reg:\i_all_cards_bank:10:all_cards_reg|         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:10:all_cards_reg                                                                                                                                     ; work         ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:8:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:8:all_cards_reg                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:9:all_cards_reg|          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|all_cards:i_all_cards|reg:\i_all_cards_bank:9:all_cards_reg                                                                                                                                      ; work         ;
;    |bc_dac_ctrl:bc_dac_ctrl_slave|                     ; 295 (0)     ; 131          ; 3072        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (0)      ; 15 (0)            ; 116 (0)          ; 14 (0)          ; 5 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave                                                                                                                                                                    ; work         ;
;       |bc_dac_ctrl_core:bcdc_core|                     ; 231 (150)   ; 87           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 144 (136)    ; 15 (0)            ; 72 (14)          ; 14 (0)          ; 1 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core                                                                                                                                         ; work         ;
;          |counter:clk_div_2|                           ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|counter:clk_div_2                                                                                                                       ; work         ;
;          |counter:dac_counter|                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|counter:dac_counter                                                                                                                     ; work         ;
;          |write_spi_with_cs:bias_dac|                  ; 27 (11)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 24 (8)           ; 4 (4)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac                                                                                                              ; work         ;
;             |shift_reg:spi_shift|                      ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|shift_reg:spi_shift                                                                                          ; work         ;
;          |write_spi_with_cs:flux_fb_dac|               ; 46 (13)     ; 41           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (0)            ; 26 (8)           ; 4 (4)           ; 1 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac                                                                                                           ; work         ;
;             |shift_reg:spi_shift|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 18 (18)          ; 0 (0)           ; 1 (1)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|shift_reg:spi_shift                                                                                       ; work         ;
;       |bc_dac_ctrl_wbs:bcdc_wbs|                       ; 64 (32)     ; 44           ; 3072        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 44 (12)          ; 0 (0)           ; 4 (4)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs                                                                                                                                           ; work         ;
;          |reg:bias_data_reg|                           ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|reg:bias_data_reg                                                                                                                         ; work         ;
;          |tpram_32bit_x_64:flux_fb_ram|                ; 0 (0)       ; 0            ; 3072        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram                                                                                                              ; work         ;
;             |alt3pram:alt3pram_component|              ; 0 (0)       ; 0            ; 3072        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component                                                                                  ; work         ;
;                |altdpram:altdpram_component1|          ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ; work         ;
;                   |altsyncram:ram_block|               ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_7lo1:auto_generated|  ; 0 (0)       ; 0            ; 1024        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7lo1:auto_generated ; work         ;
;                |altdpram:altdpram_component2|          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ; work         ;
;                   |altsyncram:ram_block|               ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ; work         ;
;                      |altsyncram_7lo1:auto_generated|  ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7lo1:auto_generated ; work         ;
;    |bc_pll:pll0|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_pll:pll0                                                                                                                                                                                      ; work         ;
;       |altpll:altpll_component|                        ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|bc_pll:pll0|altpll:altpll_component                                                                                                                                                              ; work         ;
;    |dispatch:cmd0|                                     ; 1741 (368)  ; 572          ; 67072       ; 4     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1169 (359)   ; 95 (0)            ; 477 (9)          ; 186 (0)         ; 133 (124)  ; |bias_card|dispatch:cmd0                                                                                                                                                                                    ; work         ;
;       |altsyncram:buf|                                 ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|altsyncram:buf                                                                                                                                                                     ; work         ;
;          |altsyncram_dkl3:auto_generated|              ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|altsyncram:buf|altsyncram_dkl3:auto_generated                                                                                                                                      ; work         ;
;       |dispatch_cmd_receive:receiver|                  ; 414 (70)    ; 173          ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 241 (62)     ; 24 (0)            ; 149 (8)          ; 54 (11)         ; 6 (6)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                      ; work         ;
;          |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                          ; work         ;
;          |lvds_rx:cmd_rx|                              ; 94 (10)     ; 82           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (2)       ; 13 (2)            ; 69 (6)           ; 32 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                       ; work         ;
;             |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                         ; work         ;
;             |dcfifo:data_buffer|                       ; 40 (0)      ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 11 (0)            ; 19 (0)           ; 24 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                    ; work         ;
;                |dcfifo_fd12:auto_generated|            ; 40 (0)      ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 11 (0)            ; 19 (0)           ; 24 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated                                                                                         ; work         ;
;                   |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 30           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 11 (11)           ; 19 (9)           ; 24 (14)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo                                                             ; work         ;
;                      |add_sub_pf8:add_sub2|            ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                        ; work         ;
;                      |cntr_aua:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_aua:cntr1                                              ; work         ;
;                      |dpram_t441:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_t441:dpram4                                           ; work         ;
;                         |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14              ; work         ;
;             |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                   ; work         ;
;             |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                   ; work         ;
;          |parallel_crc:crc_calc|                       ; 208 (208)   ; 41           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 167 (167)    ; 1 (1)             ; 40 (40)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                ; work         ;
;          |reg:hdr0|                                    ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                             ; work         ;
;          |reg:hdr1|                                    ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                             ; work         ;
;       |dispatch_reply_transmit:transmitter|            ; 797 (257)   ; 299          ; 1024        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 498 (237)    ; 71 (0)            ; 228 (20)         ; 74 (20)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                ; work         ;
;          |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                    ; work         ;
;          |lvds_tx:reply_tx_a|                          ; 174 (12)    ; 91           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 83 (7)       ; 35 (0)            ; 56 (5)           ; 15 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                             ; work         ;
;             |counter:bit_counter|                      ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                         ; work         ;
;             |fifo:data_buffer|                         ; 14 (6)      ; 10           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (2)           ; 8 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                            ; work         ;
;                |altsyncram:fifo_storage|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                    ; work         ;
;                   |altsyncram_tpb1:auto_generated|     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                     ; work         ;
;                |lpm_counter:read_pointer|              ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                   ; work         ;
;                   |cntr_gvi:auto_generated|            ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                           ; work         ;
;                |lpm_counter:write_pointer|             ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                  ; work         ;
;                   |cntr_gvi:auto_generated|            ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                          ; work         ;
;             |shift_reg:tx_buffer|                      ; 133 (133)   ; 69           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 35 (35)           ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                         ; work         ;
;          |lvds_tx:reply_tx_b|                          ; 174 (12)    ; 91           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 83 (7)       ; 35 (0)            ; 56 (5)           ; 15 (0)          ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                             ; work         ;
;             |counter:bit_counter|                      ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                         ; work         ;
;             |fifo:data_buffer|                         ; 14 (6)      ; 10           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (2)           ; 8 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                            ; work         ;
;                |altsyncram:fifo_storage|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                    ; work         ;
;                   |altsyncram_tpb1:auto_generated|     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                     ; work         ;
;                |lpm_counter:read_pointer|              ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                   ; work         ;
;                   |cntr_gvi:auto_generated|            ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                           ; work         ;
;                |lpm_counter:write_pointer|             ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                  ; work         ;
;                   |cntr_gvi:auto_generated|            ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                          ; work         ;
;             |shift_reg:tx_buffer|                      ; 133 (133)   ; 69           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (64)      ; 35 (35)           ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                         ; work         ;
;          |parallel_crc:crc_calc|                       ; 181 (181)   ; 86           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 95 (95)      ; 1 (1)             ; 85 (85)          ; 13 (13)         ; 0 (0)      ; |bias_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                          ; work         ;
;       |dispatch_wishbone:wishbone|                     ; 124 (82)    ; 53           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (65)      ; 0 (0)             ; 53 (17)          ; 58 (22)         ; 3 (0)      ; |bias_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                         ; work         ;
;          |us_timer:wdt|                                ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                            ; work         ;
;       |reg:hdr0|                                       ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|reg:hdr0                                                                                                                                                                           ; work         ;
;       |reg:hdr1|                                       ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |bias_card|dispatch:cmd0|reg:hdr1                                                                                                                                                                           ; work         ;
;    |fpga_thermo:fpga_thermo0|                          ; 211 (24)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (16)      ; 8 (0)             ; 130 (8)          ; 76 (0)          ; 6 (0)      ; |bias_card|fpga_thermo:fpga_thermo0                                                                                                                                                                         ; work         ;
;       |reg:thermo_data|                                ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|reg:thermo_data                                                                                                                                                         ; work         ;
;       |smb_master:master2|                             ; 113 (58)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (43)      ; 8 (0)             ; 55 (15)          ; 40 (4)          ; 3 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2                                                                                                                                                      ; work         ;
;          |shift_reg:rx_data_reg|                       ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                ; work         ;
;          |shift_reg:tx_addr_reg|                       ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                ; work         ;
;          |us_timer:smb_timer|                          ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer                                                                                                                                   ; work         ;
;       |us_timer:timeout_timer|                         ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |bias_card|fpga_thermo:fpga_thermo0|us_timer:timeout_timer                                                                                                                                                  ; work         ;
;    |frame_timing:frame_timing_slave|                   ; 561 (0)     ; 402          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 159 (0)      ; 91 (0)            ; 311 (0)          ; 32 (0)          ; 102 (0)    ; |bias_card|frame_timing:frame_timing_slave                                                                                                                                                                  ; work         ;
;       |frame_timing_core:ftc|                          ; 106 (106)   ; 47           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 46 (46)          ; 32 (32)         ; 1 (1)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                            ; work         ;
;       |frame_timing_wbs:wbi|                           ; 455 (295)   ; 355          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 100 (100)    ; 90 (31)           ; 265 (164)        ; 0 (0)           ; 101 (101)  ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi                                                                                                                                             ; work         ;
;          |reg:address_on_delay_reg|                    ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                    ; work         ;
;          |reg:feedback_delay_reg|                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                      ; work         ;
;          |reg:resync_req_reg|                          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                          ; work         ;
;          |reg:sample_delay_reg|                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                        ; work         ;
;          |reg:sample_num_reg|                          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                          ; work         ;
;    |id_thermo:id_thermo0|                              ; 213 (61)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 100 (43)     ; 19 (0)            ; 94 (18)          ; 18 (0)          ; 3 (1)      ; |bias_card|id_thermo:id_thermo0                                                                                                                                                                             ; work         ;
;       |counter:byte_counter|                           ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|counter:byte_counter                                                                                                                                                        ; work         ;
;       |one_wire_master:master|                         ; 98 (61)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master                                                                                                                                                      ; work         ;
;          |binary_counter:bit_counter|                  ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:bit_counter                                                                                                                           ; work         ;
;          |binary_counter:timer_counter|                ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:timer_counter                                                                                                                         ; work         ;
;          |shift_reg:rx_data_reg|                       ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                ; work         ;
;          |shift_reg:tx_data_reg|                       ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                ; work         ;
;       |reg:id_data0|                                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data0                                                                                                                                                                ; work         ;
;       |reg:id_data1|                                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data1                                                                                                                                                                ; work         ;
;       |reg:id_data2|                                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data2                                                                                                                                                                ; work         ;
;       |reg:id_data3|                                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:id_data3                                                                                                                                                                ; work         ;
;       |reg:thermo_data0|                               ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:thermo_data0                                                                                                                                                            ; work         ;
;       |reg:thermo_data1|                               ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |bias_card|id_thermo:id_thermo0|reg:thermo_data1                                                                                                                                                            ; work         ;
;    |leds:leds_slave|                                   ; 12 (12)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |bias_card|leds:leds_slave                                                                                                                                                                                  ; work         ;
+--------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                 ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; test[1]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[2]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[3]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[5]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[7]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[9]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[10]         ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[11]         ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[12]         ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[13]         ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[14]         ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[4]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[6]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; test[8]          ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_txa         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txb         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx2         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx3         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_si        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_so        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[0]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[1]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[2]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[3]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[4]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[5]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[6]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[7]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[8]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[9]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[10]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[11]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[12]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[13]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[14]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[15]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[16]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[17]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[18]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[19]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[20]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[21]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[22]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[23]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[24]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[25]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[26]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[27]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[28]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[29]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[30]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_ncs[31]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[16]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[17]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[18]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[19]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[20]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[21]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[22]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[23]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[24]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[25]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[26]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[27]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[28]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[29]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[30]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_sclk[31]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[16]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[17]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[18]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[19]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[20]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[21]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[22]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[23]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[24]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[25]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[26]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[27]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[28]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[29]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[30]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_data[31]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_ncs     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_sclk    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_data    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_nclr         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dip_sw3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; wdog             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_nalert       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rx               ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; tx               ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx1         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n            ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk            ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_sync        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_dac_ncs(n)  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_sclk(n) ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_dac_data(n) ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; test[1]                                                                         ;                   ;         ;
; test[2]                                                                         ;                   ;         ;
; test[3]                                                                         ;                   ;         ;
; test[5]                                                                         ;                   ;         ;
; test[7]                                                                         ;                   ;         ;
; test[9]                                                                         ;                   ;         ;
; test[10]                                                                        ;                   ;         ;
; test[11]                                                                        ;                   ;         ;
; test[12]                                                                        ;                   ;         ;
; test[13]                                                                        ;                   ;         ;
; test[14]                                                                        ;                   ;         ;
; card_id                                                                         ;                   ;         ;
;      - id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg|reg[7] ; 1                 ; ON      ;
; smb_data                                                                        ;                   ;         ;
;      - fpga_thermo:fpga_thermo0|smb_master:master2|shift_reg:rx_data_reg|reg[0] ; 0                 ; ON      ;
; test[4]                                                                         ;                   ;         ;
; test[6]                                                                         ;                   ;         ;
; test[8]                                                                         ;                   ;         ;
; lvds_spare                                                                      ;                   ;         ;
; ttl_nrx2                                                                        ;                   ;         ;
; ttl_nrx3                                                                        ;                   ;         ;
; eeprom_si                                                                       ;                   ;         ;
; dip_sw3                                                                         ;                   ;         ;
; dip_sw4                                                                         ;                   ;         ;
; smb_nalert                                                                      ;                   ;         ;
; rx                                                                              ;                   ;         ;
; ttl_nrx1                                                                        ;                   ;         ;
;      - rst                                                                      ; 1                 ; ON      ;
; rst_n                                                                           ;                   ;         ;
;      - rst                                                                      ; 1                 ; ON      ;
; inclk                                                                           ;                   ;         ;
; slot_id[1]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~41                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Selector47~656                                             ; 1                 ; ON      ;
; slot_id[2]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~41                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Selector46~652                                             ; 1                 ; ON      ;
; slot_id[3]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux0~41                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                    ; 1                 ; ON      ;
;      - dispatch:cmd0|Selector45~1263                                            ; 1                 ; ON      ;
; slot_id[0]                                                                      ;                   ;         ;
;      - dispatch:cmd0|Mux7~27                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                    ; 0                 ; ON      ;
;      - dispatch:cmd0|Selector48~830                                             ; 0                 ; ON      ;
; lvds_sync                                                                       ;                   ;         ;
;      - frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp          ; 1                 ; ON      ;
; lvds_cmd                                                                        ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp     ; 1                 ; ON      ;
+---------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                          ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; all_cards:i_all_cards|Mux10~270                                                                                                               ; LC_X29_Y24_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux11~273                                                                                                               ; LC_X29_Y24_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux12~276                                                                                                               ; LC_X29_Y24_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux13~270                                                                                                               ; LC_X29_Y24_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux14~270                                                                                                               ; LC_X29_Y24_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux15~285                                                                                                               ; LC_X29_Y24_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux8~273                                                                                                                ; LC_X29_Y24_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux9~270                                                                                                                ; LC_X29_Y24_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|LessThan0                                                                            ; LC_X28_Y1_N4  ; 68      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|counter:dac_counter|count[5]                                                         ; LC_X8_Y28_N6  ; 10      ; Sync. clear                ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|dac_count_rst                                                                        ; LC_X35_Y18_N5 ; 7       ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_changed_clr~44                                                               ; LC_X13_Y17_N8 ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.NEXT_DAC2                                                      ; LC_X13_Y17_N2 ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.WRITE                                       ; LC_X40_Y17_N0 ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.WRITE                                    ; LC_X18_Y28_N6 ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|bias_wren~15                                                                           ; LC_X13_Y8_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|flux_fb_changed_o                                                                      ; LC_X13_Y9_N6  ; 2       ; Clock                      ; no     ; --                   ; --               ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|flux_fb_wren~31                                                                        ; LC_X34_Y18_N1 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; bc_pll:pll0|altpll:altpll_component|_clk0                                                                                                     ; PLL_5         ; 1499    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ;
; bc_pll:pll0|altpll:altpll_component|_clk1                                                                                                     ; PLL_5         ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ;
; bc_pll:pll0|altpll:altpll_component|_clk2                                                                                                     ; PLL_5         ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ;
; dispatch:cmd0|Selector5~27                                                                                                                    ; LC_X17_Y19_N4 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header1_ld~10                                                                                     ; LC_X34_Y23_N5 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X41_Y7_N4  ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X44_Y8_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                                  ; LC_X40_Y7_N8  ; 44      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                   ; LC_X34_Y21_N4 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                   ; LC_X34_Y22_N3 ; 42      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector6~81                                                                                ; LC_X21_Y21_N0 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector75~50                                                                               ; LC_X22_Y21_N0 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector8~46                                                                                ; LC_X22_Y21_N5 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~84                                                             ; LC_X9_Y16_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                            ; LC_X9_Y17_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~84                                                             ; LC_X33_Y20_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                            ; LC_X31_Y21_N2 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~405                                                           ; LC_X25_Y26_N3 ; 78      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                             ; LC_X22_Y21_N3 ; 100     ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                      ; LC_X17_Y18_N8 ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                  ; LC_X14_Y9_N2  ; 140     ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~56                                                                               ; LC_X13_Y19_N2 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|us_count~561                                                                            ; LC_X13_Y19_N7 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.FETCH                                                                                                                ; LC_X17_Y18_N5 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|ctrl_ps.REGISTER_TEMP                                                                                                ; LC_X40_Y4_N6  ; 14      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|current_state~188                                                                                                    ; LC_X17_Y15_N5 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|reg_wren~22                                                                                                          ; LC_X24_Y20_N5 ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|Selector11~51                                                                                     ; LC_X32_Y4_N6  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|pres_state.IDLE~910                                                                               ; LC_X33_Y5_N2  ; 1       ; Output enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|rx_data_reg_en~19                                                                                 ; LC_X31_Y6_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|start_or_en                                                                                       ; LC_X33_Y4_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer|Equal0~57                                                                      ; LC_X31_Y6_N8  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer|us_count~559                                                                   ; LC_X31_Y4_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|us_timer:timeout_timer|Equal0~61                                                                                     ; LC_X40_Y5_N8  ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|us_timer:timeout_timer|us_count~520                                                                                  ; LC_X40_Y4_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|enable_counters                                                                         ; LC_X33_Y25_N5 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~18                                                                 ; LC_X17_Y12_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|current_state~627                                                                        ; LC_X17_Y16_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~19                                                                   ; LC_X17_Y12_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_cols_to_read_wren~28                                                                 ; LC_X35_Y11_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~27                                                                 ; LC_X14_Y12_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~14                                                                         ; LC_X17_Y12_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~19                                                                       ; LC_X19_Y14_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~15                                                                       ; LC_X17_Y12_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~15                                                                     ; LC_X14_Y11_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~16                                                                       ; LC_X14_Y11_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector12~90                                                                                                            ; LC_X45_Y15_N3 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id0_ld~39                                                                                                                ; LC_X44_Y15_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id1_ld~41                                                                                                                ; LC_X44_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id2_ld~29                                                                                                                ; LC_X44_Y15_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id3_ld~37                                                                                                                ; LC_X44_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector5~22                                                                                      ; LC_X46_Y14_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector6~161                                                                                     ; LC_X45_Y11_N0 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector8~419                                                                                     ; LC_X44_Y12_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|pres_state.IDLE                                                                                   ; LC_X46_Y13_N1 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo0_ld~78                                                                                                            ; LC_X44_Y14_N4 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo1_ld~83                                                                                                            ; LC_X44_Y14_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|wb_ps.SEND_TEMP                                                                                                          ; LC_X13_Y14_N8 ; 18      ; Sync. load                 ; no     ; --                   ; --               ;
; inclk                                                                                                                                         ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; rst                                                                                                                                           ; LC_X1_Y12_N2  ; 1495    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK2            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                       ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|LessThan0                                         ; LC_X28_Y1_N4  ; 68      ; Global Clock         ; GCLK4            ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|dac_count_rst                                     ; LC_X35_Y18_N5 ; 7       ; Global Clock         ; GCLK11           ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.NEXT_DAC2                   ; LC_X13_Y17_N2 ; 11      ; Global Clock         ; GCLK0            ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.WRITE    ; LC_X40_Y17_N0 ; 9       ; Global Clock         ; GCLK10           ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.WRITE ; LC_X18_Y28_N6 ; 12      ; Global Clock         ; GCLK12           ;
; bc_pll:pll0|altpll:altpll_component|_clk0                                                                  ; PLL_5         ; 1499    ; Global Clock         ; GCLK15           ;
; bc_pll:pll0|altpll:altpll_component|_clk1                                                                  ; PLL_5         ; 72      ; Global Clock         ; GCLK14           ;
; bc_pll:pll0|altpll:altpll_component|_clk2                                                                  ; PLL_5         ; 1       ; Global Clock         ; GCLK13           ;
; rst                                                                                                        ; LC_X1_Y12_N2  ; 1495    ; Global Clock         ; GCLK2            ;
+------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[0]~247                                                                           ; 148     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                     ; 144     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[1]~244                                                                           ; 132     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[1]_RTM136                                                                          ; 112     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[0]_RTM135                                                                          ; 111     ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|counter:dac_counter|count[4]                                            ; 101     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                ; 100     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                             ; 97      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|WideOr4                                                                 ; 96      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~71                                                               ; 95      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_data_a~476                                                             ; 86      ;
; dispatch:cmd0|reg:hdr0|reg_o[11]                                                                                                 ; 81      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~405                                              ; 78      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[2]~246                                                                           ; 75      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                                                              ; 73      ;
; dispatch:cmd0|pres_state.FETCH                                                                                                   ; 69      ;
; dispatch:cmd0|reg:hdr1|reg_o[17]                                                                                                 ; 59      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.DONE                                                                      ; 54      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector76~183                                                                 ; 53      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr[2]_RTM134                                                                          ; 47      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                     ; 44      ;
; dispatch:cmd0|reg:hdr1|reg_o[18]                                                                                                 ; 44      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                                                     ; 43      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                      ; 42      ;
; dispatch:cmd0|Selector48~825                                                                                                     ; 41      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~774                                                                        ; 41      ;
; ~STRATIX_FITTER_CREATED_GND~I                                                                                                    ; 38      ;
; dispatch:cmd0|reg:hdr1|reg_o[19]                                                                                                 ; 36      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal4~40                                                                   ; 35      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                ; 35      ;
; dispatch:cmd0|reg:hdr1|reg_o[16]                                                                                                 ; 35      ;
; fpga_thermo:fpga_thermo0|Equal0~51                                                                                               ; 34      ;
; fpga_thermo:fpga_thermo0|current_state.WR                                                                                        ; 34      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal11~70                                                                  ; 34      ;
; id_thermo:id_thermo0|wb_ps.SEND_ID                                                                                               ; 34      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[1]                                ; 34      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|enable_counters                                                            ; 33      ;
; fpga_thermo:fpga_thermo0|smb_master:master2|us_timer:smb_timer|Equal0~57                                                         ; 33      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~56                                                                  ; 33      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1309                 ; 33      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1313                 ; 33      ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|Selector3~35                              ; 33      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM1506_RTM0601 ; 32      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM1503_RTM0598 ; 32      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[32]_RTM0182_RTM1312_RTM0504         ; 32      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer|reg[32]_RTM0180_RTM1308_RTM0501         ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~15                                                          ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~19                                                      ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~27                                                    ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~16                                                          ; 32      ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7lo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 0     ; 1    ; 0      ; None ; M4K_X37_Y23                                                                                                                                                                                                    ;
; bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_wbs:bcdc_wbs|tpram_32bit_x_64:flux_fb_ram|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7lo1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X37_Y12                                                                                                                                                                                                    ;
; dispatch:cmd0|altsyncram:buf|altsyncram_dkl3:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y13, M4K_X15_Y20, M4K_X37_Y18, M4K_X37_Y20, M4K_X37_Y17, M4K_X15_Y19, M4K_X15_Y15, M4K_X15_Y17, M4K_X15_Y12, M4K_X37_Y13, M4K_X37_Y16, M4K_X37_Y19, M4K_X37_Y14, M4K_X37_Y15, M4K_X15_Y18, M4K_X15_Y14 ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_fd12:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X37_Y8                                                                                                                                                                                                     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X20_Y23, M512_X20_Y22                                                                                                                                                                                     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X49_Y19, M512_X49_Y20                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 226 / 2,286 ( 10 % )    ;
; C4 interconnects            ; 3,065 / 31,320 ( 10 % ) ;
; C8 interconnects            ; 993 / 7,272 ( 14 % )    ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )          ;
; DQS bus muxes               ; 0 / 56 ( 0 % )          ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )          ;
; Direct links                ; 602 / 44,740 ( 1 % )    ;
; Fast regional clocks        ; 0 / 8 ( 0 % )           ;
; Global clocks               ; 9 / 16 ( 56 % )         ;
; I/O buses                   ; 40 / 208 ( 19 % )       ;
; LUT chains                  ; 138 / 9,513 ( 1 % )     ;
; Local routing interconnects ; 1,420 / 10,570 ( 13 % ) ;
; R24 interconnects           ; 417 / 2,280 ( 18 % )    ;
; R4 interconnects            ; 4,259 / 62,520 ( 7 % )  ;
; R8 interconnects            ; 1,316 / 10,410 ( 13 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.90) ; Number of LABs  (Total = 425) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 68                            ;
; 2                                          ; 14                            ;
; 3                                          ; 2                             ;
; 4                                          ; 5                             ;
; 5                                          ; 1                             ;
; 6                                          ; 1                             ;
; 7                                          ; 29                            ;
; 8                                          ; 11                            ;
; 9                                          ; 8                             ;
; 10                                         ; 286                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.37) ; Number of LABs  (Total = 425) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 362                           ;
; 1 Async. load                      ; 1                             ;
; 1 Clock                            ; 371                           ;
; 1 Clock enable                     ; 108                           ;
; 1 Sync. clear                      ; 69                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 88                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.16) ; Number of LABs  (Total = 425) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 4                             ;
; 1                                           ; 64                            ;
; 2                                           ; 13                            ;
; 3                                           ; 3                             ;
; 4                                           ; 5                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 16                            ;
; 8                                           ; 21                            ;
; 9                                           ; 11                            ;
; 10                                          ; 218                           ;
; 11                                          ; 40                            ;
; 12                                          ; 15                            ;
; 13                                          ; 8                             ;
; 14                                          ; 1                             ;
; 15                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.27) ; Number of LABs  (Total = 425) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 104                           ;
; 2                                               ; 30                            ;
; 3                                               ; 15                            ;
; 4                                               ; 21                            ;
; 5                                               ; 36                            ;
; 6                                               ; 39                            ;
; 7                                               ; 36                            ;
; 8                                               ; 52                            ;
; 9                                               ; 25                            ;
; 10                                              ; 57                            ;
; 11                                              ; 3                             ;
; 12                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.00) ; Number of LABs  (Total = 425) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 65                            ;
; 4                                            ; 17                            ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 8                             ;
; 8                                            ; 15                            ;
; 9                                            ; 12                            ;
; 10                                           ; 25                            ;
; 11                                           ; 18                            ;
; 12                                           ; 10                            ;
; 13                                           ; 10                            ;
; 14                                           ; 12                            ;
; 15                                           ; 15                            ;
; 16                                           ; 18                            ;
; 17                                           ; 11                            ;
; 18                                           ; 12                            ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 6                             ;
; 22                                           ; 18                            ;
; 23                                           ; 27                            ;
; 24                                           ; 80                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                     ;
+-------------------------------------------+-------------------------------------------+-------------------+
; Source Clock(s)                           ; Destination Clock(s)                      ; Delay Added in ns ;
+-------------------------------------------+-------------------------------------------+-------------------+
; bc_pll:pll0|altpll:altpll_component|_clk0 ; bc_pll:pll0|altpll:altpll_component|_clk0 ; 350.469           ;
+-------------------------------------------+-------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                       ;
+--------------------------------------------------------------------------------+----------------------------+
; Name                                                                           ; Value                      ;
+--------------------------------------------------------------------------------+----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                         ;
; Mid Wire Use - Fit Attempt 1                                                   ; 8                          ;
; Mid Slack - Fit Attempt 1                                                      ; 988                        ;
; Internal Atom Count - Fit Attempt 1                                            ; 3356                       ;
; LE/ALM Count - Fit Attempt 1                                                   ; 3356                       ;
; LAB Count - Fit Attempt 1                                                      ; 425                        ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.285                      ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.308                     ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.760                      ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:422;1:3                  ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:214;1:113;2:98           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:193;1:86;2:135;3:11      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:193;1:87;2:134;3:11      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:52;1:139;2:97;3:126;4:11 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:52;1:139;2:98;3:125;4:11 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:348;1:77                 ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:423;1:2                  ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:213;1:209;2:3            ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:48;1:13;2:355;3:9        ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:48;1:241;2:136           ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:423;1:2                  ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:48;1:370;2:7             ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:234;1:191                ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:99;1:326                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:396;1:29                 ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:425                      ;
; LEs in Chains - Fit Attempt 1                                                  ; 326                        ;
; LEs in Long Chains - Fit Attempt 1                                             ; 219                        ;
; LABs with Chains - Fit Attempt 1                                               ; 46                         ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 3                          ;
; Time - Fit Attempt 1                                                           ; 1                          ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.250                      ;
+--------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+--------------------------------------+--------+
; Name                                 ; Value  ;
+--------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1     ; ff     ;
; Early Wire Use - Fit Attempt 1       ; 4      ;
; Early Slack - Fit Attempt 1          ; 2519   ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3433   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3433   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Late Wire Use - Fit Attempt 1        ; 9      ;
; Late Slack - Fit Attempt 1           ; 3448   ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3448   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3448   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3448   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1     ; ff     ;
; Mid Wire Use - Fit Attempt 1         ; 8      ;
; Mid Slack - Fit Attempt 1            ; 3448   ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1     ; ff     ;
; Peak Regional Wire - Fit Attempt 1   ; 65.880 ;
; Auto Fit Point 7 - Fit Attempt 1     ; ff     ;
; Time - Fit Attempt 1                 ; 28     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 22.563 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 3.422  ;
+--------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 4284        ;
; Early Wire Use - Fit Attempt 1      ; 11          ;
; Peak Regional Wire - Fit Attempt 1  ; 27          ;
; Mid Slack - Fit Attempt 1           ; -280        ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Slack - Fit Attempt 1          ; -280        ;
; Late Wire Use - Fit Attempt 1       ; 12          ;
; Time - Fit Attempt 1                ; 16          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 5.984       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Wed Jan 14 11:17:55 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bias_card -c bias_card
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1S10F780C5 for design "bias_card"
Warning: Output port clk0 of PLL "bc_pll:pll0|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Info: Completed LVDS Placement Operation Initializations
Warning: No exact pin location assignment(s) for 1 pins of 184 total pins
    Info: Pin dac_nclr not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Regular LVDS Placement Operation
Info: Implementing parameter values for PLL "bc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for bc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for bc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for bc_pll:pll0|altpll:altpll_component|_clk2 port
Info: Promoted PLL clock signals
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
    Info: Promoted signal "bc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|LessThan0" to use Global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|Selector99~35" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|bias_clk_o~38" may be non-global or may not use global clock
    Info: Destination "mictor[9]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.NEXT_DAC2" to use Global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|WideOr4" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.LOAD1" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.IDLE~634" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_current_state.IDLE~636" may be non-global or may not use global clock
    Info: Destination "mictor[15]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "rst" to use Global clock
    Info: Destination "dac_nclr" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|dac_count_rst" to use Global clock
    Info: Destination "mictor[14]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.WRITE" to use Global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.WRITE" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|bias_current_state~431" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.START" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.IDLE~81" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.WRITE" to use Global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.WRITE" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.IDLE" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|Selector3~35" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|Selector0~44" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.START" may be non-global or may not use global clock
    Info: Destination "bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|Selector2~42" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Completed Flexible LVDS Placement Operation
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter - later changes to this connectivity will change fitting results
    Warning: Differential I/O pin lvds_dac_ncs does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_sclk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin lvds_dac_data does not connect to any SERDES receiver or transmitter
Info: Starting register packing
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  16 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  27 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  18 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  42 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  38 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  18 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|dac_count_rst
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:flux_fb_dac|current_state.WRITE
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|write_spi_with_cs:bias_dac|current_state.WRITE
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |bias_card|rst
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |bias_card|bc_dac_ctrl:bc_dac_ctrl_slave|bc_dac_ctrl_core:bcdc_core|flux_fb_changed_clr~44
        Info: Signal not critical. No action is required
    Info: Found 5 asynchronous signals of which 0 will be pipelined
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |bias_card|rst
        Info: Signal not critical. No action is required
    Info: Found 1 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 4 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:27
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "dac_clk[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[14]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[15]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[16]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[17]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[18]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[19]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[20]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[21]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[22]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[23]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[24]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[25]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[26]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[27]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[28]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[29]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[30]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[31]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[32]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[33]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[34]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[35]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[36]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[37]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[38]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[39]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[40]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_clk[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data10[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data2[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data3[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data4[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data5[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data6[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data7[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data8[9]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[0]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[10]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[11]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[12]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[13]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[1]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[3]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[4]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[5]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[6]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[7]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[8]" is assigned to location or region, but does not exist in design
    Warning: Node "dac_data9[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor[32]" is assigned to location or region, but does not exist in design
    Warning: Node "minus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "n15vok" is assigned to location or region, but does not exist in design
    Warning: Node "n7vok" is assigned to location or region, but does not exist in design
    Warning: Node "outclk" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_in" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr1n" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr1p" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr2n" is assigned to location or region, but does not exist in design
    Warning: Node "sa_htr2p" is assigned to location or region, but does not exist in design
    Warning: Node "test[15]" is assigned to location or region, but does not exist in design
    Warning: Node "test[16]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:32
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm local logic rewiring
Info: Physical synthesis algorithm local logic rewiring complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using functional decomposition
Info: Physical synthesis algorithm combinational resynthesis using functional decomposition complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:23
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:28
Info: Estimated most critical path is memory to register delay of 4.972 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M512_X20_Y23; Fanout = 1; MEM Node = 'dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ram_block1a12~portb_address_reg3'
    Info: 2: + IC(0.000 ns) + CELL(2.613 ns) = 2.613 ns; Loc. = M512_X20_Y23; Fanout = 1; MEM Node = 'dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|q_b[12]'
    Info: 3: + IC(1.820 ns) + CELL(0.539 ns) = 4.972 ns; Loc. = LC_X40_Y11_N0; Fanout = 1; REG Node = 'dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer|reg[13]_RTM0258_RTM1427_RTM1544_RTM0640'
    Info: Total cell delay = 3.152 ns ( 63.40 % )
    Info: Total interconnect delay = 1.820 ns ( 36.60 % )
Info: Fitter routing operations beginning
Info: 2 (of 12528) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers, and please check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 27% of the available device resources in the region that extends from location X32_Y10 to location X42_Y20
Info: Fitter routing operations ending: elapsed time is 00:00:16
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 14 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin test[1] has a permanently enabled output enable
    Info: Pin test[2] has a permanently enabled output enable
    Info: Pin test[3] has a permanently enabled output enable
    Info: Pin test[5] has a permanently enabled output enable
    Info: Pin test[7] has a permanently enabled output enable
    Info: Pin test[9] has a permanently enabled output enable
    Info: Pin test[10] has a permanently enabled output enable
    Info: Pin test[11] has a permanently enabled output enable
    Info: Pin test[12] has a permanently enabled output enable
    Info: Pin test[13] has a permanently enabled output enable
    Info: Pin test[14] has a permanently enabled output enable
    Info: Pin test[4] has a permanently enabled output enable
    Info: Pin test[6] has a permanently enabled output enable
    Info: Pin test[8] has a permanently enabled output enable
Warning: Following 38 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin test[1] has GND driving its datain port
    Info: Pin test[2] has GND driving its datain port
    Info: Pin test[3] has GND driving its datain port
    Info: Pin test[5] has GND driving its datain port
    Info: Pin test[7] has GND driving its datain port
    Info: Pin test[9] has GND driving its datain port
    Info: Pin test[10] has GND driving its datain port
    Info: Pin test[11] has GND driving its datain port
    Info: Pin test[12] has GND driving its datain port
    Info: Pin test[13] has GND driving its datain port
    Info: Pin test[14] has GND driving its datain port
    Info: Pin ttl_tx1 has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin mictor[0] has GND driving its datain port
    Info: Pin mictor[1] has GND driving its datain port
    Info: Pin mictor[2] has GND driving its datain port
    Info: Pin mictor[3] has GND driving its datain port
    Info: Pin mictor[4] has GND driving its datain port
    Info: Pin mictor[5] has GND driving its datain port
    Info: Pin mictor[6] has GND driving its datain port
    Info: Pin mictor[7] has GND driving its datain port
    Info: Pin mictor[22] has GND driving its datain port
    Info: Pin mictor[23] has GND driving its datain port
    Info: Pin mictor[27] has GND driving its datain port
    Info: Pin mictor[28] has GND driving its datain port
    Info: Pin mictor[29] has GND driving its datain port
    Info: Pin mictor[30] has GND driving its datain port
    Info: Pin mictor[31] has GND driving its datain port
    Info: Pin mictorclk[1] has GND driving its datain port
    Info: Pin mictorclk[2] has GND driving its datain port
    Info: Pin tx has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: id_thermo:id_thermo0|one_wire_master:master|Selector7~946 (inverted)
        Info: Type bi-directional pin card_id uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo0|smb_master:master2|pres_state.IDLE~910
        Info: Type bi-directional pin smb_data uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/mce/cards/bias_card/bias_card/synth/bias_card.fit.smsg
Info: Parallel compilation was enabled and used an average of 1.0 processors and a maximum of 2 processors out of 2 processors allowed
    Info: 2% of process time was spent using 2 processors
    Info: 98% of process time was spent using 1 processor
Info: Quartus II Fitter was successful. 0 errors, 234 warnings
    Info: Peak virtual memory: 235 megabytes
    Info: Processing ended: Wed Jan 14 11:19:40 2009
    Info: Elapsed time: 00:01:45
    Info: Total CPU time (on all processors): 00:01:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/bias_card/bias_card/synth/bias_card.fit.smsg.


