Simulator report for project
Thu Dec 29 18:38:47 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 415 nodes    ;
; Simulation Coverage         ;      39.52 % ;
; Total Number of Transitions ; 1365         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                         ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+
; Option                                                                                     ; Setting                       ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+
; Simulation mode                                                                            ; Functional                    ; Timing        ;
; Start time                                                                                 ; 0 ns                          ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                          ;               ;
; Vector input source                                                                        ; modules/state_machine/fsm.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                            ; On            ;
; Check outputs                                                                              ; Off                           ; Off           ;
; Report simulation coverage                                                                 ; On                            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                            ; On            ;
; Display missing 1-value coverage report                                                    ; On                            ; On            ;
; Display missing 0-value coverage report                                                    ; On                            ; On            ;
; Detect setup and hold time violations                                                      ; Off                           ; Off           ;
; Detect glitches                                                                            ; Off                           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                           ; Off           ;
; Generate Signal Activity File                                                              ; Off                           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                           ; Off           ;
; Group bus channels in simulation results                                                   ; Off                           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                            ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                          ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      39.52 % ;
; Total nodes checked                                 ; 415          ;
; Total output ports checked                          ; 415          ;
; Total output ports with complete 1/0-value coverage ; 164          ;
; Total output ports with no 1/0-value coverage       ; 223          ;
; Total output ports with no 1-value coverage         ; 234          ;
; Total output ports with no 0-value coverage         ; 240          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                              ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |fsm|p~30                                                 ; |fsm|p~30                                                 ; out              ;
; |fsm|p~31                                                 ; |fsm|p~31                                                 ; out              ;
; |fsm|curr_state~0                                         ; |fsm|curr_state~0                                         ; out              ;
; |fsm|p~62                                                 ; |fsm|p~62                                                 ; out              ;
; |fsm|p~63                                                 ; |fsm|p~63                                                 ; out              ;
; |fsm|curr_state~3                                         ; |fsm|curr_state~3                                         ; out              ;
; |fsm|p[0]                                                 ; |fsm|p[0]                                                 ; regout           ;
; |fsm|p~94                                                 ; |fsm|p~94                                                 ; out              ;
; |fsm|p~95                                                 ; |fsm|p~95                                                 ; out              ;
; |fsm|curr_state.idle                                      ; |fsm|curr_state.idle                                      ; regout           ;
; |fsm|curr_state.check_data                                ; |fsm|curr_state.check_data                                ; regout           ;
; |fsm|p[1]                                                 ; |fsm|p[1]                                                 ; regout           ;
; |fsm|clk                                                  ; |fsm|clk                                                  ; out              ;
; |fsm|valid                                                ; |fsm|valid                                                ; out              ;
; |fsm|count[0]                                             ; |fsm|count[0]                                             ; out              ;
; |fsm|count[1]                                             ; |fsm|count[1]                                             ; out              ;
; |fsm|count[2]                                             ; |fsm|count[2]                                             ; out              ;
; |fsm|count[3]                                             ; |fsm|count[3]                                             ; out              ;
; |fsm|count[4]                                             ; |fsm|count[4]                                             ; out              ;
; |fsm|count[5]                                             ; |fsm|count[5]                                             ; out              ;
; |fsm|count[6]                                             ; |fsm|count[6]                                             ; out              ;
; |fsm|count[7]                                             ; |fsm|count[7]                                             ; out              ;
; |fsm|count[8]                                             ; |fsm|count[8]                                             ; out              ;
; |fsm|count[9]                                             ; |fsm|count[9]                                             ; out              ;
; |fsm|curr_state~6                                         ; |fsm|curr_state~6                                         ; out0             ;
; |fsm|Selector0~0                                          ; |fsm|Selector0~0                                          ; out0             ;
; |fsm|curr_state.check_data~0                              ; |fsm|curr_state.check_data~0                              ; out0             ;
; |fsm|Selector0~1                                          ; |fsm|Selector0~1                                          ; out0             ;
; |fsm|curr_state~15                                        ; |fsm|curr_state~15                                        ; out0             ;
; |fsm|Selector0~2                                          ; |fsm|Selector0~2                                          ; out0             ;
; |fsm|Selector0~3                                          ; |fsm|Selector0~3                                          ; out0             ;
; |fsm|Selector0~4                                          ; |fsm|Selector0~4                                          ; out0             ;
; |fsm|Selector1~1                                          ; |fsm|Selector1~1                                          ; out0             ;
; |fsm|Add0~0                                               ; |fsm|Add0~0                                               ; out0             ;
; |fsm|Add0~1                                               ; |fsm|Add0~1                                               ; out0             ;
; |fsm|Equal0~0                                             ; |fsm|Equal0~0                                             ; out0             ;
; |fsm|Equal0~1                                             ; |fsm|Equal0~1                                             ; out0             ;
; |fsm|Equal0~2                                             ; |fsm|Equal0~2                                             ; out0             ;
; |fsm|Equal0~3                                             ; |fsm|Equal0~3                                             ; out0             ;
; |fsm|Equal0~4                                             ; |fsm|Equal0~4                                             ; out0             ;
; |fsm|Equal0~5                                             ; |fsm|Equal0~5                                             ; out0             ;
; |fsm|Equal0~6                                             ; |fsm|Equal0~6                                             ; out0             ;
; |fsm|Equal0~7                                             ; |fsm|Equal0~7                                             ; out0             ;
; |fsm|Equal0~8                                             ; |fsm|Equal0~8                                             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~1              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~2              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~3              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~4              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~5              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~6              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~7              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~8              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~10             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~11             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~12             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~13             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~14             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~15             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~16             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~17             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~18             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~18             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~19             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~19             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~20             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~20             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~22             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~22             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~23             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~23             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~25             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~25             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~28             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~28             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~29             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~29             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~30             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~30             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~31             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~31             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~32             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~32             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~34             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~34             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~37             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~37             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~38             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~38             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~39             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~39             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~41             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~41             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~42             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~42             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]~1 ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]   ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~0              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~1              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~3              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~6              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~7              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~8              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~9              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~10             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~12             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~15             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~16             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~17             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~18             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~18             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~19             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~19             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~20             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~20             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~22             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~22             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~23             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~23             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~25             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~25             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~27             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~27             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~28             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~28             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~29             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~29             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~30             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~30             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~31             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~31             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~32             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~32             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~34             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~34             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~36             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~36             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~37             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~37             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~38             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~38             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~39             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~39             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~41             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~41             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~42             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~42             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~1 ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]   ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~1              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~3              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~6              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~7              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~8              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~9              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~11             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~14             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~15             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~16             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~1 ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]   ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~3              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~7              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~8              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~11             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~15             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~16             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~1 ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]   ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~1              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~3              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~6              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~7              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~8              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~9              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~11             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~14             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~15             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~16             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]~1 ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|result_node[0]   ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~3              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~3              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~11             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~16             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~16             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]   ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]   ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                 ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |fsm|p~0                                                  ; |fsm|p~0                                                  ; out              ;
; |fsm|p~1                                                  ; |fsm|p~1                                                  ; out              ;
; |fsm|p~2                                                  ; |fsm|p~2                                                  ; out              ;
; |fsm|p~3                                                  ; |fsm|p~3                                                  ; out              ;
; |fsm|p~4                                                  ; |fsm|p~4                                                  ; out              ;
; |fsm|p~5                                                  ; |fsm|p~5                                                  ; out              ;
; |fsm|p~6                                                  ; |fsm|p~6                                                  ; out              ;
; |fsm|p~7                                                  ; |fsm|p~7                                                  ; out              ;
; |fsm|p~8                                                  ; |fsm|p~8                                                  ; out              ;
; |fsm|p~9                                                  ; |fsm|p~9                                                  ; out              ;
; |fsm|p~10                                                 ; |fsm|p~10                                                 ; out              ;
; |fsm|p~11                                                 ; |fsm|p~11                                                 ; out              ;
; |fsm|p~12                                                 ; |fsm|p~12                                                 ; out              ;
; |fsm|p~13                                                 ; |fsm|p~13                                                 ; out              ;
; |fsm|p~14                                                 ; |fsm|p~14                                                 ; out              ;
; |fsm|p~15                                                 ; |fsm|p~15                                                 ; out              ;
; |fsm|p~16                                                 ; |fsm|p~16                                                 ; out              ;
; |fsm|p~17                                                 ; |fsm|p~17                                                 ; out              ;
; |fsm|p~18                                                 ; |fsm|p~18                                                 ; out              ;
; |fsm|p~19                                                 ; |fsm|p~19                                                 ; out              ;
; |fsm|p~20                                                 ; |fsm|p~20                                                 ; out              ;
; |fsm|p~21                                                 ; |fsm|p~21                                                 ; out              ;
; |fsm|p~22                                                 ; |fsm|p~22                                                 ; out              ;
; |fsm|p~23                                                 ; |fsm|p~23                                                 ; out              ;
; |fsm|p~24                                                 ; |fsm|p~24                                                 ; out              ;
; |fsm|p~25                                                 ; |fsm|p~25                                                 ; out              ;
; |fsm|p~26                                                 ; |fsm|p~26                                                 ; out              ;
; |fsm|p~27                                                 ; |fsm|p~27                                                 ; out              ;
; |fsm|p~28                                                 ; |fsm|p~28                                                 ; out              ;
; |fsm|curr_state~1                                         ; |fsm|curr_state~1                                         ; out              ;
; |fsm|p~32                                                 ; |fsm|p~32                                                 ; out              ;
; |fsm|p~33                                                 ; |fsm|p~33                                                 ; out              ;
; |fsm|p~34                                                 ; |fsm|p~34                                                 ; out              ;
; |fsm|p~35                                                 ; |fsm|p~35                                                 ; out              ;
; |fsm|p~36                                                 ; |fsm|p~36                                                 ; out              ;
; |fsm|p~37                                                 ; |fsm|p~37                                                 ; out              ;
; |fsm|p~38                                                 ; |fsm|p~38                                                 ; out              ;
; |fsm|p~39                                                 ; |fsm|p~39                                                 ; out              ;
; |fsm|p~40                                                 ; |fsm|p~40                                                 ; out              ;
; |fsm|p~41                                                 ; |fsm|p~41                                                 ; out              ;
; |fsm|p~42                                                 ; |fsm|p~42                                                 ; out              ;
; |fsm|p~43                                                 ; |fsm|p~43                                                 ; out              ;
; |fsm|p~44                                                 ; |fsm|p~44                                                 ; out              ;
; |fsm|p~45                                                 ; |fsm|p~45                                                 ; out              ;
; |fsm|p~46                                                 ; |fsm|p~46                                                 ; out              ;
; |fsm|p~47                                                 ; |fsm|p~47                                                 ; out              ;
; |fsm|p~48                                                 ; |fsm|p~48                                                 ; out              ;
; |fsm|p~49                                                 ; |fsm|p~49                                                 ; out              ;
; |fsm|p~50                                                 ; |fsm|p~50                                                 ; out              ;
; |fsm|p~51                                                 ; |fsm|p~51                                                 ; out              ;
; |fsm|p~52                                                 ; |fsm|p~52                                                 ; out              ;
; |fsm|p~53                                                 ; |fsm|p~53                                                 ; out              ;
; |fsm|p~54                                                 ; |fsm|p~54                                                 ; out              ;
; |fsm|p~55                                                 ; |fsm|p~55                                                 ; out              ;
; |fsm|p~56                                                 ; |fsm|p~56                                                 ; out              ;
; |fsm|p~57                                                 ; |fsm|p~57                                                 ; out              ;
; |fsm|p~58                                                 ; |fsm|p~58                                                 ; out              ;
; |fsm|p~59                                                 ; |fsm|p~59                                                 ; out              ;
; |fsm|p~60                                                 ; |fsm|p~60                                                 ; out              ;
; |fsm|p~64                                                 ; |fsm|p~64                                                 ; out              ;
; |fsm|p~65                                                 ; |fsm|p~65                                                 ; out              ;
; |fsm|p~66                                                 ; |fsm|p~66                                                 ; out              ;
; |fsm|p~67                                                 ; |fsm|p~67                                                 ; out              ;
; |fsm|p~68                                                 ; |fsm|p~68                                                 ; out              ;
; |fsm|p~69                                                 ; |fsm|p~69                                                 ; out              ;
; |fsm|p~70                                                 ; |fsm|p~70                                                 ; out              ;
; |fsm|p~71                                                 ; |fsm|p~71                                                 ; out              ;
; |fsm|p~72                                                 ; |fsm|p~72                                                 ; out              ;
; |fsm|p~73                                                 ; |fsm|p~73                                                 ; out              ;
; |fsm|p~74                                                 ; |fsm|p~74                                                 ; out              ;
; |fsm|p~75                                                 ; |fsm|p~75                                                 ; out              ;
; |fsm|p~76                                                 ; |fsm|p~76                                                 ; out              ;
; |fsm|p~77                                                 ; |fsm|p~77                                                 ; out              ;
; |fsm|p~78                                                 ; |fsm|p~78                                                 ; out              ;
; |fsm|p~79                                                 ; |fsm|p~79                                                 ; out              ;
; |fsm|p~80                                                 ; |fsm|p~80                                                 ; out              ;
; |fsm|p~81                                                 ; |fsm|p~81                                                 ; out              ;
; |fsm|p~82                                                 ; |fsm|p~82                                                 ; out              ;
; |fsm|p~83                                                 ; |fsm|p~83                                                 ; out              ;
; |fsm|p~84                                                 ; |fsm|p~84                                                 ; out              ;
; |fsm|p~85                                                 ; |fsm|p~85                                                 ; out              ;
; |fsm|p~86                                                 ; |fsm|p~86                                                 ; out              ;
; |fsm|p~87                                                 ; |fsm|p~87                                                 ; out              ;
; |fsm|p~88                                                 ; |fsm|p~88                                                 ; out              ;
; |fsm|p~89                                                 ; |fsm|p~89                                                 ; out              ;
; |fsm|p~90                                                 ; |fsm|p~90                                                 ; out              ;
; |fsm|p~91                                                 ; |fsm|p~91                                                 ; out              ;
; |fsm|p~92                                                 ; |fsm|p~92                                                 ; out              ;
; |fsm|curr_state.success                                   ; |fsm|curr_state.success                                   ; regout           ;
; |fsm|unlock~reg0                                          ; |fsm|unlock~reg0                                          ; regout           ;
; |fsm|p[31]                                                ; |fsm|p[31]                                                ; regout           ;
; |fsm|p[30]                                                ; |fsm|p[30]                                                ; regout           ;
; |fsm|p[29]                                                ; |fsm|p[29]                                                ; regout           ;
; |fsm|p[28]                                                ; |fsm|p[28]                                                ; regout           ;
; |fsm|p[27]                                                ; |fsm|p[27]                                                ; regout           ;
; |fsm|p[26]                                                ; |fsm|p[26]                                                ; regout           ;
; |fsm|p[25]                                                ; |fsm|p[25]                                                ; regout           ;
; |fsm|p[24]                                                ; |fsm|p[24]                                                ; regout           ;
; |fsm|p[23]                                                ; |fsm|p[23]                                                ; regout           ;
; |fsm|p[22]                                                ; |fsm|p[22]                                                ; regout           ;
; |fsm|p[21]                                                ; |fsm|p[21]                                                ; regout           ;
; |fsm|p[20]                                                ; |fsm|p[20]                                                ; regout           ;
; |fsm|p[19]                                                ; |fsm|p[19]                                                ; regout           ;
; |fsm|p[18]                                                ; |fsm|p[18]                                                ; regout           ;
; |fsm|p[17]                                                ; |fsm|p[17]                                                ; regout           ;
; |fsm|p[16]                                                ; |fsm|p[16]                                                ; regout           ;
; |fsm|p[15]                                                ; |fsm|p[15]                                                ; regout           ;
; |fsm|p[14]                                                ; |fsm|p[14]                                                ; regout           ;
; |fsm|p[13]                                                ; |fsm|p[13]                                                ; regout           ;
; |fsm|p[12]                                                ; |fsm|p[12]                                                ; regout           ;
; |fsm|p[11]                                                ; |fsm|p[11]                                                ; regout           ;
; |fsm|p[10]                                                ; |fsm|p[10]                                                ; regout           ;
; |fsm|p[9]                                                 ; |fsm|p[9]                                                 ; regout           ;
; |fsm|p[8]                                                 ; |fsm|p[8]                                                 ; regout           ;
; |fsm|p[7]                                                 ; |fsm|p[7]                                                 ; regout           ;
; |fsm|p[6]                                                 ; |fsm|p[6]                                                 ; regout           ;
; |fsm|p[5]                                                 ; |fsm|p[5]                                                 ; regout           ;
; |fsm|p[4]                                                 ; |fsm|p[4]                                                 ; regout           ;
; |fsm|p[3]                                                 ; |fsm|p[3]                                                 ; regout           ;
; |fsm|unlock                                               ; |fsm|unlock                                               ; pin_out          ;
; |fsm|curr_state~7                                         ; |fsm|curr_state~7                                         ; out0             ;
; |fsm|curr_state~11                                        ; |fsm|curr_state~11                                        ; out0             ;
; |fsm|curr_state~19                                        ; |fsm|curr_state~19                                        ; out0             ;
; |fsm|Selector2~0                                          ; |fsm|Selector2~0                                          ; out0             ;
; |fsm|Selector2~1                                          ; |fsm|Selector2~1                                          ; out0             ;
; |fsm|Add0~3                                               ; |fsm|Add0~3                                               ; out0             ;
; |fsm|Add0~4                                               ; |fsm|Add0~4                                               ; out0             ;
; |fsm|Add0~5                                               ; |fsm|Add0~5                                               ; out0             ;
; |fsm|Add0~6                                               ; |fsm|Add0~6                                               ; out0             ;
; |fsm|Add0~7                                               ; |fsm|Add0~7                                               ; out0             ;
; |fsm|Add0~8                                               ; |fsm|Add0~8                                               ; out0             ;
; |fsm|Add0~9                                               ; |fsm|Add0~9                                               ; out0             ;
; |fsm|Add0~10                                              ; |fsm|Add0~10                                              ; out0             ;
; |fsm|Add0~11                                              ; |fsm|Add0~11                                              ; out0             ;
; |fsm|Add0~12                                              ; |fsm|Add0~12                                              ; out0             ;
; |fsm|Add0~13                                              ; |fsm|Add0~13                                              ; out0             ;
; |fsm|Add0~14                                              ; |fsm|Add0~14                                              ; out0             ;
; |fsm|Add0~15                                              ; |fsm|Add0~15                                              ; out0             ;
; |fsm|Add0~16                                              ; |fsm|Add0~16                                              ; out0             ;
; |fsm|Add0~17                                              ; |fsm|Add0~17                                              ; out0             ;
; |fsm|Add0~18                                              ; |fsm|Add0~18                                              ; out0             ;
; |fsm|Add0~19                                              ; |fsm|Add0~19                                              ; out0             ;
; |fsm|Add0~20                                              ; |fsm|Add0~20                                              ; out0             ;
; |fsm|Add0~21                                              ; |fsm|Add0~21                                              ; out0             ;
; |fsm|Add0~22                                              ; |fsm|Add0~22                                              ; out0             ;
; |fsm|Add0~23                                              ; |fsm|Add0~23                                              ; out0             ;
; |fsm|Add0~24                                              ; |fsm|Add0~24                                              ; out0             ;
; |fsm|Add0~25                                              ; |fsm|Add0~25                                              ; out0             ;
; |fsm|Add0~26                                              ; |fsm|Add0~26                                              ; out0             ;
; |fsm|Add0~27                                              ; |fsm|Add0~27                                              ; out0             ;
; |fsm|Add0~28                                              ; |fsm|Add0~28                                              ; out0             ;
; |fsm|Add0~29                                              ; |fsm|Add0~29                                              ; out0             ;
; |fsm|Add0~30                                              ; |fsm|Add0~30                                              ; out0             ;
; |fsm|Add0~31                                              ; |fsm|Add0~31                                              ; out0             ;
; |fsm|Add0~32                                              ; |fsm|Add0~32                                              ; out0             ;
; |fsm|Add0~33                                              ; |fsm|Add0~33                                              ; out0             ;
; |fsm|Add0~34                                              ; |fsm|Add0~34                                              ; out0             ;
; |fsm|Add0~35                                              ; |fsm|Add0~35                                              ; out0             ;
; |fsm|Add0~36                                              ; |fsm|Add0~36                                              ; out0             ;
; |fsm|Add0~37                                              ; |fsm|Add0~37                                              ; out0             ;
; |fsm|Add0~38                                              ; |fsm|Add0~38                                              ; out0             ;
; |fsm|Add0~39                                              ; |fsm|Add0~39                                              ; out0             ;
; |fsm|Add0~40                                              ; |fsm|Add0~40                                              ; out0             ;
; |fsm|Add0~41                                              ; |fsm|Add0~41                                              ; out0             ;
; |fsm|Add0~42                                              ; |fsm|Add0~42                                              ; out0             ;
; |fsm|Add0~43                                              ; |fsm|Add0~43                                              ; out0             ;
; |fsm|Add0~44                                              ; |fsm|Add0~44                                              ; out0             ;
; |fsm|Add0~45                                              ; |fsm|Add0~45                                              ; out0             ;
; |fsm|Add0~46                                              ; |fsm|Add0~46                                              ; out0             ;
; |fsm|Add0~47                                              ; |fsm|Add0~47                                              ; out0             ;
; |fsm|Add0~48                                              ; |fsm|Add0~48                                              ; out0             ;
; |fsm|Add0~49                                              ; |fsm|Add0~49                                              ; out0             ;
; |fsm|Add0~50                                              ; |fsm|Add0~50                                              ; out0             ;
; |fsm|Add0~51                                              ; |fsm|Add0~51                                              ; out0             ;
; |fsm|Add0~52                                              ; |fsm|Add0~52                                              ; out0             ;
; |fsm|Add0~53                                              ; |fsm|Add0~53                                              ; out0             ;
; |fsm|Add0~54                                              ; |fsm|Add0~54                                              ; out0             ;
; |fsm|Add0~55                                              ; |fsm|Add0~55                                              ; out0             ;
; |fsm|Add0~56                                              ; |fsm|Add0~56                                              ; out0             ;
; |fsm|Add0~57                                              ; |fsm|Add0~57                                              ; out0             ;
; |fsm|Add0~58                                              ; |fsm|Add0~58                                              ; out0             ;
; |fsm|Add0~59                                              ; |fsm|Add0~59                                              ; out0             ;
; |fsm|Add0~60                                              ; |fsm|Add0~60                                              ; out0             ;
; |fsm|Equal1~0                                             ; |fsm|Equal1~0                                             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~0              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~9              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~21             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~21             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~24             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~24             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~26             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~26             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~27             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~27             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~33             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~33             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~35             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~35             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~36             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~36             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~40             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~40             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~2              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~4              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~5              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~11             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~13             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~14             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~21             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~21             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~24             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~24             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~26             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~26             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~33             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~33             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~35             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~35             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~40             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~40             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~1              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~6              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~9              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~14             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~1              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~1              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~8              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~8              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~9              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~13             ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                 ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |fsm|p~0                                                  ; |fsm|p~0                                                  ; out              ;
; |fsm|p~1                                                  ; |fsm|p~1                                                  ; out              ;
; |fsm|p~2                                                  ; |fsm|p~2                                                  ; out              ;
; |fsm|p~3                                                  ; |fsm|p~3                                                  ; out              ;
; |fsm|p~4                                                  ; |fsm|p~4                                                  ; out              ;
; |fsm|p~5                                                  ; |fsm|p~5                                                  ; out              ;
; |fsm|p~6                                                  ; |fsm|p~6                                                  ; out              ;
; |fsm|p~7                                                  ; |fsm|p~7                                                  ; out              ;
; |fsm|p~8                                                  ; |fsm|p~8                                                  ; out              ;
; |fsm|p~9                                                  ; |fsm|p~9                                                  ; out              ;
; |fsm|p~10                                                 ; |fsm|p~10                                                 ; out              ;
; |fsm|p~11                                                 ; |fsm|p~11                                                 ; out              ;
; |fsm|p~12                                                 ; |fsm|p~12                                                 ; out              ;
; |fsm|p~13                                                 ; |fsm|p~13                                                 ; out              ;
; |fsm|p~14                                                 ; |fsm|p~14                                                 ; out              ;
; |fsm|p~15                                                 ; |fsm|p~15                                                 ; out              ;
; |fsm|p~16                                                 ; |fsm|p~16                                                 ; out              ;
; |fsm|p~17                                                 ; |fsm|p~17                                                 ; out              ;
; |fsm|p~18                                                 ; |fsm|p~18                                                 ; out              ;
; |fsm|p~19                                                 ; |fsm|p~19                                                 ; out              ;
; |fsm|p~20                                                 ; |fsm|p~20                                                 ; out              ;
; |fsm|p~21                                                 ; |fsm|p~21                                                 ; out              ;
; |fsm|p~22                                                 ; |fsm|p~22                                                 ; out              ;
; |fsm|p~23                                                 ; |fsm|p~23                                                 ; out              ;
; |fsm|p~24                                                 ; |fsm|p~24                                                 ; out              ;
; |fsm|p~25                                                 ; |fsm|p~25                                                 ; out              ;
; |fsm|p~26                                                 ; |fsm|p~26                                                 ; out              ;
; |fsm|p~27                                                 ; |fsm|p~27                                                 ; out              ;
; |fsm|p~28                                                 ; |fsm|p~28                                                 ; out              ;
; |fsm|p~29                                                 ; |fsm|p~29                                                 ; out              ;
; |fsm|curr_state~1                                         ; |fsm|curr_state~1                                         ; out              ;
; |fsm|p~32                                                 ; |fsm|p~32                                                 ; out              ;
; |fsm|p~33                                                 ; |fsm|p~33                                                 ; out              ;
; |fsm|p~34                                                 ; |fsm|p~34                                                 ; out              ;
; |fsm|p~35                                                 ; |fsm|p~35                                                 ; out              ;
; |fsm|p~36                                                 ; |fsm|p~36                                                 ; out              ;
; |fsm|p~37                                                 ; |fsm|p~37                                                 ; out              ;
; |fsm|p~38                                                 ; |fsm|p~38                                                 ; out              ;
; |fsm|p~39                                                 ; |fsm|p~39                                                 ; out              ;
; |fsm|p~40                                                 ; |fsm|p~40                                                 ; out              ;
; |fsm|p~41                                                 ; |fsm|p~41                                                 ; out              ;
; |fsm|p~42                                                 ; |fsm|p~42                                                 ; out              ;
; |fsm|p~43                                                 ; |fsm|p~43                                                 ; out              ;
; |fsm|p~44                                                 ; |fsm|p~44                                                 ; out              ;
; |fsm|p~45                                                 ; |fsm|p~45                                                 ; out              ;
; |fsm|p~46                                                 ; |fsm|p~46                                                 ; out              ;
; |fsm|p~47                                                 ; |fsm|p~47                                                 ; out              ;
; |fsm|p~48                                                 ; |fsm|p~48                                                 ; out              ;
; |fsm|p~49                                                 ; |fsm|p~49                                                 ; out              ;
; |fsm|p~50                                                 ; |fsm|p~50                                                 ; out              ;
; |fsm|p~51                                                 ; |fsm|p~51                                                 ; out              ;
; |fsm|p~52                                                 ; |fsm|p~52                                                 ; out              ;
; |fsm|p~53                                                 ; |fsm|p~53                                                 ; out              ;
; |fsm|p~54                                                 ; |fsm|p~54                                                 ; out              ;
; |fsm|p~55                                                 ; |fsm|p~55                                                 ; out              ;
; |fsm|p~56                                                 ; |fsm|p~56                                                 ; out              ;
; |fsm|p~57                                                 ; |fsm|p~57                                                 ; out              ;
; |fsm|p~58                                                 ; |fsm|p~58                                                 ; out              ;
; |fsm|p~59                                                 ; |fsm|p~59                                                 ; out              ;
; |fsm|p~60                                                 ; |fsm|p~60                                                 ; out              ;
; |fsm|p~61                                                 ; |fsm|p~61                                                 ; out              ;
; |fsm|p~64                                                 ; |fsm|p~64                                                 ; out              ;
; |fsm|p~65                                                 ; |fsm|p~65                                                 ; out              ;
; |fsm|p~66                                                 ; |fsm|p~66                                                 ; out              ;
; |fsm|p~67                                                 ; |fsm|p~67                                                 ; out              ;
; |fsm|p~68                                                 ; |fsm|p~68                                                 ; out              ;
; |fsm|p~69                                                 ; |fsm|p~69                                                 ; out              ;
; |fsm|p~70                                                 ; |fsm|p~70                                                 ; out              ;
; |fsm|p~71                                                 ; |fsm|p~71                                                 ; out              ;
; |fsm|p~72                                                 ; |fsm|p~72                                                 ; out              ;
; |fsm|p~73                                                 ; |fsm|p~73                                                 ; out              ;
; |fsm|p~74                                                 ; |fsm|p~74                                                 ; out              ;
; |fsm|p~75                                                 ; |fsm|p~75                                                 ; out              ;
; |fsm|p~76                                                 ; |fsm|p~76                                                 ; out              ;
; |fsm|p~77                                                 ; |fsm|p~77                                                 ; out              ;
; |fsm|p~78                                                 ; |fsm|p~78                                                 ; out              ;
; |fsm|p~79                                                 ; |fsm|p~79                                                 ; out              ;
; |fsm|p~80                                                 ; |fsm|p~80                                                 ; out              ;
; |fsm|p~81                                                 ; |fsm|p~81                                                 ; out              ;
; |fsm|p~82                                                 ; |fsm|p~82                                                 ; out              ;
; |fsm|p~83                                                 ; |fsm|p~83                                                 ; out              ;
; |fsm|p~84                                                 ; |fsm|p~84                                                 ; out              ;
; |fsm|p~85                                                 ; |fsm|p~85                                                 ; out              ;
; |fsm|p~86                                                 ; |fsm|p~86                                                 ; out              ;
; |fsm|p~87                                                 ; |fsm|p~87                                                 ; out              ;
; |fsm|p~88                                                 ; |fsm|p~88                                                 ; out              ;
; |fsm|p~89                                                 ; |fsm|p~89                                                 ; out              ;
; |fsm|p~90                                                 ; |fsm|p~90                                                 ; out              ;
; |fsm|p~91                                                 ; |fsm|p~91                                                 ; out              ;
; |fsm|p~92                                                 ; |fsm|p~92                                                 ; out              ;
; |fsm|p~93                                                 ; |fsm|p~93                                                 ; out              ;
; |fsm|curr_state.bomb                                      ; |fsm|curr_state.bomb                                      ; regout           ;
; |fsm|curr_state.success                                   ; |fsm|curr_state.success                                   ; regout           ;
; |fsm|unlock~reg0                                          ; |fsm|unlock~reg0                                          ; regout           ;
; |fsm|blowup~reg0                                          ; |fsm|blowup~reg0                                          ; regout           ;
; |fsm|p[31]                                                ; |fsm|p[31]                                                ; regout           ;
; |fsm|p[30]                                                ; |fsm|p[30]                                                ; regout           ;
; |fsm|p[29]                                                ; |fsm|p[29]                                                ; regout           ;
; |fsm|p[28]                                                ; |fsm|p[28]                                                ; regout           ;
; |fsm|p[27]                                                ; |fsm|p[27]                                                ; regout           ;
; |fsm|p[26]                                                ; |fsm|p[26]                                                ; regout           ;
; |fsm|p[25]                                                ; |fsm|p[25]                                                ; regout           ;
; |fsm|p[24]                                                ; |fsm|p[24]                                                ; regout           ;
; |fsm|p[23]                                                ; |fsm|p[23]                                                ; regout           ;
; |fsm|p[22]                                                ; |fsm|p[22]                                                ; regout           ;
; |fsm|p[21]                                                ; |fsm|p[21]                                                ; regout           ;
; |fsm|p[20]                                                ; |fsm|p[20]                                                ; regout           ;
; |fsm|p[19]                                                ; |fsm|p[19]                                                ; regout           ;
; |fsm|p[18]                                                ; |fsm|p[18]                                                ; regout           ;
; |fsm|p[17]                                                ; |fsm|p[17]                                                ; regout           ;
; |fsm|p[16]                                                ; |fsm|p[16]                                                ; regout           ;
; |fsm|p[15]                                                ; |fsm|p[15]                                                ; regout           ;
; |fsm|p[14]                                                ; |fsm|p[14]                                                ; regout           ;
; |fsm|p[13]                                                ; |fsm|p[13]                                                ; regout           ;
; |fsm|p[12]                                                ; |fsm|p[12]                                                ; regout           ;
; |fsm|p[11]                                                ; |fsm|p[11]                                                ; regout           ;
; |fsm|p[10]                                                ; |fsm|p[10]                                                ; regout           ;
; |fsm|p[9]                                                 ; |fsm|p[9]                                                 ; regout           ;
; |fsm|p[8]                                                 ; |fsm|p[8]                                                 ; regout           ;
; |fsm|p[7]                                                 ; |fsm|p[7]                                                 ; regout           ;
; |fsm|p[6]                                                 ; |fsm|p[6]                                                 ; regout           ;
; |fsm|p[5]                                                 ; |fsm|p[5]                                                 ; regout           ;
; |fsm|p[4]                                                 ; |fsm|p[4]                                                 ; regout           ;
; |fsm|p[3]                                                 ; |fsm|p[3]                                                 ; regout           ;
; |fsm|p[2]                                                 ; |fsm|p[2]                                                 ; regout           ;
; |fsm|resetN                                               ; |fsm|resetN                                               ; out              ;
; |fsm|unlock                                               ; |fsm|unlock                                               ; pin_out          ;
; |fsm|blowup                                               ; |fsm|blowup                                               ; pin_out          ;
; |fsm|curr_state~9                                         ; |fsm|curr_state~9                                         ; out0             ;
; |fsm|curr_state~11                                        ; |fsm|curr_state~11                                        ; out0             ;
; |fsm|Selector1~0                                          ; |fsm|Selector1~0                                          ; out0             ;
; |fsm|Selector2~0                                          ; |fsm|Selector2~0                                          ; out0             ;
; |fsm|Selector2~1                                          ; |fsm|Selector2~1                                          ; out0             ;
; |fsm|Add0~2                                               ; |fsm|Add0~2                                               ; out0             ;
; |fsm|Add0~3                                               ; |fsm|Add0~3                                               ; out0             ;
; |fsm|Add0~4                                               ; |fsm|Add0~4                                               ; out0             ;
; |fsm|Add0~5                                               ; |fsm|Add0~5                                               ; out0             ;
; |fsm|Add0~6                                               ; |fsm|Add0~6                                               ; out0             ;
; |fsm|Add0~7                                               ; |fsm|Add0~7                                               ; out0             ;
; |fsm|Add0~8                                               ; |fsm|Add0~8                                               ; out0             ;
; |fsm|Add0~9                                               ; |fsm|Add0~9                                               ; out0             ;
; |fsm|Add0~10                                              ; |fsm|Add0~10                                              ; out0             ;
; |fsm|Add0~11                                              ; |fsm|Add0~11                                              ; out0             ;
; |fsm|Add0~12                                              ; |fsm|Add0~12                                              ; out0             ;
; |fsm|Add0~13                                              ; |fsm|Add0~13                                              ; out0             ;
; |fsm|Add0~14                                              ; |fsm|Add0~14                                              ; out0             ;
; |fsm|Add0~15                                              ; |fsm|Add0~15                                              ; out0             ;
; |fsm|Add0~16                                              ; |fsm|Add0~16                                              ; out0             ;
; |fsm|Add0~17                                              ; |fsm|Add0~17                                              ; out0             ;
; |fsm|Add0~18                                              ; |fsm|Add0~18                                              ; out0             ;
; |fsm|Add0~19                                              ; |fsm|Add0~19                                              ; out0             ;
; |fsm|Add0~20                                              ; |fsm|Add0~20                                              ; out0             ;
; |fsm|Add0~21                                              ; |fsm|Add0~21                                              ; out0             ;
; |fsm|Add0~22                                              ; |fsm|Add0~22                                              ; out0             ;
; |fsm|Add0~23                                              ; |fsm|Add0~23                                              ; out0             ;
; |fsm|Add0~24                                              ; |fsm|Add0~24                                              ; out0             ;
; |fsm|Add0~25                                              ; |fsm|Add0~25                                              ; out0             ;
; |fsm|Add0~26                                              ; |fsm|Add0~26                                              ; out0             ;
; |fsm|Add0~27                                              ; |fsm|Add0~27                                              ; out0             ;
; |fsm|Add0~28                                              ; |fsm|Add0~28                                              ; out0             ;
; |fsm|Add0~29                                              ; |fsm|Add0~29                                              ; out0             ;
; |fsm|Add0~30                                              ; |fsm|Add0~30                                              ; out0             ;
; |fsm|Add0~31                                              ; |fsm|Add0~31                                              ; out0             ;
; |fsm|Add0~32                                              ; |fsm|Add0~32                                              ; out0             ;
; |fsm|Add0~33                                              ; |fsm|Add0~33                                              ; out0             ;
; |fsm|Add0~34                                              ; |fsm|Add0~34                                              ; out0             ;
; |fsm|Add0~35                                              ; |fsm|Add0~35                                              ; out0             ;
; |fsm|Add0~36                                              ; |fsm|Add0~36                                              ; out0             ;
; |fsm|Add0~37                                              ; |fsm|Add0~37                                              ; out0             ;
; |fsm|Add0~38                                              ; |fsm|Add0~38                                              ; out0             ;
; |fsm|Add0~39                                              ; |fsm|Add0~39                                              ; out0             ;
; |fsm|Add0~40                                              ; |fsm|Add0~40                                              ; out0             ;
; |fsm|Add0~41                                              ; |fsm|Add0~41                                              ; out0             ;
; |fsm|Add0~42                                              ; |fsm|Add0~42                                              ; out0             ;
; |fsm|Add0~43                                              ; |fsm|Add0~43                                              ; out0             ;
; |fsm|Add0~44                                              ; |fsm|Add0~44                                              ; out0             ;
; |fsm|Add0~45                                              ; |fsm|Add0~45                                              ; out0             ;
; |fsm|Add0~46                                              ; |fsm|Add0~46                                              ; out0             ;
; |fsm|Add0~47                                              ; |fsm|Add0~47                                              ; out0             ;
; |fsm|Add0~48                                              ; |fsm|Add0~48                                              ; out0             ;
; |fsm|Add0~49                                              ; |fsm|Add0~49                                              ; out0             ;
; |fsm|Add0~50                                              ; |fsm|Add0~50                                              ; out0             ;
; |fsm|Add0~51                                              ; |fsm|Add0~51                                              ; out0             ;
; |fsm|Add0~52                                              ; |fsm|Add0~52                                              ; out0             ;
; |fsm|Add0~53                                              ; |fsm|Add0~53                                              ; out0             ;
; |fsm|Add0~54                                              ; |fsm|Add0~54                                              ; out0             ;
; |fsm|Add0~55                                              ; |fsm|Add0~55                                              ; out0             ;
; |fsm|Add0~56                                              ; |fsm|Add0~56                                              ; out0             ;
; |fsm|Add0~57                                              ; |fsm|Add0~57                                              ; out0             ;
; |fsm|Add0~58                                              ; |fsm|Add0~58                                              ; out0             ;
; |fsm|Add0~59                                              ; |fsm|Add0~59                                              ; out0             ;
; |fsm|Add0~60                                              ; |fsm|Add0~60                                              ; out0             ;
; |fsm|Equal1~0                                             ; |fsm|Equal1~0                                             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~0              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~9              ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~9              ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~24             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~24             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~26             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~26             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~27             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~27             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~33             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~33             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~35             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~35             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~36             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~36             ; out0             ;
; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~40             ; |fsm|lpm_mux:Mux5|mux_3nc:auto_generated|_~40             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~2              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~4              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~5              ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~11             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~11             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~13             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~14             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~24             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~24             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~26             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~26             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~33             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~33             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~35             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~35             ; out0             ;
; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~40             ; |fsm|lpm_mux:Mux4|mux_3nc:auto_generated|_~40             ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux3|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~0              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~0              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~6              ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~0 ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|result_node[0]~0 ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~14             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~17             ; |fsm|lpm_mux:Mux2|mux_umc:auto_generated|_~17             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux1|mux_umc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~2              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~2              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~4              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~4              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~5              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~5              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~6              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~6              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~7              ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~7              ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~10             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~10             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~12             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~12             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~13             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~13             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~14             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~14             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~15             ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|_~15             ; out0             ;
; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]~1 ; |fsm|lpm_mux:Mux0|mux_umc:auto_generated|result_node[0]~1 ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 29 18:38:47 2016
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off project -c project
Info: Using vector source file "modules/state_machine/fsm.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of fsm.vwf called project.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      39.52 %
Info: Number of transitions in simulation is 1365
Info: Vector file fsm.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 154 megabytes
    Info: Processing ended: Thu Dec 29 18:38:47 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


