
# üí° ULA de 4 Bits em Verilog | Projeto de Circuitos Digitais

Projeto de uma Unidade L√≥gica e Aritm√©tica (ULA) de 4 bits. Este trabalho foi desenvolvido para a disciplina de Circuitos Digitais, explorando na pr√°tica como os blocos l√≥gicos que estudamos se unem para criar uma ULA.

A top-level design entity deste projeto √© o m√≥dulo `ULA_4Bits`, que, atrav√©s de um seletor de opera√ß√£o, pode executar diversas fun√ß√µes aritm√©ticas e l√≥gicas. O resultado √© processado, convertido para um formato decimal e exibido em at√© quatro displays de 7 segmentos.

## ‚ú® Funcionalidades do Circuito

O m√≥dulo principal foi projetado com um conjunto robusto de funcionalidades, demonstrando uma ULA completa com m√∫ltiplos operadores e um sistema de exibi√ß√£o de dados avan√ßado.

* **Opera√ß√µes Aritm√©ticas e L√≥gicas:** O circuito recebe dois operandos de 4 bits (`A_in`, `B_in`) e executa uma das sete opera√ß√µes dispon√≠veis, selecionadas pela entrada `OP_sel`:
    * Soma (`A + B`)
    * Subtra√ß√£o (`A - B`)
    * AND L√≥gico (`A & B`)
    * OR L√≥gico (`A | B`)
    * XOR L√≥gico (`A ^ B`)
    * Multiplica√ß√£o (`A * B`)
    * Divis√£o (`A / B`)
* **Manipula√ß√£o de Resultados:** O resultado da opera√ß√£o selecionada (que pode ter at√© 8 bits, no caso da multiplica√ß√£o) √© processado para exibi√ß√£o. Para a subtra√ß√£o, o circuito detecta resultados negativos e calcula o valor absoluto usando complemento de dois para a correta convers√£o.
* **Convers√£o Bin√°rio para BCD:** O resultado final (de 8 bits) √© convertido para seu equivalente em tr√™s d√≠gitos BCD (Centenas, Dezenas e Unidades), permitindo a representa√ß√£o de n√∫meros de 0 a 255.
* **Sa√≠da para Displays de 7 Segmentos:** Os d√≠gitos BCD s√£o enviados para decodificadores que geram os sinais para acionar quatro displays de 7 segmentos (anodo comum), incluindo um display dedicado para o sinal de negativo.
* **Sinaliza√ß√£o de Status (Flags):** A ULA gera flags de status com base na opera√ß√£o realizada:
    * `LED_Cout`: Ativado para o *carry-out* da soma ou o *borrow-out* da subtra√ß√£o.
    * `LED_OV`: Indica a ocorr√™ncia de *overflow* (transbordamento) nas opera√ß√µes de soma e subtra√ß√£o.
    * `LED_Z`: Sinaliza que o resultado da opera√ß√£o foi exatamente zero.
    * `LED_ERR`: Ativado exclusivamente se ocorrer uma divis√£o por zero.

## üìê Arquitetura do Projeto

O projeto foi implementado utilizando um estilo de modelagem **estrutural** em Verilog. Essa abordagem consiste em instanciar e conectar sub-m√≥dulos, de forma an√°loga √† montagem de um circuito com CIs discretos. A hierarquia √© composta pelos seguintes blocos:

1.  **M√≥dulos Operacionais**: Cada um executa uma fun√ß√£o espec√≠fica da ULA.
    * `Somador4Bits`
    * `Subtrator4Bits`
    * `OperacaoAnd4Bits`
    * `OperacaoOr4Bits`
    * `OperacaoXor4Bits`
    * `Multiplicador4Bits`
    * `Divisor4Bits`
2.  **`Mux8para1`**: Oito multiplexadores (um para cada bit do barramento de resultado) selecionam a sa√≠da do m√≥dulo operacional correto com base na entrada `OP_sel`.
3.  **`ComplementoDeDois8Bits`**: Converte resultados negativos da subtra√ß√£o para seu valor absoluto antes da exibi√ß√£o.
4.  **`BinarioBCD`**: Realiza a convers√£o do resultado bin√°rio de 8 bits para tr√™s d√≠gitos BCD.
5.  **`DecodificadorDisplay`**: Traduz cada d√≠gito BCD para o c√≥digo de 7 segmentos correspondente, acionando os displays.

## üîå Interface do M√≥dulo (Entradas e Sa√≠das)

A seguir, a descri√ß√£o das portas de interface do top-level module `ULA_4Bits`:

### Entradas

| Porta    | Tamanho | Descri√ß√£o                                                                                               |
| :------- | :------ | :-------------------------------------------------------------------------------------------------------- |
| `A_in`   | 4 bits  | Primeiro operando de 4 bits.                                                                            |
| `B_in`   | 4 bits  | Segundo operando de 4 bits.                                                                             |
| `Cin`    | 1 bit   | Bit de Carry/Borrow de entrada para as opera√ß√µes de soma e subtra√ß√£o.                                   |
| `OP_sel` | 3 bits  | Seletor de 3 bits que define qual opera√ß√£o a ULA ir√° executar (ver tabela de opera√ß√µes abaixo).         |

### Sa√≠das

| Porta      | Tamanho | Descri√ß√£o                                                              |
| :--------- | :------ | :----------------------------------------------------------------------- |
| `HEX0`     | 7 bits  | Sa√≠da para o display de 7 segmentos do d√≠gito das **unidades**.          |
| `HEX1`     | 7 bits  | Sa√≠da para o display de 7 segmentos do d√≠gito das **dezenas**.           |
| `HEX2`     | 7 bits  | Sa√≠da para o display de 7 segmentos do d√≠gito das **centenas**.          |
| `HEX3`     | 7 bits  | Sa√≠da para o display de 7 segmentos do **sinal** ('-' ou apagado).       |
| `LED_Cout` | 1 bit   | Flag de Carry/Borrow.                                                  |
| `LED_OV`   | 1 bit   | Flag de Overflow.                                                      |
| `LED_Z`    | 1 bit   | Flag de Resultado Zero.                                                |
| `LED_ERR`  | 1 bit   | Flag de Erro (para divis√£o por zero).                                  |
