# TallerDigitales
Curso: Taller de Digitales
## Laboratorio 1


## 1. Abreviaturas y definiciones
- **FPGA**: Field Programmable Gate Arrays
- **FA**: Full Adder
- **RCA**: Ripple Carry Adder
- **CLA**: Carry Look-ahead Adder
- **ALU**: Unidad Aritmético-Lógica
  
## 2. Referencias
[0] David Harris y Sarah Harris. *Digital Design and Computer Architecture. RISC-V Edition.* Morgan Kaufmann, 2022. ISBN: 978-0-12-820064-3

## 3. Desarrollo

### 3.1 Switches, botones y LEDs
// descripcion del modulo

#### 1. Encabezado del módulo
```SystemVerilog
module _nombre modulo_(
    input  A  
    input   B   
    output   C     
);
```
#### 2. Parámetros

// Parametros en caso que posea 

#### 3. Entradas y salidas

- `A`: Entradas de...
- `B`: Entrada de...
- `C`: Salidas de...

#### 4. Criterios y restricciones de diseño

// Descripcion, planeamiento, testebench resultados


### 3.2 Multiplexor 4 to 1
// descripcion del modulo

#### 1. Encabezado del módulo
```SystemVerilog
module _nombre modulo_(
    input  A  
    input   B   
    output   C     
);
```
#### 2. Parámetros

// Parametros en caso que posea 

#### 3. Entradas y salidas

- `A`: Entradas de...
- `B`: Entrada de...
- `C`: Salidas de...

#### 4. Criterios y restricciones de diseño

// Descripcion, planeamiento, testebench resultados

### 3.3 Decodificador para display de 7 segmentos

// descripcion del modulo

#### 1. Encabezado del módulo
```SystemVerilog
module _nombre modulo_(
    input  A  
    input   B   
    output   C     
);
```
#### 2. Parámetros

// Parametros en caso que posea 

#### 3. Entradas y salidas

- `A`: Entradas de...
- `B`: Entrada de...
- `C`: Salidas de...

#### 4. Criterios y restricciones de diseño

// Descripcion, planeamiento, testebench resultados

### 3.4 Sumador y Ruta crítica

// descripcion del modulo

#### 1. Encabezado del módulo
```SystemVerilog
module _nombre modulo_(
    input  A  
    input   B   
    output   C     
);
```
#### 2. Parámetros

// Parametros en caso que posea 

#### 3. Entradas y salidas

- `A`: Entradas de...
- `B`: Entrada de...
- `C`: Salidas de...

#### 4. Criterios y restricciones de diseño

// Descripcion, planeamiento, testebench resultados


### 3.5 Unidad aritmética lógica (ALU)
// descripcion del modulo

#### 1. Encabezado del módulo
```SystemVerilog
module _nombre modulo_(
    input  A  
    input   B   
    output   C     
);
```
#### 2. Parámetros

// Parametros en caso que posea 

#### 3. Entradas y salidas

- `A`: Entradas de...
- `B`: Entrada de...
- `C`: Salidas de...

#### 4. Criterios y restricciones de diseño
// Descripcion, planeamiento, testebench resultados
