# AC - Relaci贸n 2: Planificaci贸n Din谩mica de Instrucciones (Algoritmo de Tomasulo)

El Algoritmo de Tomasulo permite la ejecuci贸n de instrucciones fuera de orden (Out-of-Order Execution), maximizando el paralelismo a nivel de instrucci贸n (ILP) mediante el renombramiento de registros y la eliminaci贸n de riesgos de datos.

## 1. Mecanismos Fundamentales
- **Estaciones de Reserva (RS)**: Buffers que almacenan instrucciones pendientes, sus operandos (si est谩n disponibles) o el identificador de la unidad funcional que producir谩 el operando.
- **Common Data Bus (CDB)**: Bus de difusi贸n que permite la propagaci贸n de resultados directamente a todas las RS que los requieran, evitando cuellos de botella en el banco de registros.
- **Renombramiento de Registros**: Mitiga riesgos WAR (Write After Read) y WAW (Write After Write) al desacoplar los nombres de los registros l贸gicos de sus valores f铆sicos.

## 2. Etapas del Algoritmo
1. **Emisi贸n (Issue)**: La instrucci贸n se traslada a una RS libre. Se realiza el renombramiento de registros.
2. **Ejecuci贸n (Execute)**: Cuando los operandos son v谩lidos, la unidad funcional inicia la operaci贸n.
3. **Escritura (Write Result)**: El resultado se difunde por el CDB y se actualiza el banco de registros y las RS dependientes.

##  An谩lisis de Estado (RS Table)
En un ciclo de reloj determinado, la tabla de Estaciones de Reserva permite visualizar la telemetr铆a del procesador:
- `Busy`: Indica si la RS est谩 ocupada.
- `Op`: Operaci贸n a realizar.
- `Vj, Vk`: Valores de los operandos.
- `Qj, Qk`: Unidades funcionales de las que se espera un resultado.

*Nota T茅cnica*: El uso del CDB permite la resoluci贸n de riesgos RAW (Read After Write) mediante el "forwarding" hardware, reduciendo los ciclos de parada (stalls) en comparaci贸n con t茅cnicas de planificaci贸n est谩tica.
