<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/10.1/ISE/xc9500xl/data/xmlReport9kxl.dtd">
<document><ascFile>data_packer.rpt</ascFile><devFile>C:/Xilinx/10.1/ISE/xc9500xl/data/xc9572xl.chp</devFile><mfdFile>data_packer.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="xc9500xl_logo.jpg" pin_legend="pinlegend.htm"/><header date=" 6-25-2010" design="data_packer" device="XC9572XL" eqnType="1" pkg="VQ64" speed="-10" status="1" statusStr="Successful" swVersion="K.31" time="  1:36PM" version="1.0"/><inputs id="di0_SPECSIG" userloc="P11"/><inputs id="di1_SPECSIG" userloc="P10"/><global_inputs id="clk" pinnum="GCK1" use="GCK1" userloc="P15"/><pin id="FB1_MC2_PIN8" pinnum="8"/><pin id="FB1_MC3_PIN12" pinnum="12"/><pin id="FB1_MC4_PIN13" pinnum="13"/><pin id="FB1_MC5_PIN9" pinnum="9"/><pin id="FB1_MC6_PIN10" pinnum="10" signal="di1_SPECSIG" use="I"/><pin id="FB1_MC8_PIN11" pinnum="11" signal="di0_SPECSIG" use="I"/><pin id="FB1_MC9_PIN15" pinnum="15" signal="clk" use="GCK"/><pin id="FB1_MC10_PIN18" pinnum="18" signal="do13_SPECSIG" slew="SLOW" use="O"/><pin id="FB1_MC11_PIN16" pinnum="16"/><pin id="FB1_MC12_PIN23" pinnum="23"/><pin id="FB1_MC14_PIN17" pinnum="17"/><pin id="FB1_MC15_PIN19" pinnum="19" signal="do14_SPECSIG" slew="SLOW" use="O"/><pin id="FB1_MC17_PIN20" pinnum="20" signal="do15_SPECSIG" slew="SLOW" use="O"/><pin id="FB2_MC2_PIN60" pinnum="60" signal="do1_SPECSIG" slew="SLOW" use="O"/><pin id="FB2_MC3_PIN58" pinnum="58"/><pin id="FB2_MC4_PIN59" pinnum="59" signal="do0_SPECSIG" slew="SLOW" use="O"/><pin id="FB2_MC5_PIN61" pinnum="61" signal="do2_SPECSIG" slew="SLOW" use="O"/><pin id="FB2_MC6_PIN62" pinnum="62" signal="TCXO_dsbl" slew="SLOW" use="O"/><pin id="FB2_MC8_PIN63" pinnum="63" signal="do3_SPECSIG" slew="SLOW" use="O"/><pin id="FB2_MC9_PIN64" pinnum="64"/><pin id="FB2_MC10_PIN1" pinnum="1"/><pin id="FB2_MC11_PIN2" pinnum="2"/><pin id="FB2_MC12_PIN4" pinnum="4"/><pin id="FB2_MC14_PIN5" pinnum="5" signal="delay_line_reg4_SPECSIG" use="b_SPECSIG"/><pin id="FB2_MC15_PIN6" pinnum="6" signal="delay_line_reg3_SPECSIG" use="b_SPECSIG"/><pin id="FB2_MC17_PIN7" pinnum="7" signal="delay_line_reg1_SPECSIG" use="b_SPECSIG"/><pin id="FB3_MC2_PIN22" pinnum="22" signal="state_reg_FFd2" use="b_SPECSIG"/><pin id="FB3_MC3_PIN31" pinnum="31" signal="SLRD" slew="SLOW" use="O"/><pin id="FB3_MC4_PIN32" pinnum="32" signal="SLWR" slew="SLOW" use="O"/><pin id="FB3_MC5_PIN24" pinnum="24" signal="AntFlag_out" slew="SLOW" use="O"/><pin id="FB3_MC6_PIN34" pinnum="34" signal="do11_SPECSIG" slew="SLOW" use="O"/><pin id="FB3_MC8_PIN25" pinnum="25" signal="LD_out" slew="SLOW" use="O"/><pin id="FB3_MC9_PIN27" pinnum="27" signal="delay_line_reg9_SPECSIG" use="b_SPECSIG"/><pin id="FB3_MC10_PIN39" pinnum="39" signal="delay_line_reg8_SPECSIG" use="b_SPECSIG"/><pin id="FB3_MC11_PIN33" pinnum="33" signal="do12_SPECSIG" slew="SLOW" use="O"/><pin id="FB3_MC12_PIN40" pinnum="40" signal="delay_line_reg12_SPECSIG" use="b_SPECSIG"/><pin id="FB3_MC14_PIN35" pinnum="35" signal="do10_SPECSIG" slew="SLOW" use="O"/><pin id="FB3_MC15_PIN36" pinnum="36" signal="do9_SPECSIG" slew="SLOW" use="O"/><pin id="FB3_MC16_PIN42" pinnum="42" signal="do8_SPECSIG" slew="SLOW" use="O"/><pin id="FB3_MC17_PIN38" pinnum="38" signal="delay_line_reg10_SPECSIG" use="b_SPECSIG"/><pin id="FB4_MC2_PIN43" pinnum="43"/><pin id="FB4_MC3_PIN46" pinnum="46"/><pin id="FB4_MC4_PIN47" pinnum="47"/><pin id="FB4_MC5_PIN44" pinnum="44"/><pin id="FB4_MC6_PIN49" pinnum="49" signal="do7_SPECSIG" slew="SLOW" use="O"/><pin id="FB4_MC8_PIN45" pinnum="45"/><pin id="FB4_MC10_PIN51" pinnum="51" signal="do5_SPECSIG" slew="SLOW" use="O"/><pin id="FB4_MC11_PIN48" pinnum="48"/><pin id="FB4_MC12_PIN52" pinnum="52" signal="do4_SPECSIG" slew="SLOW" use="O"/><pin id="FB4_MC14_PIN50" pinnum="50" signal="do6_SPECSIG" slew="SLOW" use="O"/><pin id="FB4_MC15_PIN56" pinnum="56" signal="ext_freq_dsbl" slew="SLOW" use="O"/><pin id="FB4_MC17_PIN57" pinnum="57" signal="delay_line_reg6_SPECSIG" use="b_SPECSIG"/><fblock id="FB1" inputUse="6" pinUse="5"><macrocell id="FB1_MC1"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN8"/><macrocell id="FB1_MC3" pin="FB1_MC3_PIN12"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN13"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN9"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN10"/><macrocell id="FB1_MC7"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN11"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN15"/><macrocell id="FB1_MC10" pin="FB1_MC10_PIN18" sigUse="4" signal="do13_SPECSIG"><pterms pt1="FB1_10_1" pt2="FB1_10_2"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN16"/><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23"/><macrocell id="FB1_MC13"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN17"/><macrocell id="FB1_MC15" pin="FB1_MC15_PIN19" sigUse="4" signal="do14_SPECSIG"><pterms pt1="FB1_15_1" pt2="FB1_15_2"/></macrocell><macrocell id="FB1_MC16"/><macrocell id="FB1_MC17" pin="FB1_MC17_PIN20" sigUse="4" signal="do15_SPECSIG"><pterms pt1="FB1_17_1" pt2="FB1_17_2"/></macrocell><macrocell id="FB1_MC18"/><fbinput id="FB1_I1" signal="delay_line_reg13_SPECSIG"/><fbinput id="FB1_I2" signal="di0_SPECSIG"/><fbinput id="FB1_I3" signal="di1_SPECSIG"/><fbinput id="FB1_I4" signal="state_reg_FFd1"/><fbinput id="FB1_I5" signal="state_reg_FFd2"/><fbinput id="FB1_I6" signal="state_reg_FFd3"/><pterm id="FB1_10_1"><signal id="delay_line_reg13_SPECSIG"/></pterm><pterm id="FB1_10_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB1_15_1"><signal id="di0_SPECSIG"/></pterm><pterm id="FB1_15_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB1_17_1"><signal id="di1_SPECSIG"/></pterm><pterm id="FB1_17_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><equation id="do13_SPECSIG" regUse="D" userloc="P18"><d2><eq_pterm ptindx="FB1_10_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB1_10_2"/></ce><prld ptindx="GND"/></equation><equation id="do14_SPECSIG" regUse="D" userloc="P19"><d2><eq_pterm ptindx="FB1_15_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB1_15_2"/></ce><prld ptindx="GND"/></equation><equation id="do15_SPECSIG" regUse="D" userloc="P20"><d2><eq_pterm ptindx="FB1_17_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB1_17_2"/></ce><prld ptindx="GND"/></equation></fblock><fblock id="FB2" inputUse="11" pinUse="5"><macrocell id="FB2_MC1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN60" sigUse="4" signal="do1_SPECSIG"><pterms pt1="FB2_2_1" pt2="FB2_2_2"/></macrocell><macrocell id="FB2_MC3" pin="FB2_MC3_PIN58"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN59" sigUse="4" signal="do0_SPECSIG"><pterms pt1="FB2_4_1" pt2="FB2_4_2"/></macrocell><macrocell id="FB2_MC5" pin="FB2_MC5_PIN61" sigUse="4" signal="do2_SPECSIG"><pterms pt1="FB2_5_1" pt2="FB2_5_2"/></macrocell><macrocell id="FB2_MC6" pin="FB2_MC6_PIN62" sigUse="0" signal="TCXO_dsbl"/><macrocell id="FB2_MC7"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN63" sigUse="4" signal="do3_SPECSIG"><pterms pt1="FB2_8_1" pt2="FB2_8_2"/></macrocell><macrocell id="FB2_MC9" pin="FB2_MC9_PIN64"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN1"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN2"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN4"/><macrocell id="FB2_MC13"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN5" sigUse="5" signal="delay_line_reg4_SPECSIG"><pterms pt1="FB2_14_1" pt2="FB2_14_2"/></macrocell><macrocell id="FB2_MC15" pin="FB2_MC15_PIN6" sigUse="5" signal="delay_line_reg3_SPECSIG"><pterms pt1="FB2_15_1" pt2="FB2_15_2"/></macrocell><macrocell id="FB2_MC16" sigUse="5" signal="delay_line_reg2_SPECSIG"><pterms pt1="FB2_16_1" pt2="FB2_16_2"/></macrocell><macrocell id="FB2_MC17" pin="FB2_MC17_PIN7" sigUse="5" signal="delay_line_reg1_SPECSIG"><pterms pt1="FB2_17_1" pt2="FB2_17_2"/></macrocell><macrocell id="FB2_MC18" sigUse="5" signal="delay_line_reg13_SPECSIG"><pterms pt1="FB2_18_1" pt2="FB2_18_2"/></macrocell><fbinput id="FB2_I1" signal="delay_line_reg0_SPECSIG"/><fbinput id="FB2_I2" signal="delay_line_reg13_SPECSIG"/><fbinput id="FB2_I3" signal="delay_line_reg1_SPECSIG"/><fbinput id="FB2_I4" signal="delay_line_reg2_SPECSIG"/><fbinput id="FB2_I5" signal="delay_line_reg3_SPECSIG"/><fbinput id="FB2_I6" signal="delay_line_reg4_SPECSIG"/><fbinput id="FB2_I7" signal="di0_SPECSIG"/><fbinput id="FB2_I8" signal="di1_SPECSIG"/><fbinput id="FB2_I9" signal="state_reg_FFd1"/><fbinput id="FB2_I10" signal="state_reg_FFd2"/><fbinput id="FB2_I11" signal="state_reg_FFd3"/><pterm id="FB2_2_1"><signal id="delay_line_reg1_SPECSIG"/></pterm><pterm id="FB2_2_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB2_4_1"><signal id="delay_line_reg0_SPECSIG"/></pterm><pterm id="FB2_4_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB2_5_1"><signal id="delay_line_reg2_SPECSIG"/></pterm><pterm id="FB2_5_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB2_8_1"><signal id="delay_line_reg3_SPECSIG"/></pterm><pterm id="FB2_8_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB2_14_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg4_SPECSIG" negated="ON"/></pterm><pterm id="FB2_14_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg4_SPECSIG"/></pterm><pterm id="FB2_15_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg3_SPECSIG" negated="ON"/></pterm><pterm id="FB2_15_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg3_SPECSIG"/></pterm><pterm id="FB2_16_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg2_SPECSIG" negated="ON"/></pterm><pterm id="FB2_16_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg2_SPECSIG"/></pterm><pterm id="FB2_17_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_17_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg1_SPECSIG"/></pterm><pterm id="FB2_18_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg13_SPECSIG" negated="ON"/></pterm><pterm id="FB2_18_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg13_SPECSIG"/></pterm><equation id="do1_SPECSIG" regUse="D" userloc="P60"><d2><eq_pterm ptindx="FB2_2_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_2_2"/></ce><prld ptindx="GND"/></equation><equation id="do0_SPECSIG" regUse="D" userloc="P59"><d2><eq_pterm ptindx="FB2_4_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_4_2"/></ce><prld ptindx="GND"/></equation><equation id="do2_SPECSIG" regUse="D" userloc="P61"><d2><eq_pterm ptindx="FB2_5_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_5_2"/></ce><prld ptindx="GND"/></equation><equation id="TCXO_dsbl" userloc="P62"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="do3_SPECSIG" regUse="D" userloc="P63"><d2><eq_pterm ptindx="FB2_8_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB2_8_2"/></ce><prld ptindx="GND"/></equation><equation id="delay_line_reg4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_14_1"/><eq_pterm ptindx="FB2_14_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_15_1"/><eq_pterm ptindx="FB2_15_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_16_1"/><eq_pterm ptindx="FB2_16_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_17_1"/><eq_pterm ptindx="FB2_17_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg13_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_18_1"/><eq_pterm ptindx="FB2_18_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB3" inputUse="11" pinUse="9"><macrocell id="FB3_MC1" sigUse="0" signal="state_reg_FFd3"/><macrocell id="FB3_MC2" pin="FB3_MC2_PIN22" sigUse="1" signal="state_reg_FFd2"><pterms pt1="FB3_2_1"/></macrocell><macrocell id="FB3_MC3" pin="FB3_MC3_PIN31" sigUse="0" signal="SLRD"/><macrocell id="FB3_MC4" pin="FB3_MC4_PIN32" sigUse="3" signal="SLWR"><pterms pt1="FB3_4_1" pt2="FB3_4_2"/></macrocell><macrocell id="FB3_MC5" pin="FB3_MC5_PIN24" sigUse="0" signal="AntFlag_out"/><macrocell id="FB3_MC6" pin="FB3_MC6_PIN34" sigUse="4" signal="do11_SPECSIG"><pterms pt1="FB3_6_1" pt2="FB3_6_2"/></macrocell><macrocell id="FB3_MC7" sigUse="2" signal="state_reg_FFd1"><pterms pt1="FB3_7_1"/></macrocell><macrocell id="FB3_MC8" pin="FB3_MC8_PIN25" sigUse="0" signal="LD_out"/><macrocell id="FB3_MC9" pin="FB3_MC9_PIN27" sigUse="5" signal="delay_line_reg9_SPECSIG"><pterms pt1="FB3_9_1" pt2="FB3_9_2"/></macrocell><macrocell id="FB3_MC10" pin="FB3_MC10_PIN39" sigUse="5" signal="delay_line_reg8_SPECSIG"><pterms pt1="FB3_10_1" pt2="FB3_10_2"/></macrocell><macrocell id="FB3_MC11" pin="FB3_MC11_PIN33" sigUse="4" signal="do12_SPECSIG"><pterms pt1="FB3_11_1" pt2="FB3_11_2"/></macrocell><macrocell id="FB3_MC12" pin="FB3_MC12_PIN40" sigUse="5" signal="delay_line_reg12_SPECSIG"><pterms pt1="FB3_12_1" pt2="FB3_12_2"/></macrocell><macrocell id="FB3_MC13" sigUse="5" signal="delay_line_reg11_SPECSIG"><pterms pt1="FB3_13_1" pt2="FB3_13_2"/></macrocell><macrocell id="FB3_MC14" pin="FB3_MC14_PIN35" sigUse="4" signal="do10_SPECSIG"><pterms pt1="FB3_14_1" pt2="FB3_14_2"/></macrocell><macrocell id="FB3_MC15" pin="FB3_MC15_PIN36" sigUse="4" signal="do9_SPECSIG"><pterms pt1="FB3_15_1" pt2="FB3_15_2"/></macrocell><macrocell id="FB3_MC16" pin="FB3_MC16_PIN42" sigUse="4" signal="do8_SPECSIG"><pterms pt1="FB3_16_1" pt2="FB3_16_2"/></macrocell><macrocell id="FB3_MC17" pin="FB3_MC17_PIN38" sigUse="5" signal="delay_line_reg10_SPECSIG"><pterms pt1="FB3_17_1" pt2="FB3_17_2"/></macrocell><macrocell id="FB3_MC18" sigUse="5" signal="delay_line_reg0_SPECSIG"><pterms pt1="FB3_18_1" pt2="FB3_18_2"/></macrocell><fbinput id="FB3_I1" signal="delay_line_reg0_SPECSIG"/><fbinput id="FB3_I2" signal="delay_line_reg10_SPECSIG"/><fbinput id="FB3_I3" signal="delay_line_reg11_SPECSIG"/><fbinput id="FB3_I4" signal="delay_line_reg12_SPECSIG"/><fbinput id="FB3_I5" signal="delay_line_reg8_SPECSIG"/><fbinput id="FB3_I6" signal="delay_line_reg9_SPECSIG"/><fbinput id="FB3_I7" signal="di0_SPECSIG"/><fbinput id="FB3_I8" signal="di1_SPECSIG"/><fbinput id="FB3_I9" signal="state_reg_FFd1"/><fbinput id="FB3_I10" signal="state_reg_FFd2"/><fbinput id="FB3_I11" signal="state_reg_FFd3"/><pterm id="FB3_2_1"><signal id="state_reg_FFd3"/></pterm><pterm id="FB3_4_1"><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/></pterm><pterm id="FB3_4_2"><signal id="state_reg_FFd1"/></pterm><pterm id="FB3_6_1"><signal id="delay_line_reg11_SPECSIG"/></pterm><pterm id="FB3_6_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_7_1"><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_9_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg9_SPECSIG" negated="ON"/></pterm><pterm id="FB3_9_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg9_SPECSIG"/></pterm><pterm id="FB3_10_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg8_SPECSIG" negated="ON"/></pterm><pterm id="FB3_10_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg8_SPECSIG"/></pterm><pterm id="FB3_11_1"><signal id="delay_line_reg12_SPECSIG"/></pterm><pterm id="FB3_11_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_12_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg12_SPECSIG" negated="ON"/></pterm><pterm id="FB3_12_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg12_SPECSIG"/></pterm><pterm id="FB3_13_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg11_SPECSIG" negated="ON"/></pterm><pterm id="FB3_13_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg11_SPECSIG"/></pterm><pterm id="FB3_14_1"><signal id="delay_line_reg10_SPECSIG"/></pterm><pterm id="FB3_14_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_15_1"><signal id="delay_line_reg9_SPECSIG"/></pterm><pterm id="FB3_15_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_16_1"><signal id="delay_line_reg8_SPECSIG"/></pterm><pterm id="FB3_16_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB3_17_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg10_SPECSIG" negated="ON"/></pterm><pterm id="FB3_17_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg10_SPECSIG"/></pterm><pterm id="FB3_18_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg0_SPECSIG" negated="ON"/></pterm><pterm id="FB3_18_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2" negated="ON"/><signal id="delay_line_reg0_SPECSIG"/></pterm><equation id="state_reg_FFd3" regUse="T"><d2><eq_pterm ptindx="VCC"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="state_reg_FFd2" regUse="T"><d2><eq_pterm ptindx="FB3_2_1"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="SLRD" userloc="P31"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="SLWR" negated="ON" userloc="P32"><d1><eq_pterm ptindx="FB3_4_1"/></d1><d2><eq_pterm ptindx="FB3_4_2"/></d2></equation><equation id="AntFlag_out" userloc="P24"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="do11_SPECSIG" regUse="D" userloc="P34"><d2><eq_pterm ptindx="FB3_6_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_6_2"/></ce><prld ptindx="GND"/></equation><equation id="state_reg_FFd1" regUse="T"><d2><eq_pterm ptindx="FB3_7_1"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="LD_out" userloc="P25"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="delay_line_reg9_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_9_1"/><eq_pterm ptindx="FB3_9_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg8_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_10_1"/><eq_pterm ptindx="FB3_10_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="do12_SPECSIG" regUse="D" userloc="P33"><d2><eq_pterm ptindx="FB3_11_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_11_2"/></ce><prld ptindx="GND"/></equation><equation id="delay_line_reg12_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_12_1"/><eq_pterm ptindx="FB3_12_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg11_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_13_1"/><eq_pterm ptindx="FB3_13_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="do10_SPECSIG" regUse="D" userloc="P35"><d2><eq_pterm ptindx="FB3_14_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_14_2"/></ce><prld ptindx="GND"/></equation><equation id="do9_SPECSIG" regUse="D" userloc="P36"><d2><eq_pterm ptindx="FB3_15_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_15_2"/></ce><prld ptindx="GND"/></equation><equation id="do8_SPECSIG" regUse="D" userloc="P42"><d2><eq_pterm ptindx="FB3_16_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB3_16_2"/></ce><prld ptindx="GND"/></equation><equation id="delay_line_reg10_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_17_1"/><eq_pterm ptindx="FB3_17_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_18_1"/><eq_pterm ptindx="FB3_18_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB4" inputUse="9" pinUse="5"><macrocell id="FB4_MC1"/><macrocell id="FB4_MC2" pin="FB4_MC2_PIN43"/><macrocell id="FB4_MC3" pin="FB4_MC3_PIN46"/><macrocell id="FB4_MC4" pin="FB4_MC4_PIN47"/><macrocell id="FB4_MC5" pin="FB4_MC5_PIN44"/><macrocell id="FB4_MC6" pin="FB4_MC6_PIN49" sigUse="4" signal="do7_SPECSIG"><pterms pt1="FB4_6_1" pt2="FB4_6_2"/></macrocell><macrocell id="FB4_MC7"/><macrocell id="FB4_MC8" pin="FB4_MC8_PIN45"/><macrocell id="FB4_MC9"/><macrocell id="FB4_MC10" pin="FB4_MC10_PIN51" sigUse="4" signal="do5_SPECSIG"><pterms pt1="FB4_10_1" pt2="FB4_10_2"/></macrocell><macrocell id="FB4_MC11" pin="FB4_MC11_PIN48"/><macrocell id="FB4_MC12" pin="FB4_MC12_PIN52" sigUse="4" signal="do4_SPECSIG"><pterms pt1="FB4_12_1" pt2="FB4_12_2"/></macrocell><macrocell id="FB4_MC13"/><macrocell id="FB4_MC14" pin="FB4_MC14_PIN50" sigUse="4" signal="do6_SPECSIG"><pterms pt1="FB4_14_1" pt2="FB4_14_2"/></macrocell><macrocell id="FB4_MC15" pin="FB4_MC15_PIN56" sigUse="0" signal="ext_freq_dsbl"/><macrocell id="FB4_MC16" sigUse="5" signal="delay_line_reg7_SPECSIG"><pterms pt1="FB4_16_1" pt2="FB4_16_2"/></macrocell><macrocell id="FB4_MC17" pin="FB4_MC17_PIN57" sigUse="5" signal="delay_line_reg6_SPECSIG"><pterms pt1="FB4_17_1" pt2="FB4_17_2"/></macrocell><macrocell id="FB4_MC18" sigUse="5" signal="delay_line_reg5_SPECSIG"><pterms pt1="FB4_18_1" pt2="FB4_18_2"/></macrocell><fbinput id="FB4_I1" signal="delay_line_reg4_SPECSIG"/><fbinput id="FB4_I2" signal="delay_line_reg5_SPECSIG"/><fbinput id="FB4_I3" signal="delay_line_reg6_SPECSIG"/><fbinput id="FB4_I4" signal="delay_line_reg7_SPECSIG"/><fbinput id="FB4_I5" signal="di0_SPECSIG"/><fbinput id="FB4_I6" signal="di1_SPECSIG"/><fbinput id="FB4_I7" signal="state_reg_FFd1"/><fbinput id="FB4_I8" signal="state_reg_FFd2"/><fbinput id="FB4_I9" signal="state_reg_FFd3"/><pterm id="FB4_6_1"><signal id="delay_line_reg7_SPECSIG"/></pterm><pterm id="FB4_6_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB4_10_1"><signal id="delay_line_reg5_SPECSIG"/></pterm><pterm id="FB4_10_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB4_12_1"><signal id="delay_line_reg4_SPECSIG"/></pterm><pterm id="FB4_12_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB4_14_1"><signal id="delay_line_reg6_SPECSIG"/></pterm><pterm id="FB4_14_2"><signal id="state_reg_FFd1"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/></pterm><pterm id="FB4_16_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB4_16_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg7_SPECSIG"/></pterm><pterm id="FB4_17_1"><signal id="di0_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg6_SPECSIG" negated="ON"/></pterm><pterm id="FB4_17_2"><signal id="di0_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg6_SPECSIG"/></pterm><pterm id="FB4_18_1"><signal id="di1_SPECSIG"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg5_SPECSIG" negated="ON"/></pterm><pterm id="FB4_18_2"><signal id="di1_SPECSIG" negated="ON"/><signal id="state_reg_FFd1" negated="ON"/><signal id="state_reg_FFd3" negated="ON"/><signal id="state_reg_FFd2"/><signal id="delay_line_reg5_SPECSIG"/></pterm><equation id="do7_SPECSIG" regUse="D" userloc="P49"><d2><eq_pterm ptindx="FB4_6_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_6_2"/></ce><prld ptindx="GND"/></equation><equation id="do5_SPECSIG" regUse="D" userloc="P51"><d2><eq_pterm ptindx="FB4_10_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_10_2"/></ce><prld ptindx="GND"/></equation><equation id="do4_SPECSIG" regUse="D" userloc="P52"><d2><eq_pterm ptindx="FB4_12_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_12_2"/></ce><prld ptindx="GND"/></equation><equation id="do6_SPECSIG" regUse="D" userloc="P50"><d2><eq_pterm ptindx="FB4_14_1"/></d2><clk><fastsig signal="clk"/></clk><ce><eq_pterm ptindx="FB4_14_2"/></ce><prld ptindx="GND"/></equation><equation id="ext_freq_dsbl" userloc="P56"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="delay_line_reg7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_16_1"/><eq_pterm ptindx="FB4_16_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_17_1"/><eq_pterm ptindx="FB4_17_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="delay_line_reg5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_18_1"/><eq_pterm ptindx="FB4_18_2"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><messages><warning>Cpld:936 - The output buffer 'err_out_OBUF' is missing an input and will   be deleted.</warning><warning>Cpld:1007 - Removing unused input(s) 'AntFlag_in'.  The input(s) are   unused after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'CLK0'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'FLAGA'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'FLAGB'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'FLAGC'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'IFCLK'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'LD_in'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'di&lt;2&gt;'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'di&lt;3&gt;'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'ref_clk_sel'.  The input(s) are   unused after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'rst'.  The input(s) are unused   after optimization. Please verify functionality via simulation.</warning></messages><compOpts exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignorets="OFF" inputs="54" keepio="OFF" loc="ON" mlopt="ON" optimize="SPEED" part="xc9572xl-10-VQ64" power="STD" prld="LOW" pterms="25" slew="FAST" terminate="KEEPER" unused="OFF" wysiwyg="OFF"/><specSig signal="di0_SPECSIG" value="di&lt;0&gt;"/><specSig signal="di1_SPECSIG" value="di&lt;1&gt;"/><specSig signal="do13_SPECSIG" value="do&lt;13&gt;"/><specSig signal="do14_SPECSIG" value="do&lt;14&gt;"/><specSig signal="do15_SPECSIG" value="do&lt;15&gt;"/><specSig signal="do1_SPECSIG" value="do&lt;1&gt;"/><specSig signal="do0_SPECSIG" value="do&lt;0&gt;"/><specSig signal="do2_SPECSIG" value="do&lt;2&gt;"/><specSig signal="do3_SPECSIG" value="do&lt;3&gt;"/><specSig signal="b_SPECSIG" value="(b)"/><specSig signal="delay_line_reg4_SPECSIG" value="delay_line_reg&lt;4&gt;"/><specSig signal="delay_line_reg3_SPECSIG" value="delay_line_reg&lt;3&gt;"/><specSig signal="delay_line_reg1_SPECSIG" value="delay_line_reg&lt;1&gt;"/><specSig signal="do11_SPECSIG" value="do&lt;11&gt;"/><specSig signal="delay_line_reg9_SPECSIG" value="delay_line_reg&lt;9&gt;"/><specSig signal="delay_line_reg8_SPECSIG" value="delay_line_reg&lt;8&gt;"/><specSig signal="do12_SPECSIG" value="do&lt;12&gt;"/><specSig signal="delay_line_reg12_SPECSIG" value="delay_line_reg&lt;12&gt;"/><specSig signal="do10_SPECSIG" value="do&lt;10&gt;"/><specSig signal="do9_SPECSIG" value="do&lt;9&gt;"/><specSig signal="do8_SPECSIG" value="do&lt;8&gt;"/><specSig signal="delay_line_reg10_SPECSIG" value="delay_line_reg&lt;10&gt;"/><specSig signal="do7_SPECSIG" value="do&lt;7&gt;"/><specSig signal="do5_SPECSIG" value="do&lt;5&gt;"/><specSig signal="do4_SPECSIG" value="do&lt;4&gt;"/><specSig signal="do6_SPECSIG" value="do&lt;6&gt;"/><specSig signal="delay_line_reg6_SPECSIG" value="delay_line_reg&lt;6&gt;"/><specSig signal="delay_line_reg13_SPECSIG" value="delay_line_reg&lt;13&gt;"/><specSig signal="delay_line_reg2_SPECSIG" value="delay_line_reg&lt;2&gt;"/><specSig signal="delay_line_reg0_SPECSIG" value="delay_line_reg&lt;0&gt;"/><specSig signal="delay_line_reg11_SPECSIG" value="delay_line_reg&lt;11&gt;"/><specSig signal="delay_line_reg7_SPECSIG" value="delay_line_reg&lt;7&gt;"/><specSig signal="delay_line_reg5_SPECSIG" value="delay_line_reg&lt;5&gt;"/></document>
