\chapter{Rozbor modulu pro dvouvodičový \acs{JTAG} protokol}
%\chapter{Návrh a implementace modulu pro dvouvodičový \acs{JTAG} protokol}
Tato kapitola se zaměřuje na princip fungování dvouvodičového \acs{JTAG} rozhraní s možností přepnutí na původní čtyřvodičovou variantu a zpět. Popsána je zde také aktivační sekvence pro výběr jedné z těchto dvou variant komunikace, definovaná standardem IEEE 1149.7. V této kapitole je také uveden způsob implementace modulu pro zpracování aktivační sekvence a převod vstupního dvouvodičového \acs{JTAG} rozhraní na původní čtyřvodičové. %, pokud je zvolena dvouvodičová varianta.
	
\section{Účel redukce počtu pinů \acs{JTAG} rozhraní}	\label{sec:2w_interface}
Důvodem pro snížení počtu pinů potřebných pro testování integrovaných obvodů je možnost využít dva volné piny k jinému účelu během testování, například pro jejich běžnou funkci, kterou mají mimo testovací režim. Dvouvodičové \acs{JTAG} rozhraní je definováno standardem IEEE 1149.7 a je nazýváno \textbf{compact \acs{JTAG}} (c\acs{JTAG}). Dvouvodičové rozhraní využívá ke komunikaci piny \texttt{\acs{TCK}} a \texttt{\acs{TMS}}, které mají pro dvouvodičovou variantu označení s příponou C (compact), tedy \texttt{\acs{TCKC}} a \texttt{\acs{TMSC}}. \cite{IEEE_1149-7} \cite{JTAG}

Dvouvodičová varianta podporuje zapojení ve hvězdicové topologii, jak je vidět na obrázku \ref{fig:star2_sch}. Nicméně návrh modulu popisovaného v této kapitole se omezuje pouze na jedno zařízení, protože funkcionalita podporující připojení více zařízení do hvězdicové topologie není implementována.

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.9]{obrazky/Example_of_reduced_pin_count_JTAG_interface.pdf}
  \end{center}
  \caption{Blokové schéma hvězdicové topologie \acs{JTAG} rozhraní ve dvouvodičové variantě. \cite{JTAG}.}
	\label{fig:star2_sch}
\end{figure}

Nevýhodou dvouvodičové varianty \acs{JTAG} rozhraní je potřeba serializace jednotlivých signálu původního čtyřvodičového rozhraní. Z tohoto důvodu je přenos dat pomocí dvouvodičové varianty v nejlepším případě 3-krát pomalejší než v případě původní čtyřvodičové. \cite{IEEE_1149-7}

\section{Serializace signálů čtyřvodičového \acs{JTAG} rozhraní na dvouvodičové}	\label{sec:oscan1} 
Pro dvouvodičovou variantu \acs{JTAG} komunikace je zapotřebí odesílat hodnoty \hl{datových signálů {\texttt{\acs{TDI}}}, {\texttt{\acs{TDO}}} a řídicího signálu {\texttt{\acs{TMS}}}} původního čtyřvodičového \acs{JTAG} protokolu sériově, v rámci jediného signálu \texttt{\acs{TMSC}}. Standard IEEE 1149.7 definuje několik verzí formátu serializace dat. Pro návrh popisovaný v této práci byl vybrán základní formát OSCAN1, který definuje prostou serializaci hodnot \texttt{\acs{TDI}}, \texttt{\acs{TMS}} a \texttt{\acs{TDO}} signálů. Formát OSCAN1 byl zvolen pro jeho jednoduchost a konzistenci ve všech stavech řídicího stavového automatu \acs{TAP}. Formát je zobrazen na obrázku \ref{fig:oscan}, kde je obecně naznačena předcházející aktivační sekvence. První bit formátu nese hodnotu negace \texttt{\acs{TDI}} signálu, druhým bitem je přenesena hodnota \texttt{\acs{TMS}} signálu a třetím je přenášena hodnota \texttt{\acs{TDO}} signálu opačným směrem. \cite{IEEE_1149-7}

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.81]{obrazky/cJTAG_oscan.pdf}
  \end{center}
  \caption{Průběh serializace \acs{JTAG} signálů v OSCAN1 formátu.}
	\label{fig:oscan}
\end{figure}
    
\subsection{Řízení úrovně na \texttt{\acs{TMSC}} pinu}	\label{subsec:oscan1_drive} 
Při komunikaci pomocí dvouvodičového \acs{JTAG} rozhraní se stává pin \texttt{\acs{TMSC}} obousměrným, jelikož jsou přenášeny výstupní testovací data opačným směrem z \acs{JTAG} systému do debuggeru. Z toho důvodu musí být ošetřena možnost buzení pinu současně z obou směrů. Proto je standardem IEEE 1149.7 definováno pravidlo pro buzení \texttt{\acs{TMSC}} pinu během komunikace. Na obrázku \ref{fig:oscan_drive} je znázorněn průběh komunikace v OSCAN1 formátu, kde jsou přehledně znázorněny okamžiky buzení \texttt{\acs{TMSC}} pinu debuggerem (\acs{DTS}) a \acs{JTAG} systémem (\acs{TS}). Znázorněn je také průběh skutečné hodnoty na \texttt{\acs{TMSC}} pinu, kde je možné si všimnout, že při střídání směrů buzení je na pinu \texttt{\acs{TMSC}} zaručen stav vysoké impedance po dobu poloviny periody hodinového signálu \texttt{\acs{TCKC}}. Tímto je ošetřen vznik konfliktu v buzení \texttt{\acs{TMSC}} pinu. \cite{IEEE_1149-7}

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.75]{obrazky/cJTAG_oscan_drive.pdf}
  \end{center}
  \caption{Průběh buzení \texttt{\acs{TMSC}} pinu v OSCAN1 formátu.}
	\label{fig:oscan_drive}
\end{figure}

%\subsection{Clock-gating}	\label{subsec:oscan1_clk_gate}

\section{Aktivační sekvence dvouvodičové varianty \acs{JTAG} protokolu}
Pro volbu komunikace pomocí dvouvodičové varianty \acs{JTAG} protokolu je zapotřebí provedení aktivace tohoto režimu, která je definována standardem IEEE 1149.7. Jelikož aktivaci musí být možné provést kdykoliv, tedy i při komunikaci dvouvodičovou variantou, jsou k ní využity piny \texttt{\acs{TCKC}} a \texttt{\acs{TMSC}}. Varianta \acs{JTAG} protokolu je volena debuggerem, který vyvolá příslušnou aktivační sekvenci na pinech \texttt{\acs{TCKC}} a \texttt{\acs{TMSC}}. \cite{IEEE_1149-7}

Aktivační sekvence se skládá ze dvou hlavních částí a je uvedena na obrázku \ref{fig:cJTAG_sel}. Nejdříve je \hl{třeba} deaktivovat funkcionalitu probíhajícího komunikačního režimu. Tato část se nazývá "Selection Escape" sekvence. Tato sekvence uvozuje následující sekvenci, určenou pro výběr komunikačního režimu, která se nazývá "Selection Sequence". \cite{IEEE_1149-7}

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.7]{obrazky/cJTAG_selection.pdf}
  \end{center}
  \caption{Průběh aktivační sekvence pro dvouvodičovou variantu \acs{JTAG} protokolu.}
	\label{fig:cJTAG_sel}
\end{figure}

\subsection{Úvodní sekvence pro přepnutí varianty \acs{JTAG} protokolu}	\label{subsec:sel_escape}
Pro přenastavení varianty \acs{JTAG} komunikace je zapotřebí nejdříve deaktivovat probíhající komunikaci. Sekvence sloužící k deaktivaci je vidět na obrázku \ref{fig:cJTAG_sel} v první části průběhu. Tato sekvence využívá principu přepínání hodnoty na \texttt{\acs{TMSC}} pinu v době, kdy je na \texttt{\acs{TCKC}} signálu hodnota log. \texttt{1}. Díky tomuto principu je možné vyvolat sekvenci během komunikace, protože hodinový signál \texttt{\acs{TCKC}} po dobu sekvence negeneruje hodinové impulsy a nemůže tak nastat situace, kdy jsou hodnoty na pinu \texttt{\acs{TMSC}} dále zpracovány \acs{JTAG} systémem. \cite{IEEE_1149-7}

Pro tuto sekvenci jsou dle standardu IEEE 1149.7 definovány 4 varianty, které jsou odlišeny počtem pulsů vygenerovaných na \texttt{\acs{TMSC}} pinu, během setrvávající úrovně log. \texttt{1} na \texttt{\acs{TCKC}} signálu. \hl{Tyto varianty jsou uvedeny níže:}

\begin{itemize}
	\item 1 puls (2 až 3 hrany) - sekvence je rezervována pro uživatelské rozšíření. Tato možnost není podporována.
	\item 2 pulsy (4 až 5 hran) - nastane deaktivace probíhající komunikace. Tato možnost není podporována.
	\item 3 pulsy (6 až 7 hran) - umožňuje přepnutí na jinou variantu \acs{JTAG} komunikace. Tato možnost je v návrhu implementována a její časový průběh je zobrazen na obrázku \ref{fig:cJTAG_sel}, kde jsou zobrazeny dvě možné varianty s různou výchozí hodnotou. Po této sekvenci následuje sekvence pro volbu varianty \acs{JTAG} protokolu.
	\item 4 a více pulsů (8 a více hran) - dojde k resetování \acs{JTAG} systému. Tato možnost není podporována.
\end{itemize}

%Pro tuto sekvenci jsou dle standardu IEEE 1149.7 definovány 4 její varianty, které jsou odlišeny počtem pulsů vygenerovaných na \acs{TMSC} pinu, během setrvávající úrovně log. 1 na \acs{TCKC} signálu. Pokud debugger během této sekvence vygeneruje 1 puls, tedy 2 až 3 hrany, je sekvence rezervována pro uživatelské rozšíření. V případě 2 pulsů (4 až 5 hran) nastane pouze deaktivace probíhající komunikace. Pro možnost přepínání jsou definovány 3 pulsy (6 až 7 hran), jak je vidět na obrázku \ref{fig:cJTAG_sel}, kde jsou zobrazeny dvě možné varianty s různou výchozí hodnotou. Oba případy mají různý počet hran, ale počet nástupných hran je vždy stejný. Po takto odeslané sekvenci následuje sekvence pro volbu varianty \acs{JTAG} protokolu, což je také jediná podporovaná varianta v rámci návrhu popsaného v této kapitole. Pokud jsou odeslány 4 a více pulsů (8 a více hran), dojde k resetu. Dříve popsané varianty nejsou v rámci návrhu popsaného v této kapitole podporovány, z důvodu jejich postradatelnosti pro přepínání mezi dvou a čtyřvodičovým rozhraním. \cite{IEEE_1149-7}

%Pro tuto sekvenci jsou dle standardu IEEE 1149.7 definovány 4 její varianty, které jsou odlišeny počtem pulsů vygenerovaných na \acs{TMSC} pinu, během setrvávající úrovně log. 1 na \acs{TCKC} signálu. Pokud debugger během této sekvence vygeneruje 1 puls, tedy 2 až 3 hrany, je sekvence rezervována pro uživatelské rozšíření. V případě 2 pulsů (4 až 5 hran) nastane pouze deaktivace probíhající komunikace. Pokud jsou odeslány 4 a více pulsů (8 a více hran), dojde k resetu. Dříve popsané varianty nejsou v rámci návrhu popsaného v této kapitole podporovány, z důvodu jejich postradatelnosti pro přepínání mezi dvou a čtyřvodičovým rozhraním. \cite{IEEE_1149-7}

%Pro možnost přepínání jsou definovány 3 pulsy (6 až 7 hran), jak je vidět na obrázku \ref{fig:cJTAG_sel}, kde jsou zobrazeny dvě možné varianty s různou výchozí hodnotou. Oba případy mají různý počet hran, ale počet nástupných hran je vždy stejný. Po takto odeslané sekvenci následuje sekvence pro volbu varianty \acs{JTAG} protokolu.

\subsection{Sekvence pro výběr varianty \acs{JTAG} protokolu}
Sekvence výběru varianty \acs{JTAG} protokolu je zobrazena v druhé části obrázku \ref{fig:cJTAG_sel}. Sekvence již probíhá běžným způsobem komunikace, kdy debugger generuje hodinový signál \texttt{\acs{TCKC}} a odesílá požadovanou hodnotu sekvence \texttt{\acs{TMSC}} signálem. Sekvence se dělí na tři části, které jsou zobrazeny v tabulce \ref{tab:cJTAG_sel}.

\begin{table}[!h]
  \caption{Formát sekvence pro výběr varianty \acs{JTAG} protokolu \cite{IEEE_1149-7}}
  \begin{center}
  	\small
	  \begin{tabular}{!{\vrule width 1.2pt}c|c|c!{\vrule width 1.2pt}}
	    \noalign{\hrule height 1.2pt}
				\acl{OAC} (\acs{OAC}) [4] & \acl{EC} (\acs{EC}) [4] & \acl{CP} (\acs{CP}) [4-n]\\
			\noalign{\hrule height 1.2pt}
		\end{tabular}
  \end{center}
	\label{tab:cJTAG_sel}
\end{table}

\subsubsection{Část pro výběr konkrétní čtyř nebo dvouvodičové varianty - \acs{OAC}}
První část sekvence má konstantní délku 4 bity. První dva bity musí mít pro správnou aktivaci hodnotu log. \texttt{0}. Další dva bity definují výběr topologie, na které je \acs{JTAG} zařízení připojeno. Na výběr je možnost sériové topologie, tedy čtyřvodičové zapojení s jedním nebo více zařízeními zapojenými do série. Další možností je zapojení ve hvězdicové topologii, a to ve dvou nebo čtyřvodičové variantě. Pro navržené řešení je podstatná sériová topologie a dvouvodičová varianta hvězdicové topologie, které odpovídají hodnotám \acs{OAC} dle tabulky \ref{tab:oac}. \cite{IEEE_1149-7}

\begin{table}[!h]
  \caption{Tabulka významu OAC hodnot. \cite{IEEE_1149-7}}
  \begin{center}
  	\small
	  \begin{tabular}{!{\vrule width 1.2pt}c|c!{\vrule width 1.2pt}}
	    \noalign{\hrule height 1.2pt}
	    Hodnota \acs{OAC} & Význam hodnoty\\
	    \noalign{\hrule height 1.2pt}
			\texttt{0100} & Čtyřvodičová sériová topologie\\
			\hline
			\texttt{1100} & Dvouvodičová hvězdicová topologie\\
			\hline
			\hl{Ostatní} & \hl{Ostatní hodnoty nejsou podporovány}\\
			\hline
			\noalign{\hrule height 1.2pt}
		\end{tabular}
  \end{center}
	\label{tab:oac}
\end{table}

\subsubsection{Část rozšiřující informace o výběru varianty - \acs{EC}}
Druhou částí aktivační sekvence je čtyřbitová hodnota nazvaná \acl{EC}. Tato hodnota pouze doplňuje informace o výběru varianty \acs{JTAG} komunikace. Spodní tři bity udávají informace o výchozím stavu řídicího stavového automatu \acs{TAP} a o dodatečné ochraně před současným buzením pinů \texttt{\acs{TMS}} a \texttt{\acs{TDO}}. \hl{V rámci navrženého řešení je podporován výchozí stav stavového automatu \textit{Run-Test/Idle} nebo \textit{Test-Logic-Reset} a deaktivovaná dodatečná ochrana. Tomu odpovídají očekávané hodnoty log. \texttt{0}.} Nejvíce významný bit (\acs{MSB}) nese informaci o krátké, nebo dlouhé variantě popisované aktivační sekvence. Dlouhá forma aktivační sekvence obsahuje navíc hodnotu registru pro funkcionalitu, která není v návrhu implementována. Z tohoto důvodu musí být vždy zvolena krátká forma aktivační sekvence, které odpovídá hodnota log. \texttt{1} tohoto bitu. Hodnota této části aktivační sekvence musí být tedy vždy \texttt{1000}. \cite{IEEE_1149-7}

\subsubsection{Kontrolní část - \acs{CP}}
Poslední část aktivační sekvence slouží k prodloužení sekvence ze strany debuggeru nebo k vyvolání resetu. Prodloužení sekvence může být pro některé implementace debuggerů výhodné, pokud je třeba prodleva před začátkem samotné komunikace pro přípravu dat. Možnost sekvenci prodloužit je v návrhu popsaném v této kapitole realizováno. Vyvolání resetu v rámci aktivační sekvence není navrženým řešením podporováno. \cite{IEEE_1149-7}

Formát této části sekvence je zobrazen v tabulce \ref{tab:cJTAG_sel_cp}. Jednobitová hodnota první části \textit{Preamble} je \acs{JTAG} systémem ignorována a na její hodnotě nezáleží. Nicméně je doporučeno, aby byla tato hodnota stejná jako hodnota prvního bitu následující části \textit{Body}. Tato perioda hodinového signálu \texttt{\acs{TCKC}} může sloužit debuggeru jako čas pro změnu zdroje buzení \texttt{\acs{TMSC}} pinu. Následuje část těla kontrolní části sekvence, která může nabývat hodnot dle tabulky \ref{tab:cp_body}, kde je definován také význam těchto hodnot. Poslední částí je jednobitová hodnota \textit{Postamble}, která je \acs{JTAG} systémem také ignorována, přičemž je doporučeno použít stejnou hodnotu jako poslední bit části \textit{Body}. \cite{IEEE_1149-7}              

\begin{table}[H]
  \caption{Formát kontrolní části sekvence pro výběr varianty \acs{JTAG} protokolu. \cite{IEEE_1149-7}}
  \begin{center}
  	\small
	  \begin{tabular}{!{\vrule width 1.2pt}c|c|c!{\vrule width 1.2pt}}
	    \noalign{\hrule height 1.2pt}
				Preamble [1] & Body [2-n] & Postamble [1]\\
			\noalign{\hrule height 1.2pt}
		\end{tabular}
  \end{center}
	\label{tab:cJTAG_sel_cp}
\end{table}

\begin{table}[H]
  \caption{Tabulka významu CP hodnot. \cite{IEEE_1149-7}}
  \begin{center}
  	\small
	  \begin{tabular}{!{\vrule width 1.2pt}c|c|c!{\vrule width 1.2pt}}
	    \noalign{\hrule height 1.2pt}
	    Hodnota CP\_BODY & Označení & Význam hodnoty\\
	    \noalign{\hrule height 1.2pt}
			\texttt{00} & CP\_END & Ukončení sekvence\\
			\hline
			\texttt{01} nebo \texttt{10} & CP\_NOP & Rozšíření aktivační sekvence o jeden bit\\
			\hline
			\texttt{11} & CP\_RES & Reset \acs{JTAG} systému\\
			\hline
			\noalign{\hrule height 1.2pt}
		\end{tabular}
  \end{center}
	\label{tab:cp_body}
\end{table}

Jelikož navrženým systémem je podporováno pouze prodloužení aktivační sekvence, tedy hodnota CP\_BODY = CP\_NOP zakončení sekvence hodnotou \\CP\_BODY = CP\_END, je na obrázku \ref{fig:cJTAG_sel_cp_nop} zobrazen průběh sekvence v případě jejího prodloužení. Hodnota těla kontrolní části pro prodloužení sekvence o jeden bit může nabývat hodnot \texttt{01} nebo \texttt{10} dle tabulky \ref{tab:cp_body}. Proto je tedy sekvence prodlužována střídáním hodnot log. \texttt{0} a \texttt{1} na \texttt{\acs{TMSC}} pinu, přičemž se uvažují poslední dva bity CP\_BODY, které nabývají požadovaných hodnot CP\_NOP. Sekvence bude ukončena odesláním hodnoty CP\_END (\texttt{00}), jak je zobrazeno na konci vyznačené části \textit{Body}.

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.66]{obrazky/cJTAG_sel_sequence_cp_nop.pdf}
  \end{center}
  \caption{Průběh kontrolní části aktivační sekvence varianty \acs{JTAG} protokolu.}
	\label{fig:cJTAG_sel_cp_nop}
\end{figure}

\section{Implementace modulu pro dvouvodičový \acs{JTAG} protokol}
Navržený obvod pro detekci aktivační sekvence a převod vstupních signálů je realizován jako převodník, který je předřazen stávajícímu systému pro testování \acs{RISC-V} popsanému v kapitole \ref{sec:risc-v_dbg} a také navrženému rozšiřujícímu modulu popsanému v kapitole \ref{jtag_ap}. Navržené řešení bylo popsáno v jazyce \acs{VHDL} a jeho funkcionalita byla ověřena pomocí simulace. \hl{Verifikační prostředí pro simulaci bylo vytvořeno v jazyce SystemVerilog a simulace obvodu byla provedena v simulátoru \textit{Xcelium} od firmy \textit{Cadence}.}

\subsection{Základní popis návrhu}	\label{subsec:cJTAG_adapter}
%TODO: - nakreslit blok a v nem muxování a clk gating 
%			- zduraznit ze to nema rychlejsi hod signal
%			- výchozí stav je 4 protoze... 			
Navržený modul je obecně zobrazen na obrázku \ref{fig:cJTAG_bridge}, kde je možné vidět princip převodu mezi čtyřvodičovou variantou \acs{JTAG} rozhraní a dvou nebo čtyřvodičovou variantou na vstupně/výstupních pinech čipu. Jakmile je přijata aktivační sekvence, je obvodem nastaven signál \texttt{jtag\_2w\_en} podle vybrané varianty protokolu.

Pokud je vybrána čtyřvodičová varianta (\texttt{jtag\_2w\_en = 0}) jsou signály vstupního rozhraní pouze propojeny skrz tento modul. U signálů \texttt{\acs{TDI}}, \texttt{\acs{TMS}} a \texttt{TDO\_OEN} je toho docíleno pomocí multiplexorů. Hodinový signál \texttt{TCK(C)} je propagován dále do obvodu, prostřednictvím buňky pro "clock gating", nastavením povolovacího signálu \texttt{tckc\_en}. Vstupně/výstupní pin \texttt{\acs{TMSC}} je v případě čtyřvodičové varianty rozdělen na vstup \texttt{\acs{TMS}} a výstup \texttt{\acs{TDO}}, což je řízeno dle hodnoty výstupního signálu \texttt{jtag\_2w\_en} bloku \textit{cJTAG\_adapter}. Na obrázku je pin označen \texttt{TMS(C)}/\texttt{TDO}, čímž je naznačeno rozdělení pinů dle vybrané varianty. Výstupy modulu \texttt{tmsc\_tdo\_out} a \texttt{tmsc\_tdo\_oen} nesou tedy společnou funkci pro \texttt{\acs{TMSC}} a \texttt{\acs{TDO}} signály.

V případě výběru dvouvodičové varianty jsou multiplexory přepnuty na interní signály, které jsou generované dle formátu serializace dat na \texttt{\acs{TMSC}} pin uvedeného v podkapitole \ref{sec:oscan1}. Signály \texttt{tms\_4w\_i} a \texttt{tdi\_4w\_i} nesou hodnotu \texttt{\acs{TMSC}} navzorkovanou nástupnou hranou \texttt{\acs{TCKC}} hodinového signálu, dle aktuálního stavu stavového automatu popsaného v podkapitole \ref{subsec:oscan1_fsm}. Hodinový signál \texttt{\acs{TCK}} je propagován nastavením povolovacího signálu \texttt{tckc\_en} pouze v rámci posledního bitu (TDO) formátu OSCAN1. Aby bylo docíleno buzení \texttt{\acs{TMSC}} pinu pouze po dobu poloviny periody hodinového signálu, jak je popsáno v podkapitole \ref{subsec:oscan1_drive}, musí být výstup \texttt{tmsc\_tdo\_oen} deaktivován s nástupnou hranou hodinového signálu \texttt{\acs{TCKC}}. Pro docílení této funkcionality je na obrázku naznačena část s klopným obvodem a logickým hradlem \textit{AND}. Signál \texttt{tmsc\_oen\_i} je výstupem stavového automatu popsaného v podkapitole \ref{subsec:oscan1_fsm}.

Výchozím stavem modulu je varianta čtyřvodičové komunikace, přičemž veškeré části obvodu jsou po uvolnění asynchronního resetu \texttt{TRST\_N} nastaveny, jakoby aktivační sekvence této varianty již proběhla. Důvodem pro volbu této varianty je především zachování stávající funkcionality obvodu při použití stávajících ladících nástrojů. To je také důvodem, proč není vyžadováno odeslání aktivační sekvence, jelikož není ve stávajícím debuggeru implmentována.

Navržený obvod je taktován pouze testovacím hodinovým signálem \texttt{\acs{TCKC}}, a není tedy třeba ošetřovat přechody mezi hodinovými doménami. Toto řešení ovšem přineslo při návrhu nemožnost využít vyšší hodinové frekvence k vzorkování hodnot na signálech \acs{JTAG} rozhraní, což je vidět například na části obvodu pro detekci úvodní sekvence, jejíž schéma je vidět na obrázku \ref{fig:cJTAG_escape_circuit}, kde se pro detekci pulsů na \texttt{\acs{TMSC}} pinu využívá použití \texttt{\acs{TMSC}} jako hodinového signálu pro některé klopné obvody.

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.76]{obrazky/cJTAG_bridge.pdf}
  \end{center}
  \caption{Principiální schéma navrženého modulu pro převod na čtyřvodičové \acs{JTAG} rozhraní.}
	\label{fig:cJTAG_bridge}
\end{figure}

% TODO: mezera za uvozovkami!!!
\subsection{Detekce úvodní sekvence pro přepnutí \acs{JTAG} protokolu}	\label{subsec:sel_escape_det}
Pro detekci sekvence určené pro přepínání mezi dvou a čtyřvodičovou variantou \acs{JTAG} protokolu, popsané v kapitole \ref{subsec:sel_escape}, byl navržen obvod, jehož schéma je zobrazeno na obrázku \ref{fig:cJTAG_escape_circuit}. Tato implementace obvodu pro detekci byla inspirována příkladem možné implementace uvedeném ve standardu IEEE 1149.7.

Jelikož "Escape" sekvence spočívá v generování pulsů na signálu \texttt{\acs{TMSC}} v době, kdy je signál \texttt{\acs{TCKC}} držen v log. 1. je třeba pulsy detekovat. V obvodu na obrázku se nachází 4-bitový posuvný registr, na jehož sériový vstup je přivedena hodnota log. 1. Na tento posuvný registr je přiveden hodinový signál \texttt{sr\_clk}, který je generován logickou funkcí \textit{XNOR}, tedy ekvivalencí referenčního signálu \texttt{tmsc\_fq} navzorkovaného poslední sestupnou hranou hodinového signálu \texttt{\acs{TCKC}}. \hl{Podle počtu nástupných hran vygenerovaných na vstupu {\texttt{\acs{TMSC}}}, během {\texttt{\acs{TCKC}}} signálu setrvávajícího na úrovni log. 1, je určena hodnota posuvného registru. Podle hodnoty posuvného registru je poté nastaven vždy jeden ze signálů \texttt{reset\_detect}, \texttt{select\_detect}, \texttt{deselect\_detect} nebo \texttt{custom\_detect}.} % podle počtu nástupných hran vygenerovaných na vstupu \acs{TMSC}, během \acs{TCKC} signálu setrvávajícího na úrovni log. 1. 

\hl{Neméně důležitou částí obvodu jsou dva klopné obvody generující asynchronní reset \texttt{(sr\_rst\_n)} pro posuvný registr. Reset je třeba generovat vždy v případě hodnoty log. 0 na hodinovém signálu {\texttt{\acs{TCKC}}}, protože posuvný registr musí být resetován vždy mimo Escape sekvenci.} %Jelikož reset posuvného registru je aktivní při hodnotě log. 0, je tedy generován sestupnou hranou signálu \acs{TCKC}, která překlopí první klopný obvod a hodnoty na vstupu hradla \textit{XNOR} budou rozdílné. Nástupná hrana signálu \acs{TCKC} překlopí druhý klopný obvod a vstupy hradla budou vždy totožné, čímž je reset vždy uvolněn.

Jelikož pro návrh popsaný v této kapitole je uvažována pouze detekce tří pulsů ("Selection Sequence"), je dále obvodem zpracováván pouze signál \texttt{select\_detect}. Ostatní signály příslušející jiným variantám nejsou dále využívány, ale jsou generovány dle obvodu na obrázku pro případné budoucí využití.

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.7]{obrazky/cJTAG_escape_circuit.pdf}
  \end{center}
  \caption{Schéma obvodu pro detekci úvodní sekvence pro přepnutí \acs{JTAG} protokolu.}
	\label{fig:cJTAG_escape_circuit}
\end{figure}

\subsection{Zpracování sekvence pro výběr varianty \acs{JTAG} protokolu}	\label{subsec:sel_seq_det}
Za účelem zpracování sekvence pro výběr dvou či čtyřvodičové varianty \acs{JTAG} protokolu byl návrh obvodu rozdělen na dvě části pro zpracování konkrétních úseků sekvence uvedených v tabulce \ref{tab:cJTAG_sel}. První část je prostým porovnáním přijatých hodnot \acs{OAC} a \acs{EC} s konstantou. Druhá část realizuje detekci prodloužení aktivační sekvence podle přijatých hodnot v části \acs{CP}.

\subsubsection{Část obvodu pro výběr konkrétní dvou nebo čtyřvodičové varianty a rozšiřující části}
Pro porovnání prvních dvou částí aktivační sekvence byla navržena část obvodu znázorněna na obrázku \ref{fig:cJTAG_sel_oac_ec_circuit}. Tato část obvodu realizuje porovnání přijatých hodnot \acs{OAC} a \acs{EC} s podporovanými možnostmi dle tabulky \ref{tab:oac} (hodnota části \acs{EC} může nabývat pouze hodnoty \texttt{1000}).

Obvod obsahuje 8-bitový posuvný registr (\texttt{sel\_sreg}) pro příjem hodnoty sekvence a 3-bitový čítač (\texttt{sel\_cnt}) pro počítání 8 přijatých bitů. Tento registr a čítač má vstup povolující hodinový signál \texttt{CE} (Clock Enable). Signál povolující příjem hodnoty je nastaven do hodnoty log. \texttt{1} po skončení "Escape" sekvence, a to se sestupnou hranou hodinového signálu \texttt{\acs{TCKC}}, kdy je hodnota signálu \texttt{select\_detect} log. \texttt{1} vygenerovaná předchozí částí obvodu uvedené na obrázku \ref{fig:cJTAG_escape_circuit}. Jakmile čítač napočítá 8 přijatých bitů a je posuvný registr deaktivován, setrvává v něm přijatá 8-bitová hodnota. Signál CE je nastaven na hodnotu log. \texttt{0} po dokončení čítání, kdy čítač nastaví výstup TC (Terminal Count) do log. \texttt{1} a tím je na vstup prvního klopného obvodu přivedena log. \texttt{0}.

Hodnota přijatá posuvným registrem je porovnávána se dvěma konstantami, které určují zvolenou variantu \acs{JTAG} protokolu. Pokud je zvolena dvouvodičová varianta, je nastaven signál \texttt{jtag\_2w\_en} povolující funkcionalitu pro zpracování komunikace v dvouvodičové variantě. Zejména se jedná o multiplexory propojující \acs{JTAG} signály pro další zpracování a stavový automat pro  zpracování formátu OSCAN1 popsaného v podkapitole \ref{sec:oscan1}. Pokud je hodnota posuvného registru shodná s jednou z konstant a čítač napočítal 8 nasunutých bitů, je hodnota signálu \texttt{sel\_seq\_match} nastavena do log. \texttt{1} a je tak aktivován obvod pro zpracování poslední části aktivační sekvence, jehož schéma je uvedeno na obrázku \ref{fig:cJTAG_sel_cp_circuit}. 

\begin{figure}[H]s
  \begin{center}
    \includegraphics[scale=0.78]{obrazky/cJTAG_sel_oac_ec_circuit.pdf}
  \end{center}
  \caption{Schéma obvodu pro zpracování sekvence pro výběr varianty \acs{JTAG} protokolu.}
	\label{fig:cJTAG_sel_oac_ec_circuit}
\end{figure}

\subsubsection{Část obvodu pro zpracování kontrolní části aktivační sekvence}
Pro poslední část aktivační sekvence byl navržen a implementován obvod zobrazený na obrázku \ref{fig:cJTAG_sel_cp_circuit}. Popsaný obvod podporuje prodloužení sekvence při příjmu hodnoty CP\_NOP a následné ukončení sekvence hodnotou CP\_END, které jsou definované v tabulce \ref{tab:cp_body}. % Nejkratší možnou variantou kontrolní části aktivační sekvence je 

Obvod na obrázku je aktivován jakmile předcházející část obvodu uvedená na obrázku \ref{fig:cJTAG_sel_oac_ec_circuit} vyhodnotí shodu hodnoty s jednou z konstant pro výběr varianty \acs{JTAG} protokolu (nastaví se signál \texttt{sel\_seq\_match}). V tomto hodinovém taktu je povolen 2 a 3-bitový posuvný registr signálem \texttt{CE}. Dvoubitový posuvný registr, jehož vstupem je signál \texttt{\acs{TMSC}}, slouží k vyhodnocení hodnoty CP\_END. Jakmile je hodnota tohoto posuvného registru \texttt{00}, což odpovídá hodnotě CP\_END ukončující sekvenci, je výstupem logické funkce \textit{NOR} log. \texttt{1}.

Tříbitový posuvný registr slouží k povolení detekce hodnoty CP\_END nejdříve po třech hodinových taktech \texttt{\acs{TCKC}}, protože nejkratší možná délka této části sekvence jsou 4 bity. Platná hodnota CP\_BODY je tudíž nasunuta do 2-bitového posuvného registru nejdříve po třech taktech \texttt{\acs{TCKC}}, dle průběhu na obrázku \ref{fig:cJTAG_sel_cp_nop}. Tento posuvný registr je vždy před aktivační sekvencí synchronně resetován signálem \texttt{sel\_rst}, který je generován vždy po skončení úvodní sekvence popsané v kapitole \ref{subsec:sel_escape_det}. Tuto deaktivaci po dobu tří taktů by bylo možné realizovat také čítačem od 0 do 3. Tato varianta řešení by ušetřila jeden klopný obvod, ale přidala jedno logické hradlo. Z hlediska velikosti čipu je tato úprava zanedbatelná, a proto bylo v návrhu ponecháno prvotní řešení.

V případě, že jsou výše popsané podmínky pro ukončení aktivační sekvence splněny, je signálem \texttt{CE} povoleno překlopení posledního klopného obvodu s následující nástupnou hranou \texttt{\acs{TCKC}}. Signál \texttt{online\_i} je tedy nastaven v rámci hodinového taktu, kdy je přijímán poslední bit aktivační sekvence označený \textit{Postamble}, dle formátu kontrolní části aktivační sekvence uvedeného v tabulce \ref{tab:cJTAG_sel_cp}. Signál \texttt{CE} všech klopných obvodů je opět deaktivován po dokončení aktivace, a tím je zamezeno dalšímu překlápění. Signál \texttt{online\_i} je využíván pro povolení funkcionality stavového automatu pro serializaci dat v případě dvouvodičové varianty protokolu a také povoluje propagaci hodinového signálu \texttt{\acs{TCKC}} pro další části obvodu. 

Logické hradlo na výstupu registru pro nastavení \texttt{online\_i} signálu využívá resetovací signál \texttt{sel\_rst} k zapsání log. \texttt{0} na signál \texttt{online\_i}, ihned se sestupnou hranou \texttt{\acs{TCKC}} ukončující "Escape" sekvenci. Bez této logické funkce docházelo v případě přepínání z dvouvodičové varianty k propagaci jedné periody hodinového signálu \texttt{\acs{TCKC}} i po "Escape" sekvenci, proto bylo třeba zaručit deaktivaci online režimu po celou dobu aktivační sekvence.

\begin{figure}[H]
  \begin{center}
    \includegraphics[scale=0.78]{obrazky/cJTAG_sel_cp_circuit.pdf}
  \end{center}
  \caption{Schéma obvodu pro zpracování kontrolní části aktivační sekvence.}
	\label{fig:cJTAG_sel_cp_circuit}
\end{figure}

\subsection{Stavový automat pro serializaci signálů čtyřvodičového rozhraní}	\label{subsec:oscan1_fsm}
Zpracování serializovaných hodnot signálů odesílaných přes \texttt{\acs{TMSC}} pin dle formátu OSCAN1 popsaného v kapitole \ref{sec:oscan1} je realizováno pomocí jednoduchého stavového automatu, jehož stavový diagram je uvedený na obrázku \ref{fig:cJTAG_oscan1_fsm}. Stavový automat svůj stav mění se sestupnou hranou hodinového signálu \texttt{\acs{TCKC}}, protože hodnota \texttt{\acs{TMSC}} signálu se mění vždy se sestupnou hranou a na nástupnou je vzorkována.

Výchozím stavem je stav \textbf{S\_IDLE}, ve kterém automat setrvává a je do něj vždy navrácen pokud nejsou signály \texttt{online\_i} a \texttt{jtag\_2w\_en} ve stavu log. \texttt{1}. Tímto je zajištěna nečinnost automatu v průběhu aktivační sekvence a také, když je zvolena čtyřvodičová varianta \acs{JTAG} protokolu. Jakmile je aktivována dvouvodičová varianta přechází stavový automat do stavu \textbf{S\_nTDI}. V tomto stavu je navzorkována hodnota TDI na \texttt{\acs{TMSC}} pinu, přičemž hodnota je negována dle specifikace formátu OSCAN1. S další sestupnou hranou hodinového signálu přechází automat do stavu \textbf{S\_TMS}, kdy se vzorkuje hodnota TMS. Následuje přechod do posledního stavu \textbf{S\_TDO}, který povoluje signálem \texttt{tck\_en\_2w} propagaci hodinového signálu \texttt{\acs{TCKC}}. Dále je také na interní signál \texttt{tmsc\_oen\_i}, povolující výstup pinu, přiřazena hodnota z převedeného čtyřvodičového rozhraní. Stavy \textbf{S\_nTDI}, \textbf{S\_TMS} a \textbf{S\_TDO} se cyklicky opakují, dokud není zahájena další aktivační sekvence.

\begin{figure}[!h]
  \begin{center}
    \includegraphics[scale=0.95]{obrazky/cJTAG_oscan1_fsm.pdf}
  \end{center}
  \caption{Stavový diagram stavového automatu pro implementaci serializace signálů na pinu \acs{TMSC}.}
	\label{fig:cJTAG_oscan1_fsm}
\end{figure}

\section{Zhodnocení návrhu modulu pro dvouvodičový\\ \acs{JTAG} protokol}
V této kapitole byl popsán formát přenosu dat přes dvouvodičové \acs{JTAG} rozhraní, definice aktivační sekvence pro deaktivování probíhající komunikace a výběr jednotlivých variant \acs{JTAG} rozhraní, definovaná standardem IEEE 1149.7. V rámci popisu možností byly zdůrazněny vlastnosti implementované v rámci této práce, přičemž standard IEEE 1149.7. definuje mnoho dalších možností. Dle standardu by byl návrh celého systému výrazně komplexnější a velmi náročný na implementaci. \hl{Celkový systém definovaný standardem by bylo navíc zbytečné realizovat, protože takový systém již existuje a jeho pokročilé funkce nejsou v rámci návrhu uvedeného v této práci potřebné.}

Pro implementaci byla tedy zvolena podpora dvouvodičového \acs{JTAG} rozhraní ve formátu OSCAN1 a možnost přepnou mezi dvou a čtyřvodičovým rozhraním. Zapojení do hvězdicové topologie, resetování v rámci deaktivační sekvence nebo pomocí hodnoty kontrolní části aktivační sekvence, jiné formáty serializace dat a další funkce definované standardem nebyly implementovány z důvodu jejich nepotřebnosti. \cite{IEEE_1149-7}

Navržený modul byl implementován jako převodník \acs{JTAG} rozhraní na původní čtyřvodičovou variantu a je taktován pouze hodinovým signálem \texttt{\acs{TCKC}} generovaným debuggerem. Toto řešení vyžadovalo poměrně malý zásah do stávajícího obvodu a díky výchozímu čtyřvodičovému rozhraní nemá rozšíření systému vliv na stávající funkcionalitu.