/********************************************************************
*
* MAIN_GPIO1_VIRT INTERRUPT MAP. header file
*
* Copyright (C) 2015-2019 Texas Instruments Incorporated.
*  Redistribution and use in source and binary forms, with or without
*  modification, are permitted provided that the following conditions
*  are met:
*
*    Redistributions of source code must retain the above copyright
*    notice, this list of conditions and the following disclaimer.
*
*    Redistributions in binary form must reproduce the above copyright
*    notice, this list of conditions and the following disclaimer in the
*    documentation and/or other materials provided with the
*    distribution.
*
*    Neither the name of Texas Instruments Incorporated nor the names of
*    its contributors may be used to endorse or promote products derived
*    from this software without specific prior written permission.
*
*  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
*  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
*  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
*  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
*  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
*  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
*  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
*  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
*  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
*  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
*  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
*
*/
#ifndef CSLR_MAIN_GPIO1_VIRT_INTERRUPT_MAP_H_
#define CSLR_MAIN_GPIO1_VIRT_INTERRUPT_MAP_H_

#include <ti/csl/cslr.h>
#include <ti/csl/tistdtypes.h>
#ifdef __cplusplus
extern "C"
{
#endif

/*
* List of intr sources for receiver: MAIN_GPIO1_VIRT
*/

#define CSLR_MAIN_GPIO1_VIRT_IN0_GPIO1_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_1_GPIO1_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_10_GPIO1_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_100_GPIO1_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_101_GPIO1_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_102_GPIO1_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_103_GPIO1_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_104_GPIO1_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_105_GPIO1_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_106_GPIO1_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_107_GPIO1_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_108_GPIO1_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_109_GPIO1_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_11_GPIO1_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_110_GPIO1_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_111_GPIO1_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_112_GPIO1_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_113_GPIO1_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_114_GPIO1_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_115_GPIO1_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_116_GPIO1_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_117_GPIO1_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_118_GPIO1_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_119_GPIO1_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_12_GPIO1_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_120_GPIO1_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_121_GPIO1_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_122_GPIO1_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_123_GPIO1_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_124_GPIO1_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_125_GPIO1_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_126_GPIO1_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_127_GPIO1_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_128_GPIO1_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_129_GPIO1_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_13_GPIO1_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_130_GPIO1_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_131_GPIO1_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_132_GPIO1_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_133_GPIO1_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_134_GPIO1_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_135_GPIO1_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_136_GPIO1_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_137_GPIO1_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_138_GPIO1_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_139_GPIO1_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_14_GPIO1_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_140_GPIO1_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_141_GPIO1_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_142_GPIO1_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_143_GPIO1_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_15_GPIO1_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_16_GPIO1_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_17_GPIO1_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_18_GPIO1_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_19_GPIO1_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_2_GPIO1_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_20_GPIO1_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_21_GPIO1_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_22_GPIO1_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_23_GPIO1_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_24_GPIO1_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_25_GPIO1_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_26_GPIO1_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_27_GPIO1_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_28_GPIO1_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_29_GPIO1_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_3_GPIO1_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_30_GPIO1_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_31_GPIO1_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_32_GPIO1_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_33_GPIO1_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_34_GPIO1_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_35_GPIO1_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_36_GPIO1_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_37_GPIO1_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_38_GPIO1_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_39_GPIO1_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_4_GPIO1_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_40_GPIO1_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_41_GPIO1_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_42_GPIO1_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_43_GPIO1_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_44_GPIO1_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_45_GPIO1_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_46_GPIO1_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_47_GPIO1_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_48_GPIO1_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_49_GPIO1_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_5_GPIO1_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_50_GPIO1_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_51_GPIO1_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_52_GPIO1_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_53_GPIO1_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_54_GPIO1_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_55_GPIO1_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_56_GPIO1_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_57_GPIO1_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_58_GPIO1_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_59_GPIO1_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_6_GPIO1_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_60_GPIO1_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_61_GPIO1_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_62_GPIO1_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_63_GPIO1_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_64_GPIO1_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_65_GPIO1_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_66_GPIO1_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_67_GPIO1_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_68_GPIO1_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_69_GPIO1_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_7_GPIO1_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_70_GPIO1_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_71_GPIO1_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_72_GPIO1_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_73_GPIO1_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_74_GPIO1_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_75_GPIO1_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_76_GPIO1_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_77_GPIO1_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_78_GPIO1_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_79_GPIO1_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_8_GPIO1_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_80_GPIO1_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_81_GPIO1_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_82_GPIO1_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_83_GPIO1_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_84_GPIO1_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_85_GPIO1_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_86_GPIO1_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_87_GPIO1_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_88_GPIO1_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_89_GPIO1_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_9_GPIO1_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_90_GPIO1_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_91_GPIO1_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_92_GPIO1_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_93_GPIO1_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_94_GPIO1_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_95_GPIO1_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_96_GPIO1_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_97_GPIO1_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_98_GPIO1_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN0_99_GPIO1_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_GPIO3_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_1_GPIO3_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_10_GPIO3_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_100_GPIO3_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_101_GPIO3_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_102_GPIO3_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_103_GPIO3_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_104_GPIO3_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_105_GPIO3_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_106_GPIO3_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_107_GPIO3_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_108_GPIO3_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_109_GPIO3_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_11_GPIO3_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_110_GPIO3_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_111_GPIO3_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_112_GPIO3_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_113_GPIO3_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_114_GPIO3_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_115_GPIO3_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_116_GPIO3_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_117_GPIO3_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_118_GPIO3_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_119_GPIO3_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_12_GPIO3_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_120_GPIO3_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_121_GPIO3_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_122_GPIO3_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_123_GPIO3_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_124_GPIO3_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_125_GPIO3_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_126_GPIO3_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_127_GPIO3_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_128_GPIO3_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_129_GPIO3_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_13_GPIO3_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_130_GPIO3_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_131_GPIO3_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_132_GPIO3_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_133_GPIO3_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_134_GPIO3_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_135_GPIO3_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_136_GPIO3_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_137_GPIO3_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_138_GPIO3_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_139_GPIO3_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_14_GPIO3_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_140_GPIO3_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_141_GPIO3_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_142_GPIO3_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_143_GPIO3_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_15_GPIO3_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_16_GPIO3_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_17_GPIO3_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_18_GPIO3_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_19_GPIO3_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_2_GPIO3_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_20_GPIO3_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_21_GPIO3_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_22_GPIO3_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_23_GPIO3_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_24_GPIO3_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_25_GPIO3_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_26_GPIO3_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_27_GPIO3_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_28_GPIO3_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_29_GPIO3_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_3_GPIO3_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_30_GPIO3_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_31_GPIO3_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_32_GPIO3_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_33_GPIO3_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_34_GPIO3_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_35_GPIO3_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_36_GPIO3_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_37_GPIO3_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_38_GPIO3_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_39_GPIO3_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_4_GPIO3_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_40_GPIO3_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_41_GPIO3_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_42_GPIO3_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_43_GPIO3_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_44_GPIO3_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_45_GPIO3_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_46_GPIO3_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_47_GPIO3_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_48_GPIO3_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_49_GPIO3_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_5_GPIO3_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_50_GPIO3_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_51_GPIO3_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_52_GPIO3_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_53_GPIO3_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_54_GPIO3_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_55_GPIO3_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_56_GPIO3_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_57_GPIO3_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_58_GPIO3_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_59_GPIO3_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_6_GPIO3_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_60_GPIO3_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_61_GPIO3_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_62_GPIO3_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_63_GPIO3_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_64_GPIO3_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_65_GPIO3_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_66_GPIO3_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_67_GPIO3_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_68_GPIO3_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_69_GPIO3_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_7_GPIO3_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_70_GPIO3_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_71_GPIO3_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_72_GPIO3_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_73_GPIO3_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_74_GPIO3_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_75_GPIO3_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_76_GPIO3_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_77_GPIO3_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_78_GPIO3_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_79_GPIO3_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_8_GPIO3_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_80_GPIO3_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_81_GPIO3_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_82_GPIO3_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_83_GPIO3_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_84_GPIO3_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_85_GPIO3_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_86_GPIO3_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_87_GPIO3_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_88_GPIO3_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_89_GPIO3_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_9_GPIO3_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_90_GPIO3_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_91_GPIO3_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_92_GPIO3_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_93_GPIO3_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_94_GPIO3_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_95_GPIO3_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_96_GPIO3_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_97_GPIO3_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_98_GPIO3_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN1_99_GPIO3_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_GPIO5_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_1_GPIO5_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_10_GPIO5_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_100_GPIO5_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_101_GPIO5_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_102_GPIO5_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_103_GPIO5_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_104_GPIO5_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_105_GPIO5_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_106_GPIO5_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_107_GPIO5_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_108_GPIO5_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_109_GPIO5_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_11_GPIO5_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_110_GPIO5_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_111_GPIO5_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_112_GPIO5_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_113_GPIO5_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_114_GPIO5_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_115_GPIO5_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_116_GPIO5_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_117_GPIO5_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_118_GPIO5_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_119_GPIO5_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_12_GPIO5_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_120_GPIO5_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_121_GPIO5_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_122_GPIO5_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_123_GPIO5_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_124_GPIO5_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_125_GPIO5_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_126_GPIO5_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_127_GPIO5_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_128_GPIO5_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_129_GPIO5_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_13_GPIO5_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_130_GPIO5_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_131_GPIO5_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_132_GPIO5_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_133_GPIO5_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_134_GPIO5_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_135_GPIO5_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_136_GPIO5_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_137_GPIO5_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_138_GPIO5_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_139_GPIO5_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_14_GPIO5_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_140_GPIO5_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_141_GPIO5_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_142_GPIO5_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_143_GPIO5_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_15_GPIO5_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_16_GPIO5_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_17_GPIO5_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_18_GPIO5_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_19_GPIO5_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_2_GPIO5_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_20_GPIO5_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_21_GPIO5_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_22_GPIO5_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_23_GPIO5_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_24_GPIO5_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_25_GPIO5_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_26_GPIO5_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_27_GPIO5_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_28_GPIO5_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_29_GPIO5_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_3_GPIO5_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_30_GPIO5_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_31_GPIO5_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_32_GPIO5_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_33_GPIO5_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_34_GPIO5_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_35_GPIO5_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_36_GPIO5_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_37_GPIO5_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_38_GPIO5_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_39_GPIO5_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_4_GPIO5_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_40_GPIO5_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_41_GPIO5_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_42_GPIO5_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_43_GPIO5_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_44_GPIO5_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_45_GPIO5_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_46_GPIO5_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_47_GPIO5_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_48_GPIO5_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_49_GPIO5_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_5_GPIO5_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_50_GPIO5_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_51_GPIO5_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_52_GPIO5_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_53_GPIO5_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_54_GPIO5_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_55_GPIO5_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_56_GPIO5_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_57_GPIO5_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_58_GPIO5_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_59_GPIO5_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_6_GPIO5_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_60_GPIO5_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_61_GPIO5_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_62_GPIO5_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_63_GPIO5_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_64_GPIO5_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_65_GPIO5_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_66_GPIO5_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_67_GPIO5_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_68_GPIO5_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_69_GPIO5_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_7_GPIO5_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_70_GPIO5_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_71_GPIO5_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_72_GPIO5_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_73_GPIO5_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_74_GPIO5_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_75_GPIO5_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_76_GPIO5_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_77_GPIO5_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_78_GPIO5_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_79_GPIO5_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_8_GPIO5_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_80_GPIO5_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_81_GPIO5_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_82_GPIO5_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_83_GPIO5_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_84_GPIO5_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_85_GPIO5_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_86_GPIO5_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_87_GPIO5_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_88_GPIO5_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_89_GPIO5_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_9_GPIO5_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_90_GPIO5_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_91_GPIO5_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_92_GPIO5_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_93_GPIO5_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_94_GPIO5_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_95_GPIO5_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_96_GPIO5_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_97_GPIO5_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_98_GPIO5_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN2_99_GPIO5_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_GPIO7_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_1_GPIO7_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_10_GPIO7_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_100_GPIO7_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_101_GPIO7_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_102_GPIO7_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_103_GPIO7_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_104_GPIO7_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_105_GPIO7_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_106_GPIO7_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_107_GPIO7_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_108_GPIO7_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_109_GPIO7_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_11_GPIO7_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_110_GPIO7_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_111_GPIO7_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_112_GPIO7_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_113_GPIO7_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_114_GPIO7_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_115_GPIO7_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_116_GPIO7_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_117_GPIO7_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_118_GPIO7_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_119_GPIO7_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_12_GPIO7_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_120_GPIO7_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_121_GPIO7_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_122_GPIO7_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_123_GPIO7_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_124_GPIO7_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_125_GPIO7_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_126_GPIO7_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_127_GPIO7_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_128_GPIO7_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_129_GPIO7_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_13_GPIO7_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_130_GPIO7_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_131_GPIO7_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_132_GPIO7_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_133_GPIO7_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_134_GPIO7_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_135_GPIO7_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_136_GPIO7_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_137_GPIO7_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_138_GPIO7_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_139_GPIO7_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_14_GPIO7_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_140_GPIO7_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_141_GPIO7_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_142_GPIO7_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_143_GPIO7_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_15_GPIO7_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_16_GPIO7_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_17_GPIO7_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_18_GPIO7_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_19_GPIO7_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_2_GPIO7_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_20_GPIO7_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_21_GPIO7_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_22_GPIO7_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_23_GPIO7_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_24_GPIO7_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_25_GPIO7_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_26_GPIO7_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_27_GPIO7_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_28_GPIO7_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_29_GPIO7_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_3_GPIO7_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_30_GPIO7_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_31_GPIO7_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_32_GPIO7_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_33_GPIO7_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_34_GPIO7_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_35_GPIO7_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_36_GPIO7_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_37_GPIO7_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_38_GPIO7_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_39_GPIO7_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_4_GPIO7_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_40_GPIO7_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_41_GPIO7_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_42_GPIO7_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_43_GPIO7_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_44_GPIO7_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_45_GPIO7_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_46_GPIO7_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_47_GPIO7_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_48_GPIO7_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_49_GPIO7_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_5_GPIO7_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_50_GPIO7_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_51_GPIO7_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_52_GPIO7_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_53_GPIO7_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_54_GPIO7_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_55_GPIO7_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_56_GPIO7_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_57_GPIO7_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_58_GPIO7_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_59_GPIO7_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_6_GPIO7_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_60_GPIO7_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_61_GPIO7_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_62_GPIO7_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_63_GPIO7_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_64_GPIO7_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_65_GPIO7_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_66_GPIO7_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_67_GPIO7_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_68_GPIO7_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_69_GPIO7_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_7_GPIO7_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_70_GPIO7_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_71_GPIO7_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_72_GPIO7_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_73_GPIO7_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_74_GPIO7_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_75_GPIO7_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_76_GPIO7_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_77_GPIO7_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_78_GPIO7_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_79_GPIO7_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_8_GPIO7_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_80_GPIO7_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_81_GPIO7_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_82_GPIO7_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_83_GPIO7_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_84_GPIO7_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_85_GPIO7_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_86_GPIO7_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_87_GPIO7_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_88_GPIO7_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_89_GPIO7_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_9_GPIO7_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_90_GPIO7_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_91_GPIO7_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_92_GPIO7_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_93_GPIO7_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_94_GPIO7_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_95_GPIO7_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_96_GPIO7_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_97_GPIO7_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_98_GPIO7_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO1_VIRT_IN3_99_GPIO7_GPIO_99                                                  (0U)

#ifdef __cplusplus
}
#endif
#endif /* CSLR_MAIN_GPIO1_VIRT_INTERRUPT_MAP_H_ */

