電腦輔助晶片設計 - Project簡介

Project1: 實作資料結構，讀取blif檔根據內容描述電路完成，successor與predecessor並完成各點的Boolean level

Project2: 完成以下兩種的scheduling
(1) The ML-RCS is the scheduling problem to minimize latency under resource constraints. 
(2) The MR-LCS is the scheduling problem to minimize resource under latency constraints.

Project3: Trace 一套進行Boolean最佳化的EDA tool(Espresso)，並完成相關的研究報告

Project4: 在Espresso中進行two-level Boolean function之AND, OR, and XOR 功能開發

Project5: 使用hMETIS(一套專門用於大規模的電路網表劃分為較小的區塊，以優化設計佈局和性能進行電路分割最佳化之開源EDA tool)，與Project1設計之資料結構進行Circuit partitioning與計算其面積比

Project6: 使用 OpenROAD(一套開源的EDA tool)學習完整的IC Design後段製程步驟(Synthesis, Floorplanning, Placement, Clock Tree Synthesis, Finishing)五項流程的結果觀察與分析
