# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 26
attribute \src "dut.sv:1.1-34.10"
attribute \cells_not_processed 1
module \top
  attribute \src "dut.sv:2.16-2.28"
  wire \wire_logic_0
  attribute \src "dut.sv:3.16-3.28"
  wire \wire_logic_1
  attribute \src "dut.sv:4.16-4.28"
  attribute \wand 1
  wire \wand_logic_0
  attribute \src "dut.sv:5.16-5.28"
  attribute \wand 1
  wire \wand_logic_1
  attribute \src "dut.sv:6.15-6.26"
  attribute \wor 1
  wire \wor_logic_0
  attribute \src "dut.sv:7.15-7.26"
  attribute \wor 1
  wire \wor_logic_1
  attribute \src "dut.sv:9.18-9.30"
  wire width 32 signed \wire_integer
  attribute \src "dut.sv:10.18-10.30"
  attribute \wand 1
  wire width 32 signed \wand_integer
  attribute \src "dut.sv:11.17-11.28"
  attribute \wor 1
  wire width 32 signed \wor_integer
  attribute \src "dut.sv:14.19-14.32"
  attribute \wiretype "\\typename"
  wire width 4 \wire_typename
  attribute \src "dut.sv:15.19-15.32"
  attribute \wiretype "\\typename"
  attribute \wand 1
  wire width 4 \wand_typename
  attribute \src "dut.sv:16.18-16.30"
  attribute \wiretype "\\typename"
  attribute \wor 1
  wire width 4 \wor_typename
  attribute \src "dut.sv:19.17-19.34"
  wire $eq$dut.sv:19$3_Y
  attribute \src "dut.sv:19.9-19.35"
  wire $assert$dut.sv:19$2_EN
  attribute \src "dut.sv:20.17-20.34"
  wire $eq$dut.sv:20$5_Y
  attribute \src "dut.sv:20.9-20.35"
  wire $assert$dut.sv:20$4_EN
  attribute \src "dut.sv:21.17-21.34"
  wire $eq$dut.sv:21$7_Y
  attribute \src "dut.sv:21.9-21.35"
  wire $assert$dut.sv:21$6_EN
  attribute \src "dut.sv:22.17-22.34"
  wire $eq$dut.sv:22$9_Y
  attribute \src "dut.sv:22.9-22.35"
  wire $assert$dut.sv:22$8_EN
  attribute \src "dut.sv:23.17-23.33"
  wire $eq$dut.sv:23$11_Y
  attribute \src "dut.sv:23.9-23.34"
  wire $assert$dut.sv:23$10_EN
  attribute \src "dut.sv:24.17-24.33"
  wire $eq$dut.sv:24$13_Y
  attribute \src "dut.sv:24.9-24.34"
  wire $assert$dut.sv:24$12_EN
  attribute \src "dut.sv:26.17-26.40"
  wire $eq$dut.sv:26$15_Y
  attribute \src "dut.sv:26.9-26.41"
  wire $assert$dut.sv:26$14_EN
  attribute \src "dut.sv:27.17-27.40"
  wire $eq$dut.sv:27$17_Y
  attribute \src "dut.sv:27.9-27.41"
  wire $assert$dut.sv:27$16_EN
  attribute \src "dut.sv:28.17-28.39"
  wire $eq$dut.sv:28$19_Y
  attribute \src "dut.sv:28.9-28.40"
  wire $assert$dut.sv:28$18_EN
  attribute \src "dut.sv:30.17-30.41"
  wire $eq$dut.sv:30$21_Y
  attribute \src "dut.sv:30.9-30.42"
  wire $assert$dut.sv:30$20_EN
  attribute \src "dut.sv:31.17-31.41"
  wire $eq$dut.sv:31$23_Y
  attribute \src "dut.sv:31.9-31.42"
  wire $assert$dut.sv:31$22_EN
  attribute \src "dut.sv:32.17-32.40"
  wire $eq$dut.sv:32$25_Y
  attribute \src "dut.sv:32.9-32.41"
  wire $assert$dut.sv:32$24_EN
  attribute \src "dut.sv:19.17-19.34"
  cell $eq $eq$dut.sv:19$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wire_logic_0
    connect \B 0
    connect \Y $eq$dut.sv:19$3_Y
  end
  attribute \src "dut.sv:19.9-19.35"
  attribute \keep 1
  cell $check $assert$dut.sv:19$2
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:19$2_EN
    connect \A $eq$dut.sv:19$3_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:20.17-20.34"
  cell $eq $eq$dut.sv:20$5
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wire_logic_1
    connect \B 1
    connect \Y $eq$dut.sv:20$5_Y
  end
  attribute \src "dut.sv:20.9-20.35"
  attribute \keep 1
  cell $check $assert$dut.sv:20$4
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111110
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:20$4_EN
    connect \A $eq$dut.sv:20$5_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:21.17-21.34"
  cell $eq $eq$dut.sv:21$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wand_logic_0
    connect \B 0
    connect \Y $eq$dut.sv:21$7_Y
  end
  attribute \src "dut.sv:21.9-21.35"
  attribute \keep 1
  cell $check $assert$dut.sv:21$6
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111101
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:21$6_EN
    connect \A $eq$dut.sv:21$7_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:22.17-22.34"
  cell $eq $eq$dut.sv:22$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wand_logic_1
    connect \B 1
    connect \Y $eq$dut.sv:22$9_Y
  end
  attribute \src "dut.sv:22.9-22.35"
  attribute \keep 1
  cell $check $assert$dut.sv:22$8
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111100
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:22$8_EN
    connect \A $eq$dut.sv:22$9_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:23.17-23.33"
  cell $eq $eq$dut.sv:23$11
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wor_logic_0
    connect \B 0
    connect \Y $eq$dut.sv:23$11_Y
  end
  attribute \src "dut.sv:23.9-23.34"
  attribute \keep 1
  cell $check $assert$dut.sv:23$10
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111011
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:23$10_EN
    connect \A $eq$dut.sv:23$11_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:24.17-24.33"
  cell $eq $eq$dut.sv:24$13
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \wor_logic_1
    connect \B 1
    connect \Y $eq$dut.sv:24$13_Y
  end
  attribute \src "dut.sv:24.9-24.34"
  attribute \keep 1
  cell $check $assert$dut.sv:24$12
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111010
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:24$12_EN
    connect \A $eq$dut.sv:24$13_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:26.17-26.40"
  cell $eq $eq$dut.sv:26$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wire_integer
    connect \B 4'1001
    connect \Y $eq$dut.sv:26$15_Y
  end
  attribute \src "dut.sv:26.9-26.41"
  attribute \keep 1
  cell $check $assert$dut.sv:26$14
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111001
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:26$14_EN
    connect \A $eq$dut.sv:26$15_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:27.17-27.40"
  cell $eq $eq$dut.sv:27$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wand_integer
    connect \B 4'1000
    connect \Y $eq$dut.sv:27$17_Y
  end
  attribute \src "dut.sv:27.9-27.41"
  attribute \keep 1
  cell $check $assert$dut.sv:27$16
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111000
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:27$16_EN
    connect \A $eq$dut.sv:27$17_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:28.17-28.39"
  cell $eq $eq$dut.sv:28$19
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wor_integer
    connect \B 4'1011
    connect \Y $eq$dut.sv:28$19_Y
  end
  attribute \src "dut.sv:28.9-28.40"
  attribute \keep 1
  cell $check $assert$dut.sv:28$18
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111110111
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:28$18_EN
    connect \A $eq$dut.sv:28$19_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:30.17-30.41"
  cell $eq $eq$dut.sv:30$21
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wire_typename
    connect \B 4'1001
    connect \Y $eq$dut.sv:30$21_Y
  end
  attribute \src "dut.sv:30.9-30.42"
  attribute \keep 1
  cell $check $assert$dut.sv:30$20
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111110110
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:30$20_EN
    connect \A $eq$dut.sv:30$21_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:31.17-31.41"
  cell $eq $eq$dut.sv:31$23
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wand_typename
    connect \B 4'1000
    connect \Y $eq$dut.sv:31$23_Y
  end
  attribute \src "dut.sv:31.9-31.42"
  attribute \keep 1
  cell $check $assert$dut.sv:31$22
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111110101
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:31$22_EN
    connect \A $eq$dut.sv:31$23_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:32.17-32.40"
  cell $eq $eq$dut.sv:32$25
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \wor_typename
    connect \B 4'1011
    connect \Y $eq$dut.sv:32$25_Y
  end
  attribute \src "dut.sv:32.9-32.41"
  attribute \keep 1
  cell $check $assert$dut.sv:32$24
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111110100
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:32$24_EN
    connect \A $eq$dut.sv:32$25_Y
    connect \ARGS { }
  end
  attribute \src "dut.sv:18.5-33.8"
  process $proc$dut.sv:18$1
    assign $assert$dut.sv:19$2_EN 1'0
    assign $assert$dut.sv:19$2_EN 1'1
    assign $assert$dut.sv:20$4_EN 1'0
    assign $assert$dut.sv:20$4_EN 1'1
    assign $assert$dut.sv:21$6_EN 1'0
    assign $assert$dut.sv:21$6_EN 1'1
    assign $assert$dut.sv:22$8_EN 1'0
    assign $assert$dut.sv:22$8_EN 1'1
    assign $assert$dut.sv:23$10_EN 1'0
    assign $assert$dut.sv:23$10_EN 1'1
    assign $assert$dut.sv:24$12_EN 1'0
    assign $assert$dut.sv:24$12_EN 1'1
    assign $assert$dut.sv:26$14_EN 1'0
    assign $assert$dut.sv:26$14_EN 1'1
    assign $assert$dut.sv:27$16_EN 1'0
    assign $assert$dut.sv:27$16_EN 1'1
    assign $assert$dut.sv:28$18_EN 1'0
    assign $assert$dut.sv:28$18_EN 1'1
    assign $assert$dut.sv:30$20_EN 1'0
    assign $assert$dut.sv:30$20_EN 1'1
    assign $assert$dut.sv:31$22_EN 1'0
    assign $assert$dut.sv:31$22_EN 1'1
    assign $assert$dut.sv:32$24_EN 1'0
    assign $assert$dut.sv:32$24_EN 1'1
    sync always
  end
  connect \wire_logic_0 1'0
  connect \wire_logic_1 1'1
  connect \wand_logic_0 1'0
  connect \wand_logic_0 1'1
  connect \wand_logic_1 1'1
  connect \wand_logic_1 1'1
  connect \wor_logic_0 1'0
  connect \wor_logic_0 1'0
  connect \wor_logic_1 1'1
  connect \wor_logic_1 1'0
  connect \wire_integer 9
  connect \wand_integer 9
  connect \wand_integer 10
  connect \wor_integer 9
  connect \wor_integer 10
  connect \wire_typename 4'1001
  connect \wand_typename 4'1001
  connect \wand_typename 4'1010
  connect \wor_typename 4'1001
  connect \wor_typename 4'1010
end
