################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2026/01/29 14:26:51)
# requested at line 3 in /home/student/jcurylo/code/uec1-lab06/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/top_basys3.sv
rtl/debounce.sv
rtl/rx.sv
rtl/top.sv
rtl/top_uart_ver/top_uart.sv
rtl/uart/counter.sv
rtl/uart/fifo.sv
rtl/uart/uart_rx.sv
rtl/uart/uart_tx.sv
rtl/uart_module.sv
rtl/uart_tx_out_buffer.sv
sim/debounce/debounce_test.sv
sim/rx_top/rx_top_test.sv
sim/tx_top/tx_top_test.sv

