 Processador e funcionamento de registradores
    - Registrador é a memória mais rápida
    - Registrador armazena instrução, dados de entrada e dados de saída
    - Registrador envia dados para bd

 Tipos de registradores
    - AX - acumulador - armazena resultados
    - BX - base - armazena endereço de instruções
    - CX - contador - controla iterações de loop
    - BP - base pointer - armazena o endereço base da pilha
    - SP - stack pointer - armazena o enderço final da pilha
    - CS - code segment - armazena o local da memoria onde se inicia as instruções (código do programa)
    - SS - stack segment - controle do retorno de uma função (instrução)
    - DS - data segment - aponta para o local da memoria onde ficam os dados (variáveis), manuseio em bloco
    - IP - instruction pointer - aponta para a próxima instrução

 Flags
    - C - carry - overflow de calculo binário, ex soma de numeros com 4 digitos binario resulta em um de 5 -> overflow
    - P - paridade - verifica se o numero é par ou não (isso é quantidade de dígitos no binário)
    - A - auxiliar carry - overflow de soma de binario no meio do dado (no meio do numero) 
    - Z - zero - indica se o resultado e zero ou nao
    - S - signal - dígito a esquerda que indica se é positivo ou negativo (S=0 ou 1,sendo 0 positivo e 1 negativo), não é necessário colocar 0 pois é positivo por padrão
    - T - trap - executa instruções controlada passo a passo
    - I - interrupt enable flag - habilitar ou desabilitar interrupções
    - D - direction - operações de string, define a ordem da operação (crescente ou decrescente)
    - O - overflow - indica se houve ou não overflow para mudar o bit mais significativo
 RI - Registrador de Instrução - armazena a instrução que deverá ser executada, busca instrução na memória
 REM - Registrador de Endereço de Memória - deve estar integrado ao RI, 
 RDM - Registrador de Dados de Memória - deve estar integrado ao REM,

Barramentos - interligação de componentes de uma arquitetura de computadores
- interliga os registradores com os dispositivos
- principais tipos de barramentos:
    - barramento de dados: fazer a leitura dos dados que estão nos discos, transferir os dados do HDD para a memória RAM, e depois da RAM para a cache. 
    - barramento de endereços: disponibiliza posições de memória para o barramento de dados 
    - barramento de controle: controla o funcionamento dos outros barramentos, e controla a instrução de máquina
- Para aumentar a capacidade (largura de dados) deve aumentar a largura do barramento (inserir mais linnhas). Normalmente tem 16 linhas, no máximo 32
- Taxa de transferência de um barramento - velocidade - KBit, MBit, GBit 
    - ciclo do barramento::
    - depende da largura do barramento
    - depende do tipo de processador (32-bits, 64-bits, 128-bits)

Barramento e seu compartilhamento
- Barramento interno - system bus - mais rápidos, CPU, memória, PCIe
- Barramento externo - mais lento - mais lentos, discos HDD/SSD
- Para evitar colisão de sinais elétricos, dados devem fluir em um sentido único, faz por exemplo primeiramente a leitura e depois gravação, não ao mesmo tempo (serial)

Barramentos paralelos - multiplexados
- pode ler e gravar ao mesmo tempo
    - unibus 
    - mca
    - isa
    - eisa
    - pci
    - agp - substituido pelo barramento pcie + placa gpu

Barramentos serial - mais rápidos 
    - usb - plug and play
    - pcie - mais rápido de todos, tem controle de armazenamento de discos
    - hyper-transport
    - firewire
    - SAS - barramento para gestão integrada de discos em servidores, uso em conjunto com RAID
___
1) **Analisar as características de uma instrução em pipeline. Escolher a alternativa correta.**
e) os estágios pipe devem ser interligados e sincronizados.

2) **Analisar as características dos estágios pipe. Escolher a alternativa correta.**
c) throughput de um pipeline de instruções é determinado pela frequência com que uma instrução sai do pipeline.

3) **Analisar as características de desempenho de uma instrução em pipeline. Escolher a alternativa correta.**
d) a fórmula (tempo da instrução da máquina sem pipeline / número de estágios pipe) corresponde ao
tempo ideal da instrução pipe.

1) **Analisar as características e as vantagens da arquitetura RISC, para melhoria do desempenho de um computador/servidor. Escolher a alternativa correta.**
d) RISC gera melhoria no desempenho computacional.
___
3) **Analisar em detalhes a Arquitetura de von Neumann, considerando os seus componentes principais e a integração entre eles:**
 **3.1 Sistema de Memória: memória RAM, memória Cache e memória ROM.**
 **3.2 CPU/UCP: Registradores, Unidade de Controle, Unidade Lógica Aritmética e Contador de Programa.**
 **3.3 Dispositivos de Entrada e Saída.**
 **3.4 Barramentos.**
 
3.1 - O sistema de memória principal, composto pela memória RAM (Random Access Memory) e cache, é o componente de alta velocidade onde se armazenam os dados que serão trabalhados pela CPU. A memória ROM (Read Only Memory) não é volátil e é utilizada para armazenar dados permanentes, como a BIOS ou Firmware. 

3.2 - Uma CPU possui diversos componentes, sendo eles: 
- Registradores: memória interna da CPU, extremamente veloz, armazena temporariamente dados para execução de operações
- Unidade de Controle: realiza a coordenação das operações que ocorrem na CPU, decodificação de instruções, geração de sinais de controle
- Unidade Lógica e Aritmética: responsável por realizar operações matemáticas, comparações e deslocação de bits. 
- Contador de Programa: registrador que armazena o endereço da próxima instrução a ser executada pela CPU 

3.3 - Dispositivos de Entrada e Saída são todos os periféricos de um computador, como monitor, teclado, mouse, alto-falante, etc., mas o principal deles é o disco de armazenamento de dados (HDD ou SSD). 

3.4 - Os barramentos são linhas feitas de um material condutor de eletricidade que se extendem por toda a placa-mãe de um dispositivo eletrônico para realizar a conexão entre os mais diversos componentes. A largura de um barramento é definido pela quantidade de linhas, característica que interfere na quantidade de informações que podem ser transportadas por ciclo de clock. No caso de um computador, é comum ter 32 ou 64 linhas de barramento de acordo com a arquitetura do processador (32-bits ou 64-bits). Existem três tipos de barramento, o de dados (por onde se envia os dados para leitura ou escrita), de endereço (envia o endereço na memória principal onde os dados devem ser lidos ou escritos, indica o dispositivo que deve ser acessado pela CPU), e de controle (coordena os dispositivos, sincroniza as operações, transportam comandos da CPU e informações de status)

4) **Analisar em detalhes os diferentes Registradores, separados por categorias:**
**4.1 Registradores de uso geral: AX, BX, CX.**
**4.2 Registradores de Destino/Origem: SI, DI.**
**4.3 Registradores de Pilha (Stack): BP, SP.**
**4.4 Registradores de Segmento: CS, DS, SS.**
**4.5 Registrador de Instrução: IP**
**4.6 Flags de Registrador: C, P, A, Z, S, T, I, D, O.**

4.1 - Registradores de uso geral: 
AX: acumulador, usado para receber resultados de cálculos ou para interrupção de memória 
BX: base, apontador, usado para armazenar endereços de uma instrução e como base para operações de índice ou deslocamento. 
CX: contador, usado para contar iterações em loops 

4.2 - Registradores de Destino / Origem: 
SI: Source Index, aponta para a origem dos dados em operações de cópia ou movimentação de dados  em block
DI: Destiny Index, aponta para o destino dos dados em operações de cópia ou movimentação de dados em bloco

4.3 Registradores de Pilha: 
BP: Base Pointer, aponta para o endereço base da pilha.
SP: Stack Pointer, aponta para o topo da pilha (onde o último dado foi colocado)

4.4 Registradores de Segmento 
CS: Code Segment, aponta o endereço de memória onde o código do programa começa (instruções que a CPU está executando) 
DS: Data Segment, aponta para o endereço da localização dos dados (variáveis, etc), usado em bloco
SS: Stack Segment, armazena o segmento da pilha, onde a CPU coloca dados de retorno de uma função

4.5 Registrador de Instrução: 
IP: aponta para a próxima instrução a ser executada pelo processador. É constantemente atualizado para garantir a execução ordenada. 

4.6 Flags de Registrador: 
C: Carry, setado quando há um "vai um" depois de uma adição ou subtração, usado também em deslocamento de bits (transbordo global de 8 bits ou mais)
P: Paridade, define se o número de bits "1" em um valor binário é par ou ímpar. Se for par, o flag é ativado.
A: Auxiliary carry, usado em operações aritméticas com números BCD, indicando carry de 4 bits. 
Z: Zero, ativado se o resultado de uma operação for zero. 
S: Signal, indica se o resultado de uma operação é negativo ou positivo. 
T: Trap, faz a execução no modo passo-a-passo, usado para depuração 
I: Interrupt enable, controla se interrupções externas estão habilitadas ou desabilitadas. 
D: Direction, controla a direção em operações de manipulação de strings. 
O: Overflow, Indica se houve um overflow aritmético (resultado de uma operação aritmética ultrapassou o limite máximo positivo ou negativo).

5) **Analisar em detalhes  os tipos de protocolos de Barramento, especificado na transmissão serial:**
**5.1 USB, Universal Serial Bus**
**5.2 PCI Express**
**5.3 SAS (Serial Attached SCSI)**

5.1 - USB, Universal Serial Bus: padrão utilizado para conectar dispositivos a um computador, oferecendo comunicação de dados e transferência de energia elétrica. Ele permite conexões em hot-swap, possibilitando a conexão de dispositivos sem desligar o computador. Com uma topologia em árvore, permite conectar múltiplos dispositivos por meio de hubs, sendo comum para periféricos como teclados e mouses. 

5.2 - O PCI Express: interface de alta velocidade que conecta placas de expansão ao computador. Utilizando uma arquitetura serial baseada em peer-to-peer, o PCIe melhora a largura de banda e reduz a latência em comparação com o PCI normal, oferecendo conexões que variam em largura, como x1, x4, x8 e x16. As taxas de transferência aumentam conforme a versão, indo de PCIe 1.0 (2.5 GT/s por lane) a PCIe 5.0 (32 GT/s). O PCIe é frequentemente utilizado para conectar GPUs e SSDs NVMe. 

5.3 -SAS (Serial Attached SCSI): protocolo de comunicação para conectar dispositivos de armazenamento, oferecendo alta velocidade e confiabilidade. Ele suporta conexões de até 12 Gbps e permite a conexão de múltiplos dispositivos em uma única interface. O SAS possui recursos como gerenciamento de falha, sendo amplamente utilizado em servidores e sistemas de armazenamento em rede junto com a tecnologia RAID. O SAS é uma evolução do SCSI, protocolo paralelo.

6) **Analisar em detalhes  os estados do ciclo de instrução e os tipos de instrução de máquina, considerando a otimização do desempenho de um servidor de rede. **

Etapas do ciclo de instruções
- solicita a leitura da memória enviando o endereço da instrução (CP)
- memória envia o dado (instrução) para o processador
- processador decodifica o dado como instrução
- processador executa a instrução.

Estados do ciclo de instruções 
- Busca de instrução: O processador lê uma instrução da memória e a armazena em um registrador.
- Decodificação: A instrução é decodificada para identificar a operação e os operandos necessários.
- Cálculo de endereço de operando: Se a operação requer um operando da memória ou de E/S, o endereço desse operando é determinado.
- Busca do operando: O operando é recuperado da memória ou de um dispositivo de E/S.
- Operação sobre os dados: A operação especificada na instrução é executada.
- Armazenamento de resultado: O resultado da operação é armazenado na memória ou enviado para um dispositivo de E/S.

 Tipos de instrução de máquina: 
- Instruções aritméticas: Realizam operações matemáticas, como adição, subtração, multiplicação e divisão
- Instruções lógicas: Operam sobre bits, realizando operações como AND, OR e NOT
- Instruções de memória: Movem dados entre a memória e os registradores, 

7) **Analisar o Pipeline de instruções aplicadas ao processador RISC. Analisar o Pipeline clássico de cinco estágios para um processador RISC.** 
O pipeline de instruções em processadores RISC é uma técnica que melhora o desempenho do processador ao permitir que várias instruções sejam executadas simultaneamente, com diferentes partes de uma instrução sendo processadas em paralelo. A arquitetura RISC simplifica o conjunto de instruções, o que torna o pipeline mais eficiente. O tempo de ciclo da CPU é determinado pelo estágio mais lento. É necessário utilizar registradores temporários para o pipeline no RISC para simplificar o processo.

Pipeline Clássico de Cinco Estágios em Processadores RISC: 
- Busca de Instrução (Instruction Fetch - IF): a CPU busca a próxima instrução da memória, usando o Contador de Programa (PC) para localizar o endereço. A instrução é então carregada para o registrador de instruções. 

- Decodificação da Instrução e Leitura dos Registradores (Instruction Decode - ID): a instrução buscada é decodificada para determinar qual operação será realizada. Os operandos necessários (caso existam) são carregados dos registradores para uso na execução. 

- Execução (Execution - EX): a Unidade Lógica e Aritmética realiza a operação indicada pela instrução. A operação pode ser aritmética, como soma e subtração, operação lógica ou cálculos de endereços para instruções de memória. 

- Acesso à Memória (Memory Access - MEM): se a instrução for do tipo de acesso à memória, como leitura ou escrita, este estágio é onde a operação de acesso à memória ocorre. Load -> leitura, Store -> escrita.

- Escrita de Resultados (Write Back - WB): o resultado da instrução é gravado no registrador de destino.

8) **Analisar em detalhes o processador CISC associado a implementação das microinstruções e microprogramação. ***

Os processadores CISC possuem um conjunto de instruções mais complexo e extenso, onde cada instrução pode realizar múltiplas operações. Essas instruções complexas são de alto nível, exigindo menos linhas de código por instrução, mas podem levar mais ciclos de clock para serem executadas.

Microinstruções: cada instrução de máquina em um processador CISC é traduzida para uma série de microinstruções mais simples. Essas microinstruções controlam as operações da CPU, e podem ser executadas simultaneamente em um processador.
Verticais: ocupa menos espaço na memória, exige mais decodificação, melhor para processadores mais simples
Horizontais: permite controle mais direto do hardware, exige menos decodificação, melhor para processadores complexos
Mistas: algumas operações são compactas, outras mais detalhadas, bom compromisso entre eficiência da codificação e complexidade do controle (velocidade e custo equilibrados)

Microprogramação: técnica usada em processadores CISC onde a lógica de controle é gerenciada por uma memória que armazena um **microcódigo**. Esse microcódigo decodifica instruções complexas e as converte em uma sequência de **microinstruções** que a CPU pode executar. Cada instrução de máquina está associada a um conjunto de microinstruções, permitindo que a CPU execute operações complexas sem precisar de circuitos dedicados para cada uma.

Microcódigo é armazenado na memória de controle da CPU






Chipset é o planejamento de toda a arquitetura de um computador. É lá onde se define o tipo de processador que irá utilizar. 

- Com o surgimento da microprogramação foi inserido um nível intermediário entre a linguagem de máquina (baixo) e o nível de hardware (alto), este nível é denominado firmware, constituído pelo microprgrama. *No chipset faz o planejamento do firmware, e nele é possível fazer a implementação de ambas as arquiteturas de RICS e CISC.*
- É como se tivesse uma micro-CPU dentro do CPU: precisa de uma UC para controlar as microinstruções, um microcontador de instruções, um microrrregistrador de instrução.
