TimeQuest Timing Analyzer report for lab11step3
Tue Apr 18 17:15:28 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst|inst10'
 13. Slow 1200mV 85C Model Setup: 'Clk'
 14. Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst1|inst10'
 15. Slow 1200mV 85C Model Setup: 'inst2'
 16. Slow 1200mV 85C Model Setup: 'W'
 17. Slow 1200mV 85C Model Hold: 'Clk'
 18. Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst|inst10'
 19. Slow 1200mV 85C Model Hold: 'inst2'
 20. Slow 1200mV 85C Model Hold: 'W'
 21. Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst1|inst10'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'
 30. Slow 1200mV 0C Model Setup: 'Clk'
 31. Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst1|inst10'
 32. Slow 1200mV 0C Model Setup: 'inst2'
 33. Slow 1200mV 0C Model Setup: 'W'
 34. Slow 1200mV 0C Model Hold: 'inst2'
 35. Slow 1200mV 0C Model Hold: 'Clk'
 36. Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'
 37. Slow 1200mV 0C Model Hold: 'W'
 38. Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst1|inst10'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst1|inst10'
 46. Fast 1200mV 0C Model Setup: 'Clk'
 47. Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'
 48. Fast 1200mV 0C Model Setup: 'inst2'
 49. Fast 1200mV 0C Model Setup: 'W'
 50. Fast 1200mV 0C Model Hold: 'Clk'
 51. Fast 1200mV 0C Model Hold: 'inst2'
 52. Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'
 53. Fast 1200mV 0C Model Hold: 'W'
 54. Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst1|inst10'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths Summary
 67. Clock Status Summary
 68. Unconstrained Output Ports
 69. Unconstrained Output Ports
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; lab11step3                                              ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processors 3-4         ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                             ;
; clock_divider_1024:inst1|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst1|inst10 } ;
; clock_divider_1024:inst|inst10  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst|inst10 }  ;
; inst2                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { inst2 }                           ;
; W                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { W }                               ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 302.66 MHz  ; 302.66 MHz      ; clock_divider_1024:inst|inst10 ;                                                               ;
; 303.58 MHz  ; 250.0 MHz       ; Clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1106.19 MHz ; 437.64 MHz      ; inst2                          ; limit due to minimum period restriction (tmin)                ;
; 1172.33 MHz ; 250.0 MHz       ; W                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_divider_1024:inst|inst10  ; -2.304 ; -7.483        ;
; Clk                             ; -2.294 ; -6.591        ;
; clock_divider_1024:inst1|inst10 ; -0.949 ; -0.949        ;
; inst2                           ; 0.096  ; 0.000         ;
; W                               ; 0.147  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; Clk                             ; 0.402 ; 0.000         ;
; clock_divider_1024:inst|inst10  ; 0.403 ; 0.000         ;
; inst2                           ; 0.403 ; 0.000         ;
; W                               ; 0.440 ; 0.000         ;
; clock_divider_1024:inst1|inst10 ; 0.886 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clk                             ; -3.000 ; -15.850       ;
; W                               ; -3.000 ; -5.570        ;
; clock_divider_1024:inst|inst10  ; -1.285 ; -12.850       ;
; inst2                           ; -1.285 ; -2.570        ;
; clock_divider_1024:inst1|inst10 ; -1.285 ; -1.285        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -2.304 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 3.222      ;
; -2.293 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 3.211      ;
; -2.166 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 3.084      ;
; -2.025 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.943      ;
; -1.909 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.827      ;
; -1.893 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.811      ;
; -1.790 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.708      ;
; -1.529 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.447      ;
; -1.512 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 2.430      ;
; -1.168 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 2.846      ; 4.754      ;
; -1.051 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.969      ;
; -1.040 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.958      ;
; -0.943 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.861      ;
; -0.932 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.850      ;
; -0.913 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.831      ;
; -0.912 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.830      ;
; -0.901 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.819      ;
; -0.805 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.723      ;
; -0.774 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.692      ;
; -0.772 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.690      ;
; -0.703 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 2.846      ; 4.789      ;
; -0.664 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.582      ;
; -0.633 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.551      ;
; -0.576 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.494      ;
; -0.575 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.493      ;
; -0.565 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.483      ;
; -0.564 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.482      ;
; -0.548 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.466      ;
; -0.532 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.450      ;
; -0.438 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.356      ;
; -0.437 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.355      ;
; -0.429 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.347      ;
; -0.411 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.329      ;
; -0.402 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.320      ;
; -0.395 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.313      ;
; -0.356 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.274      ;
; -0.355 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.273      ;
; -0.333 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.251      ;
; -0.329 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.247      ;
; -0.297 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.215      ;
; -0.296 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.214      ;
; -0.260 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.178      ;
; -0.254 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.172      ;
; -0.195 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.113      ;
; -0.195 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.113      ;
; -0.171 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 1.089      ;
; -0.055 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.973      ;
; 0.153  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.080     ; 0.765      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.294 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 3.211      ;
; -2.281 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 3.198      ;
; -2.152 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 3.069      ;
; -2.015 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.932      ;
; -1.915 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.832      ;
; -1.873 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.790      ;
; -1.789 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.706      ;
; -1.516 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.433      ;
; -1.482 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.500        ; 2.968      ; 5.170      ;
; -1.368 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 2.285      ;
; -0.945 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.862      ;
; -0.940 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 1.000        ; 2.968      ; 5.128      ;
; -0.932 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.849      ;
; -0.832 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.749      ;
; -0.806 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.723      ;
; -0.803 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.720      ;
; -0.666 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.583      ;
; -0.581 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.498      ;
; -0.580 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.497      ;
; -0.579 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.496      ;
; -0.578 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.495      ;
; -0.568 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.485      ;
; -0.567 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.484      ;
; -0.566 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.483      ;
; -0.566 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.483      ;
; -0.565 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.482      ;
; -0.524 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.441      ;
; -0.523 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.440      ;
; -0.440 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.357      ;
; -0.439 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.356      ;
; -0.438 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.355      ;
; -0.437 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.354      ;
; -0.436 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.353      ;
; -0.354 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.271      ;
; -0.349 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.266      ;
; -0.326 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.243      ;
; -0.325 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.242      ;
; -0.302 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.219      ;
; -0.301 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.218      ;
; -0.300 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.217      ;
; -0.299 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.216      ;
; -0.201 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.118      ;
; -0.199 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.116      ;
; -0.167 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 1.084      ;
; -0.078 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.995      ;
; -0.061 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.978      ;
; -0.057 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.974      ;
; 0.152  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.081     ; 0.765      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst1|inst10'                                                         ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; -0.949 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.500        ; 1.904      ; 3.351      ;
; -0.389 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 1.000        ; 1.904      ; 3.291      ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst2'                                                                                          ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.096 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.080     ; 0.822      ;
; 0.153 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 1.000        ; -0.080     ; 0.765      ;
; 0.153 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.080     ; 0.765      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'W'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.147 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.049     ; 0.822      ;
; 0.210 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 1.000        ; -0.043     ; 0.765      ;
; 0.210 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.043     ; 0.765      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                               ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.402 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.610 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.877      ;
; 0.614 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.881      ;
; 0.625 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.892      ;
; 0.661 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.663 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.930      ;
; 0.685 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.816 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.818 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.818 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.819 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.086      ;
; 0.823 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.827 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.094      ;
; 0.839 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.844 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.111      ;
; 0.916 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.183      ;
; 0.918 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.185      ;
; 0.918 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.185      ;
; 0.919 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.186      ;
; 0.922 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.189      ;
; 0.992 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.006 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.273      ;
; 1.024 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.291      ;
; 1.025 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.292      ;
; 1.026 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.293      ;
; 1.027 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.027 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.028 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.028 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.028 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.029 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.171 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.438      ;
; 1.238 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.000        ; 3.081      ; 4.767      ;
; 1.271 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.538      ;
; 1.285 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.552      ;
; 1.298 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.565      ;
; 1.380 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.647      ;
; 1.381 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.648      ;
; 1.726 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; -0.500       ; 3.081      ; 4.755      ;
; 1.728 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 1.995      ;
; 1.879 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.146      ;
; 2.109 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.376      ;
; 2.179 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.446      ;
; 2.193 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.460      ;
; 2.358 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.625      ;
; 2.458 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.725      ;
; 2.567 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.834      ;
; 2.568 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.081      ; 2.835      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                          ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.403 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.674      ;
; 0.618 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.884      ;
; 0.647 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.913      ;
; 0.662 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 0.929      ;
; 0.769 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.035      ;
; 0.823 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.089      ;
; 0.824 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.090      ;
; 0.826 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.092      ;
; 0.831 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.097      ;
; 0.835 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.101      ;
; 0.843 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.109      ;
; 0.843 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.109      ;
; 0.844 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.110      ;
; 0.886 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.152      ;
; 0.909 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.175      ;
; 0.919 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.185      ;
; 0.926 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.192      ;
; 0.927 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.193      ;
; 0.990 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.256      ;
; 1.011 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.277      ;
; 1.031 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.297      ;
; 1.032 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.298      ;
; 1.035 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.301      ;
; 1.036 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.302      ;
; 1.107 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 2.985      ; 4.520      ;
; 1.179 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.445      ;
; 1.187 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.453      ;
; 1.262 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.528      ;
; 1.282 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.548      ;
; 1.290 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.556      ;
; 1.365 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.631      ;
; 1.387 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.653      ;
; 1.391 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.657      ;
; 1.395 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.661      ;
; 1.399 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.665      ;
; 1.470 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.736      ;
; 1.474 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 1.740      ;
; 1.609 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 2.985      ; 4.522      ;
; 1.927 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.193      ;
; 1.938 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.204      ;
; 2.161 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.427      ;
; 2.232 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.498      ;
; 2.253 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.519      ;
; 2.421 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.687      ;
; 2.524 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.790      ;
; 2.629 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.895      ;
; 2.633 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.080      ; 2.899      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst2'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 0.000        ; 0.080      ; 0.674      ;
; 0.444 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.080      ; 0.710      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'W'                                                                                               ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 0.000        ; 0.043      ; 0.674      ;
; 0.475 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.049      ; 0.710      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst1|inst10'                                                         ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; 0.886 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.000        ; 2.003      ; 3.095      ;
; 1.415 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; -0.500       ; 2.003      ; 3.124      ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 330.36 MHz  ; 330.36 MHz      ; clock_divider_1024:inst|inst10 ;                                                               ;
; 332.34 MHz  ; 250.0 MHz       ; Clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1218.03 MHz ; 437.64 MHz      ; inst2                          ; limit due to minimum period restriction (tmin)                ;
; 1293.66 MHz ; 250.0 MHz       ; W                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_divider_1024:inst|inst10  ; -2.027 ; -5.859        ;
; Clk                             ; -2.009 ; -5.102        ;
; clock_divider_1024:inst1|inst10 ; -0.779 ; -0.779        ;
; inst2                           ; 0.179  ; 0.000         ;
; W                               ; 0.227  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; inst2                           ; 0.353 ; 0.000         ;
; Clk                             ; 0.354 ; 0.000         ;
; clock_divider_1024:inst|inst10  ; 0.354 ; 0.000         ;
; W                               ; 0.387 ; 0.000         ;
; clock_divider_1024:inst1|inst10 ; 0.868 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clk                             ; -3.000 ; -15.850       ;
; W                               ; -3.000 ; -5.570        ;
; clock_divider_1024:inst|inst10  ; -1.285 ; -12.850       ;
; inst2                           ; -1.285 ; -2.570        ;
; clock_divider_1024:inst1|inst10 ; -1.285 ; -1.285        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -2.027 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.954      ;
; -2.017 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.944      ;
; -1.909 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.836      ;
; -1.780 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.707      ;
; -1.670 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.597      ;
; -1.657 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.584      ;
; -1.571 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.498      ;
; -1.330 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.257      ;
; -1.316 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 2.243      ;
; -1.062 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 2.560      ; 4.344      ;
; -0.833 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.760      ;
; -0.823 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.750      ;
; -0.750 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.677      ;
; -0.740 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.667      ;
; -0.715 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.642      ;
; -0.714 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.641      ;
; -0.704 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.631      ;
; -0.700 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 2.560      ; 4.482      ;
; -0.632 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.559      ;
; -0.596 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.523      ;
; -0.589 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.516      ;
; -0.503 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.430      ;
; -0.497 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.424      ;
; -0.421 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.348      ;
; -0.420 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.347      ;
; -0.411 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.338      ;
; -0.410 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.337      ;
; -0.393 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.320      ;
; -0.380 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.307      ;
; -0.303 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.230      ;
; -0.302 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.229      ;
; -0.294 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.221      ;
; -0.272 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.199      ;
; -0.261 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.188      ;
; -0.254 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.181      ;
; -0.217 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.144      ;
; -0.216 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.143      ;
; -0.199 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.126      ;
; -0.193 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.120      ;
; -0.174 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.101      ;
; -0.173 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.100      ;
; -0.158 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.085      ;
; -0.143 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.070      ;
; -0.075 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.002      ;
; -0.075 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 1.002      ;
; -0.055 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.982      ;
; 0.049  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.878      ;
; 0.244  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.072     ; 0.683      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.009 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.936      ;
; -1.996 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.923      ;
; -1.887 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.761 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.688      ;
; -1.671 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.598      ;
; -1.630 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.557      ;
; -1.562 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.489      ;
; -1.309 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.236      ;
; -1.247 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.500        ; 2.697      ; 4.646      ;
; -1.161 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 2.088      ;
; -0.880 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 1.000        ; 2.697      ; 4.779      ;
; -0.751 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.678      ;
; -0.738 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.665      ;
; -0.652 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.579      ;
; -0.629 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.556      ;
; -0.625 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.552      ;
; -0.503 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.430      ;
; -0.424 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.351      ;
; -0.423 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.350      ;
; -0.422 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.349      ;
; -0.421 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.348      ;
; -0.413 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.340      ;
; -0.411 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.338      ;
; -0.410 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.337      ;
; -0.409 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.336      ;
; -0.408 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.335      ;
; -0.377 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.304      ;
; -0.372 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.299      ;
; -0.304 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.231      ;
; -0.302 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.229      ;
; -0.301 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.228      ;
; -0.300 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.227      ;
; -0.299 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.226      ;
; -0.214 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.141      ;
; -0.208 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.135      ;
; -0.191 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.118      ;
; -0.188 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.115      ;
; -0.176 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.103      ;
; -0.175 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.102      ;
; -0.174 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.101      ;
; -0.173 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.100      ;
; -0.086 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.013      ;
; -0.083 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 1.010      ;
; -0.051 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.978      ;
; 0.032  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.895      ;
; 0.043  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.884      ;
; 0.048  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.879      ;
; 0.244  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.072     ; 0.683      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst1|inst10'                                                          ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; -0.779 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.500        ; 1.765      ; 3.043      ;
; -0.334 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 1.000        ; 1.765      ; 3.098      ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst2'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.073     ; 0.747      ;
; 0.243 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 1.000        ; -0.073     ; 0.683      ;
; 0.243 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.073     ; 0.683      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'W'                                                                                               ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.227 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.045     ; 0.747      ;
; 0.297 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 1.000        ; -0.039     ; 0.683      ;
; 0.297 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.039     ; 0.683      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst2'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 0.000        ; 0.073      ; 0.608      ;
; 0.400 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.073      ; 0.644      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.354 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.566 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.809      ;
; 0.570 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.577 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.820      ;
; 0.606 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.608 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.629 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.872      ;
; 0.747 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.748 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.991      ;
; 0.748 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.991      ;
; 0.750 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 0.993      ;
; 0.766 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.009      ;
; 0.768 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.776 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.019      ;
; 0.781 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.024      ;
; 0.836 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.079      ;
; 0.837 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.080      ;
; 0.837 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.080      ;
; 0.839 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.082      ;
; 0.843 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.086      ;
; 0.903 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.917 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.160      ;
; 0.919 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.162      ;
; 0.932 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.175      ;
; 0.933 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.176      ;
; 0.933 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.176      ;
; 0.935 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.178      ;
; 0.935 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.178      ;
; 0.936 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.179      ;
; 0.936 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.179      ;
; 0.938 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.181      ;
; 1.075 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.318      ;
; 1.155 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.398      ;
; 1.164 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.168 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.411      ;
; 1.190 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.000        ; 2.797      ; 4.401      ;
; 1.260 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.503      ;
; 1.263 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.506      ;
; 1.549 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.792      ;
; 1.550 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; -0.500       ; 2.797      ; 4.261      ;
; 1.688 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 1.931      ;
; 1.901 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.144      ;
; 1.961 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.204      ;
; 1.975 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.218      ;
; 2.133 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.376      ;
; 2.222 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.465      ;
; 2.318 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.561      ;
; 2.321 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.072      ; 2.564      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.354 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.608      ;
; 0.573 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.816      ;
; 0.592 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.835      ;
; 0.605 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.848      ;
; 0.694 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.937      ;
; 0.747 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.990      ;
; 0.751 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.994      ;
; 0.752 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 0.995      ;
; 0.768 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.011      ;
; 0.773 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.016      ;
; 0.782 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.025      ;
; 0.782 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.025      ;
; 0.783 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.026      ;
; 0.820 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.063      ;
; 0.820 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.063      ;
; 0.838 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.081      ;
; 0.844 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.087      ;
; 0.845 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.088      ;
; 0.900 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.143      ;
; 0.919 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.162      ;
; 0.937 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.180      ;
; 0.938 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.181      ;
; 0.942 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.185      ;
; 0.943 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.186      ;
; 1.067 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.310      ;
; 1.081 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.324      ;
; 1.084 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 2.685      ; 4.163      ;
; 1.166 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.409      ;
; 1.174 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.417      ;
; 1.192 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.435      ;
; 1.259 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.502      ;
; 1.267 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.510      ;
; 1.272 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.515      ;
; 1.289 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.532      ;
; 1.294 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.537      ;
; 1.352 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.595      ;
; 1.357 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.600      ;
; 1.483 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 2.685      ; 4.062      ;
; 1.729 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.972      ;
; 1.739 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 1.982      ;
; 1.946 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.189      ;
; 2.008 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.251      ;
; 2.027 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.270      ;
; 2.189 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.432      ;
; 2.282 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.525      ;
; 2.375 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.618      ;
; 2.380 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.072      ; 2.623      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'W'                                                                                                ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 0.000        ; 0.039      ; 0.608      ;
; 0.429 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.045      ; 0.645      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst1|inst10'                                                          ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; 0.868 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.000        ; 1.856      ; 2.915      ;
; 1.292 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; -0.500       ; 1.856      ; 2.839      ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_divider_1024:inst1|inst10 ; -0.668 ; -0.668        ;
; Clk                             ; -0.651 ; -0.651        ;
; clock_divider_1024:inst|inst10  ; -0.613 ; -0.627        ;
; inst2                           ; 0.559  ; 0.000         ;
; W                               ; 0.596  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; Clk                             ; 0.181 ; 0.000         ;
; inst2                           ; 0.181 ; 0.000         ;
; clock_divider_1024:inst|inst10  ; 0.182 ; 0.000         ;
; W                               ; 0.201 ; 0.000         ;
; clock_divider_1024:inst1|inst10 ; 0.389 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; Clk                             ; -3.000 ; -13.620       ;
; W                               ; -3.000 ; -5.172        ;
; clock_divider_1024:inst|inst10  ; -1.000 ; -10.000       ;
; inst2                           ; -1.000 ; -2.000        ;
; clock_divider_1024:inst1|inst10 ; -1.000 ; -1.000        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst1|inst10'                                                          ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; -0.668 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.500        ; 0.925      ; 2.080      ;
; 0.353  ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 1.000        ; 0.925      ; 1.559      ;
+--------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.651 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.645 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.590      ;
; -0.594 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.500        ; 1.587      ; 2.763      ;
; -0.571 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.516      ;
; -0.513 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.458      ;
; -0.467 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.412      ;
; -0.444 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.389      ;
; -0.394 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.339      ;
; -0.247 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.192      ;
; -0.196 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 1.141      ;
; 0.047  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.898      ;
; 0.053  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.892      ;
; 0.114  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.831      ;
; 0.127  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.818      ;
; 0.131  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.814      ;
; 0.154  ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 1.000        ; 1.587      ; 2.515      ;
; 0.185  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.760      ;
; 0.223  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.722      ;
; 0.224  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.721      ;
; 0.225  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.720      ;
; 0.227  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.718      ;
; 0.229  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.716      ;
; 0.230  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.715      ;
; 0.231  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.714      ;
; 0.231  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.714      ;
; 0.233  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.712      ;
; 0.254  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.691      ;
; 0.277  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.668      ;
; 0.303  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.642      ;
; 0.304  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.641      ;
; 0.304  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.641      ;
; 0.305  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.640      ;
; 0.307  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.638      ;
; 0.327  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.618      ;
; 0.333  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.612      ;
; 0.343  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.602      ;
; 0.344  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.601      ;
; 0.361  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.584      ;
; 0.362  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.583      ;
; 0.363  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.582      ;
; 0.365  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.580      ;
; 0.407  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.538      ;
; 0.409  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.536      ;
; 0.428  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.517      ;
; 0.465  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.480      ;
; 0.474  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.471      ;
; 0.478  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.467      ;
; 0.586  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 1.000        ; -0.042     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -0.613 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.559      ;
; -0.611 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.557      ;
; -0.540 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.486      ;
; -0.476 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.422      ;
; -0.444 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 1.476      ; 2.522      ;
; -0.426 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.372      ;
; -0.412 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.358      ;
; -0.354 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.300      ;
; -0.234 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.180      ;
; -0.227 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 1.173      ;
; -0.014 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.960      ;
; -0.012 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.958      ;
; 0.051  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.895      ;
; 0.053  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.893      ;
; 0.054  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.892      ;
; 0.056  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.890      ;
; 0.059  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.887      ;
; 0.123  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.823      ;
; 0.124  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.822      ;
; 0.127  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.819      ;
; 0.188  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.758      ;
; 0.191  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.755      ;
; 0.230  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.716      ;
; 0.231  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.715      ;
; 0.232  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.714      ;
; 0.233  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.713      ;
; 0.238  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.708      ;
; 0.252  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.694      ;
; 0.260  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 1.476      ; 2.318      ;
; 0.299  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.647      ;
; 0.303  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.643      ;
; 0.304  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.642      ;
; 0.306  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.640      ;
; 0.310  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.636      ;
; 0.327  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.619      ;
; 0.328  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.618      ;
; 0.337  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.609      ;
; 0.340  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.606      ;
; 0.343  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.603      ;
; 0.367  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.579      ;
; 0.368  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.578      ;
; 0.370  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.576      ;
; 0.399  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.547      ;
; 0.413  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.533      ;
; 0.414  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.532      ;
; 0.428  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.518      ;
; 0.480  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.466      ;
; 0.587  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.041     ; 0.359      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst2'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.559 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.042     ; 0.386      ;
; 0.586 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 1.000        ; -0.042     ; 0.359      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'W'                                                                                               ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.596 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.025     ; 0.386      ;
; 0.626 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 1.000        ; -0.022     ; 0.359      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.181 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.268 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.272 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.280 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.406      ;
; 0.305 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.307 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.433      ;
; 0.312 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.368 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.368 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.368 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.369 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.377 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.503      ;
; 0.382 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.508      ;
; 0.408 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; 0.000        ; 1.649      ; 2.276      ;
; 0.414 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.540      ;
; 0.414 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.540      ;
; 0.415 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.541      ;
; 0.417 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.543      ;
; 0.418 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.544      ;
; 0.451 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.463 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.468 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.594      ;
; 0.468 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.594      ;
; 0.469 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.595      ;
; 0.469 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.595      ;
; 0.469 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.598      ;
; 0.488 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.614      ;
; 0.526 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.572 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.610 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.736      ;
; 0.622 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.748      ;
; 0.626 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.752      ;
; 0.627 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.753      ;
; 0.810 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.936      ;
; 0.864 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 0.990      ;
; 0.982 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.108      ;
; 1.015 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.141      ;
; 1.027 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.153      ;
; 1.090 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.216      ;
; 1.136 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.262      ;
; 1.150 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; Clk         ; -0.500       ; 1.649      ; 2.518      ;
; 1.190 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.316      ;
; 1.191 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; Clk                            ; Clk         ; 0.000        ; 0.042      ; 1.317      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst2'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; lab11step2:inst6|inst2 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst3 ; inst2        ; inst2       ; 0.000        ; 0.042      ; 0.314      ;
; 0.200 ; lab11step2:inst6|inst3 ; lab11step2:inst6|inst2 ; inst2        ; inst2       ; 0.000        ; 0.042      ; 0.326      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.182 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.314      ;
; 0.273 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.398      ;
; 0.295 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.420      ;
; 0.304 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.430      ;
; 0.364 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.489      ;
; 0.368 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.493      ;
; 0.371 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.496      ;
; 0.371 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.496      ;
; 0.372 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.497      ;
; 0.373 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.498      ;
; 0.380 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.505      ;
; 0.381 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.506      ;
; 0.381 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.506      ;
; 0.403 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.528      ;
; 0.414 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 1.548      ; 2.161      ;
; 0.416 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.541      ;
; 0.421 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.546      ;
; 0.422 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.547      ;
; 0.428 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.553      ;
; 0.451 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.576      ;
; 0.463 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.588      ;
; 0.472 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.598      ;
; 0.474 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.599      ;
; 0.475 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.600      ;
; 0.526 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.651      ;
; 0.530 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.655      ;
; 0.570 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.695      ;
; 0.576 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.701      ;
; 0.580 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.705      ;
; 0.620 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.745      ;
; 0.627 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.752      ;
; 0.629 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.754      ;
; 0.631 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.756      ;
; 0.633 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.758      ;
; 0.671 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.796      ;
; 0.673 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.798      ;
; 0.869 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 0.994      ;
; 0.876 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.001      ;
; 0.997 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.122      ;
; 1.032 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.157      ;
; 1.044 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.169      ;
; 1.091 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 1.548      ; 2.338      ;
; 1.111 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.236      ;
; 1.161 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.286      ;
; 1.212 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.337      ;
; 1.214 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.041      ; 1.339      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'W'                                                                                                ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; lab11step2:inst5|inst2 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst3 ; W            ; W           ; 0.000        ; 0.022      ; 0.314      ;
; 0.218 ; lab11step2:inst5|inst3 ; lab11step2:inst5|inst2 ; W            ; W           ; 0.000        ; 0.025      ; 0.327      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst1|inst10'                                                          ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+
; 0.389 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; 0.000        ; 0.974      ; 1.467      ;
; 1.385 ; W         ; inst2   ; W            ; clock_divider_1024:inst1|inst10 ; -0.500       ; 0.974      ; 1.963      ;
+-------+-----------+---------+--------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.304  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  Clk                             ; -2.294  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  W                               ; 0.147   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_1024:inst1|inst10 ; -0.949  ; 0.389 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider_1024:inst|inst10  ; -2.304  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
;  inst2                           ; 0.096   ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                  ; -15.023 ; 0.0   ; 0.0      ; 0.0     ; -38.125             ;
;  Clk                             ; -6.591  ; 0.000 ; N/A      ; N/A     ; -15.850             ;
;  W                               ; 0.000   ; 0.000 ; N/A      ; N/A     ; -5.570              ;
;  clock_divider_1024:inst1|inst10 ; -0.949  ; 0.000 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider_1024:inst|inst10  ; -7.483  ; 0.000 ; N/A      ; N/A     ; -12.850             ;
;  inst2                           ; 0.000   ; 0.000 ; N/A      ; N/A     ; -2.570              ;
+----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; A1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; F             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; W                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; B1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; E1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; F1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; G1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; A             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; F             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; B1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; E1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; F1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; G1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; A             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; F             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; B1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; E1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; F1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; G1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; A             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; F             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clk                             ; Clk                             ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; Clk                             ; 1        ; 1        ; 0        ; 0        ;
; W                               ; clock_divider_1024:inst1|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10  ; 54       ; 0        ; 0        ; 0        ;
; inst2                           ; inst2                           ; 3        ; 0        ; 0        ; 0        ;
; W                               ; W                               ; 3        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; Clk                             ; Clk                             ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; Clk                             ; 1        ; 1        ; 0        ; 0        ;
; W                               ; clock_divider_1024:inst1|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10  ; 54       ; 0        ; 0        ; 0        ;
; inst2                           ; inst2                           ; 3        ; 0        ; 0        ; 0        ;
; W                               ; W                               ; 3        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; Clk                             ; Clk                             ; Base ; Constrained ;
; W                               ; W                               ; Base ; Constrained ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; Base ; Constrained ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10  ; Base ; Constrained ;
; inst2                           ; inst2                           ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; F           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; F1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; G           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; G1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; F           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; F1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; G           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; G1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition
    Info: Processing started: Tue Apr 18 17:15:23 2017
Info: Command: quartus_sta lab11step3 -c lab11step3
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab11step3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name W W
    Info (332105): create_clock -period 1.000 -name inst2 inst2
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst1|inst10 clock_divider_1024:inst1|inst10
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst|inst10 clock_divider_1024:inst|inst10
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.304              -7.483 clock_divider_1024:inst|inst10 
    Info (332119):    -2.294              -6.591 Clk 
    Info (332119):    -0.949              -0.949 clock_divider_1024:inst1|inst10 
    Info (332119):     0.096               0.000 inst2 
    Info (332119):     0.147               0.000 W 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 Clk 
    Info (332119):     0.403               0.000 clock_divider_1024:inst|inst10 
    Info (332119):     0.403               0.000 inst2 
    Info (332119):     0.440               0.000 W 
    Info (332119):     0.886               0.000 clock_divider_1024:inst1|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 Clk 
    Info (332119):    -3.000              -5.570 W 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst|inst10 
    Info (332119):    -1.285              -2.570 inst2 
    Info (332119):    -1.285              -1.285 clock_divider_1024:inst1|inst10 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.027              -5.859 clock_divider_1024:inst|inst10 
    Info (332119):    -2.009              -5.102 Clk 
    Info (332119):    -0.779              -0.779 clock_divider_1024:inst1|inst10 
    Info (332119):     0.179               0.000 inst2 
    Info (332119):     0.227               0.000 W 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 inst2 
    Info (332119):     0.354               0.000 Clk 
    Info (332119):     0.354               0.000 clock_divider_1024:inst|inst10 
    Info (332119):     0.387               0.000 W 
    Info (332119):     0.868               0.000 clock_divider_1024:inst1|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 Clk 
    Info (332119):    -3.000              -5.570 W 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst|inst10 
    Info (332119):    -1.285              -2.570 inst2 
    Info (332119):    -1.285              -1.285 clock_divider_1024:inst1|inst10 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.668
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.668              -0.668 clock_divider_1024:inst1|inst10 
    Info (332119):    -0.651              -0.651 Clk 
    Info (332119):    -0.613              -0.627 clock_divider_1024:inst|inst10 
    Info (332119):     0.559               0.000 inst2 
    Info (332119):     0.596               0.000 W 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 Clk 
    Info (332119):     0.181               0.000 inst2 
    Info (332119):     0.182               0.000 clock_divider_1024:inst|inst10 
    Info (332119):     0.201               0.000 W 
    Info (332119):     0.389               0.000 clock_divider_1024:inst1|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.620 Clk 
    Info (332119):    -3.000              -5.172 W 
    Info (332119):    -1.000             -10.000 clock_divider_1024:inst|inst10 
    Info (332119):    -1.000              -2.000 inst2 
    Info (332119):    -1.000              -1.000 clock_divider_1024:inst1|inst10 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 960 megabytes
    Info: Processing ended: Tue Apr 18 17:15:28 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


