1.3（需要读写电路图）
DRAM在从BUS写入CELL时，会经过一级灵敏放大器（SA）和电压平衡电路（EQ），因此只需要在这一级电路前级的列地址选通控制信号即可实现DataMask功能：即Input Buffer中的数据并不会通过EQ与SA电路，SA中的数据是DRAM在做刷新操作时从Cell中读取的上一个状态的信息，此时数据会被重新再写回Cell中，相当于Cell中的数据并没有被改变。

三
4.	前文提到过，DRAM中的DataMask功能是在Input Buffer到EQ与SA电路之间控制列选通信号来实现的。与此相对的是，PCM对于Cell中的数据并不需要做刷新操作，因此SA中的数据并不会随着Cell中的数据而得到更新，如果采取类似于DRAM中的屏蔽关闭列选通从而实现DataMask功能的方法，会导致SA中的不稳定数据被写入Cell。这样一来在PCM中的DataMask功能虽然能避免数据写入，但是也会导致Cell中的数据不可确定，这无疑违背了保持原有数据的初衷。为了避免这种情况的发生，需要在SA这一级电路到Cell之间添加一个控制信号来避免SA中的不确定数据写入。

（需要读写时序图）
5.	读写操作延迟的改变，也会导致DDR协议中的tCCD时序参数产生较大变化。tCCD的大幅增加，会导致CA数据总线上的占用率产生大幅度的提升，随之而来的Buffer常开状态也会导致功耗的大幅上升。为了提高CA使用效率，在DQ数据总线到写入Cell之间可以加入一级缓存模块，这样在连续发出读写信号时，可以不用等待上一次的数据完整写入Cell，从而连续发出两笔CA数据，第一笔Data在没有写入Cell之前到来的第二笔Data就被暂存在缓存模块当中。