Address;RegName;Clk;Rst;Port;Public;Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;INPUT;OUTPUT;INTERRUPT;apbmpu;Psel0;Addr0;Psel1;Addr1;FIX
0x000;Pms_sdio_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_sdio_Lock;[0];1'b0;R/W;Pms_sdio_Lock/lock;;;;;;;;;;;;
0x004;Pms_sdio_1;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_sdio_disable;[0];1'b0;R/W;Pms_sdio_Lock/lock;;;;;;;;;;;;
0x008;Pms_mac_dump_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_mac_dump_Lock;[0];1'b0;R/W;Pms_mac_dump_Lock/lock;;;;;;;;;;;;
0x00C;Pms_mac_dump_1;clk;po_reset_n;;;;[31:12];20'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_mac_dump_connect;[11:0];12'b000011100100;R/W;Pms_mac_dump_Lock/lock;;;;;;;;;;;;
0x010;Pms_pro_IRam0_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_IRam0_Lock;[0];1'b0;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
0x014;Pms_pro_IRam0_1;clk;po_reset_n;;;;[31:12];20'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_3_W;[11];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_3_R;[10];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_3_F;[9];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_2_W;[8];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_2_R;[7];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_2_F;[6];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_1_W;[5];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_1_R;[4];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_1_F;[3];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_0_W;[2];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_0_R;[1];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_0_F;[0];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
0x018;Pms_pro_IRam0_2;clk;po_reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_H_W;[22];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_H_R;[21];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_H_F;[20];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_L_W;[19];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_L_R;[18];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_L_F;[17];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_sram_4_SpltAddr;[16:0];17'b0;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
0x01C;Pms_pro_IRam0_3;clk;po_reset_n;;;;[31:17];15'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_H_W;[16];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_H_R;[15];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_H_F;[14];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_L_W;[13];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_L_R;[12];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_L_F;[11];1'b1;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_rtcfast_SpltAddr;[10:0];11'b0;R/W;Pms_pro_IRam0_Lock/lock;;;;;;;;;;;;
0x020;Pms_pro_IRam0_4;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x024;Pms_pro_IRam0_5;clk;po_reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_IRam0_iLg_St;[21:0];22'b0;RO;;;;;;;;;;;;;
0x028;Pms_pro_DRam0_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_DRam0_Lock;[0];1'b0;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
0x02C;Pms_pro_DRam0_1;clk;po_reset_n;;;;[31:29];3'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_4_H_W;[28];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_4_H_R;[27];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_4_L_W;[26];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_4_L_R;[25];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_4_SpltAddr;[24:8];17'b0;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_3_W;[7];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_3_R;[6];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_2_W;[5];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_2_R;[4];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_1_W;[3];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_1_R;[2];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_0_W;[1];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_sram_0_R;[0];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
0x030;Pms_pro_DRam0_2;clk;po_reset_n;;;;[31:15];17'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_rtcfast_H_W;[14];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_rtcfast_H_R;[13];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_rtcfast_L_W;[12];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_rtcfast_L_R;[11];1'b1;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_rtcfast_SpltAddr;[10:0];11'b0;R/W;Pms_pro_DRam0_Lock/lock;;;;;;;;;;;;
0x034;Pms_pro_DRam0_3;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x038;Pms_pro_DRam0_4;clk;po_reset_n;;;;[31:26];6'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DRam0_iLg_St;[25:0];26'b0;RO;;;;;;;;;;;;;
0x03C;Pms_pro_DPort_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_DPort_Lock;[0];1'b0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x040;Pms_pro_DPort_1;clk;po_reset_n;;;;[31:20];12'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_Reserve_FIFO_valid;[19:16];4'b0000;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_rtcslow_H_W;[15];1'b1;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_rtcslow_H_R;[14];1'b1;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_rtcslow_L_W;[13];1'b1;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_rtcslow_L_R;[12];1'b1;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_rtcslow_SpltAddr;[11:1];11'b0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_apb_peripheral_forbid;[0];1'b0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x044;Pms_pro_DPort_2;clk;po_reset_n;;;;[31:18];14'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_Reserve_FIFO_0;[17:0];18'h0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x048;Pms_pro_DPort_3;clk;po_reset_n;;;;[31:18];14'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_Reserve_FIFO_1;[17:0];18'h0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x04C;Pms_pro_DPort_4;clk;po_reset_n;;;;[31:18];14'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_Reserve_FIFO_2;[17:0];18'h0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x050;Pms_pro_DPort_5;clk;po_reset_n;;;;[31:18];14'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_Reserve_FIFO_3;[17:0];18'h0;R/W;Pms_pro_DPort_Lock/lock;;;;;;;;;;;;
0x054;Pms_pro_DPort_6;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x058;Pms_pro_DPort_7;clk;po_reset_n;;;;[31:26];6'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_DPort_iLg_St;[25:0];26'b0;RO;;;;;;;;;;;;;
0x05C;Pms_pro_AHB_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_AHB_Lock;[0];1'b0;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
0x060;Pms_pro_AHB_1;clk;po_reset_n;;;;[31:17];15'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_H_W;[16];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_H_R;[15];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_H_F;[14];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_L_W;[13];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_L_R;[12];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_L_F;[11];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_0_SpltAddr;[10:0];11'b0;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
0x064;Pms_pro_AHB_2;clk;po_reset_n;;;;[31:17];15'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_H_W;[16];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_H_R;[15];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_H_F;[14];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_L_W;[13];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_L_R;[12];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_L_F;[11];1'b1;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_rtcslow_1_SpltAddr;[10:0];11'b0;R/W;Pms_pro_AHB_Lock/lock;;;;;;;;;;;;
0x068;Pms_pro_AHB_3;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_pro_AHB_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x06C;Pms_pro_AHB_4;clk;po_reset_n;;;Pms_pro_AHB_iLg_St;[31:0];32'b0;RO;;;;;;;;;;;;;
0x070;Pms_pro_Trace_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_Trace_Lock;[0];1'b0;R/W;Pms_pro_Trace_Lock/lock;;;;;;;;;;;;
0x074;Pms_pro_Trace_1;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_Trace_disable;[0];1'b0;R/W;Pms_pro_Trace_Lock/lock;;;;;;;;;;;;
0x078;Pms_pro_cache_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_pro_cache_Lock;[0];1'b0;R/W;Pms_pro_cache_Lock/lock;;;;;;;;;;;;
0x07C;Pms_pro_cache_1;clk;po_reset_n;;;;[31:16];16'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_connect;[15:0];16'b0;R/W;Pms_pro_cache_Lock/lock;;;;;;;;;;;;
0x080;Pms_pro_cache_2;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x084;Pms_pro_cache_3;clk;po_reset_n;;;;[31:17];15'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_iLg_St_I;[16:0];17'b0;RO;;;;;;;;;;;;;
0x088;Pms_pro_cache_4;clk;po_reset_n;;;;[31:17];15'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_pro_cache_iLg_St_D;[16:0];17'b0;RO;;;;;;;;;;;;;
0x08C;Pms_DMA_apb_i_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_DMA_apb_i_Lock;[0];1'b0;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
0x090;Pms_DMA_apb_i_1;clk;po_reset_n;;;;[31:29];3'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_4_H_W;[28];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_4_H_R;[27];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_4_L_W;[26];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_4_L_R;[25];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_4_SpltAddr;[24:8];17'b0;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_3_W;[7];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_3_R;[6];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_2_W;[5];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_2_R;[4];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_1_W;[3];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_1_R;[2];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_0_W;[1];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_sram_0_R;[0];1'b1;R/W;Pms_DMA_apb_i_Lock/lock;;;;;;;;;;;;
0x094;Pms_DMA_apb_i_2;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x098;Pms_DMA_apb_i_3;clk;po_reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_apb_i_iLg_St;[22:0];23'b0;RO;;;;;;;;;;;;;
0x09C;Pms_DMA_rx_i_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_DMA_rx_i_Lock;[0];1'b0;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
0x0A0;Pms_DMA_rx_i_1;clk;po_reset_n;;;;[31:29];3'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_4_H_W;[28];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_4_H_R;[27];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_4_L_W;[26];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_4_L_R;[25];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_4_SpltAddr;[24:8];17'b0;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_3_W;[7];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_3_R;[6];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_2_W;[5];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_2_R;[4];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_1_W;[3];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_1_R;[2];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_0_W;[1];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_sram_0_R;[0];1'b1;R/W;Pms_DMA_rx_i_Lock/lock;;;;;;;;;;;;
0x0A4;Pms_DMA_rx_i_2;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x0A8;Pms_DMA_rx_i_3;clk;po_reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_rx_i_iLg_St;[22:0];23'b0;RO;;;;;;;;;;;;;
0x0AC;Pms_DMA_tx_i_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_DMA_tx_i_Lock;[0];1'b0;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
0x0B0;Pms_DMA_tx_i_1;clk;po_reset_n;;;;[31:29];3'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_4_H_W;[28];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_4_H_R;[27];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_4_L_W;[26];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_4_L_R;[25];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_4_SpltAddr;[24:8];17'b0;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_3_W;[7];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_3_R;[6];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_2_W;[5];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_2_R;[4];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_1_W;[3];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_1_R;[2];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_0_W;[1];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_sram_0_R;[0];1'b1;R/W;Pms_DMA_tx_i_Lock/lock;;;;;;;;;;;;
0x0B4;Pms_DMA_tx_i_2;clk;po_reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_iLg_Intr;[2];1'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_iLg_En;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_iLg_Clr;[0];1'b0;R/W;;;;;;;;;;;;;
0x0B8;Pms_DMA_tx_i_3;clk;po_reset_n;;;;[31:23];9'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_DMA_tx_i_iLg_St;[22:0];23'b0;RO;;;;;;;;;;;;;
0x0BC;pro_boot_location_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;pro_boot_location_Lock;[0];1'b0;R/W;pro_boot_location_Lock/lock;;;;;;;;;;;;
0x0C0;pro_boot_location_1;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;pro_boot_remap;[0];1'b0;R/W;pro_boot_location_Lock/lock;;;;;;;;;;;;
0x0C4;Cache_source_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Cache_source_Lock;[0];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
0x0C8;Cache_source_1;clk;po_reset_n;;;;[31:6];26'b0;RO;;;;;;;;;;;;;
;;;;;;pro_Cache_D_source_pro_DRom0;[5];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
;;;;;;pro_Cache_D_source_pro_DPort;[4];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
;;;;;;pro_Cache_D_source_pro_DRam0;[3];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
;;;;;;pro_Cache_I_source_pro_DRom0;[2];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
;;;;;;pro_Cache_I_source_pro_IRom0;[1];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
;;;;;;pro_Cache_I_source_pro_IRam1;[0];1'b0;R/W;Cache_source_Lock/lock;;;;;;;;;;;;
0x0CC;apb_peripheral_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;apb_peripheral_Lock;[0];1'b0;R/W;apb_peripheral_Lock/lock;;;;;;;;;;;;
0x0D0;apb_peripheral_1;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;apb_peripheral_split_burst;[0];1'b1;R/W;apb_peripheral_Lock/lock;;;;;;;;;;;;
0x0D4;Pms_occupy_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Pms_occupy_Lock;[0];1'b0;R/W;Pms_occupy_Lock/lock;;;;;;;;;;;;
0x0D8;Pms_occupy_1;clk;po_reset_n;;;;[31:4];28'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_occupy_cache;[3:0];4'b0000;R/W;Pms_occupy_Lock/lock;;;;;;;;;;;;
0x0DC;Pms_occupy_2;clk;po_reset_n;;;;[31:4];28'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_occupy_mac_dump;[3:0];4'b0000;R/W;Pms_occupy_Lock/lock;;;;;;;;;;;;
0x0E0;Pms_occupy_3;clk;po_reset_n;;;;[31:18];14'b0;RO;;;;;;;;;;;;;
;;;;;;Pms_occupy_pro_Trace;[17:0];18'b0;R/W;Pms_occupy_Lock/lock;;;;;;;;;;;;
0x0E4;Cache_Tag_Access_0;clk;po_reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;Not;;Cache_Tag_Access_Lock;[0];1'b0;R/W;Cache_Tag_Access_Lock/lock;;;;;;;;;;;;
0x0E8;Cache_Tag_Access_1;clk;po_reset_n;;;;[31:4];28'b0;RO;;;;;;;;;;;;;
;;;;;;pro_D_Tag_Wr_Acs;[3];1'b0;R/W;Cache_Tag_Access_Lock/lock;;;;;;;;;;;;
;;;;;;pro_D_Tag_Rd_Acs;[2];1'b0;R/W;Cache_Tag_Access_Lock/lock;;;;;;;;;;;;
;;;;;;pro_I_Tag_Wr_Acs;[1];1'b0;R/W;Cache_Tag_Access_Lock/lock;;;;;;;;;;;;
;;;;;;pro_I_Tag_Rd_Acs;[0];1'b0;R/W;Cache_Tag_Access_Lock/lock;;;;;;;;;;;;
0x0EC;CLOCK_GATE_REG;clk;reset_n;;;;[31:1];31'h0;RO;;;;;;;;;;;;;
;;;;Not;;reg_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0xFFC;SENSITIVE_REG_DATE;clk;reset_n;;;;[31:28];4'h0;RO;;;;;;;;;;;;;
;;;;;;sensitive_reg_date;[27:0];28'h1809042;R/W;;;;;;;;;;;;;
