CHIP_CEDAR,VAR_0
IH_CNTL,VAR_1
IH_DUMMY_RD_OVERRIDE,VAR_2
IH_RB_BASE,VAR_3
IH_RB_CNTL,VAR_4
IH_RB_RPTR,VAR_5
IH_RB_WPTR,VAR_6
IH_RB_WPTR_ADDR_HI,VAR_7
IH_RB_WPTR_ADDR_LO,VAR_8
IH_REQ_NONSNOOP_EN,VAR_9
IH_WPTR_OVERFLOW_CLEAR,VAR_10
IH_WPTR_OVERFLOW_ENABLE,VAR_11
IH_WPTR_WRITEBACK_ENABLE,VAR_12
INTERRUPT_CNTL,VAR_13
INTERRUPT_CNTL2,VAR_14
MC_WRREQ_CREDIT,FUNC_0
MC_WR_CLEAN_CNT,FUNC_1
R600_WB_IH_WPTR_OFFSET,VAR_15
RPTR_REARM,VAR_16
RREG32,FUNC_2
WREG32,FUNC_3
evergreen_disable_interrupt_state,FUNC_4
evergreen_rlc_resume,FUNC_5
order_base_2,FUNC_6
pci_set_master,FUNC_7
r600_disable_interrupt_state,FUNC_8
r600_disable_interrupts,FUNC_9
r600_enable_interrupts,FUNC_10
r600_ih_ring_alloc,FUNC_11
r600_ih_ring_fini,FUNC_12
r600_rlc_resume,FUNC_13
upper_32_bits,FUNC_14
r600_irq_init,FUNC_15
rdev,VAR_17
ret,VAR_18
rb_bufsz,VAR_19
interrupt_cntl,VAR_20
ih_cntl,VAR_21
ih_rb_cntl,VAR_22
