<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:34.1534</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0197082</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>멀티-비트 연산 장치 및 방법</inventionTitle><inventionTitleEng>MULTI-BIT OPERATION DEVICE AND METHOD</inventionTitleEng><openDate>2025.07.08</openDate><openNumber>10-2025-0104552</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 멀티-비트 연산 장치는 복수의 멀티-비트 셀들, 및 복수의 멀티-비트 셀들 각각에서 출력된 제1 합산 데이터를 합산함으로써 생성되는 제2 합산 데이터를 디지털 데이터로 변환하는 컨버터를 포함하고, 복수의 멀티-비트 셀들 각각은 멀티-비트 웨이트에 대응되는 웨이트 저항을 저장하는 메모리, 웨이트 저항으로부터 웨이트 전압이 생성되도록 메모리에 전류를 인가하는 전류원, 서로 병렬로 연결되고 메모리와 직렬로 연결되며, 멀티-비트 입력에 기초하여 각각이 웨이트 전압 및 제1 고정 전압 중 하나의 신호를 출력하는 복수의 멀티플렉서들, 복수의 멀티플렉서들과 각각 연결되고, 각각이 별개의 웨이트 커패시턴스를 저장하며, 출력된 신호와 웨이트 커패시턴스에 대한 연산을 수행함으로써 전하 데이터를 생성하는 복수의 커패시터들, 복수의 커패시터들 각각에 의해 생성된 전하 데이터를 합산함으로써 생성되는 제1 합산 데이터를 출력하는 비트 라인, 및 일 단은 메모리와 연결되고, 일 단의 반대 단은 비트 라인과 연결되는 스위치를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 멀티-비트 연산 장치에 있어서,복수의 멀티-비트 셀들; 및상기 복수의 멀티-비트 셀들 각각에서 출력된 제1 합산 데이터를 합산함으로써 생성되는 제2 합산 데이터를 디지털 데이터로 변환하는 컨버터를 포함하고,상기 복수의 멀티-비트 셀들 각각은멀티-비트 웨이트에 대응되는 웨이트 저항을 저장하는 메모리;상기 웨이트 저항으로부터 웨이트 전압이 생성되도록 상기 메모리에 전류를 인가하는 전류원;서로 병렬로 연결되고 상기 메모리와 직렬로 연결되며, 멀티-비트 입력에 기초하여 각각이 상기 웨이트 전압 및 제1 고정 전압 중 하나의 신호를 출력하는 복수의 멀티플렉서들;상기 복수의 멀티플렉서들과 각각 연결되고, 각각이 별개의 웨이트 커패시턴스를 저장하며, 상기 출력된 신호와 상기 웨이트 커패시턴스에 대한 연산을 수행함으로써 전하 데이터를 생성하는 복수의 커패시터들;상기 복수의 커패시터들 각각에 의해 생성된 전하 데이터를 합산함으로써 생성되는 제1 합산 데이터를 출력하는 비트 라인; 및일 단은 상기 메모리와 연결되고, 상기 일 단의 반대 단은 상기 비트 라인과 연결되는 스위치;를 포함하는 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 스위치를 제어하여 상기 웨이트 전압을 측정하는 웨이트 캘리브레이션 모듈을 더 포함하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 웨이트 캘리브레이션 모듈은상기 스위치를 제1 상태로 제어하여, 아날로그 데이터인 상기 웨이트 전압을 상기 컨버터에 입력하여 디지털 데이터로 변환하고, 상기 디지털 데이터로 변환된 상기 웨이트 전압을 측정하는, 멀티-비트 연산 장치. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 웨이트 캘리브레이션 모듈은상기 측정된 웨이트 전압을 타겟 전압과 비교하여 에러 유무를 판단하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 웨이트 캘리브레이션 모듈은상기 에러가 있다고 판단될 경우, 상기 웨이트 저항을 상기 타겟 전압에 맞게 캘리브레이션하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 메모리는,상기 멀티-비트 웨이트의 비트 수에 대응되는 개수의 서로 직렬로 연결된 저항 소자들을 포함하고,상기 멀티-비트 셀은,상기 저항 소자들 각각을 온/오프 제어함으로써 상기 웨이트 저항을 조절하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 멀티플렉서들은 각각 1 또는 0의 입력을 수신하고,상기 복수의 멀티플렉서들 중 1을 수신하는 멀티플렉서는 상기 웨이트 전압을 출력하고 0을 수신하는 멀티플렉서는 상기 제1 고정 전압을 출력하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 멀티플렉서들 모두로부터 상기 제1 고정 전압이 출력되는 경우, 상기 멀티-비트 셀은 상기 전류원을 오프 제어함으로써 전력 소모를 감소시키는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 출력된 신호가 전달되는 커패시터의 일 단의 반대 단에 전달되는 제2 고정 전압의 크기는 상기 제1 고정 전압의 크기와 동일하고,상기 복수의 커패시터들 중 상기 제1 고정 전압을 전달받는 커패시터는 양단의 전위가 동일하므로 0V의 전압을 인가받고 0C의 전하 데이터를 생성하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 웨이트 저항은 상기 멀티-비트 웨이트가 증가할수록 선형적으로 증가하도록 설정되고, 상기 제2 고정 전압의 크기는 상기 웨이트 전압과의 차등 값이 상기 멀티-비트 웨이트에 비례하도록 설정되는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 멀티-비트 셀은 상기 멀티-비트 입력의 비트 수에 대응되는 개수의 상기 커패시터들을 포함하고,상기 커패시터들은 각각 상기 멀티-비트 입력의 각 자릿수에 대응되는 값의 웨이트 커패시턴스를 저장하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 멀티-비트 입력을 구성하는 각 자리의 값이 상기 자리에 대응되는 커패시터와 연결된 멀티플렉서에 입력되는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 복수의 커패시터들은,일 단에서 상기 출력된 신호를 전달받고 상기 일 단의 반대 단에서 제2 고정 전압을 전달받고, 상기 출력된 신호에 대해 상기 제2 고정 전압을 차등 연산하고, 상기 차등 연산한 값과 상기 웨이트 커패시턴스를 곱셈 연산함으로써 상기 전하 데이터를 생성하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 메모리는 상이한 웨이트 저항을 저장하는 제1 메모리 및 제2 메모리를 포함하고,상기 멀티-비트 셀은 부호(sign) 입력에 기초하여 상기 제1 메모리 및 상기 제2 메모리 중 상기 전류가 인가될 하나의 메모리를 결정하는 부호 멀티플렉서를 더 포함하고,상기 결정된 메모리에 저장된 웨이트 저항으로부터 웨이트 전압을 생성하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 메모리는 제1 웨이트 저항을 저장하는 제1 메모리 및 제2 웨이트 저항을 저장하는 및 제2 메모리를 포함하고,상기 전류원은 제1 웨이트 전압이 생성되도록 상기 제1 메모리에 전류를 인가하는 제1 전류원 및 제2 웨이트 전압이 생성되도록 상기 제2 메모리에 전류를 인가하는 상기 제2 전류원을 포함하고,상기 복수의 멀티플렉서들은 부호 입력이 포함된 멀티-비트 입력에 기초하여 각각이 상기 제1 웨이트 전압, 상기 제2 웨이트 전압 및 상기 제1 고정 전압 중 하나의 신호를 출력하는, 멀티-비트 연산 장치.</claim></claimInfo><claimInfo><claim>16. 멀티-비트 셀에 있어서,멀티-비트 웨이트에 대응되는 웨이트 저항을 저장하는 메모리;상기 웨이트 저항으로부터 웨이트 전압이 생성되도록 상기 메모리에 전류를 인가하는 전류원;서로 병렬로 연결되고 상기 메모리와 직렬로 연결되며, 멀티-비트 입력에 기초하여 각각이 상기 웨이트 전압 및 제1 고정 전압 중 하나의 신호를 출력하는 복수의 멀티플렉서들;상기 복수의 멀티플렉서들과 각각 연결되고, 각각이 별개의 웨이트 커패시턴스를 저장하며, 상기 출력된 신호와 상기 웨이트 커패시턴스에 대한 연산을 수행함으로써 전하 데이터를 생성하는 복수의 커패시터들;상기 복수의 커패시터들 각각에 의해 생성된 전하 데이터를 합산함으로써 생성되는 제1 합산 데이터를 출력하는 비트 라인; 및일 단은 상기 메모리와 연결되고, 상기 일 단의 반대 단은 상기 비트 라인과 연결되는 스위치;를 포함하는, 멀티-비트 셀.</claim></claimInfo><claimInfo><claim>17. 멀티-비트 연산 방법에 있어서,멀티-비트 웨이트에 대응되는 웨이트 저항을 저장하는 메모리에 전류를 인가함으로써 상기 웨이트 저항으로부터 웨이트 전압을 생성하는 단계;각각이 별개의 웨이트 커패시턴스를 저장하는 복수의 커패시터들에 대한 멀티-비트 입력을 수신하는 단계;상기 멀티-비트 입력에 기초하여 상기 복수의 커패시터들 각각에 상기 웨이트 전압 및 제1 고정 전압 중 하나의 신호를 전달하는 단계;상기 전달된 신호와 상기 웨이트 커패시턴스에 대한 연산을 수행함으로써 상기 복수의 커패시터들 각각에 저장되는 전하 데이터를 생성하는 단계비트 라인을 통해 상기 복수의 커패시터들 각각에 의해 생성된 전하 데이터를 합산함으로써 생성되는 제1 합산 데이터를 출력하는 단계;일 단은 상기 메모리와 연결되고, 상기 일 단의 반대 단은 상기 비트 라인과 연결되는 스위치를 제어하여 상기 웨이트 전압을 측정하는 단계를 포함하는, 멀티-비트 연산 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 웨이트 전압을 측정하는 단계는상기 스위치를 제1 상태로 제어하여, 아날로그 데이터인 상기 웨이트 전압을 상기 컨버터에 입력하여 디지털 데이터로 변환하고, 상기 디지털 데이터로 변환된 상기 웨이트 전압을 측정하는 단계를 포함하는, 멀티-비트 연산 방법. </claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 측정된 웨이트 전압을 타겟 전압과 비교하여 에러 유무를 판단하는 단계를 더 포함하는, 멀티-비트 연산 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 에러가 있다고 판단될 경우, 상기 웨이트 저항을 상기 타겟 전압에 맞게 캘리브레이션하는 단계를 더 포함하는, 멀티-비트 연산 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 권선구...</address><code>420200130623</code><country>대한민국</country><engName>Myung SungMeen</engName><name>명성민</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code>420210513208</code><country>대한민국</country><engName>Lee, Jaehyuk</engName><name>이재혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.29</receiptDate><receiptNumber>1-1-2023-1477479-19</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230197082.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93177963701f90017668320c96f0174ba8162db0f0df564262512e6e829ed875130d8dd497f9567b2041b2c1e68f51fb2e8332e1cf8ffb339b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3e97f307204c011c27b9b76d3f7a22160e8317820d52529412117fe0e500e0ff628b80e36bf7690c992d55b5e988a4701a9322c2b4e7519a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>