# Uso de reconfiguraÃ§Ã£o dinÃ¢mica em FPGAs para redefinir arquiteturas multicore em tempo de execuÃ§Ã£o.
Este repositÃ³rio contÃ©m todo o cÃ³digo utilizado em minha iniciaÃ§Ã£o cientÃ­fica, com o tÃ­tulo acima. 

## Estrutura do repositÃ³rio e seus conteÃºdos:

ğŸ“‚ IC-code: diretÃ³rio base \
â”œâ”€â”€ ğŸ“‚ bitstreams-zcu104: bitstreams parciais para a placa zcu-104 \
â”œâ”€â”€ ğŸ“‚ black-parrot-modified: cÃ³digo HDL modificado para aplicaÃ§Ã£o de DFX \
â”œâ”€â”€ ğŸ“‚ black-parrot-original: cÃ³digo HDL original do processador  \
â””â”€â”€ ğŸ“‚ Pynq-notebooks: notebooks usados no PYNQ para as trocas parciais e medidas de tempo \

## VersÃµes dos softwares e sistemas usados:

### MÃ¡quina do bolsista:

#### Sistema Operacional :
``` Linux mint 21.3 (Virginia) ```

#### Softwares de utilidade geral:
```
Vivado: 2022.1 
gcc: 12.3.0
python: 3.11.8
```

### Na FPGA (host):

#### Sistema Operacional :
```  PYNQ Linux, based on Ubuntu 22.04 (GNU/Linux 5.15.19-xilinx-v2022.1 aarch64) ```

#### Softwares de utilidade geral:

```
gcc: 11.2.0
python: 3.10.4
PYNQ: 3.0.1
```

## Detalhes do projeto:
TÃ­tulo: Uso de reconfiguraÃ§Ã£o dinÃ¢mica em FPGAs para redefinir arquiteturas multicore em tempo de execuÃ§Ã£o.
Processo FAPESP nÂ°: 2023/15719-2.
BeneficiÃ¡rio: TÃ©o Sobrino Alves.
Orientador: Vanederlei Bonato.
Unidade/InstituiÃ§Ã£o: ICMC/USP SÃ£o Carlos.

## Agradecimentos:
AgradeÃ§o Ã  FAPESP pela concessÃ£o da bolsa do projeto nÂ° 2023/15719-2, que possibilitou a realizaÃ§Ã£o deste trabalho.
As opiniÃµes, hipÃ³teses e conclusÃµes ou recomendaÃ§Ãµes expressas neste material sÃ£o de responsabilidade do(s) autor(es) 
e nÃ£o necessariamente refletem a visÃ£o da FAPESP.

AgradeÃ§o Ã  equipe de desenvolvimento do processador Black-Parrot e nomeadamente a Dan Petrisko que me auxiliou com dÃºvidas e procedimentos especÃ­ficos para a implementaÃ§Ã£o do processador em FPGA via PYNQ.
