---
layout: article
title: "硬件专题复习之结构体"
date: 2021-12-08
modify_date: 2021-12-08
author: "Bedoom"
mathjax_autoNumber: false
sharing: true
show_tags: true
tags: 
  - HBU考试内容
---

考大题，拿下！:facepunch:

<!--more-->

VHDL结构体描述方式分为三类：行为描述、RTL描述和结构描述。行为描述是最高级的描述方式，主要描述输入和输出之间的转换关系，并不考虑硬件实现。RTL描述了数据的运动路径、运动方向和运动结果，所以又称**数据流描述**，同时它也是真正可以实现逻辑综合的描述方式。结构描述方式是描述硬件结构的方式，即硬件是怎样构成的。

## 行为描述

行为描述中含有顺序执行语句，也就是说有 **process **。

**4位二进制计数器**

1. 实体说明

首先确定输入输出的元素个数。本题中，输入分别为reset(置零)、en(开始计数)、clk(时钟)、load(置数)、din(数)。输出为q。

其次确定每一个元素的数据类型。reset、en、clk只有0 1两种状态，因此使用std_logic类型；load、q都是二进制向量，因此使用std_logic_vector。

最后写入实体说明

```vhdl
entity count4 is
    port(reset, en, clk, load: in std_logic;
        din:in std_logic_vector(3 downto 0);
        q: out std_logic_vector(3 downto 0);
end count4;
```

2. 结构体说明

行为描述一定要带着process，因此先把架子搭建好。

```vhdl
architecture count of count4 is
begin
    process(clk, en, reset, load)
    begin
        ...
    end process;
end count;
```

明确一下需要完成的功能，置零，置数，计数。置零的条件是reset=0；置数的条件是上升沿+load=0；计数的条件是上升沿。

```vhdl
if (reset = '0') then
    q <= "0000";
elsif (clk'event and clk = '1') then
    if(load='0') then
        q<=din;
    elsif en='1' then
        q<=q+1;
    end if;
end if;
```

为保证安全性，最后给q赋值。

```vhdl
architecture count of count4 is
    signal qo: std_logic_vector(3 downto 0);
begin
    process(clk, en, reset, load, qo)
    begin
        if (reset = '0') then
            qo <= "0000";
        elsif (clk'event and clk = '1') then
            if(load='0') then
                qo<=din;
            elsif en='1' then
                qo<=q+1;
            end if;
        end if;
        q<=qo;
    end process;
end count;
```

* 延迟语句

vhdl描述延时语句有两种类型，惯性延迟和传输延迟。vhdl默认会有惯性延迟，但没有传输延迟。

定义传输延迟可以用下面语句

```vhdl
--传输延迟语句
a <= '0' after 10 ns;
```

* 决断语句

当多个驱动器同时驱动同一信号时，就需要决断语句来判断，又称**多驱动问题**。

这没有想明白:thinking:，老师在PPT上函数根本写的不对。
{:.error}

* GENERIC语句(对考试没软用)

```vhdl
generic(类属参数表);
```

## RTL描述

RTL描述方法是一种规定设计的寄存器形式为特点的描述方式，即寄存器层次的描述方法。RTL描述方法建立在**并行信号赋值语句**(这是最明显的特点)描述的基础上，描述了数据流的运动方向、运动路径和运动结果，又称数据流描述。RTL描述方式是真正可以实现**逻辑综合**的描述方式。

**4选1多路选择器**

```vhdl
entity mux4_1 is
    port(d: in std_logic_vector(3 downto 0);
        sel: in std_logic_vector(1 downto 0);
        y: out std_logic);
end mux4_1;
architecture rtl of mux4_1 is
begin 
    y <= d(0) when sel="00" else
        d(1) when sel="01" else
        d(2) when sel="10" else
        d(3) when sel="11";
end rtl;
```

* RTL描述规则
  1. 禁止在一个进程中有两个边沿检测出现。
  2. 禁止使用**边沿检测**的ELSE。
  3. 基础器描述必须代入信号值。 

## 结构描述

vhdl的结构描述方式是描述硬件结构的。结构描述方式常用元件例化和生成语句编写程序。

元件定义格式：

```vhdl
component 元件名 is
    generic语句;
	port语句;
end component 元件名;
```

元件例化：

```vhdl
标号名: 元件名 port map(信号, ...);
```

Eg：

**四位等值比较器**

![image-20211209110946372](https://s2.loli.net/2021/12/23/2uF4DRvOoHtYxLn.png){:.shadow}

如果让你来用结构描述的方式编写程序，你会怎么做。

首先将输入输出写入实体中。

```vhdl
entity cmp4 is 
    port(a, b: in std_logic_vector(3 downto 0);
        y: out std_logic);
entity cmp4;
```

然后在结构体中写入元件。

```vhdl
architecture structural of cmp4 is
    component xnor2 is
    port(in1, in2: in std_logic;
         out1: out std_logic);
    end component xnor2;
    componet and4 is
    	port(in1, in2, in3, in4: in std_logic;
            out1: out std_logic);
    end component and4;
    signal s: std_logic_vector(0 to 3);
begin
    ...
end structual;
```

最后按图组装就好了。

```vhdl
begin
    u0: xnor2(a(0), b(0), s(0));
    u1: xnor2(a(1), b(1), s(1));
    u2: xnor2(a(2), b(2), s(2));
    u3: xnor2(a(3), b(3), s(3));
	u4: and4(in1=>s(0), in2=>s(1), in3=>s(2), in4=>s(3), out1=>y);
end sturctual;
```

完成:happy:; 如果你学过其他的编程语句，相信你一定会更快的上手的。

