#  FUNCTIONAL DESCRIPTION

##  Interrupts in Microcomputer Systems

```
Microcomputer system design requires that IO devices such as keyboards displays sensors and other components receive servicing in a an efficient manner so that large amounts of the total system tasks can be assumed by the microcomputer with little or no effect on throughput.

The most common method of servicing such devices is the Polled approach. This is where the processor must test each device in sequence and in effect ”ask“ each one if it needs servicing. It is easy to see that a large portion of the main program is looping through this continuous polling cycle and that such a method would have a serious detrimental effect on system throughput, thus limiting the tasks that could be assumed by the microcomputer and reducing the cost effectiveness of using such devices.

A more desirable method would be one that would allow the microprocessor to be executing its main program and only stop to service peripheral devices when it is told to do so by the device itself. In effect, the method would provide an external asynchronous input that would inform the processor that it should complete whatever instruction that is currently being executed and fetch a new routine that will service the requesting device. Once this servicing is com
pletehowever the processor would resume exactly where it left off.

This method is called Interrupt It is easy to see that system throughput would drastically increase and thus more tasks could be assumed by the micro computer to further enhance its cost effectiveness.

The Programmable Interrupt Controller (PIC) functions as an overall manager in an Interrupt-Driven system environment. It accepts requests from the peripheral equipment, determines which of the in coming requests is of the highest importance (priority), ascertains whether the incoming request has a higher priority value than the level currently being serviced, and issues an interrupt to the CPU based on this determination.

Each peripheral device or structure usually has a special program or "routine" that is associated with its specific functional or operational requirements; this is referred to as a "service routine". The PIC, after issuing an Interrupt to the CPU, must somehow input information into the CPU that can "point" the Program Counter to the service routine associated with the requesting device. This "pointer" is an address in a vectoring table and will often be referred to,in this document as vectoring data.

The 8259A is a device specifically designed for use in real time， interrupt driven microcomputer systems. It manages eight levels or requests and has built-in features for expandability to other 8259A's (up to 64 levels). It is programmed by the systems software as an I/O peripheral. A selection of priority modes available to the programmer so that the manner in which the requests are processed by the 8259'A can be configured to match his system requirements. The priority modes can be changed or reconfigured dynamically at any time during the main program. This means that the complete interrupt structure can be defined as required, based on the total system environment.
```

微型计算机系统的设计要求 IO 设备（如键盘、显示器、传感器和其他组件）以高效的方式接受服务，以便微型计算机可以承担大量的系统任务，而对吞吐量影响很小或没有影响。

为此类设备提供服务的最常见方法是轮询法，即处理器必须依次测试每个设备，实际上是 “询问 ”每个设备是否需要服务。不难看出，主程序的很大一部分都是在这种连续的轮询循环中循环的，这种方法会对系统吞吐量产生严重的不利影响，从而限制了微机可承担的任务，降低了使用此类设备的成本效益。

一种更为理想的方法是允许微处理器执行其主程序，只有当设备本身要求它停止时，它才停止为外围设备提供服务。实际上，这种方法将提供一个外部异步输入，通知处理器应完成当前正在执行的任何指令，并获取一个新的例程，为提出请求的设备提供服务。一旦服务完成，处理器将从原处继续运行。

这种方法被称为 “中断”。不难看出，系统吞吐量将大幅增加，因此微型计算机可以承担更多任务，进一步提高其成本效益。

可编程中断控制器（PIC）在中断驱动的系统环境中起着总体管理者的作用。它接受来自外围设备的请求，确定哪一个到来的请求最重要（优先级），确定到来的请求的优先级值是否高于当前服务的级别，并根据这一判断向 CPU 发出中断。

每个外围设备或结构通常都有一个与其特定功能或操作要求相关的特殊程序或 “例行程序”；这被称为 “服务例行程序”。PIC 在向 CPU 发出中断后，必须以某种方式向 CPU 输入信息，以便将程序计数器 “指向 ”与请求设备相关的服务例程。该 “指针 ”是矢量表(vectoring table)中的一个地址，在本文中通常称为矢量数据(vectoring data)。

8259A 是一款专门设计用于实时、中断驱动微机系统的设备。它可管理八级请求，并具有可扩展到其他 8259A 的内置功能（最多 64 级）。它由系统软件作为 I/O 外设进行编程。编程人员可选择多种优先模式，以便根据系统要求配置 8259A 处理请求的方式。优先级模式可在主程序中随时动态更改或重新配置。这意味着可以根据整个系统环境的需要来定义完整的中断结构。

## 8259A PIC

***Interrupt Mask Register (IMR)***

存储屏蔽中断线的位, 8259A中, 有*IRQ[0...7]*, 所以自然*IMR*是一个8位寄存器, 如果第3位设置为1, 那么*IRQ[2]*的请求就不会被8259A处理, 使用其的一个场景是在处理一个**中断服务例程(Interrupt Service Routine)**时, 屏蔽其他中断, 防止被打断, 直到该例程结束后再解除中断屏蔽: (注意`PIC0_DATA`是`Master PIC data register address`, 也就是`IMR address`)

```c
// 在ISR开始时，屏蔽所有其他的中断
outb(PIC0_DATA, 0xFF);

// 处理中断...

// 在ISR结束时，解除所有中断的屏蔽
outb(PIC0_DATA, 0x00);
```

***In-Service Register (ISR)***

用于存储所有正在被服务的中断级别。当处理器开始处理一个中断时，对应的中断级别会被设置在ISR中，并从IRR中清除。

***Interrupt Request Register (IRR)***

用于存储所有请求服务的中断级别。当一个硬件设备发出一个中断请求时，对应的中断级别会被设置在IRR中。

***PIC Control Register***

用于发送命令给PIC，如初始化命令、结束中断命令等。例如，可以通过控制寄存器发送一个命令来设置PIC的工作模式。

***PIC Data Register***

用于设置PIC的工作模式，如中断屏蔽寄存器可以设置哪些中断线被屏蔽，即不会被处理。例如，可以通过数据寄存器发送一个命令来设置中断向量。

***INT***

8259A的中断输出*INT*直接连接到CPU的中断输入, 当有中断请求（IRQ）发生时，8259A会通过INT信号通知CPU。CPU在接收到INT信号后，会暂停当前的操作，保存当前的状态，然后跳转到对应的中断服务例程（ISR）进行处理。

***INT Acknowledgement (INTA)***

当CPU接收到INT信号并准备处理中断时，它会向PIC发送一个INTA脉冲。在接收到INTA脉冲后，PIC会将矢量信息放到数据总线上。这个矢量信息用于指示CPU应该跳转到哪个中断服务例程（ISR）进行处理。

## Interrupt Sequence (in 8086)

8259A在微型计算机系统中的强大功能是其可编程性和中断例程寻址能力。后者允许直接或间接跳转到请求的特定中断例程，无需对中断设备进行任何轮询。中断过程中的正常事件序列取决于正在使用的CPU类型。

1. IR[0...7]有电平变化: 0->1, 设置对应的中断请求寄存器（IRR）bit
2. 8259A处理这些中断请求, 整合后发送INT给CPU
3. CPU收到INT信号后, 回发一个INTA脉冲
4. 8259A收到INTA后, the highest priority 正在服务寄存器（ISR）bit 被设置, 然后对应的IRR bit重置, 此时8259A还不会往Bus中传数据
5. 8086会启动第二个INTA脉冲, 这一次8259A会往Bus中传入一个8-bit指针, 由CPU读取
6. 这样就完成了这次中断周期, 自动结束中断(AEOI)模式下, 第二个INTA脉冲结束时, ISR位被重置, 非AEOI模式下, ISR位保持设置状态, 这个时候需要向PIC发送一个结束中断(EOI)命令来重置ISR位, 如果你希望简化中断处理的流程, 可以选择AEOI模式;如果你希望有更多的控制权, 例如在中断服务例程结束后还需要执行一些额外的操作, 那么可以选择非AEOI模式.

***一些补充的内容:***

如果在序列的第4步没有中断请求（即请求的持续时间太短），8259A将发出一个7级的中断。vectoring bytes和CAS lines将看起来像是请求了一个7级的中断。

当8259A PIC接收到一个中断时，INT变为活动状态，并开始一个中断确认周期。如果在两个INTA脉冲之间发生了更高优先级的中断，INT线在第二个INTA脉冲后立即变为非活动状态。在一个未指定的时间后，INT线再次被激活，以表示等待服务的更高优先级的中断。这个非活动时间没有被指定，并且可以在不同的部分之间变化。设计者在设计使用8259A的系统时，应该注意这个考虑因素。建议遵循适当的异步设计技术