---
audio: false
generated: true
image: false
lang: ja
layout: post
model: x-ai/grok-4-fast
title: カルノー図によるブール代数の簡略化
translated: true
type: note
---

### カルノー図とは何か？

カルノー図（略称K-map）は、ブール代数式を簡略化するためにデジタル論理設計で使用される図式的ツールです。論理関数を最小化する視覚的な方法を提供し、回路に必要なゲートの数を減らすことを容易にします。1953年にモーリス・カルノーによって発明され、カルノー図は特に4つまたは5つまでの変数を持つ関数に有用です（それを超える場合は、Quine-McCluskeyなどのコンピュータアルゴリズムが好まれます）。

#### 主要な概念
- **ブール式の簡略化**: カルノー図は、真理値表または積和標準形(SOP)を、関数中の1（真の出力）のパターンを特定することで最小化された式に変換するのに役立ちます。
- **グリッド構造**: この図は矩形のグリッドであり、各セルは可能な入力の組み合わせ（最小項）を表します。行と列はグレイコードの順序でバイナリ値がラベル付けされます（隣接するセルが1ビットのみ異なることを保証するため）。
- **グループ化のルール**: 簡略化するために、隣接する1を2の累乗（1, 2, 4, 8など）でグループ化します。各グループは、簡略化された式における積項を表します。グループの重複は許可され、目標は全ての1を可能な限り少ない数で、かつ可能な限り大きなグループでカバーすることです。
- **隣接**: セルは、辺を共有する場合（図の端での折り返し、つまりトーラスのように含む）に隣接していると見なされます。

カルノー図はSOPまたは和積標準形(POS)に最適であり、関数が標準形で与えられていることを前提とします。

#### 簡単な例: 2変数カルノー図
ブール関数 \\( f(A, B) = \sum m(0, 1, 3) \\)（出力が1となる最小項）を考えます。

カルノー図は以下のようになります：

|       | B=0 | B=1 |
|-------|-----|-----|
| **A=0** | 1   | 1   |
| **A=1** | 0   | 1   |

- グループ: 最上行の2つの1のグループ（\\( A' \\) をカバー）、および右下の単一の1（\\( AB \\) をカバー）。
- 簡略化された式: \\( f(A, B) = A' + AB \\)。これはさらに \\( A' + B \\) に簡略化できます（ただし、図は直接主内含項を示しています）。

#### 3変数の例
\\( f(A, B, C) = \sum m(1, 2, 6, 7) \\) の場合：

|         | BC=00 | BC=01 | BC=11 | BC=10 |
|---------|-------|-------|-------|-------|
| **A=0** | 0     | 1     | 0     | 1     |
| **A=1** | 0     | 0     | 1     | 1     |

- グループ: 4つの1（折り返しを含む: セル m1, m2, m6, m7）からなるクワッド（4つのグループ）が \\( B \\) をカバー。
- 簡略化: \\( f(A, B, C) = B \\)。

#### 利点と限界
- **利点**: 小規模な関数に対して直感的、手動での簡略化における誤りを減らす、ドントケア（Xでマークされ、グループを大きくするために1または0として扱える）を視覚化できる。
- **限界**: 多数の変数には拡張性がない。修正なしではXORをうまく扱えない。

カルノー図は、コンピュータ工学のカリキュラムで定番であり、FPGA/ASIC設計において実用的です。

詳細は、[Wikipediaのカルノー図](https://ja.wikipedia.org/wiki/%E3%82%AB%E3%83%AB%E3%83%8E%E3%83%BC%E5%9B%B3)を参照してください。