# Verilog-HDLによる回路記述と設計方法

## 

本ドキュメントはVerilog-HDL(以下Verilog)を使って回路記述を始める初学者を対象とする。

### VerilogとVerlogを学びにくくする要因

Verilogはハードウェア記述言語である。主にLSIの開発に用いられる言語である。

Verilog(及び他のハードウェア記述言語)はハードウェアをソフトウェアライクに記述すると言う特性上、必ずしも書いたものが狙いの回路に変換できる事が保証されていないと言う特徴(?)がある。もっと言うと、文法上許される記述であっても、コンパイル(回路に変換可能=論理合成可能)とは限らなかったりする。なぜなら、ある記述が論理合成できるかどうかは、各種LSIベンダーから提供されるツールチェーンに依存しているからである。そのためVerilogの文法を学んだだけでは、狙った回路に合成可能かを理解する事ができない。

### 本ドキュメントの狙い

そこで本ドキュメントは、定番の回路において、回路記述とそれに対応する回路及びタイミングチャートを併記することで、狙った回路を作るにはどのような記述をすれば良いかを習得できるようにした。

また、本ドキュメントは以下の5点を満たすように作成した。

- 論理合成可能である
- 狙いの回路に合成可能な記述である
- Verilog95(古い記述)を用いない
- 失敗が許されないLSIに求められ、FPGAには不要である過度な制約を設けない

## 
### モジュール宣言
### input

## 組み合わせ回路
### 組み合わせ回路とは
### assgin文
### and or not nand nor xor
### コラム演算子の優先順位 
### wire宣言
### 多bit信号
### ~and
### 加算回路
### Signed Unsigned
### 三項演算子
### if文
### switch文

## 順序回路
### 順序回路とは
### always文と順序回路
### reg宣言

## 回路基礎
### 立ち上がり検知/立下り検知
### カウンタ回路
### ステートマシン
### メモリ回路

## IC外部との接続
### inout宣言
### ハイインピーダンス

## 効率化のための記述
### parameter宣言とlocalparam宣言
### インスタンス宣言
### #include文

## コラム VHDLとの比較
## コラム ASIC設計との比較
## コラム リセットについて
