{
	"version": "1.0",
	"modules": {
		"accel": {
			"proto_instances": {
				"/matprod_0/m_axi_gmem": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "ap_clk"},
						"ARADDR": { "actual": "m_axi_gmem_ARADDR"},
						"ARBURST": { "actual": "m_axi_gmem_ARBURST"},
						"ARCACHE": { "actual": "m_axi_gmem_ARCACHE"},
						"ARESETN": { "actual": "ap_rst_n"},
						"ARID": { "actual": "m_axi_gmem_ARID"},
						"ARLEN": { "actual": "m_axi_gmem_ARLEN"},
						"ARLOCK": { "actual": "m_axi_gmem_ARLOCK"},
						"ARPROT": { "actual": "m_axi_gmem_ARPROT"},
						"ARQOS": { "actual": "m_axi_gmem_ARQOS"},
						"ARREADY": { "actual": "m_axi_gmem_ARREADY"},
						"ARREGION": { "actual": "m_axi_gmem_ARREGION"},
						"ARSIZE": { "actual": "m_axi_gmem_ARSIZE"},
						"ARVALID": { "actual": "m_axi_gmem_ARVALID"},
						"AWADDR": { "actual": "m_axi_gmem_AWADDR"},
						"AWBURST": { "actual": "m_axi_gmem_AWBURST"},
						"AWCACHE": { "actual": "m_axi_gmem_AWCACHE"},
						"AWID": { "actual": "m_axi_gmem_AWID"},
						"AWLEN": { "actual": "m_axi_gmem_AWLEN"},
						"AWLOCK": { "actual": "m_axi_gmem_AWLOCK"},
						"AWPROT": { "actual": "m_axi_gmem_AWPROT"},
						"AWQOS": { "actual": "m_axi_gmem_AWQOS"},
						"AWREADY": { "actual": "m_axi_gmem_AWREADY"},
						"AWREGION": { "actual": "m_axi_gmem_AWREGION"},
						"AWSIZE": { "actual": "m_axi_gmem_AWSIZE"},
						"AWVALID": { "actual": "m_axi_gmem_AWVALID"},
						"BID": { "actual": "m_axi_gmem_BID"},
						"BREADY": { "actual": "m_axi_gmem_BREADY"},
						"BRESP": { "actual": "m_axi_gmem_BRESP"},
						"BVALID": { "actual": "m_axi_gmem_BVALID"},
						"RDATA": { "actual": "m_axi_gmem_RDATA"},
						"RID": { "actual": "m_axi_gmem_RID"},
						"RLAST": { "actual": "m_axi_gmem_RLAST"},
						"RREADY": { "actual": "m_axi_gmem_RREADY"},
						"RRESP": { "actual": "m_axi_gmem_RRESP"},
						"RVALID": { "actual": "m_axi_gmem_RVALID"},
						"WDATA": { "actual": "m_axi_gmem_WDATA"},
						"WID": { "actual": "m_axi_gmem_WID"},
						"WLAST": { "actual": "m_axi_gmem_WLAST"},
						"WREADY": { "actual": "m_axi_gmem_WREADY"},
						"WSTRB": { "actual": "m_axi_gmem_WSTRB"},
						"WVALID": { "actual": "m_axi_gmem_WVALID"}
					}
				},
				"/matprod_0/s_axi_BUS1": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "ap_clk"},
						"ARADDR": { "actual": "s_axi_BUS1_ARADDR"},
						"ARESETN": { "actual": "ap_rst_n"},
						"ARREADY": { "actual": "s_axi_BUS1_ARREADY"},
						"ARVALID": { "actual": "s_axi_BUS1_ARVALID"},
						"AWADDR": { "actual": "s_axi_BUS1_AWADDR"},
						"AWREADY": { "actual": "s_axi_BUS1_AWREADY"},
						"AWVALID": { "actual": "s_axi_BUS1_AWVALID"},
						"BREADY": { "actual": "s_axi_BUS1_BREADY"},
						"BRESP": { "actual": "s_axi_BUS1_BRESP"},
						"BVALID": { "actual": "s_axi_BUS1_BVALID"},
						"RDATA": { "actual": "s_axi_BUS1_RDATA"},
						"RREADY": { "actual": "s_axi_BUS1_RREADY"},
						"RRESP": { "actual": "s_axi_BUS1_RRESP"},
						"RVALID": { "actual": "s_axi_BUS1_RVALID"},
						"WDATA": { "actual": "s_axi_BUS1_WDATA"},
						"WREADY": { "actual": "s_axi_BUS1_WREADY"},
						"WSTRB": { "actual": "s_axi_BUS1_WSTRB"},
						"WVALID": { "actual": "s_axi_BUS1_WVALID"}
					}
				}
			}
		}
	}
}
