TimeQuest Timing Analyzer report for Labfourwtf
Sat Oct 25 13:21:59 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 14. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 15. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 21. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 22. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 23. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 24. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 26. Slow Model Hold: 'KEY[1]'
 27. Slow Model Minimum Pulse Width: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'CLOCK_50'
 29. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 30. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast Model Setup Summary
 40. Fast Model Hold Summary
 41. Fast Model Recovery Summary
 42. Fast Model Removal Summary
 43. Fast Model Minimum Pulse Width Summary
 44. Fast Model Setup: 'CLOCK_50'
 45. Fast Model Setup: 'KEY[1]'
 46. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 47. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 48. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 49. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 50. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 51. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 52. Fast Model Hold: 'CLOCK_50'
 53. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 54. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 55. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 56. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 57. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 58. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 59. Fast Model Hold: 'KEY[1]'
 60. Fast Model Minimum Pulse Width: 'KEY[1]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 63. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 64. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 65. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 66. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 67. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Multicorner Timing Analysis Summary
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 89.86 MHz  ; 89.86 MHz       ; KEY[1]                          ;                                                       ;
; 198.49 MHz ; 198.49 MHz      ; CLOCK_50                        ;                                                       ;
; 933.71 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 936.33 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 942.51 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -6.877 ; -141.179      ;
; KEY[1]                          ; -5.110 ; -4897.079     ;
; clk_div:comb_3|clock_100Khz_reg ; -0.071 ; -0.139        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.070 ; -0.106        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.069 ; -0.146        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.068 ; -0.103        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.062 ; -0.132        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.061 ; -0.129        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.123 ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391 ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391 ; 0.000         ;
; KEY[1]                          ; 0.512 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1902.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.877 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.697      ;
; -6.814 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.633      ;
; -6.812 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.631      ;
; -6.755 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.571      ;
; -6.720 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.539      ;
; -6.699 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.518      ;
; -6.697 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.516      ;
; -6.673 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.492      ;
; -6.671 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.490      ;
; -6.650 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.470      ;
; -6.647 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.222     ; 4.461      ;
; -6.647 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.463      ;
; -6.645 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.464      ;
; -6.645 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.222     ; 4.459      ;
; -6.645 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.461      ;
; -6.643 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.462      ;
; -6.621 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.437      ;
; -6.611 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.428      ;
; -6.607 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.426      ;
; -6.605 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.424      ;
; -6.600 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.416      ;
; -6.586 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.405      ;
; -6.584 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.403      ;
; -6.579 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.398      ;
; -6.577 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.392      ;
; -6.575 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.390      ;
; -6.573 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.389      ;
; -6.571 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.387      ;
; -6.561 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.379      ;
; -6.559 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.377      ;
; -6.553 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.222     ; 4.367      ;
; -6.553 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.369      ;
; -6.551 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.370      ;
; -6.550 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.366      ;
; -6.548 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.364      ;
; -6.535 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.354      ;
; -6.533 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.352      ;
; -6.524 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.339      ;
; -6.522 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.337      ;
; -6.516 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.335      ;
; -6.514 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.333      ;
; -6.510 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.326      ;
; -6.508 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.324      ;
; -6.492 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.311      ;
; -6.483 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.298      ;
; -6.479 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.295      ;
; -6.472 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.289      ;
; -6.467 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.285      ;
; -6.465 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.281      ;
; -6.463 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.283      ;
; -6.460 ; q[21]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.275      ;
; -6.456 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.272      ;
; -6.448 ; lcd_display_address[21] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.263      ;
; -6.447 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.262      ;
; -6.445 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.260      ;
; -6.445 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.261      ;
; -6.443 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.258      ;
; -6.443 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.259      ;
; -6.441 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.260      ;
; -6.441 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.256      ;
; -6.437 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.252      ;
; -6.437 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.254      ;
; -6.435 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.255      ;
; -6.433 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.249      ;
; -6.431 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.247      ;
; -6.430 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.245      ;
; -6.429 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.247      ;
; -6.427 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.245      ;
; -6.424 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.243      ;
; -6.422 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.241      ;
; -6.422 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.242      ;
; -6.422 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.241      ;
; -6.420 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.239      ;
; -6.416 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.232      ;
; -6.401 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.218      ;
; -6.398 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.216      ;
; -6.396 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.214      ;
; -6.387 ; q[1]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.204      ;
; -6.382 ; lcd_display_address[9]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.199      ;
; -6.371 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.191      ;
; -6.363 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.182      ;
; -6.363 ; q[10]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.179      ;
; -6.363 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.180      ;
; -6.361 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.180      ;
; -6.361 ; q[10]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.177      ;
; -6.360 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.176      ;
; -6.351 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.167      ;
; -6.351 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.170      ;
; -6.349 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.164      ;
; -6.340 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.219     ; 4.157      ;
; -6.339 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.220     ; 4.155      ;
; -6.335 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.153      ;
; -6.328 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.147      ;
; -6.312 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.127      ;
; -6.310 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.221     ; 4.125      ;
; -6.309 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.217     ; 4.128      ;
; -6.306 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.126      ;
; -6.306 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.126      ;
; -6.304 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.218     ; 4.122      ;
; -6.303 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.216     ; 4.123      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.110 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 6.126      ;
; -5.064 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 5.588      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -5.003 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.055      ;
; -4.984 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 5.506      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.952 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 5.968      ;
; -4.857 ; regfile32x32:comb_37|regfile[22][9]  ; regfile32x32:comb_37|data_out_2[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.399      ;
; -4.834 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.366      ;
; -4.795 ; regfile32x32:comb_37|regfile[11][24] ; regfile32x32:comb_37|data_out_debug[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.015     ; 5.316      ;
; -4.788 ; regfile32x32:comb_37|regfile[18][6]  ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 5.314      ;
; -4.786 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.319      ;
; -4.767 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 5.305      ;
; -4.761 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 5.299      ;
; -4.750 ; regfile32x32:comb_37|regfile[28][25] ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.290      ;
; -4.727 ; regfile32x32:comb_37|regfile[20][0]  ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 5.272      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][1]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][5]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][7]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][11]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][12]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.711 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][29]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.726      ;
; -4.704 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 5.219      ;
; -4.699 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 5.234      ;
; -4.699 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 5.233      ;
; -4.688 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 5.222      ;
; -4.688 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.020     ; 5.204      ;
; -4.682 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.215      ;
; -4.682 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.218      ;
; -4.672 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.208      ;
; -4.671 ; regfile32x32:comb_37|regfile[11][0]  ; regfile32x32:comb_37|data_out_debug[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.017      ; 5.224      ;
; -4.658 ; regfile32x32:comb_37|regfile[13][16] ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 5.203      ;
; -4.635 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.171      ;
; -4.634 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 5.156      ;
; -4.627 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 5.170      ;
; -4.622 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 5.153      ;
; -4.611 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.148      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][8]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][14]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][16]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][20]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][21]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][25]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.606 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][31]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 5.608      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][1]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][5]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][7]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][11]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][12]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.604 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][29]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 5.655      ;
; -4.600 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 5.140      ;
; -4.592 ; regfile32x32:comb_37|regfile[20][18] ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.124      ;
; -4.590 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 5.128      ;
; -4.588 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 5.130      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.585 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 5.624      ;
; -4.581 ; regfile32x32:comb_37|regfile[9][19]  ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 5.116      ;
; -4.578 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 5.114      ;
; -4.577 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[2][1]      ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.601      ;
; -4.570 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 5.099      ;
; -4.560 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][24]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 5.566      ;
; -4.558 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][22]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 5.569      ;
; -4.558 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][23]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 5.569      ;
; -4.558 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][27]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 5.569      ;
; -4.558 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][30]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 5.569      ;
; -4.556 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[2][1]      ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 5.616      ;
; -4.554 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[2][1]      ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 5.578      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][1]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][5]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][7]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][11]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][12]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.553 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][29]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.021     ; 5.568      ;
; -4.549 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 5.080      ;
; -4.542 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 5.051      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.029 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.003  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.066  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.239  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.036 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.029 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.001  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.035      ;
; 0.237  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.240  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.009 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.045      ;
; 0.066  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.231  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.068 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.036 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; 0.000  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.237  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.243  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.039 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.039 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.031 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.234  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.239  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.036 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.032 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.236  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.238  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.123 ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.393      ; 0.782      ;
; 0.138 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.390      ; 0.794      ;
; 0.148 ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.376      ; 0.790      ;
; 0.150 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.546      ; 0.962      ;
; 0.154 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.374      ; 0.794      ;
; 0.166 ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.490      ; 0.922      ;
; 0.391 ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|LCD_EN                     ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|LCD_RS                     ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; LCD_Display:comb_668|state.FUNC_SET             ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.534 ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.540 ; LCD_Display:comb_668|state.RESET2               ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.668 ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.682 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.949      ;
; 0.686 ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.952      ;
; 0.718 ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.725 ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.991      ;
; 0.741 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.007      ;
; 0.749 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.015      ;
; 0.756 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 1.021      ;
; 0.757 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 1.022      ;
; 0.757 ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.023      ;
; 0.782 ; LCD_Display:comb_668|next_command.RETURN_HOME   ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.788 ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.796 ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.800 ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.807 ; LCD_Display:comb_668|state.RESET3               ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.819 ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.834 ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.845 ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:comb_668|state.LINE2                ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.858 ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.861 ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.868 ; LCD_Display:comb_668|CHAR_COUNT[1]              ; LCD_Display:comb_668|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.134      ;
; 0.871 ; LCD_Display:comb_668|CHAR_COUNT[4]              ; LCD_Display:comb_668|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.887 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.153      ;
; 0.902 ; LCD_Display:comb_668|CHAR_COUNT[0]              ; LCD_Display:comb_668|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.168      ;
; 0.903 ; LCD_Display:comb_668|CHAR_COUNT[3]              ; LCD_Display:comb_668|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.169      ;
; 0.910 ; LCD_Display:comb_668|CHAR_COUNT[2]              ; LCD_Display:comb_668|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.176      ;
; 0.915 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.181      ;
; 0.918 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.184      ;
; 0.920 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.186      ;
; 0.920 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.186      ;
; 0.922 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
; 0.923 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.189      ;
; 0.924 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.190      ;
; 0.924 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.190      ;
; 1.009 ; LCD_Display:comb_668|state.RESET1               ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.273      ;
; 1.029 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.001     ; 1.294      ;
; 1.030 ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.062 ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 1.325      ;
; 1.062 ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.328      ;
; 1.068 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.336      ;
; 1.073 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.341      ;
; 1.073 ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.341      ;
; 1.177 ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.443      ;
; 1.179 ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.185 ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.191 ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.193 ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.704 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.767 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.799 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.838 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.533 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.769 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.035      ;
; 0.799 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.806 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.840 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.770 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.805 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.104      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.802 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.831 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.536 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.801 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.832 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.538 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.704 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.779 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.045      ;
; 0.813 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.512 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.778      ;
; 0.516 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; writeEX_MEM:comb_40|rd_mem[1]                                                         ; writeMem_WB:comb_38|rd_WB[1]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.782      ;
; 0.518 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; pc[31]                                                                                ; pc[31]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.656 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 0.951      ;
; 0.666 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.932      ;
; 0.697 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.964      ;
; 0.699 ; writeEX_MEM:comb_40|mem_addr[25]                                                      ; writeMem_WB:comb_38|d2_WB[25]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.029      ; 0.994      ;
; 0.700 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.966      ;
; 0.727 ; writeEX_MEM:comb_40|mem_addr[4]                                                       ; writeMem_WB:comb_38|d2_WB[4]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.993      ;
; 0.784 ; writeMem_WB:comb_38|d2_WB[14]                                                         ; regfile32x32:comb_37|regfile[23][14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.050      ;
; 0.788 ; writeMem_WB:comb_38|d2_WB[22]                                                         ; regfile32x32:comb_37|regfile[23][22] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.054      ;
; 0.790 ; writeMem_WB:comb_38|d2_WB[23]                                                         ; regfile32x32:comb_37|regfile[30][23] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.056      ;
; 0.798 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; pc[18]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; pc[19]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[21]                                                                                ; pc[21]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[24]                                                                                ; pc[24]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[26]                                                                                ; pc[26]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[28]                                                                                ; pc[28]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; pc[30]                                                                                ; pc[30]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.805 ; pc[2]                                                                                 ; pc[2]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; pc[3]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[5]                                                                                 ; pc[5]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[8]                                                                                 ; pc[8]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[10]                                                                                ; pc[10]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[12]                                                                                ; pc[12]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[14]                                                                                ; pc[14]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[15]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; pc[16]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.831 ; pc[20]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[25]                                                                                ; pc[25]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[27]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; pc[29]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; pc[22]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; pc[23]                                                                                ; pc[23]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; pc[6]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; pc[7]                                                                                 ; pc[7]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; pc[9]                                                                                 ; pc[9]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[11]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; pc[13]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.864 ; writeEX_MEM:comb_40|mem_addr[2]                                                       ; writeMem_WB:comb_38|d2_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.130      ;
; 0.939 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[4][2]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.205      ;
; 0.952 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.218      ;
; 0.969 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.205      ;
; 0.980 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.246      ;
; 0.982 ; writeID_EX:comb_42|exec_data_2[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; writeID_EX:comb_42|exec_data_1[10]                                                    ; writeEX_MEM:comb_40|mem_addr[10]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.248      ;
; 0.983 ; writeID_EX:comb_42|exec_data_2[7]                                                     ; writeEX_MEM:comb_40|mem_addr[7]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.249      ;
; 1.012 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.009      ; 1.287      ;
; 1.018 ; writeID_EX:comb_42|exec_data_1[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.284      ;
; 1.018 ; regfile32x32:comb_37|data_out_1[27]                                                   ; writeID_EX:comb_42|exec_data_1[27]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.784      ;
; 1.019 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[31] ; q[31]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.030     ; 1.255      ;
; 1.019 ; regfile32x32:comb_37|data_out_1[0]                                                    ; writeID_EX:comb_42|exec_data_1[0]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.785      ;
; 1.019 ; regfile32x32:comb_37|data_out_2[2]                                                    ; writeID_EX:comb_42|exec_data_2[2]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.785      ;
; 1.019 ; regfile32x32:comb_37|data_out_2[12]                                                   ; writeID_EX:comb_42|exec_data_2[12]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.785      ;
; 1.020 ; regfile32x32:comb_37|data_out_2[0]                                                    ; writeID_EX:comb_42|exec_data_2[0]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.020 ; regfile32x32:comb_37|data_out_2[26]                                                   ; writeID_EX:comb_42|exec_data_2[26]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.020 ; regfile32x32:comb_37|data_out_2[27]                                                   ; writeID_EX:comb_42|exec_data_2[27]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.786      ;
; 1.021 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.287      ;
; 1.021 ; regfile32x32:comb_37|data_out_2[4]                                                    ; writeID_EX:comb_42|exec_data_2[4]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.787      ;
; 1.023 ; writeID_EX:comb_42|exec_data_1[7]                                                     ; writeEX_MEM:comb_40|mem_addr[7]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.289      ;
; 1.023 ; regfile32x32:comb_37|data_out_2[11]                                                   ; writeID_EX:comb_42|exec_data_2[11]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.789      ;
; 1.023 ; regfile32x32:comb_37|data_out_2[28]                                                   ; writeID_EX:comb_42|exec_data_2[28]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.789      ;
; 1.026 ; regfile32x32:comb_37|data_out_2[15]                                                   ; writeID_EX:comb_42|exec_data_2[15]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.792      ;
; 1.029 ; writeID_EX:comb_42|exec_data_2[16]                                                    ; writeEX_MEM:comb_40|mem_addr[16]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.266      ;
; 1.032 ; writeID_EX:comb_42|exec_data_1[19]                                                    ; writeEX_MEM:comb_40|mem_addr[19]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.269      ;
; 1.032 ; writeID_EX:comb_42|exec_data_1[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.269      ;
; 1.035 ; writeID_EX:comb_42|exec_data_1[20]                                                    ; writeEX_MEM:comb_40|mem_addr[20]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.272      ;
; 1.060 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[12] ; writeIF_ID:comb_43|rd[1]             ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.297      ;
; 1.068 ; writeID_EX:comb_42|exec_data_2[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.305      ;
; 1.071 ; writeID_EX:comb_42|exec_data_2[30]                                                    ; writeEX_MEM:comb_40|mem_addr[30]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.308      ;
; 1.074 ; writeID_EX:comb_42|exec_data_2[22]                                                    ; writeEX_MEM:comb_40|mem_addr[22]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.311      ;
; 1.079 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.316      ;
; 1.080 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12] ; q[12]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.315      ;
; 1.095 ; writeEX_MEM:comb_40|mem_addr[12]                                                      ; writeMem_WB:comb_38|d2_WB[12]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.361      ;
; 1.099 ; writeEX_MEM:comb_40|mem_addr[7]                                                       ; writeMem_WB:comb_38|d2_WB[7]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.367      ;
; 1.103 ; writeID_EX:comb_42|exec_rd[4]                                                         ; writeEX_MEM:comb_40|rd_mem[4]        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.025     ; 1.344      ;
; 1.103 ; writeEX_MEM:comb_40|mem_addr[6]                                                       ; writeMem_WB:comb_38|d2_WB[6]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.369      ;
; 1.103 ; pc[31]                                                                                ; lcd_display_address[31]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.369      ;
; 1.107 ; writeMem_WB:comb_38|d2_WB[8]                                                          ; regfile32x32:comb_37|regfile[18][8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.374      ;
; 1.118 ; writeMem_WB:comb_38|d2_WB[24]                                                         ; regfile32x32:comb_37|regfile[23][24] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.384      ;
; 1.149 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]  ; q[3]                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.386      ;
; 1.150 ; writeEX_MEM:comb_40|mem_addr[16]                                                      ; writeMem_WB:comb_38|d2_WB[16]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.418      ;
; 1.160 ; writeEX_MEM:comb_40|mem_addr[24]                                                      ; writeMem_WB:comb_38|d2_WB[24]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.428      ;
; 1.160 ; regfile32x32:comb_37|data_out_2[25]                                                   ; writeID_EX:comb_42|exec_data_2[25]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.926      ;
; 1.161 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15] ; q[15]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.029     ; 1.398      ;
; 1.162 ; regfile32x32:comb_37|data_out_1[28]                                                   ; writeID_EX:comb_42|exec_data_1[28]   ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.928      ;
; 1.163 ; regfile32x32:comb_37|data_out_2[3]                                                    ; writeID_EX:comb_42|exec_data_2[3]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.929      ;
; 1.165 ; regfile32x32:comb_37|data_out_2[9]                                                    ; writeID_EX:comb_42|exec_data_2[9]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.931      ;
; 1.166 ; regfile32x32:comb_37|data_out_2[1]                                                    ; writeID_EX:comb_42|exec_data_2[1]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.932      ;
; 1.167 ; regfile32x32:comb_37|data_out_2[5]                                                    ; writeID_EX:comb_42|exec_data_2[5]    ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.933      ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.254  ; 6.254  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.254  ; 6.254  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.948  ; 2.948  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.853 ; -0.853 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -3.176 ; -3.176 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.566 ; -1.566 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -2.483 ; -2.483 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.520 ; -2.520 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.697 ; -2.697 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.951 ; -2.951 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -3.059 ; -3.059 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.779 ; -2.779 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -2.679 ; -2.679 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.948  ; 2.948  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.619  ; 2.619  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.344  ; 3.344  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.277  ; 3.277  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.344  ; 3.344  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.138  ; 2.138  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.965  ; 2.965  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.743 ; -1.743 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.806 ; -0.806 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.720  ; 3.720  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.083  ; 1.083  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.406  ; 3.406  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.796  ; 1.796  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.713  ; 2.713  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.750  ; 2.750  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.324  ; 3.324  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.350  ; 3.350  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.720  ; 3.720  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.303  ; 3.303  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.564 ; -0.564 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.949 ; -0.949 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.676  ; 3.676  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.330  ; 2.330  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.871  ; 2.871  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.218  ; 3.218  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.187  ; 3.187  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.676  ; 3.676  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.594  ; 8.594  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.301  ; 8.301  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.696  ; 8.696  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.530  ; 8.530  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.367  ; 8.367  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.066  ; 8.066  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.486  ; 8.486  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.345 ; 12.345 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.343 ; 12.343 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.345 ; 12.345 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.321 ; 12.321 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.111 ; 12.111 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.118 ; 12.118 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.106 ; 12.106 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.103 ; 12.103 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.806 ; 13.806 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.110 ; 13.110 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.501 ; 12.501 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.666 ; 12.666 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.910 ; 12.910 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.041 ; 13.041 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.657 ; 12.657 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.806 ; 13.806 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 13.505 ; 13.505 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.509 ; 13.509 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 13.445 ; 13.445 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 13.260 ; 13.260 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 13.218 ; 13.218 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 13.237 ; 13.237 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.389 ; 13.389 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.342 ; 13.342 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.341 ; 13.341 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.381 ; 13.381 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.384 ; 13.384 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.389 ; 13.389 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.037 ; 13.037 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.090 ; 13.090 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 14.332 ; 14.332 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.332 ; 14.332 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.452 ; 13.452 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.452 ; 13.452 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.837 ; 13.837 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.857 ; 13.857 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.116 ; 14.116 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.328 ; 12.328 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.881 ; 11.881 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.893 ; 11.893 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.328 ; 12.328 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.644 ; 11.644 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.108 ; 12.108 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.910 ; 11.910 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.940 ; 11.940 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.430 ; 12.430 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.429 ; 12.429 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.419 ; 12.419 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.448 ; 12.448 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.415 ; 12.415 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.472 ; 12.472 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.362 ; 13.362 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.516 ; 12.516 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 13.362 ; 13.362 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 13.247 ; 13.247 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 13.316 ; 13.316 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 13.248 ; 13.248 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 13.281 ; 13.281 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.594  ; 8.594  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.301  ; 8.301  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.696  ; 8.696  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.530  ; 8.530  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.367  ; 8.367  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.066  ; 8.066  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.486  ; 8.486  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.581 ; 11.581 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 11.851 ; 11.851 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 11.822 ; 11.822 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 11.807 ; 11.807 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.590 ; 11.590 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.597 ; 11.597 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.585 ; 11.585 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.581 ; 11.581 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.042 ; 12.042 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 12.685 ; 12.685 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.042 ; 12.042 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.205 ; 12.205 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.454 ; 12.454 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.590 ; 12.590 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.219 ; 12.219 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.369 ; 13.369 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 12.020 ; 12.020 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 12.279 ; 12.279 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 12.312 ; 12.312 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 12.248 ; 12.248 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 12.320 ; 12.320 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 12.062 ; 12.062 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 12.020 ; 12.020 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 12.051 ; 12.051 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.783 ; 11.783 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 12.083 ; 12.083 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 12.094 ; 12.094 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 12.136 ; 12.136 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 12.138 ; 12.138 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 12.135 ; 12.135 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.783 ; 11.783 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.823 ; 11.823 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.371 ; 13.371 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.246 ; 14.246 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.371 ; 13.371 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.371 ; 13.371 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.751 ; 13.751 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.771 ; 13.771 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.009 ; 14.009 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.014 ; 11.014 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.496 ; 11.496 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.503 ; 11.503 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.933 ; 11.933 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.014 ; 11.014 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.722 ; 11.722 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.525 ; 11.525 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.544 ; 11.544 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.827 ; 11.827 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.836 ; 11.836 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.838 ; 11.838 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.829 ; 11.829 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.007 ; 12.007 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.860 ; 11.860 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.827 ; 11.827 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.884 ; 11.884 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.373 ; 11.373 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.373 ; 11.373 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.227 ; 12.227 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.112 ; 12.112 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.179 ; 12.179 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.113 ; 12.113 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.433 ; 11.433 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.126 ; 12.126 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.619 ; -32.425       ;
; KEY[1]                          ; -2.005 ; -1706.710     ;
; clk_div:comb_3|clock_100hz_reg  ; 0.504  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.506  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.506  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.510  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.510  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -0.034 ; -0.088        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; KEY[1]                          ; 0.235  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1902.524     ;
; CLOCK_50                        ; -1.380 ; -76.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.619 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 2.065      ;
; -2.604 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 2.050      ;
; -2.601 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 2.047      ;
; -2.564 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 2.009      ;
; -2.547 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.993      ;
; -2.544 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.990      ;
; -2.526 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.969      ;
; -2.518 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.964      ;
; -2.517 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.963      ;
; -2.516 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.960      ;
; -2.515 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.961      ;
; -2.513 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.957      ;
; -2.511 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.585     ; 1.958      ;
; -2.511 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.957      ;
; -2.508 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.585     ; 1.955      ;
; -2.508 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.954      ;
; -2.507 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.952      ;
; -2.506 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.949      ;
; -2.503 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.946      ;
; -2.501 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.947      ;
; -2.492 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.935      ;
; -2.489 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.932      ;
; -2.489 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.933      ;
; -2.486 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.930      ;
; -2.484 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.930      ;
; -2.481 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.927      ;
; -2.481 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.927      ;
; -2.479 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.922      ;
; -2.478 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.923      ;
; -2.478 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.924      ;
; -2.477 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.921      ;
; -2.476 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.919      ;
; -2.476 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.919      ;
; -2.471 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.917      ;
; -2.471 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.916      ;
; -2.466 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.910      ;
; -2.466 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.908      ;
; -2.463 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.907      ;
; -2.459 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.905      ;
; -2.456 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.902      ;
; -2.454 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.897      ;
; -2.452 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.894      ;
; -2.451 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.894      ;
; -2.449 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.892      ;
; -2.449 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.893      ;
; -2.446 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.890      ;
; -2.444 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.889      ;
; -2.443 ; lcd_display_address[27] ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.889      ;
; -2.442 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.888      ;
; -2.442 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.886      ;
; -2.441 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.886      ;
; -2.439 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.885      ;
; -2.439 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.883      ;
; -2.436 ; q[21]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.878      ;
; -2.431 ; lcd_display_address[21] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.873      ;
; -2.429 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.875      ;
; -2.429 ; lcd_display_address[4]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.872      ;
; -2.426 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.872      ;
; -2.426 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.869      ;
; -2.424 ; q[31]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.585     ; 1.871      ;
; -2.424 ; lcd_display_address[5]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.868      ;
; -2.422 ; q[26]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.868      ;
; -2.420 ; lcd_display_address[6]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.864      ;
; -2.419 ; lcd_display_address[30] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.864      ;
; -2.415 ; lcd_display_address[26] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.861      ;
; -2.414 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.857      ;
; -2.414 ; lcd_display_address[29] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.856      ;
; -2.413 ; lcd_display_address[0]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.856      ;
; -2.410 ; q[10]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.854      ;
; -2.410 ; lcd_display_address[2]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.853      ;
; -2.409 ; lcd_display_address[22] ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.852      ;
; -2.408 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.854      ;
; -2.407 ; q[10]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.851      ;
; -2.407 ; lcd_display_address[9]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.851      ;
; -2.405 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.849      ;
; -2.405 ; lcd_display_address[3]  ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.848      ;
; -2.405 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.851      ;
; -2.404 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.847      ;
; -2.402 ; q[27]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.847      ;
; -2.402 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.846      ;
; -2.402 ; q[22]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.845      ;
; -2.401 ; lcd_display_address[25] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.844      ;
; -2.397 ; lcd_display_address[31] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.843      ;
; -2.393 ; q[1]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.837      ;
; -2.393 ; q[18]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.837      ;
; -2.390 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.836      ;
; -2.389 ; q[29]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.834      ;
; -2.387 ; q[30]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.833      ;
; -2.386 ; lcd_display_address[28] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.830      ;
; -2.386 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.832      ;
; -2.385 ; q[6]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.831      ;
; -2.379 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.825      ;
; -2.376 ; q[25]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.586     ; 1.822      ;
; -2.370 ; q[10]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.813      ;
; -2.370 ; lcd_display_address[18] ; LCD_Display:comb_668|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.814      ;
; -2.368 ; lcd_display_address[23] ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.812      ;
; -2.368 ; q[2]                    ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.587     ; 1.813      ;
; -2.365 ; lcd_display_address[23] ; LCD_Display:comb_668|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.588     ; 1.809      ;
; -2.365 ; lcd_display_address[1]  ; LCD_Display:comb_668|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.589     ; 1.808      ;
; -2.364 ; q[21]                   ; LCD_Display:comb_668|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.590     ; 1.806      ;
+--------+-------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                    ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.005 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[12]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.526      ;
; -1.962 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 2.481      ;
; -1.931 ; regfile32x32:comb_37|regfile[22][9]  ; regfile32x32:comb_37|data_out_2[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.469      ;
; -1.930 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.456      ;
; -1.919 ; regfile32x32:comb_37|regfile[28][25] ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.454      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.898 ; writeMem_WB:comb_38|rd_WB[0]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.913      ;
; -1.886 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 2.397      ;
; -1.879 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.406      ;
; -1.872 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.406      ;
; -1.869 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[27]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.402      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.856 ; writeMem_WB:comb_38|rd_WB[2]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.871      ;
; -1.854 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.382      ;
; -1.853 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 2.384      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.852 ; writeMem_WB:comb_38|rd_WB[1]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 2.897      ;
; -1.849 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[8]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.390      ;
; -1.845 ; regfile32x32:comb_37|regfile[11][24] ; regfile32x32:comb_37|data_out_debug[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.014     ; 2.363      ;
; -1.842 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.370      ;
; -1.842 ; regfile32x32:comb_37|regfile[13][16] ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 2.380      ;
; -1.832 ; regfile32x32:comb_37|regfile[18][6]  ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.011     ; 2.353      ;
; -1.828 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.363      ;
; -1.827 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.340      ;
; -1.821 ; writeIF_ID:comb_43|rt[1]             ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.334      ;
; -1.813 ; regfile32x32:comb_37|regfile[11][0]  ; regfile32x32:comb_37|data_out_debug[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 2.360      ;
; -1.811 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[13]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 2.335      ;
; -1.810 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.337      ;
; -1.810 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.347      ;
; -1.810 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.342      ;
; -1.810 ; regfile32x32:comb_37|regfile[9][19]  ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 2.340      ;
; -1.806 ; regfile32x32:comb_37|regfile[20][0]  ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 2.348      ;
; -1.805 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.337      ;
; -1.801 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.334      ;
; -1.798 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 2.318      ;
; -1.794 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.335      ;
; -1.792 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[6]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 2.311      ;
; -1.788 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[28]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.313      ;
; -1.785 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.319      ;
; -1.778 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.311      ;
; -1.774 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 2.281      ;
; -1.772 ; regfile32x32:comb_37|regfile[22][9]  ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.306      ;
; -1.772 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.304      ;
; -1.771 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 2.293      ;
; -1.769 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[0]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 2.309      ;
; -1.765 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.292      ;
; -1.762 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.294      ;
; -1.762 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.295      ;
; -1.760 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[30]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.273      ;
; -1.759 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.287      ;
; -1.757 ; writeIF_ID:comb_43|rt[0]             ; regfile32x32:comb_37|data_out_2[25]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.283      ;
; -1.756 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[22]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 2.281      ;
; -1.756 ; writeIF_ID:comb_43|rt[3]             ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.293      ;
; -1.748 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[1]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.275      ;
; -1.748 ; writeIF_ID:comb_43|rt[2]             ; regfile32x32:comb_37|data_out_2[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.275      ;
; -1.746 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[31]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.019     ; 2.259      ;
; -1.745 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[7]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.286      ;
; -1.744 ; regfile32x32:comb_37|regfile[20][18] ; regfile32x32:comb_37|data_out_2[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.271      ;
; -1.743 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[2]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 2.250      ;
; -1.742 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[15]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.270      ;
; -1.739 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[24]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.271      ;
; -1.739 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[16]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 2.273      ;
; -1.737 ; regfile32x32:comb_37|regfile[22][5]  ; regfile32x32:comb_37|data_out_2[5]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 2.274      ;
; -1.734 ; regfile32x32:comb_37|regfile[8][19]  ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 2.264      ;
; -1.733 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.260      ;
; -1.732 ; writeIF_ID:comb_43|rs[2]             ; regfile32x32:comb_37|data_out_1[29]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 2.267      ;
; -1.731 ; regfile32x32:comb_37|regfile[19][9]  ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 2.259      ;
; -1.731 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 2.264      ;
; -1.730 ; writeIF_ID:comb_43|rs[0]             ; regfile32x32:comb_37|data_out_1[9]      ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 2.257      ;
; -1.730 ; regfile32x32:comb_37|regfile[1][19]  ; regfile32x32:comb_37|data_out_2[19]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.013     ; 2.249      ;
; -1.727 ; regfile32x32:comb_37|regfile[24][11] ; regfile32x32:comb_37|data_out_2[11]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 2.268      ;
; -1.727 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[14]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.016     ; 2.243      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][0]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][9]     ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][13]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][15]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][17]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][18]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][19]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeMem_WB:comb_38|rd_WB[4]         ; regfile32x32:comb_37|regfile[16][28]    ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 2.760      ;
; -1.726 ; writeIF_ID:comb_43|rs[3]             ; regfile32x32:comb_37|data_out_1[23]     ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 2.258      ;
; -1.724 ; writeIF_ID:comb_43|rs[1]             ; regfile32x32:comb_37|data_out_1[18]     ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 2.250      ;
+--------+--------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.515 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.520 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.520 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.632 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.520 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.560 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.633 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.516 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.633 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.637 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.560 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.629 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.516 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.631 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.631 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.634 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.034 ; clk_div:comb_3|clock_100Khz_int                 ; clk_div:comb_3|clock_100Khz_reg                 ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.271      ; 0.389      ;
; -0.022 ; clk_div:comb_3|clock_100hz_int                  ; clk_div:comb_3|clock_100hz_reg                  ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.396      ;
; -0.014 ; clk_div:comb_3|clock_10Khz_int                  ; clk_div:comb_3|clock_10Khz_reg                  ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.331      ; 0.469      ;
; -0.011 ; clk_div:comb_3|clock_1Hz_int                    ; clk_div:comb_3|clock_1Hz_reg                    ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.254      ; 0.395      ;
; -0.007 ; clk_div:comb_3|clock_1Khz_int                   ; clk_div:comb_3|clock_1Khz_reg                   ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.253      ; 0.398      ;
; 0.034  ; clk_div:comb_3|clock_10Hz_int                   ; clk_div:comb_3|clock_10Hz_reg                   ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.289      ; 0.475      ;
; 0.215  ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|LCD_EN                     ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|LCD_RS                     ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; LCD_Display:comb_668|state.FUNC_SET             ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.247  ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; clk_div:comb_3|count_1Mhz[6]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; LCD_Display:comb_668|state.RESET2               ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; LCD_Display:comb_668|state.DISPLAY_OFF          ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.304  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.305  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.457      ;
; 0.312  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.464      ;
; 0.319  ; LCD_Display:comb_668|next_command.RESET3        ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.324  ; LCD_Display:comb_668|next_command.LINE2         ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.331  ; clk_div:comb_3|clock_1Mhz_int                   ; clk_div:comb_3|clock_1Mhz_reg                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.335  ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.349  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.501      ;
; 0.349  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.501      ;
; 0.354  ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_Display:comb_668|next_command.RESET2        ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.362  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:comb_668|state.RESET3               ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[5]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clk_div:comb_3|count_1Mhz[1]                    ; clk_div:comb_3|count_1Mhz[1]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|clock_1Mhz_int                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clk_div:comb_3|count_1Mhz[3]                    ; clk_div:comb_3|count_1Mhz[3]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_Display:comb_668|next_command.RETURN_HOME   ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:comb_668|next_command.MODE_SET      ; LCD_Display:comb_668|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:comb_668|state.Print_String         ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_668|state.LINE2                ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[0]                    ; clk_div:comb_3|count_1Mhz[0]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:comb_3|count_1Mhz[2]                    ; clk_div:comb_3|count_1Mhz[2]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.387  ; clk_div:comb_3|count_1Mhz[4]                    ; clk_div:comb_3|count_1Mhz[4]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.397  ; LCD_Display:comb_668|CHAR_COUNT[1]              ; LCD_Display:comb_668|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.549      ;
; 0.397  ; LCD_Display:comb_668|CHAR_COUNT[4]              ; LCD_Display:comb_668|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.549      ;
; 0.406  ; LCD_Display:comb_668|CHAR_COUNT[0]              ; LCD_Display:comb_668|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.408  ; LCD_Display:comb_668|CHAR_COUNT[3]              ; LCD_Display:comb_668|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.560      ;
; 0.410  ; LCD_Display:comb_668|CHAR_COUNT[2]              ; LCD_Display:comb_668|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.412  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.564      ;
; 0.415  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.421  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.573      ;
; 0.421  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.573      ;
; 0.422  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.574      ;
; 0.424  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.576      ;
; 0.425  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.577      ;
; 0.430  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.582      ;
; 0.431  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.583      ;
; 0.456  ; LCD_Display:comb_668|state.RESET1               ; LCD_Display:comb_668|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.606      ;
; 0.460  ; LCD_Display:comb_668|state.RETURN_HOME          ; LCD_Display:comb_668|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.465  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.617      ;
; 0.494  ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 0.651      ;
; 0.496  ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; LCD_Display:comb_668|next_command.FUNC_SET      ; LCD_Display:comb_668|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LCD_Display:comb_668|state.DROP_LCD_EN          ; LCD_Display:comb_668|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.646      ;
; 0.500  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 0.655      ;
; 0.501  ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:comb_668|state.HOLD                 ; LCD_Display:comb_668|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.003      ; 0.656      ;
; 0.503  ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; clk_div:comb_3|count_1Mhz[5]                    ; clk_div:comb_3|count_1Mhz[6]                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.320 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.359 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.372 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.360 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.365 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.376 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.361 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.374 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.364 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.365 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.320 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.367 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; writeID_EX:comb_42|exec_rd[1]                                                         ; writeEX_MEM:comb_40|rd_mem[1]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.387      ;
; 0.237 ; writeID_EX:comb_42|exec_rd[3]                                                         ; writeEX_MEM:comb_40|rd_mem[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; writeEX_MEM:comb_40|rd_mem[1]                                                         ; writeMem_WB:comb_38|rd_WB[1]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; writeEX_MEM:comb_40|rd_mem[3]                                                         ; writeMem_WB:comb_38|rd_WB[3]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; writeIF_ID:comb_43|rd[0]                                                              ; writeID_EX:comb_42|exec_rd[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; writeID_EX:comb_42|exec_rd[0]                                                         ; writeEX_MEM:comb_40|rd_mem[0]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; writeIF_ID:comb_43|rd[3]                                                              ; writeID_EX:comb_42|exec_rd[3]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; writeEX_MEM:comb_40|rd_mem[0]                                                         ; writeMem_WB:comb_38|rd_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; writeID_EX:comb_42|exec_rd[2]                                                         ; writeEX_MEM:comb_40|rd_mem[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; writeEX_MEM:comb_40|rd_mem[2]                                                         ; writeMem_WB:comb_38|rd_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; pc[31]                                                                                ; pc[31]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; writeIF_ID:comb_43|rd[2]                                                              ; writeID_EX:comb_42|exec_rd[2]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.301 ; writeEX_MEM:comb_40|mem_addr[15]                                                      ; writeMem_WB:comb_38|d2_WB[15]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.477      ;
; 0.312 ; writeEX_MEM:comb_40|mem_addr[25]                                                      ; writeMem_WB:comb_38|d2_WB[25]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.024      ; 0.488      ;
; 0.315 ; writeEX_MEM:comb_40|mem_addr[0]                                                       ; writeMem_WB:comb_38|d2_WB[0]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.469      ;
; 0.320 ; writeIF_ID:comb_43|rd[4]                                                              ; writeID_EX:comb_42|exec_rd[4]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.472      ;
; 0.329 ; writeEX_MEM:comb_40|rd_mem[4]                                                         ; writeMem_WB:comb_38|rd_WB[4]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.335 ; writeEX_MEM:comb_40|mem_addr[4]                                                       ; writeMem_WB:comb_38|d2_WB[4]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.487      ;
; 0.357 ; pc[18]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; pc[19]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[26]                                                                                ; pc[26]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; pc[28]                                                                                ; pc[28]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; pc[2]                                                                                 ; pc[2]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[12]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[21]                                                                                ; pc[21]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[24]                                                                                ; pc[24]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; pc[30]                                                                                ; pc[30]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; pc[3]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; pc[10]                                                                                ; pc[10]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; pc[12]                                                                                ; pc[12]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; pc[5]                                                                                 ; pc[5]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[8]                                                                                 ; pc[8]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[14]                                                                                ; pc[14]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[15]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc[16]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; pc[6]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[7]                                                                                 ; pc[7]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[20]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[25]                                                                                ; pc[25]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pc[27]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; pc[22]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[23]                                                                                ; pc[23]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; pc[29]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; pc[9]                                                                                 ; pc[9]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; pc[11]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; pc[13]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.377 ; writeMem_WB:comb_38|d2_WB[14]                                                         ; regfile32x32:comb_37|regfile[23][14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; writeMem_WB:comb_38|d2_WB[22]                                                         ; regfile32x32:comb_37|regfile[23][22] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; writeMem_WB:comb_38|d2_WB[23]                                                         ; regfile32x32:comb_37|regfile[30][23] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.533      ;
; 0.421 ; writeEX_MEM:comb_40|mem_addr[2]                                                       ; writeMem_WB:comb_38|d2_WB[2]         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.573      ;
; 0.435 ; writeID_EX:comb_42|exec_data_1[14]                                                    ; writeEX_MEM:comb_40|mem_addr[14]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; writeMem_WB:comb_38|rd_WB[4]                                                          ; regfile32x32:comb_37|regfile[4][2]   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; writeID_EX:comb_42|exec_data_1[10]                                                    ; writeEX_MEM:comb_40|mem_addr[10]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; writeID_EX:comb_42|exec_data_2[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; writeID_EX:comb_42|exec_data_1[3]                                                     ; writeEX_MEM:comb_40|mem_addr[3]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; writeID_EX:comb_42|exec_data_2[7]                                                     ; writeEX_MEM:comb_40|mem_addr[7]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.596      ;
; 0.454 ; writeID_EX:comb_42|exec_data_1[1]                                                     ; writeEX_MEM:comb_40|mem_addr[1]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; writeID_EX:comb_42|exec_data_1[6]                                                     ; writeEX_MEM:comb_40|mem_addr[6]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; writeID_EX:comb_42|exec_data_1[7]                                                     ; writeEX_MEM:comb_40|mem_addr[7]      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.609      ;
; 0.479 ; writeID_EX:comb_42|exec_data_1[20]                                                    ; writeEX_MEM:comb_40|mem_addr[20]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.607      ;
; 0.480 ; writeID_EX:comb_42|exec_data_2[16]                                                    ; writeEX_MEM:comb_40|mem_addr[16]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.608      ;
; 0.480 ; writeID_EX:comb_42|exec_data_1[31]                                                    ; writeEX_MEM:comb_40|mem_addr[31]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.640      ;
; 0.481 ; writeID_EX:comb_42|exec_data_1[21]                                                    ; writeEX_MEM:comb_40|mem_addr[21]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.609      ;
; 0.482 ; writeID_EX:comb_42|exec_data_1[19]                                                    ; writeEX_MEM:comb_40|mem_addr[19]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.610      ;
; 0.482 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[30] ; q[30]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.043     ; 0.591      ;
; 0.486 ; pc[31]                                                                                ; lcd_display_address[31]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.638      ;
; 0.489 ; writeMem_WB:comb_38|d2_WB[8]                                                          ; regfile32x32:comb_37|regfile[18][8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.643      ;
; 0.490 ; writeID_EX:comb_42|exec_data_2[23]                                                    ; writeEX_MEM:comb_40|mem_addr[23]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.618      ;
; 0.490 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_2f71:auto_generated|q_a[31] ; q[31]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.044     ; 0.598      ;
; 0.493 ; writeID_EX:comb_42|exec_data_2[30]                                                    ; writeEX_MEM:comb_40|mem_addr[30]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.621      ;
; 0.494 ; writeID_EX:comb_42|exec_data_2[22]                                                    ; writeEX_MEM:comb_40|mem_addr[22]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.622      ;
; 0.494 ; pc[4]                                                                                 ; pc[5]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; pc[18]                                                                                ; pc[19]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; pc[19]                                                                                ; pc[20]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; pc[26]                                                                                ; pc[27]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; pc[28]                                                                                ; pc[29]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; writeID_EX:comb_42|exec_data_1[12]                                                    ; writeEX_MEM:comb_40|mem_addr[13]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; pc[30]                                                                                ; pc[31]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; pc[2]                                                                                 ; pc[3]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; pc[21]                                                                                ; pc[22]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; pc[10]                                                                                ; pc[11]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; pc[12]                                                                                ; pc[13]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; writeID_EX:comb_42|exec_data_1[13]                                                    ; writeEX_MEM:comb_40|mem_addr[13]     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.024     ; 0.626      ;
; 0.499 ; pc[14]                                                                                ; pc[15]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; pc[15]                                                                                ; pc[16]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; pc[5]                                                                                 ; pc[6]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; pc[17]                                                                                ; pc[18]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.509 ; pc[25]                                                                                ; pc[26]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; pc[27]                                                                                ; pc[28]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; pc[20]                                                                                ; pc[21]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; pc[7]                                                                                 ; pc[8]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; pc[6]                                                                                 ; pc[7]                                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; pc[23]                                                                                ; pc[24]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; pc[29]                                                                                ; pc[30]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; pc[22]                                                                                ; pc[23]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; pc[9]                                                                                 ; pc[10]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; pc[11]                                                                                ; pc[12]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; pc[13]                                                                                ; pc[14]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.522 ; writeEX_MEM:comb_40|mem_addr[12]                                                      ; writeMem_WB:comb_38|d2_WB[12]        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.674      ;
; 0.526 ; pc[17]                                                                                ; pc[17]                               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.678      ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_668|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.242  ; 3.242  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.242  ; 3.242  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.638  ; 1.638  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.693 ; -0.693 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.834 ; -1.834 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.075 ; -1.075 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.513 ; -1.513 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.520 ; -1.520 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.627 ; -1.627 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.734 ; -1.734 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.829 ; -1.829 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.634 ; -1.634 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.623 ; -1.623 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 1.638  ; 1.638  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 1.546  ; 1.546  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.129  ; 1.129  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.129  ; 1.129  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.090  ; 1.090  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.522  ; 0.522  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.906  ; 0.906  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.133 ; -1.133 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.621 ; -0.621 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.621 ; -0.621 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.113  ; 2.113  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.813  ; 0.813  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.954  ; 1.954  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.195  ; 1.195  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.633  ; 1.633  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.640  ; 1.640  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.956  ; 1.956  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.982  ; 1.982  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.113  ; 2.113  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.867  ; 1.867  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.960  ; 1.960  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.479 ; -0.479 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.726 ; -0.726 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.105  ; 2.105  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.553  ; 1.553  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.806  ; 1.806  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.934  ; 1.934  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.893  ; 1.893  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.105  ; 2.105  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.838 ; 4.838 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.654 ; 4.654 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.520 ; 6.520 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.506 ; 6.506 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.418 ; 6.418 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.425 ; 6.425 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.419 ; 6.419 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.414 ; 6.414 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 7.238 ; 7.238 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.942 ; 6.942 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.699 ; 6.699 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.682 ; 6.682 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.774 ; 6.774 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.852 ; 6.852 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.658 ; 6.658 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.238 ; 7.238 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 7.023 ; 7.023 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 7.018 ; 7.018 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 7.001 ; 7.001 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.988 ; 6.988 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 7.023 ; 7.023 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.906 ; 6.906 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.881 ; 6.881 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.896 ; 6.896 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.940 ; 6.940 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.909 ; 6.909 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.905 ; 6.905 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.928 ; 6.928 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.929 ; 6.929 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.940 ; 6.940 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.760 ; 6.760 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.789 ; 6.789 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.434 ; 7.434 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.434 ; 7.434 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.063 ; 7.063 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.063 ; 7.063 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.212 ; 7.212 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.232 ; 7.232 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.307 ; 7.307 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.480 ; 6.480 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.302 ; 6.302 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.299 ; 6.299 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.480 ; 6.480 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.140 ; 6.140 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.394 ; 6.394 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.315 ; 6.315 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.335 ; 6.335 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.590 ; 6.590 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.491 ; 6.491 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.493 ; 6.493 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.485 ; 6.485 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.590 ; 6.590 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.506 ; 6.506 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.488 ; 6.488 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.515 ; 6.515 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.948 ; 6.948 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.577 ; 6.577 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.948 ; 6.948 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.858 ; 6.858 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.903 ; 6.903 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.860 ; 6.860 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.623 ; 6.623 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.892 ; 6.892 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.838 ; 4.838 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.654 ; 4.654 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.187 ; 6.187 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.322 ; 6.322 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.290 ; 6.290 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.282 ; 6.282 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.191 ; 6.191 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.198 ; 6.198 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.187 ; 6.187 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.438 ; 6.438 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.706 ; 6.706 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.459 ; 6.459 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.444 ; 6.444 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.540 ; 6.540 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.622 ; 6.622 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.438 ; 6.438 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.022 ; 7.022 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.514 ; 6.514 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.499 ; 6.499 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.488 ; 6.488 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.401 ; 6.401 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.390 ; 6.390 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.395 ; 6.395 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.410 ; 6.410 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.436 ; 6.436 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.435 ; 6.435 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.281 ; 6.281 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.380 ; 7.380 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.158 ; 7.158 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.178 ; 7.178 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.254 ; 7.254 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.902 ; 5.902 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.110 ; 6.110 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.107 ; 6.107 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.284 ; 6.284 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 5.902 ; 5.902 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.203 ; 6.203 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.130 ; 6.130 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.137 ; 6.137 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.237 ; 6.237 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.239 ; 6.239 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.242 ; 6.242 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.237 ; 6.237 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.347 ; 6.347 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.238 ; 6.238 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.427 ; 6.427 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.339 ; 6.339 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.345 ; 6.345 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.362 ; 6.362 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -6.877    ; -0.034 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.877    ; -0.034 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -5.110    ; 0.235  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.071    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.070    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.068    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.061    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                  ; -5039.013 ; -0.088 ; 0.0      ; 0.0     ; -2002.904           ;
;  CLOCK_50                        ; -141.179  ; -0.088 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                          ; -4897.079 ; 0.000  ; N/A      ; N/A     ; -1902.524           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.139    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.106    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.103    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.129    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.132    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.146    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.254  ; 6.254  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.254  ; 6.254  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.948  ; 2.948  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.693 ; -0.693 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.834 ; -1.834 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.075 ; -1.075 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.513 ; -1.513 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.520 ; -1.520 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.627 ; -1.627 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.734 ; -1.734 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.829 ; -1.829 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.634 ; -1.634 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.623 ; -1.623 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.948  ; 2.948  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.619  ; 2.619  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.344  ; 3.344  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.277  ; 3.277  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.344  ; 3.344  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.138  ; 2.138  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.965  ; 2.965  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.133 ; -1.133 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.621 ; -0.621 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.621 ; -0.621 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.720  ; 3.720  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.083  ; 1.083  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.406  ; 3.406  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.796  ; 1.796  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.713  ; 2.713  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.750  ; 2.750  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.324  ; 3.324  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.350  ; 3.350  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.720  ; 3.720  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.181  ; 3.181  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.303  ; 3.303  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.479 ; -0.479 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.726 ; -0.726 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.676  ; 3.676  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.330  ; 2.330  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.871  ; 2.871  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.218  ; 3.218  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.187  ; 3.187  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.676  ; 3.676  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.594  ; 8.594  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.669  ; 7.669  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.301  ; 8.301  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.696  ; 8.696  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.530  ; 8.530  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.367  ; 8.367  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.066  ; 8.066  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.486  ; 8.486  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 12.345 ; 12.345 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.343 ; 12.343 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.345 ; 12.345 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.321 ; 12.321 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.111 ; 12.111 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.118 ; 12.118 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.106 ; 12.106 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.103 ; 12.103 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 13.806 ; 13.806 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 13.110 ; 13.110 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.501 ; 12.501 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.666 ; 12.666 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.910 ; 12.910 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 13.041 ; 13.041 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.657 ; 12.657 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 13.806 ; 13.806 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 13.505 ; 13.505 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 13.509 ; 13.509 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 13.445 ; 13.445 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 13.260 ; 13.260 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 13.218 ; 13.218 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 13.237 ; 13.237 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 13.389 ; 13.389 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 13.342 ; 13.342 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 13.341 ; 13.341 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 13.381 ; 13.381 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 13.384 ; 13.384 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 13.389 ; 13.389 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 13.037 ; 13.037 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 13.090 ; 13.090 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 14.332 ; 14.332 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.332 ; 14.332 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.452 ; 13.452 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.452 ; 13.452 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.837 ; 13.837 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.857 ; 13.857 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.116 ; 14.116 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.328 ; 12.328 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.881 ; 11.881 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.893 ; 11.893 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.328 ; 12.328 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.644 ; 11.644 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.108 ; 12.108 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.910 ; 11.910 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.940 ; 11.940 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.430 ; 12.430 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.429 ; 12.429 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.419 ; 12.419 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.595 ; 12.595 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.448 ; 12.448 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.415 ; 12.415 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.472 ; 12.472 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 13.362 ; 13.362 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.516 ; 12.516 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 13.362 ; 13.362 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 13.247 ; 13.247 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 13.316 ; 13.316 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 13.248 ; 13.248 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 13.281 ; 13.281 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 13.252 ; 13.252 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.645 ; 4.645 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.268 ; 4.268 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.537 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.838 ; 4.838 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.654 ; 4.654 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.408 ; 4.408 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.422 ; 4.422 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.187 ; 6.187 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.322 ; 6.322 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.290 ; 6.290 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.282 ; 6.282 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.191 ; 6.191 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.198 ; 6.198 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.189 ; 6.189 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.187 ; 6.187 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.438 ; 6.438 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.706 ; 6.706 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.459 ; 6.459 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.444 ; 6.444 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.540 ; 6.540 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.622 ; 6.622 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.438 ; 6.438 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 7.022 ; 7.022 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.514 ; 6.514 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.499 ; 6.499 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.488 ; 6.488 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.523 ; 6.523 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 6.401 ; 6.401 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 6.390 ; 6.390 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.395 ; 6.395 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.410 ; 6.410 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.436 ; 6.436 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.435 ; 6.435 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.281 ; 6.281 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.380 ; 7.380 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.011 ; 7.011 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.158 ; 7.158 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.178 ; 7.178 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.254 ; 7.254 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.902 ; 5.902 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.110 ; 6.110 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.107 ; 6.107 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.284 ; 6.284 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 5.902 ; 5.902 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.203 ; 6.203 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.130 ; 6.130 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.137 ; 6.137 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.237 ; 6.237 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.239 ; 6.239 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.242 ; 6.242 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.237 ; 6.237 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.347 ; 6.347 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.263 ; 6.263 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.238 ; 6.238 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.271 ; 6.271 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.051 ; 6.051 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.427 ; 6.427 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.339 ; 6.339 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.380 ; 6.380 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.345 ; 6.345 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.091 ; 6.091 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.362 ; 6.362 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 6.954 ; 6.954 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8616     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1755     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 464      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 8616     ; 96       ; 5056     ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1332  ; 1332 ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 219   ; 219  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 25 13:21:56 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.877      -141.179 CLOCK_50 
    Info (332119):    -5.110     -4897.079 KEY[1] 
    Info (332119):    -0.071        -0.139 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.070        -0.106 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.069        -0.146 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.068        -0.103 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.062        -0.132 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.061        -0.129 clk_div:comb_3|clock_10Khz_reg 
Info (332146): Worst-case hold slack is 0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.123         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.512         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1902.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.619
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.619       -32.425 CLOCK_50 
    Info (332119):    -2.005     -1706.710 KEY[1] 
    Info (332119):     0.504         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.506         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.506         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.510         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.510         0.000 clk_div:comb_3|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.034        -0.088 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.235         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1902.524 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 350 megabytes
    Info: Processing ended: Sat Oct 25 13:21:59 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


