# Verilog Test

bagian ini menggunakna bahasa verilog (.v) bagian ke dua akan menggunakan bahasa vhdl, verilog dan vhdl memang berbeda dalam sintaksnya

pin yang digunakan adalah 

|variable| nama pin|keterangan|
|--------|---------|----------|
|f | p84|digunakan sebagai output|
|x1 | p68|digunakan sebagai input|
|x2 |p67|digunakan sebagai input|
