<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:ns2="http://kactus2.cs.tut.fi" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>CEVA</ipxact:vendor>
	<ipxact:library>Library</ipxact:library>
	<ipxact:name>CEVA-NPM_DMA_memory_map_ip</ipxact:name>
	<ipxact:version>1.6.0</ipxact:version>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>NPM_register_model</ipxact:name>
			<ipxact:description> 
The following sections indicate if specific registers or fields in registers are dependent on the IP configuration. Field reset values that are also configuration dependent are indicated. 
</ipxact:description>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_PROF</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Profiler Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h180</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>LOG_EV</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Logger Event Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SOT</ipxact:name>
						<ipxact:description>Start of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EOT</ipxact:name>
						<ipxact:description>End of Transfer Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBSOD</ipxact:name>
						<ipxact:description>Source Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCSOD</ipxact:name>
						<ipxact:description>Source Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFSOD</ipxact:name>
						<ipxact:description>Source Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFSOD</ipxact:name>
						<ipxact:description>Source Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DBSOD</ipxact:name>
						<ipxact:description>Destination Block Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCSOD</ipxact:name>
						<ipxact:description>Destination Cluster Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFSOD</ipxact:name>
						<ipxact:description>Destination Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFSOD</ipxact:name>
						<ipxact:description>Destination Multi-Frame Start of Dimension Event. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>Internal Memory Address Out of Range. Rising edge detect of DMAERR::DMA_IMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>External Memory Address Out of Range. Rising edge detect of DMAERR::DMA_EMI_OOR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>13</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>AXI Bus Error. Rising edge detect of DMAERR::DMA_AXIERR. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>Watchdog Timeout. Rising edge detect of CWDOGIRW::AXIWDOGV. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>15</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SBT_TX on SBT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SBT_ACK</ipxact:name>
						<ipxact:description>Assert DMA_SBT_ACK on SBT Acknowledge receive from SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SAT_TX</ipxact:name>
						<ipxact:description>Assert DMA_SAT_TX on SAT sent to SSU. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTL Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_RST</ipxact:name>
						<ipxact:description>Free Running Clock Counter Restart. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_RST</ipxact:name>
						<ipxact:description>Profiler counter 0 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_RST</ipxact:name>
						<ipxact:description>Profiler counter 1 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_RST</ipxact:name>
						<ipxact:description>Profiler counter 2 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_RST</ipxact:name>
						<ipxact:description>Profiler counter 3 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_RST</ipxact:name>
						<ipxact:description>Profiler counter 4 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_RST</ipxact:name>
						<ipxact:description>Profiler counter 5 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_RST</ipxact:name>
						<ipxact:description>Profiler counter 6 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_RST</ipxact:name>
						<ipxact:description>Profiler counter 7 reset. This field is automatically cleared to 0 after one cycle.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT_CFG</ipxact:name>
						<ipxact:description>Profiler Count Mode Configuration.
						0: When unpaused, the counters count on every cycle (except in debug mode).
						1: When unpaused, the counters count on every cycle (except in debug mode) that the profiler PROF_CNT_EN signal is asserted.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF PAUSE Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC_PAUSE</ipxact:name>
						<ipxact:description>Free Running Clock Counter pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 0 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 1 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 2 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 3 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 4 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 5 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 6 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_PAUSE</ipxact:name>
						<ipxact:description>Profiler counter 7 pause</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL0 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT0_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT1_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT2_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT3_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>PROF CTRL1 Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNT4_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT5_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT6_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROF_CNT7_SEL</ipxact:name>
						<ipxact:description>Select the event that this counter reflects.
For event description see the Profiler chapter in the Architecture Specification.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FRCC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>FRCC Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>FRCC</ipxact:name>
						<ipxact:description>Free Running Clock Counter.
Counts the number of core cycles.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>PROF_CNTx</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>PROF CNTx Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>8</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROF_CNTx</ipxact:name>
						<ipxact:description>Profiler counter X
X = 0 through 7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_CTRL</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Control Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h580</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DBG_RC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Read/Write Counter Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>WRC</ipxact:name>
						<ipxact:description>AXI Master Port write response counter.
Status indication for the write response.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBC</ipxact:name>
						<ipxact:description>AXI Master Port read burst counter.
Status indication for the read burst.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>7</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RDCHKSUM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Checksum Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CHKSUM</ipxact:name>
						<ipxact:description>Checksum of the source data. The DMA caclulates a checksum of the data read from the source memory. The checksum is sampled into CHKSUM when the last read data is received by the DMA.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BYPASS_BRESP</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Write Response Bypass Configuration Register
					Note: BYPASS_BRESP must not be modified when the DMA is active. </ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on IMI
						0 : Write response is from the IMI bus
						1 : Write response bypass is enabled. The DMA generates AND(IMI_WVALID, IMI_WREADY, IMI_WLAST) and routes it to IMI BVALID after BYPASS_IMI_DLY cycles. BRESP is set to 2'b00 (OKAY). IMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_IMI_DLY</ipxact:name>
						<ipxact:description>IMI Write Response Bypass Delay. See BYPASS_IMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_EN</ipxact:name>
						<ipxact:description>Write Response Bypass Enable on EMI
						0 : Write response is from the EMI bus
						1 : Write response bypass is enabled. The DMA generates AND(EMI_WVALID, EMI_WREADY, EMI_WLAST) and routes it to EMI BVALID after BYPASS_EMI_DLY cycles. BRESP is set to 2'b00 (OKAY). EMI BREADY is asserted constantly.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BYPASS_EMI_DLY</ipxact:name>
						<ipxact:description>EMI Write Response Bypass Delay. See BYPASS_EMI_EN.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_SOURCE</ipxact:name>
						<ipxact:description>Indicates initial source of DMA pause:
000: DMA is not paused
001: DMA pause by breakpoint
011: DMA pause by writing DMA_PAUSE
All other values: Reserved						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE_STATUS</ipxact:name>
						<ipxact:description>Indicates if the DMA is paused or unpaused (by any source):
0: DMA is not paused
1: DMA is paused						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_STRTTSK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Shadow Start Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_STRTTSK</ipxact:name>
						<ipxact:description>When writen with 1, the DMA pushes the DTC shadow registers to the DTC active registers and starts the transfer. Writing 0 has no effect. This field is automatically cleared to 0 after being written.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_PAUSE</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Pause Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_PAUSE</ipxact:name>
						<ipxact:description>Pause all DMA transfers. 
When 1 is written to this field, the DMA completes burst access to external memory and pending internal memory accesses that have already started, and does not issue new requests. Normal operation is resumed when the DMA is unpaused.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_UNPAUSE</ipxact:name>
						<ipxact:description>Unpause all DMA transfers. 
If the DMA pause state was caused by writing DMA_PAUSE, the DMA resumes transfers when 1 is written to this field.
This field is cleared automatically by the HW.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Status Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAIDLE</ipxact:name>
						<ipxact:description>DMA Idle:
0: DMA is performing a transfer.
1: DMA is in IDLE state, which means that all of the following are true:
-	The DMA queue and shadow are empty.
-	The DMA is not paused.
-	The DMA FIFO is empty.
-	For data compression/decompression tasks, CDU is idle (applicable if CDU is installed).
This bit is used for software DMA clock shutdown. When this bit is set to 0, it is not allowed to switch the DMA clock off.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AXIERR</ipxact:name>
						<ipxact:description>Set when RRESP/BRESP responds with SLVERR or DECERR.
This bit is a sticky bit and is cleared by writing 0 to this register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_DDQC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Control Register
					The user must not change DMA_DDQC while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>MAX_WOS</ipxact:name>
						<ipxact:description>Maximum number of write bursts that can be outstanding on the AXI
00: 8 write bursts
01: 16 write bursts
10: 32 write bursts
11: 64 write bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MAX_ROS</ipxact:name>
						<ipxact:description>Maximum number of read bursts that can be outstanding on the AXI
00: 8 read bursts
01: 16 read bursts
10: 32 read bursts
11: 64 read bursts</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BPMASK</ipxact:name>
						<ipxact:description>Breakpoint Mask
Determines if the DMA pauses when receiving a breakpoint request:
0: Breakpoint request is masked.
1: The DMA pauses upon breakpoint request.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Interrupt Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ</ipxact:name>
						<ipxact:description>Data interrupt. This bit is set if any of the allocated bits in DMA_IRQ is set.
0 : No interrupt pending
1 : Interrupt pending	</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT</ipxact:name>
						<ipxact:description>Data SOT DMA interrupt.
0 : no SOT DMA interrupt pending
1 : SOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT</ipxact:name>
						<ipxact:description>Data EOT DMA interrupt.
0 : no EOT DMA interrupt pending
1 : EOT DMA interrupt pending	
This field is a sticky bit and is cleared by writing 0 to this register field.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_IRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA_IRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_SOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_SOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDMA_IRQ_EOT_S</ipxact:name>
						<ipxact:description>Assert DDMA_IRQ_EOT in the DMA_IRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMA_ADDR_BND</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Address Boundary Register
					The user must not change DMA_ADDR_BND while a DMA transfer is active.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_IMI_ADDR_BND</ipxact:name>
						<ipxact:description>Highest address that DMA can access on IMI interface. The highest addres is (DMA_IMI_ADDR_BND * 16 KB)-1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h010</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_ADDR_BND</ipxact:name>
						<ipxact:description>
						Engine DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 1 MB)-1.
						System DMAs:Highest address that DMA can access on EMI interface. The highest addres is (DMA_EMI_ADDR_BND * 256 MB)-1.
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h1000</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>13</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE</ipxact:name>
						<ipxact:description>Accumulative indication. This bit is set when any of the allocated bits in DMAERR are set.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an IMI access with an address greater than or equal to DMA_IMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR</ipxact:name>
						<ipxact:description>This bit is set if the DMA generates an EMI access with an address greater than or equal to DMA_EMI_ADDR_BND.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR</ipxact:name>
						<ipxact:description>Error indication was received from the AXI bus.
0: No error pending
1: Error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_M</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Mask Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAE_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMAE in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_IMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_EMI_OOR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_M</ipxact:name>
						<ipxact:description>This bit is a mask for DMA_AXIERR in the DMAERR register.
0: This field is not masked in the DMAERR register
1: This field is masked in the DMAERR register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>AXI Master Port Watchdog Interrupt Requests Register
Note: 	When the user clears a bit in the CWDOGIRQ register and a new one is set in the same cycle, this bit remains set.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV</ipxact:name>
						<ipxact:description>AXI transactions did not complete before Watchdog threshold was reached. The output of this bit drives npmdma_wdog_viol_r.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>zeroToClear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WNSE</ipxact:name>
						<ipxact:description>Critical GVI accumulative indication. This bit is set when any of the allocated bits in CWDOGIRQ are set. The output of this bit drives DMAWDOG_V output signal.
0 : no error pending
1 : error pending</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAERR_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Errors Shadow Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_IMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_IMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_EMI_OOR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_EMI_OOR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_AXIERR_S</ipxact:name>
						<ipxact:description>Writing 1 asserts DMA_AXIERR in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>CWDOGIRQ_S</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>CWDOGIRQ Error Injection Register
Access control by DMAACS.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXIWDOGV_S</ipxact:name>
						<ipxact:description>Assert AXIWDOGV in the CWDOGIRQ register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control access registers</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDOG_ACS</ipxact:name>
						<ipxact:description>Enables access to the watchdog registers.
Every access to one of the watchdog control register must be preceded by writing the watchdog access code to this field.
After the user writes the access code, the user must write to one of the watchdog registers. If another watchdog programming model register is written, then the user must rewrite the access code to write to WDOGCFG.
The access code is 0xCE7A. watchdog rgisters are mapped from 0x1A0 to 0x1E0. 
This field is always read as 0.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					</ipxact:register>
				<ipxact:register>
					<ipxact:name>WDOGCFG</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Watchdog control configuration register
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>AXI_WDOG_EN</ipxact:name>
						<ipxact:description>Enables the DMA AXI port watchdog.
Write access is enabled only when the WDOG_ACS field in the WDOGACS register is written with the access code.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA AXI Master Port Watchdog Threshold
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGT</ipxact:name>
						<ipxact:description>Configures the watchdog threshold.
Write access is permitted when the DMA master port watchdog is disabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>AXI_MPWDOGCNT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>The 32-bit value of the watchdog timer
Access control by WDOGACS.
</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>MPWDOGCNT</ipxact:name>
						<ipxact:description>The 32-bit value of the watchdog timer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_CLB_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>Logger Capture Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h000000</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_CLB_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Logger Capture Configuration Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h000400</ipxact:baseAddress>
				<ipxact:range>'h30</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_TASKID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task ID Register</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMA_TASKID</ipxact:name>
						<ipxact:description>DMA Unit Task ID</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg0 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h004</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_MASK</ipxact:name>
						<ipxact:description>Compare Reg0 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R3</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg0 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h008</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP0_VALUE</ipxact:name>
						<ipxact:description>Reg0 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R4</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg1 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h00C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_MASK</ipxact:name>
						<ipxact:description>Compare Reg1 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R5</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg1 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h010</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP1_VALUE</ipxact:name>
						<ipxact:description>Reg1 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R6</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg2 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h014</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_MASK</ipxact:name>
						<ipxact:description>Compare Reg2 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R7</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg2 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h018</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP2_VALUE</ipxact:name>
						<ipxact:description>Reg2 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R8</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Compare Reg3 bit Mask, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h01C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_MASK</ipxact:name>
						<ipxact:description>Compare Reg3 bit Mask</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R9</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Reg3 compare Value, Units: [], Valid Values: None, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h020</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CMP3_VALUE</ipxact:name>
						<ipxact:description>Reg3 compare Value</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R10</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg0 , Units: [], Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h024</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG0</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg0 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG1</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg1 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG2</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg2 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG3</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg3</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R11</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Logger CL Mux register select, Reg4 , Units: None, Valid Values: 0-255, Remarks: Used for the Logger Capture Logic module</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h028</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>CL_REG4</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg4 </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG5</ipxact:name>
						<ipxact:description>Logger CL Mux register select, Reg5</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG6</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg6</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CL_REG7</ipxact:name>
						<ipxact:description>Logger CL  Mux register select, Reg7</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>R12</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>logger Internal events bit enable, Units: [], Valid Values: 0 - disable
1 - enable, Remarks: None</ipxact:description>
					<ipxact:isPresent>cxp_logger_install</ipxact:isPresent>
					<ipxact:addressOffset>'h02C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>INT_EVT0</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT1</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT2</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_EVT3</ipxact:name>
						<ipxact:description>logger Internal events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT0</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT1</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT2</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT3</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT4</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT5</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT6</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_EVT7</ipxact:name>
						<ipxact:description>logger External events bit enable</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXT_OUT_EVT</ipxact:name>
						<ipxact:description>Capture Logic External output event
bit enable for each Internal Event</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG4C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG5C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>21</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG6C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>22</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG7C</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>23</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG0P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG1P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG2P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>REG3P</ipxact:name>
						<ipxact:description>Capture registers 
bit mask for each register</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Reserved </ipxact:name>
						<ipxact:description>Reserved </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>'h0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-write</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_SHW</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map_TCB</ipxact:displayName>
				<ipxact:description>DMA Shadow Configuration Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h80</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_GRP, BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>
						0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only:		0: Do not send expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.
						Must be configured to 0 in V1.1 mode.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = NUM_BSIZE * (BSIZE+1). NUM_BSIZE/NUM_HK must be an integer.
						If task fragmentation by the Queue Manager is enabled, NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SAT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBT</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DSA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CBN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>
              Multi-frame start address extended address [39:32] field.
              If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
              If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
              If MEM_SEL=000, source and destination addresses are extended with 8'b0.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last - see also DTC_MAFC2::AUTO_LAST_MSK
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the tag indicated by the L1 block start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB positions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>write-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>						If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_ACT</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>DMA Configuration Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h480</ipxact:baseAddress>
				<ipxact:range>'ha0</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h44</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BSIZE</ipxact:name>
						<ipxact:description>{BSIZE_MSB,BSIZE}+1 bytes transferred between assertions of BMAN_INCDEC signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_NUM</ipxact:name>
						<ipxact:description>Buffer Manager groups. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_EN</ipxact:name>
						<ipxact:description>Indicates that the DMA is using the BMAN.
						0: Not using BMAN.
						1: Using BMAN</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FLW_CTRL_EN</ipxact:name>
						<ipxact:description>BMAN flow control enable/disable.
						0: Disabled: the BMAN buffer ready and data ready inputs are not used. The DMA can still send DMA status to the BMAN.
						1: Enabled: the BMAN buffer ready and data ready inputs are used for flow control. The DMA sends DMA status to the BMAN.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CFG_COUNT_MAX</ipxact:name>
						<ipxact:description>When set, the QMAN or engine DMA will change the COUNT_MAX value of assigned BMANs before starting a DMA transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_DIR</ipxact:name>
						<ipxact:description>Indication to BMAN to increment or decrement its counters.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_SEL</ipxact:name>
						<ipxact:description>Buffer Manager groups selection. BMAN_NUM and BMAN_SEL indicates which BMANs are assigned to the DMA. Valid when BMAN_EN is set.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>10</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_HK</ipxact:name>
						<ipxact:description>		0: Do not send housekeeping on last handshake of transfer.
						1: Send housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LAST_EXP_HK</ipxact:name>
						<ipxact:description>Engine DMAs only.
			0: Do not send Expected housekeeping on last handshake of transfer.
						1: Send Expected housekeeping on last handshake of transfer.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h50</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK</ipxact:name>
						<ipxact:description>{NUM_HK_MSB, NUM_HK} specifies the number of increment/decrement indications to BMAN between house keeping increment/decrement event. 
If {NUM_HK_MSB, NUM_HK}=0, house keeping is not enabled.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h48</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE</ipxact:name>
						<ipxact:description>Transfer size = {NUM_BSIZE_MSB, NUM_BSIZE} * ({BSIZE_MSB, BSIZE}+1). {NUM_BSIZE_MSB, NUM_BSIZE}/{NUM_HK_MSB, NUM_HK} must be an integer.
						If task fragmentation by the Queue Manager is enabled, {NUM_BSIZE_MSB, NUM_BSIZE} = Chunk Transfer size/({BSIZE_MSB, BSIZE}+1). </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN INC/DEC value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Control Register #1</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h74</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QWFEOT</ipxact:name>
						<ipxact:description>When set, the QMAN does not send a new task from queue X to a DMA until tasks from queue X already issued to the DMAs have completed. Applicable to the first chunk only of a task.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_RDY</ipxact:name>
						<ipxact:description>DMA_RDY specifies the DMA status required before a task enters arbitration.
0 = Reserved
1 = DMA Idle
2 = DMA Shadow Ready
3 = DMA Active A Ready
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_PL</ipxact:name>
						<ipxact:description>The QMAN will assign the DMA task to the pool of DMAs specified by DMA_PL.
						DMA_PL[n] indicates that DMA[n] can be assigned.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AxQoS</ipxact:name>
						<ipxact:description>AXI QoS Interface signals. For SoC use.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCM</ipxact:name>
						<ipxact:description>NPM ID of the multi-cast master</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MCS</ipxact:name>
						<ipxact:description>Multi-cast slave enable.
						0: The DMA is not a slave in a multi-cast group.
						1: The DMA is a slave in a multi-cast group.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DEST_ID</ipxact:name>
						<ipxact:description>NPM ID of all slaves in the multi-cast group.
						DEST_ID[n]=0: NPM ID=n is not in the multi-cast group
						DEST_ID[n]=1: NPM ID=n is in the multi-cast group
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_HK_INCDEC_VAL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h6c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_HK_INCDEC_VAL</ipxact:name>
						<ipxact:description>BMAN Expected House Keeping increment/decrement value.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_ACT_DIV</ipxact:name>
						<ipxact:description>Usually set to NUM_BSIZE/EXP_NUM_BSIZE but other values are supported. See specification. Must be an integer. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_EXP_NUM_HK</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXP_NUM_HK</ipxact:name>
						<ipxact:description>
              EXP_NUM_HK specifies the number of increment/decrement indications to BMAN between expected house keeping increment/decrement event.
              If EXP_NUM_HK=0, house keeping is not enabled.
              The user must ensure EXP_NUM_HK less than or equal to EXP_NUM_BSIZE.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXP_NUM_BSIZE</ipxact:name>
						<ipxact:description>If task fragmentation by the Queue Manager is enabled, EXP_NUM_BSIZE = Chunk Transfer size/(BSIZE+1) </ipxact:description>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CTRL0</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WGHT</ipxact:name>
						<ipxact:description>
              Select Weights processing:
              00: WDM and WWTM are not used
              01: WDM and WWTM
              10: WWTM 
              11: WDM </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>14</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_BSIZE_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_INCDEC_VAL::NUM_BSIZE.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MDM_EN</ipxact:name>
						<ipxact:description>DMA Mode Configuration.
						0: Single-DMA Mode
						1: Multi-DMA Mode</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NUM_HK_MSB</ipxact:name>
						<ipxact:description>See DTC_STS_BMAN_HK_INCDEC_VAL::NUM_HK.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SAT_EN</ipxact:name>
						<ipxact:description>SAT Enable field.
						0: SAT not enabled
						1: SAT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_EN</ipxact:name>
						<ipxact:description>SBT Enable field.
						0: SBT not enabled
						1: SBT enabled</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SU</ipxact:name>
						<ipxact:description>DMA writes to L1 memory through the SaRA unit
0: DMAr0 mode: SaRA bypassed
1: SaRA mode: SaRA writes to L1M
Note: If the previous DMA task was configured for SaRA mode and the next task is to be configured for DMAr0 mode, you must set SaRA configuration GLModSel=1 in the next task to configure the SaRA glue logic. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PCK_UNPCK</ipxact:name>
						<ipxact:description>Pack and Unpack Selection
000: Pack and unpack disabled
001: Unpack every 2-bit value to 4-bit
010: Unpack every 4-bit value to 8-bit
011: Unpack every 8-bit value to 16-bit
100: Reserved
101: Pack every 8-bit value to 2-bit
110: Pack every 8-bit value to 4-bit
111: Reserved
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>26</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ZSEXT</ipxact:name>
						<ipxact:description>Zero or Sign-Extension Enable when data pack is selected in PCK_UNPCK.
00: Reserved
01: Zero extension
10: sign extension
11: Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MBURST</ipxact:name>
						<ipxact:description>
              Maximum Burst Size.
              Defines the maximum burst size allowed for write or read transfers
0000: 1 transfer with incrementing addresses (INCR)
0001: 1 transfer with fixed address (FIXED) (1D transfers only)
0010: 2 transfers (INCR)
0011: 2 transfers with fixed address (FIXED) (1D transfers only)
0100: 4 transfers (INCR)
0101: 4 transfers with fixed address (FIXED) (1D transfers only)
1000: 8 transfers (INCR)
1011: 16 transfers (INCR)
1100: 32 transfers (INCR)
1101: 64 transfers (INCR) 
1110: 128 transfers (INCR) (128-bits and 256-bits wide AXI4 only)
1111: 256 transfers (INCR) (128-bits wide AXI4 only)
Other values are reserved.
Notes:
256 transfer INCR must not be used for an AXI bus width larger than 128 bits.
128 transfer INCR must not be used for an AXI bus width larger than 256 bits.
If set to one of the FIXED transfer types, the task  must be configured for one-dimensional DMA transfers.            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MEM_SEL</ipxact:name>
						<ipxact:description>
              Memory Select Source Destination
              000: Internal Memory - Internal Memory (IMI - IMI) (system DMA only)
              001: Reserved
              010: External - Internal Memory (EMI - IMI)
              011: External - Internal Memory (EMI - IMI) with decompression
              100: Internal Memory - External (IMI - EMI)
              101: Internal Memory - External (IMI - EMI) with compression
              110: Reserved 
              111: Reserved
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>WFEOT</ipxact:name>
						<ipxact:description>Wait for end of ongoing DMA tasks before starting task.
						0: Do not wait for ongoing tasks to end
						1: Wait for ongoing tasks to end</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>17</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_EOT</ipxact:name>
						<ipxact:description>End of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the end of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>IRQ_SOT</ipxact:name>
						<ipxact:description>Start of Transfer Interrupt Enable
When set to high, the DMA generates an interrupt from the CDMA at the start of a task transfer</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MESSAGE</ipxact:name>
						<ipxact:description>
              0: Data transfer
              1: Message transfer
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>18</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSA</ipxact:name>
						<ipxact:description>Source Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SAT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SAT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h60</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate which QMANs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate which NPM engine DMAs receive SAT.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBT</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SBT Synchronization Fields</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h5c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>QMAN_GRP</ipxact:name>
						<ipxact:description>Queue Manager groups. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
						QMAN_GRP[y]=1 y=0,1..7, QMAN_SEL[x]=1 x=0,1..QMAN_SEL_SZ-1 selects queue QMAN_SEL_SZ*y+x.
						When 1 NPM engine is configured, QMAN_GRP[7:1] must be written as 0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QMAN_SEL</ipxact:name>
						<ipxact:description>Queue Manager groups selection. QMAN_GRP and QMAN_SEL indicate from which QMANs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NPM_NUM</ipxact:name>
						<ipxact:description>NPM Selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMA_SEL</ipxact:name>
						<ipxact:description>DMA selection. NPM_NUM and DMA_SEL indicate from which NPM engine DMAs SAT is awaited.
						bit 0: DMAr0
						bit 1: DMAr1
						bit 2: DMAw
						bit 3: DMAr2 (if supported)
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DSA</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Address Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'hc</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSA</ipxact:name>
						<ipxact:description>Destination Current Address
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBEN</ipxact:name>
						<ipxact:description>Source Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AWCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for write accesses: (AXI AWCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
0110: Write-through No-allocate
0110: Write-through Read-allocate
1110: Write-through Write-allocate
1110: Write-through Read and Write-allocate
0111: Write-back No-allocate
0111: Write-back Read-allocate
1111: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ARCACHE</ipxact:name>
						<ipxact:description>External Memory Cache Policy for read accesses: (AXI ARCACHE[3:0])
0000: Device Non-bufferable
0001: Device Bufferable
0010: Normal Non-cacheable Non-bufferable
0011: Normal Non-cacheable Bufferable
1010: Write-through No-allocate
1110: Write-through Read-allocate
1010: Write-through Write-allocate
1110: Write-through Read and Write-allocate
1011: Write-back No-allocate
1111: Write-back Read-allocate
1011: Write-back Write-allocate
1111: Write-back Read and Write-allocate</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBEN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBEN</ipxact:name>
						<ipxact:description>Destination Block Element Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>24</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSIZE_MSB</ipxact:name>
						<ipxact:description>Number of bytes transferred between assertions of BMAN_INCDEC signal. See DTC_BMAN::BSIZE for more details.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CBN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Cluster Element Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCBN</ipxact:name>
						<ipxact:description>Destination Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SCBN</ipxact:name>
						<ipxact:description>Source Cluster Block Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h1c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SSMN</ipxact:name>
						<ipxact:description>Source Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SMFN</ipxact:name>
						<ipxact:description>Source Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SFCN</ipxact:name>
						<ipxact:description>Source Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFCN</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Section Multiframe Frame Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DSMN</ipxact:name>
						<ipxact:description>Destination Section Multiframe Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DMFN</ipxact:name>
						<ipxact:description>Destination Multiframe Frame Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DFCN</ipxact:name>
						<ipxact:description>Destination Frame Cluster Number</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Source Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SBPM</ipxact:name>
						<ipxact:description>Source Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DBPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Current Task Destination Block Post-Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h28</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DBPM</ipxact:name>
						<ipxact:description>Destination Block Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h2c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SCPM</ipxact:name>
						<ipxact:description>Source Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DCPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Cluster Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h30</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DCPM</ipxact:name>
						<ipxact:description>Destination Cluster Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h34</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SFPM</ipxact:name>
						<ipxact:description>Source Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Frame Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DFPM</ipxact:name>
						<ipxact:description>Destination Frame Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Source Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h3c</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SMFPM</ipxact:name>
						<ipxact:description>Source Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_DMFPM</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Task Destination Multiframe Post Modification Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h40</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DMFPM</ipxact:name>
						<ipxact:description>Destination Multiframe Post-Modification</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>32</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h54</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>BASE_ADDR</ipxact:name>
						<ipxact:description>Base Address for MAFC manual update.
						BASE_ADDR must point to a valid Tag.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SIZE</ipxact:name>
						<ipxact:description>Size for MAFC manual update.
						SIZE must be configured to a legal value per the L1 memory size. BASE_ADDR and BASE_ADDR+SIZE must not wrap to the same L1 memory block.
						The number of Tags modified is SIZE+1.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>12</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>12</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TAG_MODE</ipxact:name>
						<ipxact:description>L1M TAG Operation Mode.
00: Automatic
01: Manual
10: Bypass
11: Automatic-Last
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>25</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DIM</ipxact:name>
						<ipxact:description>Selects the dimension at which the DMA executes a manual tag update.
						Manual tag update is performed regardless of TAG_MODE.
						Dimension refers to the source when reading from L1M and destination when writing to L1 memory.
000: The DMA does not perform a manual tag update.
001: Single Dimension. The DMA performs a manual tag update at the end of each single dimension. The tag update base addess is the L1 single dimension start address. The size is SIZE.
101: End of transfer. The DMA performs a manual tag update at the end of the transfer. The tag update base address is BASE_ADDR and size is SIZE.
All other values: Reserved.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SETRST</ipxact:name>
						<ipxact:description>This bit specifies whether the MAFC tag(s) should be set or reset. 
0 : Reset Tag
1 : Set Tag</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>30</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MAFC2</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA MAFC Manual Tag Update #2 Register (NP-M Engine DMAs only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h58</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>AUTO_LAST_MSK</ipxact:name>
						<ipxact:description>
              Specifies when Automatic-Last Tag operation mode is used when TAG_MODE is set to Automatic-Last.
              bit 0: End of Block : 1=Last Block in Cluster 0=Every Block in Cluster
              bit 1: End of Cluster : 1=Last Cluster in Frame 0=Every Cluster in Frame
              bit 2: End of Frame : 1=Last Frame in Multi-Frame 0=Every Frame in Multi-Frame
              bit 3: End of Multi-Frame : 1=Last Multi-Frame in Section 0=Every Multi-Frame in Section
              The end of dimension event where Automatic-Last is asserted is the event that satisfies all the conditions specified by AUTO_LAST_MSK.
            </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PRI_ABS</ipxact:name>
						<ipxact:description>L1QMAN Header PRI_ABS field. Sets the absolute priority. A higher value indicates a higher priority.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CHUNK</ipxact:name>
						<ipxact:description>L1QMAN Header CHUNK field. 
						Sets the dimension on which tasks are fragmented. Ignored for message tasks. It is the responsibility of the user to specify a valid dimension.
0 = No fragmentation
1 = 1D
2 = 2D
3 = 3D
4 = 4D
Others = Reserved</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>28</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CDU1</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h80</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_MFPM</ipxact:name>
						<ipxact:description>Multi-frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_FPM</ipxact:name>
						<ipxact:description>Frame post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_CPM</ipxact:name>
						<ipxact:description>Cluster post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EXTND_BPM</ipxact:name>
						<ipxact:description>Block post modification extended address [39:32] field. </ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_SSU_ID</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>SSU ID (extended SSU only)</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h64</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>SAT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SAT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBT_ID</ipxact:name>
						<ipxact:description>Configure the SSU ID for SBT.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>16</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_BMAN_CTRL</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>DMA Transfer Buffer Control</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h68</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>COUNT_MAX_VAL</ipxact:name>
						<ipxact:description>If CFG_COUNT_MAX in DTC_BMAN is set, the QMAN/engine DMA will change the COUNT_MAX of assigned BMANs to COUNT_MAX_VAL.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DTYPE</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - Data Type:
0 : Int8
1 : BF16
2 : FP32
3 : FP8 (2 types)
4 : FP4/FP6
5 : Int4
6 : FP16
7 : Int16
8 : Int32
9 : Fixed point and non-numeric
Reserved : others		</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FPFP_DRND</ipxact:name>
						<ipxact:description>Floating Point Buffer Finger Print Control - LSB to Round:
0 : Reserved
1-7 : LSB postions to mask before rounding
Rounding of mantissa n in 2 stages:
Add 2^(lsb-1)=1 leftshift(lsb-1) to n
Mask lsb bits, i.e., n=n AND ~((1 leftshift(lsb))-1)
						</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BMAN_GRP</ipxact:name>
						<ipxact:description>Buffer Manager group. The group number is from 0 to 7. A valid group must be specified. See BMAN_NUM and BMAN_SEL fields.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>29</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_CYC_BUF</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>40-bit address extension fields.</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h88</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>EXTND_SA</ipxact:name>
						<ipxact:description>Multi-frame start address extended address [39:32] field. 
If MEM_SEL=010, the 8-bit address extension fields are appended to the DMA source address fields. Destination addresses are extended with 8'b0.
If MEM_SEL=100, the 8-bit address extension fields are appended to the DMA destination address fields. Source addresses are extended with 8'b0.
If MEM_SEL=000, source and destination addresses are extended with 8'b0.
</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DTC_STS_MULTIDMA</ipxact:name>
					<ipxact:displayName>SEQ_WR</ipxact:displayName>
					<ipxact:description>Multi-DMA Configuration Register.
This register is applicable when Multi-DMA mode is configured (MDM_EN).</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:dim>1</ipxact:dim>
					<ipxact:addressOffset>'h78</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>WDM_DIR_BA</ipxact:name>
						<ipxact:description>Base address of the WDM compression directory in L2M.
						The address must be aligned to 64 B. The L2 base address is WDM_DIR_BA*64.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>20</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>QLL</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Configuration.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>20</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>2</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>NOLMT</ipxact:name>
						<ipxact:description>QMAN Queue Load Limit Overide.
						0: QMAN cannot exceed load limit per QLL configuration
						1: QMAN can exceed load limit per QLL configuration</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>24</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressBlock>
				<ipxact:name>CEVANPM_CDMA_SAFETY</ipxact:name>
				<ipxact:displayName>NPM_DMA_memory_map</ipxact:displayName>
				<ipxact:description>Safety Registers</ipxact:description>
				<ipxact:isPresent>1</ipxact:isPresent>
				<ipxact:baseAddress>'h000600</ipxact:baseAddress>
				<ipxact:range>'h80</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:register>
					<ipxact:name>DMA_UCSERR</ipxact:name>
					<ipxact:description>
            Uncorrectable Safety Error Register
            Status register holding the DMA Uncorrectable safety errors.
            Access control by DMAACS.
            This register is part of the NPM safety support.
          </ipxact:description>
					<ipxact:isPresent>cxp_safety</ipxact:isPresent>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DMAERR</ipxact:name>
						<ipxact:description>Relay of DMAE field in the DMAERR register.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>31</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>UCSERR</ipxact:name>
						<ipxact:description>Set when any of the allocated events in the DMA_UCSERR register are set. The output of this bit drives DMAUCSERR output signal.</ipxact:description>
						<ipxact:isPresent>1</ipxact:isPresent>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>DMAACS</ipxact:name>
					<ipxact:displayName>SEQ_NO_WR</ipxact:displayName>
					<ipxact:description>Error Access Control Register</ipxact:description>
					<ipxact:isPresent>1</ipxact:isPresent>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>DBG_ACS</ipxact:name>
						<ipxact:description>Enable access to DBG shadow and DMA safety management registers. 
A write to the DBG shadow registers and a list of safety DMA management registers must be preceded by writing the access code to DMAACS. For a list of the protected safety management registers please refer to the safety section. 
Once the protected shadow or safety register is written, the user must again write the access code to DMAACS before writing to another of these register. The access code is 0xDAC5.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>16</ipxact:bitWidth>
						<ipxact:access>write-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:choices>
		<ipxact:choice>
			<ipxact:name>LOGGER_INSTALL</ipxact:name>
			<ipxact:enumeration help="Logger not installed" text="LOGGER_INSTALL0">0</ipxact:enumeration>
			<ipxact:enumeration help="Logger Installed" text="LOGGER_INSTALL1">1</ipxact:enumeration>
		</ipxact:choice>
		<ipxact:choice>
			<ipxact:name>Safety</ipxact:name>
			<ipxact:enumeration help="Safety not included" text="Safety_Dis">0</ipxact:enumeration>
			<ipxact:enumeration help="Safety included" text="Safety_En">1</ipxact:enumeration>
		</ipxact:choice>
	</ipxact:choices>
	<ipxact:parameters>
		<ipxact:parameter parameterId="cxp_mdm" resolve="generated" ns2:usageCount="4">
			<ipxact:name>MDM</ipxact:name>
			<ipxact:description>Multi-DMA</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="LOGGER_INSTALL" parameterId="cxp_logger_install" ns2:usageCount="10">
			<ipxact:name>LOGGER_INSTALL</ipxact:name>
			<ipxact:description>Logger installed</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter choiceRef="Safety" parameterId="cxp_safety" resolve="generated" ns2:usageCount="17">
			<ipxact:name>Safety</ipxact:name>
			<ipxact:description>Safety configured</ipxact:description>
			<ipxact:value>1</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_cdu_install" resolve="user" ns2:usageCount="5">
			<ipxact:name>CDU_INSTALL</ipxact:name>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_cdu_ecc_install" resolve="user">
			<ipxact:name>CDU_ECC_INSTALL</ipxact:name>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="cxp_axprot" resolve="user" ns2:usageCount="2">
			<ipxact:name>AXPROT</ipxact:name>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	</ipxact:component>