---
title: 第9章 多路选择器、译码器和可编程逻辑器件
description: "\U0001F967本文对数字电路第9章的内容进行总结"
mathjax: true
tags:
  - 数字电路
categories:
  - 数字电路
abbrlink: c8a56023
date: 2023-10-24 19:19:03
updated: 2023-10-24 22:00:00
---

# 多路选择器、译码器和可编程逻辑器件

## 主线

1. 多路选择器
2. 三态缓冲器
3. 译码器和编码器
4. 只读存储器
5. 可编程逻辑器件
6. 复杂可编程逻辑器件
7. 现场可编程门阵列

## 目标

1. 解释多路选择器的功能。用门电路实现多路选择器。
2. 解释三态缓冲器的工作原理。当多个三态缓冲器的输出并联时，分析其最终的输出状态。利用三态缓冲器将多路选择器的信号接到总线上。
3. 解释编码器和译码器的工作原理。用译码器和其他门电路实现一组逻辑函数。用门电路实现译码器或者优先编码器。
4. 解释只读存储器（Read Only Memory,ROM)的工作原理。用ROM实现一组逻辑函数。
5. 解释可编程逻辑阵列（Programmalbe Logic Array,PLA)的工作原理。给定一个PLA的数据表或者内部连线图，确定其实现的逻辑函数。
6. 解释可编程阵列逻辑器件（Programmable Array Logic，PAL)的工作原理。确定用PAL实现一组逻辑函数所需的编程阵列图。
7. 解释复杂可编程逻辑器件（Complex Programmable Logic Device,CPLD)和现场可编程阵列（Field Programmable Gate Array,FPGA)的工作原理。
8. 用香农展开定理分解开关函数。

## 9.2多路选择器

多路选择器也称为数据选择器(MUX),有一组数据输入端和一组控制端