{
  "module_name": "exynos850.h",
  "hash_id": "14e4e352f44a5e31e2caa543a40dd3267bafac620a24b80b7323ac59ec1f1e80",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/clock/exynos850.h",
  "human_readable_source": " \n \n\n#ifndef _DT_BINDINGS_CLOCK_EXYNOS_850_H\n#define _DT_BINDINGS_CLOCK_EXYNOS_850_H\n\n \n#define CLK_FOUT_SHARED0_PLL\t\t1\n#define CLK_FOUT_SHARED1_PLL\t\t2\n#define CLK_FOUT_MMC_PLL\t\t3\n#define CLK_MOUT_SHARED0_PLL\t\t4\n#define CLK_MOUT_SHARED1_PLL\t\t5\n#define CLK_MOUT_MMC_PLL\t\t6\n#define CLK_MOUT_CORE_BUS\t\t7\n#define CLK_MOUT_CORE_CCI\t\t8\n#define CLK_MOUT_CORE_MMC_EMBD\t\t9\n#define CLK_MOUT_CORE_SSS\t\t10\n#define CLK_MOUT_DPU\t\t\t11\n#define CLK_MOUT_HSI_BUS\t\t12\n#define CLK_MOUT_HSI_MMC_CARD\t\t13\n#define CLK_MOUT_HSI_USB20DRD\t\t14\n#define CLK_MOUT_PERI_BUS\t\t15\n#define CLK_MOUT_PERI_UART\t\t16\n#define CLK_MOUT_PERI_IP\t\t17\n#define CLK_DOUT_SHARED0_DIV3\t\t18\n#define CLK_DOUT_SHARED0_DIV2\t\t19\n#define CLK_DOUT_SHARED1_DIV3\t\t20\n#define CLK_DOUT_SHARED1_DIV2\t\t21\n#define CLK_DOUT_SHARED0_DIV4\t\t22\n#define CLK_DOUT_SHARED1_DIV4\t\t23\n#define CLK_DOUT_CORE_BUS\t\t24\n#define CLK_DOUT_CORE_CCI\t\t25\n#define CLK_DOUT_CORE_MMC_EMBD\t\t26\n#define CLK_DOUT_CORE_SSS\t\t27\n#define CLK_DOUT_DPU\t\t\t28\n#define CLK_DOUT_HSI_BUS\t\t29\n#define CLK_DOUT_HSI_MMC_CARD\t\t30\n#define CLK_DOUT_HSI_USB20DRD\t\t31\n#define CLK_DOUT_PERI_BUS\t\t32\n#define CLK_DOUT_PERI_UART\t\t33\n#define CLK_DOUT_PERI_IP\t\t34\n#define CLK_GOUT_CORE_BUS\t\t35\n#define CLK_GOUT_CORE_CCI\t\t36\n#define CLK_GOUT_CORE_MMC_EMBD\t\t37\n#define CLK_GOUT_CORE_SSS\t\t38\n#define CLK_GOUT_DPU\t\t\t39\n#define CLK_GOUT_HSI_BUS\t\t40\n#define CLK_GOUT_HSI_MMC_CARD\t\t41\n#define CLK_GOUT_HSI_USB20DRD\t\t42\n#define CLK_GOUT_PERI_BUS\t\t43\n#define CLK_GOUT_PERI_UART\t\t44\n#define CLK_GOUT_PERI_IP\t\t45\n#define CLK_MOUT_CLKCMU_APM_BUS\t\t46\n#define CLK_DOUT_CLKCMU_APM_BUS\t\t47\n#define CLK_GOUT_CLKCMU_APM_BUS\t\t48\n#define CLK_MOUT_AUD\t\t\t49\n#define CLK_GOUT_AUD\t\t\t50\n#define CLK_DOUT_AUD\t\t\t51\n#define CLK_MOUT_IS_BUS\t\t\t52\n#define CLK_MOUT_IS_ITP\t\t\t53\n#define CLK_MOUT_IS_VRA\t\t\t54\n#define CLK_MOUT_IS_GDC\t\t\t55\n#define CLK_GOUT_IS_BUS\t\t\t56\n#define CLK_GOUT_IS_ITP\t\t\t57\n#define CLK_GOUT_IS_VRA\t\t\t58\n#define CLK_GOUT_IS_GDC\t\t\t59\n#define CLK_DOUT_IS_BUS\t\t\t60\n#define CLK_DOUT_IS_ITP\t\t\t61\n#define CLK_DOUT_IS_VRA\t\t\t62\n#define CLK_DOUT_IS_GDC\t\t\t63\n#define CLK_MOUT_MFCMSCL_MFC\t\t64\n#define CLK_MOUT_MFCMSCL_M2M\t\t65\n#define CLK_MOUT_MFCMSCL_MCSC\t\t66\n#define CLK_MOUT_MFCMSCL_JPEG\t\t67\n#define CLK_GOUT_MFCMSCL_MFC\t\t68\n#define CLK_GOUT_MFCMSCL_M2M\t\t69\n#define CLK_GOUT_MFCMSCL_MCSC\t\t70\n#define CLK_GOUT_MFCMSCL_JPEG\t\t71\n#define CLK_DOUT_MFCMSCL_MFC\t\t72\n#define CLK_DOUT_MFCMSCL_M2M\t\t73\n#define CLK_DOUT_MFCMSCL_MCSC\t\t74\n#define CLK_DOUT_MFCMSCL_JPEG\t\t75\n#define CLK_MOUT_G3D_SWITCH\t\t76\n#define CLK_GOUT_G3D_SWITCH\t\t77\n#define CLK_DOUT_G3D_SWITCH\t\t78\n\n \n#define CLK_RCO_I3C_PMIC\t\t1\n#define OSCCLK_RCO_APM\t\t\t2\n#define CLK_RCO_APM__ALV\t\t3\n#define CLK_DLL_DCO\t\t\t4\n#define CLK_MOUT_APM_BUS_USER\t\t5\n#define CLK_MOUT_RCO_APM_I3C_USER\t6\n#define CLK_MOUT_RCO_APM_USER\t\t7\n#define CLK_MOUT_DLL_USER\t\t8\n#define CLK_MOUT_CLKCMU_CHUB_BUS\t9\n#define CLK_MOUT_APM_BUS\t\t10\n#define CLK_MOUT_APM_I3C\t\t11\n#define CLK_DOUT_CLKCMU_CHUB_BUS\t12\n#define CLK_DOUT_APM_BUS\t\t13\n#define CLK_DOUT_APM_I3C\t\t14\n#define CLK_GOUT_CLKCMU_CMGP_BUS\t15\n#define CLK_GOUT_CLKCMU_CHUB_BUS\t16\n#define CLK_GOUT_RTC_PCLK\t\t17\n#define CLK_GOUT_TOP_RTC_PCLK\t\t18\n#define CLK_GOUT_I3C_PCLK\t\t19\n#define CLK_GOUT_I3C_SCLK\t\t20\n#define CLK_GOUT_SPEEDY_PCLK\t\t21\n#define CLK_GOUT_GPIO_ALIVE_PCLK\t22\n#define CLK_GOUT_PMU_ALIVE_PCLK\t\t23\n#define CLK_GOUT_SYSREG_APM_PCLK\t24\n\n \n#define CLK_DOUT_AUD_AUDIF\t\t1\n#define CLK_DOUT_AUD_BUSD\t\t2\n#define CLK_DOUT_AUD_BUSP\t\t3\n#define CLK_DOUT_AUD_CNT\t\t4\n#define CLK_DOUT_AUD_CPU\t\t5\n#define CLK_DOUT_AUD_CPU_ACLK\t\t6\n#define CLK_DOUT_AUD_CPU_PCLKDBG\t7\n#define CLK_DOUT_AUD_FM\t\t\t8\n#define CLK_DOUT_AUD_FM_SPDY\t\t9\n#define CLK_DOUT_AUD_MCLK\t\t10\n#define CLK_DOUT_AUD_UAIF0\t\t11\n#define CLK_DOUT_AUD_UAIF1\t\t12\n#define CLK_DOUT_AUD_UAIF2\t\t13\n#define CLK_DOUT_AUD_UAIF3\t\t14\n#define CLK_DOUT_AUD_UAIF4\t\t15\n#define CLK_DOUT_AUD_UAIF5\t\t16\n#define CLK_DOUT_AUD_UAIF6\t\t17\n#define CLK_FOUT_AUD_PLL\t\t18\n#define CLK_GOUT_AUD_ABOX_ACLK\t\t19\n#define CLK_GOUT_AUD_ASB_CCLK\t\t20\n#define CLK_GOUT_AUD_CA32_CCLK\t\t21\n#define CLK_GOUT_AUD_CNT_BCLK\t\t22\n#define CLK_GOUT_AUD_CODEC_MCLK\t\t23\n#define CLK_GOUT_AUD_DAP_CCLK\t\t24\n#define CLK_GOUT_AUD_GPIO_PCLK\t\t25\n#define CLK_GOUT_AUD_PPMU_ACLK\t\t26\n#define CLK_GOUT_AUD_PPMU_PCLK\t\t27\n#define CLK_GOUT_AUD_SPDY_BCLK\t\t28\n#define CLK_GOUT_AUD_SYSMMU_CLK\t\t29\n#define CLK_GOUT_AUD_SYSREG_PCLK\t30\n#define CLK_GOUT_AUD_TZPC_PCLK\t\t31\n#define CLK_GOUT_AUD_UAIF0_BCLK\t\t32\n#define CLK_GOUT_AUD_UAIF1_BCLK\t\t33\n#define CLK_GOUT_AUD_UAIF2_BCLK\t\t34\n#define CLK_GOUT_AUD_UAIF3_BCLK\t\t35\n#define CLK_GOUT_AUD_UAIF4_BCLK\t\t36\n#define CLK_GOUT_AUD_UAIF5_BCLK\t\t37\n#define CLK_GOUT_AUD_UAIF6_BCLK\t\t38\n#define CLK_GOUT_AUD_WDT_PCLK\t\t39\n#define CLK_MOUT_AUD_CPU\t\t40\n#define CLK_MOUT_AUD_CPU_HCH\t\t41\n#define CLK_MOUT_AUD_CPU_USER\t\t42\n#define CLK_MOUT_AUD_FM\t\t\t43\n#define CLK_MOUT_AUD_PLL\t\t44\n#define CLK_MOUT_AUD_TICK_USB_USER\t45\n#define CLK_MOUT_AUD_UAIF0\t\t46\n#define CLK_MOUT_AUD_UAIF1\t\t47\n#define CLK_MOUT_AUD_UAIF2\t\t48\n#define CLK_MOUT_AUD_UAIF3\t\t49\n#define CLK_MOUT_AUD_UAIF4\t\t50\n#define CLK_MOUT_AUD_UAIF5\t\t51\n#define CLK_MOUT_AUD_UAIF6\t\t52\n#define IOCLK_AUDIOCDCLK0\t\t53\n#define IOCLK_AUDIOCDCLK1\t\t54\n#define IOCLK_AUDIOCDCLK2\t\t55\n#define IOCLK_AUDIOCDCLK3\t\t56\n#define IOCLK_AUDIOCDCLK4\t\t57\n#define IOCLK_AUDIOCDCLK5\t\t58\n#define IOCLK_AUDIOCDCLK6\t\t59\n#define TICK_USB\t\t\t60\n#define CLK_GOUT_AUD_CMU_AUD_PCLK\t61\n\n \n#define CLK_RCO_CMGP\t\t\t1\n#define CLK_MOUT_CMGP_ADC\t\t2\n#define CLK_MOUT_CMGP_USI0\t\t3\n#define CLK_MOUT_CMGP_USI1\t\t4\n#define CLK_DOUT_CMGP_ADC\t\t5\n#define CLK_DOUT_CMGP_USI0\t\t6\n#define CLK_DOUT_CMGP_USI1\t\t7\n#define CLK_GOUT_CMGP_ADC_S0_PCLK\t8\n#define CLK_GOUT_CMGP_ADC_S1_PCLK\t9\n#define CLK_GOUT_CMGP_GPIO_PCLK\t\t10\n#define CLK_GOUT_CMGP_USI0_IPCLK\t11\n#define CLK_GOUT_CMGP_USI0_PCLK\t\t12\n#define CLK_GOUT_CMGP_USI1_IPCLK\t13\n#define CLK_GOUT_CMGP_USI1_PCLK\t\t14\n#define CLK_GOUT_SYSREG_CMGP_PCLK\t15\n\n \n#define CLK_FOUT_G3D_PLL\t\t1\n#define CLK_MOUT_G3D_PLL\t\t2\n#define CLK_MOUT_G3D_SWITCH_USER\t3\n#define CLK_MOUT_G3D_BUSD\t\t4\n#define CLK_DOUT_G3D_BUSP\t\t5\n#define CLK_GOUT_G3D_CMU_G3D_PCLK\t6\n#define CLK_GOUT_G3D_GPU_CLK\t\t7\n#define CLK_GOUT_G3D_TZPC_PCLK\t\t8\n#define CLK_GOUT_G3D_GRAY2BIN_CLK\t9\n#define CLK_GOUT_G3D_BUSD_CLK\t\t10\n#define CLK_GOUT_G3D_BUSP_CLK\t\t11\n#define CLK_GOUT_G3D_SYSREG_PCLK\t12\n\n \n#define CLK_MOUT_HSI_BUS_USER\t\t1\n#define CLK_MOUT_HSI_MMC_CARD_USER\t2\n#define CLK_MOUT_HSI_USB20DRD_USER\t3\n#define CLK_MOUT_HSI_RTC\t\t4\n#define CLK_GOUT_USB_RTC_CLK\t\t5\n#define CLK_GOUT_USB_REF_CLK\t\t6\n#define CLK_GOUT_USB_PHY_REF_CLK\t7\n#define CLK_GOUT_USB_PHY_ACLK\t\t8\n#define CLK_GOUT_USB_BUS_EARLY_CLK\t9\n#define CLK_GOUT_GPIO_HSI_PCLK\t\t10\n#define CLK_GOUT_MMC_CARD_ACLK\t\t11\n#define CLK_GOUT_MMC_CARD_SDCLKIN\t12\n#define CLK_GOUT_SYSREG_HSI_PCLK\t13\n#define CLK_GOUT_HSI_PPMU_ACLK\t\t14\n#define CLK_GOUT_HSI_PPMU_PCLK\t\t15\n#define CLK_GOUT_HSI_CMU_HSI_PCLK\t16\n\n \n#define CLK_MOUT_IS_BUS_USER\t\t1\n#define CLK_MOUT_IS_ITP_USER\t\t2\n#define CLK_MOUT_IS_VRA_USER\t\t3\n#define CLK_MOUT_IS_GDC_USER\t\t4\n#define CLK_DOUT_IS_BUSP\t\t5\n#define CLK_GOUT_IS_CMU_IS_PCLK\t\t6\n#define CLK_GOUT_IS_CSIS0_ACLK\t\t7\n#define CLK_GOUT_IS_CSIS1_ACLK\t\t8\n#define CLK_GOUT_IS_CSIS2_ACLK\t\t9\n#define CLK_GOUT_IS_TZPC_PCLK\t\t10\n#define CLK_GOUT_IS_CSIS_DMA_CLK\t11\n#define CLK_GOUT_IS_GDC_CLK\t\t12\n#define CLK_GOUT_IS_IPP_CLK\t\t13\n#define CLK_GOUT_IS_ITP_CLK\t\t14\n#define CLK_GOUT_IS_MCSC_CLK\t\t15\n#define CLK_GOUT_IS_VRA_CLK\t\t16\n#define CLK_GOUT_IS_PPMU_IS0_ACLK\t17\n#define CLK_GOUT_IS_PPMU_IS0_PCLK\t18\n#define CLK_GOUT_IS_PPMU_IS1_ACLK\t19\n#define CLK_GOUT_IS_PPMU_IS1_PCLK\t20\n#define CLK_GOUT_IS_SYSMMU_IS0_CLK\t21\n#define CLK_GOUT_IS_SYSMMU_IS1_CLK\t22\n#define CLK_GOUT_IS_SYSREG_PCLK\t\t23\n\n \n#define CLK_MOUT_MFCMSCL_MFC_USER\t\t1\n#define CLK_MOUT_MFCMSCL_M2M_USER\t\t2\n#define CLK_MOUT_MFCMSCL_MCSC_USER\t\t3\n#define CLK_MOUT_MFCMSCL_JPEG_USER\t\t4\n#define CLK_DOUT_MFCMSCL_BUSP\t\t\t5\n#define CLK_GOUT_MFCMSCL_CMU_MFCMSCL_PCLK\t6\n#define CLK_GOUT_MFCMSCL_TZPC_PCLK\t\t7\n#define CLK_GOUT_MFCMSCL_JPEG_ACLK\t\t8\n#define CLK_GOUT_MFCMSCL_M2M_ACLK\t\t9\n#define CLK_GOUT_MFCMSCL_MCSC_CLK\t\t10\n#define CLK_GOUT_MFCMSCL_MFC_ACLK\t\t11\n#define CLK_GOUT_MFCMSCL_PPMU_ACLK\t\t12\n#define CLK_GOUT_MFCMSCL_PPMU_PCLK\t\t13\n#define CLK_GOUT_MFCMSCL_SYSMMU_CLK\t\t14\n#define CLK_GOUT_MFCMSCL_SYSREG_PCLK\t\t15\n\n \n#define CLK_MOUT_PERI_BUS_USER\t\t1\n#define CLK_MOUT_PERI_UART_USER\t\t2\n#define CLK_MOUT_PERI_HSI2C_USER\t3\n#define CLK_MOUT_PERI_SPI_USER\t\t4\n#define CLK_DOUT_PERI_HSI2C0\t\t5\n#define CLK_DOUT_PERI_HSI2C1\t\t6\n#define CLK_DOUT_PERI_HSI2C2\t\t7\n#define CLK_DOUT_PERI_SPI0\t\t8\n#define CLK_GOUT_PERI_HSI2C0\t\t9\n#define CLK_GOUT_PERI_HSI2C1\t\t10\n#define CLK_GOUT_PERI_HSI2C2\t\t11\n#define CLK_GOUT_GPIO_PERI_PCLK\t\t12\n#define CLK_GOUT_HSI2C0_IPCLK\t\t13\n#define CLK_GOUT_HSI2C0_PCLK\t\t14\n#define CLK_GOUT_HSI2C1_IPCLK\t\t15\n#define CLK_GOUT_HSI2C1_PCLK\t\t16\n#define CLK_GOUT_HSI2C2_IPCLK\t\t17\n#define CLK_GOUT_HSI2C2_PCLK\t\t18\n#define CLK_GOUT_I2C0_PCLK\t\t19\n#define CLK_GOUT_I2C1_PCLK\t\t20\n#define CLK_GOUT_I2C2_PCLK\t\t21\n#define CLK_GOUT_I2C3_PCLK\t\t22\n#define CLK_GOUT_I2C4_PCLK\t\t23\n#define CLK_GOUT_I2C5_PCLK\t\t24\n#define CLK_GOUT_I2C6_PCLK\t\t25\n#define CLK_GOUT_MCT_PCLK\t\t26\n#define CLK_GOUT_PWM_MOTOR_PCLK\t\t27\n#define CLK_GOUT_SPI0_IPCLK\t\t28\n#define CLK_GOUT_SPI0_PCLK\t\t29\n#define CLK_GOUT_SYSREG_PERI_PCLK\t30\n#define CLK_GOUT_UART_IPCLK\t\t31\n#define CLK_GOUT_UART_PCLK\t\t32\n#define CLK_GOUT_WDT0_PCLK\t\t33\n#define CLK_GOUT_WDT1_PCLK\t\t34\n\n \n#define CLK_MOUT_CORE_BUS_USER\t\t1\n#define CLK_MOUT_CORE_CCI_USER\t\t2\n#define CLK_MOUT_CORE_MMC_EMBD_USER\t3\n#define CLK_MOUT_CORE_SSS_USER\t\t4\n#define CLK_MOUT_CORE_GIC\t\t5\n#define CLK_DOUT_CORE_BUSP\t\t6\n#define CLK_GOUT_CCI_ACLK\t\t7\n#define CLK_GOUT_GIC_CLK\t\t8\n#define CLK_GOUT_MMC_EMBD_ACLK\t\t9\n#define CLK_GOUT_MMC_EMBD_SDCLKIN\t10\n#define CLK_GOUT_SSS_ACLK\t\t11\n#define CLK_GOUT_SSS_PCLK\t\t12\n#define CLK_GOUT_GPIO_CORE_PCLK\t\t13\n#define CLK_GOUT_SYSREG_CORE_PCLK\t14\n\n \n#define CLK_MOUT_DPU_USER\t\t1\n#define CLK_DOUT_DPU_BUSP\t\t2\n#define CLK_GOUT_DPU_CMU_DPU_PCLK\t3\n#define CLK_GOUT_DPU_DECON0_ACLK\t4\n#define CLK_GOUT_DPU_DMA_ACLK\t\t5\n#define CLK_GOUT_DPU_DPP_ACLK\t\t6\n#define CLK_GOUT_DPU_PPMU_ACLK\t\t7\n#define CLK_GOUT_DPU_PPMU_PCLK\t\t8\n#define CLK_GOUT_DPU_SMMU_CLK\t\t9\n#define CLK_GOUT_DPU_SYSREG_PCLK\t10\n#define DPU_NR_CLK\t\t\t11\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}