`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  6 2021 05:58:05 CST (May  5 2021 21:58:05 UTC)

module Gaussian_Blur_Div_11U_18_1(in1, out1);
  input [10:0] in1;
  output [10:0] out1;
  wire [10:0] in1;
  wire [10:0] out1;
  wire in1_29_2_, n_0, n_1, n_2, n_3, n_4, n_5, n_6;
  wire n_7, n_8, n_9, n_10, n_11, n_12, n_13, n_14;
  wire n_15, n_16, n_17, n_18, n_19, n_20, n_21, n_22;
  wire n_28, n_29, n_30, n_31, n_32, n_33, n_34, n_35;
  wire n_36, n_37, n_38, n_39, n_40, n_41, n_42, n_43;
  wire n_44, n_45, n_46, n_47, n_48, n_49, n_50, n_51;
  wire n_52, n_53, n_54, n_55, n_56, n_57, n_58, n_59;
  wire n_60, n_62, n_63, n_66, sub_61_2_n_0, sub_61_2_n_1,
       sub_82_2_n_0, sub_82_2_n_1;
  wire sub_103_2_n_0, sub_103_2_n_1, sub_103_2_n_2, sub_103_2_n_3,
       sub_124_2_n_0, sub_124_2_n_1, sub_124_2_n_9, sub_145_2_n_0;
  wire sub_145_2_n_1, sub_145_2_n_9, sub_166_2_n_0, sub_166_2_n_1,
       sub_166_2_n_2, sub_187_2_n_0, sub_187_2_n_1, sub_187_2_n_2;
  wire sub_208_2_n_0, sub_208_2_n_1, sub_208_2_n_2, sub_229_2_n_0,
       sub_229_2_n_1, sub_229_2_n_2, sub_248_2_n_1;
  assign out1[10] = 1'b0;
  INVX1 g137(.A (in1_29_2_), .Y (out1[0]));
  MXI2XL g130(.A (in1[9]), .B (n_22), .S0 (n_63), .Y (n_60));
  INVX1 g134(.A (in1[9]), .Y (n_22));
  NAND2X2 g138(.A (n_20), .B (n_21), .Y (n_56));
  OR2XL g139(.A (in1[8]), .B (n_59), .Y (n_21));
  NAND2X1 g140(.A (in1[8]), .B (n_59), .Y (n_20));
  MX2XL g2(.A (n_58), .B (n_60), .S0 (n_59), .Y (n_57));
  NAND2X2 g141(.A (n_18), .B (n_19), .Y (n_52));
  OR2XL g142(.A (in1[7]), .B (n_55), .Y (n_19));
  NAND2X1 g135(.A (in1[7]), .B (n_55), .Y (n_18));
  MX2XL g143(.A (n_54), .B (n_56), .S0 (n_55), .Y (n_53));
  NAND2X1 g144(.A (n_16), .B (n_17), .Y (n_48));
  OR2XL g145(.A (in1[6]), .B (n_51), .Y (n_17));
  NAND2XL g136(.A (in1[6]), .B (n_51), .Y (n_16));
  MX2XL g146(.A (n_50), .B (n_52), .S0 (n_51), .Y (n_49));
  NAND2X2 g147(.A (n_14), .B (n_15), .Y (n_44));
  OR2XL g148(.A (in1[5]), .B (n_47), .Y (n_15));
  NAND2X1 g149(.A (in1[5]), .B (n_47), .Y (n_14));
  MX2XL g150(.A (n_46), .B (n_48), .S0 (n_47), .Y (n_45));
  NAND2X1 g151(.A (n_12), .B (n_13), .Y (n_40));
  OR2XL g152(.A (in1[4]), .B (n_43), .Y (n_13));
  NAND2XL g153(.A (in1[4]), .B (n_43), .Y (n_12));
  MX2XL g154(.A (n_42), .B (n_44), .S0 (n_43), .Y (n_41));
  NAND2X1 g155(.A (n_10), .B (n_11), .Y (n_36));
  MXI2XL g156(.A (n_9), .B (n_8), .S0 (n_39), .Y (n_37));
  OR2XL g157(.A (in1[3]), .B (n_39), .Y (n_11));
  NAND2X1 g158(.A (in1[3]), .B (n_39), .Y (n_10));
  INVXL g159(.A (n_38), .Y (n_9));
  INVXL g160(.A (n_40), .Y (n_8));
  NAND2X1 g161(.A (n_6), .B (n_7), .Y (n_32));
  MXI2XL g162(.A (n_5), .B (n_4), .S0 (n_35), .Y (n_33));
  OR2XL g163(.A (in1[2]), .B (n_35), .Y (n_7));
  NAND2XL g164(.A (in1[2]), .B (n_35), .Y (n_6));
  INVXL g165(.A (n_34), .Y (n_5));
  INVXL g166(.A (n_36), .Y (n_4));
  NAND2X1 g167(.A (n_2), .B (n_3), .Y (n_28));
  MXI2XL g168(.A (n_1), .B (n_0), .S0 (n_31), .Y (n_29));
  OR2XL g169(.A (in1[1]), .B (n_31), .Y (n_3));
  NAND2X1 g170(.A (in1[1]), .B (n_31), .Y (n_2));
  INVXL g171(.A (n_30), .Y (n_1));
  INVXL g172(.A (n_32), .Y (n_0));
  INVX1 g122(.A (n_31), .Y (out1[1]));
  INVX1 g123(.A (n_63), .Y (out1[9]));
  INVX1 g124(.A (n_35), .Y (out1[2]));
  INVX1 g125(.A (n_39), .Y (out1[3]));
  INVX1 g126(.A (n_51), .Y (out1[6]));
  INVX1 g127(.A (n_47), .Y (out1[5]));
  INVX1 g128(.A (n_43), .Y (out1[4]));
  INVX1 g129(.A (n_55), .Y (out1[7]));
  INVX1 g173(.A (n_59), .Y (out1[8]));
  MX2XL g174(.A (n_62), .B (in1[10]), .S0 (n_63), .Y (n_66));
  CLKXOR2X1 sub_124_2_g34(.A (n_53), .B (sub_124_2_n_1), .Y (n_51));
  MXI2XL sub_124_2_g35(.A (sub_124_2_n_0), .B (in1[6]), .S0
       (sub_124_2_n_9), .Y (n_50));
  NAND2BX2 sub_124_2_g36(.AN (sub_124_2_n_0), .B (n_52), .Y
       (sub_124_2_n_1));
  INVX1 sub_124_2_g37(.A (in1[6]), .Y (sub_124_2_n_0));
  BUFX2 sub_124_2_fopt(.A (n_52), .Y (sub_124_2_n_9));
  NAND2X1 sub_61_2_g22(.A (sub_61_2_n_1), .B (sub_61_2_n_0), .Y (n_62));
  NAND2X2 sub_61_2_g25(.A (in1[10]), .B (in1[9]), .Y (n_63));
  NAND2BX1 sub_61_2_g2(.AN (in1[10]), .B (in1[9]), .Y (sub_61_2_n_1));
  NAND2BX1 sub_61_2_g28(.AN (in1[9]), .B (in1[10]), .Y (sub_61_2_n_0));
  CLKXOR2X1 sub_187_2_g34(.A (n_41), .B (sub_187_2_n_2), .Y (n_39));
  MXI2XL sub_187_2_g35(.A (sub_187_2_n_1), .B (in1[3]), .S0
       (sub_187_2_n_0), .Y (n_38));
  NAND2BX1 sub_187_2_g36(.AN (sub_187_2_n_1), .B (n_40), .Y
       (sub_187_2_n_2));
  INVX1 sub_187_2_g37(.A (in1[3]), .Y (sub_187_2_n_1));
  BUFX2 sub_187_2_fopt(.A (n_40), .Y (sub_187_2_n_0));
  CLKXOR2X1 sub_103_2_g34(.A (n_57), .B (sub_103_2_n_1), .Y (n_55));
  NAND2X1 sub_103_2_g35(.A (sub_103_2_n_3), .B (sub_103_2_n_2), .Y
       (n_54));
  OR2XL sub_103_2_g36(.A (sub_103_2_n_0), .B (n_56), .Y
       (sub_103_2_n_3));
  NAND2BXL sub_103_2_g37(.AN (in1[7]), .B (n_56), .Y (sub_103_2_n_2));
  NAND2BX1 sub_103_2_g38(.AN (sub_103_2_n_0), .B (n_56), .Y
       (sub_103_2_n_1));
  INVX1 sub_103_2_g39(.A (in1[7]), .Y (sub_103_2_n_0));
  CLKXOR2X1 sub_229_2_g34(.A (n_33), .B (sub_229_2_n_2), .Y (n_31));
  MXI2XL sub_229_2_g35(.A (sub_229_2_n_1), .B (in1[1]), .S0
       (sub_229_2_n_0), .Y (n_30));
  NAND2BX1 sub_229_2_g36(.AN (sub_229_2_n_1), .B (n_32), .Y
       (sub_229_2_n_2));
  INVX1 sub_229_2_g37(.A (in1[1]), .Y (sub_229_2_n_1));
  BUFX2 sub_229_2_fopt(.A (n_32), .Y (sub_229_2_n_0));
  CLKXOR2X1 sub_166_2_g34(.A (n_45), .B (sub_166_2_n_2), .Y (n_43));
  MXI2XL sub_166_2_g35(.A (sub_166_2_n_1), .B (in1[4]), .S0
       (sub_166_2_n_0), .Y (n_42));
  NAND2BX2 sub_166_2_g36(.AN (sub_166_2_n_1), .B (n_44), .Y
       (sub_166_2_n_2));
  INVX1 sub_166_2_g37(.A (in1[4]), .Y (sub_166_2_n_1));
  BUFX2 sub_166_2_fopt(.A (n_44), .Y (sub_166_2_n_0));
  XOR2XL sub_248_2_g30(.A (n_29), .B (sub_248_2_n_1), .Y (in1_29_2_));
  NAND2X1 sub_248_2_g31(.A (in1[0]), .B (n_28), .Y (sub_248_2_n_1));
  CLKXOR2X1 sub_208_2_g34(.A (n_37), .B (sub_208_2_n_2), .Y (n_35));
  MXI2XL sub_208_2_g35(.A (sub_208_2_n_1), .B (in1[2]), .S0
       (sub_208_2_n_0), .Y (n_34));
  NAND2BX1 sub_208_2_g36(.AN (sub_208_2_n_1), .B (n_36), .Y
       (sub_208_2_n_2));
  INVX1 sub_208_2_g37(.A (in1[2]), .Y (sub_208_2_n_1));
  BUFX2 sub_208_2_fopt(.A (n_36), .Y (sub_208_2_n_0));
  CLKXOR2X1 sub_145_2_g34(.A (n_49), .B (sub_145_2_n_1), .Y (n_47));
  MXI2XL sub_145_2_g35(.A (sub_145_2_n_0), .B (in1[5]), .S0
       (sub_145_2_n_9), .Y (n_46));
  NAND2BX1 sub_145_2_g36(.AN (sub_145_2_n_0), .B (n_48), .Y
       (sub_145_2_n_1));
  INVX1 sub_145_2_g37(.A (in1[5]), .Y (sub_145_2_n_0));
  BUFX2 sub_145_2_fopt(.A (n_48), .Y (sub_145_2_n_9));
  MXI2X1 sub_82_2_g34(.A (sub_82_2_n_1), .B (n_66), .S0 (sub_82_2_n_0),
       .Y (n_59));
  XOR2XL sub_82_2_g35(.A (in1[8]), .B (n_60), .Y (n_58));
  INVX1 sub_82_2_g37(.A (n_66), .Y (sub_82_2_n_1));
  NAND2X1 sub_82_2_g2(.A (in1[8]), .B (n_60), .Y (sub_82_2_n_0));
endmodule


