# 汇编与接口课程设计——模块三实验报告

`作者：周曲文（1120151919）`  `时间：2018年8月30日 19:29:27`

## 一、设计题目

本实验报告的题目是：硬件逻辑调试实验。

## 二、设计目的

本实验目的在于学习并掌握 Vivado 内部逻辑分析仪 ILA 来协助 FPGA 的开发。

## 三、使用的设备器材

本实验使用 EES-338，是依元素科技基于 Xilinx Artix-7 FPGA 研发的便携式数模混合基础教学平台。

## 四、设计原理及内容

本实验通过流水灯实验，利用 Vivado 内部功能强大的逻辑分析仪 ILA 来协助在指定开发板上进行 FPGA 开发。基本内容如下：

1. 通过编写 HDL 文件的方式创建 Vivado 设计

2. 通过添加 XDC 文件进行管脚约束

3. 通过 Mark Debug 的方式进行 ILA 的添加

4. 生成 Bitstream 文件

5. 将生成的 Bitstream 文件下载到 FPGA 开发板里

6. 观察 ILA 抓取到信号线数据

## 五、设计步骤

### 1、设计思路

### 2、算法说明

### 3、程序清单

### 4、运行结果



## 六、遇到的问题及解决方法

## 七、设计总结和心得体会

## 八、参考文献

