TimeQuest Timing Analyzer report for multicycle
Sun Nov 30 23:54:55 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'register_8bit:IR3_reg|q[0]'
 13. Slow Model Setup: 'register_8bit:IR1_reg|q[0]'
 14. Slow Model Setup: 'register_8bit:IR4_reg|q[0]'
 15. Slow Model Hold: 'register_8bit:IR3_reg|q[0]'
 16. Slow Model Hold: 'register_8bit:IR1_reg|q[0]'
 17. Slow Model Hold: 'register_8bit:IR4_reg|q[0]'
 18. Slow Model Hold: 'KEY[1]'
 19. Slow Model Minimum Pulse Width: 'KEY[1]'
 20. Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 21. Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 22. Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'register_8bit:IR3_reg|q[0]'
 34. Fast Model Setup: 'register_8bit:IR1_reg|q[0]'
 35. Fast Model Setup: 'register_8bit:IR4_reg|q[0]'
 36. Fast Model Hold: 'register_8bit:IR1_reg|q[0]'
 37. Fast Model Hold: 'register_8bit:IR4_reg|q[0]'
 38. Fast Model Hold: 'register_8bit:IR3_reg|q[0]'
 39. Fast Model Hold: 'KEY[1]'
 40. Fast Model Minimum Pulse Width: 'KEY[1]'
 41. Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 42. Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 43. Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition ;
; Revision Name      ; multicycle                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; KEY[1]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                     ;
; register_8bit:IR1_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR1_reg|q[0] } ;
; register_8bit:IR3_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR3_reg|q[0] } ;
; register_8bit:IR4_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR4_reg|q[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; INF MHz    ; 178.76 MHz      ; register_8bit:IR1_reg|q[0] ; limit due to hold check ;
; INF MHz    ; 203.83 MHz      ; register_8bit:IR4_reg|q[0] ; limit due to hold check ;
; 90.53 MHz  ; 90.53 MHz       ; KEY[1]                     ;                         ;
; 482.16 MHz ; 174.09 MHz      ; register_8bit:IR3_reg|q[0] ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -8.050 ; -502.762      ;
; register_8bit:IR3_reg|q[0] ; -4.292 ; -34.506       ;
; register_8bit:IR1_reg|q[0] ; -2.322 ; -6.089        ;
; register_8bit:IR4_reg|q[0] ; -1.149 ; -1.895        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR3_reg|q[0] ; -2.872 ; -11.183       ;
; register_8bit:IR1_reg|q[0] ; -2.797 ; -7.750        ;
; register_8bit:IR4_reg|q[0] ; -2.453 ; -4.904        ;
; KEY[1]                     ; -1.672 ; -26.450       ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -313.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -8.050 ; controller:Control|ALU2[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.694      ;
; -8.038 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.682      ;
; -7.990 ; controller:Control|ALU2[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.634      ;
; -7.862 ; controller:Control|ALU2[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.508      ;
; -7.770 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.414      ;
; -7.769 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.413      ;
; -7.737 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.383      ;
; -7.701 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.345      ;
; -7.689 ; controller:Control|ALU2[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.335      ;
; -7.620 ; controller:Control|ALU1[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 7.148      ;
; -7.586 ; controller:Control|ALUop[2] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.230      ;
; -7.545 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.191      ;
; -7.469 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.115      ;
; -7.468 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.114      ;
; -7.414 ; controller:Control|ALU1[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 7.064      ;
; -7.400 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 7.046      ;
; -7.394 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 7.038      ;
; -7.385 ; controller:Control|ALU1[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 7.035      ;
; -7.339 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.983      ;
; -7.332 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.978      ;
; -7.298 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.826      ;
; -7.269 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.913      ;
; -7.225 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.869      ;
; -7.200 ; controller:Control|ALU1[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.728      ;
; -7.196 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.846      ;
; -7.191 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.719      ;
; -7.181 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.825      ;
; -7.177 ; controller:Control|ALUop[2] ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.821      ;
; -7.165 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.811      ;
; -7.165 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.815      ;
; -7.147 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.675      ;
; -7.129 ; register_8bit:R2|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 8.161      ;
; -7.117 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 8.149      ;
; -7.117 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.763      ;
; -7.083 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.727      ;
; -7.069 ; register_8bit:R2|q[3]       ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 8.101      ;
; -7.053 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.703      ;
; -7.038 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.896     ; 6.678      ;
; -7.024 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.674      ;
; -7.014 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.658      ;
; -6.980 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.624      ;
; -6.980 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.508      ;
; -6.972 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.500      ;
; -6.957 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.601      ;
; -6.956 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.600      ;
; -6.926 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.570      ;
; -6.917 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.567      ;
; -6.888 ; register_8bit:IR3_reg|q[3]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.516     ; 7.408      ;
; -6.888 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.532      ;
; -6.878 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.406      ;
; -6.868 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.518      ;
; -6.868 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.396      ;
; -6.849 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 7.881      ;
; -6.848 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[4]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 7.880      ;
; -6.841 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.485      ;
; -6.818 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.462      ;
; -6.780 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 7.812      ;
; -6.763 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 6.291      ;
; -6.737 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.894     ; 6.379      ;
; -6.706 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.356      ;
; -6.679 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.325      ;
; -6.675 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 6.325      ;
; -6.524 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.896     ; 6.164      ;
; -6.517 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.163      ;
; -6.499 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[1]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.516     ; 7.019      ;
; -6.418 ; register_8bit:R2|q[3]       ; register_8bit:PC2|q[3]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 7.450      ;
; -6.406 ; register_8bit:R1|q[1]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.006     ; 7.436      ;
; -6.405 ; register_8bit:IR3_reg|q[6]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.439      ;
; -6.396 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 6.042      ;
; -6.383 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 6.027      ;
; -6.377 ; register_8bit:IR3_reg|q[6]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.411      ;
; -6.362 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.008     ; 5.890      ;
; -6.356 ; register_8bit:WB_reg|q[4]   ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.004      ; 7.396      ;
; -6.343 ; register_8bit:IR3_reg|q[3]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.516     ; 6.863      ;
; -6.342 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[0]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.516     ; 6.862      ;
; -6.332 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 5.982      ;
; -6.323 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.893     ; 5.966      ;
; -6.297 ; register_8bit:WB_reg|q[1]   ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.000      ; 7.333      ;
; -6.293 ; register_8bit:IR3_reg|q[7]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.327      ;
; -6.281 ; register_8bit:IR3_reg|q[7]  ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.315      ;
; -6.278 ; register_8bit:IR3_reg|q[5]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.007      ; 7.321      ;
; -6.245 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 5.889      ;
; -6.233 ; register_8bit:IR3_reg|q[7]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.267      ;
; -6.231 ; register_8bit:WB_reg|q[4]   ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.004      ; 7.271      ;
; -6.225 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.896     ; 5.865      ;
; -6.223 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.894     ; 5.865      ;
; -6.222 ; register_8bit:R2|q[1]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.004      ; 7.262      ;
; -6.218 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 5.864      ;
; -6.213 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.886     ; 5.863      ;
; -6.196 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 5.842      ;
; -6.188 ; register_8bit:R1|q[4]       ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.008      ; 7.232      ;
; -6.188 ; register_8bit:IR3_reg|q[6]  ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.222      ;
; -6.181 ; register_8bit:R1|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.006     ; 7.211      ;
; -6.180 ; register_8bit:R1|q[0]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.004      ; 7.220      ;
; -6.176 ; register_8bit:WB_reg|q[4]   ; register_8bit:PC2|q[6]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.004      ; 7.216      ;
; -6.172 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.895     ; 5.813      ;
; -6.167 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 5.811      ;
; -6.161 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.890     ; 5.807      ;
; -6.159 ; register_8bit:IR3_reg|q[4]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.003     ; 7.192      ;
; -6.157 ; register_8bit:IR3_reg|q[6]  ; register_8bit:PC2|q[7]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.002     ; 7.191      ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.292 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.376      ; 4.472      ;
; -4.067 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.370      ; 4.071      ;
; -4.039 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.376      ; 4.219      ;
; -3.997 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.376      ; 4.177      ;
; -3.966 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.492      ; 3.959      ;
; -3.933 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.492      ; 3.926      ;
; -3.820 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.492      ; 3.813      ;
; -3.772 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.370      ; 3.776      ;
; -3.698 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.374      ; 3.725      ;
; -3.673 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.492      ; 3.666      ;
; -3.574 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.370      ; 3.578      ;
; -3.531 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.015      ; 4.047      ;
; -3.527 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.370      ; 3.531      ;
; -3.284 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.376      ; 3.281      ;
; -3.274 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 3.781      ;
; -3.092 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.890      ; 3.786      ;
; -3.026 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.884      ; 3.544      ;
; -2.983 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.893      ; 3.510      ;
; -2.914 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.812      ; 3.227      ;
; -2.900 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.386      ; 2.514      ;
; -2.874 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.884      ; 3.392      ;
; -2.860 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.889      ; 3.553      ;
; -2.854 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 3.361      ;
; -2.748 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.899      ; 3.451      ;
; -2.655 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.694      ; 3.002      ;
; -2.653 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.006      ; 3.160      ;
; -2.636 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.706      ; 2.570      ;
; -2.522 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.690      ; 2.846      ;
; -2.517 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.656     ; 1.354      ;
; -2.515 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.336     ; 1.672      ;
; -2.470 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.387      ; 2.638      ;
; -2.455 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.770      ; 2.101      ;
; -2.453 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.318      ; 4.081      ;
; -2.414 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.899      ; 3.117      ;
; -2.404 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.325      ; 3.868      ;
; -2.344 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.696      ; 2.661      ;
; -2.315 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.376      ; 2.495      ;
; -2.208 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.707      ; 2.696      ;
; -2.200 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.318      ; 3.828      ;
; -2.185 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.884      ; 2.703      ;
; -2.158 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.318      ; 3.786      ;
; -2.154 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.696      ; 2.654      ;
; -2.135 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.656     ; 0.972      ;
; -2.109 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.325      ; 3.573      ;
; -1.941 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.770      ; 1.587      ;
; -1.864 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.325      ; 3.328      ;
; -1.701 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.090      ; 1.667      ;
; -1.363 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.839      ; 3.341      ;
; -1.320 ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.848      ; 3.307      ;
; -1.253 ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.832      ; 3.395      ;
; -1.211 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.839      ; 3.189      ;
; -1.044 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.499      ; 4.597      ;
; -1.021 ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.831      ; 3.162      ;
; -0.909 ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.841      ; 3.060      ;
; -0.819 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.493      ; 4.196      ;
; -0.802 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.645      ; 2.586      ;
; -0.592 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.615      ; 3.958      ;
; -0.575 ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.841      ; 2.726      ;
; -0.544 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.499      ; 4.597      ;
; -0.537 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.615      ; 3.903      ;
; -0.319 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.493      ; 4.196      ;
; -0.239 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.497      ; 3.639      ;
; -0.222 ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.839      ; 2.200      ;
; -0.145 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.493      ; 3.522      ;
; -0.092 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.615      ; 3.958      ;
; -0.037 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.615      ; 3.903      ;
; 0.261  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.497      ; 3.639      ;
; 0.295  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.441      ; 4.206      ;
; 0.304  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.467      ; 1.406      ;
; 0.344  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.448      ; 3.993      ;
; 0.355  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.493      ; 3.522      ;
; 0.795  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.441      ; 4.206      ;
; 0.804  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.467      ; 1.406      ;
; 0.827  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.509      ; 2.160      ;
; 0.844  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.448      ; 3.993      ;
; 0.912  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.499      ; 2.641      ;
; 1.288  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.510      ; 2.253      ;
; 1.327  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.509      ; 2.160      ;
; 1.412  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.499      ; 2.641      ;
; 1.748  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 3.893      ; 1.271      ;
; 1.788  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.510      ; 2.253      ;
; 2.248  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 3.893      ; 1.271      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.322 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.413      ; 3.889      ;
; -2.224 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.215      ; 3.482      ;
; -2.174 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.215      ; 3.432      ;
; -1.967 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.093      ; 3.214      ;
; -1.929 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.215      ; 3.187      ;
; -1.672 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.093      ; 2.919      ;
; -1.623 ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.093      ; 2.870      ;
; -1.543 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.522      ; 3.382      ;
; -1.290 ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.413      ; 2.857      ;
; -1.275 ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.413      ; 2.842      ;
; -1.112 ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.738      ; 2.893      ;
; -1.082 ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.616      ; 2.852      ;
; -1.035 ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.725      ; 2.803      ;
; -0.949 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.535      ; 2.527      ;
; -0.938 ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.603      ; 2.695      ;
; -0.806 ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.603      ; 2.563      ;
; -0.801 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.729      ; 2.573      ;
; -0.684 ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.725      ; 2.452      ;
; -0.622 ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.607      ; 2.383      ;
; -0.539 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.535      ; 2.117      ;
; -0.511 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.522      ; 2.350      ;
; -0.496 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.522      ; 2.335      ;
; 0.524  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.338      ; 3.607      ;
; 0.781  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.216      ; 3.339      ;
; 1.024  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.338      ; 3.607      ;
; 1.281  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.216      ; 3.339      ;
; 1.835  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.216      ; 2.285      ;
; 2.315  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.338      ; 1.816      ;
; 2.335  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.216      ; 2.285      ;
; 2.614  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.325      ; 1.778      ;
; 2.815  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.338      ; 1.816      ;
; 3.114  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.325      ; 1.778      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.149 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.858      ;
; -0.951 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.660      ;
; -0.829 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.538      ;
; -0.746 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.856      ;
; -0.735 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.576      ; 1.958      ;
; -0.548 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.658      ;
; -0.426 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.062      ; 1.536      ;
; 0.650  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.585      ; 0.983      ;
; 1.598  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 4.185      ; 1.984      ;
; 2.001  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 4.185      ; 1.982      ;
; 2.098  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 4.185      ; 1.984      ;
; 2.501  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 4.185      ; 1.982      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.872 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.893      ; 1.271      ;
; -2.372 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.893      ; 1.271      ;
; -1.599 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.509      ; 2.160      ;
; -1.507 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.510      ; 2.253      ;
; -1.338 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.448      ; 3.360      ;
; -1.311 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.467      ; 1.406      ;
; -1.108 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.499      ; 2.641      ;
; -1.099 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.509      ; 2.160      ;
; -1.007 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.510      ; 2.253      ;
; -0.838 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.448      ; 3.360      ;
; -0.831 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.441      ; 3.860      ;
; -0.811 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.467      ; 1.406      ;
; -0.608 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.499      ; 2.641      ;
; -0.406 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.493      ; 3.337      ;
; -0.389 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.493      ; 3.354      ;
; -0.331 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.441      ; 3.860      ;
; -0.108 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.497      ; 3.639      ;
; -0.103 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.615      ; 3.762      ;
; -0.052 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.615      ; 3.813      ;
; 0.094  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.493      ; 3.337      ;
; 0.111  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.493      ; 3.354      ;
; 0.361  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.839      ; 2.200      ;
; 0.392  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.497      ; 3.639      ;
; 0.397  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.615      ; 3.762      ;
; 0.448  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.615      ; 3.813      ;
; 0.502  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 3.499      ; 4.251      ;
; 0.782  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.839      ; 2.621      ;
; 0.885  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.841      ; 2.726      ;
; 0.941  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.645      ; 2.586      ;
; 1.002  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 3.499      ; 4.251      ;
; 1.077  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.090      ; 1.667      ;
; 1.202  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.839      ; 3.041      ;
; 1.219  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.841      ; 3.060      ;
; 1.317  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.770      ; 1.587      ;
; 1.331  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.831      ; 3.162      ;
; 1.459  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.848      ; 3.307      ;
; 1.563  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.832      ; 3.395      ;
; 1.628  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.656     ; 0.972      ;
; 1.743  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.325      ; 3.068      ;
; 1.831  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.770      ; 2.101      ;
; 1.890  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.325      ; 3.215      ;
; 2.003  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.325      ; 3.328      ;
; 2.008  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.336     ; 1.672      ;
; 2.010  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.656     ; 1.354      ;
; 2.019  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.884      ; 2.403      ;
; 2.250  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.318      ; 3.568      ;
; 2.364  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.706      ; 2.570      ;
; 2.397  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.318      ; 3.715      ;
; 2.404  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 2.910      ;
; 2.434  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 2.940      ;
; 2.440  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.884      ; 2.824      ;
; 2.458  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.696      ; 2.654      ;
; 2.465  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.696      ; 2.661      ;
; 2.489  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.707      ; 2.696      ;
; 2.510  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.318      ; 3.828      ;
; 2.527  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.690      ; 2.717      ;
; 2.556  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.006      ; 3.062      ;
; 2.619  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.376      ; 2.495      ;
; 2.628  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.386      ; 2.514      ;
; 2.630  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.893      ; 3.023      ;
; 2.718  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.899      ; 3.117      ;
; 2.751  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.387      ; 2.638      ;
; 2.808  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.694      ; 3.002      ;
; 2.860  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.884      ; 3.244      ;
; 2.864  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.812      ; 3.176      ;
; 2.965  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.015      ; 3.480      ;
; 3.047  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.370      ; 2.917      ;
; 3.052  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.899      ; 3.451      ;
; 3.164  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.889      ; 3.553      ;
; 3.342  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.370      ; 3.212      ;
; 3.350  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.492      ; 3.342      ;
; 3.396  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.890      ; 3.786      ;
; 3.405  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.376      ; 3.281      ;
; 3.570  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.370      ; 3.440      ;
; 3.599  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.370      ; 3.469      ;
; 3.645  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.492      ; 3.637      ;
; 3.851  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.374      ; 3.725      ;
; 3.907  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.492      ; 3.899      ;
; 3.932  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.492      ; 3.924      ;
; 4.083  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.376      ; 3.959      ;
; 4.230  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.376      ; 4.106      ;
; 4.343  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.376      ; 4.219      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.797 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.325      ; 1.778      ;
; -2.772 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.338      ; 1.816      ;
; -2.297 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.325      ; 1.778      ;
; -2.272 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.338      ; 1.816      ;
; -2.181 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.216      ; 2.285      ;
; -1.681 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.216      ; 2.285      ;
; -1.564 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.216      ; 2.902      ;
; -1.381 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.338      ; 3.207      ;
; -1.064 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.216      ; 2.902      ;
; -0.881 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.338      ; 3.207      ;
; 0.582  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.535      ; 2.117      ;
; 0.727  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.725      ; 2.452      ;
; 0.776  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.607      ; 2.383      ;
; 0.794  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.729      ; 2.523      ;
; 0.813  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.522      ; 2.335      ;
; 0.828  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.522      ; 2.350      ;
; 0.834  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.603      ; 2.437      ;
; 0.860  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.738      ; 2.598      ;
; 0.992  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.535      ; 2.527      ;
; 1.078  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.725      ; 2.803      ;
; 1.092  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.603      ; 2.695      ;
; 1.236  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.616      ; 2.852      ;
; 1.429  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.413      ; 2.842      ;
; 1.444  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.413      ; 2.857      ;
; 1.517  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.093      ; 2.610      ;
; 1.572  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.215      ; 2.787      ;
; 1.664  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.093      ; 2.757      ;
; 1.777  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.093      ; 2.870      ;
; 1.860  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.522      ; 3.382      ;
; 1.867  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.215      ; 3.082      ;
; 2.124  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.215      ; 3.339      ;
; 2.476  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.413      ; 3.889      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.453 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 4.185      ; 1.982      ;
; -2.451 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 4.185      ; 1.984      ;
; -1.953 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 4.185      ; 1.982      ;
; -1.951 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 4.185      ; 1.984      ;
; -0.602 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.585      ; 0.983      ;
; 0.382  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.576      ; 1.958      ;
; 0.474  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.536      ;
; 0.476  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.538      ;
; 0.596  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.658      ;
; 0.598  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.660      ;
; 0.794  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.856      ;
; 0.796  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.062      ; 1.858      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.672 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 1.444      ;
; -1.268 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.803      ; 2.051      ;
; -1.268 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.803      ; 2.051      ;
; -1.268 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.803      ; 2.051      ;
; -1.268 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.803      ; 2.051      ;
; -1.172 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.600      ; 1.444      ;
; -1.052 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.123      ; 2.587      ;
; -1.052 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.123      ; 2.587      ;
; -1.052 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.123      ; 2.587      ;
; -1.052 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.123      ; 2.587      ;
; -1.052 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.123      ; 2.587      ;
; -0.906 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 2.210      ;
; -0.768 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.803      ; 2.051      ;
; -0.768 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.803      ; 2.051      ;
; -0.768 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.803      ; 2.051      ;
; -0.768 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.803      ; 2.051      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.590 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.535      ;
; -0.584 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.611      ; 2.543      ;
; -0.552 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.123      ; 2.587      ;
; -0.552 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.123      ; 2.587      ;
; -0.552 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.123      ; 2.587      ;
; -0.552 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.123      ; 2.587      ;
; -0.552 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.123      ; 2.587      ;
; -0.529 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 2.587      ;
; -0.529 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 2.587      ;
; -0.529 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 2.587      ;
; -0.445 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.613      ; 2.684      ;
; -0.445 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.613      ; 2.684      ;
; -0.445 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.613      ; 2.684      ;
; -0.445 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.613      ; 2.684      ;
; -0.406 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.600      ; 2.210      ;
; -0.349 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.610      ; 2.777      ;
; -0.348 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.777      ;
; -0.348 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.777      ;
; -0.348 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 2.777      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.333 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.599      ; 2.782      ;
; -0.324 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.795      ;
; -0.295 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 2.828      ;
; -0.279 ; register_8bit:IR3_reg|q[0] ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.667      ; 2.872      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.137 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 2.977      ;
; -0.130 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.989      ;
; -0.113 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 3.001      ;
; -0.113 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 3.001      ;
; -0.113 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.598      ; 3.001      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.090 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 2.535      ;
; -0.084 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.611      ; 2.543      ;
; -0.029 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.600      ; 2.587      ;
; -0.029 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.600      ; 2.587      ;
; -0.029 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.600      ; 2.587      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.022 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.594      ; 3.088      ;
; -0.013 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.592      ; 3.095      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; -0.006 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.117      ;
; 0.028  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.151      ;
; 0.028  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.151      ;
; 0.028  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.151      ;
; 0.028  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.607      ; 3.151      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.072 ; 10.072 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.072 ; 10.072 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.538  ; 9.538  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.055 ; 10.055 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 10.046 ; 10.046 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.035 ; 10.035 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.824  ; 9.824  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 9.802  ; 9.802  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 10.518 ; 10.518 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.518 ; 10.518 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.105 ; 10.105 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.906  ; 9.906  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 9.325  ; 9.325  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 10.389 ; 10.389 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 10.514 ; 10.514 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 9.739  ; 9.739  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.171 ; 11.171 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.693 ; 10.693 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.169 ; 11.169 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.171 ; 11.171 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 10.351 ; 10.351 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.367 ; 10.367 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.908 ; 10.908 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.188 ; 10.188 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.050 ; 10.050 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.945  ; 9.945  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 9.834  ; 9.834  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 9.836  ; 9.836  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 9.786  ; 9.786  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 9.830  ; 9.830  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.009 ; 10.009 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.050 ; 10.050 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.457 ; 10.457 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.602  ; 9.602  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 9.358  ; 9.358  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 9.360  ; 9.360  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.813  ; 9.813  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.283  ; 9.283  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.520  ; 9.520  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 10.457 ; 10.457 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 9.457  ; 9.457  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 9.133  ; 9.133  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.457  ; 9.457  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.851  ; 8.851  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.988  ; 8.988  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.866  ; 8.866  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 8.857  ; 8.857  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.403  ; 8.403  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.298  ; 9.298  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.288  ; 9.288  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.287  ; 9.287  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.806  ; 9.806  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.780  ; 9.780  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.800  ; 9.800  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.923 ; 10.923 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.915 ; 10.915 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.861 ; 10.861 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.903 ; 10.903 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.886 ; 10.886 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 11.196 ; 11.196 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.154  ; 8.154  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.251  ; 8.251  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 9.915  ; 9.915  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.277  ; 9.277  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.079  ; 9.079  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.915  ; 9.915  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.825  ; 9.825  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.128  ; 9.128  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.128  ; 9.128  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 6.132  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 6.878  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 6.878  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 6.132  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 6.878  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 9.314  ; 9.314  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.302  ; 9.302  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.625  ; 8.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.251  ; 9.251  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.303  ; 9.303  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.314  ; 9.314  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.233  ; 8.233  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.384  ; 8.384  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.492  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 8.703  ; 8.703  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.243  ; 9.243  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 8.703  ; 8.703  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 9.191  ; 9.191  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.213  ; 9.213  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 9.202  ; 9.202  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 8.984  ; 8.984  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.973  ; 8.973  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 8.149  ; 8.149  ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 9.342  ; 9.342  ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 8.929  ; 8.929  ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 8.730  ; 8.730  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 8.149  ; 8.149  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 9.213  ; 9.213  ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.363  ; 9.363  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 8.562  ; 8.562  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 8.262  ; 8.262  ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 8.803  ; 8.803  ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 9.258  ; 9.258  ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 9.263  ; 9.263  ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 8.429  ; 8.429  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 8.469  ; 8.469  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 8.955  ; 8.955  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 8.262  ; 8.262  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 8.973  ; 8.973  ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.107  ; 9.107  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 9.017  ; 9.017  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 9.013  ; 9.013  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 8.973  ; 8.973  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 8.980  ; 8.980  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 9.216  ; 9.216  ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 9.233  ; 9.233  ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 7.759  ; 7.759  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 8.169  ; 8.169  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 7.832  ; 7.832  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 7.863  ; 7.863  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 8.286  ; 8.286  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 7.759  ; 7.759  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 7.995  ; 7.995  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.933  ; 8.933  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 7.699  ; 7.699  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 7.883  ; 7.883  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.767  ; 8.767  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.168  ; 8.168  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.309  ; 8.309  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.180  ; 8.180  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 8.185  ; 8.185  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 7.699  ; 7.699  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 8.798  ; 8.798  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 8.798  ; 8.798  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.801  ; 8.801  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.799  ; 8.799  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.326  ; 9.326  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.316  ; 9.316  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.306  ; 9.306  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.300  ; 9.300  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.724  ; 9.724  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.761  ; 9.761  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.753  ; 9.753  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.724  ; 9.724  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.738  ; 9.738  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.724  ; 9.724  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 10.035 ; 10.035 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 10.047 ; 10.047 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 8.154  ; 8.154  ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.154  ; 8.154  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.251  ; 8.251  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 9.373  ; 9.373  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 8.875  ; 8.875  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 8.961  ; 8.961  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.875  ; 8.875  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.811  ; 9.811  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.170  ; 9.170  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.128  ; 6.132  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.128  ; 9.128  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 6.132  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 6.878  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 6.132  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 6.132  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 6.878  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 6.492  ; 8.233  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.302  ; 9.302  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.625  ; 8.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.251  ; 9.251  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.303  ; 9.303  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.314  ; 9.314  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.233  ; 8.233  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.384  ; 8.384  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.492  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; SW[2]      ; HEX0[1]     ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; SW[2]      ; HEX0[2]     ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; SW[2]      ; HEX0[3]     ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
; SW[2]      ; HEX0[4]     ; 8.713  ; 8.713  ; 8.713  ; 8.713  ;
; SW[2]      ; HEX0[5]     ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[2]      ; HEX0[6]     ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; SW[2]      ; HEX1[0]     ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; SW[2]      ; HEX1[1]     ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; SW[2]      ; HEX1[2]     ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; SW[2]      ; HEX1[3]     ; 8.115  ; 8.115  ; 8.115  ; 8.115  ;
; SW[2]      ; HEX1[4]     ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; SW[2]      ; HEX1[5]     ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; SW[2]      ; HEX1[6]     ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; SW[2]      ; HEX2[0]     ; 10.103 ; 10.103 ; 10.103 ; 10.103 ;
; SW[2]      ; HEX2[1]     ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; SW[2]      ; HEX2[2]     ; 10.581 ; 10.581 ; 10.581 ; 10.581 ;
; SW[2]      ; HEX2[3]     ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; HEX2[4]     ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; SW[2]      ; HEX2[5]     ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; SW[2]      ; HEX2[6]     ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; SW[2]      ; HEX3[0]     ; 9.038  ; 9.038  ; 9.038  ; 9.038  ;
; SW[2]      ; HEX3[1]     ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; SW[2]      ; HEX3[2]     ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; SW[2]      ; HEX3[3]     ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; SW[2]      ; HEX3[4]     ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; SW[2]      ; HEX3[5]     ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; SW[2]      ; HEX3[6]     ; 9.135  ; 9.135  ; 9.135  ; 9.135  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 8.442 ; 8.442 ; 8.442 ; 8.442 ;
; SW[2]      ; HEX0[1]     ; 7.906 ; 7.906 ; 7.906 ; 7.906 ;
; SW[2]      ; HEX0[2]     ; 8.422 ; 8.422 ; 8.422 ; 8.422 ;
; SW[2]      ; HEX0[3]     ; 8.415 ; 8.415 ; 8.415 ; 8.415 ;
; SW[2]      ; HEX0[4]     ; 8.404 ; 8.404 ; 8.404 ; 8.404 ;
; SW[2]      ; HEX0[5]     ; 8.192 ; 8.192 ; 8.192 ; 8.192 ;
; SW[2]      ; HEX0[6]     ; 8.171 ; 8.171 ; 8.171 ; 8.171 ;
; SW[2]      ; HEX1[0]     ; 9.150 ; 9.150 ; 9.150 ; 9.150 ;
; SW[2]      ; HEX1[1]     ; 8.735 ; 8.735 ; 8.735 ; 8.735 ;
; SW[2]      ; HEX1[2]     ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; SW[2]      ; HEX1[3]     ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; SW[2]      ; HEX1[4]     ; 9.014 ; 9.014 ; 9.014 ; 9.014 ;
; SW[2]      ; HEX1[5]     ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; SW[2]      ; HEX1[6]     ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
; SW[2]      ; HEX2[0]     ; 8.560 ; 8.560 ; 8.560 ; 8.560 ;
; SW[2]      ; HEX2[1]     ; 9.011 ; 9.011 ; 9.011 ; 9.011 ;
; SW[2]      ; HEX2[2]     ; 9.014 ; 9.014 ; 9.014 ; 9.014 ;
; SW[2]      ; HEX2[3]     ; 8.192 ; 8.192 ; 8.192 ; 8.192 ;
; SW[2]      ; HEX2[4]     ; 8.238 ; 8.238 ; 8.238 ; 8.238 ;
; SW[2]      ; HEX2[5]     ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; SW[2]      ; HEX2[6]     ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; SW[2]      ; HEX3[0]     ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; SW[2]      ; HEX3[1]     ; 8.749 ; 8.749 ; 8.749 ; 8.749 ;
; SW[2]      ; HEX3[2]     ; 8.745 ; 8.745 ; 8.745 ; 8.745 ;
; SW[2]      ; HEX3[3]     ; 8.705 ; 8.705 ; 8.705 ; 8.705 ;
; SW[2]      ; HEX3[4]     ; 8.712 ; 8.712 ; 8.712 ; 8.712 ;
; SW[2]      ; HEX3[5]     ; 8.948 ; 8.948 ; 8.948 ; 8.948 ;
; SW[2]      ; HEX3[6]     ; 8.965 ; 8.965 ; 8.965 ; 8.965 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -3.189 ; -172.061      ;
; register_8bit:IR3_reg|q[0] ; -1.530 ; -11.238       ;
; register_8bit:IR1_reg|q[0] ; -0.388 ; -0.847        ;
; register_8bit:IR4_reg|q[0] ; 0.121  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR1_reg|q[0] ; -1.608 ; -4.486        ;
; register_8bit:IR4_reg|q[0] ; -1.467 ; -2.932        ;
; register_8bit:IR3_reg|q[0] ; -1.410 ; -8.066        ;
; KEY[1]                     ; -1.149 ; -39.643       ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -313.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.189 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.367      ;
; -3.166 ; controller:Control|ALU2[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.356     ; 3.342      ;
; -3.163 ; controller:Control|ALU2[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.355     ; 3.340      ;
; -3.073 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.251      ;
; -3.072 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.250      ;
; -3.061 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.241      ;
; -3.043 ; controller:Control|ALU2[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.353     ; 3.222      ;
; -3.038 ; controller:Control|ALU2[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.216      ;
; -3.024 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.202      ;
; -2.963 ; controller:Control|ALU1[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.396     ; 3.099      ;
; -2.945 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.125      ;
; -2.944 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.124      ;
; -2.926 ; controller:Control|ALUop[2]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.355     ; 3.103      ;
; -2.924 ; controller:Control|ALU1[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.104      ;
; -2.915 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.095      ;
; -2.905 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.083      ;
; -2.905 ; controller:Control|ALU1[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.351     ; 3.086      ;
; -2.896 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.076      ;
; -2.845 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 3.023      ;
; -2.830 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 3.012      ;
; -2.826 ; controller:Control|ALU1[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.397     ; 2.961      ;
; -2.822 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 3.002      ;
; -2.821 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 3.003      ;
; -2.810 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.947      ;
; -2.809 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.946      ;
; -2.804 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.941      ;
; -2.803 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.981      ;
; -2.798 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.976      ;
; -2.796 ; controller:Control|ALUop[2]                                                                                                ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.356     ; 2.972      ;
; -2.777 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 2.957      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.760 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 3.171      ;
; -2.752 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.930      ;
; -2.747 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.352     ; 2.927      ;
; -2.734 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.916      ;
; -2.733 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.358     ; 2.907      ;
; -2.732 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.869      ;
; -2.731 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.909      ;
; -2.723 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.905      ;
; -2.717 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.854      ;
; -2.702 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.880      ;
; -2.700 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.882      ;
; -2.694 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.355     ; 2.871      ;
; -2.693 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.830      ;
; -2.687 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.865      ;
; -2.677 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.855      ;
; -2.669 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.847      ;
; -2.662 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.844      ;
; -2.644 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.781      ;
; -2.638 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.816      ;
; -2.636 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.355     ; 2.813      ;
; -2.636 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.818      ;
; -2.630 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.395     ; 2.767      ;
; -2.624 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.354     ; 2.802      ;
; -2.622 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.350     ; 2.804      ;
; -2.605 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.356     ; 2.781      ;
; -2.581 ; register_8bit:R2|q[3]                                                                                                      ; register_8bit:PC2|q[6]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.003     ; 3.610      ;
; -2.566 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.353     ; 2.745      ;
; -2.558 ; register_8bit:R2|q[3]                                                                                                      ; N                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.005     ; 3.585      ;
; -2.555 ; register_8bit:R2|q[3]                                                                                                      ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.004     ; 3.583      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.546 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; controller:Control|state.B ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 3.013      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.511 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.922      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.510 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:IR1_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.121     ; 2.921      ;
; -2.508 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.353     ; 2.687      ;
; -2.506 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.358     ; 2.680      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
; -2.491 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.065     ; 2.958      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.530 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.252      ; 1.999      ;
; -1.443 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.248      ; 1.836      ;
; -1.410 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.293      ; 1.790      ;
; -1.397 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.252      ; 1.866      ;
; -1.384 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.252      ; 1.853      ;
; -1.383 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.293      ; 1.763      ;
; -1.331 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.293      ; 1.711      ;
; -1.313 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.403      ; 1.803      ;
; -1.300 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.250      ; 1.698      ;
; -1.297 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.248      ; 1.690      ;
; -1.271 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.293      ; 1.651      ;
; -1.229 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.248      ; 1.622      ;
; -1.204 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.395      ; 1.686      ;
; -1.193 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.248      ; 1.586      ;
; -1.133 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.354      ; 1.704      ;
; -1.089 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.252      ; 1.478      ;
; -1.080 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.350      ; 1.575      ;
; -1.061 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.358      ; 1.564      ;
; -1.044 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.350      ; 1.539      ;
; -1.036 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.353      ; 1.606      ;
; -1.008 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.395      ; 1.490      ;
; -1.003 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.166      ; 0.955      ;
; -0.976 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.362      ; 1.555      ;
; -0.943 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.395      ; 1.425      ;
; -0.939 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.257      ; 1.154      ;
; -0.913 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.449      ; 1.449      ;
; -0.873 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.574     ; 0.654      ;
; -0.855 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.418     ; 0.792      ;
; -0.844 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.362      ; 1.423      ;
; -0.813 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.406      ; 1.367      ;
; -0.802 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.413      ; 1.173      ;
; -0.781 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.166      ; 0.733      ;
; -0.741 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.257      ; 1.205      ;
; -0.732 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.404      ; 1.281      ;
; -0.725 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.350      ; 1.220      ;
; -0.711 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.574     ; 0.492      ;
; -0.681 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.322      ; 0.789      ;
; -0.675 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.252      ; 1.144      ;
; -0.660 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.408      ; 1.205      ;
; -0.606 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.413      ; 1.226      ;
; -0.586 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.408      ; 1.211      ;
; -0.468 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.650      ; 1.840      ;
; -0.442 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.654      ; 1.741      ;
; -0.335 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.650      ; 1.707      ;
; -0.322 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.650      ; 1.694      ;
; -0.296 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.654      ; 1.595      ;
; -0.192 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.654      ; 1.491      ;
; -0.079 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.756      ; 1.480      ;
; -0.071 ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.752      ; 1.545      ;
; -0.060 ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.764      ; 1.469      ;
; -0.043 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.756      ; 1.444      ;
; 0.026  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.751      ; 1.447      ;
; 0.086  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.760      ; 1.396      ;
; 0.218  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.760      ; 1.264      ;
; 0.251  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.941      ; 2.048      ;
; 0.265  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.810      ; 1.190      ;
; 0.338  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.937      ; 1.885      ;
; 0.401  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.756      ; 1.000      ;
; 0.425  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.982      ; 1.785      ;
; 0.427  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.982      ; 1.783      ;
; 0.439  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.115      ; 0.672      ;
; 0.517  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.939      ; 1.711      ;
; 0.608  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.937      ; 1.615      ;
; 0.751  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.941      ; 2.048      ;
; 0.813  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.339      ; 1.889      ;
; 0.838  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.937      ; 1.885      ;
; 0.839  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.343      ; 1.790      ;
; 0.925  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.982      ; 1.785      ;
; 0.927  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.982      ; 1.783      ;
; 0.939  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.115      ; 0.672      ;
; 1.017  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.939      ; 1.711      ;
; 1.051  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.946      ; 0.994      ;
; 1.084  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.941      ; 1.215      ;
; 1.108  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.937      ; 1.615      ;
; 1.196  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.855      ; 0.586      ;
; 1.251  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.946      ; 1.043      ;
; 1.313  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.339      ; 1.889      ;
; 1.339  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.343      ; 1.790      ;
; 1.551  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.946      ; 0.994      ;
; 1.584  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.941      ; 1.215      ;
; 1.696  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.855      ; 0.586      ;
; 1.751  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.946      ; 1.043      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.388 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.709      ; 1.746      ;
; -0.377 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.599      ; 1.582      ;
; -0.320 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.599      ; 1.525      ;
; -0.268 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.553      ; 1.470      ;
; -0.231 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.599      ; 1.436      ;
; -0.122 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.553      ; 1.324      ;
; -0.091 ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.553      ; 1.293      ;
; -0.082 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.742      ; 1.547      ;
; 0.006  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.709      ; 1.309      ;
; 0.029  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.663      ; 1.283      ;
; 0.050  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.697      ; 1.253      ;
; 0.060  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.709      ; 1.298      ;
; 0.077  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.709      ; 1.281      ;
; 0.093  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.651      ; 1.207      ;
; 0.137  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.701      ; 1.170      ;
; 0.164  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.651      ; 1.136      ;
; 0.201  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.697      ; 1.102      ;
; 0.213  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.755      ; 1.148      ;
; 0.219  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.655      ; 1.085      ;
; 0.366  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.742      ; 1.099      ;
; 0.379  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.755      ; 0.982      ;
; 0.383  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.742      ; 1.082      ;
; 0.904  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.288      ; 1.631      ;
; 1.013  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.242      ; 1.519      ;
; 1.404  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.288      ; 1.631      ;
; 1.472  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.242      ; 1.060      ;
; 1.513  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.242      ; 1.519      ;
; 1.714  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.288      ; 0.821      ;
; 1.778  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.275      ; 0.861      ;
; 1.972  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.242      ; 1.060      ;
; 2.214  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.288      ; 0.821      ;
; 2.278  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.275      ; 0.861      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                             ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.121 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.532      ; 0.845      ;
; 0.153 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.634      ; 0.915      ;
; 0.215 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.532      ; 0.751      ;
; 0.258 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.532      ; 0.708      ;
; 0.298 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.533      ; 0.844      ;
; 0.392 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.533      ; 0.750      ;
; 0.435 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.533      ; 0.707      ;
; 0.752 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.643      ; 0.500      ;
; 1.399 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.221      ; 0.897      ;
; 1.576 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.222      ; 0.896      ;
; 1.899 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.221      ; 0.897      ;
; 2.076 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.222      ; 0.896      ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.608 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.288      ; 0.821      ;
; -1.555 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.275      ; 0.861      ;
; -1.323 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.242      ; 1.060      ;
; -1.108 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.288      ; 0.821      ;
; -1.068 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.242      ; 1.315      ;
; -1.055 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.275      ; 0.861      ;
; -0.960 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.288      ; 1.469      ;
; -0.823 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.242      ; 1.060      ;
; -0.568 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.242      ; 1.315      ;
; -0.460 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.288      ; 1.469      ;
; 0.227  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.755      ; 0.982      ;
; 0.340  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.742      ; 1.082      ;
; 0.357  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.742      ; 1.099      ;
; 0.393  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.755      ; 1.148      ;
; 0.405  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.697      ; 1.102      ;
; 0.419  ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.701      ; 1.120      ;
; 0.430  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.655      ; 1.085      ;
; 0.440  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.651      ; 1.091      ;
; 0.464  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.709      ; 1.173      ;
; 0.556  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.697      ; 1.253      ;
; 0.556  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.651      ; 1.207      ;
; 0.572  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.709      ; 1.281      ;
; 0.589  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.709      ; 1.298      ;
; 0.620  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.663      ; 1.283      ;
; 0.628  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.553      ; 1.181      ;
; 0.675  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.599      ; 1.274      ;
; 0.688  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.553      ; 1.241      ;
; 0.740  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.553      ; 1.293      ;
; 0.805  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.742      ; 1.547      ;
; 0.821  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.599      ; 1.420      ;
; 0.909  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.599      ; 1.508      ;
; 1.037  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.709      ; 1.746      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.467 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.222      ; 0.896      ;
; -1.465 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.221      ; 0.897      ;
; -0.967 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.222      ; 0.896      ;
; -0.965 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.221      ; 0.897      ;
; -0.143 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.643      ; 0.500      ;
; 0.174  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.533      ; 0.707      ;
; 0.176  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.532      ; 0.708      ;
; 0.217  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.533      ; 0.750      ;
; 0.219  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.532      ; 0.751      ;
; 0.281  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.634      ; 0.915      ;
; 0.311  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.533      ; 0.844      ;
; 0.313  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.532      ; 0.845      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.410 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.855      ; 0.586      ;
; -1.093 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.946      ; 0.994      ;
; -1.044 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.946      ; 1.043      ;
; -0.971 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.343      ; 1.513      ;
; -0.910 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.855      ; 0.586      ;
; -0.867 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.941      ; 1.215      ;
; -0.751 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.339      ; 1.729      ;
; -0.593 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.946      ; 0.994      ;
; -0.584 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.115      ; 0.672      ;
; -0.559 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.937      ; 1.519      ;
; -0.544 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.946      ; 1.043      ;
; -0.517 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.937      ; 1.561      ;
; -0.471 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.343      ; 1.513      ;
; -0.418 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.982      ; 1.705      ;
; -0.369 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.939      ; 1.711      ;
; -0.367 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.941      ; 1.215      ;
; -0.352 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.982      ; 1.771      ;
; -0.251 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.339      ; 1.729      ;
; -0.194 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.941      ; 1.888      ;
; -0.084 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.115      ; 0.672      ;
; -0.059 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.937      ; 1.519      ;
; -0.017 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.937      ; 1.561      ;
; 0.082  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.982      ; 1.705      ;
; 0.131  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.939      ; 1.711      ;
; 0.148  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.982      ; 1.771      ;
; 0.244  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.756      ; 1.000      ;
; 0.306  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.941      ; 1.888      ;
; 0.380  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.810      ; 1.190      ;
; 0.400  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.756      ; 1.156      ;
; 0.504  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.760      ; 1.264      ;
; 0.596  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.756      ; 1.352      ;
; 0.636  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.760      ; 1.396      ;
; 0.696  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.751      ; 1.447      ;
; 0.705  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.764      ; 1.469      ;
; 0.725  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.654      ; 1.379      ;
; 0.785  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.654      ; 1.439      ;
; 0.793  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.752      ; 1.545      ;
; 0.837  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.654      ; 1.491      ;
; 0.945  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.650      ; 1.595      ;
; 0.967  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.322      ; 0.789      ;
; 1.005  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.650      ; 1.655      ;
; 1.057  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.650      ; 1.707      ;
; 1.066  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.574     ; 0.492      ;
; 1.067  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.166      ; 0.733      ;
; 1.210  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.418     ; 0.792      ;
; 1.228  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.574     ; 0.654      ;
; 1.245  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.350      ; 1.095      ;
; 1.260  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.413      ; 1.173      ;
; 1.289  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.166      ; 0.955      ;
; 1.297  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.408      ; 1.205      ;
; 1.303  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.408      ; 1.211      ;
; 1.313  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.413      ; 1.226      ;
; 1.313  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.404      ; 1.217      ;
; 1.392  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.252      ; 1.144      ;
; 1.397  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.257      ; 1.154      ;
; 1.401  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.350      ; 1.251      ;
; 1.434  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.395      ; 1.329      ;
; 1.439  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.395      ; 1.334      ;
; 1.448  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.257      ; 1.205      ;
; 1.461  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.406      ; 1.367      ;
; 1.470  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.395      ; 1.365      ;
; 1.478  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.449      ; 1.427      ;
; 1.501  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.358      ; 1.359      ;
; 1.561  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.362      ; 1.423      ;
; 1.576  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.248      ; 1.324      ;
; 1.597  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.350      ; 1.447      ;
; 1.661  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.403      ; 1.564      ;
; 1.693  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.362      ; 1.555      ;
; 1.717  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.293      ; 1.510      ;
; 1.722  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.248      ; 1.470      ;
; 1.726  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.252      ; 1.478      ;
; 1.753  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.353      ; 1.606      ;
; 1.800  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.248      ; 1.548      ;
; 1.810  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.248      ; 1.558      ;
; 1.850  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.354      ; 1.704      ;
; 1.863  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.293      ; 1.656      ;
; 1.948  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.250      ; 1.698      ;
; 1.953  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.293      ; 1.746      ;
; 1.965  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.293      ; 1.758      ;
; 2.002  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.252      ; 1.754      ;
; 2.062  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.252      ; 1.814      ;
; 2.114  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.252      ; 1.866      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.149 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 0.723      ;
; -0.802 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.070      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.533      ; 1.049      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.533      ; 1.049      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.533      ; 1.049      ;
; -0.777 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.533      ; 1.049      ;
; -0.678 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.689      ; 1.304      ;
; -0.678 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.689      ; 1.304      ;
; -0.678 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.689      ; 1.304      ;
; -0.678 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.689      ; 1.304      ;
; -0.678 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.689      ; 1.304      ;
; -0.649 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.579      ; 0.723      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.615 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.266      ;
; -0.605 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.589      ; 1.277      ;
; -0.577 ; register_8bit:IR3_reg|q[0] ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.650      ; 1.352      ;
; -0.568 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.304      ;
; -0.568 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.304      ;
; -0.568 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.304      ;
; -0.559 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.591      ; 1.325      ;
; -0.559 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.591      ; 1.325      ;
; -0.559 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.591      ; 1.325      ;
; -0.559 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.591      ; 1.325      ;
; -0.511 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.588      ; 1.370      ;
; -0.507 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.373      ;
; -0.507 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.373      ;
; -0.507 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.373      ;
; -0.483 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.391      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.475 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.396      ;
; -0.468 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.585      ; 1.410      ;
; -0.386 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.489      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.382 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.488      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.380 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.500      ;
; -0.374 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.496      ;
; -0.374 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.496      ;
; -0.374 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.577      ; 1.496      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.351 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.529      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.326 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.540      ;
; -0.321 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.571      ; 1.543      ;
; -0.302 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 1.579      ; 1.070      ;
; -0.294 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.579      ;
; -0.289 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.584      ;
; -0.284 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.585      ;
; -0.284 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.585      ;
; -0.284 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.585      ;
; -0.284 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.585      ;
; -0.284 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.585      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.533      ; 1.049      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.533      ; 1.049      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.533      ; 1.049      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.533      ; 1.049      ;
; -0.265 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.604      ;
; -0.265 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.576      ; 1.604      ;
; -0.256 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.573      ; 1.610      ;
; -0.234 ; register_8bit:IR3_reg|q[0] ; Z                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.586      ; 1.645      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 5.274 ; 5.274 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 5.274 ; 5.274 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 5.028 ; 5.028 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 5.257 ; 5.257 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 5.256 ; 5.256 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 5.249 ; 5.249 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 5.159 ; 5.159 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 5.142 ; 5.142 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 5.501 ; 5.501 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.455 ; 5.455 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.309 ; 5.309 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.171 ; 5.171 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.921 ; 4.921 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.360 ; 5.360 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.501 ; 5.501 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.100 ; 5.100 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 5.742 ; 5.742 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.560 ; 5.560 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.715 ; 5.715 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 5.742 ; 5.742 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.396 ; 5.396 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.407 ; 5.407 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.610 ; 5.610 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.314 ; 5.314 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.217 ; 5.217 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.167 ; 5.167 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.140 ; 5.140 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.143 ; 5.143 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.114 ; 5.114 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.139 ; 5.139 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.208 ; 5.208 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.217 ; 5.217 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 5.433 ; 5.433 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 5.038 ; 5.038 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.942 ; 4.942 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.964 ; 4.964 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 5.115 ; 5.115 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.918 ; 4.918 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 5.018 ; 5.018 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 5.433 ; 5.433 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.997 ; 4.997 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.865 ; 4.865 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.997 ; 4.997 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.736 ; 4.736 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.819 ; 4.819 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.735 ; 4.735 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.744 ; 4.744 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.540 ; 4.540 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.186 ; 5.186 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.909 ; 4.909 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.901 ; 4.901 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.907 ; 4.907 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 5.186 ; 5.186 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.179 ; 5.179 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.172 ; 5.172 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.168 ; 5.168 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.960 ; 5.960 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.832 ; 5.832 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.826 ; 5.826 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.800 ; 5.800 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.803 ; 5.803 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.797 ; 5.797 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.960 ; 5.960 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.957 ; 5.957 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 5.687 ; 5.687 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.487 ; 4.487 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.585 ; 4.585 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.687 ; 5.687 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 5.187 ; 5.187 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 4.878 ; 4.878 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.716 ; 4.716 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 5.187 ; 5.187 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 5.066 ; 5.066 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.752 ; 4.752 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.752 ; 4.752 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 3.112 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.462 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.462 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 3.112 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.462 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 4.921 ; 4.921 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.631 ; 4.631 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.921 ; 4.921 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 4.889 ; 4.889 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.407 ; 4.407 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.472 ; 4.472 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.354 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.661 ; 4.661 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.913 ; 4.913 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.661 ; 4.661 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.887 ; 4.887 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.895 ; 4.895 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.882 ; 4.882 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.405 ; 4.405 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.936 ; 4.936 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.790 ; 4.790 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.650 ; 4.650 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.405 ; 4.405 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.841 ; 4.841 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 4.985 ; 4.985 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.584 ; 4.584 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.734 ; 4.734 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.891 ; 4.891 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.562 ; 4.562 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.569 ; 4.569 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.775 ; 4.775 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.849 ; 4.849 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.819 ; 4.819 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.824 ; 4.824 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.814 ; 4.814 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.883 ; 4.883 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.899 ; 4.899 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.244 ; 4.244 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.435 ; 4.435 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.272 ; 4.272 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.294 ; 4.294 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.445 ; 4.445 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.244 ; 4.244 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.343 ; 4.343 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.765 ; 4.765 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.213 ; 4.213 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.312 ; 4.312 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.680 ; 4.680 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.422 ; 4.422 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.514 ; 4.514 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.423 ; 4.423 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.213 ; 4.213 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.702 ; 4.702 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.702 ; 4.702 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.705 ; 4.705 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.703 ; 4.703 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.989 ; 4.989 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.982 ; 4.982 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.964 ; 4.964 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.960 ; 4.960 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.185 ; 5.185 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.222 ; 5.222 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.215 ; 5.215 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.190 ; 5.190 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.192 ; 5.192 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.185 ; 5.185 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.345 ; 5.345 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.347 ; 5.347 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.487 ; 4.487 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.487 ; 4.487 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.585 ; 4.585 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.020 ; 5.020 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.636 ; 4.636 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 4.747 ; 4.747 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.636 ; 4.636 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 5.155 ; 5.155 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.752 ; 3.112 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.752 ; 4.752 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 3.112 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.462 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.112 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 3.112 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.462 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.354 ; 4.407 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.631 ; 4.631 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.921 ; 4.921 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 4.889 ; 4.889 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.407 ; 4.407 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.472 ; 4.472 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.354 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; SW[2]      ; HEX0[1]     ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; SW[2]      ; HEX0[2]     ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; SW[2]      ; HEX0[3]     ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; SW[2]      ; HEX0[4]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; SW[2]      ; HEX0[5]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; SW[2]      ; HEX0[6]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; SW[2]      ; HEX1[0]     ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; SW[2]      ; HEX1[1]     ; 4.506 ; 4.506 ; 4.506 ; 4.506 ;
; SW[2]      ; HEX1[2]     ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; SW[2]      ; HEX1[3]     ; 4.120 ; 4.120 ; 4.120 ; 4.120 ;
; SW[2]      ; HEX1[4]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; SW[2]      ; HEX1[5]     ; 4.700 ; 4.700 ; 4.700 ; 4.700 ;
; SW[2]      ; HEX1[6]     ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[2]      ; HEX2[0]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; SW[2]      ; HEX2[1]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[2]      ; HEX2[2]     ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; SW[2]      ; HEX2[3]     ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; SW[2]      ; HEX2[4]     ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; SW[2]      ; HEX2[5]     ; 5.085 ; 5.085 ; 5.085 ; 5.085 ;
; SW[2]      ; HEX2[6]     ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; SW[2]      ; HEX3[0]     ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; SW[2]      ; HEX3[1]     ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; SW[2]      ; HEX3[2]     ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[2]      ; HEX3[3]     ; 4.424 ; 4.424 ; 4.424 ; 4.424 ;
; SW[2]      ; HEX3[4]     ; 4.445 ; 4.445 ; 4.445 ; 4.445 ;
; SW[2]      ; HEX3[5]     ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; SW[2]      ; HEX3[6]     ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[2]      ; HEX0[1]     ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[2]      ; HEX0[2]     ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; SW[2]      ; HEX0[3]     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[2]      ; HEX0[4]     ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; SW[2]      ; HEX0[5]     ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; SW[2]      ; HEX0[6]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[2]      ; HEX1[0]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; SW[2]      ; HEX1[1]     ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; SW[2]      ; HEX1[2]     ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; SW[2]      ; HEX1[3]     ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[2]      ; HEX1[4]     ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; SW[2]      ; HEX1[5]     ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; SW[2]      ; HEX1[6]     ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; SW[2]      ; HEX2[0]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; SW[2]      ; HEX2[1]     ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; SW[2]      ; HEX2[2]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; SW[2]      ; HEX2[3]     ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; SW[2]      ; HEX2[4]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[2]      ; HEX2[5]     ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; SW[2]      ; HEX2[6]     ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; SW[2]      ; HEX3[0]     ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; SW[2]      ; HEX3[1]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX3[2]     ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[2]      ; HEX3[3]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[2]      ; HEX3[4]     ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; SW[2]      ; HEX3[5]     ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; SW[2]      ; HEX3[6]     ; 4.478 ; 4.478 ; 4.478 ; 4.478 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -8.050   ; -2.872  ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]                     ; -8.050   ; -1.672  ; N/A      ; N/A     ; -2.000              ;
;  register_8bit:IR1_reg|q[0] ; -2.322   ; -2.797  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR3_reg|q[0] ; -4.292   ; -2.872  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR4_reg|q[0] ; -1.149   ; -2.453  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -545.252 ; -55.127 ; 0.0      ; 0.0     ; -313.222            ;
;  KEY[1]                     ; -502.762 ; -39.643 ; N/A      ; N/A     ; -313.222            ;
;  register_8bit:IR1_reg|q[0] ; -6.089   ; -7.750  ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR3_reg|q[0] ; -34.506  ; -11.183 ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR4_reg|q[0] ; -1.895   ; -4.904  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.072 ; 10.072 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.072 ; 10.072 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.538  ; 9.538  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.055 ; 10.055 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 10.046 ; 10.046 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.035 ; 10.035 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.824  ; 9.824  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 9.802  ; 9.802  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 10.518 ; 10.518 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.518 ; 10.518 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.105 ; 10.105 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.906  ; 9.906  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 9.325  ; 9.325  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 10.389 ; 10.389 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 10.514 ; 10.514 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 9.739  ; 9.739  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.171 ; 11.171 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.693 ; 10.693 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.169 ; 11.169 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.171 ; 11.171 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 10.351 ; 10.351 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.367 ; 10.367 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.908 ; 10.908 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.188 ; 10.188 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.050 ; 10.050 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.945  ; 9.945  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 9.834  ; 9.834  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 9.836  ; 9.836  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 9.786  ; 9.786  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 9.830  ; 9.830  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.009 ; 10.009 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.050 ; 10.050 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.457 ; 10.457 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.602  ; 9.602  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 9.358  ; 9.358  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 9.360  ; 9.360  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.813  ; 9.813  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.283  ; 9.283  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.520  ; 9.520  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 10.457 ; 10.457 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 9.457  ; 9.457  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 9.133  ; 9.133  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.457  ; 9.457  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.851  ; 8.851  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.988  ; 8.988  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.866  ; 8.866  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 8.857  ; 8.857  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.403  ; 8.403  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.298  ; 9.298  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.288  ; 9.288  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.287  ; 9.287  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.806  ; 9.806  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.780  ; 9.780  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.800  ; 9.800  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 10.923 ; 10.923 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 10.915 ; 10.915 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 10.861 ; 10.861 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 10.903 ; 10.903 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 10.886 ; 10.886 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 11.196 ; 11.196 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 8.154  ; 8.154  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.251  ; 8.251  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 9.915  ; 9.915  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.277  ; 9.277  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.079  ; 9.079  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.915  ; 9.915  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.825  ; 9.825  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.128  ; 9.128  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.128  ; 9.128  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 6.132  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 6.878  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 6.878  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 6.132  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 6.878  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.492  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 7.625  ; 7.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 9.314  ; 9.314  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 9.302  ; 9.302  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 8.625  ; 8.625  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 9.251  ; 9.251  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.303  ; 9.303  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 9.314  ; 9.314  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 8.233  ; 8.233  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.384  ; 8.384  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.492  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.433  ; 5.433  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.661 ; 4.661 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.913 ; 4.913 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.661 ; 4.661 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.887 ; 4.887 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.895 ; 4.895 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.882 ; 4.882 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.405 ; 4.405 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.936 ; 4.936 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.790 ; 4.790 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.650 ; 4.650 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.405 ; 4.405 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.841 ; 4.841 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 4.985 ; 4.985 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.584 ; 4.584 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.734 ; 4.734 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.891 ; 4.891 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.562 ; 4.562 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.569 ; 4.569 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.775 ; 4.775 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.849 ; 4.849 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.819 ; 4.819 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.824 ; 4.824 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.792 ; 4.792 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.814 ; 4.814 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.883 ; 4.883 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.899 ; 4.899 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.244 ; 4.244 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.435 ; 4.435 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.272 ; 4.272 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.294 ; 4.294 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.445 ; 4.445 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.244 ; 4.244 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.343 ; 4.343 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.765 ; 4.765 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.213 ; 4.213 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.312 ; 4.312 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.680 ; 4.680 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.422 ; 4.422 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.514 ; 4.514 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.423 ; 4.423 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.213 ; 4.213 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.702 ; 4.702 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.702 ; 4.702 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.705 ; 4.705 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.703 ; 4.703 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.989 ; 4.989 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.982 ; 4.982 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.964 ; 4.964 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.960 ; 4.960 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.185 ; 5.185 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.222 ; 5.222 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.215 ; 5.215 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.190 ; 5.190 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.192 ; 5.192 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.185 ; 5.185 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.345 ; 5.345 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.347 ; 5.347 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.487 ; 4.487 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 4.487 ; 4.487 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.585 ; 4.585 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.020 ; 5.020 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.636 ; 4.636 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 4.747 ; 4.747 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.636 ; 4.636 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 5.155 ; 5.155 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.752 ; 3.112 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 4.752 ; 4.752 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 3.112 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.462 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.112 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 3.112 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.462 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.354 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.939 ; 3.939 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.354 ; 4.407 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.631 ; 4.631 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 4.921 ; 4.921 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.879 ; 4.879 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 4.889 ; 4.889 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.407 ; 4.407 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.472 ; 4.472 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.354 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 2.876 ; 2.876 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.750  ; 8.750  ; 8.750  ; 8.750  ;
; SW[2]      ; HEX0[1]     ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; SW[2]      ; HEX0[2]     ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; SW[2]      ; HEX0[3]     ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
; SW[2]      ; HEX0[4]     ; 8.713  ; 8.713  ; 8.713  ; 8.713  ;
; SW[2]      ; HEX0[5]     ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[2]      ; HEX0[6]     ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; SW[2]      ; HEX1[0]     ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; SW[2]      ; HEX1[1]     ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; SW[2]      ; HEX1[2]     ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; SW[2]      ; HEX1[3]     ; 8.115  ; 8.115  ; 8.115  ; 8.115  ;
; SW[2]      ; HEX1[4]     ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; SW[2]      ; HEX1[5]     ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; SW[2]      ; HEX1[6]     ; 8.529  ; 8.529  ; 8.529  ; 8.529  ;
; SW[2]      ; HEX2[0]     ; 10.103 ; 10.103 ; 10.103 ; 10.103 ;
; SW[2]      ; HEX2[1]     ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; SW[2]      ; HEX2[2]     ; 10.581 ; 10.581 ; 10.581 ; 10.581 ;
; SW[2]      ; HEX2[3]     ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; HEX2[4]     ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; SW[2]      ; HEX2[5]     ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; SW[2]      ; HEX2[6]     ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; SW[2]      ; HEX3[0]     ; 9.038  ; 9.038  ; 9.038  ; 9.038  ;
; SW[2]      ; HEX3[1]     ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; SW[2]      ; HEX3[2]     ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; SW[2]      ; HEX3[3]     ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; SW[2]      ; HEX3[4]     ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; SW[2]      ; HEX3[5]     ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; SW[2]      ; HEX3[6]     ; 9.135  ; 9.135  ; 9.135  ; 9.135  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[2]      ; HEX0[1]     ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[2]      ; HEX0[2]     ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; SW[2]      ; HEX0[3]     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[2]      ; HEX0[4]     ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; SW[2]      ; HEX0[5]     ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; SW[2]      ; HEX0[6]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[2]      ; HEX1[0]     ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; SW[2]      ; HEX1[1]     ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; SW[2]      ; HEX1[2]     ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; SW[2]      ; HEX1[3]     ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[2]      ; HEX1[4]     ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; SW[2]      ; HEX1[5]     ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; SW[2]      ; HEX1[6]     ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; SW[2]      ; HEX2[0]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; SW[2]      ; HEX2[1]     ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; SW[2]      ; HEX2[2]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; SW[2]      ; HEX2[3]     ; 4.169 ; 4.169 ; 4.169 ; 4.169 ;
; SW[2]      ; HEX2[4]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[2]      ; HEX2[5]     ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; SW[2]      ; HEX2[6]     ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; SW[2]      ; HEX3[0]     ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; SW[2]      ; HEX3[1]     ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; SW[2]      ; HEX3[2]     ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[2]      ; HEX3[3]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[2]      ; HEX3[4]     ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; SW[2]      ; HEX3[5]     ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; SW[2]      ; HEX3[6]     ; 4.478 ; 4.478 ; 4.478 ; 4.478 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3702     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 38       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3702     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 38       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 144   ; 144  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 396   ; 396  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition
    Info: Processing started: Sun Nov 30 23:54:48 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|MemInMux|combout" is a latch
    Warning (335094): Node "Control|AddrMux|combout" is a latch
    Warning (335094): Node "Control|ALU3|combout" is a latch
    Warning (335094): Node "Control|WBWrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Mux|combout" is a latch
    Warning (335094): Node "Control|R2Mux|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALU1[0]|combout" is a latch
    Warning (335094): Node "Control|ALU1[1]|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[1]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[0]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR3_reg|q[0] register_8bit:IR3_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR1_reg|q[0] register_8bit:IR1_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR4_reg|q[0] register_8bit:IR4_reg|q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: dataa  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.050      -502.762 KEY[1] 
    Info (332119):    -4.292       -34.506 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.322        -6.089 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.149        -1.895 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -2.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.872       -11.183 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.797        -7.750 register_8bit:IR1_reg|q[0] 
    Info (332119):    -2.453        -4.904 register_8bit:IR4_reg|q[0] 
    Info (332119):    -1.672       -26.450 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -313.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: dataa  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.189      -172.061 KEY[1] 
    Info (332119):    -1.530       -11.238 register_8bit:IR3_reg|q[0] 
    Info (332119):    -0.388        -0.847 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.121         0.000 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -1.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.608        -4.486 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.467        -2.932 register_8bit:IR4_reg|q[0] 
    Info (332119):    -1.410        -8.066 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.149       -39.643 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -313.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Sun Nov 30 23:54:55 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


