<h2>第一章</h2>
<p>计算机系统的组成</p>
<p>计算机系统的层次结构</p>
<p>计算机体系结构和计算机组成的区别</p>
<p>冯诺依曼计算机的特点</p>
<p>冯诺依曼机的驱动方式（控制流）</p>
<p>系统复杂性管理的方法（层次化，模块化，规则性）</p>
<p>计算ax方+bx+c的程序清单</p>
<p>MAR?MDR?</p>
<p>存储体？存储单元？存储元件？存储字？存储字长？</p>
<p>主存的存取方式（按地址存取）</p>
<p>各寄存器（ACC,MQ,X）存放的各类操作数</p>
<p>完成一条指令的过程（取指令pc，分析指令ir，执行指令cu）</p>
<p>指令执行过程的描述</p>
<p>机器字长（简称字长），存储容量，字，指令子长</p>
<p>数据通路带宽</p>
<p>吞吐量（概念，主要取决于？），响应时间</p>
<p>CPU时钟周期，主频（CPU时钟频率）</p>
<p>吉普森法</p>
<p>MIPS=主频/(CPI*1000000)</p>
<p>CPI，IPS</p>
<p>CPU执行时间=</p>
<p>FLOPS？</p>
<p>基准程序，系列机，兼容，固件</p>
<p>计算机性能指标</p>
<p>摩尔定律</p>
<p>什么叫做软/硬件在逻辑功能上是等价（效）的</p>
<p>存储器分为（主存储器 辅存储器）</p>
<p>运算器包含什么（ACC,MQ,X,IX,BR,PSW）</p>
<p>三个级别的语言的特点</p>
<p>裸机</p>
<p>指令集体系结构ISA</p>
<p>翻译过程</p>
<p>用于科学计算的计算机中，标志系统性能的最有用的参数是？</p>
<p>CPU的寄存器中（IR MAR MDR）对用户是完全透明的</p>
<p>从用户观点看，评价计算机系统性能的综合参数是（吞吐率）</p>
<p>当前设计高性能计算机的重要技术途径是（采用并行处理技术）</p>
<h2>第三章</h2>
<p>I/O接口存在的原因？</p>
<p>
  总线的分类（按连接部件分（片内 系统 通信）按时序控制方式分类（同步
  异步）按数据传输方式分（串行 并行））
</p>
<p>系统总线按传输信息类型的不同分为（数据总线，地址总线，控制总线）</p>
<p>单双向？</p>
<p>常见的控制信号（出？入？）</p>
<p>通信总线按传输方式分为（串行，并行）</p>
<p>
  总线的特征（机械特征，电气特性（传输方向，有效电平范围），功能特性，时间特性）
</p>
<p>
  总线带宽（每秒传输的字节数）=工作频率x总线宽度时钟同步/异步，总线复用，信号线数
</p>
<p>总线控制方式</p>
<p>其他指标（负载能力，电源电压，总线宽度能否扩展）</p>
<p>总线标准</p>
<p>总线结构（单总线，多总线）</p>
<p>优缺点？</p>
<p>双总线结构的通道</p>
<p>三总线结构的DMA总线</p>
<p>总线判优控制分类（集中式，分布式）</p>
<p>集中式分为（链式查询，计数器定时查询，独立请求方式）</p>
<p>特点，优缺点？</p>
<p>分别需要的线数？</p>
<p>分时，共享</p>
<p>总线周期？4 个阶段？（申请分配阶段，寻址阶段，传数阶段，结束阶段）</p>
<p>同步通信，异步通信，半同步通信，分离式通信。</p>
<p>同步通信特点，同步通信过程（输入传送，五输出传送）</p>
<p>总线传输周期（课本图中包含四个时钟周期）</p>
<p>异步通信特点，方式</p>
<p>应答方式分为不互锁，半互锁，全互锁</p>
<p>波特率？比特率？</p>
<p>半同步通信特点，适用范围，优缺点</p>
<p>分离式通信思想，特点，优缺点</p>
<p>总线时钟周期，总线时钟频率，总线传输周期总线工作频率</p>
<p>总线性能指标（总线宽度，总线工作频率，总线带宽）</p>
<p>总线事务（请求操作，仲裁操作，地址传输，数据传输，总线释放）</p>
<p>总线上数据传送方式分为（非突发式方式，突发方式）</p>
<p>异步串行通讯方式特点</p>
<p>串行总线比并行总线快的原因（时间漂移，相互干扰）</p>
<p>采用总线结构的好处</p>
<p>同步通信是如何保正同步的</p>
<p>&nbsp;</p>
<h2>第四章</h2>
<p>存储器的分类？按存储介质分类，按存取方式分类（（存取时间与物理地址无关）</p>
<p>RAM,ROM,（与物理地址有关）串行访问存储器（顺序，直接））</p>
<p>存储器3个主要性能指标（速度，容量，位价）</p>
<p>局部性原理（时间局部性，空间局部性）</p>
<p>哈佛结构</p>
<p>主存和缓存交换的单位（块），辅存与主存交换的单位（段，页）</p>
<p>
  缓存-主存层次解决的问题，主存-辅存层次解决的问题？数据调度各自由什么完成？对程序员透明吗？
</p>
<p>
  虚拟存储系统的特点（虚拟扩充，部分装入，离散分配，多次对换）？逻辑地址和虚拟地址是怎么变换的？由谁完成的？透明？
</p>
<p>
  驱动器的作用（放大控制信号）译码器作用（片选信号生成）读写电路（读出时需要放大器）
</p>
<p>
  按字编址，按字节编址？字地址（该字高位/低位字节地址）？大端模式，小端模式？（大端好还是小端好？各有各的好）寻址范围（数字范围）？寻址空间（寻址的最大容量）？
</p>
<p>主存的主要技术指标（存储容量，存储速度）</p>
<p>
  存储容量？存储速度（存取时间（读出时间，写入时间），存取周期）？存储器带宽？
</p>
<p>提高存储器带宽的方法？（1缩短存储周期2增加存储字长3增加存储器）</p>
<p>地址线，数据线，片选线，读/写控制线。</p>
<p>半导体存储芯片的译码驱动方式（线选法和重合法）</p>
<p>线选法、重合法的 特点，优缺点，适用性。</p>
<p>静态RAM基本单元电路</p>
<p>静态RAM读周期时序，写周期时序</p>
<p>动态RAM基本单元电路</p>
<p>地址复用（行缓冲寄存器，列缓冲寄存器）</p>
<p>读写反相问题</p>
<p>动态RAM的时序，读写时序图。</p>
<p>刷新周期？(一般取2ms）逐行刷新</p>
<p>刷新的三种方式（集中刷新，分散刷新，异步刷新）特点？是否有“死区”？</p>
<p>
  刷新周期中输入至存储器件的地址由谁提供（由一个计数方式工作的寄存器提供
  只有行地址） 刷新周期中每块存储芯片的刷新是（同时进行的）
  存储器刷新周期中存储器模块中各芯片的数据输出呈（高阻抗），即（片内数据线与外部数据线完全隔离）
</p>
<p>如果将动态RAM刷新安排在CPU对指令的译码阶段的优点。</p>
<p>动态RAM与静态RAM的比较</p>
<p>EPROM的引脚（Vcc,Cpp,Vss,CS非,PD非/Progr）?PD非/Progr?</p>
<p>
  EPROM改写的两种方式（紫外线照射(不能对个别单元单独擦除改写)，电气方法擦除（EEPROM））
</p>
<p>74LS138译码器，G1,G2A,G2B置多少时工作，置多少时禁用。</p>
<p>位扩展（增加存储字长），字扩展（增加存储字的数量）</p>
<p>地址线的连接（CPU地址线数比存储芯片地址线数多，cpu地址线低位...高位...）</p>
<p>
  数据线的连接(cpu数据线数与存储芯片的数据线数不一定相等，此时必须对存储芯片扩容使其数据位数与CPU数据线数相等)
</p>
<p>读/写命令线的连接（直接与存储芯片读/写控制线相连，高读低写）</p>
<p>
  片段线的连接（cpu引脚不能悬空，全地址译码。cpu引脚全用后仍然无对应线接入则....。MREQ非）
</p>
<p>
  合理选择存储芯片（通常用ROM存放..?用RAM存放...?
  cpu与存储芯片时序的配合，速度，负载匹配等问题。）
</p>
<p>误码率BER？热噪声？冲击噪声？随机差错？突发差错？冗余信息机制？</p>
<p>常用的检错码？（水平，垂直，水平垂直奇偶校验码，循环冗余编码CRC）</p>
<p>汉明码是什么（纠错码）？（采用奇偶校验，采用分组校验（非划分方式））</p>
<p>
  组成汉明码的三要素？（汉明码的组成需要增添？位检测位，检测位的位置，检测位的取值）
</p>
<p>7位汉明码的小组划分（1357，2367，4567）</p>
<p>汉明码纠两位错（需再添加一位检测位）</p>
<p>循环冗余校验码冗余码的计算过程</p>
<p>纠错依据（只与码制和生成多项式有关）</p>
<p>CRC差错检测技术只能做到无差错接受</p>
<p>CRC校验码的检错能力？</p>
<p>提高访存速度的方法（采用高速元件，采用层次结构，调整主存结构）</p>
<p>
  单体多字系统（增加存储字长）的优点，并行访问存储器的缺点（访问主存的冲突大，4个表现）？采用这种方法的前提（指令和数据在主存内必须是连续存放的）
</p>
<p>多体并行系统。每个模块有...?</p>
<p>
  高位交叉编址（存储器容量的扩展）（顺序存放，高位地址表示体号，低位地址为体内地址）。优点？
</p>
<p>
  低位交叉编址（存储器带宽的提升）（低位地址为体号，高位地址为体内地址）（模M编址，横向编址）。优点？
</p>
<p>T=nτ（要求低位交叉存储器模块数大于或等于n）</p>
<p>低位，高位交叉编址连续读取n个字所需要的时间t</p>
<p>存控。（排队器，存控标记触发器，节拍发生器，控制线路）</p>
<p>为什么要有缓存？（避免cpu空等，cpu和主存速度差异，程序访问的局部性原理）</p>
