$date
	Thu Nov 20 20:46:32 2025
$end
$version
	Icarus Verilog
$end
$timescale
	10us
$end
$scope module slt_tb $end
$var wire 1 ! y $end
$var reg 64 " a [63:0] $end
$var reg 64 # b [63:0] $end
$scope module dut $end
$var wire 64 $ a [63:0] $end
$var wire 64 % b [63:0] $end
$var wire 1 ! y $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
b10100 %
b1010 $
b10100 #
b1010 "
1!
$end
#100
b0 #
b0 %
b1111111111111111111111111111111111111111111111111111111111111011 "
b1111111111111111111111111111111111111111111111111111111111111011 $
#200
0!
b1100100 #
b1100100 %
b1100100 "
b1100100 $
#300
b1111111111111111111111111111111111111111111111111111111111111110 #
b1111111111111111111111111111111111111111111111111111111111111110 %
b1111111111111111111111111111111111111111111111111111111111111111 "
b1111111111111111111111111111111111111111111111111111111111111111 $
#400
