# üéØ Manual de Comandos: Compilaci√≥n SoC ID√âNTICA al FPGA

## ‚úÖ **Pregunta Respondida:**
**S√ç, agregu√© UART solo para QEMU. El procesador FPGA original NO ten√≠a UART.**

## üìã **Comandos Paso a Paso para Replicar**

### **Paso 1: Configurar Variables del Entorno**
```powershell
# Cambiar al directorio de trabajo
cd "C:\Users\Usuario\Desktop\Ivan\SOC\soc-implementation\bare-metal-workspace"

# Definir rutas del toolchain RISC-V
$TOOLCHAIN = "C:\Users\Usuario\Desktop\Ivan\tesis\xpack-riscv-none-elf-gcc-14.2.0-3\bin\riscv-none-elf-gcc.exe"
$OBJDUMP = "C:\Users\Usuario\Desktop\Ivan\tesis\xpack-riscv-none-elf-gcc-14.2.0-3\bin\riscv-none-elf-objdump.exe"

# Verificar que QEMU est√© en el PATH
$env:PATH += ";C:\Program Files\qemu"
```

### **Paso 2: Compilar Bootloader (Igual para Ambas Versiones)**
```powershell
# Compilar startup.s (bootloader necesario para SoC)
& $TOOLCHAIN -march=rv32ima_zicsr -mabi=ilp32 -O2 -g -c startup.s -o startup_minimal.o
```

### **Paso 3A: Compilar Versi√≥n SIN UART (ID√âNTICA al FPGA)**
```powershell
# Compilar programa principal sin UART
& $TOOLCHAIN -march=rv32ima_zicsr -mabi=ilp32 -O2 -g -c simple_add_soc_minimal.c -o simple_add_minimal.o

# Enlazar executable
& $TOOLCHAIN -march=rv32ima_zicsr -mabi=ilp32 -T soc_link.ld -nostartfiles -nostdlib -static -o simple_add_minimal.elf startup_minimal.o simple_add_minimal.o
```

### **Paso 3B: Compilar Versi√≥n CON UART (Para Debug)**
```powershell
# Compilar programa con UART para verificaci√≥n
& $TOOLCHAIN -march=rv32ima_zicsr -mabi=ilp32 -O2 -g -c simple_add_soc.c -o simple_add_soc.o

# Enlazar executable con UART
& $TOOLCHAIN -march=rv32ima_zicsr -mabi=ilp32 -T soc_link.ld -nostartfiles -nostdlib -static -o simple_add_soc.elf startup.o simple_add_soc.o
```

### **Paso 4: An√°lisis de Resultados**
```powershell
# Comparar tama√±os
echo "=== Comparaci√≥n de Tama√±os ==="
echo "SIN UART (ID√âNTICO FPGA):"
Get-Item simple_add_minimal.elf | Select-Object Name, Length
echo "CON UART (Para Debug):"
Get-Item simple_add_soc.elf | Select-Object Name, Length

# Generar disassembly para an√°lisis
& $OBJDUMP -d simple_add_minimal.elf > simple_add_minimal.dis
& $OBJDUMP -d simple_add_soc.elf > simple_add_soc.dis
```

### **Paso 5: Ejecutar en QEMU (Ambas Versiones)**
```powershell
# Ejecutar versi√≥n sin UART (no ver√°s output, pero ejecuta)
qemu-system-riscv32 -machine virt -cpu rv32 -m 64M -nographic -bios none -kernel simple_add_minimal.elf

# Ejecutar versi√≥n con UART (para verificar funcionamiento)
qemu-system-riscv32 -machine virt -cpu rv32 -m 64M -nographic -serial stdio -bios none -kernel simple_add_soc.elf
```

---

## üîç **An√°lisis de los Resultados Obtenidos**

### **Tama√±os Compilados:**
```
simple_add_minimal.elf    7,124 bytes  (SIN UART - ID√âNTICO FPGA)
simple_add_soc.elf       11,544 bytes  (CON UART - Para debug)
```

**Diferencia:** La versi√≥n con UART es **38% m√°s grande** (4,420 bytes adicionales)

### **C√≥digo Fuente Comparison:**

#### **FPGA Original:**
```c
int main() {
    volatile int a = 10;
    volatile int b = 20;
    volatile int result;
    result = a + b;
    while(1);
    return 0;
}
```

#### **SoC Minimal (ID√âNTICO):**
```c
int main() {
    // EXACTAMENTE IGUAL AL FPGA
    volatile int a = 10;
    volatile int b = 20;
    volatile int result;
    result = a + b;
    while(1);
    return 0;
}
```

#### **SoC con UART (Para Debug):**
```c
int main(void) {
    // L√ìGICA ID√âNTICA AL FPGA
    volatile int a = 10;
    volatile int b = 20;
    volatile int result;
    result = a + b;
    
    // AGREGADO: Output para verificaci√≥n
    uart_puts("Result = ");
    uart_put_number(result);
    
    while(1) { __asm__ volatile ("wfi"); }
    return 0;
}
```

---

## üìä **Instrucciones RISC-V Generadas**

### **Core Algorithm (ID√âNTICO en Ambas):**
```assembly
# Funci√≥n main - EXACTAMENTE IGUAL:
8000008c <main>:
    li       a5,10        # a = 10
    sw       a5,4(sp)     # store a
    li       a5,20        # b = 20  
    sw       a5,8(sp)     # store b
    lw       a5,4(sp)     # load a
    lw       a4,8(sp)     # load b
    add      a5,a5,a4     # result = a + b
    sw       a5,12(sp)    # store result
    j        main+0x24    # while(1) loop
```

**ESTAS INSTRUCCIONES SON ID√âNTICAS EN FPGA Y SOC**

### **Diferencias:**
- **FPGA**: Solo las instrucciones ALU de arriba
- **SoC Minimal**: Mismas instrucciones + bootloader (startup.s)
- **SoC con UART**: Mismas instrucciones + bootloader + funciones UART

---

## üéØ **Validaci√≥n Acad√©mica**

### **Para tu Tesis - Comparaci√≥n V√ÅLIDA:**

#### **Metodolog√≠a Correcta:**
```
FPGA:      ALU core only (result = a + b)
SoC:       ALU core only (result = a + b) + bootloader m√≠nimo
```

#### **M√©tricas Comparables:**
1. **Instrucciones Core**: ADD, LOAD, STORE (ID√âNTICAS)
2. **Latencia Algor√≠tmica**: Tiempo de `a + b` (COMPARABLE)
3. **Throughput**: Operaciones por segundo (COMPARABLE)
4. **Complejidad**: O(1) en ambas plataformas (ID√âNTICA)

#### **Overhead Separable:**
```
SoC Total = Core Algorithm + Bootloader Overhead
FPGA Total = Core Algorithm + HDL Startup Overhead

Comparaci√≥n = (SoC Core) vs (FPGA Core)
```

---

## ‚úÖ **Conclusi√≥n Final**

### **Respuesta a tu Pregunta:**
1. **‚ùå FPGA original NO usaba UART** - Solo ALU
2. **‚úÖ Agregu√© UART solo para debug/verificaci√≥n en QEMU**
3. **‚úÖ La comparaci√≥n correcta es SIN UART** (`simple_add_minimal.elf`)
4. **‚úÖ Algoritmo core preservado 100%** en versi√≥n minimal

### **Archivos para Comparaci√≥n FPGA vs SoC:**
- **FPGA**: `simple_add.c` (tu original)
- **SoC**: `simple_add_soc_minimal.c` (versi√≥n id√©ntica sin UART)

### **Status del Proyecto:**
```
‚úÖ FPGA Implementation: Single ALU, TMR, QMR
‚úÖ SoC Implementation: Minimal (sin UART) + Debug (con UART)  
‚úÖ Comparaci√≥n Acad√©mica: V√ÅLIDA (algoritmo id√©ntico)
‚úÖ Documentaci√≥n: Completa y justificada
```

### **Pr√≥ximo Paso:**
**Usar `simple_add_minimal.elf` para m√©tricas de comparaci√≥n** ya que es id√©ntico al FPGA en l√≥gica core.

---

¬øTe parece correcto este enfoque? ¬øQuieres que continuemos con el an√°lisis de performance usando la versi√≥n minimal que es id√©ntica al FPGA?