TimeQuest Timing Analyzer report for FPGA_EP2C
Fri Sep 04 15:56:16 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Hold: 'clk_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk_in'
 27. Slow 1200mV 0C Model Hold: 'clk_in'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk_in'
 40. Fast 1200mV 0C Model Hold: 'clk_in'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA_EP2C                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.94 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_in ; -2.892 ; -46.534           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_in ; 0.453 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_in ; -3.000 ; -32.740                         ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.892 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.811      ;
; -2.778 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.698      ;
; -2.774 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.693      ;
; -2.739 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.659      ;
; -2.722 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.643      ;
; -2.672 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.591      ;
; -2.672 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.591      ;
; -2.672 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.591      ;
; -2.672 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.593      ;
; -2.646 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.565      ;
; -2.631 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.551      ;
; -2.629 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.550      ;
; -2.619 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.539      ;
; -2.619 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.539      ;
; -2.619 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.539      ;
; -2.613 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.532      ;
; -2.600 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.522      ;
; -2.577 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.497      ;
; -2.577 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.497      ;
; -2.577 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.497      ;
; -2.558 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.480      ;
; -2.550 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.469      ;
; -2.550 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.469      ;
; -2.550 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.469      ;
; -2.544 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.465      ;
; -2.534 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.453      ;
; -2.507 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.428      ;
; -2.496 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.418      ;
; -2.487 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.408      ;
; -2.472 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.392      ;
; -2.472 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.392      ;
; -2.472 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.392      ;
; -2.457 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.378      ;
; -2.457 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.378      ;
; -2.457 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.378      ;
; -2.438 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 3.361      ;
; -2.366 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.286      ;
; -2.352 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.272      ;
; -2.309 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.230      ;
; -2.270 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.189      ;
; -2.267 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.188      ;
; -2.240 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.161      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.216 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.135      ;
; -2.212 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.133      ;
; -2.208 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.129      ;
; -2.198 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.119      ;
; -2.194 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.113      ;
; -2.170 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.091      ;
; -2.162 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.083      ;
; -2.162 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.084      ;
; -2.155 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.075      ;
; -2.153 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.073      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.140 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.059      ;
; -2.093 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.014      ;
; -2.088 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.010      ;
; -2.083 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.004      ;
; -2.079 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 3.001      ;
; -2.065 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.986      ;
; -2.053 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.975      ;
; -2.045 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.964      ;
; -2.026 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.947      ;
; -2.010 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.931      ;
; -1.999 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.919      ;
; -1.974 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.079     ; 2.896      ;
; -1.961 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.881      ;
; -1.956 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.875      ;
; -1.956 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.875      ;
; -1.956 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.875      ;
; -1.917 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.836      ;
; -1.917 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.836      ;
; -1.917 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.836      ;
; -1.913 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.834      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.875 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.795      ;
; -1.874 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.795      ;
; -1.862 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 2.783      ;
; -1.856 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.775      ;
; -1.856 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.775      ;
; -1.856 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.775      ;
; -1.856 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 2.775      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI_OUT:inst|sync_n               ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 1.084 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.376      ;
; 1.117 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.212 ; SPI_OUT:inst|dout                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.505      ;
; 1.229 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.522      ;
; 1.251 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.544      ;
; 1.293 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.586      ;
; 1.309 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.602      ;
; 1.322 ; SPI_OUT:inst|data_in_save[4]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.616      ;
; 1.352 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.644      ;
; 1.376 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.668      ;
; 1.400 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.692      ;
; 1.410 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.702      ;
; 1.451 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.744      ;
; 1.464 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.756      ;
; 1.475 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.767      ;
; 1.492 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.786      ;
; 1.507 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.800      ;
; 1.550 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.843      ;
; 1.555 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.848      ;
; 1.603 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.895      ;
; 1.603 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.897      ;
; 1.614 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.907      ;
; 1.633 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.926      ;
; 1.634 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.926      ;
; 1.642 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.935      ;
; 1.653 ; SPI_OUT:inst|data_in_save[1]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.947      ;
; 1.657 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.949      ;
; 1.662 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.955      ;
; 1.668 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.962      ;
; 1.671 ; SPI_OUT:inst|data_in_save[5]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.965      ;
; 1.694 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 1.985      ;
; 1.702 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.995      ;
; 1.715 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.008      ;
; 1.726 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.019      ;
; 1.731 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.025      ;
; 1.736 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.028      ;
; 1.745 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.039      ;
; 1.754 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.047      ;
; 1.758 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.051      ;
; 1.769 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.061      ;
; 1.771 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.063      ;
; 1.782 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.076      ;
; 1.790 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.084      ;
; 1.791 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.083      ;
; 1.813 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.106      ;
; 1.819 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.112      ;
; 1.835 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.127      ;
; 1.837 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.128      ;
; 1.861 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.155      ;
; 1.874 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.167      ;
; 1.885 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.177      ;
; 1.892 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.184      ;
; 1.914 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.207      ;
; 1.923 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.216      ;
; 1.931 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.224      ;
; 1.949 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.240      ;
; 1.962 ; SPI_OUT:inst|data_in_save[6]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.256      ;
; 2.020 ; SPI_OUT:inst|data_in_save[0]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.314      ;
; 2.020 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.311      ;
; 2.031 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.324      ;
; 2.041 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.332      ;
; 2.043 ; SPI_OUT:inst|data_in_save[7]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.337      ;
; 2.074 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.366      ;
; 2.086 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.379      ;
; 2.100 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.394      ;
; 2.113 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.406      ;
; 2.118 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.410      ;
; 2.159 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.451      ;
; 2.165 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.458      ;
; 2.165 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.459      ;
; 2.172 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.466      ;
; 2.214 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.506      ;
; 2.228 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.522      ;
; 2.241 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 2.533      ;
; 2.242 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.536      ;
; 2.246 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.537      ;
; 2.267 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.561      ;
; 2.299 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.592      ;
; 2.327 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.621      ;
; 2.332 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.626      ;
; 2.345 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.639      ;
; 2.355 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.649      ;
; 2.360 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.651      ;
; 2.362 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.655      ;
; 2.372 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.666      ;
; 2.376 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.669      ;
; 2.379 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.672      ;
; 2.381 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.079      ; 2.672      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
; 2.392 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.685      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; 0.348  ; 0.568        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[2]|clk               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[3]|clk               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[4]|clk               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.END|clk        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.IDLE|clk       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND_n|clk     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND|clk       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[0]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[1]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[2]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[3]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[4]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[5]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[6]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[7]|clk          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|dout|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sclk|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sync_n|clk                   ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                    ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                    ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[3]|clk               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.END|clk        ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.IDLE|clk       ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.SEND_n|clk     ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.SEND|clk       ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|dout|clk                     ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|sclk|clk                     ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|sync_n|clk                   ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[2]|clk               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.567 ; 2.823 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.567 ; 2.823 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.150 ; 0.393 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 2.404 ; 2.656 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.395 ; 2.664 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 2.405 ; 2.748 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 2.331 ; 2.637 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.339 ; 2.610 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 2.230 ; 2.541 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 2.346 ; 2.654 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 3.299 ; 3.483 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.212  ; -0.025 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -2.098 ; -2.346 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.212  ; -0.025 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; -1.946 ; -2.187 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -1.937 ; -2.195 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; -1.942 ; -2.274 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; -1.872 ; -2.167 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -1.884 ; -2.143 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -1.758 ; -2.048 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -0.474 ; -0.663 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; -0.351 ; -0.573 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 9.254 ; 8.721 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 7.041 ; 6.863 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 7.083 ; 6.907 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 9.009 ; 8.479 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 6.796 ; 6.620 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 6.836 ; 6.662 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 275.1 MHz ; 250.0 MHz       ; clk_in     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -2.635 ; -42.282          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.401 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -32.740                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.635 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.076     ; 3.561      ;
; -2.541 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.470      ;
; -2.528 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.456      ;
; -2.503 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.432      ;
; -2.467 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.396      ;
; -2.446 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.375      ;
; -2.412 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.341      ;
; -2.400 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.327      ;
; -2.386 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.315      ;
; -2.386 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.315      ;
; -2.386 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.315      ;
; -2.370 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.302      ;
; -2.367 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.294      ;
; -2.355 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.285      ;
; -2.355 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.285      ;
; -2.355 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.285      ;
; -2.344 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.275      ;
; -2.332 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.264      ;
; -2.329 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.257      ;
; -2.317 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.247      ;
; -2.317 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.247      ;
; -2.317 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.247      ;
; -2.301 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.232      ;
; -2.275 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.207      ;
; -2.260 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.190      ;
; -2.260 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.190      ;
; -2.260 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.190      ;
; -2.258 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.187      ;
; -2.258 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.187      ;
; -2.258 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.187      ;
; -2.241 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.070     ; 3.173      ;
; -2.232 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.163      ;
; -2.226 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.156      ;
; -2.226 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.156      ;
; -2.226 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 3.156      ;
; -2.216 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 3.147      ;
; -2.171 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.099      ;
; -2.151 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.079      ;
; -2.068 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.995      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.051 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 2.978      ;
; -2.026 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.957      ;
; -2.021 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 2.949      ;
; -2.006 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.937      ;
; -1.960 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.891      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.952 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.881      ;
; -1.946 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.877      ;
; -1.938 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.868      ;
; -1.935 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.865      ;
; -1.934 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.865      ;
; -1.922 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.853      ;
; -1.910 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.841      ;
; -1.896 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.827      ;
; -1.889 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.820      ;
; -1.883 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.814      ;
; -1.865 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.796      ;
; -1.853 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.784      ;
; -1.846 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 2.774      ;
; -1.839 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.770      ;
; -1.831 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.762      ;
; -1.825 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.756      ;
; -1.805 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.736      ;
; -1.801 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.732      ;
; -1.747 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.678      ;
; -1.739 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.669      ;
; -1.737 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.667      ;
; -1.733 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.071     ; 2.664      ;
; -1.724 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.653      ;
; -1.724 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.653      ;
; -1.724 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.653      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.643      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.701 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 2.631      ;
; -1.697 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.626      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI_OUT:inst|sync_n               ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.964 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.230      ;
; 0.998 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.265      ;
; 1.039 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.306      ;
; 1.123 ; SPI_OUT:inst|dout                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.390      ;
; 1.127 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.394      ;
; 1.141 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.408      ;
; 1.173 ; SPI_OUT:inst|data_in_save[4]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.441      ;
; 1.195 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.462      ;
; 1.216 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.483      ;
; 1.223 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.489      ;
; 1.235 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.501      ;
; 1.252 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.518      ;
; 1.315 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.581      ;
; 1.325 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.592      ;
; 1.328 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.595      ;
; 1.347 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.615      ;
; 1.348 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.617      ;
; 1.354 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.620      ;
; 1.433 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.699      ;
; 1.451 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.718      ;
; 1.453 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.720      ;
; 1.454 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.722      ;
; 1.465 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.732      ;
; 1.467 ; SPI_OUT:inst|data_in_save[1]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.735      ;
; 1.473 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.742      ;
; 1.474 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.741      ;
; 1.479 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.748      ;
; 1.489 ; SPI_OUT:inst|data_in_save[5]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.757      ;
; 1.513 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.779      ;
; 1.515 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.782      ;
; 1.525 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.791      ;
; 1.552 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.818      ;
; 1.561 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.828      ;
; 1.562 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.829      ;
; 1.568 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.836      ;
; 1.572 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.840      ;
; 1.584 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.851      ;
; 1.592 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.860      ;
; 1.592 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.861      ;
; 1.601 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.868      ;
; 1.622 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.889      ;
; 1.628 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.896      ;
; 1.632 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.898      ;
; 1.635 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.903      ;
; 1.647 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.913      ;
; 1.648 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.076      ; 1.919      ;
; 1.652 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.919      ;
; 1.656 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.923      ;
; 1.671 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.937      ;
; 1.685 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.952      ;
; 1.689 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.955      ;
; 1.694 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 1.960      ;
; 1.715 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.982      ;
; 1.723 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 1.990      ;
; 1.747 ; SPI_OUT:inst|data_in_save[6]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.015      ;
; 1.755 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.022      ;
; 1.762 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.029      ;
; 1.766 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.032      ;
; 1.800 ; SPI_OUT:inst|data_in_save[0]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.068      ;
; 1.803 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 2.068      ;
; 1.822 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.089      ;
; 1.825 ; SPI_OUT:inst|data_in_save[7]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.093      ;
; 1.877 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 2.142      ;
; 1.885 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.152      ;
; 1.892 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.158      ;
; 1.910 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.177      ;
; 1.911 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.177      ;
; 1.931 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.197      ;
; 1.932 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 2.201      ;
; 1.939 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.207      ;
; 1.964 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 2.233      ;
; 1.981 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.251      ;
; 1.994 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.260      ;
; 2.001 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.070      ; 2.266      ;
; 2.019 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.285      ;
; 2.041 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.309      ;
; 2.050 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.318      ;
; 2.057 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.325      ;
; 2.075 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 2.344      ;
; 2.077 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.345      ;
; 2.077 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.345      ;
; 2.106 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.372      ;
; 2.114 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.384      ;
; 2.134 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 2.401      ;
; 2.152 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.075      ; 2.422      ;
; 2.153 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.421      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.162 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.428      ;
; 2.168 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 2.436      ;
; 2.174 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.071      ; 2.440      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[2]|clk               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.END|clk        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.IDLE|clk       ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND_n|clk     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND|clk       ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[0]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[1]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[2]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[3]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[4]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[5]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[6]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[7]|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|dout|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sclk|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sync_n|clk                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[3]|clk               ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[4]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                    ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[4]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[2]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[3]|clk               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.END|clk        ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.IDLE|clk       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.SEND_n|clk     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|current_state.SEND|clk       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[0]|clk          ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[1]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.292 ; 2.397 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.292 ; 2.397 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.134 ; 0.478 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 2.146 ; 2.249 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.127 ; 2.264 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 2.135 ; 2.338 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 2.061 ; 2.232 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.077 ; 2.210 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 1.983 ; 2.137 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 2.160 ; 2.616 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 3.093 ; 3.325 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.192  ; -0.142 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -1.872 ; -1.976 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.192  ; -0.142 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; -1.735 ; -1.834 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -1.717 ; -1.848 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; -1.721 ; -1.920 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; -1.650 ; -1.818 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -1.668 ; -1.797 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -1.560 ; -1.702 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -0.440 ; -0.718 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; -0.324 ; -0.656 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 8.364 ; 7.738 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 6.458 ; 6.215 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 6.501 ; 6.254 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 8.121 ; 7.501 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 6.215 ; 5.978 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 6.256 ; 6.015 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_in ; -0.669 ; -8.362           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_in ; 0.187 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_in ; -3.000 ; -28.936                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.669 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.617      ;
; -0.621 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.570      ;
; -0.598 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.547      ;
; -0.585 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.536      ;
; -0.564 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.513      ;
; -0.543 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.493      ;
; -0.542 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.491      ;
; -0.537 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.488      ;
; -0.535 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.486      ;
; -0.531 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.481      ;
; -0.527 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.476      ;
; -0.526 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.478      ;
; -0.505 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.505 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.456      ;
; -0.489 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.440      ;
; -0.489 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.441      ;
; -0.489 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.441      ;
; -0.482 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.434      ;
; -0.482 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.433      ;
; -0.475 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.427      ;
; -0.463 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.033     ; 1.417      ;
; -0.451 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.401      ;
; -0.444 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.397      ;
; -0.444 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.397      ;
; -0.444 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.397      ;
; -0.433 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.384      ;
; -0.426 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.377      ;
; -0.410 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.361      ;
; -0.402 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.352      ;
; -0.374 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.325      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.369 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.319      ;
; -0.363 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.312      ;
; -0.362 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.313      ;
; -0.357 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.308      ;
; -0.354 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.305      ;
; -0.351 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.302      ;
; -0.341 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.292      ;
; -0.339 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.290      ;
; -0.331 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.282      ;
; -0.326 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.279      ;
; -0.323 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.274      ;
; -0.309 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.260      ;
; -0.305 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.256      ;
; -0.304 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.257      ;
; -0.295 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.246      ;
; -0.286 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.237      ;
; -0.283 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.234      ;
; -0.283 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.236      ;
; -0.273 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.226      ;
; -0.268 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.219      ;
; -0.261 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.213      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.210      ;
; -0.248 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 1.000        ; -0.034     ; 1.201      ;
; -0.247 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.198      ;
; -0.245 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.194      ;
; -0.242 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.193      ;
; -0.242 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.193      ;
; -0.242 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.193      ;
; -0.222 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.174      ;
; -0.220 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.171      ;
; -0.210 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.161      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI_OUT:inst|sync_n               ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.314      ;
; 0.443 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.572      ;
; 0.458 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.578      ;
; 0.479 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.599      ;
; 0.481 ; SPI_OUT:inst|dout                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.601      ;
; 0.505 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.625      ;
; 0.528 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.649      ;
; 0.533 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.653      ;
; 0.548 ; SPI_OUT:inst|data_in_save[4]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.670      ;
; 0.574 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.692      ;
; 0.575 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.694      ;
; 0.576 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.696      ;
; 0.582 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.702      ;
; 0.598 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.718      ;
; 0.601 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.721      ;
; 0.620 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.740      ;
; 0.622 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.743      ;
; 0.629 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.749      ;
; 0.639 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.759      ;
; 0.640 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.760      ;
; 0.641 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.762      ;
; 0.644 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.762      ;
; 0.648 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.768      ;
; 0.657 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.777      ;
; 0.662 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.038      ; 0.784      ;
; 0.662 ; SPI_OUT:inst|data_in_save[5]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.782      ;
; 0.671 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.791      ;
; 0.673 ; SPI_OUT:inst|data_in_save[1]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.793      ;
; 0.676 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.796      ;
; 0.676 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.796      ;
; 0.686 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.806      ;
; 0.688 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.809      ;
; 0.693 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|current_state.IDLE   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.813      ;
; 0.694 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.814      ;
; 0.704 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.824      ;
; 0.707 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.827      ;
; 0.710 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.828      ;
; 0.712 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.830      ;
; 0.721 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.839      ;
; 0.731 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.850      ;
; 0.734 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.854      ;
; 0.735 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.855      ;
; 0.736 ; SPI_OUT:inst|sclk                 ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.856      ;
; 0.740 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.039      ; 0.863      ;
; 0.742 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.862      ;
; 0.744 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.864      ;
; 0.752 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|current_state.END    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.872      ;
; 0.761 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.881      ;
; 0.762 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.882      ;
; 0.763 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.883      ;
; 0.768 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 0.886      ;
; 0.776 ; SPI_OUT:inst|current_state.IDLE   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.896      ;
; 0.783 ; SPI_OUT:inst|data_in_save[0]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.903      ;
; 0.789 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.909      ;
; 0.802 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.921      ;
; 0.804 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.924      ;
; 0.808 ; SPI_OUT:inst|data_in_save[6]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.928      ;
; 0.814 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.934      ;
; 0.817 ; SPI_OUT:inst|data_in_save[7]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.937      ;
; 0.818 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.938      ;
; 0.819 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.939      ;
; 0.842 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.962      ;
; 0.849 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.968      ;
; 0.854 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.975      ;
; 0.863 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.982      ;
; 0.864 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.983      ;
; 0.864 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.983      ;
; 0.874 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|current_state.SEND   ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 0.993      ;
; 0.877 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.997      ;
; 0.887 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.008      ;
; 0.888 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.038      ; 1.010      ;
; 0.902 ; SPI_OUT:inst|counter[4]           ; SPI_OUT:inst|counter[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.035      ; 1.021      ;
; 0.918 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[1]           ; clk_in       ; clk_in      ; 0.000        ; 0.038      ; 1.040      ;
; 0.924 ; SPI_OUT:inst|counter[2]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.044      ;
; 0.927 ; SPI_OUT:inst|data_in_save[2]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.047      ;
; 0.927 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.038      ; 1.049      ;
; 0.929 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.049      ;
; 0.934 ; SPI_OUT:inst|current_state.SEND   ; SPI_OUT:inst|counter[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.034      ; 1.052      ;
; 0.934 ; SPI_OUT:inst|data_in_save[3]      ; SPI_OUT:inst|dout                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.054      ;
; 0.935 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|sclk                 ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.055      ;
; 0.944 ; SPI_OUT:inst|current_state.SEND_n ; SPI_OUT:inst|current_state.SEND_n ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.064      ;
; 0.954 ; SPI_OUT:inst|counter[1]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.075      ;
; 0.967 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|sync_n               ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.087      ;
; 0.967 ; SPI_OUT:inst|counter[0]           ; SPI_OUT:inst|counter[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 1.088      ;
; 0.971 ; SPI_OUT:inst|counter[3]           ; SPI_OUT:inst|counter[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.038      ; 1.093      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[1]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[0]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[3]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[2]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[4]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[7]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[6]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
; 0.988 ; SPI_OUT:inst|current_state.END    ; SPI_OUT:inst|data_in_save[5]      ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 1.108      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[3]|clk               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[4]|clk               ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.END|clk        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.IDLE|clk       ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND_n|clk     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|current_state.SEND|clk       ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|dout|clk                     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sclk|clk                     ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|sync_n|clk                   ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|counter[2]|clk               ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[0]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[1]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[2]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[3]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[4]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[5]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[6]|clk          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst|data_in_save[7]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                    ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                    ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[0]           ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[1]           ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[2]           ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[0]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[1]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[2]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[3]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[4]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[5]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[6]      ;
; 0.832  ; 1.048        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|data_in_save[7]      ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[3]           ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|counter[4]           ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.END    ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.IDLE   ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND   ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|current_state.SEND_n ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|dout                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sclk                 ;
; 0.833  ; 1.049        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; SPI_OUT:inst|sync_n               ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]      ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk        ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                    ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[0]|clk               ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[1]|clk               ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|counter[2]|clk               ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[0]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[1]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[2]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[3]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[4]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[5]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[6]|clk          ;
; 1.054  ; 1.054        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst|data_in_save[7]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 1.152 ; 1.918 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 1.152 ; 1.918 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.089 ; 0.557 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 1.074 ; 1.831 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 1.092 ; 1.842 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 1.120 ; 1.904 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 1.066 ; 1.831 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 1.060 ; 1.804 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 1.055 ; 1.839 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 1.065 ; 1.492 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 1.415 ; 1.927 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.069  ; -0.403 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -0.949 ; -1.706 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.069  ; -0.403 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; -0.873 ; -1.622 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -0.889 ; -1.633 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; -0.918 ; -1.692 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; -0.866 ; -1.622 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -0.858 ; -1.597 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -0.850 ; -1.618 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -0.218 ; -0.695 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; -0.240 ; -0.668 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 4.838 ; 4.604 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.310 ; 3.317 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 3.332 ; 3.343 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 4.731 ; 4.495 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.203 ; 3.208 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 3.224 ; 3.232 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.892  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_in          ; -2.892  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -46.534 ; 0.0   ; 0.0      ; 0.0     ; -32.74              ;
;  clk_in          ; -46.534 ; 0.000 ; N/A      ; N/A     ; -32.740             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk_in     ; 2.567 ; 2.823 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; 2.567 ; 2.823 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.150 ; 0.557 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; 2.404 ; 2.656 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; 2.395 ; 2.664 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; 2.405 ; 2.748 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; 2.331 ; 2.637 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; 2.339 ; 2.610 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; 2.230 ; 2.541 ; Rise       ; clk_in          ;
; en          ; clk_in     ; 2.346 ; 2.654 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; 3.299 ; 3.483 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk_in     ; 0.212  ; -0.025 ; Rise       ; clk_in          ;
;  data_in[0] ; clk_in     ; -0.949 ; -1.706 ; Rise       ; clk_in          ;
;  data_in[1] ; clk_in     ; 0.212  ; -0.025 ; Rise       ; clk_in          ;
;  data_in[2] ; clk_in     ; -0.873 ; -1.622 ; Rise       ; clk_in          ;
;  data_in[3] ; clk_in     ; -0.889 ; -1.633 ; Rise       ; clk_in          ;
;  data_in[4] ; clk_in     ; -0.918 ; -1.692 ; Rise       ; clk_in          ;
;  data_in[5] ; clk_in     ; -0.866 ; -1.622 ; Rise       ; clk_in          ;
;  data_in[6] ; clk_in     ; -0.858 ; -1.597 ; Rise       ; clk_in          ;
;  data_in[7] ; clk_in     ; -0.850 ; -1.618 ; Rise       ; clk_in          ;
; en          ; clk_in     ; -0.218 ; -0.663 ; Rise       ; clk_in          ;
; rst_n       ; clk_in     ; -0.240 ; -0.573 ; Rise       ; clk_in          ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 9.254 ; 8.721 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 7.041 ; 6.863 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 7.083 ; 6.907 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mosi      ; clk_in     ; 4.731 ; 4.495 ; Rise       ; clk_in          ;
; sclk      ; clk_in     ; 3.203 ; 3.208 ; Rise       ; clk_in          ;
; sync_n    ; clk_in     ; 3.224 ; 3.232 ; Rise       ; clk_in          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_in                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sync_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sync_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sync_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 319      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 319      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Sep 04 15:56:11 2015
Info: Command: quartus_sta FPGA_EP2C -c FPGA_EP2C
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.892
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.892       -46.534 clk_in 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.740 clk_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.635       -42.282 clk_in 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.740 clk_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.669
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.669        -8.362 clk_in 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.936 clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Fri Sep 04 15:56:16 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


