`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 19.16-s111_1
// Generated on: May 26 2023 07:02:38 CST (May 25 2023 23:02:38 UTC)

module SobelFilter_Add_6Ux5U_7S_4(in2, in1, out1);
  input [5:0] in2;
  input [4:0] in1;
  output [6:0] out1;
  wire [5:0] in2;
  wire [4:0] in1;
  wire [6:0] out1;
  wire add_23_2_n_0, add_23_2_n_1, add_23_2_n_2, add_23_2_n_3,
       add_23_2_n_4, add_23_2_n_5, add_23_2_n_6, add_23_2_n_7;
  wire add_23_2_n_8, add_23_2_n_9, add_23_2_n_10, add_23_2_n_11,
       add_23_2_n_14, add_23_2_n_15, add_23_2_n_16, add_23_2_n_17;
  wire add_23_2_n_19, add_23_2_n_23;
  XOR2XL add_23_2_g106(.A (in2[5]), .B (add_23_2_n_23), .Y (out1[5]));
  OAI2BB1X1 add_23_2_g107(.A0N (add_23_2_n_4), .A1N (add_23_2_n_16),
       .B0 (add_23_2_n_7), .Y (add_23_2_n_23));
  OAI32X1 add_23_2_g108(.A0 (add_23_2_n_17), .A1 (add_23_2_n_0), .A2
       (add_23_2_n_5), .B0 (add_23_2_n_0), .B1 (add_23_2_n_7), .Y
       (out1[6]));
  XNOR2X1 add_23_2_g109(.A (add_23_2_n_10), .B (add_23_2_n_17), .Y
       (out1[4]));
  XNOR2X1 add_23_2_g110(.A (add_23_2_n_9), .B (add_23_2_n_19), .Y
       (out1[3]));
  OAI2BB1X1 add_23_2_g111(.A0N (add_23_2_n_1), .A1N (add_23_2_n_14),
       .B0 (add_23_2_n_6), .Y (add_23_2_n_19));
  XNOR2X1 add_23_2_g112(.A (add_23_2_n_8), .B (add_23_2_n_14), .Y
       (out1[2]));
  INVX1 add_23_2_g113(.A (add_23_2_n_16), .Y (add_23_2_n_17));
  OAI211X1 add_23_2_g114(.A0 (add_23_2_n_6), .A1 (add_23_2_n_2), .B0
       (add_23_2_n_15), .C0 (add_23_2_n_3), .Y (add_23_2_n_16));
  NAND3BXL add_23_2_g115(.AN (add_23_2_n_2), .B (add_23_2_n_14), .C
       (add_23_2_n_1), .Y (add_23_2_n_15));
  ADDFX1 add_23_2_g116(.A (add_23_2_n_11), .B (in1[1]), .CI (in2[1]),
       .CO (add_23_2_n_14), .S (out1[1]));
  ADDHX1 add_23_2_g117(.A (in2[0]), .B (in1[0]), .CO (add_23_2_n_11),
       .S (out1[0]));
  NOR2BX1 add_23_2_g118(.AN (add_23_2_n_7), .B (add_23_2_n_5), .Y
       (add_23_2_n_10));
  NAND2BX1 add_23_2_g119(.AN (add_23_2_n_2), .B (add_23_2_n_3), .Y
       (add_23_2_n_9));
  NAND2X1 add_23_2_g120(.A (add_23_2_n_6), .B (add_23_2_n_1), .Y
       (add_23_2_n_8));
  NAND2X1 add_23_2_g121(.A (in2[4]), .B (in1[4]), .Y (add_23_2_n_7));
  NAND2X1 add_23_2_g122(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_6));
  INVXL add_23_2_g123(.A (add_23_2_n_5), .Y (add_23_2_n_4));
  NOR2X1 add_23_2_g124(.A (in2[4]), .B (in1[4]), .Y (add_23_2_n_5));
  NAND2X1 add_23_2_g125(.A (in2[3]), .B (in1[3]), .Y (add_23_2_n_3));
  NOR2X1 add_23_2_g126(.A (in2[3]), .B (in1[3]), .Y (add_23_2_n_2));
  OR2X1 add_23_2_g127(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_1));
  INVX1 add_23_2_g128(.A (in2[5]), .Y (add_23_2_n_0));
endmodule

