



	SiP（系統級封裝）方案 - 台灣富士通













GTM-MGX65ZP








Skip to main content















Taiwan
變更國家 A 到 B AlgeriaAnguillaArgentinaArubaAustraliaAustriaBahamasBarbadosBelgiumBrazilBulgariaC 到 ECanada (English)Canada (French)Cayman IslandsChileChinaColombiaCzech RepublicDenmarkDominicaEgyptEstoniaF 到 IFinlandFranceFrench GuianaGermanyGreeceGuadeloupeHong KongHungaryIndiaIndonesiaIrelandIsraelItalyJ 到 MJamaicaJapanKazakhstanKoreaLuxembourgMacedoniaMalaysiaMartiniqueMexicoMontserratMoroccoN 到 RNetherlandsNetherlands AntillesNew ZealandNorwayPhilippinesPolandPortugalRomaniaRussiaSSaint Vincent and GrenadinesSerbiaSingaporeSlovakiaSloveniaSouth AfricaSpainSwedenSwitzerland (French)Switzerland (German)TTaiwanThailand (English)Thailand (Thai)Trinidad and TobagoTurkeyU 到 VUkraineUnited Arab EmiratesUnited KingdomUnited StatesUzbekistanVietnam (English)Vietnam (Vietnamese)Virgin Islands BritishVirgin Islands U.S. Worldwide




 服務 數據中心服務 災難復原服務(DRS) e化教室服務(eClassRoom) 綠色機房建置服務(GDC) 維護服務 資訊委外服務(Outsourcing) 整合式威脅管控服務(UTM) 服務中心 技術與維修服務 Lifecycle Management Services Other 消費者服務 網路與通訊 無線 產品電腦及週邊產品 全系列伺服器 PRIMERGY標準工業伺服器 UNIX新一代 SPARC/Solaris 標準伺服器 ServerView伺服器管理軟體 PRIMEQUEST關鍵任務伺服器 ETERNUS儲存設備 ETERNUS產品 儲存管理軟體 磁帶系統 磁碟儲存系統 資料保護系統 全快閃儲存系統 用戶端電腦產品 筆記型電腦平板電腦 桌上型電腦工作站 精簡型電腦 Microsoft 印表機 DL 3750+ 點陣印表機 DL 3850+ 點陣印表機 印表機授權經銷商一覽表 掃描器 fi 系列 ScanSnap系列 ScanPartner系列 SP 系列半導體製造服務產品 半導體 存儲器産品 晶圓代工服務流通資訊設備 行動式解決方案 TeamPad700 收銀機解決方案 TeamPoS 7000 A -Series TeamPoS 7000 M-Series TeamPoS A10 解決方案 基礎解決方案 富士通整合系統 PRIMEFLEX® for SAP HANA解決方案 產業解決方案 公共部門 政府機關解決方案 流通業 專賣及餐飲店管理系統 人潮計數系統 醫療業 護理系統 遠距照護支援系統 系統解決方案 掌靜脈辦識系統 智能社會解決方案 RFID IT Policy N@vi 高可用性/災難復原解決方案 主機容錯解決方案—everRun 支援與下載 產品 印表機 Dotmatrix Manual 掃描器 用戶端電腦 FIND 半導體技術雜誌 存檔 按產品分類 集團概要 企業理念 公司願景 公司價值觀 原則 行為準則 經營方針 品牌承諾 公司管理 富士通在台灣 台灣富士通  台灣富士通科技服務 台灣富士通將軍 香港商富士通電子(台灣) 台灣富士電化 富晶通科技 人才招募 企業簡介 富士通一覽 役員一覽 組織架構 富士通的歷史 富士通歷史1923-1949年 富士通歷史1950-1958年 富士通歷史1959-1969年 富士通歷史1970-1979年 富士通歷史1980-1991年 富士通歷史1992年至今 產品大事記 公司位置 全球位置 企業責任 社長致辭 特徵：ICT之力 專題：保持和超越可持續發展的ICT之力 特徵: 六人講述：如何靈活運用各種各樣的企業經營資本 專題：營造一個可持續發展的社會 富士通集團的CSR 富士通集團的CSR 富士通集團的CSR基本方針 CSR活動的目標和成就 活動的目標和成就 社會負責投資 使用ISO 26000開展企業社會責任活動 人權聲明 社會貢獻 富士通獎學金 社會貢獻活動的方式 員工志願者活動支援系統 促進學習、教育、文化和贊助活動 通過體育為社會做貢獻 國際支援和賑災活動 2014財年的示範活動 透過ICT提供機會和安全性 ict 靈活應對城市問題 靈活應對醫療問題 靈活應對環境問題 靈活應對自然災害 包容多元化，發展人力資源 多樣化和包容性 努力促進對人權的尊重 創造良好的工作環境 職業安全、衛生及健康管理 人力資源與職業發展 與利益關係者溝通和合作 利益關係者對話 與我們的客戶 品質措施 與我們的供應商 與我們的股東和投資商 管理系統 企業管理 風險管理 企業合規 資訊安全 品牌管理 創新管理 更多訊息 成功案例 公司新聞 新聞存檔 訊息公告 公司聯繫方法 台灣富士通科技服務 台灣富士通將軍 香港商富士通電子(台灣) 富晶通科技 公司活動 2007年8FX競賽 2010年MCU競賽 採購單條款 富士通集團資訊安全報告 富士通科學與科技雜誌 CIO全球智慧 富士通願景 社長致辭 人類開創的未來 互通互聯的價值 數位化轉型 新的模式 以人為本的智能社會 通向未來的里程圖 以人為本的創新 賦予人力量 事業的變革 橫跨不同行業的價值創造 富士通能為客戶貢獻的力量 企業IT的課題 數位化商業平臺 富士通提供的技術與服務 產品系列 整合資源創造價值 移動與賦力 資訊的新價值 資料安全 無所不能的雲端服務 整合計算 廣域網路優化






首頁
>


 產品
>


半導體製造服務產品
>


 半導體
>


 存儲器産品
>


 快速循環隨機記憶體(FCRAM)
>
 系統級封裝方案





 半導體




 存儲器産品


 Ferroelectric RAM


 快速循環隨機記憶體(FCRAM)


 環保型產品


 什麼是FCRAM


 psram


 sdram


 系統級封裝方案


 適用125度SiP應用的記憶體




 技術文檔資訊






 晶圓代工服務












| FCRAM首頁 | 什麼是FCRAM | 消費類FCRAM | 移動類FCRAM | SiP解決方案 | 適用125度SiP應用的記憶體 | 技術文檔資訊 | 環保型產品 |


SiP（系統級封裝）方案




























什麼是SiP？
SiP是“System in Package”的縮寫，意思為：系統級封裝，一種設計或產品將不同的半導體設備整合使用的方式，如將記憶體設備與Soc（System on Chip, 系統級晶片）封裝在同一單晶片中。





SiP應用的背景
近年來，SiP產品的市場需求迅速增長。以前，SiP的產品通常主要應用於使用電池為工作能源，需要相對較小的PCB設計及低功耗產品應用中，如：手機，數碼攝像機。在DDR記憶體工作頻率不斷的提高，客戶在使用高速DDR記憶體設備進行相關設計的時候，不斷遇到成本，散熱設計，研發時間不夠等嚴重影響專案開發的風險問題。因此，大部分客戶，即便在針對非電池類應用產品（如數位電視，數碼錄影機）設計時，也主要考慮使用將高速記憶體與SoC晶片封裝在單一晶片中的SiP的設計方式，從而進一步降低系統的成本及提高可靠性。


富士通FCRAM SiP方案提供了可以減小PCB面積，降低PCB層數，節省防EMI（電磁乾擾）和SI（信號乾擾）的被動元器件，降低PCB設計風險，提高設計靈活性等優勢。

高速記憶體：問題和答案
通常在終端產品的設計中，整個系統的記憶體快速運作需求會造成資料傳輸及降低相關噪音的設計難度。此外，針對越來越高的功耗，系統級的散熱設計也變的越來越複雜。富士通半導體傾力推出的FCRAM產品將通過SiP的應用來徹底解決上述問題， 同時降低PCB設計的風險和整個設計的成本。
FCRAM SiP應用的優勢
富士通256Mbit和512Mbit的消費類FCRAM具備，適用於125度高溫的工作溫度範圍，低功耗，高速資料傳輸帶寬等特別適用於SiP應用的優點。


使用傳統SDRAM （DDR2或LP DDR）的SiP應用工作溫度只能支援95度，相對之，使用支援125度的FCRAM應用於SiP可以提供更簡單的散熱設計及設計成本。

應用與SiP設計的支援125度的記憶體
				 next
			
SiP方案的案例分析
使用FCRAM的SiP應用 – 數位電視和數碼攝像機的案例分析。
記憶體系統的成本分析
當前，系統PCB的設計及SMT的貼片成本在逐漸升高。為了優化整個系統成本，包括高速記憶體系統，通過使用SiP配置， 可以大幅度的降低相關成本。
什麼是您目標應用的最佳方案？
請使用“SiP應用適用性評估表”來評估SiP方案是否適用於您的目標應用。
鏈接


FCRAM Use Case for Codec LSI


FCRAM Use Case for Transcoder LSI


1Gb消費類FCRAM [目標技術規範]


512Mbit 消費類FCRAM








FCRAM申請和查詢表



















分享此頁面






首頁




連絡我們





相關連結

新聞中心

代理産品

專用標準産品/定製化SoC
繼電器
功率器件
電池

供應商

産品視頻

公司活動

活動月報

環境政策

聯絡方式

公司聯系
分銷商

下載中心

關於我們





















產品

全系列伺服器ETERNUS儲存設備流通資訊設備筆記型電腦點矩陣印表機掃描器



支援與下載

LIFEBOOK掃描器印表機



富士通集團

歷史沿革富士通在台灣經營理念



Country Selector
Taiwan

變更國家












使用規範
保密聲明
聯絡我們
網站地圖




Copyright 1995 - 2017 FUJITSU











系統級封裝


































































    


									■
									中文簡體版
				 
				■ English		
				 	
			星期五 
			,7月 21日, 2017 (臺北)
									
			

■ 登入 ■ 申請試用 ■ MY DIGITIMES





 








  科技網  8/10帶您掌握最夯的高功率智慧化電源趨勢  









系統級封裝

李洵穎
2012-09-13




由於系統單晶片(SoC)設計時間太長，加上即使將不同元件整合在同1顆晶片上，封裝完成後的IC仍佔有相當大面積。而矽穿孔(TSV)連結的3D IC技術尚未成熟，製造成本太高，皆無法應付瞬息萬變的消費性電子市場，因此發展出以封裝技術為主軸，進行晶片堆疊的3D系統級封裝技術(SiP)。所謂系統級封裝，就是將晶片堆疊成3度空間，或是將週邊被動元件整合到封裝基板內部，以減小整體產品尺寸。透過系統級封裝進行封裝處理的晶片，由於各元件間仍維持實質獨立狀態，可避免遇到將類比電路與數位電路整合於同1顆晶片設計上的困難，射頻(RF)元件與其他元件整合時所發生的乾擾問題也能夠就此解決，甚至不同製程製造的晶片都能予以堆疊並封裝於同1顆IC中。由於是採晶片堆疊，再透過封裝技術予以整合，因此，系統級封裝設計難度大幅下降，為各種整合技術中異質整合程度最高，也因為設計難度下降，讓即時上市的要求獲得解決。而從封裝結構進行區分，系統級封裝又可區分為多晶片整合封裝及晶片與已封裝IC的整合封裝。多晶片與已封裝IC的整合封裝，則可區分為堆疊封裝(PoP)與PiP(Package in Package)。(李洵穎)









儲存 ｜ 
										列印 ｜ 
									
										轉寄 ｜ 
										意見反應










相關報導



系統級封裝帶來半導體產業變革








關鍵字











系統單晶片(SoC)



系統級封裝(SiP)








加入已選取到「關鍵字追蹤」




什麼是「關鍵字追蹤」































科技商情


精選專輯











































關於我們
							·
							著作權
							·
							隱私權
							·
							常見問題
							·
							發布新聞稿( 中文 、 English )							
							·
							人才招募


							■
							中文簡體版
							 
							■ English   
						


							下載新聞App



							下載活動+App

本網站內之全部圖文，係屬於大椽股份有限公司所有，非經本公司同意不得將全部或部分內容轉載於任何形式之媒體 © DIGITIMES Inc. 版權所有






 
關於我們  | 
										服務說明  | 
										著作權  | 
										隱私權  | 
										常見問題  | 
										發布新聞稿( 中文 、 English )  | 
										



建議使用Chrome、Firefox、或IE 9.0以上版本


									■
									中文簡體版
									 
									■ English        
								





科技網
物聯網
椽經閣
活動＋
DIGITIMES






產業





● 半導體/零組件


● 光電/顯示


● 物聯科技/智慧製造


● CarTech/綠能


● 行動/通訊


● 網路/電商


● IT/醫電


● 數位家庭/VR


● 圖表






區域





● 東南亞/紐澳


● 南亞


● 東亞


● 國際


● 宏觀/商業


● 圖表






Research





● 電腦運算


● 數位家庭


● 可攜式CE


● 行動通訊


● 寬頻與無線


● 大尺寸FPD


● 中小尺寸FPD


● IC設計


● IC製造


● LED/節能


● 物聯網


● CarTech






議題




觀點




電子時報




報導總覽




科技商情




企業IT




雲端




工控自動




展會專區







工業4.0


車聯網


智慧醫療


智慧城市


系統開發設計


產品應用服務







同窗、同學


 椽家之言



科技行腳


 作者群


 關於專欄








所有活動


D Forum


研討會

 
												 


												下載活動+App









關於我們


會員服務


商情電子報訂閱


訂閱電子時報


整合行銷服務


人才招募


聯絡我們 



												 


												下載新聞App










本網站內之全部圖文，係屬於大椽股份有限公司所有，非經本公司同意不得將全部或部分內容轉載於任何形式之媒體 © DIGITIMES Inc. 版權所有 






















國立交通大學機構典藏：系統晶片/系統封裝之低測試成本方法研究





























































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 系統晶片/系統封裝之低測試成本方法研究Low-Cost Test Methodologies for Modern SoC/SiP Designs
作者: 林佳毅Lin, Chia-Yi陳宏明Chen, Hung-Ming電子研究所
關鍵字: 測試方法論;低成本;系統晶片;系統封裝;Test Methodology;Low-Cost;SoC;SiP
公開日期: 2010
摘要: 在現代的系統晶片設計中，隨著系統設計越趨複雜，晶片測試成本占晶片製造成本比例越來越高，透過有效的測試策略來降低測試成本變成很重要的議題。在晶片測試的過程中，往往因為過高的功率消耗導致晶片燒燬、良率下降，因此我們針對測試功率和大量的測試資料加以探討改進其處理方法。另外因系統晶片及系統封裝技術的改進，系統級的晶片成本已漸漸降到一般人可接受的範圍，系統封裝的測試需求也逐漸增加，我們在此也提出一些相對應的低成本方案研究。

在第一章裡，我們把近期所遇到的問題及相關的研究結果加以整理，簡略說明過去的一些測試方法。在第一章最後，我們概要的整理說明整篇論文的結構。於第二章和第三章中，我們描述以解碼器為基礎的方案和相對應的方法論，是以選擇性的測試資料壓縮法為基礎。這些方案在送測試資料進晶片測試時能夠避免大量的位元瞬間由0 變1 或由1 變0，進而導致晶片消耗大量功率(switching power)，透過計算的方法，我們可以盡量減少掃瞄鏈(scan chain)上的訊號變動
以達到低功率測試的目的。在第四章中，我們討論泛型(general)的多維度測試方案以達到減低測試功率、測試資料量和測試時間的目的，此方案僅會多出少量的晶片面積。另一方面，隨著技術的進步，系統封裝技術已經普遍，在第五章中我們進一步的探討系統封裝技術，並且提出測試方案在系統封裝中連線測試上的應用。最後在第六章我們總結本論文的貢獻及未來的一些挑戰。In modern SoC designs, the test strategy is becoming one of the most important issues due to the increase of the test cost, among which we focus on the large test power dissipation and large test data volume. In this dissertation, we propose related test schemes to suppress the test power, test data volume, and test time for test cost reduction. In addition, due to the advancement of SoC/SiP technology, these kinds of technologies become more and more popular today. We also provide some of the low cost SiP test solutions in this dissertation.

We explain the basic idea of the chip test and related works in Chapter 1. In Chapter 2 and 3, we describe the decoder based schemes and methodologies which are based on the selective test pattern compression. These schemes can reduce considerable shift-in power by skipping the switching signal passing through long scan chains. Compared with the previous works, our test scheme achieves relatively small test power and test data volume. In Chapter 4, we propose an adaptive multi-dimensional scan-control scheme which can achieve low test power, small test data volume, and short test time with small area overhead. With the extra scan-control chains, we can access each sub-scan-chain easily and efficiently. Because the scan-control chains are very simple, the area overhead is very small. On the other hand, since System-in-Package (SiP) technique becomes a feasible solution to integrate multiple chips, in Chapter 5, we propose the test schemes which can test the RAM interconnections in SiP efficiently. Our test scheme can generate one test pattern at one cycle. Compared with the boundary scan based test scheme, our test scheme is very fast. Finally, we conclude this dissertation and list some future works in Chapter 6.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT079411835http://hdl.handle.net/11536/40723
顯示於類別：畢業論文



















文件中的檔案：存到雲端




183503.pdf









IR@NCTUTAIRCrossRef系統晶片掃瞄測試之低功耗測試研究 / 李崇仁;LEE CHUNG-LEN對以智財單元為基系統晶片設計之驗證與測試技術開發研究---子計畫IV:以智財單元為基系統晶片設計之測試技術研究 / 李崇仁系統晶片之靜電防護元件模擬、電路模型與參數最佳化之研究(II) / 李義明;LI YIMING國科會『系統晶片設計』專案推動小組 / 李鎮宜;LEE CHEN-YISoC與其自動化設計 / 任建葳矽智財設計智庫之市場策略與模式---跨國比較研究 / 張力元單晶片無線多媒體資訊家電之設計與製作---總計畫(II) / 張瑞川;CHANG RUEI-CHUAN元智大學 - 系統晶片連線串音錯誤之低成本自我測試架構 / 簡才富 國立中山大學 - 針對三維晶片與系統級封裝之可靠度設計與測試診斷技術的研究 / 李淑敏; Shu-Min Li 國立臺灣大學 - 相容於IEEE1500 之系統晶片除錯測試封套 / 邱証暘; Ciou, Jheng-Yang 國立高雄第一科技大學 - 系統晶片設計 / 陳朝烈;吳俊慶;鄭宇良 國立高雄師範大學 - 系統晶片之低功耗測試與設計整合技術研究 / 黃宗柱 國立臺灣大學 - 使用GDTPOM方法合成低功率高階系統晶片 / Chen, Ruei-Chi; 陳瑞祺 義守大學 - 以軟體基礎方法實作系統單晶片測試 / 林嘉宏; Jia-hung Lin Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999











SiP - 維基百科，自由的百科全書






























 






SiP

維基百科，自由的百科全書
(已重新導向自 系統級封裝)

					前往：					導覽，					搜尋

SiP（System in Package） SiP（系統級封裝）為一種封裝的概念，是將一個系統或子系統的全部或大部份電子功能配置在整合型基板內，而晶片以2D、3D的方式接合到整合型基板的封裝方式。
SIP不僅可以組裝多個晶片，還可以作為一個專門的處理器、DRAM、快閃記憶體與被動元件結合電阻器和電容器、連接器、天線等，全部安裝在同一基板上上。這意味著，一個完整的功能單位可以建在一個多晶片封裝，因此，需要添加少量的外部元件，使其工作。
SiP技術包括：

多晶片模組（Multi-chip Module；MCM）
多晶片封裝（Multi-chip Package；MCP）
晶片堆疊（Stack Die）
堆疊式封裝（Package on Package）
Package in Package
內埋元件基板（Embedded Substrate）

SiP較Soc降低系統成本，顯著減小封裝體積、重量，還可以降低功耗。
供應商[編輯]

Dialog
Atmel
CeraMicro
ChipSiP Technology
STATS ChipPAC Ltd
Toshiba
Amkor
Renesas
SanDisk
珠海歐比特
訊芯電子

參見[編輯]

系統單晶片
晶片尺寸封裝（Chip Scale Package）
覆晶技術（Flip chip）





 
						取自 "https://zh.wikipedia.org/w/index.php?title=SiP&oldid=41429579"					
3 個分類：電子計算機科學信息技術 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


DeutschEnglishFrançais日本語 
編輯連結 





 本頁面最後修訂於2016年9月8日 (週四) 18:43。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 













CTIMES- 多晶片封裝與堆疊封裝技術 :SIP,MCM,MCP






























  
│C  RUNNING 科技人路跑│智動化SmartAuto│科技論壇│新品中心│資源中心│出版中心│FB服務│


v3.05.2048.104.199.203.235





















帳號：




密碼：






註冊
忘記密碼





















新聞
	
最新新聞
		
Type-C時代來臨 TI推出單晶片降/升壓電池充電控制器
借力研華、英特爾IoT技術支援  全台首座智慧零售店在家樂福 !
Azoteq的觸控產品系列即日起由Digi-Key向全球供貨
TrendForce：醫療AI發展加速，預防醫學導入最迅速
Zytronic 觸摸感測器變革披薩自動售貨機的使用者介面
天奕科技展示iBeacon室內定位系統  落實智慧長照




產業新訊
		
R&S FSW訊號暨頻譜分析儀創內建2 GHz分析頻寬
igus創新塑膠電纜接頭彎角解決方案
凌力爾特高整合度36V降壓電池充電器提供無縫備份電源
意法半導體新款USB Type-C控制器內建保護機制
威鋒電子VL820取得USB 3.1 Gen2集線器控制晶片協會認證
凌力爾特105V、2.3A 同步降壓穩壓器以超低EMI/EMC輻射提供高效




社論
		
[評析]改變產業生態或社會氛圍   先從自己開始
[評析]沒有退路的FPGA與晶圓代工業者
[回應李開復] 創業前輩，請鋪路！
[分析]以低成本UHD TV打開市場
[評析]台灣新定位：與全球創客接軌
最強3D/CNC成形機進駐南分院，請來試試！




單元
	
專題報導

u-blox五大無線模組方案　加速IoT應用成真
引領新世代微控制器的開發與應用 : MCC 與 CIP
最新一代DSC在數位電源的應用
Cadence轉型有成   CDNLive 2014展現全方位實力
智慧建築趨勢：綠能、感測與互聯
Thread切入家用物聯網的優勢探討
家庭能源管理廠商經營模式分析 － PassivSystems
網通無縫接軌 智慧家庭才有搞頭




焦點議題
		
大陸運動控制市場後勢可期
台灣綠色煉金術
4K TV強勢走入客廳 眼球大戰一觸即發
居於領導地位   台灣PCB再求突破
從軟體角度看物聯網世界
CES 2014觀察：PC時代正式終結
Google NB正面迎擊Wintel
App開發：以快打慢 流量決定贏家




產業評析
		
智慧化車隊管理 效率升級
[評析]COMPUTEX轉型之餘 卻未見更大格局
[評析]從半客製化與嵌入式看起-淺談AMD的未來發展
[評析]從晶片量產流程看iPhone 6S晶片門事件
[評析]質比量重要-高通新一代產品藍圖的背後意涵
[評析]我們要如何看Cypress與Spansion的聯姻？
[評析]高通併購CSR的後續發展？
南方有夢：創新創業攜手小工廠打開活路




Tech Review
		
智晶光電持續拓展PMOLED應用的無限可能
手機大數據 揭開電子零組件貴金屬含量的密碼
快速實現大規模的電子垃圾環保回收－Barrel One Automatic Machine
Epson獨門技術 打下工業機器人市場
d&i創新設計獎：iSG愛思達工業熱插拔無托盤機箱
d&i創新設計獎：英豐寶Nextep行動應用整合App
d&i創新設計獎：天瀚科技投影平板
d&i創新設計獎：盟創科技漂浮數位機上盒




CTIMES People
		
福特：我們不只是汽車公司！
從on-Glass到on-Silicon 台灣微光學的下一步
李道根：我靠我的技術賺錢
我的著迷成就聲音的浪漫
唐玄輝：「設計」是為幫助社會
宏觀思考　找到自己的位置！
段曉雷：創新就像算命，要維持犯錯不死
NEC發表可不受天候影響的光解析技術




Change The World
		
智慧單車開啟綠交通時代
Google Project Loon看高空通訊平臺發展趨勢
穿戴式裝置 解放你的雙手
生物感測器開啟感知新價值
遠距親臨機器人投入商業應用
打造現代都市農業──植物工廠
打不過，玩具開發向手機靠攏
Google藉助量子電腦啟動AI研究夢想




獨賣價值

掌握開放硬體成功之道
不挖金礦而賣鏟子 － 奇多比行動軟體公司
在重重專利卡位中，找到自己的獨家配方
眼控技術打開漸凍人的天空
[獨賣價值] 開放＝力量 解開「開放硬體」謎底
轉個念　看見獨賣價值！
NEC發表可不受天候影響的光解析技術
[獨賣價值]讓App變成一桶金






專欄
	
黃俊義
		


[評析]媒體與媒介
心想事成
電子產業的整合之路
走自己的路
現代君子─動手不動口
讓圖書分類更有教育性


詹文男
		


[專欄]大陸創新創業人才磁吸效應的挑戰
[專欄]大陸創新創業人才磁吸效應的挑戰
[專欄]建構物聯網生態系統 加速產業轉型
[專欄]產業轉型需全面加速
[專欄]以5G佈局來加速產業的升級轉型
[專欄]智慧城市發展需產政攜手


洪春暉
		


[專欄]從高通併購恩智浦看半導體發展趨勢
[專欄]台灣半導體國家隊之發展模式探討
[專欄]從新政府五大創新產業 看臺灣半導體業機會
[專欄] 資訊電子產業發展回顧與展望
[專欄]從Apple Watch看電子業投入醫療應用的發展模式(下)
[專欄]從半導體業併購風潮管窺未來產業發展之樣貌


歐敏銓
		


[專欄]物聯網與烏托邦
這是一個重新洗牌的開始
打破傳統思維 擁抱Crowdsourcing吧！
穿戴上身 當超人或凡人？
李遠哲：重回太陽的懷抱吧！
從KANO看「一球入魂」的社群運動


陳俊宏
		


[專欄] 創客與敏捷製造
[專欄]打造 IoT Open Architecture全民運動
[專欄]物聯網架構師：談 IoT Diagram
[專欄]物聯網架構師： 談 IoT Diagram
[專欄]WoT 的成年儀式－通訊協定技術變革
[專欄]開放硬體是實現Personal Things的重要環節


李學文
		


[專欄]不能消滅電視，就盡快與其匯流吧！
[專欄]一個人的電視
[專欄]誰將是客廳匯流場域霸主？
Second screen在英國的成功可以帶給我們甚麼啟示？
匯流電視未來式
[專欄] Apple真正的野心 是無處不在的iOS


Majeed Ahmad
		
[評析]行動裝置與MEMS革命齊頭發展
[評析]電子工程師，加速擁抱App吧！
[專欄]小筆電興衰錄：從後PC時代說起
Sailfish來了 Android開發者接招
[專欄]3D列印：擁抱未來硬體




Gartner
		


觸控控制器將演進為系統解決方案
mHealth穿戴式電子創新技術
Smart TV引爆全功能電視應用處理器需求
平價3D印表機將打入各行各業
物聯網五大關鍵技術分析
NB處理器架構大戰一觸即發


MIC
		


手機規格戰延伸相機模組
Google Fiber前進34城市 推動新興應用發展
2013年眼鏡式3D立體影像顯示技術與市場發展趨勢
Google Project Loon看高空通訊平臺發展趨勢
跨入裸眼3D立體影像時代
行動裝置電池新興技術發展趨勢


陸向陽
		
[專欄]藍牙5的具體距離、速率精進
3GPP LTE V2X車聯網技術標準漸成形
[專欄]App拯救行動早已展開，但收效有限
[專欄]多核十年，增核需求仍在但意義已不同
[專欄]ARM架構伺服器晶片的機會與挑戰
ARM架構的標準軟硬體系統漸成形




EEPW
		
馬航客機失聯事件對航空電子業的啟示
行動通信處理器 一定要8核、64位嗎？
2014年的可穿戴設備：神話or 笑話？
Google收購Nest，這是為何？
悲催的安捷倫EMG，你的名字又該叫什麼？
Big.Little的64位戰略反將Android一軍






焦點
	
Touch/HMI
		
滿足功耗／效能／晶片面積需求 新思推新系列ARC HS處理器
[Computex 2017]  智慧時代來臨 Dialog：AI將推動家居新一波應用
[Computex 2017] 居家照護需求增 麗暘力推Robelf陪伴型機器人
人機交互技術的發展
安全第一 意法STM32H7系列提供加密服務
善用IDM優勢   ST打造多元感測產品線
NV：不管VR能否續存 群策群力才是關鍵
[ARM Tech Day]真實呈現   全域光照目標不只遊戲市場




Android
		
平臺戰略：台灣VR產業的康莊大道
MacBook領軍USB Type-C普及加速
多功能嵌入式系統新未來：從Android到Raspberry Pi 3
從「經濟視角」看臺灣VR產業
感測器集線器之爭  勝負由市場決定
Micro Console混戰局面如何解？
[MWC]Intel：行動處理器將全線升級64位元
[評析]Android成為Windows 8觸控接受度的大功臣？




硬體微創
		
ARM DesignStart計畫再升級 開發者將可迅速客製化SoC設計
創造「微笑曲線」最高價值  自造者是企業轉型契機
Maker轉化Start Up 司圖：先思考合適商業模式
全球夯創客經濟  台灣擁「三大優勢」卡位
紅帽助企業掌握多元資源及多元力量
推廣自造精神 Intel IoT Roadshow盡情發想創意
開放硬體市場夯 晶片大廠也加碼
虛擬熱潮起 現實市場商機爆發




醫療電子
		
桃園市智慧化程度不落五都之後
製藥工業4.0數位化 打造智慧生產效能
[Computex 2017] 工研院健康樂活姿勢追蹤系統 可預防運動傷害
[Computex 2017]工研院智能系統主題館展示多項研發成果
數位治理讓城市更有智慧
打造醫材產業鏈正向循環
復健機器人平臺感測更活力
塑膠圓形醫療連接器選擇指南




物聯網
		
人工智慧於Computex大行其道
借力研華、英特爾IoT技術支援  全台首座智慧零售店在家樂福 !
從VR 與 AI 的發展談VR+工業4.0的結合
Intel:落實工業4.0 需借助科技業力量
桃園市智慧化程度不落五都之後
東元、高聖智慧轉型
Gateway of Taiwan 智慧治理 看見桃園新價值
NXP：語音辨識模組將帶來龐大商機




汽車電子
		
為汽車註入電力以加速實現綠色地球願景
車載新時代 產業新契機
整合車用產品技術 TI提升環保／安全／駕駛體驗
封閉式場域 車載應用新挑戰
車電展登場 瑞薩:台廠可從兩大技術著手切入ADAS應用
搶攻車用電子商機 工研院大展節能車輛技術
智慧化車隊管理 效率升級
共享經濟才正開始！汽車大廠接力備戰新商業模式




多核心設計
		
深度學習效能提高113倍 Intel力推新可擴充處理器
8位元嵌入式設計致勝關鍵
iPhone 7「內在美」升級 將引領手機新革命?
軟銀併購ARM 為物聯網發展打基礎
電競、VR發展成重點
[MWC Asia]高通與聯想攜手打造全新行動AR體驗
深耕電視廣播領域   索思未來對影像壓縮有不同見解
[ARM Tech Day]DesignStart計畫再延伸  ARM與客戶關係更密切




電源/電池管理
		
Type-C時代來臨 TI推出單晶片降/升壓電池充電控制器
具增強隔離效能之馬達控制感測電阻選擇
避免行動裝置充電再爆炸 Dialog推電源轉換器系列晶片
具智慧安全的災害管控裝置
快速trr性能的600V SuperJunction MOSFET PrestoMOS
低功耗藍牙成連結網路／遙控首選
智慧LED照亮車用市場
LED照明設計架構新轉變




面板技術
		
IDC：全球平板組裝產業受市場淡季衝擊 出貨大幅下滑
雷射電視的未來
中日韓3大廠商聚焦OLED
透過擴增實境驅動車用抬頭顯示器發展
面板產能沒有極限 IDC：LCD將會更大尺寸化
智慧家庭新創業者發展現況及關鍵成功因素分析
2016年總結 SEIA：美國太陽能市場成長95％
液晶電視年排行出爐 三星／樂金穩居前二名




網通技術
		
人工智慧於Computex大行其道
解析工業4.0中的硬體商機
資料工程師將成最搶手職缺  Cloudera引進大數據分析培訓計畫
桃園市智慧化程度不落五都之後
Gateway of Taiwan 智慧治理 看見桃園新價值
萬物聯網時代來臨
居家老人關懷系統
愛立信：2022年 約每六人就有一人使用5G




Mobile
		
人工智慧於Computex大行其道
[評析] Flash產能不給力 UFS稱霸江湖夢碎
滿足功耗／效能／晶片面積需求 新思推新系列ARC HS處理器
Type-C應用商機夯 VESA Q3將公佈相關電子產品正式規格
MEMS麥克風技術
您的家庭可能越來越智慧—但防駭客的安全性又如何呢？
電子錢包趨勢成已成 2020年60%交易支付將採用NFC
美元升值 2017年全球IT支出成長不如預期




3D Printing
		
3D列印安規驗證鉅細靡遺
放眼智慧建設大未來 歐特克與台灣建築中心簽訂MOU
3D列印亞太醫療市場將超過7億美元
夢想突圍
產學研齊攻航太3D列印
3D列印迎接光製造世代
Maker轉化Start Up 司圖：先思考合適商業模式
3D列印結合PTC新3D CAD軟體 模具廠生意版圖將受威脅？




穿戴式電子
		
從VR 與 AI 的發展談VR+工業4.0的結合
居家老人關懷系統
滿足功耗／效能／晶片面積需求 新思推新系列ARC HS處理器
Type-C應用商機夯 VESA Q3將公佈相關電子產品正式規格
[Computex 2017] VR遊戲體驗再進化 Tobii眼動追蹤躍上HTC Vive
[Computex 2017] 工研院健康樂活姿勢追蹤系統 可預防運動傷害
[Computex 2017]  智慧時代來臨 Dialog：AI將推動家居新一波應用
CCS Insight：VR／AR未來五年市場可期




工控自動化
		
從VR 與 AI 的發展談VR+工業4.0的結合
桃園市智慧化程度不落五都之後
東元、高聖智慧轉型
Gateway of Taiwan 智慧治理 看見桃園新價值
施耐德電機EcoStruxure Control Advisor軟體全面實現智慧控制
製造思維大翻轉
ARM：機器人將帶來協助而非取代人類
確保食品加工零污染 易格斯推出食品級最新產品




半導體
		
借力研華、英特爾IoT技術支援  全台首座智慧零售店在家樂福 !
解析工業4.0中的硬體商機
SRB論壇落幕 環境與人才將成未來政策重點
萬物聯網時代來臨
居家老人關懷系統
製造思維大翻轉
投50億力挺AI發展 陳良基：第一步先建立生態系統
還在傷腦筋？ 物聯網測試一次通關




WOW Tech
		
TEDxTaipei：創新的關鍵 在於打造一個生態系
Jabra：用科技 可有效提高知識工作者效率！
提升戰鬥力 美國研發軍用Google Glass
社交分享成3C差異化價值
無人機的社會創新契機 - Matternet
盲人福音：智慧導航鞋Lechal
[MWC]EyeSight手勢辨識 智慧眼鏡更便利
決戰穿戴式 三星發表 Gear 2智慧手錶




量測觀點
		
MEMS振動監測：從加速度到速率
東元、高聖智慧轉型
製造思維大翻轉
還在傷腦筋？ 物聯網測試一次通關
具增強隔離效能之馬達控制感測電阻選擇
無線通訊啟動物聯網應用新格局
NI：TSN將加速IT與OT的整合趨勢
智慧LED照亮車用市場




科技專利
		
IDC：全球平板組裝產業受市場淡季衝擊 出貨大幅下滑
雷射電視的未來
中日韓3大廠商聚焦OLED
透過擴增實境驅動車用抬頭顯示器發展
面板產能沒有極限 IDC：LCD將會更大尺寸化
智慧家庭新創業者發展現況及關鍵成功因素分析
2016年總結 SEIA：美國太陽能市場成長95％
液晶電視年排行出爐 三星／樂金穩居前二名






技術
	
專題報
		
【智動化專題電子報】嵌入式技術掀起智慧化浪潮
【智動化專題電子報】智慧製造趨動 CNC數控市場再起風雲
【智動化專題電子報】工業通訊鏈結智慧製造願景
【智動化專題電子報】台灣工具機重塑產業競爭力
【智動化專題電子報】聯網架構全面串連 車隊管理思維升級


關鍵報告
		
掌握嵌入式系統設計的重大趨勢
運用nvSRAM維持企業級SSD的可靠性
UPS最佳化 系統管理最優先
行動安全夯 指紋辨識方興未艾
我們的都市為何需要更智慧化？
銀奈米線替代ITO技術剖析
MEMS感測器在汽車業的創新應用
無線監測應用再進化  技術互補挑戰多




技術文庫
		
超低壓轉換器推動熱電源能量採集的發展
如何採用多種單端訊號驅動低功率ADC
針對35W以下的LED照明應用 可達控製成本效益解決方案
掌握嵌入式系統設計的重大趨勢
摩爾定律對資料記錄的影響
改善資料擷取效能的全新匯流排技術
低成本執行激發與響應量測元件特性
如何依據資料手冊選擇低功耗微控制器？




白皮書
		
德國萊因大中華區發佈《工業機器人和網路安全白皮書》
想要防範偽冒?為設計選用合適安全驗證方法
具智慧安全的災害管控裝置
出騎不意
睡眠姿勢之分析系統
物聯網之萬國插頭
天外騎蹟
大批量製造的裝置疊對方法






軟體
	
資料庫
作業系統
系統工具
一般工具
磁碟與檔案
電腦安全
軟體研發
網際伺服
網際終端
通訊與網路
影像與圖形
語音與音效
驅動程式
IC設計
網際網路
教育與遊戲
科學與工程
電子交易
辦公軟體
硬體研發
硬體工具


WOW!
	
會按摩的Balluga智能床治癒失眠
助你減肥的Bit Bite耳機
LuDela 燭光智慧又安全
力抗日夜溫差的小太陽嬰兒床
萌樣Leka可陪伴自閉兒建立技能









          2017臺北國際自動化工業大展9/6~9/9
        

          2017臺北國際自動化工業大展9/6~9/9
        

          《報名去》數位行動產業第二屆高峰會
        

          《報名去》數位行動產業第二屆高峰會
        

          《抽大獎》是德科技示波器的前世今生
        

















CTIMES / 文章 / 


				  
				


























多晶片封裝與堆疊封裝技術





系統化封裝發展(SiP)

【作者： 王家忠】   2002年05月05日 星期日






瀏覽人次：【10308】


			  


隨著科技產品的多功能化與體積微小化，元件間的系統化整合也被視為未來通訊及資訊電子產品的重點發展技術。目前業界正朝系統單晶片(System on a Chip，SoC)與系統化封裝 (System in a Package，SiP)技術兩個方向努力，其中又以系統單晶片被視為未來電子產品設計的關鍵技術。然而系統單晶片發展至今，由於技術瓶頸高、生產良率低，以及要將不同功能的IC整合於同一晶圓上製造，製程上的整合(如CMOS、 DRAM、GaAs、 SiGe)所需的研發時間長，加上成本高等因素，對多數製造廠商而言系統單晶片仍處於研發階段中。
在系統單晶片技術發展尚未成熟的過渡階段中，同樣強調體積小、高頻、高速、生產週期短與成本較低的系統化封裝技術(SiP)，則成為許多廠商以最小的代價與技術風險，以有效縮減產品尺寸的元件整合方法。(圖一)描述了系統組裝與元件封裝朝著體積輕、薄、短、小化的演進過程。
《圖一　系統組裝與元件封裝的演進》資料來源:Source：Amkor、Fujitsu、ChipPAC
SiP封裝原理
SiP或許是新名詞，但SiP所用的封裝技術對封裝業來說並不陌生，因為SiP的封裝結構整合了多晶片模組(Multi-Chip Module，MCM)與多晶片封裝(Multi-Chip Package，MCP) 等相關技術。
藉由高密度的基板(Substrate)連接IC與IC達到系統或次系統模組化的MCM封裝觀念是於1984年提出，在往後的十年中，其研發重點在於高密度互連(HDI)基板的開發。基板並依據其材料可區分為矽基材基板MCM-S(Silicon)、共燒式陶瓷基板MCM-C(Ceramic)、沉積式薄膜基板MCM-D(Deposited Thin Film)及高分子積層板MCM-L(Laminate)等。不過，MCM封裝由於基板價格過高，因此只適合用於軍事或特殊用途的IC封裝上。
此外隨著手提電話等攜帶式商品的發展，利用晶片堆疊式的封裝以有效縮小電子產品體積的方式也開始出現，這種將多顆IC封裝成一顆IC即是所謂的MCP封裝。現行的手機Flash與SRAM記憶體就是採用堆疊二顆IC的堆疊型多晶片封裝(Stacked/MCP)。
目前在封裝體中，晶片與封裝基材的接合方式有打線接合(Wire Bonding)、捲帶接合Tape Automated Bonding (TAB)、覆晶凸塊接合(Flip-Chip Bonding)或是如Intel 所提出的BBUL封裝的覆晶無凸塊(Flip-Chip Bumpless) 接合等方式。而在各封裝廠所提出的多晶片封裝(MCP)方式中，依據晶片放置方法與接合方式又可細分為：平面式打線接合、平面式覆晶凸塊接合、晶片堆疊式的打線接合、晶片堆疊式的覆晶凸塊接合及打線接合混合等的方式。(圖二)為各種MCP的封裝結構。
《圖二　各種MCP封裝結構》資料來源:Source：Amkor、Fujitsu、ChipPAC
SiP特性分析
雖然SiP的封裝方式類似於MCM與MCP的技術，然而事實上，SiP的優勢在於它可以整合其它元件如被動元件及天線等系統所需的元件於單一封裝裏，並使其具有完整的系統功能。此外SiP更有機會將光電元件與微機電(MEMS)元件整合進來，而達成所謂光、機、電化的整合。
SiP目前主要應用領域為高頻無線通訊產品及資訊數位產品兩方面。以無線通訊市場為例，藍芽(Bluetooth)目前是相當熱門的話題。多數製造廠商將功能簡化為3-4個模組設計，如功率放大器(Power Amplifier，PA)模組、射頻(RF)功能區模組、基頻(base-band)功能區模組。以功率放大器為例，以往它的設計是採用分離式元件(Discrete)進行組裝，但這樣作在阻抗的匹配問題上會有微調(Tune)的困難，因此有些PA晶片廠商在設計功率放大器模組時，會將PA晶片與幾個被動元件封裝一起，以提供輸出與輸入端達50歐姆的阻抗匹配電路，這樣除了使產品在高頻訊號更加穩定外，還能大幅減少無線通訊產品所需之外部元件。
模組化設計只是初步的規劃，最後終將整合為SiP發展，其優點在於︰IC設計公司已經為下游系統客戶解決了部份的相容問題，且SiP可讓產品體積減小，縮短設計時間，加速產品上市時間，同時節省成本。(圖三)為藍芽模組(Bluetooth Module)與功率放大器模組(PA Module)產品。
《圖三　Bluetooth Module與PA Module》資料來源:Source：Ericsson
有利於特殊應用範疇
在高速數位元件的設計上常常需要將ASIC或微處理器與記憶體整合在一起；如目前的繪圖晶片模組便是將一顆繪圖控制IC與SDRAM整合在於單一封裝體內，這樣不僅可以簡化繪圖晶片模組卡的面積與設計複雜度，更可減少繪圖控製IC讀取訊號的延遲時間，以達到高速的要求。(圖四)為數據通訊ADSL晶片組利用SiP的封裝方式，整合三顆IC與被動元件，將可縮小產品面積達90%的例子。
《圖四　整合三顆IC與被動元件於一體的SiP》資料來源:Source：Amkor(ADSL晶片組 SiP的實例)
《公式一》
MCM封裝原理
多晶片模組(MCM)技術從1984年發展至今，仍未大量普遍應用，其原因除在於基板與製程成本過高外，另外一個重要因素為良好裸晶(Know Good Die，KGD)取得不易。良好裸晶指晶圓(Wafer)製作完成後，未經封裝即進行全功能測試(Full Functional Testing)或甚至進行晶圓等級預燒測試(Wafer Level Burn-in Testing，WLBI))者；然而目前Wafer Level Testing技術尚未成熟，且高密度的探針卡(Probe Card)尚處研發階段成本仍高。
為何MCM需要使用良好裸晶(KGD)呢？這是因為將多顆IC封成一顆封裝體時，其中若有一顆IC有瑕疵，就將導致整顆封裝體內的全部IC都將因此無法運作。我們可以以MCM封裝的良率計算來說明，(公式一)與(公式二)為其計算方式。假定基板係經測試且封裝技術亦無問題，因此其良率為100%，若假設單一顆IC的良率為90%，因此倘利用此相同良率的5顆IC製成MCM時，則此MCM的總體晶片良率將只有59%，在這樣的良率下能進行商業量產嗎？
MCM所遇到的良好裸晶取得問題，一樣會發生在使用多裸晶封裝的MCP封裝或SiP封裝身上，因此唯有取得良好裸晶，才可增加SiP良率、提高SiP的競爭力。
堆疊技術原理
堆疊(Stacked) 是另外一種常見的多晶片封裝技術；它是將個別晶片封裝完成後再進行堆疊的動作(Multi-stacked Package Technology)，因此與多顆裸晶片堆疊的MCP封裝不同，如(圖五)即是先完成導線架(Lead-frame)型式或BGA型式的封裝後再進行堆疊。
這樣的優點在於可以在個別的IC封裝完成後先進行測試，並只將通過測試的封裝進行堆疊，以解決無法取得良好裸晶的問題。目前這種封裝方式的研究方向在於使堆疊後的厚度可以減小。
覆晶封裝之突破
(圖五)為Toshiba開發中的立體堆疊之薄型化封裝(3-D Paper-thin Package，PTP)，為了要達到Toshiba所定義的薄型化封裝，因此在未堆疊前的IC封裝厚度就需小於0.2mm，所以晶片需進行磨薄的超薄化晶圓製程 (Ultra-Thin Wafer Processing)，基板也需採用薄型化基板如Tape型式的基板或新式的無核心層(Core layer)基板等，而晶片與基板連接也應使用低高度(Low Profile)方式如以覆晶式無凸塊(Flip-chip Bumpless)連接方式，這些技術都將是未來發展薄型化堆疊封裝的關鍵所在。
《圖五　立體堆疊之薄型化封裝》資料來源:Source：Toshiba (3-D Paper-thin Package，PTP)
SiP封裝技術潛力大
在高頻與高速的電子產品中，被動元件目前扮演了相當重要的角色，如RF匹配電路所用的電感器與電容器、數位電路裏所需的去耦合電容與消減雜訊效應旁路電容、終端電路所用的電阻器等。這些被動元件為了避免雜訊乾擾與發揮有效消減雜訊的功能，必須放置在接近主動元件的封裝接腳處，而SiP封裝通常會將電路設計所需的被動元件直接放入封裝體內，這樣能將被動元件放置在主動元件裸晶片的接腳旁，更能減少主動元件封裝路徑所產生的寄生效應。
目前另外一個與被動元件整合有關的熱門話題，就是所謂的嵌入式被動元件(Embedded Passives)技術(圖六)，它是將系統所需要被動元件整合於封裝基板內，達到系統化封裝的需求，目前的技術有陶瓷基材(Ceramic)的低溫共燒技術(LTCC) 、有機(Organic)基板配合高介電系數的介電層材料技術，或是利用嵌入式高分子厚膜(Polymer Thick Film)技術等。嵌入式被動元件的優點除了減少被動元件佔用的基板表層面積，以及將被動元件更加接近主動元件外，更由於沒有被動元件的封裝接腳所產生的寄生效應，因此電氣特性在高頻訊號的表現上能更穩定。
《圖六　嵌入式被動元件的基板設計》資料來源:Source：Semiconductorfabtech.com
結語
SoC是系統整合的完美表現，但它卻必須顛覆傳統的半導體產業生態。相對的SiP則是利用後段的封裝技術將各晶片封裝在一起，但卻能以最小的代價與技術風險將系統整合的精神表現出來，也不會顛覆整個產業生態。除了運用現有的封裝技術發展，我們更期待不斷有新的晶片接合方式、新的堆疊方式及新的整合型基板開發等技術的不斷提出，使SiP不論在體積縮小化或電氣效能的表現上都更上層樓。(本文由鈺橋半導體提供)












相關文章







‧
非匹配網格技術提升多材質射出模擬成效


‧
以半客製化系統級封裝元件解決病患監測應用挑戰


‧
UWB晶片正面臨SIP或SoC的抉擇


‧
微電子大都會的建築師


‧
晶圓級封裝產業現況
















Please enable JavaScript to view the comments powered by Disqus.
comments powered by Disqus






相關討論










 


















  相關新品




















OMAP 4處理器


原廠/品牌：TI


供應商：TI


產品類別：CPU/MPU





















Lattice ECP3 Video Protocol Board


原廠/品牌：Lattice


供應商：Lattice


產品類別：FPGA





















CT49 Memory SiP  NAND + DDR3


原廠/品牌：鉅景


供應商：鉅景


產品類別：Memory
















  相關新聞





» 
SEMICON Taiwan 2017即將登場


» 
滿足先進IC封裝設計需求 明導推Xpedition高密度先進封裝流程


» 
美光新任總裁兼執行長Sanjay Mehrotra訪台


» 
MIC：2017台灣半導體產值預估將達2.4兆元


» 
SEMI：2017年4月北美半導體設備出貨為21.7億美元










  相關產品





» 
英飛凌新款IGBT模組以62 mm封裝提供更高的功率密度


» 
EVG突破半導體先進封裝光罩對準曝光機精準度


» 
巴斯夫推出氣密隔熱解決方案降低車輛噪音、乘坐更舒適


» 
Tektronix推出Keithley S540功率半導體測試系統


» 
NI發表高精度PXI電源量測單元














AD







﻿	
	







刊登廣告
｜
新聞信箱
｜
讀者信箱
｜
著作權聲明
｜
隱私權聲明
｜
本站介紹






︱
Copyright ©1999-2017 遠播資訊股份有限公司版權所有 Powered by O3


地址:臺北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw 













相關時事單元
	
Amplifier
光電元件
基頻
射頻
記憶體/儲存管理
IC設計
SOC
封裝技術
MEMS
半導體


相關作者
	
王家忠


相關產業類別
	
半導體封裝測試業


相關關鍵字
	
Mcp
Mcm
Sip


相關網站單元
	
基礎電子-半導體





談談蘋果晶片所用的SIP封裝技術 - 每日頭條每日頭條談談蘋果晶片所用的SIP封裝技術2016-09-09 由 半導體行業觀察 發表於 科技...
蘋果在昨天的發布會上提到了其晶片使用了SIP封裝，但你瞭解嗎？
SIP是System in Package (系統級封裝、系統構裝)的簡稱，這是基於SoC所發展出來的種封裝技術，根據Amkor對SiP定義為「在一IC包裝體中，包含多個晶片或一晶片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP」，也就是說在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片疊在一起，構建成更為複雜的、完整的系統。
SiP包括了多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package) ，以及將主/被動元件內埋於基板(Embedded
Substrate)等技術。以結構外觀來說，MCM屬於二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬於立體的3D構裝；由於3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。ADVERTISEMENT
SiP封裝中互連技術(Interconnection) 多以打線接合(Wire Bonding) 為主，少部分還採用覆晶技術(Flip Chip)，或是Flip Chip 搭配Wire Bonding 作為與Substrate (IC載板) 間的互連。但以Stack Die (堆疊晶片) 為例，上層的晶片仍需藉由Wire Bonding來連接，當堆疊的晶片數增加，越上層的晶片所需的Wire
Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考量，晶片與晶片間則需適度的插入Interposer，造成封裝厚度的增加。
隨著SoC製程技術從微米(Micrometer)邁進納米的快速演進，單一晶片內所能容納的電晶體數目將愈來愈多，同時提升SoC的整合能力，並滿足系統產品對低功耗、低成本及高效能之要求。但是當半導體製程進入納米世代後，SoC所面臨的各種問題，也愈來愈難以解決，如製程微縮的技術瓶頸及成本愈來愈大、SoC晶片開發的成本與時間快速攀升、異質(Heterogeneous
)整合困難度快速提高、產品生命周期變短，及時上市的壓力變大，使SiP技術有發展的機會。ADVERTISEMENT
SiP技術具整合彈性可大幅縮減電路載板面積
系統封裝(SiP)技術在現有集成電路工程並非高困難度的製程，因為各種功能晶片利用集成電路封裝技術整合，除考量封裝體的散熱處理外，功能晶片組構可以將原本離散的功能設計或元件，整合在單一晶片，不僅可以避免設計方案被抄襲複製，也能透過多功能晶片整合的優勢讓最終產品更具市場競爭力，尤其在產品的體積、功耗與成本上都能因為SiP技術而獲得改善。
SiP元器件若設計規畫得當，已可相當於一系統載板的相關功能晶片、電路的總和，而依據不同的功能晶片進行系統封裝，可以採簡單的Side by Side晶片佈局，也可利用相對更複雜的多晶片模組MCM(Multi-chip Module)技術、多晶片封裝MCP(Multi-chip Package)技術、晶片堆疊(Stack Die)、PoP(Package on
Package)、PiP(Package in Package)等不同難度與製作方式進行系統組構。也就是說，在單一個封裝體內不只可運用多個晶片進行系統功能建構，甚至還可將包含前述不同類型器件、被動元件、電路晶片、功能模組封裝進行堆疊，透過內部連線或是更複雜的3D IC技術整合，構建成更為複雜的、完整的SiP系統功能。ADVERTISEMENT
而在SiP整合封裝中，關鍵的技術就在於SiP封裝體中的晶片或功能模組的晶片內互連技術(Interconnection)，在一般簡單形式或是對晶片體積要求不高的方案中，運用打線接合(Wire Bonding)即可滿足多數需求，而打線接合形式晶片多用Side by
Side並列佈局為主，當功能晶片數量多時，晶片的占位面積就會增加，而若要達到SiP封裝體再積極微縮設計，就可改用技術層次更高的覆晶技術(Flip Chip)或是Flip Chip再搭配打線接合與IC載板(Substrate)之間進行互連。
基本上堆疊晶片(Stack Die)的作法在上層的晶片或模塊仍然需要透過打線接合進行連接，但若碰到SiP的整合晶片、功能模塊數量較多時，即堆疊的晶片、功能模組數量增加，這會導致越是設於SiP結構上層的晶片、模塊所需要的打線連接電子線路長度將因此增長，傳輸線路拉長對於高時脈運作的功能模塊會產生線路雜訊或是影響了整體系統效能；至於SiP在結構上為了預留Wire
Bonding的打線空間，對晶片與晶片或是功能模塊與功能模塊間插入的Interposer處理，也會因為這些必要程序導致SiP最終封裝成品的厚度增加。ADVERTISEMENT
隨著IC集成電路製造、封裝技術不斷演進，晶片或功能模塊的裸晶本身製程，已從微米製程升級至納米等級，這代表單一個功能晶片或功能模塊可以越做越小，也代表SiP的功能可因而得到倍數的成長，甚至還能遊刃有餘地維持相同的封裝體尺寸。
也是拜半導體科技進步之賜，單一晶片功能在效能、體積、功耗表現的持續優化，也同時提升了晶片的SoC(System on Chip)整合能力。
但SoC在面對微縮、異質核心(Heterogeneous)整合、產品快速更迭版本／功能等要求越來越高下，也讓製程相對單純、更利於多晶片整合的SiP製程技術抬頭，讓SiP在更多發展場域有其發展優勢與條件。
SiP功能優勢多成為輕薄電子產品設計重要方案再來檢視SiP的技術優勢。
首先SiP可利用封裝技術讓整合設計更具效率，也就是說SiP可在單一封裝體內裝多組功能晶片，例如單一SiP若整合兩組功能晶片，使用堆疊設計可以在相同晶片占位面積設置雙晶片功能，若是三個功能晶片構裝，則可以在單一晶片略大的體積設置多晶片功能。
SiP另一大優勢在於構裝晶片的設計驗證會比同樣多功能晶片整合的SoC設計方案更簡單許多，因為SiP為利用已有的功能晶片、矽智財IP或是功能模塊晶片進行構裝，基本上這些功能獨立的晶片皆已可透過既有的驗證流程確認功能完整性，而在SiP製程中僅針對晶片與晶片、功能模塊與功能模塊的內部連線在封裝後是否正常無誤進行驗證，大幅減少設計流程與驗證成本。
而SoC卻需要透過版圖佈局／布線，不僅在設計流程與負荷相對複雜，在後期的晶片驗證調校成本也相對較高，兩者相較SiP在爭取產品上市時間有絕對優勢。同時，SiP的優點還有可以結合不同功能晶片、功能模塊，在面對異質晶片構裝方面可以極具彈性，在封裝體內還可設置被動元件，甚至集成天線模塊進封裝體，晶片的封裝成果可以自成一套電子系統，實現嵌入式無源元件的設計方案組合。
...
另外SiP也可大幅減低系統開發成本，因為相關的電子迴路都可以透過封裝體內的線路與元件佈局進行整合，如此一來不僅節省了SiP終端元器件本身的占位空間，也能把部分電路載板的關鍵線路、零組件併入SiP封裝體中，極度簡化PCB電路板的複雜度與面積，成本與驗證程序可獲得大幅優化。
高度集成電路封裝整合提升產品抗機械、抗化學腐蝕能力 SiP也具備極好的抗機械、抗化學腐蝕能力，因為相關電路都以封裝體整個包覆起來，可增加電路載板的抗機械應力、抗化學腐蝕能力，同時提高了電子系統的可靠性。
而與傳統集成電路晶片或封裝元器件不同的是，SiP不只是可處理數位系統電子的通用運算，像是DSP(Digital signal processing)數位信號處理系統、感測器、微機電MEMS(Micro Electro Mechanical Systems)甚至是光通訊應用領域，都可以透過關鍵模組元件整合，以極小晶片的SiP封裝元器件實踐以往需要大片電路功能載板處理的功能設計。

由於SiP可使用的晶片內佈局、內部連線技術方案的差異，可讓SiP實現如單一封裝體透過多晶片互連、倒裝、IC晶片直接晶片互連等設計方案完成SiP元器件設計，這可以讓SiP在多晶片整合後對外的電氣連接介面大幅縮減，不僅可有效減少封裝體尺寸與引腳數量，也可縮短功能IC間的連接線路長度，讓電氣性能表現大幅提升，而SiP透過晶片內部互連可以提供更高品質的電氣連接效果、低功耗、低噪訊的連接品質，尤其在高外部頻率的工作環境中，SiP的運行效能可以達到接近SoC元器件的運行效果。
SiP元器件也並非全無缺點，SiP在運行速度、介面頻寬、功耗表現多數仍較SoC元器件來得遜色，因為SoC為功能極度優化的設計，已對運行效能、介面頻寬、元器件功耗表現進行最佳化調教，而SiP為利用矽智財IP、功能IC或部分功能模塊進行封裝體內的內部連結整合，較SoC多了許多電晶體數量差距，導致功耗表現無法直接與SoC產品相抗衡。此外，內部打線連接若是採TSV(Through-Silicon
Via)連接，因為接線未能如SoC達到極度優化，金屬線材連接會因阻抗導致傳輸延遲，加上各功能晶片也有其獨立電源供應，也會導致功耗優化的程度提升受限。
產業鏈結構完整台廠發展SiP最大優勢
2007年第一代iPhone推出後，逐漸開啟行動裝置產品的普及。隨著輕薄短小、多功能、低功耗等產品趨勢形成，SiP技術漸成封裝技術發展的目標；2015年，體積更小的Apple Watch等穿戴式產品開始興起，亦亟需使用SiP技術協助。
而在物聯網時代即將來臨之際，對多功能整合、低功耗與微型化等需求更將逐步增加，SiP技術將能提供較為理想的解決方案。因此，不但國內外現有封測大廠極力發展SiP技術，相關基板廠、EMS廠乃至於上游晶圓代工廠，皆有廠商跨入以搶食商機。
由於SiP須不同專業領域互相配合，包括IC基板、封裝技術、模組設計與系統整合能力等，這對相關台灣業者來說，是很好的發展機會。因為，台灣在半導體電子產業鏈結構完整，廠商分佈廣泛，具有發展SiP技術的先天條件。就以半導體產業結構來分析，分佈領域廣泛且完整，使台灣半導體業者具有上中下游合作的基礎條件。
尤其對封測業者來說，以技術為主的封裝廠可與IC設計廠緊密合作，以領先的封裝技術來滿足IC設計業者對產品的各種設計需求；也可與記憶體廠乃至晶圓代工廠技術合作，發展SiP異質整合。
而對於專註在測試為主的後段測試廠而言，SiP對晶片功能檢測與多晶片測試的需求增加，也將帶給部分專業測試廠切入機會，專業測試廠可積極爭取與封裝廠或晶圓代工廠垂直分工，以分食SiP所帶來的龐大商機。
不僅如此，台灣在IC基板廠商近年來開始走向類半導體領域，發展SiP所需的積體電路內埋基板，提供相關材料。而在模組設計與系統整合方面，更是有鴻海等EMS大廠可進行相關支援。因此，在整體產業鏈結構完整的優勢下，台灣廠商具有發展SiP技術的先天條件。
目前在高階封裝技術仍保有領先地位的台廠，若能再強化廠商間合作與善用優勢，則台灣廠商在SiP領域將可維持技術領先並擁有更多發展商機。
IC基板廠投入SiP領域
由於封測廠商積極發展SiP技術，因此吸引部分IC基板廠商開始聚焦SiP所帶來的潛在商機。IC基板埋入主被動元件而成為SiP基板，在更薄的載板空間內埋入IC，亦逐漸成為發展趨勢。未來，在行動裝置、穿戴式與物聯網等應用下，SiP基板預料將為IC基板廠商帶來另一波成長動能。
在國外廠商部分，除日商TDK發展積體電路內埋式基板，並與日月光結盟，共同朝SiP領域邁進之外；另一家日系大廠Ibiden、韓廠Semco以及奧地利廠商AT&S等，也都積極投入發展SiP所需的IC基板。
國內其他IC基板大廠也陸續展開佈局，其中南電發展的系統級封裝產品已導入量產，主要應用於手機和網通產品，並積極開發中國大陸IC設計與封測客戶。
另一間IC基板大廠景碩的SiP產品所占營收比重在2015年已經超過一成，包括應用於功率放大器、NAND Flash與網通等產品，並與國內封測大廠建立供應鏈關係，同時也是美系客戶供應商。而欣興電子也積極開發新原料與新製程，以作為系統級封裝基板的技術基礎。
SiP技術不但是諸多封測廠發展的目標，也吸引部分EMS廠商與IC基板廠商投入。
近年來，部分晶圓代工廠也在客戶一次購足的服務需求下（Turnkey Service），開始擴展業務至下游封測端，以發展SiP等先進封裝技術來打造一條龍服務模式，滿足上游IC設計廠或系統廠。
然而，晶圓代工廠發展SiP等先進封裝技術，與現有封測廠商間將形成微妙的競合關係。首先，晶圓代工廠基於晶圓製程優勢，擁有發展晶圓級封裝技術的基本條件，跨入門檻並不甚高。
因此，晶圓代工廠可依產品應用趨勢與上遊客戶需求，在完成晶圓代工相關製程後，持續朝晶圓級封裝等後段領域邁進，以完成客戶整體需求目標。這對現有封測廠商來說，可能形成一定程度的競爭。
由於封測廠幾乎難以向上游跨足晶圓代工領域，而晶圓代工廠卻能基於製程技術優勢跨足下游封測代工，尤其是在高階SiP領域方面；因此，晶圓代工廠跨入SiP封裝業務，將與封測廠從單純上下游合作關係，轉向微妙的競合關係。
以晶圓代工龍頭台積電量產在即的整合扇出型封裝（InFO）技術來說，2016年將可量產應用於行動裝置產品，再搭配前端晶圓代工先進位程，打造出一條龍的服務。
InFO架構是以邏輯晶片與記憶體晶片進行整合，亦屬於SiP範疇，與過去TSV 2.5D IC技術層級的CoWoS技術相比，其亮點是無需矽中介層，因此成本更低，更輕薄且散熱程度更好。
目前臺積電跨入SiP業務多為因應客戶需求，是否對於封測廠形成搶單效應，值得後續關註。不過，封測廠面臨晶圓代工廠可能帶來的競爭，並非完全處於劣勢而毫無機會。
封測廠一方面可朝差異化發展以區隔市場，另一方面也可選擇與晶圓代工廠進行技術合作，或是以技術授權等方式，搭配封測廠龐大的產能基礎進行接單量產，共同擴大市場。此外，晶圓代工廠所發展的高階異質封裝，其部份製程步驟仍須專業封測廠以現有技術協助完成，因此雙方仍有合作立基點。
龐大的市場規模
全球終端電子產品的發展不斷地朝向輕薄短小、多功能、低功耗等趨勢邁進，對於空間節省、功能提升，以及功耗降低的要求越來越高，SiP的成長潛力也越來越大。2015年Apple Watch等穿戴式產品問世後，SiP技術擴及應用到穿戴式產品。
雖然，目前穿戴式產品的市場規模尚難與智慧型手機匹敵，但未來穿戴式產品預期仍將呈現成長，為SiP帶來成長動能。
此外，物聯網即將逐漸普及之際，在萬物聯網的趨勢下，必然會串聯組合各種行動裝置、穿戴裝置、智慧交通、智慧醫療，以及智慧家庭（圖2）等網路，多功能異質晶片整合預估將有龐大需求，低功耗也會是重要趨勢。
因此，SiP預料仍將扮演重要的封裝技術。雖然，全球物聯網相關業者目前仍處於建立平臺與制定規格階段，尚未呈現具體商機。然而，若將來相關平臺建立完成，相關規格與配套措施皆完備後，物聯網亦成為SiP動能成長來源。
整體來說，未來智慧型手機等行動裝置仍可呈現微幅成長趨勢，且內建功能將越趨豐富，對SiP需求將會有所提升；而穿戴裝置產品朝向微小化發展，將更仰賴SiP技術協助；加上未來物聯網時代，多功能異質整合與低功耗趨勢，將以SiP技術作為重要解決方案。因此，SiP市場預期仍將持續成長。
2014年全球SiP產值約為48.43億美元，較2013年成長12.4%左右；2015年在智慧型手機仍持續成長，以及Apple Watch等穿戴式產品問世下，全球SiP產值估計達到55.33億美元，較2014年成長14.3%。
2016年，雖然智慧型手機可能逐步邁入成熟期階段，難有大幅成長的表現，但SiP在應用越趨普及的趨勢下，仍可呈現成長趨勢，因此，預估2016年全球SiP產值仍將可較2015年成長17.4%，來到64.94億美元。
全球主要封測大廠中，日月光早在2010年便購併電子代工服務廠（EMS）--環電，以本身封裝技術搭配環電在模組設計與系統整合實力，發展SiP技術。使得日月光在SiP技術領域維持領先地位，並能夠陸續獲得手機大廠蘋果的訂單，如Wi-Fi、處理器、指紋辨識、壓力觸控、MEMS等模組，為日月光帶來後續成長動能。
此外，日月光也與DRAM製造大廠華亞科策略聯盟，共同發展SiP範疇的TSV 2.5D IC技術；由華亞科提供日月光矽中介層（Silicon Interposer）的矽晶圓生產製造，結合日月光在高階封測的製程能力，擴大日月光現有封裝產品線。
不僅如此，日月光也與日本基板廠商TDK合作，成立子公司日月暘，生產積體電路內埋式基板，可將更多的感測器與射頻元件等晶片整合在尺寸更小的基板上，讓SiP電源耗能降低，體積更小，以因應行動裝置、穿戴裝置與物聯網之需求。
全球第二大封測廠Amkor則是將韓國廠區作為發展SiP的主要基地。除了2013年加碼投資韓國，興建先進廠房與全球研發中心之外；Amkor目前SiP技術主要應用於影像感測器與動作感測器等產品。
全球第三大暨台灣第二大封測廠矽品，則是佈局IC整合型SiP，以扇出型疊層封裝（FO PoP）技術為主，其主要應用於智慧型手機，目前與兩岸部分手機晶片大廠合作中，2016年可望正式量產。
由於矽品在模組設計與系統整合方面較為欠缺，因此近期積極尋求與EMS大廠鴻海策略聯盟，以結合該公司在模組設計與系統整合能力，讓SiP技術領域發展更趨完整。
原本位居全球第四大封測廠的星科金朋也在韓國廠區積極開發SiP技術，但因整體營運狀況不如前三大廠，因此難以投入大額資本以擴充SiP規模。
不過，隨著大陸封測廠江蘇長電併購星科金朋而帶來資金，將能夠結合原本星科金朋的技術，預期在SiP領域有望成長。擁有資金並進一步取得技術之後的江蘇長電，未來在SiP技術領域所帶來的競爭力，特別值得台廠留意。摩爾精英
【關於轉載】：轉載僅限全文轉載並完整保留文章標題及內容，不得刪改、添加內容繞開原創保護，且文章開頭必須註明：轉自「半導體行業觀察icbank」微信公眾號。謝謝合作！
【關於投稿】：歡迎半導體精英投稿，一經錄用將署名刊登，紅包重謝！來稿郵件請在標題標明「投稿」，並在稿件中註明姓名、電話、單位和職務。歡迎添加我的個人微信號MooreRen001或發郵件到 jyzhang@moore.ren
相關文章高速發展的SiP封裝擠壓Fan-In的發展空間2016-11-28版權聲明：本文來自《新電子》和《digitimes》，如您覺得不合適，請與我們聯繫，謝謝。研究機構YoleDeveloppement發表最新研究報告指出，由於終端應用對晶片功能整合的需求持續增加，SiP封裝將越來越受到歡迎，進而威脅Fan-In封裝未來的發展前景。封測代工生意，增長與挑戰並存2017-03-09來源：內容由瞿煉均翻譯自semiengineering，作者MARK LAPEDUS謝謝。本文身處充滿挑戰的商業環境，封測代工(outsourced semiconductor assembly and test)工業今年能被預見到會有一個穩定的，在許多產品細分上強有力的增長。從日月光收購矽品，看國內半導體封測產業的崛起2015-12-16大陸封測大廠的快速崛起，直接威脅其龍頭地位全球封測龍頭日月光8月21日發布重大公告，擬斥資新台幣352億元收購全球第三大封測龍頭矽品不超過25%股份。這一突入起來的收購，將再次攪動全球半導體產業的心。如果這一收購成功，必將成為半導體封測環節最大收購案例。先進封裝工藝WLCSP與SiP的蝴蝶效應2016-09-30關於先進封裝工藝的話題從未間斷，隨著移動電子產品趨向輕巧、多功能、低功耗發展，高階封裝技術也開始朝著兩大板塊演進，一個是以晶圓級晶片封裝WLCSP（Fan-In WLP、Fan-out WLP等）為首，功能指向在更小的封裝面積下容納更多的引腳數；另一板塊是系統級晶片封裝（SiP）兩大利好共振，A股集成電路龍頭震撼台系封測廠！2015-11-25熱點深揭秘：長電搶下蘋果SIP新單震撼台系封測廠！陸行之：穿戴式設備發展將帶動系統級封裝需求2014-09-03巴克萊資本證券亞太區半導體首席分析師陸行之今（3）日於半導體市場趨勢論壇表示，隨著穿戴式設備市場逐步發展，預期將帶動系統級封裝（SiP）和晶圓級晶片尺寸封裝（WL-CSP）和晶片尺寸覆晶封裝（FCCSP）需求。掘金半導體產業鏈：全球半導體產業向國內轉移大勢所趨2017-01-19垂直分工趨勢明顯集成電路產業鏈可以大致分為電路設計、晶片製造、封裝及測試三個主要環節。3D IC內埋式基板技術的殺手級應用2013-09-05台灣為全球封測產業重鎮，日月光、矽品、力成與南茂等在全球封測代工市占率高達56%，SEMI指出，預估2013年台灣封裝材料市場達59.3億美元。IT IS預估3D IC相關材料／基板至2016年達到18億美元；Yole指出，矽或玻璃材料的2.深度剖析！IC封測廠紛紛尋隊友，日月光、矽品還要繼續鬥嗎？2016-05-11封測龍頭日月光與矽品之間的整並仍未落幕，不過，產業的變遷，並不會因此稍有停歇。美光加強在台投資DRAM 封測廠南茂力成受惠2017-02-13美國存儲器大廠美光（Micron）深耕中國台灣地區，持續擴大DRAM產能及加快製程微縮，雖然計劃在臺中設立封測廠，但美光臺中廠營運長徐國晉表示，並不是要跟合作夥伴競爭，而是要進行垂直整合。法人則表示，美光未來應會持續擴大DRAM封測委外，力成、華東、南茂將是主要合作夥伴。 Copyright © 2017 / 服務條款 / DMCA / 聯絡我們

晶片封裝系統協同設計










































































招聘


學術研究


客戶門戶


資源庫









Global Sites

Benelux
China
France
Germany
India
Israel
Italy
Japan
Korea
Netherlands
Spain
Nordic
Taiwan
United Kingdom
United States













 






產品




學術研究
Electromagnetics
Embedded Software
Fluids




多物理場
平臺
Semiconductors




Structures
Systems
所有產品






解決方案




行業解決方案
航空航天與國防
汽車
建築
生活消費品
能源
醫療
高科技
工業設備和旋轉機械
材料與化學加工




應用解決方案
電磁
嵌入式軟體
流體
多物理場
半導體
結構
系統




角色解決方案
工程師
管理人員
IT專業人士
產品設計師
管理人員
教授
學生






服務




諮詢




Learning Hub




培訓中心






技術支持




客戶門戶




平臺支持










關於ANSYS




ANSYS Advantage Magazine
ANSYS應用商店
ANSYS博客
商業規範
招聘




Dimensions雜誌
Events
新聞中心
投資者關係




ANSYS合作夥伴生態系統
質量保證
社交媒體
ANSYS初創公司計劃






 

 








 






















 

 





Home
產品
Semiconductors
晶片封裝系統協同設計







晶片封裝系統協同設計
執行任何IC的電源完整性與信號完整性模擬時，都需要有合適的IC雜訊模型，以及封裝和電路板的通道模型。

RedHawk可用於晶片功耗建模
RedHawk可用於晶片信號建模
RedHawk-CPA/SiWave可用於封裝建模
RedHawk可用於晶片熱建模
IcePak可用於系統級熱建模，晶片感知系統，以及系統感知晶片設計、CPM、CTA、CTM、Icepak等。












點擊此處按鈕和ANSYS進行對話
 
        聯繫我們
        









產品
學術研究
Electromagnetics
Embedded Software
Fluids
多物理場
平臺
Semiconductors
Structures
Systems
所有產品




解決方案
行業解決方案
應用解決方案
角色解決方案




服務
諮詢
Learning Hub
培訓中心




技術支持
客戶門戶
平臺支持




關於ANSYS
ANSYS Advantage Magazine
ANSYS應用商店
ANSYS博客
商業規範
招聘
Dimensions雜誌
Events
新聞中心
投資者關係
ANSYS合作夥伴生態系統
質量保證
社交媒體
ANSYS初創公司計劃






聯繫我們






















國立交通大學機構典藏：晶片—封裝—印刷電路板共同設計之演算法































































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 晶片—封裝—印刷電路板共同設計之演算法Algorithms for Chip-Package-Board Codesign
作者: 李仁傑Lee, Ren-Jie陳宏明Chen, Hung-Ming電子研究所
關鍵字: 晶片—封裝—印刷電路板共同設計;積體電路同時且共同設計流程;晶片外之設計自動化;封裝接腳指定;輸出入連接凸塊規劃;Chip-package-board codesign;IC concurrent codesign flow;Beyond-die design automation;Pin-out designation;I/O-bump planning
公開日期: 2009
摘要: 因應系統晶片(SoC)與系統封裝(SiP)等產品急遽增加的趨勢，晶片、封裝和印刷電路板的設計以及其間的訊號互動，兩者之複雜度均快速成長。典型的周邊打線(wire-bond)封裝方式將不復適用於現今大部份的設計；因此覆晶(flip-chip)封裝成為一個必然的選擇。然而，在傳統的覆晶封裝設計中，工程師通常利用手動的方式來安排關鍵的介面，包括：輸入⁄輸出(I/O)、連接凸塊(bump)及封裝接腳(pin-out)，這種方式在晶片—封裝—印刷電路板(chip-package-board)的共同設計過程中相當耗時且費工，所以總是造成產品上市時程(time-to-market)的延宕。針對上述的問題，本篇論文提出一系列自動化安排、規劃這些重要介面的方法，配合論文中所發展之同時且共同設計流程(concurrent codesign flow)，可大幅加速產品設計的時程。
   本篇論文主要包含三個部份。首先，針對封裝—印刷電路板 (package-board)共同設計的工作，論文中提出了一個全新且非常有效率的方法，以自動安排覆晶封裝的接腳位置，來取代以往耗時、費工的手動設計方式。在此方法中，由於建構與擺置封裝接腳方塊(pin-block)的過程，可以同時考慮訊號完整性(signal integrity)、電源供應(power delivery)和可繞線度(routability)，因此我們的方法不但讓工程師在產品效能及成本之間做彈性的選擇與取捨，並且同時實現封裝尺寸的最小化。其次，為了最佳化接腳方塊的位置，本論文提出另一個規劃封裝接腳的演算法。此方法應用新的接腳方塊擺置表示法(placement representation)，在有區域限制式(range constraint)的情況下，利用隨機的方法(stochastic framework)達到最佳化的目的。實驗結果顯示，在安排封裝接腳時改善接腳方塊的位置，確實可使系統連線(system interconnect)得以最佳化。除了處理封裝—印刷電路板共同設計的問題外，論文在第三部份亦發展了晶片—封裝(chip-package)同時且共同設計流程。相較於其他文獻中的演算法，我們的晶片—封裝共同設計方法針對繞線交錯(net crossing)與線長差異(length deviation)等重要設計考量，執行初步的探索及研究，試圖使兩者在爾後的設計過程中均可達成最佳化。藉由設計特定的輸出入連接凸塊板(I/O-bump tile)，以及提出新穎的輸出入列(I/O-row)結構，論文中呈現了兩個啟發式方法(heuristic method)和一個指派演算法(assignment algorithm)，根據已知的封裝接腳位置安排輸入／輸出和連接凸塊。綜合上述的研究成果，我們完成了同時兼顧產品效能與成本的自動化晶片—封裝—印刷電路板共同規劃任務。Due to the trend of more and more SoC and SiP projects, the complication in chip, package and board designs, and signal interactions thereof is increasing very rapidly. Typical peripheral wire-bond design will be inappropriate for most modern designs; therefore flip-chip package becomes an inevitable choice. However, engineers usually designate the key interfaces including I/Os, bumps and package pin-out (ballplan) by hands in conventional flip-chip designs. The chip-package-board co-planning process is indeed time-consuming and always postpones the time-to-market (TTM) of products. In response to the aforementioned issues, this dissertation proposes methodologies in planning those interfaces with concurrent codesign paradigm, thus speeding up the developing time dramatically.
   The dissertation contains three parts. First, we propose a novel and very efficient approach to automating pin-out designation in flip-chip BGA packaging for package-board codesign. The manual time-consuming codesign works can be replaced by proposed methodologies. Through considering signal integrity, power delivery, and routability in pin-block design, our frameworks provide trade-offs in signal performance and package cost while achieving the minimum package size. Second, we present a planning algorithm to optimize pin-block locations by using a new representation for pin-block placement, and defining range constraints in stochastic framework. The experimental results show that our algorithm optimizes the system interconnects during package pin-out planning. In addition to the package-board codesign, we develop a concurrent design flow for chip-package codesign in the third part. Comparing with the previous works, the methods in this part preliminarily provide the optimization study of net crossing and length deviation which are very critical requirements in chip-package codesign. By designing specific I/O-bump tiles and proposing an innovative I/O-row based scheme, two heuristic methods and one assignment algorithm are provided for package-aware I/O-bump planning. As a result, a chip-package-board co-planning automation attempt is accomplished for optimizing performance and design cost simultaneously.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT079511836http://hdl.handle.net/11536/41065
顯示於類別：畢業論文



















文件中的檔案：存到雲端




183601.pdf









IR@NCTUTAIRCrossRefㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法 / 陳宏明;Chen Hung-Mingㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法 / 陳宏明;Chen Hung-Mingㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法 / 陳宏明;Chen Hung-Ming晶片-封裝-印刷電路板的介面設計之演算法 / 徐欣吳;Hsu, Hsin-Wu;陳宏明;Chen, Hung-MingFast Flip-Chip Pin-Out Designation Respin for Package-Board Codesign / Lee, Ren-Jie;Chen, Hung-MingBoard- and Chip-Aware Package Wire Planning / Lee, Ren-Jie;Hsu, Hsin-Wu;Chen, Hung-Ming考量可繞線度之晶片封裝共同設計下的界面凸塊規劃 / 陳孟伶;Chen, Meng-Ling;陳宏明;Chen, Hung-Ming國立臺灣大學 - 晶片設計封裝及電路板共同設計方法 / 李緒頡; Lee, Hsu-Chieh 國立清華大學 - 針對晶片、封裝與印刷電路板共同設計之自動錫球配置與定址以及訊號指定與繞線 / Anonymous 國立清華大學 - 針對晶片、封裝與印刷電路板共同設計之自動錫球配置與定址以及訊號指定與繞線 / Cheng-Cheng Wang; 王政程 國立臺灣大學 - 省電式晶片網路設計共同合成演算法之分析 / Hung, Wei-Hsuan; 洪緯軒 國立臺灣大學 - 省電式晶片網路設計之計算機結構層共同合成演算法 / 張延聖; Chang, Yen-Sheng 國立中正大學 - 印刷電路板裝配線之錶面黏著技術自動插件機的排序演算法 / Tzu Chao Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999








﻿
















陸行之：穿戴式裝置發展將帶動系統級封裝需求 | TechNews 科技新報






























































搜尋：




EN
 簡
TW















        在粉絲團上追蹤我們










 
 





















陸行之：穿戴式裝置發展將帶動系統級封裝需求




作者
MoneyDJ | 
                            發布日期
2014 年 09 月 03 日 15:11  | 
                                
                        分類

即時新聞
																														, 										穿戴式裝置

 | edit












































巴克萊資本證券亞太區半導體首席分析師陸行之今（3）日於半導體市場趨勢論壇表示，隨著穿戴式裝置市場逐步發展，預期將帶動系統級封裝（SiP）和晶圓級晶片尺寸封裝（WL-CSP）和晶片尺寸覆晶封裝（FCCSP）需求。  陸行之指出，穿戴式裝置需要規格設計小型化、低功耗、更輕巧的系統級組裝測試，將會帶動系統級封裝和晶圓級晶片尺寸封裝的需求；透過系統級封裝，可整合感測元件、微控制器、處理器、記憶體、被動元件、功率放大器等關鍵元件。 陸行之指出，蘋果（Apple）的指紋辨識感測元件與 iWatch 晶片、Google 眼鏡晶片皆採用系統級封裝，博世（Bosch）的微機電（MEMS）則採用 WL-CSP 封裝。日月光和 Murata 在系統級封裝具領先地位；景碩則在 iWatch 晶片的系統級封裝載板具有領先地位。 從晶片尺寸覆晶封裝（FCCSP）來看，陸行之則表示，智慧型手機晶片製程演進到 28/20/16 奈米製程，封裝製程即需要使用晶圓凸塊和 FCCSP 封裝，以達到規格微型化設計需求。 從訂單來源來看，陸行之表示，日月光供應美系手機晶片設計大廠和台系手機晶片設計大廠相關 FCCSP 封裝服務，艾克爾（Amkor）和星科金朋聚焦蘋果的應用處理器封裝，矽品則在美系手機晶片設計大廠訂單急起直追。在載板部分，挹斐電（Ibiden）和 SEMCO 仍為蘋果晶片 FCCSP 載板主要供應商，SEMCO 和景碩為美系手機設計晶片廠商 FCCSP 載板主要供應商。 （MoneyDJ新聞 記者 新聞中心 報導） 你可能有興趣的文章: Samsung Gear Fit 獲評為 2014 MWC 年度最佳行動裝置  【中國觀察】盛大果殼將推智慧型手錶        蘋果為 iWatch 物色供電方式 無線最有可能     聯發科藉穿戴式裝置早期偵測，攜手臺大醫院預防心房顫動        UL警示！虛擬實境（VR）將帶來安全性的隱憂        【CES 2017】時隔 16 年，色情業透過 VR 重返 CES  prev next

關鍵字: FCCSP , SiP , WL-CSP , 穿戴式裝置







發表迴響 取消回覆抱歉，你必須要登入才能發表迴響喔！ 
  







						我們偵測
						到您有啟用
AD Block


請您暫停使用AD Block，以支持我們持續能提供更多新聞資訊與優質的閱讀環境。



 



















贊助專欄
活動專區
研討會































 






本週熱門【一圖弄懂半導體】台積電與英特爾在追趕的奈米製程是什麼？ 





智慧手機正走向死亡，兇手就是科技巨頭自己 你家電視盒常看的影集都找不到了嗎？中國 A 站、B 站影片資源全被下架，日劇日影內容幾乎全滅 三大問題搞不定，傳 iPhone 團隊陷恐慌，出貨量恐下修 地球若毀滅，「牠」命超硬竟能活下來 攝影師因「自拍猴子」版權訴訟而面臨破產 鳳梨酥模式：後蘋果時代，台灣科技業最後一搏 （更新）HTC 預設輸入法出現推播廣告，引發怒火 

 






編輯精選

[ 專題 ]【一圖弄懂半導體】台積電與英特爾在追趕的奈米製程是什麼？
[ 專欄 ]【豐雲】玩具不死只會重生，孩之寶如何構建數位時代王圖霸業
[ 專題 ]【經濟科普】何謂產業轉型？從製造業迷思看臺灣經濟現象
[ 推廣 ]支付堵塞、監管曖昧不明，臺灣 P2P 網貸機會在哪？
[ 專欄 ]落實程式設計教育，需跳脫傳統考試評量、更不為單純培育軟體人才
[ 專題 ]Office 軟體到底該用哪個？各家格式標準為何？
[ 專欄 ]【豐雲】當亞馬遜揮軍進攻最終堡壘，通路末日戰役號角吹響
[ 專題 ]【金融史】貨幣寬鬆造就貧富差距外，還在 1720 年引起金融危機






FB 粉絲團 




其它 
登入
文章 RSS 訂閱
迴響 RSS 訂閱
WordPress 台灣正體中文 


 
1














							請您暫停使用AD Block，以支持我們持續能提供更多新聞資訊與優質的閱讀環境。
						








筷子變身搜索神器 百度筷搜可檢測食物成分色筆也科技化！捕捉實物顏色的 Mozbii 色彩感測筆




















﻿

產品服務:Aptos Technology 群豐科技股份有限公司










































封裝測試服務

Memory

micro SD
SD
micro PD
micro PD 3.0


BGA/LGA
MCP/SiP
pQFN
TSOP48
Wafer Grinding /Saw


系統模組事業部

自有開發產品

LTE 
WSN 




OEM代工

SMT& SIP製程 
SMT產線與機台 
產品經驗 


CIS產品 








 
 


 
產品服務 > 封裝測試服務 > MCP 多晶片封裝/ SiP系統級封裝


 


 


MCP 多晶片封裝/ SiP系統級封裝
Multi Chip Package (MCP)
是一種半導體系統級封裝及多晶片封裝新技術的延伸，設計將多種記憶體包括NOR Flash、NAND Flash、Low Power SRAM和Pseudo SRAM等晶片，堆疊封裝成1顆MCP晶片。適用於手持式及微型化電子產品如數位相機、數位攝影機、智慧型手機、多媒體手機、衛星導航系統以及平板電腦。

 


 


System in Package (SiP)
將次系統(Subsystem)及多晶片整合封裝於單一封裝體內，藉由將裸晶(Bare Die)與基板(Substrate)的結合另加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝結合於單一封裝基板上，以提供完整的系統或次系統使之達到低成本、小體積與高效能。

      群豐SiP/MCP 模組設計的部門 ，擁有專業的堆疊 (Stack dies)， PWLB (WLCSP/Fan Out ) 及PTP(Paper Thin  PKG)封裝技術，除可節省客戶研發時間及縮小PCB面績設計外，另可配合客戶的需求提供降低EMI及散熱的SiP/PoP最佳封裝製程解決方案。 產品設計亦可廣泛的使用於多種wafer(Multi  Process) 製程的Die (如Logic IC, RF IC , Power IC & Memory IC) 的封裝整合設計,  本公司以提供高品質可量產化、微型化（Miniaturization）、模組化及具有競爭力價格的SiP/PoP/MCP產品提供給客戶，並可依各領域的客戶群, 提供客製化(Customize)產品的設計。 
特色:
        客製化MCP/SIP封裝技術 
        十六層晶片堆疊能力 
        專業的堆疊、PWLB及PTP封裝技術 
        低成本 
        低耗電 
        輕薄短小的封裝面積有效節省空間 
        有效的系統整合，有利產品延伸性 
        單一封裝模式，有效簡化客戶生産流程
        無鉛/環保製程




 




 
 


 


 


Reliability Level:


Moisture Sensitivity:


J-STD-020-D (Level III)


Preconditioning:


JESD 22-A 113-(F)


High Temperature Storage: (JESD22-A103-C)


150°C, 1,000 hours


Temp. Cycle Test: (JESD22-A104-B)


-65 ~ +150°C,    1000 cycles


unbiased HAST: (JESD22-A110-B)


130℃/85％RH,33.5psi,168hrs




 











