TimeQuest Timing Analyzer report for spi_oled
Fri Aug 18 22:42:51 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; spi_oled                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.82 MHz ; 159.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.257 ; -307.754           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.450 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -143.459                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.257 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.086     ; 6.172      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.251 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.086     ; 6.166      ;
; -5.217 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.161      ;
; -5.211 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.155      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.085     ; 6.110      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.193 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.085     ; 6.109      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.167 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.086     ; 6.082      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.131 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.579     ; 5.553      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.100 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 6.020      ;
; -5.093 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.037      ;
; -5.075 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.990      ;
; -5.075 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.990      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.989      ;
; -5.074 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.086     ; 5.989      ;
; -5.067 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.086     ; 5.982      ;
; -5.067 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 5.982      ;
; -5.067 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.086     ; 5.982      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.498      ; 1.202      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst             ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:my_spi_master|spi_dc                   ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:my_spi_master|clk_pin_before_inversion ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; spi_master:my_spi_master|mosi_pin                 ; spi_master:my_spi_master|mosi_pin                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|ncs_pin                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.460 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.498      ; 1.212      ;
; 0.465 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.468 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.498      ; 1.220      ;
; 0.475 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.491      ; 1.220      ;
; 0.479 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.491      ; 1.224      ;
; 0.501 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; spi_master:my_spi_master|mosi_data_buf[6]         ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.510 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.804      ;
; 0.555 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.629 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.420      ;
; 0.634 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.498      ; 1.386      ;
; 0.642 ; spi_master:my_spi_master|mosi_data_buf[1]         ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; spi_master:my_spi_master|mosi_data_buf[3]         ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.695 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.988      ;
; 0.696 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.990      ;
; 0.716 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.722 ; spi_clk                                           ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.742 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; clk_delay[7]                                      ; clk_delay[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_delay[8]                                      ; clk_delay[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; clk_delay[6]                                      ; clk_delay[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; clk_delay[5]                                      ; clk_delay[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; spi_master:my_spi_master|sequence_cntr[7]         ; spi_master:my_spi_master|sequence_cntr[7]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; spi_master:my_spi_master|sequence_cntr[5]         ; spi_master:my_spi_master|sequence_cntr[5]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; spi_master:my_spi_master|sequence_cntr[6]         ; spi_master:my_spi_master|sequence_cntr[6]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.751 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.542      ;
; 0.761 ; spi_master:my_spi_master|sequence_cntr[1]         ; spi_master:my_spi_master|sequence_cntr[1]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_delay[0]                                      ; clk_delay[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:my_spi_master|sequence_cntr[4]         ; spi_master:my_spi_master|sequence_cntr[4]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.101      ; 1.081      ;
; 0.771 ; spi_master:my_spi_master|sequence_cntr[3]         ; spi_master:my_spi_master|sequence_cntr[3]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; spi_master:my_spi_master|sequence_cntr[2]         ; spi_master:my_spi_master|sequence_cntr[2]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; clk_delay[9]                                      ; clk_delay[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.773 ; clk_delay[2]                                      ; clk_delay[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.774 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.568      ;
; 0.779 ; spi_master:my_spi_master|sequence_cntr[0]         ; spi_master:my_spi_master|sequence_cntr[0]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.788 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.082      ;
; 0.789 ; spi_master:my_spi_master|mosi_data_buf[4]         ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.789 ; spi_master:my_spi_master|mosi_data_buf[5]         ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.792 ; spi_master:my_spi_master|mosi_data_buf[2]         ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.796 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.802 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.099      ;
; 0.812 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.105      ;
; 0.840 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.860 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.498      ; 1.612      ;
; 0.880 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ; clk          ; clk         ; 0.000        ; 0.549      ; 1.641      ;
; 0.930 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.721      ;
; 0.939 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.730      ;
; 0.940 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.942 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.986 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ; clk          ; clk         ; 0.000        ; 0.540      ; 1.738      ;
; 1.038 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.829      ;
; 1.047 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.060 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.074 ; clk_delay[9]                                      ; clk_delay[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.074 ; clk_delay[9]                                      ; clk_delay[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.075 ; clk_delay[9]                                      ; clk_delay[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.369      ;
; 1.078 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.869      ;
; 1.098 ; clk_delay[7]                                      ; clk_delay[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; clk_delay[5]                                      ; clk_delay[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[8]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[9]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_clk                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_cmds[1]|in_d[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_pin                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|ncs_pin                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|spi_dc                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[11]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[14]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[18]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[19]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[22]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[8]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[9]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ;
; 0.159  ; 0.394        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.160  ; 0.395        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[3]                                                             ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[6]                                                             ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 4.011 ; 3.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 0.523 ; 0.443 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 9.248 ; 9.220 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 7.767 ; 7.636 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 7.846 ; 7.718 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 7.669 ; 7.511 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 7.858 ; 7.669 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 8.971 ; 8.946 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 7.490 ; 7.363 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 7.571 ; 7.447 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 7.396 ; 7.243 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 7.577 ; 7.394 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 171.7 MHz ; 171.7 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.824 ; -280.235          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -143.459                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.824 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.751      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.806 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.732      ;
; -4.785 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.709      ;
; -4.785 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.709      ;
; -4.785 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.709      ;
; -4.785 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.709      ;
; -4.767 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.690      ;
; -4.767 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.690      ;
; -4.760 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 5.713      ;
; -4.745 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 5.698      ;
; -4.745 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 5.698      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.740 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.666      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.714 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.547     ; 5.169      ;
; -4.701 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.624      ;
; -4.701 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.624      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.691 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.618      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.607      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.076     ; 5.596      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
; -4.670 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 5.600      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; spi_master:my_spi_master|mosi_pin                 ; spi_master:my_spi_master|mosi_pin                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst             ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:my_spi_master|spi_dc                   ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:my_spi_master|clk_pin_before_inversion ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|ncs_pin                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.424 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.093      ;
; 0.433 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.102      ;
; 0.442 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.111      ;
; 0.446 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.111      ;
; 0.448 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.113      ;
; 0.470 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; spi_master:my_spi_master|mosi_data_buf[6]         ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.514 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.781      ;
; 0.556 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.298      ;
; 0.599 ; spi_master:my_spi_master|mosi_data_buf[1]         ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; spi_master:my_spi_master|mosi_data_buf[3]         ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.275      ;
; 0.619 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.886      ;
; 0.641 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.654 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.396      ;
; 0.662 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.930      ;
; 0.670 ; spi_clk                                           ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.687 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.429      ;
; 0.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; spi_master:my_spi_master|sequence_cntr[7]         ; spi_master:my_spi_master|sequence_cntr[7]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; clk_delay[8]                                      ; clk_delay[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; clk_delay[7]                                      ; clk_delay[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; clk_delay[6]                                      ; clk_delay[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; clk_delay[5]                                      ; clk_delay[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; spi_master:my_spi_master|sequence_cntr[5]         ; spi_master:my_spi_master|sequence_cntr[5]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; spi_master:my_spi_master|sequence_cntr[6]         ; spi_master:my_spi_master|sequence_cntr[6]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.705 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_master:my_spi_master|sequence_cntr[1]         ; spi_master:my_spi_master|sequence_cntr[1]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.999      ;
; 0.714 ; clk_delay[0]                                      ; clk_delay[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.717 ; spi_master:my_spi_master|sequence_cntr[4]         ; spi_master:my_spi_master|sequence_cntr[4]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; clk_delay[9]                                      ; clk_delay[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; spi_master:my_spi_master|sequence_cntr[2]         ; spi_master:my_spi_master|sequence_cntr[2]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.720 ; clk_delay[2]                                      ; clk_delay[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.722 ; spi_master:my_spi_master|sequence_cntr[3]         ; spi_master:my_spi_master|sequence_cntr[3]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.725 ; spi_master:my_spi_master|sequence_cntr[0]         ; spi_master:my_spi_master|sequence_cntr[0]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.992      ;
; 0.733 ; spi_master:my_spi_master|mosi_data_buf[5]         ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; spi_master:my_spi_master|mosi_data_buf[4]         ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.737 ; spi_master:my_spi_master|mosi_data_buf[2]         ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.005      ;
; 0.737 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.005      ;
; 0.738 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.745 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.754 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.760 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.027      ;
; 0.784 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.051      ;
; 0.791 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ; clk          ; clk         ; 0.000        ; 0.511      ; 1.497      ;
; 0.795 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.464      ;
; 0.814 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.556      ;
; 0.826 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.568      ;
; 0.867 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.869 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.889 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ; clk          ; clk         ; 0.000        ; 0.501      ; 1.585      ;
; 0.908 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.650      ;
; 0.949 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.691      ;
; 0.959 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.988 ; clk_delay[9]                                      ; clk_delay[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.256      ;
; 0.989 ; clk_delay[9]                                      ; clk_delay[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.257      ;
; 0.990 ; clk_delay[9]                                      ; clk_delay[3]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.258      ;
; 0.993 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.260      ;
; 1.012 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; clk_delay[6]                                      ; clk_delay[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; clk_delay[8]                                      ; clk_delay[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[8]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_delay[9]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_clk                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_cmds[1]|in_d[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|mosi_pin                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|ncs_pin                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; spi_master:my_spi_master|spi_dc                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[11]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[14]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[18]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[19]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[22]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[8]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[9]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[3]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[5]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[6]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[7]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ;
; 0.168  ; 0.398        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.170  ; 0.400        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[3]                                                             ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[6]                                                             ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 3.632 ; 3.661 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 0.470 ; 0.323 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 8.429 ; 8.242 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 7.130 ; 6.883 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 7.230 ; 6.947 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 7.053 ; 6.766 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 7.254 ; 6.898 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 8.156 ; 7.978 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 6.858 ; 6.620 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 6.958 ; 6.686 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 6.784 ; 6.508 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 6.977 ; 6.634 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.763 ; -84.389           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.152 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -100.247                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.763 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.731      ;
; -1.761 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.729      ;
; -1.702 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.670      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.690 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.636      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.683 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.629      ;
; -1.682 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.650      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.681 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.626      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.680 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.625      ;
; -1.650 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.618      ;
; -1.650 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.618      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.645 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.590      ;
; -1.636 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.581      ;
; -1.636 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.581      ;
; -1.629 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.574      ;
; -1.629 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]  ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.574      ;
; -1.627 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.571      ;
; -1.627 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.571      ;
; -1.626 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.570      ;
; -1.626 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20] ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.570      ;
; -1.624 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.019     ; 2.592      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]  ; clk          ; clk         ; 1.000        ; -0.220     ; 2.373      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.606 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23] ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.551      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.604 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.555      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.602 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.553      ;
; -1.597 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc       ; clk          ; clk         ; 1.000        ; -0.019     ; 2.565      ;
; -1.595 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc       ; clk          ; clk         ; 1.000        ; -0.019     ; 2.563      ;
; -1.594 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en       ; clk          ; clk         ; 1.000        ; -0.019     ; 2.562      ;
; -1.592 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]   ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en       ; clk          ; clk         ; 1.000        ; -0.019     ; 2.560      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.489      ;
; 0.153 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.494      ;
; 0.153 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.490      ;
; 0.158 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.499      ;
; 0.158 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.499      ;
; 0.186 ; spi_master:my_spi_master|mosi_pin                 ; spi_master:my_spi_master|mosi_pin                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst             ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:my_spi_master|spi_dc                   ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:my_spi_master|clk_pin_before_inversion ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|ncs_pin                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; spi_master:my_spi_master|mosi_data_buf[7]         ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; spi_master:my_spi_master|mosi_data_buf[6]         ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.233 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.353      ;
; 0.245 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.586      ;
; 0.253 ; spi_master:my_spi_master|mosi_data_buf[1]         ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; spi_master:my_spi_master|mosi_data_buf[3]         ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.262 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.265 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.586      ;
; 0.272 ; spi_master:my_spi_master|ncs_pin                  ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.282 ; spi_clk                                           ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.294 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc              ; spi_master:my_spi_master|spi_dc                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:my_spi_master|sequence_cntr[7]         ; spi_master:my_spi_master|sequence_cntr[7]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; spi_master:my_spi_master|sequence_cntr[5]         ; spi_master:my_spi_master|sequence_cntr[5]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_delay[8]                                      ; clk_delay[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_delay[7]                                      ; clk_delay[7]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_delay[6]                                      ; clk_delay[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_delay[5]                                      ; clk_delay[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; spi_master:my_spi_master|sequence_cntr[6]         ; spi_master:my_spi_master|sequence_cntr[6]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; spi_master:my_spi_master|sequence_cntr[1]         ; spi_master:my_spi_master|sequence_cntr[1]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]        ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; clk_delay[0]                                      ; clk_delay[0]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; spi_master:my_spi_master|sequence_cntr[4]         ; spi_master:my_spi_master|sequence_cntr[4]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; clk_delay[9]                                      ; clk_delay[9]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.311 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; clk_delay[2]                                      ; clk_delay[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; spi_master:my_spi_master|sequence_cntr[2]         ; spi_master:my_spi_master|sequence_cntr[2]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; spi_master:my_spi_master|sequence_cntr[3]         ; spi_master:my_spi_master|sequence_cntr[3]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; spi_master:my_spi_master|mosi_data_buf[4]         ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; spi_master:my_spi_master|sequence_cntr[0]         ; spi_master:my_spi_master|sequence_cntr[0]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]         ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; spi_master:my_spi_master|mosi_data_buf[5]         ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.638      ;
; 0.318 ; spi_master:my_spi_master|mosi_data_buf[2]         ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.322 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.326 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ; clk          ; clk         ; 0.000        ; 0.230      ; 0.642      ;
; 0.331 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.335 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.656      ;
; 0.337 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.678      ;
; 0.345 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.365 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]          ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.403 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.724      ;
; 0.411 ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]          ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ; clk          ; clk         ; 0.000        ; 0.237      ; 0.732      ;
; 0.422 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]        ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.432 ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.741      ;
; 0.438 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.444 ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]          ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.781      ;
; 0.446 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; clk_delay[9]                                      ; clk_delay[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clk_delay[9]                                      ; clk_delay[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]         ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clk_delay[7]                                      ; clk_delay[8]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clk_delay[5]                                      ; clk_delay[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; spi_master:my_spi_master|sequence_cntr[5]         ; spi_master:my_spi_master|sequence_cntr[6]                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[1]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[2]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[3]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[4]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[5]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[6]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[7]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[8]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_delay[9]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_clk                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|clk_pin_before_inversion                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_cmds[1]|in_d[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|edge_detect:ed_spi_clk|in_d[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_data_buf[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|mosi_pin                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|ncs_pin                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|sequence_cntr[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master:my_spi_master|spi_dc                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[10]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[11]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[12]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[13]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[14]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[15]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[16]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[17]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[18]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[19]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[20]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[21]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[22]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[23]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[8]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|cnt_delay[9]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|oled_rst                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[1]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|page_cnt[2]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[10]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[1]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[2]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[3]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[4]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[5]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[6]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[8]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[9]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[3]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[4]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[5]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[6]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[7]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_dc                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_en                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_main[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_save[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[0]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|state_sub[1]                                                             ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; myram:myram_m0|altsyncram:memory_rtl_0|altsyncram_2dl1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_cnt[7]                                                              ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[0]                                                             ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[1]                                                             ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[2]                                                             ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ssd1306_ctrl:ssd1306_ctrl_u0|send_data[5]                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 1.770 ; 1.928 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rst_n     ; clk        ; 0.170 ; -0.121 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 4.514 ; 4.696 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 3.577 ; 3.695 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 3.621 ; 3.758 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 3.514 ; 3.619 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 3.568 ; 3.681 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 4.398 ; 4.575 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 3.459 ; 3.573 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 3.505 ; 3.637 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 3.400 ; 3.501 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 3.452 ; 3.561 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.257   ; 0.152 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -5.257   ; 0.152 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -307.754 ; 0.0   ; 0.0      ; 0.0     ; -143.459            ;
;  clk             ; -307.754 ; 0.000 ; N/A      ; N/A     ; -143.459            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 4.011 ; 3.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 0.523 ; 0.443 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 9.248 ; 9.220 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 7.767 ; 7.636 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 7.846 ; 7.718 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 7.669 ; 7.511 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 7.858 ; 7.669 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; oled_cs   ; clk        ; 4.398 ; 4.575 ; Rise       ; clk             ;
; oled_dc   ; clk        ; 3.459 ; 3.573 ; Rise       ; clk             ;
; oled_mosi ; clk        ; 3.505 ; 3.637 ; Rise       ; clk             ;
; oled_rst  ; clk        ; 3.400 ; 3.501 ; Rise       ; clk             ;
; oled_sck  ; clk        ; 3.452 ; 3.561 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oled_cs       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oled_sck      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oled_rst      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oled_dc       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oled_mosi     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oled_cs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; oled_sck      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; oled_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; oled_dc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; oled_mosi     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oled_cs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; oled_sck      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; oled_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; oled_dc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; oled_mosi     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oled_cs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oled_sck      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oled_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oled_dc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oled_mosi     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3901     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3901     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 77    ; 77   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Fri Aug 18 22:42:45 2023
Info: Command: quartus_sta spi_oled -c spi_oled
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_oled.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.257            -307.754 clk 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -143.459 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.824            -280.235 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -143.459 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.763
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.763             -84.389 clk 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.152               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.247 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4764 megabytes
    Info: Processing ended: Fri Aug 18 22:42:51 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


