# 计算机组成原理 第四章作业

1. 

![第四章作业图1](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANHZ6IMXSHK7rpDM_f_PlyxM3ccyEwAAn8WAAJ9zRBVmnCHvP4NPj82BA.png)

![第四章作业图2](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANIZ6IMYDpzfKde6q5NSUXrL-Jko0UAAoAWAAJ9zRBVT2BBvHN9H2w2BA.png)

4.1

已知cache 采用组关联映射，总共 $64$ 行，每组 $4 $行，故一共存在 $16 $组。

 主存有 $2^{12}$ 个块，每块包含 $128 $字。故主存地址总长度为：$log_2(128 \times 2^{12})=19$ 位

 每块包含 128 字，则字地址长为 $log_2(128)=7$位。cache 中存在 16 组，则组号长度为 $log_2(16)=4$位。因此，剩余 tag 位长度为 19 - 7 - 4 = 8 位。

 综上，主存地址格式如下：

| Tag  | Set  | Word |
| :--: | :--: | :--: |
|  8   |  4   |  7   |

4.2

cache 采用两路组关联映射，则每组$ 2$ 行。cache总共 $8kB$，每行长度为$ 16$ 字节，因此一共存在 $2^{13}/2/16=256$ 个组。

在主存地址中，word长度为 $log_2(16)=4$位，set长 度$log_2(256)=8$ 位。主存总共 $64 MB$，因此地址总长为 $log_2(2^{26})=26$ 位，因此 tag 位长度为 $26-4-8=14 $位。

综上，主存地址格式如下：

| Tag  | Set  | Word |
| :--: | :--: | :--: |
|  14  |  8   |  4   |

4.3：

Figure 4.10 中，cache映射机制为直接映射：tag 位长度 8，set长度 14，word长度 2

|        | Tag  | Line | Word |
| :----: | :--: | :--: | :--: |
| 111111 |  11  | 0444 |  1   |
| 666666 |  66  | 1999 |  2   |
| BBBBBB |  BB  | EEEE |  3   |

Figure 4.12 中，tag 位长度 22，字长度 2

|        |  Tag   | Word |
| :----: | :----: | :--: |
| 111111 | 044444 |  1   |
| 666666 | 199999 |  2   |
| BBBBBB | 2EEEEE |  3   |

Figure 4.15 中，tag 位长度 9，组号长度 13，字长度 2

|        | Tag  | Set  | Word |
| ------ | ---- | ---- | ---- |
| 111111 | 022  | 0444 | 1    |
| 666666 | 0CC  | 1999 | 2    |
| BBBBBB | 177  | 0EEE | 3    |

4.4:

Figure 4.10 的直接映射中：地址长度 $24$，可寻址单元 $16M$ 个，块大小$ 4$ 字节，块数$ 4M$ 块，cache 行数 $16K$，tag 长度$ 8 $位

Figure 4.12 全关联映射中：地址长度 $24$，可寻址单元 $16M $个，块大小 $4$ 字节，块数 $4M$ 块，cache 行数 $16K$，tag 长度 $22 $位。

Figure 4.15 两路组关联映射中：地址长度 $24$，可寻址单元 $16M$ 个，块大小$ 4 $字节，块数 $4M $块，cache 每组行数$ 2 $行，cache 组数 $8K$，cache 行数 $16K$ ，tag 长度为$ 9 $位。

2. For the address sequence: 1 2 3 4 1 2 3 4 1 2 3 4, draw and compute the hit ratio of 3-line cache using FIFO & LRU; which methods can be used to improve the hit ratio?

   （下划线表示即将被移除的行，粗体表示此次命中的缓存）

   FIFO 命中情况：

   | 当前输入     | 1    | 2    | 3        | 4        | 1        | 2        | 3        | 4        | 1        | 2        | 3        | 4        |
   | ------------ | ---- | ---- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- |
   | Cache 第一行 | 1    | 1    | <u>1</u> | <u>2</u> | <u>3</u> | <u>4</u> | <u>1</u> | <u>2</u> | <u>3</u> | <u>4</u> | <u>1</u> | <u>2</u> |
   | Cache 第二行 |      | 2    | 2        | 3        | 4        | 1        | 2        | 3        | 4        | 1        | 2        | 3        |
   | Cache 第三行 |      |      | 3        | 4        | 1        | 2        | 3        | 4        | 1        | 2        | 3        | 4        |

   命中率：0/12 = 0%

   LRU 命中情况：

   | 当前输入     | 1    | 2    | 3        | 4        | 1        | 2        | 3        | 4        | 1        | 2        | 3        | 4        |
   | ------------ | ---- | ---- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- |
   | Cache 第一行 | 1    | 1    | <u>1</u> | 4        | 4        | <u>4</u> | 3        | 3        | <u>3</u> | 2        | 2        | <u>2</u> |
   | 第一行计数器 | 0    | 1    | 2        | 0        | 1        | 2        | 0        | 1        | 2        | 0        | 1        | 2        |
   | Cache 第二行 |      | 2    | 2        | <u>2</u> | 1        | 1        | <u>1</u> | 4        | 4        | <u>4</u> | 3        | 3        |
   | 第二行计数器 | 0    | 0    | 1        | 2        | 0        | 1        | 2        | 0        | 1        | 2        | 0        | 1        |
   | Cache 第三行 |      |      | 3        | 3        | <u>3</u> | 2        | 2        | <u>2</u> | 1        | 1        | <u>1</u> | 4        |
   | 第三行计数器 | 0    | 0    | 0        | 1        | 2        | 0        | 1        | 2        | 0        | 1        | 2        | 0        |

   命中率：0%

   可以通过增大cache容量或者使用随机替换算法提高命中率

3. Consider a machine with Cache-main memory system structure. Its main memory has 8 blocks(0-7) which block size is 4 words, and its Cache has 4 lines(0-3) and adapts a organization of 2-way set associative with LRU replacement algorithm, require:
   1. show the structure of main memory address

      由于每块大小为 4 字，字地址长度为 $log_2(4)=2$位；由于主存总共 8 块、每块 4 字，共 32 个字，因此地址总长度为 $log_2(32)=5$位。由于 cache 共 4 行被分为两组，因此 cache 组地址长度为 1，tag 位长度为$ 5-2-1=2$。地址构成如下：

      | Tag  | Set  | Word |
      | ---- | ---- | ---- |
      | 2    | 1    | 2    |

   2. show the corresponding relationship of main memory block number and Cache line number

      见下图：

      ![image-20250316231819011](C:\Users\LEGION\AppData\Roaming\Typora\typora-user-images\image-20250316231819011.png)

   3. Supposed initial Cache status is empty, for the address sequence: 1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，list the assigned addresses of cache lines after each visit.

| Cache内容/缓存输入 | 1    | 2    | 4        | 1        | 3        | 7        | 0        | 1        | 2        | 5        | 4        | 6        | 4        | 7        | 2        |
| ------------------ | ---- | ---- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- | -------- |
| 0（0）             |      | 2    | <u>2</u> | <u>2</u> | <u>2</u> | <u>2</u> | 0        | 0        | 0        | <u>0</u> | 4        | 4        | **4**    | 4        | <u>4</u> |
| 0（1）             |      |      | 4        | 4        | 4        | 4        | <u>4</u> | <u>4</u> | <u>2</u> | 2        | <u>2</u> | 6        | *6*      | <u>6</u> | 2        |
| 1（0）             | 1    | 1    | 1        | **1**    | <u>1</u> | 7        | 7        | <u>7</u> | <u>7</u> | 5        | 5        | 5        | 5        | 5        | 5        |
| 1（1）             |      |      |          |          | 3        | <u>3</u> | <u>3</u> | 1        | 1        | <u>1</u> | <u>1</u> | <u>1</u> | <u>1</u> | <u>7</u> | <u>7</u> |
| 计数器1            | 0    | 0    | 1        | 2        | 3        | 4        | 0        | 0        | 1        | 2        | 0        | 1        | 0        | 1        | 2        |
| 计数器2            | 0    | 0    | 0        | 1        | 2        | 3        | 4        | 5        | 0        | 0        | 1        | 0        | 1        | 2        | 0        |
| 计数器3            | 0    | 1    | 2        | 0        | 1        | 0        | 1        | 2        | 3        | 0        | 1        | 2        | 3        | 4        | 5        |
| 计数器4            | 0    | 0    | 0        | 0        | 1        | 2        | 3        | 0        | 1        | 2        | 3        | 4        | 5        | 0        | 1        |

​            4. Given the hit ratio of Cache after above steps.

​                命中率为$2/15=13.33\%$

4. 有如下C语言程序段：

```c
for (k=0;k<256;k++)

a[k]=a[k]+32;
```

若数组a和变量k均为int型，int型数据占$4B$。数据Cache采用直接映射方式，容量为$1KB$，块大小为$32B$，按字访问，字长为$32$位。设a[0]字地址为0，该程序段执行前数据cache为空，则则该程序段执行时访问数组a过程中的数据cache命中率为多少？

由容量为$1KB$，块大小为$32B$可得cache行数为$1K/32=32$行，按字访问且字长为$32$位即$4B$，则每个cache行中可以存储$32/4=8$个字，注意到int型数据与字长都为$4B$，则每个cache行可以存储8个int型数据。由cache访问特性可知，第一次访问必然miss，但接下来的七次访问全部命中。总共由256个int型数据，全部存放在cache中需要$256/8=32$行，恰好不会产生数据冲突，故命中率为$（256-32）/256=87.5\%$
