TWA_ARCH_ID,FUNC_0
TWA_SG_ELEMENT_SIZE_FACTOR,FUNC_1
TW_CLI_BUSY_Q,VAR_0
TW_CLI_COMPLETE_Q,VAR_1
TW_CLI_FREE_Q,VAR_2
TW_CLI_PENDING_Q,VAR_3
TW_CLI_RESET_Q,VAR_4
TW_CLI_SECTOR_SIZE,VAR_5
TW_CL_FALSE,VAR_6
TW_CL_MAX_SIMULTANEOUS_REQUESTS,VAR_7
TW_CL_MESSAGE_SOURCE_COMMON_LAYER_ERROR,VAR_8
TW_CL_NULL,VAR_9
TW_CL_SEVERITY_ERROR_STRING,VAR_10
TW_CL_START_CTLR_ONLY,VAR_11
TW_CL_TRUE,VAR_12
TW_OSL_EBIG,VAR_13
TW_OSL_ENOMEM,VAR_14
TW_OSL_ESUCCESS,VAR_15
tw_cl_create_event,FUNC_2
tw_cli_dbg_printf,FUNC_3
tw_cli_disable_interrupts,FUNC_4
tw_cli_notify_ctlr_info,FUNC_5
tw_cli_req_q_init,FUNC_6
tw_cli_req_q_insert_tail,FUNC_7
tw_cli_soft_reset,FUNC_8
tw_cli_start_ctlr,FUNC_9
tw_osl_cur_func,FUNC_10
tw_osl_init_lock,FUNC_11
tw_osl_memzero,FUNC_12
tw_cl_init_ctlr,FUNC_13
ctlr_handle,VAR_16
flags,VAR_17
device_id,VAR_18
max_simult_reqs,VAR_19
max_aens,VAR_20
non_dma_mem,VAR_21
dma_mem,VAR_22
dma_mem_phys,VAR_23
ctlr,VAR_24
req,VAR_25
free_non_dma_mem,VAR_26
error,VAR_27
i,VAR_28
