# Resume 2022.9

### 이준철
---
안녕하세요, 디지털 회로 설계 엔지니어가 되고 싶은 이준철 입니다.  
verilog와 systemverilog를 이용해 I2C인터페이스 구현 및 성능 개선에 관한 연구를 하고 있습니다.  
최근에는 대한전자공학회 2022년 추계학술대회에 참여하는 것을 목표로 하고 있습니다.


### <u>경력</u>
- NICS, KwangWoonUniversity - Undergraduate (2022년 7월 6일 - 현재)  
   > Semi custom design, I2C protocol에 대해 학습 중입니다.
- 예정* 삼성전자 메모리사업부 하계인턴 (2023년 하계방학)
   > 직무에 대해 미리 체험해 볼 수 있고 실무 역량을 끌어 올릴 수 있는 좋은 기회라 생각함.
### <u>학습</u>
- 디지털회로설계 (RTL-to-GDSII) 실무를 위한 아날로그/디지털 집적회로 이론 및 설계  
   > IDEC 반도체설계교육센터 / 24시간  
- e-mobilty를 위한 dsp활용교육
   > 교내 전기과 전력전자 연구실주관 교육/ 60시간
### <u>학력</u>  
- 광운대학교 - 전기공학 전공 (2018년 3월 - 2024년 2월)
### <u>어학능력</u>
- 예정 *오픽 IL 유효기간 (2023년 1월 - 2024년 12월)
   > 외국인 고객 응대에 있어서 필수적 요인이 될 것이라 생각.
### <u>성과</u>  
#### I2C 관련 논문  
- 소속: NICS Design Lab
- 기간: 2022.08.22 ~ 2022.10.14
- 주 사용 기술: Verilog, SystemVerilog, VCS
- 논문 소개: I2C구현 관련하여 진행중
- 수행 역할: 공동 1저자 

결과물: *목표 대한전자공학회 2022년 추계학술대회 accept 
  
  
이하 예정 성과*
#### 교내 AI해커톤  
- 소속: 광운대학교
- 기간: 2022.09.14 ~ 2022.10.14
- 주 사용 기술: Python, deeplearning
- 수행 역할: 주어진 문제 해석하여 모델 개발하고 성능 개선 참여
- 기대 하는 것: 최근 설계 자동화에 machine learning이 사용되는 추세이기에 AI역량을 기를 수 있는 대회에 참여하여 역량을 기른다면 도움이 될 것.
결과물: *목표 장려상 이상의 입상

#### 참빛 설계학기  
- 소속: NICS Design Lab
- 기간: 2023년 1학기
- 주 사용 기술: Verilog, semi-custom설계를 위한 synopsys사의 tools
- 수행 역할: 문제 설정하여 rtl구현부터 signoff까지의 semi-custom design flow수행
- 기대 하는 것: design flow수행하면서 발생하는 문제 해결하며 직무역량 상승기대.
결과물: *목표 장려상 이상의 입상  

---
미래에 채우기 위한 To do list
<img width="80%" src="https://github.com/challengingJC/challengingJC/blob/455493181f4dacab61c6c7a07fe8cca586f951de/%ED%8A%B8%EB%A0%90%EB%A1%9Ctodo%EB%A6%AC%EC%8A%A4%ED%8A%B8.jpg"/>



To do list 링크>>https://trello.com/invite/b/3SC1ZmJv/eff153ce051c277dab67fd9cb2691744/study
<!---
challengingJC/challengingJC is a ✨ special ✨ repository because its `README.md` (this file) appears on your GitHub profile.
You can click the Preview link to take a look at your changes.
--->
