# SRAM接口
（1）观察E203接口的System Bus的协议名称，了解这种协议下从机接口的代码
	* E203采用ICB主线，ICB主线的时序图如下：
	![[Pasted image 20221023130825.png]]
		![[Pasted image 20221023130839.png]]
		![[Pasted image 20221023131348.png]]
（2）下载E203的SOC的开源代码，获取其中Sram和rom的ip核
*  SRAM资源的位置：/storage1/admin_public_dir_2022/SRAM_lib_2022
![[Pasted image 20221023130624.png]]
（3）综合考虑（1）（3）的信息，设计从机接口（Verilog），将SRAM挂载在系统总线上
方法：[e203_hbirdv2/e203_subsys_top.v at master · riscv-mcu/e203_hbirdv2 (github.com)](https://github.com/riscv-mcu/e203_hbirdv2/blob/master/rtl/e203/subsys/e203_subsys_top.v)这个位置，接入了一系列的总线控制信号
![[Pasted image 20221023135552.png]]
	1. clone该项目，在项目中加入自己的外设和外设接口
		1. sram，参考添加rom的方式，在sysbus中加入对应的接口
			下面为添加rom的例子
			在subsys_mems中接入rom的接口
			![[Pasted image 20221023142314.png]]
			定义wire中间变量
			![[Pasted image 20221023142606.png]]
			将这些中间变量接在这个位置，mem_fab中
				![[Pasted image 20221023142532.png]]
		将中间wire信号接到mrom_top中，这个top就可以理解为rom的接口，负责rom和bus之间的通信
			![[Pasted image 20221023142253.png]]
			现在我们看看rom，其verilog代码和接口放在这里
			![[Pasted image 20221023143019.png]]
			mrom是rom的实现，top则包装了rom和对应的接口，可以发现，rom的接口对各个icb bus信号的处理比较简单
			![[Pasted image 20221023143334.png]]
		至于我们的sram，也可以使用类似的方式，首先找到sram的代码，位置在开发机的公共目录中，由于开发机无法将文件下载到我们的电脑，因此开发过程可能需要使用centos中的eda平台（或者尝试用scp发送到本地），打开sram，可以看到一些输入和输出
		![[Pasted image 20221023143812.png]]
		同样，我们需要为其设计接口，类似于mrom_top，以实现和ICB总线的通信，我们可以将sram源文件和top放在此文件夹中，我们还需要使用多个sram综合成一个大的sram，并在高位添加片选信号，以满足存储参数的容量需求。
		之后，我们将自己设计的接口导出的信号接在这个位置，mem_fab中这一段没有使用
		![[Pasted image 20221023144144.png]]
		除此之外，o6、o7也都没有使用，添加过后，理论上可以正常工作，在添加之前可能需要对接口进行功能仿真，查看是否符合ICB总线的时序要求。
		2. AIIP接口
			类似地，我们也需要设计AIIP的接口，源文件部分我们已经完成，需要使用类似的top文件将其封装起来，接收并返回一系列ICB总线信号量，并且需要满足时序规则。假设我们完成对应的接口之后，将其输出的信号按照相同的方式接到icb总线上，需要找到这个文件
			![[Pasted image 20221023145259.png]]
			接到这个位置
			![[Pasted image 20221023145336.png]]