TimeQuest Timing Analyzer report for display
Mon May 14 10:46:55 2018
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; display                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; sel_4:U1|sel_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sel_4:U1|sel_clk } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                               ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 190.26 MHz ; 190.26 MHz      ; clk              ;                                                ;
; 747.94 MHz ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -4.256 ; -265.690      ;
; sel_4:U1|sel_clk ; -0.337 ; -0.943        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clk              ; 0.086 ; 0.000         ;
; sel_4:U1|sel_clk ; 0.464 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; clk              ; -3.000 ; -123.447              ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948                ;
+------------------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.256 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 5.174      ;
; -4.200 ; count1[0]           ; count1[13]          ; clk          ; clk         ; 1.000        ; -0.082     ; 5.119      ;
; -4.183 ; count1[0]           ; count1[22]          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.112      ;
; -4.173 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 5.091      ;
; -4.150 ; count1[0]           ; count1[21]          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.079      ;
; -4.132 ; count1[0]           ; count1[24]          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.061      ;
; -4.114 ; sel_4:U1|count1[11] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.097     ; 5.018      ;
; -4.091 ; count1[0]           ; count1[14]          ; clk          ; clk         ; 1.000        ; -0.082     ; 5.010      ;
; -4.068 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.986      ;
; -4.051 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.969      ;
; -4.049 ; count1[0]           ; count1[31]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.955      ;
; -4.036 ; count1[0]           ; count1[20]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.965      ;
; -4.003 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.097     ; 4.907      ;
; -3.988 ; count1[0]           ; count1[11]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.907      ;
; -3.978 ; count1[0]           ; count1[12]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.897      ;
; -3.941 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.859      ;
; -3.936 ; count1[8]           ; number[4]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[3]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[2]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[1]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[12]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[11]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[10]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[9]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[8]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[7]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[6]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[5]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[13]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[14]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.936 ; count1[8]           ; number[15]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.881      ;
; -3.930 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.097     ; 4.834      ;
; -3.927 ; count1[0]           ; count1[16]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.860      ;
; -3.926 ; sel_4:U1|count1[24] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.844      ;
; -3.912 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.830      ;
; -3.903 ; count1[0]           ; count1[29]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.809      ;
; -3.892 ; count1[0]           ; count1[30]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.798      ;
; -3.868 ; count1[6]           ; count1[13]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.787      ;
; -3.863 ; sel_4:U1|count1[17] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.781      ;
; -3.858 ; sel_4:U1|count1[1]  ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.097     ; 4.762      ;
; -3.855 ; count1[0]           ; count1[19]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.784      ;
; -3.849 ; count1[6]           ; count1[22]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.778      ;
; -3.844 ; sel_4:U1|count1[6]  ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.764      ;
; -3.838 ; sel_4:U1|count1[18] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.756      ;
; -3.838 ; count1[13]          ; number[4]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[3]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[2]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[1]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[12]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[11]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[10]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[9]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[8]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[7]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[6]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[5]           ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[13]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[14]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.838 ; count1[13]          ; number[15]          ; clk          ; clk         ; 1.000        ; -0.068     ; 4.771      ;
; -3.818 ; count1[6]           ; count1[21]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.747      ;
; -3.798 ; count1[6]           ; count1[24]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.727      ;
; -3.784 ; sel_4:U1|count1[12] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.097     ; 4.688      ;
; -3.782 ; count1[3]           ; number[4]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[3]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[2]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[1]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[12]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[11]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[10]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[9]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[8]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[7]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[6]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[5]           ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[13]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[14]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.782 ; count1[3]           ; number[15]          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.727      ;
; -3.757 ; count1[0]           ; count1[27]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.663      ;
; -3.757 ; count1[6]           ; count1[14]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.676      ;
; -3.752 ; sel_4:U1|count1[0]  ; sel_4:U1|count1[31] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.667      ;
; -3.752 ; count1[27]          ; number[4]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[3]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[2]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[1]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[12]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[11]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[10]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[9]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[8]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[7]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[6]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[5]           ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[13]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[14]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.752 ; count1[27]          ; number[15]          ; clk          ; clk         ; 1.000        ; -0.053     ; 4.700      ;
; -3.746 ; count1[0]           ; count1[28]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.652      ;
; -3.732 ; count1[0]           ; count1[18]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.661      ;
; -3.718 ; sel_4:U1|count1[30] ; sel_4:U1|sel_clk    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.636      ;
; -3.717 ; count1[6]           ; count1[31]          ; clk          ; clk         ; 1.000        ; -0.095     ; 4.623      ;
; -3.702 ; count1[6]           ; count1[20]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.337 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.256      ;
; -0.275 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.194      ;
; -0.271 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.190      ;
; -0.213 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.132      ;
; -0.122 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 1.041      ;
; -0.048 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 0.967      ;
; 0.061  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.082     ; 0.858      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; 0.086 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 2.587      ; 3.176      ;
; 0.453 ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.507 ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.540 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 2.587      ; 3.130      ;
; 0.760 ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 1.014 ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.308      ;
; 1.115 ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.123 ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.081      ; 1.419      ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.464 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 0.758      ;
; 0.533 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 0.827      ;
; 0.577 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 0.871      ;
; 0.730 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.024      ;
; 0.765 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.059      ;
; 0.797 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.091      ;
; 0.825 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.082      ; 1.119      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[26]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[27]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[28]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[29]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[2]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[30]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[31]          ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[3]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[4]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[5]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[7]           ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; count1[8]           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 12.823 ; 12.877 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 11.456 ; 11.653 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 11.290 ; 11.133 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 12.823 ; 12.877 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 11.621 ; 11.415 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 11.911 ; 11.651 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 11.932 ; 11.704 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 12.127 ; 11.838 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 14.892 ; 14.808 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 13.343 ; 13.520 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.205 ; 13.039 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 14.892 ; 14.808 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 13.533 ; 13.364 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 13.843 ; 13.614 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 13.811 ; 13.597 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 14.039 ; 13.743 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.015  ; 9.272  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 9.015  ; 9.272  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.645  ; 8.507  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.866  ; 8.667  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.900  ; 8.688  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 8.250  ; 8.086  ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 8.397  ; 8.596  ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 8.250  ; 8.086  ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 9.920  ; 9.817  ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 8.566  ; 8.357  ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 8.842  ; 8.583  ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 8.866  ; 8.632  ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 9.046  ; 8.759  ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 9.671  ; 9.508  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 9.819  ; 10.016 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 9.671  ; 9.508  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 11.340 ; 11.239 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 9.986  ; 9.779  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 10.263 ; 10.005 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 10.281 ; 10.054 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 10.466 ; 10.181 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.303  ; 8.168  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.651  ; 8.899  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.303  ; 8.168  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.515  ; 8.322  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.548  ; 8.342  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                ;
+------------+-----------------+------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                           ;
+------------+-----------------+------------------+------------------------------------------------+
; 204.75 MHz ; 204.75 MHz      ; clk              ;                                                ;
; 834.72 MHz ; 402.09 MHz      ; sel_4:U1|sel_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -3.884 ; -236.025      ;
; sel_4:U1|sel_clk ; -0.198 ; -0.475        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; clk              ; 0.109 ; 0.000         ;
; sel_4:U1|sel_clk ; 0.416 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -123.447             ;
; sel_4:U1|sel_clk ; -1.487 ; -5.948               ;
+------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+
; -3.884 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.812      ;
; -3.826 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.754      ;
; -3.812 ; count1[0]           ; count1[13]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.742      ;
; -3.777 ; sel_4:U1|count1[11] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.089     ; 4.690      ;
; -3.710 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.638      ;
; -3.698 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.626      ;
; -3.690 ; count1[0]           ; count1[21]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.629      ;
; -3.677 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.089     ; 4.590      ;
; -3.664 ; count1[0]           ; count1[22]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.603      ;
; -3.637 ; count1[0]           ; count1[14]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.567      ;
; -3.619 ; count1[0]           ; count1[11]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.549      ;
; -3.615 ; sel_4:U1|count1[6]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.073     ; 4.544      ;
; -3.604 ; count1[0]           ; count1[24]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.543      ;
; -3.590 ; count1[8]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; count1[8]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.543      ;
; -3.590 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.089     ; 4.503      ;
; -3.583 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.511      ;
; -3.569 ; sel_4:U1|count1[24] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.497      ;
; -3.560 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.488      ;
; -3.557 ; count1[13]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.557 ; count1[13]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.499      ;
; -3.550 ; count1[0]           ; count1[12]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.480      ;
; -3.544 ; sel_4:U1|count1[1]  ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.089     ; 4.457      ;
; -3.537 ; count1[0]           ; count1[20]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.476      ;
; -3.533 ; count1[6]           ; count1[13]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.463      ;
; -3.530 ; sel_4:U1|count1[17] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.458      ;
; -3.529 ; count1[0]           ; count1[31]       ; clk          ; clk         ; 1.000        ; -0.085     ; 4.446      ;
; -3.512 ; sel_4:U1|count1[18] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.484 ; count1[3]           ; number[4]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[3]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[2]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[1]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[12]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[11]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[10]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[9]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[8]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[7]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[6]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[5]        ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[13]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[14]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.484 ; count1[3]           ; number[15]       ; clk          ; clk         ; 1.000        ; -0.049     ; 4.437      ;
; -3.476 ; count1[0]           ; count1[16]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.418      ;
; -3.457 ; sel_4:U1|count1[12] ; sel_4:U1|sel_clk ; clk          ; clk         ; 1.000        ; -0.089     ; 4.370      ;
; -3.435 ; count1[14]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[5]        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[13]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[14]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.435 ; count1[14]          ; number[15]       ; clk          ; clk         ; 1.000        ; -0.060     ; 4.377      ;
; -3.427 ; count1[0]           ; count1[19]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.366      ;
; -3.411 ; count1[6]           ; count1[21]       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.350      ;
; -3.403 ; count1[0]           ; count1[29]       ; clk          ; clk         ; 1.000        ; -0.085     ; 4.320      ;
; -3.401 ; count1[27]          ; number[4]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[3]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[2]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[1]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[12]       ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[11]       ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[10]       ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[9]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[8]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[7]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
; -3.401 ; count1[27]          ; number[6]        ; clk          ; clk         ; 1.000        ; -0.047     ; 4.356      ;
+--------+---------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                            ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; -0.198 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.127      ;
; -0.160 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.089      ;
; -0.146 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.075      ;
; -0.108 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 1.037      ;
; -0.009 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 0.938      ;
; 0.049  ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 0.880      ;
; 0.159  ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; 0.109 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 2.373      ; 2.947      ;
; 0.401 ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.447 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; -0.500       ; 2.373      ; 2.785      ;
; 0.468 ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.704 ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.900 ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.168      ;
; 1.026 ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sel_4:U1|count1[28] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; number[13]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sel_4:U1|count1[26] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; count1[28]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; number[11]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; count1[26]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sel_4:U1|count1[24] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; number[9]           ; number[10]          ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.073      ; 1.299      ;
+-------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.416 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.684      ;
; 0.496 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.764      ;
; 0.539 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.807      ;
; 0.674 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.942      ;
; 0.711 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 0.979      ;
; 0.745 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 1.013      ;
; 0.775 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.073      ; 1.043      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[17]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[23]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[25]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[26]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[27]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[28]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[29]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[2]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[30]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[31]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[3]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[4]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[5]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[7]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[8]           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.495  ; 0.679        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.495  ; 0.679        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.495  ; 0.679        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.495  ; 0.679        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 11.869 ; 11.819 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 10.631 ; 10.865 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 10.517 ; 10.340 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 11.869 ; 11.819 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 10.851 ; 10.588 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 11.133 ; 10.799 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 11.160 ; 10.844 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 11.372 ; 10.956 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 13.746 ; 13.492 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 12.303 ; 12.508 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 12.220 ; 11.993 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 13.746 ; 13.492 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 12.550 ; 12.324 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 12.801 ; 12.545 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 12.824 ; 12.517 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 13.071 ; 12.621 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 8.229  ; 8.611  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 8.207  ; 8.611  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 7.974  ; 7.749  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.188  ; 7.895  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.229  ; 7.916  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 7.469  ; 7.287  ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 7.568  ; 7.800  ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 7.469  ; 7.287  ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 8.977  ; 8.753  ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 7.786  ; 7.526  ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 8.056  ; 7.727  ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 8.194  ; 7.767  ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 8.284  ; 7.877  ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 8.800  ; 8.618  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 8.899  ; 9.131  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 8.800  ; 8.618  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 10.308 ; 10.084 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 9.117  ; 8.857  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 9.387  ; 9.058  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 9.429  ; 9.098  ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 9.615  ; 9.208  ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 7.637  ; 7.420  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 7.857  ; 8.246  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 7.637  ; 7.420  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 7.843  ; 7.560  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 7.882  ; 7.581  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.412 ; -75.468       ;
; sel_4:U1|sel_clk ; 0.411  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.072 ; -0.072        ;
; sel_4:U1|sel_clk ; 0.193  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -98.366              ;
; sel_4:U1|sel_clk ; -1.000 ; -4.000               ;
+------------------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.412 ; count1[0]           ; count1[22]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.366      ;
; -1.388 ; count1[0]           ; count1[24]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.342      ;
; -1.364 ; count1[0]           ; count1[14]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.315      ;
; -1.343 ; count1[0]           ; count1[20]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.297      ;
; -1.339 ; count1[0]           ; count1[13]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.290      ;
; -1.333 ; count1[0]           ; count1[21]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.287      ;
; -1.306 ; count1[0]           ; count1[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.257      ;
; -1.295 ; count1[0]           ; count1[31]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.237      ;
; -1.293 ; sel_4:U1|count1[11] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.048     ; 2.232      ;
; -1.291 ; count1[0]           ; count1[30]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.233      ;
; -1.285 ; count1[0]           ; count1[16]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.242      ;
; -1.281 ; sel_4:U1|count1[22] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.230      ;
; -1.274 ; count1[13]          ; number[4]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[3]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[2]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[1]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[12]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[11]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[10]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[9]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[8]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[7]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[6]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[5]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[13]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[14]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.274 ; count1[13]          ; number[15]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.231      ;
; -1.262 ; count1[6]           ; count1[22]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.216      ;
; -1.247 ; count1[0]           ; count1[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.238 ; count1[6]           ; count1[24]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.192      ;
; -1.231 ; sel_4:U1|count1[19] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.180      ;
; -1.227 ; count1[0]           ; count1[29]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.169      ;
; -1.223 ; count1[0]           ; count1[28]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.165      ;
; -1.222 ; sel_4:U1|count1[7]  ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.048     ; 2.161      ;
; -1.214 ; count1[6]           ; count1[14]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.165      ;
; -1.208 ; sel_4:U1|count1[6]  ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.159      ;
; -1.203 ; sel_4:U1|count1[27] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.152      ;
; -1.203 ; sel_4:U1|count1[21] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.152      ;
; -1.199 ; count1[0]           ; count1[18]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.153      ;
; -1.193 ; count1[6]           ; count1[20]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.147      ;
; -1.191 ; count1[0]           ; count1[19]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.145      ;
; -1.189 ; count1[6]           ; count1[13]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.140      ;
; -1.183 ; count1[6]           ; count1[21]         ; clk          ; clk         ; 1.000        ; -0.033     ; 2.137      ;
; -1.175 ; count1[0]           ; count1[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.126      ;
; -1.167 ; count1[13]          ; count1[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.165 ; count1[13]          ; count1[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.116      ;
; -1.164 ; count1[13]          ; count1[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.115      ;
; -1.164 ; count1[13]          ; count1[14]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.115      ;
; -1.162 ; sel_4:U1|count1[13] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.048     ; 2.101      ;
; -1.161 ; sel_4:U1|count1[23] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.110      ;
; -1.161 ; count1[13]          ; count1[13]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.112      ;
; -1.159 ; count1[13]          ; count1[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.110      ;
; -1.159 ; count1[0]           ; count1[27]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.101      ;
; -1.156 ; count1[6]           ; count1[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.107      ;
; -1.155 ; count1[0]           ; count1[26]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.097      ;
; -1.155 ; sel_4:U1|count1[24] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.104      ;
; -1.152 ; sel_4:U1|count1[1]  ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.048     ; 2.091      ;
; -1.152 ; sel_4:U1|count1[25] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.101      ;
; -1.146 ; count1[8]           ; number[4]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[3]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[2]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[1]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[12]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[11]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[10]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[9]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[8]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[7]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[6]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[5]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[13]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[14]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.146 ; count1[8]           ; number[15]         ; clk          ; clk         ; 1.000        ; -0.023     ; 2.110      ;
; -1.145 ; count1[6]           ; count1[31]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.087      ;
; -1.141 ; count1[6]           ; count1[30]         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.083      ;
; -1.135 ; count1[6]           ; count1[16]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.092      ;
; -1.112 ; sel_4:U1|count1[17] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.061      ;
; -1.111 ; count1[14]          ; number[4]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[3]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[2]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[1]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[12]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[11]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[10]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[9]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[8]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[7]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[6]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[5]          ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[13]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[14]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.111 ; count1[14]          ; number[15]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.068      ;
; -1.106 ; count1[13]          ; count1[16]         ; clk          ; clk         ; 1.000        ; -0.030     ; 2.063      ;
; -1.105 ; sel_4:U1|count1[22] ; sel_4:U1|count1[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 2.061      ;
; -1.102 ; sel_4:U1|count1[22] ; sel_4:U1|count1[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 2.058      ;
; -1.099 ; sel_4:U1|count1[18] ; sel_4:U1|sel_clk   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.048      ;
; -1.097 ; count1[6]           ; count1[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.048      ;
; -1.097 ; count1[3]           ; number[4]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.061      ;
; -1.097 ; count1[3]           ; number[3]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.061      ;
; -1.097 ; count1[3]           ; number[2]          ; clk          ; clk         ; 1.000        ; -0.023     ; 2.061      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sel_4:U1|sel_clk'                                                                           ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.411 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.539      ;
; 0.439 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.511      ;
; 0.459 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.491      ;
; 0.493 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.457      ;
; 0.515 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.435      ;
; 0.546 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.404      ;
; 0.591 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                             ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+
; -0.072 ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk    ; sel_4:U1|sel_clk ; clk         ; 0.000        ; 1.118      ; 1.265      ;
; 0.187  ; number[0]           ; number[0]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.204  ; number[15]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.303  ; count1[15]          ; count1[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; sel_4:U1|count1[5]  ; sel_4:U1|count1[5]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; sel_4:U1|count1[3]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; sel_4:U1|count1[13] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; count1[3]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; count1[5]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; count1[31]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; sel_4:U1|count1[11] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[7]  ; sel_4:U1|count1[7]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[1]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; sel_4:U1|count1[31] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; number[4]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[1]           ; count1[1]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[7]           ; count1[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[2]           ; number[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[17]          ; count1[17]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[27]          ; count1[27]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; count1[29]          ; count1[29]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[12]          ; number[12]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[6]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; number[14]          ; number[14]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; sel_4:U1|count1[21] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[27] ; sel_4:U1|count1[27] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[17] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[19] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; sel_4:U1|count1[29] ; sel_4:U1|count1[29] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; count1[2]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[8]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[25]          ; count1[25]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[23]          ; count1[23]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; count1[9]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[10]          ; number[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[8]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; number[7]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; sel_4:U1|count1[10] ; sel_4:U1|count1[10] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[12] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; sel_4:U1|count1[23] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; sel_4:U1|count1[22] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; sel_4:U1|count1[25] ; sel_4:U1|count1[25] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; sel_4:U1|count1[16] ; sel_4:U1|count1[16] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; number[3]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; count1[4]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; count1[30]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; count1[10]          ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[9]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; number[5]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; sel_4:U1|count1[20] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; sel_4:U1|count1[24] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; sel_4:U1|count1[18] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; sel_4:U1|count1[30] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; count1[28]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; count1[26]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; number[11]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; number[13]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; sel_4:U1|count1[26] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; sel_4:U1|count1[28] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.398  ; number[1]           ; number[1]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.518      ;
; 0.453  ; sel_4:U1|count1[1]  ; sel_4:U1|count1[2]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sel_4:U1|count1[11] ; sel_4:U1|count1[12] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; count1[3]           ; count1[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; number[14]          ; number[15]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[1]           ; count1[2]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[7]           ; count1[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[6]           ; number[7]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[21] ; sel_4:U1|count1[22] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[2]           ; number[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[29]          ; count1[30]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[4]           ; number[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[19] ; sel_4:U1|count1[20] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[17] ; sel_4:U1|count1[18] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[29] ; sel_4:U1|count1[30] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; count1[27]          ; count1[28]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; number[12]          ; number[13]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; sel_4:U1|count1[27] ; sel_4:U1|count1[28] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; count1[9]           ; count1[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[8]           ; number[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; sel_4:U1|count1[23] ; sel_4:U1|count1[24] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; count1[25]          ; count1[26]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; number[10]          ; number[11]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; sel_4:U1|count1[25] ; sel_4:U1|count1[26] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.463  ; sel_4:U1|count1[2]  ; sel_4:U1|count1[3]  ; clk              ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; sel_4:U1|count1[12] ; sel_4:U1|count1[13] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; count1[2]           ; count1[3]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; sel_4:U1|count1[10] ; sel_4:U1|count1[11] ; clk              ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; sel_4:U1|count1[16] ; sel_4:U1|count1[17] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; count1[8]           ; count1[9]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; number[7]           ; number[8]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; sel_4:U1|count1[22] ; sel_4:U1|count1[23] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; count1[4]           ; count1[5]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; count1[30]          ; count1[31]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; sel_4:U1|count1[30] ; sel_4:U1|count1[31] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; number[3]           ; number[4]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; number[5]           ; number[6]           ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; sel_4:U1|count1[20] ; sel_4:U1|count1[21] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; sel_4:U1|count1[18] ; sel_4:U1|count1[19] ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; number[9]           ; number[10]          ; clk              ; clk         ; 0.000        ; 0.036      ; 0.585      ;
+--------+---------------------+---------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sel_4:U1|sel_clk'                                                                            ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+
; 0.193 ; sel_4:U1|sel[0] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.223 ; sel_4:U1|sel[3] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.344      ;
; 0.245 ; sel_4:U1|sel[0] ; sel_4:U1|sel[1] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.366      ;
; 0.282 ; sel_4:U1|sel[2] ; sel_4:U1|sel[3] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.403      ;
; 0.303 ; sel_4:U1|sel[1] ; sel_4:U1|sel[2] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.424      ;
; 0.319 ; sel_4:U1|sel[2] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.440      ;
; 0.337 ; sel_4:U1|sel[1] ; sel_4:U1|sel[0] ; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 0.000        ; 0.037      ; 0.458      ;
+-------+-----------------+-----------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count1[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; number[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sel_4:U1|sel_clk    ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[10]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[15]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[16]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[1]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[2]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[3]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[4]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[5]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[7]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[8]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count1[9]           ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[10]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[11]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[12]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[13]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[14]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[15]          ;
; -0.179 ; 0.005        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; number[1]           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sel_4:U1|sel_clk'                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[0]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[1]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[2]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; sel_4:U1|sel[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk|q                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|inclk[0] ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel_clk~clkctrl|outclk   ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[0]|clk               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[1]|clk               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[2]|clk               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; sel_4:U1|sel_clk ; Rise       ; U1|sel[3]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 6.208 ; 6.262 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 5.360 ; 5.292 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 5.138 ; 5.193 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 6.208 ; 6.262 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 5.265 ; 5.331 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 5.378 ; 5.456 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 5.393 ; 5.474 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 5.433 ; 5.526 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 7.055 ; 7.183 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 6.181 ; 6.163 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 5.984 ; 6.051 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 7.055 ; 7.183 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 6.154 ; 6.188 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 6.277 ; 6.303 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 6.265 ; 6.333 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 6.278 ; 6.383 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 4.330 ; 4.198 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.330 ; 4.198 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 3.981 ; 4.076 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 4.071 ; 4.167 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 4.076 ; 4.173 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 3.736 ; 3.776 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 3.937 ; 3.885 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 3.736 ; 3.776 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 4.798 ; 4.884 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 3.859 ; 3.910 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 3.963 ; 4.025 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 3.978 ; 4.115 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.022 ; 4.098 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 4.397 ; 4.437 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 4.598 ; 4.546 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 4.397 ; 4.437 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 5.459 ; 5.545 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 4.520 ; 4.571 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 4.624 ; 4.686 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 4.639 ; 4.726 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 4.683 ; 4.759 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 3.833 ; 3.925 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.170 ; 4.042 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 3.833 ; 3.925 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 3.919 ; 4.013 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 3.925 ; 4.019 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -4.256   ; -0.072 ; N/A      ; N/A     ; -3.000              ;
;  clk              ; -4.256   ; -0.072 ; N/A      ; N/A     ; -3.000              ;
;  sel_4:U1|sel_clk ; -0.337   ; 0.193  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS   ; -266.633 ; -0.072 ; 0.0      ; 0.0     ; -129.395            ;
;  clk              ; -265.690 ; -0.072 ; N/A      ; N/A     ; -123.447            ;
;  sel_4:U1|sel_clk ; -0.943   ; 0.000  ; N/A      ; N/A     ; -5.948              ;
+-------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; seg[*]    ; clk              ; 12.823 ; 12.877 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 11.456 ; 11.653 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 11.290 ; 11.133 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 12.823 ; 12.877 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 11.621 ; 11.415 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 11.911 ; 11.651 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 11.932 ; 11.704 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 12.127 ; 11.838 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 14.892 ; 14.808 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 13.343 ; 13.520 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 13.205 ; 13.039 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 14.892 ; 14.808 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 13.533 ; 13.364 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 13.843 ; 13.614 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 13.811 ; 13.597 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 14.039 ; 13.743 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 9.015  ; 9.272  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 9.015  ; 9.272  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 8.645  ; 8.507  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 8.866  ; 8.667  ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 8.900  ; 8.688  ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; seg[*]    ; clk              ; 3.736 ; 3.776 ; Rise       ; clk              ;
;  seg[0]   ; clk              ; 3.937 ; 3.885 ; Rise       ; clk              ;
;  seg[1]   ; clk              ; 3.736 ; 3.776 ; Rise       ; clk              ;
;  seg[2]   ; clk              ; 4.798 ; 4.884 ; Rise       ; clk              ;
;  seg[3]   ; clk              ; 3.859 ; 3.910 ; Rise       ; clk              ;
;  seg[4]   ; clk              ; 3.963 ; 4.025 ; Rise       ; clk              ;
;  seg[5]   ; clk              ; 3.978 ; 4.115 ; Rise       ; clk              ;
;  seg[6]   ; clk              ; 4.022 ; 4.098 ; Rise       ; clk              ;
; seg[*]    ; sel_4:U1|sel_clk ; 4.397 ; 4.437 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[0]   ; sel_4:U1|sel_clk ; 4.598 ; 4.546 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[1]   ; sel_4:U1|sel_clk ; 4.397 ; 4.437 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[2]   ; sel_4:U1|sel_clk ; 5.459 ; 5.545 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[3]   ; sel_4:U1|sel_clk ; 4.520 ; 4.571 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[4]   ; sel_4:U1|sel_clk ; 4.624 ; 4.686 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[5]   ; sel_4:U1|sel_clk ; 4.639 ; 4.726 ; Rise       ; sel_4:U1|sel_clk ;
;  seg[6]   ; sel_4:U1|sel_clk ; 4.683 ; 4.759 ; Rise       ; sel_4:U1|sel_clk ;
; sel[*]    ; sel_4:U1|sel_clk ; 3.833 ; 3.925 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[0]   ; sel_4:U1|sel_clk ; 4.170 ; 4.042 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[1]   ; sel_4:U1|sel_clk ; 3.833 ; 3.925 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[2]   ; sel_4:U1|sel_clk ; 3.919 ; 4.013 ; Rise       ; sel_4:U1|sel_clk ;
;  sel[3]   ; sel_4:U1|sel_clk ; 3.925 ; 4.019 ; Rise       ; sel_4:U1|sel_clk ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nrst                    ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; clk                     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA0~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.88 V              ; -0.0703 V           ; 0.295 V                              ; 0.115 V                              ; 3.08e-10 s                  ; 3.92e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.88 V             ; -0.0703 V          ; 0.295 V                             ; 0.115 V                             ; 3.08e-10 s                 ; 3.92e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.81 V              ; -0.00696 V          ; 0.231 V                              ; 0.126 V                              ; 3.06e-09 s                  ; 2.77e-09 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.81 V             ; -0.00696 V         ; 0.231 V                             ; 0.126 V                             ; 3.06e-09 s                 ; 2.77e-09 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.31e-09 V                   ; 2.88 V              ; -0.0693 V           ; 0.135 V                              ; 0.127 V                              ; 4.28e-10 s                  ; 4.03e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 4.31e-09 V                  ; 2.88 V             ; -0.0693 V          ; 0.135 V                             ; 0.127 V                             ; 4.28e-10 s                 ; 4.03e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.98e-09 V                   ; 2.88 V              ; -0.0703 V           ; 0.295 V                              ; 0.115 V                              ; 3.08e-10 s                  ; 3.92e-10 s                  ; No                         ; Yes                        ; 2.8 V                       ; 2.98e-09 V                  ; 2.88 V             ; -0.0703 V          ; 0.295 V                             ; 0.115 V                             ; 3.08e-10 s                 ; 3.92e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.16e-09 V                   ; 2.87 V              ; -0.0594 V           ; 0.152 V                              ; 0.127 V                              ; 2.79e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.16e-09 V                  ; 2.87 V             ; -0.0594 V          ; 0.152 V                             ; 0.127 V                             ; 2.79e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.85 V              ; -0.048 V            ; 0.144 V                              ; 0.197 V                              ; 4.55e-10 s                  ; 4.48e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.85 V             ; -0.048 V           ; 0.144 V                             ; 0.197 V                             ; 4.55e-10 s                 ; 4.48e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.81 V              ; -0.00387 V          ; 0.212 V                              ; 0.087 V                              ; 3.59e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.81 V             ; -0.00387 V         ; 0.212 V                             ; 0.087 V                             ; 3.59e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.24e-07 V                   ; 2.84 V              ; -0.0451 V           ; 0.162 V                              ; 0.211 V                              ; 4.63e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.24e-07 V                  ; 2.84 V             ; -0.0451 V          ; 0.162 V                             ; 0.211 V                             ; 4.63e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.86e-07 V                   ; 2.85 V              ; -0.048 V            ; 0.144 V                              ; 0.197 V                              ; 4.55e-10 s                  ; 4.48e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.86e-07 V                  ; 2.85 V             ; -0.048 V           ; 0.144 V                             ; 0.197 V                             ; 4.55e-10 s                 ; 4.48e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.02e-07 V                   ; 2.84 V              ; -0.047 V            ; 0.076 V                              ; 0.073 V                              ; 3.37e-10 s                  ; 3.69e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.02e-07 V                  ; 2.84 V             ; -0.047 V           ; 0.076 V                             ; 0.073 V                             ; 3.37e-10 s                 ; 3.69e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.104 V            ; 0.19 V                               ; 0.28 V                               ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.104 V           ; 0.19 V                              ; 0.28 V                              ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; sel[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; sel[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[0]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[1]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[2]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.17 V              ; -0.0153 V           ; 0.272 V                              ; 0.249 V                              ; 2.4e-09 s                   ; 2.3e-09 s                   ; No                         ; Yes                        ; 3.15 V                      ; 8.45e-08 V                  ; 3.17 V             ; -0.0153 V          ; 0.272 V                             ; 0.249 V                             ; 2.4e-09 s                  ; 2.3e-09 s                  ; No                        ; Yes                       ;
; seg[3]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[4]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[5]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.45e-08 V                   ; 3.25 V              ; -0.113 V            ; 0.202 V                              ; 0.316 V                              ; 2.75e-10 s                  ; 2.69e-10 s                  ; Yes                        ; No                         ; 3.15 V                      ; 8.45e-08 V                  ; 3.25 V             ; -0.113 V           ; 0.202 V                             ; 0.316 V                             ; 2.75e-10 s                 ; 2.69e-10 s                 ; Yes                       ; No                        ;
; seg[6]        ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.7e-08 V                    ; 3.25 V              ; -0.104 V            ; 0.19 V                               ; 0.28 V                               ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.7e-08 V                   ; 3.25 V             ; -0.104 V           ; 0.19 V                              ; 0.28 V                              ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 4.11e-08 V                   ; 3.34 V              ; -0.15 V             ; 0.223 V                              ; 0.183 V                              ; 2.79e-10 s                  ; 2.07e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 4.11e-08 V                  ; 3.34 V             ; -0.15 V            ; 0.223 V                             ; 0.183 V                             ; 2.79e-10 s                 ; 2.07e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 2376     ; 0        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; clk              ; 1        ; 1        ; 0        ; 0        ;
; sel_4:U1|sel_clk ; sel_4:U1|sel_clk ; 7        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Mon May 14 10:46:46 2018
Info: Command: quartus_sta display -c display
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name sel_4:U1|sel_clk sel_4:U1|sel_clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.256
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.256      -265.690 clk 
    Info:    -0.337        -0.943 sel_4:U1|sel_clk 
Info: Worst-case hold slack is 0.086
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.086         0.000 clk 
    Info:     0.464         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.884
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.884      -236.025 clk 
    Info:    -0.198        -0.475 sel_4:U1|sel_clk 
Info: Worst-case hold slack is 0.109
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.109         0.000 clk 
    Info:     0.416         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -123.447 clk 
    Info:    -1.487        -5.948 sel_4:U1|sel_clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {sel_4:U1|sel_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {sel_4:U1|sel_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.412
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.412       -75.468 clk 
    Info:     0.411         0.000 sel_4:U1|sel_clk 
Info: Worst-case hold slack is -0.072
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.072        -0.072 clk 
    Info:     0.193         0.000 sel_4:U1|sel_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -98.366 clk 
    Info:    -1.000        -4.000 sel_4:U1|sel_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 358 megabytes
    Info: Processing ended: Mon May 14 10:46:54 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


