<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-1920535-B1" country="EP" doc-number="1920535" kind="B1" date="20140108" family-id="37308282" file-reference-id="302211" date-produced="20180826" status="corrected" lang="DE"><bibliographic-data><publication-reference fvid="146588806" ucid="EP-1920535-B1"><document-id><country>EP</country><doc-number>1920535</doc-number><kind>B1</kind><date>20140108</date><lang>DE</lang></document-id></publication-reference><application-reference ucid="EP-06777155-A" is-representative="NO"><document-id mxw-id="PAPP154850998" load-source="docdb" format="epo"><country>EP</country><doc-number>06777155</doc-number><kind>A</kind><date>20060902</date><lang>DE</lang></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC140550022" ucid="DE-102005041759-A" load-source="docdb"><document-id format="epo"><country>DE</country><doc-number>102005041759</doc-number><kind>A</kind><date>20050902</date></document-id></priority-claim><priority-claim mxw-id="PPC140554076" ucid="EP-2006008588-W" load-source="docdb"><document-id format="epo"><country>EP</country><doc-number>2006008588</doc-number><kind>W</kind><date>20060902</date></document-id></priority-claim></priority-claims><dates-of-public-availability><intention-to-grant-date><date>20131004</date></intention-to-grant-date></dates-of-public-availability><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL1989326684" load-source="ipcr">H03K   3/0231      20060101ALI20130909BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1989326685" load-source="ipcr">H03L   1/02        20060101AFI20130909BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1989326686" load-source="ipcr">H03L   7/099       20060101ALI20130909BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL1989636255" load-source="docdb" scheme="CPC">H03L   1/022       20130101 FI20130101BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT132371051" lang="DE" load-source="patent-office">OSZILLATORSCHALTUNG SOWIE VERFAHREN ZUR BEEINFLUSSUNG, STEUERUNG ODER REGELUNG DER FREQUENZ EINES OSZILLATORS</invention-title><invention-title mxw-id="PT132371052" lang="EN" load-source="patent-office">OSCILLATOR CIRCUIT AND METHOD FOR INFLUENCING, CONTROLLING, OR REGULATING THE FREQUENCY OF AN OSCILLATOR</invention-title><invention-title mxw-id="PT132371053" lang="FR" load-source="patent-office">CIRCUIT D'OSCILLATEUR ET PROCEDE DESTINE A INFLUENCER COMMANDER OU REGULER LA FREQUENCE D'UN OSCILLATEUR</invention-title></technical-data><parties><applicants><applicant mxw-id="PPAR919537187" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>PEPPERL &amp; FUCHS</last-name><address><country>DE</country></address></addressbook></applicant><applicant mxw-id="PPAR919519759" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>PEPPERL + FUCHS GMBH</last-name></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR919539102" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>GAEDE DIRK</last-name><address><country>DE</country></address></addressbook></inventor><inventor mxw-id="PPAR919525388" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>GAEDE, DIRK</last-name></addressbook></inventor><inventor mxw-id="PPAR919024836" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>GAEDE, DIRK</last-name><address><street>Mannheimer Strasse 137</street><city>68309 Mannheim</city><country>DE</country></address></addressbook></inventor></inventors><assignees><assignee mxw-id="PPAR919024838" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Pepperl + Fuchs GmbH</last-name><iid>100197332</iid><address><street>Königsberger Allee 87</street><city>68307 Mannheim</city><country>DE</country></address></addressbook></assignee></assignees><agents><agent mxw-id="PPAR919024837" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Mierswa, Klaus</last-name><iid>100061724</iid><address><street>MIERSWA &amp;VONNEMANN Patentanwälte Postfach 10 25 52</street><city>68025 Mannheim</city><country>DE</country></address></addressbook></agent></agents></parties><international-convention-data><pct-or-regional-filing-data ucid="EP-2006008588-W"><document-id><country>EP</country><doc-number>2006008588</doc-number><kind>W</kind><date>20060902</date><lang>DE</lang></document-id></pct-or-regional-filing-data><pct-or-regional-publishing-data ucid="WO-2007025777-A1"><document-id><country>WO</country><doc-number>2007025777</doc-number><kind>A1</kind><date>20070308</date><lang>DE</lang></document-id></pct-or-regional-publishing-data><designated-states><ep-contracting-states><country mxw-id="DS549925434" load-source="docdb">AT</country><country mxw-id="DS549788608" load-source="docdb">BE</country><country mxw-id="DS549790276" load-source="docdb">BG</country><country mxw-id="DS549880480" load-source="docdb">CH</country><country mxw-id="DS549805631" load-source="docdb">CY</country><country mxw-id="DS549925435" load-source="docdb">CZ</country><country mxw-id="DS549788613" load-source="docdb">DE</country><country mxw-id="DS549805636" load-source="docdb">DK</country><country mxw-id="DS549805637" load-source="docdb">EE</country><country mxw-id="DS549896958" load-source="docdb">ES</country><country mxw-id="DS549790285" load-source="docdb">FI</country><country mxw-id="DS549873489" load-source="docdb">FR</country><country mxw-id="DS549788614" load-source="docdb">GB</country><country mxw-id="DS549805638" load-source="docdb">GR</country><country mxw-id="DS549925436" load-source="docdb">HU</country><country mxw-id="DS549880481" load-source="docdb">IE</country><country mxw-id="DS549805639" load-source="docdb">IS</country><country mxw-id="DS549873494" load-source="docdb">IT</country><country mxw-id="DS549805644" load-source="docdb">LI</country><country mxw-id="DS549790286" load-source="docdb">LT</country><country mxw-id="DS549884138" load-source="docdb">LU</country><country mxw-id="DS549790287" load-source="docdb">LV</country><country mxw-id="DS549790288" load-source="docdb">MC</country><country mxw-id="DS549805645" load-source="docdb">NL</country><country mxw-id="DS549805646" load-source="docdb">PL</country><country mxw-id="DS549790301" load-source="docdb">PT</country><country mxw-id="DS549925437" load-source="docdb">RO</country><country mxw-id="DS549805647" load-source="docdb">SE</country><country mxw-id="DS549873495" load-source="docdb">SI</country><country mxw-id="DS549788615" load-source="docdb">SK</country><country mxw-id="DS549884139" load-source="docdb">TR</country></ep-contracting-states></designated-states></international-convention-data><office-specific-data><eptags><ep-no-a-document-published>*</ep-no-a-document-published></eptags></office-specific-data></bibliographic-data><description mxw-id="PDES63961224" lang="DE" load-source="patent-office"><!-- EPO <DP n="1"> --><heading id="h0001">Technisches Gebiet:</heading><p id="p0001" num="0001">Die Erfindung betrifft eine Oszillatorschaltung sowie ein Verfahren zur Beeinflussung, Steuerung oder Regelung der Frequenz eines Oszillators.</p><heading id="h0002">Stand der Technik:</heading><p id="p0002" num="0002">Die Laufzeit eines ausgesendeten und rückreflektierten elektromagnetischen oder akustischen Signals wird in vielen Bereichen der Technik für Ortung und Entfernungsbestimmung von Objekten eingesetzt. Grundlage dafür ist die bei konstanter Ausbreitungsgeschwindigkeit des Signals lineare Beziehung zwischen der Laufzeit des Signals und der zurückgelegten Strecke, damit auch der Entfernung des Objekts. Schall-Laufzeitmessungen werden beispielsweise ausgenutzt beim Echotot-Verfahren, in medizinischen Ultraschall-Diagnosegeräten, bei der Überwachung von Füllständen von Medien in Behältnissen oder in automatisch ablaufenden Fertigungsprozessen.</p><p id="p0003" num="0003">Die benötigten akustischen Signale werden meist durch Ultraschall-Wandler erzeugt. Bevorzugt werden als Ultraschall-Wandler spezielle Keramiken verwendet, welche durch Anlegen einer Wechselspannung mit Hilfe des piezoelektrischen Effekts zu mechanischen Schwingungen und damit zur Abgabe von Ultraschall angeregt werden.</p><p id="p0004" num="0004">Um eine möglichst hohe Leistung der von dem Ultraschall-Wandler erzeugten Ultraschallwellen zu erzielen, sollte die Frequenz der verwendeten Wechselspannung mit der Eigenfrequenz, d.h. mit der Resonanzfrequenz des Ultraschall-Wandlers identisch sein. In der Praxis wird daher üblicherweise die Frequenz der Wechselspannung auf die Resonanzfrequenz des Ultraschall-Wandlers abgestimmt.<!-- EPO <DP n="2"> --></p><p id="p0005" num="0005">Die Wechselspannung wird üblicherweise durch einen Oszillator erzeugt und anschließend durch einen oder mehrere Treiber auf die zur Anregung des Ultraschallwandlers erforderliche Leistung verstärkt.</p><p id="p0006" num="0006">Jedoch ist die Resonanzfrequenz von Ultraschallwandlern nicht konstant; vielmehr ist sie z.B. auf Grund von Alterung, Verschmutzung und Temperaturdrift des Ultraschall-Wandlers zeitlichen Änderungen unterworfen, welche ein erhebliches Ausmaß erreichen können; um der Temperaturdrift zu begegnen, sind spezielle Kompensationsschaltungen entwickelt worden. Einen weiteren Einflussfaktor auf die Resonanzfrequenz des Ultraschall-Wandlers stellen dessen Einbaubedingungen im Betrieb dar.</p><p id="p0007" num="0007">Des weiteren können Exemplarstreuungen der Resonanzfrequenz eine störende Rolle spielen, z.B. dann, wenn ein Ultraschall-Wandler in einem akustischen Abstands-Meßsystem aufgrund eines Defekts gegen einen anderen Ultraschall-Wandler ausgetauscht werden muss. In solchen Fällen muss auf Grund der üblichen Exemplarstreuung meist eine Neuabstimmung der anregenden Wechselspannung erfolgen, was einen erheblichen Zusatzaufwand und entsprechende Kosten bedeuten kann.</p><p id="p0008" num="0008">Um langfristig eine maximale Schalleistung zu erzielen, muss die Änderung der Resonanzfrequenz des Ultraschallwandlers durch Nachstimmen der Oszillatorfrequenz ausgeglichen werden.</p><p id="p0009" num="0009">Zur Abstimmung der Frequenz der Wechselspannung auf die Resonanzfrequenz des Ultraschall-Wandlers sind verschiedene Verfahren bekannt.</p><p id="p0010" num="0010">Eines dieser Verfahren ist Direct Digital Synthesis (DDS). Nachteilig hierbei sind die hohen Kosten des DDS-IC. Ein weiterer Nachteil dieses Verfahrens besteht in dem Umstand, dass das Frequenzsignal meist als kontinuierliche, harmonische Kleinsignalschwingung vorliegt und zusätzlich aufbereitet werden muss (Verstärkung, Rechteckformung, Torschaltung für Anregungsdauer).<!-- EPO <DP n="3"> --></p><p id="p0011" num="0011">Ein anderes bekanntes Verfahren ist die Verwendung einer Kombination aus Digital-Analog-Konverter (DAC) und analog steuerbarem Oszillator (VCO). Dieses Verfahren ist aufwendig, wenn ein externer DAC verwendet wird.</p><p id="p0012" num="0012">Zur Ultraschall-Laufzeitmessung wird dann ein weiterer Timer benötigt, wodurch der Spielraum bei der Programmierung insbesondere bei Verwendung von einfachen 8-Bit-Mikrocontrollern erheblich eingeschränkt wird.</p><p id="p0013" num="0013">Ferner ist bei diesem Verfahren nachteilig, dass der VCO zusätzlich in einem geschlossenen Regelkreis betrieben werden muss, da die Steuerkennlinie eines gewöhnlichen VCO-IC aufgrund von Exemplarstreuungen und geringer Konstanz als Frequenzmaßstab ungeeignet ist.</p><p id="p0014" num="0014">Ein weiteres bekanntes Verfahren besteht in der Frequenzerzeugung durch den Mikrocontroller selbst (per software loop oder mittels Timer). Hierbei wird jedoch nur eine unzureichende Frequenzauflösung von typischerweise ca. 10% erreicht (z.B. Mikrocontroller-Taktfrequenz 4 MHz, Ultraschall-Wandler-Resonanzfrequenz 400 kHz), gefordert bzw. wünschenswert ist jedoch eine Frequenzauflösung von ca. 0,2%. Weitere Nachteile sind, dass dieses Verfahren nur mit darauf abgestimmten Ultraschall-Wandlern geringster Fertigungstoleranz oder unter Inkaufnahme eines gravierenden Performance-Verlustes realisierbar ist und dass eine Temperaturkompensation nicht ohne weiteres möglich ist.</p><p id="p0015" num="0015">Ein weiteres Verfahren besteht in der Verwendung eines digitalen Potentiometers als Abgleichelement. Eine ausreichende Frequenzauflösung wäre dabei mit höheren Kosten verbunden.</p><p id="p0016" num="0016">Ein weiteres Verfahren besteht in der Verwendung eines RC-Oszillators mit Laserabgleich des frequenzbestimmenden Widerstandes. Sehr nachteilig hierbei ist, dass nur ein einmaliger Abgleich in eine Richtung (abnehmende Frequenz) möglich ist.<!-- EPO <DP n="4"> --></p><p id="p0017" num="0017">Ein weiteres Verfahren besteht in einem Abgleich mittels eines mechanischen Potentiometers oder Trimmer-Kondensators. Dieses Verfahren erfordert entweder einen hohen Personal- und Zeitaufwand oder spezielles Equipment, welches nur bei hohen Stückzahlen rentabel ist. Ein weiterer Nachteil dieses Verfahrens ist das mechanische Rückfedern des Abgleichelements, die Frequenz kann sich kurz nach dem Abgleich oder später von selbst wieder verändern.</p><p id="p0018" num="0018">Den beiden letztgenannten Verfahren haften ferner die Nachteile an, dass eine Verstimmung der Oszillatorschaltung durch den Verguss der Elektronik mit Gießharz (ε<sub>γ</sub>= 2..3) möglich ist und dass die Frequenz nicht per Software gesteuert werden kann.</p><p id="p0019" num="0019">Aus <patcit id="pcit0001" dnum="US3688220A"><text>US 3,688,220</text></patcit> ist eine Oszillatorschaltung mit Kippschaltung und RC Verzögerungsglied bekannt, dessen Frequenz mittels einen steuerbaren Widerstand abgestimmt werden kann.</p><p id="p0020" num="0020">Der Erfindung liegt daher die Aufgabe zu Grunde, eine Oszillatorschaltung sowie ein Verfahren zur Beeinflussung, Steuerung oder Regelung der Frequenz eines Oszillators anzugeben, welche mit einem sehr geringen schaltungstechnischen Aufwand eine präzise Veränderung der Frequenz mit hoher Auslösung erlauben, wobei auf einfache Weise, ohne Übertragung von Datenworten an den Oszillator, mit ebenso hoher Präzision und Auflösung auch eine Einstellung der Frequenz per Software möglich sein soll.</p><p id="p0021" num="0021">Diese Aufgabe wird erfindungsgemäß gelöst durch eine Oszillatorschaltung, mit einem Oszillator, welcher eine Kippschaltung, z.B. Schmitt-Trigger oder Multivibrator oder Relaxationsoszillator oder Verstärkerschaltung mit HystereseVerhalten, mit einem Ausgang und einem invertierenden Eingang umfaßt, wobei der Ausgang über einen Rückkopplungswiderstand mit dem invertierenden Eingang verbunden ist, der invertierende Eingang über einen ersten Oszillator-Kondensator an ein erstes Potential gelegt ist, der invertierende Eingang ferner über einen zweiten Oszillator-Kondensator und einen mit diesem in Serie geschalteten Steuerwiderstand, dessen Wert einstellbar oder elektrisch steuerbar ist, an ein zweites Potential gelegt ist, so dass die Frequenz des Oszillators durch Verändern des Wertes des Steuerwiderstandes veränderbar ist.<!-- EPO <DP n="5"> --></p><p id="p0022" num="0022">Die Aufgabe wird ferner gelöst durch ein Verfahren zur Steuerung oder Regelung der Frequenz eines Oszillators, wobei als Oszillator ein solcher verwendet wird, welcher eine Kippschaltung, z.B. Schmitt-Trigger oder Multivibrator oder Relaxationsoszillator oder Verstärkerschaltung mit HystereseVerhalten, mit einem Ausgang und einem invertierenden Eingang umfaßt, der Ausgang über einen Rückkopplungswiderstand mit dem invertierenden Eingang verbunden ist, der invertierende Eingang über einen ersten Oszillator-Kondensator an ein erstes Potential gelegt ist, der invertierende Eingang ferner über einen zweiten Oszillator-Kondensator und einen mit diesem in Serie geschalteten Steuerwiderstand, dessen Wert einstellbar oder elektrisch steuerbar ist, an ein zweites Potential gelegt ist, und die Frequenz des Oszillators durch Verändern des Wertes des Steuerwiderstandes verändert wird.</p><p id="p0023" num="0023">Das erste Potential kann mit dem zweiten Potential identisch sein. Das erste und/oder das zweite Potential können feste, d.h. zeitlich konstante Potentiale, insbesondere Masse, sein. Ein Vorteil einer solchen Oszillatorschaltung gegenüber bekannten Oszillatorschaltungen nach dem Prinzip des Relaxationsoszillators ist, dass der Steuerwiderstand auf ein festes Potential, z. B. Masse, bezogen sein kann und damit besonders einfach elektronisch ansteuerbar ist.</p><p id="p0024" num="0024">Gemäß einer Ausführungsform ist der Steuerwiderstand, anstatt direkt an das zweite Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das zweite Potential gelegt, und/oder der erste Oszillatorkondensator, anstatt direkt an das erste Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das erste Potential gelegt.</p><p id="p0025" num="0025">Daher wird gemäß einer Variante des Verfahrens als Steuerwiderstand ein solcher verwendet, welcher, anstatt direkt an das zweite Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das zweite Potential gelegt ist, und/oder als erster Oszillatorkondensator ein solcher verwendet, welcher,<!-- EPO <DP n="6"> --> anstatt direkt an das erste Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das erste Potential gelegt ist.</p><p id="p0026" num="0026">Insbesondere können der erste und/oder der zweite Oszillator-Kondensator und/oder der Steuerwiderstand gleichspannungsmäßig an jeweils ein beliebiges Potential gelegt, wechselspannungsmäßig jedoch an Masse gelegt sein.</p><p id="p0027" num="0027">Bevorzugt ist der Steuerwiderstand durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors, im folgenden als Steuertransistor bezeichnet, gebildet, an dessen Basis bzw. Gate eine Steuerspannung anliegt, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist, und die Frequenz des Oszillators durch Verändern der Steuerspannung veränderbar ist.</p><p id="p0028" num="0028">Gemäß einer alternativen Ausführungsform ist der Steuerwiderstand durch die Kollektor-Emitter-Strecke eines als Steuertransistor bezeichneten Transistors gebildet, durch dessen Basis ein Steuerstrom fließt, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist, und die Frequenz des Oszillators durch Verändern des Steuerstromes veränderbar ist.</p><p id="p0029" num="0029">Als Steuerwiderstand wird bevorzugt die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors, der im folgenden als Steuertransistor bezeichnet wird, verwendet, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist, wobei an die Basis bzw. das Gate des Steuertransistors eine Steuerspannung angelegt wird, und die Frequenz des Oszillators durch Verändern der Steuerspannung verändert wird.</p><p id="p0030" num="0030">Gemäß einer alternativen Verfahrensvariante wird als Steuerwiderstand die Kollektor-Emitter-Strecke eines Transistors, Steuertransistor, verwendet, durch<!-- EPO <DP n="7"> --> dessen Basis ein Steuerstrom fließt, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist, und die Frequenz des Oszillators durch Verändern des Steuerstromes verändert.</p><p id="p0031" num="0031">Gemäß einer Variante ist der Kollektor bzw. der Drain-Anschluss mit dem zweiten Oszillator-Kondensator und der Emitter bzw. der Source-Anschluss mit dem zweiten Potential verbunden. Gemäß einer hiervon abweichenden anderen vorteilhaften Variante ist die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors invers zwischen den zweiten Oszillator-Kondensator und das zweite Potential zwischengeschaltet, also der Emitter bzw. der Source-Anschluss mit dem zweiten Oszillator-Kondensator und der Kollektor bzw. der Drain-Anschluss mit dem zweiten Potential verbunden. Verfahrensmäßig wird somit die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors invers betrieben. Durch inverses Betreiben des Steuertransistors kann ein verbessertes Anlaufverhalten des Oszillators erreicht werden.</p><p id="p0032" num="0032">Der Steuertransistor braucht nicht notwendigerweise in Emitter- bzw. Source-Schaltung betrieben zu werden. Er kann statt dessen z.B. in Basis- bzw. Gate-Schaltung betrieben werden. Gemäß einer Variante ist daher der Steuerwiderstand durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors, Steuertransistor, gebildet, an dessen Emitter bzw. Source eine Steuerspannung anliegt und dessen Basis bzw. Gate an ein drittes Potential gelegt ist, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an die Steuerspannung gelegt ist und somit der Steuertransistor in Basisschaltung bzw. Gate-Schaltung angeschlossen ist, und die Frequenz des Oszillators durch Verändern der Steuerspannung veränderbar ist. In diesem Fall sind die Steuerspannung und das zweite Potential miteinander identisch.<!-- EPO <DP n="8"> --></p><p id="p0033" num="0033">Der Steuerwiderstand kann durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors, Steuertransistor, gebildet sein, an dessen Emitter bzw. Source eine Steuerspannung angelegt wird und dessen Basis bzw. Gate an ein drittes Potential gelegt ist, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an das zweite Potential gelegt ist und somit der Steuertransistor in Basisschaltung bzw. Gate-Schaltung betrieben wird, wobei die Frequenz des Oszillators durch Verändern der Steuerspannung verändert wird. In diesem Fall sind die Steuerspannung und das zweite Potential miteinander identisch.</p><p id="p0034" num="0034">Auch in Basisschaltung kann der Steuertransistor invers betrieben werden, d.h. Steuerspannung kann an den Kollektor bzw. den Drain-Anschluss angelegt sein und der zweite Oszillatorkondensator mit dem Emitter bzw. dem Source-Anschluss des Teuertransistors verbunden sein. Die Basis bzw. der Gate-Anschluss liegt dabei dem auf dem vorzugsweise festen dritten Potential.</p><p id="p0035" num="0035">Gemäß einer sehr vorteilhaften Ausgestaltung ist der Wert des Steuerwiderstandes und damit die Frequenz des Oszillators über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflussbar, steuerbar oder regelbar. Gemäß einer Variante des Verfahrens werden daher der Wert des Steuerwiderstandes und damit die Frequenz des Oszillators über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflusst, gesteuert oder geregelt.</p><p id="p0036" num="0036">Falls als Steuerwiderstand z.B. die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Steuertransistors zum Einsatz kommt, kann die Steuerspannung und damit die Frequenz des Oszillators besonders vorteilhaft über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflussbar, steuerbar oder regelbar sein. Verfahrensmäßig können daher die Steuerspannung und damit die Frequenz des Oszillators über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflusst, gesteuert oder geregelt werden.<!-- EPO <DP n="9"> --></p><p id="p0037" num="0037">Gemäß einer bevorzugten Variante wird als Steuertransistor ein solcher verwendet, dessen Basis bzw. Gate mit dem Ausgang eines Integrators verbunden ist, dessen Eingang mit dem Ansteuerausgang einer Ansteuerschaltung verbunden ist, wobei
<ul><li>als Ansteuerschaltung eine solche verwendet wird, welche über den Ansteuerausgang ein Ansteuersignal an den Eingang des Integrators abzugeben imstande ist, welches entweder gleich oder kleiner ist als ein erster Spannungswert oder gleich oder größer ist als ein zweiter Spannungswert, wobei der erste Spannungswert kleiner ist als der zweite Spannungswert, und</li><li>als Integrator ein solcher verwendet wird, welcher das Ansteuersignal zu der Steuerspannung zu integrieren und diese über den Ausgang des Integrators an die Basis bzw. das Gate des Steuertransistors abzugeben imstande ist,</li></ul>
und wobei entweder
<ul><li>die Steuerspannung verringerbar ist, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert,</li><li>und die Steuerspannung erhöhbar ist, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder größer ist als der zweite Spannungswert,</li></ul>
oder umgekehrt, so dass die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit durch das Ansteuersignal beeinflusst oder gesteuert wird.</p><p id="p0038" num="0038">Hierbei sind verschiedene Fälle möglich:
<ol><li>(i) Falls der Integrator ein nicht-invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung zunimmt, wird die Steuerspannung verringert und somit die Frequenz des Oszillators ebenfalls verringert, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert, und die<!-- EPO <DP n="10"> --> Steuerspannung erhöht und somit die Frequenz des Oszillators ebenfalls erhöht, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder größer ist als der zweite Spannungswert.</li><li>(ii) Falls der Integrator ein nicht-invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung abnimmt, wird die Steuerspannung verringert und somit die Frequenz des Oszillators erhöht, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert, und die Steuerspannung erhöht und somit die Frequenz des Oszillators verringert, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder größer ist als der zweite Spannungswert,</li><li>(iii) Falls der Integrator ein invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung zunimmt, wird die Steuerspannung erhöht und somit die Frequenz des Oszillators ebenfalls erhöht, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert, und die Steuerspannung verringert und somit die Frequenz des Oszillators ebenfalls verringert, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder größer ist als der zweite Spannungswert.</li><li>(iv) Falls der Integrator ein invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung abnimmt, wird die Steuerspannung erhöht und somit die Frequenz des Oszillators verringert, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert, und die Steuerspannung verringert und somit die Frequenz des Oszillators erhöht, indem die Ansteuerschaltung so gesteuert wird, dass das Ansteuersignal gleich oder größer ist als der zweite Spannungswert.</li></ol><!-- EPO <DP n="11"> --></p><p id="p0039" num="0039">Gemäß einer bevorzugten Variante der Oszillatorschaltung ist die Basis bzw. das Gate des Steuertransistors mit dem Ausgang eines Integrators verbunden, dessen Eingang mit dem Ansteuerausgang einer Ansteuerschaltung verbunden, wobei
<ul><li>die Ansteuerschaltung über den Ansteuerausgang ein Ansteuersignal an den Eingang des Integrators abzugeben imstande ist, welches entweder gleich oder kleiner ist als ein erster Spannungswert oder gleich oder größer ist als ein zweiter Spannungswert, wobei der erste Spannungswert kleiner ist als der zweite Spannungswert, und</li><li>der Integrator das Ansteuersignal zu der Steuerspannung zu integrieren und diese über den Ausgang des Integrators an die Basis bzw. das Gate des Steuertransistors abzugeben imstande ist,</li></ul>
so dass entweder die Steuerspannung dann abnimmt, wenn das Ansteuersignal gleich oder kleiner ist als der erste Spannungswert, und die Steuerspannung dann zunimmt, wenn das Ansteuersignal gleich oder größer ist als der zweite Spannungswert , oder umgekehrt, und somit die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit durch das Ansteuersignal beeinflussbar oder steuerbar ist.</p><p id="p0040" num="0040">Gemäß einer Ausführungsform der Oszillatorschaltung ist das Ansteuersignal ein im weseritlichen rechteckförmig zwischen dem ersten und dem zweiten Spannungswert wechselndes pulsmoduliertes 1-Bit-Signal, so dass entweder die Steuerspannung verringerbar ist, indem der Mittelwert des Ansteuersignals durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes verkleinert wird, und die Steuerspannung erhöhbar ist, indem der Mittelwert des Ansteuersignals durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes vergrößert wird, oder - z.B. im Falle eines invertierenden Integrators - umgekehrt, und somit die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit über das pulsmodulierte 1-Bit-Signal beeinflussbar oder steuerbar ist.<!-- EPO <DP n="12"> --></p><p id="p0041" num="0041">Gemäß einer Variante des Verfahrens wird daher als Ansteuersignal ein im wesentlichen rechteckförmig zwischen dem ersten und dem zweiten Spannungswert wechselndes pulsmoduliertes 1-Bit-Signal verwendet wird, so dass entweder die Steuerspannung verringerbar ist, indem der Mittelwert des Ansteuersignals durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes verkleinert wird, und die Steuerspannung erhöhbar ist, indem der Mittelwert des Ansteuersignals jeweils durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes vergrößert wird, oder - z.B. im Falle der Verwendung eines invertierenden Integrators - umgekehrt, und die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit über das pulsmodulierte 1-Bit-Signal beeinflusst oder gesteuert wird, z.B. durch Verändern von dessen Mittelwert.</p><p id="p0042" num="0042">Insbesondere kann das Ansteuersignal ein im wesentlichen rechteckförmig mit einem veränderbaren Tastverhältnis zwischen dem ersten und dem zweiten Spannungswert wechselndes pulsmoduliertes 1-Bit-Signal sein, dessen Mittelwert durch entsprechendes Verändern des Tastverhältnisses veränderbar ist, so dass das pulsmodulierte 1-Bit-Signal zur Beeinflussung oder Steuerung der Frequenz ein pulsweitenmoduliertes Signal ist und somit die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit durch eine Pulsweitenmodulation beeinflussbar oder steuerbar ist</p><p id="p0043" num="0043">Verfahrensmäßig kann daher als Ansteuersignal ein im wesentlichen rechteckförmig mit einem veränderbaren Tastverhältnis zwischen dem ersten und dem zweiten Spannungswert oszillierendes pulsmoduliertes 1-Bit-Signal verwendet werden, dessen Mittelwert durch entsprechendes Verändern des Tastverhältnisses veränderbar ist, so dass die Frequenz des Oszillators oder deren Änderungsgeschwindigkeit durch eine Pulsweitenmodulation beeinflusst oder gesteuert wird.</p><p id="p0044" num="0044">Bevorzugt ist das Tastverhältnis stufenlos oder in kleinen Schritten zwischen 0% und 100% veränderbar, so dass die Änderungsrate der Steuerspannung durch<!-- EPO <DP n="13"> --> entsprechende Wahl des Tastverhältnisses gewählt bzw. beeinflusst werden kann.</p><p id="p0045" num="0045">Der Integrator umfaßt gemäß einer besonders einfachen Ausführungsform folgende Bauteile:
<ul><li>einen ersten Integrator-Widerstand, welcher zwischen den Ansteuerausgang und die Basis bzw. das Gate des Steuertransistors zwischengeschaltet ist, und</li><li>einen ersten Integrator-Kondensator, über welchen die Basis bzw. das Gate des Steuertransistors an ein vorzugsweise festes Potential, insbesondere an Masse, gelegt ist.</li></ul></p><p id="p0046" num="0046">Das feste Potential braucht nicht notwendigerweise mit dem ersten oder zweiten festen Potential identisch zu sein.</p><p id="p0047" num="0047">Gemäß einer anderen Ausführungsform umfaßt der Integrator folgende Bauteile:
<ul><li>einen Integrator-Transistor,</li><li>einen zweiten Integrator-Widerstand,</li><li>einen ersten Vorwiderstand,</li><li>einen zweiten Integrator-Kondensator sowie</li><li>eine externe Zusatzspannungsquelle</li></ul>
wobei
<ul><li>der zweite Integrator-Widerstand zwischen den Ansteuerausgang und die Basis bzw. das Gate des Integrator-Transistors zwischengeschaltet ist,</li><li>die Basis bzw. das Gate des Integrator-Transistors über den zweiten Integrator-Kondensator an ein vorzugsweise festes Potential, insbesondere an Masse, gelegt ist,</li><li>ein Pol der Zusatzspannungsquelle über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors und den ersten Vorwiderstand an die Basis bzw. das Gate des Steuertransistors angelegt ist,</li><li>der andere Pol der Zusatzspannungsquelle an Masse gelegt ist,<!-- EPO <DP n="14"> --></li><li>und die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors in Durchlassrichtung des durch die Zusatzspannungsquelle in Gang gesetzten Stromes geschaltet ist.</li></ul></p><p id="p0048" num="0048">Gemäß einer weiteren Ausführungsform umfaßt der Integrator folgende Bauteile:
<ul><li>einen Integrator-Transistor,</li><li>einen dritten, vierten und einen fünften Integrator-Widerstand,</li><li>einen zweiten Vorwiderstand,</li><li>einen dritten Integrator-Kondensator sowie</li><li>eine externe Zusatzspannungsquelle</li></ul>
wobei
<ul><li>der dritte Integrator-Widerstand zwischen den Ansteuerausgang und die Basis bzw. das Gate des Integrator-Transistors zwischengeschaltet ist,</li><li>die Basis bzw. das Gate des Integrator-Transistors über den vierten Integrator-Widerstand an Masse oder ein anderes vorzugsweise festes Potential gelegt ist,</li><li>der Kollektor bzw. der Drain des Integrator-Transistors
<ul><li>über den fünften Integrator-Widerstand mit einem Pol der Zusatzspannungsquelle,</li><li>über den dritten Integrator-Kondensator mit der Basis bzw. dem Gate des Integrator-Transistors, sowie</li><li>über den zweiten Vorwiderstand mit der Basis bzw. dem Drain des Steuertransistors</li></ul>
verbunden ist,</li><li>der andere Pol der Zusatzspannungsquelle an Masse gelegt ist,</li><li>der Emitter bzw der Source-Anschluss des Integrator-Transistors an Masse oder ein anderes festes Potential gelegt ist, und</li><li>die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors in Durchlassrichtung des durch die Zusatzspannungsquelle in Gang gesetzten Stromes geschaltet ist.</li></ul><!-- EPO <DP n="15"> --></p><p id="p0049" num="0049">Gemäß einer vorteilhaften Ausführungsform der Erfindung weist die Ansteuerschaltung einen mit dem Ausgang der Kippschaltung bzw. des Schmitt-Triggers verbundenen Eingang auf und ist imstande, die Frequenz des Oszillators über den Eingang zu erfassen und mittels des Ansteuersignals so zu beeinflussen, dass die Frequenz des Oszillators sinkt, falls sie größer ist als eine vorgebbare Sollfrequenz, und steigt, falls sie kleiner ist als die Sollfrequenz, so dass der Oszillator ein geregelter Oszillator ist. Die Ansteuerschaltung ist daher bevorzugt zugleich als Frequenzmesseinrichtung ausgebildet. Sie kann hierzu z.B. einen Frequenzzähler enthalten oder als EDV-Einrichtung, insbesondere Mikrocontroller, ausgebildet sein, welche als Frequenzmesseinrichtung zu fungieren imstande ist.</p><p id="p0050" num="0050">Eine Variante des Verfahrens ist dadurch gekennzeichnet, dass als Ansteuerschaltung eine solche verwendet wird, welche einen mit dem Ausgang der Kippschaltung bzw. des Schmitt-Triggers verbundenen Eingang aufweist, über welchen die Frequenz des Oszillators erfasst wird, wobei die Frequenz des Oszillators mittels des Ansteuersignals so beeinflusst wird, dass sie sinkt, falls sie größer ist als eine vorgebbare Sollfrequenz, und steigt, falls sie kleiner ist als die Sollfrequenz, so dass die Frequenz des Oszillators über die Ansteuerschaltung geregelt wird.</p><p id="p0051" num="0051">Die Oszillatorfrequenz wird gemäß dieser bevorzugten Variante mit der Sollfrequenz verglichen und das Ansteuersignal dementsprechend eingestellt, d.h. das Ansteuersignal ist abhängig vom Ergebnis dieses Vergleichs: Falls die Oszillatorfrequenz größer ist als die Sollfrequenz, wird das Ansteuersignal so eingestellt, dass die Oszillatorfrequenz abnimmt; falls die Oszillatorfrequenz kleiner ist als die Sollfrequenz, wird das Ansteuersignal so eingestellt, dass die Oszillatorfrequenz zunimmt. Somit ist der Oszillator ein geregelter Oszillator.</p><p id="p0052" num="0052">Hierbei sind verschiedene Fälle möglich:<!-- EPO <DP n="16"> -->
<ol><li>(i) Falls der Integrator ein nicht-invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung zunimmt, wird über den Ansteuerausgang als Ansteuersignal eine Spannung, welche gleich oder kleiner ist als der erste Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators verringert, wenn diese größer ist als eine vorgebbare Sollfrequenz, und andernfalls als Ansteuersignal eine Spannung, welche gleich oder größer ist als der zweite Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators erhöht.</li><li>(ii) Falls der Integrator ein nicht-invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung abnimmt, wird über den Ansteuerausgang als Ansteuersignal eine Spannung, welche gleich oder kleiner ist als der erste Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators erhöht, wenn diese kleiner ist als eine vorgebbare Sollfrequenz, und andernfalls als Ansteuersignal eine Spannung, welche gleich oder größer ist als der zweite Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators verringert.</li><li>(iii) Falls der Integrator ein invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung zunimmt, wird über den Ansteuerausgang als Ansteuersignal eine Spannung, welche gleich oder kleiner ist als der erste Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators erhöht, wenn diese kleiner ist als eine vorgebbare Sollfrequenz, und andernfalls als Ansteuersignal eine Spannung, welche gleich oder größer ist als der zweite Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators verringert.</li><li>(iv) Falls der Integrator ein invertierender Integrator ist und der Oszillator ein solcher ist, dessen Frequenz mit steigender Steuerspannung abnimmt, wird über den Ansteuerausgang als Ansteuersignal eine Spannung, welche gleich oder kleiner ist als der erste Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators verringert, wenn diese größer ist als eine vorgebbare<!-- EPO <DP n="17"> --> Sollfrequenz, und andernfalls als Ansteuersignal eine Spannung, welche gleich oder größer ist als der zweite Spannungswert, auf den Integrator aufgegeben und somit die Frequenz des Oszillators erhöht.</li></ol></p><p id="p0053" num="0053">Die Ansteuerschaltung erhält somit die Frequenz des Oszillators als Eingangsgröße, und der Oszillator wird über die Ansteuerschaltung geregelt.</p><p id="p0054" num="0054">Die Frequenz des Oszillators kann insbesondere in Zeitabständen oder intervallweise erfasst werden. Ebenso können die Veränderungen der Frequenz des Oszillators in Zeitabständen erfolgen, z.B. stets nach einem Vergleich von dessen Frequenz mit der Sollfrequenz. Diese Veränderungen können z.B. jeweils stufenweise erfolgen.</p><p id="p0055" num="0055">Gemäß einer Ausführungsform der Oszillatorschaltung ist die Ansteuerschaltung imstande, die zeitliche Abfolge des ersten und des zweiten Spannungswertes so zu verändern, dass die Frequenz des Oszillators fällt, wenn die Frequenz des Oszillators größer ist als die vorgebbare Sollfrequenz, und die Frequenz des Oszillators steigt, wenn die Frequenz des Oszillators kleiner ist als die vorgebbare Sollfrequenz, so dass der Oszillator ein über eine Pulsmodulation geregelter Oszillator ist.</p><p id="p0056" num="0056">Vorzugsweise werden die Steuerungs- bzw. Regelungseingriffe, welche nach einem Vergleich der Frequenz des Oszillators mit der Sollfrequenz ausgeführt werden, z.B. eine Veränderung des Ansteuersignals, in Zeitabständen vorgenommen oder ausgelöst.</p><p id="p0057" num="0057">Vorzugsweise ist das Ansteuersignal ein solches, welches ausschließlich aus einer Abfolge des ersten und des zweiten Spannungswertes besteht, und ist somit vorzugsweise ein Binärsignal.</p><p id="p0058" num="0058">Die zeitliche Abfolge des ersten und des zweiten Spannungswertes kann so verändert werden, dass die Frequenz des Oszillators fällt, wenn die Frequenz des<!-- EPO <DP n="18"> --> Oszillators größer ist als die vorgebbare Sollfrequenz, und die Frequenz des Oszillators steigt, wenn die Frequenz des Oszillators kleiner ist als die vorgebbare Sollfrequenz, so dass der Oszillator über eine Pulsmodulation geregelt wird.</p><p id="p0059" num="0059">Die Pulsmodulation kann insbesondere eine Pulsweitenmodulation sein. Vorteilhafterweise ist auf Grund der Pulsmodulation zwischen der Ansteuerschaltung und dem Integrator lediglich die Übertragung des Ansteuersignals erforderlich, d.h. der Oszillator wird vorzugsweise ausschließlich durch die zeitliche Abfolge zweier Spannungswerte gesteuert, wozu vorteilhafterweise eine einzige Leitung ausreichend und keinerlei Erkennung von Datenwörtern usw. erforderlich ist. Die Pulsmodulation gestattet daher die hochpräzise Steuerung oder Regelung der Oszillatorfrequenz mit sehr hoher Frequenzauflösung und dennoch einem extrem geringen Aufwand.</p><p id="p0060" num="0060">Gemäß einer Ausführungsform der erfindungsgemäßen Oszillatorschaltung weist die Ansteuerschaltung eine EDV-Einrichtung mit folgenden Komponenten auf:
<ul><li>einen ersten Binäranschluss, welcher ein erstes Binärsignal abgibt und über eine erste Zuleitung, in welcher ein erster Zwischenwiderstand zwischengeschaltet ist, mit dem Ansteuerausgang verbunden ist,</li><li>einen zweiten Binäranschluss, welcher ein zweites Binärsignal abgibt und über eine zweite Zuleitung, in welcher eine erste Diode und ein dieser in Serie nachgeschalteter zweiter Zwischenwiderstand zwischengeschaltet sind, mit dem Ansteuerausgang verbunden ist, wobei
<ul><li>der zweite Zwischenwiderstand einen kleineren Wert aufweist als der erste Zwischenwiderstand,</li><li>und die Anode der ersten Diode mit dem zweiten Binäranschluss und die Kathode der ersten Diode mit dem zweiten Zwischenwiderstand verbunden ist,</li></ul></li><li>einen dritten Binäranschluss, welcher ein drittes Binärsignal abgibt und mit einer dritten Zuleitung verbunden ist, welche zwischen der ersten Diode und dem zweiten Zwischenwiderstand von der zweiten Zuleitung abzweigt<!-- EPO <DP n="19"> --> und in welcher eine zweite Diode zwischengeschaltet ist, deren Kathode mit dem dritten Binäranschluss und deren Anode mit der Kathode der ersten Diode verbunden ist,</li></ul>
wobei
<ol><li>a) das erste, zweite und dritte Binärsignal jeweils ein High-Signal oder ein Low-Signal oder eine zeitliche Abfolge von solchen ist,</li><li>b) der erste Binäranschluss ein High-Signal abgibt, falls die Frequenz des Oszillators kleiner ist als die Sollfrequenz, und andernfalls ein Low-Signal abgibt, oder umgekehrt, und</li><li>c) die Ansteuerschaltung
<ul><li>in einen ersten Modus, schneller Modus, versetzbar ist, in welchem der zweite und der dritte Binäranschluss
<ul><li>jeweils dann ein High-Signal abgeben, wenn der erste Binäranschluss ein High-Signal abgibt,</li><li>und jeweils dann ein Low-Signal abgeben, wenn der erste Binäranschluss ein Low-Signal abgibt,</li></ul>
so dass der Integrator das Ansteuersignal mit einer ersten Zeitkonstanten zu der Steuerspannung zu integrieren imstande ist,</li><li>und in einen zweiten Modus, langsamer Modus, versetzbar ist, in welchem der zweite Binäranschluss stets ein Low-Signal und der dritte Binäranschluss stets ein High-Signal abgibt, so dass der Integrator das Ansteuersignal mit einer zweiten Zeitkonstanten, welche größer ist als die erste Zeitkonstante, zu der Steuerspannung zu integrieren imstande ist.</li></ul></li></ol></p><p id="p0061" num="0061">Gemäß einer vorteilhaften Variante des Verfahrens wird daher als Ansteuerschaltung eine solche verwendet, welche eine EDV-Einrichtung mit folgenden Komponenten aufweist:
<ul><li>einen ersten Binäranschluss, welcher ein erstes Binärsignal abgibt und über eine erste Zuleitung, in welcher ein erster Zwischenwiderstand zwischengeschaltet ist, mit dem Ansteuerausgang verbunden ist,<!-- EPO <DP n="20"> --></li><li>einen zweiten Binäranschluss, welcher ein zweites Binärsignal abgibt und über eine zweite Zuleitung, in welcher eine erste Diode und ein dieser in Serie nachgeschalteter zweiter Zwischenwiderstand zwischengeschaltet sind, mit dem Ansteuerausgang verbunden ist, wobei
<ul><li>der zweite Zwischenwiderstand einen kleineren Wert aufweist als der erste Zwischenwiderstand,</li><li>und die Anode der ersten Diode mit dem zweiten Binäranschluss und die Kathode der ersten Diode mit dem zweiten Zwischenwiderstand verbunden ist,</li></ul></li><li>einen dritten Binäranschluss, welcher ein drittes Binärsignal abgibt und mit einer dritten Zuleitung verbunden ist, welche zwischen der ersten Diode und dem zweiten Zwischenwiderstand von der zweiten Zuleitung abzweigt und in welcher eine zweite Diode zwischengeschaltet ist, deren Kathode mit dem dritten Binäranschluss und deren Anode mit der Kathode der ersten Diode verbunden ist,</li></ul>
wobei
<ol><li>a) das erste, zweite und dritte Binärsignal jeweils ein High-Signal oder ein Low-Signal oder eine zeitliche Abfolge von solchen ist,</li><li>b) der erste Binäranschluss ein High-Signal abgibt, falls die Frequenz des Oszillators kleiner ist als die Sollfrequenz, und andernfalls ein Low-Signal abgibt, oder umgekehrt, und</li><li>c) die Ansteuerschaltung
<ul><li>in einen ersten Modus, schneller Modus, versetzbar ist, in welchem der zweite und der dritte Binäranschluss
<ul><li>jeweils dann ein High-Signal abgeben, wenn der erste Binäranschluss ein High-Signal abgibt,</li><li>und jeweils dann ein Low-Signal abgeben, wenn der erste Binäranschluss ein Low-Signal abgibt,</li></ul>
so dass der Integrator das Ansteuersignal mit einer ersten Zeitkonstanten zu der Steuerspannung zu integrieren imstande ist,</li><li>und in einen zweiten Modus, langsamer Modus, versetzbar ist, in welchem der zweite Binäranschluss stets ein Low-Signal und der<!-- EPO <DP n="21"> --> dritte Binäranschluss stets ein High-Signal abgibt, so dass der Integrator das Ansteuersignal mit einer zweiten Zeitkonstanten, welche größer ist als die erste Zeitkonstante, zu der Steuerspannung zu integrieren imstande ist.</li></ul></li></ol></p><p id="p0062" num="0062">Die Ansteuerschaltung befindet sich somit im schnellen Modus, wenn das zweite und das dritte Binärsignal beide High-Signale oder beide Low-Signale sind, und im langsamen Modus, wenn das zweite Binärsignal ein Low-Signal und das dritte Binärsignal ein High-Signal ist. Die Zeitkonstante der Integration kann daher vorteilhafterweise per Software umgeschaltet werden.</p><p id="p0063" num="0063">Bevorzugt wird die Ansteuerschaltung nach einem Einschalten oder Reset derselben automatisch zunächst in den schnellen und
<ul><li>nach einer bestimmten Zeitdauer</li><li>oder dann, wenn die Frequenz des Oszillators einen vorgegebenen Abstand von der Sollfrequenz unterschritten hat,</li><li>oder dann, wenn die Frequenz des Oszillators einen vorgegebenen Frequenzbereich erreicht hat,</li></ul>
in den langsamen Modus versetzt.</p><p id="p0064" num="0064">Gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen Oszillatorschaltung ist die Ansteuerschaltung imstande, nach einem Einschalten oder Reset derselben sich selbsttätig zunächst in den schnellen und
<ul><li>nach einer bestimmten Zeitdauer</li><li>oder dann, wenn die Frequenz des Oszillators einen vorgegebenen Abstand von der Sollfrequenz unterschritten hat,</li><li>oder dann, wenn die Frequenz des Oszillators einen vorgegebenen Frequenzbereich erreicht hat,</li></ul>
in den langsamen Modus zu versetzen.</p><p id="p0065" num="0065">Gemäß einer Ausführungsform ist der Integrator entweder ein nicht-invertierender Integrator, der zusätzlich einen invertierenden Integratoreingang<!-- EPO <DP n="22"> --> aufweist, an welchen eine Referenzspannung angelegt ist, oder ein invertierender Integrator, welcher zusätzlich einen nicht-invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung angelegt ist.</p><p id="p0066" num="0066">Gemäß einer Variante des Verfahrens wird daher als Integrator entweder ein nicht-invertierender Integrator verwendet, welcher zusätzlich einen invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung angelegt wird, oder ein invertierender Integrator verwendet, welcher zusätzlich einen nicht-invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung angelegt wird.</p><p id="p0067" num="0067">Gemäß einer Variante wird eine solche Referenzspannung an den zusätzlichen Integratoreingang angelegt, welche gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert ist. Die Referenzspannung kann somit insbesondere gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert sein.</p><p id="p0068" num="0068">Die Referenzspannung kann dazu dienen, das zeitliche Verhalten des Integrators bei Anliegen des ersten Spannungswertes gegenüber seinem zeitlichen Verhalten bei Anliegen des zweiten Spannungswertes zu symmetrieren.</p><p id="p0069" num="0069">Als Sollfrequenz kann die Frequenz einer Wechselspannung, insbesondere die Ausschwingfrequenz eines Ultraschallwandlers, verwendet werden. A18 Gemäß einer Ausführungsform der Erfindung weist die Ansteuerschaltung daher einen weiteren Eingang auf und ist imstande, über diesen die Frequenz einer Wechselspannung, insbesondere die Ausschwingfrequenz eines Ultraschallwandlers, zu erfassen und als Sollfrequenz heranzuziehen.</p><p id="p0070" num="0070">Im folgenden werden unter Bezugnahme auf die Figuren bevorzugte Ausführungsformen der Erfindung erläutert.</p><p id="p0071" num="0071">Kurzbeschreibung der Zeichnung, in welcher schematisch zeigen:<!-- EPO <DP n="23"> -->
<dl id="dl0001" compact="compact"><dt>Fig. 1</dt><dd>eine erfindungsgemäße Oszillatorschaltung mit einem variablen Widerstand Rvar gemäß einer Ausführungsform der Erfindung,</dd><dt>Fig. 2</dt><dd>ein Blockschaltbild einer erfindungsgemäßen spannungs- bzw. stromgesteuerten Oszillatorschaltung mit einem Steuerwiderstand, an welchen gemäß einer bevorzugten Ausführungsform der Erfindung ein Integrator angeschlossen ist,</dd><dt>Fig. 3-5</dt><dd>verschiedene Ausführungsformen von Integratoren und Steuerwiderständen, welche in der Schaltung von <figref idrefs="f0002">Fig. 2</figref> als Integrator bzw. als Steuerwiderstand verwendet werden können,</dd><dt>Fig. 6</dt><dd>die Oszillatorschaltung von <figref idrefs="f0002">Fig. 2</figref> zusammen mit einer Ansteuerschaltung, welche im Beispiel von <figref idrefs="f0004">Fig. 6</figref> eine EDV-Einrichtung ist,</dd><dt>Fig. 7</dt><dd>eine erfindungsgemäße Oszillatorschaltung mit einer Ansteuerschaltung, einem Oszillator sowie einem Integrator,</dd><dt>Fig. 8</dt><dd>ein Beispiel für das Ausregeln einer Frequenzabweichung durch die Oszillatorschaltung von <figref idrefs="f0006">Fig. 7</figref>,</dd><dt>Fig. 9</dt><dd>eine Ausführungsform des variablen Widerstandes Rvar von <figref idrefs="f0001">Fig. 1</figref> mit einem daran angeschlossenen Integrator,</dd><dt>Fig. 10</dt><dd>eine Ausführungsform des variablen Widerstandes Rvar von <figref idrefs="f0001">Fig. 1</figref> mit einem anderen daran angeschlossenen Integrator,</dd><dt>Fig. 11</dt><dd>eine Ausführungsform des variablen Widerstandes Rvar von <figref idrefs="f0001">Fig. 1</figref> mit einem nochmals anderen daran angeschlossenen Integrator,</dd><dt>Fig. 12</dt><dd>eine Ansteuerschaltung, welche eine Beeinflussung der Integrationszeit z.B. des Integrators von <figref idrefs="f0001">Fig. 1</figref> ermöglicht,</dd><dt>Fig. 13-20</dt><dd>verschiedene Ausführungsformen von Steuerwiderständen, welche in einem erfindungsgemäßen Oszillator jeweils als variabler Widerstand bzw. als Steuerwiderstand einsetzbar sind, und</dd><dt>Fig. 21</dt><dd>eine Tabelle.</dd></dl></p><p id="p0072" num="0072"><figref idrefs="f0001">Fig. 1</figref> zeigt eine Ausführungsform einer erfindungsgemäßen Oszillatorschaltung mit einem variablen Widerstand R<sub>var</sub> gemäß einer Ausführungsform der Erfindung. Die Oszillatorschaltung von <figref idrefs="f0001">Fig. 1</figref> besteht aus einem Oszillator 112, welcher im folgenden auch als VCO bezeichnet wird und einen Schmitt-Trigger 3 mit einem<!-- EPO <DP n="24"> --> Ausgang A und einem invertierenden Eingang E- umfasst. Der Ausgang A ist über einen Rückkopplungswiderstand RR mit dem invertierenden Eingang E-verbunden. Der invertierende Eingang E- ist über einen ersten Oszillator-Kondensator OC1 an Masse gelegt. Der invertierende Eingang E- ist ferner über einen zweiten Oszillator-Kondensator OC2 und einen mit diesem in Serie geschalteten Steuerwiderstand R<sub>var</sub>, dessen Wert einstellbar oder elektrisch steuerbar ist, an Masse gelegt. Daher ist die Frequenz f des Oszillators 112 durch Verändern des Wertes des Steuerwiderstandes R<sub>var</sub> veränderbar: bei Verringerung des Wertes von R<sub>var</sub> fällt die Frequenz f, bei Erhöhung des Wertes von R<sub>var</sub> steigt die Frequenz f.</p><p id="p0073" num="0073">Gemäß einer bevorzugten Variante, welche in <figref idrefs="f0001">Fig. 1</figref> veranschaulicht ist, wird das Prinzip Schmitt-Trigger/Integrator verwendet, wobei aber durch die spezielle schaltungstechnische Lösung der veränderbare oder einstellbare, bevorzugt steuerbare Widerstand R<sub>var</sub> gegen ein vorzugsweise festes Bezugspotential, z.B. Masse, arbeitet und deshalb leicht anzusteuern ist.</p><p id="p0074" num="0074">Merkmale des erfindungsgemäßen VCO nach <figref idrefs="f0001">Fig. 1</figref> sind:
<ul><li>Teilung der frequenzbestimmenden Kapazität C in vorzugsweise zwei Teilkapazitäten OC1 und OC 2.</li><li>Ein Teil der frequenzbestimmenden Kapazität ist mit einem steuerbaren Widerstand R<sub>var</sub> in Reihe geschaltet.</li><li>R<sub>var</sub> ist auf ein festes Potential bezogen.</li></ul></p><p id="p0075" num="0075">Dabei sind auch andere Oszillatorgrundschaltungen (z.B. LC-Oszillatoren, Phasenschieber-Oszillatoren) einsetzbar.</p><p id="p0076" num="0076">Der erfindungsgemäße spannungs- bzw. stromgesteuerte Oszillator von <figref idrefs="f0001">Fig. 1</figref> besteht aus einem über das Integrationsglied RR, OC1 II (OC2 + R<sub>var</sub>) rückgekoppelten invertierenden Schmitt-Trigger 3 (z.B. Schmitt-Trigger-Inverter aus diversen Logik-Familien oder Timer-IC x555). Der Ausdruck RR,OC1 II (OC2+R<sub>var</sub>) bedeutet hierbei, dass das genannte Integrationsglied den Widerstand<!-- EPO <DP n="25"> --> RR und den Kondensator OC1 sowie eine zu diesem parallel geschaltete Serienschaltung aus dem Kondensator OC2 und dem veränderlichen Widerstand R<sub>var</sub> umfaßt. Der invertierende Schmitt-Trigger 3 ist über den Widerstand RR rückgekoppelt, wobei der Eingang des invertierenden Schmitt-Triggers 3 sowohl über OC1 als auch über die Serienschaltung aus OC2 und R<sub>var</sub> an Masse gelegt ist.</p><p id="p0077" num="0077">Der Ladestrom von OC1 II (OC2 + R<sub>var</sub>) erzeugt über RR einen Spannungsabfall, so dass nach dem Kippen des Triggerausgangs die jeweils andere Triggerschwelle entsprechend verzögert erreicht wird.</p><p id="p0078" num="0078">Der Ausdruck OC1 II (OC2+R<sub>var</sub>) bedeutet hierbei, dass der Kondensator OC1 mit der Serienschaltung aus dem Kondensator OC2 und dem veränderlichen Widerstand R<sub>var</sub> parallel geschaltet ist. Diese Verzögerungszeit bestimmt die Frequenz der astabilen Kippschaltung. R<sub>var</sub> ist im Idealfall von R=0 (daraus folgt: OC1 II OC2, d.h. OC1 ist zu OC2 parallelgeschaltet) bis R→∞ (OC2 ist dann unwirksam) stufenlos einstellbar. Entsprechend dem Wert von R<sub>var</sub> fließt durch OC2 ein Strom, welcher sich zu dem Strom durch OC1 addiert und somit zusammen mit diesem die Verzögerungszeit bestimmt.</p><p id="p0079" num="0079">Damit ist durch Verstellen des Wertes von R<sub>var</sub> die Frequenz der Kippschaltung in einem durch das Verhältnis von OC1 zu OC2 und den Widerstandsstellbereich von R<sub>var</sub> bestimmten Bereich stufenlos einstellbar.</p><p id="p0080" num="0080">Als elektronisch steuerbare Widerstände R<sub>var</sub> sind z.B. JFET und Bipolartransistoren geeignet.</p><p id="p0081" num="0081"><figref idrefs="f0002">Fig. 2</figref> zeigt schematisch ein Blockschaltbild einer anderen Ausführungsform einer erfindungsgemäßen Oszillatorschaltung, mit einem Oszillator 212, an welchen gemäß einer bevorzugten Ausführungsform der Erfindung ein Integrator 211 angeschlossen ist, dessen Funktion unten erläutert wird. Der Integrator 211 kann in verschiedenen Ausführungsformen realisiert sein; die Integratoren 211A (<figref idrefs="f0002">Fig.<!-- EPO <DP n="26"> --> 3</figref>), 211 B (<figref idrefs="f0003">Fig. 4</figref>) und 211C (<figref idrefs="f0003">Fig. 5</figref>) sind Beispiele für Ausführungsformen des Integrators 211.</p><p id="p0082" num="0082">Der Oszillator 212 umfaßt eine Kippstufe oder einen Verstärker mit HystereseVerhalten oder einen Relaxationsoszillator, im Beispiel von <figref idrefs="f0002">Fig. 2</figref> ausgebildet als Schmitt-Trigger 3, mit einem Ausgang A und einem invertierenden Eingang E-. Der Ausgang A des Schmitt-Triggers 3 ist über den Rückkopplungswiderstand RR mit dem invertierenden Eingang E- verbunden. Der invertierende Eingang E- ist über den ersten Oszillator-Kondensator OC1 an Masse gelegt und ferner über den zweiten Oszillator-Kondensator OC2 und einen Steuerwiderstand RST, dessen Wert einstellbar oder elektrisch steuerbar ist, mit Masse verbunden. An die Stelle der Masse bzw. des Massepotentials kann generell ein anderes, vorzugsweise festes Potential als Bezugspotential treten.</p><p id="p0083" num="0083">Die Frequenz des Oszillators 212 ist durch Vergrößern des Wertes des Steuerwiderstandes RST erhöhbar und durch Verkleinern des Wertes des Steuerwiderstandes RST verringerbar.</p><p id="p0084" num="0084">Der Steuerwiderstand kann z.B. ein einstellbarer Widerstand - Trimmer - oder z.B. ein Fotowiderstand sein; diese Fälle entsprechen nicht der Oszillatorschaltung von <figref idrefs="f0002">Fig. 2</figref>, da der Steuerwiderstand RST von <figref idrefs="f0002">Fig. 2</figref> ein elektrisch steuerbarer Widerstand mit einem Steuereingang EST ist. Der Wert des Steuerwiderstands RST von <figref idrefs="f0002">Fig. 2</figref> ist durch Anlegen einer Steuerspannung Uc an den Steuereingang EST steuerbar. Somit ist auch die Frequenz des Oszillators 212 elektrisch steuerbar.</p><p id="p0085" num="0085">Die Steuerspannung Uc kann im Prinzip von jeder Spannungsquelle oder Stromquelle geliefert werden. Im Ausführungsbeispiel von <figref idrefs="f0002">Fig. 2</figref> dient zur Erzeugung der Steuerspannung Uc der Integrator 211, welcher in <figref idrefs="f0002">Fig. 2</figref> ebenso wie der Steuerwiderstand RST nicht detailliert, sondern nur in Form eines Platzhalters dargestellt ist. Die <figref idrefs="f0002 f0003">Figuren 3 bis 5</figref> und <figref idrefs="f0007 f0008">13 bis 20</figref> zeigen verschiedene Ausführungsformen von Integratoren 211A, 211B, 211C und Steuerwiderständen<!-- EPO <DP n="27"> --> ST1, ST2, ST3, ST4, welche in der Schaltung von <figref idrefs="f0002">Fig. 2</figref> als Integrator 211 bzw. als Steuerwiderstand RST verwendet werden können.</p><p id="p0086" num="0086">Der Integrator 211 besitzt einen z.B. nicht-invertierenden Eingang IE, welcher z.B. gemäß einer bevorzugten Ausführungsform der Erfindung über eine Klemme KL3 mit dem Ansteuerausgang BA einer in <figref idrefs="f0002 f0003">Fig. 2 bis Fig. 5</figref> nicht gezeigten Ansteuerschaltung 210 (<figref idrefs="f0004">Fig. 6</figref>) verbunden ist. Diese ist imstande, über den Ansteuerausgang BA an den Eingang IE des Integrators 211 ein Ansteuersignal OUT1 abzugeben, welches entweder gleich einem ersten oder einem zweiten Spannungswert U1,U2 ist und somit aus einer zeitlichen Abfolge dieser Spannungswerte U1,U2 besteht, wobei der erste Spannungswert U1 kleiner ist als der zweite Spannungswert U2. Der Integrator 211 integriert das Ansteuersignal OUT1 zu der Steuerspannung Uc und gibt diese über den Ausgang IA an den Steuereingang EST des Steuerwiderstandes RST, d.h. z.B. an die Basis bzw. das Gate des Steuertransistors ST1 ab. Der Integrator 211 wird also mit dem Ansteuersignal OUT1 angesteuert und liefert die Steuerspannung Uc.</p><p id="p0087" num="0087">Aufgrund der Integration des Ansteuersignals OUT1 durch den Integrator 211 nimmt die Steuerspannung Uc dann ab, wenn das Ansteuersignal OUT1 gleich dem ersten Spannungswert U1 ist, und nimmt die Steuerspannung Uc dann zu, wenn das Ansteuersignal OUT1 gleich dem zweiten Spannungswert U2 ist. oder umgekehrt. In beiden Fällen ändert sich aufgrund der Änderung des Wertes des Steuerwiderstandes RST die Frequenz f des Oszillators 212. Beispielsweise kann der Steuerwiderstand so ausgebildet sein, dass er dann hochohmiger wird, wenn die Steuerspannung Uc sinkt, und dann niederohmiger wird, wenn die Steuerspannung Uc steigt, oder umgekehrt.</p><p id="p0088" num="0088">Die Steuerspannung Uc hängt somit von der zeitlichen Abfolge des ersten und des zweiten Spannungswertes U1,U2 im Ansteuersignal OUT1 ab, d.h. die Frequenz des Oszillators 212 läßt sich vorteilhafterweise durch diese zeitliche Abfolge steuern.<!-- EPO <DP n="28"> --></p><p id="p0089" num="0089">Der Steuerwiderstand RST kann, anstatt direkt mit Masse verbunden zu sein, über eine in <figref idrefs="f0002">Fig. 2</figref> nicht gezeigte zwischengeschaltete Spannungsquelle Q mit Masse verbunden sein (vgl. z.B. <figref idrefs="f0002">Fig. 3</figref>).</p><p id="p0090" num="0090">Der Integrator kann zusätzlich einen invertierenden Eingang aufweisen (in <figref idrefs="f0002 f0003">Fig. 2 - 5</figref> nicht gezeigt), an welchen eine Referenzspannung Uo angelegt ist, welche vorzugsweise gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert U1,U2 ist. Die Referenzspannung Uo kann insbesondere dazu dienen, das zeitliche Verhalten des Integrators bei Anliegen des ersten Spannungswertes U1 gegenüber seinem zeitlichen Verhalten bei Anliegen des zweiten Spannungswertes U2 zu symmetrieren.</p><p id="p0091" num="0091">Der Steuerwiderstand RST kann z.B. durch die Kollektor-Emitter-Strecke bzw. der Drain-Source-Strecke eines Transistors ST1, der im folgenden als Steuertransistor bezeichnet wird, gebildet sein (<figref idrefs="f0002">Fig. 3</figref>), so dass der zweite Oszillator-Kondensator OC2 über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors ST1 an Masse gelegt ist, wobei der Steuerwiderstand ST1 im Beispiel von <figref idrefs="f0002">Fig. 3</figref> in Abweichung von <figref idrefs="f0002">Fig. 2</figref> nicht direkt, sondern über eine zwischengeschaltete Spannungsquelle Q mit Masse verbunden ist.</p><p id="p0092" num="0092">Wenn der Steuerwiderstand RST durch die Kollektor-Emitter-Strecke eines bipolaren Transistors gebildet ist, dann fungiert dessen Basis als Steuereingang EST. Wenn der Steuerwiderstand RST durch die Drain-Source-Strecke eines Feldeffekt-Transistors gebildet ist, dann fungiert dessen Gate als Steuereingang EST. Die Frequenz des Oszillators 212 ist in der Schaltung von <figref idrefs="f0002">Fig. 3</figref> durch Vergrößern der an der Basis bzw. des Gates des Steuertransistors ST1 anliegenden Steuerspannung Uc verringerbar und durch Verkleinern der an der Basis bzw. des Gates des Steuertransistors ST1 anliegenden Steuerspannung Uc erhöhbar.</p><p id="p0093" num="0093">Die Basis bzw. das Gate des Steuertransistors ST1 von <figref idrefs="f0002">Fig. 3</figref> ist mit dem Ausgang IA des Integrators 211 verbunden.<!-- EPO <DP n="29"> --></p><p id="p0094" num="0094">Der Integrator 211A von <figref idrefs="f0002">Fig. 3</figref>, welcher ein Beispiel für eine Ausführungsform des Integrators 211 von <figref idrefs="f0002">Fig. 2</figref> ist, besteht lediglich aus einem ersten Integrator-Wderstand IR1, welcher zwischen den Integrator-Eingang IE und die Basis bzw. das Gate des Steuertransistors ST1 zwischengeschaltet ist, und aus einem ersten Integrator-Kondensator IC1, über welchen die Basis bzw. das Gate des Steuertransistors ST1 an Masse gelegt ist. D.h. der Integrator 211A von <figref idrefs="f0002">Fig. 3</figref> ist ein einfacher RC-Tiefpaß.</p><p id="p0095" num="0095"><figref idrefs="f0003">Fig. 4</figref> zeigt einen Integrator 211 B, welcher ein weiteres Beispiel für eine Ausführungsform des Integrators 211 von <figref idrefs="f0002">Fig. 2</figref> ist. Der Integrator 211B von <figref idrefs="f0003">Fig. 4</figref> umfaßt folgende Bauteile: einen Integrator-Transistor IT, einen zweiten Integrator-Widerstand IR2, einen ersten Vorwiderstand VR1, einen zweiten Integrator-Kondensator IC2 sowie eine externe Zusatzspannungsquelle Q'. Der Steuerwiderstand RST ist als Steuer-Transistor ST2 ausgebildet.</p><p id="p0096" num="0096">Der zweite Integrator-Widerstand IR2 ist zwischen den Integrator-Eingang IE und die Basis bzw. das Gate des Integrator-Transistors IT zwischengeschaltet. Die Basis bzw. das Gate des Integrator-Transistors IT ist über den zweiten Integrator-Kondensator IC2 an Masse gelegt, d.h. dem Integrator-Transistor IT ist ein RC-Tiefpaß IR2, IC2 vorgeschaltet. Ein Pol der Zusatzspannungsquelle Q' ist über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors IT und den ersten Vorwiderstand VR1 an die Basis bzw. das Gate des Steuertransistors ST2 angelegt. Der andere Pol der Zusatzspannungsquelle Q' ist an Masse gelegt. Die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors IT ist hierbei in Durchlaßrichtung des durch die Zusatzspannungsquelle Q' in Gang gesetzten Stromes geschaltet.</p><p id="p0097" num="0097"><figref idrefs="f0003">Fig. 5</figref> zeigt einen Integrator 211C, welcher ein weiteres Beispiel für eine Ausführungsform des Integrators 211 von <figref idrefs="f0002">Fig. 2</figref> ist. Der Integrator 211C von <figref idrefs="f0003">Fig. 5</figref> umfaßt folgende Bauteile: den Integrator-Transistor IT von <figref idrefs="f0003">Fig. 4</figref>, einen dritten, einen vierten und einen fünften Integrator-Widerstand IR3,IR4, IR5, einen zweiten<!-- EPO <DP n="30"> --> Vorwiderstand VR2, einen dritten Integrator-Kondensator IC3 sowie die externe Zusatzspannungsquelle Q'. Der Steuerwiderstand RST ist als Steuer-Transistor ST2 ausgebildet.</p><p id="p0098" num="0098">Der dritte Integrator-Widerstand IR3 ist zwischen den Integrator-Eingang IE und die Basis bzw. das Gate des Integrator-Transistors IT zwischengeschaltet. Diese ist über den vierten Integrator-Widerstand IR4 an Masse (oder ein anderes festes Potential) gelegt. Der Kollektor bzw. der Drain des Integrator-Transistors IT ist über den fünften Integrator-Widerstand IR5 mit einem Pol der Zusatzspannungsquelle Q', ferner über den dritten Integrator-Kondensator IC3 mit der Basis bzw. dem Gate des Integrator-Transistors IT, sowie schließlich über den zweiten Vorwiderstand VR2 mit der Basis bzw. dem Drain des Steuertransistors ST2 verbunden. Der dritte Integrator-Kondensator IC3 bewirkt eine mit der Frequenz zunehmende Gegenkopplung des Integrator-Transistors IT und somit einen aktiven Tiefpaß. Der andere Pol der Zusatzspannungsquelle Q' ist an Masse gelegt. Der Emitter bzw. der Source-Anschluss des Integrator-Transistors IT ist an Masse (oder ein anderes festes Potential) gelegt.</p><p id="p0099" num="0099">Die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Integrator-Transistors IT ist in Durchlaßrichtung des durch die Zusatzspannungsquelle Q' in Gang gesetzten Stromes geschaltet.</p><p id="p0100" num="0100">Der Steuerwiderstand RST bzw. die Steuertransistoren ST1 bzw. ST2 können, anstatt direkt mit Masse verbunden zu sein, über eine in den <figref idrefs="f0002">Fig. 2</figref>, <figref idrefs="f0003">4 und 5</figref> nicht gezeigte zwischengeschaltete Spannungsquelle Q mit Masse verbunden sein.</p><p id="p0101" num="0101">Gemäß einer Abwandlung der Schaltung von <figref idrefs="f0002">Fig. 3</figref> sind Drain und Source des Steuertransistors ST1 gegenüber der Schaltung von <figref idrefs="f0002">Fig. 3</figref> miteinander vertauscht, so dass der Steuertransistor ST1 invers betrieben wird.</p><p id="p0102" num="0102">Gemäß einer weiteren Abwandlung der Schaltung von <figref idrefs="f0002">Fig. 3</figref> sind Gate und Source des Steuertransistors ST1 gegenüber der Schaltung von <figref idrefs="f0002">Fig. 3</figref><!-- EPO <DP n="31"> --> miteinander vertauscht, so dass der Steuertransistor ST1 in Gate-Schaltung betrieben wird.</p><p id="p0103" num="0103">Gemäß einer Abwandlung der Schaltung von <figref idrefs="f0003">Fig. 4 oder Fig. 5</figref> sind Kollektor und Emitter des Steuertransistors ST2 gegenüber der Schaltung von <figref idrefs="f0003">Fig. 4</figref> bzw. <figref idrefs="f0003">Fig. 5</figref> miteinander vertauscht, so dass der Steuertransistor ST2 invers betrieben wird.</p><p id="p0104" num="0104">Gemäß einer weiteren Abwandlung der Schaltung von <figref idrefs="f0003">Fig. 4 oder Fig. 5</figref> sind Basis und Emitter des Steuertransistors ST1 gegenüber der Schaltung von <figref idrefs="f0003">Fig. 4</figref> bzw. <figref idrefs="f0003">Fig. 5</figref> miteinander vertauscht, so dass der Steuertransistor ST1 in Basisschaltung betrieben wird.</p><p id="p0105" num="0105">Die <figref idrefs="f0007 f0008">Figuren 13 bis 20</figref> veranschaulichen verschiedene Ausführungsformen von Steuerwiderständen RST, welche in einem erfindungsgemäßen Oszillator 112,212 jeweils als variabler Widerstand Rvar bzw. als Steuerwiderstand RST einsetzbar sind. In den <figref idrefs="f0007 f0008">Figuren 13 bis 20</figref> ist der jeweils nach oben aus dem Steuerwiderstand RST herausführend Anschluss mit dem zweiten Oszillator-Kondensator OC2 verbunden; an den nach links herausführenden Anschluss ist jeweils die Steuerspannung Uc angelegt.</p><p id="p0106" num="0106"><figref idrefs="f0007">Figur 13</figref> zeigt einen Transistor ST2, dessen Kollektor C mit dem zweiten Oszillator-Kondensator OC2 verbunden ist und dessen Basis B mit der Steuerspannung Uc beaufschlagt ist. Der Emitter E ist bevorzugt direkt oder über die Spannungsquelle Q an Masse gelegt.</p><p id="p0107" num="0107"><figref idrefs="f0007">Figur 14</figref> zeigt einen Steuer-FET ST1, dessen Drain-Anschluss D mit dem zweiten Oszillator-Kondensator OC2 verbunden ist und dessen Gate-Anschluss G mit der Steuerspannung Uc beaufschlagt ist. Der Source-Anschluss S ist bevorzugt direkt oder über die Spannungsquelle Q an Masse gelegt.</p><p id="p0108" num="0108">Die Schaltung von <figref idrefs="f0007">Figur 15</figref> unterscheidet sich von der Schaltung von <figref idrefs="f0007">Figur 13</figref> dadurch, dass in <figref idrefs="f0007">Figur 15</figref> der Steuertransistor ST2 invers angeschlossen ist: der<!-- EPO <DP n="32"> --> Emitter E ist mit dem zweiten Oszillator-Kondensator OC2 verbunden und der Kollektor C ist bevorzugt direkt oder über die Spannungsquelle Q an Masse gelegt.</p><p id="p0109" num="0109">Die Schaltung von <figref idrefs="f0007">Figur 16</figref> unterscheidet sich von der Schaltung von <figref idrefs="f0007">Figur 14</figref> dadurch, dass in <figref idrefs="f0007">Figur 16</figref> der Steuer-FET ST1 invers angeschlossen ist: der Source-Anschluss ist mit dem zweiten Oszillator-Kondensätor OC2 verbunden und der Drain-Anschluss D ist bevorzugt direkt oder über die Spannungsquelle Q an Masse gelegt.</p><p id="p0110" num="0110"><figref idrefs="f0008">Figur 17</figref> zeigt einen Transistor ST4 in Basisschaltung, dessen Kollektor C mit dem zweiten Oszillator-Kondensator OC2 verbunden ist und dessen Emitter E mit der Steuerspannung Uc beaufschlagt ist. Die Basis B ist an eine Spannungsquelle Q" gelegt.</p><p id="p0111" num="0111"><figref idrefs="f0008">Figur 18</figref> zeigt einen Steuer-FET ST3 in Gate-Schaltung, dessen Drain-Anschluss D mit dem zweiten Oszillator-Kondensator OC2 verbunden ist und dessen Source-Anschluss mit der Steuerspannung Uc beaufschlagt ist. Der Gate-Anschluss G ist an eine Spannungsquelle Q" gelegt.</p><p id="p0112" num="0112">In <figref idrefs="f0008">Figur 19</figref> ist der Steuertransistor ST4 ebenfalls in Basisschaltung, aber gegenüber <figref idrefs="f0008">Figur 17</figref> invers angeschlossen: der Emitter E ist mit dem zweiten Oszillator-Kondensator OC2 verbunden und der Kollektor C ist mit der Steuerspannung beaufschlagt. Die Basis B ist an die Spannungsquelle Q" gelegt.</p><p id="p0113" num="0113">In <figref idrefs="f0008">Figur 20</figref> ist der Steuer-FET ST3 ebenfalls in Gate-Schaltung, aber gegenüber <figref idrefs="f0008">Figur 19</figref> invers angeschlossen: der Source-Anschluss S ist mit dem zweiten Oszillator-Kondensator OC2 verbunden und der Drain-Anschluss D ist mit der Steuerspannung beaufschlagt. Der Gate-Anschluss G ist an die Spannungsquelle Q" gelegt.<!-- EPO <DP n="33"> --></p><p id="p0114" num="0114"><figref idrefs="f0004">Fig. 6</figref> zeigt als weiteres Beispiel einer erfindungsgemäßen Oszillatorschaltung den Oszillator 212 und den Integrator 211 von <figref idrefs="f0002">Fig. 2</figref> zusammen mit der bereits oben unter Bezug auf <figref idrefs="f0002">Fig. 2</figref> erwähnten, aber dort nicht dargestellten Ansteuerschaltung 210, welche im Beispiel von <figref idrefs="f0004">Fig. 6</figref> eine EDV-Einrichtung, z.B. ein Mikrocontroller 210 ist. Diese weist einen mit dem Ausgang A des Schmitt-Triggers 3 verbundenen Eingang E1 auf und ist imstande, über den Eingang E1 die VCO-Frequenz, d.h. Frequenz des Oszillators 212, kontinuierlich oder in vorgebbaren Zeitabständen zu erfassen und mit einer vorgebbaren Sollfrequenz f<sub>soll</sub> zu vergleichen, und über den Ansteuerausgang BA das Ansteuersignal OUT1, bestehend aus einer zeitlichen Abfolge der Spannungswerte U1,U2, abzugeben und hiermit den Integrator 211 so anzusteuern, dass die VCO-Frequenz abnimmt, falls sie größer ist als die Sollfrequenz, und zunimmt, falls sie kleiner ist als die Sollfrequenz, so dass der Oszillator 212 im Beispiel von <figref idrefs="f0004">Fig. 6</figref> geregelt wird.</p><p id="p0115" num="0115">D.h., falls die VCO-Frequenz größer ist als die Sollfrequenz f<sub>soll</sub>, wird das Ansteuersignal OUT1 durch die Ansteuerschaltung 210 so eingestellt, dass die VCO-Frequenz abnimmt, und falls die VCO-Frequenz kleiner ist als die Sollfrequenz f<sub>soll</sub>, wird das Ansteuersignal OUT1 durch die Ansteuerschaltung 210 so eingestellt, dass die VCO-Frequenz zunimmt.</p><p id="p0116" num="0116">Das Ansteuersignal OUT1 und damit die VCO-Frequenz werden hierbei gemäß einer Variante dadurch verändert, dass in Abhängigkeit von der Abweichung zwischen VCO-Frequenz und Sollfrequenz entweder der erste oder der zweite Spannungswert U1,U2 auf den Integrator-Eingang IE des Integrators 211 aufgegeben werden.</p><p id="p0117" num="0117">Gemäß einer anderen Variante werden die Steuerspannung (Uc), somit der Wert des Steuerwiderstandes RST und damit auch die Frequenz f des Oszillators 212 in Abhängigkeit von der Abweichung zwischen VCO-Frequenz und Sollfrequenz über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, geregelt.<!-- EPO <DP n="34"> --></p><p id="p0118" num="0118">Beispielsweise kann die Regelung dadurch erfolgen, dass die Ansteuerschaltung 210 ein Ansteuersignal OUT1 abgibt, welches in schneller Folge zwischen dem den ersten und den zweiten Spannungswert U1, U2 wechselt, so dass das Ansteuersignal OUT1 ein 1-Bit-Signal ist, welches aus Pulsen besteht, während welcher das Ansteuersignal OUT1 den Wert U2 annimmt, während es zwischen den Pulsen den Wert U1 annimmt.</p><p id="p0119" num="0119">Zur erfindungsgemäßen Regelung wird das Tastverhältnis verändert: durch Verlängern dieser Pulse und/oder durch Verkürzen der zeitlichen Zwischenräume zwischen diesen Pulsen wird der Mittelwert des Ansteuersignals OUT1 und damit auch die Steuerspannung Uc vergrößert; umgekehrt wird durch Verkürzen dieser Pulse und/oder durch Verlängern der zeitlichen Zwischenräume zwischen diesen Pulsen der Mittelwert des Ansteuersignals OUT1 und damit auch die Steuerspannung Uc verkleinert.</p><p id="p0120" num="0120">Erfindungsgemäß stellt die Ansteuerschaltung 210 das Tastverhältnis und somit den Mittelwert des Ansteuersignals OUT1 auf diese Weise so ein, dass die Frequenz f steigt, wenn sie kleiner ist als die Sollfrequenz, und fällt, wenn sie größer ist als die Sollfrequenz, d.h. die Regelung erfolgt über eine Pulsweitenmodulation des 1-Bit-Signals OUT1.</p><p id="p0121" num="0121">Gemäß einer alternativen Methode wird durch Verändern des Betrages der Differenz OUT1-Uo (vgl. z.B. <figref idrefs="f0006">Fig. 7</figref>) die Änderungsgeschwindigkeit der Steuerspannung Uc in weiten Grenzen beeinflusst, z.B. so, dass sich Uc beim Einschalten und nach einem Reset schnell und im Normalbetrieb bzw. ausgeregelten Zustand langsam ändert.</p><p id="p0122" num="0122">Vorteilhafterweise ist hierbei zwischen der Ansteuerschaltung 210 und dem Integrator 211 lediglich die Übertragung des Ansteuersignals OUT1 erforderlich ist, d.h. der Oszillator 212 wird ausschließlich durch die zeitliche Abfolge des ersten und des zweiten Spannungswertes U1,U2 gesteuert, wozu eine einzige Leitung ausreichend und keinerlei Erkennung von Datenwörtern usw. erforderlich ist.<!-- EPO <DP n="35"> --></p><p id="p0123" num="0123">Gemäß einer weiteren, in <figref idrefs="f0004">Figur 6</figref> nicht gezeigten Variante besitzt die Ansteuerschaltung einen weiteren Eingang E2, auf welchen unten unter Bezug auf <figref idrefs="f0006">Fig. 7</figref> eingegangen wird.</p><p id="p0124" num="0124">Die Schaltung von <figref idrefs="f0004">Fig. 6</figref> eignet sich insbesondere zur Erzeugung der Erregerspannung für den Ultraschall-Wandler eines Ultraschall-Abstandsmeßsystems, wobei als Sollfrequenz gemäß einer besonders vorteilhaften Ausführungsform der Erfindung die Ausschwingfrequenz des Ultraschallwandlers herangezogen wird. In diesem Fall wird die Oszillatorfrequenz allen zeitlichen Änderungen der Ausschwingfrequenz und damit vorteilhafterweise jeder Drift der Eigenresonanzfrequenz des Ultraschallwandlers automatisch nachgeführt.</p><p id="p0125" num="0125">Einige Anwendungsmöglichleiten der Erfindung:
<ul><li>Mikrocontroller-gesteuerte Frequenzerzeugung zum Betrieb von Ultraschallwandlern vorzugsweise auf ihrer Resonanzfrequenz</li><li>Temperaturkompensation der Drift der Wandlereigenresonanz</li><li>Ersatz der konventionellen Oszillatorschaltung mit Potentiometerabgleich zu vergleichbaren Kosten</li></ul></p><p id="p0126" num="0126"><figref idrefs="f0006">Fig. 7</figref> zeigt zur Erläuterung einer Ausführungsform der Erfindung eine Abwandlung der Schaltung von <figref idrefs="f0004">Fig. 6</figref> in Form eines schematischen Blockschaltbildes. Auch diese Schaltung kann Bestandteil eines Ultraschall-Abstandsmeßsystems sein. Dargestellt sind ein Mikrocontroller 210' als Ansteuerschaltung, welche die Ansteuerschaltung 210 von <figref idrefs="f0004">Fig. 6</figref> ersetzt, der Oszillator 212 und die Klemme KL2 von <figref idrefs="f0004">Fig. 6</figref> sowie ein Integrator 211', welcher den Integrator 211 von <figref idrefs="f0004">Fig. 6</figref> ersetzt und welcher einen invertierenden Eingang IE- sowie einen nicht invertierenden Eingang IE+ besitzt. An den nicht invertierenden Eingang IE+ ist eine Spannung U0 angelegt, worauf unten noch näher eingegangen wird.</p><p id="p0127" num="0127"><figref idrefs="f0005">Fig. 8</figref> zeigt während der Ultraschall-Messzyklen UMZ<sub>1</sub> bis UMZ<sub>3</sub> eines (nicht dargestellten) Ultraschall-Abstandsmeßsystems, in welchem die Schaltung von<!-- EPO <DP n="36"> --> <figref idrefs="f0006">Fig. 7</figref> eingesetzt ist und zur Erzeugung der Erregerspannung für einen (ebenfalls nicht dargestellten) Schallwandler oder einer hierzu proportionalen Spannung dient, ein Beispiel für das Ausregeln einer Frequenzabweichung durch die Schaltung von <figref idrefs="f0006">Fig. 7</figref>. Gezeigt sind Beispiele für den zeitlichen Ablauf von fünf aufeinander folgenden Meßzyklen UMZ<sub>1</sub> bis UMZ<sub>5</sub> und für jeweils den zeitlichen Verlauf des Ansteuersignals OUT1, der Steuerspannung Uc sowie der Oszillatorfrequenz f im Verlauf der fünf Meßzyklen UMZ<sub>1</sub> bis UMZ<sub>5</sub>. Die Zeitachsen aller Darstellungen in <figref idrefs="f0005">Fig. 8</figref> stimmen untereinander überein.</p><p id="p0128" num="0128">Der Integrator 211' ist für das vom Ansteuerausgang BA' abgegebene Signal OUT1 ein invertierender Integrator, da dieses Signal im Beispiel von <figref idrefs="f0006">Fig. 7</figref> an den invertierenden Eingang IE- des Integrators 211' angelegt ist. Der Oszillator 212 ist im Beispiel von <figref idrefs="f0006">Fig. 7</figref> ein solcher, dessen Frequenz mit steigender Steuerspannung Uc abnimmt. Der Integrator 211' erzeugt unter Integration des Ansteuersignals OUT1 die Steuerspannung Uc und gibt dieses an den Steuereingang EST des Oszillators 212 bzw. des Steuerwiderstandes RST ab (siehe hierzu auch <figref idrefs="f0002 f0003">Fig. 2 -5</figref>).</p><p id="p0129" num="0129">Der Mikrocontroller 210' weist einen mit dem Ausgang des Oszillators 212 verbundenen Eingang E1' auf und ist imstande, über den Eingang E1' die Frequenz des Oszillators 212 in vorgebbaren Zeitabständen für jeweils eine bestimmte Erfassungszeitdauer zu erfassen, und über den Ansteuerausgang BA' das Ansteuersignal OUT1 auf den auf den Integrator-Eingang IE- des Integrators 211' aufzugeben. Die Erfassungszeitdauern sind in <figref idrefs="f0005">Fig. 8</figref> mit den Bezugszeichen ao, a<sub>1</sub>, a<sub>2</sub>, a<sub>3</sub>, a<sub>4</sub> und a<sub>5</sub> bezeichnet; sie liegen im Beispiel von <figref idrefs="f0005">Fig. 8</figref> jeweils im Bereich des Endes eines Meßzyklus.</p><p id="p0130" num="0130">Wenn die Oszillatorfrequenz f zum Zeitpunkt ihrer Erfassung größer ist als eine vorgebbare Sollfrequenz f<sub>soll</sub>, gibt der Mikrocontroller 210' über den Ansteuerausgang BA' den ersten Spannungswert U1 auf den invertierenden Eingang IE- des Integrators 211' auf, wodurch die Steuerspannung Uc erhöht und somit die Frequenz f des Oszillators 212 verringert wird. Wenn die<!-- EPO <DP n="37"> --> Oszillatorfrequenz f zum Zeitpunkt ihrer Erfassung kleiner ist als die Sollfrequenz f<sub>soll</sub>, gibt der Mikrocontroller 210' über den Ansteuerausgang BA' den zweiten Spannungswert U2 auf den invertierenden Eingang IE- des Integrators 211' auf, wodurch sie Steuerspannung Uc verringert und somit die Frequenz f des Oszillators 212 erhöht wird, so dass der Oszillator 212 im auch Beispiel von <figref idrefs="f0006">Fig. 7</figref> ein geregelter Oszillator ist.</p><p id="p0131" num="0131">An den nicht invertierenden Eingang IE+ des Integrators 211' ist eine solche Referenzspannung Uo angelegt, welche gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert U1, U2 ist und welche dazu dient, das zeitliche Verhalten des Integrators 211' bei Anliegen des ersten Spannungswertes U1 gegenüber seinem zeitlichen Verhalten bei Anliegen des zweiten Spannungswertes U2 zu symmetrieren.</p><p id="p0132" num="0132">Der Mikrocontroller 210' mit dem Eingang E1', welcher mit Hilfe seines eingebauten Hardware-Timers und/oder geeigneter Software zeitweise als Frequenzzähler arbeitet, sowie mit mindestens dem binären Ausgang BA' steuert die Laufzeitmessung sowie die Erzeugung der Frequenz f. Weiterhin beinhaltet die Erfindung die Verwendung des Integrators 211' und des mit einem Strom oder einer Spannung in der Frequenz gesteuerten Oszillators 212, nachfolgend als VCO bezeichnet. Besondere Ausführungen und Kombinationen des Integrators 211' und des VCO 212 sind Bestandteil der Erfindung.</p><p id="p0133" num="0133">In einem typischen Ultraschall-Messsystem nach dem Ultraschall-Laufzeitverfahren erfolgt die Messung zyklisch. Dabei wird zu Beginn jedes Zyklus ein Ultraschall-Schwingungspaket ausgesendet und gleichzeitig ein Timer gestartet, welcher die Zeit bis zum Empfang des vom zu detektierenden Objekt reflektierten Echos misst. Am Ende jedes Messzyklus UMZ<sub>i</sub> (also z.B. jeweils am Ende der Meßzyklen UMZ<sub>1</sub>,UMZ<sub>2</sub>,UMZ<sub>3</sub>,UMZ<sub>4</sub>,UMZ<sub>5</sub>) wird die Laufzeitmessung abgebrochen (Timeout). Somit steht am Ende jedes Zyklus die Timerschaltung des Mikrocontrollers 210' für andere Aufgaben zur Verfügung.<!-- EPO <DP n="38"> --></p><p id="p0134" num="0134">Erfindungsgemäß wird vorzugsweise einmal zu einem beliebigen Zeitpunkt während jedes Zyklus UMZ<sub>i</sub>, vorzugsweise aber am Ende des Zyklus, während einer Erfassungszeitdauer a<sub>i</sub> vom Mikrocontroller 210' die Frequenz des VCO 212 gemessen (nämlich z.B. während der Erfassungszeitdauern a<sub>0</sub> bis a<sub>5</sub>) und mit einem Sollwert f<sub>soll</sub> verglichen.</p><p id="p0135" num="0135">Die Sollfrequenz kann z.B. als Vielfaches der Taktfrequenz des Mikrocontrollers 210' dargestellt werden. Als Frequenznormal dient dabei die Taktfrequenz f<sub>N</sub> des Mikrocontrollers 210'. Als Taktgeber für diese Taktfrequenz dient z.B. ein Quarz-Taktgeber T (<figref idrefs="f0006">Fig. 7</figref>). Im Ergebnis der Vergleichsoperation wird der binäre Ausgang BA' des Mikrocontrollers 210' gesetzt oder rückgesetzt, so dass für das vom binären Ausgang BA' abgegebene Ansteuersignal OUT1 entweder den Wert U2 oder den Wert U1 annimmt.</p><p id="p0136" num="0136">Der Integrator 211' mit einer Integrationszeitkonstante τ &gt;&gt; T<sub>i</sub> (UMZ<sub>i</sub>) erzeugt aus dieser 1-Bit-Pulsfoge eine Oszillator-Steuerspannung Uc, welche die Frequenz des VCO 212 bestimmt. Dieser geschlossene Regelkreis stellt die Frequenz f des VCO 212 so ein, dass nach einer Zeit nT<sub>i</sub> eine Änderung von f<sub>soll</sub> ausgeregelt wird und dass dann f innerhalb eines Toleranzbandes f<sub>tol</sub> um die Sollfrequenz f<sub>soll</sub> pendelt, wobei n eine positive ganze Zahl ist.</p><p id="p0137" num="0137">Die Zykluszeit T<sub>i</sub> muss dazu nicht konstant sein, es ist lediglich sicherzustellen, dass Ti≤ T<sub>max</sub> nicht überschritten wird. Eine kurzzeitige Unterbrechung des Regelkreises infolge einer Störung (EMI) führt zu einem Verlassen des Toleranzbandes, wobei der Betrag des Fehlers der Unterbrechungszeit proportional ist. Kurzzeitige Unterbrechungen führen so nur zu einem geringen Performance-Verlust, womit das System fehlertolerant ist.</p><p id="p0138" num="0138">Ab UMZ<sub>3</sub> wird im vorliegenden Beispiel (<figref idrefs="f0005">Fig. 8</figref>) das Toleranzband f<sub>tol</sub> erreicht und gehalten. Dazu ist die Integrationszeitkonstante so zu bemessen dass gilt: <maths id="math0001" num=""><math display="block"><mi mathvariant="normal">Δ</mi><mo>⁢</mo><msub><mi mathvariant="normal">f</mi><mi mathvariant="normal">i</mi></msub><mfenced><msub><mi mathvariant="normal">T</mi><mi mathvariant="normal">i</mi></msub></mfenced><mo>&lt;</mo><msub><mi mathvariant="normal">f</mi><mi>tol</mi></msub><mo>/</mo><mn mathvariant="normal">2.</mn></math><img id="ib0001" file="imgb0001.tif" wi="27" he="7" img-content="math" img-format="tif"/></maths><!-- EPO <DP n="39"> --></p><p id="p0139" num="0139">VCO: Gängige VCO-IC benutzen spannungsgesteuerte Stromquellen, welche den Ladestrom des Timing-C und damit die Frequenz der Oszillatorschaltung bestimmen. Dieses Prinzip ist aus Aufwandsgründen nur als IC sinnvoll realisierbar. Eine weitere Möglichkeit besteht in der Verwendung eines über einen Integrator rückgekoppelten Schmitt-Triggers, wobei mit der Steuerspannung dessen Hysteresis und damit die Ladezeit des Timing-C und folglich die Frequenz beeinflusst wird. Ein Beispiel für einen solches IC ist das Timer-ICx555. Wird dessen Steuereingang zur Frequenzverstimmung genutzt, bewirkt eine Frequenzverschiebung ebenfalls eine unerwünschte Änderung des Tastverhältnisses. Weiterhin kann bei VCO dieses Typs in herkömmlicher Schaltungstechnik die frequenzbestimmende RC-Zeitkonstante des VCO verstimmt werden, indem als frequenzbestimmender Widerstand ein elektronisch steuerbarer Widerstand eingesetzt wird. Die Ansteuerung dieses Widerstandes gestaltet sich dann schwierig, da er "schwimmend" betrieben wird.</p><p id="p0140" num="0140">Integrator: Als Integrator gemäß <figref idrefs="f0006">Fig. 7</figref> kommen prinzipiell alle aus der allgemeinen Schaltungstechnik bekannten Lösungen in Frage. In den folgenden Ausgestaltungen der Erfindung kommen zwei Typen von Integratoren zum Einsatz:
<ol><li>1. Das RC-Integrationsglied, nachfolgend als Typ A bezeichnet, wegen seiner Einfachheit und seiner Eigenschaft, für τ &gt;&gt; 1/f direkt den Gleichspannungsmittelwert einer Wechselspannung zu bilden.</li><li>2. Der aktive invertierende Integrator mit Differenzeingang, nachfolgend als Typ B bezeichnet. Bei diesem Typ wird dem nichtinvertierenden Eingang die Referenzspannung U<sub>0</sub> zugeführt. Um bei beiden Zuständen U2, U1 bzw. Hi, Lo von OUT1 den gleichen Betrag des Anstiegs der Ausgangsspannung des Integrators, aber mit entgegengesetztem Vorzeichen, zu erzielen, muss gelten: <maths id="math0002" num=""><math display="block"><msub><mi mathvariant="normal">U</mi><mn mathvariant="normal">0</mn></msub><mo>=</mo><mfenced open="{" close="}" separators=""><mi>OUT</mi><mo>⁢</mo><mn mathvariant="normal">1</mn><mfenced><mi>Hi</mi></mfenced><mo>-</mo><mi>OUT</mi><mo>⁢</mo><mn mathvariant="normal">1</mn><mfenced><mi>Lo</mi></mfenced></mfenced><mo>/</mo><mn mathvariant="normal">2.</mn></math><img id="ib0002" file="imgb0002.tif" wi="60" he="7" img-content="math" img-format="tif"/></maths></li></ol><!-- EPO <DP n="40"> --></p><p id="p0141" num="0141">Hierbei bedeutet Hi=High-Signal, z.B. U2, und Lo=Low-Signal, z.B. U1.</p><p id="p0142" num="0142">Das Wirkungsprinzip der Schaltung von <figref idrefs="f0001">Fig. 1</figref> entspricht im wesentlichen derjenigen des Oszillators 212 von <figref idrefs="f0002">Fig. 2</figref> .</p><heading id="h0003">Weitere Varianten der Erfindung:</heading><p id="p0143" num="0143"><figref idrefs="f0001">Fig. 9</figref>:
<ul><li>Integrator Typ A gemäß <figref idrefs="f0006">Fig. 7</figref> (Bezugszeichen 211') bestehend aus <i>R1</i> und <i>C1</i>, <i>R<sub>var</sub></i> gemäß <figref idrefs="f0001">Fig. 1</figref> bestehend aus dem N-Kanal-JFET <i>T1.</i> +<i>U</i> ist eine beliebige Hilfsspannung, z.B. die Betriebsspannung des Mikrocontrollers 210' von <figref idrefs="f0006">Fig. 7</figref>. Bedingung: +<i>U</i> &gt; |<i>Up</i>|, wobei <i>Up</i> die Abschnürspannung des JFET ist.</li></ul></p><p id="p0144" num="0144">Analog können für T1 P-Kanal-FET eingesetzt werden, dann ist Source mit <i>GND</i> statt mit +<i>U</i> zu verbinden.</p><p id="p0145" num="0145">Vorteil: Minimalaufwand.</p><p id="p0146" num="0146">Das Wirkungsprinzip der Schaltung von <figref idrefs="f0001">Fig. 9</figref> entspricht im wesentlichen derjenigen des Integrators 211A und des Steuerwiderstandes RST von <figref idrefs="f0002">Fig. 3</figref>.</p><p id="p0147" num="0147"><figref idrefs="f0001">Fig. 10</figref>:
<ul><li>Integrator Typ A bestehend aus R1 und C1</li><li>Stromquelle bestehend aus T1 und R2 wandelt die Steuerspannung Uc in den Strom Ic um</li><li>Rvar: T2</li></ul></p><p id="p0148" num="0148">Das Wirkungsprinzip der Schaltung von <figref idrefs="f0001">Fig. 10</figref>, entspricht im wesentlichen derjenigen des Integrators 211B und des Steuerwiderstandes RST von <figref idrefs="f0003">Fig. 4</figref>.</p><p id="p0149" num="0149"><figref idrefs="f0001">Fig. 11</figref>:
<ul><li>Integrator Typ B bestehend aus R1, R2, R3, C1 und T1.<br/>
<!-- EPO <DP n="41"> -->Der Emitter von T1 bildet den nichtinvertierenden Eingang. U0 entspricht der Schwellspannung UBE von T1. Der Spannungsteiler R1, R2 sorgt für gleiche Beträge der steigenden und fallenden Rampe von Uc. Integrationszeitkonstante: τ = (R1 II R2)C1</li><li>R4 wandelt die Steuerspannung Uc in den Strom Ic um
<ul><li>Rvar: T2</li></ul></li></ul></p><p id="p0150" num="0150">Vorteil: lineare Steuerkennlinie, daher nahezu konstante Steilheit df/dt über den gesamten Steuerbereich.</p><p id="p0151" num="0151">Das Wirkungsprinzip der Schaltung von <figref idrefs="f0001">Fig. 11</figref> entspricht im wesentlichen derjenigen des Integrators 211 c und des Steuerwiderstandes RST von <figref idrefs="f0003">Fig. 5</figref>.
<ul><li><figref idrefs="f0006">Fig. 12</figref> (unter Bezugnahme auf <figref idrefs="f0006">Fig. 7</figref> und <figref idrefs="f0005">Fig. 8</figref>):
<ul><li><figref idrefs="f0006">Fig. 12</figref> zeigt schematisch eine Ansteuerschaltung 310, welche eine Beeinflussung der Integrationszeit z.B. des Integrators 211' von <figref idrefs="f0006">Fig. 7</figref> mittels diesem vorgeschalteter Bauelemente ermöglicht.</li></ul></li></ul></p><p id="p0152" num="0152">Als Ansteuerschaltung dient gemäß einer bevorzugten Ausführungsform der Erfindung eine Ansteuerschaltung 310 gemäß <figref idrefs="f0006">Fig. 12</figref>, welche eine als Mikrocontroller µC ausgebildete EDV-Einrichtung EDVE mit folgenden Komponenten aufweist:
<ul><li>einen ersten Binäranschluss AA, welcher ein erstes Binärsignal OUTA abgibt und über eine erste Zuleitung Z1, in welcher ein erster Zwischenwiderstand RZ1 zwischengeschaltet ist, mit dem Ansteuerausgang AUS2 verbunden ist,</li><li>einen zweiten Binäranschluss AB, welcher ein zweites Binärsignal OUTB abgibt und über eine zweite Zuleitung Z2, in welcher eine erste Diode D1 und ein dieser in Serie nachgeschalteter zweiter Zwischenwiderstand RZ2 zwischengeschaltet sind, mit dem Ansteuerausgang AUS2 verbunden ist, wobei der zweite Zwischenwiderstand RZ2 einen kleineren Wert aufweist<!-- EPO <DP n="42"> --> als der erste Zwischenwiderstand RZ1, und die Anode der ersten Diode D1 mit dem zweiten Binäranschluss AB und die Kathode der ersten Diode D1 mit dem zweiten Zwischenwiderstand RZ2 verbunden ist,</li><li>einen dritten Binäranschluss AC, welcher ein drittes Binärsignal OUTC abgibt und mit einer dritten Zuleitung Z3 verbunden ist, welche zwischen der ersten Diode D1 und dem zweiten Zwischenwiderstand von der zweiten Zuleitung Z2 abzweigt und in welcher eine zweite Diode D2 zwischengeschaltet ist, deren Kathode mit dem dritten Binäranschluss AC und deren Anode mit der Kathode der ersten Diode D1 verbunden ist,</li></ul>
wobei
<ol><li>a) das erste, zweite und dritte Binärsignal OUTA,OUTB,OUTC jeweils ein High-Signal oder ein Low-Signal oder eine zeitliche Abfolge von solchen ist,</li><li>b) der erste Binäranschluss AA ein High-Signal abgibt, falls die Frequenz des Oszillators 112,212 kleiner ist als die Sollfrequenz, und andernfalls ein Low-Signal abgibt, oder umgekehrt, und</li><li>c) die Ansteuerschaltung 310
<ul><li>in einen ersten Modus, schneller Modus, versetzbar ist, in welchem der zweite und der dritte Binäranschluss AB,AC
<ul><li>jeweils dann ein High-Signal abgeben, wenn der erste Binäranschluss AA ein High-Signal abgibt,</li><li>und jeweils dann ein Low-Signal abgeben, wenn der erste Binäranschluss AA ein Low-Signal abgibt,</li></ul></li></ul></li></ol>
so dass der (in <figref idrefs="f0006">Fig. 12</figref> nicht gezeigte) Integrator 211,211',211A, 211B,211C das Ansteuersignal OUT1 mit einer ersten Zeitkonstanten zu der Steuerspannung Uc zu integrieren imstande ist,
<ul><li>und in einen zweiten Modus, langsamer Modus, versetzbar ist, in welchem der zweite Binäranschluss AB stets ein Low-Signal und der dritte Binäranschluss AC stets ein High-Signal abgibt, so dass der Integrator 211,211',211A,211B,211C das Ansteuersignal OUT1 mit einer zweiten Zeitkonstanten, welche größer ist als die erste Zeitkonstante, zu der Steuerspannung Uc zu integrieren imstande ist.</li></ul><!-- EPO <DP n="43"> --></p><p id="p0153" num="0153">Die folgende Tabelle zeigt das gemäß dieser Variante erfolgende Zusammenspiel der Binärsignale OUTA, OUTB und OUTC in Abhängigkeit davon, ob sich die Ansteuerschaltung im schnellen oder im langsamen Modus befindet:
<tables id="tabl0001" num="0001"><table frame="all"><title>Tabelle 6'</title><tgroup cols="4"><colspec colnum="1" colname="col1" colwidth="40mm"/><colspec colnum="2" colname="col2" colwidth="42mm"/><colspec colnum="3" colname="col3" colwidth="40mm"/><colspec colnum="4" colname="col4" colwidth="17mm"/><thead><row><entry align="center" valign="middle">erstes Binärsignal OUTA</entry><entry align="center" valign="middle">zweites Binärsignal OUTB</entry><entry align="center" valign="middle">drittes Binärsignal OUTC</entry><entry valign="middle">Modus</entry></row></thead><tbody><row><entry align="center" valign="middle">High</entry><entry align="center" valign="middle">High</entry><entry align="center" valign="middle">High</entry><entry valign="middle">schnell</entry></row><row><entry align="center" valign="middle">Low</entry><entry align="center" valign="middle">Low</entry><entry align="center" valign="middle">Low</entry><entry valign="middle">schnell</entry></row><row><entry align="center" valign="middle">High</entry><entry align="center" valign="middle">Low</entry><entry align="center" valign="middle">High</entry><entry valign="middle">langsam</entry></row><row><entry align="center" valign="middle">Low</entry><entry align="center" valign="middle">Low</entry><entry align="center" valign="middle">High</entry><entry valign="middle">langsam</entry></row></tbody></tgroup></table></tables></p><p id="p0154" num="0154">Die Ansteuerschaltung befindet sich somit im schnellen Modus, wenn das zweite und das dritte Binärsignal beide High-Signale oder beide Low-Signale sind, und im langsamen Modus, wenn das zweite Binärsignal ein Low-Signal und das dritte Binärsignal ein High-Signal ist, wobei die Leerlaufspannung am Ausgang AUS2 jeweils dem Spannungspegel des Binärausgangs AA entspricht.</p><p id="p0155" num="0155">Die zweite Zeitkonstante kann z.B. um einen Faktor x kleiner sein als die erste Zeitkonstante; dies läßt sich in erster Näherung dadurch erreichen, dass der zweite Zwischenwiderstand RZ2 um den Faktor x kleiner gewählt wird als der erste Zwischenwiderstand RZ1.</p><p id="p0156" num="0156">Da die zur Erzielung der geforderten Frequenzauflösung nötigen Integrationszeitkonstanten im Bereich von einigen Sekunden liegen, ist eine Zeitkonstantenumschaltung z.B. von τ auf τ/<i>x</i> zweckmäßig, um nach dem Einschalten und nach jedem Reset des µC ein schnelles Einlaufen der Frequenz <i>f</i> in die Umgebung von <i>f<sub>soll</sub></i> zu ermöglichen. In der Initialisierungsphase kann das µC Programm dazu eine Schleife durchlaufen, in der ausschließlich Frequenzmessungen mit verkürzter Messzeit <i>a<sub>i</sub></i> / <i>x</i> und um den Faktor <i>x</i> verringerter Frequenzauflösung durchgeführt werden, z.B. solange bis <i>f</i> eine Umgebung <i>f<sub>soll</sub></i> ±<!-- EPO <DP n="44"> --> <i>x</i>*<i>f<sub>tol</sub></i>/<i>2</i> erreicht hat. Danach wird die kürzere Zeitkonstante &lt; / <i>x</i> deaktiviert und die normalen Messzyklen <i>UMZ<sub>i</sub></i> beginnen.</p><p id="p0157" num="0157">Da die Restströme der Ports von Mikrocontrollern im Bereich von 0,1 µA bis 10 µA liegen und damit die Integrationszeit unzulässig beeinflussen würden, ist der binäre Ausgang AB mit einer reststromarmen Diode <i>D1</i> entkoppelt. Um die schnelle Integration in beiden Richtungen durchführen zu können, kann ein weiterer binärer Ausgang AC mit einer Diode <i>D2</i> verwendet werden. Dann ist z.B. eine logische Steuerung nach der Tabelle von <figref idrefs="f0006">Figur 21</figref> anzuwenden.</p><p id="p0158" num="0158">Die Ansteuerschaltung 310 von <figref idrefs="f0006">Fig. 12</figref> kann jeweils vorteilhaft anstelle der Ansteuerschaltungen 210 von <figref idrefs="f0004">Fig. 6</figref> und 210' von <figref idrefs="f0006">Fig. 7</figref> eingesetzt werden; in diesen Fällen benötigt die Ansteuerschaltung 310 entsprechende Eingänge und/oder Ausgänge, welche in Bezug auf ihre Funktion denjenigen der Ansteuerschaltungen 210 bzw. 210' entsprechen und in <figref idrefs="f0006">Fig. 12</figref> nicht dargestellt sind. Falls der an die Ansteuerschaltung 310 von <figref idrefs="f0006">Fig. 12</figref> angeschlossene Integrator ein solcher gemäß <figref idrefs="f0002">Fig. 3</figref>, <figref idrefs="f0003">4 oder 5</figref> ist (Bezugszeichen 211A, 211B, 211C), können die Integratorwiderstände IR1 bzw. IR2 bzw. IR3 entfallen.</p><p id="p0159" num="0159">Das von der Ansteuerschaltung 310 abgegebene Signal OUT1 ist eine zeitliche Abfolge der Spannungswerte U1,U2.</p><heading id="h0004">Gewerbliche Anwendbarkeit:</heading><p id="p0160" num="0160">Die Erfindung ist insbesondere gewerblich anwendbar z.B. im Bereich der Funktechnik, der Tontechnik und Ultraschall-Abstandsmessung, welche auf dem Prinzip der Echolaufzeitmessung beruht.</p><heading id="h0005">Liste der Bezugszeichen:</heading><p id="p0161" num="0161"><dl id="dl0002" compact="compact"><dt>3</dt><dd>Schmitt-Trigger</dd><dt>112,212</dt><dd>Oszillatoren</dd><dt>210,210',310</dt><dd>Ansteuerschaltungen<!-- EPO <DP n="45"> --></dd><dt>211,211'</dt><dd>Integratoren</dd><dt>211A, 211B, 211C</dt><dd>Ausführungsbeispiele für 211</dd><dt>a<sub>0</sub>,a<sub>1</sub>,a<sub>2</sub>,a<sub>3</sub>,a<sub>4</sub>,a<sub>5</sub>,a<sub>i</sub></dt><dd>Erfassungszeitdauern</dd><dt>AA, AB, AC</dt><dd>Binäranschlüsse</dd><dt>AUS2, BA, BA'</dt><dd>Ansteuerausgänge</dd><dt>E1, E1'</dt><dd>Eingänge von 210, 210'</dd><dt>E-</dt><dd>invertierender Eingang von 3</dd><dt>EDVE</dt><dd>EDV-Einrichtung in der Ansteuerschaltung 310</dd><dt>EST</dt><dd>Steuereingang des Steuerwiderstandes RST</dd><dt>f</dt><dd>Oszillatorfrequenz</dd><dt>f<sub>soll</sub></dt><dd>Sollfrequenz</dd><dt>f<sub>tol</sub></dt><dd>Toleranzband</dd><dt>IE, IA</dt><dd>Integratoreingang, Integratorausgang</dd><dt>IE+, IE-</dt><dd>nicht invertierender, invertierender Integratoreingang</dd><dt>IC1, IC2, IC3</dt><dd>Integrator-Kondensatoren</dd><dt>IR1-IR5</dt><dd>Integrator-Widerstände</dd><dt>IT</dt><dd>Integrator-Transistor</dd><dt>KL3</dt><dd>Klemme</dd><dt>OC1, OC2</dt><dd>Oszillator-Kondensatoren</dd><dt>OUTA,OUTB,OUTC</dt><dd>Binärsignale</dd><dt>OUT1</dt><dd>Ansteuersignal</dd><dt>Q, Q'</dt><dd>Spannungsquelle, Zusatzspannungsquelle</dd><dt>Q"</dt><dd>drittes Potential</dd><dt>RR</dt><dd>Rückkopplungswiderstand</dd><dt>Rvar, RST</dt><dd>Steuerwiderstände</dd><dt>ST1,ST2</dt><dd>Ausführungsbeispiele für RST</dd><dt>RZ1, RZ2</dt><dd>erster, zweiter Zwischenwiderstand</dd><dt>ST1,ST2,ST3,ST4</dt><dd>Steuertransistoren</dd><dt>T</dt><dd>Taktgeber</dd><dt>Uo</dt><dd>Referenzspannung</dd><dt>U1, U2</dt><dd>erster, zweiter Spannungswert</dd><dt>Uc</dt><dd>Steuerspannung<!-- EPO <DP n="46"> --></dd><dt>UMZ<sub>1</sub>-UMZ<sub>5</sub>, UMZ<sub>i</sub></dt><dd>Meßzyklen</dd><dt>VR1, VR2</dt><dd>Vorwiderstände</dd></dl></p></description><claims mxw-id="PCLM56986412" lang="DE" load-source="patent-office"><!-- EPO <DP n="47"> --><claim id="c-de-01-0001" num="0001"><claim-text>Oszillatorschaltung, mit einem Oszillator (112,212), welcher eine Kippschaltung (3), mit einem Ausgang (A) und einem invertierenden Eingang (E-) umfaßt, wobei
<claim-text>- der Ausgang (A) über einen Rückkopplungswiderstand (RR) mit dem invertierenden Eingang (E-) verbunden ist,</claim-text>
<claim-text>- der invertierende Eingang (E-) über einen ersten Oszillator-Kondensator (OC1) an ein erstes Potential gelegt ist,</claim-text>
<claim-text>- der invertierende Eingang (E-) ferner über einen zweiten Oszillator-Kondensator (OC2) und einen mit diesem in Serie geschalteten Steuerwiderstand (Rvar,RST,ST1,ST2,ST3,ST4), dessen Wert einstellbar oder elektrisch steuerbar ist, an ein zweites Potential gelegt ist,</claim-text>
so dass die Frequenz (f) des Oszillators (112,212) durch Verändern des Wertes des Steuerwiderstandes (Rvar,RST,ST1,ST2,ST3,ST4) veränderbar ist.</claim-text></claim><claim id="c-de-01-0002" num="0002"><claim-text>Oszillatorschaltung nach Anspruch 1, <b>dadurch gekennzeichnet, dass</b>
<claim-text>- der Steuerwiderstand (ST1), anstatt direkt an das zweite Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle (Q) an das zweite Potential gelegt ist, und/oder</claim-text>
<claim-text>- der erste Oszillatorkondensator (OC1), anstatt direkt an das erste Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das erste Potential gelegt ist.</claim-text></claim-text></claim><claim id="c-de-01-0003" num="0003"><claim-text>Oszillatorschaltung nach Anspruch 1 oder 2, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Steuerwiderstand (Rvar, RST) durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors (ST1,ST2), Steuertransistor (ST1,ST2), gebildet ist, an dessen Basis bzw. Gate eine Steuerspannung (Uc) anliegt, so dass<!-- EPO <DP n="48"> -->
<claim-text>- der zweite Oszillator-Kondensator (OC2) über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors (ST1,ST2) an das zweite Potential, insbesondere an Masse, gelegt ist,</claim-text>
<claim-text>- und die Frequenz (f) des Oszillators (112,212) durch Verändern der Steuerspannung (Uc) veränderbar ist.</claim-text></claim-text></claim><claim id="c-de-01-0004" num="0004"><claim-text>Oszillatorschaltung nach Anspruch 1 oder 2, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Steuerwiderstand durch die Kollektor-Emitter-Strecke eines Transistors, Steuertransistor, gebildet ist, durch dessen Basis ein Steuerstrom fließt, so dass
<claim-text>- der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist,</claim-text>
<claim-text>- und die Frequenz des Oszillators durch Verändern des Steuerstromes veränderbar ist.</claim-text></claim-text></claim><claim id="c-de-01-0005" num="0005"><claim-text>Oszillatorschaltung nach Anspruch 3 oder 4, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors (ST1,ST2) invers zwischen den zweiten Oszillator-Kondensator (OC2) und das zweite Potential (Q2) zwischengeschaltet ist.</claim-text></claim><claim id="c-de-01-0006" num="0006"><claim-text>Oszillatorschaltung nach Anspruch 1 oder 2, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Steuerwiderstand (Rvar, RST) durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors (ST3,ST4), Steuertransistor (ST3,ST4), gebildet ist, an dessen Emitter bzw. Source eine Steuerspannung (Uc) anliegt und dessen Basis bzw. Gate an ein drittes Potential (Q") gelegt ist, so dass
<claim-text>- der zweite Oszillator-Kondensator (OC2) über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an die Steuerspannung (Uc) gelegt ist und somit der Steuertransistor in Basisschaltung bzw. Gate-Schaltung angeschlossen ist,</claim-text>
<claim-text>- und die Frequenz (f) des Oszillators (112,212) durch Verändern der Steuerspannung (Uc) veränderbar ist.</claim-text><!-- EPO <DP n="49"> --></claim-text></claim><claim id="c-de-01-0007" num="0007"><claim-text>Oszillatorschaltung nach einem der Ansprüche 1 bis 6, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Wert des Steuerwiderstandes (Rvar,RST,ST1,ST2,ST3,ST4) und damit die Frequenz des Oszillators (112,212) über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflussbar, steuerbar oder regelbar sind.</claim-text></claim><claim id="c-de-01-0008" num="0008"><claim-text>Oszillatorschaltung nach einem der Ansprüche 3, 5 oder 6 sowie nach Anspruch 7, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Steuerspannung (Uc) und damit die Frequenz (f) des Oszillators (112,212) über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflussbar, steuerbar oder regelbar sind.</claim-text></claim><claim id="c-de-01-0009" num="0009"><claim-text>Oszillatorschaltung nach Anspruch 3 und einem der Ansprüche 7 oder 8, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Basis bzw. das Gate des Steuertransistors (ST1,ST2) mit dem Ausgang (IA) eines Integrators (211,211',211A,211B,211C) verbunden ist, dessen Eingang (IE,IE+,IE-) mit dem Ansteuerausgang (AUS2,BA,BA') einer Ansteuerschaltung (210,210',310) verbunden ist, wobei
<claim-text>- die Ansteuerschaltung (210,210',310) über den Ansteuerausgang (AUS2,BA,BA') ein Ansteuersignal (OUT1) an den Eingang (IE,IE+,IE-) des Integrators (211,211',211 A,211B,211C) abzugeben imstande ist, welches entweder gleich oder kleiner ist als ein erster Spannungswert (U1) oder gleich oder größer ist als ein zweiter Spannungswert (U2), wobei der erste Spannungswert (U1) kleiner ist als der zweite Spannungswert (U2), und</claim-text>
<claim-text>- der Integrator (211,211',211A,211B,211C) das Ansteuersignal (OUT1) zu der Steuerspannung (Uc) zu integrieren und diese über den Ausgang (IA) des Integrators (211,211',211A,211B,211C) an die Basis bzw. das Gate des Steuertransistors (ST1,ST2) abzugeben imstande ist,</claim-text>
so dass
<claim-text>- entweder die Steuerspannung (Uc) dann abnimmt, wenn das Ansteuersignal (OUT1) gleich oder kleiner ist als der erste Spannungswert<!-- EPO <DP n="50"> --> (U1), und die Steuerspannung (Uc) dann zunimmt, wenn das Ansteuersignal (OUT1) gleich oder größer ist als der zweite Spannungswert (U2),</claim-text>
<claim-text>- oder umgekehrt,</claim-text>
und somit die Frequenz (f) des Oszillators (112,212) oder deren Änderungsgeschwindigkeit durch das Ansteuersignal (OUT1) beeinflussbar oder steuerbar ist.</claim-text></claim><claim id="c-de-01-0010" num="0010"><claim-text>Oszillatorschaltung nach Anspruch 8 und 9, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> das Ansteuersignal (OUT1) ein im wesentlichen rechteckförmig zwischen dem ersten und dem zweiten Spannungswert (U1,U2) wechselndes pulsmoduliertes 1-Bit-Signal ist, so dass
<claim-text>- entweder die Steuerspannung (Uc) verringerbar ist, indem der Mittelwert des Ansteuersignals (OUT1) durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes (U1,U2) verkleinert wird, und die Steuerspannung (Uc) erhöhbar ist, indem der Mittelwert des Ansteuersignals (OUT1) durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes (U1,U2) vergrößert wird,</claim-text>
<claim-text>- oder umgekehrt,</claim-text>
und somit die Frequenz (f) des Oszillators (112,212) oder deren Änderungsgeschwindigkeit über das pulsmodulierte 1-Bit-Signal beeinflussbar oder steuerbar ist.</claim-text></claim><claim id="c-de-01-0011" num="0011"><claim-text>Oszillatorschaltung nach Anspruch 10, <b>dadurch gekennzeichnet, dass</b> das Ansteuersignal (OUT1) ein im wesentlichen rechteckförmig mit einem veränderbaren Tastverhältnis zwischen dem ersten und dem zweiten Spannungswert (U1,U2) wechselndes pulsmoduliertes 1-Bit-Signal ist, dessen Mittelwert durch entsprechendes Verändern des Tastverhältnisses veränderbar ist, so dass das pulsmodulierte 1-Bit-Signal zur Beeinflussung oder Steuerung der Frequenz (f) oder deren Änderungsgeschwindigkeit ein pulsweitenmoduliertes Signal ist.<!-- EPO <DP n="51"> --></claim-text></claim><claim id="c-de-01-0012" num="0012"><claim-text>Oszillatorschaltung nach einem der Ansprüche 9 bis 11, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (210,210',310) einen mit dem Ausgang (A) der Kippschaltung bzw. des Schmitt-Triggers (3) verbundenen Eingang (E1,E1') aufweist und imstande ist, die Frequenz (f) des Oszillators (112,212) über den Eingang (E1,E1') zu erfassen und mittels des Ansteuersignals (OUT1) so zu beeinflussen, dass die Frequenz (f) des Oszillators (112,212) sinkt, falls sie größer ist als eine vorgebbare Sollfrequenz (fsoll), und steigt, falls sie kleiner ist als die Sollfrequenz (fsoll), so dass der Oszillator (112,212) ein geregelter Oszillator ist.</claim-text></claim><claim id="c-de-01-0013" num="0013"><claim-text>Oszillatorschaltung nach einem der Ansprüche 9 bis 11 sowie nach Anspruch 12, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (210,210',310) imstande ist, die zeitliche Abfolge des ersten und des zweiten Spannungswertes (U1,U2) so zu verändern, dass
<claim-text>- die Frequenz des Oszillators (112,212) fällt, wenn die Frequenz des Oszillators (112,212) größer ist als die vorgebbare Sollfrequenz (fsoll),</claim-text>
<claim-text>- und die Frequenz des Oszillators (112,212) steigt, wenn die Frequenz des Oszillators (112,212) kleiner ist als die vorgebbare Sollfrequenz (fsoll),</claim-text>
so dass der Oszillator (112,212) ein über eine Pulsmodulation geregelter Oszillator ist.</claim-text></claim><claim id="c-de-01-0014" num="0014"><claim-text>Oszillatorschaltung nach einem der Ansprüche 9 bis 13, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (310) eine EDV-Einrichtung (EDVE) mit folgenden Komponenten aufweist:
<claim-text>- einen ersten Binäranschluss (AA), welcher ein erstes Binärsignal (OUTA) abgibt und über eine erste Zuleitung (Z1), in welcher ein erster Zwischenwiderstand (RZ1) zwischengeschaltet ist, mit dem Ansteuerausgang (AUS2) verbunden ist,</claim-text>
<claim-text>- einen zweiten Binäranschluss (AB), welcher ein zweites Binärsignal (OUTB) abgibt und über eine zweite Zuleitung (Z2), in welcher eine erste Diode (D1) und ein dieser in Serie nachgeschalteter zweiter<!-- EPO <DP n="52"> --> Zwischenwiderstand (RZ2) zwischengeschaltet sind, mit dem Ansteuerausgang (AUS2) verbunden ist, wobei
<claim-text>- der zweite Zwischenwiderstand (RZ2) einen kleineren Wert aufweist als der erste Zwischenwiderstand (RZ1),</claim-text>
<claim-text>- und die Anode der ersten Diode (D1) mit dem zweiten Binäranschluss (AB) und die Kathode der ersten Diode (D1) mit dem zweiten Zwischenwiderstand (RZ2) verbunden ist,</claim-text></claim-text>
<claim-text>- einen dritten Binäranschluss (AC), welcher ein drittes Binärsignal (OUTC) abgibt und mit einer dritten Zuleitung (Z3) verbunden ist, welche zwischen der ersten Diode (D1) und dem zweiten Zwischenwiderstand von der zweiten Zuleitung (Z2) abzweigt und in welcher eine zweite Diode (D2) zwischengeschaltet ist, deren Kathode mit dem dritten Binäranschluss (AC) und deren Anode mit der Kathode der ersten Diode (D1) verbunden ist,</claim-text>
wobei
<claim-text>a) das erste, zweite und dritte Binärsignal (OUTA,OUTB,OUTC) jeweils ein High-Signal oder ein Low-Signal oder eine zeitliche Abfolge von solchen ist,</claim-text>
<claim-text>b) der erste Binäranschluss (AA) ein High-Signal abgibt, falls die Frequenz (f) des Oszillators (112,212) kleiner ist als die Sollfrequenz, und andernfalls ein Low-Signal abgibt, oder umgekehrt, und</claim-text>
<claim-text>c) die Ansteuerschaltung (310)
<claim-text>- in einen ersten Modus, schneller Modus, versetzbar ist, in welchem der zweite und der dritte Binäranschluss (AB,AC)
<claim-text>- jeweils dann ein High-Signal abgeben, wenn der erste Binäranschluss (AA) ein High-Signal abgibt,</claim-text>
<claim-text>- und jeweils dann ein Low-Signal abgeben, wenn der erste Binäranschluss (AA) ein Low-Signal abgibt,</claim-text>
so dass der Integrator (211,211',211A,211B,211C) das Ansteuersignal (OUT1) mit einer ersten Zeitkonstanten zu der Steuerspannung (Uc) zu integrieren imstande ist,</claim-text>
<claim-text>- und in einen zweiten Modus, langsamer Modus, versetzbar ist, in welchem der zweite Binäranschluss (AB) stets ein Low-Signal und der dritte Binäranschluss (AC) stets ein High-Signal abgibt, so dass<!-- EPO <DP n="53"> --> der Integrator (211,211',211A,211B,211C) das Ansteuersignal (OUT1) mit einer zweiten Zeitkonstanten, welche größer ist als die erste Zeitkonstante, zu der Steuerspannung (Uc) zu integrieren imstande ist.</claim-text></claim-text></claim-text></claim><claim id="c-de-01-0015" num="0015"><claim-text>Oszillatorschaltung nach einem der Ansprüche 12 bis 14, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (310) imstande ist, nach einem Einschalten oder Reset derselben sich selbsttätig zunächst in den schnellen und
<claim-text>- nach einer bestimmten Zeitdauer</claim-text>
<claim-text>- oder dann, wenn die Frequenz des Oszillators (112,212) einen vorgegebenen Abstand von der Sollfrequenz unterschritten hat,</claim-text>
<claim-text>- oder dann, wenn die Frequenz des Oszillators (112,212) einen vorgegebenen Frequenzbereich erreicht hat,</claim-text>
in den langsamen Modus zu versetzen.</claim-text></claim><claim id="c-de-01-0016" num="0016"><claim-text>Oszillatorschaltung nach einem der Ansprüche 9 bis 15, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Integrator (211,211',211A,211B, 211C),
<claim-text>- ein nicht-invertierender Integrator (211A,21B,211C) ist, welcher zusätzlich einen invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung (Uo) angelegt ist,</claim-text>
<claim-text>- oder ein invertierender Integrator (211') ist, welcher zusätzlich einen nichtinvertierenden Integratoreingang aufweist, an welchen eine Referenzspannung (Uo) angelegt ist.</claim-text></claim-text></claim><claim id="c-de-01-0017" num="0017"><claim-text>Oszillatorschaltung nach Anspruch 16, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Referenzspannung (Uo) gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert (U1,U2) ist.<!-- EPO <DP n="54"> --></claim-text></claim><claim id="c-de-01-0018" num="0018"><claim-text>Oszillatorschaltung nach einem der Ansprüche 12 bis 17, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (210) einen weiteren Eingang (E2) aufweist und imstande ist, über diesen die Frequenz einer Wechselspannung, insbesondere die Ausschwingfrequenz eines Ultraschallwandlers (16), zu erfassen und als Sollfrequenz (fsoll) heranzuziehen.</claim-text></claim><claim id="c-de-01-0019" num="0019"><claim-text>Oszillatorschaltung nach einem der Ansprüche 1 bis 18, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> das erste und das zweite Potential miteinander identisch sind.</claim-text></claim><claim id="c-de-01-0020" num="0020"><claim-text>Oszillatorschaltung nach Anspruch 19, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> das erste und das zweite Potential beide mit Masse identisch sind.</claim-text></claim><claim id="c-de-01-0021" num="0021"><claim-text>Verfahren zur Beeinflussung, Steuerung oder Regelung der Frequenz eines Oszillators (112,212), wobei
<claim-text>- als Oszillator (112,212) ein solcher verwendet wird, welcher eine Kippschaltung (3) mit einem Ausgang (A) und einem invertierenden Eingang (E-) umfaßt,</claim-text>
<claim-text>- der Ausgang (A) über einen Rückkopplungswiderstand (RR) mit dem invertierenden Eingang (E-) verbunden ist,</claim-text>
<claim-text>- der invertierende Eingang (E-) über einen ersten Oszillator-Kondensator (OC1) an ein erstes Potential gelegt ist,</claim-text>
<claim-text>- der invertierende Eingang (E-) ferner über einen zweiten Oszillator-Kondensator (OC2) und einen mit diesem in Serie geschalteten Steuerwiderstand (Rvar,RST,ST1,ST2,ST3,ST4), dessen Wert einstellbar oder elektrisch steuerbar ist, an ein zweites Potential gelegt ist,</claim-text>
<claim-text>- und die Frequenz (f) des Oszillators (112,212) durch Verändern des Wertes des Steuerwiderstandes (Rvar,RST,ST1,ST2,ST3,ST4) verändert wird.</claim-text></claim-text></claim><claim id="c-de-01-0022" num="0022"><claim-text>Verfahren nach Anspruch 21, <b>dadurch gekennzeichnet, dass</b><!-- EPO <DP n="55"> -->
<claim-text>- als Steuerwiderstand (ST1,ST2) ein solcher verwendet wird, welcher, anstatt direkt an das zweite Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle (Q) an das zweite Potential gelegt ist, und/oder</claim-text>
<claim-text>- als erster Oszillatorkondensator (OC1) ein solcher verwendet wird, welcher, anstatt direkt an das erste Potential gelegt zu sein, über eine zwischengeschaltete Spannungsquelle an das erste Potential gelegt ist.</claim-text></claim-text></claim><claim id="c-de-01-0023" num="0023"><claim-text>Verfahren nach Anspruch 21 oder 22, <b>dadurch gekennzeichnet, dass</b>
<claim-text>- als Steuerwiderstand (Rvar,RST) die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors (ST1,ST2), Steuertransistor (ST1,ST2), verwendet wird, so dass der zweite Oszillator-Kondensator (OC2) über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors (ST1,ST2) an das zweite Potential, insbesondere an Masse, gelegt ist,</claim-text>
<claim-text>- an die Basis bzw. das Gate des Steuertransistors (ST1,ST2) eine Steuerspannung (Uc) angelegt wird,</claim-text>
<claim-text>- und die Frequenz des Oszillators (112,212) durch Verändern der Steuerspannung (Uc), verändert wird.</claim-text></claim-text></claim><claim id="c-de-01-0024" num="0024"><claim-text>Verfahren nach Anspruch 21 oder 22, <b>dadurch gekennzeichnet, dass</b>
<claim-text>- als Steuerwiderstand die Kollektor-Emitter-Strecke eines Transistors, Steuertransistor, verwendet wird, durch dessen Basis ein Steuerstrom fließt, so dass der zweite Oszillator-Kondensator über die Kollektor-Emitter-Strecke des Steuertransistors an das zweite Potential, insbesondere an Masse, gelegt ist,</claim-text>
<claim-text>- und die Frequenz des Oszillators durch Verändern des Steuerstromes verändert wird.</claim-text></claim-text></claim><claim id="c-de-01-0025" num="0025"><claim-text>Oszillatorschaltung nach Anspruch 23 oder 24, <b>dadurch gekennzeichnet, dass</b> die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors (ST1,ST2) invers betrieben wird.<!-- EPO <DP n="56"> --></claim-text></claim><claim id="c-de-01-0026" num="0026"><claim-text>Oszillatorschaltung nach Anspruch 21 oder 22, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Steuerwiderstand (Rvar, RST) durch die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke eines Transistors (ST3,ST4), Steuertransistor (ST3,ST4), gebildet ist, an dessen Emitter bzw. Source eine Steuerspannung (Uc) angelegt wird und dessen Basis bzw. Gate an ein drittes Potential (Q") gelegt ist, so dass
<claim-text>- der zweite Oszillator-Kondensator (OC2) über die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke des Steuertransistors an das zweite Potential gelegt ist und somit der Steuertransistor in Basisschaltung bzw. Gate-Schaltung betrieben wird,</claim-text>
<claim-text>- und die Frequenz (f) des Oszillators (112,212) durch Verändern der Steuerspannung (Uc) verändert wird.</claim-text></claim-text></claim><claim id="c-de-01-0027" num="0027"><claim-text>Verfahren nach einem der Ansprüche 21 bis 26, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> der Wert des Steuerwiderstandes (Rvar,RST,ST1,ST2,ST3,ST4) und damit die Frequenz (f) des Oszillators (112,212) über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflusst, gesteuert oder geregelt werden.</claim-text></claim><claim id="c-de-01-0028" num="0028"><claim-text>Verfahren nach Anspruch 23 oder 26, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Steuerspannung (Uc) und damit die Frequenz (f) des Oszillators (112,212) über ein moduliertes 1-Bit-Signal, insbesondere über eine Pulsweitenmodulation, beeinflusst, gesteuert, oder geregelt wird.</claim-text></claim><claim id="c-de-01-0029" num="0029"><claim-text>Verfahren nach einem der Ansprüche 23 bis 28, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> als Steuertransistor (ST1,ST2) ein solcher verwendet wird, dessen Basis bzw. Gate mit dem Ausgang (IA) eines Integrators (211,211',211A,211B,211C) verbunden ist, dessen Eingang (IE,IE+,IE-) mit dem Ansteuerausgahg (AUS2,BA,BA') einer Ansteuerschaltung (210,210',310) verbunden ist, wobei
<claim-text>- als Ansteuerschaltung (210,210',310) eine solche verwendet wird, welche über den Ansteuerausgang (AUS2,BA,BA') ein Ansteuersignal (OUT1) an<!-- EPO <DP n="57"> --> den Eingang (IE,IE+,IE-) des Integrators (211,211',211A,211B,211C) abzugeben imstande ist, welches entweder gleich oder kleiner ist als ein erster Spannungswert (U1) oder gleich oder größer ist als ein zweiter Spannungswert (U2), wobei der erste Spannungswert (U1) kleiner ist als der zweite Spannungswert (U2), und</claim-text>
<claim-text>- als Integrator (211,211',211A,211B,211C) ein solcher verwendet wird, welcher das Ansteuersignal (OUT1) zu der Steuerspannung (Uc) zu integrieren und diese über den Ausgang (IA) des Integrators (211,211',211A,211B,211C) an die Basis bzw. das Gate des Steuertransistors (ST1,ST2) abzugeben imstande ist,</claim-text>
und wobei entweder
<claim-text>- die Steuerspannung (Uc) verringerbar ist, indem die Ansteuerschaltung (210,210',310) so gesteuert wird, dass das Ansteuersignal (OUT1) gleich oder kleiner ist als der erste Spannungswert (U1),</claim-text>
<claim-text>- und die Steuerspannung (Uc) erhöhbar ist, indem die Ansteuerschaltung (210,210',310) so gesteuert wird, dass das Ansteuersignal (OUT1) gleich oder größer ist als der zweite Spannungswert (U2),</claim-text>
oder umgekehrt, so dass die Frequenz (f) des Oszillators (112,212) oder deren Änderungsgeschwindigkeit durch das Ansteuersignal (OUT1) beeinflusst oder gesteuert wird.</claim-text></claim><claim id="c-de-01-0030" num="0030"><claim-text>Verfahren nach Anspruch 28 und 29, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> als Ansteuersignal (OUT1) ein im wesentlichen rechteckförmig zwischen dem ersten und dem zweiten Spannungswert (U1,U2) wechselndes pulsmoduliertes 1-Bit-Signal verwendet wird, so dass
<claim-text>- entweder die Steuerspannung (Uc) verringerbar ist, indem der Mittelwert des Ansteuersignals (OUT1) durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes (U1,U2) verkleinert wird, und die Steuerspannung (Uc) erhöhbar ist, indem der Mittelwert des Ansteuersignals (OUT1) durch entsprechendes Verändern der zeitlichen Abfolge des ersten und des zweiten Spannungswertes (U1,U2) vergrößert wird,<!-- EPO <DP n="58"> --></claim-text>
<claim-text>- oder umgekehrt,</claim-text>
und die Frequenz (f) des Oszillators (112,212) oder deren Änderungsgeschwindigkeit über das pulsmodulierte 1-Bit-Signal beeinflusst oder gesteuert wird.</claim-text></claim><claim id="c-de-01-0031" num="0031"><claim-text>Verfahren nach Anspruch 30, <b>dadurch gekennzeichnet, dass</b> als Ansteuersignal (OUT1) ein im wesentlichen rechteckförmig mit einem veränderbaren Tastverhältnis zwischen dem ersten und dem zweiten Spannungswert (U1,U2) wechselndes pulsmoduliertes 1-Bit-Signal verwendet wird, dessen Mittelwert durch entsprechendes Verändern des Tastverhältnisses veränderbar ist, so dass die Frequenz (f) des Oszillators (112,212) oder deren Änderungsgeschwindigkeit durch eine Pulsweitenmodulation beeinflusst oder gesteuert wird.</claim-text></claim><claim id="c-de-01-0032" num="0032"><claim-text>Verfahren nach einem der Ansprüche 29 bis 31, <b>dadurch gekennzeichnet, dass</b>
<claim-text>- als Ansteuerschaltung (210,210',310) eine solche verwendet wird, welche einen mit dem Ausgang (A) der Kippschaltung bzw. des Schmitt-Triggers (3) verbundenen Eingang (E1,E1') aufweist, über welchen die Frequenz (f) des Oszillators (112,212) erfasst wird,</claim-text>
<claim-text>- und die Frequenz (f) des Oszillators (112,212) mittels des Ansteuersignals (OUT1) so beeinflusst wird, dass sie sinkt, falls sie größer ist als eine vorgebbare Sollfrequenz (fsoll), und steigt, falls sie kleiner ist als die Sollfrequenz (fsoll),</claim-text>
so dass die Frequenz (f) des Oszillator (112,212) über die Ansteuerschaltung (210,210',310) geregelt wird.</claim-text></claim><claim id="c-de-01-0033" num="0033"><claim-text>Verfahren nach einem der Ansprüche 29 bis 31 sowie nach Anspruch 32, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die zeitliche Abfolge des ersten und des zweiten Spannungswertes (U1,U2) so verändert wird, dass<!-- EPO <DP n="59"> -->
<claim-text>- die Frequenz des Oszillators (112,212) fällt, wenn die Frequenz des Oszillators (112,212) größer ist als die vorgebbare Sollfrequenz (fsoll),</claim-text>
<claim-text>- und die Frequenz des Oszillators (112,212) steigt, wenn die Frequenz des Oszillators (112,212) kleiner ist als die vorgebbare Sollfrequenz (fsoll),</claim-text>
so dass der Oszillator (112,212) über eine Pulsmodulation geregelt wird.</claim-text></claim><claim id="c-de-01-0034" num="0034"><claim-text>Verfahren nach einem der Ansprüche 29 bis 33, <b>dadurch gekennzeichnet, dass</b> als Ansteuerschaltung (310) eine solche verwendet wird, welche eine EDV-Einrichtung (EDVE) mit folgenden Komponenten aufweist:
<claim-text>- einen ersten Binäranschluss (AA), welcher ein erstes Binärsignal (OUTA) abgibt und über eine erste Zuleitung (Z1), in welcher ein erster Zwischeriwiderstand (RZ1) zwischengeschaltet ist, mit dem Ansteuerausgang (AUS2) verbunden ist,</claim-text>
<claim-text>- einen zweiten Binäranschluss (AB), welcher ein zweites Binärsignal (OUTB) abgibt und über eine zweite Zuleitung (Z2), in welcher eine erste Diode (D1) und ein dieser in Serie nachgeschalteter zweiter Zwischenwiderstand (RZ2) zwischengeschaltet sind, mit dem Ansteuerausgang (AUS2) verbunden ist, wobei
<claim-text>- der zweite Zwischenwiderstand (RZ2) einen kleineren Wert aufweist als der erste Zwischenwiderstand (RZ1),</claim-text>
<claim-text>- und die Anode der ersten Diode (D1) mit dem zweiten Binäranschluss (AB) und die Kathode der ersten Diode (D1) mit dem zweiten Zwischenwiderstand (RZ2) verbunden ist,</claim-text></claim-text>
<claim-text>- einen dritten Binäranschluss (AC), welcher ein drittes Binärsignal (OUTC) abgibt und mit einer dritten Zuleitung (Z3) verbunden ist, welche zwischen der ersten Diode (D1) und dem zweiten Zwischenwiderstand von der zweiten Zuleitung (Z2) abzweigt und in welcher eine zweite Diode (D2) zwischengeschaltet ist, deren Kathode mit dem dritten Binäranschluss (AC) und deren Anode mit der Kathode der ersten Diode (D1) verbunden ist,</claim-text>
wobei
<claim-text>a) das erste, zweite und dritte Binärsignal (OUTA,OUTB,OUTC) jeweils ein High-Signal oder ein Low-Signal oder eine zeitliche Abfolge von solchen ist,<!-- EPO <DP n="60"> --></claim-text>
<claim-text>b) der erste Binäranschluss (AA) ein High-Signal abgibt, falls die Frequenz des Oszillators (112,212) kleiner ist als die Sollfrequenz, und andernfalls ein Low-Signal abgibt, oder umgekehrt, und</claim-text>
<claim-text>c) die Ansteuerschaltung (310)
<claim-text>- in einen ersten Modus, schneller Modus, versetzbar ist, in welchem der zweite und der dritte Binäranschluss (AB,AC)
<claim-text>- jeweils dann ein High-Signal abgeben, wenn der erste Binäranschluss (AA) ein High-Signal abgibt,</claim-text>
<claim-text>- und jeweils dann ein Low-Signal abgeben, wenn der erste Binäranschluss (AA) ein Low-Signal abgibt,</claim-text>
so dass der Integrator (211,211',211A,211B,211C) das Ansteuersignal (OUT1) mit einer ersten Zeitkonstanten zu der Steuerspannung (Uc) zu integrieren imstande ist,</claim-text>
<claim-text>- und in einen zweiten Modus, langsamer Modus, versetzbar ist, in welchem der zweite Binäranschluss (AB) stets ein Low-Signal und der dritte Binäranschluss (AC) stets ein High-Signal abgibt, so dass der Integrator (211,211',211A,211B,211C) das Ansteuersignal (OUT1) mit einer zweiten Zeitkonstanten, welche größer ist als die erste Zeitkonstante, zu der Steuerspannung (Uc) zu integrieren imstande ist.</claim-text></claim-text></claim-text></claim><claim id="c-de-01-0035" num="0035"><claim-text>Verfahren nach Anspruch 34, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> die Ansteuerschaltung (310) nach einem Einschalten oder Reset derselben automatisch zunächst in den schnellen und
<claim-text>- nach einer bestimmten Zeitdauer</claim-text>
<claim-text>- oder dann, wenn die Frequenz des Oszillators (112,212) einen vorgegebenen Abstand von der Sollfrequenz unterschritten hat,</claim-text>
<claim-text>- oder dann, wenn die Frequenz des Oszillators (112,212) einen vorgegebenen Frequenzbereich erreicht hat,</claim-text>
in den langsamen Modus versetzt wird.</claim-text></claim><claim id="c-de-01-0036" num="0036"><claim-text>Verfahren nach einem der Ansprüche 29 bis 35; <b>dadurch gekennzeichnet,<!-- EPO <DP n="61"> --> dass</b> als Integrator (211,211',211A,211B,21C),
<claim-text>- ein nicht-invertierender Integrator (211A,211B,211C) verwendet wird, welcher zusätzlich einen invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung (Uo) angelegt wird,</claim-text>
<claim-text>- oder ein invertierender Integrator (211') verwendet wird, welcher zusätzlich einen nicht-invertierenden Integratoreingang aufweist, an welchen eine Referenzspannung (Uo) angelegt wird.</claim-text></claim-text></claim><claim id="c-de-01-0037" num="0037"><claim-text>Verfahren nach Anspruch 36, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> eine solche Referenzspannung (Uo) an den zusätzlichen Integratoreingang angelegt wird, welche gleich dem arithmetischen Mittel aus dem ersten und dem zweiten Spannungswert (U1,U2) ist.</claim-text></claim><claim id="c-de-01-0038" num="0038"><claim-text>Verfahren nach einem der Ansprüche 31 bis 34, <b>dadurch gekennzeichnet,</b><br/>
<b>dass</b> als Sollfrequenz die Frequenz einer Wechselspannung, insbesondere die Ausschwingfrequenz eines Ultraschallwandlers (16), verwendet wird.</claim-text></claim></claims><claims mxw-id="PCLM56986413" lang="EN" load-source="patent-office"><!-- EPO <DP n="62"> --><claim id="c-en-01-0001" num="0001"><claim-text>An oscillator circuit including an oscillator (112, 212) comprising a toggle circuit (3) having an output (A) and an inverting input (E-), wherein
<claim-text>- said output (A) is connected to the inverting input (E-) via a feedback resistor (RR),</claim-text>
<claim-text>- said inverting input (E-) is coupled to a first potential via a first oscillator capacitor (OC1),</claim-text>
<claim-text>- said inverting input (E-) is also coupled to a second potential via a second oscillator capacitor (OC2) and a control resistor (Rvar, RST, ST1, ST2, ST3, ST4) which is connected in series to said second oscillator capacitor and whose value can be adjusted or electrically controlled,</claim-text>
so that a frequency (f) of said oscillator (112, 212) can be varied by changing the value of said control resistor (Rvar, RST, ST1, ST2, ST3, ST4).</claim-text></claim><claim id="c-en-01-0002" num="0002"><claim-text>The oscillator circuit according to claim 1, <b>characterized in that</b>
<claim-text>- said control resistor (ST1) is coupled to said second potential via an interconnected voltage source (Q) rather than being directly coupled to said second potential and/or</claim-text>
<claim-text>- said first oscillator capacitor (OC1) is coupled to said first potential via an interconnected voltage source rather than being directly coupled to said first potential.</claim-text></claim-text></claim><claim id="c-en-01-0003" num="0003"><claim-text>The oscillator circuit according to claim 1 or claim 2, <b>characterized in that</b>
<claim-text>- said control resistor (Rvar, RST) is comprised of a collector-emitter path or a drain-source path of a transistor (ST1, ST2), control transistor (ST1, ST2), having a control voltage (Uc) applied at its base or gate, so that</claim-text>
<claim-text>- said second oscillator capacitor (OC2) is coupled to said second potential, in particular to ground, via said collector-emitter path or via said drain-source path of the control transistor (ST1, ST2),</claim-text>
<claim-text>- and the frequency (f) of the oscillator (112, 212) can be varied by changing the control voltage (Uc).</claim-text></claim-text></claim><claim id="c-en-01-0004" num="0004"><claim-text>The oscillator circuit according to claim 1 or 2, <b>characterized in that</b> said control resistor is comprised of the collector-emitter path of a transistor, control transistor, having a control current flowing through a base of it, so that<!-- EPO <DP n="63"> -->
<claim-text>- the second oscillator capacitor is coupled to the second potential, in particular to ground, via the collector-emitter path of the control transistor,</claim-text>
<claim-text>- and the frequency of the oscillator can be varied by changing the control current.</claim-text></claim-text></claim><claim id="c-en-01-0005" num="0005"><claim-text>The oscillator circuit according to claim 3 or 4, <b>characterized in that</b> the collector-emitter path or the drain-source path of the control transistor (ST1, ST2) is inversely interconnected between the second oscillator capacitor (OC2) and the second potential (Q2).</claim-text></claim><claim id="c-en-01-0006" num="0006"><claim-text>The oscillator circuit according to claim 1 or 2, <b>characterized in that</b> the control resistor (Rvar, RST) is comprised of the collector-emitter path or the drain-source path of a transistor (ST3, ST4), control transistor (ST3, ST4), having a control voltage (Uc) applied at its emitter or source and having its base or gate coupled to a third potential (Q"), so that
<claim-text>- the second oscillator capacitor (OC2) is coupled to the control voltage (Uc) via the collector-emitter path or the drain-source path of the control transistor, the control transistor therefore being base- or gate-connected,</claim-text>
<claim-text>- and the frequency (f) of the oscillator (112, 212) can be varied by changing the control voltage (Uc).</claim-text></claim-text></claim><claim id="c-en-01-0007" num="0007"><claim-text>The oscillator circuit according to any of claims 1 to 6, <b>characterized in that</b><br/>
the value of the control resistor (Rvar, RST, ST1, ST2, ST3, ST4) and thus the frequency of the oscillator (112, 212) can be influenced, controlled or adjusted by a modulated 1-bit signal, in particular by pulse width modulation.</claim-text></claim><claim id="c-en-01-0008" num="0008"><claim-text>The oscillator circuit according to any of claims 3, 5 or 6 and claim 7, <b>characterized in that</b><br/>
the control voltage (Uc) and thus the frequency (f) of the oscillator (112, 212) can be influenced, controlled or adjusted by a modulated 1-bit signal, in particular by pulse width modulation.</claim-text></claim><claim id="c-en-01-0009" num="0009"><claim-text>The oscillator circuit according to claim 3 and any of claims 7 or 8, <b>characterized in that</b><br/>
<!-- EPO <DP n="64"> -->the base or gate of the control transistor (ST1, ST2) is coupled to the output (IA) of an integrator (211, 211', 211A, 211B, 211C) having its input (IE, IE+, IE-) coupled to a trigger output (AUS2, BA, BA') of a trigger circuit (210, 210', 310), wherein
<claim-text>- the trigger circuit (210, 210', 310) is capable of delivering a trigger signal (OUT1) to the input (IE, IE+, IE-) of the integrator (211, 211', 211A, 211B, 211C) via the trigger output (AUS2, BA, BA'), said trigger signal being either equal to or smaller than a first voltage value (U1) or equal to or greater than a second voltage value (U2), said first voltage value (U1) being smaller than said second voltage value (U2), and</claim-text>
<claim-text>- the integrator (211, 211', 211A, 211B, 211C) is capable of integrating the trigger signal (OUT1) into the control voltage (Uc) and of delivering he latter via the output (IA) of the integrator (211, 211', 211A, 211B, 211C) to the base or gate of the control transistor (ST1, ST2),</claim-text>
so that
<claim-text>- either the control voltage (Uc) drops if the trigger signal (OUT1) is equal to or smaller than the first voltage value (U1), and the control voltage (Uc) rises if the trigger signal (OUT1) is equal to or greater than the second voltage value (U2),</claim-text>
<claim-text>- or vice versa,</claim-text>
and thus the frequency (f) of the oscillator (112, 212) or its rate of change can be influenced or controlled by the trigger signal (OUT1).</claim-text></claim><claim id="c-en-01-0010" num="0010"><claim-text>The oscillator circuit according to claim 8 or 9, <b>characterized in that</b> the trigger signal (OUT1) is a pulse-modulated 1-bit signal that alternates essentially like a square wave between the first and second voltage values (U1, U2), so that
<claim-text>- either the control voltage (Uc) can be lowered by decreasing the mean value of the trigger signal (OUT1) by appropriately changing the time sequence of the first and second voltage values (U1, U2), and the control voltage (Uc) can be raised by increasing the mean value of the trigger signal (OUT1) by appropriately changing the time sequence of the first and second voltage values (U1, U2),</claim-text>
<claim-text>- or vice versa,</claim-text>
and thus the frequency (f) of the oscillator (112, 212) or its rate of change can be influenced or controlled by the pulse-modulated 1-bit signal.<!-- EPO <DP n="65"> --></claim-text></claim><claim id="c-en-01-0011" num="0011"><claim-text>The oscillator circuit according to claim 10, <b>characterized in that</b> the trigger signal (OUT1) is a pulse-modulated 1-bit signal that alternates essentially like a square wave with a variable duty cycle between the first and second voltage values (U1, U2), wherein the mean value of said signal can be varied by appropriately changing its duty cycle, so that the pulse-modulated 1-bit signal for influencing or controlling a frequency (f) or its rate of change is a pulse-width-modulated signal.</claim-text></claim><claim id="c-en-01-0012" num="0012"><claim-text>The oscillator circuit according to any of claims 9 to 11, <b>characterized in that</b> the trigger circuit (210, 210', 310) has an input (E1, E1') that is connected to the output (A) of the toggle circuit or Schmitt trigger (3), respectively, and said control circuit is capable of detecting the frequency (f) of the oscillator (112, 212) via the input (E1, E1') and of influencing said frequency by the trigger signal (OUT1) in such a way that the frequency (f) of the oscillator (112, 212) decreases if it is greater than a presettable target frequency (ftgt) and increases if it is smaller than the target frequency (ftgt), so that the oscillator (112, 212) is a feedback-controlled oscillator.</claim-text></claim><claim id="c-en-01-0013" num="0013"><claim-text>The oscillator circuit according to any of claims 9 to 11 and claim 12, <b>characterized in that</b><br/>
the trigger circuit (210, 210', 310) is capable of changing the time sequence of the first and second voltage values (U1, U2) in such a way that
<claim-text>- the frequency of the oscillator (112, 212) decreases if the frequency of the oscillator (112, 212) is greater than the presettable target frequency (ftgt),</claim-text>
<claim-text>- and the frequency of the oscillator (112, 212) increases if the frequency of the oscillator (112, 212) is smaller than the presettable target frequency (ftgt),</claim-text>
so that the oscillator (112, 212) is a pulse-modulated oscillator.</claim-text></claim><claim id="c-en-01-0014" num="0014"><claim-text>The oscillator circuit according to one of claims 9 to 13, <b>characterized in that</b> the trigger circuit (310) has an electronic data processing equipment (EDPE) comprising the following components:
<claim-text>- a first binary junction (AA) that emits a first binary signal (OUTA) and that is connected to the trigger output (AUS2) via a first feed line (Z1) having interposed therein a first intermediate resistor (RZ1),</claim-text>
<claim-text>- a second binary junction (AB) that emits a second binary signal (OUTB) and that is connected to the trigger output (AUS2) via a second feed line (Z2) having interposed therein a<!-- EPO <DP n="66"> --> first diode (D1) and a second intermediate resistor (RZ2) coupled in series downstream from said first diode, wherein</claim-text>
<claim-text>- the second intermediate resistor (RZ2) has a smaller value than the first intermediate resistor (RZ1),</claim-text>
<claim-text>- and the anode of the first diode (D1) is connected to the second binary junction (AB) and the cathode of the first diode (D1) is connected to the second intermediate resistor (RZ2),</claim-text>
<claim-text>- a third binary junction (AC) that emits a third binary signal (OUTC) and that is connected to a third feed line (Z3) branching off from the second feed line (Z2) between the first diode (D1) and the second intermediate resistor and having a second diode (D2) interposed therein whose cathode is coupled to the third binary junction (AC) and whose anode is coupled to the cathode of the first diode (D1),</claim-text>
wherein
<claim-text>a) each of said first, second and third binary signals (OUTA, OUTB, OUTC) is either a high-signal or a low-signal or a time sequence of such signals,</claim-text>
<claim-text>b) the first binary junction (AA) emits a high-signal if the frequency (f) of the oscillator (112, 212) is smaller than the target frequency, and otherwise emits a low-signal, or vice versa, and</claim-text>
<claim-text>c) the trigger circuit (310)
<claim-text>- can be set into a first mode, fast mode, in which each of said second and third binary junctions (AB, AC)
<claim-text>- emit a high-signal if the first binary junction (AA) emits a high-signal,</claim-text>
<claim-text>- and emit a low-signal if the first binary junction (AA) emits a low-signal,</claim-text>
so that the integrator (211, 211', 211A, 211B, 211C) is capable of integrating the trigger signal (OUT1) with a first time constant into the control voltage (Uc),</claim-text>
<claim-text>- and can be set into a second mode, slow mode, in which the second binary junction (AB) always emits a low-signal and the third binary junction (AC) always emits a high-signal, so that the integrator (211, 211', 211A, 211B, 211C) is capable of integrating the trigger signal (OUT1) with a second time constant that is greater than the first time constant, into the control voltage (Uc).</claim-text></claim-text></claim-text></claim><claim id="c-en-01-0015" num="0015"><claim-text>The oscillator circuit according to one of claims 12 to 14, <b>characterized in that</b> the trigger circuit (310) is capable of autonomously entering the fast mode upon switch-on or reset, and then shifting to slow mode<!-- EPO <DP n="67"> -->
<claim-text>- after a certain period of time has elapsed,</claim-text>
<claim-text>- or if the frequency of the oscillator (112, 212) comes below a predefined distance from the target frequency,</claim-text>
<claim-text>- or if the frequency of the oscillator (112, 212) reaches a predefined frequency range.</claim-text></claim-text></claim><claim id="c-en-01-0016" num="0016"><claim-text>The oscillator circuit according to one of claims 9 to 15, <b>characterized in that</b> the integrator (211, 211', 211A, 211B, 211C) is
<claim-text>- a non-inverting integrator (211A, 211B, 211C) that has an additional inverting integrator input at which a reference voltage (Uo) is applied,</claim-text>
<claim-text>- or an inverting integrator (211') that has an additional non-inverting integrator input at which a reference voltage (Uo) is applied.</claim-text></claim-text></claim><claim id="c-en-01-0017" num="0017"><claim-text>The oscillator circuit according to claim 16, <b>characterized in that</b> said reference voltage (Uo) is equal to the arithmetic mean of the first and second voltage values (U1, U2).</claim-text></claim><claim id="c-en-01-0018" num="0018"><claim-text>The oscillator circuit according to one of claims 12 to 17, <b>characterized in that</b> the trigger circuit (210) has another input (E2) and, via this input, is capable of detecting the frequency of an alternating voltage, in particular a decay frequency of an ultrasonic transducer (16), and of taking it as the target frequency (ftgt).</claim-text></claim><claim id="c-en-01-0019" num="0019"><claim-text>The oscillator circuit according to one of claims 1 to 18, <b>characterized in that</b> the first and the second potentials are identical to each other.</claim-text></claim><claim id="c-en-01-0020" num="0020"><claim-text>The oscillator circuit according to claim 19, <b>characterized in that</b> the first and the second potentials are both identical to ground.</claim-text></claim><claim id="c-en-01-0021" num="0021"><claim-text>A method for influencing, controlling or adjusting the frequency of an oscillator (112, 212), wherein
<claim-text>- the oscillator (112, 212) employed is one that comprises a toggle circuit (3) having an output (A) and an inverting input (E-),</claim-text>
<claim-text>- the output (A) is connected to the inverting input (E-) via a feedback resistor (RR),</claim-text>
<claim-text>- the inverting input (E-) is coupled to a first potential via a first oscillator capacitor (OC1),<!-- EPO <DP n="68"> --></claim-text>
<claim-text>- the inverting input (E-) is also coupled to a second potential via a second oscillator capacitor (OC2) and via a control resistor (Rvar, RST, ST1, ST2, ST3, ST4) which is coupled in series to said second oscillator capacitor and whose value can be adjusted or electrically controlled,</claim-text>
<claim-text>- and the frequency (f) of the oscillator (112, 212) is varied by changing the value of the control resistor (Rvar, RST, ST1, ST2, ST3, ST4).</claim-text></claim-text></claim><claim id="c-en-01-0022" num="0022"><claim-text>The method according to claim 21, <b>characterized in that</b>
<claim-text>- the control resistor (ST1, ST2) employed is one that is coupled to the second potential via an interconnected voltage source (Q) rather than being directly coupled to the second potential, and/or</claim-text>
<claim-text>- the first oscillator (OC1) employed is one that is coupled to the first potential via an interconnected voltage source rather than being directly coupled to the first potential.</claim-text></claim-text></claim><claim id="c-en-01-0023" num="0023"><claim-text>The method according to any of claims 21 and 22, <b>characterized in that</b>
<claim-text>- the collector-emitter path or the drain-source path of a transistor (ST1, ST2), control transistor (ST1, ST2), is used as the control resistor (Rvar, RST), so that the second oscillator capacitor (OC2) is coupled to the second potential, in particular to ground, via the collector-emitter path or via the drain-source path of the control transistor (ST1, ST2),</claim-text>
<claim-text>- a control voltage (Uc) is applied at the base or gate of the control transistor (ST1, ST2),</claim-text>
<claim-text>- and the frequency of the oscillator (112, 212) is varied by changing the control voltage (Uc).</claim-text></claim-text></claim><claim id="c-en-01-0024" num="0024"><claim-text>The method according to any of claims 21 or 22, <b>characterized in that</b>
<claim-text>- the collector-emitter path of a transistor, control transistor, having a current flow passed through its base, is used as the control resistor, so that the second oscillator capacitor is coupled to the second potential, in particular to ground, via the collector-emitter path of the control transistor,</claim-text>
<claim-text>- and the frequency of the oscillator is varied by changing the control current.</claim-text></claim-text></claim><claim id="c-en-01-0025" num="0025"><claim-text>The oscillator circuit according to any of claims 23 or 24, <b>characterized in that</b> the collector-emitter path or the drain-source path of the control transistor (ST1, ST2) is operated inversely.<!-- EPO <DP n="69"> --></claim-text></claim><claim id="c-en-01-0026" num="0026"><claim-text>The oscillator circuit according to one of claims 21 or 22, <b>characterized in that</b> the control resistor (Rvar, RST) is comprised of the collector-emitter path or the drain-source path of a transistor (ST3, ST4), control transistor (ST3, ST4), having a control voltage (Uc) applied at its emitter or source and having its base or gate coupled to a third potential (Q"), so that
<claim-text>- the second oscillator capacitor (OC2) is coupled to the second potential via the collector-emitter path or the drain-source path of the control transistor, the control transistor therefore being base- or gate-operated,</claim-text>
<claim-text>- and the frequency (f) of the oscillator (112, 212) is varied by changing the control voltage (Uc).</claim-text></claim-text></claim><claim id="c-en-01-0027" num="0027"><claim-text>The method according to any of claims 21 to 26, <b>characterized in that</b> the value of the control resistor (Rvar, RST, ST1, ST2, ST3, ST4) and thus the frequency (f) of the oscillator (112, 212) are influenced, controlled or adjusted via a modulated 1-bit signal, in particular via pulse width modulation.</claim-text></claim><claim id="c-en-01-0028" num="0028"><claim-text>The method according to any of claims 23 and 26, <b>characterized in that</b> the control voltage (Uc) and thus the frequency (f) of the oscillator (112, 212) are influenced, controlled or adjusted via a modulated 1-bit signal, in particular via pulse width modulation.</claim-text></claim><claim id="c-en-01-0029" num="0029"><claim-text>The method according to any of claims 23 to 28, <b>characterized in that</b> the control resistor (ST1, ST2) employed is one whose base or gate is connected to the output (IA) of an integrator (211, 211', 211A, 211B, 211C) whose input (IE, IE+, IE-) is coupled to the trigger output (AUS2, BA, BA') of a trigger circuit (210, 210', 310), wherein
<claim-text>- the trigger circuit (210, 210', 310) employed is one that is capable of delivering a trigger signal (OUT1) to the input (IE, IE+, IE-) of the integrator (211, 211', 211A, 211B, 211C) via the trigger output (AUS2, BA, BA'), said control signal being either equal to or smaller than a first voltage value (U1) or equal to or greater than a second voltage value (U2), wherein the first voltage value (U1) is smaller than the second voltage value (U2), and</claim-text>
<claim-text>- the integrator (211, 211', 211A, 211B, 211C) employed is one that is capable of integrating the trigger signal (OUT1) into the control voltage (Uc) and of delivering the latter to the base or gate of the control transistor (ST1, ST2) via the output (IA) of the integrator (211, 211', 211A, 211B, 211C),</claim-text><!-- EPO <DP n="70"> -->
and wherein either
<claim-text>- the control voltage (Uc) can be lowered by controlling the trigger circuit (210, 210', 310) so that the trigger signal (OUT1) is equal to or smaller than the first voltage value (U1),</claim-text>
<claim-text>- and the control voltage (Uc) can be raised by controlling the trigger circuit (210, 210', 310) so that that the trigger signal (OUT1) is equal to or greater than the second voltage value (U2),</claim-text>
or vice versa, so that the frequency (f) of the oscillator (112, 212) or its rate of change is influenced or controlled by the trigger signal (OUT1).</claim-text></claim><claim id="c-en-01-0030" num="0030"><claim-text>The method according to any of claims 28 and 29, <b>characterized in that</b> a pulse-modulated 1-bit signal that alternates essentially like a square wave between the first and second voltage values (U1, U2) is used as the trigger signal (OUT1), so that
<claim-text>- either the control voltage (Uc) can be lowered by decreasing the mean value of the trigger signal (OUT1) by appropriately changing the time sequence of the first and second voltage values (U1, U2), and the control voltage (Uc) can be raised by increasing the mean value of the trigger signal (OUT1) by appropriately changing the time sequence of the first and second voltage values (U1, U2)</claim-text>
or vice versa,<br/>
and the frequency (f) of the oscillator (112, 212) or its rate of change is influenced or controlled via the pulse-modulated 1-bit signal.</claim-text></claim><claim id="c-en-01-0031" num="0031"><claim-text>The method according to claim 30, <b>characterized in that</b><br/>
a pulse-modulated 1-bit signal oscillating essentially like a square wave with a variable duty cycle between the first and second voltage values (U1, U2) can be used as the trigger signal (OUT1), wherein the mean value of said signal can be varied by appropriately changing the duty cycle, so that the frequency (f) of the oscillator (112, 212) or its rate of change is influenced or controlled by pulse-width modulation.</claim-text></claim><claim id="c-en-01-0032" num="0032"><claim-text>The method according to any of claims 29 to 31, <b>characterized in that</b>
<claim-text>- the trigger circuit (210, 210', 310) employed is one that has an input (E1, E1') that is coupled to the output (A) of the toggle circuit or Schmitt trigger (3), respectively, which serves to detect the frequency (f) of the oscillator (112, 212),<!-- EPO <DP n="71"> --></claim-text>
<claim-text>- and the frequency (f) of the oscillator (112, 212) is influenced by the trigger signal (OUT1) in such a way that it decreases if it is greater than a presettable target frequency (ftgt), and it increases if it is smaller than the target frequency (ftgt),</claim-text>
so that the frequency (f) of the oscillator (112, 212) is adjusted via the trigger circuit (210, 210', 310).</claim-text></claim><claim id="c-en-01-0033" num="0033"><claim-text>The method according to any of claims 29 to 31 and according to claim 32, <b>characterized in that</b><br/>
the time sequence of the first and second voltage values (U1, U2) is changed in so that
<claim-text>- the frequency of the oscillator (112, 212) decreases if the frequency of the oscillator (112, 212) is greater than the presettable target frequency (ftgt),</claim-text>
<claim-text>- and the frequency of the oscillator (112, 212) increases if the frequency of the oscillator (112, 212) is smaller than the presettable target frequency,</claim-text>
so that the oscillator (112, 212) is adjusted via pulse modulation.</claim-text></claim><claim id="c-en-01-0034" num="0034"><claim-text>The method according to one of claims 29 to 33, <b>characterized in that</b> the trigger circuit (310) employed is one that has an electronic data processing equipment (EDPE) comprising the following components:
<claim-text>- a first binary junction (AA) that emits a first binary signal (OUTA) and that is connected to the trigger output (AUS2) via a first feed line (Z1) in which a first intermediate resistor (RZ1) is interposed,</claim-text>
<claim-text>- a second binary junction (AB) that emits a second binary signal (OUTB) and that is connected to the trigger output (AUS2) via a second feed line (Z2) in which a first diode (D1) and an intermediate resistor (RZ2) which is connected in series downstream from said first diode are interposed, wherein</claim-text>
<claim-text>- the second intermediate resistor (RZ2) has a smaller value than the first intermediate resistor (RZ1),</claim-text>
<claim-text>- and the anode of the first diode (D1) is connected to the second binary junction (AB) and the cathode of the first diode (D1) is connected to the second intermediate resistor (RZ2),</claim-text>
<claim-text>- a third binary junction (AC) that emits a third binary signal (OUTC) and that is connected to a third feed line (Z3) branching off from the second feed line (Z2) between the first diode (D1) and the second intermediate resistor and having a second diode (D2) interconnected whose cathode is connected to the third binary junction (AC) and whose anode is connected to the cathode of the first diode (D1),</claim-text><!-- EPO <DP n="72"> -->
wherein
<claim-text>a) each of said first, second and third binary signals (OUTA, OUTB, OUTC) is either a high-signal or a low-signal or a time sequence of such signals,</claim-text>
<claim-text>b) the first binary junction (AA) emits a high-signal if the frequency of the oscillator (112, 212) is smaller than the target frequency, and otherwise emits a low-signal, or vice versa, and</claim-text>
<claim-text>c) the trigger circuit (310)
<claim-text>- can be set into a first mode, fast mode, in which each of said second and third binary junctions (AB, AC)
<claim-text>- emits a high-signal if the first binary junction (AA) emits a high-signal,</claim-text>
<claim-text>- and emits a low-signal if the first binary junction (AA) emits a low-signal,</claim-text>
so that the integrator (211, 211', 211A, 211B, 211C) is capable of integrating the trigger signal (OUT1) with a first time constant into the control voltage (Uc),</claim-text>
<claim-text>- and can be set into a second mode, slow mode, in which the second binary junction (AB) always emits a low-signal and the third binary junction (AC) always emits a high-signal, so that the integrator (211, 211', 211A, 211B, 211C) is capable of integrating the trigger signal (OUT1) with a second time constant that is greater than the first time constant into the control voltage (Uc).</claim-text></claim-text></claim-text></claim><claim id="c-en-01-0035" num="0035"><claim-text>The method according to claim 34, <b>characterized in that</b>,<br/>
said trigger circuit (310) is capable of automatically entering the fast mode upon a switch-on or reset, and then shifting into the slow mode
<claim-text>- after a certain period of time has elapsed</claim-text>
<claim-text>- or if the frequency of the oscillator (112, 212) comes below a predefined distance from the target frequency,</claim-text>
<claim-text>- or if the frequency of the oscillator (112, 212) reaches a predefined frequency range.</claim-text></claim-text></claim><claim id="c-en-01-0036" num="0036"><claim-text>The method according to one of claims 29 to 35, <b>characterized in that</b> either
<claim-text>- a non-inverting integrator (211A, 211B, 211C) that has an additional inverting integrator input to which a reference voltage (Uo) is applied,</claim-text>
<claim-text>- or an inverting integrator (211') that has an additonal non-inverting integrator input to which a reference voltage (Uo) is applied</claim-text>
is used as the integrator (211, 211', 211A, 211B, 211C).<!-- EPO <DP n="73"> --></claim-text></claim><claim id="c-en-01-0037" num="0037"><claim-text>The method according to claim 36, <b>characterized in that</b><br/>
the reference voltage (Uo) that is applied to the additional integrator input is equal to the arithmetic mean of the first and second voltage values (U1, U2).</claim-text></claim><claim id="c-en-01-0038" num="0038"><claim-text>The method according to any of claims 31 to 34, <b>characterized in that</b><br/>
the frequency of an alternating voltage, in particular the decay frequency of an ultrasonic transducer (16), is used as the target frequency.</claim-text></claim></claims><claims mxw-id="PCLM56986414" lang="FR" load-source="patent-office"><!-- EPO <DP n="74"> --><claim id="c-fr-01-0001" num="0001"><claim-text>Circuit oscillateur avec un oscillateur (112, 212) comprenant une bascule avec une sortie (A) et une entrée inverseuse (E-), dans lequel
<claim-text>- la sortie (A) est reliée à l'entrée inverseuse (E-) via une résistance de réaction (RR),</claim-text>
<claim-text>- l'entrée inverseuse (E-) est mise à un premier potentiel via un premier oscillateur-condensateur (OC1),</claim-text>
<claim-text>- l'entrée inverseuse (E-) est mise en outre à un deuxième potentiel via un deuxième oscillateur-condensateur (OC2) et une résistance de commande (Rvar,RST,ST1,ST2,ST3,ST4) connecté en série avec celui-ci et dont la valeur est réglable ou commandable électriquement,</claim-text>
de sorte que la fréquence (f) de l'oscillateur (112, 212) peut être variée par modification de la valeur de la résistance de commande (Rvar,RST,ST1, ST2,ST3,ST4).</claim-text></claim><claim id="c-fr-01-0002" num="0002"><claim-text>Circuit oscillateur selon la revendication 1, <b>caractérisé en ce que</b>
<claim-text>- la résistance de commande (ST1) est mise au deuxième potentiel non pas directement, mais via une source de tension intercalée, et/ou</claim-text>
<claim-text>- le premier oscillateur-condensateur (OC1) est mis au premier potentiel non pas directement, mais via une source de tension intercalée.</claim-text></claim-text></claim><claim id="c-fr-01-0003" num="0003"><claim-text>Circuit oscillateur selon l'une des revendications 1 ou 2, <b>caractérisé en ce que</b><br/>
la résistance de commande (Rvar, RST) est constituée par le chemin collecteur-émetteur ou le chemin drain-source d'un transistor (ST1,ST2), transistor de commande (ST1, ST2), à la base ou à la grille duquel est appliquée une tension de commande (Uc), de sorte que
<claim-text>- le deuxième oscillateur-condensateur (OC2) est mis au deuxième potentiel, en particulier à la masse, via le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande (ST1,ST2),<!-- EPO <DP n="75"> --></claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur peut être variée par modification de la tension de commande (Uc).</claim-text></claim-text></claim><claim id="c-fr-01-0004" num="0004"><claim-text>Circuit oscillateur selon l'une des revendications 1 ou 2, <b>caractérisé en ce que</b><br/>
la résistance de commande est constituée par le chemin collecteur-émetteur d'un transistor, transistor de commande, dont la base est parcourue par un courant de commande, de sorte que
<claim-text>- le deuxième oscillateur-condensateur est mis au deuxième potentiel, en particulier à la masse, via le chemin collecteur-émetteur du transistor de commande,</claim-text>
<claim-text>- et la fréquence de l'oscillateur peut être variée par modification du courant de commande.</claim-text></claim-text></claim><claim id="c-fr-01-0005" num="0005"><claim-text>Circuit oscillateur selon l'une des revendications 3 ou 4, <b>caractérisé en ce que</b><br/>
le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande (ST1,ST2) est intercalé inversement entre le deuxième oscillateur-condensateur (OC2) et le deuxième potentiel (Q2).</claim-text></claim><claim id="c-fr-01-0006" num="0006"><claim-text>Circuit oscillateur selon l'une des revendications 1 ou 2, <b>caractérisé en ce que</b><br/>
la résistance de commande (Rvar,RST) est constituée par le chemin collecteur-émetteur ou par le chemin drain-source d'un transistor (ST3,ST4), transistor de commande (ST3,ST4), à l'émetteur ou à la source duquel est appliquée une tension de commande (Uc) et dont la base ou la grille est mise à un troisième potentiel (Q"), de sorte que
<claim-text>- le deuxième oscillateur-condensateur (OC2) est connecté à la tension de commande (Uc) via le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande, et le transistor de commande est connecté de ce fait en mode circuit base commune ou en mode montage grille commune,<!-- EPO <DP n="76"> --></claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur (112, 212 peut être variée par modification de la tension de commande (Uc).</claim-text></claim-text></claim><claim id="c-fr-01-0007" num="0007"><claim-text>Circuit oscillateur selon l'une des revendications 1 à 6, <b>caractérisé en ce que</b><br/>
la valeur de la résistance de commande (Rvar,RST,ST1,ST2,ST3,ST4) et par conséquent la fréquence de l'oscillateur (112,212) peuvent être influencées, commandées ou réglées à l'aide d'un signal 1 bit modulé, en particulier à l'aide d'une modulation de largeur d'impulsion.</claim-text></claim><claim id="c-fr-01-0008" num="0008"><claim-text>Circuit oscillateur selon l'une des revendications 3, 5 ou 6 et selon la revendication 7, caractérisé e ce que<br/>
la tension de commande (Uc) et par conséquent la fréquence (f) de l'oscillateur (112, 212) peuvent être influencées, commandées ou réglées à l'aide d'un signal 1 bit modulé, en particulier à l'aide d'une modulation de largeur d'impulsion.</claim-text></claim><claim id="c-fr-01-0009" num="0009"><claim-text>Circuit oscillateur selon la revendication 3 et l'une des revendications 7 ou 8, <b>caractérisé en ce que</b><br/>
la base ou la grille du transistor de commande (ST1,ST2) est reliée à la sortie (IA) d'un intégrateur (211,211',211A,211B,211C), dont l'entrée (IE,IE+,IE-) est reliée à la sortie de commande (AUS2,BA,BA') d'un circuit de commande (210,210',310),
<claim-text>- le circuit de commande (210,210',310) étant capable de délivrer, via la sortie de commande (AUS2,BA,BA'), un signal de commande (OUT1) à l'entrée (IE,IE+,IE-) de l'intégrateur (211,211',211A,211B,211C), lequel signal est ou bien égal ou inférieur à une première valeur de tension (U1) ou bien égal ou supérieur à une deuxième valeur de tension (U2), la première valeur de tension (U1) étant inférieure à la deuxième valeur de tension (U2), et l'intégrateur (211,211',211A,211B,211C) étant capable d'intégrer le signal de commande (OUT1) à la tension de commande (Uc) et de délivrer cette dernière à la base ou à la grille du transistor de commande (ST1,ST2) via la sortie (IA) de l'intégrateur,</claim-text><!-- EPO <DP n="77"> -->
de sorte que
<claim-text>- ou bien la tension de commande (Uc) diminue lorsque le signal de commande (OUT1) est égal ou inférieur à la première valeur de tension (U1) et la tension de commande augmente lorsque le signal de commande (OUT1) est égal ou supérieur à la deuxième valeur de tension (U2),</claim-text>
<claim-text>- ou vice-versa,</claim-text>
et que par conséquent la fréquence (f) de l'oscillateur (112,212) ou la vitesse de variation de ladite fréquence peut être influencée ou commandée par le signal de commande (OUT1).</claim-text></claim><claim id="c-fr-01-0010" num="0010"><claim-text>Circuit oscillateur selon les revendications 8 et 9, <b>caractérisé en ce que</b> le signal de commande (OUT1) est un signal 1 bit modulé par impulsions qui alterne entre la première et la deuxième valeur de tension (U1,U2) essentiellement en forme rectangulaire, de sorte que
<claim-text>- ou bien la tension de commande (Uc) peut être diminuée en réduisant la valeur moyenne du signal de commande (OUT1) par variation de la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2) et la tension de commande (Uc) peut être augmentée en augmentant la valeur moyenne du signal de commande (OUT1) par variation de la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2),</claim-text>
<claim-text>- ou vice-versa,</claim-text>
et que par conséquent la fréquence (f) de l'oscillateur (112,212) ou la vitesse de variation de ladite fréquence peut être influencée ou commandée par le signal 1 bit modulé par impulsions.</claim-text></claim><claim id="c-fr-01-0011" num="0011"><claim-text>Circuit oscillateur selon la revendication 10, <b>caractérisé en ce que</b> le signal de commande (OUT1) est un signal 1 bit modulé par impulsions qui alterne entre la première et la deuxième valeur de tension (U1,U2) essentiellement en forme rectangulaire avec un rapport cyclique variable, et dont la valeur moyenne peut être modifiée par variation du rapport cyclique, de sorte que le signal 1 bit modulé par impulsions destiné à influencer ou à commander la fréquence<!-- EPO <DP n="78"> --> (f) ou sa vitesse de variation est un signal à modulation de largeur d'impulsions.</claim-text></claim><claim id="c-fr-01-0012" num="0012"><claim-text>Circuit oscillateur selon l'une des revendications 9 à 11, <b>caractérisé en ce que</b><br/>
le circuit de commande (210,210',310) présente une entrée (E1,E1') reliée à la sortie (A) de la bascule ou de la bascule de Schmitt (3) et est capable de détecter la fréquence (f) de l'oscillateur (112,212) par l'intermédiaire de l'entrée (E1,E1') et de l'influencer au moyen du signal de commande (OUT1) de sorte que la fréquence (f) de l'oscillateur (112,212) diminue lorsqu'elle est supérieure à une fréquence nominale prédéterminable (fsoll) et augmente, lorsqu'elle est inférieure à la fréquence nominale (fsoll), de sorte que l'oscillateur (112,212) est un oscillateur contrôlé.</claim-text></claim><claim id="c-fr-01-0013" num="0013"><claim-text>Circuit oscillateur selon l'une des revendications 9 à 11 et selon la revendication 12, <b>caractérisé en ce que</b><br/>
le circuit de commande (210,210',310) est capable de modifier la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2) de sorte que
<claim-text>- la fréquence de l'oscillateur (112,212) diminue lorsque la fréquence de l'oscillateur (112,212) est supérieure à la fréquence nominale prédéterminable (fsoll),</claim-text>
<claim-text>- et la fréquence de l'oscillateur (112,212) augmente lorsque la fréquence de l'oscillateur (112,212) est inférieure à la fréquence nominale prédéterminable (fsoll),</claim-text>
de sorte que l'oscillateur (112,212) est un oscillateur contrôlé par l'intermédiaire d'une modulation d'impulsions.</claim-text></claim><claim id="c-fr-01-0014" num="0014"><claim-text>Circuit d'oscillateur selon l'une des revendications 9 à 13, <b>caractérisé en ce que</b><br/>
le circuit de commande (310) présente un équipement informatique (EDVE) comportant les composants suivants :<!-- EPO <DP n="79"> -->
<claim-text>- une première connexion binaire (AA) qui émet un premier signal binaire (OUTA) et qui est reliée à la sortie de commande (AUS2) via une première ligne d'alimentation (Z1), dans laquelle est intercalée une première résistance intermédiaire (RZ1),</claim-text>
<claim-text>- une deuxième connexion binaire (AB) qui émet un deuxième signal binaire (OUTB) et qui est reliée à la sortie de commande (AUS2) via une deuxième ligne d'alimentation (Z2), dans laquelle sont intercalées une première diode (D1) et une deuxième résistance intermédiaire (RZ2) montée en série en aval de ladite diode,
<claim-text>- la deuxième résistance intermédiaire (RZ2) présentant une valeur inférieure à celle de la première résistance intermédiaire (RZ1),</claim-text>
<claim-text>- et l'anode de la première diode (D1) étant reliée à la deuxième connexion binaire (AB) et la cathode de la première diode (D1) étant reliée à la deuxième résistance intermédiaire (RZ2),</claim-text></claim-text>
<claim-text>- une troisième connexion binaire (AC) qui émet un troisième signal binaire (OUTC) et qui est reliée à une troisième ligne d'alimentation (Z3) laquelle est dérivée à partir de la deuxième ligne d'alimentation (Z2) entre la première diode (D1) et la deuxième résistance intermédiaire, et dans laquelle est intercalée une deuxième diode (D2), dont la cathode est reliée à la troisième connexion binaire (AC) et dont l'anode est reliée à la cathode de la première diode (D1),</claim-text>
dans lequel
<claim-text>a) le premier, le deuxième et le troisième signal binaire (OUTA,OUTB,OUTC) sont respectivement un signal Haut ou un signal Bas ou une séquence temporelle de ceux-ci,</claim-text>
<claim-text>b) la première connexion binaire (AA) délivre un signal Haut, lorsque la fréquence (f) de l'oscillateur (112/212) est inférieure à la fréquence nominale, et, sinon, délivre un signal Bas ou vice-versa, et</claim-text>
<claim-text>c) le circuit de commande (310)
<claim-text>- peut être mis en un premier mode, mode rapide, dans lequel la deuxième et la troisième connexion binaire (AB,AC)<!-- EPO <DP n="80"> -->
<claim-text>- délivrent chacune un signal Haut, lorsque la première connexion binaire (AA) émet un signal Haut</claim-text>
<claim-text>- et délivrent chacune un signal Bas, lorsque la première connexion binaire (AA) émet un signal Bas,</claim-text>
de sorte que l'intégrateur (211,211',211A,211 B,211C) est capable d'intégrer le signal de commande (OUT1) à la tension de commande (Uc) avec une première constante de temps,</claim-text>
<claim-text>- et peut être mis en un deuxième mode, mode lent, dans lequel la deuxième connexion binaire (AB) délivre toujours un signal Bas et la troisième connexion binaire (AC) délivre toujours un signal Haut, de sorte que l'intégrateur (211,211',211A,211B,211C) est capable d'intégrer le signal de commande (OUT1) à la tension de commande (Uc) avec une deuxième constante de temps qui est plus grande que la première constante de temps.</claim-text></claim-text></claim-text></claim><claim id="c-fr-01-0015" num="0015"><claim-text>Circuit oscillateur selon l'une des revendications 12 à 14, <b>caractérisé en ce que</b><br/>
le circuit de commande (310), après sa mise en circuit ou sa remise à zéro, est capable de se mettre lui-même d'abord en mode rapide et
<claim-text>- après un certain temps</claim-text>
<claim-text>- ou lorsque la fréquence de l'oscillateur (112,212) reste inférieure à une distance prédéterminée de la fréquence nominale,</claim-text>
<claim-text>- ou lorsque la fréquence de l'oscillateur (112,212) atteint une plage de fréquences prédéterminée,</claim-text>
est capable de se mettre lui-même en mode lent.</claim-text></claim><claim id="c-fr-01-0016" num="0016"><claim-text>Circuit oscillateur selon l'une des revendications 9 à 15, <b>caractérisé en ce que</b><br/>
l'intégrateur (211,211',211A,211B,211 C)
<claim-text>- est un intégrateur non inverseur (211 A,211B,211C) qui présente de plus une entrée d'intégrateur inverseuse à laquelle est appliquée une tension de référence (Uo),<!-- EPO <DP n="81"> --></claim-text>
<claim-text>- ou est un intégrateur inverseur (211') qui présente de plus une entrée d'intégrateur non inverseuse à laquelle est appliquée une tension de référence (Uo).</claim-text></claim-text></claim><claim id="c-fr-01-0017" num="0017"><claim-text>Circuit oscillateur selon la revendication 16, <b>caractérisé en ce que</b><br/>
la tension de référence (Uo) est égale à la moyenne arithmétique de la première et de la deuxième valeur de tension (U1 ,U2).</claim-text></claim><claim id="c-fr-01-0018" num="0018"><claim-text>Circuit oscillateur selon l'une des revendications 12 à 17, <b>caractérisé en ce que</b><br/>
le circuit de commande (210) présente une entrée supplémentaire (E2) permettant de détecter la fréquence d'une tension alternative, en particulier la fréquence d'amortissement d'un transducteur à ultrasons (16) et de l'utiliser en tant que fréquence nominale (fsoll).</claim-text></claim><claim id="c-fr-01-0019" num="0019"><claim-text>Circuit oscillateur selon l'une des revendications 1 à 18, <b>caractérisé en ce que</b><br/>
le premier et le deuxième potentiel sont identiques l'un à l'autre.</claim-text></claim><claim id="c-fr-01-0020" num="0020"><claim-text>Circuit oscillateur selon la revendication 19, <b>caractérisé en ce que</b> le premier potentiel et le deuxième potentiel sont identiques à la masse.</claim-text></claim><claim id="c-fr-01-0021" num="0021"><claim-text>Procédé destiné à influencer, commander ou régler la fréquence d'un oscillateur (112,212), dans lequel
<claim-text>- on utilise comme oscillateur (112,212) un oscillateur comprenant une bascule (3) avec une sortie (A) et une entrée inverseuse (E-),</claim-text>
<claim-text>- la sortie (A) est reliée à l'entrée inverseuse (E-) via une résistance de réaction (RR),</claim-text>
<claim-text>- l'entrée inverseuse (E-) est mise à un premier potentiel via un premier oscillateur-condensateur (OC1),</claim-text>
<claim-text>- l'entrée inverseuse (E-) est mise en outre à un deuxième potentiel via un deuxième oscillateur-condensateur (OC2) et une résistance de commande<!-- EPO <DP n="82"> --> (Rvar,RST,ST1,ST2,ST3,ST4) connecté en série avec celui-ci et dont la valeur est réglable ou commandable électriquement,</claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur (112, 212) est variée par modification de la valeur de la résistance de commande (Rvar,RST,ST1, ST2,ST3,ST4).</claim-text></claim-text></claim><claim id="c-fr-01-0022" num="0022"><claim-text>Procédé selon la revendication 21, <b>caractérisé en ce que</b>
<claim-text>- on utilise comme résistance de commande (ST1,ST2) une résistance de commande mise au deuxième potentiel non pas directement, mais via une source de tension intercalée (Q), et/ou</claim-text>
<claim-text>- on utilise comme premier oscillateur-condensateur (OC1) un oscillateur-condensateur mis au premier potentiel non pas directement, mais via une source de tension intercalée.</claim-text></claim-text></claim><claim id="c-fr-01-0023" num="0023"><claim-text>Procédé selon l'une des revendications 21 ou 22, <b>caractérisé en ce que</b>
<claim-text>- on utilise comme résistance de commande (Rvar, RST) le chemin collecteur-émetteur ou le chemin drain-source d'un transistor (ST1,ST2), transistor de commande (ST1, ST2), de sorte que le deuxième oscillateur-condensateur (OC2) est mis au deuxième potentiel, en particulier à la masse, via le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande ST1,ST2),</claim-text>
<claim-text>- une tension de commande (Uc) est appliquée à la base ou à la grille du transistor de commande (ST1,ST2),</claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur est variée par modification de la tension de commande (Uc).</claim-text></claim-text></claim><claim id="c-fr-01-0024" num="0024"><claim-text>Procédé selon l'une des revendications 21 ou 22, <b>caractérisé en ce que</b>
<claim-text>- on utilise comme résistance de commande le chemin collecteur-émetteur d'un transistor, transistor de commande, dont la base est parcourue par un courant de commande, de sorte que le deuxième oscillateur-condensateur est mis au deuxième potentiel, en particulier à la masse, via le chemin collecteur-émetteur du transistor de commande,<!-- EPO <DP n="83"> --></claim-text>
<claim-text>- et la fréquence de l'oscillateur est variée par modification du courant de commande.</claim-text></claim-text></claim><claim id="c-fr-01-0025" num="0025"><claim-text>Circuit oscillateur selon l'une des revendications 23 ou 24, <b>caractérisé en ce que</b><br/>
le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande (ST1,ST2) est exploité inversement.</claim-text></claim><claim id="c-fr-01-0026" num="0026"><claim-text>Circuit oscillateur selon l'une des revendications 21 ou 22, <b>caractérisé en ce que</b><br/>
la résistance de commande (Rvar,RST) est constituée par le chemin collecteur-émetteur ou par le chemin drain-source d'un transistor (ST3,ST4), transistor de commande (ST3,ST4), à l'émetteur ou à la source duquel est appliquée une tension de commande (Uc) et dont la base ou la grille est mise à un troisième potentiel (Q"), de sorte que
<claim-text>- le deuxième oscillateur-condensateur (OC2) est mis au deuxième potentiel via le chemin collecteur-émetteur ou le chemin drain-source du transistor de commande, le transistor de commande étant exploité de ce fait en mode circuit base commune ou en mode montage grille commune,</claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur (112, 212 est variée par modification de la tension de commande (Uc).</claim-text></claim-text></claim><claim id="c-fr-01-0027" num="0027"><claim-text>Procédé selon l'une des revendications 21 à 26, <b>caractérisé en ce que</b> la valeur de la résistance de commande (Rvar,RST,ST1,ST2,ST3,ST4) et par conséquent la fréquence de l'oscillateur (112,212) sont influencées, commandées ou réglées à l'aide d'un signal 1 bit modulé, en particulier à l'aide d'une modulation de largeur d'impulsion.</claim-text></claim><claim id="c-fr-01-0028" num="0028"><claim-text>Procédé selon l'une des revendications 23 ou 26, caractérisé e ce que la tension de commande (Uc) et par conséquent la fréquence (f) de l'oscillateur (112, 212) sont influencées, commandées ou réglées à l'aide d'un signal 1 bit modulé, en particulier à l'aide d'une modulation de largeur d'impulsion.<!-- EPO <DP n="84"> --></claim-text></claim><claim id="c-fr-01-0029" num="0029"><claim-text>Procédé selon l'une des revendications 23 à 28, <b>caractérisé en ce que</b> on utilise comme transistor de commande (ST1,ST2) un transistor de commande dont la base ou la grille est reliée à la sortie (IA) d'un intégrateur (211,211',211A,211B,211C), dont l'entrée (IE,IE+,IE-) est reliée à la sortie de commande (AUS2,BA,BA') d'un circuit de commande (210,210',310), dans lequel
<claim-text>- le circuit de commande (210,210',310) utilisé est un circuit de commande capable de délivrer, via la sortie de commande (AUS2,BA,BA'), un signal de commande (OUT1) à l'entrée (IE,IE+,IE-) de l'intégrateur (211,211',211A,211B,211 C), lequel signal est ou bien égal ou inférieur à une première valeur de tension (U1) ou bien égal ou supérieur à une deuxième valeur de tension (U2), la première valeur de tension (U1) étant inférieure à la deuxième valeur de tension (U2), et</claim-text>
<claim-text>- l'intégrateur (211,211',211A,211B,211C) utilisé est un intégrateur capable d'intégrer le signal de commande (OUT1) à la tension de commande (Uc) et de délivrer cette dernière à la base ou à la grille du transistor de commande (ST1,ST2) via la sortie (IA) de l'intégrateur,</claim-text>
et dans lequel
<claim-text>- ou bien la tension de commande (Uc) peut être diminuée en commandant le circuit de commande (210,210',310) de sorte que le signal de commande (OUT1) est égal ou inférieur à la première valeur de tension (U1)</claim-text>
<claim-text>- et la tension de commande peut être augmentée en commandant le circuit de commande (210,210',310) de sorte que le signal de commande (OUT1) est égal ou supérieur à la deuxième valeur de tension (U2),</claim-text>
ou vice-versa, de sorte que la fréquence (f) de l'oscillateur (112,212) ou la vitesse de variation de ladite fréquence est influencée ou commandée par le signal de commande (OUT1).<!-- EPO <DP n="85"> --></claim-text></claim><claim id="c-fr-01-0030" num="0030"><claim-text>Procédé selon les revendications 28 et 29, <b>caractérisé en ce que</b> le signal de commande (OUT1) utilisé est un signal 1 bit modulé par impulsions qui alterne entre la première et la deuxième valeur de tension (U1,U2) essentiellement en forme rectangulaire, de sorte que
<claim-text>- ou bien la tension de commande (Uc) peut être diminuée en réduisant la valeur moyenne du signal de commande (OUT1) par variation de la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2) et la tension de commande (Uc) peut être augmentée en augmentant la valeur moyenne du signal de commande (OUT1) par variation de la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2),</claim-text>
<claim-text>- ou vice-versa,</claim-text>
et que la fréquence (f) de l'oscillateur (112,212) ou la vitesse de variation de ladite fréquence est influencée ou commandée par le signal 1 bit modulé par impulsions.</claim-text></claim><claim id="c-fr-01-0031" num="0031"><claim-text>Procédé selon la revendication 30, <b>caractérisé en ce que</b> le signal de commande (OUT1) utilisé est un signal 1 bit modulé par impulsions qui alterne entre la première et la deuxième valeur de tension (U1,U2) essentiellement en forme rectangulaire avec un rapport cyclique variable, et dont la valeur moyenne peut être modifiée par variation du rapport cyclique, de sorte que la fréquence (f) de l'oscillateur (112,212) ou la vitesse de variation de celle-ci est influencée ou commandée par une modulation de largeur d'impulsions.</claim-text></claim><claim id="c-fr-01-0032" num="0032"><claim-text>Procédé selon l'une des revendications 29 à 31, <b>caractérisé en ce que</b>
<claim-text>- on utilise comme circuit de commande (210,210',310) un circuit présentant une entrée (E1,E1') reliée à la sortie (A) de la bascule ou de la bascule de Schmitt (3) et détectant la fréquence (f) de l'oscillateur (112,212),</claim-text>
<claim-text>- et la fréquence (f) de l'oscillateur (112,212) est influencée au moyen du signal de commande (OUT1) de sorte qu'elle diminue lorsqu'elle est supérieure à une fréquence nominale prédéterminable (fsoll) et augmente, lorsqu'elle est inférieure à la fréquence nominale (fsoll),</claim-text><!-- EPO <DP n="86"> -->
de sorte que la fréquence (f) de l'oscillateur (112,212) est réglée par l'intermédiaire du circuit de commande (210,210',310).</claim-text></claim><claim id="c-fr-01-0033" num="0033"><claim-text>Procédé selon l'une des revendications 29 à 31 et selon la revendication 32, <b>caractérisé en ce que</b><br/>
la séquence temporelle de la première et de la deuxième valeur de tension (U1,U2) est modifiée de sorte que
<claim-text>- la fréquence de l'oscillateur (112,212) diminue lorsque la fréquence de l'oscillateur (112,212) est supérieure à la fréquence nominale prédéterminable (fsoll),</claim-text>
<claim-text>- et la fréquence de l'oscillateur (112,212) augmente lorsque la fréquence de l'oscillateur (112,212) est inférieure à la fréquence nominale prédéterminable (fsoll),</claim-text>
de sorte que l'oscillateur (112,212) est réglé par l'intermédiaire d'une modulation d'impulsions.</claim-text></claim><claim id="c-fr-01-0034" num="0034"><claim-text>Procédé selon l'une des revendications 29 à 33, <b>caractérisé en ce que</b> on utilise comme circuit de commande (310) un circuit présentant un équipement informatique (EDVE) comportant les composants suivants :
<claim-text>- une première connexion binaire (AA) qui émet un premier signal binaire (OUTA) et qui est reliée à la sortie de commande (AUS2) via une première ligne d'alimentation (Z1), dans laquelle est intercalée une première résistance intermédiaire (RZ1),</claim-text>
<claim-text>- une deuxième connexion binaire (AB) qui émet un deuxième signal binaire (OUTB) et qui est reliée à la sortie de commande (AUS2) via une deuxième ligne d'alimentation (Z2), dans laquelle sont intercalées une première diode (D1) et une deuxième résistance intermédiaire (RZ2) montée en série en aval de ladite diode,
<claim-text>- la deuxième résistance intermédiaire (RZ2) présentant une valeur inférieure à celle de la première résistance intermédiaire (RZ1),<!-- EPO <DP n="87"> --></claim-text>
<claim-text>- et l'anode de la première diode (D1) étant reliée à la deuxième connexion binaire (AB) et la cathode de la première diode (D1) étant reliée à la deuxième résistance intermédiaire (RZ2),</claim-text></claim-text>
<claim-text>- une troisième connexion binaire (AC) qui émet un troisième signal binaire (OUTC) et qui est reliée à une troisième ligne d'alimentation (Z3) laquelle est dérivée à partir de la deuxième ligne d'alimentation (Z2) entre la première diode (D1) et la deuxième résistance intermédiaire, et dans laquelle est intercalée une deuxième diode (D2), dont la cathode est reliée à la troisième connexion binaire (AC) et dont l'anode est reliée à la cathode de la première diode (D1),</claim-text>
dans lequel
<claim-text>a) le premier, le deuxième et le troisième signal binaire (OUTA,OUTB,OUTC) sont respectivement un signal Haut ou un signal Bas ou une séquence temporelle de ceux-ci,</claim-text>
<claim-text>b) la première connexion binaire (AA) délivre un signal Haut, lorsque la fréquence (f) de l'oscillateur (112/212) est inférieure à la fréquence nominale, et, sinon, délivre un signal Bas ou vice-versa, et</claim-text>
<claim-text>c) le circuit de commande (310)
<claim-text>- peut être mis en un premier mode, mode rapide, dans lequel la deuxième et la troisième connexion binaire (AB,AC)
<claim-text>- délivrent chacune un signal Haut, lorsque la première connexion binaire (AA) émet un signal Haut</claim-text>
<claim-text>- et délivrent chacune un signal Bas, lorsque la première connexion binaire (AA) émet un signal Bas,</claim-text>
de sorte que l'intégrateur (211,211',211A,211B,211C) est capable d'intégrer le signal de commande (OUT1) à la tension de commande (Uc) avec une première constante de temps,</claim-text>
<claim-text>- et peut être mis en un deuxième mode, mode lent, dans lequel la deuxième connexion binaire (AB) délivre toujours un signal Bas et la troisième connexion binaire (AC) délivre toujours un signal Haut, de sorte que l'intégrateur (211,211',211A,211B,211C) est capable d'intégrer le signal de commande (OUT1) à la tension de<!-- EPO <DP n="88"> --> commande (Uc) avec une deuxième constante de temps qui est plus grande que la première constante de temps.</claim-text></claim-text></claim-text></claim><claim id="c-fr-01-0035" num="0035"><claim-text>Procédé selon la revendication 34, <b>caractérisé en ce que</b> le circuit de commande (310), après sa mise en circuit ou sa remise à zéro, est mis automatiquement d'abord en mode rapide et
<claim-text>- après un certain temps</claim-text>
<claim-text>- ou lorsque la fréquence de l'oscillateur (112,212) reste inférieure à une distance prédéterminée de la fréquence nominale,</claim-text>
<claim-text>- ou lorsque la fréquence de l'oscillateur (112,212) atteint une plage de fréquences prédéterminée,</claim-text>
est mis en mode lent.</claim-text></claim><claim id="c-fr-01-0036" num="0036"><claim-text>Procédé selon l'une des revendications 29 à 35, <b>caractérisé en ce que</b> on utilise comme intégrateur (211,211',211A.211B,211C)
<claim-text>- un intégrateur non inverseur (211 A,211B,211C) qui présente de plus une entrée d'intégrateur inverseuse à laquelle est appliquée une tension de référence (Uo),</claim-text>
<claim-text>- ou un intégrateur inverseur (211') qui présente de plus une entrée d'intégrateur non inverseuse à laquelle est appliquée une tension de référence (Uo).</claim-text></claim-text></claim><claim id="c-fr-01-0037" num="0037"><claim-text>Procédé selon la revendication 36, <b>caractérisé en ce que</b> on applique à l'entrée d'intégrateur supplémentaire une tension de référence (Uo) égale à la moyenne arithmétique de la première et de la deuxième valeur de tension (U1,U2).</claim-text></claim><claim id="c-fr-01-0038" num="0038"><claim-text>Procédé selon l'une des revendications 31 à 34, <b>caractérisé en ce que</b> on utilise comme fréquence nominale la fréquence d'une tension alternative, en particulier la fréquence d'amortissement d'un transducteur à ultrasons (16).</claim-text></claim></claims><drawings mxw-id="PDW16672444" load-source="patent-office"><!-- EPO <DP n="89"> --><figure id="f0001" num="1,9,10,11"><img id="if0001" file="imgf0001.tif" wi="165" he="216" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="90"> --><figure id="f0002" num="2,3"><img id="if0002" file="imgf0002.tif" wi="165" he="211" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="91"> --><figure id="f0003" num="4,5"><img id="if0003" file="imgf0003.tif" wi="165" he="207" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="92"> --><figure id="f0004" num="6"><img id="if0004" file="imgf0004.tif" wi="165" he="215" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="93"> --><figure id="f0005" num="8"><img id="if0005" file="imgf0005.tif" wi="165" he="204" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="94"> --><figure id="f0006" num="7,12,21"><img id="if0006" file="imgf0006.tif" wi="165" he="214" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="95"> --><figure id="f0007" num="13,14,15,16"><img id="if0007" file="imgf0007.tif" wi="165" he="228" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="96"> --><figure id="f0008" num="17,18,19,20"><img id="if0008" file="imgf0008.tif" wi="165" he="217" img-content="drawing" img-format="tif"/></figure></drawings><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
