<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:29.2429</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0008891</applicationNumber><claimCount>35</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판 및 그 제조방법</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR  THE SAME</inventionTitleEng><openDate>2024.05.23</openDate><openNumber>10-2024-0071970</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 제1 절연층; 상기 제1 절연층 상에 각각 배치된 복수의 제1 회로패턴; 및 상기 제1 절연층 상에 각각 배치되며, 상기 복수의 제1 회로패턴보다 두께가 얇은 복수의 제2 회로패턴; 을 포함하며, 상기 복수의 제1 회로패턴 중 적어도 한 개와 상기 복수의 제2 회로패턴 중 적어도 한 개가 서로 교대로 반복적으로 배치되는, 인쇄회로기판과 그 제조방법에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 각각 배치된 복수의 제1 회로패턴; 및상기 제1 절연층 상에 각각 배치되며, 상기 복수의 제1 회로패턴보다 두께가 얇은 복수의 제2 회로패턴; 을 포함하며,상기 복수의 제1 회로패턴 중 적어도 한 개와 상기 복수의 제2 회로패턴 중 적어도 한 개가 서로 교대로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 제1 및 제2 회로패턴 각각의 선폭은 10㎛ 이하이며,상기 복수의 제1 및 제2 회로패턴 사이의 간격은 각각 10㎛ 이하인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 복수의 제1 회로패턴 중 한 개와 상기 복수의 제2 회로패턴 중 한 개가 서로 교대로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,단면 상에서,상기 한 개의 제1 회로패턴은 양 측면의 하측에 홈부를 가지며,상기 한 개의 제2 회로패턴은 양 측면의 하측에 돌출부를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 한 개의 제1 회로패턴의 선폭과, 상기 한 개의 제2 회로패턴의 선폭과, 상기 한 개의 제1 및 제2 회로패턴 사이의 간격은, 서로 실질적으로 동일한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제1 절연층의 일부는 상기 한 개의 제1 및 제2 회로패턴 각각의 일 측면 및 타 측면 중 적어도 하나 사이로 돌출되어 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 복수의 제1 회로패턴 중 두 개가 한쌍으로 상기 복수의 제2 회로패턴 중 한 개와 서로 교대로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 한 쌍의 제1 회로패턴들 각각의 서로 마주보는 일 측면은 그 사이의 간격이 상기 제1 절연층과 가까워질수록 실질적으로 작아지도록 기울어진,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,단면 상에서,상기 한 쌍의 제1 회로패턴들 각각은 타 측면의 하측에 홈부를 가지며,상기 한 개의 제2 회로패턴은 양 측면의 하측에 돌출부를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 한 쌍의 제1 회로패턴들 각각의 선폭과, 상기 한 개의 제2 회로패턴의 선폭과, 상기 한 쌍의 제1 회로패턴들과 상기 한 개의 제2 회로패턴 사이의 간격과, 상기 한 쌍의 제1 회로패턴들 사이의 간격은, 서로 실질적으로 동일한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서,상기 제1 절연층의 일부는 상기 한 쌍의 제1 회로패턴들 각각의 타 측면 중 적어도 하나와 상기 한 개의 제2 회로패턴의 일 측면 및 타 측면 중 적어도 하나 사이로 돌출되어 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제1 절연층의 돌출되어 배치되는 일부는 상기 제1 절연층의 상기 한 쌍의 제1 회로패턴들 각각의 일 측면 사이에 배치되는 다른 일부와 단차를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 제1 절연층 상에 각각 배치되며, 상기 복수의 제1 및 제2 회로패턴 각각의 선폭보다 폭 또는 선폭이 넓은 한 개 이상의 제3 회로패턴; 및상기 제1 절연층 상에 각각 배치되며, 상기 한 개 이상의 제3 회로패턴보다 두께가 얇으며, 상기 복수의 제1 및 제2 회로패턴 각각의 선폭보다 폭 또는 선폭이 넓은 한 개 이상의 제4 회로패턴; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,제1 절연층의 상면 상에 배치되며, 상기 복수의 제1 및 제2 회로패턴과 상기 한 개 이상의 제3 회로패턴을 포함하는 제1 배선층;상기 제1 절연층의 하면 상에 배치되며, 상기 복수의 제1 및 제2 회로패턴 각각보다 폭 또는 선폭이 넓은 복수의 제5 회로패턴을 포함하는 제2 배선층;상기 제1 절연층을 관통하며, 상기 제2 배선층의 적어도 일부와 연결되는 제1 접속비아;상기 제1 절연층의 하면 상에 배치되며, 상기 제2 배선층의 적어도 일부를 덮는 제2 절연층;상기 제2 절연층의 하면 상에 배치되며, 상기 복수의 제1 및 제2 회로패턴 각각의 선폭보다 폭 또는 선폭이 넓은 복수의 제6 회로패턴을 포함하는 제3 배선층; 및상기 제2 절연층을 관통하며, 상기 제3 배선층의 적어도 일부와 연결되는 제2 접속비아; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제1 절연층의 상면 상에 배치되며, 상기 제1 배선층의 적어도 일부를 덮으며, 상기 한 개 이상의 제3 회로패턴 중 적어도 하나의 적어도 일부를 노출시키는 제1 개구 및 상기 한 개 이상의 제4 회로패턴 중 적어도 하나의 적어도 일부를 노출시키는 제2 개구 중 적어도 하나를 가지는 제1 레지스트층; 및상기 제2 절연층의 하면 상에 배치되며, 상기 제3 배선층의 적어도 일부를 덮으며, 상기 복수의 제6 회로패턴 중 적어도 하나의 적어도 일부를 노출시키는 제3 개구를 가지는 제2 레지스트층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제2 개구의 깊이는 상기 제1 개구의 깊이보다 깊은,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제1 절연층;상기 제1 절연층의 상측에 배치되며, 두께가 서로 상이한 제1 및 제2 회로패턴을 포함하는 제1 배선층; 및상기 제1 절연층의 하측에 배치되며, 상기 제1 및 제2 회로패턴 각각보다 선폭이 넓은 제3 회로패턴을 포함하는 제2 배선층; 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제1 및 제2 회로패턴 각각의 선폭은 10㎛ 이하이며,상기 제3 회로패턴의 선폭은 10㎛ 초과인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서,상기 제1 내지 제3 회로패턴은 각각 복수 개로 배치되며,상기 복수의 제3 회로패턴 사이의 간격은 상기 복수의 제1 및 제2 회로패턴 사이의 간격보다 넓은,인쇄회로기판.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 복수의 제1 회로패턴 중 한 개와 상기 복수의 제2 회로패턴 중 한 개가 서로 교대로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서,상기 복수의 제1 회로패턴 중 두 개가 한 쌍으로 상기 복수의 제2 회로패턴 중 한 개와 서로 교대로 반복적으로 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>22. 제 17 항에 있어서,상기 제1 절연층을 관통하며, 상기 제1 및 제2 배선층 각각의 적어도 일부를 서로 연결하는 접속비아; 를 더 포함하며,상기 접속비아는 상기 제2 배선층과 접하는 면에서 상기 제1 배선층과 접하는 면으로 갈수록 폭이 실질적으로 작아지도록 테이퍼진,인쇄회로기판.</claim></claimInfo><claimInfo><claim>23. 제 17 항에 있어서,상기 제1 및 제2 회로패턴은 시드 금속층을 포함하지 않으며,상기 제3 회로패턴은 시드 금속층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>24. 기판 상에 복수의 제1 금속패턴을 형성하는 단계;상기 기판 상에 상기 복수의 제1 금속패턴을 덮으며 상기 복수의 제1 금속패턴과 상이한 금속을 포함하는 금속층을 형성하는 단계;상기 금속층 상에 상기 금속층 사이의 공간의 적어도 일부를 각각 채우며 상기 금속층과 상이한 금속을 포함하는 복수의 제2 금속패턴을 형성하는 단계;상기 금속층의 일부를 식각하여 상기 복수의 제1 금속패턴 각각의 적어도 일부를 상기 금속층으로부터 노출시키는 단계;상기 복수의 제1 및 제2 금속패턴 상에 제1 절연층을 형성하는 단계;상기 기판을 제거하는 단계; 및상기 금속층의 잔존하는 나머지를 식각하는 단계; 를 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,상기 복수의 제1 및 제2 금속패턴은 구리(Cu)를 포함하며,상기 금속층은 니켈(Ni)을 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>26. 제 24 항에 있어서,상기 복수의 제1 금속패턴을 형성하는 단계에서,상기 복수의 제1 금속패턴 각각의 폭을 n이라 할 때, 상기 복수의 제1 금속패턴 사이의 간격은 각각 실질적으로 3n을 만족하며,상기 금속층을 형성하는 단계에서,상기 금속층의 두께 또는 폭은 실질적으로 n을 만족하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>27. 제 24 항에 있어서,상기 기판을 제거하는 단계 이후에,상기 복수의 제1 금속패턴 각각을 식각하여 상기 복수의 제1 금속패턴 각각을 적어도 두 개로 나누는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서,상기 복수의 제1 금속패턴을 형성하는 단계에서,상기 복수의 제1 금속패턴 각각의 폭을 3n이라 할 때, 상기 복수의 제1 금속패턴 사이의 간격은 각각 실질적으로 3n을 만족하고,상기 금속층을 형성하는 단계에서,상기 금속층의 두께 또는 폭은 실질적으로 n을 만족하며,상기 복수의 제1 금속패턴 각각을 적어도 두 개로 나누는 단계에서,상기 복수의 제1 금속패턴 각각의 나누어진 적어도 두 개 각각의 폭은 실질적으로 n을 만족하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>29. 제 24 항에 있어서,상기 복수의 제1 금속패턴을 형성하는 단계에서,상기 복수의 제1 금속패턴은 각각의 탑 면의 엣지의 적어도 일부가 라운드지게 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>30. 제 24 항에 있어서,상기 금속층의 일부를 식각하는 단계에서,상기 금속층은 탑 면이 상기 복수의 제1 및 제2 회로패턴 각각의 탑 면과 단차를 가지도록 식각되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>31. 제 24 항에 있어서,상기 기판은 디테치 코어 및 상기 디테치 코어 상에 배치되며 상기 금속층과 상이한 금속을 포함하는 디테치 금속층을 포함하며,상기 기판을 제거하는 단계에서,상기 디테치 코어가 상기 디테치 금속층으로부터 분리되어 제거되며,상기 디테치 금속층은 식각하여 제거되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>32. 제 31 항에 있어서,상기 기판을 제거하는 단계 이후에,상기 복수의 제1 및 제2 금속패턴 상에 상기 복수의 제1 및 제2 금속패턴 중 적어도 하나의 일부를 노출시키는 드라이 필름을 형성하는 단계; 및상기 복수의 제1 및 제2 금속패턴 중 적어도 하나의 노출된 일부를 식각하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>33. 제 24 항에 있어서,상기 복수의 제1 금속패턴을 형성하는 단계에서,상기 기판 상에 한 개 이상의 제3 금속패턴을 더 형성하며,상기 금속층을 형성하는 단계에서,상기 금속층은 상기 한 개 이상의 제3 금속패턴을 더 덮으며,상기 복수의 제2 금속패턴을 형성하는 단계에서,상기 금속층 상에 상기 금속층 사이의 다른 공간의 적어도 일부를 각각 채우는 한 개 이상의 제4 금속패턴을 더 형성하며,상기 금속층은 상기 한 개 이상의 제3 및 제4 금속패턴과 상이한 금속을 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>34. 제 33 항에 있어서,상기 제1 절연층을 형성하는 단계 이후에,상기 제1 절연층 상에 제2 배선층을 형성하는 단계;상기 제1 절연층을 관통하며, 상기 제2 배선층의 적어도 일부와 연결되는 제1 접속비아를 형성하는 단계;상기 제1 절연층 상에 상기 제2 배선층의 적어도 일부를 덮는 제2 절연층을 형성하는 단계;상기 제2 절연층 상에 제3 배선층을 형성하는 단계; 및상기 제2 절연층을 관통하며, 상기 제3 배선층의 적어도 일부와 연결되는 제2 접속비아를 형성하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>35. 제 34 항에 있어서,상기 금속층의 잔존하는 나머지를 식각하는 단계 이후에,상기 제1 절연층 상에 상기 복수의 제1 및 제2 금속패턴 각각의 적어도 일부와 상기 한 개 이상의 제3 및 제4 금속패턴 각각의 적어도 일부를 덮는 제1 레지스트층을 형성하는 단계; 및상기 제2 절연층 상에 상기 제3 배선층의 적어도 일부를 덮는 제2 레지스트층을 형성하는 단계; 를 더 포함하는,인쇄회로기판의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KANG, Seon Ha</engName><name>강선하</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Seung Eun</engName><name>이승은</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Yong Hoon</engName><name>김용훈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.11.16</priorityApplicationDate><priorityApplicationNumber>1020220153873</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.20</receiptDate><receiptNumber>1-1-2023-0082166-57</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230008891.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93787864106243e43d2ce2daa43eee056f7ba78edd7251450a0aa3a9ea24b9860da5c5dafdda2a63e8abfe78ad9074236230d6a3dc5481ea7d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf0164881e823c26bdd94a7daf727b3dd441d050d55384546ec9d72d32d44d945b405682dbc7ee1ecf3def6796cd0ddddf23f12e5edd0695</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>