3930:	[		SW: REG_RS1, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2652:	[		SW: REG_RS1, 		OR: REG_RS1, 		LUI: RD, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
6790:	[		SLTIU: REG_RS1, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8198:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SUB: RS2, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13560:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
4698:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2056:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
4846:	[		REMU: REG_RD, 		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
15031:	[		ADDI: NEW_PC, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_1, 		ADDI: RD, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
1571:	[		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5329:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: WAW_2, 		ADDI: IS_ALIGNED, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_HALF_ALIGNED, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
134:	[		SH: IS_HALF_ALIGNED, 		SH: MEM_ADDR, 		SH: IMM]
11881:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2199:	[		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
307:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		XOR: RAW_RS1_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
2829:	[		XORI: WAW_1, 		SW: REG_RS1, 		XORI: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA, 		XORI: WAW_4]
13952:	[		SLT: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
7460:	[		DIV: WAW_1, 		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7586:	[		LH: WAW_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10604:	[]
7872:	[		MULH: REG_RD, 		MULH: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12029:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		LHU: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13071:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SLT: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
8935:	[		ORI: REG_RD, 		LBU: RAW_RS1_4, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: WAW_2, 		SRA: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA, 		LBU: RAW_RS1_2]
36:	[		BNE: IMM, 		BNE: NEW_PC]
14298:	[		ADDI: WAW_3, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15101:	[		LBU: IMM, 		LBU: MEM_R_DATA, 		SW: REG_RS1, 		LBU: MEM_ADDR, 		LBU: IS_ALIGNED, 		SW: IS_ALIGNED, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6565:	[		MULHU: REG_RS1, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2678:	[		ADD: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8107:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTI: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
282:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13997:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11416:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		MULHU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
7409:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: RS1, 		AND: REG_RS1, 		SW: MEM_R_DATA]
5922:	[		ADDI: WAW_3, 		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_1, 		SW: MEM_R_DATA]
1726:	[		DIV: RS2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2]
11312:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RS1, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
11249:	[		SW: REG_RS1, 		SRLI: RD, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7986:	[		SW: REG_RS1, 		BLT: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8379:	[		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RS1, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14716:	[		SLTI: RAW_RS1_2, 		SLTI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8640:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15315:	[		SRA: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD]
304:	[		ADDI: WAW_3, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		ADDI: RAW_RS2_2, 		LW: MEM_ADDR, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		LW: REG_RD, 		ADDI: RAW_RS2_1, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		LW: MEM_R_DATA, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
3082:	[		REMU: REG_RD, 		REMU: RS2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
6958:	[		AND: REG_RS2, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		SW: REG_RS2, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		ADDI: IMM, 		LW: MEM_R_DATA, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
15868:	[		REMU: RAW_RS2_2, 		REMU: RD, 		DIV: REG_RS2]
4546:	[		SUB: REG_RD, 		SH: REG_RS2, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
14268:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
2095:	[		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		SRA: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10367:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SRLI: RAW_RS2_4, 		SRLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13429:	[		SH: REG_RS2, 		ORI: RD, 		DIV: REG_RS2, 		ORI: RAW_RS2_4, 		SH: MEM_W_DATA]
8537:	[		ADD: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS1_1, 		ADD: IMM, 		ADDI: RAW_RS1_2]
7311:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SUB: REG_RD, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SLTI: REG_RD, 		LHU: REG_RS1, 		ADDI: IMM, 		SLTI: REG_RS1, 		LHU: IS_ALIGNED, 		LHU: REG_RD, 		SW: MEM_R_DATA]
11311:	[		SLT: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
591:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
5027:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SLTIU: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2971:	[		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		ADDI: REG_RD]
2546:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		OR: RAW_RS1_1, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14400:	[		SB: MEM_R_DATA, 		OR: REG_RS2, 		SB: MEM_ADDR, 		SW: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SUB: REG_RD, 		SB: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SLTU: REG_RS2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
1843:	[		SW: REG_RS1, 		LB: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
7506:	[		AUIPC: RAW_RS1_3, 		SW: REG_RS1, 		ADDI: WAW_1, 		AUIPC: RD, 		ADDI: WAW_2, 		AUIPC: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
877:	[		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
2067:	[		OR: REG_RS2, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7039:	[		SLL: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6071:	[		ADDI: WAW_3, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15427:	[		REMU: RAW_RS1_4, 		SW: REG_RS1, 		REMU: WAW_1, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
11062:	[		ADDI: NEW_PC, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
14775:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3913:	[		MULHSU: RD, 		MULHSU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15696:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADD: RAW_RS2_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		MULH: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
5413:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LHU: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
6609:	[		BLTU: REG_RS1, 		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
149:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
11363:	[		ADDI: RS2, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: REG_RD, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
877:	[		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
1234:	[		AND: RAW_RS2_2, 		SW: REG_RS1, 		AND: RAW_RS1_4, 		AND: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3717:	[		SLT: REG_RS2, 		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
1591:	[		SW: REG_RS1, 		SLL: RAW_RS1_3, 		SLL: RAW_RS2_3, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA, 		SLL: RD]
9637:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
11355:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA, 		SRA: RAW_RS1_4]
4261:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
3770:	[		SRAI: RD, 		SRAI: WAW_3, 		ADDI: WAW_3, 		SW: REG_RS1, 		SRAI: RAW_RS1_4, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRAI: RAW_RS1_3, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
4384:	[		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
745:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		XOR: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3833:	[		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
4094:	[		LHU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LHU: RAW_RS1_3, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5929:	[		ADDI: RD, 		ORI: WAW_1, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: RAW_RS2_1, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE]
520:	[		ADDI: WAW_2, 		DIV: REG_RS2, 		LB: RD, 		LB: RAW_RS2_4]
6394:	[		SW: REG_RS1, 		SLLI: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3307:	[		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SLLI: RAW_RS1_3, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3286:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
15827:	[		MULHU: RS2, 		SW: REG_RS1, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5814:	[		LB: REG_RS1, 		LB: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: REG_RD, 		LB: MEM_ADDR]
10565:	[		SLT: REG_RS1, 		REM: RD, 		REM: RAW_RS1_2, 		SW: REG_RS1, 		DIV: REG_RS2, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
771:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRA: RAW_RS1_1, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
829:	[		ADD: RS2, 		ADD: OPCODE, 		MULHU: RAW_RS2_1, 		ADD: IMM]
388:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2980:	[		DIV: REG_RS2, 		DIV: REG_RS1, 		OR: RD]
12868:	[		LB: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		AND: REG_RS1, 		SW: MEM_R_DATA]
1661:	[		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
5227:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
1859:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3684:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
667:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
435:	[		REMU: REG_RD, 		REMU: RS2, 		REMU: REG_RS2]
1165:	[		SW: REG_RS1, 		ADDI: WAW_2, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
1726:	[		DIV: RS2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_3]
6019:	[		DIV: REG_RS2, 		SLT: RAW_RS2_1, 		SLT: RD]
13517:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RS1, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SLT: REG_RD, 		SW: MEM_R_DATA]
7561:	[		BLTU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
7224:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		SLTI: RAW_RS1_1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
14846:	[		SLTU: RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1934:	[		SW: REG_RS1, 		SLTI: RS1, 		SLTI: REG_RD, 		SLTI: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1479:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
6446:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SLL: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2384:	[		SH: REG_RS1, 		SH: IS_HALF_ALIGNED, 		SLTIU: RD, 		SH: MEM_ADDR]
3206:	[		LHU: RD, 		LHU: RAW_RS2_3, 		DIV: REG_RS2]
7315:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SUB: REG_RD, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SLTI: REG_RD, 		LHU: REG_RS1, 		ADDI: IMM, 		SLTI: REG_RS1, 		LHU: REG_RD, 		SW: MEM_R_DATA]
6438:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7215:	[		SB: REG_RS2, 		ADDI: RD, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SB: MEM_W_DATA, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2825:	[		SRA: REG_RS2, 		SLTIU: RAW_RS1_3, 		SW: REG_RS1, 		SRA: REG_RD, 		SLTIU: RAW_RS2_3, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10999:	[		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10091:	[		DIV: REG_RS2, 		MULHU: RD]
1422:	[		LW: RD, 		LW: RAW_RS1_3, 		SW: REG_RS1, 		LW: RAW_RS2_3, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
6137:	[		DIV: WAW_1, 		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
6122:	[		MULHU: RAW_RS1_1, 		SW: REG_RS1, 		MULHU: RAW_RS1_3, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4128:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
8530:	[		ADDI: IMM, 		ADDI: REG_RD]
1071:	[		XORI: RAW_RS2_1, 		OR: REG_RS2, 		SW: REG_RS1, 		XORI: RD, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10400:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: RAW_RS1_1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13972:	[		XOR: RAW_RS2_2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
13560:	[		SW: REG_RS1, 		SRA: RAW_RS1_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
13860:	[		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13544:	[		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SRL: REG_RS1, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
2932:	[		SLT: WAW_2, 		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLT: RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_R_DATA]
3688:	[		ADDI: RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
9983:	[		SLT: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SLT: REG_RD, 		SW: MEM_R_DATA]
4613:	[		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ANDI: RAW_RS1_1, 		SW: MEM_ADDR, 		ANDI: RAW_RS2_1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
86:	[		SW: REG_RS1, 		LH: REG_RD, 		SW: IS_ALIGNED, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LH: MEM_R_DATA, 		LH: IMM, 		SW: MEM_R_DATA]
796:	[		MUL: RAW_RS2_1, 		ADDI: RS2, 		ADDI: IMM, 		ADDI: OPCODE]
2300:	[		LH: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12043:	[		SH: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
12385:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		BNE: WAW_1, 		ADDI: RAW_RS1_2, 		BNE: RAW_RS2_1, 		ADDI: IS_ALIGNED, 		ADDI: RAW_RS1_4, 		BNE: RAW_RS2_3, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		BNE: IMM, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		BNE: RAW_RS2_4, 		ADDI: OPCODE]
1547:	[		SRLI: RAW_RS1_1, 		SW: REG_RS1, 		SRLI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
145:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11:	[		SB: MEM_R_DATA, 		SB: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		AUIPC: RAW_RS2_4, 		SW: MEM_ADDR, 		AUIPC: RAW_RS1_1, 		SB: IS_ALIGNED, 		SB: REG_RS1, 		AUIPC: RD, 		SW: IS_HALF_ALIGNED, 		AUIPC: WAW_4, 		SW: MEM_R_DATA]
3741:	[		BLTU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLLI: RD, 		SW: IS_ALIGNED, 		SLLI: RAW_RS2_2, 		SLLI: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12783:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
9476:	[		SLLI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
3132:	[		ADDI: WAW_3, 		BLT: NEW_PC, 		SRA: REG_RS2, 		LW: RS1, 		ADDI: WAW_2, 		SRA: RS1, 		LW: IMM, 		BLT: RAW_RS2_1, 		LW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SRA: IMM, 		ADDI: WAW_1, 		ADDI: RAW_RS1_2, 		LW: RD, 		SRA: REG_RD, 		SRA: OPCODE, 		SRA: REG_RS1, 		LW: REG_RD, 		ADDI: RAW_RS1_1, 		SRA: RD, 		LW: NEW_PC, 		SRA: RS2, 		LW: OPCODE, 		LW: MEM_R_DATA, 		SRA: NEW_PC, 		BLT: IMM]
11395:	[		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		MULH: RS2, 		SW: MEM_R_DATA]
10374:	[		SW: REG_RS1, 		SRLI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: RAW_RS1_2, 		SW: MEM_R_DATA]
15319:	[		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		ADDI: REG_RD, 		SLTU: REG_RS1]
15031:	[		ADDI: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: IS_BRANCH, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
1128:	[		ADD: RAW_RS1_4, 		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: WAW_3, 		ADD: RAW_RS1_3, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
311:	[		SW: REG_RS1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11034:	[		AUIPC: RD]
15615:	[		SLTIU: REG_RS1, 		SLTIU: RS1]
6567:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		MULHU: WAW_1, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10671:	[		LH: IS_ALIGNED, 		SLT: REG_RS2, 		SLLI: MEM_ADDR, 		SLT: WAW_4, 		LH: REG_RD, 		SLLI: IS_ALIGNED, 		SLLI: IMM, 		LH: MEM_ADDR, 		SLLI: OPCODE, 		SRL: REG_RS2, 		LH: IMM, 		SLLI: IS_HALF_ALIGNED, 		SRL: REG_RD, 		SLLI: REG_RD, 		SLLI: RD, 		BLTU: RAW_RS2_1, 		SLLI: MEM_R_DATA, 		SLLI: RS2, 		LH: MEM_R_DATA]
12314:	[		DIV: WAW_1, 		DIV: RAW_RS2_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
2194:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		REM: RS1, 		SW: MEM_R_DATA]
302:	[		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		XOR: REG_RD, 		XOR: REG_RS1, 		ADDI: IMM, 		LW: MEM_R_DATA, 		SW: MEM_R_DATA]
713:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		DIV: REG_RS2, 		SLL: WAW_1, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADD: RAW_RS2_4, 		ADD: IMM]
4208:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SRAI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
8539:	[		ADDI: RS1, 		ADDI: REG_RD, 		ADDI: REG_RS1]
15868:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		REMU: RAW_RS2_4, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
7693:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ORI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6324:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
9444:	[		SW: REG_RS1, 		ADDI: WAW_2, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12685:	[		SH: REG_RS1, 		MULHU: REG_RS1, 		OR: REG_RS2, 		SH: IS_HALF_ALIGNED, 		MULHU: REG_RD, 		ADDI: RAW_RS2_4, 		OR: REG_RD, 		OR: RS2, 		SH: MEM_ADDR, 		MULH: REG_RS2]
7649:	[		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: RAW_RS2_1, 		ADDI: OPCODE]
5354:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		BLTU: REG_RS2, 		SW: MEM_R_DATA]
5233:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		MULHSU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
12739:	[		MULHU: REG_RS1, 		MULH: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
8243:	[		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
1925:	[		SW: REG_RS1, 		SLTI: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLTI: IMM, 		SW: MEM_R_DATA]
9973:	[		SW: REG_RS1, 		SLL: RS2, 		SLL: REG_RS2, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
432:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		REMU: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
698:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SUB: RAW_RS1_4, 		SW: MEM_R_DATA]
8182:	[		ADD: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
303:	[		XOR: REG_RD, 		XOR: REG_RS2, 		DIV: REG_RS2, 		XOR: RS2]
7278:	[		SH: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD, 		SH: MEM_W_DATA]
6743:	[		SB: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14285:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_1, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15607:	[		ADDI: RS2, 		SLTIU: RAW_RS2_1, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: OPCODE]
2532:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3208:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
9615:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
14271:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
8091:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3617:	[		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8545:	[		SLTI: WAW_1, 		ADDI: WAW_3, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADDI: RAW_RS2_3, 		ADD: IMM]
8672:	[		SLTU: RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SW: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
597:	[		ADD: RAW_RS1_4, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
11693:	[		SRLI: RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
4786:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
4402:	[		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REMU: RAW_RS1_2, 		SW: MEM_R_DATA]
149:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
8250:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SRL: RAW_RS2_4, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: WAW_4, 		SLT: REG_RD, 		SW: MEM_R_DATA]
4748:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		OR: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
12728:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8677:	[		SLTU: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
11028:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LUI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LUI: RAW_RS1_2, 		SW: MEM_R_DATA]
7224:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		SLTI: RAW_RS1_1, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
142:	[		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: IMM, 		SW: MEM_R_DATA]
4074:	[		LW: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11818:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		AND: RD, 		SW: IS_ALIGNED, 		AND: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11767:	[		XOR: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
11927:	[		SH: REG_RS2, 		SH: RS2, 		SH: MEM_W_DATA]
9624:	[		SB: REG_RS2, 		SW: REG_RS1, 		MUL: RAW_RS2_4, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		MUL: RAW_RS1_2, 		SW: MEM_R_DATA]
11545:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA, 		LB: RAW_RS2_4]
3609:	[		LB: REG_RS1, 		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LB: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		SW: MEM_R_DATA]
832:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1841:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: IS_HALF_ALIGNED, 		LB: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		LB: IMM, 		SW: MEM_R_DATA]
9898:	[		ADD: RAW_RS1_1, 		LBU: MEM_R_DATA, 		SW: REG_RS1, 		ADDI: WAW_2, 		LBU: MEM_ADDR, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		LBU: REG_RD, 		LBU: REG_RS1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ORI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
149:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1747:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
2384:	[		SW: REG_RS1, 		SLTIU: RAW_RS1_1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8581:	[		ADDI: RS2, 		ADDI: IMM, 		ANDI: RAW_RS2_1, 		ADDI: OPCODE]
7745:	[		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1165:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1183:	[		SW: REG_RS1, 		XOR: RAW_RS1_3, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
11348:	[		AND: REG_RS2, 		SLTIU: REG_RS1, 		SH: REG_RS1, 		SH: IS_HALF_ALIGNED, 		SLTIU: REG_RD, 		SRA: RD, 		SH: MEM_ADDR]
13419:	[		XORI: RAW_RS2_1, 		ADD: REG_RS2, 		SW: REG_RS1, 		XORI: RD, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
836:	[		MULHU: RAW_RS1_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
10065:	[		SW: REG_RS1, 		MUL: RD, 		MUL: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13275:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		BLT: RAW_RS2_1, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
2186:	[		REM: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REM: RAW_RS1_3, 		SW: MEM_R_DATA]
1754:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_R_DATA]
3124:	[		ADDI: NEW_PC, 		ADDI: RS2, 		ADDI: REG_RD, 		ADDI: IS_BRANCH, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BEQ: RAW_RS2_1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE]
8544:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTI: REG_RD, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
672:	[		SW: REG_RS1, 		SRLI: RAW_RS2_4, 		SRLI: RD, 		SRLI: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1306:	[		SB: REG_RS2, 		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6211:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
772:	[		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		SRA: RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
162:	[		SLTI: RD, 		SLTI: RAW_RS1_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4583:	[		SW: REG_RS1, 		OR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		SW: IS_ALIGNED, 		REM: REG_RD, 		SLTIU: RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1438:	[		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		LBU: RAW_RS1_2]
4930:	[		DIV: REG_RS2, 		LB: RAW_RS2_2, 		LB: RD]
9253:	[		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		REMU: RAW_RS1_1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA, 		REMU: RAW_RS2_1]
2400:	[		ORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
4208:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SRAI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5547:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11800:	[		OR: RAW_RS2_3, 		DIV: REG_RS2, 		OR: RD]
11436:	[		DIVU: RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7304:	[		AND: REG_RS2, 		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
214:	[		MUL: REG_RD, 		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_R_DATA]
9597:	[		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10106:	[		DIV: WAW_1, 		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2530:	[		SRL: REG_RD, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2683:	[		ADDI: WAW_3, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: RAW_RS1_3, 		SW: IMM, 		SW: RD, 		ADDI: WAW_1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		BNE: WAW_1, 		SW: RAW_RS2_2, 		SW: MEM_W_DATA, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA, 		SW: NEW_PC, 		SW: RS2, 		BNE: RAW_RS2_1, 		SW: REG_RS1, 		ADDI: RAW_RS1_4, 		SW: OPCODE, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		BNE: IMM, 		BNE: NEW_PC, 		ADDI: WAW_4, 		SW: RAW_RS2_1]
4219:	[		ADDI: WAW_3, 		SLT: REG_RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: WAW_1, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
6137:	[		DIV: WAW_1, 		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
8243:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10523:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7649:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS2_1, 		ADD: IMM]
435:	[		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2]
149:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
1486:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
212:	[		MULH: REG_RD, 		MUL: REG_RD, 		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SLLI: RAW_RS2_1, 		SW: MEM_R_DATA]
1311:	[		REM: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7866:	[		SLLI: REG_RD, 		SW: REG_RS1, 		BEQ: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
478:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
7309:	[		ADD: RAW_RS1_4, 		SW: REG_RS1, 		ADD: RAW_RS1_2, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7838:	[		OR: RAW_RS2_1, 		ADDI: WAW_2, 		DIV: REG_RS2, 		OR: RD]
10326:	[		ADD: REG_RS1, 		SW: REG_RS1, 		XORI: RD, 		ADD: REG_RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_1, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
435:	[		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2]
2442:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
15317:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
12874:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA, 		LB: WAW_2]
192:	[		SUB: REG_RS2, 		ORI: RD, 		SUB: REG_RS1, 		DIV: REG_RS2, 		ORI: RAW_RS1_4, 		ORI: RAW_RS2_4]
5896:	[		SLTI: RD, 		SLTI: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11708:	[		SLTIU: REG_RS1, 		SRAI: RAW_RS1_2, 		SB: MEM_R_DATA, 		SB: MEM_ADDR, 		SW: REG_RS1, 		SRAI: RAW_RS1_4, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SB: IS_ALIGNED, 		SRAI: RD, 		SB: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SRAI: RAW_RS2_1, 		SW: MEM_R_DATA]
14378:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SLL: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7137:	[		LB: REG_RS1, 		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		LB: IS_ALIGNED, 		SW: MEM_R_DATA]
10293:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
14814:	[		ADDI: RD, 		SUB: WAW_1, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2822:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SLTIU: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3079:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_1, 		REMU: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10328:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		BLTU: REG_RS2, 		SW: MEM_R_DATA]
6820:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
11394:	[		MULH: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2057:	[		SLTU: RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
14298:	[		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
9434:	[		SLTIU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SLTIU: RD, 		SW: MEM_ADDR, 		SLTIU: WAW_3, 		SW: MEM_R_DATA]
9602:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8232:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		SLTU: WAW_1, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15166:	[		ADD: RS2, 		ADD: OPCODE, 		SLTIU: RAW_RS2_1, 		ADD: IMM]
1132:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADD: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
9990:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6316:	[		SH: REG_RS1, 		SH: RS1, 		SH: MEM_ADDR]
15527:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		LH: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3873:	[		SW: REG_RS1, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		AND: RAW_RS1_3, 		SW: MEM_R_DATA]
4217:	[		ADD: REG_RS1, 		SLT: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1139:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: RAW_RS1_1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8744:	[		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
14559:	[		LUI: RD]
4645:	[		SLTIU: REG_RS1, 		SRAI: RD, 		SRAI: WAW_3, 		BGEU: REG_RS1, 		SRAI: RAW_RS1_1, 		SW: REG_RS1, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6889:	[		ADDI: RS1, 		ADDI: RS2, 		SLL: RAW_RS1_1, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
11443:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3246:	[		ADDI: RD, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8733:	[		MUL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8816:	[		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		REMU: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
6554:	[		SB: REG_RS1, 		SB: MEM_ADDR, 		MULHSU: REG_RD, 		BGE: REG_RS2, 		BGE: BRANCH_TAKEN, 		ADDI: IMM, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1]
7235:	[		ADDI: WAW_3, 		SLTIU: RAW_RS1_3, 		SW: REG_RS1, 		SLTIU: RAW_RS2_3, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
14298:	[		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
14784:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SRLI: RD, 		SW: IS_HALF_ALIGNED, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10856:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SLL: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
2193:	[		REM: RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		REM: RAW_RS2_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8199:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
6347:	[		SLTIU: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7366:	[		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
11651:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
5452:	[		AND: REG_RS2, 		ADDI: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
6452:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		SLT: RAW_RS2_1, 		ADD: IMM]
4828:	[		DIVU: RD, 		DIVU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
188:	[		SW: REG_RS1, 		XORI: RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3851:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		SB: MEM_ADDR, 		DIV: REG_RS2, 		ANDI: REG_RD, 		SRA: RD, 		ANDI: REG_RS1]
7048:	[		MUL: REG_RD, 		REMU: RD, 		DIV: REG_RS2, 		REMU: RAW_RS1_3, 		MUL: REG_RS1]
785:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: IS_ALIGNED, 		ADDI: RAW_RS1_4, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		AND: RAW_RS2_1, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: IS_HALF_ALIGNED, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
4208:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SRAI: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
267:	[		SLL: RAW_RS1_4, 		MUL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA, 		SLL: RD]
1930:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		SLTI: WAW_1, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
11679:	[		MUL: REG_RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		SW: REG_RS2, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		MUL: REG_RS1, 		SLLI: RAW_RS1_2, 		XOR: REG_RD, 		XOR: REG_RS1, 		SLLI: RD, 		LW: MEM_R_DATA, 		MUL: REG_RS2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
4854:	[		AND: REG_RS2, 		SW: REG_RS1, 		LUI: RD, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		LUI: RAW_RS2_1, 		LUI: RAW_RS1_2, 		SW: MEM_R_DATA]
5916:	[		XORI: RD, 		SLTI: REG_RD, 		SLTI: REG_RS1]
12184:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5628:	[		SLT: REG_RS2, 		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
1012:	[		SB: MEM_R_DATA, 		XORI: REG_RD, 		SB: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SB: REG_RS1, 		ADDI: IMM, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
2683:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: MEM_ADDR, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		BNE: WAW_1, 		SW: RAW_RS2_2, 		ADDI: RAW_RS1_2, 		BNE: RAW_RS2_1, 		ADDI: IS_ALIGNED, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: IS_HALF_ALIGNED, 		ADDI: MEM_W_DATA, 		BNE: IMM, 		ADDI: MEM_R_DATA, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: WAW_4, 		SW: RAW_RS2_1, 		ADDI: OPCODE]
13405:	[		SLTIU: REG_RS1, 		ADD: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6919:	[		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		ADDI: RAW_RS2_4, 		XOR: RS2, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
11300:	[		SW: REG_RS1, 		SLL: RAW_RS1_2, 		SLL: RAW_RS2_1, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLL: RD]
694:	[		ADD: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
795:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15676:	[		SRAI: RAW_RS1_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
505:	[		BLTU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11396:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		MULH: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
11646:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SLTIU: RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12093:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2525:	[		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SRL: RS1, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13207:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIVU: RAW_RS1_1, 		SW: MEM_R_DATA]
6571:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MULHU: RS1, 		ADDI: RAW_RS1_4, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2539:	[		OR: RAW_RS2_1, 		SW: REG_RS1, 		BLT: REG_RS1, 		SW: IS_ALIGNED, 		OR: RAW_RS1_2, 		OR: RAW_RS1_1, 		OR: RD, 		BLT: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4218:	[		SLT: REG_RS2, 		ADD: REG_RS2, 		ADD: RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		SW: MEM_R_DATA]
9125:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: WAW_4, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		ADD: RD, 		ADD: IMM]
13921:	[		BEQ: REG_RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADD: WAW_1, 		SW: MEM_R_DATA]
6881:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SLL: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6435:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
14642:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		LH: RD, 		SW: REG_RS2, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
5948:	[		MULH: REG_RD, 		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
13671:	[		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RS1, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
1873:	[		LBU: RAW_RS2_2, 		LBU: RAW_RS1_4, 		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2801:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
6173:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11224:	[		SW: REG_RS1, 		ORI: RD, 		OR: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		ORI: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7368:	[		SW: REG_RS1, 		SRL: RAW_RS1_4, 		SRL: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4529:	[		SLTIU: REG_RS1, 		LHU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
702:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10812:	[		ADDI: RS2, 		ADDI: WAW_2, 		SH: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_4, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		SH: MEM_ADDR, 		ADDI: RD, 		SH: REG_RS1, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE]
2943:	[		SW: REG_RS1, 		SLTU: RD, 		SLTU: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15696:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADD: RAW_RS2_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		MULH: REG_RD, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
13386:	[		ADDI: WAW_3, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADD: WAW_2, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_4, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3]
7403:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
364:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
12287:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6461:	[		SLT: REG_RS1, 		SLT: RS1]
7271:	[		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_R_DATA]
8581:	[		ADD: RS2, 		ADD: OPCODE, 		ANDI: RAW_RS2_1, 		ADD: IMM]
13123:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		OR: RD, 		OR: RAW_RS1_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5508:	[		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLLI: RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1526:	[		SW: REG_RS1, 		BLT: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ANDI: RAW_RS1_3, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
2471:	[		SW: REG_RS1, 		SLL: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
8857:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: WAW_2, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
15690:	[		SUB: REG_RD, 		MULH: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
12498:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
15673:	[		SRAI: RS2]
5106:	[		SUB: REG_RD, 		XOR: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9985:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
149:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
12777:	[		REM: RD, 		REM: RAW_RS2_3, 		DIV: REG_RS2]
6816:	[		ANDI: IMM, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
384:	[		MULHSU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		MULHSU: RAW_RS1_1]
3794:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SLL: REG_RS2, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RS1, 		ADDI: IMM, 		LHU: IS_ALIGNED, 		LHU: REG_RD, 		SW: MEM_R_DATA]
5497:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
3727:	[		MULHU: REG_RS1, 		SUB: REG_RD, 		SRL: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ORI: RD, 		SW: IS_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
15343:	[		ADDI: RD, 		ORI: REG_RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: IMM, 		AND: WAW_1, 		ADDI: RAW_RS2_2, 		SLLI: REG_RS1, 		ADDI: OPCODE, 		ORI: REG_RS1]
10328:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
1734:	[		DIVU: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: RAW_RS2_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		ORI: REG_RD, 		XOR: REG_RD, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
6924:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		XOR: RS1, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
243:	[		ADD: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4932:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: IS_HALF_ALIGNED, 		LB: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: IS_ALIGNED, 		LB: MEM_ADDR, 		LB: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: MEM_R_DATA]
5992:	[		SB: REG_RS2, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
718:	[		SLT: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
2829:	[		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_2, 		SW: MEM_R_DATA]
8909:	[		XOR: REG_RD, 		SRA: REG_RD, 		SRA: REG_RS1, 		XOR: REG_RS2, 		DIV: REG_RS2, 		LH: RAW_RS2_4, 		LH: RD]
9966:	[		SLT: REG_RS1, 		SUB: WAW_4, 		SW: REG_RS1, 		SUB: RAW_RS1_3, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1032:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
2200:	[		REMU: REG_RD, 		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
10481:	[		ADD: RAW_RS1_1, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
5527:	[		SRAI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6515:	[		SW: REG_RS1, 		OR: RAW_RS1_3, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		OR: RD, 		OR: RAW_RS1_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8323:	[		MULHSU: RAW_RS1_2, 		MULHSU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3761:	[		SW: REG_RS1, 		SLL: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
435:	[		ADDI: RAW_RS2_4, 		REMU: RS2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
7683:	[		ADD: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
746:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7011:	[		MULHU: RAW_RS1_2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8562:	[		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5233:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		MULHSU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		SW: MEM_R_DATA]
10419:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SLL: RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLL: REG_RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
402:	[		DIV: RS2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS2_1]
3026:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14424:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SRL: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SRL: RAW_RS1_1, 		SW: MEM_R_DATA]
432:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REMU: RAW_RS1_2, 		SW: MEM_R_DATA]
10238:	[		LH: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10273:	[		BLTU: REG_RS1, 		SB: REG_RS1, 		SB: MEM_ADDR, 		ADDI: IMM, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD]
2903:	[		SUB: RAW_RS2_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
15273:	[		SLT: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4230:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
5929:	[		ORI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: WAW_4, 		ADD: RAW_RS2_1, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADD: IMM]
8715:	[		SLL: REG_RS1, 		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
12029:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		LHU: WAW_1, 		ADDI: RD, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
6526:	[		MUL: REG_RD, 		SW: REG_RS1, 		AND: RAW_RS1_2, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
10747:	[		SLTI: RAW_RS1_2, 		SLTI: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4762:	[		ORI: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
11428:	[		DIV: RS2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_1]
149:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2324:	[		LH: REG_RS1, 		LHU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LH: REG_RD, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		LHU: RAW_RS1_3, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
6567:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		MULHU: WAW_1, 		SW: MEM_R_DATA]
738:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5692:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		DIV: RAW_RS2_3, 		SW: IS_ALIGNED, 		DIV: WAW_3, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
6610:	[		REMU: REG_RD, 		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
14373:	[		ADDI: RD, 		SUB: WAW_1, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
14885:	[		OR: REG_RS2, 		ADD: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10403:	[		SUB: REG_RD, 		SUB: REG_RS2, 		ADDI: RAW_RS2_4, 		ADDI: RAW_RS2_2, 		SUB: RS2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS2_1]
8243:	[		ADDI: RD, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: RAW_RS2_1, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		ADDI: OPCODE]
12051:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
2821:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11196:	[		SLTIU: IMM]
826:	[		MULHSU: RD, 		MULHSU: RAW_RS2_4, 		DIV: REG_RS2]
2034:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9238:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4290:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2021:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10406:	[		ADD: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		SUB: RAW_RS1_1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADD: IMM, 		ADDI: RAW_RS1_2]
11855:	[		DIV: REG_RS2, 		MULHU: WAW_1, 		MULHU: RD, 		MULHU: RAW_RS2_2]
7239:	[		XORI: RAW_RS2_1, 		XORI: RD, 		DIV: REG_RS2]
10254:	[		LBU: MEM_R_DATA, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LBU: MEM_ADDR, 		LBU: IS_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		ADDI: REG_RD, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12518:	[		ORI: REG_RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		SLTI: RS1, 		SLTI: REG_RD, 		ADD: REG_RD, 		SLTI: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
1360:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		BNE: RAW_RS2_3, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
2458:	[		ADD: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5181:	[		SW: REG_RS1, 		SRA: RAW_RS1_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA, 		SRA: RAW_RS1_4]
11155:	[		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
355:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		MUL: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13182:	[		ADDI: RD, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADD: RAW_RS2_3, 		ADDI: IMM, 		ADDI: WAW_4, 		MULHU: WAW_1, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE]
13986:	[		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SRL: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
11565:	[		LW: RD, 		XORI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
1032:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
12314:	[		SW: REG_RS1, 		DIV: RAW_RS2_2, 		DIV: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SH: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ANDI: REG_RD, 		DIV: RD, 		SW: MEM_W_DATA, 		SH: MEM_W_DATA, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
5304:	[		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_ALIGNED, 		AUIPC: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12073:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		SLTI: WAW_1, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SLTI: REG_RS1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
8574:	[		ORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
8537:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS1_1, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
5567:	[		ADDI: WAW_3, 		DIV: REG_RS2, 		SLL: RD]
7662:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7364:	[		XOR: WAW_4, 		DIV: REG_RS2, 		XOR: WAW_2, 		XOR: RD]
15750:	[		MUL: REG_RD, 		SRL: REG_RD, 		SW: REG_RS1, 		SRL: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
13950:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SLT: RAW_RS2_4, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14307:	[		ORI: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		ORI: REG_RS1]
1110:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
3348:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15467:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1126:	[		ADD: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9865:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
2455:	[		ADDI: RD, 		ADDI: RS2, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADD: WAW_1, 		ADD: RAW_RS2_2, 		ADDI: OPCODE]
14543:	[		REMU: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		REMU: REG_RS2]
435:	[		ADDI: RAW_RS2_4, 		REMU: RS2, 		REMU: REG_RS2]
6660:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
174:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
865:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: IS_ALIGNED, 		LB: MEM_ADDR, 		LB: REG_RS1, 		ADDI: IMM, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_R_DATA]
13998:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRA: WAW_1, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
14365:	[		ADD: REG_RS2, 		SLL: REG_RS2, 		DIV: REG_RS2, 		ADD: REG_RD, 		ADD: RAW_RS2_2, 		ADD: RD]
2200:	[		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
13637:	[		SUB: REG_RD, 		XORI: REG_RD, 		SUB: REG_RS2, 		DIV: RAW_RS1_1, 		DIV: REG_RS2, 		XORI: REG_RS1, 		DIV: RD]
870:	[		REM: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1192:	[		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
2052:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9466:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SUB: REG_RD, 		SUB: REG_RS2, 		ADDI: IMM, 		DIV: REG_RS1, 		ANDI: REG_RD, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
3694:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADD: RD, 		ADD: IMM, 		SLTI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13987:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		SRL: WAW_1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2593:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		MULHU: RAW_RS2_1, 		ADD: IMM]
9143:	[		DIV: REG_RS2, 		SRA: RD]
11502:	[		BEQ: REG_RS1, 		BEQ: RS1]
15184:	[		XORI: REG_RD, 		SW: REG_RS1, 		XORI: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
8180:	[		SRAI: RD, 		SW: REG_RS1, 		SRAI: RAW_RS1_4, 		SRAI: RAW_RS2_4, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
11639:	[		ADDI: WAW_3, 		SLTIU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14545:	[		REMU: RAW_RS2_2, 		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		REMU: RAW_RS1_2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
2105:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4645:	[		SRAI: RAW_RS1_2, 		SRAI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
961:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
3196:	[		LBU: RAW_RS1_4, 		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13505:	[		SW: REG_RS1, 		SLL: RAW_RS1_1, 		SLL: RAW_RS2_1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA, 		SLL: RD]
1845:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: IS_ALIGNED, 		LB: MEM_ADDR, 		LB: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ANDI: REG_RD, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
3474:	[		SW: REG_RS1, 		MULHU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4888:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: WAW_4, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
2839:	[		SW: REG_RS1, 		ORI: RD, 		ORI: RAW_RS1_1, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
1589:	[		SLL: REG_RS2, 		BGE: BRANCH_TAKEN, 		BGE: REG_RS1, 		ADDI: IMM, 		ADDI: REG_RD]
5273:	[		REM: RD, 		REM: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15335:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		OR: RD, 		OR: RAW_RS1_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13082:	[		SLTU: RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SUB: REG_RD, 		XOR: REG_RD, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SLTU: REG_RS2, 		SW: MEM_R_DATA]
14277:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		BLT: REG_RS1, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11363:	[		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: REG_RD, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SW: MEM_R_DATA]
1665:	[		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		OR: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6605:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
750:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		XOR: RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9984:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SLT: RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
11079:	[		BGE: REG_RS2, 		BGE: BRANCH_TAKEN, 		ADDI: IMM, 		ADDI: REG_RD]
12513:	[		SW: REG_RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		ORI: REG_RD, 		ADD: REG_RS2, 		SLTI: REG_RD, 		ADDI: IMM, 		SLTI: REG_RS1, 		SLTU: REG_RS2, 		SW: MEM_R_DATA]
293:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		SLTU: WAW_1, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
9582:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8790:	[		DIVU: RD, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
810:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6780:	[		SW: REG_RS1, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8989:	[		SLTI: RAW_RS1_2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTI: RAW_RS1_4, 		SW: MEM_ADDR, 		AND: REG_RD, 		AND: REG_RS1, 		SRL: REG_RD, 		SLTI: RD, 		SLTI: RAW_RS1_3, 		SW: IS_HALF_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_R_DATA]
1065:	[		SW: REG_RS1, 		XORI: RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		SW: MEM_ADDR, 		XORI: RAW_RS1_2, 		SW: MEM_R_DATA]
13930:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8797:	[		DIVU: RD, 		BLTU: REG_RS1, 		SW: REG_RS1, 		DIVU: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1668:	[		SLT: REG_RS2, 		AND: RAW_RS2_2, 		SW: REG_RS1, 		AND: RAW_RS1_4, 		AND: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		AND: WAW_1, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
6515:	[		MULH: REG_RD, 		XOR: REG_RD, 		XOR: REG_RS1, 		DIV: REG_RS2, 		OR: RD, 		MULH: REG_RS1, 		SW: REG_RS2, 		SW: MEM_W_DATA]
4054:	[		LB: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
6609:	[		SLTIU: REG_RS1, 		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7915:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIVU: RAW_RS1_1, 		SW: MEM_R_DATA]
8290:	[		AND: RAW_RS2_2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		AND: RAW_RS1_3, 		SW: MEM_R_DATA]
3386:	[		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12060:	[		ADDI: RD, 		SW: REG_RS1, 		BEQ: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
650:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ANDI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3441:	[		MUL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
11651:	[		XORI: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		XORI: REG_RS1]
14214:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		LW: WAW_1, 		SW: MEM_R_DATA]
214:	[		SLLI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_R_DATA]
10142:	[		REMU: RD, 		DIV: REG_RS2]
4849:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		REMU: RAW_RS1_1, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
14298:	[		ADDI: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10501:	[		MUL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
12215:	[		SW: REG_RS1, 		XOR: RAW_RS1_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
9939:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		MULH: REG_RD, 		XOR: REG_RD, 		XOR: REG_RS1, 		ADDI: IMM, 		SRAI: REG_RD, 		SRAI: REG_RS1, 		SW: MEM_R_DATA]
7215:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1300:	[		DIVU: RAW_RS1_2, 		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
282:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1710:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7676:	[		SW: REG_RS1, 		SLTIU: RAW_RS1_1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4152:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6327:	[		ADDI: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
2304:	[		LW: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LW: RAW_RS1_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
848:	[		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
5613:	[		XORI: REG_RD, 		SRA: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
4623:	[		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SLLI: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14398:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SLT: RD, 		SLT: RAW_RS1_3, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1187:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5443:	[		AND: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3070:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3441:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11511:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		BLT: RAW_RS2_1, 		BLT: RAW_RS2_2, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		BLT: WAW_2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
13610:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SLL: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6456:	[		SW: REG_RS1, 		SLT: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14142:	[		SUB: REG_RD, 		BLTU: REG_RS1, 		SW: REG_RS1, 		BEQ: REG_RS2, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8768:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULHU: WAW_4, 		MULHU: RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
11679:	[		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLLI: RAW_RS1_2, 		SW: MEM_R_DATA]
1172:	[		SLTU: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTU: RD, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SLTU: RAW_RS1_2, 		SW: MEM_R_DATA]
8193:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10894:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
1218:	[		XORI: REG_RD, 		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
1479:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15226:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SRLI: RS1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
6373:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		ORI: RAW_RS1_1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
4001:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9033:	[		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLLI: RAW_RS2_1, 		SW: MEM_R_DATA]
4233:	[		SUB: RAW_RS2_2, 		DIV: REG_RS2, 		SUB: RD]
5600:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		XOR: RAW_RS1_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
2365:	[		ADDI: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
3963:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8507:	[		SB: REG_RS2, 		SLL: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SB: MEM_W_DATA, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13152:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		MUL: RAW_RS1_1, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15392:	[		SW: REG_RS1, 		DIV: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5369:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: REG_RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		LB: IMM, 		LB: IS_ALIGNED, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13406:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: REG_RS2, 		SLTIU: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
9937:	[		SRAI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13386:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADD: WAW_2, 		ADDI: RD, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE]
8199:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
3924:	[		DIV: REG_RS2, 		MULHU: RD, 		MULHU: RAW_RS2_4]
5133:	[		SLT: REG_RS2, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SLT: RS2, 		BLT: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
8654:	[		SW: REG_RS1, 		SLL: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLL: RD]
749:	[		ADD: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		XOR: RAW_RS1_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
13920:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		ADD: REG_RS2, 		ADD: RS2, 		SW: REG_RS1, 		SB: MEM_ADDR, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1588:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		SUB: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2821:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9628:	[		MULH: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5889:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15167:	[		ADDI: WAW_3, 		ADD: REG_RS2, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADD: REG_RD, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11134:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		LBU: RAW_RS2_4, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6010:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
265:	[		SW: REG_RS1, 		SLL: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3208:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LHU: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
4707:	[		SW: REG_RS1, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12517:	[		SLTI: RAW_RS1_2, 		SLTI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3292:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
7559:	[		SW: REG_RS1, 		BEQ: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		BLTU: REG_RS2, 		SW: MEM_R_DATA]
13544:	[		SLL: REG_RS1, 		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15745:	[		MUL: REG_RD, 		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		MUL: REG_RS1, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
14538:	[		ADDI: RS2, 		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3807:	[		SLTIU: REG_RS1, 		SLT: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6918:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		ORI: REG_RD, 		XOR: REG_RD, 		XOR: REG_RS1, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3743:	[		SLLI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
7218:	[		ADD: RS2, 		SLTI: RAW_RS2_1, 		ADD: OPCODE, 		ADD: IMM]
13426:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		ORI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1293:	[		DIVU: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14891:	[		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		OR: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
9260:	[		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REMU: RAW_RS1_1, 		SW: MEM_R_DATA]
302:	[		XOR: REG_RD, 		SLLI: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SW: MEM_R_DATA]
7655:	[		ADD: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADD: IMM, 		ADDI: RAW_RS1_2]
679:	[		SRAI: RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2829:	[		SH: REG_RS1, 		XORI: RD, 		SH: IS_HALF_ALIGNED, 		SH: MEM_ADDR, 		XORI: RAW_RS1_1]
10389:	[		SW: REG_RS1, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADD: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13674:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		LUI: RD, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
15556:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		LHU: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
11858:	[		MULHU: RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		SW: MEM_R_DATA]
3333:	[		ADD: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10098:	[		MULHU: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15435:	[		LB: REG_RS1, 		REMU: REG_RD, 		LB: IS_HALF_ALIGNED, 		DIV: REG_RS2, 		REMU: RS1, 		REMU: REG_RS1, 		LB: MEM_ADDR]
9587:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: RS2, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14298:	[		ADDI: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1322:	[		SW: REG_RS1, 		REMU: RD, 		REMU: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11024:	[		SLT: REG_RS2, 		SW: REG_RS1, 		REMU: RAW_RS2_4, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
12243:	[		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15839:	[		DIV: WAW_1, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
3833:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
4208:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SRAI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
9531:	[		SLL: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4168:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		ORI: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12086:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SLTIU: RAW_RS1_1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
307:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
7056:	[		REMU: REG_RD, 		SW: REG_RS1, 		REMU: RS1, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
836:	[		MULHU: RAW_RS1_1, 		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
11197:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		SLTIU: RAW_RS2_1, 		ADD: IMM]
11021:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLL: REG_RS2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SLL: REG_RD, 		SW: MEM_ADDR, 		ADDI: RD, 		REMU: WAW_1, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
12093:	[		ADD: RAW_RS1_1, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
597:	[		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3892:	[		MUL: REG_RD, 		SW: REG_RS1, 		BEQ: REG_RS2, 		SW: IS_HALF_ALIGNED, 		MUL: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
7321:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SUB: REG_RD, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SUB: RS1, 		SLTI: REG_RD, 		LHU: REG_RS1, 		SLTI: REG_RS1, 		LHU: REG_RD, 		SW: MEM_R_DATA]
6858:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SRAI: RS1, 		SW: MEM_R_DATA]
10189:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		BLT: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10433:	[		SLTU: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11503:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		BNE: WAW_4, 		ADDI: IMM, 		BNE: RAW_RS2_4, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
1045:	[		SLTI: RD, 		SW: REG_RS1, 		SLTI: RAW_RS1_4, 		SLTI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6923:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
8545:	[		ADDI: RD, 		SLTI: WAW_1, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE]
7745:	[		SLTIU: REG_RS1, 		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8792:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
4119:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
11396:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		MULH: WAW_1, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
2969:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
14295:	[		XORI: RAW_RS2_1, 		SRA: REG_RS2, 		SW: REG_RS1, 		XORI: RAW_RS1_4, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1453:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3064:	[		DIVU: RD, 		DIVU: RAW_RS1_3, 		SW: REG_RS1, 		DIVU: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		DIVU: RAW_RS2_1, 		SW: MEM_R_DATA]
7364:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: RAW_RS1_1, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		XOR: RAW_RS1_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
15669:	[		ADDI: RS2, 		ADDI: IMM, 		SRAI: RAW_RS2_1, 		ADDI: OPCODE]
8243:	[		MULHSU: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		MULHSU: REG_RS1, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
592:	[		MULH: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		MULH: REG_RS2]
2455:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADD: WAW_1, 		ADD: RAW_RS2_2, 		ADD: RD, 		ADD: IMM]
6353:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9898:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		LBU: MEM_R_DATA, 		SW: REG_RS1, 		ADDI: WAW_2, 		LBU: MEM_ADDR, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		LBU: REG_RD, 		LBU: REG_RS1, 		SW: MEM_ADDR, 		ADDI: RD, 		ORI: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
14777:	[		SW: REG_RS1, 		SRLI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
307:	[		SW: REG_RS1, 		DIV: REG_RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
8575:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RD, 		ORI: WAW_1, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADD: RAW_RS2_2, 		SW: MEM_W_DATA, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5193:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		OR: RS1, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6442:	[		SLL: RAW_RS1_4, 		SB: MEM_R_DATA, 		SB: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SLL: RD, 		SB: IS_ALIGNED, 		SB: REG_RS1, 		SLL: RAW_RS1_3, 		SLL: RAW_RS2_4, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
1191:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_ALIGNED, 		XOR: RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11019:	[		SLT: REG_RS1, 		XOR: REG_RD, 		REMU: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7175:	[		LHU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LHU: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3314:	[		SRLI: RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		SRLI: REG_RD, 		ADDI: RAW_RS2_1, 		SW: MEM_R_DATA]
6892:	[		SLL: REG_RS1, 		SLT: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3379:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
13987:	[		ADD: RS2, 		SW: REG_RS1, 		SRL: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
7379:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SRA: RAW_RS1_1, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
3928:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		DIV: RAW_RS1_1, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
12919:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13485:	[		SUB: REG_RD, 		SRL: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10714:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		SW: IS_HALF_ALIGNED, 		BLT: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4810:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		DIV: WAW_3, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
546:	[		LW: RD, 		LW: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1065:	[		XORI: RAW_RS2_2, 		ADDI: WAW_3, 		XORI: RD, 		DIV: REG_RS2]
8268:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SRA: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA, 		SLTU: REG_RS1, 		SRA: RAW_RS1_4]
4698:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
8307:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9125:	[		ADDI: RD, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		ADDI: OPCODE]
14377:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		SUB: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
4154:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		AND: REG_RS1, 		SW: MEM_R_DATA]
13182:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADD: RAW_RS2_3, 		ADDI: WAW_4, 		MULHU: WAW_1, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADD: IMM]
12788:	[		REMU: RAW_RS1_4, 		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9966:	[		SUB: RAW_RS2_2, 		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SUB: RAW_RS1_4, 		SW: MEM_R_DATA]
7655:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
9352:	[		LH: REG_RS1, 		LH: IS_ALIGNED, 		SW: REG_RS1, 		LH: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
4560:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
4680:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
4061:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		LH: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
14534:	[		REM: RD, 		REM: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15676:	[		ADDI: RS1, 		ADDI: RS2, 		SRAI: RAW_RS1_1, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
402:	[		DIV: RS2, 		DIV: REG_RS2]
11311:	[		DIV: REG_RS2, 		SLT: RAW_RS2_4, 		SLT: RD]
12826:	[		ADDI: RD, 		ADDI: NEW_PC, 		ADDI: RS1, 		ADDI: RS2, 		BNE: IMM, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: IS_BRANCH, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE]
2333:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SB: REG_RS2, 		ORI: REG_RD, 		SUB: REG_RD, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: MEM_R_DATA]
2861:	[		SLLI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
5209:	[		MUL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
3882:	[		MUL: REG_RD, 		SW: REG_RS1, 		BEQ: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13458:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
5004:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
3202:	[		LBU: RAW_RS1_4, 		SW: REG_RS1, 		LBU: WAW_2, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9613:	[		SW: REG_RS1, 		AND: RAW_RS1_2, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10343:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RS1, 		ORI: REG_RS1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
12602:	[		ADD: REG_RS1, 		ADDI: RAW_RS1_4, 		ADD: RS1, 		DIV: REG_RS2, 		ADD: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RAW_RS1_2]
15177:	[		SW: REG_RS1, 		XORI: RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
9520:	[		SUB: REG_RD, 		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13505:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLL: RD]
1402:	[		LB: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
9055:	[		AND: REG_RS2, 		SRAI: RD, 		SW: REG_RS1, 		SRAI: RAW_RS1_4, 		SRAI: RAW_RS2_4, 		SRAI: WAW_4, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
829:	[		ADDI: RS2, 		ADDI: IMM, 		MULHU: RAW_RS2_1, 		ADDI: OPCODE]
7399:	[		AND: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
8640:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
1085:	[		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15547:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		LBU: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2822:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SLTIU: WAW_1, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6808:	[		SW: REG_RS1, 		ORI: RD, 		OR: REG_RS1, 		OR: REG_RD, 		ORI: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1132:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: WAW_1, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
944:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		BLTU: REG_RS2, 		SW: MEM_R_DATA]
10519:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
624:	[		XORI: WAW_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_2, 		SW: MEM_R_DATA]
1110:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
12457:	[		LBU: RAW_RS2_2, 		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA, 		LBU: RAW_RS1_2]
6598:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3132:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: MEM_ADDR, 		BLT: RAW_RS2_1, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
15760:	[		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
10856:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SLL: WAW_1, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1106:	[		ADD: REG_RS2, 		SW: REG_RS1, 		SRLI: RD, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SRLI: RAW_RS2_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8281:	[		AND: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7310:	[		ADD: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12281:	[		MULH: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11399:	[		MULH: RD, 		MULH: RAW_RS1_3, 		SLTU: REG_RS1]
7743:	[		ADD: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3057:	[		DIVU: RAW_RS1_2, 		DIVU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7687:	[		XORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
1929:	[		SW: REG_RS1, 		SLTI: REG_RD, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2200:	[		REMU: REG_RD, 		ADDI: RAW_RS2_4, 		REMU: RS2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
9464:	[		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		ANDI: RAW_RS1_2, 		SW: MEM_R_DATA]
9077:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SUB: RAW_RS1_4, 		SW: MEM_R_DATA]
4842:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		ADD: IMM, 		REMU: RAW_RS2_1]
13527:	[		SW: REG_RS1, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLTU: RAW_RS1_2, 		SW: MEM_R_DATA]
7761:	[		SW: REG_RS1, 		SUB: RAW_RS1_3, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10393:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ADD: RD, 		ADDI: RAW_RS2_1, 		ADD: IMM, 		ADDI: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADD: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
591:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
974:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		LH: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1032:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6353:	[		SLTIU: RAW_RS1_4, 		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
7059:	[		SW: REG_RS1, 		LUI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LUI: RAW_RS1_2, 		SW: MEM_R_DATA]
3348:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7316:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SUB: RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4962:	[		LBU: MEM_R_DATA, 		SW: REG_RS1, 		LBU: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		ADDI: REG_RD, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10296:	[		ADDI: RD, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SUB: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		SW: MEM_R_DATA]
3884:	[		MUL: RAW_RS2_2, 		SW: REG_RS1, 		BEQ: REG_RS2, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10078:	[		SW: REG_RS1, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
15321:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10695:	[		SLT: REG_RS1, 		LBU: MEM_R_DATA, 		SW: REG_RS1, 		LBU: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		ADDI: REG_RD, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
9692:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_R_DATA]
10765:	[		XORI: REG_RD, 		XORI: IMM, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
293:	[		ADDI: RS2, 		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RD, 		SLTU: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
894:	[		AUIPC: RAW_RS1_3, 		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9672:	[		DIVU: RAW_RS1_2, 		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIVU: RAW_RS2_1, 		SW: MEM_R_DATA]
9922:	[		SLLI: RD, 		DIV: REG_RS2, 		ADDI: WAW_4, 		SLLI: RAW_RS2_1]
127:	[		SB: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: MEM_W_DATA, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10763:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
12013:	[		SLT: REG_RS2, 		LW: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		ADDI: RAW_RS1_3, 		SW: IS_HALF_ALIGNED, 		LW: MEM_R_DATA, 		SLT: REG_RD, 		SW: MEM_R_DATA]
1109:	[		SRLI: RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
11291:	[		SW: REG_RS1, 		SLL: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14823:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SLL: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5849:	[		LBU: MEM_R_DATA, 		SW: REG_RS1, 		LBU: MEM_ADDR, 		LBU: RS1, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		LBU: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
13923:	[		ADD: REG_RS1, 		ADD: RAW_RS1_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
2593:	[		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		MULHU: RAW_RS2_1, 		ADDI: OPCODE]
3196:	[		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		LBU: RD, 		LBU: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7653:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13916:	[		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADD: RAW_RS2_1, 		ADDI: OPCODE]
1664:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		OR: RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		OR: RAW_RS1_4, 		OR: RAW_RS2_1, 		SW: IS_HALF_ALIGNED, 		OR: RAW_RS1_3, 		SLTU: REG_RS2, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
7317:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
6422:	[		ADD: REG_RS1, 		SW: REG_RS1, 		ADD: REG_RD, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14971:	[		DIVU: RD, 		DIVU: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3721:	[		MULH: REG_RD, 		SW: REG_RS1, 		ORI: RD, 		ORI: RAW_RS1_4, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14891:	[		ADDI: RD, 		ADDI: WAW_3, 		ADDI: RS2, 		OR: WAW_1, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE]
15838:	[		DIV: RS2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_1]
15273:	[		SLT: RAW_RS1_4, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2360:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
2078:	[		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3932:	[		DIV: WAW_1, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10720:	[		SH: REG_RS1, 		SH: REG_RS2, 		SH: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: REG_RD, 		SH: MEM_ADDR, 		SH: MEM_W_DATA]
10903:	[		ADDI: WAW_3, 		SW: REG_RS1, 		OR: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SRL: RD, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: RAW_RS1_1, 		SW: MEM_R_DATA]
15547:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		LBU: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
9450:	[		ADD: REG_RS1, 		OR: REG_RS2, 		SW: REG_RS1, 		XORI: RD, 		OR: REG_RD, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_2, 		SW: MEM_R_DATA]
1675:	[		SW: REG_RS1, 		AND: RD, 		SW: IS_ALIGNED, 		AND: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7968:	[		SW: REG_RS1, 		BEQ: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11697:	[		SRLI: RAW_RS1_3, 		SW: REG_RS1, 		SRLI: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4234:	[		SUB: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SUB: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15607:	[		ADD: RS2, 		ADD: OPCODE, 		SLTIU: RAW_RS2_1, 		ADDI: RAW_RS2_4, 		ADD: IMM]
36:	[		ADDI: NEW_PC, 		ADDI: WAW_2, 		ADDI: IS_ALIGNED, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_HALF_ALIGNED, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
8242:	[		XOR: REG_RD, 		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		XOR: RS2, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2645:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REMU: RAW_RS1_1, 		SW: MEM_R_DATA]
10481:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7660:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11642:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SLTIU: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13389:	[		ADDI: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13926:	[		SUB: REG_RD, 		MUL: REG_RD, 		SLLI: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
2932:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10406:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		SUB: RAW_RS1_1, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
9985:	[		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
3342:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
5183:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10455:	[		LBU: MEM_R_DATA, 		SW: REG_RS1, 		SRL: RAW_RS1_4, 		LBU: MEM_ADDR, 		SRL: RD, 		LBU: IS_ALIGNED, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SRL: RAW_RS1_2, 		SW: MEM_R_DATA]
11811:	[		AND: RAW_RS2_2, 		DIV: REG_RS2, 		AND: RD, 		ADDI: WAW_4]
14450:	[		ADDI: RS2, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
4711:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
14218:	[		LW: RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
4230:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SUB: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5654:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		MUL: RAW_RS1_1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
6445:	[		SW: REG_RS1, 		SLL: RS2, 		SLL: REG_RS2, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5736:	[		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LUI: RD, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		SW: MEM_ADDR, 		LUI: RAW_RS1_2, 		SW: MEM_R_DATA]
7311:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
746:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
6353:	[		XOR: REG_RD, 		SW: REG_RS1, 		SLTIU: RAW_RS2_1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
7218:	[		ADDI: RS2, 		SLTI: RAW_RS2_1, 		ADDI: IMM, 		ADDI: OPCODE]
13070:	[		SLT: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
5589:	[		SLTU: RAW_RS1_1, 		SW: REG_RS1, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1280:	[		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: IS_HALF_ALIGNED, 		DIV: REG_RS2, 		LB: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		LB: IS_ALIGNED, 		LB: MEM_ADDR, 		LB: REG_RS1, 		ADDI: IMM, 		SW: MEM_R_DATA]
13513:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		ADD: IMM, 		SW: MEM_R_DATA]
410:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13566:	[		SW: REG_RS1, 		OR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1038:	[		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
15106:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADD: RAW_RS1_2, 		LBU: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
8283:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		AND: RAW_RS1_3, 		SW: MEM_R_DATA]
14214:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		LW: WAW_1, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
8316:	[		MULHSU: RD, 		SW: REG_RS1, 		MULHSU: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8979:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
10273:	[		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2410:	[		XOR: REG_RD, 		XOR: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		ANDI: REG_RS1, 		DIVU: REG_RS2]
3253:	[		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		SLTI: WAW_1, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SRLI: REG_RS1, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1061:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5883:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
9538:	[		SLT: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1653:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
2133:	[		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5516:	[		SW: REG_RS1, 		SRLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8230:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1, 		ADDI: REG_RS1]
8243:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: WAW_4, 		ADD: RAW_RS2_1, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		ADD: RD, 		ADD: IMM]
10408:	[		SUB: REG_RD, 		SUB: REG_RS1, 		SUB: RS1]
2971:	[		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3829:	[		XOR: RAW_RS2_1, 		SW: REG_RS1, 		XOR: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3386:	[		XOR: REG_RD, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9641:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13383:	[		ADDI: RD, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2]
14891:	[		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		OR: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2129:	[		MULH: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
7445:	[		ADDI: WAW_3, 		SW: REG_RS1, 		MULHU: RAW_RS1_3, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3694:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SLTI: WAW_1, 		ADDI: RD, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		SW: MEM_W_DATA, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
12509:	[		ORI: REG_RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		SLTI: REG_RD, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SW: MEM_ADDR, 		SLTI: IMM, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
14988:	[		OR: REG_RS2, 		REMU: REG_RD, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15220:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
3398:	[		SRL: RAW_RS2_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS2_4, 		ADD: IMM]
13389:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12073:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		SLTI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SLTI: REG_RS1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
4376:	[		SW: REG_RS1, 		DIV: RAW_RS2_2, 		DIV: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
8285:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
6885:	[		SLL: REG_RS1, 		SH: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
4764:	[		MUL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7366:	[		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
15866:	[		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_R_DATA]
1522:	[		ORI: WAW_1, 		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ORI: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7933:	[		REMU: REG_RD, 		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
6918:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
1318:	[		REMU: REG_RD, 		ADDI: RAW_RS2_4, 		REMU: RS2, 		REMU: REG_RS2]
11062:	[		MULHSU: RD, 		MULHSU: RS1, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		MULHSU: RS2, 		MULHSU: NEW_PC, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		MULHSU: OPCODE, 		ADDI: WAW_4, 		MULHSU: IMM, 		ADDI: RAW_RS1_2]
5733:	[		SUB: REG_RD, 		REMU: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		REMU: RS1, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
680:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SRAI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7683:	[		ADDI: RD, 		ADDI: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
13827:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: WAW_1, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1602:	[		SB: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SLT: RAW_RS2_1, 		SB: MEM_W_DATA, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13180:	[		MULHU: REG_RS1, 		ADDI: IMM, 		ADDI: REG_RD]
15692:	[		SUB: RAW_RS2_3, 		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SUB: RAW_RS2_4, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
194:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
1317:	[		REMU: REG_RD, 		SW: REG_RS1, 		BGEU: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
2084:	[		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRL: RS1, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3704:	[		ADD: RAW_RS1_4, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SLTIU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
4849:	[		ADD: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		REMU: RAW_RS1_1, 		ADD: IMM, 		ADDI: RAW_RS1_2]
9694:	[		SRL: REG_RD, 		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
12453:	[		ADD: REG_RS1, 		LW: RD, 		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		LW: RAW_RS1_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3991:	[		SW: RS2, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		ADDI: RAW_RS2_3, 		SW: MEM_W_DATA]
947:	[		BLTU: BRANCH_TAKEN, 		BLTU: RS2, 		BLTU: REG_RS2]
7828:	[		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: RAW_RS1_4, 		SRA: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14373:	[		SUB: WAW_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
1666:	[		AND: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3781:	[		SW: REG_RS1, 		ADD: RAW_RS1_2, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8693:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12656:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		XOR: RAW_RS2_4, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
7750:	[		ADD: REG_RS1, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
142:	[		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: IMM, 		SW: MEM_R_DATA]
987:	[		LW: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15846:	[		DIVU: RD, 		DIVU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13176:	[		MULHU: REG_RD, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD, 		MULHU: REG_RS2]
435:	[		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
15031:	[		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		MULHU: REG_RS2, 		MULHU: IMM, 		MULHU: RD, 		ADDI: RAW_RS1_1, 		MULHU: RS2, 		BNE: IMM, 		MULHU: OPCODE, 		ADDI: WAW_1, 		BNE: NEW_PC, 		MULHU: NEW_PC, 		ADDI: RAW_RS1_2]
7678:	[		XORI: REG_RD, 		XORI: IMM, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
14752:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ORI: WAW_3, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5545:	[		ADD: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11034:	[		ADDI: WAW_3, 		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		AUIPC: RAW_RS1_1, 		SW: MEM_R_DATA]
6427:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADD: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9711:	[		AUIPC: RAW_RS1_4, 		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9492:	[		SRLI: RD, 		DIV: REG_RS2, 		SRLI: RAW_RS2_2]
10234:	[		LH: REG_RS1, 		SW: REG_RS1, 		LH: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
10003:	[		SW: REG_RS1, 		XOR: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
1020:	[		SH: REG_RS1, 		SH: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: REG_RD, 		SH: MEM_ADDR]
1065:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_2, 		SW: MEM_R_DATA]
938:	[		SW: REG_RS1, 		BGE: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14732:	[		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		SW: IS_ALIGNED, 		REM: REG_RD, 		SLTIU: RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
683:	[		SRAI: RD, 		DIV: REG_RS2]
149:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
10541:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		DIV: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3237:	[		SW: REG_RS1, 		SW: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
8574:	[		LH: REG_RS1, 		LH: IS_ALIGNED, 		SW: REG_RS1, 		LH: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		ORI: REG_RD, 		ADDI: IMM, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
12612:	[		SUB: RAW_RS2_3, 		DIV: REG_RS2, 		SUB: RD]
3888:	[		ADDI: WAW_3, 		BEQ: REG_RS2, 		SW: REG_RS1, 		MUL: WAW_1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
7269:	[		SLLI: RAW_RS2_4, 		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
286:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RS1, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
1187:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6814:	[		SLLI: REG_RD, 		SW: REG_RS1, 		ORI: RD, 		ORI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
10302:	[		ADDI: RD, 		SH: REG_RS1, 		SH: REG_RS2, 		SH: IS_HALF_ALIGNED, 		ADDI: RAW_RS1_1, 		SH: MEM_ADDR, 		ADDI: RAW_RS2_1, 		SH: MEM_W_DATA]
13211:	[		REM: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		REM: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REM: WAW_3, 		SW: MEM_R_DATA]
1633:	[		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
13458:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		SW: MEM_ADDR, 		ADDI: RD, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1260:	[		MULHSU: RD, 		SW: REG_RS1, 		MULHSU: RAW_RS2_2, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14868:	[		SRL: REG_RD, 		SW: REG_RS1, 		SRL: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
13925:	[		ADD: REG_RS1, 		ADD: RS1, 		ADD: REG_RD]
1108:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
12955:	[		SLTI: WAW_1, 		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
6821:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ANDI: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
1164:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SLT: RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
11197:	[		ADDI: RS2, 		SLTIU: RAW_RS2_1, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE]
3704:	[		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLTIU: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
13992:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6065:	[		SLT: REG_RS2, 		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15347:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: RS1, 		AND: REG_RS1, 		SW: MEM_R_DATA]
7353:	[		SW: REG_RS1, 		SLTU: RD, 		SLTU: RAW_RS1_4, 		SLTI: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10545:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
320:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3913:	[		MULHSU: RD, 		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		MULHSU: RAW_RS2_1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
9573:	[		SW: REG_RS1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: RAW_RS1_2, 		SW: MEM_R_DATA]
6482:	[		DIV: REG_RS2, 		XOR: RD]
13119:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA, 		SRA: RAW_RS1_4]
5922:	[		XORI: WAW_1, 		SW: REG_RS1, 		SRA: REG_RD, 		XORI: RD, 		SRA: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: RAW_RS1_1, 		ADDI: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
5990:	[		SW: REG_RS1, 		SUB: RAW_RS1_3, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SUB: RAW_RS1_4, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
7882:	[		MULHSU: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3132:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		BLT: RAW_RS2_1, 		BLT: RAW_RS2_2, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: WAW_4, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
8232:	[		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		SLTU: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
8754:	[		MULH: REG_RD, 		MULH: RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULH: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10010:	[		SW: REG_RS1, 		XOR: WAW_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
1018:	[		SH: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
15678:	[		SRAI: REG_RS1, 		SRAI: REG_RD, 		SRAI: RS1]
3237:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
274:	[		SW: REG_RS1, 		SLL: RAW_RS1_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLL: RD]
9514:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		ADD: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8141:	[		DIV: REG_RS2, 		ANDI: RD, 		ANDI: RAW_RS1_1]
5075:	[		ADDI: WAW_3, 		SRLI: RAW_RS1_1, 		SW: REG_RS1, 		SRLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11800:	[		ADD: REG_RS2, 		OR: RAW_RS2_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15700:	[		SUB: REG_RD, 		MULH: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		SUB: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
2269:	[		BLTU: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8890:	[		SW: REG_RS1, 		BGEU: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10268:	[		LHU: RAW_RS1_2, 		LHU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2753:	[		LBU: IMM, 		LBU: MEM_R_DATA, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LBU: MEM_ADDR, 		LBU: IS_ALIGNED, 		SW: IS_ALIGNED, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15166:	[		ADDI: RS2, 		SLTIU: RAW_RS2_1, 		ADDI: IMM, 		ADDI: OPCODE]
10036:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		OR: RAW_RS1_1, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3703:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5863:	[		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1432:	[		LBU: RAW_RS2_4, 		LBU: RD, 		DIV: REG_RS2]
14664:	[		LBU: MEM_R_DATA, 		SW: REG_RS1, 		LBU: MEM_ADDR, 		LBU: IS_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		ADDI: REG_RD, 		LBU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8658:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RAW_RS1_2, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11637:	[		SLTIU: IMM, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3022:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
14538:	[		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
5174:	[		SW: REG_RS1, 		SRA: RAW_RS1_2, 		SW: IS_ALIGNED, 		SRA: WAW_1, 		SW: MEM_ADDR, 		SRA: RD, 		SW: MEM_R_DATA]
13919:	[		SLT: REG_RS1, 		ADD: REG_RS1, 		SW: REG_RS1, 		BEQ: REG_RS2, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4061:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		LH: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15766:	[		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		SRA: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10680:	[		LH: RS1, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2]
2987:	[		DIV: REG_RS2, 		OR: RD]
1957:	[		SW: REG_RS1, 		ORI: RD, 		ORI: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6934:	[		SW: REG_RS1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
6144:	[		DIVU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		DIVU: RAW_RS2_1, 		SRL: REG_RS2, 		SRL: REG_RD, 		DIVU: RAW_RS2_4, 		DIVU: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13189:	[		AND: REG_RS2, 		DIV: RAW_RS2_4, 		SW: REG_RS1, 		OR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
13406:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		SLTIU: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
14082:	[		DIVU: RAW_RS1_2, 		DIVU: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10477:	[		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		SW: IS_ALIGNED, 		OR: RAW_RS1_2, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11721:	[		SUB: REG_RD, 		XOR: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
680:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SRAI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6350:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SLTIU: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
4228:	[		SUB: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5889:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
5044:	[		SW: REG_RS1, 		BEQ: REG_RS2, 		ORI: RD, 		ORI: RAW_RS2_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
762:	[		SRA: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15116:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		LHU: WAW_1, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
141:	[		SH: REG_RS1, 		SH: IS_HALF_ALIGNED, 		SH: RS1, 		SH: MEM_ADDR]
152:	[		AND: REG_RS2, 		ADDI: RD, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6874:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
1963:	[		ORI: RAW_RS2_3, 		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
14872:	[		SRL: RD, 		BGE: BRANCH_TAKEN, 		BGE: REG_RS1, 		SRL: RAW_RS1_1]
796:	[		MUL: RAW_RS2_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: IMM]
6074:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		OR: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12745:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		MULHU: RS1, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12186:	[		SLT: RAW_RS1_1, 		BGEU: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4025:	[		BGE: BRANCH_TAKEN, 		BGE: REG_RS1, 		ADDI: IMM, 		ADDI: REG_RD]
13185:	[		MULHU: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULHU: RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHU: RAW_RS2_2, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
11322:	[		MUL: REG_RD, 		SW: REG_RS1, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLTU: RAW_RS1_2, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
2160:	[		MULHU: RAW_RS1_1, 		ADD: REG_RS1, 		MULHU: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12898:	[		SW: REG_RS1, 		LBU: RD, 		LBU: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4132:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SUB: REG_RD, 		SRL: REG_RD, 		SLTI: RD, 		SLTI: RAW_RS1_3, 		SUB: REG_RS1, 		SLTI: RAW_RS2_2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13426:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ORI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
601:	[		ADDI: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
1838:	[		SW: RS2, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS2_1, 		SW: MEM_W_DATA]
1496:	[		SLTIU: RAW_RS1_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1715:	[		MULHU: RS2, 		SW: REG_RS1, 		MULHU: REG_RD, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1028:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15522:	[		SLTIU: REG_RS1, 		LH: IS_ALIGNED, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		LH: REG_RD, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		SW: REG_RS2, 		LW: MEM_ADDR, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		LH: IMM, 		SH: REG_RS2, 		SW: IS_HALF_ALIGNED, 		LW: MEM_R_DATA, 		SW: MEM_W_DATA, 		LH: MEM_R_DATA, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
198:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5187:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4691:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
12004:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LW: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
14697:	[		SW: REG_RS1, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
7656:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
8850:	[		SW: REG_RS1, 		BEQ: REG_RS2, 		SRA: REG_RD, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13998:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SRA: WAW_1, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10462:	[		SRL: RAW_RS2_2, 		BGEU: BRANCH_TAKEN, 		BGEU: REG_RS2, 		SRL: RD]
2600:	[		MULHU: RAW_RS1_1, 		ADD: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
6477:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15778:	[		AND: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7653:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2164:	[		SW: REG_RS1, 		DIV: RAW_RS1_2, 		DIV: RAW_RS1_1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
5723:	[		ADDI: IMM, 		ADDI: REG_RD, 		REMU: REG_RS2]
13549:	[		SW: REG_RS1, 		SRL: WAW_1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
540:	[		LW: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13423:	[		SRL: REG_RD, 		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		ORI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14654:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		SW: REG_RS2, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SUB: REG_RD, 		SUB: REG_RS2, 		ADDI: IMM, 		LW: MEM_R_DATA, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
961:	[		SW: REG_RS1, 		LB: RAW_RS1_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
1249:	[		MULH: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULH: RAW_RS1_1, 		SW: MEM_R_DATA]
11381:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		MUL: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11798:	[		SLT: REG_RS1, 		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
7419:	[		SW: REG_RS1, 		MUL: RD, 		MUL: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
630:	[		SW: REG_RS1, 		XORI: RAW_RS1_4, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1655:	[		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1081:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		BEQ: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3178:	[		AND: REG_RS2, 		LH: REG_RS1, 		LH: IS_ALIGNED, 		SW: REG_RS1, 		LH: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		AND: REG_RD, 		SLLI: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SLLI: REG_RS1, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
14305:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
3248:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTI: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLTI: IMM, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
6420:	[		ADD: REG_RS1, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10529:	[		MULHSU: RS1, 		SW: REG_RS1, 		MULHSU: REG_RD, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		SRA: REG_RS1, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13181:	[		MULHU: RS2, 		MULHU: REG_RD, 		DIV: REG_RS2, 		MULHU: REG_RS2]
1285:	[		DIV: RS2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2]
5040:	[		XORI: WAW_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2149:	[		MULHSU: RD, 		SW: REG_RS1, 		MULHSU: RAW_RS2_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
1923:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
435:	[		REMU: REG_RD, 		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2]
7360:	[		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		XOR: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9450:	[		SW: REG_RS1, 		XORI: RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		XORI: RAW_RS2_3, 		SW: MEM_R_DATA]
7011:	[		MULHU: RAW_RS1_1, 		SLTIU: REG_RS1, 		MULHU: RAW_RS1_2, 		SLTIU: REG_RD, 		BEQ: REG_RS1, 		BEQ: BRANCH_TAKEN, 		MULHU: RD]
8243:	[		ADDI: RS2, 		MULHSU: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		MULHSU: REG_RS1, 		XOR: WAW_1, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1923:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14759:	[		ADDI: WAW_3, 		ADD: RS2, 		ADD: OPCODE, 		ANDI: WAW_1, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADD: RD, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADD: IMM]
14312:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RS1, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
15321:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
9901:	[		ORI: RAW_RS2_2, 		SW: REG_RS1, 		ORI: RD, 		SLL: REG_RS2, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
9974:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADD: RAW_RS1_2, 		ADDI: WAW_2, 		SLL: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5373:	[		LB: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		LB: IS_ALIGNED, 		SW: MEM_R_DATA]
2641:	[		REMU: RS2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
7041:	[		ADDI: WAW_3, 		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
12037:	[		SB: IS_ALIGNED, 		SB: MEM_R_DATA, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SB: IS_HALF_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15343:	[		ORI: REG_RD, 		ADD: RAW_RS1_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_2, 		DIV: REG_RS2, 		AND: WAW_1, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SLLI: REG_RS1, 		ADD: IMM, 		ORI: REG_RS1]
192:	[		ORI: RAW_RS2_2, 		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
2190:	[		ADDI: RS2, 		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
125:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		LHU: RS1, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
1335:	[		LB: REG_RS1, 		LB: MEM_R_DATA, 		MULH: REG_RD, 		SW: REG_RS1, 		AUIPC: RD, 		LB: REG_RD, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
850:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
9509:	[		ADD: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
767:	[		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: RS2, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
15839:	[		DIV: WAW_1, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1524:	[		ANDI: IMM, 		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
4842:	[		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE, 		REMU: RAW_RS2_1]
3405:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		SRL: RAW_RS1_1, 		ADDI: RAW_RS1_2]
5650:	[		MUL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
8575:	[		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ORI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADD: RAW_RS2_2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
4709:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4056:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LH: REG_RD, 		SW: IS_ALIGNED, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		LH: MEM_R_DATA, 		LH: IMM, 		SW: MEM_R_DATA]
2711:	[		BLTU: BRANCH_TAKEN, 		ADDI: RAW_RS2_1, 		BLTU: RS2, 		BLTU: REG_RS2]
14450:	[		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6891:	[		SLL: RS1]
1163:	[		SLT: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14347:	[		SRAI: RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		SRAI: RAW_RS2_4, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13101:	[		SW: REG_RS1, 		SRL: WAW_1, 		SW: IS_HALF_ALIGNED, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: RAW_RS1_2, 		SW: MEM_R_DATA]
871:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		REM: RS1, 		SW: MEM_R_DATA]
11021:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLL: REG_RS2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SLL: REG_RD, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		REMU: WAW_1, 		ADD: OPCODE, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
8765:	[		MULHSU: RS1, 		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14301:	[		SRL: REG_RD, 		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
877:	[		ADDI: RAW_RS2_4, 		REMU: RS2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
11324:	[		SH: REG_RS1, 		XOR: REG_RD, 		SH: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD, 		SH: MEM_ADDR]
9580:	[		SW: REG_RS1, 		SRL: RD, 		SW: IS_ALIGNED, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SRL: RAW_RS1_2, 		SW: MEM_R_DATA]
5034:	[		SW: REG_RS1, 		XORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: RAW_RS1_1, 		SW: MEM_R_DATA]
12086:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
14953:	[		ADDI: WAW_3, 		SW: REG_RS1, 		DIV: RAW_RS1_3, 		SW: IS_HALF_ALIGNED, 		DIV: RAW_RS1_4, 		DIV: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
1943:	[		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2190:	[		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
6446:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SLL: WAW_1, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
13923:	[		ADDI: RS1, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
8250:	[		SRL: RAW_RS2_1, 		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6180:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MULHU: REG_RD, 		LUI: RD, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
13533:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		DIV: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6327:	[		ADDI: RD, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2]
11291:	[		SW: REG_RS1, 		SLL: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
7093:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: RD, 		ADDI: RS1, 		BNE: WAW_2, 		BNE: IMM, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		BNE: WAW_1, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: WAW_4, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
3340:	[		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADD: RD, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
696:	[		SUB: REG_RD, 		SRL: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
1845:	[		LB: REG_RS1, 		LB: MEM_R_DATA, 		SW: REG_RS1, 		LB: IS_HALF_ALIGNED, 		LB: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		SW: MEM_R_DATA]
12100:	[		ORI: WAW_1, 		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
7316:	[		SUB: REG_RD, 		XOR: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		XOR: REG_RS1, 		SW: IS_ALIGNED, 		SUB: RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7434:	[		MULHSU: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6452:	[		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		SLT: RAW_RS2_1, 		ADDI: OPCODE]
8989:	[		SLTI: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTI: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3932:	[		DIV: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
14218:	[		LW: RS1]
13185:	[		LB: REG_RS1, 		LB: MEM_R_DATA, 		MULHU: RAW_RS1_2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LB: REG_RD, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
15604:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		BLT: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3644:	[		LBU: MEM_ADDR, 		LBU: RS1, 		LBU: REG_RS1, 		LBU: IS_HALF_ALIGNED]
3684:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
7693:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ORI: WAW_1, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7215:	[		ADDI: RD, 		SW: REG_RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6339:	[		SLT: REG_RS1, 		SRA: REG_RS2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLLI: REG_RD, 		SLTI: REG_RD, 		ADDI: IMM, 		SLTI: REG_RS1, 		SLLI: REG_RS1, 		SLT: REG_RD, 		SW: MEM_R_DATA]
13229:	[		SW: REG_RS1, 		REMU: WAW_2, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14268:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
4224:	[		SUB: REG_RD, 		ADD: REG_RS2, 		SW: REG_RS1, 		SUB: REG_RS2, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6071:	[		ADDI: WAW_3, 		ADDI: RS2, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
14115:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LUI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8232:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SLTU: WAW_1, 		ADD: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1085:	[		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ANDI: RAW_RS1_2, 		SW: MEM_R_DATA]
8937:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		LHU: IMM, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		LHU: IS_ALIGNED, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
11025:	[		REMU: REG_RD, 		SW: REG_RS1, 		SLL: REG_RS2, 		REMU: RS1, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4244:	[		SW: REG_RS1, 		SLL: RAW_RS1_3, 		SLL: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA, 		SLL: RD]
15669:	[		ADD: RS2, 		ADD: OPCODE, 		SRAI: RAW_RS2_1, 		ADD: IMM]
12706:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
1285:	[		DIV: RS2, 		ADDI: RAW_RS2_4, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_1]
13175:	[		MULHSU: RS1, 		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
158:	[		ADDI: RD, 		SLTIU: REG_RS1, 		SRL: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SRL: REG_RS2, 		SW: MEM_R_DATA]
1576:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2827:	[		XORI: REG_RD, 		XORI: IMM]
3055:	[		SRL: REG_RD, 		SW: REG_RS1, 		BGEU: REG_RS2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
11881:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
877:	[		REMU: REG_RD, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
4447:	[		ADDI: RD, 		ADDI: NEW_PC, 		ADDI: RS1, 		BNE: IMM, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: REG_RD, 		ADDI: IS_BRANCH, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: REG_RS1]
6244:	[		SW: REG_RS1, 		BGEU: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8713:	[		SLL: REG_RS1, 		OR: RAW_RS2_2, 		OR: WAW_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		OR: RD, 		OR: RAW_RS1_2, 		SW: REG_RS2, 		SLL: REG_RD, 		SW: MEM_ADDR, 		OR: RAW_RS1_1, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
14891:	[		ADDI: WAW_3, 		ADD: RS2, 		OR: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: RAW_RS2_2, 		ADD: RAW_RS2_2, 		ADD: RD, 		ADDI: RAW_RS2_3, 		ADD: IMM]
2600:	[		MULHU: RAW_RS1_1, 		ADDI: RS1, 		ADDI: RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2, 		ADDI: REG_RS1]
8579:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ORI: RS1, 		SW: MEM_W_DATA, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
6660:	[		ADDI: WAW_3, 		BLT: NEW_PC, 		SRA: REG_RS2, 		LW: RS1, 		ADDI: WAW_2, 		SRA: RS1, 		LW: IMM, 		LW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SRA: IMM, 		ADDI: WAW_1, 		ADDI: RAW_RS1_2, 		LW: RD, 		SRA: REG_RD, 		SRA: OPCODE, 		SRA: REG_RS1, 		LW: REG_RS1, 		LW: REG_RD, 		ADDI: RAW_RS1_1, 		SRA: RD, 		LW: NEW_PC, 		SRA: RS2, 		LW: OPCODE, 		LW: MEM_R_DATA, 		SRA: NEW_PC, 		BLT: IMM]
9456:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		ORI: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SLT: REG_RD, 		SW: MEM_R_DATA]
12457:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		LBU: RD, 		LBU: RAW_RS1_3, 		SW: IS_ALIGNED, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6337:	[		SLT: REG_RS1, 		SLTI: WAW_1, 		SRA: REG_RS2, 		SLTI: RAW_RS1_2, 		SLTI: RD, 		SLLI: REG_RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLLI: REG_RS1, 		SLT: REG_RD, 		SW: MEM_R_DATA]
7500:	[		LUI: RAW_RS1_4, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		LUI: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		LUI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1077:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
15613:	[		ADD: RS2, 		ADD: OPCODE, 		SLTIU: RAW_RS1_1, 		ADDI: RAW_RS1_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADD: IMM, 		ADDI: RAW_RS1_2]
3629:	[		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
6442:	[		SLL: WAW_3, 		SLL: WAW_4, 		DIV: REG_RS2, 		ADDI: WAW_4, 		SLL: RD]
700:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6170:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		REMU: WAW_1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
6565:	[		MULHU: REG_RS1, 		XORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
5982:	[		ADD: REG_RS2, 		ADD: RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7408:	[		SW: REG_RS1, 		AND: RAW_RS1_2, 		AND: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7487:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
782:	[		MUL: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		OR: RD, 		SW: REG_RS2, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
6541:	[		MULH: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MULH: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14293:	[		XORI: REG_RD, 		XORI: IMM, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1067:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
3044:	[		SW: REG_RS1, 		DIV: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3398:	[		SRL: RAW_RS2_1, 		ADDI: RS2, 		ADDI: RAW_RS2_4, 		ADDI: IMM, 		ADDI: OPCODE]
12605:	[		SW: REG_RS1, 		SUB: RAW_RS1_1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2062:	[		SLTU: RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLTU: REG_RS1]
9077:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8237:	[		XOR: REG_RD, 		SW: REG_RS1, 		MULHSU: REG_RD, 		XOR: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10393:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		ADDI: REG_RS1, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: WAW_1, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7068:	[		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		AUIPC: RAW_RS1_1, 		SW: MEM_R_DATA]
14376:	[		SUB: RAW_RS1_2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
447:	[		SW: REG_RS1, 		LUI: RD, 		SW: IS_ALIGNED, 		LUI: RAW_RS1_3, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15106:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		LBU: WAW_1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
838:	[		MULHU: REG_RS1, 		MULHU: RS1]
15258:	[		LH: REG_RS1, 		LH: IS_ALIGNED, 		SUB: RAW_RS2_3, 		SW: REG_RS1, 		LH: REG_RD, 		SW: IS_ALIGNED, 		SUB: RD, 		LH: MEM_ADDR, 		SW: MEM_ADDR, 		SUB: RAW_RS1_4, 		SUB: REG_RD, 		SUB: REG_RS2, 		REM: REG_RD, 		REM: REG_RS1, 		LH: MEM_R_DATA, 		SW: MEM_R_DATA]
661:	[		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7756:	[		SUB: REG_RD, 		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: REG_RS1, 		OR: REG_RD, 		SLTI: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13827:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_1, 		ADD: RAW_RS1_2, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
14934:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		MULHSU: RS2, 		SW: MEM_R_DATA]
6889:	[		ADD: RS2, 		ADD: OPCODE, 		SLL: RAW_RS1_1, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		ADDI: RAW_RS2_2, 		ADD: IMM, 		ADDI: RAW_RS1_2]
13275:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		BLT: RAW_RS2_2, 		ADDI: REG_RD, 		BLT: RAW_RS2_4, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		BLT: RAW_RS2_3, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
15116:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADD: RD, 		ADD: IMM, 		LHU: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
3061:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10903:	[		OR: REG_RS2, 		XOR: REG_RD, 		SW: REG_RS1, 		SRL: WAW_2, 		SW: IS_HALF_ALIGNED, 		SRL: RD, 		XOR: REG_RS2, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14209:	[		LW: IMM, 		LW: MEM_R_DATA, 		LW: MEM_ADDR, 		LW: REG_RD]
9350:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		LH: RD, 		LH: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10180:	[		ADDI: RD, 		ADDI: NEW_PC, 		ADDI: RS1, 		ADDI: RS2, 		BNE: IMM, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: IS_BRANCH, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: REG_RS1]
11642:	[		ADDI: WAW_3, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SLTIU: WAW_1, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7908:	[		DIVU: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2001:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9454:	[		SRA: REG_RS2, 		SW: REG_RS1, 		ORI: RD, 		ORI: RAW_RS2_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8805:	[		ADDI: WAW_3, 		ADDI: RS2, 		REM: WAW_1, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5580:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8866:	[		ADDI: IMM, 		BLT: REG_RS2, 		ADDI: REG_RD]
877:	[		REMU: REG_RD, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2]
14984:	[		SLTIU: REG_RS1, 		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_R_DATA]
331:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
304:	[		ADDI: WAW_3, 		ADDI: RS2, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		LW: REG_RS1, 		ADDI: RAW_RS2_2, 		LW: MEM_ADDR, 		XOR: WAW_1, 		SW: MEM_ADDR, 		LW: REG_RD, 		ADDI: RAW_RS2_1, 		ADDI: RD, 		ADDI: IMM, 		LW: MEM_R_DATA, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
7496:	[		SB: MEM_R_DATA, 		SB: REG_RS1, 		SB: MEM_ADDR, 		REMU: RD, 		DIV: REG_RS2, 		REMU: RAW_RS1_1, 		REMU: RAW_RS2_3]
9944:	[		SRAI: RD, 		SRAI: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6974:	[		MUL: REG_RD, 		SW: REG_RS1, 		MUL: RS2, 		SW: IS_ALIGNED, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7317:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
4376:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
768:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
7594:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LW: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		SW: REG_RS2, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
738:	[		SLTU: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLTU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12592:	[		ADD: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MULHU: REG_RD, 		ADD: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MULHU: REG_RS2, 		MULHSU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10480:	[		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		OR: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4150:	[		XORI: REG_RD, 		XORI: IMM, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
1035:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
3888:	[		ADDI: WAW_3, 		ADDI: RS2, 		BEQ: REG_RS2, 		SW: REG_RS1, 		MUL: WAW_1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
10576:	[		REMU: REG_RD, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		REMU: RAW_RS1_2, 		SW: MEM_R_DATA]
12427:	[		SW: REG_RS1, 		LB: RAW_RS1_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
1675:	[		SW: REG_RS1, 		AND: RAW_RS1_4, 		AND: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5036:	[		XORI: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
14935:	[		ADD: RAW_RS1_4, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		MULHSU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
342:	[		AND: REG_RS2, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5666:	[		MULH: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5047:	[		ORI: WAW_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
15280:	[		BLTU: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RAW_RS1_2, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10993:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
8305:	[		MULH: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULH: RAW_RS2_1, 		SW: MEM_ADDR, 		MULH: RAW_RS1_1, 		SW: MEM_R_DATA]
11752:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SLT: RAW_RS1_2, 		SLT: RAW_RS2_1, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13544:	[		SRL: REG_RD, 		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
4603:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4713:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7421:	[		MULH: REG_RD, 		MUL: REG_RD, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: REG_RD, 		MUL: REG_RS2, 		MUL: REG_RS1, 		MULH: REG_RS2]
12354:	[		SW: REG_RS1, 		LUI: RAW_RS2_4, 		MULHU: REG_RD, 		LUI: RD, 		SW: IS_ALIGNED, 		MULHU: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4155:	[		ADDI: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		AND: REG_RD, 		AND: REG_RS1, 		ADDI: RD, 		ADD: RAW_RS1_2, 		ADDI: IMM, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
2461:	[		SUB: RAW_RS2_1, 		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		ADD: IMM]
6980:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULH: REG_RS2, 		SW: MEM_R_DATA]
6901:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4084:	[		XOR: REG_RD, 		XOR: REG_RS1, 		LBU: RD, 		DIV: REG_RS2, 		LBU: RAW_RS1_3]
13935:	[		SUB: RAW_RS2_3, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
3573:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
7408:	[		AND: WAW_4, 		DIV: REG_RS2, 		AND: RD]
614:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTIU: RAW_RS1_2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2993:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		AND: REG_RD, 		SW: MEM_ADDR, 		AND: REG_RS1, 		SW: MEM_R_DATA]
14779:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
15183:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XORI: RD, 		XORI: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6883:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		SLL: RD]
1128:	[		SW: REG_RS1, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3297:	[		SW: REG_RS1, 		ANDI: RS1, 		SW: IS_ALIGNED, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
1661:	[		ADDI: RS2, 		OR: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
13430:	[		ORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ORI: RS1, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
15712:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SLT: REG_RD, 		SW: MEM_R_DATA]
1026:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		ADDI: WAW_2, 		ADDI: MEM_ADDR, 		SW: REG_RS2, 		ADDI: REG_RD, 		ADDI: RAW_RS1_3, 		ADDI: REG_RS1, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		SW: RAW_RS2_2, 		SW: RAW_RS2_4, 		SW: MEM_W_DATA, 		ADDI: RAW_RS1_2, 		SW: RAW_RS2_3, 		ADDI: IS_ALIGNED, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS1_1, 		ADDI: MEM_W_DATA, 		ADDI: MEM_R_DATA, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: OPCODE]
14298:	[		ADDI: WAW_3, 		ADDI: RS2, 		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15229:	[		SRAI: RD, 		SW: REG_RS1, 		BGEU: REG_RS2, 		SW: IS_ALIGNED, 		SRAI: RAW_RS2_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9871:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8035:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LW: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
80:	[		LB: REG_RS1, 		LB: MEM_R_DATA, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LB: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		SW: MEM_R_DATA]
5027:	[		ADDI: WAW_3, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SLTIU: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
15743:	[		SW: REG_RS1, 		XOR: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
4742:	[		ORI: REG_RD, 		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
7460:	[		DIV: WAW_1, 		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
773:	[		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7478:	[		REM: RD, 		REM: RAW_RS1_2, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13920:	[		ADD: REG_RS2, 		ADD: RS2, 		SW: REG_RS1, 		BEQ: REG_RS2, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
435:	[		REMU: RS2, 		REMU: REG_RS2]
6949:	[		OR: RD]
4777:	[		MULH: RD, 		DIV: REG_RS2, 		MULH: RAW_RS2_1]
1038:	[		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3253:	[		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RAW_RS1_4, 		SLTI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
10885:	[		XOR: RAW_RS2_3, 		DIV: REG_RS2, 		XOR: RD]
4384:	[		ADD: RAW_RS1_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		DIVU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
9823:	[		SUB: REG_RD, 		LHU: MEM_ADDR, 		SW: REG_RS1, 		SUB: REG_RS1, 		LHU: REG_RS1, 		LHU: MEM_R_DATA, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
3917:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5654:	[		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS1_4, 		ADDI: RAW_RS2_4, 		ADD: RS1, 		MUL: RAW_RS1_1, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADD: IMM, 		ADDI: RAW_RS1_2]
2470:	[		SUB: RS1]
2929:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
974:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		LH: WAW_1, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
13916:	[		ADD: REG_RS2, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS2_1, 		ADD: IMM]
10999:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		SW: MEM_W_DATA, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5031:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SLTIU: RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11992:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA, 		LB: RAW_RS2_4, 		LB: WAW_2]
3629:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
4301:	[		MUL: REG_RD, 		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11082:	[		BGE: REG_RS2, 		BGE: BRANCH_TAKEN, 		BGE: RS2]
2929:	[		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SLT: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1360:	[		SLTIU: REG_RS1, 		SLTIU: OPCODE, 		ADDI: WAW_3, 		MULHSU: RS1, 		XOR: NEW_PC, 		ADDI: WAW_2, 		SLTIU: NEW_PC, 		XOR: RS2, 		SLTIU: RD, 		ADDI: RAW_RS1_3, 		MULHSU: NEW_PC, 		XOR: IMM, 		ADDI: WAW_1, 		XOR: OPCODE, 		MULHSU: OPCODE, 		MULHSU: IMM, 		MULHSU: REG_RS2, 		ADDI: RAW_RS1_2, 		MULHSU: RD, 		SLTIU: IMM, 		ADDI: RAW_RS1_4, 		BNE: RAW_RS2_3, 		SLTIU: RS1, 		ADDI: RAW_RS1_1, 		MULHSU: RS2, 		BNE: IMM, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: WAW_4, 		XOR: RS1, 		XOR: RD]
14814:	[		SUB: WAW_1, 		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
5964:	[		SRLI: RD, 		DIV: REG_RS2, 		SRLI: RAW_RS2_1]
11432:	[		SW: REG_RS1, 		DIV: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_R_DATA]
14302:	[		XORI: REG_RD, 		SW: REG_RS1, 		XORI: RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
872:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		REMU: REG_RS2, 		SW: MEM_R_DATA]
5578:	[		SLT: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RAW_RS2_1, 		SW: REG_RS2, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
313:	[		SRL: REG_RD, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11545:	[		SLTIU: REG_RS1, 		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
12645:	[		SW: REG_RS1, 		SLTU: RD, 		SLTU: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10943:	[		MUL: REG_RD, 		SW: REG_RS1, 		MUL: RS2, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
423:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REM: REG_RD, 		ADDI: REG_RD, 		REM: REG_RS1, 		DIVU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1681:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MUL: REG_RS1, 		SW: MEM_R_DATA]
7983:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BLT: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		BLT: RAW_RS2_1, 		BLT: RAW_RS2_2, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: RD, 		ADDI: RS1, 		ADDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		BLT: IMM, 		ADDI: RAW_RS1_2]
2461:	[		SUB: RAW_RS2_1, 		ADDI: RS2, 		ADDI: IMM, 		ADDI: REG_RS2, 		ADDI: OPCODE]
5761:	[		JALR: RS1]
8564:	[		XORI: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
2465:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_ALIGNED, 		SUB: RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
149:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4345:	[		SLTIU: REG_RS1, 		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
6615:	[		REMU: REG_RD, 		SW: REG_RS1, 		REMU: RS1, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		REMU: REG_RS1, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
29:	[		SW: REG_RS1, 		BEQ: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1861:	[		SW: REG_RS1, 		LW: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
2076:	[		SW: REG_RS1, 		SRL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRL: RAW_RS1_1, 		SW: MEM_R_DATA]
15527:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADDI: WAW_2, 		LH: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
3737:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ANDI: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9378:	[		LHU: MEM_ADDR, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LHU: IMM, 		LHU: MEM_R_DATA, 		SW: IS_ALIGNED, 		LHU: IS_ALIGNED, 		SW: MEM_ADDR, 		LHU: REG_RD, 		SW: MEM_R_DATA]
3061:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		DIVU: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
2796:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
6350:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		SLTIU: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
13165:	[		SW: REG_RS1, 		MULHSU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
8805:	[		ADDI: WAW_3, 		REM: WAW_1, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
11131:	[		LW: RS1, 		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
768:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: REG_RS2, 		SW: MEM_ADDR, 		ADDI: RD, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_W_DATA, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
11204:	[		SLT: REG_RS1, 		SLTIU: RAW_RS1_4, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLTIU: RAW_RS1_2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13516:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLT: RAW_RS2_3, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SLT: RD, 		SLT: RAW_RS1_3, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
713:	[		ADDI: RD, 		ADDI: RS2, 		ADDI: WAW_2, 		DIV: REG_RS2, 		SLL: WAW_1, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADD: RAW_RS2_4, 		ADDI: OPCODE]
4821:	[		DIVU: RAW_RS1_2, 		DIVU: RD, 		SW: REG_RS1, 		SLTI: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
700:	[		ORI: REG_RD, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
9084:	[		AND: REG_RS2, 		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10106:	[		DIV: WAW_1, 		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
5451:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		ANDI: REG_RS1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
44:	[		BLT: NEW_PC, 		BLT: IMM]
13421:	[		ORI: REG_RD, 		SW: REG_RS1, 		ORI: IMM, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1914:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
4659:	[		ADD: REG_RS2, 		ADD: RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4155:	[		XORI: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		AND: REG_RD, 		ADD: RD, 		AND: REG_RS1, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		SW: MEM_R_DATA]
5340:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		BLT: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2616:	[		DIVU: RD, 		DIVU: WAW_3, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1300:	[		DIVU: RD, 		SW: REG_RS1, 		DIVU: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6927:	[		SW: REG_RS1, 		SRL: RD, 		SRL: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9474:	[		SLLI: WAW_3, 		SW: REG_RS1, 		SLLI: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
596:	[		MULH: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		MULH: REG_RS2, 		ADDI: REG_RS1]
7670:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTIU: RAW_RS1_2, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1124:	[		SRAI: RD, 		ADDI: WAW_3, 		SRAI: WAW_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRAI: RAW_RS1_3, 		SW: MEM_R_DATA]
4663:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2927:	[		SLT: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
10442:	[		ORI: REG_RD, 		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ORI: REG_RS1, 		SW: MEM_R_DATA]
10817:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		DIVU: REG_RS2, 		SW: MEM_R_DATA]
11017:	[		SLT: REG_RS2, 		SW: REG_RS1, 		REMU: RAW_RS2_4, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		REMU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SLT: REG_RD, 		SW: MEM_R_DATA]
1026:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10433:	[		SLTU: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SLTU: RD, 		SLTU: RAW_RS2_1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
5869:	[		SH: REG_RS2, 		BLTU: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SH: MEM_W_DATA, 		SW: MEM_R_DATA]
8232:	[		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		SLTU: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
11503:	[		ADDI: NEW_PC, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: MEM_ADDR, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		ADDI: MEM_R_DATA, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
702:	[		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SUB: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		SW: MEM_R_DATA]
10898:	[		SRL: REG_RD, 		SW: REG_RS1, 		BGEU: REG_RS2, 		OR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
15031:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: IS_BRANCH, 		ADDI: RAW_RS1_3, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: RAW_RS2_2, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: REG_RS2, 		ADDI: BRANCH_TAKEN, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
10302:	[		ADDI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		SW: MEM_R_DATA]
13671:	[		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS1_4, 		REMU: RS1, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
5047:	[		ADDI: RD, 		ORI: WAW_1, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
4066:	[		LW: IS_HALF_ALIGNED, 		SW: REG_RS1, 		MULHU: REG_RD, 		LW: IMM, 		SW: IS_ALIGNED, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SH: MEM_ADDR, 		SH: REG_RS1, 		MULHU: REG_RS1, 		LW: MEM_R_DATA, 		SW: MEM_R_DATA]
3792:	[		SUB: WAW_4, 		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		SUB: WAW_3, 		SW: IS_ALIGNED, 		SUB: RAW_RS2_4, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13531:	[		DIV: REG_RS2, 		DIVU: REG_RS1, 		XOR: RD]
4204:	[		SRAI: RD, 		SRAI: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
13550:	[		SRL: REG_RD, 		OR: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		SW: IS_ALIGNED, 		SRL: RS1, 		SRL: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2894:	[		SH: REG_RS1, 		ADD: REG_RS1, 		SH: IS_HALF_ALIGNED, 		ADD: REG_RD, 		ADDI: IMM, 		ADDI: REG_RD, 		SH: MEM_ADDR]
919:	[		ADDI: NEW_PC, 		ADDI: WAW_3, 		ADDI: RS2, 		BNE: RAW_RS2_1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		ADDI: REG_RD, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_3, 		ADDI: RD, 		ADDI: RS1, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
7259:	[		SLL: REG_RS1, 		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
1063:	[		XORI: REG_RD, 		XORI: IMM, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14935:	[		ADD: RAW_RS1_4, 		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		MULHSU: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
5694:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		DIV: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8570:	[		ORI: REG_RD, 		SW: REG_RS1, 		ORI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
10892:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: RAW_RS1_1, 		XOR: RAW_RS1_3, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		XOR: RD, 		AND: REG_RS1, 		SW: MEM_R_DATA]
13315:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LB: RAW_RS1_3, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		LB: RD, 		SW: MEM_R_DATA]
12955:	[		ADDI: RD, 		SLTI: WAW_1, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
13821:	[		SW: REG_RS1, 		SW: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		SW: MEM_R_DATA]
10848:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SUB: RAW_RS1_1, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		ADDI: REG_RS1]
13513:	[		ADDI: RD, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SLT: WAW_1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
1106:	[		SW: REG_RS1, 		SRLI: RD, 		ADDI: WAW_1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
7041:	[		ADDI: WAW_3, 		ADDI: RS2, 		REM: WAW_1, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15429:	[		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
5655:	[		SW: REG_RS1, 		MUL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6821:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ANDI: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
14732:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		BLT: REG_RS1, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SLTIU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12018:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		LBU: MEM_ADDR, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LBU: REG_RS1, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LBU: IS_HALF_ALIGNED, 		SW: MEM_R_DATA]
10819:	[		SRAI: RAW_RS1_2, 		SRAI: RD, 		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
4747:	[		OR: REG_RS2, 		SW: REG_RS1, 		OR: REG_RD, 		OR: RS2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8757:	[		MULHSU: RD, 		DIV: REG_RS2, 		MULHSU: RAW_RS2_2]
5529:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SRAI: REG_RS1, 		SRAI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10431:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3483:	[		SW: REG_RS1, 		DIV: REG_RS2, 		ADDI: WAW_4, 		MULH: REG_RS1, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8649:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		MULHSU: REG_RS2, 		SW: MEM_R_DATA]
6565:	[		MULHU: REG_RS1, 		SW: REG_RS1, 		MULHU: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11414:	[		MULHU: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		MULHU: RAW_RS2_3, 		MULHSU: REG_RS1, 		MULHU: RD, 		SW: MEM_ADDR, 		MULHU: RAW_RS1_4, 		SW: IS_HALF_ALIGNED, 		MULHU: RAW_RS2_4, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
14305:	[		SW: REG_RS1, 		ORI: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		SW: MEM_ADDR, 		ORI: RAW_RS1_3, 		SW: MEM_R_DATA]
3020:	[		MULH: RAW_RS1_2, 		MULH: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1051:	[		SLTI: RD, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SLTI: WAW_4, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7401:	[		SW: REG_RS1, 		AND: RAW_RS1_2, 		AND: RD, 		SW: IS_ALIGNED, 		AND: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
10812:	[		ADDI: WAW_2, 		SH: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_4, 		ADDI: RAW_RS2_2, 		SRLI: WAW_1, 		ADD: RD, 		SH: MEM_ADDR, 		ADD: IMM, 		SH: REG_RS1, 		ADD: RS2, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_4]
13401:	[		SLTIU: IMM, 		ADD: REG_RS2, 		SW: REG_RS1, 		ADD: REG_RD, 		SLTIU: REG_RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
145:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
8033:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		LH: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
285:	[		SLT: RAW_RS1_1, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLT: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12008:	[		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		ADDI: REG_RD, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
13921:	[		ADDI: RS2, 		BEQ: REG_RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RD, 		ADDI: IMM, 		ADDI: WAW_4, 		ADD: WAW_1, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
3405:	[		ADDI: RS1, 		ADDI: RS2, 		ADDI: RAW_RS1_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: OPCODE, 		SRL: RAW_RS1_1, 		ADDI: RAW_RS1_2]
8356:	[		DIVU: RD, 		SRA: REG_RS2, 		DIVU: RAW_RS2_4, 		SW: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3754:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SRLI: REG_RD, 		SW: MEM_R_DATA]
4788:	[		MULHSU: RAW_RS1_2, 		MULHSU: RD, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9974:	[		ADD: RS2, 		SW: REG_RS1, 		ADD: OPCODE, 		ADD: RAW_RS1_2, 		ADDI: WAW_2, 		SLL: WAW_1, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		SW: MEM_R_DATA]
15613:	[		ADDI: RS1, 		ADDI: RS2, 		SLTIU: RAW_RS1_1, 		ADDI: RAW_RS1_4, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE, 		ADDI: RAW_RS1_2]
12952:	[		SLTI: RD, 		SW: REG_RS1, 		SLTI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
2532:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		ADD: OPCODE, 		SRA: WAW_1, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
5042:	[		ORI: REG_RD, 		SW: REG_RS1, 		ORI: IMM, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
766:	[		SW: REG_RS1, 		SRA: REG_RD, 		BGE: REG_RS1, 		SRA: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
1135:	[		DIV: REG_RS2, 		ADD: RAW_RS2_1, 		ADD: RD]
2040:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SLL: RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9297:	[		BEQ: REG_RS1, 		BEQ: BRANCH_TAKEN, 		BEQ: RS1]
9366:	[		LW: RD, 		SW: REG_RS1, 		SRA: REG_RD, 		SRA: REG_RS1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
14759:	[		ADDI: RD, 		ADDI: WAW_3, 		ADDI: RS2, 		ANDI: WAW_1, 		ADDI: WAW_2, 		DIV: REG_RS2, 		ADDI: IMM, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: RAW_RS1_3, 		ADDI: OPCODE]
4946:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		LH: RD, 		LH: RAW_RS1_2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
6435:	[		ADDI: WAW_3, 		ADDI: RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RAW_RS1_4, 		ADDI: RD, 		SUB: WAW_1, 		ADDI: IMM, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
12259:	[		SB: MEM_R_DATA, 		ADDI: WAW_3, 		SB: REG_RS1, 		SW: REG_RS1, 		SB: MEM_ADDR, 		AND: RAW_RS1_2, 		AND: RD, 		SW: IS_ALIGNED, 		SB: IS_HALF_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8816:	[		ADDI: RD, 		ADDI: RS2, 		ADD: RAW_RS1_1, 		SW: REG_RS1, 		REMU: WAW_1, 		ADDI: WAW_2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
4748:	[		ADD: RS2, 		SW: REG_RS1, 		OR: WAW_1, 		ADD: OPCODE, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: IMM, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
10936:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		AND: RAW_RS1_4, 		AND: RD, 		SW: IS_ALIGNED, 		ADDI: WAW_4, 		AND: RAW_RS1_1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1587:	[		SW: REG_RS1, 		SW: IS_ALIGNED, 		SUB: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
11503:	[		LW: RD, 		LW: RS1, 		ADDI: WAW_2, 		ADDI: RAW_RS1_4, 		LW: IMM, 		LW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		LW: REG_RD, 		BNE: IMM, 		ADDI: WAW_1, 		BNE: NEW_PC, 		LW: NEW_PC, 		LW: OPCODE, 		ADDI: WAW_4, 		LW: MEM_R_DATA, 		ADDI: RAW_RS1_2]
8999:	[		SRA: REG_RS2, 		XOR: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: REG_RS2, 		SW: IS_ALIGNED, 		SLTIU: RD, 		SW: MEM_ADDR, 		SRLI: REG_RS1, 		SW: MEM_R_DATA]
7893:	[		SW: REG_RS1, 		MULHU: RAW_RS1_3, 		SW: IS_ALIGNED, 		MULHU: RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
3831:	[		XOR: REG_RD, 		SW: REG_RS1, 		XOR: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
644:	[		SW: REG_RS1, 		ANDI: RD, 		SW: IS_ALIGNED, 		ANDI: RAW_RS2_3, 		SW: MEM_ADDR, 		ANDI: RAW_RS1_3, 		SW: MEM_R_DATA]
5728:	[		REMU: REG_RD, 		REMU: RS2, 		ADDI: RAW_RS2_2, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
8294:	[		SW: REG_RS1, 		MUL: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		MUL: RAW_RS1_2, 		SW: MEM_R_DATA]
3887:	[		MUL: REG_RD, 		SW: REG_RS1, 		BEQ: REG_RS2, 		MUL: RS2, 		SW: IS_ALIGNED, 		MUL: REG_RS2, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9370:	[		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA, 		LBU: RAW_RS1_2]
6800:	[		XORI: REG_RD, 		SLT: REG_RS2, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		XORI: REG_RS1, 		SW: MEM_R_DATA]
6168:	[		SLT: REG_RS2, 		REMU: REG_RD, 		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		REMU: REG_RS1, 		ADDI: REG_RD, 		ANDI: REG_RD, 		SW: MEM_ADDR, 		ANDI: REG_RS1, 		SW: MEM_R_DATA]
3763:	[		SRAI: RAW_RS1_2, 		SRAI: RD, 		SRAI: RAW_RS1_1, 		SW: REG_RS1, 		SRAI: RAW_RS2_2, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
9978:	[		SLL: REG_RS1, 		SW: REG_RS1, 		SLL: RS1, 		ADDI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SLL: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RAW_RS1_2, 		SW: MEM_R_DATA]
13906:	[		SRAI: RD, 		SW: REG_RS1, 		SRAI: RAW_RS1_4, 		SW: IS_ALIGNED, 		SRAI: REG_RS1, 		SW: MEM_ADDR, 		SRAI: RAW_RS1_3, 		SW: MEM_R_DATA]
4219:	[		ADDI: WAW_3, 		ADDI: RS2, 		SLT: REG_RS2, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADDI: RAW_RS1_1, 		ADDI: RD, 		ADDI: IMM, 		ADD: WAW_1, 		ADD: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		ADDI: OPCODE, 		SW: MEM_R_DATA]
15835:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		SW: IS_ALIGNED, 		SW: REG_RS2, 		SW: MEM_ADDR, 		DIV: RD, 		SW: MEM_W_DATA, 		SW: MEM_R_DATA]
874:	[		SW: REG_RS1, 		REMU: RD, 		SW: IS_ALIGNED, 		REM: REG_RD, 		REM: REG_RS1, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
8460:	[		LB: REG_RS1, 		SW: REG_RS1, 		LB: IS_HALF_ALIGNED, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		LB: MEM_ADDR, 		SW: MEM_R_DATA]
145:	[		SW: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
7190:	[		SB: RS1]
495:	[		SW: REG_RS1, 		BGE: REG_RS2, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1930:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		ADD: RAW_RS1_3, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		SLTI: WAW_1, 		ADD: RS2, 		ADD: OPCODE, 		ADDI: WAW_4, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
11721:	[		SUB: REG_RD, 		BLTU: REG_RS1, 		OR: REG_RS2, 		SW: REG_RS1, 		SUB: REG_RS2, 		SW: IS_HALF_ALIGNED, 		OR: REG_RD, 		ADDI: IMM, 		SW: IS_ALIGNED, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
1135:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		ADD: RAW_RS1_3, 		SW: IS_ALIGNED, 		ADD: RD, 		SW: MEM_ADDR, 		ADD: WAW_2, 		SW: MEM_R_DATA]
3002:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		MUL: RD, 		MUL: RAW_RS1_4, 		MUL: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
877:	[		REMU: RS2, 		ADDI: RAW_RS2_2, 		ADDI: RAW_RS2_3, 		REMU: REG_RS2, 		ADDI: RAW_RS2_1]
292:	[		SLTU: RS2, 		SRA: REG_RS2, 		SW: REG_RS1, 		SRA: REG_RD, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_4, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		SLTU: REG_RD, 		SW: MEM_ADDR, 		ADDI: RAW_RS2_1, 		SW: MEM_R_DATA]
6170:	[		ADDI: WAW_3, 		SW: REG_RS1, 		ADDI: WAW_2, 		SW: IS_ALIGNED, 		ADDI: RAW_RS2_2, 		SW: MEM_ADDR, 		ADD: RD, 		ADD: IMM, 		ADD: RS2, 		REMU: WAW_1, 		ADD: OPCODE, 		SW: IS_HALF_ALIGNED, 		ADDI: RAW_RS2_3, 		SW: MEM_R_DATA]
8226:	[		SUB: REG_RD, 		SW: REG_RS1, 		SUB: REG_RS1, 		ADDI: IMM, 		SW: IS_ALIGNED, 		SLTU: REG_RS2, 		ADDI: REG_RD, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
556:	[		SW: REG_RS1, 		LBU: RD, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		SW: MEM_R_DATA]
12801:	[		LW: IS_HALF_ALIGNED, 		AUIPC: RAW_RS1_3, 		SW: REG_RS1, 		AUIPC: RD, 		SW: IS_ALIGNED, 		LW: MEM_R_DATA, 		LW: REG_RS1, 		LW: MEM_ADDR, 		SW: MEM_ADDR, 		LW: REG_RD, 		SW: MEM_R_DATA]
300:	[		SW: REG_RS1, 		SW: IS_HALF_ALIGNED, 		XOR: RAW_RS1_1, 		SW: IS_ALIGNED, 		SW: MEM_ADDR, 		XOR: RD, 		SW: MEM_R_DATA]
