Fitter report for ahbslavesfpga
Thu Jun 06 14:21:24 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 06 14:21:24 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; ahbslavesfpga                               ;
; Top-level Entity Name              ; ahbslavesfpga                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 528 / 49,760 ( 1 % )                        ;
;     Total combinational functions  ; 485 / 49,760 ( < 1 % )                      ;
;     Dedicated logic registers      ; 150 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 150                                         ;
; Total pins                         ; 100 / 360 ( 28 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 24,576 / 1,677,312 ( 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.6%      ;
;     Processor 5            ;   2.6%      ;
;     Processor 6            ;   2.6%      ;
;     Processor 7            ;   2.6%      ;
;     Processor 8            ;   2.6%      ;
;     Processors 9-10        ;   2.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 878 ) ; 0.00 % ( 0 / 878 )         ; 0.00 % ( 0 / 878 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 878 ) ; 0.00 % ( 0 / 878 )         ; 0.00 % ( 0 / 878 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 862 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/output_files/ahbslavesfpga.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 528 / 49,760 ( 1 % )       ;
;     -- Combinational with no register       ; 378                        ;
;     -- Register only                        ; 43                         ;
;     -- Combinational with a register        ; 107                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 197                        ;
;     -- 3 input functions                    ; 189                        ;
;     -- <=2 input functions                  ; 99                         ;
;     -- Register only                        ; 43                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 291                        ;
;     -- arithmetic mode                      ; 194                        ;
;                                             ;                            ;
; Total registers*                            ; 150 / 51,509 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 150 / 49,760 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 52 / 3,110 ( 2 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 100 / 360 ( 28 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 4 / 182 ( 2 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )              ;
; Total block memory bits                     ; 24,576 / 1,677,312 ( 1 % ) ;
; Total block memory implementation bits      ; 36,864 / 1,677,312 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global signals                              ; 2                          ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 0.8% / 0.8% / 0.8%         ;
; Peak interconnect usage (total/H/V)         ; 15.6% / 16.6% / 14.3%      ;
; Maximum fan-out                             ; 146                        ;
; Highest non-global fan-out                  ; 146                        ;
; Total fan-out                               ; 2309                       ;
; Average fan-out                             ; 2.60                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 528 / 49760 ( 1 % )   ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 378                   ; 0                              ;
;     -- Register only                        ; 43                    ; 0                              ;
;     -- Combinational with a register        ; 107                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 197                   ; 0                              ;
;     -- 3 input functions                    ; 189                   ; 0                              ;
;     -- <=2 input functions                  ; 99                    ; 0                              ;
;     -- Register only                        ; 43                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 291                   ; 0                              ;
;     -- arithmetic mode                      ; 194                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 150                   ; 0                              ;
;     -- Dedicated logic registers            ; 150 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 52 / 3110 ( 2 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 100                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 24576                 ; 0                              ;
; Total RAM block bits                        ; 36864                 ; 0                              ;
; M9K                                         ; 4 / 182 ( 2 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2359                  ; 8                              ;
;     -- Registered Connections               ; 476                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 38                    ; 0                              ;
;     -- Output Ports                         ; 62                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; addr[0]      ; V10   ; 3        ; 31           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[1]      ; V9    ; 3        ; 31           ; 0            ; 28           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[2]      ; V8    ; 3        ; 20           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[3]      ; V7    ; 3        ; 20           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[4]      ; W6    ; 3        ; 16           ; 0            ; 28           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[5]      ; W5    ; 3        ; 14           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[6]      ; AA14  ; 4        ; 51           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[7]      ; W12   ; 4        ; 46           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[8]      ; AB12  ; 4        ; 40           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; addr[9]      ; AB11  ; 4        ; 38           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; bursttype[0] ; AB10  ; 4        ; 38           ; 0            ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; bursttype[1] ; AA9   ; 3        ; 34           ; 0            ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; bursttype[2] ; AA8   ; 3        ; 31           ; 0            ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; confirm      ; B8    ; 7        ; 46           ; 54           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hclk         ; AA2   ; 3        ; 18           ; 0            ; 21           ; 146                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hresetn      ; C10   ; 7        ; 51           ; 54           ; 28           ; 92                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hsel_1       ; Y7    ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hsel_2       ; Y6    ; 3        ; 20           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; htrans[0]    ; AA6   ; 3        ; 29           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; htrans[1]    ; AA5   ; 3        ; 26           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hwdata[0]    ; Y11   ; 4        ; 36           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hwdata[1]    ; W11   ; 4        ; 36           ; 0            ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hwdata[2]    ; AA10  ; 3        ; 34           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hwdata[3]    ; Y8    ; 3        ; 20           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; hwdata[4]    ; R9    ; 3        ; 22           ; 0            ; 28           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; hwdata[5]    ; P9    ; 3        ; 22           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; hwdata[6]    ; AB8   ; 3        ; 31           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; hwdata[7]    ; R11   ; 3        ; 31           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; hwrite       ; AA7   ; 3        ; 29           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s0           ; C11   ; 7        ; 51           ; 54           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s1           ; D12   ; 7        ; 51           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s2           ; C12   ; 7        ; 54           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s3           ; A12   ; 7        ; 54           ; 54           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s4           ; B12   ; 7        ; 49           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s5           ; A13   ; 7        ; 54           ; 54           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s6           ; A14   ; 7        ; 58           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s7           ; B14   ; 7        ; 56           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; s8           ; F15   ; 7        ; 69           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; As1         ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; As2         ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; As3         ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; As4         ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; As5         ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; As6         ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs1         ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs2         ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs3         ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs4         ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs5         ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Bs6         ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs1         ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs2         ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs3         ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs4         ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs5         ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cs6         ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds1         ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds2         ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds3         ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds4         ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds5         ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ds6         ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es1         ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es2         ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es3         ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es4         ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es5         ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Es6         ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs1         ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs2         ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs3         ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs4         ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs5         ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Fs6         ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs1         ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs2         ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs3         ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs4         ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs5         ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Gs6         ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_1[0] ; W10   ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_1[1] ; W9    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_1[2] ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_1[3] ; W7    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_1[4] ; AB5   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_1[5] ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_1[6] ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_1[7] ; R10   ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_2[0] ; V5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_2[1] ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_2[2] ; W13   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_2[3] ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hrdata_2[4] ; AB2   ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_2[5] ; AB4   ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_2[6] ; AA3   ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hrdata_2[7] ; P10   ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hreadyout_1 ; AB3   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hreadyout_2 ; Y3    ; 3        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hresp_1     ; Y5    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hresp_2     ; Y4    ; 3        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 37 / 48 ( 77 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 27 / 60 ( 45 % ) ; 3.3V          ; --           ;
; 7        ; 26 / 52 ( 50 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; s3                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; s5                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; s6                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; Es2                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; Fs2                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; Bs3                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; Ds3                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; hclk                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; hrdata_2[6]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; htrans[1]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; htrans[0]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; hwrite                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; bursttype[2]                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; bursttype[1]                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; hwdata[2]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; addr[6]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; hrdata_2[1]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; hrdata_2[4]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; hreadyout_1                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; hrdata_2[5]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; hrdata_1[4]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; hrdata_1[5]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; hrdata_1[6]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; hwdata[6]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; bursttype[0]                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; addr[9]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; addr[8]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; hrdata_2[3]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; confirm                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; s4                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; s7                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; Ds2                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; Gs2                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; Cs3                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; As3                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; Es3                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; Gs3                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; hresetn                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; s0                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; s2                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; As1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; Cs1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; Ds1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; Gs1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; As2                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; Ds4                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; Es4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; Fs3                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; s1                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; Fs1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; Bs2                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; Fs4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; Bs1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; Es1                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; Gs4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; Cs2                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; Cs5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; Bs5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; Cs4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; Bs4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; s8                                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; As5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; Fs5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; Gs5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; As4                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; Es5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; Ds5                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; As6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; Bs6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; Cs6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; Es6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; Ds6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; Fs6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; Gs6                                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; hwdata[5]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 154        ; 3        ; hrdata_2[7]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; hwdata[4]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 152        ; 3        ; hrdata_1[7]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 164        ; 3        ; hwdata[7]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; hrdata_2[0]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; addr[3]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; addr[2]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; addr[1]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; addr[0]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; addr[5]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; addr[4]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; hrdata_1[3]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; hrdata_1[2]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; hrdata_1[1]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; hrdata_1[0]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; hwdata[1]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 193        ; 4        ; addr[7]                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 195        ; 4        ; hrdata_2[2]                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; hreadyout_2                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; hresp_2                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; hresp_1                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; hsel_2                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; hsel_1                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; hwdata[3]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; hwdata[0]                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-------------+-----------------------------+
; Pin Name    ; Reason                      ;
+-------------+-----------------------------+
; hreadyout_1 ; Missing drive strength      ;
; hresp_1     ; Missing drive strength      ;
; hrdata_1[0] ; Missing drive strength      ;
; hrdata_1[1] ; Missing drive strength      ;
; hrdata_1[2] ; Missing drive strength      ;
; hrdata_1[3] ; Missing drive strength      ;
; hrdata_1[4] ; Missing drive strength      ;
; hrdata_1[5] ; Missing drive strength      ;
; hrdata_1[6] ; Missing drive strength      ;
; hrdata_1[7] ; Missing drive strength      ;
; hreadyout_2 ; Missing drive strength      ;
; hresp_2     ; Missing drive strength      ;
; hrdata_2[0] ; Missing drive strength      ;
; hrdata_2[1] ; Missing drive strength      ;
; hrdata_2[2] ; Missing drive strength      ;
; hrdata_2[3] ; Missing drive strength      ;
; hrdata_2[4] ; Missing drive strength      ;
; hrdata_2[5] ; Missing drive strength      ;
; hrdata_2[6] ; Missing drive strength      ;
; hrdata_2[7] ; Missing drive strength      ;
; As1         ; Missing drive strength      ;
; Bs1         ; Missing drive strength      ;
; Cs1         ; Missing drive strength      ;
; Ds1         ; Missing drive strength      ;
; Es1         ; Missing drive strength      ;
; Fs1         ; Missing drive strength      ;
; Gs1         ; Missing drive strength      ;
; As2         ; Missing drive strength      ;
; Bs2         ; Missing drive strength      ;
; Cs2         ; Missing drive strength      ;
; Ds2         ; Missing drive strength      ;
; Es2         ; Missing drive strength      ;
; Fs2         ; Missing drive strength      ;
; Gs2         ; Missing drive strength      ;
; As3         ; Missing drive strength      ;
; Bs3         ; Missing drive strength      ;
; Cs3         ; Missing drive strength      ;
; Ds3         ; Missing drive strength      ;
; Es3         ; Missing drive strength      ;
; Fs3         ; Missing drive strength      ;
; Gs3         ; Missing drive strength      ;
; As4         ; Missing drive strength      ;
; Bs4         ; Missing drive strength      ;
; Cs4         ; Missing drive strength      ;
; Ds4         ; Missing drive strength      ;
; Es4         ; Missing drive strength      ;
; Fs4         ; Missing drive strength      ;
; Gs4         ; Missing drive strength      ;
; As5         ; Missing drive strength      ;
; Bs5         ; Missing drive strength      ;
; Cs5         ; Missing drive strength      ;
; Ds5         ; Missing drive strength      ;
; Es5         ; Missing drive strength      ;
; Fs5         ; Missing drive strength      ;
; Gs5         ; Missing drive strength      ;
; As6         ; Missing drive strength      ;
; Bs6         ; Missing drive strength      ;
; Cs6         ; Missing drive strength      ;
; Ds6         ; Missing drive strength      ;
; Es6         ; Missing drive strength      ;
; Fs6         ; Missing drive strength      ;
; Gs6         ; Missing drive strength      ;
; hrdata_1[4] ; Missing location assignment ;
; hrdata_1[5] ; Missing location assignment ;
; hrdata_1[6] ; Missing location assignment ;
; hrdata_1[7] ; Missing location assignment ;
; hrdata_2[4] ; Missing location assignment ;
; hrdata_2[5] ; Missing location assignment ;
; hrdata_2[6] ; Missing location assignment ;
; hrdata_2[7] ; Missing location assignment ;
; hwdata[7]   ; Missing location assignment ;
; hwdata[6]   ; Missing location assignment ;
; hwdata[5]   ; Missing location assignment ;
; hwdata[4]   ; Missing location assignment ;
+-------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                ; Entity Name     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------+-----------------+--------------+
; |ahbslavesfpga                            ; 528 (1)     ; 150 (0)                   ; 0 (0)         ; 24576       ; 4    ; 1          ; 0            ; 0       ; 0         ; 100  ; 0            ; 378 (1)      ; 43 (0)            ; 107 (0)          ; 0          ; |ahbslavesfpga                                                                     ; ahbslavesfpga   ; work         ;
;    |ahbslave:slave1|                      ; 267 (267)   ; 71 (71)                   ; 0 (0)         ; 12288       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 20 (20)           ; 52 (52)          ; 0          ; |ahbslavesfpga|ahbslave:slave1                                                     ; ahbslave        ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave1|altsyncram:mem_rtl_0                                ; altsyncram      ; work         ;
;          |altsyncram_cgc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated ; altsyncram_cgc1 ; work         ;
;       |altsyncram:mem_rtl_1|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave1|altsyncram:mem_rtl_1                                ; altsyncram      ; work         ;
;          |altsyncram_6dg1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated ; altsyncram_6dg1 ; work         ;
;    |ahbslave:slave2|                      ; 226 (226)   ; 71 (71)                   ; 0 (0)         ; 12288       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 15 (15)           ; 57 (57)          ; 0          ; |ahbslavesfpga|ahbslave:slave2                                                     ; ahbslave        ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave2|altsyncram:mem_rtl_0                                ; altsyncram      ; work         ;
;          |altsyncram_cgc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated ; altsyncram_cgc1 ; work         ;
;       |altsyncram:mem_rtl_1|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave2|altsyncram:mem_rtl_1                                ; altsyncram      ; work         ;
;          |altsyncram_6dg1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated ; altsyncram_6dg1 ; work         ;
;    |displaydecoder:display0|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|displaydecoder:display0                                             ; displaydecoder  ; work         ;
;    |displaydecoder:display2|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|displaydecoder:display2                                             ; displaydecoder  ; work         ;
;    |displaydecoder:display4|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|displaydecoder:display4                                             ; displaydecoder  ; work         ;
;    |displaydecoder:display5|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ahbslavesfpga|displaydecoder:display5                                             ; displaydecoder  ; work         ;
;    |ffd:valor0|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |ahbslavesfpga|ffd:valor0                                                          ; ffd             ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; hreadyout_1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hresp_1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_1[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hreadyout_2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hresp_2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hrdata_2[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; As6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bs6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ds6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Es6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Fs6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gs6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; htrans[1]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; htrans[0]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; bursttype[2] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; bursttype[0] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; bursttype[1] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hwrite       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[9]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[8]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[7]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; addr[6]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[5]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[4]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[3]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[2]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; addr[1]      ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; addr[0]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; hwdata[7]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hwdata[6]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hwdata[5]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hwdata[4]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; hwdata[3]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; hwdata[2]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hwdata[1]    ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; hwdata[0]    ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; hclk         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; hresetn      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; confirm      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; s0           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s1           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; s2           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s3           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s4           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s5           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; s6           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s7           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; s8           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; hsel_1       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; hsel_2       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; htrans[1]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Selector3~0                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector3~0                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector1~1                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector1~1                                                      ; 0                 ; 6       ;
; htrans[0]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Selector3~0                                                      ; 1                 ; 6       ;
;      - ahbslave:slave2|Selector3~0                                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|Selector1~1                                                      ; 1                 ; 6       ;
;      - ahbslave:slave2|Selector1~1                                                      ; 1                 ; 6       ;
; bursttype[2]                                                                            ;                   ;         ;
;      - ahbslave:slave2|Decoder0~0                                                       ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector115~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector115~0                                                    ; 0                 ; 6       ;
; bursttype[0]                                                                            ;                   ;         ;
;      - ahbslave:slave2|Decoder0~0                                                       ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector115~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector115~0                                                    ; 0                 ; 6       ;
; bursttype[1]                                                                            ;                   ;         ;
;      - ahbslave:slave2|Decoder0~0                                                       ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector115~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector116~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector117~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector119~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector112~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector114~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector111~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector118~0                                                    ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector115~0                                                    ; 0                 ; 6       ;
; hwrite                                                                                  ;                   ;         ;
;      - ahbslave:slave1|Selector3~1                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector2~0                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector3~1                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector2~0                                                      ; 0                 ; 6       ;
; addr[9]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~18                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~18                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~18                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~0                                                           ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~0                                                           ; 0                 ; 6       ;
; addr[8]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~16                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~16                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~16                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~23                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~23                                                          ; 0                 ; 6       ;
; addr[7]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[7]                                                         ; 1                 ; 6       ;
;      - ahbslave:slave2|waddr[7]                                                         ; 1                 ; 6       ;
;      - ahbslave:slave1|Add1~14                                                          ; 1                 ; 6       ;
;      - ahbslave:slave1|Add4~14                                                          ; 1                 ; 6       ;
;      - ahbslave:slave1|Add5~14                                                          ; 1                 ; 6       ;
;      - ahbslave:slave1|Add3~26                                                          ; 1                 ; 6       ;
;      - ahbslave:slave2|Add3~26                                                          ; 1                 ; 6       ;
; addr[6]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~12                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~12                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~12                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~29                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~29                                                          ; 0                 ; 6       ;
; addr[5]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~10                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~10                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~10                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~32                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~32                                                          ; 0                 ; 6       ;
; addr[4]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~8                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~8                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~8                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~35                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~35                                                          ; 0                 ; 6       ;
; addr[3]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~6                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~6                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~6                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~38                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~38                                                          ; 0                 ; 6       ;
; addr[2]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~4                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~4                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~4                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~41                                                          ; 0                 ; 6       ;
;      - ahbslave:slave2|Add3~41                                                          ; 0                 ; 6       ;
; addr[1]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|Add1~2                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add4~2                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add5~2                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|Add3~44                                                          ; 1                 ; 6       ;
;      - ahbslave:slave2|Add3~44                                                          ; 1                 ; 6       ;
; addr[0]                                                                                 ;                   ;         ;
;      - ahbslave:slave1|waddr[0]                                                         ; 1                 ; 6       ;
;      - ahbslave:slave2|waddr[0]                                                         ; 1                 ; 6       ;
;      - ahbslave:slave1|Add1~0                                                           ; 1                 ; 6       ;
;      - ahbslave:slave1|Add4~0                                                           ; 1                 ; 6       ;
;      - ahbslave:slave1|Add5~0                                                           ; 1                 ; 6       ;
;      - ahbslave:slave1|Add3~47                                                          ; 1                 ; 6       ;
;      - ahbslave:slave2|Add3~47                                                          ; 1                 ; 6       ;
; hwdata[7]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~10                                                          ; 0                 ; 6       ;
;      - ahbslave:slave1|mem~8                                                            ; 0                 ; 6       ;
;      - ahbslave:slave2|mem~8                                                            ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[28]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[28]~feeder                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; hwdata[6]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~8                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[27]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem~7                                                            ; 0                 ; 6       ;
;      - ahbslave:slave1|mem~7feeder                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[27]~feeder                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; hwdata[5]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~6                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[26]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[26]~feeder                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|mem~6feeder                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|mem~6feeder                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; hwdata[4]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~4                                                           ; 1                 ; 6       ;
;      - ahbslave:slave2|mem~5                                                            ; 1                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[25]~feeder                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|mem~5feeder                                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[25]~feeder                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; hwdata[3]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~2                                                           ; 1                 ; 6       ;
;      - ahbslave:slave2|mem~4                                                            ; 1                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[24]                                             ; 1                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[24]~feeder                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|mem~4feeder                                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; hwdata[2]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~0                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|mem~3                                                            ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[23]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem~3                                                            ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[23]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; hwdata[1]                                                                               ;                   ;         ;
;      - ahbslave:slave1|Add2~0                                                           ; 1                 ; 6       ;
;      - ahbslave:slave1|LessThan1~3                                                      ; 1                 ; 6       ;
;      - ahbslave:slave2|LessThan1~3                                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|mem~2                                                            ; 1                 ; 6       ;
;      - ahbslave:slave2|mem~2feeder                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[22]~feeder                                      ; 1                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[22]~feeder                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; hwdata[0]                                                                               ;                   ;         ;
;      - ahbslave:slave1|LessThan1~1                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|LessThan1~1                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave2|mem~1feeder                                                      ; 1                 ; 6       ;
;      - ahbslave:slave1|mem~1feeder                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[21]~feeder                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[21]~feeder                                      ; 0                 ; 6       ;
; hclk                                                                                    ;                   ;         ;
;      - ahbslave:slave1|raddr[0]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[1]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[2]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[3]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[4]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[5]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[6]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[7]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[8]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|raddr[9]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|hreadyout                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hreadyout                                                        ; 1                 ; 0       ;
;      - ahbslave:slave1|state.s1                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|state.WRITE                                                      ; 1                 ; 0       ;
;      - ahbslave:slave1|state.READ                                                       ; 1                 ; 0       ;
;      - ahbslave:slave1|waddr[0]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[1]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[2]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[3]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[4]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[5]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[6]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[7]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[8]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave1|waddr[9]                                                         ; 0                 ; 0       ;
;      - ahbslave:slave2|waddr[0]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[1]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[2]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[3]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[4]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[5]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[6]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[7]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[8]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|waddr[9]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave1|hrdata[0]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[1]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[2]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[3]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[4]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[5]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[6]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave1|hrdata[7]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[0]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[1]                                                        ; 1                 ; 0       ;
;      - ahbslave:slave2|hrdata[2]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[3]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[4]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[5]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[6]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|hrdata[7]                                                        ; 0                 ; 0       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ahbslave:slave1|mem~1                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem~0                                                            ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[21]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[1]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[3]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[4]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[2]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[5]                                              ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[7]                                              ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[8]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[6]                                              ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[9]                                              ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[11]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[12]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[10]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[13]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[15]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[16]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[14]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[0]                                              ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[17]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[19]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[20]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[18]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem~2                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[22]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem~3                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[23]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem~4                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[24]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem~5                                                            ; 1                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[25]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem~6                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[26]                                             ; 1                 ; 0       ;
;      - ahbslave:slave1|mem~7                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[27]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|mem~8                                                            ; 0                 ; 0       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[28]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|state.READ                                                       ; 1                 ; 0       ;
;      - ahbslave:slave2|state.s1                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[9]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[8]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[7]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[6]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[5]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[4]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[3]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[2]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[1]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|raddr[0]                                                         ; 1                 ; 0       ;
;      - ahbslave:slave2|state.WRITE                                                      ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~1                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~0                                                            ; 0                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[21]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[1]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[3]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[4]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[2]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[5]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[7]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[8]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[6]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[9]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[11]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[12]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[10]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[13]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[15]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[16]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[14]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[0]                                              ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[17]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[19]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[20]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[18]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~2                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[22]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~3                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[23]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem~4                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[24]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem~5                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[25]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~6                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[26]                                             ; 1                 ; 0       ;
;      - ahbslave:slave2|mem~7                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[27]                                             ; 0                 ; 0       ;
;      - ahbslave:slave2|mem~8                                                            ; 1                 ; 0       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[28]                                             ; 0                 ; 0       ;
;      - ahbslave:slave1|state.idle                                                       ; 1                 ; 0       ;
;      - ahbslave:slave2|state.idle                                                       ; 1                 ; 0       ;
; hresetn                                                                                 ;                   ;         ;
;      - ahbslave:slave1|raddr[0]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[7]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|raddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|hreadyout                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hreadyout                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|state.s1                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|state.WRITE                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|state.READ                                                       ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[0]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[7]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|waddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[0]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[7]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|waddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[0]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[1]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[2]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[3]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[4]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[5]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[6]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|hrdata[7]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[0]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[1]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[2]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[3]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[4]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[5]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[6]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave2|hrdata[7]                                                        ; 0                 ; 6       ;
;      - ahbslave:slave1|mem~0                                                            ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[4]                                              ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[2]                                              ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[8]                                              ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[6]                                              ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[12]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[10]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[16]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[14]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[20]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|mem_rtl_1_bypass[18]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|state.READ                                                       ; 0                 ; 6       ;
;      - ahbslave:slave2|state.s1                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[9]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[8]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[7]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[6]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[5]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[4]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[3]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[2]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[1]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|raddr[0]                                                         ; 0                 ; 6       ;
;      - ahbslave:slave2|state.WRITE                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|mem~0                                                            ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[4]                                              ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[2]                                              ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[8]                                              ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[6]                                              ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[12]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[10]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[16]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[14]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[20]                                             ; 0                 ; 6       ;
;      - ahbslave:slave2|mem_rtl_1_bypass[18]                                             ; 0                 ; 6       ;
;      - ahbslave:slave1|comb~1                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|comb~6                                                           ; 0                 ; 6       ;
;      - ahbslave:slave2|comb~1                                                           ; 0                 ; 6       ;
;      - ahbslave:slave2|comb~7                                                           ; 0                 ; 6       ;
;      - ahbslave:slave1|state.idle                                                       ; 0                 ; 6       ;
;      - ahbslave:slave2|state.idle                                                       ; 0                 ; 6       ;
; confirm                                                                                 ;                   ;         ;
;      - ffd:valor0|qa[0]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[1]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[2]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[3]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[4]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[5]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[6]                                                                 ; 1                 ; 0       ;
;      - ffd:valor0|qa[7]                                                                 ; 1                 ; 0       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; s0                                                                                      ;                   ;         ;
;      - ffd:valor0|qa[0]                                                                 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; s1                                                                                      ;                   ;         ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ffd:valor0|qa[1]~feeder                                                          ; 1                 ; 6       ;
; s2                                                                                      ;                   ;         ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ffd:valor0|qa[2]~feeder                                                          ; 0                 ; 6       ;
; s3                                                                                      ;                   ;         ;
;      - ffd:valor0|qa[3]                                                                 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; s4                                                                                      ;                   ;         ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ffd:valor0|qa[4]~feeder                                                          ; 0                 ; 6       ;
; s5                                                                                      ;                   ;         ;
;      - ffd:valor0|qa[5]                                                                 ; 1                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; s6                                                                                      ;                   ;         ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ffd:valor0|qa[6]~feeder                                                          ; 0                 ; 6       ;
; s7                                                                                      ;                   ;         ;
;      - ffd:valor0|qa[7]                                                                 ; 0                 ; 6       ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; s8                                                                                      ;                   ;         ;
;      - ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; hsel_1                                                                                  ;                   ;         ;
;      - ahbslave:slave1|Selector1~0                                                      ; 0                 ; 6       ;
;      - ahbslave:slave1|Selector0~0                                                      ; 0                 ; 6       ;
; hsel_2                                                                                  ;                   ;         ;
;      - ahbslave:slave2|Selector1~0                                                      ; 0                 ; 6       ;
;      - ahbslave:slave2|Selector0~0                                                      ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+-------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ahbslave:slave1|comb~7        ; LCCOMB_X26_Y4_N30 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|hrdata[0]~16  ; LCCOMB_X29_Y4_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|mem~15        ; LCCOMB_X29_Y4_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|mem~19        ; LCCOMB_X26_Y4_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|waddr[9]~32   ; LCCOMB_X26_Y2_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|waddr[9]~37   ; LCCOMB_X26_Y2_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave1|wrap16_flag~2 ; LCCOMB_X30_Y4_N16 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ahbslave:slave2|comb~8        ; LCCOMB_X32_Y6_N14 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|hrdata[0]~16  ; LCCOMB_X29_Y6_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|mem~15        ; LCCOMB_X27_Y6_N12 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|mem~19        ; LCCOMB_X32_Y6_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|waddr[0]~32   ; LCCOMB_X31_Y4_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|waddr[0]~37   ; LCCOMB_X31_Y4_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbslave:slave2|wrap16_flag~2 ; LCCOMB_X30_Y4_N26 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; confirm                       ; PIN_B8            ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; hclk                          ; PIN_AA2           ; 146     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; hresetn                       ; PIN_C10           ; 92      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                              ;
+-------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ahbslave:slave1|wrap16_flag~2 ; LCCOMB_X30_Y4_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ahbslave:slave2|wrap16_flag~2 ; LCCOMB_X30_Y4_N26 ; 8       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ahbslave:slave1|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 1    ; None ; M9K_X33_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y3_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahbslave:slave2|altsyncram:mem_rtl_0|altsyncram_cgc1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 1    ; None ; M9K_X33_Y6_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y5_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,115 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 104 / 5,382 ( 2 % )       ;
; C4 interconnects      ; 694 / 106,704 ( < 1 % )   ;
; Direct links          ; 126 / 148,641 ( < 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 146 / 49,760 ( < 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 66 / 5,406 ( 1 % )        ;
; R4 interconnects      ; 998 / 147,764 ( < 1 % )   ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.15) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 5                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 5                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.15) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 18                           ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.38) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 4                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 7                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.40) ; Number of LABs  (Total = 52) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 12                           ;
; 2                                               ; 4                            ;
; 3                                               ; 5                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 8                            ;
; 11                                              ; 1                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.83) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 4                            ;
; 4                                            ; 4                            ;
; 5                                            ; 4                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 3                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 88           ; 0            ; 88           ; 0            ; 0            ; 100       ; 88           ; 0            ; 100       ; 100       ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 100       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 12           ; 100          ; 12           ; 100          ; 100          ; 0         ; 12           ; 100          ; 0         ; 0         ; 100          ; 100          ; 100          ; 100          ; 62           ; 100          ; 100          ; 62           ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 0         ; 100          ; 100          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; hreadyout_1        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hresp_1            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_1[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hreadyout_2        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hresp_2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hrdata_2[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; As6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bs6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ds6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Es6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fs6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gs6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; htrans[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; htrans[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bursttype[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bursttype[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bursttype[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwrite             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hwdata[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hresetn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; confirm            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s7                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s8                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsel_1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsel_2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                        ;
+-------------------------------------+----------------------------+-------------------+
; Source Clock(s)                     ; Destination Clock(s)       ; Delay Added in ns ;
+-------------------------------------+----------------------------+-------------------+
; hclk,ahbslave:slave1|state.READ,I/O ; hclk                       ; 44.6              ;
; hclk,ahbslave:slave2|state.READ,I/O ; hclk                       ; 43.2              ;
; hclk,I/O                            ; hclk                       ; 26.0              ;
; I/O                                 ; hclk                       ; 9.5               ;
; hclk                                ; hclk                       ; 5.8               ;
; hclk,I/O                            ; ahbslave:slave2|state.READ ; 4.9               ;
; hclk                                ; ahbslave:slave2|state.READ ; 3.8               ;
; hclk                                ; ahbslave:slave1|state.READ ; 3.3               ;
; hclk,I/O                            ; ahbslave:slave1|state.READ ; 3.3               ;
+-------------------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                         ;
+-----------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; Source Register             ; Destination Register                                                                                ; Delay Added in ns ;
+-----------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; ahbslave:slave2|state.READ  ; ahbslave:slave2|waddr[9]                                                                            ; 3.959             ;
; ahbslave:slave2|state.WRITE ; ahbslave:slave2|waddr[9]                                                                            ; 3.959             ;
; ahbslave:slave1|state.READ  ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; hwrite                      ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; ahbslave:slave1|state.s1    ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; htrans[1]                   ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; htrans[0]                   ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; bursttype[2]                ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; bursttype[0]                ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; bursttype[1]                ; ahbslave:slave1|hreadyout                                                                           ; 3.047             ;
; ahbslave:slave1|state.WRITE ; ahbslave:slave1|state.s1                                                                            ; 2.969             ;
; ahbslave:slave2|state.s1    ; ahbslave:slave2|state.READ                                                                          ; 2.867             ;
; hsel_1                      ; ahbslave:slave1|state.s1                                                                            ; 2.615             ;
; ahbslave:slave1|state.idle  ; ahbslave:slave1|state.s1                                                                            ; 2.615             ;
; hsel_2                      ; ahbslave:slave2|state.s1                                                                            ; 2.379             ;
; ahbslave:slave2|state.idle  ; ahbslave:slave2|state.s1                                                                            ; 2.379             ;
; ahbslave:slave2|raddr[9]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[8]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[7]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[6]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[5]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[4]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[3]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[2]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[1]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|raddr[0]    ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[9]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[8]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[7]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[6]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[5]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[4]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[3]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[2]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[1]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; addr[0]                     ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|wrap8_flag  ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|incr_flag   ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|incr16_flag ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|incr8_flag  ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|wrap16_flag ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|single_flag ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|wrap4_flag  ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave2|incr4_flag  ; ahbslave:slave2|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.640             ;
; ahbslave:slave1|incr_flag   ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|incr16_flag ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|incr8_flag  ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|wrap8_flag  ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|wrap16_flag ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|single_flag ; ahbslave:slave1|hreadyout                                                                           ; 1.523             ;
; ahbslave:slave1|incr4_flag  ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[9]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[8]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[7]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[6]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[5]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[4]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[3]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[2]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[1]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|raddr[0]    ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; ahbslave:slave1|wrap4_flag  ; ahbslave:slave1|altsyncram:mem_rtl_1|altsyncram_6dg1:auto_generated|ram_block1a0~portb_address_reg0 ; 1.509             ;
; hclk                        ; ahbslave:slave1|mem~0                                                                               ; 1.272             ;
; ahbslave:slave1|waddr[8]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[7]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[6]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[5]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[4]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[3]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[2]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[1]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[0]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave1|waddr[9]    ; ahbslave:slave1|waddr[9]                                                                            ; 0.422             ;
; ahbslave:slave2|waddr[8]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[7]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[6]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[5]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[4]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[3]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[2]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[1]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[0]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
; ahbslave:slave2|waddr[9]    ; ahbslave:slave2|waddr[9]                                                                            ; 0.185             ;
+-----------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 83 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "ahbslavesfpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 12 pins of 100 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ahbslavesfpga.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ahbslave:slave1|wrap16_flag~2  File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 58
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ahbslave:slave1|Selector1~0 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 82
        Info (176357): Destination node ahbslave:slave1|Selector0~0 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 82
Info (176353): Automatically promoted node ahbslave:slave2|wrap16_flag~2  File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 58
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ahbslave:slave2|Selector1~0 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 82
        Info (176357): Destination node ahbslave:slave2|Selector0~0 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslave.v Line: 82
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 12 (unused VREF, 3.3V VCCIO, 4 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 27 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.38 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 38 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin htrans[1] uses I/O standard 3.3-V LVTTL at AA5 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 9
    Info (169178): Pin htrans[0] uses I/O standard 3.3-V LVTTL at AA6 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 9
    Info (169178): Pin bursttype[2] uses I/O standard 3.3-V LVTTL at AA8 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 8
    Info (169178): Pin bursttype[0] uses I/O standard 3.3-V LVTTL at AB10 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 8
    Info (169178): Pin bursttype[1] uses I/O standard 3.3-V LVTTL at AA9 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 8
    Info (169178): Pin hwrite uses I/O standard 3.3-V LVTTL at AA7 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 7
    Info (169178): Pin addr[9] uses I/O standard 3.3-V LVTTL at AB11 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[8] uses I/O standard 3.3-V LVTTL at AB12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[7] uses I/O standard 3.3-V LVTTL at W12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[6] uses I/O standard 3.3-V LVTTL at AA14 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[5] uses I/O standard 3.3-V LVTTL at W5 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[4] uses I/O standard 3.3-V LVTTL at W6 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[3] uses I/O standard 3.3-V LVTTL at V7 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[2] uses I/O standard 3.3-V LVTTL at V8 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[1] uses I/O standard 3.3-V LVTTL at V9 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin addr[0] uses I/O standard 3.3-V LVTTL at V10 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 6
    Info (169178): Pin hwdata[7] uses I/O standard 3.3-V LVTTL at R11 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[6] uses I/O standard 3.3-V LVTTL at AB8 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[5] uses I/O standard 3.3-V LVTTL at P9 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[4] uses I/O standard 3.3-V LVTTL at R9 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[3] uses I/O standard 3.3-V LVTTL at Y8 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[2] uses I/O standard 3.3-V LVTTL at AA10 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[1] uses I/O standard 3.3-V LVTTL at W11 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hwdata[0] uses I/O standard 3.3-V LVTTL at Y11 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 10
    Info (169178): Pin hclk uses I/O standard 3.3-V LVTTL at AA2 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 2
    Info (169178): Pin hresetn uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 3
    Info (169178): Pin confirm uses I/O standard 3.3-V LVTTL at B8 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 20
    Info (169178): Pin s0 uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 11
    Info (169178): Pin s1 uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 12
    Info (169178): Pin s2 uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 13
    Info (169178): Pin s3 uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 14
    Info (169178): Pin s4 uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 15
    Info (169178): Pin s5 uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 16
    Info (169178): Pin s6 uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 17
    Info (169178): Pin s7 uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 18
    Info (169178): Pin s8 uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 19
    Info (169178): Pin hsel_1 uses I/O standard 3.3-V LVTTL at Y7 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 4
    Info (169178): Pin hsel_2 uses I/O standard 3.3-V LVTTL at Y6 File: C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/ahbslavesfpga.v Line: 5
Info (144001): Generated suppressed messages file C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/output_files/ahbslavesfpga.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6074 megabytes
    Info: Processing ended: Thu Jun 06 14:21:24 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/wi199/OneDrive/Documentos/AHB FPGA/AHBslavesfpga/output_files/ahbslavesfpga.fit.smsg.


