41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 11 144 116 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 267 65 457 45 0 \NUL
Placeholder signal/recievers
22 9 547 379 527 0 \NUL
These are only present so circuit simulates without error
22 9 571 281 551 0 \NUL
Remove these once logic is implemented
22 9 595 257 575 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
19 40 202 99 183 0
wadr_1
19 43 184 102 165 0
wadr_0
20 271 188 330 169 0
reg30
20 273 309 332 290 0
reg10
20 266 373 325 354 0
reg00
20 277 247 336 228 0
reg20
5 112 388 161 339 0
5 146 408 195 359 0
3 204 203 253 154 1 0
3 199 324 248 275 1 0
3 203 262 252 213 1 0
3 205 382 254 333 1 0
5 129 344 178 295 0
5 114 262 163 213 0
19 31 327 90 308 0
wadr_1
19 31 309 90 290 0
wadr_0
19 32 271 91 252 0
wadr_1
19 33 247 92 228 0
wadr_0
19 25 393 84 374 0
wadr_1
19 25 373 84 354 0
wadr_0
19 43 164 102 145 0
show0
19 32 293 91 274 0
show0
19 34 229 93 210 0
show0
19 27 353 86 334 0
show0
19 423 197 482 178 0
wadr_1
19 426 179 485 160 0
wadr_0
20 654 183 713 164 0
reg31
20 654 305 713 286 0
reg11
20 702 369 761 350 0
reg01
20 705 240 764 221 0
reg21
5 495 383 544 334 0
5 526 405 575 356 0
3 587 198 636 149 1 0
3 581 320 630 271 1 0
3 584 256 633 207 1 0
3 595 384 644 335 1 0
5 501 340 550 291 0
5 495 256 544 207 0
19 413 323 472 304 0
wadr_1
19 413 305 472 286 0
wadr_0
19 413 265 472 246 0
wadr_1
19 414 241 473 222 0
wadr_0
19 409 390 468 371 0
wadr_1
19 408 368 467 349 0
wadr_0
19 425 159 484 140 0
show1
19 417 291 476 272 0
show1
19 413 223 472 204 0
show1
19 410 348 469 329 0
show1
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
22 268 439 567 419 0 \NUL
AND gate only ouput 1 when all 3 input are 1s
22 271 463 566 443 0 \NUL
Make select bits 1 before goes into AND gate
22 261 484 588 464 0 \NUL
Therefore, register input depends on keypad input
22 214 108 574 88 0 \NUL
show connectwith Mux to determine alu or kpad results
22 194 130 656 110 0 \NUL
To make structure clear, I also setup reg## so I have flipflops seperate
1 160 237 204 237
1 158 363 206 357
1 192 383 206 371
1 175 319 200 313
1 250 178 272 178
1 245 299 274 299
1 249 237 278 237
1 251 357 267 363
1 99 174 205 178
1 96 192 205 192
1 87 299 200 299
1 87 317 130 319
1 89 237 115 237
1 88 261 204 251
1 81 363 113 363
1 81 383 147 383
1 99 154 205 164
1 88 283 200 285
1 90 219 204 223
1 83 343 206 343
1 541 231 585 231
1 541 358 596 359
1 572 380 596 373
1 547 315 582 309
1 633 173 655 173
1 627 295 655 295
1 630 231 706 230
1 641 359 703 359
1 482 169 588 173
1 479 187 588 187
1 469 295 582 295
1 469 313 502 315
1 470 231 496 231
1 469 255 585 245
1 464 358 496 358
1 465 380 527 380
1 481 149 588 159
1 473 281 582 281
1 469 213 585 217
1 466 338 596 345
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
19 33 185 92 166 0
wadr_1
19 34 168 93 149 0
wadr_0
20 264 171 323 152 0
reg32
20 279 235 338 216 0
reg12
20 318 373 377 354 0
reg02
20 306 293 365 274 0
reg22
5 112 388 161 339 0
5 146 408 195 359 0
3 197 186 246 137 1 0
3 205 250 254 201 1 0
3 203 308 252 259 1 0
3 239 388 288 339 1 0
5 133 275 182 226 0
5 114 308 163 259 0
19 25 256 84 237 0
wadr_1
19 37 235 96 216 0
wadr_0
19 32 317 91 298 0
wadr_1
19 33 293 92 274 0
wadr_0
19 25 393 84 374 0
wadr_1
19 25 373 84 354 0
wadr_0
19 36 147 95 128 0
show2
19 41 223 100 204 0
show2
19 34 279 93 260 0
show2
19 27 353 86 334 0
show2
19 423 197 482 178 0
wadr_1
19 426 179 485 160 0
wadr_0
20 654 183 713 164 0
reg33
20 662 234 721 215 0
reg13
20 702 368 761 349 0
reg03
20 707 287 766 268 0
reg23
5 495 383 544 334 0
5 529 403 578 354 0
3 587 198 636 149 1 0
3 588 249 637 200 1 0
3 586 303 635 254 1 0
3 579 377 628 328 1 0
5 514 269 563 220 0
5 497 303 546 254 0
19 420 252 479 233 0
wadr_1
19 420 234 479 215 0
wadr_0
19 406 309 465 290 0
wadr_1
19 416 288 475 269 0
wadr_0
19 408 388 467 369 0
wadr_1
19 408 368 467 349 0
wadr_0
19 426 159 485 140 0
show3
19 424 219 483 200 0
show3
19 417 274 476 255 0
show3
19 410 348 469 329 0
show3
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
22 205 478 627 458 0 \NUL
Continue from last page, register place 2 and 3 for all 4 registers
1 160 283 204 283
1 158 363 240 363
1 192 383 240 377
1 179 250 206 239
1 243 161 265 161
1 251 225 280 225
1 249 283 307 283
1 285 363 319 363
1 90 158 198 161
1 89 175 198 175
1 93 225 206 225
1 81 246 134 250
1 89 283 115 283
1 88 307 204 297
1 81 363 113 363
1 81 383 147 383
1 92 137 198 147
1 97 213 206 211
1 90 269 204 269
1 83 343 240 349
1 543 278 587 278
1 541 358 580 352
1 575 378 580 366
1 560 244 589 238
1 633 173 655 173
1 634 224 663 224
1 632 278 708 277
1 625 352 703 358
1 482 169 588 173
1 479 187 588 187
1 476 224 589 224
1 476 242 515 244
1 472 278 498 278
1 462 299 587 292
1 464 358 496 358
1 464 378 530 378
1 482 149 588 159
1 480 209 589 210
1 473 264 587 264
1 466 338 580 338
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 231 183 280 111 1 1 1
20 709 511 768 492 0
reg0_1
20 334 511 393 492 0
reg0_0
20 713 365 772 346 0
reg1_1
20 317 379 376 360 0
reg1_0
20 703 240 762 221 0
reg2_1
20 284 264 343 245 0
reg2_0
20 688 120 747 101 0
reg3_1
20 293 140 352 121 0
reg3_0
19 118 152 177 133 0
update
19 118 204 177 185 0
clear
15 167 133 216 84
5 211 212 260 163 0
24 223 306 272 234 1 1 1
19 56 274 115 255 0
update
19 55 327 114 308 0
clear
15 165 259 214 210
5 186 343 235 294 0
24 244 421 293 349 1 1 1
19 55 440 114 421 0
clear
15 198 378 247 329
5 212 455 261 406 0
24 265 541 314 469 1 1 1
19 64 562 123 543 0
clear
15 230 492 279 443
5 229 577 278 528 0
24 645 551 694 479 1 1 1
19 470 538 529 519 0
clear
15 598 497 647 448
5 602 593 651 544 0
24 655 407 704 335 1 1 1
19 470 430 529 411 0
clear
15 611 359 660 310
5 603 450 652 401 0
24 628 282 677 210 1 1 1
19 448 299 507 280 0
clear
15 592 234 641 185
5 543 310 592 261 0
24 601 159 650 87 1 1 1
19 488 178 547 159 0
clear
15 550 110 599 61
5 585 190 634 141 0
19 116 133 175 114 0
reg30
19 55 257 114 238 0
reg20
19 50 368 109 349 0
reg10
19 64 479 123 460 0
reg00
19 488 108 547 89 0
reg31
19 449 231 508 212 0
reg21
19 457 346 516 327 0
reg11
19 460 496 519 477 0
reg01
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
3 185 182 234 133 1 0
19 118 187 177 168 0
wadr_1
19 119 170 178 151 0
wadr_0
19 489 124 548 105 0
update
3 557 155 606 106 1 0
19 489 159 548 140 0
wadr_1
19 490 142 549 123 0
wadr_0
3 176 305 225 256 1 0
19 55 307 114 288 0
wadr_1
19 56 290 115 271 0
wadr_0
5 120 306 169 257 0
19 448 249 507 230 0
update
3 573 277 622 228 1 0
19 445 283 504 264 0
wadr_1
19 446 266 505 247 0
wadr_0
5 519 277 568 228 0
3 181 414 230 365 1 0
19 49 387 108 368 0
update
19 52 423 111 404 0
wadr_1
19 53 406 112 387 0
wadr_0
5 137 431 186 382 0
3 600 407 649 358 1 0
19 455 365 514 346 0
update
19 458 401 517 382 0
wadr_1
19 459 384 518 365 0
wadr_0
5 533 421 582 372 0
3 185 531 234 482 1 0
19 62 500 121 481 0
update
19 62 534 121 515 0
wadr_1
19 62 517 121 498 0
wadr_0
5 132 532 181 483 0
5 140 564 189 515 0
3 594 545 643 496 1 0
19 455 516 514 497 0
update
19 458 557 517 538 0
wadr_1
19 457 538 516 519 0
wadr_0
5 528 541 577 492 0
5 541 569 590 520 0
22 272 40 487 20 0 \NUL
Flip Flops for register bit 0 and 1
22 256 62 519 42 0 \NUL
The flip flops includes clear and update 
22 240 83 529 63 0 \NUL
Only selected bits can be update(1 on clock)
1 213 108 245 113
1 257 187 245 179
1 174 194 212 187
1 211 234 237 236
1 232 318 237 302
1 111 317 187 318
1 244 353 258 351
1 258 430 258 417
1 111 430 213 430
1 276 467 279 471
1 290 369 318 369
1 311 489 335 501
1 294 130 277 131
1 269 254 285 254
1 644 472 659 481
1 648 568 659 547
1 526 528 603 568
1 657 334 669 337
1 649 425 669 403
1 526 420 604 425
1 638 209 642 212
1 589 285 642 278
1 504 289 544 285
1 596 85 615 89
1 631 165 615 155
1 544 168 586 165
1 647 107 689 110
1 674 230 704 230
1 701 355 714 355
1 691 499 710 501
1 172 123 232 131
1 111 247 224 254
1 106 358 245 369
1 120 469 266 489
1 230 552 120 552
1 544 98 602 107
1 505 221 629 230
1 513 336 656 355
1 516 486 646 499
1 279 537 275 552
1 174 142 186 143
1 175 160 186 157
1 174 177 186 171
1 545 114 558 116
1 546 132 558 130
1 545 149 558 144
1 603 130 602 125
1 231 157 232 149
1 112 264 177 266
1 112 280 121 281
1 166 281 177 280
1 111 297 177 294
1 222 280 224 272
1 502 256 520 252
1 565 252 574 252
1 501 273 574 266
1 504 239 574 238
1 619 252 629 248
1 105 377 182 375
1 109 396 182 389
1 108 413 138 406
1 227 389 245 387
1 511 355 601 368
1 515 374 601 382
1 514 391 534 396
1 646 382 656 373
1 118 490 186 492
1 118 507 133 507
1 118 524 141 539
1 186 539 186 520
1 178 507 186 506
1 511 506 595 506
1 513 528 529 516
1 514 547 542 544
1 587 544 595 534
1 574 516 595 520
1 231 506 266 507
1 640 520 646 517
1 183 406 182 403
1 579 396 601 396
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
24 242 365 291 293 1 1 1
15 191 316 240 267
24 242 365 291 293 1 1 1
15 191 316 240 267
24 242 365 291 293 1 1 1
19 55 399 114 380 0
clear
15 191 316 240 267
5 181 414 230 365 0
24 235 244 284 172 1 1 1
19 45 257 104 238 0
clear
15 191 190 240 141
5 196 271 245 222 0
24 654 177 703 105 1 1 1
19 438 203 497 184 0
clear
15 573 133 622 84
5 622 197 671 148 0
24 627 290 676 218 1 1 1
19 419 318 478 299 0
clear
15 553 245 602 196
5 590 332 639 283 0
24 639 418 688 346 1 1 1
19 422 449 481 430 0
clear
15 582 374 631 325
5 610 463 659 414 0
24 662 567 711 495 1 1 1
19 419 587 478 568 0
clear
15 598 522 647 473
5 640 597 689 548 0
24 396 106 445 34 1 1 1
19 238 122 297 103 0
clear
15 345 57 394 8
5 364 126 413 77 0
24 230 511 279 439 1 1 1
19 61 549 120 530 0
clear
15 179 462 228 413
5 199 564 248 515 0
20 728 526 787 507 0
reg0_3
20 300 469 359 450 0
reg0_2
20 719 376 778 357 0
reg1_3
20 299 321 358 302 0
reg1_2
20 700 247 759 228 0
reg2_3
20 303 202 362 183 0
reg2_2
20 725 136 784 117 0
reg3_3
20 473 60 532 41 0
reg3_2
19 237 49 296 30 0
reg32
19 104 184 163 165 0
reg22
19 52 322 111 303 0
reg12
19 58 469 117 450 0
reg02
19 438 133 497 114 0
reg33
19 414 249 473 230 0
reg23
19 425 376 484 357 0
reg13
19 418 517 477 498 0
reg03
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
19 438 150 497 131 0
update
3 566 173 615 124 1 0
19 438 185 497 166 0
wadr_1
19 439 168 498 149 0
wadr_0
19 239 68 298 49 0
update
3 337 97 386 48 1 0
19 239 103 298 84 0
wadr_1
19 240 86 299 67 0
wadr_0
19 44 206 103 187 0
update
3 164 237 213 188 1 0
19 44 222 103 203 0
wadr_0
5 108 238 157 189 0
19 43 239 102 220 0
wadr_1
3 173 363 222 314 1 0
19 50 342 109 323 0
update
19 53 378 112 359 0
wadr_1
19 54 361 113 342 0
wadr_0
5 117 391 166 342 0
3 579 424 628 375 1 0
19 424 395 483 376 0
update
19 421 431 480 412 0
wadr_1
19 422 414 481 395 0
wadr_0
5 542 446 591 397 0
19 419 266 478 247 0
update
3 539 297 588 248 1 0
19 419 282 478 263 0
wadr_0
5 483 298 532 249 0
19 418 299 477 280 0
wadr_1
3 186 519 235 470 1 0
19 58 490 117 471 0
update
19 52 527 111 508 0
wadr_1
19 56 510 115 491 0
wadr_0
5 120 528 169 479 0
5 134 546 183 497 0
3 613 565 662 516 1 0
19 416 537 475 518 0
update
19 413 571 472 552 0
wadr_1
19 414 554 473 535 0
wadr_0
5 553 569 602 520 0
5 495 586 544 537 0
22 502 32 791 12 0 \NUL
Flip Flops continued.(For register space 2 3)
1 237 291 256 295
1 227 389 256 361
1 111 389 182 389
1 237 165 249 174
1 242 246 249 240
1 101 247 197 246
1 619 108 668 107
1 668 172 668 173
1 494 193 623 172
1 599 220 641 220
1 636 307 641 286
1 475 308 591 307
1 628 349 653 348
1 656 438 653 414
1 478 439 611 438
1 644 497 676 497
1 686 572 676 563
1 475 577 641 572
1 391 32 410 36
1 410 101 410 102
1 294 112 365 101
1 225 437 244 441
1 245 539 244 507
1 117 539 200 539
1 442 54 474 50
1 281 192 304 192
1 288 313 300 311
1 276 459 301 459
1 700 125 726 126
1 673 238 701 237
1 685 366 720 366
1 708 515 729 516
1 293 39 397 54
1 160 174 236 192
1 108 312 243 313
1 114 459 231 459
1 494 123 655 125
1 470 239 628 238
1 481 366 640 366
1 663 515 474 507
1 494 140 567 134
1 495 158 567 148
1 494 175 567 162
1 612 148 655 143
1 295 58 338 58
1 296 76 338 72
1 295 93 338 86
1 397 72 383 72
1 100 196 165 198
1 100 212 109 213
1 154 213 165 212
1 99 229 165 226
1 210 212 236 210
1 106 332 174 324
1 110 351 174 338
1 109 368 118 366
1 480 385 580 385
1 478 404 580 399
1 477 421 543 421
1 475 256 540 258
1 475 272 484 273
1 529 273 540 272
1 474 289 540 286
1 628 256 585 272
1 219 338 243 331
1 640 384 625 399
1 114 480 187 480
1 112 500 121 503
1 108 517 135 521
1 180 521 187 508
1 166 503 187 494
1 472 527 614 526
1 470 544 554 544
1 469 561 496 561
1 541 561 614 554
1 599 544 614 540
1 659 540 663 533
1 232 494 231 477
1 174 352 163 366
1 580 413 588 421
38 6
31 101 300 150 215 0 2
31 105 524 154 439 0 2
31 96 200 145 115 0 2
31 101 413 150 328 0 2
19 21 389 80 370 0
kpad_2
19 14 503 73 484 0
kpad_3
19 21 175 80 156 0
kpad_0
19 36 275 95 256 0
kpad_1
19 21 370 80 351 0
alu_2
19 16 483 75 464 0
alu_3
19 23 158 82 139 0
alu_0
19 35 258 94 239 0
alu_1
19 533 190 592 171 0
adr2_1
19 535 207 594 188 0
adr2_0
19 254 149 313 130 0
adr1_1
19 255 165 314 146 0
adr1_0
19 10 524 69 505 0
sel
19 25 410 84 391 0
sel
19 29 303 88 284 0
sel
19 21 200 80 181 0
sel
20 161 165 220 146 0
show0
20 164 270 223 251 0
show1
20 170 389 229 370 0
show2
20 163 459 222 440 0
show3
31 374 133 423 48 0 1
20 432 95 491 76 0
in1_3
20 431 206 490 187 0
in1_2
20 426 379 485 360 0
in1_1
20 441 508 500 489 0
in1_0
20 707 168 766 149 0
in2_3
20 718 273 777 254 0
in2_2
20 706 422 765 403 0
in2_1
20 710 547 769 528 0
in2_0
19 241 267 300 248 0
adr1_1
19 242 285 301 266 0
adr1_0
31 375 242 424 157 0 1
19 243 403 302 384 0
adr1_1
19 244 423 303 404 0
adr1_0
31 370 374 419 289 0 1
19 255 530 314 511 0
adr1_1
19 256 550 315 531 0
adr1_0
31 376 542 425 457 0 1
31 634 203 683 118 0 1
19 536 323 595 304 0
adr2_1
19 538 340 597 321 0
adr2_0
31 647 310 696 225 0 1
19 540 447 599 428 0
adr2_1
19 542 464 601 445 0
adr2_0
31 641 460 690 375 0 1
19 555 570 614 551 0
adr2_1
19 557 587 616 568 0
adr2_0
31 656 583 705 498 0 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
19 243 248 302 229 0
reg0_2
19 253 130 312 111 0
reg0_3
19 253 509 312 490 0
reg0_0
19 243 384 302 365 0
reg0_1
19 245 231 304 212 0
reg1_2
19 255 112 314 93 0
reg1_3
19 251 490 310 471 0
reg1_0
19 240 366 299 347 0
reg1_1
19 245 213 304 194 0
reg2_2
19 255 94 314 75 0
reg2_3
19 249 470 308 451 0
reg2_0
19 240 346 299 327 0
reg2_1
19 247 195 306 176 0
reg3_2
19 254 77 313 58 0
reg3_3
19 245 449 304 430 0
reg3_0
19 237 326 296 307 0
reg3_1
19 554 550 613 531 0
reg0_0
19 552 531 611 512 0
reg1_0
19 550 511 609 492 0
reg2_0
19 546 490 605 471 0
reg3_0
19 534 427 593 408 0
reg0_1
19 531 409 590 390 0
reg1_1
19 531 389 590 370 0
reg2_1
19 528 369 587 350 0
reg3_1
19 536 303 595 284 0
reg0_2
19 536 283 595 264 0
reg1_2
19 528 264 587 245 0
reg2_2
19 525 245 584 226 0
reg3_2
19 535 169 594 150 0
reg0_3
19 530 149 589 130 0
reg1_3
19 525 131 584 112 0
reg2_3
19 520 109 579 90 0
reg3_3
14 40 230 89 181
14 57 336 106 287
14 37 447 86 398
14 39 554 88 505
14 322 167 371 118
14 582 224 631 175
14 621 343 670 294
14 332 281 381 232
14 359 427 408 378
14 714 476 763 427
14 381 580 430 531
14 744 581 793 532
22 9 596 285 576 0 \NUL
Muxs to select output kpad or alu by store
22 282 39 458 19 0 \NUL
Muxs for select alu input1.
22 559 38 723 18 0 \NUL
Mux for select alu input2
22 10 577 378 557 0 \NUL
show for assigning keypad input to 16 bits of 4 registers
1 142 154 162 155
1 147 254 165 260
1 147 367 171 379
1 151 478 164 449
1 79 148 97 154
1 77 165 97 160
1 91 248 102 254
1 92 265 102 260
1 77 360 102 367
1 77 379 102 373
1 72 473 106 478
1 70 493 106 484
1 66 514 106 508
1 81 400 102 397
1 85 293 102 284
1 77 190 97 184
1 375 117 311 155
1 375 111 310 139
1 376 226 298 275
1 376 220 297 257
1 371 358 300 413
1 371 352 299 393
1 377 526 312 540
1 377 520 311 520
1 635 181 589 180
1 635 187 591 197
1 648 288 592 313
1 648 294 594 330
1 642 438 596 437
1 642 444 598 454
1 657 561 611 560
1 657 567 613 577
1 433 85 420 87
1 432 196 421 196
1 427 369 416 328
1 442 498 422 496
1 708 158 680 157
1 719 263 693 264
1 707 412 687 414
1 711 537 702 537
1 375 75 310 67
1 375 81 311 84
1 375 87 311 102
1 375 93 309 120
1 376 184 303 185
1 376 190 301 203
1 376 196 301 221
1 376 202 299 238
1 371 316 293 316
1 371 322 296 336
1 371 328 296 356
1 371 334 299 374
1 377 484 301 439
1 377 490 305 460
1 377 496 307 480
1 377 502 309 499
1 635 145 576 99
1 635 151 581 121
1 635 157 586 139
1 635 163 591 159
1 648 252 581 235
1 648 258 584 254
1 648 264 592 273
1 648 270 592 293
1 642 402 584 359
1 642 408 587 379
1 642 414 587 399
1 642 420 590 417
1 602 480 657 525
1 657 531 606 501
1 657 537 608 521
1 657 543 610 540
1 97 196 86 205
1 102 296 103 311
1 102 409 83 422
1 85 529 106 520
1 628 199 635 199
1 667 318 648 306
1 642 456 760 451
1 657 579 790 556
1 377 538 427 555
1 378 256 376 238
1 405 402 371 370
1 368 142 375 129
38 7
20 649 348 708 329 0
alu_3
20 634 203 693 184 0
alu_2
20 259 322 318 303 0
alu_1
20 243 220 302 201 0
alu_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 12 30 86 10 0 \NUL
Zeo,Zhang
22 12 54 80 34 0 \NUL
xzhan214
19 33 202 92 183 0
in1_2
19 36 219 95 200 0
in1_3
19 41 235 100 216 0
in1_0
19 31 183 90 164 0
in1_1
19 36 283 95 264 0
in2_0
19 38 263 97 244 0
in2_1
22 234 41 508 21 0 \NUL
Self remind:In1 shift bits. In2 shift amount
31 176 231 225 146 0 1
31 184 359 233 274 0 1
31 570 238 619 153 0 1
31 574 385 623 300 0 1
19 39 312 98 293 0
in1_2
19 37 332 96 313 0
in1_3
19 39 353 98 334 0
in1_0
19 45 376 104 357 0
in1_1
19 391 244 450 225 0
in1_2
19 384 191 443 172 0
in1_3
19 388 209 447 190 0
in1_0
19 389 227 448 208 0
in1_1
19 405 379 464 360 0
in1_2
19 402 399 461 380 0
in1_3
19 402 338 461 319 0
in1_0
19 402 361 461 342 0
in1_1
19 40 427 99 408 0
in2_0
19 42 407 101 388 0
in2_1
19 394 293 453 274 0
in2_0
19 396 273 455 254 0
in2_1
19 403 443 462 424 0
in2_0
19 405 423 464 404 0
in2_1
22 644 82 782 62 0 \NUL
ALU0: 0:0 1:3 2:2 3:1
22 656 55 780 35 0 \NUL
select: to which bit
22 645 105 783 85 0 \NUL
ALU1: 0:1 1:0 2:3 3:2
22 644 129 782 109 0 \NUL
ALU2: 0:2 1:1 2:0 3:3
22 646 153 784 133 0 \NUL
ALU3: 0:3 1:2 2:1 3:0
14 127 262 176 213
14 144 411 193 362
14 522 286 571 237
14 512 470 561 421
22 224 74 544 54 0 \NUL
Since only 4 bits to rotate. Only four possibilities
1 87 173 177 173
1 89 192 177 179
1 92 209 177 185
1 97 225 177 191
1 94 253 177 209
1 92 273 177 215
1 95 302 185 301
1 93 322 185 307
1 95 343 185 313
1 101 366 185 319
1 98 397 185 337
1 96 417 185 343
1 222 185 244 210
1 230 313 260 312
1 440 181 571 180
1 444 199 571 186
1 445 217 571 192
1 447 234 571 198
1 452 263 571 216
1 450 283 571 222
1 616 192 635 193
1 620 339 650 338
1 461 413 575 363
1 459 433 575 369
1 458 328 575 327
1 458 351 575 333
1 461 369 575 339
1 458 389 575 345
1 173 237 177 227
1 190 386 185 355
1 575 381 558 445
1 571 234 568 261
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
