
# 应变硅技术对载流子迁移率的提升机制

## 应变硅技术的基本原理与定义

应变硅技术（Strained Silicon Technology）是通过在硅晶体中引入机械应力来改变其晶格结构，从而优化载流子（电子或空穴）传输特性的半导体工艺。当硅材料受到拉伸或压缩应力时，其晶格常数会发生形变，导致导带和价带能带结构发生变化。这种能带结构的改变会直接影响载流子的有效质量（Effective Mass）和散射概率，最终表现为迁移率（Mobility）的提升。

## 应力类型与载流子迁移率的关系

在半导体制造中，主要通过两种应力形式实现性能优化：
1. **双轴拉伸应力**：通常通过外延生长硅锗（SiGe）衬底实现，使上层硅原子间距被拉长1-2%。这种应力会降低导带能谷的能级分裂，使电子更易占据迁移率较高的Δ2能谷，同时减少声子散射。
2. **单轴压缩应力**：常见于PMOS晶体管中，通过SiGe源漏嵌入式技术（eSiGe）实现。这种应力会扭曲价带结构，使轻重空穴带分离，从而降低空穴的有效质量。

实验数据表明，**电子迁移率在双轴应变下可提升70-110%**，而**空穴迁移率在单轴压缩应变下可提升30-50%**（Intel 65nm工艺节点数据）。

## 能带工程的具体作用机制

应变硅技术本质上是能带工程（Band Engineering）的应用：
1. **导带变形**：对于NMOS，拉伸应力使六重简并的导带能谷（Δ6）分裂为四重（Δ4）和二重（Δ2）能谷。由于Δ2能谷具有更低的有效质量，电子更倾向于占据这些状态。
2. **价带重组**：对于PMOS，压缩应力使价带顶部的轻重空穴带分离，减少带间散射。同时空穴有效质量从0.49m0降至约0.25m0（m0为自由电子质量）。
3. **散射抑制**：应力会改变载流子与晶格振动（声子）的相互作用，降低光学声子散射率，使平均自由程增长。

## 工艺实现方法与技术演进

主流应变技术包括：
1. **全局应变**：通过SiGe虚拟衬底（Virtual Substrate）实现，成本较高但均匀性好，早期用于90nm节点。
2. **局部应变**：采用接触蚀刻停止层（CESL, Contact Etch Stop Layer）或嵌入式SiGe源漏，28nm后成为主流。
3. **应力记忆技术（SMT）**：利用氮化物覆盖层的回缩应力，在FinFET中可额外获得10-15%迁移率增益。

当前3nm节点采用的**超晶格应变技术**（如交替堆叠Si/SiGe）可使沟道应力超过2GPa，相比无应变硅迁移率提升达200%。

## 技术局限性与未来发展

尽管应变硅效果显著，但仍存在挑战：
1. 应力松弛效应随器件尺寸缩小加剧
2. 不同晶向的应力敏感性差异（如(110)晶向空穴迁移率增益优于(100)）
3. 与GAA(Gate-All-Around)架构的集成兼容性问题

未来可能转向**应变工程与二维材料的结合**，例如拉伸应变二硫化钼（MoS2）已展示出>300cm²/V·s的室温迁移率。