---
# 常用定义
title: "Verilog入门笔记：第2章 基础语法及数据"
date: 2023-2-6    # 创建时间
lastmod: 2023-01-20 # 最后修改时间
draft: false                       # 是否是草稿？
tags: ["Verilog", "IC", "开发"]  # 标签
categories: ["Verilog"]              # 分类
author: "李尚坤"                  # 作者

# 用户自定义
# 你可以选择 关闭(false) 或者 打开(true) 以下选项
comment: false   # 关闭评论
toc: true       # 关闭文章目录
# 你同样可以自定义文章的版权规则
contentCopyright: '<a rel="license noopener" href="https://creativecommons.org/licenses/by-nc-nd/4.0/" target="_blank">CC BY-NC-ND 4.0</a>'
reward: false	 # 关闭打赏
mathjax: true    # 打开 mathjax
---

# CHAPTER 2

## 2.1 Verilog基础语法

### 代码格式

格式与C代码相近，以分号`;`结尾

### 注释

- 单行注释`//`
- 多行注释`/*` 与 `*/`结合

### 标识符与关键词

- 标识符：由字母，数字，`$` ，`_`组合而成，但第一个字符必须为字母或者下划线。标识符区分大小写
- 关键字：类似C语言，是verilog用于预定义语言用的标识符

## 2.2 Verilog数值表示

### 布尔数值表示

- 0：逻辑假/低电平
- 1：逻辑真/高电平
- x/X：未知
- z/Z：高阻态

### 整数数值表示

- 十进制 d，十六进制 h，八进制 o，二进制 b

- 指明位宽

  ```verilog
  4'b1011         // 4bit 数值
  32'h3022_c0de   // 32bit 的数值，下划线为增加可读性
  ```

- 也可不指明位宽，且直接写数字时默认为十进制

- 负数直接在表示位宽的数字前加负号

### 字符串表示

- 用""括起来的字符队列

## 2.3 Verilog数据类型

### 线网(wire)

- wire类型表示硬件单元之间的物理连线

### 寄存器(reg)

- reg类型用来表示存储单元
- 整数、实数、时间等数据类型属于reg类型
  - 整数（`integer`）：reg为无符号数，integer为有符号数
  - 实数（`real`）：可用十进制/科学计数法表示
  - 时间（`time`）：对仿真时间进行保存，通过调用`$time`获取当前仿真时间
  - 字符串：每一个字符占8bit，有转义字符

### 数组

```verilog
integer          flag [7:0] ; //8个整数组成的数组
reg  [3:0]       counter [3:0] ; //由4个4bit计数器组成的数组
wire [7:0]       addr_bus [3:0] ; //由4个8bit wire型变量组成的数组
wire             data_bit[7:0][5:0] ; //声明1bit wire型变量的二维数组
reg [31:0]       data_4d[11:0][3:0][3:0][255:0] ; //声明4维的32bit数据变量数组
```

- 数组由**多个元件**组成，向量是一个**元件**

- 存储器：一种寄存器数组，可用来描述RAM和ROM

  ```verilog
  reg               membit[0:255] ;  //256bit的1bit存储器
  reg  [7:0]        mem[0:1023] ;    //1Kbyte存储器，位宽8bit
  mem[511] = 8'b0 ;                  //令第512个8bit的存储单元值为0
  ```

### 向量

- 当位宽大于1时，wire或reg类型可以声明为向量

  ```verilog
  reg [3:0]      counter ;    //声明4bit位宽的寄存器counter
  wire [32-1:0]  gpio_data;   //声明32bit位宽的线型变量gpio_data
  wire [8:2]     addr ;       //声明7bit位宽的线型变量addr，位宽范围为8:2
  reg [0:31]     data ;       //声明32bit位宽的寄存器变量data, 最高有效位为0
  ```

- Verilog支持可变的向量域选择

  ```verilog
  reg [31:0]     data1 ;
  reg [7:0]      byte1 [3:0];//byte1变量的每一个元素都为一个8bit宽的寄存器
  integer j ;
  always@* begin
      for (j=0; j<=3;j=j+1) begin
          byte1[j] = data1[(j+1)*8-1 : j*8]; 
          //把data1[7:0]…data1[31:24]依次赋值给byte1[0][7:0]…byte[3][7:0]
      end
  end
  ```

- **Verillog 还支持指定 bit 位后固定位宽的向量域选择访问**

  - **[bit+: width]** : 从起始 bit 位开始递增，位宽为 width
  - **[bit-: width]** : 从起始 bit 位开始递减，位宽为 width

- Verilog可以利用大括号`{}`进行数据拼接

  ```verilog
  wire [31:0]    temp1, temp2 ;
  assign temp1 = {byte1[0][7:0], data1[31:8]};  //数据拼接
  assign temp2 = {32{1'b0}};  //赋值32位的数值0  
  ```

### 参数（parameter）

- localparam可以声明局部参数，值不能改变

## 2.4 Verilog表达式

### 表达式（操作符+操作数）

- 操作数：常数，整数，实数，线网，寄存器，时间，位选，域选，存储器及函数调用等

- 操作符：算术、关系、等价、逻辑、按位、归约、移位、拼接、条件（与C语言类似）

  - **算术**：加(+)，减(-)，乘(*)，除(/)，幂(\*\*)，模(%)。如果操作数的某一位为x，则计算结构全部为x。**位宽**：无符号数乘法时，结果变量位宽应该为 2 个操作数**位宽之和** 

  - **关系**：大于，小于，大于等于，小于等于。如果操作数中有一位为x，则关系表达式结果为x

  - **等价**：相等(==)，不等(!=)，全等(\=\=\=)，不全等(!\=\=\=)

  - **逻辑**：与（&&），或（||），非(!)

  - **按位**：取反(~)，与(&)，或(|)，异或(^)，同或

  - **归约**

  - **移位**：逻辑左右移（>>, <<），算术左右移（>>>, <<<）
    算术左移和逻辑左移时，右边低位会补 0。

    逻辑右移时，左边高位会补 0；而算术右移时，左边高位会补充符号位，以保证数据缩小后值的正确性。

  - **拼接**：{,}

  - **条件**：`condition_expression ? true_expression : false_expression`

  - 操作符优先级

## 2.5 Verilog编译指令

- 类似C语言中的预编译指令

- 以**`**为开头

- **``define`**

- **``undef`**

  - 在编译阶段，**``define`** 用于文本替换，类似于 C 语言中的 **#define**
  - **``undef`** 用来取消之前的宏定义

- \`ifdef, \`ifndef, \`elsif, \`endif, \`else

  - 条件编译指令

  - ```verilog
    `ifdef       MCU51
        parameter DATA_DW = 8   ;
    `elsif       WINDOW
        parameter DATA_DW = 64  ;
    `else
        parameter DATA_DW = 32  ;
    `endif
    ```

- \`include

  - 编译时将一个verilog文件包括在内

- \`timescale

  - 将时间单位与实际时间相关联，用于定义时延、仿真的单位和精度

  - ```verilog
    `timescale      time_unit / time_precision //time_unit为单位，time_precision为精度
    ```

  - 在编译过程中，**\`timescale** 指令会影响后面所有模块中的时延值，直至遇到另一个 **\`timescale** 指令或 **\`resetall** 指令

  - 如果一个设计中的多个模块都带有 **\`timescale** 时，模拟器总是定位在所有模块的最小时延精度上，并且所有时延都相应地换算为最小时延精度，时延单位并不受影响

  - 并行子模块的\`timescale不会相互影响‘

- \`default_nettype

  - 用于为隐式的线网变量指定为线网类型，即将没有被声明的连线定义为线网类型

- \`resetall 

  - 将所有的编译指令重新设置为缺省值

- \`celldefine \`endcelldefine

  - 将模块标记为单元模块

  - ```verilog
    `celldefine
    module (
        input      clk,
        input      rst,
        output     clk_pll,
        output     flag);
            ……
    endmodule
    `endcelldefine
    ```

- \`unconnected_drive, \`nounconnected_drive

  - 在模块实例化中，出现在这两个编译指令间的任何未连接的输入端口，为正偏电路状态或者为反偏电路状态