# 组成原理 #

## 第1章 计算机系统概述 ##

### 大纲要求 ###

1. 计算机的发展历程
2. 计算机系统层次结构
	1. 计算机系统的基本组成
	2. 计算机硬件的基本组成
	3. 计算机软件和硬件的关系
	4. 计算机的工作过程
3. 计算机性能指标：吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS、GFLOPS、TFLOPS、PFLOPS

### 考点与要点分析 ###

#### 核心考点 ####

#### 基础要点 ####

1. 计算机硬件和软件的发展过程
2. 计算机系统的基本组成
3. 计算机硬件的基本组成
4. 计算机指令的完整流程
5. 计算机性能指标

# 第2章 数据的表示和运算 #

## 大纲要求 ##

1. 数制与编码
	1. 进位计数制及其相互转换
	2. 真值和机器数
	3. BCD码
	4. 字符与字符串
	5. 校验码
2. 定点数的表示和运算
	1. 定点数的表示：无符号数的表示，有符号数的表示
	2. 定点数的运算： 定点数的移位运算，原码定点数的加/减运算，补码定点数的加/减运算，定点数的乘/除运算，溢出的概念和判别方法。
3. 浮点数的表示和运算
	1. 浮点数的表示：IEEE754
	2. 浮点数的加/减运算
4. 算术逻辑单元（ALU） 
	1. 串行加法器和并行加法器
	2. 算术逻辑单元的功能和结构

## 考点与要点分析 ##

### 核心考点 ###

### 基础要点 ###

1. 各种进制的相互转换
2. 各种校验码
3. 定点数的无符号、有符号表示
4. 各种机器数的表示方式（原码、补码、反码、移码）
5. 定点数的加/减/乘/除运算
6. 溢出的基本概念及判别方法
7. IEEE 754标准
8. 浮点数的加/减运算
9. 加法器的内部结构以及各种进位链的基本原理
10. 算术逻辑单元的功能和结构

## 知识点讲解 ##

### 2.1 数制与编码 ###

#### 2.1.1 进位计数制及其相互转换 ####

**1. 二进制、八进制、十进制、十六进制的基本概念**

**2. 二进制、八进制、十进制、十六进制的相互转换**

在八进制数、十进制数和十六进制数的相互转换中，一个较为容易的方法就是以二进制作为中介，例如，将一个八进制转换为十六进制数，直接转换显得有点难，可以先将八进制数转换为二进制数，再将二进制数4位分成1组，进而转换为十六进制数。

#### 2.1.2 真值和机器数 ####

0表示正* 号，1表示负号。

#### 2.1.3 BCD码 ####

二进制编码的十进制数（Binary-Coded Decimal,BCD）是以二进制数来编码表示十进制的0~9。常见的BCD码分为两类：**有权BCD码**和**无权BCD码**。

**1. 8421码**

**2. 余3码**

**3. 2421码**

#### 2.1.4 字符和字符串 ####

**1. 字符编码ASCII码**

计算机的信息包括数据信息和控制信息，数据信息又分为数值和非数值信息。非数值信息和数据信息包括字母、各种控制符号、图形符号等，它们都以二进制编码方式存入计算机并得以处理。

最常见的字符编码是ASCII码。

**2. 汉字编码**

**3. 字符串大小端存放**

#### 2.1.5 校验码 ####

检错编码：就是通过一定的编码和解码，能够在接收端解码时检查出传输的错误，但不能纠正错误。常见的检错编码有奇偶校验码和循环冗余校验（CRC）码

**1. 奇偶校验码**

奇偶校验码就是在信息码的基础上加一位校验码，可以在信息码前面或后面，分为奇校验和偶校验。

* 奇校验：
* 偶校验：

**2. 循环冗余校验（CRC）码**

# 第3章 存储器层次结构 #

## 大纲要求 ##

1. 存储器的分类
2. 存储器的层次化结构
3. 半导体随机存取存储器
	1. SRAM存储器
	2. DRAM存储器
	3. 只读存储器
	4. Flash存储器
4. 主存储器与CPU的连接
5. 双口RAM和多模块存储器
6. 高速缓冲存储器（Cache）
	1. Cache的基本工作原理
	2. Cache的主存之间的映射方式
	3. Cache中主存块的替换算法
	4. Cache写操作策略
7. 虚拟存储器
	1. 虚拟存储器的基本概念
	2. 页式虚拟存储器
	3. 段式虚拟存储器
	4. 段页式虚拟存储器
	5. TLB（快表）
8. 外存储器
 
## 考点与要点分析 ##

### 核心考点 ###

## 本章知识体系框架图 ##

## 知识点讲解 ##

### 3.1 存储器的基本概念 ###

#### 3.1.1 存储器的分类 ####

一个完整的存储器应该包括主存储器、高速缓冲存储器（Cache）和辅助存储器。（在计算机组成原理科目中，存储器和主存储器、主存、内存是同义词）

**1. 存储介质分类**



**2. 按存取方式分类**

按存取方式分类，可分位**随机存取存储器、只读存储器、顺序存取存储器和直接存取存储器**。

1. 随机存取存储器，随机存取存储器（Random Access Memory， RAM）。
	1. 优点：读写方便，使用灵活
	2. 缺点：断电丢失
	3. 分类：静态RAM（SRAM）和动态RAM（DRAM），静态RAM常用作高速缓冲存储器，动态RAM常用作主存
2. 只读存储器
3. 串行访问存储器

**3. 按在计算机中的作用分类**

按在计算机系统中的作用不同，可分位主存储器（主存）、辅助存储器（辅存）、缓存存储器。

#### 3.1.2 存储器的性能指标 ####

存储器主要有三个性能指标：存储容量、单位成本和存储速度。

1. 存储容量 = 存储字数 * 字长。
2. 单位成本
3. 存储速度

### 3.2 存储器的层次化结构 ###

寄存器（寄存器是有限存储容量的高速存储部件，它们可用来暂存指令、数据等）通常都是制作在CPU芯片内。寄存器中的数直接在CPU内部参与运算，CPU内可以有十几或者几十个寄存器。

### 3.3 半导体随机存取存储器 ###

#### 3.3.1 半导体随机存取存储器的基本概念 ####

**1. 半导体存储芯片的基本结构**

半导体存储芯片主要由存储矩阵、译码驱动电路和读/写电路组成。

* 地址线是单向的，数据线是双向的，剩下的属于控制线，控制线有**读/写控制线**和**片选线**两种。
* 读/写控制线用来进行读/写操作，片选线用来选择存储芯片

**2. 半导体存储芯片的译码驱动方式**

#### 3.3.2 SRAM存储器 ####

存储器的工作分为三大部分：保持存储信息、读数据和写数据。

**1. 保持存储信息**

**2. 读数据**

**3. 写数据**

#### 3.3.3 DRAM存储器 ####

**1. DRAM的工作原理**

1. 保持存储信息，基本存储电路可以分为多管型和单管型，共同特点就是遵循存储电荷的原理。
2. 读数据

**2. DRAM存储器的刷新**

#### 3.3.4 只读存储器 ####



#### 3.3.5 Flash存储器 ####

### 3.4 主存储器与CPU的连接 ###

### 3.5 双口RAM和多模块存储器 ###

### 3.6 高速缓冲存储器（Cache） ###

### 3.7 虚拟存储器 ###

### 3.8 外存储器 ###

# 第4章 指令系统 #

## 大纲要求 ##

1. 指令格式
	1. 指令的基本格式
	2. 定长操作码指令格式
	3. 不定长操作码指令格式
2.  指令的寻址方式
	1. 数据寻址和指令寻址
	2. 常见寻址方式
3.  CISC和RISC的基本概念

## 考点与要点分析 ##

### 核心考点 ###

1. （四星）各种寻址方式的原理，特别是多种寻址方式综合应用；能自行设计相应的指令格式
2. （二星）掌握不定长操作码的原理，并能通过该原理自行设计指令系统
3. （一星）CISC和RISC的基本特点与区别

### 基础要点 ###

## 本章知识体系框架图 ##

## 知识点讲解 ##

### 4.1 指令格式 ###

#### 4.1.1 指令的基本格式 ####

# 第5章 中央处理器 #

## 大纲要求 ##

## 考点与要点分析 ##

## 本章知识体系框架图 ##

## 知识点讲解 ##

# 第6章 总线 #

## 大纲要求 ##

## 考点与要点分析 ##

## 本章知识体系框架图 ##

## 知识点讲解 ##

### 6.1 总线概述 ###

#### 6.1.1 总线的基本概念 ####

总线是连接多个部件的信息传输线，是各部件共享的传输介质。

1. **总线的传输周期**。指CPU通过总线对存储器或I/O端口进行一次访问所需的时间，包括总线申请阶段、寻址阶段、传输阶段和结束阶段
2. **总线的宽度**。总线实际上是由许多传输线或通路组成的，每条线可一位一位地传输二进制代码，一串二进制代码可在一段时间内逐一传输完成。若干条传输线可以同时传输若干位二进制代码。
3. **总线特性**。

#### 6.1.2 总线的分类 ####

1. 按数据传送方式可以分位**并行传输总线**和**串行传输总线**。
2. 按总线的使用范围可以分位**计算机总线**、**测评总线**等。
3. 按连接部件不同可以分位**片内总线**、**系统总线**、**通信总线**等。
	1. 片内总线：芯片内部的总线
	2. 系统总线：连接五大部件之间的信息传输线


#### 6.1.3 总线的组成及性能指标 ####

**1. 总线的组成**

通常由一组控制线、一组数据线和一组地址线组成。

**2. 性能指标**

1. **总线宽度**。数据总线的根数，用位（bit）表示。
2. **总线带宽**。单位时间内总线上传输数据的位数。33*(32/8)

#### 6.1.4 总线的结构 ####

1. 单总线结构
2. 双总线结构
3. 三总线结构

### 6.2 总线仲裁 ###

#### 6.2.1 集中仲裁方式 ####

#### 6.2.2 分布仲裁方式 ####

### 6.3 总线操作和定时 ###

#### 6.3.1 总线周期的概念 ####

完成一次总线操作的时间称为总线周期，分为以下4个阶段：

1. 申请分配阶段
2. 寻址阶段
3. 传输数据阶段
4. 结束阶段

### 6.4 总线标准 ###



# 第七章 输入/输出系统 #

## 大纲要求 ##

## 考点与要点分析 ##

### 核心考点 ###

1. I/O方式，其中中断方式和DMA方式是重中之重

### 基础要点 ###

### 本章知识体系框架图 ###





