<?xml version="1.0" encoding="utf-8"?>
<?xml-stylesheet type="text/xsl" href="xsl/oai2.xsl"?><OAI-PMH xmlns="http://www.openarchives.org/OAI/2.0/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/ http://www.openarchives.org/OAI/2.0/OAI-PMH.xsd">
  <responseDate>2014-10-15T06:59:34Z</responseDate>
  <request verb="GetRecord" metadataPrefix="oai_dc" identifier="oai:kobv.de-opus4-tuberlin:3303">http://opus4.kobv.de/opus4-tuberlin/oai</request>
  <GetRecord>
    <record>
      <header>
        <identifier>oai:kobv.de-opus4-tuberlin:3303</identifier>
        <datestamp>2013-07-02</datestamp>
        <setSpec>doc-type:doctoralthesis</setSpec>
        <setSpec>bibliography:false</setSpec>
        <setSpec>ddc</setSpec>
        <setSpec>ddc:620</setSpec>
      </header>
      <metadata>
        <oai_dc:dc xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns:dc="http://purl.org/dc/elements/1.1/" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
          <dc:title xml:lang="deu">Designgenerierung analoger Schaltungen unter der Verwendung einer Templatemethode am Beispiel eines Pipeline A/D-Wandlers</dc:title>
          <dc:title xml:lang="eng">Design and Layout Generation of Analog Integrated Circuits and especially Pipeline A-to-D-Converters using a Template Method</dc:title>
          <dc:creator>Thiel, Stephan</dc:creator>
          <dc:subject>ddc:620</dc:subject>
          <dc:description xml:lang="deu">In dieser Arbeit wurden unterschiedlichste Ansätze verfolgt, den Entwurf von analogen integrierten Schaltungen und hier insbesondere von Switched-Capacitor (geschaltete Kapazitäten) Pipeline A/D-Wandlern zu beschleunigen. Ein Element war die Implementierung von Systemsimulationsmodellen für die Klasse der Switched-Capacitor-Schaltungen unter Berücksichtigung einer Vielzahl von Fehlerquellen. Dafür mussten in dieser Arbeit diese Fehlerquellen quantitativ ausformuliert werden. Dies war in zweierlei Hinsicht sinnvoll, denn so konnten einerseits einige Designparameter quantitativ bestimmt werden, was in die Synthese einfließt und auf der anderen Seite Fehlerquellen auf der Systemseite modelliert werden, was für die Systemsimulation und die Optimierung des Systems hinsichtlich von gewissen Zielwerten nützlich ist. Die Implementierung erfolgte im Rahmen dieser Arbeit über ereignisorientierte Modelle in einem Schaltungssimulator (XSPICE) und einem Systemsimulationswerkzeug (CPPSim). Die XSPICE-Codemodelle können auch in kommerziellen Simulatoren wie Simetrix® von Catena und ICAP/4® von Intusoft verwendet werden. Mit diesen Modellen können u.a. die Einflüsse von Offsets, der Kapazitätsmissverhältnisse, des thermischen Rauschens, der endlichen offenen Schleifenverstärkung von Operationsverstärkern und OTAs und des dynamischen Einschwingverhaltens über Transient-Monte-Carlo-Simulationen evaluiert werden und Unwägbarkeiten ausgeschlossen werden. Dies wäre auf Transistorebene nahezu unmöglich. Einige dieser Fehler (Kapazitätsmissverhältnisse, Rauschen und Offsets) werden zudem in den Eckwertsimulationen und den klassischen Transientsimulation nicht oder nicht vollständig berücksichtigt. Diese Arbeit leistet zudem einen Beitrag für die Entwurfs- und Layoutsynthese von analogen integrierten Schaltungen. Dabei wurde insbesondere auf Technologieunabhängigkeit geachtet. Die Schaltungssynthese erfolgt in einer Kombination von algorithmischen Strategien und von Optimierungsmethoden auf der Transistorebene. Der im Rahmen dieser Arbeit erstellte Layoutgenerator verkürzt den üblicherweise langwierigen Prozess der Erstellung des Layouts analoger integrierter Schaltungen deutlich. Dabei wurde über die Generierung von einfachen Modulgeneratoren hinausgegangen und symmetrische Kanalverdrahtungs- und Kanalplatzierungsstrategien für die Kompositionen von Modulen unter der Berücksichtigung des Stromdurchflusses angewendet. Die ersten Schritte für noch kompaktere Layouts mit geringeren parasitären Kapazitäten und Widerständen wurden ausgeführt. Hierfür wurden Modulgeneratoren mit symmetrischen Innermodulverdrahtungen (Metall2,Metall3) erstellt. Das Synthesesystem wurde für die Layoutsynthese und teilweise für die Schaltungssynthese von zwei 1.5 Bit/Stufe Pipeline A/D-Wandlern (einen mit 10Bit und einen mit 12Bit, der ein SFDR von 70.7dB hat) erfolgreich eingesetzt. Die Entwurfszeit konnte erheblich gegenüber dem traditionellen manuellen Design und Layout reduziert werden.</dc:description>
          <dc:description xml:lang="eng">This dissertation deals with different approaches to accelerate the design of analog integrated circuits and especially switched-capacitor pipeline A-to-D-Converters. One element to accelerate the design was the implementation of system simulation models needed to accomplish system simulations of SC-Circuits, which are integrators for discrete time sigma delta modulators and discrete time gain stages, and which were considered for a multitude of error sources. In order to do this, the error sources had to be fully formulated. This is important in two ways: firstly, the design parameters now can be approximated to help the synthesis, and secondly the error sources now can be modeled more precisely to optimize the system with respect to certain target values. These models were implemented in a spice circuit simulator (XSPICE) which contains an event orientated simulation environment. These models were also implemented in CPPSim, which is a C++- simulation environment using constant time steps. The XSPICE code models can also be used in commercial simulators like Simetrix® (Catena) and ICAP/4® (Intusoft). By building the created code models in the system simulation environments, it was possible to analyze the effects of offsets, capacitor mismatch, thermal noise, finite open loop gain (operational amplifiers/OTA) and incomplete settling by employing Mont-Carlo transient simulations to avoid design errors. For larger or more complicated systems, this is nearly impossible to do at the transistor level. For example, some of these error sources, namely capacitor mismatch, noise and offsets, are not fully considered in corner transistor level transient simulations. Additional factors that can accelerate the design are circuit synthesis and layout synthesis. Both items are implemented considering technology independence. The circuit synthesis is based on simple algorithms and strategies combined with direct search optimization methods. A great reduction of design time has been realized by utilizing a layout generator for analog integrated circuits. Beside symmetric module generators (pairs and fields for transistors, capacitors and resistors), symmetric channel placement and routing strategies have been implemented. Current flow was considered in the router and module generators, while compact transistor pairs and fields with low parasitic symmetric over-cell routing (metal2 and metal3) were implemented. The synthesis system was successfully used to synthesize the layout and partial circuits of two ADC's with 1.5 bit per stage pipeline (10bit and 12bit with a SFDR of 70.7dB). The design time was markedly reduced compared to traditional manual design and layout techniques.</dc:description>
          <dc:date>2012-04-23</dc:date>
          <dc:type>doctoralthesis</dc:type>
          <dc:type>doc-type:doctoralthesis</dc:type>
          <dc:format>application/pdf</dc:format>
          <dc:identifier>http://opus4.kobv.de/opus4-tuberlin/frontdoor/index/index/docId/3303</dc:identifier>
          <dc:identifier>urn:nbn:de:kobv:83-opus-35040</dc:identifier>
          <dc:identifier>http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:83-opus-35040</dc:identifier>
          <dc:identifier>http://opus4.kobv.de/opus4-tuberlin/files/3303/thiel_stephan.pdf</dc:identifier>
          <dc:language>deu</dc:language>
          <dc:rights>Deutsches Urheberrecht mit Print on Demand (u.a. für Dissertationen empfohlen)</dc:rights>
        </oai_dc:dc>
      </metadata>
    </record>
  </GetRecord>
</OAI-PMH>
