`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03.07.2024 17:20:14
// Design Name: 
// Module Name: syscfg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


//`define HAS_SIDE_CH 1
`define NO_SIDE_CH 1

//set small_fpga 1 for 7020 FPGA, set small_fpga 0 for the rest
`define SIDE_CH_LESS_BRAM 1
`define SMALL_FPGA 1
