# ğŸ’¡ Verilog â€“ DiseÃ±os y Simulaciones

Este repositorio contiene diseÃ±os y verificaciones de mÃ³dulos desarrollados en Verilog. Cada uno de ellos ha sido probado mediante simulaciÃ³n, y varios han sido implementados fÃ­sicamente en una FPGA **DE10-Lite**.

---

## ğŸ“ Estructura del repositorio

La organizaciÃ³n del repositorio sigue una progresiÃ³n por niveles:

- **ğŸ“‚ BÃ¡sico**  
  Ejercicios introductorios con los fundamentos de los sistemas digitales. Incluye compuertas lÃ³gicas, multiplexores, codificadores, etc.

- **ğŸ“‚ Medio**  
  AplicaciÃ³n de conceptos vistos en el nivel bÃ¡sico. Se abordan mÃ³dulos mÃ¡s complejos como **divisores de frecuencia**, **flip-flops** y **mÃ¡quinas de estados finitos (FSM)**.

- **ğŸ“‚ Avanzado**  
  ImplementaciÃ³n de **protocolos de comunicaciÃ³n** como UART, SPI, I2C, etc.

- **ğŸ“‚ Miniproyectos**  
  Aplicaciones prÃ¡cticas integrando mÃ³dulos y conceptos de los niveles anteriores.

---

## ğŸ§ª SimulaciÃ³n

Las simulaciones fueron realizadas con:

- **Icarus Verilog (`iverilog`)** â€“ Para compilar los mÃ³dulos y testbenches.
- **GTKWave (`gtkwave`)** â€“ Para visualizar las seÃ±ales simuladas en forma de onda (`.vcd`).

### ğŸ’» Instrucciones bÃ¡sicas de compilaciÃ³n y simulaciÃ³n

```bash
# Compilar con Icarus Verilog
iverilog -o output.vvp modulo.v testbench.v

# Ejecutar simulaciÃ³n
vvp output.vvp

# Ver ondas con GTKWave
gtkwave Testbench.vcd


