## 引言
在现代高性能同步数字[集成电路](@entry_id:265543)中，时钟信号是协调亿万晶体管同步运作的心脏脉搏。理想情况下，[时钟信号](@entry_id:174447)应如精准的节拍器，在每个周期精确地同时到达芯片的每一个角落。然而，物理现实的复杂性引入了时钟信号在空间和时间上的偏差，即[时钟偏移](@entry_id:177738)、[抖动](@entry_id:200248)和不确定性。这些非理想因素已成为制约芯片性能和可靠性的核心瓶颈，精确地对其进行建模、分析和管理是数字设计成功的关键。本文旨在系统性地解决这一知识缺口。

为了全面掌握这一主题，我们将分三步进行探索。在第一章“原理与机制”中，我们将深入剖析时钟偏移、[抖动](@entry_id:200248)和漂移的物理来源和数学定义，并建立一个统一的[时钟不确定性](@entry_id:1122497)框架，揭示它们如何影响基本的时序约束。随后，在第二章“应用与跨学科连接”中，我们将理论联系实际，探讨这些概念在锁相环设计、[时钟网络](@entry_id:1122493)架构、高级静态时序分析（如AOCV、CPPR）以及系统级接口中的具体应用，并揭示其与控制理论、材料科学等领域的交叉。最后，在第三章“动手实践”中，您将有机会通过具体问题，将所学知识应用于[抖动](@entry_id:200248)分离和时序优化等实际场景。让我们首先从理解这些时序变化的基本原理开始。

## 原理与机制

在同步数字系统中，时钟信号的功能是为所有时序元件提供一个统一的、周期性的时间参考。理想情况下，一个完美的时钟信号会在每个周期的精确时刻，同时到达芯片上的所有元件。然而，在现实世界中，物理过程的非理想性导致[时钟信号](@entry_id:174447)在空间和时间上都存在变化。这些变化是[高性能电路设计](@entry_id:1126083)中必须精确建模和管理的关键挑战。本章将深入探讨这些时钟变化的三个基本组成部分：偏移（Skew）、[抖动](@entry_id:200248)（Jitter）和漂移（Drift），并建立一个用于时序分析的统一不确定性框架。

### 空间上的时钟变化：时钟偏移 (Clock Skew)

**时钟偏移**被定义为同一个时钟有效沿到达芯片上不同时序元件的**时间差异**。这种空间上的变化主要源于[时钟分配网络](@entry_id:166289)（Clock Distribution Network）的物理不对称性。即使时钟从单一源头发出，通往不同触发器（Flip-Flop）的路径长度、中间缓冲器（Buffer）的数量和驱动能力、以及每个路径上的负载电容都可能不同。这些差异导致了[信号传播延迟](@entry_id:271898)的不同，从而产生了[时钟偏移](@entry_id:177738)。

#### [时钟偏移](@entry_id:177738)的类型与测量

根据分析的范围和目的，时钟偏移可以被区分为几种不同的类型 。考虑一个从时钟源 $R$ 发出，经过不同缓冲路径到达一个发送触发器 $L$ 和两个接收触发器 $C_1$、 $C_2$ 的时钟树。假设[时钟沿](@entry_id:171051)在 $t=0$ 时从 $R$ 发出，到达各个端点的时刻分别为 $t_L$、 $t_{C_1}$ 和 $t_{C_2}$。

*   **局部偏移 (Local Skew)**：局部偏移是针对一个特定的**发送-接收对**而言的。对于从 $L$ 到 $C_1$ 的一条[时序路径](@entry_id:898372)，其局部偏移定义为接收时钟到达时间与发送时钟到达时间之差：$\text{Skew}_{L \to C_1} = t_{C_1} - t_L$。一个正的局部偏移意味着时钟先到达发送端，后到达接收端，这有助于满足建立时间（Setup Time）约束，但会使[保持时间](@entry_id:266567)（Hold Time）约束更难满足。反之，负偏移则有利于保持时间而不利于[建立时间](@entry_id:167213)。

*   **全局偏移 (Global Skew)**：全局偏移是衡量整个时钟域或芯片上一个预定集合内**最大时钟到达时间差**的指标。对于集合 $\{L, C_1, C_2\}$，全局偏移为 $\max\{t_L, t_{C_1}, t_{C_2}\} - \min\{t_L, t_{C_1}, t_{C_2}\}$。全局偏移是衡量时钟[树平衡](@entry_id:634864)质量的一个关键指标，一个大的全局偏移意味着芯片不同部分的时序裕量存在巨大差异，增加了[时序收敛](@entry_id:167567)的难度。

*   **路径偏移 (Path-Based Skew)**：这是从驱动发送和接收触发器的**最后一个公共点**开始测量的时钟路径延迟差异。对于路径 $L \to C_1$，如果它们的时钟路径在节点 $X$ [分叉](@entry_id:270606)，那么路径偏移就是从 $X$到 $C_1$ 的延迟减去从 $X$ 到 $L$ 的延迟。从数学上讲，这与局部偏移是等价的，因为从源到公共点 $X$ 的共享延迟 $d(R, X)$ 在计算差值时被消掉了：$(d(R,X) + d(X,C_1)) - (d(R,X) + d(X,L)) = d(X,C_1) - d(X,L)$。这个概念在时序分析工具中很有用，因为它将关注点放在了路径的分叉部分。

一个关键的原则是，[时钟偏移](@entry_id:177738)是一个关于**时间差**的量，它对于一个统一的时间参考点平移是不变的。例如，如果我们将所有时钟到达时间都减去一个公共延迟，局部偏移和路径偏移的值保持不变，因为这个公共延迟在作差时被抵消了。全局偏移的定义则要求所有端点都必须参考同一个时间基准 。

#### 转换率相关的有效偏移 (Slew-Dependent Effective Skew)

除了静态的路径延迟差异，[时钟偏移](@entry_id:177738)还可能由动态的波形特性引起。一个重要的例子是**转换率相关的延迟（Slew-Dependent Delay）**。在CMOS电路中，一个[逻辑门](@entry_id:178011)（如缓冲器）的[传播延迟](@entry_id:170242)并非常数，而是其输入信号电压波形[转换速率](@entry_id:272061)（Slew Rate）的函数。通常，一个更慢的输入转换率（即更长的上升/下降时间）会导致更大的[传播延迟](@entry_id:170242)。

现在，让我们考虑一个模型，其中时钟到达时间 $T_i$ 由三部分组成：标称源发射时间 $T_0$，一个对所有路径都相同的公共源[抖动](@entry_id:200248) $J$，以及一个依赖于输入转换率 $S_i$ 的路径延迟 $d_i(S_i)$。即 $T_i = T_0 + J + d_i(S_i)$ 。两个端点之间的瞬时偏移为：
$$ \Delta T = T_1 - T_2 = (T_0 + J + d_1(S_1)) - (T_0 + J + d_2(S_2)) = d_1(S_1) - d_2(S_2) $$
这个简单的公式揭示了一个深刻的原理：首先，完全共模的噪声（如来自时钟源的[抖动](@entry_id:200248) $J$）在计算偏移时会被完全消除，因此它**不贡献于时钟偏移**。其次，偏移完全由两个分支上依赖于转换率的延迟差决定。如果由于负载或布线不对称导致两个分支的输入转换率不同（$S_1 \neq S_2$），即使两个分支的缓冲器和物理路径完全相同（即 $d_1(\cdot)$ 和 $d_2(\cdot)$ 是相同的函数），仍然会产生一个有效的时钟偏移 $d(S_1) - d(S_2)$。更进一步，如果转换率 $S_1$ 和 $S_2$ 本身由于局部噪声而独立波动，那么这种波动会通过延迟的灵敏度（即导数 $\partial d / \partial S$）转化为到达时间的不确定性，从而使时钟偏移本身成为一个[随机变量](@entry_id:195330) 。

### 时间上的时钟变化：[抖动](@entry_id:200248) (Jitter) 与漂移 (Drift)

与时钟偏移描述的空间不一致性相对，**[抖动](@entry_id:200248)**和**漂移**描述了时钟信号在**时间**轴上的不稳定性。它们都指[时钟沿](@entry_id:171051)的实际到达时间与其理想周期性位置的偏离，但区别在于其变化的时间尺度或频率特性。

#### [抖动](@entry_id:200248) (Jitter)

[抖动](@entry_id:200248)通常指[时钟信号](@entry_id:174447)边沿相对于其理想时间位置的**高频**、短期的变化。[抖动](@entry_id:200248)是所有电子系统中固有的现象，准确地对其进行建模和分类对于保证系统可靠性至关重要。

**[确定性抖动](@entry_id:1123600)与[随机抖动](@entry_id:1130551)**

总[抖动](@entry_id:200248)（Total Jitter, TJ）通常被分解为两个主要部分：[确定性抖动](@entry_id:1123600)（Deterministic Jitter, DJ）和随机抖动（Random Jitter, RJ）。

*   **[确定性抖动](@entry_id:1123600) (DJ)** 是可预测、可重复的[抖动](@entry_id:200248)分量。它源于特定的、非随机的物理机制。典型的例子包括：
    *   **周期性[抖动](@entry_id:200248) (Periodic Jitter, PJ)**：由周期性干扰源引起，如电源网络上的纹波或来自其他时钟域的[串扰](@entry_id:136295)。这种[抖动](@entry_id:200248)在时域上表现为与干扰源频率相关的正弦或其他周期性变化。
    *   **[占空比](@entry_id:199172)失真 (Duty-Cycle Distortion, DCD)**：时钟的高电平时间和低电平时间偏离了理想的50%周期。
    *   **[数据相关性](@entry_id:748197)[抖动](@entry_id:200248) (Data-Dependent Jitter, DDJ)**：在串行通信中，由[符号间干扰](@entry_id:271021)（ISI）引起，当前比特的边沿位置受前后比特序列的影响。

    一个关键特征是，[确定性抖动](@entry_id:1123600)在峰峰值（Peak-to-Peak）上是**有界的**。因为其物理来源（如[电源纹波](@entry_id:271017)）的幅度是有限的，所引起的时序偏差也是有限的。因此，无论观察多长时间，DJ的峰峰值都维持在一个固定范围内。其概率分布通常是**非高斯**的，可能呈现多峰或集中在几个离散值上 。

*   **[随机抖动](@entry_id:1130551) (RJ)** 是不可预测的、随机的[抖动](@entry_id:200248)分量。它源于[半导体器件](@entry_id:192345)中基本的噪声过程，如热噪声（Thermal Noise）和[闪烁噪声](@entry_id:139278)（Flicker Noise）。根据[中心极限定理](@entry_id:143108)，大量独立[随机过程](@entry_id:268487)的叠加趋向于**高斯（正态）分布**。因此，RJ通常被建模为高斯分布。高斯分布的一个关键数学特性是其支撑集是**无界的**，这意味着理论上任何大小的偏差都有可能发生（尽管大偏差的概率极低）。这解释了为什么在长时间观测下，RJ的峰峰值会随着观测样本数量的增加而缓慢增长。RJ的大小通常用其[均方根](@entry_id:263605)（RMS）值，即标准差 $\sigma_{RJ}$ 来表征  。

**[抖动](@entry_id:200248)的测量指标**

为了量化[抖动](@entry_id:200248)，业界定义了多种指标，它们从不同角度描述了时序的变化 。设理想的时钟边沿应出现在时刻 $n T_0$，而实际测量的边沿时刻为 $t_n$。

*   **时间间隔误差 (Time Interval Error, TIE)**：这是最基本的[抖动](@entry_id:200248)度量，定义为第 $n$ 个[时钟沿](@entry_id:171051)的实际位置与理想位置之差：$e_n = t_n - n T_0$。TIE描述了[抖动](@entry_id:200248)随时间的累积效应。

*   **周期[抖动](@entry_id:200248) (Period Jitter)**：定义为单个[时钟周期](@entry_id:165839)的持续时间与其标称周期 $T_0$ 的偏差。第 $n$ 个周期的[抖动](@entry_id:200248)为：$J_P(n) = (t_n - t_{n-1}) - T_0$。利用TIE的定义，可以得到 $J_P(n) = (e_n + nT_0) - (e_{n-1} + (n-1)T_0) - T_0 = e_n - e_{n-1}$。可见，周期[抖动](@entry_id:200248)是TIE序列的[一阶差分](@entry_id:275675)。

*   **周期到周期[抖动](@entry_id:200248) (Cycle-to-Cycle Jitter)**：定义为相邻两个[时钟周期](@entry_id:165839)持续时间之差：$J_{CC}(n) = (t_n - t_{n-1}) - (t_{n-1} - t_{n-2})$。它衡量了时钟频率的短期变化率。周期到周期[抖动](@entry_id:200248)可以表示为周期[抖动](@entry_id:200248)的差分：$J_{CC}(n) = J_P(n) - J_P(n-1) = (e_n - e_{n-1}) - (e_{n-1} - e_{n-2}) = e_n - 2e_{n-1} + e_{n-2}$，即TIE序列的二阶差分。

**[相位噪声](@entry_id:264787) (Phase Noise)**

[抖动](@entry_id:200248)是在时域中描述时钟不稳定性，而**[相位噪声](@entry_id:264787)**则是在频域中进行描述。一个带相位波动的[时钟信号](@entry_id:174447)可以建模为 $v(t) = V_c \cos(2\pi f_0 t + \phi(t))$，其中 $\phi(t)$ 是代表随机相位变化的[随机过程](@entry_id:268487)。[相位噪声](@entry_id:264787) $L(f)$ 定义为在距离载波频率 $f_0$ 的偏[移频](@entry_id:266447)率 $f$ 处，单位带宽（1 Hz）内的[单边带](@entry_id:270835)噪声功率与[载波](@entry_id:261646)总功率之比，通常以 dBc/Hz（分贝-载波/赫兹）为单位 。

在[小角度近似](@entry_id:145423)（即 $|\phi(t)| \ll 1$）下，可以推导出相位噪声与相位波动过程 $\phi(t)$ 的双边功率谱密度 $S_\phi(f)$（单位为 $\text{rad}^2/\text{Hz}$）之间的关系：
$$ L(f) = 10 \log_{10}\left(\frac{1}{2} S_\phi(f)\right) $$
这个公式是连接时域[抖动](@entry_id:200248)特性（通过 $\phi(t)$ 的统计特性）和频域相位噪声测量的桥梁。因子 $\frac{1}{2}$ 源于将双[边带](@entry_id:261079)[噪声功率谱密度](@entry_id:274939)转换为[单边带](@entry_id:270835)，并与总载波功率进行归一化。

#### 漂移 (Drift)

**漂移**是指[时钟频率](@entry_id:747385)随时间发生的**缓慢**、系统性的变化。与高频的[抖动](@entry_id:200248)不同，漂移的时间尺度通常很长，跨越数千甚至数百万个时钟周期。漂移的主要物理来源是环境条件的变化（如芯片温度变化）和[器件老化](@entry_id:1123613)效应 。

漂移与[抖动](@entry_id:200248)和偏移有本质区别：
*   **漂移 vs. [抖动](@entry_id:200248)**：漂移是低频现象，[抖动](@entry_id:200248)是高频现象。
*   **漂移 vs. 偏移**：漂移是时间相关的变化，影响所有端点（尽管可能程度不同），而（静态）偏移是空间相关的、不随时间变化的差异。

要在一个包含偏移、[抖动](@entry_id:200248)和漂移的混合信号 $\epsilon_{i,n} = s_i + \eta_n + d(n)$ 中量化漂移，需要采用能够分离低频趋势的信号处理或统计方法。
*   **[统计建模](@entry_id:272466)法**：一种有效方法是对观测到的边沿到达时间 $t_{i,n}$ 与周期索引 $n$ 的关系进行线性回归。拟合[直线的斜率](@entry_id:165209) $\hat{T}$ 给出了在观测区间内的平均[时钟周期](@entry_id:165839)。漂移就可以用平均频率 $\hat{f}=1/\hat{T}$ 相对于标称频率 $f_0=1/T_0$ 的归一化偏差来量化：$\delta_f = |\frac{\hat{f} - f_0}{f_0}|$。这种方法对静态偏移 $s_i$ 不敏感（它只影响截距），并且由于平均效应，对高频、零均值的[抖动](@entry_id:200248) $\eta_n$ 具有鲁棒性 。
*   **滤波法**：另一种方法是应用低通滤波器（如[移动平均滤波器](@entry_id:271058)）来滤除高频[抖动](@entry_id:200248)分量，从而提取出缓慢变化的漂移信号。然后可以通过计算滤波后信号的能量（方差）占总时变[信号能量](@entry_id:264743)的比例，来得到一个量化漂移主导程度的无量纲指标 。

重要的是，对漂移的有效观测和量化必须在**长测量区间**（即大量[时钟周期](@entry_id:165839)）上进行，这样才能将缓慢的趋势与快速的随机波动区分开来。

### 统一框架：[时钟不确定性](@entry_id:1122497) (Clock Uncertainty)

在[静态时序分析](@entry_id:177351)（Static Timing Analysis, STA）中，设计者需要一个统一的裕量来涵盖所有时钟时序变化，这个裕量就是**[时钟不确定性](@entry_id:1122497) (Clock Uncertainty)**。它是一个从标称[时钟周期](@entry_id:165839)中扣除的悲观预算，用于建立时间检查；或者添加到保持时间约束中的裕量。[时钟不确定性](@entry_id:1122497)综合了[时钟偏移](@entry_id:177738)、[抖动](@entry_id:200248)和各种[建模误差](@entry_id:167549)。

#### 不确定性分量的组合

组合不同来源的不确定性时，必须根据其物理性质采用不同的数学方法 。

1.  **确定性分量的线性相加**：所有确定性的、有界的时序不确定性分量，如物理[时钟偏移](@entry_id:177738) $S_{\max}$、最差情况的[占空比](@entry_id:199172)失真、以及由版图提取不精确引入的[建模误差](@entry_id:167549) $M_{\max}$，都假定会在最坏的情况下同时发生。因此，它们的贡献被**线性相加**，以形成总的确定性不确定性预算 $U_{\text{det}} = S_{\max} + M_{\max} + \dots$。

2.  **独立随机分量的均方根 (RSS) 组合**：对于[相互独立](@entry_id:273670)的、零均值的随机抖动源（如不同路径上的独立[热噪声](@entry_id:139193)），它们的方差是可加的。这意味着它们的标准差应该通过**[均方根](@entry_id:263605)（Root-Sum-Square, RSS）**的方式来组合。如果存在多个独立的随机抖动源，其标准差分别为 $\sigma_1, \sigma_2, \dots, \sigma_N$，则组合后的总[随机抖动](@entry_id:1130551)标准差为：
    $$ \sigma_{\text{rand}} = \sqrt{\sigma_1^2 + \sigma_2^2 + \dots + \sigma_N^2} $$

3.  **总不确定性公式**：总的[时钟不确定性](@entry_id:1122497) $U$ 是确定性部分和随机部分的组合。随机部分需要乘以一个统计因子 $k$（通常来自高斯分布的[分位数](@entry_id:178417)），以达到期望的[置信水平](@entry_id:182309)（例如，对应于 $10^{-12}$ [误码率](@entry_id:267618)的 $k \approx 7$）。因此，总不确定性为：
    $$ U = U_{\text{det}} + k \cdot \sigma_{\text{rand}} $$
    例如，在一个[建立时间](@entry_id:167213)检查中，如果存在物理偏移 $S_{\max}$、[建模误差](@entry_id:167549) $M_{\max}$，以及独立的PLL周期[抖动](@entry_id:200248) $\sigma_{\text{per}}$、发送端局部[抖动](@entry_id:200248) $\sigma_L$ 和接收端局部[抖动](@entry_id:200248) $\sigma_C$，那么总的不确定性预算为 $U = (S_{\max} + M_{\max}) + k \cdot \sqrt{\sigma_{\text{per}}^2 + \sigma_L^2 + \sigma_C^2}$ 。

#### 相关[抖动](@entry_id:200248)源的组合

在许多实际情况中，不同的[抖动](@entry_id:200248)分量并非完全独立。例如，由同一个PLL或共享的时钟路径段产生的噪声会对发送和接收触发器产生**相关的**[抖动](@entry_id:200248)。在这种情况下，简单的RSS组合是不正确的。

考虑发送[抖动](@entry_id:200248) $J_L$ 和接收[抖动](@entry_id:200248) $J_C$，它们的标准差分别为 $\sigma_L$ 和 $\sigma_C$，相关系数为 $\rho$。对于[建立时间](@entry_id:167213)分析，关键在于时钟沿相对位置的不确定性，即差值 $J_{diff} = J_C - J_L$ 的标准差。其方差为：
$$ \text{Var}(J_C - J_L) = \text{Var}(J_C) + \text{Var}(J_L) - 2\text{Cov}(J_C, J_L) $$
利用协方差的定义 $\text{Cov}(J_C, J_L) = \rho \sigma_C \sigma_L$，我们可以得到有效建立时间[抖动](@entry_id:200248)的标准差 ：
$$ \sigma_{\text{eff, setup}} = \sqrt{\sigma_C^2 + \sigma_L^2 - 2\rho \sigma_C \sigma_L} $$
这里的负号至关重要。一个正相关（$\rho > 0$）意味着 $J_L$ 和 $J_C$ 倾向于同向移动（同相噪声）。当计算它们的差值时，这种共同的移动部分被抵消，从而减小了差值的方差。这体现了**[共模抑制](@entry_id:265391)**的原理。相关性越高，差值的[抖动](@entry_id:200248)越小。

当有多个（$N$个）相互关联的[抖动](@entry_id:200248)源 $J_1, \dots, J_N$ 时，总[抖动](@entry_id:200248) $J_{\text{tot}} = \sum J_i$ 的方差可以通过构建和使用**[协方差矩阵](@entry_id:139155)** $\mathbf{C}$ 来计算。矩阵的元素为 $C_{ij} = \text{Cov}(J_i, J_j) = \rho_{ij}\sigma_i\sigma_j$（其中 $\rho_{ii}=1$）。总方差就是协方差矩阵中所有元素的总和 ：
$$ \sigma_{\text{tot}}^2 = \text{Var}\left(\sum_{i=1}^N J_i\right) = \sum_{i=1}^N \sum_{j=1}^N C_{ij} $$
总标准差即为 $\sigma_{\text{tot}} = \sqrt{\sigma_{\text{tot}}^2}$。这种方法提供了一个严谨的框架来处理任意复杂的[抖动](@entry_id:200248)源组合，避免了不切实际的完全独立（RSS求和）或完全相关（线性求和）的假设。

### 对[时序分析](@entry_id:178997)的影响

时钟偏移、[抖动](@entry_id:200248)和不确定性直接影响[同步设计](@entry_id:163344)的核心[时序约束](@entry_id:168640)：[建立时间](@entry_id:167213)（Setup Time）和[保持时间](@entry_id:266567)（Hold Time）。让我们通过一个具体的例子来说明这种影响：一个由上升沿触发的发送触发器和一个由下降沿触发的接收触发器之间的数据路径，同时考虑偏移和[占空比](@entry_id:199172)失真（DCD）。

设时钟周期为 $T$，发送端和接收端的[占空比](@entry_id:199172)失真分别为 $\epsilon_L$ 和 $\epsilon_C$，这意味着高电平时间为 $T_H = T(\frac{1}{2} + \epsilon)$。静态偏移（接收端上升沿 - 发送端上升沿）为 $S$。

以发送端时钟的上升沿作为时间参考点 $t=0$。
*   **数据发送**：数据在 $t=0$ 时被发送，经过时钟到Q端延迟 $t_{clkq}$ 和[组合逻辑延迟](@entry_id:177382) $d$ 后，在 $t_{\text{arrival}} = t_{clkq} + d$ 到达接收端。
*   **数据捕获**：接收端的上升沿发生在 $t=S$。由于它是下降沿触发，捕获事件发生在上升沿之后一个高电平时间。因此，捕获时刻为 $t_{\text{capture}} = S + T_{H,C} = S + T(\frac{1}{2} + \epsilon_C)$。

**建立时间约束 (Setup Constraint)**
为了满足建立时间 $t_{setup}$，数据最迟必须在捕获时刻前 $t_{setup}$ 到达。使用最长路径延迟：
$$ t_{clkq,max} + d_{max} \le t_{\text{capture}} - t_{setup} $$
$$ t_{clkq,max} + d_{max} \le S + T\left(\frac{1}{2} + \epsilon_C\right) - t_{setup} $$
[建立时间裕量](@entry_id:164917)（Slack）为：
$$ \Delta_{\text{setup}} = S + \frac{T}{2} + T\epsilon_C - t_{setup} - t_{clkq,max} - d_{max} $$
可以看出，正的偏移 $S$ 和正的接收端DCD $\epsilon_C$（即更长的时钟高电平）都增加了有效的[时钟周期](@entry_id:165839)，从而放宽了建立时间约束。

**[保持时间](@entry_id:266567)约束 (Hold Constraint)**
为了满足保持时间 $t_{hold}$，当前数据必须在捕获后保持稳定至少 $t_{hold}$ 时间，直到下一个数据到达。下一个数据由发送端下一个上升沿（在 $t=T$）触发，最早在 $T + t_{clkq,min} + d_{min}$ 到达。这个时间点必须晚于当前捕获窗口的关闭时间 $t_{\text{capture}} + t_{hold}$。
$$ T + t_{clkq,min} + d_{min} \ge t_{\text{capture}} + t_{hold} $$
$$ T + t_{clkq,min} + d_{min} \ge S + T\left(\frac{1}{2} + \epsilon_C\right) + t_{hold} $$
整理后得到：
$$ t_{clkq,min} + d_{min} \ge S - \frac{T}{2} + T\epsilon_C + t_{hold} $$
在这个例子中，正偏移 $S$ 和正DCD $\epsilon_C$ 使[保持时间](@entry_id:266567)约束更难满足。这清晰地展示了时钟时序变化如何直接修改基本时序方程，并影响设计者在[时序收敛](@entry_id:167567)过程中的决策。