Fitter report for Ic-teste-validando
Mon Oct 27 10:53:10 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Mon Oct 27 10:53:09 2025           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; Ic-teste-validando                              ;
; Top-level Entity Name               ; top                                             ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CGXFC7C7F23C8                                  ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 2,653 / 56,480 ( 5 % )                          ;
; Total registers                     ; 3259                                            ;
; Total pins                          ; 67 / 268 ( 25 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 0 / 7,024,640 ( 0 % )                           ;
; Total DSP Blocks                    ; 2 / 156 ( 1 % )                                 ;
; Total HSSI RX PCSs                  ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers     ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers       ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX ATT Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                          ; 0 / 13 ( 0 % )                                  ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; WriteData[0]  ; Incomplete set of assignments ;
; WriteData[1]  ; Incomplete set of assignments ;
; WriteData[2]  ; Incomplete set of assignments ;
; WriteData[3]  ; Incomplete set of assignments ;
; WriteData[4]  ; Incomplete set of assignments ;
; WriteData[5]  ; Incomplete set of assignments ;
; WriteData[6]  ; Incomplete set of assignments ;
; WriteData[7]  ; Incomplete set of assignments ;
; WriteData[8]  ; Incomplete set of assignments ;
; WriteData[9]  ; Incomplete set of assignments ;
; WriteData[10] ; Incomplete set of assignments ;
; WriteData[11] ; Incomplete set of assignments ;
; WriteData[12] ; Incomplete set of assignments ;
; WriteData[13] ; Incomplete set of assignments ;
; WriteData[14] ; Incomplete set of assignments ;
; WriteData[15] ; Incomplete set of assignments ;
; WriteData[16] ; Incomplete set of assignments ;
; WriteData[17] ; Incomplete set of assignments ;
; WriteData[18] ; Incomplete set of assignments ;
; WriteData[19] ; Incomplete set of assignments ;
; WriteData[20] ; Incomplete set of assignments ;
; WriteData[21] ; Incomplete set of assignments ;
; WriteData[22] ; Incomplete set of assignments ;
; WriteData[23] ; Incomplete set of assignments ;
; WriteData[24] ; Incomplete set of assignments ;
; WriteData[25] ; Incomplete set of assignments ;
; WriteData[26] ; Incomplete set of assignments ;
; WriteData[27] ; Incomplete set of assignments ;
; WriteData[28] ; Incomplete set of assignments ;
; WriteData[29] ; Incomplete set of assignments ;
; WriteData[30] ; Incomplete set of assignments ;
; WriteData[31] ; Incomplete set of assignments ;
; DataAdr[0]    ; Incomplete set of assignments ;
; DataAdr[1]    ; Incomplete set of assignments ;
; DataAdr[2]    ; Incomplete set of assignments ;
; DataAdr[3]    ; Incomplete set of assignments ;
; DataAdr[4]    ; Incomplete set of assignments ;
; DataAdr[5]    ; Incomplete set of assignments ;
; DataAdr[6]    ; Incomplete set of assignments ;
; DataAdr[7]    ; Incomplete set of assignments ;
; DataAdr[8]    ; Incomplete set of assignments ;
; DataAdr[9]    ; Incomplete set of assignments ;
; DataAdr[10]   ; Incomplete set of assignments ;
; DataAdr[11]   ; Incomplete set of assignments ;
; DataAdr[12]   ; Incomplete set of assignments ;
; DataAdr[13]   ; Incomplete set of assignments ;
; DataAdr[14]   ; Incomplete set of assignments ;
; DataAdr[15]   ; Incomplete set of assignments ;
; DataAdr[16]   ; Incomplete set of assignments ;
; DataAdr[17]   ; Incomplete set of assignments ;
; DataAdr[18]   ; Incomplete set of assignments ;
; DataAdr[19]   ; Incomplete set of assignments ;
; DataAdr[20]   ; Incomplete set of assignments ;
; DataAdr[21]   ; Incomplete set of assignments ;
; DataAdr[22]   ; Incomplete set of assignments ;
; DataAdr[23]   ; Incomplete set of assignments ;
; DataAdr[24]   ; Incomplete set of assignments ;
; DataAdr[25]   ; Incomplete set of assignments ;
; DataAdr[26]   ; Incomplete set of assignments ;
; DataAdr[27]   ; Incomplete set of assignments ;
; DataAdr[28]   ; Incomplete set of assignments ;
; DataAdr[29]   ; Incomplete set of assignments ;
; DataAdr[30]   ; Incomplete set of assignments ;
; DataAdr[31]   ; Incomplete set of assignments ;
; MemWrite      ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                           ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                             ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2DUPLICATE   ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~3   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~3DUPLICATE   ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~4   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~4DUPLICATE   ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~10  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~10DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~15  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~15DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~18  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~18DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~19  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~19DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~29  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~29DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~30  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~30DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~32  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~32DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~33  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~33DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~43  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~43DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~48  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~48DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~51  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~51DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~59  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~59DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~61  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~61DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~66  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~66DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~68  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~68DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~70  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~70DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~73  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~73DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~77  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~77DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~78  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~78DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~81  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~81DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~83  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~83DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~86  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~86DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~87  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~87DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~94  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~94DUPLICATE  ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~100 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~100DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~104 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~104DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~106 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~106DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~120 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~120DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~122 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~122DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~126 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~126DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~127 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~127DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~128 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~128DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~130 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~130DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~139 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~139DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~144 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~144DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~145 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~145DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~148 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~148DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~150 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~150DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~152 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~152DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~163 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~163DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~164 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~164DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~176 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~176DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~179 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~179DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~183 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~183DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~186 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~186DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~195 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~195DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~196 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~196DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~200 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~200DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~203 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~203DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~204 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~204DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~207 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~207DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~210 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~210DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~212 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~212DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~213 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~213DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~216 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~216DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~235 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~235DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~236 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~236DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~239 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~239DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~240 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~240DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~249 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~249DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~251 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~251DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~253 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~253DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~254 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~254DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~257 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~257DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~258 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~258DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~259 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~259DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~261 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~261DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~266 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~266DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~267 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~267DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~269 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~269DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~275 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~275DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~277 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~277DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~278 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~278DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~282 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~282DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~284 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~284DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~286 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~286DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~287 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~287DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~295 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~295DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~298 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~298DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~301 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~301DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~302 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~302DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~310 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~310DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~317 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~317DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~323 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~323DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~334 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~334DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~335 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~335DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~337 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~337DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~340 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~340DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~342 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~342DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~344 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~344DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~346 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~346DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~349 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~349DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~350 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~350DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~351 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~351DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~353 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~353DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~354 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~354DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~357 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~357DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~359 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~359DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~361 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~361DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~366 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~366DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~368 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~368DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~371 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~371DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~374 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~374DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~378 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~378DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~379 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~379DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~380 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~380DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~382 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~382DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~383 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~383DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~385 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~385DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~386 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~386DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~394 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~394DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~398 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~398DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~400 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~400DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~402 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~402DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~404 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~404DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~405 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~405DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~410 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~410DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~411 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~411DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~418 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~418DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~419 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~419DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~428 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~428DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~430 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~430DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~431 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~431DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~442 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~442DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~444 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~444DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~450 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~450DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~454 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~454DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~459 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~459DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~460 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~460DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~461 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~461DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~465 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~465DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~467 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~467DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~468 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~468DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~469 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~469DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~472 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~472DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~474 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~474DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~482 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~482DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~497 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~497DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~500 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~500DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~504 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~504DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~505 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~505DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~507 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~507DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~508 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~508DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~509 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~509DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~510 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~510DUPLICATE ;                  ;                       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~511 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~511DUPLICATE ;                  ;                       ;
+----------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6323 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6323 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6323    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Fabio Furlan/Documents/IC-2025/RISC-V-Monociclo-Basico(Funcionando)/RISC-V-Monociclo-Basico-Teste/output_files/Ic-teste-validando.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,653 / 56,480  ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 2,653           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,016 / 56,480  ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 378             ;       ;
;         [b] ALMs used for LUT logic                         ; 1,623           ;       ;
;         [c] ALMs used for registers                         ; 1,015           ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 535 / 56,480    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 172 / 56,480    ; < 1 % ;
;         [a] Due to location constrained logic               ; 6               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 79              ;       ;
;         [c] Due to LAB input limits                         ; 87              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 392 / 5,648     ; 7 %   ;
;     -- Logic LABs                                           ; 392             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 3,082           ;       ;
;     -- 7 input functions                                    ; 265             ;       ;
;     -- 6 input functions                                    ; 1,080           ;       ;
;     -- 5 input functions                                    ; 772             ;       ;
;     -- 4 input functions                                    ; 554             ;       ;
;     -- <=3 input functions                                  ; 411             ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,061           ;       ;
; Dedicated logic registers                                   ; 3,259           ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 2,785 / 112,960 ; 2 %   ;
;         -- Secondary logic registers                        ; 474 / 112,960   ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 3,104           ;       ;
;         -- Routing optimization registers                   ; 155             ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 67 / 268        ; 25 %  ;
;     -- Clock pins                                           ; 5 / 11          ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 23          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 686         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 7,024,640   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640   ; 0 %   ;
; Total DSP Blocks                                            ; 2 / 156         ; 1 %   ;
; Fractional PLLs                                             ; 0 / 7           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120         ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120         ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6           ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6           ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6           ; 0 %   ;
; Channel PLLs                                                ; 0 / 6           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3% / 3% / 3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 56% / 54% / 62% ;       ;
; Maximum fan-out                                             ; 3259            ;       ;
; Highest non-global fan-out                                  ; 294             ;       ;
; Total fan-out                                               ; 26980           ;       ;
; Average fan-out                                             ; 3.58            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2653 / 56480 ( 5 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2653                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3016 / 56480 ( 5 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 378                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1623                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1015                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 535 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 172 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 6                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 79                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 87                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 392 / 5648 ( 7 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 392                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 3082                   ; 0                              ;
;     -- 7 input functions                                    ; 265                    ; 0                              ;
;     -- 6 input functions                                    ; 1080                   ; 0                              ;
;     -- 5 input functions                                    ; 772                    ; 0                              ;
;     -- 4 input functions                                    ; 554                    ; 0                              ;
;     -- <=3 input functions                                  ; 411                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1061                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 2785 / 112960 ( 2 % )  ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 474 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 3104                   ; 0                              ;
;         -- Routing optimization registers                   ; 155                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 67                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; DSP block                                                   ; 2 / 156 ( 1 % )        ; 0 / 156 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 26983                  ; 0                              ;
;     -- Registered Connections                               ; 3875                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 2                      ; 0                              ;
;     -- Output Ports                                         ; 65                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                              ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk   ; M16   ; 5B       ; 89           ; 35           ; 60           ; 3259                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 38                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DataAdr[0]    ; E12   ; 7A       ; 50           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[10]   ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[11]   ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[12]   ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[13]   ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[14]   ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[15]   ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[16]   ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[17]   ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[18]   ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[19]   ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[1]    ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[20]   ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[21]   ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[22]   ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[23]   ; H14   ; 7A       ; 60           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[24]   ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[25]   ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[26]   ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[27]   ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[28]   ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[29]   ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[2]    ; W16   ; 4A       ; 64           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[30]   ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[31]   ; L7    ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[3]    ; B12   ; 7A       ; 54           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[4]    ; M22   ; 5B       ; 89           ; 36           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[5]    ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[6]    ; F15   ; 7A       ; 66           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[7]    ; M21   ; 5B       ; 89           ; 37           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[8]    ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DataAdr[9]    ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MemWrite      ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[0]  ; F13   ; 7A       ; 58           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[10] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[11] ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[12] ; L8    ; 7A       ; 52           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[13] ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[14] ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[15] ; C11   ; 7A       ; 50           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[16] ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[17] ; M18   ; 5B       ; 89           ; 36           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[18] ; J17   ; 7A       ; 64           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[19] ; L17   ; 5B       ; 89           ; 37           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[1]  ; B13   ; 7A       ; 60           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[20] ; G13   ; 7A       ; 56           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[21] ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[22] ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[23] ; C15   ; 7A       ; 62           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[24] ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[25] ; K17   ; 5B       ; 89           ; 37           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[26] ; F14   ; 7A       ; 62           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[27] ; H16   ; 7A       ; 64           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[28] ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[29] ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[2]  ; H11   ; 7A       ; 52           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[30] ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[31] ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[3]  ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[4]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[5]  ; H15   ; 7A       ; 64           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[6]  ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[7]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[8]  ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; WriteData[9]  ; H13   ; 7A       ; 56           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 25 / 48 ( 52 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 28 / 80 ( 35 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; WriteData[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; WriteData[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; DataAdr[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; DataAdr[21]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; DataAdr[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; WriteData[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; DataAdr[29]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; DataAdr[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; DataAdr[26]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; DataAdr[20]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; WriteData[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; DataAdr[25]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; DataAdr[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; WriteData[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; DataAdr[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 430        ; 7A       ; WriteData[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; WriteData[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; WriteData[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; WriteData[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; WriteData[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; WriteData[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; DataAdr[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; WriteData[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; WriteData[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; WriteData[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; DataAdr[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; WriteData[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; WriteData[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; WriteData[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; MemWrite                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; WriteData[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; WriteData[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; DataAdr[23]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; WriteData[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ; 421        ; 7A       ; WriteData[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; DataAdr[17]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; WriteData[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; WriteData[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; WriteData[25]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; WriteData[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; WriteData[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; DataAdr[31]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 446        ; 7A       ; WriteData[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; WriteData[19]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; DataAdr[10]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; WriteData[8]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; DataAdr[27]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; WriteData[17]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; WriteData[30]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; DataAdr[7]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; DataAdr[4]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; DataAdr[28]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; DataAdr[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; DataAdr[24]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; DataAdr[16]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; DataAdr[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; DataAdr[22]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; DataAdr[30]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; DataAdr[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; WriteData[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; DataAdr[19]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; DataAdr[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; DataAdr[8]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; DataAdr[18]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; DataAdr[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                 ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                            ; 2653.0 (0.5)         ; 3015.5 (0.5)                     ; 533.5 (0.0)                                       ; 171.0 (0.0)                      ; 0.0 (0.0)            ; 3082 (1)            ; 3259 (0)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 67   ; 0            ; |top                                                                                                                                                                ; work         ;
;    |dmem:dmem|                                  ; 991.9 (991.9)        ; 1242.1 (1242.1)                  ; 300.3 (300.3)                                     ; 50.1 (50.1)                      ; 0.0 (0.0)            ; 800 (800)           ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dmem:dmem                                                                                                                                                      ; work         ;
;    |imem:imem|                                  ; 24.5 (24.5)          ; 24.5 (24.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|imem:imem                                                                                                                                                      ; work         ;
;    |riscvsingle:rvsingle|                       ; 1633.7 (0.0)         ; 1748.3 (0.0)                     ; 235.5 (0.0)                                       ; 120.8 (0.0)                      ; 0.0 (0.0)            ; 2242 (0)            ; 1211 (0)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|riscvsingle:rvsingle                                                                                                                                           ; work         ;
;       |controller:c|                            ; 15.1 (3.7)           ; 15.1 (3.8)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (6)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|controller:c                                                                                                                              ; work         ;
;          |aludec:ad|                            ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|controller:c|aludec:ad                                                                                                                    ; work         ;
;          |maindec:md|                           ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|controller:c|maindec:md                                                                                                                   ; work         ;
;       |datapath:dp|                             ; 1617.5 (0.0)         ; 1733.3 (0.0)                     ; 236.6 (0.0)                                       ; 120.8 (0.0)                      ; 0.0 (0.0)            ; 2216 (0)            ; 1211 (0)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp                                                                                                                               ; work         ;
;          |adder:pcadd4|                         ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|adder:pcadd4                                                                                                                  ; work         ;
;          |adder:pcaddbranch|                    ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|adder:pcaddbranch                                                                                                             ; work         ;
;          |alu:alu|                              ; 901.6 (307.5)        ; 845.1 (299.9)                    ; 13.0 (11.2)                                       ; 69.5 (18.9)                      ; 0.0 (0.0)            ; 1522 (432)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu                                                                                                                       ; work         ;
;             |lpm_divide:Div0|                   ; 594.1 (0.0)          ; 545.3 (0.0)                      ; 1.8 (0.0)                                         ; 50.6 (0.0)                       ; 0.0 (0.0)            ; 1090 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0                                                                                                       ; work         ;
;                |lpm_divide_3dm:auto_generated|  ; 594.1 (0.0)          ; 545.3 (0.0)                      ; 1.8 (0.0)                                         ; 50.6 (0.0)                       ; 0.0 (0.0)            ; 1090 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                                         ; work         ;
;                   |sign_div_unsign_9nh:divider| ; 594.1 (0.0)          ; 545.3 (0.0)                      ; 1.8 (0.0)                                         ; 50.6 (0.0)                       ; 0.0 (0.0)            ; 1090 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                                             ; work         ;
;                      |alt_u_div_t8f:divider|    ; 594.1 (591.6)        ; 545.3 (542.8)                    ; 1.8 (1.8)                                         ; 50.6 (50.6)                      ; 0.0 (0.0)            ; 1090 (1085)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider                       ; work         ;
;                         |add_sub_unc:add_sub_0| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_unc:add_sub_0 ; work         ;
;                         |add_sub_vnc:add_sub_1| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1 ; work         ;
;          |extend:ext|                           ; 9.7 (9.7)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|extend:ext                                                                                                                    ; work         ;
;          |flopr:pcreg|                          ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|flopr:pcreg                                                                                                                   ; work         ;
;          |mux2:srcbmux|                         ; 16.3 (16.3)          ; 15.4 (15.4)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|mux2:srcbmux                                                                                                                  ; work         ;
;          |mux3:resultmux|                       ; 17.1 (17.1)          ; 20.3 (20.3)                      ; 3.6 (3.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|mux3:resultmux                                                                                                                ; work         ;
;          |regfile:rf|                           ; 641.5 (641.5)        ; 812.7 (812.7)                    ; 221.1 (221.1)                                     ; 49.9 (49.9)                      ; 0.0 (0.0)            ; 553 (553)           ; 1173 (1173)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvsingle:rvsingle|datapath:dp|regfile:rf                                                                                                                    ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; WriteData[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WriteData[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataAdr[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MemWrite      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; clk                                                                ;                   ;         ;
; reset                                                              ;                   ;         ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[12]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[13]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[14]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[15]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[16]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[17]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[18]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[19]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[20]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[22]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[23]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[24]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[21]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[25]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[26]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[27]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[28]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[29]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[30]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[8]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[9]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[10]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[11]          ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[0]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[1]           ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE ; 0                 ; 0       ;
;      - riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE ; 0                 ; 0       ;
+--------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+-----------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                 ; PIN_M16              ; 3259    ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; dmem:dmem|RAM~2721                                  ; LABCELL_X51_Y49_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2723                                  ; LABCELL_X51_Y47_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2725                                  ; LABCELL_X50_Y49_N33  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2727                                  ; LABCELL_X51_Y47_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2729                                  ; LABCELL_X61_Y43_N54  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2731                                  ; LABCELL_X62_Y42_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2733                                  ; LABCELL_X60_Y41_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2735                                  ; LABCELL_X60_Y41_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2737                                  ; LABCELL_X60_Y44_N57  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2739                                  ; LABCELL_X57_Y46_N27  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2741                                  ; LABCELL_X57_Y46_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2743                                  ; LABCELL_X48_Y47_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2745                                  ; LABCELL_X61_Y42_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2747                                  ; MLABCELL_X52_Y50_N3  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2749                                  ; LABCELL_X55_Y44_N36  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2751                                  ; LABCELL_X53_Y46_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2753                                  ; LABCELL_X51_Y48_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2755                                  ; LABCELL_X51_Y48_N54  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2757                                  ; LABCELL_X50_Y50_N33  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2759                                  ; LABCELL_X51_Y50_N15  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2761                                  ; LABCELL_X63_Y43_N54  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2763                                  ; LABCELL_X57_Y43_N48  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2765                                  ; LABCELL_X56_Y43_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2767                                  ; LABCELL_X57_Y45_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2769                                  ; LABCELL_X57_Y42_N9   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2771                                  ; LABCELL_X55_Y42_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2773                                  ; LABCELL_X55_Y47_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2775                                  ; LABCELL_X56_Y47_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2777                                  ; MLABCELL_X59_Y40_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2779                                  ; LABCELL_X63_Y40_N15  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2781                                  ; MLABCELL_X47_Y48_N39 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2783                                  ; LABCELL_X48_Y49_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2785                                  ; LABCELL_X45_Y46_N27  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2787                                  ; LABCELL_X60_Y40_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2789                                  ; LABCELL_X46_Y47_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2791                                  ; LABCELL_X62_Y40_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2793                                  ; LABCELL_X55_Y40_N9   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2795                                  ; LABCELL_X42_Y42_N9   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2797                                  ; LABCELL_X43_Y42_N27  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2799                                  ; MLABCELL_X47_Y46_N33 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2801                                  ; MLABCELL_X47_Y47_N27 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2803                                  ; LABCELL_X53_Y45_N48  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2805                                  ; LABCELL_X53_Y44_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2807                                  ; MLABCELL_X47_Y46_N0  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2809                                  ; LABCELL_X53_Y47_N3   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2811                                  ; LABCELL_X53_Y45_N45  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2813                                  ; LABCELL_X53_Y48_N51  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2815                                  ; LABCELL_X46_Y46_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2817                                  ; LABCELL_X64_Y42_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2819                                  ; LABCELL_X62_Y41_N42  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2821                                  ; LABCELL_X63_Y41_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2823                                  ; LABCELL_X56_Y46_N48  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2825                                  ; MLABCELL_X59_Y41_N21 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2827                                  ; LABCELL_X55_Y41_N45  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2829                                  ; LABCELL_X56_Y45_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2831                                  ; MLABCELL_X59_Y45_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2833                                  ; LABCELL_X64_Y43_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2835                                  ; LABCELL_X60_Y42_N51  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2837                                  ; LABCELL_X56_Y45_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2839                                  ; LABCELL_X64_Y43_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2841                                  ; MLABCELL_X59_Y42_N15 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2843                                  ; LABCELL_X53_Y50_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2845                                  ; MLABCELL_X59_Y42_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; dmem:dmem|RAM~2847                                  ; LABCELL_X56_Y45_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; reset                                               ; PIN_AA14             ; 38      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|controller:c|PCSrc~2           ; LABCELL_X51_Y43_N24  ; 38      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2242 ; LABCELL_X50_Y30_N39  ; 41      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2244 ; MLABCELL_X52_Y29_N18 ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2245 ; LABCELL_X48_Y35_N42  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2247 ; MLABCELL_X52_Y29_N36 ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2249 ; LABCELL_X57_Y31_N27  ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2250 ; LABCELL_X57_Y33_N3   ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2251 ; LABCELL_X57_Y33_N18  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2252 ; LABCELL_X57_Y33_N0   ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2253 ; LABCELL_X56_Y31_N9   ; 46      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2254 ; LABCELL_X55_Y30_N0   ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2255 ; LABCELL_X57_Y33_N33  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2256 ; LABCELL_X57_Y33_N15  ; 46      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2257 ; LABCELL_X50_Y30_N42  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2258 ; LABCELL_X57_Y31_N3   ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2259 ; LABCELL_X48_Y35_N12  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2260 ; LABCELL_X57_Y33_N9   ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2261 ; MLABCELL_X52_Y29_N3  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2263 ; MLABCELL_X52_Y29_N48 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2264 ; MLABCELL_X52_Y29_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2266 ; LABCELL_X57_Y33_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2267 ; LABCELL_X53_Y30_N57  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2268 ; MLABCELL_X52_Y29_N51 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2269 ; LABCELL_X50_Y30_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2270 ; LABCELL_X57_Y33_N21  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2271 ; MLABCELL_X52_Y29_N57 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2272 ; MLABCELL_X52_Y29_N54 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2273 ; LABCELL_X56_Y31_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2274 ; LABCELL_X56_Y31_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2275 ; LABCELL_X53_Y30_N39  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2276 ; MLABCELL_X52_Y29_N45 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2277 ; LABCELL_X56_Y31_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2278 ; LABCELL_X57_Y33_N36  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 3259    ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux24~3                                                                                                                               ; 294     ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux25~3                                                                                                                               ; 294     ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux27~3                                                                                                                               ; 291     ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux26~4                                                                                                                               ; 290     ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux29~5                                                                                                                               ; 288     ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux28~7                                                                                                                               ; 287     ;
; imem:imem|RAM~4                                                                                                                                                                ; 258     ;
; imem:imem|RAM~3                                                                                                                                                                ; 258     ;
; imem:imem|RAM~5                                                                                                                                                                ; 131     ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[1]~2                                                                                                                           ; 126     ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|Equal0~0                                                                                                                           ; 124     ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[3]~3                                                                                                                           ; 105     ;
; riscvsingle:rvsingle|controller:c|maindec:md|WideOr3~1                                                                                                                         ; 105     ;
; imem:imem|RAM~2                                                                                                                                                                ; 101     ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|Equal1~0                                                                                                                           ; 95      ;
; imem:imem|RAM~25                                                                                                                                                               ; 83      ;
; imem:imem|RAM~29                                                                                                                                                               ; 82      ;
; imem:imem|RAM~27                                                                                                                                                               ; 82      ;
; imem:imem|RAM~24                                                                                                                                                               ; 81      ;
; riscvsingle:rvsingle|controller:c|aludec:ad|Mux7~1                                                                                                                             ; 81      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[2]~4                                                                                                                           ; 80      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[0]~1                                                                                                                           ; 78      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[29]~29                                                                                                                         ; 67      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[4]~4                                                                                                                           ; 67      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[31]~31                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[30]~30                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[28]~28                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[27]~27                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[26]~26                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[25]~25                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[24]~24                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[23]~23                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[22]~22                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[21]~21                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[20]~20                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[19]~19                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[18]~18                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[17]~17                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[16]~16                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[15]~15                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[14]~14                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[13]~13                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[12]~12                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[11]~11                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[10]~10                                                                                                                         ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[9]~9                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[8]~8                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[7]~7                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[6]~6                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[5]~5                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[3]~3                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[2]~2                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[1]~1                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd2[0]~0                                                                                                                           ; 66      ;
; riscvsingle:rvsingle|controller:c|maindec:md|Decoder0~0                                                                                                                        ; 65      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~1                                                                                                                              ; 64      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~8                                                                                                                              ; 62      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_21~1                               ; 62      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_20~1                               ; 60      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~9                                                                                                                              ; 58      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_19~1                               ; 58      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~10                                                                                                                             ; 56      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_18~1                               ; 56      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~11                                                                                                                             ; 55      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~2                                                                                                                              ; 54      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_17~1                               ; 54      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~12                                                                                                                             ; 50      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[4]~0                                                                                                                           ; 50      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_15~1                               ; 50      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_16~1                               ; 50      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2256                                                                                                                            ; 46      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2253                                                                                                                            ; 46      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~14                                                                                                                             ; 46      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~13                                                                                                                             ; 46      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_13~1                               ; 46      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_14~1                               ; 46      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2259                                                                                                                            ; 43      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2255                                                                                                                            ; 43      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2245                                                                                                                            ; 43      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~15                                                                                                                             ; 43      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2260                                                                                                                            ; 42      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2257                                                                                                                            ; 42      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2251                                                                                                                            ; 42      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~16                                                                                                                             ; 42      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~3                                                                                                                              ; 42      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_10~1                               ; 42      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_12~1                               ; 42      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[2]~28                                                                                                                        ; 41      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2242                                                                                                                            ; 41      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[26]~4                                                                                                                        ; 40      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[30]~1                                                                                                                        ; 40      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2252                                                                                                                            ; 40      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2249                                                                                                                            ; 40      ;
; riscvsingle:rvsingle|controller:c|aludec:ad|Mux6~0                                                                                                                             ; 40      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[19]~10                                                                                                                       ; 39      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2258                                                                                                                            ; 39      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2247                                                                                                                            ; 39      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2244                                                                                                                            ; 39      ;
; reset~input                                                                                                                                                                    ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[3]~30                                                                                                                        ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[11]~26                                                                                                                       ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[14]~18                                                                                                                       ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[20]~13                                                                                                                       ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[22]~12                                                                                                                       ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[16]~9                                                                                                                        ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[24]~5                                                                                                                        ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[29]~3                                                                                                                        ; 38      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2254                                                                                                                            ; 38      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2250                                                                                                                            ; 38      ;
; riscvsingle:rvsingle|controller:c|PCSrc~2                                                                                                                                      ; 38      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~17                                                                                                                             ; 38      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_8~1                                ; 38      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_9~1                                ; 38      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[10]~24                                                                                                                       ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[15]~22                                                                                                                       ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[4]~17                                                                                                                        ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[17]~11                                                                                                                       ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[27]~6                                                                                                                        ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[31]~0                                                                                                                        ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[31]~5                                                                                                                          ; 37      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[1]~29                                                                                                                        ; 36      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[13]~23                                                                                                                       ; 36      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[12]~19                                                                                                                       ; 36      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[21]~15                                                                                                                       ; 36      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[28]~2                                                                                                                        ; 36      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~4                                                                                                                              ; 36      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[18]~8                                                                                                                        ; 35      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~19                                                                                                                             ; 35      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~2                                                                                                                               ; 35      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[9]~27                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[8]~25                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[5]~21                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[7]~20                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[6]~16                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[23]~14                                                                                                                       ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[25]~7                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|controller:c|maindec:md|WideOr5~0                                                                                                                         ; 34      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~18                                                                                                                             ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux3:resultmux|y[0]~31                                                                                                                        ; 34      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_6~1                                ; 34      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_7~1                                ; 34      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[8]~9                                                                                                                           ; 33      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[7]~8                                                                                                                           ; 33      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[6]~7                                                                                                                           ; 33      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2278                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2277                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2276                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2275                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2274                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2273                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2272                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2271                                                                                                                            ; 32      ;
; dmem:dmem|RAM~2847                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2845                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2843                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2841                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2839                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2837                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2835                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2833                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2831                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2829                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2827                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2825                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2823                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2821                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2819                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2817                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2815                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2813                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2811                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2809                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2807                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2805                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2803                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2801                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2799                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2797                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2795                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2793                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2791                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2789                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2787                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2785                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2783                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2781                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2779                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2777                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2775                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2773                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2771                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2769                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2767                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2765                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2763                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2761                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2759                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2757                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2755                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2753                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2751                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2749                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2747                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2745                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2743                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2741                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2739                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2737                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2735                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2733                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2731                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2729                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2727                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2725                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2723                                                                                                                                                             ; 32      ;
; dmem:dmem|RAM~2721                                                                                                                                                             ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2270                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2269                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2268                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2267                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2266                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2264                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2263                                                                                                                            ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2261                                                                                                                            ; 32      ;
; imem:imem|RAM~36                                                                                                                                                               ; 32      ;
; riscvsingle:rvsingle|controller:c|maindec:md|Decoder0~1                                                                                                                        ; 32      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[5]~6                                                                                                                           ; 32      ;
; riscvsingle:rvsingle|datapath:dp|extend:ext|Mux1~0                                                                                                                             ; 32      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1040                                                                                                                            ; 32      ;
; imem:imem|RAM~1                                                                                                                                                                ; 32      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_23~1                               ; 32      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]~DUPLICATE                                                                                                                    ; 31      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~1                                                                                                                               ; 31      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]                                                                                                                              ; 31      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~20                                                                                                                             ; 30      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~1                                ; 30      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_5~1                                ; 30      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[13]~14                                                                                                                         ; 29      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[12]~13                                                                                                                         ; 29      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[11]~12                                                                                                                         ; 29      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[10]~11                                                                                                                         ; 29      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[9]~10                                                                                                                          ; 29      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]~DUPLICATE                                                                                                                    ; 26      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~22                                                                                                                             ; 26      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~21                                                                                                                             ; 26      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_2~1                                ; 26      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~1                                ; 26      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]                                                                                                                              ; 24      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[15]~16                                                                                                                         ; 23      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[14]~15                                                                                                                         ; 23      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]~DUPLICATE                                                                                                                    ; 22      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7]~DUPLICATE                                                                                                                    ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~24                                                                                                                             ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~23                                                                                                                             ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~6                                                                                                                              ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~5                                                                                                                              ; 22      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[17]~18                                                                                                                         ; 22      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[16]~17                                                                                                                         ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_30~1                               ; 22      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_1~1                                ; 22      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]~DUPLICATE                                                                                                                    ; 21      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[18]~19                                                                                                                         ; 21      ;
; imem:imem|RAM~19                                                                                                                                                               ; 21      ;
; imem:imem|RAM~30                                                                                                                                                               ; 19      ;
; riscvsingle:rvsingle|controller:c|maindec:md|controls~0                                                                                                                        ; 18      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~25                                                                                                                             ; 18      ;
; imem:imem|RAM~22                                                                                                                                                               ; 18      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_28~1                               ; 18      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_29~1                               ; 18      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[20]~21                                                                                                                         ; 17      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[19]~20                                                                                                                         ; 17      ;
; imem:imem|RAM~20                                                                                                                                                               ; 17      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[23]~24                                                                                                                         ; 16      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[22]~23                                                                                                                         ; 16      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[21]~22                                                                                                                         ; 16      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~0                                                                                                                              ; 16      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3]                                                                                                                              ; 16      ;
; riscvsingle:rvsingle|controller:c|aludec:ad|Mux5~2                                                                                                                             ; 15      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5]                                                                                                                              ; 15      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~27                                                                                                                             ; 14      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~26                                                                                                                             ; 14      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~5                                                                                                                                ; 14      ;
; riscvsingle:rvsingle|controller:c|maindec:md|WideOr1~0                                                                                                                         ; 14      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_26~1                               ; 14      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_27~1                               ; 14      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2]~DUPLICATE                                                                                                                    ; 13      ;
; imem:imem|RAM~35                                                                                                                                                               ; 13      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~4                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~3                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~2                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~1                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~0                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~2                                                                                                                               ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~1                                                                                                                               ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux0~0                                                                                                                                ; 12      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~0                                                                                                                               ; 12      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[25]~26                                                                                                                         ; 12      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[24]~25                                                                                                                         ; 12      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1667                                                                                                                            ; 12      ;
; imem:imem|RAM~32                                                                                                                                                               ; 12      ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4]                                                                                                                              ; 12      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[28]~29                                                                                                                         ; 11      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[27]~28                                                                                                                         ; 11      ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[26]~27                                                                                                                         ; 11      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1687                                                                                                                            ; 11      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1622                                                                                                                            ; 11      ;
; riscvsingle:rvsingle|controller:c|maindec:md|WideOr3~0                                                                                                                         ; 11      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~28                                                                                                                             ; 10      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1632                                                                                                                            ; 10      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1577                                                                                                                            ; 10      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_22~1                               ; 10      ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_25~1                               ; 10      ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1707                                                                                                                            ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1692                                                                                                                            ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1672                                                                                                                            ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1652                                                                                                                            ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1642                                                                                                                            ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1617                                                                                                                            ; 9       ;
; imem:imem|RAM~13                                                                                                                                                               ; 9       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2243                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2241                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2240                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[17]~18                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[16]~17                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[15]~16                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[14]~15                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[13]~14                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[12]~13                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[11]~12                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[10]~11                                                                                                                         ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[9]~10                                                                                                                          ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[8]~9                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[7]~8                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[6]~7                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[5]~6                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[4]~5                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[3]~4                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[2]~3                                                                                                                           ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1727                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1647                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1637                                                                                                                            ; 8       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1627                                                                                                                            ; 8       ;
; imem:imem|RAM~8                                                                                                                                                                ; 8       ;
; riscvsingle:rvsingle|controller:c|maindec:md|WideOr1~1                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2248                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[29]~30                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[28]~29                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[27]~28                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[26]~27                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[25]~26                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[24]~25                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[23]~24                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[22]~23                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[21]~22                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[20]~21                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[19]~20                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[18]~19                                                                                                                         ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[1]~2                                                                                                                           ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1722                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1712                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1697                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1612                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1607                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1602                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1592                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1582                                                                                                                            ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[0]~0                                                                                                                           ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1572                                                                                                                            ; 7       ;
; imem:imem|RAM~17                                                                                                                                                               ; 7       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[30]~31                                                                                                                         ; 6       ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[29]~31                                                                                                                         ; 6       ;
; riscvsingle:rvsingle|datapath:dp|mux2:srcbmux|y[30]~30                                                                                                                         ; 6       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~4                                                                                                                               ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1717                                                                                                                            ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1702                                                                                                                            ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1682                                                                                                                            ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1597                                                                                                                            ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1587                                                                                                                            ; 6       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rd1[31]~1                                                                                                                          ; 6       ;
; imem:imem|RAM~34                                                                                                                                                               ; 6       ;
; imem:imem|RAM~10                                                                                                                                                               ; 6       ;
; imem:imem|RAM~7                                                                                                                                                                ; 6       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1|result_int[2]~1 ; 6       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_11~1                               ; 6       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6]                                                                                                                              ; 6       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|sel[33]                               ; 5       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~17                                                                                                                         ; 5       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1677                                                                                                                            ; 5       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1662                                                                                                                            ; 5       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1657                                                                                                                            ; 5       ;
; imem:imem|RAM~31                                                                                                                                                               ; 5       ;
; riscvsingle:rvsingle|controller:c|maindec:md|ALUOp[1]~1                                                                                                                        ; 5       ;
; riscvsingle:rvsingle|datapath:dp|extend:ext|Decoder0~0                                                                                                                         ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[0]~0                         ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|sel[66]                               ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~22                                                                                                                         ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~19                                                                                                                         ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~35                                                                                                                        ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~11                                                                                                                              ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~29                                                                                                                        ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~19                                                                                                                        ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~18                                                                                                                        ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~5                                                                                                                          ; 4       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~3                                                                                                                         ; 4       ;
; riscvsingle:rvsingle|datapath:dp|extend:ext|immext~2                                                                                                                           ; 4       ;
; riscvsingle:rvsingle|datapath:dp|extend:ext|immext[4]~0                                                                                                                        ; 4       ;
; riscvsingle:rvsingle|controller:c|aludec:ad|ALUControl[3]~1                                                                                                                    ; 4       ;
; riscvsingle:rvsingle|controller:c|aludec:ad|RtypeMulDiv                                                                                                                        ; 4       ;
; imem:imem|RAM~16                                                                                                                                                               ; 4       ;
; imem:imem|RAM~12                                                                                                                                                               ; 4       ;
; imem:imem|RAM~9                                                                                                                                                                ; 4       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2265                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2246                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux1~4                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux2~5                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux3~5                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux3~1                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux4~9                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux5~3                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux6~3                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux7~3                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux8~3                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux9~3                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux10~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux11~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux12~4                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~62                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux13~4                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~59                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux14~4                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux15~4                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux16~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~50                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux17~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux18~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~44                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux19~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~42                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux20~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~40                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux21~6                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~37                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux22~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~35                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~34                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux23~3                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~31                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~29                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~28                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~25                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~37                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~36                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~30                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~26                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~10                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~10                                                                                                                              ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~21                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~20                                                                                                                        ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux30~6                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux31~4                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Equal0~7                                                                                                                              ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~5                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~4                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~2                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~0                                                                                                                         ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|LT                                                                                                                                    ; 3       ;
; imem:imem|RAM~33                                                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux31~1                                                                                                                               ; 3       ;
; imem:imem|RAM~21                                                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|controller:c|maindec:md|ALUOp[0]~0                                                                                                                        ; 3       ;
; imem:imem|RAM~15                                                                                                                                                               ; 3       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1567                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1550                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1125                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~1108                                                                                                                            ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|Mux0~4                                                                                                                                ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~21                                                                                                                          ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~17                                                                                                                          ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~13                                                                                                                          ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~9                                                                                                                           ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~5                                                                                                                           ; 3       ;
; riscvsingle:rvsingle|datapath:dp|adder:pcadd4|Add0~1                                                                                                                           ; 3       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_24~1                               ; 3       ;
; riscvsingle:rvsingle|controller:c|PCSrc~4                                                                                                                                      ; 2       ;
; riscvsingle:rvsingle|controller:c|PCSrc~3                                                                                                                                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[896]~480                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[897]~478                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[864]~477                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[898]~475                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[865]~474                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[832]~473                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[899]~471                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[866]~470                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[833]~469                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[800]~468                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[900]~466                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[867]~465                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[834]~464                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[801]~463                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[768]~462                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[901]~460                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[868]~459                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[835]~458                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[802]~457                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[769]~456                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[736]~455                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[902]~453                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[869]~452                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[836]~451                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[803]~450                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[770]~449                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[737]~448                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[704]~447                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[903]~445                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[870]~444                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[837]~443                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[804]~442                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[771]~441                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[738]~440                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[705]~439                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[672]~438                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[904]~436                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[871]~435                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[838]~434                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[805]~433                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[772]~432                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[739]~431                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[706]~430                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[673]~429                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[640]~428                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[905]~426                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[872]~425                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[839]~424                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[806]~423                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[773]~422                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[740]~421                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[707]~420                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[674]~419                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[641]~418                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[608]~417                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[906]~415                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[873]~414                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[840]~413                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[807]~412                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[774]~411                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[741]~410                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[708]~409                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[675]~408                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[642]~407                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[609]~406                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[576]~405                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[907]~403                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[874]~402                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[841]~401                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[808]~400                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[775]~399                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[742]~398                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[709]~397                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[676]~396                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[643]~395                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[610]~394                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[577]~393                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[544]~392                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[908]~390                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[875]~389                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[842]~388                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[809]~387                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[776]~386                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[743]~385                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[710]~384                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[677]~383                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[644]~382                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[611]~381                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[578]~380                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[545]~379                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[512]~378                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[909]~376                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[876]~375                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[843]~374                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[810]~373                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[777]~372                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[744]~371                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[711]~370                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[678]~369                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[645]~368                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[612]~367                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[579]~366                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[546]~365                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[513]~364                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[480]~363                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[910]~361                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[877]~360                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[844]~359                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[811]~358                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[778]~357                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[745]~356                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[712]~355                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[679]~354                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[646]~353                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[613]~352                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[580]~351                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[547]~350                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[514]~349                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[481]~348                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[448]~347                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[911]~345                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[878]~344                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[845]~343                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[812]~342                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[779]~341                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[746]~340                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[713]~339                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[680]~338                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[647]~337                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[614]~336                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[581]~335                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[548]~334                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[515]~333                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[482]~332                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[449]~331                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[416]~330                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[912]~328                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[879]~327                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[846]~326                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[813]~325                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[780]~324                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[747]~323                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[714]~322                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[681]~321                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[648]~320                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[615]~319                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[582]~318                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[549]~317                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[516]~316                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[483]~315                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[450]~314                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[417]~313                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[384]~312                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[913]~310                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[880]~309                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[847]~308                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[814]~307                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[781]~306                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[748]~305                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[715]~304                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[682]~303                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[649]~302                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[616]~301                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[583]~300                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[550]~299                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[517]~298                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[484]~297                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[451]~296                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[418]~295                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[385]~294                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[352]~293                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[914]~291                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[881]~290                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[848]~289                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[815]~288                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[782]~287                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[749]~286                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[716]~285                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[683]~284                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[650]~283                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[617]~282                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[584]~281                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[551]~280                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[518]~279                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[485]~278                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[452]~277                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[419]~276                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[386]~275                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[353]~274                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[320]~273                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[915]~271                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[882]~270                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[849]~269                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[816]~268                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[783]~267                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[750]~266                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[717]~265                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[684]~264                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[651]~263                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[618]~262                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[585]~261                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[552]~260                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[519]~259                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[486]~258                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[453]~257                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[420]~256                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[387]~255                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[354]~254                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[321]~253                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[288]~252                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[916]~250                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[883]~249                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[850]~248                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[817]~247                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[784]~246                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[751]~245                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[718]~244                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[685]~243                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[652]~242                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[619]~241                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[586]~240                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[553]~239                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[520]~238                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[487]~237                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[454]~236                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[421]~235                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[388]~234                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[355]~233                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[322]~232                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[289]~231                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[256]~230                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[917]~228                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[884]~227                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[851]~226                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[818]~225                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[785]~224                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[752]~223                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[719]~222                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[686]~221                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[653]~220                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[620]~219                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[587]~218                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[554]~217                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[521]~216                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[488]~215                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[455]~214                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[422]~213                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[389]~212                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[356]~211                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[323]~210                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[290]~209                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[257]~208                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[224]~207                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[918]~205                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[885]~204                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[852]~203                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[819]~202                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[786]~201                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[753]~200                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[720]~199                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[687]~198                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[654]~197                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[621]~196                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[588]~195                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[555]~194                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[522]~193                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[489]~192                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[456]~191                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[423]~190                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[390]~189                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[357]~188                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[324]~187                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[291]~186                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[258]~185                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[225]~184                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~183                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[919]~181                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[886]~180                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[853]~179                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[820]~178                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[787]~177                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[754]~176                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[721]~175                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[688]~174                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[655]~173                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[622]~172                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[589]~171                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[556]~170                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[523]~169                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[490]~168                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[457]~167                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[424]~166                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[391]~165                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[358]~164                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[325]~163                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[292]~162                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[259]~161                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[226]~160                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~159                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~158                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[920]~156                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[887]~155                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[854]~154                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[821]~153                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[788]~152                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[755]~151                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[722]~150                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[689]~149                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[656]~148                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[623]~147                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[590]~146                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[557]~145                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[524]~144                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[491]~143                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[458]~142                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[425]~141                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[392]~140                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[359]~139                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[326]~138                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[293]~137                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[260]~136                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[227]~135                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~134                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~133                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~132                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[921]~130                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[888]~129                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[855]~128                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[822]~127                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[789]~126                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[756]~125                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[723]~124                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[690]~123                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[657]~122                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[624]~121                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[591]~120                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[558]~119                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[525]~118                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[492]~117                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[459]~116                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[426]~115                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[393]~114                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[360]~113                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[327]~112                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[294]~111                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[261]~110                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[228]~109                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~108                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~107                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~106                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[96]~105                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[922]~103                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[889]~102                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[856]~101                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[823]~100                     ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[790]~99                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[757]~98                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[724]~97                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[691]~96                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[658]~95                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[625]~94                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[592]~93                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[559]~92                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[526]~91                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[493]~90                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[460]~89                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[427]~88                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[394]~87                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[361]~86                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[328]~85                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[295]~84                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[262]~83                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[229]~82                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[196]~81                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~80                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~79                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[97]~78                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[64]~77                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[923]~75                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[890]~74                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[857]~73                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[824]~72                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[791]~71                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[758]~70                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[725]~69                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[692]~68                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[659]~67                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[626]~66                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[593]~65                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[560]~64                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[527]~63                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[494]~62                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[461]~61                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[428]~60                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[395]~59                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[362]~58                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[329]~57                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[296]~56                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[263]~55                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[230]~54                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[197]~53                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~52                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~51                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~50                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[65]~49                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[32]~48                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[924]~44                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[891]~43                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[891]~42                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[858]~41                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[825]~40                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[825]~39                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[792]~38                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[759]~37                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[759]~36                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[726]~35                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[693]~34                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[693]~33                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[660]~32                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[627]~31                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[627]~30                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[594]~29                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[561]~28                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[561]~27                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[528]~26                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[495]~25                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[495]~24                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[462]~23                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[429]~22                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[429]~21                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[396]~20                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[363]~19                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[363]~18                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[330]~17                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[297]~16                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[297]~15                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[264]~14                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[231]~13                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[231]~12                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[198]~11                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~10                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~9                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~8                       ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~7                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~6                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[66]~5                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[33]~4                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[0]~3                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[33]~2                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|regfile:rf|rf~2262                                                                                                                            ; 2       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[1]                                                                                                                              ; 2       ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[0]                                                                                                                              ; 2       ;
; riscvsingle:rvsingle|controller:c|PCSrc~1                                                                                                                                      ; 2       ;
; riscvsingle:rvsingle|controller:c|PCSrc~0                                                                                                                                      ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~86                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[66]                           ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~84                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~83                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~81                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[132]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~80                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~79                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~78                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~77                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~76                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~75                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[198]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~73                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~72                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~71                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~70                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[264]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~69                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~68                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~67                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~66                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[330]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~65                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~64                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~63                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[396]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~61                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~58                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[462]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~55                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~53                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~52                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~51                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~67                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[528]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~49                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~48                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~47                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~65                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~46                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~45                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~64                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[594]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~43                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~62                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~41                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~60                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[660]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~39                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~38                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~58                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~57                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~36                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~55                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~54                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[726]                          ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~33                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftLeft0~32                                                                                                                         ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~52                                                                                                                        ; 2       ;
; riscvsingle:rvsingle|datapath:dp|alu:alu|ShiftRight0~51                                                                                                                        ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 1           ; 2.00                ; 312               ;
; Sum of two 18x18    ; 1           ; 1.00                ; 156               ;
; DSP Block           ; 2           ; --                  ; 156               ;
; DSP 18-bit Element  ; 3           ; 2.00                ; 312               ;
; Unsigned Multiplier ; 3           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 12,055 / 374,484 ( 3 % ) ;
; C12 interconnects          ; 617 / 16,664 ( 4 % )     ;
; C2 interconnects           ; 5,072 / 155,012 ( 3 % )  ;
; C4 interconnects           ; 3,058 / 72,600 ( 4 % )   ;
; Local interconnects        ; 1,523 / 112,960 ( 1 % )  ;
; R14 interconnects          ; 577 / 15,868 ( 4 % )     ;
; R3 interconnects           ; 5,943 / 169,296 ( 4 % )  ;
; R6 interconnects           ; 9,572 / 330,800 ( 3 % )  ;
+----------------------------+--------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 614 / 374,484 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 1,079 / 27,256 ( 4 % )  ;
; Spine clocks                 ; 3 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 2            ; 67           ; 67           ; 67           ; 67           ; 2            ; 67           ; 67           ; 67           ; 67           ; 2            ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; WriteData[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WriteData[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataAdr[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MemWrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                              ;
+---------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                   ; Destination Register                               ; Delay Added in ns ;
+---------------------------------------------------+----------------------------------------------------+-------------------+
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[3] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[4] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[7] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[2] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[5] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[6] ; riscvsingle:rvsingle|datapath:dp|flopr:pcreg|q[31] ; 0.227             ;
+---------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C7F23C8 for design "Ic-teste-validando"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 67 pins of 67 total pins
    Info (169086): Pin WriteData[0] not assigned to an exact location on the device
    Info (169086): Pin WriteData[1] not assigned to an exact location on the device
    Info (169086): Pin WriteData[2] not assigned to an exact location on the device
    Info (169086): Pin WriteData[3] not assigned to an exact location on the device
    Info (169086): Pin WriteData[4] not assigned to an exact location on the device
    Info (169086): Pin WriteData[5] not assigned to an exact location on the device
    Info (169086): Pin WriteData[6] not assigned to an exact location on the device
    Info (169086): Pin WriteData[7] not assigned to an exact location on the device
    Info (169086): Pin WriteData[8] not assigned to an exact location on the device
    Info (169086): Pin WriteData[9] not assigned to an exact location on the device
    Info (169086): Pin WriteData[10] not assigned to an exact location on the device
    Info (169086): Pin WriteData[11] not assigned to an exact location on the device
    Info (169086): Pin WriteData[12] not assigned to an exact location on the device
    Info (169086): Pin WriteData[13] not assigned to an exact location on the device
    Info (169086): Pin WriteData[14] not assigned to an exact location on the device
    Info (169086): Pin WriteData[15] not assigned to an exact location on the device
    Info (169086): Pin WriteData[16] not assigned to an exact location on the device
    Info (169086): Pin WriteData[17] not assigned to an exact location on the device
    Info (169086): Pin WriteData[18] not assigned to an exact location on the device
    Info (169086): Pin WriteData[19] not assigned to an exact location on the device
    Info (169086): Pin WriteData[20] not assigned to an exact location on the device
    Info (169086): Pin WriteData[21] not assigned to an exact location on the device
    Info (169086): Pin WriteData[22] not assigned to an exact location on the device
    Info (169086): Pin WriteData[23] not assigned to an exact location on the device
    Info (169086): Pin WriteData[24] not assigned to an exact location on the device
    Info (169086): Pin WriteData[25] not assigned to an exact location on the device
    Info (169086): Pin WriteData[26] not assigned to an exact location on the device
    Info (169086): Pin WriteData[27] not assigned to an exact location on the device
    Info (169086): Pin WriteData[28] not assigned to an exact location on the device
    Info (169086): Pin WriteData[29] not assigned to an exact location on the device
    Info (169086): Pin WriteData[30] not assigned to an exact location on the device
    Info (169086): Pin WriteData[31] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[0] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[1] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[2] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[3] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[4] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[5] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[6] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[7] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[8] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[9] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[10] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[11] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[12] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[13] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[14] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[15] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[16] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[17] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[18] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[19] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[20] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[21] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[22] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[23] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[24] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[25] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[26] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[27] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[28] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[29] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[30] not assigned to an exact location on the device
    Info (169086): Pin DataAdr[31] not assigned to an exact location on the device
    Info (169086): Pin MemWrite not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 3104 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:04
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ic-teste-validando.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:53
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:44
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X45_Y35 to location X55_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:02:02
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 21.38 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:49
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 24 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location AB13 (pad PAD_132): Pin DataAdr[9] of type output uses 2.5 V I/O standard
        Info (169220): Location V13 (pad PAD_133): Pin DataAdr[30] of type output uses 2.5 V I/O standard
        Info (169220): Location AB12 (pad PAD_134): Pin DataAdr[29] of type output uses 2.5 V I/O standard
        Info (169220): Location U13 (pad PAD_135): Pin DataAdr[13] of type output uses 2.5 V I/O standard
        Info (169220): Location T12 (pad PAD_136): Pin DataAdr[14] of type output uses 2.5 V I/O standard
        Info (169220): Location T13 (pad PAD_138): Pin DataAdr[24] of type output uses 2.5 V I/O standard
        Info (169220): Location AB15 (pad PAD_140): Pin DataAdr[26] of type output uses 2.5 V I/O standard
        Info (169220): Location Y14 (pad PAD_141): Pin DataAdr[8] of type output uses 2.5 V I/O standard
        Info (169220): Location AA15 (pad PAD_142): Pin DataAdr[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_144): Pin DataAdr[11] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_145): Pin DataAdr[20] of type output uses 2.5 V I/O standard
        Info (169220): Location V15 (pad PAD_146): Pin WriteData[21] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_147): Pin WriteData[14] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_148): Pin DataAdr[25] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_149): Pin DataAdr[18] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_151): Pin DataAdr[12] of type output uses 2.5 V I/O standard
        Info (169220): Location T14 (pad PAD_152): Pin DataAdr[16] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_153): Pin DataAdr[21] of type output uses 2.5 V I/O standard
        Info (169220): Location U15 (pad PAD_154): Pin DataAdr[22] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_155): Pin DataAdr[15] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_156): Pin WriteData[16] of type output uses 2.5 V I/O standard
        Info (169220): Location V20 (pad PAD_157): Pin DataAdr[19] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_161): Pin DataAdr[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_162): Pin DataAdr[2] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 5B have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location N19 (pad PAD_280): Pin DataAdr[28] of type output uses 2.5 V I/O standard
        Info (169220): Location M22 (pad PAD_281): Pin DataAdr[4] of type output uses 2.5 V I/O standard
        Info (169220): Location M18 (pad PAD_282): Pin WriteData[17] of type output uses 2.5 V I/O standard
        Info (169220): Location L22 (pad PAD_283): Pin DataAdr[27] of type output uses 2.5 V I/O standard
        Info (169220): Location K17 (pad PAD_284): Pin WriteData[25] of type output uses 2.5 V I/O standard
        Info (169220): Location M20 (pad PAD_285): Pin WriteData[30] of type output uses 2.5 V I/O standard
        Info (169220): Location L17 (pad PAD_286): Pin WriteData[19] of type output uses 2.5 V I/O standard
        Info (169220): Location M21 (pad PAD_287): Pin DataAdr[7] of type output uses 2.5 V I/O standard
        Info (169220): Location L19 (pad PAD_288): Pin WriteData[8] of type output uses 2.5 V I/O standard
        Info (169220): Location K21 (pad PAD_289): Pin WriteData[3] of type output uses 2.5 V I/O standard
        Info (169220): Location L18 (pad PAD_290): Pin DataAdr[10] of type output uses 2.5 V I/O standard
        Info (169220): Location K22 (pad PAD_291): Pin WriteData[6] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/Fabio Furlan/Documents/IC-2025/RISC-V-Monociclo-Basico(Funcionando)/RISC-V-Monociclo-Basico-Teste/output_files/Ic-teste-validando.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6070 megabytes
    Info: Processing ended: Mon Oct 27 10:53:13 2025
    Info: Elapsed time: 00:07:13
    Info: Total CPU time (on all processors): 00:06:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Fabio Furlan/Documents/IC-2025/RISC-V-Monociclo-Basico(Funcionando)/RISC-V-Monociclo-Basico-Teste/output_files/Ic-teste-validando.fit.smsg.


