Analysis & Synthesis report for DE1_SoC
Fri Jan 28 10:06:30 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Port Connectivity Checks: "ALU_1b:b0|mux8_1:control"
 10. Post-Synthesis Netlist Statistics for Top Partition
 11. Elapsed Time Per Partition
 12. Analysis & Synthesis Messages
 13. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Fri Jan 28 10:06:30 2022       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE1_SoC                                     ;
; Top-level Entity Name           ; alu                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 199                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSEMA5F31C6       ;                    ;
; Top-level entity name                                                           ; alu                ; DE1_SoC            ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; State Machine Processing                                                        ; User-Encoded       ; Auto               ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation      ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                               ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; PowerPlay Power Optimization During Synthesis                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                              ;
+----------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                          ; Library ;
+----------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------+---------+
; mux2_1.sv                        ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux2_1.sv    ;         ;
; mux4_1.sv                        ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux4_1.sv    ;         ;
; fullAdder.sv                     ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/fullAdder.sv ;         ;
; ALU_1b.sv                        ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv    ;         ;
; mux8_1.sv                        ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux8_1.sv    ;         ;
; alu.sv                           ; yes             ; User SystemVerilog HDL File  ; C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/alu.sv       ;         ;
+----------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 166            ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 242            ;
;     -- 7 input functions                    ; 0              ;
;     -- 6 input functions                    ; 89             ;
;     -- 5 input functions                    ; 25             ;
;     -- 4 input functions                    ; 14             ;
;     -- <=3 input functions                  ; 114            ;
;                                             ;                ;
; Dedicated logic registers                   ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 199            ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; cntrl[0]~input ;
; Maximum fan-out                             ; 138            ;
; Total fan-out                               ; 1250           ;
; Average fan-out                             ; 1.95           ;
+---------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                          ;
+------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node   ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                     ; Entity Name ; Library Name ;
+------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------+-------------+--------------+
; |alu                         ; 242 (19)            ; 0 (0)                     ; 0                 ; 0          ; 199  ; 0            ; |alu                                                    ; alu         ; work         ;
;    |ALU_1b:ALU_bits[10].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[10].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[10].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[10].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[10].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[10].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[11].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[11].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[11].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[11].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[11].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[11].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[12].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[12].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[12].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[12].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[12].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[12].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[13].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[13].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[13].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[13].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[13].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[13].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[14].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[14].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[14].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[14].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[14].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[15].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[15].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[15].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[15].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[15].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[15].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[16].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[16].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[16].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[16].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[16].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[16].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[17].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[17].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[17].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[17].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[17].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[17].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[18].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[18].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[18].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[18].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[18].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[18].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[19].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[19].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[19].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[19].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[19].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[1].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[1].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[1].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[1].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[1].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[20].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[20].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[20].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[20].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[20].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[20].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[21].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[21].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[21].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[21].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[21].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[21].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[22].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[22].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[22].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[22].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[22].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[22].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[23].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[23].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[23].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[23].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[23].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[23].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[24].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[24].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[24].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[24].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[24].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[25].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[25].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[25].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[25].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[25].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[25].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[26].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[26].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[26].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[26].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[26].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[26].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[27].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[27].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[27].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[27].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[27].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[27].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[28].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[28].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[28].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[28].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[28].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[28].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[29].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[29].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[29].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[29].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[29].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[2].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[2].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[2].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[2].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[2].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[2].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[30].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[30].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[30].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[30].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[30].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[30].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[31].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[31].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[31].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[31].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[31].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[31].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[32].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[32].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[32].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[32].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[32].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[32].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[33].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[33].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[33].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[33].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[33].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[33].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[34].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[34].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[34].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[34].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[34].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[35].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[35].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[35].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[35].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[35].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[35].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[36].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[36].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[36].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[36].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[36].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[36].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[37].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[37].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[37].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[37].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[37].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[37].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[38].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[38].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[38].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[38].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[38].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[38].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[39].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[39].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[39].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[39].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[39].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[3].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[3].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[3].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[3].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[3].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[3].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[40].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[40].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[40].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[40].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[40].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[40].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[41].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[41].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[41].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[41].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[41].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[41].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[42].b_i| ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[42].b_i                            ; ALU_1b      ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[42].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[42].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[42].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[43].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[43].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[43].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[43].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[43].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[43].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[44].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[44].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[44].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[44].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[44].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[44].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[45].b_i| ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[45].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[45].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[45].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[45].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[45].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[46].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[46].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[46].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[46].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[46].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[46].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[47].b_i| ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[47].b_i                            ; ALU_1b      ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[47].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[47].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[47].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[48].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[48].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[48].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[48].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[48].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[48].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[49].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[49].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[49].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[49].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[49].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[49].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[4].b_i|  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[4].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[4].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[4].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[4].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[50].b_i| ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[50].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[50].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[50].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[50].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[50].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[51].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[51].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[51].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[51].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[51].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[51].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[52].b_i| ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[52].b_i                            ; ALU_1b      ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[52].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[52].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[52].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[53].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[53].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[53].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[53].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[53].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[53].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[54].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[54].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[54].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[54].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[54].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[54].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[55].b_i| ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[55].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[55].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[55].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[55].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[55].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[56].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[56].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[56].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[56].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[56].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[56].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[57].b_i| ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[57].b_i                            ; ALU_1b      ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[57].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[57].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[57].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[58].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[58].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[58].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[58].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[58].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[58].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[59].b_i| ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[59].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[59].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[59].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[59].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[59].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[5].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[5].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[5].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[5].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[5].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[5].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[60].b_i| ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[60].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[60].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[60].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[60].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[60].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[61].b_i| ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[61].b_i                            ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[61].b_i|fullAdder:ad               ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[61].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[61].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[61].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[62].b_i| ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[62].b_i                            ; ALU_1b      ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[62].b_i|mux2_1:sub0                ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[62].b_i|mux8_1:control             ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[62].b_i|mux8_1:control|mux2_1:mux2 ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[6].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[6].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[6].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[6].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[6].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[6].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[7].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[7].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[7].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[7].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[7].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[7].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[8].b_i|  ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[8].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[8].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux2_1:sub0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[8].b_i|mux2_1:sub0                 ; mux2_1      ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[8].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[8].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:ALU_bits[9].b_i|  ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[9].b_i                             ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[9].b_i|fullAdder:ad                ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[9].b_i|mux8_1:control              ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:ALU_bits[9].b_i|mux8_1:control|mux2_1:mux2  ; mux2_1      ; work         ;
;    |ALU_1b:b0|               ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b0                                          ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b0|fullAdder:ad                             ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b0|mux8_1:control                           ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b0|mux8_1:control|mux2_1:mux2               ; mux2_1      ; work         ;
;    |ALU_1b:b_63|             ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b_63                                        ; ALU_1b      ; work         ;
;       |fullAdder:ad|         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b_63|fullAdder:ad                           ; fullAdder   ; work         ;
;       |mux8_1:control|       ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b_63|mux8_1:control                         ; mux8_1      ; work         ;
;          |mux2_1:mux2|       ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |alu|ALU_1b:b_63|mux8_1:control|mux2_1:mux2             ; mux2_1      ; work         ;
+------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------+
; Port Connectivity Checks: "ALU_1b:b0|mux8_1:control" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; d[7] ; Input ; Info     ; Stuck at GND               ;
; d[1] ; Input ; Info     ; Stuck at GND               ;
+------+-------+----------+----------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_lcell_comb     ; 242                         ;
;     normal            ; 242                         ;
;         2 data inputs ; 74                          ;
;         3 data inputs ; 40                          ;
;         4 data inputs ; 14                          ;
;         5 data inputs ; 25                          ;
;         6 data inputs ; 89                          ;
; boundary_port         ; 199                         ;
;                       ;                             ;
; Max LUT depth         ; 27.00                       ;
; Average LUT depth     ; 18.65                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Jan 28 10:06:18 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off DE1_SoC -c DE1_SoC
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file mux2_1.sv
    Info (12023): Found entity 1: mux2_1 File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux2_1.sv Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file mux4_1.sv
    Info (12023): Found entity 1: mux4_1 File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux4_1.sv Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file fulladder.sv
    Info (12023): Found entity 1: fullAdder File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/fullAdder.sv Line: 3
Info (12021): Found 2 design units, including 2 entities, in source file alu_1b.sv
    Info (12023): Found entity 1: ALU_1b File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv Line: 3
    Info (12023): Found entity 2: ALU_1b_testbench File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file alustim.sv
    Info (12023): Found entity 1: alustim File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/alustim.sv Line: 20
Info (12021): Found 1 design units, including 1 entities, in source file mux8_1.sv
    Info (12023): Found entity 1: mux8_1 File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux8_1.sv Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file alu.sv
    Info (12023): Found entity 1: alu File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/alu.sv Line: 2
Info (12127): Elaborating entity "alu" for the top level hierarchy
Info (12128): Elaborating entity "ALU_1b" for hierarchy "ALU_1b:b0" File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/alu.sv Line: 11
Info (12128): Elaborating entity "mux2_1" for hierarchy "ALU_1b:b0|mux2_1:sub0" File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv Line: 13
Info (12128): Elaborating entity "fullAdder" for hierarchy "ALU_1b:b0|fullAdder:ad" File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv Line: 16
Info (12128): Elaborating entity "mux8_1" for hierarchy "ALU_1b:b0|mux8_1:control" File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/ALU_1b.sv Line: 28
Info (12128): Elaborating entity "mux4_1" for hierarchy "ALU_1b:b0|mux8_1:control|mux4_1:mux0" File: C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/mux8_1.sv Line: 9
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/output_files/DE1_SoC.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 441 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 131 input pins
    Info (21059): Implemented 68 output pins
    Info (21061): Implemented 242 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4818 megabytes
    Info: Processing ended: Fri Jan 28 10:06:30 2022
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:24


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/danie/Documents/2021-22 School Year/EE 469/Lab2/output_files/DE1_SoC.map.smsg.


