<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:40.1840</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0152532</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막 트랜지스터, 표시 장치 및 박막 트랜지스터의 제조 방법</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, DISPLAY DEVICE AND METHOD  FOR FABRICATING THE THIN FILM TRANSISTOR</inventionTitleEng><openDate>2025.05.15</openDate><openNumber>10-2025-0067218</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막 트랜지스터, 표시 장치 및 박막 트랜지스터의 제조 방법이 제공된다. 박막 트랜지스터는 기판 상에 배치되는 반도체층; 및 상기 반도체층을 덮는 게이트 절연층 상에 배치되고, 상기 반도체층의 일부와 중첩되는 게이트 전극을 포함한다. 상기 반도체층은, 상기 게이트 전극과 중첩되는 채널부, 상기 채널부의 일단에 연결된 제1 전극부, 및 상기 채널부의 다른 일단에 연결된 제2 전극부를 포함한다. 상기 게이트 절연층 중 상기 채널부와 상기 게이트 전극 사이의 일부는 제1 두께로 배치되고, 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치되는 반도체층; 및상기 반도체층을 덮는 게이트 절연층 상에 배치되고, 상기 반도체층의 일부와 중첩되는 게이트 전극을 포함하며,상기 반도체층은, 상기 게이트 전극과 중첩되는 채널부, 상기 채널부의 일단에 연결된 제1 전극부, 및 상기 채널부의 다른 일단에 연결된 제2 전극부를 포함하고,상기 게이트 절연층 중 상기 채널부와 상기 게이트 전극 사이의 일부는 제1 두께로 배치되고, 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 배치되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 반도체층은, 상기 제1 전극부 및 상기 제2 전극부 각각과 상기 기판 사이에 배치되는 싱크부들을 더 포함하고,상기 싱크부들 중 하나는 상기 채널부의 일단과 접하며, 다른 나머지 하나는 상기 채널부의 다른 일단과 접하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 싱크부들은 제1 극성 타입의 도펀트를 포함하고,상기 제1 전극부 및 상기 제2 전극부는 상기 제1 극성 타입과 상이한 제2 극성 타입의 도펀트를 포함하며,상기 싱크부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제2 두께는 100Å 이상 및 1200Å 이하의 범위 이내인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 제1 두께는 1400Å 이상이고,상기 제1 두께와 상기 제2 두께 간의 차이는 200Å 이상 및 1300Å 이하의 범위 이내인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제3 항에 있어서,상기 게이트 절연층 및 상기 게이트 전극을 덮는 층간 절연층을 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제3 항에 있어서,상기 반도체층은, 상기 제1 전극부 및 상기 제2 전극부 각각과 상기 채널부 사이, 및 상기 싱크부들 각각과 상기 채널부 사이에 배치되는 싱크 보조부들을 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 싱크 보조부들은 상기 제2 극성 타입의 도펀트를 포함하고,상기 싱크 보조부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 발광 영역들이 배열된 표시 영역을 포함하는 기판;상기 기판 상에 배치되는 회로층; 및상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치된 발광 소자들을 포함하는 소자층을 포함하고,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되는 발광 화소 구동부들을 포함하며,상기 발광 화소 구동부들 각각은 둘 이상의 트랜지스터들을 포함하고,상기 둘 이상의 트랜지스터들 중 하나의 트랜지스터는,상기 기판 상에 배치되는 반도체층; 상기 반도체층을 덮는 게이트 절연층 상에 배치되고, 상기 반도체층의 일부와 중첩되는 게이트 전극을 포함하며,상기 반도체층은, 상기 게이트 전극과 중첩되는 채널부, 상기 채널부의 일단에 연결된 제1 전극부, 및 상기 채널부의 다른 일단에 연결된 제2 전극부를 포함하고,상기 게이트 절연층 중 상기 채널부와 상기 게이트 전극 사이의 일부는 제1 두께로 배치되고, 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 반도체층은, 상기 제1 전극부 및 상기 제2 전극부 각각과 상기 기판 사이에 배치되는 싱크부들을 더 포함하고,상기 싱크부들 중 하나는 상기 채널부의 일단과 접하며, 다른 나머지 하나는 상기 채널부의 다른 일단과 접하며,상기 싱크부들은 제1 극성 타입의 도펀트를 포함하고,상기 제1 전극부 및 상기 제2 전극부는 상기 제1 극성 타입과 상이한 제2 극성 타입의 도펀트를 포함하며,상기 싱크부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 회로층은, 상기 게이트 절연층 및 상기 게이트 전극을 덮는 층간 절연층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 반도체층은, 상기 제1 전극부 및 상기 제2 전극부 각각과 상기 채널부 사이, 및 상기 싱크부들 각각과 상기 채널부 사이에 배치되는 싱크 보조부들을 더 포함하고,상기 싱크 보조부들은 상기 제2 극성 타입의 도펀트를 포함하고,상기 싱크 보조부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서,상기 제2 두께는 100Å 이상 및 1200Å 이하의 범위 이내인 표시 장치.</claim></claimInfo><claimInfo><claim>14. 기판 상에 반도체층을 배치하는 단계;상기 반도체층을 덮는 제1 두께의 게이트 절연층을 배치하는 단계;상기 게이트 절연층 상에, 상기 반도체층의 일부와 중첩되는 게이트 전극을 배치하는 단계;상기 게이트 절연층 중 상기 게이트 전극과 중첩되는 일부를 제외한 나머지 일부를 상기 제1 두께보다 작은 제2 두께로 배치하는 단계;상기 반도체층 중 상기 게이트 전극과 중첩되는 일부를 제외한 나머지 일부에 제1 극성 타입의 도펀트를 주입하여, 싱크부들을 배치하는 단계;상기 반도체층 중 상기 게이트 전극과 중첩되는 일부를 제외한 나머지 일부에 상기 제1 극성 타입과 상이한 제2 극성 타입의 도펀트를 주입하여, 채널부와, 제1 전극부 및 제2 전극부를 배치하는 단계; 및상기 게이트 절연층 및 상기 게이트 전극을 덮는 층간 절연층을 배치하는 단계를 포함하는 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 게이트 전극을 배치하는 단계는,상기 게이트 절연층 상에 적층된 도전층의 일부 상에 마스크층을 배치하는 단계; 및상기 도전층 중 상기 마스크층과 중첩되는 일부를 제외한 다른 나머지 일부를 제거하여, 상기 게이트 전극을 마련하는 단계를 포함하고,상기 게이트 절연층 중 상기 게이트 전극과 중첩되는 일부를 제외한 나머지 일부를 상기 제1 두께보다 작은 제2 두께로 배치하는 단계 이후에, 상기 마스크층을 제거하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 채널부와, 제1 전극부 및 제2 전극부를 배치하는 단계에서,상기 제1 전극부 및 상기 제2 전극부는 상기 싱크부들 상에 배치되고,상기 싱크부들 중 하나의 싱크부 및 상기 제1 전극부는 상기 채널부의 일단과 접하며,상기 싱크부들 중 다른 하나의 싱크부 및 상기 제2 전극부는 상기 채널부의 다른 일단과 접하는 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 싱크부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 채널부와, 제1 전극부 및 제2 전극부를 배치하는 단계 이후에,상기 게이트 전극의 너비를 축소시키는 단계; 및상기 반도체층에 상기 제2 극성 타입의 도펀트를 주입하여, 싱크 보조부들을 배치하는 단계를 더 포함하고,상기 싱크 보조부들은, 상기 제1 전극부 및 상기 제2 전극부 각각과 상기 채널부 사이, 및 상기 싱크부들 각각과 상기 채널부 사이에 배치되는 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 싱크 보조부들의 도핑 농도는, 상기 제1 전극부 및 상기 제2 전극부의 도핑 농도보다 낮은 박막 트랜지스터의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제14 항에 있어서,상기 게이트 절연층 중 상기 게이트 전극과 중첩되는 일부를 제외한 나머지 일부를 상기 제1 두께보다 작은 제2 두께로 배치하는 단계에서, 상기 제2 두께는 100Å 이상 및 1200Å 이하의 범위 이내인 박막 트랜지스터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>OKUMURA, Hiroshi</engName><name>오쿠무라 히로시</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JIN, Dong Gyu</engName><name>진동규</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JUNG, Da Woon</engName><name>정다운</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.07</receiptDate><receiptNumber>1-1-2023-1228135-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230152532.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93431a24b4618a3c861f096ae3b511507956aae4f5c4d9f1d047f78c0818393e52249ca58bf4d8da0209964d4a06800de73947e710b545e5fa</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2d1fbb3c52754cf5064c0750ebe615da4dac99b78921420581c0ae63e829d95d4721a1b73e816a5ddcaf1f1726a70b3f08c515afb525da43</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>