% =====================================================
%  FinFET〜CFET構造進化チュートリアル論文（日本語版 / IEEEスタイル）
% =====================================================

\documentclass[conference]{IEEEtran}

% -----------------------------------------------------
% パッケージ設定
% -----------------------------------------------------
\usepackage[utf8]{inputenc}
\usepackage[T1]{fontenc}
\usepackage{xeCJK}            % 日本語対応
\setCJKmainfont{IPAexMincho}  % 明朝体
\usepackage{graphicx}
\usepackage{amsmath,amssymb}
\usepackage{siunitx}
\usepackage{booktabs}
\usepackage{hyperref}
\usepackage{url}
\usepackage{cite}

\usepackage{tikz}
\usetikzlibrary{patterns,arrows.meta,positioning,fit}
\usepackage{tabularx}   % 表の自動幅調整

% -----------------------------------------------------
% タイトルと著者情報
% -----------------------------------------------------
\title{FinFET〜CFET構造進化チュートリアル：\\
スケーリング臨界と構造信頼性設計}

\author{%
  \IEEEauthorblockN{三溝 真一 (Shinichi Samizo)}%
  \IEEEauthorblockA{独立系半導体研究者（元セイコーエプソン） / Independent Semiconductor Researcher (ex-Seiko Epson)\\%
  Email: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}\quad
  GitHub: \url{https://github.com/Samizo-AITL}}%
}

% -----------------------------------------------------
% ドキュメント開始
% -----------------------------------------------------
\begin{document}
\maketitle

% -----------------------------------------------------
% 要旨（Abstract）
% -----------------------------------------------------
\begin{abstract}
\textbf{（日本語要旨）}  
本稿は、130\,nm以降におけるCMOSスケーリング技術の構造的進化を体系的に整理したチュートリアル論文である。  
プレーナーCMOSの限界を出発点として、FinFET、Gate-All-Around（GAA: Nanosheet）、そしてComplementary FET（CFET）へと至る  
構造変遷を、電界制御、熱対称性、電源分離、再現性設計の観点から俯瞰する。  
さらに、High-$k$/Metal Gate（HKMG）技術、BEOL配線スケーリング（Low-$k$絶縁膜、Dual Damascene、Backside Power Rail）および  
BSIM-CMGモデリングを統合し、微細化の最終段階における  
「\textbf{構造そのものが信頼性設計パラメータとなる時代}」の到来を示す。  
本稿は、プロセス・デバイス・回路の各階層を横断した次世代CMOS設計のための統合的指針を提供することを目的とする。  

\medskip
\textbf{(English Abstract)}  
This tutorial paper systematically reviews the structural evolution of CMOS scaling technology beyond the 130\,nm node.  
Starting from the limitations of planar CMOS, it examines the progression toward FinFET, Gate-All-Around (GAA: Nanosheet),  
and finally Complementary FET (CFET) architectures, from the perspectives of electrostatic control, thermal symmetry,  
power-rail separation, and reproducibility in device design.  
Furthermore, it integrates High-$k$/Metal Gate (HKMG) technology, BEOL scaling  
(Low-$k$ dielectrics, Dual Damascene, and Backside Power Rail), and BSIM-CMG compact modeling,  
demonstrating the paradigm in which \textbf{device structure itself becomes the design parameter of reliability}.  
The paper aims to provide unified design insights across process, device, and circuit domains  
for reliability-aware, next-generation CMOS integration.
\end{abstract}

% -----------------------------------------------------
% キーワード（Keywords）
% -----------------------------------------------------
\begin{IEEEkeywords}
FinFET, GAA, CFET, HKMG, BEOL, Backside Power Rail, BSIM-CMG, Thermal Symmetry, Structural Reliability, CMOS Scaling
\end{IEEEkeywords}

% -----------------------------------------------------
% 本文章構成
% -----------------------------------------------------
\input{chap1_intro}
\input{chap2_planar_limit}
\input{chap3_finfet}
\input{chap4_gaa}
\input{chap5_cfet}
\input{chap6_beol}
\input{chap7_scaling_params}
\input{chap8_bsim_cmg}
\input{chap9_reliability}
\input{chap10_lithography}
\input{chap11_conclusion}

% -----------------------------------------------------
% 謝辞
% -----------------------------------------------------
\section*{謝辞}
本稿の作成にあたり、半導体デバイススケーリング・信頼性・プロセス統合に関して示唆に富む議論を行ってくださった
産業界および学術界の関係各位に深く感謝する。

% -----------------------------------------------------
% 参考文献
% -----------------------------------------------------
% --- force at least one item for IEEEtran ---
\nocite{*}
\bibliographystyle{IEEEtran}
\bibliography{refs}

% -----------------------------------------------------
% 著者略歴
% -----------------------------------------------------
\section*{著者略歴}
\textbf{三溝 真一}（Shinichi Samizo）は、信州大学大学院 工学系研究科 電気電子工学専攻にて修士号を取得した。  
その後、セイコーエプソン株式会社に勤務し、半導体ロジック／メモリ／高耐圧インテグレーション、  
およびインクジェット薄膜ピエゾアクチュエータならびにPrecisionCoreプリントヘッドの製品化に従事した。  
現在は独立系半導体研究者として、プロセス／デバイス教育、メモリアーキテクチャ、AIシステム統合などに取り組んでいる。  
連絡先: \href{mailto:shin3t72@gmail.com}{shin3t72@gmail.com}．

\end{document}
