Fitter report for DSDProject
Thu Dec 11 20:49:55 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ALTSYNCRAM
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 11 20:49:55 2014      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; DSDProject                                 ;
; Top-level Entity Name              ; DSDProject                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,997 / 114,480 ( 2 % )                    ;
;     Total combinational functions  ; 1,941 / 114,480 ( 2 % )                    ;
;     Dedicated logic registers      ; 353 / 114,480 ( < 1 % )                    ;
; Total registers                    ; 353                                        ;
; Total pins                         ; 80 / 529 ( 15 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 1,024 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; segments0[0] ; Missing drive strength and slew rate ;
; segments0[1] ; Missing drive strength and slew rate ;
; segments0[2] ; Missing drive strength and slew rate ;
; segments0[3] ; Missing drive strength and slew rate ;
; segments0[4] ; Missing drive strength and slew rate ;
; segments0[5] ; Missing drive strength and slew rate ;
; segments0[6] ; Missing drive strength and slew rate ;
; segments1[0] ; Missing drive strength and slew rate ;
; segments1[1] ; Missing drive strength and slew rate ;
; segments1[2] ; Missing drive strength and slew rate ;
; segments1[3] ; Missing drive strength and slew rate ;
; segments1[4] ; Missing drive strength and slew rate ;
; segments1[5] ; Missing drive strength and slew rate ;
; segments1[6] ; Missing drive strength and slew rate ;
; segments2[0] ; Missing drive strength and slew rate ;
; segments2[1] ; Missing drive strength and slew rate ;
; segments2[2] ; Missing drive strength and slew rate ;
; segments2[3] ; Missing drive strength and slew rate ;
; segments2[4] ; Missing drive strength and slew rate ;
; segments2[5] ; Missing drive strength and slew rate ;
; segments2[6] ; Missing drive strength and slew rate ;
; segments3[0] ; Missing drive strength and slew rate ;
; segments3[1] ; Missing drive strength and slew rate ;
; segments3[2] ; Missing drive strength and slew rate ;
; segments3[3] ; Missing drive strength and slew rate ;
; segments3[4] ; Missing drive strength and slew rate ;
; segments3[5] ; Missing drive strength and slew rate ;
; segments3[6] ; Missing drive strength and slew rate ;
; segments4[0] ; Missing drive strength and slew rate ;
; segments4[1] ; Missing drive strength and slew rate ;
; segments4[2] ; Missing drive strength and slew rate ;
; segments4[3] ; Missing drive strength and slew rate ;
; segments4[4] ; Missing drive strength and slew rate ;
; segments4[5] ; Missing drive strength and slew rate ;
; segments4[6] ; Missing drive strength and slew rate ;
; segments5[0] ; Missing drive strength and slew rate ;
; segments5[1] ; Missing drive strength and slew rate ;
; segments5[2] ; Missing drive strength and slew rate ;
; segments5[3] ; Missing drive strength and slew rate ;
; segments5[4] ; Missing drive strength and slew rate ;
; segments5[5] ; Missing drive strength and slew rate ;
; segments5[6] ; Missing drive strength and slew rate ;
; segments6[0] ; Missing drive strength and slew rate ;
; segments6[1] ; Missing drive strength and slew rate ;
; segments6[2] ; Missing drive strength and slew rate ;
; segments6[3] ; Missing drive strength and slew rate ;
; segments6[4] ; Missing drive strength and slew rate ;
; segments6[5] ; Missing drive strength and slew rate ;
; segments6[6] ; Missing drive strength and slew rate ;
; segments7[0] ; Missing drive strength and slew rate ;
; segments7[1] ; Missing drive strength and slew rate ;
; segments7[2] ; Missing drive strength and slew rate ;
; segments7[3] ; Missing drive strength and slew rate ;
; segments7[4] ; Missing drive strength and slew rate ;
; segments7[5] ; Missing drive strength and slew rate ;
; segments7[6] ; Missing drive strength and slew rate ;
; led[0]       ; Missing drive strength and slew rate ;
; led[1]       ; Missing drive strength and slew rate ;
; led[2]       ; Missing drive strength and slew rate ;
; led[3]       ; Missing drive strength and slew rate ;
; AUD_DACDAT   ; Missing drive strength and slew rate ;
; AUD_XCK      ; Missing drive strength and slew rate ;
; I2C_SCLK     ; Missing drive strength and slew rate ;
; AUD_ADCLRCK  ; Missing drive strength and slew rate ;
; AUD_BCLK     ; Missing drive strength and slew rate ;
; AUD_DACLRCK  ; Missing drive strength and slew rate ;
; I2C_SDAT     ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a0  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a1  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a2  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a3  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a4  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a5  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a6  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a7  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a8  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a9  ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a10 ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a11 ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a12 ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a13 ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a14 ; PORTADATAOUT     ;                       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ram_block1a15 ; PORTADATAOUT     ;                       ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2511 ) ; 0.00 % ( 0 / 2511 )        ; 0.00 % ( 0 / 2511 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2511 ) ; 0.00 % ( 0 / 2511 )        ; 0.00 % ( 0 / 2511 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2497 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/14.0/DSDProject/output_files/DSDProject.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 1,997 / 114,480 ( 2 % )     ;
;     -- Combinational with no register       ; 1644                        ;
;     -- Register only                        ; 56                          ;
;     -- Combinational with a register        ; 297                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 831                         ;
;     -- 3 input functions                    ; 426                         ;
;     -- <=2 input functions                  ; 684                         ;
;     -- Register only                        ; 56                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1387                        ;
;     -- arithmetic mode                      ; 554                         ;
;                                             ;                             ;
; Total registers*                            ; 353 / 117,053 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 353 / 114,480 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 151 / 7,155 ( 2 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 80 / 529 ( 15 % )           ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; Global signals                              ; 8                           ;
; M9Ks                                        ; 1 / 432 ( < 1 % )           ;
; Total block memory bits                     ; 1,024 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global clocks                               ; 8 / 20 ( 40 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0.5% / 0.4% / 0.6%          ;
; Peak interconnect usage (total/H/V)         ; 6.1% / 6.4% / 7.6%          ;
; Maximum fan-out                             ; 163                         ;
; Highest non-global fan-out                  ; 124                         ;
; Total fan-out                               ; 7220                        ;
; Average fan-out                             ; 2.86                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1997 / 114480 ( 2 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1644                   ; 0                              ;
;     -- Register only                        ; 56                     ; 0                              ;
;     -- Combinational with a register        ; 297                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 831                    ; 0                              ;
;     -- 3 input functions                    ; 426                    ; 0                              ;
;     -- <=2 input functions                  ; 684                    ; 0                              ;
;     -- Register only                        ; 56                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 1387                   ; 0                              ;
;     -- arithmetic mode                      ; 554                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 353                    ; 0                              ;
;     -- Dedicated logic registers            ; 353 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 151 / 7155 ( 2 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 80                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1024                   ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 1 / 432 ( < 1 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 6 / 24 ( 25 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 182                    ; 3                              ;
;     -- Registered Input Connections         ; 177                    ; 0                              ;
;     -- Output Connections                   ; 7                      ; 178                            ;
;     -- Registered Output Connections        ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 7218                   ; 190                            ;
;     -- Registered Connections               ; 2401                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 8                      ; 181                            ;
;     -- hard_block:auto_generated_inst       ; 181                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 13                     ; 3                              ;
;     -- Output Ports                         ; 63                     ; 2                              ;
;     -- Bidir Ports                          ; 4                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AUD_ADCDAT ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; TD_CLK27   ; B14   ; 8        ; 56           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk        ; Y2    ; 2        ; 0            ; 36           ; 14           ; 77                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk2       ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ir         ; Y15   ; 3        ; 56           ; 0            ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0       ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key1       ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key2       ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key3       ; R24   ; 5        ; 115          ; 35           ; 21           ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ps2_clk    ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ps2_data   ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; x          ; AC15  ; 4        ; 60           ; 0            ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; y          ; Y16   ; 4        ; 96           ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT   ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK      ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK     ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]       ; AE16  ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]       ; AG26  ; 4        ; 113          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]       ; AG23  ; 4        ; 81           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]       ; AF26  ; 4        ; 89           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[0] ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[1] ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[2] ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[3] ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[4] ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[5] ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments0[6] ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[0] ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[1] ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[2] ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[3] ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[4] ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[5] ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments1[6] ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[0] ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[1] ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[2] ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[3] ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[4] ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[5] ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments2[6] ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[0] ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[1] ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[2] ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[3] ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[4] ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[5] ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments3[6] ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[0] ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[1] ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[2] ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[3] ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[4] ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[5] ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments4[6] ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[0] ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[1] ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[2] ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[3] ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[4] ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[5] ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments5[6] ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[0] ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[1] ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[2] ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[3] ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[4] ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[5] ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments6[6] ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[0] ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[1] ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[2] ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[3] ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[4] ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[5] ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segments7[6] ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+--------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+--------------------------------------------------------------------+
; AUD_ADCLRCK ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                                  ;
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                                  ;
; AUD_DACLRCK ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                                  ;
; I2C_SDAT    ; A8    ; 8        ; 18           ; 73           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SDO ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET          ; Use as regular IO        ; ps2_clk                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5          ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9          ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 56 ( 21 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 73 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 38 / 71 ( 54 % ) ; 2.5V          ; --           ;
; 5        ; 16 / 65 ( 25 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 3 / 71 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; segments7[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; segments4[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; segments4[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; segments4[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; segments3[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; segments6[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; segments5[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; segments5[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; segments4[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; segments4[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; segments4[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; segments2[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; segments3[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; segments6[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; x                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; segments4[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; segments2[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; segments7[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; segments2[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; segments6[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; segments7[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; segments3[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; segments3[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; segments7[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; segments2[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; segments3[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; segments6[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; clk2                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; segments7[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; segments7[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; segments2[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; segments3[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; segments7[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; segments2[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; segments2[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; segments3[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; segments0[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; segments0[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; ps2_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; segments0[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; ps2_data                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; segments0[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; segments0[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; segments0[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; segments0[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; key1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; segments1[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; key2                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; key3                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; segments6[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; segments1[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; segments1[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; segments6[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; segments1[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; segments1[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; segments1[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; segments5[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; segments5[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; segments5[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; ir                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; y                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; segments6[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; segments1[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; segments5[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; segments5[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                               ;
+-------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; Name                          ; DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|pll ; DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                  ; DEAUDIO|u1|altpll_component|pll                                          ; IR0|u0|altpll_component|auto_generated|pll1                                    ;
; PLL mode                      ; Normal                                                                   ; Normal                                                                         ;
; Compensate clock              ; clock1                                                                   ; clock0                                                                         ;
; Compensated input/output pins ; --                                                                       ; --                                                                             ;
; Switchover type               ; --                                                                       ; --                                                                             ;
; Input frequency 0             ; 27.0 MHz                                                                 ; 50.0 MHz                                                                       ;
; Input frequency 1             ; --                                                                       ; --                                                                             ;
; Nominal PFD frequency         ; 27.0 MHz                                                                 ; 50.0 MHz                                                                       ;
; Nominal VCO frequency         ; 648.0 MHz                                                                ; 600.0 MHz                                                                      ;
; VCO post scale K counter      ; 2                                                                        ; 2                                                                              ;
; VCO frequency control         ; Auto                                                                     ; Auto                                                                           ;
; VCO phase shift step          ; 192 ps                                                                   ; 208 ps                                                                         ;
; VCO multiply                  ; --                                                                       ; --                                                                             ;
; VCO divide                    ; --                                                                       ; --                                                                             ;
; Freq min lock                 ; 12.5 MHz                                                                 ; 25.0 MHz                                                                       ;
; Freq max lock                 ; 27.09 MHz                                                                ; 54.18 MHz                                                                      ;
; M VCO Tap                     ; 0                                                                        ; 0                                                                              ;
; M Initial                     ; 1                                                                        ; 1                                                                              ;
; M value                       ; 24                                                                       ; 12                                                                             ;
; N value                       ; 1                                                                        ; 1                                                                              ;
; Charge pump current           ; setting 1                                                                ; setting 1                                                                      ;
; Loop filter resistance        ; setting 24                                                               ; setting 27                                                                     ;
; Loop filter capacitance       ; setting 0                                                                ; setting 0                                                                      ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                       ; 680 kHz to 980 kHz                                                             ;
; Bandwidth type                ; Medium                                                                   ; Medium                                                                         ;
; Real time reconfigurable      ; Off                                                                      ; Off                                                                            ;
; Scan chain MIF file           ; --                                                                       ; --                                                                             ;
; Preserve PLL counter order    ; Off                                                                      ; Off                                                                            ;
; PLL location                  ; PLL_3                                                                    ; PLL_1                                                                          ;
; Inclk0 signal                 ; TD_CLK27                                                                 ; clk                                                                            ;
; Inclk1 signal                 ; --                                                                       ; --                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                            ; Dedicated Pin                                                                  ;
; Inclk1 signal type            ; --                                                                       ; --                                                                             ;
+-------------------------------+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|_clk1                 ; clock1       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 1.25 (192 ps)    ; 50/50      ; C0      ; 36            ; 18/18 Even ; --            ; 1       ; 0       ; DEAUDIO|u1|altpll_component|pll|clk[1]             ;
; DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; IR0|u0|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; |DSDProject                                  ; 1997 (181)  ; 353 (40)                  ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 80   ; 0            ; 1644 (140)   ; 56 (0)            ; 297 (50)         ; |DSDProject                                                                                                   ; work         ;
;    |DE2_115_IR:IR0|                          ; 210 (0)     ; 163 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 54 (0)            ; 109 (0)          ; |DSDProject|DE2_115_IR:IR0                                                                                    ; work         ;
;       |IR_RECEIVE:u1|                        ; 210 (210)   ; 163 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 54 (54)           ; 109 (109)        ; |DSDProject|DE2_115_IR:IR0|IR_RECEIVE:u1                                                                      ; work         ;
;       |pll1:u0|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_IR:IR0|pll1:u0                                                                            ; work         ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_IR:IR0|pll1:u0|altpll:altpll_component                                                    ; work         ;
;             |pll1_altpll:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated                         ; work         ;
;    |DE2_115_Synthesizer:DEAUDIO|             ; 620 (20)    ; 150 (19)                  ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (1)      ; 2 (1)             ; 149 (18)         ; |DSDProject|DE2_115_Synthesizer:DEAUDIO                                                                       ; work         ;
;       |I2C_AV_Config:u7|                     ; 90 (42)     ; 44 (30)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (11)      ; 1 (1)             ; 43 (30)          ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7                                                      ; work         ;
;          |I2C_Controller:u0|                 ; 49 (49)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 14 (14)          ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0                                    ; work         ;
;          |altsyncram:Ram0_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0                                ; work         ;
;             |altsyncram_cj81:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated ; work         ;
;       |VGA_Audio_PLL:u1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1                                                      ; work         ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component                              ; work         ;
;       |adio_codec:ad1|                       ; 251 (90)    ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (40)     ; 0 (0)             ; 50 (49)          ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1                                                        ; work         ;
;          |wave_gen_brass:s1|                 ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 1 (1)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1                                      ; work         ;
;          |wave_gen_brass:s2|                 ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2                                      ; work         ;
;       |demo_sound2:dd2|                      ; 216 (216)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 0 (0)             ; 38 (38)          ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2                                                       ; work         ;
;       |staff:st1|                            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |DSDProject|DE2_115_Synthesizer:DEAUDIO|staff:st1                                                             ; work         ;
;    |lpm_divide:Div0|                         ; 473 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 473 (0)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Div0                                                                                   ; work         ;
;       |lpm_divide_p0p:auto_generated|        ; 473 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 473 (0)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Div0|lpm_divide_p0p:auto_generated                                                     ; work         ;
;          |abs_divider_kbg:divider|           ; 473 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 473 (8)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                             ; work         ;
;             |alt_u_div_67f:divider|          ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider       ; work         ;
;             |lpm_abs_i0a:my_abs_num|         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num      ; work         ;
;    |lpm_divide:Mod0|                         ; 494 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (0)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Mod0                                                                                   ; work         ;
;       |lpm_divide_soo:auto_generated|        ; 494 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (0)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Mod0|lpm_divide_soo:auto_generated                                                     ; work         ;
;          |abs_divider_kbg:divider|           ; 494 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (8)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                             ; work         ;
;             |alt_u_div_67f:divider|          ; 457 (457)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 457 (457)    ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider       ; work         ;
;             |lpm_abs_i0a:my_abs_num|         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |DSDProject|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num      ; work         ;
;    |seven_segment_decoder:M0|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DSDProject|seven_segment_decoder:M0                                                                          ; work         ;
;    |seven_segment_decoder:M1|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DSDProject|seven_segment_decoder:M1                                                                          ; work         ;
;    |seven_segment_decoder:M3|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DSDProject|seven_segment_decoder:M3                                                                          ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; segments0[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments0[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments5[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments6[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segments7[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACDAT   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUD_XCK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key0         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key1         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key2         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; clk2         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCDAT   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ps2_clk      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ps2_data     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_ADCLRCK  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_BCLK     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; AUD_DACLRCK  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key3         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ir           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TD_CLK27     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; key0                                                                              ;                   ;         ;
; key1                                                                              ;                   ;         ;
; key2                                                                              ;                   ;         ;
; clk2                                                                              ;                   ;         ;
; AUD_ADCDAT                                                                        ;                   ;         ;
; ps2_clk                                                                           ;                   ;         ;
; ps2_data                                                                          ;                   ;         ;
; AUD_ADCLRCK                                                                       ;                   ;         ;
; AUD_BCLK                                                                          ;                   ;         ;
; AUD_DACLRCK                                                                       ;                   ;         ;
; I2C_SDAT                                                                          ;                   ;         ;
;      - DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|Selector4~0 ; 1                 ; 6       ;
;      - DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|ACK2~2      ; 1                 ; 6       ;
;      - DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|ACK3~2      ; 1                 ; 6       ;
; y                                                                                 ;                   ;         ;
;      - count[31]~3                                                                ; 1                 ; 6       ;
;      - Mux2~0                                                                     ; 1                 ; 6       ;
;      - n[2]~9                                                                     ; 1                 ; 6       ;
;      - state[0]~14                                                                ; 1                 ; 6       ;
;      - state[0]~17                                                                ; 1                 ; 6       ;
;      - segments4[0]~output                                                        ; 1                 ; 6       ;
;      - segments4[3]~output                                                        ; 1                 ; 6       ;
;      - segments4[4]~output                                                        ; 1                 ; 6       ;
;      - segments4[5]~output                                                        ; 1                 ; 6       ;
; x                                                                                 ;                   ;         ;
;      - count[31]~4                                                                ; 0                 ; 6       ;
;      - state~19                                                                   ; 0                 ; 6       ;
;      - Mux2~0                                                                     ; 0                 ; 6       ;
;      - Mux2~1                                                                     ; 0                 ; 6       ;
;      - state~21                                                                   ; 0                 ; 6       ;
;      - Mux0~0                                                                     ; 0                 ; 6       ;
;      - n[2]~31                                                                    ; 0                 ; 6       ;
;      - state[0]~23                                                                ; 0                 ; 6       ;
;      - segments7[0]~output                                                        ; 0                 ; 6       ;
;      - segments7[3]~output                                                        ; 0                 ; 6       ;
;      - segments7[4]~output                                                        ; 0                 ; 6       ;
;      - segments7[5]~output                                                        ; 0                 ; 6       ;
; clk                                                                               ;                   ;         ;
; key3                                                                              ;                   ;         ;
;      - count[31]                                                                  ; 0                 ; 6       ;
;      - count[30]                                                                  ; 0                 ; 6       ;
;      - count[29]                                                                  ; 0                 ; 6       ;
;      - count[28]                                                                  ; 0                 ; 6       ;
;      - count[27]                                                                  ; 0                 ; 6       ;
;      - count[26]                                                                  ; 0                 ; 6       ;
;      - count[25]                                                                  ; 0                 ; 6       ;
;      - count[24]                                                                  ; 0                 ; 6       ;
;      - count[23]                                                                  ; 0                 ; 6       ;
;      - count[22]                                                                  ; 0                 ; 6       ;
;      - count[21]                                                                  ; 0                 ; 6       ;
;      - count[20]                                                                  ; 0                 ; 6       ;
;      - count[19]                                                                  ; 0                 ; 6       ;
;      - count[18]                                                                  ; 0                 ; 6       ;
;      - count[17]                                                                  ; 0                 ; 6       ;
;      - count[16]                                                                  ; 0                 ; 6       ;
;      - count[15]                                                                  ; 0                 ; 6       ;
;      - count[14]                                                                  ; 0                 ; 6       ;
;      - count[13]                                                                  ; 0                 ; 6       ;
;      - count[12]                                                                  ; 0                 ; 6       ;
;      - count[11]                                                                  ; 0                 ; 6       ;
;      - count[10]                                                                  ; 0                 ; 6       ;
;      - count[9]                                                                   ; 0                 ; 6       ;
;      - count[8]                                                                   ; 0                 ; 6       ;
;      - count[7]                                                                   ; 0                 ; 6       ;
;      - count[6]                                                                   ; 0                 ; 6       ;
;      - count[5]                                                                   ; 0                 ; 6       ;
;      - count[4]                                                                   ; 0                 ; 6       ;
;      - count[3]                                                                   ; 0                 ; 6       ;
;      - count[2]                                                                   ; 0                 ; 6       ;
;      - count[1]                                                                   ; 0                 ; 6       ;
;      - count[0]                                                                   ; 0                 ; 6       ;
;      - state[1]                                                                   ; 0                 ; 6       ;
;      - state[3]                                                                   ; 0                 ; 6       ;
;      - count[31]~5                                                                ; 0                 ; 6       ;
;      - state~20                                                                   ; 0                 ; 6       ;
;      - state~22                                                                   ; 0                 ; 6       ;
;      - n~8                                                                        ; 0                 ; 6       ;
;      - n[2]~32                                                                    ; 0                 ; 6       ;
;      - n~34                                                                       ; 0                 ; 6       ;
;      - state[0]~24                                                                ; 0                 ; 6       ;
; ir                                                                                ;                   ;         ;
;      - state[1]                                                                   ; 0                 ; 6       ;
;      - state[3]                                                                   ; 0                 ; 6       ;
;      - n[2]                                                                       ; 0                 ; 6       ;
;      - count[31]~5                                                                ; 0                 ; 6       ;
;      - flag~0                                                                     ; 0                 ; 6       ;
;      - n~7                                                                        ; 0                 ; 6       ;
;      - n~8                                                                        ; 0                 ; 6       ;
;      - n[2]~32                                                                    ; 0                 ; 6       ;
;      - n~33                                                                       ; 0                 ; 6       ;
;      - n~34                                                                       ; 0                 ; 6       ;
;      - DE2_115_IR:IR0|IR_RECEIVE:u1|always5~1                                     ; 0                 ; 6       ;
;      - DE2_115_IR:IR0|IR_RECEIVE:u1|always3~1                                     ; 0                 ; 6       ;
;      - DE2_115_IR:IR0|IR_RECEIVE:u1|always1~1                                     ; 0                 ; 6       ;
;      - state[0]~24                                                                ; 0                 ; 6       ;
; TD_CLK27                                                                          ;                   ;         ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[0]~14                                                ; LCCOMB_X76_Y15_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_buf[31]~6                                                ; LCCOMB_X79_Y18_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count_flag                                               ; FF_X79_Y14_N25     ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_ready                                                    ; FF_X77_Y17_N25     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data~1                                                        ; LCCOMB_X75_Y15_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count_flag                                               ; FF_X79_Y12_N3      ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state.DATAREAD                                                ; FF_X79_Y14_N27     ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count_flag                                              ; FF_X79_Y14_N23     ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 163     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[22]~1                    ; LCCOMB_X74_Y43_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0]~9             ; LCCOMB_X72_Y43_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[5]~11                               ; LCCOMB_X77_Y43_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan0~4                                   ; LCCOMB_X77_Y43_N22 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan1~1                                   ; LCCOMB_X74_Y42_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK                                 ; FF_X74_Y43_N25     ; 28      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_DATA[0]~0                                ; LCCOMB_X73_Y43_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_GO                                       ; FF_X74_Y42_N19     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|o_I2C_END                                     ; FF_X74_Y42_N13     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|_clk1                 ; PLL_3              ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                                                   ; FF_X95_Y42_N11     ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                                                   ; FF_X95_Y42_N11     ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X                                         ; FF_X73_Y42_N7      ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan1~2                                     ; LCCOMB_X73_Y42_N8  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan2~4                                     ; LCCOMB_X63_Y39_N26 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan3~4                                     ; LCCOMB_X74_Y45_N30 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|oAUD_BCK                                        ; FF_X72_Y42_N21     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan1~7                                    ; LCCOMB_X67_Y44_N24 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~9                                     ; LCCOMB_X72_Y44_N30 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[15]~21                                    ; LCCOMB_X72_Y44_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tr                                             ; FF_X66_Y44_N31     ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal1~2                                             ; LCCOMB_X68_Y45_N8  ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                   ; PIN_B14            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                        ; PIN_Y2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                        ; PIN_Y2             ; 76      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; count[31]~5                                                                                ; LCCOMB_X80_Y15_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; flag                                                                                       ; FF_X73_Y44_N31     ; 85      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; ir                                                                                         ; PIN_Y15            ; 14      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key3                                                                                       ; PIN_R24            ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; n[2]~32                                                                                    ; LCCOMB_X81_Y17_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; state[0]~24                                                                                ; LCCOMB_X80_Y15_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 163     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK                                 ; FF_X74_Y43_N25     ; 28      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|_clk1                 ; PLL_3              ; 15      ; 13                                   ; Global Clock         ; GCLK13           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                                                   ; FF_X95_Y42_N11     ; 22      ; 1                                    ; Global Clock         ; GCLK8            ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X                                         ; FF_X73_Y42_N7      ; 32      ; 18                                   ; Global Clock         ; GCLK11           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|oAUD_BCK                                        ; FF_X72_Y42_N21     ; 4       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~9                                     ; LCCOMB_X72_Y44_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                                                                        ; PIN_Y2             ; 76      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; count[31]                                                                                                               ; 124     ;
; flag                                                                                                                    ; 85      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[11]                                                                    ; 53      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[11]                                                                    ; 53      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[10]                                                                    ; 51      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[10]                                                                    ; 51      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state.DATAREAD                                                                             ; 43      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[12]                                                                    ; 43      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[12]                                                                    ; 43      ;
; key3~input                                                                                                              ; 41      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[13]                                                                    ; 41      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[13]                                                                    ; 41      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[14]                                                                    ; 38      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[14]                                                                    ; 38      ;
; state[0]~18                                                                                                             ; 37      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[15]                                                                    ; 37      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[15]                                                                    ; 37      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[4]                                                                                ; 34      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[3]                                                                                ; 34      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_buf[31]~6                                                                             ; 33      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data~1                                                                                     ; 32      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_ready                                                                                 ; 32      ;
; count[31]~5                                                                                                             ; 32      ;
; count~0                                                                                                                 ; 32      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[1]                                                                     ; 31      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[2]                                                                     ; 27      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[5]                                                                     ; 26      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[4]                                                                     ; 26      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[0]                                                                     ; 25      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[2]                                                                       ; 22      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[3]                                                                       ; 22      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                                                                       ; 21      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[0]                                                                       ; 20      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[3]                                                                     ; 20      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3]                                            ; 20      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0]                                            ; 19      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count_flag                                                                            ; 18      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count_flag                                                                           ; 18      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count_flag                                                                            ; 18      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tr                                                                          ; 18      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan1~7                                                                 ; 17      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan0~4                                                                ; 17      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan2~4                                                                  ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan3~4                                                                  ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal1~2                                                                          ; 16      ;
; state[2]                                                                                                                ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                                                                                ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1]                                            ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2]                                            ; 16      ;
; state[3]                                                                                                                ; 16      ;
; state[1]                                                                                                                ; 16      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[15]~21                                                                 ; 15      ;
; state[0]                                                                                                                ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; ir~input                                                                                                                ; 14      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4]                                            ; 14      ;
; count[0]                                                                                                                ; 14      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Add2~24                                                                     ; 13      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan2~25                                                                ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 13      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 13      ;
; count[1]                                                                                                                ; 13      ;
; x~input                                                                                                                 ; 12      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~9                                                                   ; 12      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[5]                                                                                ; 12      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[2]                                                                                ; 12      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 12      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 12      ;
; count[27]                                                                                                               ; 12      ;
; count[19]                                                                                                               ; 12      ;
; count[13]                                                                                                               ; 12      ;
; count[5]                                                                                                                ; 12      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[6]                                                                       ; 11      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[1]                                                                                ; 11      ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[0]                                                                                ; 11      ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5]                                            ; 11      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; count[25]                                                                                                               ; 11      ;
; count[15]                                                                                                               ; 11      ;
; count[11]                                                                                                               ; 11      ;
; count[9]                                                                                                                ; 11      ;
; count[7]                                                                                                                ; 11      ;
; count[3]                                                                                                                ; 11      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[7]                                                                       ; 10      ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[5]                                                                       ; 10      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[18]~6                 ; 10      ;
; count[23]                                                                                                               ; 10      ;
; y~input                                                                                                                 ; 9       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[4]                                                                       ; 9       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan1~2                                                                  ; 9       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[26]~7                 ; 9       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[12]~9                 ; 9       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[17]~23                ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal32~1                                                                   ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~3                                                                   ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~2                                                                   ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_GO                                                                    ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan2~27                                                                ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|SEL_Cont[2]                                                                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[4]~18                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[6]~17                 ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[8]~22                 ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[10]~16                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[12]~21                ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[14]~15                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[16]~20                ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[18]~13                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[20]~19                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[21]~18                ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[22]~12                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[24]~16                ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[26]~10                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[28]~15                ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[24]~11                ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[10]~3                 ; 8       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[8]~8                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[6]~2                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[4]~1                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[2]~0                  ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10 ; 8       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~7                                                                   ; 7       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~6                                                                   ; 7       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~4                                                                   ; 7       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[0]~4                                                              ; 7       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|SEL_Cont[3]                                                                  ; 7       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[3]~3                                     ; 7       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[2]~2                                     ; 7       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[1]~1                                     ; 7       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[0]~0                                     ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~3                                    ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~2                                    ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~1                                    ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~0                                    ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[2]~19                 ; 7       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[14]~14                ; 7       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[5]                                                               ; 7       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|bitcount[0]~14                                                                             ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|st[0]                                                                       ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|st[1]                                                                       ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal24~2                                                                   ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0]~9                                          ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[3]~6                                                              ; 6       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[28]                                                                                  ; 6       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[20]                                                                                  ; 6       ;
; Equal13~8                                                                                                               ; 6       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[22]~11                ; 6       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[29]~14                ; 6       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[30]~9                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[30]~8                 ; 6       ;
; count[29]                                                                                                               ; 6       ;
; count[28]                                                                                                               ; 6       ;
; count[20]                                                                                                               ; 6       ;
; count[16]                                                                                                               ; 6       ;
; count[6]                                                                                                                ; 6       ;
; count[14]                                                                                                               ; 6       ;
; count[21]                                                                                                               ; 6       ;
; count[22]                                                                                                               ; 6       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[5]~11                                                            ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|END                                                      ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan1~1                                                                ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal39~5                                                                   ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal48~0                                                                   ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal17~0                                                                   ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[1]~1                                                              ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal36~2                                                                         ; 5       ;
; Equal7~0                                                                                                                ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|SEL_Cont[0]                                                                  ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|SEL_Cont[1]                                                                  ; 5       ;
; n[1]                                                                                                                    ; 5       ;
; n[2]                                                                                                                    ; 5       ;
; count[30]                                                                                                               ; 5       ;
; count[26]                                                                                                               ; 5       ;
; count[12]                                                                                                               ; 5       ;
; count[10]                                                                                                               ; 5       ;
; count[8]                                                                                                                ; 5       ;
; count[4]                                                                                                                ; 5       ;
; count[2]                                                                                                                ; 5       ;
; count[17]                                                                                                               ; 5       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|go_end                                                                      ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~6                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~5                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~4                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~3                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~2                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~1                                                                                 ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~0                                                                                 ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|st[2]                                                                       ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SDO                                                      ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mSetup_ST.0001                                                             ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mSetup_ST.0010                                                             ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan1~0                                                                ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|BCK_DIV[0]                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|BCK_DIV[1]                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|BCK_DIV[2]                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr6~6                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal50~0                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal52~1                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal22~0                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal20~0                                                                   ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal32~0                                                                         ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal36~3                                                                         ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[0]                                                                      ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmpa[5]~2                                                                   ; 4       ;
; Equal6~2                                                                                                                ; 4       ;
; Equal8~1                                                                                                                ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[18]                                                                                  ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[26]                                                                                  ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[15]                                                                             ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[13]                                                                             ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[12]                                                                             ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[17]                                                                             ; 4       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[16]                                                                             ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[4]                                                               ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[2]                                                               ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[1]                                                               ; 4       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[3]                                                               ; 4       ;
; count[24]                                                                                                               ; 4       ;
; count[18]                                                                                                               ; 4       ;
; I2C_SDAT~input                                                                                                          ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_DATA[0]~0                                                             ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Selector0~11                                                                               ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state.IDLE                                                                                 ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Selector0~5                                                                                ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state.GUIDANCE                                                                             ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[22]~1                                                 ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Decoder0~8                                                                                 ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[18]                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|ACK1                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LUT_INDEX[0]                                                               ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|st[1]~0                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan0~1                                                                 ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal17~4                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~16                                                                 ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal17~3                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr6~5                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~9                                                                  ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal16~8                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal21~0                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr8~2                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal19~1                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal36~4                                                                         ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2~11                                                                         ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[2]~8                                                              ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[4]~2                                                              ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X                                                                      ; 3       ;
; n[2]~32                                                                                                                 ; 3       ;
; WideOr4                                                                                                                 ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[27]                                                                                  ; 3       ;
; Equal12~1                                                                                                               ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[19]                                                                                  ; 3       ;
; Equal13~9                                                                                                               ; 3       ;
; Equal15~0                                                                                                               ; 3       ;
; n[0]                                                                                                                    ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[15]~5                 ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[0]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[1]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[14]                                                                             ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[11]                                                                             ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[10]                                                                             ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[9]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[4]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[3]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[2]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[5]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[8]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[7]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_count[6]                                                                              ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[23]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[31]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[30]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[22]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[29]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[21]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[28]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[20]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[27]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[19]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[26]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[18]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[25]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[17]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[24]                                                                                   ; 3       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[16]                                                                                   ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[15]                                                                    ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[14]                                                                    ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[7]                                                               ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[8]                                                               ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[3]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[2]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[1]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[4]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[5]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[6]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[7]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[8]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[9]                                                                      ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[10]                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[11]                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[12]                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[13]                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[14]                                                                     ; 3       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmp[15]                                                                     ; 3       ;
; state[0]~24                                                                                                             ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[10]~37                                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~577           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~576           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~575           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~574           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~573           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~572           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[104]~571           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[98]~570            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~569            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[80]~568            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[74]~567            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[68]~566            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[56]~565            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[44]~564            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[32]~563            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[26]~562            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[27]~561            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~595           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~594           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~593           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~592           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~591           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~590           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~589           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[104]~588           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[98]~587            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~586            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[80]~585            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[74]~584            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[68]~583            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[56]~582            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[44]~581            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[32]~580            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[26]~579            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[27]~578            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal24~3                                                                   ; 2       ;
; n~35                                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[177]~556           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[170]~554           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[171]~553           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[163]~551           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[165]~550           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~546           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[159]~545           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[151]~543           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[153]~542           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~538           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[147]~537           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[139]~535           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[141]~534           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~530           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[135]~529           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[129]~527           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[122]~525           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[123]~524           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[115]~522           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[117]~521           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~517           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[111]~516           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[105]~514           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[99]~512            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[93]~510            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[86]~508            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[87]~507            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[81]~505            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[75]~503            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[69]~501            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[62]~499            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[63]~498            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[57]~496            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[50]~494            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[51]~493            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[43]~491            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[45]~490            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[38]~486            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[39]~485            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[33]~483            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[189]~576           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~575           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[177]~572           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[170]~570           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[171]~569           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[163]~567           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[165]~566           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~562           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[159]~561           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[151]~559           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[153]~558           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~554           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[147]~553           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[139]~551           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[141]~550           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~546           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[135]~545           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[129]~543           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[122]~541           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[123]~540           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[115]~538           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[117]~537           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~533           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[111]~532           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[105]~530           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[99]~528            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[93]~526            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[86]~524            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[87]~523            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[81]~521            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[75]~519            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[69]~517            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[62]~515            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[63]~514            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[57]~512            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[50]~510            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[51]~509            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[43]~507            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[45]~506            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[38]~502            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[39]~501            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[33]~499            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|LessThan2~1                                                                ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Selector0~6                                                                                ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|LessThan0~5                                                                                ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Selector0~2                                                                                ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|Selector0~0                                                                                ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|LessThan4~0                                                                                ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mSetup_ST.0000                                                             ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mSetup_ST~12                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|ACK3                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|ACK2                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[0]                                                                                 ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[15]~46                                                                 ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|LessThan0~0                                                                 ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data_buf[31]~0                                                                             ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr6~10                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr15~5                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~17                                                                 ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr6~9                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~7                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal25~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal23~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal18~1                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal32~2                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~11                                                                 ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr13~1                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal43~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr13~0                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr6~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal39~4                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal18~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~6                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr17~2                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal17~2                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~3                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr15~4                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal54~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal20~1                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal27~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr15~3                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~2                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr17~1                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal52~0                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LessThan1~1                                                                  ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SD[22]~0                                                 ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SCLK~1                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|oAUD_BCK                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[3]~27                                                                      ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[6]~18                                                                      ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2~16                                                                         ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[7]~13                                                                      ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[4]~9                                                              ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2~10                                                                         ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2~9                                                                          ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code1[1]~0                                                              ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmpa[4]~5                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmpa[5]~4                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmpa[6]~3                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|tmpa[7]~1                                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|key_code[5]~0                                                               ; 2       ;
; Equal12~4                                                                                                               ; 2       ;
; WideNor1~0                                                                                                              ; 2       ;
; Equal9~0                                                                                                                ; 2       ;
; Equal7~1                                                                                                                ; 2       ;
; Equal6~0                                                                                                                ; 2       ;
; Equal12~2                                                                                                               ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[25]                                                                                  ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[30]                                                                                  ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[17]                                                                                  ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[22]                                                                                  ; 2       ;
; flag~0                                                                                                                  ; 2       ;
; always1~5                                                                                                               ; 2       ;
; count~12                                                                                                                ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|SCLK                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK                                                              ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|Mux0~0                                                   ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~78                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~78                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~64                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~64                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~59                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~59                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~55                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~54                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~55                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~54                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[175]~471           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[127]~424           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[103]~399           ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[79]~371            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[55]~343            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[31]~318            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[189]~497           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~496           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[187]~495           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[187]~494           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[175]~481           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[127]~434           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[103]~409           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[79]~381            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[55]~353            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[20]~17                ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[31]~328            ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[28]~12                ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~8                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~7                        ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[21]~10                ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~6                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~5                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~4                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~3                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~2                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~1                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~0                        ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[13]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[12]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[11]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[10]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[14]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[8]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[7]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[6]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[5]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[4]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[3]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[2]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[1]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[0]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[9]                                                                              ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[17]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[16]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|idle_count[15]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[9]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[8]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[7]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[3]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[2]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[1]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[0]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[4]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[5]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[6]                                                                             ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[10]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[11]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[12]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[15]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[14]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[13]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[17]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|state_count[16]                                                                            ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[1]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[2]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[3]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[4]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[8]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[5]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[6]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[7]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[9]                                                                                    ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[10]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[11]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[12]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[13]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[14]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[15]                                                                                   ; 2       ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|data[0]                                                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[13]                                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[12]                                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[11]                                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[10]                                                                    ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[9]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[8]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[7]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[6]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[6]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[5]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[4]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[3]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[2]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[1]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X_DIV[0]                                                               ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[11]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[10]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[9]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[8]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[7]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[6]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[5]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[4]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[3]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[2]                                                            ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[15]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[14]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[13]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[12]                                                           ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[0]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[1]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[2]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[3]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[4]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[5]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[6]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[7]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[8]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp1[9]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[0]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[1]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[2]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[3]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[4]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[5]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[6]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[7]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[8]                                                                     ; 2       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|ramp2[9]                                                                     ; 2       ;
; Add1~62                                                                                                                 ; 2       ;
; Add1~60                                                                                                                 ; 2       ;
; Add1~58                                                                                                                 ; 2       ;
; Add1~56                                                                                                                 ; 2       ;
; Add1~54                                                                                                                 ; 2       ;
; Add1~52                                                                                                                 ; 2       ;
; Add1~50                                                                                                                 ; 2       ;
; Add1~48                                                                                                                 ; 2       ;
; Add1~46                                                                                                                 ; 2       ;
; Add1~44                                                                                                                 ; 2       ;
; Add1~42                                                                                                                 ; 2       ;
; Add1~40                                                                                                                 ; 2       ;
; Add1~38                                                                                                                 ; 2       ;
; Add1~36                                                                                                                 ; 2       ;
; Add1~34                                                                                                                 ; 2       ;
; Add1~32                                                                                                                 ; 2       ;
; Add1~30                                                                                                                 ; 2       ;
; Add1~28                                                                                                                 ; 2       ;
; Add1~26                                                                                                                 ; 2       ;
; Add1~24                                                                                                                 ; 2       ;
; Add1~22                                                                                                                 ; 2       ;
; Add1~20                                                                                                                 ; 2       ;
; Add1~18                                                                                                                 ; 2       ;
; Add1~16                                                                                                                 ; 2       ;
; Add1~14                                                                                                                 ; 2       ;
; Add1~12                                                                                                                 ; 2       ;
; Add1~10                                                                                                                 ; 2       ;
; Add1~8                                                                                                                  ; 2       ;
; Add1~6                                                                                                                  ; 2       ;
; Add1~4                                                                                                                  ; 2       ;
; Add1~2                                                                                                                  ; 2       ;
; Add0~62                                                                                                                 ; 2       ;
; Add0~60                                                                                                                 ; 2       ;
; Add0~58                                                                                                                 ; 2       ;
; Add0~56                                                                                                                 ; 2       ;
; Add0~54                                                                                                                 ; 2       ;
; Add0~52                                                                                                                 ; 2       ;
; Add0~50                                                                                                                 ; 2       ;
; Add0~48                                                                                                                 ; 2       ;
; Add0~46                                                                                                                 ; 2       ;
; Add0~44                                                                                                                 ; 2       ;
; Add0~42                                                                                                                 ; 2       ;
; Add0~40                                                                                                                 ; 2       ;
; Add0~38                                                                                                                 ; 2       ;
; Add0~36                                                                                                                 ; 2       ;
; Add0~34                                                                                                                 ; 2       ;
; Add0~32                                                                                                                 ; 2       ;
; Add0~30                                                                                                                 ; 2       ;
; Add0~28                                                                                                                 ; 2       ;
; Add0~26                                                                                                                 ; 2       ;
; Add0~24                                                                                                                 ; 2       ;
; Add0~22                                                                                                                 ; 2       ;
; Add0~20                                                                                                                 ; 2       ;
; Add0~18                                                                                                                 ; 2       ;
; Add0~16                                                                                                                 ; 2       ;
; Add0~14                                                                                                                 ; 2       ;
; Add0~12                                                                                                                 ; 2       ;
; Add0~10                                                                                                                 ; 2       ;
; Add0~8                                                                                                                  ; 2       ;
; Add0~6                                                                                                                  ; 2       ;
; Add0~4                                                                                                                  ; 2       ;
; Add0~0                                                                                                                  ; 2       ;
; Add1~0                                                                                                                  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[3]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; TD_CLK27~input                                                                                                          ; 1       ;
; clk~input                                                                                                               ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_DATA[22]~1                                                            ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[0]~54                                                                              ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|o_I2C_END~0                                                                ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|SEL_Cont[0]~3                                                                ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~80                                                    ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s2|Ram0~79                                                    ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~80                                                    ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|wave_gen_brass:s1|Ram0~79                                                    ; 1       ;
; state[0]~23                                                                                                             ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal1~4                                                                          ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal1~3                                                                          ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[8]~38                                                                      ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[8]~5                                                                       ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal31~7                                                                         ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal31~3                                                                         ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal3~0                                                                    ; 1       ;
; state[0]~17                                                                                                             ; 1       ;
; state[0]~14                                                                                                             ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~19                                                                 ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr10~2                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[28]~560            ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[28]~577            ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~11                                                                 ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal39~7                                                                   ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|Equal39~6                                                                   ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideOr15~8                                                                  ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|sound2[7]~36                                                                      ; 1       ;
; DE2_115_Synthesizer:DEAUDIO|staff:st1|Equal36~5                                                                         ; 1       ;
; n[2]~37                                                                                                                 ; 1       ;
; n~36                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~559           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[183]~558           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[184]~557           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[178]~555           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[172]~552           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[166]~549           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[156]~548           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[156]~547           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[160]~544           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[154]~541           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[144]~540           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[144]~539           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[148]~536           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[142]~533           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[132]~532           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[132]~531           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[136]~528           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[130]~526           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[124]~523           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[118]~520           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[108]~519           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[108]~518           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[112]~515           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[106]~513           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[100]~511           ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[94]~509            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[88]~506            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[82]~504            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[76]~502            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[70]~500            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[64]~497            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[58]~495            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[52]~492            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[46]~489            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[36]~488            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[36]~487            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[40]~484            ; 1       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[34]~482            ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[183]~574           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[184]~573           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[178]~571           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[172]~568           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[166]~565           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[156]~564           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[156]~563           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[160]~560           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[154]~557           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[144]~556           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[144]~555           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[148]~552           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[142]~549           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[132]~548           ; 1       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[132]~547           ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                         ; Type ; Mode ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                               ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Dual Clocks ; 64           ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024 ; 64                          ; 16                          ; --                          ; --                          ; 1024                ; 1    ; db/DSDProject.rom0_I2C_AV_Config_fe53227f.hdl.mif ; M9K_X78_Y43_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DSDProject|DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|altsyncram:Ram0_rtl_0|altsyncram_cj81:auto_generated|ALTSYNCRAM                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000011010) (32) (26) (1A)    ;(0000001000011010) (1032) (538) (21A)   ;(0000010001111011) (2173) (1147) (47B)   ;(0000011001111011) (3173) (1659) (67B)   ;(0000100011111000) (4370) (2296) (8F8)   ;(0000101000000110) (5006) (2566) (A06)   ;(0000110000000000) (6000) (3072) (C00)   ;(0000111000000001) (7001) (3585) (E01)   ;
;8;(0001000000000010) (10002) (4098) (1002)    ;(0001001000000001) (11001) (4609) (1201)   ;(0001010100000000) (12400) (5376) (1500)   ;(0001011101000001) (13501) (5953) (1741)   ;(0011101000010110) (35026) (14870) (3A16)   ;(0101000000000100) (50004) (20484) (5004)   ;(1100001100000101) (141405) (49925) (C305)   ;(1100010010000000) (142200) (50304) (C480)   ;
;16;(0000111010000000) (7200) (3712) (E80)    ;(0101000000100000) (50040) (20512) (5020)   ;(0101001000011000) (51030) (21016) (5218)   ;(0101100011101101) (54355) (22765) (58ED)   ;(0111011111000101) (73705) (30661) (77C5)   ;(0111110010010011) (76223) (31891) (7C93)   ;(0111110100000000) (76400) (32000) (7D00)   ;(1101000001001000) (150110) (53320) (D048)   ;
;24;(1101010110100000) (152640) (54688) (D5A0)    ;(1101011111101010) (153752) (55274) (D7EA)   ;(1110010000111110) (162076) (58430) (E43E)   ;(1110101000001111) (165017) (59919) (EA0F)   ;(0011000100010010) (30422) (12562) (3112)   ;(0011001010000001) (31201) (12929) (3281)   ;(0011001110000100) (31604) (13188) (3384)   ;(0011011110100000) (33640) (14240) (37A0)   ;
;32;(1110010110000000) (162600) (58752) (E580)    ;(1110011000000011) (163003) (58883) (E603)   ;(1110011110000101) (163605) (59269) (E785)   ;(0101000000000000) (50000) (20480) (5000)   ;(0101000100000000) (50400) (20736) (5100)   ;(0000000001010000) (120) (80) (50)   ;(0001000000000000) (10000) (4096) (1000)   ;(0000010000000010) (2002) (1026) (402)   ;
;40;(0000101100000000) (5400) (2816) (B00)    ;(0000101000100000) (5040) (2592) (A20)   ;(0001000100000000) (10400) (4352) (1100)   ;(0010101100000000) (25400) (11008) (2B00)   ;(0010110010001100) (26214) (11404) (2C8C)   ;(0010110111110010) (26762) (11762) (2DF2)   ;(0010111011101110) (27356) (12014) (2EEE)   ;(0010111111110100) (27764) (12276) (2FF4)   ;
;48;(0011000011010010) (30322) (12498) (30D2)    ;(0000111000000101) (7005) (3589) (E05)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,961 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 83 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 1,003 / 209,544 ( < 1 % ) ;
; Direct links          ; 586 / 342,891 ( < 1 % )   ;
; Global clocks         ; 8 / 20 ( 40 % )           ;
; Local interconnects   ; 1,016 / 119,088 ( < 1 % ) ;
; R24 interconnects     ; 79 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,042 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 151) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 9                             ;
; 13                                          ; 4                             ;
; 14                                          ; 12                            ;
; 15                                          ; 16                            ;
; 16                                          ; 81                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 151) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 14                            ;
; 1 Clock                            ; 40                            ;
; 1 Clock enable                     ; 13                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.04) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 8                             ;
; 14                                           ; 17                            ;
; 15                                           ; 38                            ;
; 16                                           ; 19                            ;
; 17                                           ; 5                             ;
; 18                                           ; 2                             ;
; 19                                           ; 0                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 5                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.29) ; Number of LABs  (Total = 151) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 8                             ;
; 3                                               ; 11                            ;
; 4                                               ; 5                             ;
; 5                                               ; 4                             ;
; 6                                               ; 8                             ;
; 7                                               ; 13                            ;
; 8                                               ; 29                            ;
; 9                                               ; 26                            ;
; 10                                              ; 8                             ;
; 11                                              ; 4                             ;
; 12                                              ; 2                             ;
; 13                                              ; 2                             ;
; 14                                              ; 4                             ;
; 15                                              ; 0                             ;
; 16                                              ; 9                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.17) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 10                            ;
; 5                                            ; 3                             ;
; 6                                            ; 12                            ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 7                             ;
; 10                                           ; 17                            ;
; 11                                           ; 4                             ;
; 12                                           ; 15                            ;
; 13                                           ; 16                            ;
; 14                                           ; 8                             ;
; 15                                           ; 5                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 0                             ;
; 20                                           ; 0                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 80        ; 0            ; 80        ; 0            ; 0            ; 80        ; 80        ; 0            ; 80        ; 80        ; 0            ; 67           ; 0            ; 0            ; 17           ; 0            ; 67           ; 17           ; 0            ; 0            ; 1            ; 67           ; 0            ; 0            ; 0            ; 0            ; 0            ; 80        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 80           ; 0         ; 80           ; 80           ; 0         ; 0         ; 80           ; 0         ; 0         ; 80           ; 13           ; 80           ; 80           ; 63           ; 80           ; 13           ; 63           ; 80           ; 80           ; 79           ; 13           ; 80           ; 80           ; 80           ; 80           ; 80           ; 0         ; 80           ; 80           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; segments0[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments0[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments1[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments2[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments3[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments4[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments5[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments6[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segments7[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2_data           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ir                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                ;
+----------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                                ; Delay Added in ns ;
+----------------------------------------------------+-----------------------------------------------------+-------------------+
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[0] ; 176.8             ;
; IR0|u0|altpll_component|auto_generated|pll1|clk[0] ; clk                                                 ; 56.7              ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]           ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]            ; 10.2              ;
; clk                                                ; clk                                                 ; 5.7               ;
+----------------------------------------------------+-----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                          ;
+---------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Source Register                                               ; Destination Register                                               ; Delay Added in ns ;
+---------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[0]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[4]                  ; 8.324             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[14]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[15]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[12]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[11]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[10]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[9]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[8]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[7]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[6]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[13]          ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[5]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[3]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[1]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[4]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[2]           ; DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|TT[1]                  ; 8.124             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[26]                        ; n[0]                                                               ; 5.588             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[28]                        ; n[2]                                                               ; 5.011             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[19]                        ; n[2]                                                               ; 4.839             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[18]                        ; n[0]                                                               ; 4.811             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[20]                        ; n[2]                                                               ; 4.775             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[27]                        ; n[0]                                                               ; 4.758             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[25]                        ; n[2]                                                               ; 4.724             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[30]                        ; n[2]                                                               ; 4.722             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[31]                        ; n[2]                                                               ; 4.631             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[29]                        ; n[2]                                                               ; 4.631             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[24]                        ; n[2]                                                               ; 4.631             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[23]                        ; n[2]                                                               ; 4.631             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[22]                        ; n[2]                                                               ; 4.623             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[17]                        ; n[2]                                                               ; 4.483             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[21]                        ; n[2]                                                               ; 4.441             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[16]                        ; n[2]                                                               ; 4.441             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK    ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 3.362             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 2.354             ;
; n[0]                                                          ; n[0]                                                               ; 1.787             ;
; ir                                                            ; n[0]                                                               ; 1.787             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK         ; 1.681             ;
; n[1]                                                          ; n[1]                                                               ; 1.654             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[0]                         ; n[1]                                                               ; 1.219             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[15]                        ; n[1]                                                               ; 1.219             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[14]                        ; n[1]                                                               ; 1.219             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[13]                        ; n[1]                                                               ; 1.219             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[7]                         ; n[1]                                                               ; 1.184             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[6]                         ; n[1]                                                               ; 1.184             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[5]                         ; n[1]                                                               ; 1.184             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[8]                         ; n[1]                                                               ; 1.184             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[17]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[16]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[15]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[14]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[13]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[12]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[11]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[10]                      ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[9]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[8]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[7]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[6]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[5]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[4]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[3]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[2]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[0]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[1]                       ; DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18]                           ; 1.177             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[12]                        ; n[1]                                                               ; 1.134             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[11]                        ; n[1]                                                               ; 1.134             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[10]                        ; n[1]                                                               ; 1.134             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[9]                         ; n[1]                                                               ; 1.134             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[4]                         ; n[1]                                                               ; 1.110             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[3]                         ; n[1]                                                               ; 1.110             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[2]                         ; n[1]                                                               ; 1.110             ;
; DE2_115_IR:IR0|IR_RECEIVE:u1|oDATA[1]                         ; n[1]                                                               ; 1.110             ;
; state[3]                                                      ; n[0]                                                               ; 0.941             ;
; state[2]                                                      ; n[0]                                                               ; 0.941             ;
; key3                                                          ; n[0]                                                               ; 0.941             ;
; flag                                                          ; DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|END ; 0.828             ;
; count[30]                                                     ; n[1]                                                               ; 0.663             ;
; count[29]                                                     ; n[1]                                                               ; 0.663             ;
; count[27]                                                     ; n[1]                                                               ; 0.663             ;
; count[28]                                                     ; n[1]                                                               ; 0.663             ;
; count[26]                                                     ; n[1]                                                               ; 0.663             ;
; count[25]                                                     ; n[1]                                                               ; 0.663             ;
; count[23]                                                     ; n[1]                                                               ; 0.663             ;
; count[24]                                                     ; n[1]                                                               ; 0.663             ;
; count[22]                                                     ; n[1]                                                               ; 0.663             ;
; count[21]                                                     ; n[1]                                                               ; 0.663             ;
; count[19]                                                     ; n[1]                                                               ; 0.663             ;
+---------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "DSDProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|pll" has been set to clock1
Info (15535): Implemented PLL "DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|pll" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|_clk1 port
Info (15535): Implemented PLL "DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSDProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: DEAUDIO|dd2|WideOr10~2  from: dataa  to: combout
    Info (332098): Cell: DEAUDIO|dd2|WideOr10~7  from: datab  to: combout
    Info (332098): Cell: DEAUDIO|dd2|WideOr17~0  from: datac  to: combout
    Info (332098): Cell: DEAUDIO|dd2|WideOr6~2  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node DE2_115_IR:IR0|pll1:u0|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|I2C_AV_Config:u7|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_DACLRCK~output
        Info (176357): Destination node AUD_ADCLRCK~output
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|LRCK_1X~0
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|VGA_CLKo[18] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[1]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[2]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[3]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[4]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[5]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[6]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[7]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[8]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[9]
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|step[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|demo_sound2:dd2|WideNor0~9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|oAUD_BCK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_BCLK~output
        Info (176357): Destination node DE2_115_Synthesizer:DEAUDIO|adio_codec:ad1|oAUD_BCK~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type EC
Warning (15064): PLL "DE2_115_Synthesizer:DEAUDIO|VGA_Audio_PLL:u1|altpll:altpll_component|pll" output port clk[1] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X69_Y12 to location X80_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/altera/14.0/DSDProject/output_files/DSDProject.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 958 megabytes
    Info: Processing ended: Thu Dec 11 20:49:56 2014
    Info: Elapsed time: 00:01:19
    Info: Total CPU time (on all processors): 00:01:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/14.0/DSDProject/output_files/DSDProject.fit.smsg.


