Timing Analyzer report for ecc
Sun Sep 21 16:41:50 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_50'
 14. Slow 1200mV 85C Model Setup: 'spi_clk'
 15. Slow 1200mV 85C Model Hold: 'clk_50'
 16. Slow 1200mV 85C Model Hold: 'spi_clk'
 17. Slow 1200mV 85C Model Recovery: 'clk_50'
 18. Slow 1200mV 85C Model Recovery: 'spi_clk'
 19. Slow 1200mV 85C Model Removal: 'clk_50'
 20. Slow 1200mV 85C Model Removal: 'spi_clk'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50'
 29. Slow 1200mV 0C Model Setup: 'spi_clk'
 30. Slow 1200mV 0C Model Hold: 'clk_50'
 31. Slow 1200mV 0C Model Hold: 'spi_clk'
 32. Slow 1200mV 0C Model Recovery: 'clk_50'
 33. Slow 1200mV 0C Model Recovery: 'spi_clk'
 34. Slow 1200mV 0C Model Removal: 'clk_50'
 35. Slow 1200mV 0C Model Removal: 'spi_clk'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk_50'
 43. Fast 1200mV 0C Model Setup: 'spi_clk'
 44. Fast 1200mV 0C Model Hold: 'clk_50'
 45. Fast 1200mV 0C Model Hold: 'spi_clk'
 46. Fast 1200mV 0C Model Recovery: 'clk_50'
 47. Fast 1200mV 0C Model Recovery: 'spi_clk'
 48. Fast 1200mV 0C Model Removal: 'clk_50'
 49. Fast 1200mV 0C Model Removal: 'spi_clk'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Output Ports
 66. Unconstrained Output Ports
 67. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ecc                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ecc.sdc       ; OK     ; Sun Sep 21 16:41:49 2025 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50     ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; spi_clk    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_clk } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 25.65 MHz ; 25.65 MHz       ; spi_clk    ;      ;
; 84.2 MHz  ; 84.2 MHz        ; clk_50     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_50  ; 8.124  ; 0.000            ;
; spi_clk ; 30.506 ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50  ; 0.320 ; 0.000            ;
; spi_clk ; 0.452 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_50  ; 35.006 ; 0.000               ;
; spi_clk ; 38.939 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_50  ; 3.793 ; 0.000               ;
; spi_clk ; 4.322 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50  ; 9.594  ; 0.000                          ;
; spi_clk ; 49.671 ; 0.000                          ;
+---------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                   ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 8.124  ; done_gpio~reg0                   ; done_gpio             ; clk_50       ; clk_50      ; 20.000       ; -2.550     ; 4.326      ;
; 9.907  ; enable_gpio                      ; ecc_state.ECC_DONE    ; clk_50       ; clk_50      ; 20.000       ; 2.491      ; 7.605      ;
; 9.907  ; enable_gpio                      ; ecc_state.ECC_COMPUTE ; clk_50       ; clk_50      ; 20.000       ; 2.491      ; 7.605      ;
; 10.086 ; enable_gpio                      ; debug_leds[0]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 2.491      ; 7.426      ;
; 10.094 ; enable_gpio                      ; debug_leds[1]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 2.491      ; 7.418      ;
; 10.202 ; enable_gpio                      ; ecc_state.ECC_LOAD    ; clk_50       ; clk_50      ; 20.000       ; 2.491      ; 7.310      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[7]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[6]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[0]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[1]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[2]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[3]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[4]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 10.641 ; enable_gpio                      ; ecc_load_cnt[5]       ; clk_50       ; clk_50      ; 20.000       ; 2.487      ; 6.867      ;
; 11.592 ; enable_gpio                      ; ecc_state.ECC_IDLE    ; clk_50       ; clk_50      ; 20.000       ; 2.486      ; 5.915      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[73]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[65]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[97]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.516 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[105]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 7.440      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[94]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[78]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[30]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.561 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[14]         ; clk_50       ; clk_50      ; 20.000       ; -0.064     ; 7.396      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 12.884 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 7.074      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[82]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[18]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[74]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[10]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.137 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.815      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[66]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[2]          ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[90]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[26]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.162 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.069     ; 6.790      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.171 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.067     ; 6.783      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[57]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[25]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[17]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[49]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.221 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.742      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[119]        ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[23]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[31]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[63]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[127]        ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[95]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[87]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.410 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[55]         ; clk_50       ; clk_50      ; 20.000       ; -0.075     ; 6.536      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[71]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[7]          ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[103]        ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[39]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[47]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[15]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[111]        ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.513 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[79]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.440      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[62]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[46]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[110]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[126]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.535 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.065     ; 6.421      ;
; 13.574 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[23]         ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 6.381      ;
; 13.574 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[10]         ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 6.381      ;
; 13.574 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[2]          ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 6.381      ;
; 13.574 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[26]         ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 6.381      ;
; 13.574 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[74]         ; clk_50       ; clk_50      ; 20.000       ; -0.066     ; 6.381      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_clk'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 30.506 ; spi_tx_byte[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.729     ; 8.765      ;
; 31.446 ; spi_tx_byte[7] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 7.798      ;
; 31.607 ; spi_tx_byte[3] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 7.637      ;
; 31.621 ; spi_tx_byte[6] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 7.623      ;
; 31.692 ; spi_tx_byte[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 7.552      ;
; 32.132 ; spi_tx_byte[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 7.112      ;
; 32.297 ; spi_tx_byte[5] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 6.947      ;
; 32.420 ; spi_tx_byte[4] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.756     ; 6.824      ;
; 40.640 ; spi_addr[3]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.053      ; 9.434      ;
; 40.867 ; spi_addr[2]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.046      ; 9.200      ;
; 41.451 ; spi_addr[0]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.046      ; 8.616      ;
; 41.541 ; spi_addr[1]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.039      ; 8.519      ;
; 41.601 ; spi_addr[3]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 8.499      ;
; 42.043 ; spi_addr[2]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 8.050      ;
; 42.379 ; spi_addr[0]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.714      ;
; 42.407 ; spi_addr[0]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.686      ;
; 42.420 ; spi_addr[0]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.673      ;
; 42.423 ; spi_addr[3]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 7.677      ;
; 42.469 ; spi_addr[3]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 7.631      ;
; 42.553 ; spi_addr[1]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 7.533      ;
; 42.553 ; spi_addr[2]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.540      ;
; 42.639 ; spi_addr[0]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.454      ;
; 42.789 ; spi_addr[3]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 7.311      ;
; 42.877 ; spi_addr[0]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.216      ;
; 42.879 ; spi_addr[0]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.214      ;
; 42.922 ; spi_addr[3]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 7.178      ;
; 42.948 ; spi_addr[0]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 7.145      ;
; 43.172 ; spi_addr[2]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 6.921      ;
; 43.230 ; spi_addr[1]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.856      ;
; 43.252 ; spi_addr[2]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 6.841      ;
; 43.457 ; spi_addr[2]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 6.636      ;
; 43.460 ; spi_addr[3]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 6.640      ;
; 43.466 ; spi_addr[1]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.620      ;
; 43.564 ; spi_addr[1]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.522      ;
; 43.585 ; spi_addr[1]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.501      ;
; 43.596 ; spi_addr[1]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.490      ;
; 43.701 ; spi_addr[1]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.065      ; 6.385      ;
; 43.805 ; spi_addr[3]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.079      ; 6.295      ;
; 43.855 ; spi_addr[2]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 6.238      ;
; 43.953 ; spi_addr[2]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 6.140      ;
; 46.022 ; spi_addr[5]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 4.070      ;
; 46.023 ; spi_addr[5]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 4.069      ;
; 46.024 ; spi_addr[5]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 4.068      ;
; 46.024 ; spi_addr[5]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 4.068      ;
; 46.070 ; spi_addr[5]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 4.022      ;
; 46.154 ; spi_addr[5]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.938      ;
; 46.195 ; spi_addr[5]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.897      ;
; 46.570 ; spi_addr[7]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.523      ;
; 46.571 ; spi_addr[7]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.522      ;
; 46.607 ; spi_addr[7]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.486      ;
; 46.608 ; spi_addr[7]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.485      ;
; 46.650 ; spi_addr[7]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.443      ;
; 46.708 ; spi_addr[6]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.384      ;
; 46.709 ; spi_addr[6]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.383      ;
; 46.710 ; spi_addr[6]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.382      ;
; 46.710 ; spi_addr[6]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.382      ;
; 46.742 ; spi_addr[7]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.351      ;
; 46.756 ; spi_addr[6]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.336      ;
; 46.771 ; spi_addr[7]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.322      ;
; 46.821 ; spi_addr[6]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.271      ;
; 46.862 ; spi_addr[6]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.071      ; 3.230      ;
; 46.906 ; spi_addr[4]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.187      ;
; 46.981 ; spi_addr[4]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.112      ;
; 46.982 ; spi_addr[4]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.111      ;
; 46.984 ; spi_addr[4]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.109      ;
; 47.058 ; spi_addr[4]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.035      ;
; 47.059 ; spi_addr[4]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 3.034      ;
; 47.110 ; spi_addr[4]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.072      ; 2.983      ;
; 47.266 ; spi_addr[4]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.046      ; 2.801      ;
; 47.621 ; spi_addr[5]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.045      ; 2.445      ;
; 47.725 ; spi_addr[6]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.045      ; 2.341      ;
; 48.297 ; spi_addr[7]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.046      ; 1.770      ;
; 81.074 ; spi_bit_cnt[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.639     ; 8.287      ;
; 81.826 ; spi_bit_cnt[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.636     ; 7.538      ;
; 83.170 ; spi_bit_cnt[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.636     ; 6.194      ;
; 85.699 ; spi_cs_n       ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.498      ; 8.820      ;
; 86.376 ; spi_cs_n       ; spi_addr[5]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.505      ; 8.150      ;
; 86.376 ; spi_cs_n       ; spi_addr[6]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.505      ; 8.150      ;
; 86.393 ; spi_cs_n       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.504      ; 8.132      ;
; 86.393 ; spi_cs_n       ; spi_addr[7]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.504      ; 8.132      ;
; 86.393 ; spi_cs_n       ; spi_addr[2]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.504      ; 8.132      ;
; 86.393 ; spi_cs_n       ; spi_addr[4]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.504      ; 8.132      ;
; 86.780 ; spi_cs_n       ; spi_addr[1]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.511      ; 7.752      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[6] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[5] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[4] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[3] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[2] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[1] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 86.826 ; spi_cs_n       ; spi_rx_byte[7] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 7.709      ;
; 88.919 ; spi_mosi       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.504      ; 5.606      ;
; 89.024 ; spi_mosi       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 2.514      ; 5.511      ;
; 93.470 ; spi_bit_cnt[1] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.122     ; 6.429      ;
; 93.608 ; spi_bit_cnt[7] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.125     ; 6.288      ;
; 93.617 ; spi_bit_cnt[6] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.125     ; 6.279      ;
; 93.673 ; spi_bit_cnt[2] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.122     ; 6.226      ;
; 93.818 ; spi_bit_cnt[5] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.125     ; 6.078      ;
; 93.950 ; spi_bit_cnt[4] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.125     ; 5.946      ;
; 93.990 ; spi_bit_cnt[0] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.125     ; 5.906      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; ecc_top_128bit:ecc_core|reg_din[71]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.489      ; 1.063      ;
; 0.322 ; ecc_top_128bit:ecc_core|reg_din[70]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.489      ; 1.065      ;
; 0.324 ; ecc_top_128bit:ecc_core|reg_din[43]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.063      ;
; 0.346 ; ecc_top_128bit:ecc_core|reg_din[40]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.085      ;
; 0.395 ; ecc_top_128bit:ecc_core|reg_din[38]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.134      ;
; 0.404 ; ecc_top_128bit:ecc_core|reg_din[87]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.143      ;
; 0.407 ; ecc_top_128bit:ecc_core|reg_din[104]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.144      ;
; 0.407 ; ecc_top_128bit:ecc_core|reg_din[37]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.144      ;
; 0.409 ; ecc_top_128bit:ecc_core|reg_din[55]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.148      ;
; 0.409 ; ecc_top_128bit:ecc_core|reg_din[19]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.146      ;
; 0.413 ; ecc_top_128bit:ecc_core|reg_din[6]                                                                                                      ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.152      ;
; 0.414 ; ecc_top_128bit:ecc_core|reg_din[39]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.486      ; 1.154      ;
; 0.415 ; ecc_top_128bit:ecc_core|reg_din[13]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.481      ; 1.150      ;
; 0.417 ; ecc_top_128bit:ecc_core|reg_din[16]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.154      ;
; 0.417 ; ecc_top_128bit:ecc_core|reg_din[115]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.154      ;
; 0.417 ; ecc_top_128bit:ecc_core|reg_din[93]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.154      ;
; 0.419 ; ecc_top_128bit:ecc_core|reg_din[85]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.482      ; 1.155      ;
; 0.420 ; ecc_top_128bit:ecc_core|reg_din[99]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.157      ;
; 0.425 ; ecc_top_128bit:ecc_core|reg_din[22]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.163      ;
; 0.426 ; ecc_top_128bit:ecc_core|reg_din[23]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.164      ;
; 0.444 ; ecc_top_128bit:ecc_core|reg_din[107]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.182      ;
; 0.445 ; ecc_top_128bit:ecc_core|reg_din[110]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 1.184      ;
; 0.447 ; ecc_top_128bit:ecc_core|reg_din[21]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.484      ; 1.185      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[30]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[30]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[31]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[31]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[37]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[37]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[38]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[38]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[61]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[61]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[8]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[8]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[73]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[73]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[9]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[9]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[74]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[74]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[81]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[81]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[17]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[17]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[90]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[90]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[94]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[94]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[32]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[32]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[96]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[96]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[97]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[97]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[33]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[33]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[103]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[103]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[105]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[105]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[41]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[41]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[106]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[106]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[107]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[107]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[43]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[43]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[108]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[108]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[109]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[109]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[113]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[113]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[49]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[49]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[51]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[51]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[127]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[127]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[127]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[127]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; debug_leds[1]~reg0                                                                                                                      ; debug_leds[1]~reg0                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; debug_leds[0]~reg0                                                                                                                      ; debug_leds[0]~reg0                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; done_gpio~reg0_Duplicate_1                                                                                                              ; done_gpio~reg0_Duplicate_1                                                                                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_state.ECC_COMPUTE                                                                                                                   ; ecc_state.ECC_COMPUTE                                                                                                                                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_state.ECC_DONE                                                                                                                      ; ecc_state.ECC_DONE                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_state.ECC_LOAD                                                                                                                      ; ecc_state.ECC_LOAD                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DATAIN                                                                               ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DATAIN                                                                                                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.COMPUTE                                                                              ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.COMPUTE                                                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DONE                                                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DONE                                                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_clk'                                                                                 ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; spi_state.SPI_DATA ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_state.SPI_ADDR ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.535 ; spi_rx_byte[5]     ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 0.827      ;
; 0.535 ; spi_rx_byte[2]     ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 0.827      ;
; 0.535 ; spi_state.SPI_IDLE ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 0.829      ;
; 0.537 ; spi_rx_byte[4]     ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; spi_rx_byte[3]     ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; spi_rx_byte[1]     ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; spi_state.SPI_IDLE ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 0.831      ;
; 0.733 ; spi_rx_byte[6]     ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 1.025      ;
; 0.759 ; spi_rx_byte[0]     ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.080      ; 1.051      ;
; 0.952 ; spi_state.SPI_ADDR ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 1.246      ;
; 1.017 ; spi_state.SPI_DATA ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 1.311      ;
; 1.055 ; spi_bit_cnt[3]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.348      ;
; 1.146 ; spi_bit_cnt[5]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.439      ;
; 1.149 ; spi_bit_cnt[6]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.442      ;
; 1.181 ; spi_bit_cnt[0]     ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.474      ;
; 1.193 ; spi_state.SPI_IDLE ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.490      ;
; 1.193 ; spi_state.SPI_IDLE ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.490      ;
; 1.193 ; spi_state.SPI_IDLE ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.490      ;
; 1.194 ; spi_state.SPI_IDLE ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.491      ;
; 1.217 ; spi_bit_cnt[4]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.510      ;
; 1.285 ; spi_bit_cnt[7]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.578      ;
; 1.285 ; spi_state.SPI_IDLE ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.582      ;
; 1.287 ; spi_state.SPI_IDLE ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.584      ;
; 1.288 ; spi_bit_cnt[4]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.581      ;
; 1.327 ; spi_rx_byte[4]     ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.611      ;
; 1.356 ; spi_bit_cnt[5]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.649      ;
; 1.384 ; spi_rx_byte[2]     ; spi_addr[3]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.064      ; 1.660      ;
; 1.397 ; spi_rx_byte[0]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.687      ;
; 1.399 ; spi_bit_cnt[0]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.692      ;
; 1.443 ; spi_bit_cnt[3]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.734      ;
; 1.465 ; spi_bit_cnt[3]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.756      ;
; 1.491 ; spi_bit_cnt[4]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.784      ;
; 1.501 ; spi_bit_cnt[5]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.794      ;
; 1.516 ; spi_rx_byte[6]     ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.799      ;
; 1.519 ; spi_bit_cnt[4]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.812      ;
; 1.555 ; spi_rx_byte[1]     ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.838      ;
; 1.574 ; spi_bit_cnt[7]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.867      ;
; 1.574 ; spi_bit_cnt[6]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.867      ;
; 1.595 ; spi_rx_byte[5]     ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.879      ;
; 1.613 ; spi_bit_cnt[3]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.906      ;
; 1.640 ; spi_bit_cnt[3]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.933      ;
; 1.641 ; spi_bit_cnt[3]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.934      ;
; 1.660 ; spi_bit_cnt[6]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 1.953      ;
; 1.662 ; spi_bit_cnt[2]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 1.959      ;
; 1.759 ; spi_bit_cnt[4]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.050      ;
; 1.767 ; spi_bit_cnt[4]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.058      ;
; 1.775 ; spi_bit_cnt[5]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.068      ;
; 1.797 ; spi_bit_cnt[0]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.090      ;
; 1.800 ; spi_bit_cnt[4]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.093      ;
; 1.824 ; spi_bit_cnt[0]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.117      ;
; 1.825 ; spi_bit_cnt[0]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.118      ;
; 1.839 ; spi_bit_cnt[0]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.130      ;
; 1.856 ; spi_bit_cnt[0]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.147      ;
; 1.871 ; spi_bit_cnt[1]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.168      ;
; 1.898 ; spi_bit_cnt[5]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.189      ;
; 1.906 ; spi_bit_cnt[5]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.197      ;
; 1.920 ; spi_bit_cnt[3]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.213      ;
; 2.042 ; spi_bit_cnt[2]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.339      ;
; 2.050 ; spi_bit_cnt[2]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.083      ; 2.345      ;
; 2.072 ; spi_bit_cnt[2]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.083      ; 2.367      ;
; 2.074 ; spi_bit_cnt[0]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.364      ;
; 2.079 ; spi_bit_cnt[2]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 2.373      ;
; 2.106 ; spi_bit_cnt[0]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.081      ; 2.399      ;
; 2.116 ; spi_bit_cnt[7]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.407      ;
; 2.116 ; spi_bit_cnt[6]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.407      ;
; 2.118 ; spi_bit_cnt[0]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.408      ;
; 2.124 ; spi_bit_cnt[7]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.415      ;
; 2.124 ; spi_bit_cnt[6]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.415      ;
; 2.125 ; spi_bit_cnt[2]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.422      ;
; 2.126 ; spi_bit_cnt[2]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.423      ;
; 2.197 ; spi_bit_cnt[1]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.494      ;
; 2.210 ; spi_bit_cnt[1]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 2.504      ;
; 2.259 ; spi_bit_cnt[1]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.083      ; 2.554      ;
; 2.281 ; spi_bit_cnt[1]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.083      ; 2.576      ;
; 2.293 ; spi_bit_cnt[1]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.590      ;
; 2.294 ; spi_bit_cnt[1]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.591      ;
; 2.321 ; spi_bit_cnt[2]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.618      ;
; 2.476 ; spi_bit_cnt[1]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.085      ; 2.773      ;
; 2.543 ; spi_bit_cnt[1]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.082      ; 2.837      ;
; 3.315 ; spi_rx_byte[3]     ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 3.598      ;
; 3.450 ; spi_state.SPI_ADDR ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.053      ; 3.715      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.777 ; spi_state.SPI_IDLE ; spi_rx_byte[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.056      ; 4.045      ;
; 3.797 ; spi_state.SPI_ADDR ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.046      ; 4.055      ;
; 3.797 ; spi_state.SPI_ADDR ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.046      ; 4.055      ;
; 3.797 ; spi_state.SPI_ADDR ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.046      ; 4.055      ;
; 3.797 ; spi_state.SPI_ADDR ; spi_addr[0]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.046      ; 4.055      ;
; 3.806 ; spi_state.SPI_ADDR ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.047      ; 4.065      ;
; 3.806 ; spi_state.SPI_ADDR ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.047      ; 4.065      ;
; 3.895 ; spi_bit_cnt[3]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.050      ; 4.157      ;
; 4.177 ; spi_mosi           ; spi_rx_byte[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.610      ; 4.999      ;
; 4.220 ; spi_bit_cnt[4]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.050      ; 4.482      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                                           ;
+--------+---------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[65]                          ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[1]                           ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[97]                          ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[33]                          ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[41]                          ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[9]                           ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[105]                         ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.006 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[73]                          ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.954      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[12]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[28]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[4]                           ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[20]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[76]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[92]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.042 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[68]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.927      ;
; 35.043 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[87]                          ; clk_50       ; clk_50      ; 40.000       ; -0.064     ; 4.914      ;
; 35.043 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[55]                          ; clk_50       ; clk_50      ; 40.000       ; -0.064     ; 4.914      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[102]                         ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[38]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[70]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[86]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[118]                         ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[54]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.047 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[22]                          ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.922      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[70]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[86]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[94]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[78]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[6]                           ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[30]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.049 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[14]                          ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.919      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[6]   ; clk_50       ; clk_50      ; 40.000       ; -0.063     ; 4.465      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[73]  ; clk_50       ; clk_50      ; 40.000       ; -0.063     ; 4.465      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[14]     ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[14]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[81]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[18]     ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[18]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[22]     ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[107] ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.475      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[122]                        ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[118]                        ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[118]                        ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[110]                        ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[110]                        ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[106]    ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[106]                        ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[41]     ; clk_50       ; clk_50      ; 40.000       ; -0.062     ; 4.466      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[41]  ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.475      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[98]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[94]     ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.468      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[94]  ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.468      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[90]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[90]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[87]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[87]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[83]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[83]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[82]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[80]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[79]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[79]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[78]  ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.471      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[74]  ; clk_50       ; clk_50      ; 40.000       ; -0.063     ; 4.465      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[71]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[71]                         ; clk_50       ; clk_50      ; 40.000       ; -0.068     ; 4.460      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[70]  ; clk_50       ; clk_50      ; 40.000       ; -0.063     ; 4.465      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[67]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[67]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[66]     ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[66]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[64]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[64]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[47]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[42]     ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[42]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[41]  ; clk_50       ; clk_50      ; 40.000       ; -0.062     ; 4.466      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[34]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[34]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[26]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[26]                         ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[25]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[25]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[22]  ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[18]  ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[14]  ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[10]     ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[10]                         ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[9]                          ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[9]                          ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[2]                          ; clk_50       ; clk_50      ; 40.000       ; -0.059     ; 4.469      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[2]                          ; clk_50       ; clk_50      ; 40.000       ; -0.058     ; 4.470      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[1]                          ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[1]                          ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[17]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[17]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[30]  ; clk_50       ; clk_50      ; 40.000       ; -0.053     ; 4.475      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[33]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[33]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
; 35.493 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[57]                         ; clk_50       ; clk_50      ; 40.000       ; -0.065     ; 4.463      ;
+--------+---------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_clk'                                                                     ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 38.939 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.939 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.657      ; 5.739      ;
; 38.990 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.631      ; 5.662      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.800 ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.542      ; 5.763      ;
; 88.820 ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 100.000      ; 2.538      ; 5.739      ;
; 88.820 ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.538      ; 5.739      ;
; 88.820 ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.538      ; 5.739      ;
; 88.885 ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 100.000      ; 2.539      ; 5.675      ;
; 88.885 ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 100.000      ; 2.539      ; 5.675      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                                             ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]  ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]  ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120] ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[127] ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121] ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.793 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]  ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.121      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[20]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.125      ; 4.131      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[60]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.125      ; 4.131      ;
; 3.794 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.124      ; 4.130      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[73]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[114]      ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[74]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[74]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[73]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[70]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[70]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[42]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[10]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[49]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[49]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[43]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[44]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[45]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[46]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[47]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[48]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[50]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[51]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[67]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[68]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[68]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[69]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[71]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[72]    ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[33]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[33]       ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[43]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[43]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[45]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[51]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[51]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]  ; clk_50       ; clk_50      ; 0.000        ; 0.114      ; 4.121      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[113] ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[48]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[105]      ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.112      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[97]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[71]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[69]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]  ; clk_50       ; clk_50      ; 0.000        ; 0.112      ; 4.119      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[67]       ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 4.120      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.114      ; 4.121      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[40]                            ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[112]                           ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[10]                            ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.795 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[79]                            ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 4.113      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[66]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[98]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[34]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[90]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[26]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[122]                           ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.801 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[58]                            ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 4.118      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[65]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[62]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[63]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[127]   ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[126]   ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[61]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[125]   ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[124]   ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[60]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[3]     ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[67]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[66]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[2]     ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[1]     ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[64]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.809 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[0]     ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 4.132      ;
; 3.810 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[14]       ; clk_50       ; clk_50      ; 0.000        ; 0.117      ; 4.139      ;
; 3.810 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[18]       ; clk_50       ; clk_50      ; 0.000        ; 0.117      ; 4.139      ;
; 3.810 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[89]       ; clk_50       ; clk_50      ; 0.000        ; 0.116      ; 4.138      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 4.322  ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 2.637      ; 5.171      ;
; 4.322  ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 2.637      ; 5.171      ;
; 4.356  ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 0.000        ; 2.636      ; 5.204      ;
; 4.356  ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.636      ; 5.204      ;
; 4.356  ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.636      ; 5.204      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 4.375  ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.639      ; 5.226      ;
; 54.205 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.729      ; 5.146      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
; 54.236 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.756      ; 5.204      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 26.76 MHz ; 26.76 MHz       ; spi_clk    ;      ;
; 89.91 MHz ; 89.91 MHz       ; clk_50     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50  ; 8.878  ; 0.000           ;
; spi_clk ; 31.314 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50  ; 0.310 ; 0.000           ;
; spi_clk ; 0.400 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_50  ; 35.379 ; 0.000              ;
; spi_clk ; 39.376 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50  ; 3.404 ; 0.000              ;
; spi_clk ; 4.062 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50  ; 9.594  ; 0.000                         ;
; spi_clk ; 49.702 ; 0.000                         ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                    ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 8.878  ; done_gpio~reg0                   ; done_gpio             ; clk_50       ; clk_50      ; 20.000       ; -2.343     ; 3.779      ;
; 10.510 ; enable_gpio                      ; ecc_state.ECC_DONE    ; clk_50       ; clk_50      ; 20.000       ; 2.291      ; 6.803      ;
; 10.511 ; enable_gpio                      ; ecc_state.ECC_COMPUTE ; clk_50       ; clk_50      ; 20.000       ; 2.291      ; 6.802      ;
; 10.619 ; enable_gpio                      ; debug_leds[0]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 2.291      ; 6.694      ;
; 10.705 ; enable_gpio                      ; debug_leds[1]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 2.291      ; 6.608      ;
; 10.769 ; enable_gpio                      ; ecc_state.ECC_LOAD    ; clk_50       ; clk_50      ; 20.000       ; 2.291      ; 6.544      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[7]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[6]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[0]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[1]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[2]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[3]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[4]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 11.193 ; enable_gpio                      ; ecc_load_cnt[5]       ; clk_50       ; clk_50      ; 20.000       ; 2.285      ; 6.114      ;
; 12.083 ; enable_gpio                      ; ecc_state.ECC_IDLE    ; clk_50       ; clk_50      ; 20.000       ; 2.284      ; 5.223      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[73]         ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[65]         ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[97]         ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.803 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[105]        ; clk_50       ; clk_50      ; 20.000       ; -0.057     ; 7.162      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[94]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[78]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[30]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 12.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[14]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 7.117      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.158 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.055     ; 6.809      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[82]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[18]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[74]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[10]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.434 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.063     ; 6.525      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[66]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[2]          ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[90]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[26]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.442 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.519      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.447 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.061     ; 6.514      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[57]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[25]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[17]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[49]         ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.497 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.052     ; 6.473      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[119]        ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[23]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[31]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[63]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[127]        ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[95]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[87]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.702 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[55]         ; clk_50       ; clk_50      ; 20.000       ; -0.068     ; 6.252      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[71]         ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[7]          ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[103]        ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[39]         ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[47]         ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[15]         ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[111]        ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.793 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[79]         ; clk_50       ; clk_50      ; 20.000       ; -0.062     ; 6.167      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[62]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[46]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[110]        ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[126]        ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.804 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.056     ; 6.162      ;
; 13.843 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[23]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.121      ;
; 13.843 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[10]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.121      ;
; 13.843 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[2]          ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.121      ;
; 13.843 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[26]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.121      ;
; 13.843 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[74]         ; clk_50       ; clk_50      ; 20.000       ; -0.058     ; 6.121      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_clk'                                                                          ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 31.314 ; spi_tx_byte[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.490     ; 8.196      ;
; 32.300 ; spi_tx_byte[7] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 7.185      ;
; 32.456 ; spi_tx_byte[3] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 7.029      ;
; 32.473 ; spi_tx_byte[6] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 7.012      ;
; 32.537 ; spi_tx_byte[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 6.948      ;
; 32.903 ; spi_tx_byte[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 6.582      ;
; 33.062 ; spi_tx_byte[5] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 6.423      ;
; 33.180 ; spi_tx_byte[4] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -2.515     ; 6.305      ;
; 41.025 ; spi_addr[3]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.037      ; 9.034      ;
; 41.242 ; spi_addr[2]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.032      ; 8.812      ;
; 41.885 ; spi_addr[0]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.032      ; 8.169      ;
; 41.954 ; spi_addr[1]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.024      ; 8.092      ;
; 41.988 ; spi_addr[3]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 8.096      ;
; 42.381 ; spi_addr[2]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.698      ;
; 42.729 ; spi_addr[0]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.350      ;
; 42.745 ; spi_addr[0]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.334      ;
; 42.746 ; spi_addr[0]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.333      ;
; 42.758 ; spi_addr[3]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 7.326      ;
; 42.778 ; spi_addr[3]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 7.306      ;
; 42.852 ; spi_addr[2]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.227      ;
; 42.886 ; spi_addr[1]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 7.185      ;
; 42.956 ; spi_addr[0]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 7.123      ;
; 43.069 ; spi_addr[3]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 7.015      ;
; 43.200 ; spi_addr[0]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.879      ;
; 43.206 ; spi_addr[0]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.873      ;
; 43.237 ; spi_addr[3]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 6.847      ;
; 43.334 ; spi_addr[0]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.745      ;
; 43.431 ; spi_addr[2]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.648      ;
; 43.546 ; spi_addr[1]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.525      ;
; 43.561 ; spi_addr[2]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.518      ;
; 43.691 ; spi_addr[3]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 6.393      ;
; 43.708 ; spi_addr[2]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 6.371      ;
; 43.750 ; spi_addr[1]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.321      ;
; 43.830 ; spi_addr[1]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.241      ;
; 43.862 ; spi_addr[1]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.209      ;
; 43.873 ; spi_addr[1]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.198      ;
; 43.951 ; spi_addr[1]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.049      ; 6.120      ;
; 44.078 ; spi_addr[3]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.062      ; 6.006      ;
; 44.116 ; spi_addr[2]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 5.963      ;
; 44.208 ; spi_addr[2]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 5.871      ;
; 46.285 ; spi_addr[5]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.792      ;
; 46.287 ; spi_addr[5]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.790      ;
; 46.293 ; spi_addr[5]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.784      ;
; 46.294 ; spi_addr[5]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.783      ;
; 46.331 ; spi_addr[5]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.746      ;
; 46.409 ; spi_addr[5]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.668      ;
; 46.438 ; spi_addr[5]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.639      ;
; 46.790 ; spi_addr[7]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.289      ;
; 46.792 ; spi_addr[7]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.287      ;
; 46.798 ; spi_addr[7]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.281      ;
; 46.799 ; spi_addr[7]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.280      ;
; 46.836 ; spi_addr[7]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.243      ;
; 46.886 ; spi_addr[6]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.191      ;
; 46.888 ; spi_addr[6]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.189      ;
; 46.894 ; spi_addr[6]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.183      ;
; 46.895 ; spi_addr[6]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.182      ;
; 46.915 ; spi_addr[7]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.164      ;
; 46.932 ; spi_addr[6]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.145      ;
; 46.944 ; spi_addr[7]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 3.135      ;
; 46.998 ; spi_addr[6]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.079      ;
; 47.027 ; spi_addr[6]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.055      ; 3.050      ;
; 47.091 ; spi_addr[4]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.988      ;
; 47.120 ; spi_addr[4]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.959      ;
; 47.120 ; spi_addr[4]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.959      ;
; 47.122 ; spi_addr[4]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.957      ;
; 47.216 ; spi_addr[4]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.863      ;
; 47.217 ; spi_addr[4]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.862      ;
; 47.238 ; spi_addr[4]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.057      ; 2.841      ;
; 47.387 ; spi_addr[4]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.032      ; 2.667      ;
; 47.750 ; spi_addr[5]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.030      ; 2.302      ;
; 47.864 ; spi_addr[6]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.030      ; 2.188      ;
; 48.433 ; spi_addr[7]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.032      ; 1.621      ;
; 81.896 ; spi_bit_cnt[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.424     ; 7.680      ;
; 82.624 ; spi_bit_cnt[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.419     ; 6.957      ;
; 83.885 ; spi_bit_cnt[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -2.419     ; 5.696      ;
; 86.265 ; spi_cs_n       ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.295      ; 8.052      ;
; 86.910 ; spi_cs_n       ; spi_addr[5]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.302      ; 7.414      ;
; 86.910 ; spi_cs_n       ; spi_addr[6]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.302      ; 7.414      ;
; 86.927 ; spi_cs_n       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.300      ; 7.395      ;
; 86.927 ; spi_cs_n       ; spi_addr[7]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.300      ; 7.395      ;
; 86.927 ; spi_cs_n       ; spi_addr[2]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.300      ; 7.395      ;
; 86.927 ; spi_cs_n       ; spi_addr[4]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.300      ; 7.395      ;
; 87.299 ; spi_cs_n       ; spi_addr[1]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 7.031      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[6] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[5] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[4] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[3] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[2] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[1] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 87.364 ; spi_cs_n       ; spi_rx_byte[7] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 6.966      ;
; 89.381 ; spi_mosi       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 2.300      ; 4.941      ;
; 89.469 ; spi_mosi       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 2.308      ; 4.861      ;
; 93.757 ; spi_bit_cnt[1] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.110     ; 6.155      ;
; 93.946 ; spi_bit_cnt[2] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.110     ; 5.966      ;
; 93.954 ; spi_bit_cnt[7] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.115     ; 5.953      ;
; 93.961 ; spi_bit_cnt[6] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.115     ; 5.946      ;
; 94.129 ; spi_bit_cnt[5] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.115     ; 5.778      ;
; 94.255 ; spi_bit_cnt[4] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.115     ; 5.652      ;
; 94.277 ; spi_bit_cnt[0] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.115     ; 5.630      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; ecc_top_128bit:ecc_core|reg_din[43]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 0.971      ;
; 0.312 ; ecc_top_128bit:ecc_core|reg_din[71]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 0.972      ;
; 0.313 ; ecc_top_128bit:ecc_core|reg_din[70]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 0.973      ;
; 0.330 ; ecc_top_128bit:ecc_core|reg_din[40]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 0.991      ;
; 0.378 ; ecc_top_128bit:ecc_core|reg_din[38]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.037      ;
; 0.387 ; ecc_top_128bit:ecc_core|reg_din[37]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.046      ;
; 0.388 ; ecc_top_128bit:ecc_core|reg_din[87]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.047      ;
; 0.388 ; ecc_top_128bit:ecc_core|reg_din[104]                                                ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.047      ;
; 0.390 ; ecc_top_128bit:ecc_core|reg_din[19]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.049      ;
; 0.392 ; ecc_top_128bit:ecc_core|reg_din[55]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.051      ;
; 0.396 ; ecc_top_128bit:ecc_core|reg_din[6]                                                  ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.055      ;
; 0.396 ; ecc_top_128bit:ecc_core|reg_din[115]                                                ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.055      ;
; 0.397 ; ecc_top_128bit:ecc_core|reg_din[93]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.056      ;
; 0.398 ; ecc_top_128bit:ecc_core|reg_din[39]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.057      ;
; 0.398 ; ecc_top_128bit:ecc_core|reg_din[16]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.057      ;
; 0.398 ; ecc_top_128bit:ecc_core|reg_din[85]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 1.058      ;
; 0.399 ; ecc_top_128bit:ecc_core|reg_din[13]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.424      ; 1.053      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[68]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[68]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[8]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[8]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[73]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[73]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[9]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[9]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[10]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[10]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[74]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[74]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[13]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[13]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[15]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[15]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[81]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[81]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[17]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[17]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[90]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[90]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[92]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[92]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[94]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[94]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[103] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[103]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[41]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[41]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[107] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[107]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[44]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[44]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[108] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[108]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[109] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[109]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[49]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[49]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[119] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[119]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[126] ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[126]                                                                               ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; debug_leds[1]~reg0                                                                  ; debug_leds[1]~reg0                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; debug_leds[0]~reg0                                                                  ; debug_leds[0]~reg0                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; done_gpio~reg0_Duplicate_1                                                          ; done_gpio~reg0_Duplicate_1                                                                                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|reg_din[99]                                                 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.060      ;
; 0.401 ; ecc_state.ECC_COMPUTE                                                               ; ecc_state.ECC_COMPUTE                                                                                                                                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_state.ECC_DONE                                                                  ; ecc_state.ECC_DONE                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_state.ECC_LOAD                                                                  ; ecc_state.ECC_LOAD                                                                                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DATAIN                           ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DATAIN                                                                                                         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.COMPUTE                          ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.COMPUTE                                                                                                        ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DONE                             ; ecc_top_128bit:ecc_core|main_128bit:main_ins|state.DONE                                                                                                           ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[0]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[0]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[66]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[66]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[3]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[3]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[4]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[4]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[6]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[6]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[70]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[70]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[71]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[71]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[7]   ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[7]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[14]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[14]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[78]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[78]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[79]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[79]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[18]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[18]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[85]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[85]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[86]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[86]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[87]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[87]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[27]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[27]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[28]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[28]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[93]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[93]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]  ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.669      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_clk'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; spi_state.SPI_DATA ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; spi_state.SPI_ADDR ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.498 ; spi_rx_byte[2]     ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.765      ;
; 0.499 ; spi_rx_byte[5]     ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.766      ;
; 0.499 ; spi_state.SPI_IDLE ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.073      ; 0.767      ;
; 0.500 ; spi_rx_byte[4]     ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.767      ;
; 0.500 ; spi_rx_byte[1]     ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.767      ;
; 0.501 ; spi_rx_byte[3]     ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.768      ;
; 0.501 ; spi_state.SPI_IDLE ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.073      ; 0.769      ;
; 0.676 ; spi_rx_byte[6]     ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.943      ;
; 0.700 ; spi_rx_byte[0]     ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 0.967      ;
; 0.892 ; spi_state.SPI_ADDR ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.161      ;
; 0.902 ; spi_state.SPI_DATA ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.171      ;
; 0.960 ; spi_bit_cnt[3]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.229      ;
; 1.058 ; spi_bit_cnt[5]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.063 ; spi_state.SPI_IDLE ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.336      ;
; 1.063 ; spi_state.SPI_IDLE ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.336      ;
; 1.064 ; spi_state.SPI_IDLE ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.337      ;
; 1.064 ; spi_state.SPI_IDLE ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.337      ;
; 1.065 ; spi_bit_cnt[6]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.334      ;
; 1.089 ; spi_bit_cnt[0]     ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.358      ;
; 1.107 ; spi_bit_cnt[4]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.376      ;
; 1.139 ; spi_state.SPI_IDLE ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.412      ;
; 1.140 ; spi_state.SPI_IDLE ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.413      ;
; 1.177 ; spi_rx_byte[4]     ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.066      ; 1.438      ;
; 1.202 ; spi_bit_cnt[7]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.471      ;
; 1.203 ; spi_bit_cnt[4]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.472      ;
; 1.231 ; spi_rx_byte[2]     ; spi_addr[3]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.059      ; 1.485      ;
; 1.237 ; spi_bit_cnt[5]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.506      ;
; 1.248 ; spi_rx_byte[0]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.515      ;
; 1.300 ; spi_bit_cnt[3]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.567      ;
; 1.315 ; spi_bit_cnt[0]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.584      ;
; 1.324 ; spi_bit_cnt[3]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.591      ;
; 1.358 ; spi_bit_cnt[4]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.627      ;
; 1.368 ; spi_rx_byte[6]     ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.064      ; 1.627      ;
; 1.373 ; spi_bit_cnt[5]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.642      ;
; 1.389 ; spi_bit_cnt[4]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.658      ;
; 1.408 ; spi_rx_byte[1]     ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.064      ; 1.667      ;
; 1.429 ; spi_rx_byte[5]     ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.066      ; 1.690      ;
; 1.444 ; spi_bit_cnt[7]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.713      ;
; 1.444 ; spi_bit_cnt[6]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.713      ;
; 1.467 ; spi_bit_cnt[3]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.736      ;
; 1.482 ; spi_bit_cnt[2]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.755      ;
; 1.498 ; spi_bit_cnt[3]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.767      ;
; 1.521 ; spi_bit_cnt[6]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.790      ;
; 1.524 ; spi_bit_cnt[3]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.793      ;
; 1.585 ; spi_bit_cnt[4]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.852      ;
; 1.589 ; spi_bit_cnt[4]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.856      ;
; 1.618 ; spi_bit_cnt[5]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.887      ;
; 1.626 ; spi_bit_cnt[0]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.895      ;
; 1.641 ; spi_bit_cnt[4]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.910      ;
; 1.655 ; spi_bit_cnt[0]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.922      ;
; 1.657 ; spi_bit_cnt[0]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.926      ;
; 1.665 ; spi_bit_cnt[1]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.938      ;
; 1.679 ; spi_bit_cnt[0]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.946      ;
; 1.683 ; spi_bit_cnt[0]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 1.952      ;
; 1.715 ; spi_bit_cnt[5]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.982      ;
; 1.719 ; spi_bit_cnt[5]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 1.986      ;
; 1.744 ; spi_bit_cnt[3]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 2.013      ;
; 1.818 ; spi_bit_cnt[2]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.091      ;
; 1.822 ; spi_bit_cnt[2]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.076      ; 2.093      ;
; 1.846 ; spi_bit_cnt[2]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.076      ; 2.117      ;
; 1.851 ; spi_bit_cnt[2]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.073      ; 2.119      ;
; 1.880 ; spi_bit_cnt[0]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.069      ; 2.144      ;
; 1.909 ; spi_bit_cnt[2]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.182      ;
; 1.909 ; spi_bit_cnt[0]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.074      ; 2.178      ;
; 1.917 ; spi_bit_cnt[0]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.069      ; 2.181      ;
; 1.922 ; spi_bit_cnt[7]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 2.189      ;
; 1.922 ; spi_bit_cnt[6]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 2.189      ;
; 1.926 ; spi_bit_cnt[7]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 2.193      ;
; 1.926 ; spi_bit_cnt[6]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.072      ; 2.193      ;
; 1.948 ; spi_bit_cnt[2]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.221      ;
; 1.956 ; spi_bit_cnt[1]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.229      ;
; 1.966 ; spi_bit_cnt[1]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.073      ; 2.234      ;
; 2.005 ; spi_bit_cnt[1]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.076      ; 2.276      ;
; 2.029 ; spi_bit_cnt[1]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.076      ; 2.300      ;
; 2.047 ; spi_bit_cnt[1]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.320      ;
; 2.086 ; spi_bit_cnt[1]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.359      ;
; 2.089 ; spi_bit_cnt[2]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.362      ;
; 2.227 ; spi_bit_cnt[1]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.500      ;
; 2.270 ; spi_bit_cnt[1]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.073      ; 2.538      ;
; 2.980 ; spi_rx_byte[3]     ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.064      ; 3.239      ;
; 3.117 ; spi_state.SPI_ADDR ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.046      ; 3.358      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.405 ; spi_state.SPI_IDLE ; spi_rx_byte[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.048      ; 3.648      ;
; 3.432 ; spi_state.SPI_ADDR ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.038      ; 3.665      ;
; 3.432 ; spi_state.SPI_ADDR ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.038      ; 3.665      ;
; 3.432 ; spi_state.SPI_ADDR ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.038      ; 3.665      ;
; 3.432 ; spi_state.SPI_ADDR ; spi_addr[0]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.038      ; 3.665      ;
; 3.438 ; spi_state.SPI_ADDR ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.040      ; 3.673      ;
; 3.438 ; spi_state.SPI_ADDR ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.040      ; 3.673      ;
; 3.529 ; spi_bit_cnt[3]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.044      ; 3.768      ;
; 3.819 ; spi_bit_cnt[4]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.044      ; 4.058      ;
; 3.844 ; spi_bit_cnt[3]     ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 4.075      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                                              ;
+--------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[65]                            ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[1]                             ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[97]                            ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[33]                            ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[41]                            ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[9]                             ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[105]                           ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.379 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[73]                            ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.592      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[12]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[28]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[4]                             ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[20]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[76]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[92]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.415 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[68]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.563      ;
; 35.416 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[87]                            ; clk_50       ; clk_50      ; 40.000       ; -0.056     ; 4.550      ;
; 35.416 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[55]                            ; clk_50       ; clk_50      ; 40.000       ; -0.056     ; 4.550      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[102]                           ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[38]                            ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[70]                            ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[86]                            ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[118]                           ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[54]                            ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.422 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[22]                            ; clk_50       ; clk_50      ; 40.000       ; -0.043     ; 4.557      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[70]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[86]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[94]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[78]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[6]                             ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[30]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.423 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[14]                            ; clk_50       ; clk_50      ; 40.000       ; -0.044     ; 4.555      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[68]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[13]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[15]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]  ; clk_50       ; clk_50      ; 40.000       ; -0.047     ; 4.139      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[92]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]  ; clk_50       ; clk_50      ; 40.000       ; -0.047     ; 4.139      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[126] ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[119] ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[44]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[10]  ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.135      ;
; 35.836 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]  ; clk_50       ; clk_50      ; 40.000       ; -0.047     ; 4.139      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[65]       ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.124      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[65]    ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.128      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[6]        ; clk_50       ; clk_50      ; 40.000       ; -0.062     ; 4.123      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[6]     ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.133      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[73]    ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.133      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[14]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[14]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[81]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[81]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[18]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[18]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[22]       ; clk_50       ; clk_50      ; 40.000       ; -0.056     ; 4.129      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[22]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[89]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[89]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[107]      ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[107]   ; clk_50       ; clk_50      ; 40.000       ; -0.046     ; 4.139      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[111]   ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.124      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[62]    ; clk_50       ; clk_50      ; 40.000       ; -0.057     ; 4.128      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[122]                          ; clk_50       ; clk_50      ; 40.000       ; -0.049     ; 4.136      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[118]                          ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[118]                          ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[114]   ; clk_50       ; clk_50      ; 40.000       ; -0.061     ; 4.124      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[110]                          ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[110]                          ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[107]   ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[106]      ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[106]   ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[106]                          ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[41]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[41]    ; clk_50       ; clk_50      ; 40.000       ; -0.046     ; 4.139      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[98]                           ; clk_50       ; clk_50      ; 40.000       ; -0.049     ; 4.136      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[94]    ; clk_50       ; clk_50      ; 40.000       ; -0.048     ; 4.137      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[89]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[90]                           ; clk_50       ; clk_50      ; 40.000       ; -0.049     ; 4.136      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[90]                           ; clk_50       ; clk_50      ; 40.000       ; -0.049     ; 4.136      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[87]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[87]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[83]                           ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[83]                           ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[82]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[82]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[82]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[81]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[80]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[80]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[80]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[79]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[79]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[78]       ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[78]    ; clk_50       ; clk_50      ; 40.000       ; -0.050     ; 4.135      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[78]    ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[74]    ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.133      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[71]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[71]                           ; clk_50       ; clk_50      ; 40.000       ; -0.060     ; 4.125      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[70]    ; clk_50       ; clk_50      ; 40.000       ; -0.052     ; 4.133      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[67]                           ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
; 35.837 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[67]                           ; clk_50       ; clk_50      ; 40.000       ; -0.051     ; 4.134      ;
+--------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 39.376 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.376 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.429      ; 5.075      ;
; 39.424 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; 50.000       ; 2.404      ; 5.002      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.269 ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.336      ; 5.089      ;
; 89.279 ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 100.000      ; 2.332      ; 5.075      ;
; 89.279 ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.332      ; 5.075      ;
; 89.279 ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 100.000      ; 2.332      ; 5.075      ;
; 89.348 ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 100.000      ; 2.334      ; 5.008      ;
; 89.348 ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 100.000      ; 2.334      ; 5.008      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                              ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]  ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]  ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120] ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[127] ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121] ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]  ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]  ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.404 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.706      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[73]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[74]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[74]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[73]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[70]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[70]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[10]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.114      ; 3.714      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[67]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[68]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[68]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[69]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[71]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[72]    ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.114      ; 3.714      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[71]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[69]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.405 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[67]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.705      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[114]      ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[42]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[49]       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[49]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[20]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[43]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[44]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[45]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[46]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[47]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[48]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[50]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[51]    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[60]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[33]       ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[43]       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[45]       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[51]       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[48]       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[105]      ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 3.697      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.113      ; 3.714      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[40]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[112]                           ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[10]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.406 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[79]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.698      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[33]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[43]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[51]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[113] ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[97]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.407 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]  ; clk_50       ; clk_50      ; 0.000        ; 0.102      ; 3.704      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[66]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[98]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[34]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[90]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[26]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[122]                           ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.411 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[58]                            ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 3.703      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.101      ; 3.713      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]  ; clk_50       ; clk_50      ; 0.000        ; 0.103      ; 3.715      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]  ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 3.722      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]  ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 3.722      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]  ; clk_50       ; clk_50      ; 0.000        ; 0.110      ; 3.722      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[115] ; clk_50       ; clk_50      ; 0.000        ; 0.101      ; 3.713      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[105] ; clk_50       ; clk_50      ; 0.000        ; 0.104      ; 3.716      ;
; 3.417 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[96]                            ; clk_50       ; clk_50      ; 0.000        ; 0.108      ; 3.720      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[65]    ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 3.712      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[81]       ; clk_50       ; clk_50      ; 0.000        ; 0.105      ; 3.718      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[89]       ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 3.719      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[107]   ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 3.724      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[62]    ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 3.712      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[122]                          ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.720      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[106]      ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 3.719      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[106]                          ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 3.719      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[41]       ; clk_50       ; clk_50      ; 0.000        ; 0.106      ; 3.719      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[41]    ; clk_50       ; clk_50      ; 0.000        ; 0.111      ; 3.724      ;
; 3.418 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[98]                           ; clk_50       ; clk_50      ; 0.000        ; 0.107      ; 3.720      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_clk'                                                                       ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 4.062  ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 2.422      ; 4.679      ;
; 4.062  ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 2.422      ; 4.679      ;
; 4.081  ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 0.000        ; 2.419      ; 4.695      ;
; 4.081  ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.419      ; 4.695      ;
; 4.081  ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.419      ; 4.695      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 4.104  ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 2.424      ; 4.723      ;
; 53.959 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.490      ; 4.644      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
; 53.985 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; -50.000      ; 2.515      ; 4.695      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50  ; 11.644 ; 0.000           ;
; spi_clk ; 36.050 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50  ; 0.095 ; 0.000           ;
; spi_clk ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_50  ; 37.680 ; 0.000              ;
; spi_clk ; 40.463 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50  ; 1.697 ; 0.000              ;
; spi_clk ; 3.077 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50  ; 9.199  ; 0.000                         ;
; spi_clk ; 49.212 ; 0.000                         ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                    ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 11.644 ; done_gpio~reg0                   ; done_gpio             ; clk_50       ; clk_50      ; 20.000       ; -1.075     ; 2.281      ;
; 11.978 ; enable_gpio                      ; ecc_state.ECC_DONE    ; clk_50       ; clk_50      ; 20.000       ; 1.053      ; 4.082      ;
; 11.979 ; enable_gpio                      ; ecc_state.ECC_COMPUTE ; clk_50       ; clk_50      ; 20.000       ; 1.053      ; 4.081      ;
; 12.027 ; enable_gpio                      ; debug_leds[1]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 1.053      ; 4.033      ;
; 12.081 ; enable_gpio                      ; ecc_state.ECC_LOAD    ; clk_50       ; clk_50      ; 20.000       ; 1.053      ; 3.979      ;
; 12.156 ; enable_gpio                      ; debug_leds[0]~reg0    ; clk_50       ; clk_50      ; 20.000       ; 1.053      ; 3.904      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[7]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[6]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[0]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[1]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[2]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[3]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[4]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.348 ; enable_gpio                      ; ecc_load_cnt[5]       ; clk_50       ; clk_50      ; 20.000       ; 1.048      ; 3.707      ;
; 12.755 ; enable_gpio                      ; ecc_state.ECC_IDLE    ; clk_50       ; clk_50      ; 20.000       ; 1.047      ; 3.299      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[73]         ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[65]         ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[97]         ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.509 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[105]        ; clk_50       ; clk_50      ; 20.000       ; -0.026     ; 3.472      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[94]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[78]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[30]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.536 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[14]         ; clk_50       ; clk_50      ; 20.000       ; -0.024     ; 3.447      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[6]          ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[70]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[86]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.690 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[22]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.294      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[66]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[2]          ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[90]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[26]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.822 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.029     ; 3.156      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[82]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[18]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[74]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[10]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.839 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.030     ; 3.138      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[50]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[58]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[34]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[42]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[98]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[106]        ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[122]        ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.846 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[114]        ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 3.133      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[57]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[25]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[89]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[121]        ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[81]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[17]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[49]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.849 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[113]        ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 3.135      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[119]        ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[23]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[31]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[63]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[127]        ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[95]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[87]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 16.958 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[55]         ; clk_50       ; clk_50      ; 20.000       ; -0.035     ; 3.014      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[54]         ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[62]         ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[46]         ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[38]         ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[110]        ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[102]        ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[126]        ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.000 ; ecc_top_128bit:ecc_core|reg_done ; result_dx[118]        ; clk_50       ; clk_50      ; 20.000       ; -0.025     ; 2.982      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[71]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[7]          ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[103]        ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[39]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[47]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[15]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[111]        ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.006 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[79]         ; clk_50       ; clk_50      ; 20.000       ; -0.028     ; 2.973      ;
; 17.026 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[73]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 2.958      ;
; 17.026 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[105]        ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 2.958      ;
; 17.026 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[9]          ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 2.958      ;
; 17.026 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[41]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 2.958      ;
; 17.026 ; ecc_top_128bit:ecc_core|reg_done ; result_dy[33]         ; clk_50       ; clk_50      ; 20.000       ; -0.023     ; 2.958      ;
+--------+----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_clk'                                                                          ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 36.050 ; spi_tx_byte[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.690     ; 4.260      ;
; 36.541 ; spi_tx_byte[7] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.750      ;
; 36.620 ; spi_tx_byte[6] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.671      ;
; 36.633 ; spi_tx_byte[3] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.658      ;
; 36.663 ; spi_tx_byte[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.628      ;
; 36.816 ; spi_tx_byte[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.475      ;
; 36.915 ; spi_tx_byte[5] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.376      ;
; 36.957 ; spi_tx_byte[4] ; spi_miso       ; spi_clk      ; spi_clk     ; 50.000       ; -1.709     ; 3.334      ;
; 46.227 ; spi_addr[3]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.548      ; 4.328      ;
; 46.428 ; spi_addr[0]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.547      ; 4.126      ;
; 46.465 ; spi_addr[2]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.547      ; 4.089      ;
; 46.509 ; spi_addr[1]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.540      ; 4.038      ;
; 46.672 ; spi_addr[3]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 3.901      ;
; 46.944 ; spi_addr[2]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.628      ;
; 46.996 ; spi_addr[0]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.576      ;
; 47.008 ; spi_addr[0]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.564      ;
; 47.063 ; spi_addr[0]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.509      ;
; 47.074 ; spi_addr[3]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 3.499      ;
; 47.081 ; spi_addr[1]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 3.484      ;
; 47.118 ; spi_addr[3]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 3.455      ;
; 47.142 ; spi_addr[2]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.430      ;
; 47.146 ; spi_addr[0]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.426      ;
; 47.188 ; spi_addr[0]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.384      ;
; 47.205 ; spi_addr[3]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 3.368      ;
; 47.249 ; spi_addr[3]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 3.324      ;
; 47.251 ; spi_addr[0]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.321      ;
; 47.267 ; spi_addr[0]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.305      ;
; 47.371 ; spi_addr[2]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.201      ;
; 47.455 ; spi_addr[1]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 3.110      ;
; 47.457 ; spi_addr[2]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 3.115      ;
; 47.535 ; spi_addr[1]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 3.030      ;
; 47.604 ; spi_addr[2]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 2.968      ;
; 47.607 ; spi_addr[1]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 2.958      ;
; 47.628 ; spi_addr[1]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 2.937      ;
; 47.639 ; spi_addr[1]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 2.926      ;
; 47.658 ; spi_addr[3]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 2.915      ;
; 47.715 ; spi_addr[3]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.566      ; 2.858      ;
; 47.722 ; spi_addr[2]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 2.850      ;
; 47.731 ; spi_addr[1]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.558      ; 2.834      ;
; 47.776 ; spi_addr[2]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 2.796      ;
; 48.742 ; spi_addr[5]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.828      ;
; 48.743 ; spi_addr[5]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.827      ;
; 48.756 ; spi_addr[5]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.814      ;
; 48.757 ; spi_addr[5]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.813      ;
; 48.776 ; spi_addr[5]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.794      ;
; 48.822 ; spi_addr[5]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.748      ;
; 48.841 ; spi_addr[5]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.729      ;
; 48.916 ; spi_addr[7]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.656      ;
; 48.917 ; spi_addr[7]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.655      ;
; 48.930 ; spi_addr[7]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.642      ;
; 48.931 ; spi_addr[7]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.641      ;
; 48.950 ; spi_addr[7]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.622      ;
; 49.009 ; spi_addr[7]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.563      ;
; 49.015 ; spi_addr[7]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.557      ;
; 49.037 ; spi_addr[6]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.533      ;
; 49.038 ; spi_addr[6]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.532      ;
; 49.051 ; spi_addr[6]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.519      ;
; 49.052 ; spi_addr[6]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.518      ;
; 49.071 ; spi_addr[6]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.499      ;
; 49.089 ; spi_addr[4]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.483      ;
; 49.114 ; spi_addr[6]    ; spi_tx_byte[1] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.456      ;
; 49.117 ; spi_addr[4]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.455      ;
; 49.118 ; spi_addr[4]    ; spi_tx_byte[6] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.454      ;
; 49.120 ; spi_addr[4]    ; spi_tx_byte[5] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.452      ;
; 49.133 ; spi_addr[4]    ; spi_tx_byte[3] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.439      ;
; 49.134 ; spi_addr[4]    ; spi_tx_byte[2] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.438      ;
; 49.136 ; spi_addr[6]    ; spi_tx_byte[7] ; spi_clk      ; spi_clk     ; 50.000       ; 0.563      ; 1.434      ;
; 49.167 ; spi_addr[4]    ; spi_tx_byte[4] ; spi_clk      ; spi_clk     ; 50.000       ; 0.565      ; 1.405      ;
; 49.365 ; spi_addr[4]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.547      ; 1.189      ;
; 49.508 ; spi_addr[6]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.545      ; 1.044      ;
; 49.563 ; spi_addr[5]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.545      ; 0.989      ;
; 49.814 ; spi_addr[7]    ; spi_tx_byte[0] ; spi_clk      ; spi_clk     ; 50.000       ; 0.547      ; 0.740      ;
; 86.917 ; spi_bit_cnt[0] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -1.131     ; 3.952      ;
; 87.251 ; spi_bit_cnt[1] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -1.129     ; 3.620      ;
; 87.850 ; spi_bit_cnt[2] ; spi_miso       ; spi_clk      ; spi_clk     ; 100.000      ; -1.129     ; 3.021      ;
; 88.673 ; spi_cs_n       ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.058      ; 4.392      ;
; 88.940 ; spi_cs_n       ; spi_addr[5]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.061      ; 4.128      ;
; 88.940 ; spi_cs_n       ; spi_addr[6]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.061      ; 4.128      ;
; 88.944 ; spi_cs_n       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.059      ; 4.122      ;
; 88.944 ; spi_cs_n       ; spi_addr[7]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.059      ; 4.122      ;
; 88.944 ; spi_cs_n       ; spi_addr[2]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.059      ; 4.122      ;
; 88.944 ; spi_cs_n       ; spi_addr[4]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.059      ; 4.122      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[6] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[5] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[4] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[3] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[2] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[1] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.091 ; spi_cs_n       ; spi_rx_byte[7] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.982      ;
; 89.110 ; spi_cs_n       ; spi_addr[1]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.963      ;
; 89.895 ; spi_mosi       ; spi_addr[0]    ; spi_clk      ; spi_clk     ; 100.000      ; 1.059      ; 3.171      ;
; 89.951 ; spi_mosi       ; spi_rx_byte[0] ; spi_clk      ; spi_clk     ; 100.000      ; 1.066      ; 3.122      ;
; 97.109 ; spi_bit_cnt[1] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.062     ; 2.836      ;
; 97.210 ; spi_bit_cnt[2] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.062     ; 2.735      ;
; 97.215 ; spi_bit_cnt[7] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.064     ; 2.728      ;
; 97.215 ; spi_bit_cnt[6] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.064     ; 2.728      ;
; 97.302 ; spi_bit_cnt[5] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.064     ; 2.641      ;
; 97.311 ; spi_bit_cnt[0] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.064     ; 2.632      ;
; 97.360 ; spi_bit_cnt[4] ; spi_addr[3]    ; spi_clk      ; spi_clk     ; 100.000      ; -0.064     ; 2.583      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.095 ; ecc_top_128bit:ecc_core|reg_din[71]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.426      ;
; 0.095 ; ecc_top_128bit:ecc_core|reg_din[43]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.426      ;
; 0.096 ; ecc_top_128bit:ecc_core|reg_din[70]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.427      ;
; 0.104 ; ecc_top_128bit:ecc_core|reg_din[40]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.435      ;
; 0.133 ; ecc_top_128bit:ecc_core|reg_din[38]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.462      ;
; 0.139 ; ecc_top_128bit:ecc_core|reg_din[19]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.467      ;
; 0.140 ; ecc_top_128bit:ecc_core|reg_din[104]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.468      ;
; 0.141 ; ecc_top_128bit:ecc_core|reg_din[13]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.221      ; 0.466      ;
; 0.141 ; ecc_top_128bit:ecc_core|reg_din[6]                                                                                                      ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.470      ;
; 0.143 ; ecc_top_128bit:ecc_core|reg_din[85]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.472      ;
; 0.144 ; ecc_top_128bit:ecc_core|reg_din[115]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.472      ;
; 0.145 ; ecc_top_128bit:ecc_core|reg_din[23]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.474      ;
; 0.145 ; ecc_top_128bit:ecc_core|reg_din[87]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.474      ;
; 0.145 ; ecc_top_128bit:ecc_core|reg_din[16]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.473      ;
; 0.146 ; ecc_top_128bit:ecc_core|reg_din[55]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.226      ; 0.476      ;
; 0.146 ; ecc_top_128bit:ecc_core|reg_din[99]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.474      ;
; 0.146 ; ecc_top_128bit:ecc_core|reg_din[37]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.474      ;
; 0.147 ; ecc_top_128bit:ecc_core|reg_din[22]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.476      ;
; 0.150 ; ecc_top_128bit:ecc_core|reg_din[39]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.226      ; 0.480      ;
; 0.151 ; ecc_top_128bit:ecc_core|reg_din[93]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.479      ;
; 0.154 ; ecc_top_128bit:ecc_core|reg_din[107]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.483      ;
; 0.156 ; ecc_top_128bit:ecc_core|reg_din[21]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.485      ;
; 0.156 ; ecc_top_128bit:ecc_core|reg_din[110]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.225      ; 0.485      ;
; 0.158 ; ecc_top_128bit:ecc_core|reg_din[72]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.486      ;
; 0.160 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|dffe3a[0]                         ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a64~portb_address_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.224      ; 0.488      ;
; 0.162 ; ecc_top_128bit:ecc_core|reg_din[101]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.228      ; 0.494      ;
; 0.162 ; ecc_top_128bit:ecc_core|reg_din[125]                                                                                                    ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.221      ; 0.487      ;
; 0.163 ; ecc_top_128bit:ecc_core|reg_din[45]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.494      ;
; 0.164 ; ecc_top_128bit:ecc_core|reg_din[14]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a80~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.500      ;
; 0.166 ; ecc_top_128bit:ecc_core|reg_din[96]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.228      ; 0.498      ;
; 0.172 ; ecc_top_128bit:ecc_core|reg_din[48]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a0~porta_datain_reg0   ; clk_50       ; clk_50      ; 0.000        ; 0.226      ; 0.502      ;
; 0.173 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a64~porta_address_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.222      ; 0.499      ;
; 0.175 ; ecc_top_128bit:ecc_core|reg_din[20]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a64~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.232      ; 0.511      ;
; 0.177 ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a64~porta_address_reg0 ; clk_50       ; clk_50      ; 0.000        ; 0.222      ; 0.503      ;
; 0.177 ; ecc_top_128bit:ecc_core|reg_din[52]                                                                                                     ; ecc_top_128bit:ecc_core|main_128bit:main_ins|altshift_taps:reg_Rb_rtl_0|shift_taps_dpm:auto_generated|altsyncram_bo31:altsyncram4|ram_block5a64~porta_datain_reg0  ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.514      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[40]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]                                                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[66]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[66]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[3]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[3]                                                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[68]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[68]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[69]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]                                                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[6]                                                       ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[6]                                                                                  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[70]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[70]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[71]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[71]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[10]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[10]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[75]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[11]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[12]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[77]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[13]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[13]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[14]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[14]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[78]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[78]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[79]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[79]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[15]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[15]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[80]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[82]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[19]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[84]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[22]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[86]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[86]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[87]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[87]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[23]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[24]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[88]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[27]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[27]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[28]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[28]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[92]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[92]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[93]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[93]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[30]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[30]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[95]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[95]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[31]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[31]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[32]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[32]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[96]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[96]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[34]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[34]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[35]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[37]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[37]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[38]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[38]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[39]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[39]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[42]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[42]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[106]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[106]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[44]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[44]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[45]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[45]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[47]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[47]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[114]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[114]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[116]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[118]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[119]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[119]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[57]                                                      ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[57]                                                                                 ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[122]                                                     ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[122]                                                                                ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.307      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_clk'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; spi_state.SPI_DATA ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_state.SPI_ADDR ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.208 ; spi_rx_byte[2]     ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; spi_rx_byte[5]     ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; spi_rx_byte[4]     ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.331      ;
; 0.210 ; spi_rx_byte[3]     ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.331      ;
; 0.210 ; spi_rx_byte[1]     ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.331      ;
; 0.210 ; spi_state.SPI_IDLE ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.331      ;
; 0.211 ; spi_state.SPI_IDLE ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.332      ;
; 0.282 ; spi_rx_byte[6]     ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.403      ;
; 0.296 ; spi_rx_byte[0]     ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.417      ;
; 0.369 ; spi_state.SPI_ADDR ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.490      ;
; 0.392 ; spi_state.SPI_DATA ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.513      ;
; 0.450 ; spi_bit_cnt[3]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.454 ; spi_bit_cnt[5]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; spi_bit_cnt[6]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.576      ;
; 0.465 ; spi_state.SPI_IDLE ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; spi_state.SPI_IDLE ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; spi_state.SPI_IDLE ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.466 ; spi_state.SPI_IDLE ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.589      ;
; 0.488 ; spi_bit_cnt[0]     ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.609      ;
; 0.511 ; spi_bit_cnt[4]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; spi_bit_cnt[7]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; spi_state.SPI_IDLE ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.639      ;
; 0.517 ; spi_state.SPI_IDLE ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; spi_bit_cnt[4]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.543 ; spi_rx_byte[4]     ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.031      ; 0.658      ;
; 0.558 ; spi_bit_cnt[0]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.679      ;
; 0.572 ; spi_rx_byte[2]     ; spi_addr[3]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.028      ; 0.684      ;
; 0.573 ; spi_bit_cnt[5]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.694      ;
; 0.580 ; spi_rx_byte[0]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.700      ;
; 0.602 ; spi_bit_cnt[5]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.723      ;
; 0.603 ; spi_rx_byte[6]     ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.029      ; 0.716      ;
; 0.611 ; spi_bit_cnt[4]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.732      ;
; 0.613 ; spi_bit_cnt[4]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.734      ;
; 0.620 ; spi_rx_byte[1]     ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.029      ; 0.733      ;
; 0.631 ; spi_rx_byte[5]     ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.031      ; 0.746      ;
; 0.643 ; spi_bit_cnt[3]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.761      ;
; 0.645 ; spi_bit_cnt[3]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.763      ;
; 0.656 ; spi_bit_cnt[2]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.779      ;
; 0.658 ; spi_bit_cnt[7]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; spi_bit_cnt[6]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.779      ;
; 0.660 ; spi_bit_cnt[3]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.781      ;
; 0.665 ; spi_bit_cnt[3]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.786      ;
; 0.667 ; spi_bit_cnt[3]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.788      ;
; 0.672 ; spi_bit_cnt[6]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.793      ;
; 0.724 ; spi_bit_cnt[5]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.845      ;
; 0.734 ; spi_bit_cnt[1]     ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.857      ;
; 0.735 ; spi_bit_cnt[4]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.856      ;
; 0.737 ; spi_bit_cnt[0]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.855      ;
; 0.739 ; spi_bit_cnt[0]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.857      ;
; 0.752 ; spi_bit_cnt[0]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.873      ;
; 0.757 ; spi_bit_cnt[0]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.878      ;
; 0.759 ; spi_bit_cnt[0]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.880      ;
; 0.764 ; spi_bit_cnt[4]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.882      ;
; 0.775 ; spi_bit_cnt[4]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.893      ;
; 0.789 ; spi_bit_cnt[3]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.910      ;
; 0.816 ; spi_bit_cnt[5]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.934      ;
; 0.827 ; spi_bit_cnt[5]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 0.945      ;
; 0.835 ; spi_bit_cnt[2]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.955      ;
; 0.837 ; spi_bit_cnt[2]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.957      ;
; 0.842 ; spi_bit_cnt[2]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.963      ;
; 0.842 ; spi_bit_cnt[2]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.965      ;
; 0.847 ; spi_bit_cnt[2]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.970      ;
; 0.847 ; spi_bit_cnt[0]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.035      ; 0.966      ;
; 0.849 ; spi_bit_cnt[2]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 0.972      ;
; 0.871 ; spi_bit_cnt[0]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.035      ; 0.990      ;
; 0.881 ; spi_bit_cnt[0]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 1.002      ;
; 0.881 ; spi_bit_cnt[1]     ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 1.002      ;
; 0.908 ; spi_bit_cnt[1]     ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 1.031      ;
; 0.909 ; spi_bit_cnt[6]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 1.027      ;
; 0.913 ; spi_bit_cnt[1]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 1.033      ;
; 0.913 ; spi_bit_cnt[1]     ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 1.036      ;
; 0.914 ; spi_bit_cnt[7]     ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 1.032      ;
; 0.915 ; spi_bit_cnt[1]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 1.035      ;
; 0.915 ; spi_bit_cnt[1]     ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 1.038      ;
; 0.920 ; spi_bit_cnt[6]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 1.038      ;
; 0.925 ; spi_bit_cnt[7]     ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 0.034      ; 1.043      ;
; 0.971 ; spi_bit_cnt[2]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 1.094      ;
; 1.003 ; spi_bit_cnt[1]     ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 1.124      ;
; 1.037 ; spi_bit_cnt[1]     ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.039      ; 1.160      ;
; 1.400 ; spi_rx_byte[3]     ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.029      ; 1.513      ;
; 1.471 ; spi_state.SPI_ADDR ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.575      ;
; 1.631 ; spi_state.SPI_ADDR ; spi_addr[7]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.013      ; 1.728      ;
; 1.631 ; spi_state.SPI_ADDR ; spi_addr[4]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.013      ; 1.728      ;
; 1.631 ; spi_state.SPI_ADDR ; spi_addr[2]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.013      ; 1.728      ;
; 1.631 ; spi_state.SPI_ADDR ; spi_addr[0]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.013      ; 1.728      ;
; 1.635 ; spi_state.SPI_ADDR ; spi_addr[6]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.015      ; 1.734      ;
; 1.635 ; spi_state.SPI_ADDR ; spi_addr[5]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.015      ; 1.734      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.639 ; spi_state.SPI_IDLE ; spi_rx_byte[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.020      ; 1.743      ;
; 1.747 ; spi_bit_cnt[3]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.017      ; 1.848      ;
; 1.841 ; spi_bit_cnt[0]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.017      ; 1.942      ;
; 1.869 ; spi_bit_cnt[4]     ; spi_addr[1]        ; spi_clk      ; spi_clk     ; 0.000        ; 0.017      ; 1.970      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                                                    ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[65]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[1]                                   ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[97]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[33]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[41]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[9]                                   ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[105]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.680 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[73]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.303      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[87]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.028     ; 2.282      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[55]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.028     ; 2.282      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[12]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[28]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[4]                                   ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[20]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[76]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[92]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[68]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.293      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[102]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[38]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[70]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[86]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[118]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[54]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[22]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.016     ; 2.288      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[70]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[86]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[94]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[78]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[6]                                   ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[30]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[14]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.017     ; 2.286      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[107]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[41]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[30]          ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[5]         ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[21]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[29]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[31]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[37]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[61]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[106]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[42]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[105]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[104]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[40]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[39]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[103]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[102]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[38]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[38]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[37]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[101]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[100]         ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[36]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[30]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[20]        ; clk_50       ; clk_50      ; 40.000       ; -0.021     ; 2.093      ;
; 37.893 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[11]          ; clk_50       ; clk_50      ; 40.000       ; -0.022     ; 2.092      ;
; 37.894 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_mult_enable                            ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.078      ;
; 37.894 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[53]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.078      ;
; 37.894 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[76]        ; clk_50       ; clk_50      ; 40.000       ; -0.030     ; 2.083      ;
; 37.894 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[53]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.078      ;
; 37.894 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[58]        ; clk_50       ; clk_50      ; 40.000       ; -0.037     ; 2.076      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[6]           ; clk_50       ; clk_50      ; 40.000       ; -0.026     ; 2.086      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[73]          ; clk_50       ; clk_50      ; 40.000       ; -0.026     ; 2.086      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[81]             ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[22]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[89]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[107]            ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[107]         ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[106]            ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[106]         ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[106]                                ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[94]          ; clk_50       ; clk_50      ; 40.000       ; -0.023     ; 2.089      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[82]             ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[82]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[81]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[80]             ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[80]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[78]             ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[78]          ; clk_50       ; clk_50      ; 40.000       ; -0.025     ; 2.087      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[74]          ; clk_50       ; clk_50      ; 40.000       ; -0.026     ; 2.086      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[70]          ; clk_50       ; clk_50      ; 40.000       ; -0.026     ; 2.086      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[66]             ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[66]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[47]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[42]             ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[42]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[10]             ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[10]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[2]                                  ; clk_50       ; clk_50      ; 40.000       ; -0.024     ; 2.088      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[31]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.042     ; 2.070      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|alu_state.ALU_COMPUTE  ; clk_50       ; clk_50      ; 40.000       ; -0.030     ; 2.082      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|alu_state.ALU_COMPLETE ; clk_50       ; clk_50      ; 40.000       ; -0.030     ; 2.082      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[54]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.077      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[52]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.042     ; 2.070      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[29]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.077      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[21]                                 ; clk_50       ; clk_50      ; 40.000       ; -0.035     ; 2.077      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[1]           ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[2]           ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
; 37.895 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[3]           ; clk_50       ; clk_50      ; 40.000       ; -0.033     ; 2.079      ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 40.463 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.463 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.660      ; 3.204      ;
; 40.490 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; 50.000       ; 1.642      ; 3.159      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.881 ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.085      ; 3.211      ;
; 89.886 ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 100.000      ; 1.083      ; 3.204      ;
; 89.886 ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.083      ; 3.204      ;
; 89.886 ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 100.000      ; 1.083      ; 3.204      ;
; 89.934 ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 100.000      ; 1.082      ; 3.155      ;
; 89.934 ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 100.000      ; 1.082      ; 3.155      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                              ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[50]  ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.839      ;
; 1.697 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.839      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[73]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[114]      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[74]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[74]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[73]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[70]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[70]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[42]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[10]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[49]       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[49]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[43]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[44]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[45]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[46]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[47]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[48]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[50]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[51]    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[67]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[68]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[68]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[69]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[71]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[72]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[72]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[25]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[33]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[33]       ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[43]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[43]       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[45]       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[51]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[51]       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[113] ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[48]       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[105]      ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.830      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[97]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[91]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[26]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[89]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[83]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[71]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[69]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[67]  ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 1.837      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[67]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.838      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[40]                            ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[112]                           ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[10]                            ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.698 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_XX[79]                            ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.831      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[20]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[60]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[64]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[68]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[76]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[84]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[92]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[98]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[120] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[127] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[121] ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|temp_result[36]  ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 1.837      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[36]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.699 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[12]                           ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.845      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[66]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[98]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[34]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[90]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[26]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[122]                           ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.703 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|A1_ZZ[58]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 1.837      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[14]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[81]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[18]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[89]       ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[122]                          ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.846      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[41]       ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[98]                           ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.846      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|result[94]       ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.844      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[94]    ; clk_50       ; clk_50      ; 0.000        ; 0.056      ; 1.844      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_b[89]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[90]                           ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.846      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[90]                           ; clk_50       ; clk_50      ; 0.000        ; 0.058      ; 1.846      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[83]                           ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[83]                           ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[82]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[80]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|ALU_128bit:alu_inst|operand_a[78]    ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_db[67]                           ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
; 1.704 ; ecc_top_128bit:ecc_core|reg_rst ; ecc_top_128bit:ecc_core|core1_128bit:core1_ins|alu_da[67]                           ; clk_50       ; clk_50      ; 0.000        ; 0.057      ; 1.845      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_clk'                                                                       ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 3.077  ; spi_cs_n  ; spi_state.SPI_DATA ; spi_clk      ; spi_clk     ; 0.000        ; 1.128      ; 2.289      ;
; 3.077  ; spi_cs_n  ; spi_state.SPI_ADDR ; spi_clk      ; spi_clk     ; 0.000        ; 1.128      ; 2.289      ;
; 3.120  ; spi_cs_n  ; spi_state.SPI_IDLE ; spi_clk      ; spi_clk     ; 0.000        ; 1.129      ; 2.333      ;
; 3.120  ; spi_cs_n  ; spi_bit_cnt[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.129      ; 2.333      ;
; 3.120  ; spi_cs_n  ; spi_bit_cnt[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.129      ; 2.333      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 3.121  ; spi_cs_n  ; spi_bit_cnt[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 1.131      ; 2.336      ;
; 52.525 ; spi_cs_n  ; spi_tx_byte[0]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.690      ; 2.299      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[2]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[1]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[3]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[5]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[6]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[7]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
; 52.540 ; spi_cs_n  ; spi_tx_byte[4]     ; spi_clk      ; spi_clk     ; -50.000      ; 1.709      ; 2.333      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 8.124  ; 0.095 ; 35.006   ; 1.697   ; 9.199               ;
;  clk_50          ; 8.124  ; 0.095 ; 35.006   ; 1.697   ; 9.199               ;
;  spi_clk         ; 30.506 ; 0.186 ; 38.939   ; 3.077   ; 49.212              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50          ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  spi_clk         ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; spi_miso      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_gpio     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_leds[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_leds[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_leds[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_leds[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; spi_clk     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; spi_cs_n    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; enable_gpio ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; spi_mosi    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.45e-08 V                   ; 3.09 V              ; -0.0273 V           ; 0.078 V                              ; 0.173 V                              ; 1.09e-09 s                  ; 1.02e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.45e-08 V                  ; 3.09 V             ; -0.0273 V          ; 0.078 V                             ; 0.173 V                             ; 1.09e-09 s                 ; 1.02e-09 s                 ; Yes                       ; No                        ;
; done_gpio     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; debug_leds[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; debug_leds[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; debug_leds[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; debug_leds[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-06 V                   ; 3.09 V              ; -0.0127 V           ; 0.035 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.25e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-06 V                  ; 3.09 V             ; -0.0127 V          ; 0.035 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.25e-09 s                 ; Yes                       ; Yes                       ;
; done_gpio     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; debug_leds[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; debug_leds[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; debug_leds[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; debug_leds[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; spi_miso      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.83e-07 V                   ; 3.5 V               ; -0.0459 V           ; 0.259 V                              ; 0.233 V                              ; 8.6e-10 s                   ; 8.44e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.83e-07 V                  ; 3.5 V              ; -0.0459 V          ; 0.259 V                             ; 0.233 V                             ; 8.6e-10 s                  ; 8.44e-10 s                 ; No                        ; No                        ;
; done_gpio     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; debug_leds[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; debug_leds[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; debug_leds[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; debug_leds[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+------------+----------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+------------+----------+------------+----------+------------+----------+
; clk_50     ; clk_50   ; 13547      ; 0        ; 0          ; 0        ;
; spi_clk    ; clk_50   ; false path ; 0        ; 0          ; 0        ;
; clk_50     ; spi_clk  ; 0          ; 0        ; false path ; 0        ;
; spi_clk    ; spi_clk  ; 191        ; 8        ; 307        ; 0        ;
+------------+----------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+------------+----------+------------+----------+
; From Clock ; To Clock ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+------------+----------+------------+----------+------------+----------+
; clk_50     ; clk_50   ; 13547      ; 0        ; 0          ; 0        ;
; spi_clk    ; clk_50   ; false path ; 0        ; 0          ; 0        ;
; clk_50     ; spi_clk  ; 0          ; 0        ; false path ; 0        ;
; spi_clk    ; spi_clk  ; 191        ; 8        ; 307        ; 0        ;
+------------+----------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 1579     ; 0        ; 0        ; 0        ;
; spi_clk    ; spi_clk  ; 11       ; 0        ; 8        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 1579     ; 0        ; 0        ; 0        ;
; spi_clk    ; spi_clk  ; 11       ; 0        ; 8        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk     ; clk_50  ; Base ; Constrained ;
; spi_clk ; spi_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; debug_leds[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; debug_leds[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_leds[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Sep 21 16:41:47 2025
Info: Command: quartus_sta ecc -c ecc
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ecc.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50 (Rise) to clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Fall) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Fall) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 8.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.124               0.000 clk_50 
    Info (332119):    30.506               0.000 spi_clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 clk_50 
    Info (332119):     0.452               0.000 spi_clk 
Info (332146): Worst-case recovery slack is 35.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.006               0.000 clk_50 
    Info (332119):    38.939               0.000 spi_clk 
Info (332146): Worst-case removal slack is 3.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.793               0.000 clk_50 
    Info (332119):     4.322               0.000 spi_clk 
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 clk_50 
    Info (332119):    49.671               0.000 spi_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50 (Rise) to clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Fall) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 8.878
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.878               0.000 clk_50 
    Info (332119):    31.314               0.000 spi_clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk_50 
    Info (332119):     0.400               0.000 spi_clk 
Info (332146): Worst-case recovery slack is 35.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.379               0.000 clk_50 
    Info (332119):    39.376               0.000 spi_clk 
Info (332146): Worst-case removal slack is 3.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.404               0.000 clk_50 
    Info (332119):     4.062               0.000 spi_clk 
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 clk_50 
    Info (332119):    49.702               0.000 spi_clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50 (Rise) to clk_50 (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Fall) to spi_clk (Rise) (setup and hold)
    Critical Warning (332169): From spi_clk (Rise) to spi_clk (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 11.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.644               0.000 clk_50 
    Info (332119):    36.050               0.000 spi_clk 
Info (332146): Worst-case hold slack is 0.095
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.095               0.000 clk_50 
    Info (332119):     0.186               0.000 spi_clk 
Info (332146): Worst-case recovery slack is 37.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    37.680               0.000 clk_50 
    Info (332119):    40.463               0.000 spi_clk 
Info (332146): Worst-case removal slack is 1.697
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.697               0.000 clk_50 
    Info (332119):     3.077               0.000 spi_clk 
Info (332146): Worst-case minimum pulse width slack is 9.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.199               0.000 clk_50 
    Info (332119):    49.212               0.000 spi_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4761 megabytes
    Info: Processing ended: Sun Sep 21 16:41:50 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


