ENA_ADMIN_PLACEMENT_POLICY_DEV,VAR_0
ENA_COM_FAULT,VAR_1
ENA_COM_INVAL,VAR_2
ENA_COM_IO_QUEUE_DIRECTION_TX,VAR_3
ENA_COM_NO_MEM,VAR_4
ENA_ETH_IO_TX_DESC_ADDR_HI_MASK,VAR_5
ENA_ETH_IO_TX_DESC_COMP_REQ_MASK,VAR_6
ENA_ETH_IO_TX_DESC_DF_MASK,VAR_7
ENA_ETH_IO_TX_DESC_DF_SHIFT,VAR_8
ENA_ETH_IO_TX_DESC_FIRST_MASK,VAR_9
ENA_ETH_IO_TX_DESC_HEADER_LENGTH_MASK,VAR_10
ENA_ETH_IO_TX_DESC_HEADER_LENGTH_SHIFT,VAR_11
ENA_ETH_IO_TX_DESC_L3_CSUM_EN_MASK,VAR_12
ENA_ETH_IO_TX_DESC_L3_CSUM_EN_SHIFT,VAR_13
ENA_ETH_IO_TX_DESC_L3_PROTO_IDX_MASK,VAR_14
ENA_ETH_IO_TX_DESC_L4_CSUM_EN_MASK,VAR_15
ENA_ETH_IO_TX_DESC_L4_CSUM_EN_SHIFT,VAR_16
ENA_ETH_IO_TX_DESC_L4_CSUM_PARTIAL_MASK,VAR_17
ENA_ETH_IO_TX_DESC_L4_CSUM_PARTIAL_SHIFT,VAR_18
ENA_ETH_IO_TX_DESC_L4_PROTO_IDX_MASK,VAR_19
ENA_ETH_IO_TX_DESC_L4_PROTO_IDX_SHIFT,VAR_20
ENA_ETH_IO_TX_DESC_LAST_MASK,VAR_21
ENA_ETH_IO_TX_DESC_LENGTH_MASK,VAR_22
ENA_ETH_IO_TX_DESC_PHASE_MASK,VAR_23
ENA_ETH_IO_TX_DESC_PHASE_SHIFT,VAR_24
ENA_ETH_IO_TX_DESC_REQ_ID_HI_MASK,VAR_25
ENA_ETH_IO_TX_DESC_REQ_ID_HI_SHIFT,VAR_26
ENA_ETH_IO_TX_DESC_REQ_ID_LO_MASK,VAR_27
ENA_ETH_IO_TX_DESC_REQ_ID_LO_SHIFT,VAR_28
ENA_ETH_IO_TX_DESC_TSO_EN_MASK,VAR_29
ENA_ETH_IO_TX_DESC_TSO_EN_SHIFT,VAR_30
ENA_WARN,FUNC_0
GENMASK_ULL,FUNC_1
ena_com_close_bounce_buffer,FUNC_2
ena_com_create_and_store_tx_meta_desc,FUNC_3
ena_com_meta_desc_changed,FUNC_4
ena_com_sq_have_enough_space,FUNC_5
ena_com_sq_update_tail,FUNC_6
ena_com_write_header_to_bounce,FUNC_7
ena_trc_dbg,FUNC_8
ena_trc_err,FUNC_9
get_sq_desc,FUNC_10
likely,FUNC_11
memset,FUNC_12
unlikely,FUNC_13
ena_com_prepare_tx,FUNC_14
io_sq,VAR_31
ena_tx_ctx,VAR_32
nb_hw_desc,VAR_33
desc,VAR_34
ena_bufs,VAR_35
buffer_to_push,VAR_36
header_len,VAR_37
num_bufs,VAR_38
start_tail,VAR_39
i,VAR_40
rc,VAR_41
have_meta,VAR_42
addr_hi,VAR_43
