Fitter report for ALU
Sat Sep 13 00:24:07 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Sep 13 00:24:07 2025       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; ALU                                         ;
; Top-level Entity Name           ; ALU2                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,529 / 41,910 ( 4 % )                      ;
; Total registers                 ; 96                                          ;
; Total pins                      ; 102 / 499 ( 20 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.4%      ;
;     Processor 5            ;   1.4%      ;
;     Processor 6            ;   1.4%      ;
;     Processor 7            ;   1.3%      ;
;     Processor 8            ;   1.3%      ;
;     Processor 9            ;   1.2%      ;
;     Processor 10           ;   1.2%      ;
;     Processor 11           ;   1.2%      ;
;     Processor 12           ;   1.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                        ;
+-----------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                  ; Action          ; Operation        ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+-----------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0      ; Created         ; Placement        ; Fitter Periphery Placement ;           ;                ;                                                   ;                  ;                       ;
; regA[0]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[0]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[0]~_Duplicate_1                              ; Q                ;                       ;
; regA[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[0]~_Duplicate_2                              ; Q                ;                       ;
; regA[1]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[1]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[1]~_Duplicate_1                              ; Q                ;                       ;
; regA[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[1]~_Duplicate_2                              ; Q                ;                       ;
; regA[2]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[2]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[2]~_Duplicate_1                              ; Q                ;                       ;
; regA[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[2]~_Duplicate_2                              ; Q                ;                       ;
; regA[3]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[3]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[3]~_Duplicate_1                              ; Q                ;                       ;
; regA[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[3]~_Duplicate_2                              ; Q                ;                       ;
; regA[4]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[4]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[4]~_Duplicate_1                              ; Q                ;                       ;
; regA[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[4]~_Duplicate_2                              ; Q                ;                       ;
; regA[5]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[5]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[5]~_Duplicate_1                              ; Q                ;                       ;
; regA[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[5]~_Duplicate_2                              ; Q                ;                       ;
; regA[6]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[6]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[6]~_Duplicate_1                              ; Q                ;                       ;
; regA[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[6]~_Duplicate_2                              ; Q                ;                       ;
; regA[7]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[7]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[7]~_Duplicate_1                              ; Q                ;                       ;
; regA[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[7]~_Duplicate_2                              ; Q                ;                       ;
; regA[8]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[8]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[8]~_Duplicate_1                              ; Q                ;                       ;
; regA[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[8]~_Duplicate_2                              ; Q                ;                       ;
; regA[9]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[9]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[9]~_Duplicate_1                              ; Q                ;                       ;
; regA[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[9]~_Duplicate_2                              ; Q                ;                       ;
; regA[10]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[10]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[10]~_Duplicate_1                             ; Q                ;                       ;
; regA[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[10]~_Duplicate_2                             ; Q                ;                       ;
; regA[11]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[11]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[11]~_Duplicate_1                             ; Q                ;                       ;
; regA[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[11]~_Duplicate_2                             ; Q                ;                       ;
; regA[12]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[12]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[12]~_Duplicate_1                             ; Q                ;                       ;
; regA[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[12]~_Duplicate_2                             ; Q                ;                       ;
; regA[13]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[13]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[13]~_Duplicate_1                             ; Q                ;                       ;
; regA[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[13]~_Duplicate_2                             ; Q                ;                       ;
; regA[14]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[14]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[14]~_Duplicate_1                             ; Q                ;                       ;
; regA[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[14]~_Duplicate_2                             ; Q                ;                       ;
; regA[15]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[15]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[15]~_Duplicate_1                             ; Q                ;                       ;
; regA[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[15]~_Duplicate_2                             ; Q                ;                       ;
; regA[16]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[16]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[16]~_Duplicate_1                             ; Q                ;                       ;
; regA[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[16]~_Duplicate_2                             ; Q                ;                       ;
; regA[17]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AY               ;                       ;
; regA[17]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[17]~_Duplicate_1                             ; Q                ;                       ;
; regA[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BY               ;                       ;
; regA[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[17]~_Duplicate_2                             ; Q                ;                       ;
; regA[18]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[18]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[18]~_Duplicate_1                             ; Q                ;                       ;
; regA[19]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[19]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[19]~_Duplicate_1                             ; Q                ;                       ;
; regA[20]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[20]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[20]~_Duplicate_1                             ; Q                ;                       ;
; regA[21]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[21]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[21]~_Duplicate_1                             ; Q                ;                       ;
; regA[22]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[22]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[22]~_Duplicate_1                             ; Q                ;                       ;
; regA[23]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[23]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[23]~_Duplicate_1                             ; Q                ;                       ;
; regA[24]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[24]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[24]~_Duplicate_1                             ; Q                ;                       ;
; regA[25]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[25]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[25]~_Duplicate_1                             ; Q                ;                       ;
; regA[26]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[26]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[26]~_Duplicate_1                             ; Q                ;                       ;
; regA[27]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[27]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[27]~_Duplicate_1                             ; Q                ;                       ;
; regA[28]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[28]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[28]~_Duplicate_1                             ; Q                ;                       ;
; regA[29]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[29]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[29]~_Duplicate_1                             ; Q                ;                       ;
; regA[30]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[30]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[30]~_Duplicate_1                             ; Q                ;                       ;
; regA[31]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AX               ;                       ;
; regA[31]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regA[31]~_Duplicate_1                             ; Q                ;                       ;
; regB[0]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[0]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[0]~_Duplicate_1                              ; Q                ;                       ;
; regB[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[0]~_Duplicate_2                              ; Q                ;                       ;
; regB[1]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[1]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[1]~_Duplicate_1                              ; Q                ;                       ;
; regB[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[1]~_Duplicate_2                              ; Q                ;                       ;
; regB[2]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[2]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[2]~_Duplicate_1                              ; Q                ;                       ;
; regB[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[2]~_Duplicate_2                              ; Q                ;                       ;
; regB[3]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[3]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[3]~_Duplicate_1                              ; Q                ;                       ;
; regB[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[3]~_Duplicate_2                              ; Q                ;                       ;
; regB[4]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[4]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[4]~_Duplicate_1                              ; Q                ;                       ;
; regB[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[4]~_Duplicate_2                              ; Q                ;                       ;
; regB[5]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[5]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[5]~_Duplicate_1                              ; Q                ;                       ;
; regB[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[5]~_Duplicate_2                              ; Q                ;                       ;
; regB[6]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[6]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[6]~_Duplicate_1                              ; Q                ;                       ;
; regB[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[6]~_Duplicate_2                              ; Q                ;                       ;
; regB[7]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[7]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[7]~_Duplicate_1                              ; Q                ;                       ;
; regB[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[7]~_Duplicate_2                              ; Q                ;                       ;
; regB[8]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[8]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[8]~_Duplicate_1                              ; Q                ;                       ;
; regB[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[8]~_Duplicate_2                              ; Q                ;                       ;
; regB[9]               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[9]               ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[9]~_Duplicate_1                              ; Q                ;                       ;
; regB[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[9]~_Duplicate_2                              ; Q                ;                       ;
; regB[10]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[10]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[10]~_Duplicate_1                             ; Q                ;                       ;
; regB[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[10]~_Duplicate_2                             ; Q                ;                       ;
; regB[11]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[11]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[11]~_Duplicate_1                             ; Q                ;                       ;
; regB[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[11]~_Duplicate_2                             ; Q                ;                       ;
; regB[12]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[12]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[12]~_Duplicate_1                             ; Q                ;                       ;
; regB[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[12]~_Duplicate_2                             ; Q                ;                       ;
; regB[13]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[13]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[13]~_Duplicate_1                             ; Q                ;                       ;
; regB[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[13]~_Duplicate_2                             ; Q                ;                       ;
; regB[14]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[14]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[14]~_Duplicate_1                             ; Q                ;                       ;
; regB[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[14]~_Duplicate_2                             ; Q                ;                       ;
; regB[15]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[15]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[15]~_Duplicate_1                             ; Q                ;                       ;
; regB[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[15]~_Duplicate_2                             ; Q                ;                       ;
; regB[16]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[16]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[16]~_Duplicate_1                             ; Q                ;                       ;
; regB[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[16]~_Duplicate_2                             ; Q                ;                       ;
; regB[17]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; AY               ;                       ;
; regB[17]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[17]~_Duplicate_1                             ; Q                ;                       ;
; regB[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Pf[0]     ; AX               ;                       ;
; regB[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[17]~_Duplicate_2                             ; Q                ;                       ;
; regB[18]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[18]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[18]~_Duplicate_1                             ; Q                ;                       ;
; regB[19]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[19]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[19]~_Duplicate_1                             ; Q                ;                       ;
; regB[20]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[20]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[20]~_Duplicate_1                             ; Q                ;                       ;
; regB[21]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[21]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[21]~_Duplicate_1                             ; Q                ;                       ;
; regB[22]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[22]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[22]~_Duplicate_1                             ; Q                ;                       ;
; regB[23]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[23]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[23]~_Duplicate_1                             ; Q                ;                       ;
; regB[24]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[24]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[24]~_Duplicate_1                             ; Q                ;                       ;
; regB[25]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[25]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[25]~_Duplicate_1                             ; Q                ;                       ;
; regB[26]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[26]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[26]~_Duplicate_1                             ; Q                ;                       ;
; regB[27]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[27]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[27]~_Duplicate_1                             ; Q                ;                       ;
; regB[28]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[28]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[28]~_Duplicate_1                             ; Q                ;                       ;
; regB[29]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[29]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[29]~_Duplicate_1                             ; Q                ;                       ;
; regB[30]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[30]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[30]~_Duplicate_1                             ; Q                ;                       ;
; regB[31]              ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; Alu_control2:alu|Multiplicacion32:multi|Mult0~387 ; BX               ;                       ;
; regB[31]              ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; regB[31]~_Duplicate_1                             ; Q                ;                       ;
+-----------------------+-----------------+------------------+----------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                      ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Location ;                ;              ; CLK          ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; led_flags[0] ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; led_flags[1] ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; led_flags[2] ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; led_flags[3] ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; seg[0]       ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; seg[1]       ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; seg[2]       ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; seg[3]       ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; seg[4]       ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; seg[5]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; seg[6]       ; PIN_W17       ; QSF Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2922 ) ; 0.00 % ( 0 / 2922 )        ; 0.00 % ( 0 / 2922 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2922 ) ; 0.00 % ( 0 / 2922 )        ; 0.00 % ( 0 / 2922 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2922 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Proyectos Quartos/avasquez_dgarro_digital_design_lab_2025/Lab2/output_files/ALU.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,529 / 41,910        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,529                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,442 / 41,910        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 30                    ;       ;
;         [b] ALMs used for LUT logic                         ; 1,394                 ;       ;
;         [c] ALMs used for registers                         ; 18                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 51 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 138 / 41,910          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 138                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 189 / 4,191           ; 5 %   ;
;     -- Logic LABs                                           ; 189                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,619                 ;       ;
;     -- 7 input functions                                    ; 10                    ;       ;
;     -- 6 input functions                                    ; 215                   ;       ;
;     -- 5 input functions                                    ; 1,099                 ;       ;
;     -- 4 input functions                                    ; 876                   ;       ;
;     -- <=3 input functions                                  ; 419                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 5                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 96                    ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 96 / 83,820           ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 83,820            ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 96                    ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 102 / 499             ; 20 %  ;
;     -- Clock pins                                           ; 5 / 11                ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.7% / 1.7% / 1.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.9% / 20.8% / 21.9% ;       ;
; Maximum fan-out                                             ; 169                   ;       ;
; Highest non-global fan-out                                  ; 169                   ;       ;
; Total fan-out                                               ; 12723                 ;       ;
; Average fan-out                                             ; 4.35                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1529 / 41910 ( 4 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1529                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1442 / 41910 ( 3 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 30                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1394                  ; 0                              ;
;         [c] ALMs used for registers                         ; 18                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 51 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 138 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 138                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 189 / 4191 ( 5 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 189                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2619                  ; 0                              ;
;     -- 7 input functions                                    ; 10                    ; 0                              ;
;     -- 6 input functions                                    ; 215                   ; 0                              ;
;     -- 5 input functions                                    ; 1099                  ; 0                              ;
;     -- 4 input functions                                    ; 876                   ; 0                              ;
;     -- <=3 input functions                                  ; 419                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 96 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 83820 ( 0 % )     ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 96                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 102                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 2 / 112 ( 1 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 12735                 ; 0                              ;
;     -- Registered Connections                               ; 2148                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 70                    ; 0                              ;
;     -- Output Ports                                         ; 32                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; A[0]  ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; A[10] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[11] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[12] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[13] ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[14] ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[15] ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[16] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[17] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[18] ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[19] ; W17   ; 4A       ; 60           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[1]  ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; A[20] ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[21] ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[22] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[23] ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[24] ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[25] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[26] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[27] ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[28] ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[29] ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[2]  ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; A[30] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[31] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[3]  ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; A[4]  ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[5]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[6]  ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[8]  ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[9]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[0]  ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; B[10] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[11] ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[12] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[13] ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[14] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[15] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[16] ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[17] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[18] ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[19] ; D11   ; 8A       ; 34           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[1]  ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; B[20] ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[21] ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[22] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[23] ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[24] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[25] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[26] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[27] ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[28] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[29] ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[2]  ; W25   ; 5B       ; 89           ; 20           ; 43           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; B[30] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[31] ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[3]  ; V25   ; 5B       ; 89           ; 20           ; 60           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; B[4]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[5]  ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[6]  ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[7]  ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[8]  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[9]  ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk   ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 98                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; op[0] ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 169                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; op[1] ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 169                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; op[2] ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 169                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; op[3] ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 169                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 98                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Y[0]  ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[10] ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[11] ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[12] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[13] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[14] ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[15] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[16] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[17] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[18] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[19] ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[1]  ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[20] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[21] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[22] ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[23] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[24] ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[25] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[26] ; AA16  ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[27] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[28] ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[29] ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[2]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[30] ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[31] ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[3]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[4]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[5]  ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[6]  ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[7]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[8]  ; AF14  ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Y[9]  ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 31 / 48 ( 65 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 55 / 80 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; Y[28]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; op[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; op[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; Y[26]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; B[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; A[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; A[3]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; A[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; B[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; B[15]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; B[0]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; Y[14]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; A[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; B[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; A[0]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; A[2]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; B[1]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; Y[31]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; B[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; A[8]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; B[22]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; A[1]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; B[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; B[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; Y[17]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; A[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; Y[8]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; A[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; B[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; Y[19]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; B[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; A[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; B[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; A[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; Y[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; B[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; Y[30]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; Y[12]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; Y[27]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; A[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; A[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; Y[25]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; A[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; A[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; B[17]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; Y[18]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; Y[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; Y[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; Y[16]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; Y[11]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; B[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; A[22]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; A[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; A[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; Y[13]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; B[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; A[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; B[25]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; op[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; B[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; A[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; Y[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; Y[22]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; A[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; Y[23]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; A[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; B[31]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; B[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; Y[10]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; B[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; B[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; A[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; A[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; op[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; A[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; Y[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; A[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; A[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; Y[24]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; Y[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; Y[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; A[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; B[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; B[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; A[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; B[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; Y[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; A[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; B[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; B[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; Y[20]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; B[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; B[3]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; Y[9]                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; Y[15]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; A[19]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; B[2]                            ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; Y[21]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; Y[29]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; B[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Y[0]     ; Incomplete set of assignments ;
; Y[1]     ; Incomplete set of assignments ;
; Y[2]     ; Incomplete set of assignments ;
; Y[3]     ; Incomplete set of assignments ;
; Y[4]     ; Incomplete set of assignments ;
; Y[5]     ; Incomplete set of assignments ;
; Y[6]     ; Incomplete set of assignments ;
; Y[7]     ; Incomplete set of assignments ;
; Y[8]     ; Incomplete set of assignments ;
; Y[9]     ; Incomplete set of assignments ;
; Y[10]    ; Incomplete set of assignments ;
; Y[11]    ; Incomplete set of assignments ;
; Y[12]    ; Incomplete set of assignments ;
; Y[13]    ; Incomplete set of assignments ;
; Y[14]    ; Incomplete set of assignments ;
; Y[15]    ; Incomplete set of assignments ;
; Y[16]    ; Incomplete set of assignments ;
; Y[17]    ; Incomplete set of assignments ;
; Y[18]    ; Incomplete set of assignments ;
; Y[19]    ; Incomplete set of assignments ;
; Y[20]    ; Incomplete set of assignments ;
; Y[21]    ; Incomplete set of assignments ;
; Y[22]    ; Incomplete set of assignments ;
; Y[23]    ; Incomplete set of assignments ;
; Y[24]    ; Incomplete set of assignments ;
; Y[25]    ; Incomplete set of assignments ;
; Y[26]    ; Incomplete set of assignments ;
; Y[27]    ; Incomplete set of assignments ;
; Y[28]    ; Incomplete set of assignments ;
; Y[29]    ; Incomplete set of assignments ;
; Y[30]    ; Incomplete set of assignments ;
; Y[31]    ; Incomplete set of assignments ;
; op[2]    ; Incomplete set of assignments ;
; op[1]    ; Incomplete set of assignments ;
; op[0]    ; Incomplete set of assignments ;
; op[3]    ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; reset    ; Incomplete set of assignments ;
; A[0]     ; Incomplete set of assignments ;
; B[0]     ; Incomplete set of assignments ;
; B[1]     ; Incomplete set of assignments ;
; B[4]     ; Incomplete set of assignments ;
; B[5]     ; Incomplete set of assignments ;
; B[6]     ; Incomplete set of assignments ;
; B[7]     ; Incomplete set of assignments ;
; B[8]     ; Incomplete set of assignments ;
; B[9]     ; Incomplete set of assignments ;
; B[10]    ; Incomplete set of assignments ;
; B[11]    ; Incomplete set of assignments ;
; B[12]    ; Incomplete set of assignments ;
; B[13]    ; Incomplete set of assignments ;
; B[14]    ; Incomplete set of assignments ;
; B[15]    ; Incomplete set of assignments ;
; B[16]    ; Incomplete set of assignments ;
; B[17]    ; Incomplete set of assignments ;
; B[18]    ; Incomplete set of assignments ;
; B[19]    ; Incomplete set of assignments ;
; B[20]    ; Incomplete set of assignments ;
; B[21]    ; Incomplete set of assignments ;
; B[22]    ; Incomplete set of assignments ;
; B[23]    ; Incomplete set of assignments ;
; B[24]    ; Incomplete set of assignments ;
; B[30]    ; Incomplete set of assignments ;
; B[25]    ; Incomplete set of assignments ;
; B[26]    ; Incomplete set of assignments ;
; B[27]    ; Incomplete set of assignments ;
; B[28]    ; Incomplete set of assignments ;
; B[29]    ; Incomplete set of assignments ;
; B[3]     ; Incomplete set of assignments ;
; B[2]     ; Incomplete set of assignments ;
; A[5]     ; Incomplete set of assignments ;
; A[7]     ; Incomplete set of assignments ;
; A[6]     ; Incomplete set of assignments ;
; A[8]     ; Incomplete set of assignments ;
; A[17]    ; Incomplete set of assignments ;
; A[19]    ; Incomplete set of assignments ;
; A[18]    ; Incomplete set of assignments ;
; A[20]    ; Incomplete set of assignments ;
; A[25]    ; Incomplete set of assignments ;
; A[27]    ; Incomplete set of assignments ;
; A[26]    ; Incomplete set of assignments ;
; A[28]    ; Incomplete set of assignments ;
; A[21]    ; Incomplete set of assignments ;
; A[23]    ; Incomplete set of assignments ;
; A[22]    ; Incomplete set of assignments ;
; A[24]    ; Incomplete set of assignments ;
; A[30]    ; Incomplete set of assignments ;
; A[29]    ; Incomplete set of assignments ;
; A[13]    ; Incomplete set of assignments ;
; A[15]    ; Incomplete set of assignments ;
; A[14]    ; Incomplete set of assignments ;
; A[16]    ; Incomplete set of assignments ;
; A[9]     ; Incomplete set of assignments ;
; A[11]    ; Incomplete set of assignments ;
; A[10]    ; Incomplete set of assignments ;
; A[12]    ; Incomplete set of assignments ;
; A[1]     ; Incomplete set of assignments ;
; A[3]     ; Incomplete set of assignments ;
; A[2]     ; Incomplete set of assignments ;
; A[4]     ; Incomplete set of assignments ;
; A[31]    ; Incomplete set of assignments ;
; B[31]    ; Incomplete set of assignments ;
; Y[0]     ; Missing location assignment   ;
; Y[1]     ; Missing location assignment   ;
; Y[2]     ; Missing location assignment   ;
; Y[3]     ; Missing location assignment   ;
; Y[4]     ; Missing location assignment   ;
; Y[5]     ; Missing location assignment   ;
; Y[6]     ; Missing location assignment   ;
; Y[7]     ; Missing location assignment   ;
; Y[8]     ; Missing location assignment   ;
; Y[9]     ; Missing location assignment   ;
; Y[10]    ; Missing location assignment   ;
; Y[11]    ; Missing location assignment   ;
; Y[12]    ; Missing location assignment   ;
; Y[13]    ; Missing location assignment   ;
; Y[14]    ; Missing location assignment   ;
; Y[15]    ; Missing location assignment   ;
; Y[16]    ; Missing location assignment   ;
; Y[17]    ; Missing location assignment   ;
; Y[18]    ; Missing location assignment   ;
; Y[19]    ; Missing location assignment   ;
; Y[20]    ; Missing location assignment   ;
; Y[21]    ; Missing location assignment   ;
; Y[22]    ; Missing location assignment   ;
; Y[23]    ; Missing location assignment   ;
; Y[24]    ; Missing location assignment   ;
; Y[25]    ; Missing location assignment   ;
; Y[26]    ; Missing location assignment   ;
; Y[27]    ; Missing location assignment   ;
; Y[28]    ; Missing location assignment   ;
; Y[29]    ; Missing location assignment   ;
; Y[30]    ; Missing location assignment   ;
; Y[31]    ; Missing location assignment   ;
; clk      ; Missing location assignment   ;
; reset    ; Missing location assignment   ;
; B[4]     ; Missing location assignment   ;
; B[5]     ; Missing location assignment   ;
; B[6]     ; Missing location assignment   ;
; B[7]     ; Missing location assignment   ;
; B[8]     ; Missing location assignment   ;
; B[9]     ; Missing location assignment   ;
; B[10]    ; Missing location assignment   ;
; B[11]    ; Missing location assignment   ;
; B[12]    ; Missing location assignment   ;
; B[13]    ; Missing location assignment   ;
; B[14]    ; Missing location assignment   ;
; B[15]    ; Missing location assignment   ;
; B[16]    ; Missing location assignment   ;
; B[17]    ; Missing location assignment   ;
; B[18]    ; Missing location assignment   ;
; B[19]    ; Missing location assignment   ;
; B[20]    ; Missing location assignment   ;
; B[21]    ; Missing location assignment   ;
; B[22]    ; Missing location assignment   ;
; B[23]    ; Missing location assignment   ;
; B[24]    ; Missing location assignment   ;
; B[30]    ; Missing location assignment   ;
; B[25]    ; Missing location assignment   ;
; B[26]    ; Missing location assignment   ;
; B[27]    ; Missing location assignment   ;
; B[28]    ; Missing location assignment   ;
; B[29]    ; Missing location assignment   ;
; A[5]     ; Missing location assignment   ;
; A[7]     ; Missing location assignment   ;
; A[6]     ; Missing location assignment   ;
; A[8]     ; Missing location assignment   ;
; A[17]    ; Missing location assignment   ;
; A[19]    ; Missing location assignment   ;
; A[18]    ; Missing location assignment   ;
; A[20]    ; Missing location assignment   ;
; A[25]    ; Missing location assignment   ;
; A[27]    ; Missing location assignment   ;
; A[26]    ; Missing location assignment   ;
; A[28]    ; Missing location assignment   ;
; A[21]    ; Missing location assignment   ;
; A[23]    ; Missing location assignment   ;
; A[22]    ; Missing location assignment   ;
; A[24]    ; Missing location assignment   ;
; A[30]    ; Missing location assignment   ;
; A[29]    ; Missing location assignment   ;
; A[13]    ; Missing location assignment   ;
; A[15]    ; Missing location assignment   ;
; A[14]    ; Missing location assignment   ;
; A[16]    ; Missing location assignment   ;
; A[9]     ; Missing location assignment   ;
; A[11]    ; Missing location assignment   ;
; A[10]    ; Missing location assignment   ;
; A[12]    ; Missing location assignment   ;
; A[4]     ; Missing location assignment   ;
; A[31]    ; Missing location assignment   ;
; B[31]    ; Missing location assignment   ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ; Entity Name          ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |ALU2                                        ; 1528.5 (34.6)        ; 1441.5 (34.9)                    ; 50.5 (4.7)                                        ; 137.5 (4.4)                      ; 0.0 (0.0)            ; 2619 (1)            ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 102  ; 0            ; |ALU2                                                                                                                                ; ALU2                 ; work         ;
;    |Alu_control2:alu|                        ; 1493.9 (224.0)       ; 1406.6 (241.5)                   ; 45.8 (25.5)                                       ; 133.1 (8.0)                      ; 0.0 (0.0)            ; 2618 (341)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ALU2|Alu_control2:alu                                                                                                               ; Alu_control2         ; work         ;
;       |Division:diva|                        ; 558.0 (0.0)          ; 510.8 (0.0)                      ; 10.9 (0.0)                                        ; 58.1 (0.0)                       ; 0.0 (0.0)            ; 1022 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Division:diva                                                                                                 ; Division             ; work         ;
;          |lpm_divide:Div0|                   ; 558.0 (0.0)          ; 510.8 (0.0)                      ; 10.9 (0.0)                                        ; 58.1 (0.0)                       ; 0.0 (0.0)            ; 1022 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Division:diva|lpm_divide:Div0                                                                                 ; lpm_divide           ; work         ;
;             |lpm_divide_1dm:auto_generated|  ; 558.0 (0.0)          ; 510.8 (0.0)                      ; 10.9 (0.0)                                        ; 58.1 (0.0)                       ; 0.0 (0.0)            ; 1022 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Division:diva|lpm_divide:Div0|lpm_divide_1dm:auto_generated                                                   ; lpm_divide_1dm       ; work         ;
;                |sign_div_unsign_7nh:divider| ; 558.0 (0.0)          ; 510.8 (0.0)                      ; 10.9 (0.0)                                        ; 58.1 (0.0)                       ; 0.0 (0.0)            ; 1022 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Division:diva|lpm_divide:Div0|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider                       ; sign_div_unsign_7nh  ; work         ;
;                   |alt_u_div_k2f:divider|    ; 558.0 (558.0)        ; 510.8 (510.8)                    ; 10.9 (10.9)                                       ; 58.1 (58.1)                      ; 0.0 (0.0)            ; 1022 (1022)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Division:diva|lpm_divide:Div0|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider ; alt_u_div_k2f        ; work         ;
;       |Full_subtractor32:suba|               ; 22.7 (0.0)           ; 24.3 (0.0)                       ; 1.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba                                                                                        ; Full_subtractor32    ; work         ;
;          |Full_Substractor:a1|               ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a1                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a1|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a1|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a10|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a10                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a10|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a10|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a11|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a11                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a11|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a11|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a12|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a12                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a12|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a12|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a13|              ; 1.1 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a13                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a13|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a13|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a14|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a14                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a14|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a14|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a15|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a15                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a15|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a15|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a16|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a16                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a16|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a16|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a17|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a17                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a17|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a17|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a18|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a18                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a18|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a18|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a19|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a19                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a19|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a19|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a20|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a20                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a20|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a20|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a21|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a21                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a21|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a21|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a22|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a22                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a22|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a22|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a23|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a23                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a23|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a23|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a24|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a24                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a24|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a24|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a25|              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a25                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a25|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a25|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a26|              ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a26                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a26|OR_gate:or1                                                       ; OR_gate              ; work         ;
;          |Full_Substractor:a27|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a27                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a27|OR_gate:or1                                                       ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a27|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a28|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a28                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a28|OR_gate:or1                                                       ; OR_gate              ; work         ;
;          |Full_Substractor:a29|              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a29                                                                   ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a29|OR_gate:or1                                                       ; OR_gate              ; work         ;
;          |Full_Substractor:a3|               ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a3                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a3|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a3|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a31|              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a31                                                                   ; Full_Substractor     ; work         ;
;             |XOR_gate:xorb|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a31|XOR_gate:xorb                                                     ; XOR_gate             ; work         ;
;          |Full_Substractor:a4|               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a4                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a4|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a4|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a5|               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a5                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a5|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a5|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a6|               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a6                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a6|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a6|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a7|               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a7                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a7|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a7|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a8|               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a8                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a8|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a8|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;          |Full_Substractor:a9|               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a9                                                                    ; Full_Substractor     ; work         ;
;             |OR_gate:or1|                    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a9|OR_gate:or1                                                        ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Full_subtractor32:suba|Full_Substractor:a9|XOR_gate:xorb                                                      ; XOR_gate             ; work         ;
;       |Modulo:moda|                          ; 575.3 (0.0)          ; 513.3 (0.0)                      ; 3.6 (0.0)                                         ; 65.6 (0.0)                       ; 0.0 (0.0)            ; 1020 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Modulo:moda                                                                                                   ; Modulo               ; work         ;
;          |lpm_divide:Mod0|                   ; 575.3 (0.0)          ; 513.3 (0.0)                      ; 3.6 (0.0)                                         ; 65.6 (0.0)                       ; 0.0 (0.0)            ; 1020 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Modulo:moda|lpm_divide:Mod0                                                                                   ; lpm_divide           ; work         ;
;             |lpm_divide_45m:auto_generated|  ; 575.3 (0.0)          ; 513.3 (0.0)                      ; 3.6 (0.0)                                         ; 65.6 (0.0)                       ; 0.0 (0.0)            ; 1020 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Modulo:moda|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                     ; lpm_divide_45m       ; work         ;
;                |sign_div_unsign_7nh:divider| ; 575.3 (0.0)          ; 513.3 (0.0)                      ; 3.6 (0.0)                                         ; 65.6 (0.0)                       ; 0.0 (0.0)            ; 1020 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Modulo:moda|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider                         ; sign_div_unsign_7nh  ; work         ;
;                   |alt_u_div_k2f:divider|    ; 575.3 (575.3)        ; 513.3 (513.3)                    ; 3.6 (3.6)                                         ; 65.6 (65.6)                      ; 0.0 (0.0)            ; 1020 (1020)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Modulo:moda|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider   ; alt_u_div_k2f        ; work         ;
;       |Multiplicacion32:multi|               ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Multiplicacion32:multi                                                                                        ; Multiplicacion32     ; work         ;
;       |Ripple_carry_adder32:suma|            ; 26.2 (0.0)           ; 27.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma                                                                                     ; Ripple_carry_adder32 ; work         ;
;          |Full_Adder:a1|                     ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a1                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a1|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a1|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a10|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a10                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a10|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a10|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a11|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a11                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a11|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a11|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a12|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a12                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a12|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a12|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a13|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a13                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a13|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a13|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a14|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a14                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a14|OR_gate:ora                                                          ; OR_gate              ; work         ;
;          |Full_Adder:a15|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a15                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a15|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a15|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a16|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a16                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a16|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a16|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a17|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a17                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a17|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a17|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a18|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a18                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a18|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a18|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a19|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a19                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a19|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a19|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a2|                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a2                                                                       ; Full_Adder           ; work         ;
;             |XOR_gate:xora|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a2|XOR_gate:xora                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a20|                    ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a20                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a20|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a20|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a21|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a21                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a21|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a21|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a22|                    ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a22                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a22|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a22|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a23|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a23                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a23|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a23|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a24|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a24                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a24|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a24|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a25|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a25                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a25|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a25|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a26|                    ; 0.6 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a26                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a26|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xora|                  ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a26|XOR_gate:xora                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a27|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a27                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a27|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a27|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a28|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a28                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a28|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xora|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a28|XOR_gate:xora                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a29|                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a29                                                                      ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a29|OR_gate:ora                                                          ; OR_gate              ; work         ;
;             |XOR_gate:xora|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a29|XOR_gate:xora                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a3|                     ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a3                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a3|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a3|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a30|                    ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a30                                                                      ; Full_Adder           ; work         ;
;             |XOR_gate:xorb|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a30|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a31|                    ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a31                                                                      ; Full_Adder           ; work         ;
;             |XOR_gate:xorb|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a31|XOR_gate:xorb                                                        ; XOR_gate             ; work         ;
;          |Full_Adder:a4|                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a4                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a4|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a4|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a5|                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a5                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a5|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a5|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a6|                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a6                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a6|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a6|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a7|                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a7                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a7|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a7|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a8|                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a8                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a8|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a8|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;          |Full_Adder:a9|                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a9                                                                       ; Full_Adder           ; work         ;
;             |OR_gate:ora|                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a9|OR_gate:ora                                                           ; OR_gate              ; work         ;
;             |XOR_gate:xorb|                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|Ripple_carry_adder32:suma|Full_Adder:a9|XOR_gate:xorb                                                         ; XOR_gate             ; work         ;
;       |shift_left:shiftl|                    ; 45.1 (45.1)          ; 47.0 (47.0)                      ; 2.9 (2.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|shift_left:shiftl                                                                                             ; shift_left           ; work         ;
;       |shift_right:shiftr|                   ; 35.7 (35.7)          ; 35.6 (35.6)                      ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ALU2|Alu_control2:alu|shift_right:shiftr                                                                                            ; shift_right          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                  ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name  ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Y[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Y[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; op[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; op[3] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[17] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[19] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[20] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[22] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[23] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[24] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[30] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[25] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[26] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[27] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[28] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[17] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[19] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[18] ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[20] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[25] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[27] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[26] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[28] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[23] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[22] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[24] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[30] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[29] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[16] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[31] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[31] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; op[2]                                                           ;                   ;         ;
;      - Alu_control2:alu|Y[15]~344                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~0                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal4~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~1                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal9~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~4                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~5                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal8~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~12                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal0~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal1~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~13                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~14                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal3~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~21                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~22                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~23                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~24                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~31                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~32                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~33                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~34                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~38                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~40                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~41                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~42                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~45                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~46                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~47                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~52                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~53                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~54                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~57                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~58                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~59                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~63                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~64                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~65                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~68                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~69                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~70                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~74                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~77                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~78                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~79                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~83                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~84                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~85                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~88                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~89                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~90                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~94                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~95                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~96                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~99                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~100                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~101                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~105                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~106                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~107                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~110                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~111                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~112                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~116                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~117                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~118                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~121                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~122                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~123                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~127                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~128                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~131                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~132                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~133                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~134                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~139                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~140                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~141                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~144                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~145                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~146                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~150                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~151                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~152                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~155                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~156                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~161                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~162                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~163                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~164                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~165                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~170                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~171                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~172                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~175                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~176                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~177                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~180                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~181                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~184                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~185                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~186                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~187                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~191                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~192                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~193                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~194                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~197                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~198                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~202                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~203                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~204                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~205                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~208                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~209                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~213                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~214                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~215                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~216                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~219                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~220                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~224                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~225                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~226                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~227                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~230                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~231                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~235                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~236                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~237                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~240                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~241                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~242                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~247                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~248                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~249                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~250                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~253                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~254                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~258                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~259                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~260                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~261                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~264                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~265                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~269                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~270                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~271                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~272                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~275                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~276                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~280                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~281                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[26]~284                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~289                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~292                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~293                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~294                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~298                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~299                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~302                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~303                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~308                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~309                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~312                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~313                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal2~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~319                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~320                                   ; 0                 ; 0       ;
; op[1]                                                           ;                   ;         ;
;      - Alu_control2:alu|Y[15]~344                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~0                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal4~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~1                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal9~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~4                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~5                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal8~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~12                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal0~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal1~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~13                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~14                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal3~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~21                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~22                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~23                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~24                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~31                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~32                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~33                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~34                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~38                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~40                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~41                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~42                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~45                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~46                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~47                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~52                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~53                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~54                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~57                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~58                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~59                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~63                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~64                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~65                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~68                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~69                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~70                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~74                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~77                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~78                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~79                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~83                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~84                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~85                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~88                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~89                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~90                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~94                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~95                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~96                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~99                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~100                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~101                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~105                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~106                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~107                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~110                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~111                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~112                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~116                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~117                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~118                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~121                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~122                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~123                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~127                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~128                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~131                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~132                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~133                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~134                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~139                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~140                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~141                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~144                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~145                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~146                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~150                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~151                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~152                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~155                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~156                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~161                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~162                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~163                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~164                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~165                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~170                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~171                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~172                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~175                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~176                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~177                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~180                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~181                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~184                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~185                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~186                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~187                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~191                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~192                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~193                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~194                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~197                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~198                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~202                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~203                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~204                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~205                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~208                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~209                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~213                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~214                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~215                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~216                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~219                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~220                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~224                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~225                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~226                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~227                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~230                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~231                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~235                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~236                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~237                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~240                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~241                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~242                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~247                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~248                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~249                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~250                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~253                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~254                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~258                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~259                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~260                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~261                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~264                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~265                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~269                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~270                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~271                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~272                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~275                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~276                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~280                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~281                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[26]~284                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~289                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~292                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~293                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~294                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~298                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~299                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~302                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~303                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~308                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~309                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~312                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~313                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal2~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~319                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~320                                   ; 0                 ; 0       ;
; op[0]                                                           ;                   ;         ;
;      - Alu_control2:alu|Y[15]~344                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~0                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal4~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~1                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal9~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~4                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[0]~5                                  ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal8~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~12                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal0~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal1~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~13                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[1]~14                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal3~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~21                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~22                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~23                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[2]~24                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~31                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~32                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~33                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[3]~34                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~38                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~40                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~41                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~42                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~45                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~46                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[4]~47                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~52                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~53                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~54                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~57                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~58                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[5]~59                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~63                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~64                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~65                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~68                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~69                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[6]~70                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~74                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~77                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~78                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[7]~79                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~83                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~84                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~85                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~88                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~89                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[8]~90                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~94                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~95                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~96                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~99                                 ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~100                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[9]~101                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~105                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~106                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~107                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~110                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~111                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[10]~112                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~116                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~117                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~118                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~121                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~122                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[11]~123                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~127                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~128                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~131                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~132                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~133                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[12]~134                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~139                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~140                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~141                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~144                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~145                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[13]~146                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~150                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~151                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~152                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~155                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[14]~156                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~161                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~162                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~163                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~164                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[15]~165                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~170                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~171                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~172                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~175                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~176                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[16]~177                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~180                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~181                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~184                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~185                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~186                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[17]~187                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~191                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~192                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~193                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~194                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~197                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[18]~198                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~202                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~203                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~204                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~205                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~208                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[19]~209                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~213                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~214                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~215                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~216                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~219                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[20]~220                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~224                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~225                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~226                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~227                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~230                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[21]~231                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~235                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~236                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~237                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~240                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~241                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[22]~242                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~247                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~248                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~249                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~250                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~253                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[23]~254                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~258                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~259                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~260                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~261                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~264                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[24]~265                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~269                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~270                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~271                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~272                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~275                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[25]~276                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~280                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~281                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[26]~284                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~289                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~292                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~293                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[27]~294                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~298                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~299                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~302                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[28]~303                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~308                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~309                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~312                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Y[29]~313                               ; 0                 ; 0       ;
;      - Alu_control2:alu|Equal2~0                                ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~319                                   ; 0                 ; 0       ;
;      - Alu_control2:alu|Y~320                                   ; 0                 ; 0       ;
; op[3]                                                           ;                   ;         ;
;      - Alu_control2:alu|Y[15]~344                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~0                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal4~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~1                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal9~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[0]~4                                  ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[0]~5                                  ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal8~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~12                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal0~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal1~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[1]~13                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[1]~14                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal3~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~21                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~22                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[2]~23                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[2]~24                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~31                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~32                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[3]~33                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[3]~34                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~38                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~40                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~41                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~42                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[4]~45                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[4]~46                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[4]~47                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~52                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~53                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~54                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[5]~57                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[5]~58                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[5]~59                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~63                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~64                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~65                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[6]~68                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[6]~69                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[6]~70                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~74                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[7]~77                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[7]~78                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[7]~79                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~83                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~84                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~85                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[8]~88                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[8]~89                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[8]~90                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~94                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~95                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~96                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[9]~99                                 ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[9]~100                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[9]~101                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~105                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~106                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~107                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[10]~110                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[10]~111                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[10]~112                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~116                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~117                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~118                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[11]~121                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[11]~122                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[11]~123                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~127                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~128                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[12]~131                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[12]~132                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[12]~133                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[12]~134                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~139                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~140                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~141                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[13]~144                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[13]~145                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[13]~146                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[14]~150                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[14]~151                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[14]~152                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[14]~155                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[14]~156                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~161                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[15]~162                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[15]~163                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[15]~164                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[15]~165                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~170                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~171                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~172                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[16]~175                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[16]~176                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[16]~177                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~180                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~181                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[17]~184                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[17]~185                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[17]~186                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[17]~187                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~191                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~192                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~193                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~194                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[18]~197                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[18]~198                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~202                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~203                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~204                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~205                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[19]~208                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[19]~209                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~213                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~214                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~215                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~216                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[20]~219                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[20]~220                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~224                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~225                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~226                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~227                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[21]~230                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[21]~231                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~235                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~236                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~237                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[22]~240                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[22]~241                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[22]~242                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~247                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~248                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~249                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~250                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[23]~253                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[23]~254                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~258                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~259                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~260                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~261                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[24]~264                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[24]~265                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~269                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~270                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~271                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~272                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[25]~275                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[25]~276                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~280                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~281                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[26]~284                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~289                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[27]~292                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[27]~293                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[27]~294                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~298                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~299                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[28]~302                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[28]~303                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~308                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~309                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[29]~312                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Y[29]~313                               ; 1                 ; 0       ;
;      - Alu_control2:alu|Equal2~0                                ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~319                                   ; 1                 ; 0       ;
;      - Alu_control2:alu|Y~320                                   ; 1                 ; 0       ;
; clk                                                             ;                   ;         ;
; reset                                                           ;                   ;         ;
;      - Y[0]~reg0                                                ; 1                 ; 0       ;
;      - Y[1]~reg0                                                ; 1                 ; 0       ;
;      - Y[2]~reg0                                                ; 1                 ; 0       ;
;      - Y[3]~reg0                                                ; 1                 ; 0       ;
;      - Y[4]~reg0                                                ; 1                 ; 0       ;
;      - Y[5]~reg0                                                ; 1                 ; 0       ;
;      - Y[6]~reg0                                                ; 1                 ; 0       ;
;      - Y[7]~reg0                                                ; 1                 ; 0       ;
;      - Y[8]~reg0                                                ; 1                 ; 0       ;
;      - Y[9]~reg0                                                ; 1                 ; 0       ;
;      - Y[10]~reg0                                               ; 1                 ; 0       ;
;      - Y[11]~reg0                                               ; 1                 ; 0       ;
;      - Y[12]~reg0                                               ; 1                 ; 0       ;
;      - Y[13]~reg0                                               ; 1                 ; 0       ;
;      - Y[14]~reg0                                               ; 1                 ; 0       ;
;      - Y[15]~reg0                                               ; 1                 ; 0       ;
;      - Y[16]~reg0                                               ; 1                 ; 0       ;
;      - Y[17]~reg0                                               ; 1                 ; 0       ;
;      - Y[18]~reg0                                               ; 1                 ; 0       ;
;      - Y[19]~reg0                                               ; 1                 ; 0       ;
;      - Y[20]~reg0                                               ; 1                 ; 0       ;
;      - Y[21]~reg0                                               ; 1                 ; 0       ;
;      - Y[22]~reg0                                               ; 1                 ; 0       ;
;      - Y[23]~reg0                                               ; 1                 ; 0       ;
;      - Y[24]~reg0                                               ; 1                 ; 0       ;
;      - Y[25]~reg0                                               ; 1                 ; 0       ;
;      - Y[26]~reg0                                               ; 1                 ; 0       ;
;      - Y[27]~reg0                                               ; 1                 ; 0       ;
;      - Y[28]~reg0                                               ; 1                 ; 0       ;
;      - Y[29]~reg0                                               ; 1                 ; 0       ;
;      - Y[30]~reg0                                               ; 1                 ; 0       ;
;      - Y[31]~reg0                                               ; 1                 ; 0       ;
;      - regB[0]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[1]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[2]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[3]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[4]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[5]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[6]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[7]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[8]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[9]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regB[10]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[11]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[12]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[13]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[14]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[15]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[16]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[17]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regB[18]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[19]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[20]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[21]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[22]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[23]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[24]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[25]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[26]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[27]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[28]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[29]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[30]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[0]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[1]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[2]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[3]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[4]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[5]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[6]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[7]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[8]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[9]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - regA[10]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[11]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[12]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[13]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[14]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[15]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[16]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[17]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - regA[18]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[19]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[20]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[21]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[22]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[23]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[24]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[25]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[26]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[27]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[28]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[29]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[30]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regA[31]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - regB[31]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[0]                                                            ;                   ;         ;
;      - regA[0]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[0]                                                            ;                   ;         ;
;      - regB[0]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[1]                                                            ;                   ;         ;
;      - regB[1]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[4]                                                            ;                   ;         ;
;      - regB[4]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[5]                                                            ;                   ;         ;
;      - regB[5]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[6]                                                            ;                   ;         ;
;      - regB[6]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[7]                                                            ;                   ;         ;
;      - regB[7]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[8]                                                            ;                   ;         ;
;      - regB[8]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[9]                                                            ;                   ;         ;
;      - regB[9]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[10]                                                           ;                   ;         ;
;      - regB[10]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[11]                                                           ;                   ;         ;
;      - regB[11]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[12]                                                           ;                   ;         ;
;      - regB[12]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[13]                                                           ;                   ;         ;
;      - regB[13]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[14]                                                           ;                   ;         ;
;      - regB[14]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[15]                                                           ;                   ;         ;
;      - regB[15]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[16]                                                           ;                   ;         ;
;      - regB[16]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[17]                                                           ;                   ;         ;
;      - regB[17]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; B[18]                                                           ;                   ;         ;
;      - regB[18]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[19]                                                           ;                   ;         ;
;      - regB[19]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[20]                                                           ;                   ;         ;
;      - regB[20]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[21]                                                           ;                   ;         ;
;      - regB[21]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[22]                                                           ;                   ;         ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - regB[22]~_Duplicate_1feeder                              ; 1                 ; 0       ;
; B[23]                                                           ;                   ;         ;
;      - regB[23]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[24]                                                           ;                   ;         ;
;      - regB[24]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[30]                                                           ;                   ;         ;
;      - regB[30]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[25]                                                           ;                   ;         ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - regB[25]~_Duplicate_1feeder                              ; 1                 ; 0       ;
; B[26]                                                           ;                   ;         ;
;      - regB[26]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[27]                                                           ;                   ;         ;
;      - regB[27]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[28]                                                           ;                   ;         ;
;      - regB[28]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[29]                                                           ;                   ;         ;
;      - regB[29]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; B[3]                                                            ;                   ;         ;
;      - regB[3]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
; B[2]                                                            ;                   ;         ;
;      - regB[2]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
; A[5]                                                            ;                   ;         ;
;      - regA[5]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[7]                                                            ;                   ;         ;
;      - regA[7]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[6]                                                            ;                   ;         ;
;      - regA[6]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[8]                                                            ;                   ;         ;
;      - regA[8]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[17]                                                           ;                   ;         ;
;      - regA[17]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[19]                                                           ;                   ;         ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - regA[19]~_Duplicate_1feeder                              ; 0                 ; 0       ;
; A[18]                                                           ;                   ;         ;
;      - regA[18]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[20]                                                           ;                   ;         ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
;      - regA[20]~_Duplicate_1feeder                              ; 0                 ; 0       ;
; A[25]                                                           ;                   ;         ;
;      - regA[25]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[27]                                                           ;                   ;         ;
;      - regA[27]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[26]                                                           ;                   ;         ;
;      - regA[26]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[28]                                                           ;                   ;         ;
;      - regA[28]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[21]                                                           ;                   ;         ;
;      - regA[21]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[23]                                                           ;                   ;         ;
;      - regA[23]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[22]                                                           ;                   ;         ;
;      - regA[22]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[24]                                                           ;                   ;         ;
;      - regA[24]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[30]                                                           ;                   ;         ;
;      - regA[30]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[29]                                                           ;                   ;         ;
;      - regA[29]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[13]                                                           ;                   ;         ;
;      - regA[13]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[15]                                                           ;                   ;         ;
;      - regA[15]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[14]                                                           ;                   ;         ;
;      - regA[14]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[16]                                                           ;                   ;         ;
;      - regA[16]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[9]                                                            ;                   ;         ;
;      - regA[9]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[11]                                                           ;                   ;         ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
;      - regA[11]~_Duplicate_2feeder                              ; 1                 ; 0       ;
; A[10]                                                           ;                   ;         ;
;      - regA[10]~_Duplicate_2                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[12]                                                           ;                   ;         ;
;      - regA[12]~_Duplicate_2                                    ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[1]                                                            ;                   ;         ;
;      - regA[1]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[3]                                                            ;                   ;         ;
;      - regA[3]~_Duplicate_2                                     ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; A[2]                                                            ;                   ;         ;
;      - regA[2]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[4]                                                            ;                   ;         ;
;      - regA[4]~_Duplicate_2                                     ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; 1                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 1                 ; 0       ;
; A[31]                                                           ;                   ;         ;
;      - regA[31]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
; B[31]                                                           ;                   ;         ;
;      - regB[31]~_Duplicate_1                                    ; 0                 ; 0       ;
;      - Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; 0                 ; 0       ;
+-----------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                          ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk   ; PIN_Y27  ; 98      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reset ; PIN_AJ25 ; 98      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y27  ; 98      ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                     ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Alu_control2:alu|Multiplicacion32:multi|Mult0~mult_llmac ; Two Independent 18x18 ; DSP_X54_Y14_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Alu_control2:alu|Multiplicacion32:multi|Mult0~387        ; Sum of two 18x18      ; DSP_X54_Y12_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 6,150 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 176 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 2,184 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,112 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 725 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,012 / 84,580 ( 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 198 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 281 / 20,720 ( 1 % )    ;
; R3 interconnects                            ; 2,559 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,354 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 3 / 360 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 12           ; 0            ; 12           ; 0            ; 0            ; 102       ; 12           ; 0            ; 102       ; 102       ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 90           ; 102          ; 90           ; 102          ; 102          ; 0         ; 90           ; 102          ; 0         ; 0         ; 102          ; 70           ; 102          ; 102          ; 102          ; 102          ; 70           ; 102          ; 102          ; 102          ; 102          ; 70           ; 102          ; 102          ; 102          ; 102          ; 102          ; 102          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Y[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Y[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; op[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                    ;
+-----------------------+----------------------+-------------------+
; Source Register       ; Destination Register ; Delay Added in ns ;
+-----------------------+----------------------+-------------------+
; regA[31]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[31]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[29]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[30]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[2]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[3]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[4]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[5]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[6]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[7]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[8]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[9]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[10]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[11]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[12]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[13]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[14]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[15]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[16]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[17]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regB[18]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[19]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[20]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[21]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[22]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[23]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[24]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[30]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[25]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[26]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[27]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[28]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regB[29]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[28]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[27]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[26]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[25]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[24]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[23]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[22]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[21]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[20]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[19]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[18]~_Duplicate_1 ; Y[31]~reg0           ; 0.137             ;
; regA[17]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[16]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[15]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[14]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[13]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[12]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[11]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[10]~_Duplicate_2 ; Y[31]~reg0           ; 0.137             ;
; regA[9]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[8]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[7]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[6]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[5]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[4]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[3]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[2]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[1]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[1]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regB[0]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
; regA[0]~_Duplicate_2  ; Y[31]~reg0           ; 0.137             ;
+-----------------------+----------------------+-------------------+
Note: This table only shows the top 64 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "ALU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 90 pins of 102 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 96 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 100 registers into blocks of type DSP block
    Extra Info (176220): Created 100 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_flags[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_flags[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_flags[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_flags[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[6]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 3.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file F:/Proyectos Quartos/avasquez_dgarro_digital_design_lab_2025/Lab2/output_files/ALU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 7300 megabytes
    Info: Processing ended: Sat Sep 13 00:24:08 2025
    Info: Elapsed time: 00:02:12
    Info: Total CPU time (on all processors): 00:12:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Proyectos Quartos/avasquez_dgarro_digital_design_lab_2025/Lab2/output_files/ALU.fit.smsg.


