<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:47.3147</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7009115</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>의사 삼중 포트 SRAM 데이터 경로</inventionTitle><inventionTitleEng>PSEUDO-TRIPLE-PORT SRAM DATAPATHS</inventionTitleEng><openDate>2023.05.18</openDate><openNumber>10-2023-0069121</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.03.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/418</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/419</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 8/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 의사 삼중 포트 메모리는 판독 데이터 경로 및 기입 데이터 경로가 제공된다. 의사 삼중 포트 메모리는 복수의 의사 삼중 포트 비트셀들을 포함하며, 각각의 의사 삼중 포트 제 1 비트셀은 제 1 비트 라인에 커플링된 제 1 판독 포트, 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 제 1 비트 라인 및 제 2 비트 라인에 커플링된 기입 포트를 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.03.31</internationOpenDate><internationOpenNumber>WO2022066585</internationOpenNumber><internationalApplicationDate>2021.09.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/051141</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리로서,제 1 열에 대한 제 1 비트 라인;상기 제 1 열에 대한 제 2 비트 라인;복수의 제 1 비트셀들을 포함하는 상기 제 1 열로서, 각각의 제 1 비트셀은 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 1 비트 라인 및 상기 제 2 비트 라인에 커플링된 기입 포트를 포함하는, 상기 제 1 열;제 1 글로벌 판독 비트 라인;제 2 글로벌 판독 비트 라인;상기 제 1 비트 라인에 커플링된 제 1 입력을 갖고 상기 제 1 글로벌 판독 비트 라인에 커플링된 출력을 갖는 제 1 논리 게이트; 및 상기 제 2 비트 라인에 연결된 제 1 입력을 갖고 상기 제 2 글로벌 판독 비트 라인에 커플링된 출력을 갖는 제 2 논리 게이트를 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,전원 전압을 위한 전원 노드;상기 제 1 논리 게이트의 파워 노드와 상기 전원 노드 사이에 커플링된 제 1 트랜지스터로서, 상기 제 1 트랜지스터는 상기 제 1 글로벌 판독 비트 라인 및 상기 제 1 열에 대한 제 1 어드레스 신호의 어설션에 응답하여 스위칭 온하도록 구성되는, 상기 제 1 트랜지스터를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 1 트랜지스터는 PMOS 트랜지스터인, 메모리.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 제 2 논리 게이트의 파워 노드와 상기 전원 노드 사이에 커플링된 제 2 트랜지스터로서, 상기 제 2 트랜지스터는 상기 제 2 글로벌 판독 비트 라인 및 상기 제 1 열에 대한 제 2 어드레스 신호의 어설션에 응답하여 스위칭 온하도록 구성되는, 상기 제 2 트랜지스터를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 2 트랜지스터는 PMOS 트랜지스터인, 메모리.</claim></claimInfo><claimInfo><claim>6. 제 3 항에 있어서,상기 제 1 열은 상위 뱅크에 포함된 제 1 상위 열이고,상기 상위 뱅크는,제 2 상위 열에 대한 제 1 비트 라인;상기 제 2 상위 열에 대한 제 2 비트 라인;복수의 제 2 비트셀들을 포함하는 상기 제 2 상위 열로서, 각각의 제 2 비트셀은 상기 제 2 상위 열에 대한 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 2 상위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 2 상위 열에 대한 상기 제 1 비트 라인 및 상기 제 2 상위 열에 대한 상기 제 2 비트 라인에 커플링된 기입 포트를 포함하는, 상기 제 2 상위 열; 및상기 제 2 상위 열에 대한 상기 제 1 비트 라인에 커플링된 제 1 입력을 갖고 상기 제 1 글로벌 판독 비트 라인에 커플링된 출력을 갖는 제 3 논리 게이트를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서, 하위 뱅크를 더 포함하고, 상기 하위 뱅크는, 제 1 하위 열에 대한 제 1 비트 라인;상기 제 1 하위 열에 대한 제 2 비트 라인;복수의 제 3 비트셀들을 포함하는 상기 제 1 하위 열로서, 각각의 제 3 비트셀은 `상기 제 1 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 1 하위 열에 대한 상기 제 1 비트 라인 및 상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 기입 포트를 갖는, 상기 제 1 하위 열;  상기 제 1 하위 열에 대해 상기 제1 비트 라인에 커플링된 제 2 입력을 더 포함하는 상기 제 1 논리 게이트, 및상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 입력을 더 포함하는 상기 제 2 논리 게이트를 포함하는, 메모리.  </claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 하위 뱅크는, 제 2 하위 열에 대한 제 1 비트 라인;상기 제 2 하위 열에 대한 제 2 비트 라인;복수의 제 4 비트셀들을 포함하는 상기 제 2 하위 열로서, 각각의 제 4 비트셀은 `상기 제 2 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 2 하위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 2 하위 열에 대한 상기 제 1 비트 라인 및 상기 제 2 하위 열에 대한 상기 제 2 비트 라인에 커플링된 기입 포트를 갖는, 상기 제 2 하위 열; 및상기 제 2 상위 열에 대한 상기 제1 비트 라인에 커플링된 제 1 입력, 상기 제 2 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 2 입력을 갖는 제 4 논리 게이트; 및 상기 제 2 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 2 입력을 더 포함하는 상기 제 3 논리 게이트를 더 포함하는, 메모리. </claim></claimInfo><claimInfo><claim>9. 제 3 항에 있어서, 게이트가 상기 제 1 논리 게이트의 출력에 커플링되고 드레인이 상기 제 1 글로벌 판독 비트 라인에 연결된 제 1 NMOS 트랜지스터를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 1 논리 게이트의 출력에 커플링된 드레인을 갖고 접지에 커플링된 소스를 갖는 제 2 NMOS 트랜지스터를 더 포함하고, 상기 제 2 NMOS 트랜지스터는 상기 제 1 글로벌 판독 비트 라인 및 상기 제 1 열에 대한 상기 제 1 어드레스 신호의 어설션 해제에 응답하여 스위칭 온하도록 구성되는, 메모리.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서, 상기 복수의 제 1 비트셀들에 대응하는 복수의 워드 라인 쌍들을 더 포함하고, 각 워드 라인 쌍은 제 1 판독 포트 워드 라인 및 제 2 판독 포트 워드 라인을 포함하는, 메모리.     </claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서, 제 1 비트셀은 상기 제 1 비트 라인에 커플링된 제 1 액세스 트랜지스터 및 상기 제 2 비트 라인에 커플링된 제 2 액세스 트랜지스터를 포함하는, 메모리.     </claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 제 1 글로벌 판독 비트 라인에 커플링된 입력을 갖는 제 1 감지 증폭기; 그리고 상기 제 2 글로벌 판독 비트 라인에 커플링된 입력을 갖는 제 2 감지 증폭기를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서, 상기 제 1 감지 증폭기는 제 1 인버터이고 상기 제 2 감지 증폭기는 제 2 인버터인, 메모리.</claim></claimInfo><claimInfo><claim>15. 제 8 항에 있어서, 상기 제 1 논리 게이트는 제 1 NAND 게이트이고, 상기 제 2 논리 게이트는 제 2 NAND 게이트이고, 상기 제 3 논리 게이트는 제 3 NAND 게이트이고, 상기 제 4 논리 게이트는 제 4 NAND 게이트인, 메모리.</claim></claimInfo><claimInfo><claim>16. 제 1 항에 있어서, 상기 제 1 열은 상위 뱅크에 포함된 제 1 상위 열이고, 상기 제 1 비트 라인은 상기 제 1 상위 열에 대한 제 1 비트 라인이고, 상기 제 2 비트 라인은 상기 제 1 상위 열에 대한 제 2 비트 라인이고, 상기 메모리는 하위 뱅크를 더 포함하고, 상기 하위 뱅크는:  제 1 하위 열에 대한 제 1 비트 라인; 상기 제 1 하위 열에 대한 제 2 비트 라인;  복수의 제 2 비트셀들을 포함하는 상기 제 1 하위 열로서, 각각의 제 2 비트셀은 상기 제 1 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 1 하위 열에 대한 상기 제 1 비트 라인 및 상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 기입 포트를 갖는, 상기 제 1 하위 열을 포함하고,  상기 제 1 논리 게이트는 상기 제 1 하위 열에 대한 상기 제 1 비트 라인에 커플링된 제 2 입력을 더 포함하고, 상기 제 2 논리 게이트는 상기 제 1 하위 열에 대한 상기 제 2 비트 라인에 커플링된 제 2 입력을 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 제 1 논리 게이트는 제 1 NAND 게이트이고 , 상기 제 2 논리 게이트는 제 2 NAND 게이트인, 메모리.     </claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서, 접지에 커플링된 소스, 제 1 글로벌 판독 비트 라인에 커플링된 드레인, 및 상기 제 1 NAND 게이트의 출력에 커플링된 게이트를 갖는 제 1 NMOS 트랜지스터; 그리고 접지에 커플링된 소스, 제 2 글로벌 판독 비트 라인에 커플링된 드레인, 및 상기 제 2 NAND 게이트의 출력에 커플링된 게이트를 갖는 제 1 NMOS 트랜지스터를 더 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>19. 메모리로서,제 1 열에 대한 제 1 비트 라인;상기 제 1 열에 대한 제 2 비트 라인; 복수의 제 1 비트셀들을 포함하는 상기 제 1 열로서, 각각의 제 1 비트셀은 상기 제 1 비트 라인에 커플링된 제 1 판독 포트, 상기 제 2 비트 라인에 커플링된 제 2 판독 포트, 및 상기 제 1 비트 라인 및 상기 제 2 비트 라인에 커플링된 기입 포트를 갖는, 상기 제 1 열; 상기 제 1 비트 라인에 연결된 출력 및 기입 데이터 비트를 수신하기 위한 입력을 갖는 제 1 전송 게이트; 그리고 상기 제 2 비트 라인에 연결된 출력 및 상기 기입 데이터 비트의 보수를 수신하기 위한 입력을 갖는 제 2 전송 게이트를 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 제 1 전송 게이트 및 상기 제 2 전송 게이트는 양자 모두 기입 멀티플렉싱 주소 신호의 어설션에 응답하여 폐쇄되도록 구성되는, 메모리.</claim></claimInfo><claimInfo><claim>21. 제 19 항에 있어서, 상기 메모리는 셀룰러 전화기 내에 포함되는, 메모리.</claim></claimInfo><claimInfo><claim>22. 제 19 항에 있어서, 상기 복수의 제 1 비트셀들에 대응하는 복수의 워드 라인 쌍들을 더 포함하고, 각 워드 라인 쌍은 제 1 판독 포트 워드 라인 및 제 2 판독 포트 워드 라인을 포함하는, 메모리.</claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서, 각각의 제 1 비트셀은 상기 제 1 비트 라인에 커플링된 제 1 액세스 트랜지스터 및 상기 제 2 비트 라인에 커플링된 제 2 액세스 트랜지스터를 포함하는, 메모리.     </claim></claimInfo><claimInfo><claim>24. 메모리에 대한 방법으로서, 사이클 메모리 클록 신호의 시작에 응답하는 판독 사이클에, 제 1 비트 라인을 전원 전압으로 충전하기 위해 열의 제 1 비트셀로 상기 제 1 비트 라인을 통해 제 1 단일 종단 판독을 수행하는 단계; 상기 제 1 단일 종단 판독을 수행하는 동안, 상기 제 2 비트 라인을 방전시키기 위해 상기 열의 제 2 비트셀로 제 2 비트 라인을 통해 제 2 단일 종단 판독을 수행하는 단계; 및 상기 판독 사이클에 후속하는 기입 사이클에, 상기 제 1 비트 라인을 통해 그리고 상기 제 2 비트 라인을 통해 상기 제 1 비트셀에 기입하는 단계로서, 상기 제 1 비트 라인은 상기 판독 사이클의 끝에서 상기 기입 사이클의 끝까지 상기 전원 전압으로 충전된 상태를 유지하고 상기 제 2 비트 라인은 상기 판독 사이클의 끝에서 상기 기입 사이클의 끝까지 방전된 상태를 유지하는, 상기 제 1 비트셀에 기입하는 단계를 포함하는, 메모리에 대한 방법.     </claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서, 상기 제 1 비트셀에 커플링된 제 2 워드 라인을 어설션 해제하면서 상기 판독 사이클 동안 상기 제 1 비트셀에 커플링된 제 1 워드 라인을 어설션하는 단계; 및 상기 제 2 비트셀에 커플링된 제 1 워드 라인을 어설션 해제하면서 상기 판독 사이클 동안 상기 제 2 비트셀에 커플링된 제 2 워드 라인을 어설션하는 단계를 더 포함하는, 메모리에 대한 방법.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서,상기 기입 사이클 동안 상기 제 1 비트셀에 커플링된 상기 제 1 워드 라인을 어설션하는 단계; 그리고상기 기입 사이클 동안 상기 제 1 비트셀에 커플링된 상기 제 2 워드 라인을 어설션하는 단계를 더 포함하는, 메모리에 대한 방법.</claim></claimInfo><claimInfo><claim>27. 제 24 항에 있어서, 상기 판독 사이클 및 상기 기입 사이클은 양자 모두 상기 메모리 클록 신호의 단일 사이클 동안 발생하는, 메모리에 대한 방법.</claim></claimInfo><claimInfo><claim>28. 제 24 항에 있어서,상기 제 1 비트셀로의 상기 단일 종단 판독으로부터의 제 1 비트 결정으로 제 1 글로벌 판독 비트 라인을 구동하는 단계; 그리고 상기 제 2 비트셀로의 상기 단일 종단 판독으로부터의 제 2 비트 결정으로 제 2 글로벌 판독 비트 라인을 구동하는 단계를 더 포함하는, 메모리에 대한 방법.</claim></claimInfo><claimInfo><claim>29. 제 28 항에 있어서,상기 제 1 비트 라인에 대한 전압을 반전시킴으로써 상기 제 1 비트 결정을 형성하는 단계; 그리고상기 제 2 비트 라인에 대한 전압을 반전시킴으로써 상기 제 2 비트 결정을 형성하는 단계를 더 포함하는, 메모리에 대한 방법.</claim></claimInfo><claimInfo><claim>30. 제 28 항에 있어서, 상기 제 1 비트 결정으로 상기 제 1 글로벌 판독 비트 라인을 구동하는 단계는 제 1 NAND 게이트를 통해 상기 제 1 비트 라인에 대한 전압을 프로세싱하는 단계를 포함하고, 상기 제 2 비트 결정으로 상기 제 2 글로벌 판독 비트 라인을 구동하는 단계는 제 2 NAND 게이트를 통해 상기 제 2 비트 라인에 대한 전압을 프로세싱하는 단계를 포함하는, 메모리에 대한 방법.     </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>JUNG, CHANGHO</engName><name>정 창호</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>PALLERLA, ARUN BABU</engName><name>팔레를라 아룬 바부 </name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country> </country><engName>JUNG, CHULMIN</engName><name>정 철민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.09.22</priorityApplicationDate><priorityApplicationNumber>17/028,965</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.03.15</receiptDate><receiptNumber>1-1-2023-0297247-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.04.24</receiptDate><receiptNumber>1-5-2023-0066108-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.04</receiptDate><receiptNumber>1-1-2024-0970556-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.09.04</receiptDate><receiptNumber>1-1-2024-0970557-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237009115.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939b55c6c8bf3df7de689a8788b3a5fda6048118ae885d294724d963cf2846785af485c347105765ef8bea75d3335fb9d8b84270ed3666fd62</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2e1fe62b5002fb6b9b8d1cc7caf3edda33cfbd4dcce8e964b790760c7419848b20b2bdcb8f762237dafd3e5e74630c7fb02c2dd4bf2101f4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>