<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>MPFS_ICICLE_KIT_BASE_DESIGN</data>
<data>12438</data>
<data>12565</data>
<data>2503</data>
<data>0</data>
<data>0</data>
<data>21</data>
<data>69</data>
<data>12</data>
<data>158</data>
<module>
<data>CLOCKS_AND_RESETS</data>
<data>49</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<module>
<data>CLK_DIV</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CLK_DIV_CLK_DIV_0_PF_CLK_DIV</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORERESET_0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERESET_CORERESET_0_CORERESET_PF_3</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORERESET_2</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERESET_CORERESET_0_CORERESET_PF_1</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CORERESET_3</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>CORERESET_CORERESET_0_CORERESET_PF_0</data>
<data>17</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>GLITCHLESS_MUX</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>GLITCHLESS_MUX_GLITCHLESS_MUX_0_PF_NGMUX</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>INIT_MONITOR_INIT_MONITOR_0_PFSOC_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>OSCILLATOR_160MHz</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>OSCILLATOR_160MHz_OSCILLATOR_160MHz_0_PF_OSC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PCIE_REF_CLK</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PCIE_REF_CLK_PCIE_REF_CLK_0_PF_XCVR_REF_CLK</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
</module>
</module>
<module>
<data>TRANSMIT_PLL</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>TRANSMIT_PLL_TRANSMIT_PLL_0_PF_TX_PLL</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_0_PERIPHERALS</data>
<data>6721</data>
<data>7956</data>
<data>1387</data>
<data>0</data>
<data>0</data>
<data>19</data>
<data>53</data>
<data>2</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER</data>
<data>1991</data>
<data>2786</data>
<data>557</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>21</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_COREAXI4DMACONTROLLER_Z12</data>
<data>1991</data>
<data>2786</data>
<data>557</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>21</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAControlle</data>
<data>1005</data>
<data>1423</data>
<data>164</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_DMAArbiter_Z4</data>
<data>23</data>
<data>283</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_fixedPriorityArbiter_4s_2s_1s_0s_1s</data>
<data>5</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_intExtDscrptrCache_4s_2s_24s_134s_167s_27s_0s</data>
<data>8</data>
<data>231</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_dscCacheM_88s_2s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_dscCacheM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_dscCacheNM_64s_2s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_dscCacheNM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_dscConCacheNM_13s_2s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_dscConCacheNM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_roundRobinArbiter_4s</data>
<data>4</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_DMAStartCtrl_4s_2s</data>
<data>13</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_roundRobinArbiterWAck_4s_1_2</data>
<data>9</data>
<data>21</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_DMATranCtrl_Z8</data>
<data>742</data>
<data>714</data>
<data>125</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_intErrorCtrl_Z5</data>
<data>102</data>
<data>363</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_rdTranCtrl_Z6</data>
<data>102</data>
<data>87</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_rdTranQueue_4s_2s_1s_24s</data>
<data>201</data>
<data>55</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_transAck_2s_24s_11s_0s_1_2_4_1</data>
<data>95</data>
<data>44</data>
<data>101</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_wrTranCtrl_Z7</data>
<data>53</data>
<data>61</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_wrTranQueue_4s_2s_1s_24s</data>
<data>138</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_dscrptrSrcMux_Z2</data>
<data>48</data>
<data>115</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_roundRobinArbiterWAck_3s_1_2</data>
<data>7</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_extDscrptrFetchFSM_Z3</data>
<data>178</data>
<data>236</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_intStatusMux_2s_1_2</data>
<data>1</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_AXI4INITIATORDMACtrl_Z11</data>
<data>518</data>
<data>745</data>
<data>333</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_AXI4LiteTARGETCtrl</data>
<data>92</data>
<data>107</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_Cache_4s_256s_27s_0s_1024s_3s_11s_8s</data>
<data>23</data>
<data>51</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_cache_32s_8s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_cache</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_cache_32s_8s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_cache_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_bufferDescriptors_Z1</data>
<data>287</data>
<data>391</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_RAM_1K20_wrapper_27s_2s_1_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_bd_32s_9s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_bd</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_RAM_1K20_wrapper_27s_2s_1_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_bd_32s_9s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_bd_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_RAM_1K20_wrapper_27s_2s_1_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_bd_32s_9s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_bd_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_RAM_1K20_wrapper_27s_2s_1_0s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_bd_32s_9s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_bd_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_RAM_1K20_wrapper_27s_2s_1_0s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_bd_32s_9s_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_bd_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_controlRegisters_2s_0s_100s_4s_0_4</data>
<data>4</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_ctrlIFMuxCDC</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_intController_Z10</data>
<data>62</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_int_0_ControllerFIFO_50s_1s_0s_27s_4s_2s</data>
<data>7</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_ram_fifo_0_50s_2s</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_SRAM_fifo_0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>5</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>DMA_CONTROLLER_DMA_CONTROLLER_0_CoreAXI4DMAController_interrupt_x_ctrl_1s_0s_27s_0s_0_1</data>
<data>55</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>DMA_INITIATOR</data>
<data>1424</data>
<data>1186</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z14</data>
<data>1424</data>
<data>1186</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z19</data>
<data>898</data>
<data>776</data>
<data>45</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MstrDataWidthConv_Z15</data>
<data>436</data>
<data>532</data>
<data>45</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_UpConverter_Z17</data>
<data>436</data>
<data>532</data>
<data>45</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_AChannel_32s_8s_1s_32s_64s_30s_1s_0_0_1_0</data>
<data>60</data>
<data>33</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_AChannel_32s_8s_1s_32s_64s_30s_1s_0_0_1_1</data>
<data>52</data>
<data>33</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_BChannel_8s_1s_4s_0_1s</data>
<data>14</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_brespCtrl_1s_8s</data>
<data>4</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_9s_9s_3s_0s_4s_2s_0s_3s</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_0s_2s_4s_0s_1</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_RChannel_8s_1s_16s_4s_64s_32s_0_1s</data>
<data>99</data>
<data>142</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_RChan_Ctrl_64s_32s_8s</data>
<data>24</data>
<data>39</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcRChan_Ctrl_64s_32s_1s_8s</data>
<data>16</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_2</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_33s_33s_3s_1s_4s_2s_1s_3s</data>
<data>10</data>
<data>21</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_1s_2s_4s_0s_1</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_33s_0s</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_downsizing_16s_64s_32s_3s_15s_1s_16s_4s_1s_15s</data>
<data>49</data>
<data>73</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_1s_4s_16s_0s</data>
<data>16</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_67s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_WChannel_Z16</data>
<data>113</data>
<data>277</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_UpConv_WChan_Hold_Reg_32s_1s_64s_8s</data>
<data>8</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_MasterConvertor_Z19_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_WChan_ReadDataFifoCtrl_3s_2s_0_1</data>
<data>22</data>
<data>50</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_Wchan_WriteDataFifoCtrl_32s_1s_64s_8s_4s_2s_8s_3s</data>
<data>46</data>
<data>58</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_25s_25s_3s_0s_4s_2s_0s_3s</data>
<data>10</data>
<data>21</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_0s_2s_4s_0s_0</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_25s_0s</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_4s_8s_8s_3s_1s_4s_2s_1s_3s</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_4s_3s_1s_2s_4s_0s_0</data>
<data>10</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_4s_2s_8s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_upsizing_16s_36s_72s_9s_15s_11s_16s_4s_11s_15s</data>
<data>17</data>
<data>121</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_11s_4s_16s_0s</data>
<data>17</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_36s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_36s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcAChannel_64s_32s_1s_8s_0</data>
<data>49</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_MasterConvertor_Z19_1</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_UpConv_preCalcAChannel_64s_32s_1s_8s_1</data>
<data>49</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_MasterConvertor_Z19</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_8s_32s_64s_0s_1s</data>
<data>462</data>
<data>244</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_11s_0_1_3_0</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_71s_0_1_3_0</data>
<data>88</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_71s_0_1_3_2</data>
<data>88</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_0</data>
<data>132</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_82s_0_1_3_2_caxi4interconnect_MasterConvertor_Z19</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_3</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z23</data>
<data>524</data>
<data>410</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_9s_32s_64s_0s_1s</data>
<data>468</data>
<data>249</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_0</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_72s_0_1_3_0</data>
<data>90</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_72s_0_1_3_2</data>
<data>90</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_0</data>
<data>134</data>
<data>70</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_0</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z21</data>
<data>56</data>
<data>161</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_0</data>
<data>28</data>
<data>79</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_3_0</data>
<data>28</data>
<data>74</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_MPFS_ICICLE_KIT_BASE_DESIGN_0</data>
<data>28</data>
<data>74</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_1</data>
<data>28</data>
<data>82</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_3</data>
<data>28</data>
<data>77</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_MPFS_ICICLE_KIT_BASE_DESIGN</data>
<data>28</data>
<data>77</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>FIC0_INITIATOR</data>
<data>3060</data>
<data>3713</data>
<data>691</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>16</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z40</data>
<data>3060</data>
<data>3713</data>
<data>691</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>16</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_Axi4CrossBar_Z24</data>
<data>439</data>
<data>761</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_AddressController_Z26</data>
<data>133</data>
<data>189</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterControl_Z30</data>
<data>68</data>
<data>172</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DependenceChecker_Z27</data>
<data>0</data>
<data>40</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterAddressDecoder_2s_2s_1s_38s_38s_0s_0_3_Z29</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_TransactionController_2s_9s_4s_2s_8s_4s_0_15s_1s</data>
<data>68</data>
<data>132</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_BitScan0_4s</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_TargetMuxController_Z25_0</data>
<data>65</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_AddressController_Z33</data>
<data>133</data>
<data>189</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterControl_Z34</data>
<data>68</data>
<data>182</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DependenceChecker_Z27_0</data>
<data>0</data>
<data>48</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterAddressDecoder_2s_2s_0s_38s_38s_0s_0_3_Z28_0</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_MasterAddressDecoder_2s_2s_1s_38s_38s_0s_0_3_Z29_0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_TransactionController_2s_9s_4s_2s_8s_4s_1_15s_1s</data>
<data>68</data>
<data>134</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_BitScan0_4s_0</data>
<data>0</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_TargetMuxController_Z25_1</data>
<data>65</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DERR_Slave_Z39</data>
<data>44</data>
<data>30</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RDataController_Z31</data>
<data>93</data>
<data>183</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_ReadDataController_Z32</data>
<data>93</data>
<data>183</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RdFifoDualPort_1s_2_5s_2s_3s_2</data>
<data>85</data>
<data>63</data>
<data>50</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_FF_SyncWr_SyncRd_1s_5s_2s_32s</data>
<data>66</data>
<data>38</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_ReadDataMux_1s_3s_2s_8s_64s_0s_1s_7_9s_11s</data>
<data>8</data>
<data>120</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_RespController_Z38</data>
<data>17</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RoundRobinArb_3s_2s_0s_0</data>
<data>8</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveDataMuxController_Z37</data>
<data>9</data>
<data>45</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_WDataController_Z35</data>
<data>19</data>
<data>111</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FifoDualPort_0_2s_5s_3s_1</data>
<data>19</data>
<data>30</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_RAM_SyncWr_SyncRd_5s_3s_0s_32s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_WriteDataMux_Z36</data>
<data>0</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_MasterConvertor_Z43_0</data>
<data>564</data>
<data>290</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_8s_38s_64s_0s_1s_0</data>
<data>564</data>
<data>290</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_11s_0_1_3_2</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_2</data>
<data>152</data>
<data>79</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_1</data>
<data>120</data>
<data>66</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_3</data>
<data>122</data>
<data>68</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_82s_0_1_3_2_COREAXI4INTERCONNECT_Z40</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_3_COREAXI4INTERCONNECT_Z40</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z50</data>
<data>1561</data>
<data>2252</data>
<data>586</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_9s_38s_64s_0s_1s_0</data>
<data>448</data>
<data>255</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_2</data>
<data>20</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_2</data>
<data>150</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_2</data>
<data>66</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_3</data>
<data>66</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_2</data>
<data>146</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvDataWidthConverter_Z44</data>
<data>915</data>
<data>1684</data>
<data>358</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DownConverter_16s_64s_32s_38s_9s_1s_8s_4s_0</data>
<data>915</data>
<data>1684</data>
<data>358</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_readWidthConv_32s_16s_46s_64s_38s_9s_1s_0_1s</data>
<data>457</data>
<data>935</data>
<data>136</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_1s_0_1</data>
<data>126</data>
<data>299</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Rd_46s_9s</data>
<data>62</data>
<data>47</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_SlaveConvertor_Z50_1</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_0_3s_7s_1s</data>
<data>83</data>
<data>156</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_SlaveConvertor_Z50_2</data>
<data>1</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvrd_46s_1s_9s_32s_64s_1s</data>
<data>170</data>
<data>395</data>
<data>30</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_1</data>
<data>16</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z50_1</data>
<data>16</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_writeWidthConv_Z45</data>
<data>458</data>
<data>749</data>
<data>222</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DWC_DownConv_CmdFifoWriteCtrl_38s_9s_1s_64s_32s_46s_0_512s_0_1</data>
<data>127</data>
<data>334</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_Hold_Reg_Wr_46s_9s</data>
<data>46</data>
<data>22</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_SlaveConvertor_Z50</data>
<data>1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_preCalcCmdFifoWrCtrl_32s_64s_38s_1s_9s_1_3s_7s_1s</data>
<data>83</data>
<data>170</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_Hold_Reg_Ctrl_caxi4interconnect_SlaveConvertor_Z50_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_DWC_DownConv_widthConvwr_64s_32s_1s_46s_8s_4s_9s</data>
<data>159</data>
<data>126</data>
<data>105</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_DWC_brespCtrl_1s_9s</data>
<data>11</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_10s_10s_15s_128s_16s_4s_128s_15s</data>
<data>16</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z50_0</data>
<data>16</data>
<data>42</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_10s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FIFO_16s_46s_46s_15s_128s_16s_4s_128s_15s_0</data>
<data>16</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_16s_15s_128s_4s_16s_0s_caxi4interconnect_SlaveConvertor_Z50</data>
<data>16</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_16s_4s_46s_0s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z46</data>
<data>198</data>
<data>313</data>
<data>228</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtocolConv_0s_1_38s_32s_1s_9s_8s_9s_8s_1s</data>
<data>198</data>
<data>313</data>
<data>228</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvRead_Z48</data>
<data>96</data>
<data>155</data>
<data>114</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FifoDualPort_0_2s_8s_17s_1_1_0</data>
<data>28</data>
<data>36</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_RAM_SyncWr_SyncRd_8s_17s_0s_256s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FifoDualPort_0_2s_9s_43s_1</data>
<data>31</data>
<data>25</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_RAM_SyncWr_SyncRd_9s_43s_0s_512s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvWrite_Z47</data>
<data>102</data>
<data>158</data>
<data>114</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FifoDualPort_0_2s_8s_17s_1_1</data>
<data>28</data>
<data>34</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_RAM_SyncWr_SyncRd_8s_17s_0s_256s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_FifoDualPort_0_2s_9s_37s_1</data>
<data>31</data>
<data>23</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_DualPort_RAM_SyncWr_SyncRd_9s_37s_0s_512s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z54</data>
<data>494</data>
<data>410</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_9s_38s_64s_0s_1s_1</data>
<data>438</data>
<data>234</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_3</data>
<data>18</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_5</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_5</data>
<data>68</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_6</data>
<data>56</data>
<data>31</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_3</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z52</data>
<data>56</data>
<data>176</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_2</data>
<data>28</data>
<data>88</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_COREAXI4INTERCONNECT_Z40_1_0</data>
<data>28</data>
<data>82</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z40_0</data>
<data>28</data>
<data>74</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_9s_0s_5_0</data>
<data>0</data>
<data>8</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_3</data>
<data>28</data>
<data>88</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_COREAXI4INTERCONNECT_Z40_1</data>
<data>28</data>
<data>82</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z40</data>
<data>28</data>
<data>74</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_9s_0s_5</data>
<data>0</data>
<data>8</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>MSS_LSRAM</data>
<data>246</data>
<data>271</data>
<data>62</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MSS_LSRAM_COREAXI4SRAM_0_COREAXI4SRAM_Z55</data>
<data>246</data>
<data>267</data>
<data>62</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MSS_LSRAM_COREAXI4SRAM_0_CoreAXI4SRAM_MAINCTRL_Z56</data>
<data>236</data>
<data>267</data>
<data>62</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MSS_LSRAM_COREAXI4SRAM_0_CoreAXI4SRAM_SLVIF_64s_32s_1s_1s_1s_2048s_1s_8s</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>MSS_LSRAM_PF_TPSRAM_AHB_AXI_0_PF_TPSRAM</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_1_PERIPHERALS</data>
<data>2136</data>
<data>1452</data>
<data>108</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>3</data>
<data>0</data>
<module>
<data>AXI_ADDRESS_SHIM</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>FIC_1_INITIATOR</data>
<data>1114</data>
<data>741</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z58</data>
<data>1114</data>
<data>741</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z43_1</data>
<data>528</data>
<data>279</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_8s_38s_64s_0s_1s_1</data>
<data>528</data>
<data>279</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_11s_0_1_3_3</data>
<data>22</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_76s_0_1_3_3</data>
<data>152</data>
<data>79</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_7</data>
<data>106</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_8</data>
<data>100</data>
<data>53</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_82s_0_1_3_3</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_COREAXI4INTERCONNECT_Z58</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z61</data>
<data>584</data>
<data>462</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_9s_38s_64s_0s_1s_2</data>
<data>528</data>
<data>294</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_12s_0_1_3_4</data>
<data>22</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_77s_0_1_3_6</data>
<data>152</data>
<data>85</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_0</data>
<data>106</data>
<data>59</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_1</data>
<data>100</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_83s_0_1_3_4</data>
<data>148</data>
<data>80</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z60</data>
<data>56</data>
<data>168</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_4</data>
<data>28</data>
<data>86</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_COREAXI4INTERCONNECT_Z58_0</data>
<data>28</data>
<data>80</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z58_1</data>
<data>28</data>
<data>72</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_9s_0s_0</data>
<data>0</data>
<data>8</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_9s_8s_0_5</data>
<data>28</data>
<data>82</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_9s_9s_255s_0s_256s_8s_0s_255s_COREAXI4INTERCONNECT_Z58</data>
<data>28</data>
<data>76</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z58</data>
<data>28</data>
<data>68</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_9s_0s</data>
<data>0</data>
<data>8</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>PCIE_INITIATOR</data>
<data>1022</data>
<data>709</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>1</data>
<data>0</data>
<module>
<data>COREAXI4INTERCONNECT_Z64</data>
<data>1022</data>
<data>709</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>1</data>
<data>0</data>
<module>
<data>caxi4interconnect_MasterConvertor_Z67</data>
<data>482</data>
<data>280</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_4s_38s_64s_0s_1s</data>
<data>482</data>
<data>280</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_72s_0_1_3_3</data>
<data>144</data>
<data>78</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_73s_0_1_3_0</data>
<data>92</data>
<data>53</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_73s_0_1_3_1</data>
<data>88</data>
<data>53</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_78s_0_1_3_7</data>
<data>148</data>
<data>83</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_7s_0_1_3_2</data>
<data>10</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_ResetSycnc_COREAXI4INTERCONNECT_Z64</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_SlaveConvertor_Z71</data>
<data>538</data>
<data>429</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegisterSlice_1_1_1_1_1_5s_38s_64s_0s_1s</data>
<data>482</data>
<data>256</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_RegSliceFull_73s_0_1_3_3</data>
<data>144</data>
<data>75</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_74s_0_1_3_0</data>
<data>92</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_74s_0_1_3_1</data>
<data>88</data>
<data>47</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_79s_0_1_3_2</data>
<data>148</data>
<data>77</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RegSliceFull_8s_0_1_3_2</data>
<data>10</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>caxi4interconnect_SlvProtocolConverter_Z69</data>
<data>56</data>
<data>173</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>8</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_5s_8s_0_0</data>
<data>28</data>
<data>85</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_5s_5s_255s_0s_256s_8s_0s_255s_1</data>
<data>28</data>
<data>79</data>
<data>20</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z64_1</data>
<data>28</data>
<data>71</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_5s_0s_1</data>
<data>0</data>
<data>8</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>caxi4interconnect_SlvAxi4ProtConvAXI4ID_1_5s_8s_0_1</data>
<data>28</data>
<data>88</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_256s_5s_5s_255s_0s_256s_8s_0s_255s_0</data>
<data>28</data>
<data>82</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<module>
<data>caxi4interconnect_FIFO_CTRL_256s_255s_0s_8s_256s_0s_COREAXI4INTERCONNECT_Z64</data>
<data>28</data>
<data>74</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>caxi4interconnect_RAM_BLOCK_256s_8s_5s_0s_0</data>
<data>0</data>
<data>8</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>PF_PCIE_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_PCIE_C0_PF_PCIE_C0_0_PF_PCIE</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_3_PERIPHERALS</data>
<data>3532</data>
<data>3153</data>
<data>1008</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>4</data>
<module>
<data>CORE_I2C_C0_0_WRAPPER_MPFS_ICICLE_KIT_BASE_DESIGN</data>
<data>96</data>
<data>362</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<module>
<data>COREI2C_C0</data>
<data>96</data>
<data>362</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREI2C_C0_COREI2C_C0_0_COREI2C_Z72_1</data>
<data>96</data>
<data>362</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREI2C_COREI2CREAL_Z73_1</data>
<data>88</data>
<data>358</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>CORE_I2C_C0_0_WRAPPER_MPFS_ICICLE_KIT_BASE_DESIGN_0</data>
<data>96</data>
<data>363</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<module>
<data>COREI2C_C0_0</data>
<data>96</data>
<data>363</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREI2C_C0_COREI2C_C0_0_COREI2C_Z72_1_0</data>
<data>96</data>
<data>363</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREI2C_COREI2CREAL_Z73_1_0</data>
<data>88</data>
<data>360</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>CoreUARTapb_C0</data>
<data>195</data>
<data>177</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_CoreUARTapb_Z75</data>
<data>195</data>
<data>177</data>
<data>72</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_COREUART_1s_1s_0s_27s_0s_0s</data>
<data>171</data>
<data>143</data>
<data>70</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_Clock_gen_0s_0s</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_Rx_async_0s_1s_0s_1s_2s_3s</data>
<data>39</data>
<data>65</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_Tx_async_0s_1s_0s_1s_2s_3s_4s_5s_6s</data>
<data>23</data>
<data>24</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_fifo_256x8_0s_0s</data>
<data>33</data>
<data>9</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_fifo_ctrl_256_0s_256s_8s_8s</data>
<data>33</data>
<data>9</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_ram256x8_g5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_fifo_256x8_0s_0s_0</data>
<data>33</data>
<data>6</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_fifo_ctrl_256_0s_256s_8s_8s_0</data>
<data>33</data>
<data>6</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreUARTapb_C0_CoreUARTapb_C0_0_ram256x8_g5_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
<module>
<data>FIC_3_ADDRESS_GENERATION</data>
<data>0</data>
<data>210</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>APB_ARBITER_28s</data>
<data>0</data>
<data>100</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>FIC_3_0x4000_0xxx</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreAPB3_Z78</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3_2</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>FIC_3_0x4xxx_xxxx</data>
<data>0</data>
<data>104</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreAPB3_Z77</data>
<data>0</data>
<data>104</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3_1</data>
<data>0</data>
<data>99</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>GPIO</data>
<data>4</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>GPIO_GPIO_0_CoreGPIO_Z74</data>
<data>4</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>IHC_SUBSYSTEM</data>
<data>2879</data>
<data>2012</data>
<data>702</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>APB_ARBITER_12s</data>
<data>0</data>
<data>173</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>IHC_APB_0</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreAPB3_Z79_1</data>
<data>0</data>
<data>22</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3_3_1</data>
<data>0</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>IHC_APB_1</data>
<data>0</data>
<data>167</data>
<data>190</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreAPB3_Z79_0</data>
<data>0</data>
<data>167</data>
<data>190</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>COREAPB3_MUXPTOB3_3_0</data>
<data>0</data>
<data>155</data>
<data>190</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_1s_2s</data>
<data>226</data>
<data>170</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_1s_2s_1s_3s</data>
<data>226</data>
<data>166</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_3</data>
<data>22</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11</data>
<data>64</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_0</data>
<data>64</data>
<data>36</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_1s_3s</data>
<data>226</data>
<data>141</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_1s_3s_1s_3s</data>
<data>226</data>
<data>137</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_4</data>
<data>22</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_1</data>
<data>64</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_2</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_1s_4s</data>
<data>226</data>
<data>143</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_1s_4s_1s_3s</data>
<data>226</data>
<data>138</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_5</data>
<data>22</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_3</data>
<data>64</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_4</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_2s_3s</data>
<data>226</data>
<data>166</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_2s_3s_1s_3s</data>
<data>226</data>
<data>162</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_6</data>
<data>22</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_5</data>
<data>64</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_6</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_2s_4s</data>
<data>226</data>
<data>168</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_2s_4s_1s_3s</data>
<data>226</data>
<data>164</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_7</data>
<data>22</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_7</data>
<data>64</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_8</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_2s_3s_4s</data>
<data>226</data>
<data>145</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_2s_3s_4s_1s_3s</data>
<data>226</data>
<data>141</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_8</data>
<data>22</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_10</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_2s_IHC_SUBSYSTEM_11_9</data>
<data>64</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_4s_0s_1s</data>
<data>356</data>
<data>147</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_4s_0s_1s_1s_3s</data>
<data>356</data>
<data>141</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs</data>
<data>22</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7</data>
<data>128</data>
<data>10</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_0</data>
<data>128</data>
<data>4</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_4s_0s_2s</data>
<data>354</data>
<data>140</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_4s_0s_2s_1s_3s</data>
<data>354</data>
<data>134</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_0</data>
<data>22</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_1</data>
<data>128</data>
<data>10</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_2</data>
<data>128</data>
<data>4</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_4s_0s_3s</data>
<data>354</data>
<data>138</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_4s_0s_3s_1s_3s</data>
<data>354</data>
<data>133</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_1</data>
<data>22</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_3</data>
<data>128</data>
<data>10</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_4</data>
<data>128</data>
<data>4</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCC_4s_0s_4s</data>
<data>354</data>
<data>140</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_ctrl_4s_0s_4s_1s_3s</data>
<data>354</data>
<data>135</data>
<data>128</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_ihcc_irqs_2</data>
<data>22</data>
<data>17</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_5</data>
<data>128</data>
<data>10</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_ihcc_mem_4s_IHC_SUBSYSTEM_7_6</data>
<data>128</data>
<data>4</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_IHCIA_0</data>
<data>21</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_IHCIA_1</data>
<data>21</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_IHCIA_2</data>
<data>21</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_IHCIA_3</data>
<data>21</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_IHCIA_4</data>
<data>21</data>
<data>26</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>RECONFIGURATION_INTERFACE</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>RECONFIGURATION_INTERFACE_RECONFIGURATION_INTERFACE_0_PF_DRI</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>corepwm_C0</data>
<data>259</data>
<data>20</data>
<data>226</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>corepwm_Z80</data>
<data>259</data>
<data>20</data>
<data>226</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>corepwm_pwm_gen_1s_32s_0_0s</data>
<data>1</data>
<data>5</data>
<data>48</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corepwm_reg_if_Z81</data>
<data>194</data>
<data>14</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corepwm_timebase_32s_0s</data>
<data>64</data>
<data>1</data>
<data>146</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>fabric_sd_emmc_demux_select</data>
<data>3</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>MSS_WRAPPER</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>114</data>
<module>
<data>ICICLE_MSS</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>93</data>
</module>
</module>
</module>
</modules>
