# CMOS工艺相关技术

[TOC]

## 平面CMOS电路加工流程

> 从电路设计的角度看，忽略工艺细节，着重与版图设计的联系

### 如何在SiO<sub>2</sub>层上刻蚀一个孔

- 根据材料和尺寸要求的不同，刻蚀有多种工艺手段
- 可以在需要的材料上做有选择的保留
- 可以产生有选择的阻挡作用 (制备牺牲层)
- 可以产生坑状区域 (异质集成)
- 可以产生贯通孔洞 (TSV)
- <u>图形的产生取决于**光刻**</u>

### 如何在做一个平面CMOS晶体管

- 制备硅衬底
- 在衬底上方生长厚的SiO<sub>2</sub>氧化层
- 光刻1：源区做NMOS的区域
- 在上方生长薄的栅氧层
- 再在上方生长多晶栅 
  - **先做栅，再做源和漏**：顺序颠倒会有技术问题
- 光刻2：去除其他多余的多晶硅，只保留一部分形成栅
  - 多晶硅栅性能不如金属，但对刻蚀抵抗力强
- 刻出源漏扩散区域
  - 刻蚀时间很短，所以只刻蚀到薄氧化层
- 扩散：光刻1和2控制形成源漏区域
  - 掺杂形成n<sup>+</sup>区
- 生长金属下绝缘层
- 光刻3：形成金属和下层接触孔
  - 使用特殊的孔光刻板
- 生长金属层
  - 孔中要先做欧姆接触，底层为铝，上层为铜
- 光刻4：形成金属连线

### 小结

- 三个基本工艺
  - 层生长
  - 硅衬底中形成扩散区
  - 光刻
- 只有光刻是个性化的
- 平面工艺，多步骤形成立体器件，类似印刷
- 栅线条宽度 (沟道长度)是最小尺寸，决定了器件速度，称为特征尺寸，即工艺代名词
- 栅和源漏的间距很关键，不能有距离，搭接要小；关键在于自对准工艺

### 如何做出反相器

![](https://github.com/VenciFreeman/Notes/blob/master/fig/ME04_chapter01_fig01.jpg)

-  包括一个NMOS晶体管和一个PMOS晶体管
-  PMOS晶体管只能在n型环境中制造，所以在p型衬底上浅掺杂出n阱
   -  浅掺杂是浓度浅，而n阱的深度较深
   -  每个n阱会放多个NMOS管

#### n<sup>+</sup>扩散作用

- 电位电压比衬底高，不会使得沟道导通
- 衬底和阱电位相同，避免MOS器件衬偏调制效应
  - 衬底接地，阱接电源，否则源漏p-n结可能导通
  - 保证阈值电压相同
- 防止闩锁效应
  - 阱的边缘不能太靠近NMOS/PMOS晶体管

### 拓展

- FinFET
  - 10-16 nm工艺
  - 非平面工艺
  - 栅三面包围沟道
    - 断开时漏电流更小
- 纵向GAA (Gate-All-Around)晶体管
  - 3-5 nm工艺
  - 四面包围
    - 断开时漏电流比FinFET更小
  - 单型均匀V-GAA无结晶体管作为有源器件
  - 设备结构简单
    - 均匀掺杂
    - 通过材料沉积形成器件
- 天桥 (Skybridge) 3D电路
  - 适用于物理实现的动态电路
  - 支持具有双轨和单轨输入的复合，级联动态电路

## 版图设计及规则

### 光刻和设计规则

- 光刻需要掩模版，掩模版需要版图
- 电路 ==> 版图 ==> 制版数据 ==> 掩模版
- 尺寸要小，但不能小到做不出来或严重降低成品率 (Yield)
- 设计规则 (Design Rule)：规定不能断线、短接或保障光刻套进度等方方面面的尺寸要求
- DR是如何获得的：工艺优化和流片评估的迭代

版图设计的一些约定

- 串联门的画法
  - 源漏共用
- 大尺寸晶体管画法
  - 小尺寸晶体管并联实现
- N\P管的排列、方向
  - N管和P管逐行交叉
  - 方向相同
- 走线方向和层次安排
  - 专门的金属层布电源和地线
  - 其他横竖逐行交叉
  - 各层通过过孔 (via)和接触孔连接
- 电源地的安排
  - 通过网格或十字交叉等方式的特殊走向
  - 保证不短路且覆盖所有地方
- 金属线宽度和宽线
  - DR考量
  - 尤其是做定式化电路需要考虑
- 整体布局
  - 版图规划

## 数字集成电路版图实例

### 0.6μm工艺示意图

- 画扩散区
- 画接触孔
- 画PMOS
- 画阱
- NMOS + PMOS
- 画输出金属连线
- 标注
- 阱接电源，衬底接地
  - 蓝色是金属层
  - 晶体管源和漏有晶体接触
  - 绿色为晶体管 (上面为PMOS，下面为NMOS)
    - 空穴迁移率比电子迁移率低一约半，所以PMOS响应更慢
    - 为了两者一致需要PMOS为NMOS一倍
  - 红色为多晶栅
  - 黑色为接触孔

![](https://github.com/VenciFreeman/Notes/blob/master/fig/ME04_chapter01_fig02.jpg)

![](https://github.com/VenciFreeman/Notes/blob/master/fig/ME04_chapter01_fig03.jpg)

|     阱     | 薄氧化层 (做晶体管的区域) | NMOS管区域 |  PMOS管区域  |
| :--------: | :-----------------------: | :--------: | :----------: |
| **多晶硅** |         **孔板**          | **金属板** | **整个版图** |

## 寄生效应

### 寄生电阻

- 电阻不可忽略
- 影响晶体管特性，所以把源和漏用金属线贯通
  - 需要用方案3，而不是方案4

![](https://github.com/VenciFreeman/Notes/blob/master/fig/ME04_chapter01_fig04.jpg)

#### 过孔电阻

> Via Resistance

- 多孔串联可以减小有效接触电阻
- 铜工艺有更小的过孔电阻

### 寄生电容

- 栅-沟道电容

  - 栅氧很薄，所以栅电容是最大的寄生电容

- 栅-源/漏搭接 (overlap)电容

- 衬底扩散电容

  $$
  C_{SB}=C_{DB}=(W+2I_{diff})(L_D+2I_{diff})
  $$

- 多栅电容

$$
R_{gate}=L_{gate}R_{sq,poly}
$$

![](https://github.com/VenciFreeman/Notes/blob/master/fig/ME04_chapter01_fig05.jpg)

- 线的寄生电容
  - 上下层间电容
  - 同层连线间电容

### 延迟效应



### 串扰效应

> Cross Talk



### 闩锁效应

> Latch Up



### 电压降效应

> IR Drop



## 良率、可靠性

## 封装与三维集成