function this = GlobalVerilog
    % 1 8
    % 2 8
    % 3 8
    % 4 8
    % 5 8
    % 6 8
    % 7 8
    this = hdlcoderprops.GlobalVerilog;
    % 9 11
    % 10 11
    set(this, 'base_data_type', 'wire', 'reg_data_type', 'reg ', 'comment_char', '//', 'assign_prefix', 'assign ', 'assign_op', '=', 'array_deref', '[]', 'loop_unrolling', true, 'split_entity_arch', false);
    % 12 19
    % 13 19
    % 14 19
    % 15 19
    % 16 19
    % 17 19
    % 18 19
end % function
