<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    
    <title>CPUの合成 | Verylで作るCPU</title>

    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="M拡張の実装" href="10-impl-m.html">
    <link rel="prev" title="CPUのパイプライン化" href="05a-pipeline.html">
    <meta name="generator" content="Re:VIEW Starter">

    <script async defer src="https://buttons.github.io/buttons.js"></script>

  </head>
  <body style="background-color:#eff4ff">
    <div class="page-outer" style="background-color:white">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るCPU</a>

        <div style="display:flex; gap:10px; align-items: center;">
          <a class="github-button" href="https://github.com/nananapo/veryl-riscv-book" data-color-scheme="no-preference: light_high_contrast; light: light; dark: dark;" data-size="large" data-show-count="true" aria-label="Star nananapo/veryl-riscv-book on GitHub">Star</a>
          <div style="">
            <a href="https://twitter.com/share?ref_src=twsrc%5Etfw" class="twitter-share-button" data-show-count="false">Tweet</a>
          </div>
          <div style="margin-bottom: 14px;" id="share-facebook" class="fb-share-button" data-href="" data-layout="" data-size=""><a target="_blank" href="https://www.facebook.com/sharer/sharer.php?u=https%3A%2F%2Finvalid.invalid%2F&amp;src=sdkpreparse" class="fb-xfbml-parse-ignore">Facebookでシェアする</a></div>
        </div>
        <ul class="toc toc-1">
    <li class="toc-chapter"><a href="./00-preface.html">まえがき</a></li>
<li class="toc-part">第I部 RV32I/RV64Iの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./02-setup.html">1 環境構築</a></li>
    <li class="toc-chapter"><a href="./03-veryl.html">2 ハードウェア記述言語 Veryl</a></li>
    <li class="toc-chapter"><a href="./04-impl-rv32i.html">3 RV32Iの実装</a></li>
    <li class="toc-chapter"><a href="./04a-zicsr.html">4 Zicsr拡張の実装</a></li>
    <li class="toc-chapter"><a href="./04b-riscvtests.html">5 riscv-testsによるテスト</a></li>
    <li class="toc-chapter"><a href="./05-impl-rv64i.html">6 RV64Iの実装</a></li>
    <li class="toc-chapter"><a href="./05a-pipeline.html">7 CPUのパイプライン化</a></li>
    <li class="toc-chapter"><a href="./05b-synth.html">8 CPUの合成</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="./05b-synth.html#h8-1">8.1 FPGAとは何か？</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-2">8.2 LEDの制御</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-3">8.3 FPGAへの合成① (Tang Nano 9K)</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-4">8.4 FPGAへの合成② (PYNQ-Z1)</a></li>
      </ul>
    </li>
  </ul>
</li>
<li class="toc-part">第II部 RV64IMACの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./10-impl-m.html">9 M拡張の実装</a></li>
    <li class="toc-chapter"><a href="./11-impl-exception.html">10 例外の実装</a></li>
    <li class="toc-chapter"><a href="./12-impl-mmio.html">11 Memory-mapped I/Oの実装</a></li>
    <li class="toc-chapter"><a href="./13-impl-a.html">12 A拡張の実装</a></li>
    <li class="toc-chapter"><a href="./14-impl-c.html">13 C拡張の実装</a></li>
  </ul>
</li>
<li class="toc-part">第III部 特権/割り込みの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./20-mmode-csr.html">14 M-modeの実装 (1. CSRの実装)</a></li>
    <li class="toc-chapter"><a href="./21-impl-interrupt.html">15 M-modeの実装 (2. 割り込みの実装)</a></li>
    <li class="toc-chapter"><a href="./22-umode-csr.html">16 U-modeの実装</a></li>
    <li class="toc-chapter"><a href="./23-smode-csr.html">17 S-modeの実装 (1. CSRの実装)</a></li>
    <li class="toc-chapter"><a href="./24-impl-paging.html">18 S-modeの実装 (2. 仮想記憶システム)</a></li>
    <li class="toc-chapter"><a href="./25-impl-plic.html">19 PLICの実装</a></li>
    <li class="toc-chapter"><a href="./26-run-linux.html">20 Linuxを動かす</a></li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99-postface.html">あとがき (第Ⅰ部)</a></li>
    <li class="toc-chapter"><a href="./99b-postface.html">あとがき (第Ⅱ部、第Ⅲ部)</a></li>
    <li class="toc-chapter"><a href="./100-contribute.html">このプロジェクトに貢献する</a></li>
    <li class="toc-chapter"><a href="./bib.html">参考文献</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
  <h1 class="boldlines center twolines"><a id="h8"></a><span class="secno">第8章</span> <br/>CPUの合成</h1>
<p>これまでの章では、RV64IのCPUを作成してパイプライン化しました。今までは動作確認とテストはシミュレータで行っていましたが、本章では実機(FPGA)でCPUを動かします。</p>
<div id="pynq_z1" class="image">
<img src="images/05b-synth/pynq_z1.png" alt="PYNQ-Z1" class="img" style="width:30%" />
<p class="caption">
図8.1: PYNQ-Z1
</p>
</div>

<h2 class="numbox"><a id="h8-1"></a><span class="secno">8.1</span> FPGAとは何か？</h2>
<p>集積回路を製造するには手間と時間とお金が必要です。FPGAを使うと、少しの手間と少しの時間、安価に集積回路の実現をお試しできます。</p>
<p><b>FPGA</b>(Field Programmable Gate Array)は、任意の論理回路を実現できる集積回路のことです。ハードウェア記述言語で設計した論理回路をFPGA上に設定することで、実際に集積回路を製造しなくても実機で論理回路を再現できます。</p>
<p>「任意の論理回路を実現できる集積回路」は、主にプロダクトターム方式、またはルックアップ・テーブル方式で構成されています。本書では<b>ルックアップ・テーブル</b>(Lookup Table, <b>LUT</b>)方式のFPGAを利用します。</p>
<div id="lut_sample_truth" class="table">
<p class="caption">表8.1: 真理値表の例</p>
<table>
<tr class="hline"><th>X</th><th>Y</th><th>A</th></tr>
<tr class="hline"><td>0</td><td>0</td><td>0</td></tr>
<tr class="hline"><td>0</td><td>1</td><td>1</td></tr>
<tr class="hline"><td>1</td><td>0</td><td>1</td></tr>
<tr class="hline"><td>1</td><td>1</td><td>0</td></tr>
</table>
</div>
<div id="lut" class="image">
<img src="images/05b-synth/lut.png" alt="&lt;span class=&quot;tableref&quot;&gt;&lt;a href=&quot;./05b-synth.html#lut_sample_truth&quot;&gt;表8.1&lt;/a&gt;&lt;/span&gt;を実現するLUT" class="img" style="width:40%" />
<p class="caption">
図8.2: <span class="tableref"><a href="./05b-synth.html#lut_sample_truth">表8.1</a></span>を実現するLUT
</p>
</div>
<p>LUTとは、真理値表を記憶素子に保存しておいて、入力によって記憶された真理値を選択して出力する回路のことです。例えば、2つの入力<code class="inline-code">X</code>と<code class="inline-code">Y</code>を受け取って<code class="inline-code">A</code>を出力する論理回路(<span class="tableref"><a href="./05b-synth.html#lut_sample_truth">表8.1</a></span>)は、<span class="imgref"><a href="./05b-synth.html#lut">図8.2</a></span>の回路で実現できます。ここでマルチプレクサ(multiplexer, MUX)とは、複数の入力を選択信号によって選択して出力する回路のことです。</p>
<p><span class="imgref"><a href="./05b-synth.html#lut">図8.2</a></span>では、記憶素子のデータを<code class="inline-code">Y</code>によって選択し、さらに<code class="inline-code">X</code>によって選択することで2入力1出力の真理値表の論理回路を実現しています。入力がN個で出力がM個のLUTのことをN入力M出力LUTと呼びます。</p>
<p>ルックアップ・テーブル方式のFPGAは、多数のLUT、入出力装置、これらを相互接続するための配線によって構成されています。また、乗算回路やメモリなどの部品はFPGAよりも専用の回路で実現した方が良い<sup><a id="fnb-memory.fpga" href="#fn-memory.fpga" class="noteref" epub:type="noteref">*1</a></sup>ので、メモリや乗算回路の部品が内蔵されていることがあります。</p>
<div class="footnote-list">
<div class="footnote" id="fn-memory.fpga" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*1] </span>例えばメモリは同じパターンの論理回路の繰り返しで大きな面積を要します。メモリはよく利用される回路であるため、専用の回路を用意した方が空間的な効率が改善される上に、遅延が少なくなるという利点があります</p></div>
</div><!--/.footnote-list-->
<p>本書では2つのFPGA(Tang Nano 9K、PYNQ-Z1)を使用して実機でCPUを動作させます。2024年11月12日時点ではどちらも秋月電子通商で入手できて、Tang Nano 9KはAliExpressで3000円くらい、PYNQ-Z1は秋月電子通商で50000円くらいで入手できます。</p>

<h2 class="numbox"><a id="h8-2"></a><span class="secno">8.2</span> LEDの制御</h2>
<div id="tangmega138k_led" class="image">
<img src="images/05b-synth/tangmega138k_led.jpg" alt="Tang Mega 138K ProのLED(6個)" class="img" style="width:100%" />
<p class="caption">
図8.3: Tang Mega 138K ProのLED(6個)
</p>
</div>
<p>大抵のFPGAボードにはLEDがついています。本章では2つのテストプログラム(LEDを点灯させる、LEDを点滅させる)によって、CPUの動作確認を行います。</p>
<p>LEDはトップモジュールのポートを経由して制御します(<span class="imgref"><a href="./05b-synth.html#ledreg_to_led">図8.4</a></span>)。ポートとLEDの接続方法は合成系によって異なるため、それらの接続方法は後で考えます。CPUからLEDを制御するには、メモリ経由で制御する、CSRによって制御するなどの方法が考えられます。本書ではLEDを制御するためのCSRを実装して、CSRをトップモジュールのポートに接続することでLEDを制御します。</p>
<div id="ledreg_to_led" class="image">
<img src="images/05b-synth/ledreg_to_led.png" alt="CSRのLED制御用レジスタがLEDに接続される" class="img" style="width:70%" />
<p class="caption">
図8.4: CSRのLED制御用レジスタがLEDに接続される
</p>
</div>

<h3 class="none"><a id="h8-2-1"></a><span class="secno">8.2.1</span> CSRにLED制御用レジスタを実装する</h3>
<p>RISC-VのCSRのアドレス空間には、読み込みと書き込みができるCSRを自由に定義できる場所(<code class="inline-code">0x800</code>から<code class="inline-code">0x8FF</code>)が用意されています<sup><a id="fnb-riscv.isa.csr_addr" href="#fn-riscv.isa.csr_addr" class="noteref" epub:type="noteref">*2</a></sup>。これの先頭アドレス<code class="inline-code">0x800</code>をLEDの制御用レジスタのアドレスとして実装を進めます。</p>
<div class="footnote-list">
<div class="footnote" id="fn-riscv.isa.csr_addr" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*2] </span>The RISC-V Instruction Set Manual Volume II: Privileged Architecture version 20240411 Table 3. Allocation of RISC-V CSR address ranges.</p></div>
</div><!--/.footnote-list-->
<p>まず、<code class="inline-code">CsrAddr</code>型にLED制御用レジスタのアドレスを追加します(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.addr">リスト8.1</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.addr" class="caption-code">
<span class="caption">リスト8.1: リスト8.1: LEDの制御用レジスタのアドレスを追加する (csrunit.veryl)</span>
<pre class="list language-addr">    enum CsrAddr: logic&lt;12&gt; {
        MTVEC = 12'h305,
        MEPC = 12'h341,
        MCAUSE = 12'h342,
        <b>LED = 12'h800,</b>
    }
</pre>
</div>
<p>書き込みマスクはすべて書き込み可にします(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.wmask">リスト8.2</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.wmask" class="caption-code">
<span class="caption">リスト8.2: リスト8.2: LEDの制御用レジスタの書き込みマスク (csrunit.veryl)</span>
<pre class="list language-wmask">    const LED_WMASK   : UIntX = 'hffff_ffff_ffff_ffff;
</pre>
</div>
<p>LEDの制御用レジスタをcsrunitモジュールのポートに定義します。CSRの幅はUIntXです(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.port">リスト8.3</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.port" class="caption-code">
<span class="caption">リスト8.3: リスト8.3: LEDの制御用レジスタを定義する (csrunit.veryl)</span>
<pre class="list language-port">module csrunit (
    ...
    rdata      : output UIntX       ,
    raise_trap : output logic       ,
    trap_vector: output Addr        ,
    <b>led        : output UIntX       ,</b>
) {
</pre>
</div>
<p><code class="inline-code">rdata</code>と<code class="inline-code">wmask</code>にLEDの制御用レジスタの値を割り当てます(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.rdata_wmask">リスト8.4</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.rdata_wmask" class="caption-code">
<span class="caption">リスト8.4: リスト8.4: rdataとwmaskに値を割り当てる (csrunit.veryl)</span>
<pre class="list language-rdata_wmask">    // read
    rdata = case csr_addr {
        CsrAddr::MTVEC : mtvec,
        CsrAddr::MEPC  : mepc,
        CsrAddr::MCAUSE: mcause,
        <b>CsrAddr::LED   : led,</b>
        default        : 'x,
    };
    // write
    wmask = case csr_addr {
        CsrAddr::MTVEC : MTVEC_WMASK,
        CsrAddr::MEPC  : MEPC_WMASK,
        CsrAddr::MCAUSE: MCAUSE_WMASK,
        <b>CsrAddr::LED   : LED_WMASK,</b>
        default        : 0,
    };
</pre>
</div>
<p>リセット時にLEDの制御用レジスタの値を0に設定します(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.reset">リスト8.5</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.reset" class="caption-code">
<span class="caption">リスト8.5: リスト8.5: リセット値の設定 (csrunit.veryl)</span>
<pre class="list language-reset">    if_reset {
        mtvec  = 0;
        mepc   = 0;
        mcause = 0;
        <b>led    = 0;</b>
    } else {
</pre>
</div>
<p>LEDの制御用レジスタへの書き込み処理を実装します(<span class="listref"><a href="./05b-synth.html#csrunit.veryl.ledcsr-range.write">リスト8.6</a></span>)。</p>
<div id="csrunit.veryl.ledcsr-range.write" class="caption-code">
<span class="caption">リスト8.6: リスト8.6: LEDの制御用レジスタへの書き込み (csrunit.veryl)</span>
<pre class="list language-write">    case csr_addr {
        CsrAddr::MTVEC : mtvec  = wdata;
        CsrAddr::MEPC  : mepc   = wdata;
        CsrAddr::MCAUSE: mcause = wdata;
        <b>CsrAddr::LED   : led    = wdata;</b>
        default        : {}
    }
</pre>
</div>

<h3 class="none"><a id="h8-2-2"></a><span class="secno">8.2.2</span> トップモジュールにLEDを制御するポートを実装する</h3>
<p>LEDはトップモジュールのポートを経由して制御します(<span class="imgref"><a href="./05b-synth.html#ledreg_to_led">図8.4</a></span>)。そのため、トップモジュールにLEDを制御するポートを作成して、csrunitのLEDの制御用レジスタの値を接続します(<span class="listref"><a href="./05b-synth.html#core.veryl.ledcsr-range.port">リスト8.7</a></span>、<span class="listref"><a href="./05b-synth.html#core.veryl.ledcsr-range.inst">リスト8.8</a></span>、<span class="listref"><a href="./05b-synth.html#top.veryl.ledcsr-range.port">リスト8.9</a></span>、<span class="listref"><a href="./05b-synth.html#top.veryl.ledcsr-range.inst">リスト8.10</a></span>)。LEDの個数はFPGAによって異なるため、とりあえずXLEN(=64)ビットのポートを定義します。</p>
<div id="core.veryl.ledcsr-range.port" class="caption-code">
<span class="caption">リスト8.7: リスト8.7: coreモジュールにポートを追加する (core.veryl)</span>
<pre class="list language-port">module core (
    clk     : input   clock                                    ,
    rst     : input   reset                                    ,
    i_membus: modport membus_if::&lt;ILEN, XLEN&gt;::master          ,
    d_membus: modport membus_if::&lt;MEM_DATA_WIDTH, XLEN&gt;::master,
    <b>led     : output  UIntX                                    ,</b>
</pre>
</div>
<div id="core.veryl.ledcsr-range.inst" class="caption-code">
<span class="caption">リスト8.8: リスト8.8: csrunitモジュールのledポートと接続する (core.veryl)</span>
<pre class="list language-inst">    inst csru: csrunit (
        ...
        rdata      : csru_rdata      ,
        raise_trap : csru_raise_trap ,
        trap_vector: csru_trap_vector,
        <b>led                          ,</b>
    );
</pre>
</div>
<div id="top.veryl.ledcsr-range.port" class="caption-code">
<span class="caption">リスト8.9: リスト8.9: topモジュールにポートを追加する (top.veryl)</span>
<pre class="list language-port">module top #(
    param MEMORY_FILEPATH_IS_ENV: bit    = 1                 ,
    param MEMORY_FILEPATH       : string = &quot;MEMORY_FILE_PATH&quot;,
) (
    clk: input  clock,
    rst: input  reset,
    <b>led: output UIntX,</b>
    #[ifdef(TEST_MODE)]
    test_success: output bit,
) {
</pre>
</div>
<div id="top.veryl.ledcsr-range.inst" class="caption-code">
<span class="caption">リスト8.10: リスト8.10: coreモジュールのledポートと接続する (top.veryl)</span>
<pre class="list language-inst">    inst c: core (
        clk       ,
        rst       ,
        i_membus  ,
        d_membus  ,
        <b>led       ,</b>
    );
</pre>
</div>
<p>CSRの読み書きによってLED制御用のポートを制御できるようになりました。</p>

<h3 class="none"><a id="h8-2-3"></a><span class="secno">8.2.3</span> テストを作成する</h3>

<h4><a id="h8-2-3-1"></a>LEDを点灯させるプログラム</h4>
<p>LEDを点灯させるプログラムを作成します(<span class="listref"><a href="./05b-synth.html#led.asm.led-test">リスト8.11</a></span>、<span class="listref"><a href="./05b-synth.html#led.hex.led-test">リスト8.12</a></span>)。CSRRWI命令で<code class="inline-code">0x800</code>に12(<code class="inline-code">'b01100</code>)を書き込みます。</p>
<div id="led.asm.led-test" class="caption-code">
<span class="caption">リスト8.11: リスト8.11: LEDを点灯させるプログラム (test/led.asm)</span>
<pre class="list language-led-test">80065073 //  0: csrrwi x0, 0x800, 12
00000067 //  4: jal x0, 0
</pre>
</div>
<div id="led.hex.led-test" class="caption-code">
<span class="caption">リスト8.12: リスト8.12: LEDを点灯させるプログラム (test/led.hex)</span>
<pre class="list language-led-test">0000006780065073
</pre>
</div>

<h4><a id="h8-2-3-2"></a>LEDを点滅させるプログラム</h4>
<p>LEDを点滅させるプログラムを作成します(<span class="listref"><a href="./05b-synth.html#led_counter.asm.led-test">リスト8.13</a></span>、<span class="listref"><a href="./05b-synth.html#led_counter.hex.led-test">リスト8.14</a></span>)。これはちょっと複雑です。</p>
<div id="led_counter.asm.led-test" class="caption-code">
<span class="caption">リスト8.13: リスト8.13: LEDを点滅させるプログラム (test/led_counter.asm)</span>
<pre class="list language-led-test">000f40b7 //  0: lui x1, 244
24008093 //  4: addi x1, x1, 576
00000113 //  8: addi x2, x0, 0
00110113 //  c: addi x2, x2, 1
fe209ee3 // 10: bne x1, x2, -4
800031f3 // 14: csrrc x3, 0x800, x0
00118193 // 18: addi x3, x3, 1
80019073 // 1c: csrrw x0, 0x800, x3
00000067 // 20: jalr x0, 0(x0)
00000067 // 24: jalr x0, 0(x0)
</pre>
</div>
<div id="led_counter.hex.led-test" class="caption-code">
<span class="caption">リスト8.14: リスト8.14: LEDを点滅させるプログラム (test/led_counter.hex)</span>
<pre class="list language-led-test">24008093000f40b7
0011011300000113
800031f3fe209ee3
8001907300118193
0000006700000067
</pre>
</div>
<p><span class="listref"><a href="./05b-synth.html#led_counter.asm.led-test">リスト8.13</a></span>は次のように動作します。</p>
<ol start="1" type="1">
<li>x1に1000000(<code class="inline-code">(244 &lt;&lt; 12) + 576</code>)を代入する</li>
<li>x2に0を代入</li>
<li>x2がx1と一致するまでx2に1を足し続ける</li>
<li>LEDのCSRをx3に読み取り、1を足した値を書き込む</li>
<li>1 ~ 4を繰り返す</li>
</ol>
<p>これにより、LEDの制御用レジスタは一定の時間ごとに<code class="inline-code">0</code>→<code class="inline-code">1</code>→<code class="inline-code">2</code>と値が変わっていきます。</p>

<h2 class="numbox"><a id="h8-3"></a><span class="secno">8.3</span> FPGAへの合成① (Tang Nano 9K)</h2>
<p>Tang Nano 9KをターゲットにCPUを合成します。使用するEDAのバージョンは次の通りです。</p>
<ul>
<li>GOWIN FPGA Designer V1.9.10.03
</li>
<li>Gowin Programmer Version 1.9.9
</li>
</ul>

<h3 id="tangnano9k.create_top" class="none"><a id="h8-3-1"></a><span class="secno">8.3.1</span> 合成用のモジュールを作成する</h3>
<div id="tangnano9k_led" class="image">
<img src="images/05b-synth/tangnano9k_led.jpg" alt="Tang Nano 9KのLED(6個)" class="img" style="width:70%" />
<p class="caption">
図8.5: Tang Nano 9KのLED(6個)
</p>
</div>
<p>Tang Nano 9KにはLEDが6個実装されています(<span class="imgref"><a href="./05b-synth.html#tangnano9k_led">図8.5</a></span>)。そのため、LEDの制御には6ビット必要です。それに対して、topモジュールの<code class="inline-code">led</code>ポートは64ビットであるため、ビット幅が一致しません。</p>
<p>Tang Nano 9Kのためだけにtopモジュールの<code class="inline-code">led</code>ポートのビット幅を変更すると柔軟性がなくなってしまうため、topモジュールの上位に合成用のモジュールを作成して調整します。</p>
<p><code class="inline-code">src/top_tang.veryl</code>を作成し、次のように記述します(<span class="listref"><a href="./05b-synth.html#top_tang.veryl.tangnano9k">リスト8.15</a></span>)。top_tangモジュールの<code class="inline-code">led</code>ポートは6ビットとして定義して、topモジュールの<code class="inline-code">led</code>ポートの下位6ビットを接続しています。</p>
<div id="top_tang.veryl.tangnano9k" class="caption-code">
<span class="caption">リスト8.15: リスト8.15: Tang Nano 9K用の最上位モジュール (top_tang.veryl)</span>
<pre class="list language-tangnano9k">import eei::*;

module top_tang (
    clk: input  clock   ,
    rst: input  reset   ,
    led: output logic&lt;6&gt;,
) {
    // CSRの下位ビットをLEDに接続する
    var led_top: UIntX;
    always_comb {
        led = led_top[5:0];
    }

    inst t: top #(
        MEMORY_FILEPATH_IS_ENV: 0 ,
        MEMORY_FILEPATH       : &quot;&quot;,
    ) (
        clk         ,
        rst         ,
        led: led_top,
        #[ifdef(TEST_MODE)]
        test_success: _,
    );
}
</pre>
</div>

<h3 id="tangnano9k.create_project" class="none"><a id="h8-3-2"></a><span class="secno">8.3.2</span> プロジェクトを作成する</h3>
<p>新規プロジェクトを作成します。GOWIN FPGA Designerを開いて、Quick Startの<code class="inline-code">New Project...</code>を選択します。選択したら表示されるウィンドウでは、FPGA Design Projectを選択してOKを押してください(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fnew__project">図8.6</a></span>)。</p>
<div id="id_gowin_2Fnew__project" class="image">
<img src="images/05b-synth/gowin/new_project.png" alt="FPGA Design Projectを選択する" class="img" />
<p class="caption">
図8.6: FPGA Design Projectを選択する
</p>
</div>
<p>プロジェクト名と場所を指定します。プロジェクト名はtangnano9k、場所は好きな場所に指定してください(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fproject__name">図8.7</a></span>)。</p>
<div id="id_gowin_2Fproject__name" class="image">
<img src="images/05b-synth/gowin/project_name.png" alt="プロジェクト名と場所の指定" class="img" />
<p class="caption">
図8.7: プロジェクト名と場所の指定
</p>
</div>
<p>ターゲットのFPGAを選択します。<code class="inline-code">GW1NR-LV9QN88PC6/I5</code>を選択して、Nextを押してください(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fselect__device">図8.8</a></span>)。</p>
<div id="id_gowin_2Fselect__device" class="image">
<img src="images/05b-synth/gowin/select_device.png" alt="ターゲットを選択する" class="img" />
<p class="caption">
図8.8: ターゲットを選択する
</p>
</div>
<p>プロジェクトが作成されました(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fcreated__project">図8.9</a></span>)。</p>
<div id="id_gowin_2Fcreated__project" class="image">
<img src="images/05b-synth/gowin/created_project.png" alt="プロジェクトが作成された" class="img" />
<p class="caption">
図8.9: プロジェクトが作成された
</p>
</div>

<h3 id="tangnano9k.change_setting" class="none"><a id="h8-3-3"></a><span class="secno">8.3.3</span> 設定を変更する</h3>
<p>プロジェクトのデフォルト設定ではSystemVerilogを利用できないため、設定を変更します。</p>
<p>ProjectのConfigurationから、設定画面を開きます(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fopen__configuration">図8.10</a></span>)。</p>
<div id="id_gowin_2Fopen__configuration" class="image">
<img src="images/05b-synth/gowin/open_configuration.png" alt="設定画面を開く" class="img" />
<p class="caption">
図8.10: 設定画面を開く
</p>
</div>
<p>SynthesizeのVerilog Languageを<code class="inline-code">System Verilog 2017</code>に設定します。同じ画面でトップモジュール(Top Module/Entity)を設定できるため、<code class="inline-code">core_top_tang</code>を指定します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fconfiguration">図8.11</a></span>)。</p>
<div id="id_gowin_2Fconfiguration" class="image">
<img src="images/05b-synth/gowin/configuration.png" alt="設定を変更する" class="img" />
<p class="caption">
図8.11: 設定を変更する
</p>
</div>

<h3 id="tangnano9k.import" class="none"><a id="h8-3-4"></a><span class="secno">8.3.4</span> 設計ファイルを追加する</h3>
<p>Verylのソースファイルをビルドして、生成されるファイルリスト(<code class="inline-code">core.f</code>)を利用して、生成されたSystemVerilogソースファイルをプロジェクトに追加します。</p>
<p>Gowin FPGA Programmerでファイルを追加するには、ウィンドウ下部のConsole画面で<code class="inline-code">add_file</code>を実行します。しかし、<code class="inline-code">add_file</code>はファイルリストの読み込みに対応していないので、ファイルリストを読み込んで<code class="inline-code">add_file</code>を実行するスクリプトを作成します(<span class="listref"><a href="./05b-synth.html#add_file.tcl.tangnano9k">リスト8.16</a></span>)。</p>
<div id="add_file.tcl.tangnano9k" class="caption-code">
<span class="caption">リスト8.16: リスト8.16: add_files.tcl</span>
<pre class="list language-tangnano9k">set file_list [open &quot;ファイルリストのパス&quot; r]
while {[gets $file_list line] != -1} {
    # skip blank or comment line
    if {[string trim $line] eq &quot;&quot; || [string index $line 0] eq &quot;#&quot;} {
        continue
    }
    # add file to project
    add_file $line
}
close $file_list
</pre>
</div>
<p>ウィンドウの下部にあるConsole画面で、次のコマンドを実行します(<span class="listref"><a href="./05b-synth.html#gowin.add_files.command">リスト8.17</a></span>、<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fsource__add__files">図8.12</a></span>)。VerylをWSLで実行してGOWIN FPGA DesignerをWindowsで開いている場合、ファイルリスト内のパスをWindowsから参照できるパスに変更する必要があります。</p>
<div id="gowin.add_files.command" class="caption-code">
<span class="caption">リスト8.17: リスト8.17: Tclスクリプトを実行する</span>
<pre class="list language-command">source add_files.tclのパス
</pre>
</div>
<div id="id_gowin_2Fsource__add__files" class="image">
<img src="images/05b-synth/gowin/source_add_files.png" alt="コマンドを実行する" class="img" />
<p class="caption">
図8.12: コマンドを実行する
</p>
</div>
<p>ソースファイルを追加できました(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fadded__files">図8.13</a></span>)。</p>
<div id="id_gowin_2Fadded__files" class="image">
<img src="images/05b-synth/gowin/added_files.png" alt="ソースファイルの追加に成功した" class="img" />
<p class="caption">
図8.13: ソースファイルの追加に成功した
</p>
</div>

<h3 id="tangnano9k.create_constraint" class="none"><a id="h8-3-5"></a><span class="secno">8.3.5</span> 制約ファイルを作成する</h3>

<h4 id="tangnano9k.cst"><a id="h8-3-5-1"></a>物理制約</h4>
<p>top_tangモジュールのclk、rst、ledポートを、それぞれTang Nano 9Kの水晶発振器、ボタン、LEDに接続します。接続の設定には物理制約ファイルを作成します。</p>
<p>新しくファイルを作成するので、プロジェクトを左クリックしてNew Fileを選択します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fnew__file">図8.14</a></span>)。</p>
<div id="id_gowin_2Fnew__file" class="image">
<img src="images/05b-synth/gowin/new_file.png" alt="New Fileを選択する" class="img" />
<p class="caption">
図8.14: New Fileを選択する
</p>
</div>
<p>物理制約ファイルを選択します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fselect__cst">図8.15</a></span>)。</p>
<div id="id_gowin_2Fselect__cst" class="image">
<img src="images/05b-synth/gowin/select_cst.png" alt="物理制約ファイルを選択する" class="img" />
<p class="caption">
図8.15: 物理制約ファイルを選択する
</p>
</div>
<p>名前は<code class="inline-code">tangnano9k.cst</code>にします(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fnew__cst__file">図8.16</a></span>)。</p>
<div id="id_gowin_2Fnew__cst__file" class="image">
<img src="images/05b-synth/gowin/new_cst_file.png" alt="名前を設定する" class="img" />
<p class="caption">
図8.16: 名前を設定する
</p>
</div>
<p>物理制約ファイルには、次のように記述します(<span class="listref"><a href="./05b-synth.html#tangnano9k.cst.tangnano9k">リスト8.18</a></span>)。</p>
<div id="tangnano9k.cst.tangnano9k" class="caption-code">
<span class="caption">リスト8.18: リスト8.18: 物理制約ファイル (tangnano9k.cst)</span>
<pre class="list language-tangnano9k">// Clock and Reset
IO_LOC &quot;clk&quot; 52;
IO_PORT &quot;clk&quot; IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC &quot;rst&quot; 4;
IO_PORT &quot;rst&quot; PULL_MODE=UP;

// LED
IO_LOC &quot;led[5]&quot; 16;
IO_LOC &quot;led[4]&quot; 15;
IO_LOC &quot;led[3]&quot; 14;
IO_LOC &quot;led[2]&quot; 13;
IO_LOC &quot;led[1]&quot; 11;
IO_LOC &quot;led[0]&quot; 10;

IO_PORT &quot;led[5]&quot; PULL_MODE=UP DRIVE=8;
IO_PORT &quot;led[4]&quot; PULL_MODE=UP DRIVE=8;
IO_PORT &quot;led[3]&quot; PULL_MODE=UP DRIVE=8;
IO_PORT &quot;led[2]&quot; PULL_MODE=UP DRIVE=8;
IO_PORT &quot;led[1]&quot; PULL_MODE=UP DRIVE=8;
IO_PORT &quot;led[0]&quot; PULL_MODE=UP DRIVE=8;
</pre>
</div>
<p><code class="inline-code">IO_LOC</code>で接続する場所の名前を指定します。</p>
<p>場所の名前はTang Nano 9Kのデータシートで確認できます。例えば<span class="imgref"><a href="./05b-synth.html#tangnano9k_datasheet_led">図8.17</a></span>と<span class="imgref"><a href="./05b-synth.html#tangnano9k_datasheet_ledpos">図8.18</a></span>から、LEDは<code class="inline-code">10</code>、<code class="inline-code">11</code>、<code class="inline-code">13</code>、<code class="inline-code">14</code>、<code class="inline-code">15</code>、<code class="inline-code">16</code>に割り当てられていることが分かります。また、LEDが負論理(<code class="inline-code">1</code>で消灯、<code class="inline-code">0</code>で点灯)であることが分かります。水晶発信器とボタンについても、データシートを見て確認してください。</p>
<div id="tangnano9k_datasheet_led" class="image">
<img src="images/05b-synth/tangnano9k_datasheet_led.png" alt="LED" class="img" />
<p class="caption">
図8.17: LED
</p>
</div>
<div id="tangnano9k_datasheet_ledpos" class="image">
<img src="images/05b-synth/tangnano9k_datasheet_ledpos.png" alt="PIN10_IOL～の接続先" class="img" />
<p class="caption">
図8.18: PIN10_IOL～の接続先
</p>
</div>

<h4 id="tangnano9k.sdc"><a id="h8-3-5-2"></a>タイミング制約</h4>
<p>FPGAが何MHzで動くかをタイミング制約ファイルに記述します。</p>
<p>物理制約ファイルと同じようにAdd Fileを選択して、タイミング制約ファイルを作成します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fselect__timing">図8.19</a></span>)。</p>
<div id="id_gowin_2Fselect__timing" class="image">
<img src="images/05b-synth/gowin/select_timing.png" alt="タイミング制約ファイルを選択する" class="img" />
<p class="caption">
図8.19: タイミング制約ファイルを選択する
</p>
</div>
<p>名前は<code class="inline-code">timing.sdc</code>にします(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fnew__timing__file">図8.20</a></span>)。</p>
<div id="id_gowin_2Fnew__timing__file" class="image">
<img src="images/05b-synth/gowin/new_timing_file.png" alt="名前を設定する" class="img" />
<p class="caption">
図8.20: 名前を設定する
</p>
</div>
<p>タイミング制約ファイルには、次のように記述します(<span class="listref"><a href="./05b-synth.html#timing.sdc.tangnano9k">リスト8.19</a></span>)。</p>
<div id="timing.sdc.tangnano9k" class="caption-code">
<span class="caption">リスト8.19: リスト8.19: タイミング制約ファイル (timing.sdc)</span>
<pre class="list language-tangnano9k">create_clock -name clk -period 37.037 -waveform {0 18.518} [get_ports {clk}]
</pre>
</div>
<p>Tang Nano 9Kの水晶発振器は27MHzで振動します。そのため、<code class="inline-code">create_clock</code>で<code class="inline-code">clk</code>ポートの周期を<code class="inline-code">37.037</code>ナノ秒(27MHz)に設定しています。</p>

<h3 id="tangnano9k.test" class="none"><a id="h8-3-6"></a><span class="secno">8.3.6</span> テスト</h3>

<h4 id="tangnano9k.test.led"><a id="h8-3-6-1"></a>LEDの点灯を確認する</h4>
<p>まず、LEDの点灯を確認します。</p>
<p>インポートされた<code class="inline-code">top_tang.sv</code>のtopモジュールをインスタンス化している場所で、<code class="inline-code">MEMORY_FILEPATH</code>パラメータの値を<code class="inline-code">test/led.hex</code>のパスに設定します(<span class="listref"><a href="./05b-synth.html#led.hex.set">リスト8.20</a></span>)。</p>
<div id="led.hex.set" class="caption-code">
<span class="caption">リスト8.20: リスト8.20: 読み込むファイルを設定する (top_tang.sv)</span>
<pre class="list language-set">core_top #(
    .MEMORY_FILEPATH_IS_ENV (0 ),
    .MEMORY_FILEPATH        (&quot;test/led.hexへのパス&quot;)
) t (
</pre>
</div>
<p>ProcessタブのSynthesizeをクリックし、合成します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fprocess__tab">図8.21</a></span>)。</p>
<div id="id_gowin_2Fprocess__tab" class="image">
<img src="images/05b-synth/gowin/process_tab.png" alt="Processタブ" class="img" />
<p class="caption">
図8.21: Processタブ
</p>
</div>
<p>そうすると、合成に失敗して<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fram__error">図8.22</a></span>のようなエラーが表示されます。</p>
<div id="id_gowin_2Fram__error" class="image">
<img src="images/05b-synth/gowin/ram_error.png" alt="合成するとエラーが発生する" class="img" />
<p class="caption">
図8.22: 合成するとエラーが発生する
</p>
</div>
<p>これは、Tang Nano 9Kに搭載されているメモリ用の部品の数が足りないために発生しているエラーです。この問題を回避するために、eeiパッケージの<code class="inline-code">MEM_ADDR_WIDTH</code>の値を<code class="inline-code">10</code>に変更します<sup><a id="fnb-mem_10" href="#fn-mem_10" class="noteref" epub:type="noteref">*3</a></sup>。メモリの幅を変更したら、Verylファイルをビルドしなおして、もう一度合成します。</p>
<div class="footnote-list">
<div class="footnote" id="fn-mem_10" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*3] </span>適当な値です</p></div>
</div><!--/.footnote-list-->
<div id="id_gowin_2Fsynth__success" class="image">
<img src="images/05b-synth/gowin/synth_success.png" alt="合成と配置配線に成功した" class="img" />
<p class="caption">
図8.23: 合成と配置配線に成功した
</p>
</div>
<p>合成に成功したら、<code class="inline-code">Place &amp; Route</code>を押して、論理回路の配置配線情報を生成します(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fsynth__success">図8.23</a></span>)。それが終了したら、Tang Nano 9KをPCに接続して、Gowin Programmerを開いて設計をFPGAに書き込みます(<span class="imgref"><a href="./05b-synth.html#id_gowin_2Fprogrammer">図8.24</a></span>)。</p>
<div id="id_gowin_2Fprogrammer" class="image">
<img src="images/05b-synth/gowin/programmer.png" alt="Program / Configureボタンを押して書き込む" class="img" />
<p class="caption">
図8.24: Program / Configureボタンを押して書き込む
</p>
</div>
<p>Tang Nano 9Kの中央2つ以外のLEDが点灯していることを確認できます。<span class="imgref"><a href="./05b-synth.html#tangnano9k_led">図8.5</a></span>の左下のボタンを押すと全てのLEDが点灯します。</p>
<div id="tangnano9k_test_led" class="image">
<img src="images/05b-synth/tangnano9k_test_led.jpg" alt="LEDの制御用レジスタの値が12(&lt;code class=&quot;inline-code&quot;&gt;64'b1100&lt;/code&gt;)なので中央2つのLEDが点灯せず、それ以外が点灯する" class="img" style="width:70%" />
<p class="caption">
図8.25: LEDの制御用レジスタの値が12(<code class="inline-code">64'b1100</code>)なので中央2つのLEDが点灯せず、それ以外が点灯する
</p>
</div>

<h4 id="tangnano9k.test.blink"><a id="h8-3-6-2"></a>LEDの点滅を確認する</h4>
<p><code class="inline-code">MEMORY_FILEPATH</code>パラメータの値を<code class="inline-code">test/led_counter.hex</code>のパスに設定します(<span class="listref"><a href="./05b-synth.html#led_counter.hex.set">リスト8.21</a></span>)。</p>
<div id="led_counter.hex.set" class="caption-code">
<span class="caption">リスト8.21: リスト8.21: 読み込むファイルを変更する (top_tang.sv)</span>
<pre class="list language-set">core_top #(
    .MEMORY_FILEPATH_IS_ENV (0 ),
    .MEMORY_FILEPATH        (&quot;test/led_counter.hexへのパス&quot;)
) t (
</pre>
</div>
<p>合成、配置配線しなおして、設計をFPGAに書き込むとLEDが点滅します<sup><a id="fnb-tangnano9k.led_counter" href="#fn-tangnano9k.led_counter" class="noteref" epub:type="noteref">*4</a></sup>。<span class="imgref"><a href="./05b-synth.html#tangnano9k_led">図8.5</a></span>の左下のボタンを押すと状態がリセットされます。</p>
<iframe width="100%" max-width="640" style="aspect-ratio: 16 / 9;" src="https://www.youtube.com/embed/OpXiXha-ZnI" title="tangnano9k test ledcounter" frameborder="0" allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share" referrerpolicy="strict-origin-when-cross-origin" allowfullscreen></iframe><div class="footnote-list">
<div class="footnote" id="fn-tangnano9k.led_counter" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*4] </span><a href="https://youtu.be/OpXiXha-ZnI" class="link">https://youtu.be/OpXiXha-ZnI</a></p></div>
</div><!--/.footnote-list-->

<h2 class="numbox"><a id="h8-4"></a><span class="secno">8.4</span> FPGAへの合成② (PYNQ-Z1)</h2>
<p>PYNQ-Z1をターゲットにCPUを合成します。使用するEDAのバージョンは次の通りです。</p>
<ul>
<li>Vivado v2023.2
</li>
</ul>
<p>初めてPYNQ-Z1を使う人は、<a href="https://www.pynq.io/boards.html" class="link">PYNQのドキュメント</a>やACRiの記事を参考に起動方法を確認して、Vivadoにボードファイルを追加してください。</p>

<h3 id="pynq_z1.create_top" class="none"><a id="h8-4-1"></a><span class="secno">8.4.1</span> 合成用のモジュールを作成する</h3>
<div id="pynq_z1_led" class="image">
<img src="images/05b-synth/pynq_z1_led.png" alt="PYNQ-Z1のLED(6個)" class="img" style="width:70%" />
<p class="caption">
図8.26: PYNQ-Z1のLED(6個)
</p>
</div>
<p>PYNQ-Z1にはLEDが6個実装されています(<span class="imgref"><a href="./05b-synth.html#pynq_z1_led">図8.26</a></span>)。本章ではボタンの上の横並びの4つのLED(<span class="imgref"><a href="./05b-synth.html#pynq_z1_led">図8.26</a></span>右下)を使用します。</p>
<p>「<a href="05b-synth.html#h8-3-1">8.3.1 合成用のモジュールを作成する</a>」とおなじように、<code class="inline-code">led</code>ポートのビット幅を一致させるためにPYNQ-Z1の合成のためのトップモジュールを作成します。</p>
<p><code class="inline-code">src/top_pynq_z1.veryl</code>を作成し、次のように記述します(<span class="listref"><a href="./05b-synth.html#top_pynq_z1.veryl.pynq_z1">リスト8.22</a></span>)。top_pynq_z1モジュールの<code class="inline-code">led</code>ポートは4ビットとして定義して、topモジュールの<code class="inline-code">led</code>ポートの下位4ビットを接続しています。</p>
<div id="top_pynq_z1.veryl.pynq_z1" class="caption-code">
<span class="caption">リスト8.22: リスト8.22: PYNQ-Z1用の最上位モジュール (top_pynq_z1.veryl)</span>
<pre class="list language-pynq_z1">import eei::*;

module top_pynq_z1 #(
    param MEMORY_FILEPATH: string = &quot;&quot;,
) (
    clk: input  clock   ,
    rst: input  reset   ,
    led: output logic&lt;4&gt;,
) {

    // CSRの下位ビットをLEDに接続する
    var led_top: UIntX;
    always_comb {
        led = led_top[3:0];
    }

    inst t: top #(
        MEMORY_FILEPATH_IS_ENV: 0              ,
        MEMORY_FILEPATH       : MEMORY_FILEPATH,
    ) (
        clk         ,
        rst         ,
        led: led_top,
        #[ifdef(TEST_MODE)]
        test_success: _,
    );
}
</pre>
</div>

<h3 id="pynq_z1.create_project" class="none"><a id="h8-4-2"></a><span class="secno">8.4.2</span> プロジェクトを作成する</h3>
<p>Vivadoを開いて、プロジェクトを作成します。Quick StartのCreate Projectを押すと、<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F0">図8.27</a></span>が出るのでNextを押します。</p>
<div id="id_xilinx_2Fpj_2F0" class="image">
<img src="images/05b-synth/xilinx/pj/0.png" alt="Nextを押す" class="img" />
<p class="caption">
図8.27: Nextを押す
</p>
</div>
<p>プロジェクト名とフォルダを入力します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F1">図8.28</a></span>)。好きな名前と場所を入力したらNextを押します。</p>
<div id="id_xilinx_2Fpj_2F1" class="image">
<img src="images/05b-synth/xilinx/pj/1.png" alt="プロジェクト名とフォルダを入力する" class="img" />
<p class="caption">
図8.28: プロジェクト名とフォルダを入力する
</p>
</div>
<p>プロジェクトの形式を設定します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F2">図8.29</a></span>)。RTL Projectを選択して、<code class="inline-code">Do not specify sources at this time</code>にチェックを入れてNextを押します。</p>
<div id="id_xilinx_2Fpj_2F2" class="image">
<img src="images/05b-synth/xilinx/pj/2.png" alt="プロジェクトの形式を選択する" class="img" />
<p class="caption">
図8.29: プロジェクトの形式を選択する
</p>
</div>
<p>ターゲットのFPGAボードを選択します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F3">図8.30</a></span>)。今回はPYNQ-Z1がターゲットなので、Boardsタブに移動してPYNQ-Z1を選択します。PYNQ-Z1が表示されない場合、ボードファイルをVivadoに追加してください。</p>
<div id="id_xilinx_2Fpj_2F3" class="image">
<img src="images/05b-synth/xilinx/pj/3.png" alt="PYNQ-Z1を選択する" class="img" />
<p class="caption">
図8.30: PYNQ-Z1を選択する
</p>
</div>
<p>概要を確認して、Nextを押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F4">図8.31</a></span>)。</p>
<div id="id_xilinx_2Fpj_2F4" class="image">
<img src="images/05b-synth/xilinx/pj/4.png" alt="Nextを押す" class="img" />
<p class="caption">
図8.31: Nextを押す
</p>
</div>
<p>プロジェクトが作成されました(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fpj_2F5">図8.32</a></span>)。</p>
<div id="id_xilinx_2Fpj_2F5" class="image">
<img src="images/05b-synth/xilinx/pj/5.png" alt="プロジェクトの画面" class="img" />
<p class="caption">
図8.32: プロジェクトの画面
</p>
</div>

<h3 id="pynq_z1.import" class="none"><a id="h8-4-3"></a><span class="secno">8.4.3</span> 設計ファイルを追加する</h3>
<p>Verylのソースファイルをビルドして、生成されるファイルリスト(<code class="inline-code">core.f</code>)を利用して、生成されたSystemVerilogソースファイルをプロジェクトに追加します。</p>
<p>Vivadoでファイルを追加するには、ウィンドウ下部のTcl Console画面で<code class="inline-code">add_file</code>を実行します。しかし、<code class="inline-code">add_file</code>はファイルリストの読み込みに対応していないので、ファイルリストを読み込んで<code class="inline-code">add_file</code>を実行するスクリプトを作成します(<span class="listref"><a href="./05b-synth.html#add_files.tcl.pynq_z1">リスト8.23</a></span>)。</p>
<div id="add_files.tcl.pynq_z1" class="caption-code">
<span class="caption">リスト8.23: リスト8.23: add_files.tcl</span>
<pre class="list language-pynq_z1">set file_list [open &quot;ファイルリストのパス&quot; r]
while {[gets $file_list line] != -1} {
    # skip blank or comment line
    if {[string trim $line] eq &quot;&quot; || [string index $line 0] eq &quot;#&quot;} {
        continue
    }
    # add file to project
    add_files -force -norecurse $line
}
close $file_list
</pre>
</div>
<p>ウィンドウの下部にあるTcl Console画面で、次のコマンドを実行します(<span class="listref"><a href="./05b-synth.html#vivado.add_files.command">リスト8.24</a></span>、<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fadd_2F0">図8.33</a></span>)。VerylをWSLで実行してVivadoをWindowsで開いている場合、ファイルリスト内のパスをWindowsから参照できるパスに変更する必要があります。</p>
<div id="vivado.add_files.command" class="caption-code">
<span class="caption">リスト8.24: リスト8.24: Tclスクリプトを実行する</span>
<pre class="list language-command">source add_files.tclのパス
</pre>
</div>
<div id="id_xilinx_2Fadd_2F0" class="image">
<img src="images/05b-synth/xilinx/add/0.png" alt="add_files.tclを実行する" class="img" />
<p class="caption">
図8.33: add_files.tclを実行する
</p>
</div>
<p>ソースファイルが追加されました(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fadd_2F1">図8.34</a></span>)。</p>
<div id="id_xilinx_2Fadd_2F1" class="image">
<img src="images/05b-synth/xilinx/add/1.png" alt="ソースファイルが追加された" class="img" />
<p class="caption">
図8.34: ソースファイルが追加された
</p>
</div>

<h3 id="pynq.new_top" class="none"><a id="h8-4-4"></a><span class="secno">8.4.4</span> Verilogのトップモジュールを作成する</h3>
<p>VerylファイルはSystemVerilogファイルに変換されますが、VivadoではトップモジュールにSystemVerilogファイルを使用できません。この問題を回避するために、Verilogでtop_pynq_z1モジュールをインスタンス化するモジュールを記述します(<span class="listref"><a href="./05b-synth.html#core_top_v.v.pynq_z1">リスト8.25</a></span>)。</p>
<div id="core_top_v.v.pynq_z1" class="caption-code">
<span class="caption">リスト8.25: リスト8.25: PYNQ-Z1用の最上位モジュール (core_top_v.v)</span>
<pre class="list language-pynq_z1">module core_top_v #(
    parameter MEMORY_FILEPATH = &quot;&quot;
) (
    input wire          clk,
    input wire          rst,
    output wire [3:0]   led
);
    core_top_pynq_z1 #(
        .MEMORY_FILEPATH(MEMORY_FILEPATH)
    ) t (
        .clk(clk),
        .rst(rst),
        .led(led)
    );
endmodule
</pre>
</div>
<p><code class="inline-code">core_top_v.v</code>をadd_filesでプロジェクトに追加します(<span class="listref"><a href="./05b-synth.html#vivado.add_files.core_top_v">リスト8.26</a></span>)。</p>
<div id="vivado.add_files.core_top_v" class="caption-code">
<span class="caption">リスト8.26: リスト8.26: Tcl Consoleで実行する</span>
<pre class="list language-core_top_v">add_files -norecurse core_top_v.vのパス
</pre>
</div>

<h3 id="pynq_z1.create_bd" class="none"><a id="h8-4-5"></a><span class="secno">8.4.5</span> ブロック図を作成する</h3>
<p>Vivadoではモジュール間の接続をブロック図によって行えます。設計したモジュールをブロック図に追加して、クロックやリセット、LEDの接続を行います。</p>

<h4><a id="h8-4-5-1"></a>ブロック図の作成とトップモジュールの設定</h4>
<p>画面左のFlow Navigatorで<code class="inline-code">Create Block Design</code>を押してブロック図を作成します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F0">図8.35</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F0" class="image">
<img src="images/05b-synth/xilinx/bd/0.png" alt="IP INTEGRATOR &amp;gt; Create Block Design" class="img" />
<p class="caption">
図8.35: IP INTEGRATOR &gt; Create Block Design
</p>
</div>
<p>名前は適当なものに設定します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F1">図8.36</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F1" class="image">
<img src="images/05b-synth/xilinx/bd/1.png" alt="名前を入力する" class="img" />
<p class="caption">
図8.36: 名前を入力する
</p>
</div>
<p>Sourcesタブに作成されたブロック図が追加されるので、右クリックして<code class="inline-code">Create HDL Wrapper...</code>を押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F2">図8.37</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F2" class="image">
<img src="images/05b-synth/xilinx/bd/2.png" alt="Create HDL Wrapper...を押す" class="img" />
<p class="caption">
図8.37: Create HDL Wrapper...を押す
</p>
</div>
<p>そのままOKを押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F3">図8.38</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F3" class="image">
<img src="images/05b-synth/xilinx/bd/3.png" alt="OKを押す" class="img" />
<p class="caption">
図8.38: OKを押す
</p>
</div>
<p>ブロック図がVerilogモジュールになるので、<code class="inline-code">Set as Top</code>を押して、これをトップモジュールにします(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F4">図8.39</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F4" class="image">
<img src="images/05b-synth/xilinx/bd/4.png" alt="Set as Topを押す" class="img" />
<p class="caption">
図8.39: Set as Topを押す
</p>
</div>
<p>ブロック図がトップモジュールに設定されました(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F5">図8.40</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F5" class="image">
<img src="images/05b-synth/xilinx/bd/5.png" alt="ブロック図がトップモジュールに設定された" class="img" />
<p class="caption">
図8.40: ブロック図がトップモジュールに設定された
</p>
</div>

<h4><a id="h8-4-5-2"></a>ブロック図の設計</h4>
<p>Diagram画面でブロック図を組み立てます。</p>
<p>まず、core_top_vモジュールを追加します。適当な場所で右クリックして、<code class="inline-code">Add Module...</code>を押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F6">図8.41</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F6" class="image">
<img src="images/05b-synth/xilinx/bd/6.png" alt="Add Module...を押す" class="img" />
<p class="caption">
図8.41: Add Module...を押す
</p>
</div>
<p>core_top_vを選択して、OKを押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F7">図8.42</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F7" class="image">
<img src="images/05b-synth/xilinx/bd/7.png" alt="core_top_vを選択する" class="img" />
<p class="caption">
図8.42: core_top_vを選択する
</p>
</div>
<p>core_top_vが追加されるので、ledポートをクリックして<code class="inline-code">Make External</code>を押します(<code class="inline-code">xilinx/bd/8</code>)。</p>
<div id="id_xilinx_2Fbd_2F8" class="image">
<img src="images/05b-synth/xilinx/bd/8.png" alt="Make Externalを押す" class="img" />
<p class="caption">
図8.43: Make Externalを押す
</p>
</div>
<p>led_0ポートが追加されました(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F9">図8.44</a></span>)。これがブロック図のoutputポートになります。</p>
<div id="id_xilinx_2Fbd_2F9" class="image">
<img src="images/05b-synth/xilinx/bd/9.png" alt="led_0ポートが追加された" class="img" />
<p class="caption">
図8.44: led_0ポートが追加された
</p>
</div>
<p>led_0を選択して、左側のExternal Port PropertiesのNameをledに変更します。</p>
<div id="id_xilinx_2Fbd_2F10" class="image">
<img src="images/05b-synth/xilinx/bd/10.png" alt="名前をledに変更した" class="img" />
<p class="caption">
図8.45: 名前をledに変更した
</p>
</div>
<p>次に、+ボタンを押してZYNQ7 Processing System、Processor System Reset、Clocking Wizardを追加します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F11">図8.46</a></span>、<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F12">図8.47</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F11" class="image">
<img src="images/05b-synth/xilinx/bd/11.png" alt="+ボタンを押す" class="img" />
<p class="caption">
図8.46: +ボタンを押す
</p>
</div>
<div id="id_xilinx_2Fbd_2F12" class="image">
<img src="images/05b-synth/xilinx/bd/12.png" alt="3つIPを追加する" class="img" />
<p class="caption">
図8.47: 3つIPを追加する
</p>
</div>
<p>上に<code class="inline-code">Designer Assistance Available</code>と出るので、<code class="inline-code">Run Block Automation</code>を押します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F13">図8.48</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F13" class="image">
<img src="images/05b-synth/xilinx/bd/13.png" alt="Run Block Automationを押す" class="img" />
<p class="caption">
図8.48: Run Block Automationを押す
</p>
</div>
<p><span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F14">図8.49</a></span>のようになっていることを確認して、OKを押します。</p>
<div id="id_xilinx_2Fbd_2F14" class="image">
<img src="images/05b-synth/xilinx/bd/14.png" alt="DDRとFIXED_IOが追加された" class="img" />
<p class="caption">
図8.49: DDRとFIXED_IOが追加された
</p>
</div>
<p><span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F15">図8.50</a></span>のようにポートを接続します。接続元から接続先にドラッグすることでポートを接続できます。</p>
<div id="id_xilinx_2Fbd_2F15" class="image">
<img src="images/05b-synth/xilinx/bd/15.png" alt="ポートを接続する" class="img" />
<p class="caption">
図8.50: ポートを接続する
</p>
</div>
<p>ZYNQ7 Processing Systemのoutputポートには、100MHzのクロック信号<code class="inline-code">FCLK_CLK0</code>が定義されています。これをそのままcore_top_vに供給しても良いですが、現状のコードではcore_top_vが100MHzで動くように合成できません。そのため、Clocking Wizardで50MHzに変換したクロックをcore_top_vに供給します。</p>
<p>clk_wiz_0をダブルクリックして、入力を50MHzに変換する用に設定します。clk_out1のRequestedを50に変更してください。また、Enable Optional ～のresetとlockedのチェックを外します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F16">図8.51</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F16" class="image">
<img src="images/05b-synth/xilinx/bd/16.png" alt="Clocking Wizardの設定を変更する" class="img" />
<p class="caption">
図8.51: Clocking Wizardの設定を変更する
</p>
</div>
<p>clk_wiz_0が少しコンパクトになりました(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fbd_2F17">図8.52</a></span>)。</p>
<div id="id_xilinx_2Fbd_2F17" class="image">
<img src="images/05b-synth/xilinx/bd/17.png" alt="Clocking Wizardが変更された" class="img" />
<p class="caption">
図8.52: Clocking Wizardが変更された
</p>
</div>

<h3 id="pynq_z1.create_constraint" class="none"><a id="h8-4-6"></a><span class="secno">8.4.6</span> 制約ファイルを作成する</h3>
<p>ブロック図のrst、ledを、それぞれPYNQ-Z1のボタン(BTN0)、LED(LD0、LD1、LD2、LD3)に接続します。接続の設定には物理制約ファイルを作成します。</p>
<p><code class="inline-code">pynq.xdc</code>を作成し、次のように記述します(<span class="listref"><a href="./05b-synth.html#pynq.xdc.pynq_z1">リスト8.27</a></span>)。</p>
<div id="pynq.xdc.pynq_z1" class="caption-code">
<span class="caption">リスト8.27: リスト8.27: 物理制約ファイル (pynq.xdc)</span>
<pre class="list language-pynq_z1"># reset (BTN0)
set_property -dict { PACKAGE_PIN D19 IOSTANDARD LVCMOS33} [ get_ports rst ]

# led (LD0 - LD4)
set_property -dict { PACKAGE_PIN R14 IOSTANDARD LVCMOS33 } [ get_ports led[0] ];
set_property -dict { PACKAGE_PIN P14 IOSTANDARD LVCMOS33 } [ get_ports led[1] ];
set_property -dict { PACKAGE_PIN N16 IOSTANDARD LVCMOS33 } [ get_ports led[2] ];
set_property -dict { PACKAGE_PIN M14 IOSTANDARD LVCMOS33 } [ get_ports led[3] ];
</pre>
</div>
<p><span class="listref"><a href="./05b-synth.html#pynq.xdc.pynq_z1">リスト8.27</a></span>では、rstにD19を割り当てて、led[0]、led[1]、led[2]、led[3]にR14、P14、N16、M14を割り当てます(<span class="imgref"><a href="./05b-synth.html#pynq_z1_gpio">図8.53</a></span>)。ボタンは押されていないときに<code class="inline-code">1</code>、押されているときに<code class="inline-code">0</code>になります。LEDは<code class="inline-code">1</code>のときに点灯して、<code class="inline-code">0</code>のときに消灯します。</p>
<div id="pynq_z1_gpio" class="image">
<img src="images/05b-synth/pynq_z1_gpio.png" alt="LEDとボタン&lt;a href=&quot;bib.html#bib-pynq_z1.manual&quot;&gt;[13]&lt;/a&gt;" class="img" style="width:50%" />
<p class="caption">
図8.53: LEDとボタン<a href="bib.html#bib-pynq_z1.manual">[13]</a>
</p>
</div>

<h3 id="pynq_z1.test" class="none"><a id="h8-4-7"></a><span class="secno">8.4.7</span> テスト</h3>

<h4 id="pynq_z1.test.led"><a id="h8-4-7-1"></a>LEDの点灯を確認する</h4>
<p>ブロック図のcore_top_v_0をダブルクリックすることで、core_top_vモジュールの<code class="inline-code">MEMORY_FILEPATH</code>パラメータを変更します。パラメータにはテストのHEXファイルのパスを設定します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fprogram_2F0">図8.54</a></span>)。LEDの点灯のテストのために<code class="inline-code">test/led.hex</code>のパスを入力します。</p>
<div id="id_xilinx_2Fprogram_2F0" class="image">
<img src="images/05b-synth/xilinx/program/0.png" alt="テストのHEXファイルのパスを設定する" class="img" />
<p class="caption">
図8.54: テストのHEXファイルのパスを設定する
</p>
</div>
<p>PROGRAM AND DEBUGの<code class="inline-code">Generate Bitstream</code>を押して合成と配置配線を実行します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fprogram_2F1">図8.55</a></span>)。</p>
<div id="id_xilinx_2Fprogram_2F1" class="image">
<img src="images/05b-synth/xilinx/program/1.png" alt="合成、配置配線" class="img" />
<p class="caption">
図8.55: 合成、配置配線
</p>
</div>
<p>合成が完了したら<code class="inline-code">Open Hardware Manager</code>を押して、開かれたHARDWARE MANAGERの<code class="inline-code">Open Target</code>の<code class="inline-code">Auto Connect</code>を押してPYNQ-Z1と接続します(<span class="imgref"><a href="./05b-synth.html#id_xilinx_2Fprogram_2F2">図8.56</a></span>)。</p>
<div id="id_xilinx_2Fprogram_2F2" class="image">
<img src="images/05b-synth/xilinx/program/2.png" alt="PYNQ-Z1を接続する" class="img" />
<p class="caption">
図8.56: PYNQ-Z1を接続する
</p>
</div>
<p><code class="inline-code">Program device</code>を押すと、PYNQ-Z1に設計が書き込まれます。</p>
<div id="id_xilinx_2Fprogram_2F3" class="image">
<img src="images/05b-synth/xilinx/program/3.png" alt="設計を書き込む" class="img" />
<p class="caption">
図8.57: 設計を書き込む
</p>
</div>
<p>LEDが点灯しているのを確認できます(<span class="imgref"><a href="./05b-synth.html#pynq_z1_test_led">図8.58</a></span>)。BTN0を押すとLEDが消灯します。</p>
<div id="pynq_z1_test_led" class="image">
<img src="images/05b-synth/pynq_z1_test_led.jpg" alt="LEDの制御用レジスタの値が12(&lt;code class=&quot;inline-code&quot;&gt;64'b1100&lt;/code&gt;)なので、LD3、LD2が点灯する" class="img" />
<p class="caption">
図8.58: LEDの制御用レジスタの値が12(<code class="inline-code">64'b1100</code>)なので、LD3、LD2が点灯する
</p>
</div>

<h4 id="pynq_z1.test.blink"><a id="h8-4-7-2"></a>LEDの点滅を確認する</h4>
<p>core_top_vモジュールの<code class="inline-code">MEMORY_FILEPATH</code>パラメータの値を<code class="inline-code">test/ledcounter.hex</code>で変更して、再度<code class="inline-code">Generate Bitstream</code>を実行します。</p>
<p>Hardware Managerを開いてProgram deviceを押すとLEDが点滅します<sup><a id="fnb-pynq_z1.led_counter" href="#fn-pynq_z1.led_counter" class="noteref" epub:type="noteref">*5</a></sup>。BTN0を押すと状態がリセットされます。</p>
<iframe width="100%" max-width="640" style="aspect-ratio: 16 / 9;" src="https://www.youtube.com/embed/byCr_464dW4" title="" frameborder="0" allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share" referrerpolicy="strict-origin-when-cross-origin" allowfullscreen></iframe><div class="footnote-list">
<div class="footnote" id="fn-pynq_z1.led_counter" epub:type="footnote"><p class="footnote"><span class="footnote-mark">[*5] </span><a href="https://youtu.be/byCr_464dW4" class="link">https://youtu.be/byCr_464dW4</a></p></div>
</div><!--/.footnote-list-->
        </main>
        <nav class="page-navi">
          <a href="05a-pipeline.html" class="page-prev">&#9664;</a>
          <a href="10-impl-m.html" class="page-next">&#9654;</a>
        </nav>
        <br>
        <br>
        <footer style="background:#dddddd">
      <div style="padding: 20px 20px 20px 20px;">
          <div style="font-size:1.4rem"><b>コンピュータは、CPUを書けば理解できる！</b></div><br>
          コンピュータアーキテクチャはCPUを作れば理解できます。
          「Verylで作るCPU」は、ハードウェア記述言語VerylでRISC-VのCPUを自作する方法を解説するプロジェクトです。<br>
          「Verylで作るCPU 基本編」では、ハードウェア記述言語の基礎から、OSを実行できる程度のCPUの実装方法までを解説します。<br>
          <br>
          キーワード: 自作CPU , RISC-V , Veryl , FPGA<br>
      <div>
        </footer>
      </div>
    </div>
    
    <script>
      let url = window.location.href;
      let encoded_url = encodeURI(url);
      let fb = document.getElementById("share-facebook");
      fb["data-href"] = url;
      console.log(fb);
    </script>
    <div id="fb-root"></div>
    <script async defer crossorigin="anonymous" src="https://connect.facebook.net/ja_JP/sdk.js#xfbml=1&version=v21.0"></script>
    <script async src="https://platform.twitter.com/widgets.js" charset="utf-8"></script>

  </body>
</html>
<!-- layout.html5.erb -->
