### Lab 0

+ 实验目标：设计实现一个真实（非虚拟或仿真，虽简单但较为完整）的计算机硬件系统
+ 每次实验，检查成绩 80%，报告 20%
+ 检查截至时间：规定时常后的周四晚上 9:30
+ 报告截止日期：检查截至时间延后一周的周四晚上 12:00
+ 实验报告：提交实验报告和设计文件，可以在实验报告后加附录，或者与实验报告打包 zip 后提交

### Verilog 描述注意事项

+ 组合电路使用 "=" 赋值，时序电路使用 "<=" 赋值



### Lab 1

+ 右移：逻辑右移：补零；算术右移：符号位扩展
+ 

