ENOMEM	,	V_57
LOCK	,	V_78
dev_info	,	F_7
MMU_RAM	,	V_48
MMU_CNTL	,	V_5
endian	,	V_61
EMU_FAULT_AD	,	V_86
MMU_CAM_V	,	V_46
MMU_GP_REG_BUS_ERR_BACK_EN	,	V_21
MMU_RAM_ELSZ_MASK	,	V_94
dev	,	V_17
len	,	V_70
omap_uninstall_iommu_arch	,	F_32
LD_TLB	,	V_79
MMU_CAM_P	,	V_69
MMU_READ_RAM	,	V_45
ram	,	V_44
page_size	,	V_49
MMU_CAM_PGSZ_4K	,	V_65
ctx	,	V_89
SZ_16K	,	V_14
omap2_iommu_disable	,	F_8
cr_regs	,	V_40
MMU_CAM_PGSZ_64K	,	V_66
MMU_RAM_ENDIAN_MASK	,	V_93
ra	,	V_23
__func__	,	V_55
get_cam_va_mask	,	F_15
has_bus_err_back	,	V_20
GFP_KERNEL	,	V_56
CNTL	,	V_75
"%s\t[%02d] %08x\n"	,	L_5
MMU_REVISION	,	V_16
OMAP_IOMMU_ERR_TRANS_FAULT	,	V_33
prsvd	,	V_59
MMU_IRQ_MASK	,	V_28
ssize_t	,	T_2
pr_reg	,	F_24
MMU_TTB	,	V_19
out	,	V_87
valid	,	V_60
omap2_iommu_fault_isr	,	F_11
omap2_dump_cr	,	F_22
MMU_CNTL_MASK	,	V_9
MMU_CAM	,	V_47
omap2_cr_to_e	,	F_28
MMU_IRQ_TLBMISS	,	V_30
omap2_tlb_read_cr	,	F_12
MMU_CNTL_MMU_EN	,	V_10
elsz	,	V_62
stat	,	V_24
e	,	V_53
i	,	V_88
iommu_write_reg	,	F_3
omap2_alloc_cr	,	F_16
l	,	V_4
MMU_IRQENABLE	,	V_7
virt_to_phys	,	F_6
cr	,	V_41
IRQENABLE	,	V_73
EINVAL	,	V_15
p	,	V_68
buf	,	V_67
MMU_GP_REG	,	V_22
IOMMU_ARCH_VERSION	,	V_91
__init	,	T_3
__exit	,	T_4
da	,	V_25
MMU_IRQ_TWL_MASK	,	V_6
ERR_PTR	,	F_18
MMU_IRQ_TABLEWALKFAULT	,	V_36
errs	,	V_26
OMAP_IOMMU_ERR_TBLWALK_FAULT	,	V_37
READ_CAM	,	V_84
"%s: version %d.%d\n"	,	L_1
dev_dbg	,	F_9
MMU_RAM_MIXED	,	V_95
MMU_REG_SIZE	,	V_90
OMAP_IOMMU_ERR_MULTIHIT_FAULT	,	V_39
u32	,	T_1
omap2_cr_valid	,	F_20
omap2_iommu_dump_ctx	,	F_23
omap2_iommu_save_ctx	,	F_25
iopgd	,	V_13
"%s is shutting down\n"	,	L_2
MMU_FAULT_AD	,	V_29
omap_iommu	,	V_1
WALKING_ST	,	V_74
pgsz	,	V_54
iommu_read_reg	,	F_2
omap2_iommu_enable	,	F_4
omap_install_iommu_arch	,	F_30
MMU_CAM_PGSZ_MASK	,	V_50
CAM	,	V_80
"%08x %08x %01x\n"	,	L_4
MMU_IRQ_TRANSLATIONFAULT	,	V_32
name	,	V_18
MMU_IRQ_MULTIHITFAULT	,	V_38
REVISION	,	V_71
TTB	,	V_77
omap2_iommu_init	,	F_29
BUG_ON	,	F_26
omap2_iommu_set_twl	,	F_10
MMU_CAM_VATAG_MASK	,	V_58
mixed	,	V_63
cam	,	V_42
omap2_iommu_restore_ctx	,	F_27
dev_err	,	F_17
READ_RAM	,	V_85
MMU_RAM_PADDR_MASK	,	V_92
IS_ALIGNED	,	F_5
omap2_get_pte_attr	,	F_21
MMU_READ_CAM	,	V_43
MMU_IRQSTATUS	,	V_27
omap2_cr_to_virt	,	F_14
OMAP_IOMMU_ERR_EMU_MISS	,	V_35
kmalloc	,	F_19
GFLUSH	,	V_82
attr	,	V_64
omap2_iommu_ops	,	V_96
on	,	V_3
mask	,	V_51
iotlb_entry	,	V_52
"%s:\twrong alignment: %08x\n"	,	L_3
IRQSTATUS	,	V_72
FAULT_AD	,	V_76
FLUSH_ENTRY	,	V_83
MMU_CNTL_TWL_EN	,	V_11
pa	,	V_12
__iommu_set_twl	,	F_1
MMU_IRQ_EMUMISS	,	V_34
omap2_iommu_exit	,	F_31
MMU_IRQ_TLB_MISS_MASK	,	V_8
obj	,	V_2
OMAP_IOMMU_ERR_TLB_MISS	,	V_31
omap2_tlb_load_cr	,	F_13
RAM	,	V_81
