アセンブラ記述		２進記述	１６進記述		日本語

////////特殊命令////////
NKBT			00000000        0x00 		何もしない(こばとちゃんかわいい)
OPAB			10011000        0x9C		オペコードをA面からB面へ
OPBA			XXXXX000	0xXX		B面時オペコードをB面からA面へ


////////ジャンプ命令(A面)/////////
FGLD  			00000110	0x07		ひとつ前の演算でのフラグの状態をロード保持
JALD			000XX111	0xXX		指定したレジスタ又はROMの値をアドレス上位カウンタ前段にロード
			   ||
                        00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

JPLD			000XX101	0xXX		指定したレジスタ又はROMの値を前段ともにプログラムカウンタにロード
			   ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

JPAD			000XX001	0xXX 		指定したレジスタ又はROMの値を前段ともにNOTa=bの時にプログラムカウンタにロード
			   ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

JPSL			000XX011	0xXX		指定したレジスタ又はROMの値を前段ともに左シフトのさいに１があふれた時にプログラムカウンタにロード
			   ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

JPSR			000XX010	0xXX		指定したレジスタ又はROMの値を前段ともに右シフトのさいに１があふれた時にプログラムカウンタにロード
			   ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

JPCR			000XX100	0xXX		指定したレジスタ又はROMの値を前段ともにCARROVERが発生した時にプログラムカウンタにロード
			   ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : ROM			データ先をROMに設定

//////演算命令(A面)//////

OPIM			XX1XXXXX	0xXX		各種演算
			||
			00 : Areg OPIM REG1		Aレジスタとレジスタ1
			01 : Breg OPIM REG2		Bレジスタとレジスタ2
			10 : Creg OPIM REG3		Cレジスタとレジスタ3
			11 : IN   OPIM REG4		外部入力ピンとレジスタ4

			   ||
			00 : ADD			加算
			01 : AND			論理積
			10 : OR 			論理和
			11 : NOT			反転(A,B,Cレジスタのみ)
			     
			     |||
			000 : NONE			フラグ検知用演算(演算結果を保存しない)	
			001 : Areg			Aレジスタに演算結果を保存
			010 : Breg			Bレジスタに演算結果を保存
			011 : Creg			Cレジスタに演算結果を保存
			100 : REG1			レジスタ1に演算結果を保存
			101 : REG2			レジスタ2に演算結果を保存
			110 : REG3			レジスタ3に演算結果を保存
			111 : REG4			レジスタ4に演算結果を保存
			
//////OUTPUT関連命令(A面)//////

LOUT			100XXXXX	0xXX		指定したレジスタ又はROMの値を指定したOUTPUTレジスタにロード
			　 ||
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : IN				INをOUTPUTへロード
				
			     |	
			0  : Xreg			指定先をレジスタに変更
			1  : ROM			指定先を強制的にROMに変更
				
			      ||
			00 : NONE			*追加命令用コード
			01 : OUT1			OUTPUT1へデータをロード
			10 : OUT2			OUTPUT2へデータをロード
			11 : Q1&2			OUTPUT2とOUTPUT1へデータをロード

//////シフト命令(A面)//////
			
SIFT			X10XXXXX	0xXX		シフト命令	
			|
			0  : SFTR			右シフト
			1  : SFTL 			左シフト	
			
			   ||
			00 : REG1			指定レジスタをレジスタ1に設定
			01 : REG2			指定レジスタをレジスタ2に設定
			10 : REG3			指定レジスタをレジスタ3に設定
			11 : REG4			指定レジスタをレジスタ4に設定

			     |||
			000 : NONE			フラグ検知用演算(演算結果を保存しない)	
			001 : Areg			Aレジスタに演算結果を保存
			010 : Breg			Bレジスタに演算結果を保存
			011 : Creg			Cレジスタに演算結果を保存
			100 : REG1			レジスタ1に演算結果を保存
			101 : REG2			レジスタ2に演算結果を保存
			110 : REG3			レジスタ3に演算結果を保存
			111 : REG4			レジスタ4に演算結果を保存

//////ロード命令(B面)//////

LDRG			XXXXXXXX	0xXX		ロード命令
			|
			0  : LDB			ロード面B
			1  : LDA			ロード面A
			
			 ||
			00 : LDreg			レジスタからデータをロード
			01 : LDcl			MSBが0のときレジスタロード値を0に設定
			10 : LDROM			ROMからデータをロード
			11 : LDIN			IN2ポートからデータをロード

			   || (*MSB = 1 )		＊MSBが1のとき
			00 : Areg			指定レジスタをAレジスタに設定
			01 : Breg			指定レジスタをBレジスタに設定
			10 : Creg			指定レジスタをCレジスタに設定
			11 : IN				IN1の値をロード

			   || (*MSB = 0 )		＊MSBが0のとき
			00 : REG1			指定レジスタをレジスタ1に設定
			01 : REG2			指定レジスタをレジスタ2に設定
			10 : REG3			指定レジスタをレジスタ3に設定
			11 : REG4			指定レジスタをレジスタ4に設定

			     |||
			000 : OPBA			オペコードをB面からA面へ
			001 : Areg			Aレジスタに保存
			010 : Breg			Bレジスタに保存
			011 : Creg			Cレジスタに保存
			100 : REG1			レジスタ1に保存
			101 : REG2			レジスタ2に保存
			110 : REG3			レジスタ3に保存
			111 : REG4			レジスタ4に保存