Classic Timing Analyzer report for UART
Sun Oct 25 21:00:56 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                   ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 3.766 ns                         ; ce                     ; UART_RX:U3|c[0]       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 8.926 ns                         ; UART_RX:U3|data_buf[6] ; data[6]               ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.010 ns                         ; Rxd                    ; UART_RX:U3|rdc        ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 323.52 MHz ( period = 3.091 ns ) ; UART_RX:U3|rdc         ; UART_RX:U3|rdf        ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; UART_RX:U3|rdf         ; UART_RX:U3|state.idle ; clk        ; clk      ; 2            ;
; Total number of failed paths ;                                          ;               ;                                  ;                        ;                       ;            ;          ; 2            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                         ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 323.52 MHz ( period = 3.091 ns )               ; UART_RX:U3|rdc            ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.676 ns                ;
; N/A   ; 351.25 MHz ( period = 2.847 ns )               ; UART_RX:U3|error          ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.432 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[3]           ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 1.590 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 1.427 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 1.392 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[3]    ; clk        ; clk      ; None                        ; None                      ; 1.366 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[4]    ; clk        ; clk      ; None                        ; None                      ; 1.366 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[5]    ; clk        ; clk      ; None                        ; None                      ; 1.366 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[6]    ; clk        ; clk      ; None                        ; None                      ; 1.366 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[7]    ; clk        ; clk      ; None                        ; None                      ; 1.366 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|t[0]           ; clk        ; clk      ; None                        ; None                      ; 1.333 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|t[0]           ; clk        ; clk      ; None                        ; None                      ; 1.278 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|t[3]           ; clk        ; clk      ; None                        ; None                      ; 1.278 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|t[1]           ; clk        ; clk      ; None                        ; None                      ; 1.278 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[0]    ; clk        ; clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[1]    ; clk        ; clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|data_buf[2]    ; clk        ; clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Q[4]           ; clk        ; clk      ; None                        ; None                      ; 1.239 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Q[0]           ; clk        ; clk      ; None                        ; None                      ; 1.239 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Q[1]           ; clk        ; clk      ; None                        ; None                      ; 1.239 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Q[2]           ; clk        ; clk      ; None                        ; None                      ; 1.239 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Q[3]           ; clk        ; clk      ; None                        ; None                      ; 1.239 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 1.230 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 1.158 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Q[4]           ; clk        ; clk      ; None                        ; None                      ; 1.140 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Q[0]           ; clk        ; clk      ; None                        ; None                      ; 1.140 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Q[1]           ; clk        ; clk      ; None                        ; None                      ; 1.140 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Q[2]           ; clk        ; clk      ; None                        ; None                      ; 1.140 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Q[3]           ; clk        ; clk      ; None                        ; None                      ; 1.140 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Q[4]           ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Q[0]           ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Q[1]           ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Q[2]           ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Q[3]           ; clk        ; clk      ; None                        ; None                      ; 1.135 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|rdf            ; UART_RX:U3|c[0]           ; clk        ; clk      ; None                        ; None                      ; 1.126 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.939 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|dbf            ; clk        ; clk      ; None                        ; None                      ; 1.106 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[0]           ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.927 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 1.097 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 1.091 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 1.087 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[0]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[1]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[2]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[3]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[4]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[5]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[6]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|data_buf[7]    ; clk        ; clk      ; None                        ; None                      ; 1.074 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 1.072 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 1.045 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 1.041 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|tdf            ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 0.996 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Q[4]           ; clk        ; clk      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Q[0]           ; clk        ; clk      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Q[1]           ; clk        ; clk      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Q[2]           ; clk        ; clk      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Q[3]           ; clk        ; clk      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Q[4]           ; clk        ; clk      ; None                        ; None                      ; 0.973 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Q[0]           ; clk        ; clk      ; None                        ; None                      ; 0.973 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Q[1]           ; clk        ; clk      ; None                        ; None                      ; 0.973 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Q[2]           ; clk        ; clk      ; None                        ; None                      ; 0.973 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[3]           ; divider:U1|Q[3]           ; clk        ; clk      ; None                        ; None                      ; 0.973 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[1]           ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.777 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.idle     ; UART_RX:U3|state.read     ; clk        ; clk      ; None                        ; None                      ; 0.944 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 0.943 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[0]           ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.927 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[3]           ; UART_TX:U2|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.926 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|rdf            ; UART_RX:U3|c[2]           ; clk        ; clk      ; None                        ; None                      ; 0.919 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|rdf            ; UART_RX:U3|c[1]           ; clk        ; clk      ; None                        ; None                      ; 0.917 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 0.907 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 0.906 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 0.905 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 0.903 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|tdf            ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 0.892 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|t[3]           ; clk        ; clk      ; None                        ; None                      ; 0.890 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.887 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.885 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[0]           ; UART_RX:U3|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 0.867 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[4]           ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|shift_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[3]           ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 0.846 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[3]           ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 0.846 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Q[2]           ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.665 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.816 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[1]           ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.808 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|tdf            ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 0.802 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[0]           ; UART_RX:U3|c[1]           ; clk        ; clk      ; None                        ; None                      ; 0.800 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[1]           ; UART_RX:U3|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.797 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[1]           ; UART_RX:U3|c[0]           ; clk        ; clk      ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[1]           ; UART_RX:U3|c[2]           ; clk        ; clk      ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[2]           ; UART_RX:U3|state.read     ; clk        ; clk      ; None                        ; None                      ; 0.787 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|tdf            ; clk        ; clk      ; None                        ; None                      ; 0.787 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.finish   ; UART_RX:U3|state.idle     ; clk        ; clk      ; None                        ; None                      ; 0.778 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|rdc            ; clk        ; clk      ; None                        ; None                      ; 0.771 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|state.finish   ; clk        ; clk      ; None                        ; None                      ; 0.771 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.771 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|error          ; clk        ; clk      ; None                        ; None                      ; 0.771 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[4]   ; UART_TX:U2|shift_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 0.757 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 0.754 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|t[3]           ; clk        ; clk      ; None                        ; None                      ; 0.740 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|tdf            ; UART_TX:U2|dbf            ; clk        ; clk      ; None                        ; None                      ; 0.737 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.finish   ; UART_RX:U3|error          ; clk        ; clk      ; None                        ; None                      ; 0.727 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.finish   ; UART_RX:U3|rdc            ; clk        ; clk      ; None                        ; None                      ; 0.726 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.723 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.transmit ; UART_TX:U2|state.idle     ; clk        ; clk      ; None                        ; None                      ; 0.721 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|state.transmit ; clk        ; clk      ; None                        ; None                      ; 0.710 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[1]           ; UART_RX:U3|state.read     ; clk        ; clk      ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[2]           ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[2]   ; UART_TX:U2|shift_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 0.666 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.650 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[2]           ; UART_RX:U3|state.finish   ; clk        ; clk      ; None                        ; None                      ; 0.646 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[0]           ; UART_RX:U3|c[2]           ; clk        ; clk      ; None                        ; None                      ; 0.636 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[2]           ; UART_RX:U3|c[1]           ; clk        ; clk      ; None                        ; None                      ; 0.631 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[1]   ; UART_TX:U2|shift_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 0.621 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[0]    ; UART_TX:U2|shift_reg[1]   ; clk        ; clk      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[4]    ; UART_TX:U2|shift_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 0.605 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[1]    ; UART_TX:U2|shift_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 0.602 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|t[3]           ; clk        ; clk      ; None                        ; None                      ; 0.603 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[1]           ; UART_RX:U3|state.finish   ; clk        ; clk      ; None                        ; None                      ; 0.602 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[2]    ; UART_TX:U2|shift_reg[3]   ; clk        ; clk      ; None                        ; None                      ; 0.600 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.543 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|state.ready    ; clk        ; clk      ; None                        ; None                      ; 0.540 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[2]    ; UART_RX:U3|data_buf[1]    ; clk        ; clk      ; None                        ; None                      ; 0.529 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|dbf            ; clk        ; clk      ; None                        ; None                      ; 0.530 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[4]    ; UART_RX:U3|data_buf[3]    ; clk        ; clk      ; None                        ; None                      ; 0.528 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.idle     ; UART_TX:U2|shift_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 0.529 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[1]    ; UART_RX:U3|data_buf[0]    ; clk        ; clk      ; None                        ; None                      ; 0.525 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[7]    ; UART_RX:U3|data_buf[6]    ; clk        ; clk      ; None                        ; None                      ; 0.524 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[3]    ; UART_TX:U2|shift_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[5]    ; UART_TX:U2|shift_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 0.522 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[0]           ; UART_RX:U3|state.read     ; clk        ; clk      ; None                        ; None                      ; 0.519 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[7]    ; UART_TX:U2|shift_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 0.518 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[0]           ; UART_RX:U3|state.finish   ; clk        ; clk      ; None                        ; None                      ; 0.514 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|data_buf[6]    ; UART_TX:U2|shift_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 0.514 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[0]           ; UART_RX:U3|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.512 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[9]   ; UART_TX:U2|shift_reg[8]   ; clk        ; clk      ; None                        ; None                      ; 0.500 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|rdc            ; UART_RX:U3|rdc            ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[0]           ; UART_TX:U2|t[0]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[3]           ; UART_TX:U2|t[3]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[2]           ; UART_TX:U2|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|t[1]           ; UART_TX:U2|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[2]           ; UART_RX:U3|t[2]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[1]           ; UART_RX:U3|t[1]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|t[0]           ; UART_RX:U3|t[0]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[1]           ; UART_RX:U3|c[1]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[0]           ; UART_RX:U3|c[0]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[2]           ; UART_RX:U3|c[2]           ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|error          ; UART_RX:U3|error          ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[9]   ; UART_TX:U2|shift_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.ready    ; UART_TX:U2|state.ready    ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|dbf            ; UART_TX:U2|dbf            ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[0]   ; UART_TX:U2|shift_reg[0]   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[6]    ; UART_RX:U3|data_buf[5]    ; clk        ; clk      ; None                        ; None                      ; 0.427 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[8]   ; UART_TX:U2|shift_reg[7]   ; clk        ; clk      ; None                        ; None                      ; 0.422 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|c[2]           ; UART_RX:U3|c[0]           ; clk        ; clk      ; None                        ; None                      ; 0.420 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|state.ready    ; UART_TX:U2|shift_reg[9]   ; clk        ; clk      ; None                        ; None                      ; 0.417 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[3]    ; UART_RX:U3|data_buf[2]    ; clk        ; clk      ; None                        ; None                      ; 0.416 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|data_buf[5]    ; UART_RX:U3|data_buf[4]    ; clk        ; clk      ; None                        ; None                      ; 0.416 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[6]   ; UART_TX:U2|shift_reg[5]   ; clk        ; clk      ; None                        ; None                      ; 0.415 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[7]   ; UART_TX:U2|shift_reg[6]   ; clk        ; clk      ; None                        ; None                      ; 0.413 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[3]   ; UART_TX:U2|shift_reg[2]   ; clk        ; clk      ; None                        ; None                      ; 0.412 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_TX:U2|shift_reg[5]   ; UART_TX:U2|shift_reg[4]   ; clk        ; clk      ; None                        ; None                      ; 0.411 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; divider:U1|Clk_out        ; divider:U1|Clk_out        ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.read     ; UART_RX:U3|state.read     ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|rdf            ; UART_RX:U3|rdf            ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; UART_RX:U3|state.idle     ; UART_RX:U3|state.idle     ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                              ;
+------------------------------------------+----------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From           ; To                    ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+----------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; UART_RX:U3|rdf ; UART_RX:U3|state.idle ; clk        ; clk      ; None                       ; None                       ; 0.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; UART_RX:U3|rdf ; UART_RX:U3|state.read ; clk        ; clk      ; None                       ; None                       ; 1.424 ns                 ;
+------------------------------------------+----------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+---------+---------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                        ; To Clock ;
+-------+--------------+------------+---------+---------------------------+----------+
; N/A   ; None         ; 3.766 ns   ; ce      ; UART_RX:U3|c[0]           ; clk      ;
; N/A   ; None         ; 3.559 ns   ; ce      ; UART_RX:U3|c[2]           ; clk      ;
; N/A   ; None         ; 3.557 ns   ; ce      ; UART_RX:U3|c[1]           ; clk      ;
; N/A   ; None         ; 3.554 ns   ; rd      ; UART_RX:U3|c[0]           ; clk      ;
; N/A   ; None         ; 3.404 ns   ; rst     ; divider:U1|Q[4]           ; clk      ;
; N/A   ; None         ; 3.404 ns   ; rst     ; divider:U1|Q[0]           ; clk      ;
; N/A   ; None         ; 3.404 ns   ; rst     ; divider:U1|Q[1]           ; clk      ;
; N/A   ; None         ; 3.404 ns   ; rst     ; divider:U1|Q[2]           ; clk      ;
; N/A   ; None         ; 3.404 ns   ; rst     ; divider:U1|Q[3]           ; clk      ;
; N/A   ; None         ; 3.347 ns   ; rd      ; UART_RX:U3|c[2]           ; clk      ;
; N/A   ; None         ; 3.345 ns   ; rd      ; UART_RX:U3|c[1]           ; clk      ;
; N/A   ; None         ; 2.951 ns   ; Rxd     ; UART_RX:U3|c[0]           ; clk      ;
; N/A   ; None         ; 2.799 ns   ; rst     ; divider:U1|Clk_out        ; clk      ;
; N/A   ; None         ; 2.744 ns   ; Rxd     ; UART_RX:U3|c[2]           ; clk      ;
; N/A   ; None         ; 2.742 ns   ; Rxd     ; UART_RX:U3|c[1]           ; clk      ;
; N/A   ; None         ; 2.545 ns   ; rst     ; UART_RX:U3|t[0]           ; clk      ;
; N/A   ; None         ; 2.374 ns   ; rst     ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A   ; None         ; 2.374 ns   ; rst     ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A   ; None         ; 2.374 ns   ; rst     ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A   ; None         ; 2.374 ns   ; rst     ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A   ; None         ; 2.374 ns   ; rst     ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A   ; None         ; 2.276 ns   ; rst     ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A   ; None         ; 2.276 ns   ; rst     ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A   ; None         ; 2.276 ns   ; rst     ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A   ; None         ; 2.127 ns   ; rst     ; UART_TX:U2|t[0]           ; clk      ;
; N/A   ; None         ; 2.127 ns   ; rst     ; UART_TX:U2|t[3]           ; clk      ;
; N/A   ; None         ; 2.127 ns   ; rst     ; UART_TX:U2|t[1]           ; clk      ;
; N/A   ; None         ; 2.100 ns   ; rst     ; UART_RX:U3|state.read     ; clk      ;
; N/A   ; None         ; 2.100 ns   ; rst     ; UART_RX:U3|t[2]           ; clk      ;
; N/A   ; None         ; 2.090 ns   ; rst     ; UART_RX:U3|state.finish   ; clk      ;
; N/A   ; None         ; 2.050 ns   ; rst     ; UART_RX:U3|rdc            ; clk      ;
; N/A   ; None         ; 2.050 ns   ; rst     ; UART_RX:U3|error          ; clk      ;
; N/A   ; None         ; 1.805 ns   ; rst     ; UART_TX:U2|tdf            ; clk      ;
; N/A   ; None         ; 1.783 ns   ; wr      ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A   ; None         ; 1.783 ns   ; wr      ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A   ; None         ; 1.783 ns   ; wr      ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A   ; None         ; 1.783 ns   ; wr      ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A   ; None         ; 1.783 ns   ; wr      ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A   ; None         ; 1.742 ns   ; rst     ; UART_TX:U2|state.idle     ; clk      ;
; N/A   ; None         ; 1.739 ns   ; rst     ; UART_RX:U3|t[1]           ; clk      ;
; N/A   ; None         ; 1.685 ns   ; wr      ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A   ; None         ; 1.685 ns   ; wr      ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A   ; None         ; 1.685 ns   ; wr      ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A   ; None         ; 1.572 ns   ; rst     ; UART_TX:U2|t[2]           ; clk      ;
; N/A   ; None         ; 1.563 ns   ; ce      ; UART_RX:U3|state.read     ; clk      ;
; N/A   ; None         ; 1.528 ns   ; rst     ; UART_RX:U3|state.idle     ; clk      ;
; N/A   ; None         ; 1.469 ns   ; rst     ; UART_TX:U2|state.transmit ; clk      ;
; N/A   ; None         ; 1.462 ns   ; wr      ; UART_TX:U2|state.idle     ; clk      ;
; N/A   ; None         ; 1.448 ns   ; wr      ; UART_TX:U2|state.transmit ; clk      ;
; N/A   ; None         ; 1.351 ns   ; rd      ; UART_RX:U3|state.read     ; clk      ;
; N/A   ; None         ; 1.336 ns   ; ce      ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A   ; None         ; 1.336 ns   ; ce      ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A   ; None         ; 1.336 ns   ; ce      ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A   ; None         ; 1.336 ns   ; ce      ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A   ; None         ; 1.336 ns   ; ce      ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A   ; None         ; 1.298 ns   ; rst     ; UART_TX:U2|state.ready    ; clk      ;
; N/A   ; None         ; 1.275 ns   ; wr      ; UART_TX:U2|tdf            ; clk      ;
; N/A   ; None         ; 1.238 ns   ; ce      ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A   ; None         ; 1.238 ns   ; ce      ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A   ; None         ; 1.238 ns   ; ce      ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A   ; None         ; 1.221 ns   ; ce      ; UART_RX:U3|state.idle     ; clk      ;
; N/A   ; None         ; 1.187 ns   ; ce      ; UART_TX:U2|tdf            ; clk      ;
; N/A   ; None         ; 1.001 ns   ; wr      ; UART_TX:U2|state.ready    ; clk      ;
; N/A   ; None         ; 0.951 ns   ; data[4] ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A   ; None         ; 0.884 ns   ; data[2] ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A   ; None         ; 0.869 ns   ; data[0] ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A   ; None         ; 0.809 ns   ; ce      ; UART_TX:U2|state.ready    ; clk      ;
; N/A   ; None         ; 0.772 ns   ; data[7] ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A   ; None         ; 0.765 ns   ; ce      ; UART_TX:U2|state.idle     ; clk      ;
; N/A   ; None         ; 0.755 ns   ; ce      ; UART_TX:U2|state.transmit ; clk      ;
; N/A   ; None         ; 0.749 ns   ; rd      ; UART_RX:U3|state.idle     ; clk      ;
; N/A   ; None         ; 0.670 ns   ; data[6] ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A   ; None         ; 0.618 ns   ; data[5] ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A   ; None         ; 0.577 ns   ; data[1] ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A   ; None         ; 0.517 ns   ; data[3] ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A   ; None         ; 0.314 ns   ; Rxd     ; UART_RX:U3|data_buf[7]    ; clk      ;
; N/A   ; None         ; 0.230 ns   ; Rxd     ; UART_RX:U3|error          ; clk      ;
; N/A   ; None         ; 0.229 ns   ; Rxd     ; UART_RX:U3|rdc            ; clk      ;
+-------+--------------+------------+---------+---------------------------+----------+


+--------------------------------------------------------------------------------------+
; tco                                                                                  ;
+-------+--------------+------------+---------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                      ; To      ; From Clock ;
+-------+--------------+------------+---------------------------+---------+------------+
; N/A   ; None         ; 8.926 ns   ; UART_RX:U3|data_buf[6]    ; data[6] ; clk        ;
; N/A   ; None         ; 8.789 ns   ; UART_RX:U3|data_buf[5]    ; data[5] ; clk        ;
; N/A   ; None         ; 8.776 ns   ; UART_RX:U3|rdc            ; data[7] ; clk        ;
; N/A   ; None         ; 8.776 ns   ; UART_RX:U3|rdc            ; data[1] ; clk        ;
; N/A   ; None         ; 8.757 ns   ; UART_RX:U3|data_buf[0]    ; data[0] ; clk        ;
; N/A   ; None         ; 8.681 ns   ; UART_RX:U3|rdc            ; data[6] ; clk        ;
; N/A   ; None         ; 8.681 ns   ; UART_RX:U3|rdc            ; data[5] ; clk        ;
; N/A   ; None         ; 8.681 ns   ; UART_RX:U3|rdc            ; data[0] ; clk        ;
; N/A   ; None         ; 8.552 ns   ; UART_TX:U2|tdf            ; tdf     ; clk        ;
; N/A   ; None         ; 8.520 ns   ; UART_TX:U2|state.transmit ; Txd     ; clk        ;
; N/A   ; None         ; 8.468 ns   ; UART_RX:U3|data_buf[7]    ; data[7] ; clk        ;
; N/A   ; None         ; 8.459 ns   ; UART_RX:U3|data_buf[3]    ; data[3] ; clk        ;
; N/A   ; None         ; 8.458 ns   ; UART_RX:U3|rdc            ; data[3] ; clk        ;
; N/A   ; None         ; 8.452 ns   ; UART_RX:U3|data_buf[1]    ; data[1] ; clk        ;
; N/A   ; None         ; 8.447 ns   ; UART_RX:U3|error          ; error   ; clk        ;
; N/A   ; None         ; 8.335 ns   ; UART_RX:U3|rdc            ; rdc     ; clk        ;
; N/A   ; None         ; 8.126 ns   ; UART_TX:U2|dbf            ; dbf     ; clk        ;
; N/A   ; None         ; 7.833 ns   ; UART_RX:U3|data_buf[2]    ; data[2] ; clk        ;
; N/A   ; None         ; 7.833 ns   ; UART_TX:U2|shift_reg[0]   ; Txd     ; clk        ;
; N/A   ; None         ; 7.717 ns   ; UART_RX:U3|rdc            ; data[2] ; clk        ;
; N/A   ; None         ; 7.567 ns   ; UART_RX:U3|data_buf[4]    ; data[4] ; clk        ;
; N/A   ; None         ; 7.458 ns   ; UART_RX:U3|rdc            ; data[4] ; clk        ;
; N/A   ; None         ; 6.203 ns   ; UART_RX:U3|rdf            ; rdf     ; clk        ;
; N/A   ; None         ; 5.119 ns   ; divider:U1|Clk_out        ; clk_div ; clk        ;
+-------+--------------+------------+---------------------------+---------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+-----------+---------+---------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                        ; To Clock ;
+---------------+-------------+-----------+---------+---------------------------+----------+
; N/A           ; None        ; 0.010 ns  ; Rxd     ; UART_RX:U3|rdc            ; clk      ;
; N/A           ; None        ; 0.009 ns  ; Rxd     ; UART_RX:U3|error          ; clk      ;
; N/A           ; None        ; -0.075 ns ; Rxd     ; UART_RX:U3|data_buf[7]    ; clk      ;
; N/A           ; None        ; -0.278 ns ; data[3] ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A           ; None        ; -0.338 ns ; data[1] ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A           ; None        ; -0.379 ns ; data[5] ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A           ; None        ; -0.431 ns ; data[6] ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A           ; None        ; -0.510 ns ; rd      ; UART_RX:U3|state.idle     ; clk      ;
; N/A           ; None        ; -0.516 ns ; ce      ; UART_TX:U2|state.transmit ; clk      ;
; N/A           ; None        ; -0.526 ns ; ce      ; UART_TX:U2|state.idle     ; clk      ;
; N/A           ; None        ; -0.533 ns ; data[7] ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A           ; None        ; -0.570 ns ; ce      ; UART_TX:U2|state.ready    ; clk      ;
; N/A           ; None        ; -0.630 ns ; data[0] ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A           ; None        ; -0.645 ns ; data[2] ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A           ; None        ; -0.712 ns ; data[4] ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A           ; None        ; -0.762 ns ; wr      ; UART_TX:U2|state.ready    ; clk      ;
; N/A           ; None        ; -0.948 ns ; ce      ; UART_TX:U2|tdf            ; clk      ;
; N/A           ; None        ; -0.982 ns ; ce      ; UART_RX:U3|state.idle     ; clk      ;
; N/A           ; None        ; -0.999 ns ; ce      ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A           ; None        ; -0.999 ns ; ce      ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A           ; None        ; -0.999 ns ; ce      ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A           ; None        ; -1.036 ns ; wr      ; UART_TX:U2|tdf            ; clk      ;
; N/A           ; None        ; -1.059 ns ; rst     ; UART_TX:U2|state.ready    ; clk      ;
; N/A           ; None        ; -1.097 ns ; ce      ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A           ; None        ; -1.097 ns ; ce      ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A           ; None        ; -1.097 ns ; ce      ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A           ; None        ; -1.097 ns ; ce      ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A           ; None        ; -1.097 ns ; ce      ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A           ; None        ; -1.112 ns ; rd      ; UART_RX:U3|state.read     ; clk      ;
; N/A           ; None        ; -1.209 ns ; wr      ; UART_TX:U2|state.transmit ; clk      ;
; N/A           ; None        ; -1.223 ns ; wr      ; UART_TX:U2|state.idle     ; clk      ;
; N/A           ; None        ; -1.230 ns ; rst     ; UART_TX:U2|state.transmit ; clk      ;
; N/A           ; None        ; -1.289 ns ; rst     ; UART_RX:U3|state.idle     ; clk      ;
; N/A           ; None        ; -1.324 ns ; ce      ; UART_RX:U3|state.read     ; clk      ;
; N/A           ; None        ; -1.333 ns ; rst     ; UART_TX:U2|t[2]           ; clk      ;
; N/A           ; None        ; -1.446 ns ; wr      ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A           ; None        ; -1.446 ns ; wr      ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A           ; None        ; -1.446 ns ; wr      ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A           ; None        ; -1.500 ns ; rst     ; UART_RX:U3|t[1]           ; clk      ;
; N/A           ; None        ; -1.503 ns ; rst     ; UART_TX:U2|state.idle     ; clk      ;
; N/A           ; None        ; -1.544 ns ; wr      ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A           ; None        ; -1.544 ns ; wr      ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A           ; None        ; -1.544 ns ; wr      ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A           ; None        ; -1.544 ns ; wr      ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A           ; None        ; -1.544 ns ; wr      ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A           ; None        ; -1.566 ns ; rst     ; UART_TX:U2|tdf            ; clk      ;
; N/A           ; None        ; -1.811 ns ; rst     ; UART_RX:U3|rdc            ; clk      ;
; N/A           ; None        ; -1.811 ns ; rst     ; UART_RX:U3|error          ; clk      ;
; N/A           ; None        ; -1.851 ns ; rst     ; UART_RX:U3|state.finish   ; clk      ;
; N/A           ; None        ; -1.861 ns ; rst     ; UART_RX:U3|state.read     ; clk      ;
; N/A           ; None        ; -1.861 ns ; rst     ; UART_RX:U3|t[2]           ; clk      ;
; N/A           ; None        ; -1.888 ns ; rst     ; UART_TX:U2|t[0]           ; clk      ;
; N/A           ; None        ; -1.888 ns ; rst     ; UART_TX:U2|t[3]           ; clk      ;
; N/A           ; None        ; -1.888 ns ; rst     ; UART_TX:U2|t[1]           ; clk      ;
; N/A           ; None        ; -2.037 ns ; rst     ; UART_TX:U2|data_buf[0]    ; clk      ;
; N/A           ; None        ; -2.037 ns ; rst     ; UART_TX:U2|data_buf[1]    ; clk      ;
; N/A           ; None        ; -2.037 ns ; rst     ; UART_TX:U2|data_buf[2]    ; clk      ;
; N/A           ; None        ; -2.135 ns ; rst     ; UART_TX:U2|data_buf[3]    ; clk      ;
; N/A           ; None        ; -2.135 ns ; rst     ; UART_TX:U2|data_buf[4]    ; clk      ;
; N/A           ; None        ; -2.135 ns ; rst     ; UART_TX:U2|data_buf[5]    ; clk      ;
; N/A           ; None        ; -2.135 ns ; rst     ; UART_TX:U2|data_buf[6]    ; clk      ;
; N/A           ; None        ; -2.135 ns ; rst     ; UART_TX:U2|data_buf[7]    ; clk      ;
; N/A           ; None        ; -2.306 ns ; rst     ; UART_RX:U3|t[0]           ; clk      ;
; N/A           ; None        ; -2.503 ns ; Rxd     ; UART_RX:U3|c[1]           ; clk      ;
; N/A           ; None        ; -2.505 ns ; Rxd     ; UART_RX:U3|c[2]           ; clk      ;
; N/A           ; None        ; -2.560 ns ; rst     ; divider:U1|Clk_out        ; clk      ;
; N/A           ; None        ; -2.712 ns ; Rxd     ; UART_RX:U3|c[0]           ; clk      ;
; N/A           ; None        ; -3.106 ns ; rd      ; UART_RX:U3|c[1]           ; clk      ;
; N/A           ; None        ; -3.108 ns ; rd      ; UART_RX:U3|c[2]           ; clk      ;
; N/A           ; None        ; -3.165 ns ; rst     ; divider:U1|Q[4]           ; clk      ;
; N/A           ; None        ; -3.165 ns ; rst     ; divider:U1|Q[0]           ; clk      ;
; N/A           ; None        ; -3.165 ns ; rst     ; divider:U1|Q[1]           ; clk      ;
; N/A           ; None        ; -3.165 ns ; rst     ; divider:U1|Q[2]           ; clk      ;
; N/A           ; None        ; -3.165 ns ; rst     ; divider:U1|Q[3]           ; clk      ;
; N/A           ; None        ; -3.315 ns ; rd      ; UART_RX:U3|c[0]           ; clk      ;
; N/A           ; None        ; -3.318 ns ; ce      ; UART_RX:U3|c[1]           ; clk      ;
; N/A           ; None        ; -3.320 ns ; ce      ; UART_RX:U3|c[2]           ; clk      ;
; N/A           ; None        ; -3.527 ns ; ce      ; UART_RX:U3|c[0]           ; clk      ;
+---------------+-------------+-----------+---------+---------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Sun Oct 25 21:00:56 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off UART -c UART --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "divider:U1|Clk_out" as buffer
Info: Clock "clk" has Internal fmax of 323.52 MHz between source register "UART_RX:U3|rdc" and destination register "UART_RX:U3|rdf" (period= 3.091 ns)
    Info: + Longest register to register delay is 0.676 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y17_N21; Fanout = 11; REG Node = 'UART_RX:U3|rdc'
        Info: 2: + IC(0.249 ns) + CELL(0.272 ns) = 0.521 ns; Loc. = LCCOMB_X33_Y17_N24; Fanout = 1; COMB Node = 'UART_RX:U3|rdf~0'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.676 ns; Loc. = LCFF_X33_Y17_N25; Fanout = 5; REG Node = 'UART_RX:U3|rdf'
        Info: Total cell delay = 0.427 ns ( 63.17 % )
        Info: Total interconnect delay = 0.249 ns ( 36.83 % )
    Info: - Smallest clock skew is -2.231 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.479 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X33_Y17_N25; Fanout = 5; REG Node = 'UART_RX:U3|rdf'
            Info: Total cell delay = 1.472 ns ( 59.38 % )
            Info: Total interconnect delay = 1.007 ns ( 40.62 % )
        Info: - Longest clock path from clock "clk" to source register is 4.710 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.830 ns) + CELL(0.712 ns) = 2.396 ns; Loc. = LCFF_X1_Y11_N23; Fanout = 3; REG Node = 'divider:U1|Clk_out'
            Info: 3: + IC(1.037 ns) + CELL(0.000 ns) = 3.433 ns; Loc. = CLKCTRL_G0; Fanout = 43; COMB Node = 'divider:U1|Clk_out~clkctrl'
            Info: 4: + IC(0.659 ns) + CELL(0.618 ns) = 4.710 ns; Loc. = LCFF_X33_Y17_N21; Fanout = 11; REG Node = 'UART_RX:U3|rdc'
            Info: Total cell delay = 2.184 ns ( 46.37 % )
            Info: Total interconnect delay = 2.526 ns ( 53.63 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Warning: Circuit may not operate. Detected 2 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "UART_RX:U3|rdf" and destination pin or register "UART_RX:U3|state.idle" for clock "clk" (Hold time is 1.367 ns)
    Info: + Largest clock skew is 2.231 ns
        Info: + Longest clock path from clock "clk" to destination register is 4.710 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.830 ns) + CELL(0.712 ns) = 2.396 ns; Loc. = LCFF_X1_Y11_N23; Fanout = 3; REG Node = 'divider:U1|Clk_out'
            Info: 3: + IC(1.037 ns) + CELL(0.000 ns) = 3.433 ns; Loc. = CLKCTRL_G0; Fanout = 43; COMB Node = 'divider:U1|Clk_out~clkctrl'
            Info: 4: + IC(0.659 ns) + CELL(0.618 ns) = 4.710 ns; Loc. = LCFF_X33_Y17_N11; Fanout = 2; REG Node = 'UART_RX:U3|state.idle'
            Info: Total cell delay = 2.184 ns ( 46.37 % )
            Info: Total interconnect delay = 2.526 ns ( 53.63 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.479 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X33_Y17_N25; Fanout = 5; REG Node = 'UART_RX:U3|rdf'
            Info: Total cell delay = 1.472 ns ( 59.38 % )
            Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.919 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y17_N25; Fanout = 5; REG Node = 'UART_RX:U3|rdf'
        Info: 2: + IC(0.386 ns) + CELL(0.378 ns) = 0.764 ns; Loc. = LCCOMB_X33_Y17_N10; Fanout = 1; COMB Node = 'UART_RX:U3|state~10'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.919 ns; Loc. = LCFF_X33_Y17_N11; Fanout = 2; REG Node = 'UART_RX:U3|state.idle'
        Info: Total cell delay = 0.533 ns ( 58.00 % )
        Info: Total interconnect delay = 0.386 ns ( 42.00 % )
    Info: + Micro hold delay of destination is 0.149 ns
Info: tsu for register "UART_RX:U3|c[0]" (data pin = "ce", clock pin = "clk") is 3.766 ns
    Info: + Longest pin to register delay is 6.155 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N4; Fanout = 8; PIN Node = 'ce'
        Info: 2: + IC(4.433 ns) + CELL(0.225 ns) = 5.512 ns; Loc. = LCCOMB_X33_Y17_N14; Fanout = 3; COMB Node = 'UART_RX:U3|c~0'
        Info: 3: + IC(0.260 ns) + CELL(0.228 ns) = 6.000 ns; Loc. = LCCOMB_X33_Y17_N2; Fanout = 1; COMB Node = 'UART_RX:U3|c~2'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 6.155 ns; Loc. = LCFF_X33_Y17_N3; Fanout = 4; REG Node = 'UART_RX:U3|c[0]'
        Info: Total cell delay = 1.462 ns ( 23.75 % )
        Info: Total interconnect delay = 4.693 ns ( 76.25 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X33_Y17_N3; Fanout = 4; REG Node = 'UART_RX:U3|c[0]'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
Info: tco from clock "clk" to destination pin "data[6]" through register "UART_RX:U3|data_buf[6]" is 8.926 ns
    Info: + Longest clock path from clock "clk" to source register is 4.711 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.830 ns) + CELL(0.712 ns) = 2.396 ns; Loc. = LCFF_X1_Y11_N23; Fanout = 3; REG Node = 'divider:U1|Clk_out'
        Info: 3: + IC(1.037 ns) + CELL(0.000 ns) = 3.433 ns; Loc. = CLKCTRL_G0; Fanout = 43; COMB Node = 'divider:U1|Clk_out~clkctrl'
        Info: 4: + IC(0.660 ns) + CELL(0.618 ns) = 4.711 ns; Loc. = LCFF_X34_Y17_N1; Fanout = 2; REG Node = 'UART_RX:U3|data_buf[6]'
        Info: Total cell delay = 2.184 ns ( 46.36 % )
        Info: Total interconnect delay = 2.527 ns ( 53.64 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.121 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y17_N1; Fanout = 2; REG Node = 'UART_RX:U3|data_buf[6]'
        Info: 2: + IC(1.987 ns) + CELL(2.134 ns) = 4.121 ns; Loc. = PIN_T3; Fanout = 0; PIN Node = 'data[6]'
        Info: Total cell delay = 2.134 ns ( 51.78 % )
        Info: Total interconnect delay = 1.987 ns ( 48.22 % )
Info: th for register "UART_RX:U3|rdc" (data pin = "Rxd", clock pin = "clk") is 0.010 ns
    Info: + Longest clock path from clock "clk" to destination register is 4.710 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.830 ns) + CELL(0.712 ns) = 2.396 ns; Loc. = LCFF_X1_Y11_N23; Fanout = 3; REG Node = 'divider:U1|Clk_out'
        Info: 3: + IC(1.037 ns) + CELL(0.000 ns) = 3.433 ns; Loc. = CLKCTRL_G0; Fanout = 43; COMB Node = 'divider:U1|Clk_out~clkctrl'
        Info: 4: + IC(0.659 ns) + CELL(0.618 ns) = 4.710 ns; Loc. = LCFF_X33_Y17_N21; Fanout = 11; REG Node = 'UART_RX:U3|rdc'
        Info: Total cell delay = 2.184 ns ( 46.37 % )
        Info: Total interconnect delay = 2.526 ns ( 53.63 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.849 ns
        Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_K2; Fanout = 4; PIN Node = 'Rxd'
        Info: 2: + IC(3.821 ns) + CELL(0.053 ns) = 4.694 ns; Loc. = LCCOMB_X33_Y17_N20; Fanout = 1; COMB Node = 'UART_RX:U3|Selector0~0'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.849 ns; Loc. = LCFF_X33_Y17_N21; Fanout = 11; REG Node = 'UART_RX:U3|rdc'
        Info: Total cell delay = 1.028 ns ( 21.20 % )
        Info: Total interconnect delay = 3.821 ns ( 78.80 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sun Oct 25 21:00:56 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


