AR especific_output behavioral D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/Especific_Output.vhd sub00/vhpl03 1658080678
EN counter NULL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/ipcore_dir/counter.vhd sub00/vhpl01 1658080675
AR counter counter_a D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/ipcore_dir/counter.vhd sub00/vhpl02 1658080676
EN especific_output NULL D:/Maestria/EDA/VHDL_Maestria/Proyect1/Especific_Output/Especific_Output.vhd sub00/vhpl00 1658080677
