#### CPU中的时序电路
> ISA
> 一个处理器支持的指令和指令的字节级编码称为他的指令集体系结构ISA
> ISA在编译器编写者和处理器设计人员之间提供了一个概念抽象层
> CPU循序的指令集编码，并且顺序的执行指令，也就是先取出一条指令，等他执行完毕再开始下一条，然而，现代处理器的实际工作方式可能跟ISA隐含的计算模型大相径庭。通过同时处理多条指令的不同部分，处理器可以获得较高的性能。但其必须对外表现出符合ISA模型的执行结果。
> 在计算机科学中，用巧妙的方法在提高性能的同时，又保持一个更简单、更抽象模型的功能，这种思想是众所周知的（抽象）。

> CPU硬件简介
> 计算对位进行操作的函数的组合逻辑
> 存储位的存储器元素（寄存器）
> 控制存储器元素更新的时钟
> 逻辑门是数字电路的基本计算元素，他们产生的输出等于他们输入位值得某个布尔函数，将很多逻辑门组成一个网，就能构建计算块，称为组合电路

> 算术/逻辑单元 是一种很重要的组合电路，这个电路有三个输入：两个数据输入及一个控制输入，根据控制输入的位置，电路会对数据输入执行不同的算术或逻辑操作。

> 存储器和时钟 组合电路从本质上讲，不存储任何信息。它们只是简单地响应输入信号，产生等于输入的某个函数的输出。为了产生时序电路，也就是有状态并且在这个状态上进行计算的系统，我们必须引入按位存储信息的设备。
> 存储设备都是由同一个时钟控制，时钟是一个周期性信号，决定了什么时候要把新值加载到设备中。
> 大多数时候，寄存器都保持在稳定状态(用x表示)，产生的输出等于它的当前状态。信号沿着寄存器前面的组合逻辑传播，这时，产生了一个新的寄存器输入(用y表示)，但只要时钟是低电位的，寄存器的输出就仍然保持不变。当时钟变成高电位的时候，输入信号才加载到寄存器中，成为下一个状态y，直至下> 一个时钟的上升沿。
> 寄存器是作为电路不同部分中的组合逻辑之间的屏障。每当每个时钟到达上升沿时，值才会从寄存器的输入传送到输出。

> 寄存器文件 (通用寄存器组成的逻辑块) 有两个读端口，还有一个写端口。电路可以读两个程序寄存器的值，同时更新第三个寄存器的状态。每个端口都有一个地址输入，表明选择哪个程序寄存器。
> 虽然寄存器文件不是组合电路，因为它有内部存储。不过，从寄存器文件读数据就好像它是一个以地址为输入、数据为输出的一个组合逻辑块。

> 指令编码 指令集的一个重要性质就是字节编码必须有唯一的解释。任意一个字节序列要么是一个唯一的指令序列的编码，要么就不是一个合法的字节序列。因为每条指令的第一个字节有唯一的代码和功能组合，给定这个字节，我们就可以决定所有其他附加字节的长度和含义。
> 每条指令需要1——6个字节不等，这取决于需要哪些字段。每条指令的第一个字节表明指令的类型：高4位是代码部分(例：6为整数类操作指令)，低4位是功能部分(例：1为整数类中的减法指令) 61合起来即为sub指令。

#### 单周期处理器的设计

#### 流水线处理器的基本原理

#### Data Hazard的处理

#### 流水线设计汇总的其他问题