# ENSTA Bretagne - Projet RISC-V

> Projet éducatif visant à évaluer l'implémentation d'un processeur d'architecture RISC-V sur un FPGA en utilisant les outils de conception Migen et LiteX.
> Contributeurs originaux : [@SylvainEnsta](https://github.com/SylvainEnsta) et [@durandau](https://github.com/durandau)

RISC-V (http://riscv.org) est une architecture de processeur basée sur un jeu d'instruction moderne, totalement ouvert et libre de droits.

## Objectifs

- La première étape de ce projet sera d'analyser les différents modèles de processeur disponibles et proposés à la communauté et ayant fait l'objet d'une implémentation sur silicium réussie.
- Nous nous intéresserons ensuite aux outils de conception Migen et LiteX qui proposent une alternative au langage VHDL et Verilog en offrant un flot de conception entièrement réalisable en Python.
- Nous tâcherons enfin de réaliser une implémentation via ces outils de conception et de réaliser l'exécution d'un programme en langage C pour le processeur RISC-V qui aura été choisi.

## Dépôt

- [DEV](./DEV/) - Ce dossier contient tous les fichiers/dossiers nécessaires  à l'implémentation du processeur sur le FPGA.
- [Rapport](./Rapport/) - Ce dossier contient tous les fichiers résultant de notre analyse et décrivant étape par étape le processus d'implémentation du processeur sur le FPGA.

