ALU.v 
ALU模块，在EX阶段完成计算

ALUControl.v
ALUCt模块，在EX阶段控制ALU的行为

Compare.v
Compare模块，在ID阶段产生分支逻辑

Control.v
Control模块，在ID阶段产生所有控制信号

CPU.v
CPU顶层模块，包含各阶段、转发、阻塞等调用

DataForward.v
DataForward模块，完成数据转发

DataMemory.v
DataMemory模块，包括RAM和外设

EX.v
EX模块

EX_MEM.v
EX/MEM级间寄存器

ID.v
ID模块

ID_EX.v
ID/EX级间寄存器

IF.v
IF模块

IF_ID.v
IF/ID级间寄存器

InstructionMemory.v
InstructionMemory模块，存储instructions.asm对应的所有指令

instructions.asm
烧录到处理器中的程序，包括100个数的排序，中断与异常处理

InstToV.py
将MARS翻译的机器码变为InstructionMemory.v中的内容

MEM.v
MEM模块

MEM_WB.v
MEM/WB级间寄存器

peripherals.v
外设模块

ramshow.v
用于将内存中的数显示在数码管上的模块

randomnums.py
生成随机数

RegisterFile.v
寄存器模块

sort.asm
排序程序，用于统计指令数N

StallFlush.v
阻塞逻辑产生模块

stalltest.asm
用于测试转发、阻塞、跳转等功能的程序

test.v
仿真时使用的顶层文件，提供reset、clk等信号

top.v
综合时使用的顶层文件

WB.v
WB模块

流水线设计报告.pdf