`timescale 1ns / 1ps
module CRC_Gen(
    input clk,
    input rst_n,
    input [7:0] data,
    input data_valid,
    output reg [15:0] crc
    );
    
    reg[23:0]temp=0;
    parameter polynomial=17'b1_0001_0000_0010_0001;
    
    
 always @ (posedge clk or negedge rst_n)
 begin
    if(!rst_n)
    begin
        crc<=0;
        temp<={data,16'b0};//复位时，将初始数据放入寄存器
    end
    else if(data_valid)
    begin
             if(temp[23]) temp[23:7]<=temp[23:7]^polynomial;
        else if(temp[22]) temp[22:6]<=temp[22:6]^polynomial;
        else if(temp[21]) temp[21:5]<=temp[21:5]^polynomial;
        else if(temp[20]) temp[20:4]<=temp[20:4]^polynomial;
        else if(temp[19]) temp[19:3]<=temp[19:3]^polynomial;
        else if(temp[18]) temp[18:2]<=temp[18:2]^polynomial;
        else if(temp[17]) temp[17:1]<=temp[17:1]^polynomial;
        else if(temp[16]) temp[16:0]<=temp[16:0]^polynomial;
        else   crc<=temp[15:0];   
    end   
 end
       
endmodule

