n work axi4_interconnect0_ipgen_lscc_sync_axi_interconnect_Z12_layer0 verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 183.047;
av .compile_point_starttime_stamp "Wed Sep 18 11:53:49 2024";
av .compile_point_endtime_stamp "Wed Sep 18 11:56:56 2024";
av .compile_point_realtime_used 186.35;
