+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; AC30                                                                                                                                                                                                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller                                                                                                                                                                                                                                                                                                                                                                              ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_3|cra_root_cra_slave_translator                                                                                                                                                                                                                                                                                                                                             ; 182   ; 4              ; 26           ; 4              ; 144    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_3|acl_iface_kernel_cra_translator                                                                                                                                                                                                                                                                                                                                           ; 182   ; 11             ; 2            ; 11             ; 176    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_3                                                                                                                                                                                                                                                                                                                                                                           ; 176   ; 0              ; 1            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_1|acl_iface_kernel_mem1_translator                                                                                                                                                                                                                                                                                                                                          ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_1|kernel_system_avm_mem_gmem0_port_1_0_rw_translator                                                                                                                                                                                                                                                                                                                        ; 594   ; 14             ; 2            ; 14             ; 590    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                           ; 587   ; 0              ; 1            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|acl_iface_kernel_mem0_translator                                                                                                                                                                                                                                                                                                                                          ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|kernel_system_avm_mem_gmem0_port_0_0_rw_translator                                                                                                                                                                                                                                                                                                                        ; 594   ; 14             ; 2            ; 14             ; 590    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                           ; 587   ; 0              ; 1            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                   ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 585   ; 0              ; 327          ; 0                ; 327               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                   ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 329   ; 0              ; 328          ; 0                ; 328               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.s_endp                                                                                                                                                                                                                                                                                                                       ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 914   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.rrp_intf                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.wrp_intf                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.out_arb_intf                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 327   ; 0              ; 327          ; 0                ; 327               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|s.in_arb_intf                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 327   ; 0              ; 327          ; 0                ; 327               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|m[0].m_endp                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1172  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|m[0].arb_intf                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 327   ; 0              ; 327          ; 0                ; 327               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect|m[0].m_intf                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 585   ; 0              ; 585          ; 0                ; 585               ;
; the_system|kernel_system|printf_system_global_id.printf_ic_interconnect                                                                                                                                                                                                                                                                                                                                ; 586   ; 491            ; 0            ; 491            ; 585    ; 491             ; 491           ; 491             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|printf_system_global_id.p[0].p_avm_to_ic                                                                                                                                                                                                                                                                                                                                      ; 588   ; 0              ; 5            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_printf_counter                                                                                                                                                                                                                                                                                                                                                      ; 132   ; 5              ; 0            ; 5              ; 99     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_out_ic_to_avmgmem0_port_1_0_rw                                                                                                                                                                                                                                                                                                        ; 582   ; 5              ; 3            ; 5              ; 585    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                      ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                      ; 3     ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 323          ; 0                ; 323               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.s_endp                                                                                                                                                                                                                                                                                                          ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_1_0_rw                                                                                                                                                                                                                                                                                                                   ; 583   ; 0              ; 0            ; 0              ; 582    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_out_ic_to_avmgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                        ; 582   ; 5              ; 3            ; 5              ; 585    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                      ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                      ; 3     ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 323          ; 0                ; 323               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp                                                                                                                                                                                                                                                                                                          ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                   ; 583   ; 0              ; 0            ; 0              ; 582    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|wrp.bs_fifo                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                                ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                            ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                         ; 272   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                                                 ; 261   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[1].data_fifo|auto_generated                                                                                                                                                                                                                                                                                        ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                                ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                            ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                         ; 272   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                                                 ; 261   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bank[0].data_fifo|auto_generated                                                                                                                                                                                                                                                                                        ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|rrp.bs_fifo                                                                                                                                                                                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router|a2b                                                                                                                                                                                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.router[0].router                                                                                                                                                                                                                                                                                                                             ; 845   ; 0              ; 2            ; 0              ; 903    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|rrp                                                                                                                                                                                                                                                                                                ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 583   ; 0              ; 325          ; 0                ; 325               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|wrp                                                                                                                                                                                                                                                                                                ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 327   ; 0              ; 326          ; 0                ; 326               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp                                                                                                                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 910   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.rrp_intf                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.wrp_intf                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.out_arb_intf                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.in_arb_intf                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_endp                                                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1168  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].rrp_intf                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].wrp_intf                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].arb_intf                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_intf                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 583   ; 0              ; 583          ; 0                ; 583               ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0                                                                                                                                                                                                                                                                                                             ; 584   ; 1              ; 0            ; 1              ; 583    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0|gmem0_.t[0].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                         ; 586   ; 0              ; 5            ; 0              ; 582    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_memory_tree0_inst0                                                                                                                                                                                                                                                                                                                                                     ; 848   ; 0              ; 1            ; 0              ; 911    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_start_elem_inst_0|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_start_elem_inst_0                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theacl_clock2x_dummy_consumer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_outer|staging_reg                                                 ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_outer|fifo                                                        ; 35    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_outer                                                             ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison     ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram              ; 47    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo                      ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated                             ; 35    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2|fifo_inner                                                             ; 35    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo2                                                                        ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_outer|staging_reg                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_outer|fifo                                                         ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_outer                                                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr                ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter         ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison      ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer  ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram               ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo                       ; 13    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated                              ; 12    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo|fifo_inner                                                              ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|ack_fifo                                                                         ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_outer|staging_reg                                                  ; 292   ; 0              ; 0            ; 0              ; 290    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_outer|fifo                                                         ; 292   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_outer                                                              ; 292   ; 0              ; 0            ; 0              ; 290    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison      ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer  ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram               ; 304   ; 0              ; 0            ; 0              ; 288    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo                       ; 293   ; 0              ; 0            ; 0              ; 296    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated                              ; 292   ; 1              ; 0            ; 1              ; 297    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo|fifo_inner                                                              ; 292   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|req_fifo                                                                         ; 292   ; 0              ; 0            ; 0              ; 290    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write|coalescer                                                                        ; 33    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write|bursting_write                                                                                  ; 620   ; 5              ; 4            ; 5              ; 328    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write|bursting_write                                                                                                 ; 619   ; 0              ; 0            ; 0              ; 328    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write|non_aligned_write                                                                                                                ; 328   ; 1              ; 0            ; 1              ; 329    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|bursting_non_aligned_write                                                                                                                                  ; 327   ; 0              ; 32           ; 0              ; 329    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|u_permute_address                                                                                                                                           ; 31    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                 ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x|thei_store_unnamed_global_id0_global_id4                                                                                                                                                             ; 939   ; 716            ; 258          ; 716            ; 656    ; 716             ; 716           ; 716             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_store_unnamed_global_id0_global_id_aunroll_x                                                                                                                                                                                                      ; 585   ; 193            ; 33           ; 193            ; 330    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg|staging_reg                                                                                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg|fifo|staging_reg                                                                                                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg|fifo|fifo|fifo                                                                                                                                                                                   ; 68    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg|fifo|fifo                                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg|fifo                                                                                                                                                                                             ; 68    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thebubble_out_i_printf_printf_addr_global_id_data_reg                                                                                                                                                                                                  ; 68    ; 2              ; 0            ; 2              ; 68     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|theglobal_id_B0_merge_reg_aunroll_x                                                                                                                                                                                                                    ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_printf_printf_addr_global_id|thei_printf_printf_addr_global_id1                                                                                                                                                                                   ; 328   ; 296            ; 225          ; 296            ; 395    ; 296             ; 296           ; 296             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region|thei_printf_printf_addr_global_id                                                                                                                                                                                                                      ; 328   ; 33             ; 0            ; 33             ; 395    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|thebb_global_id_B0_stall_region                                                                                                                                                                                                                                                        ; 587   ; 0              ; 0            ; 0              ; 659    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|theglobal_id_B0_merge                                                                                                                                                                                                                                                                  ; 68    ; 0              ; 2            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0|theglobal_id_B0_branch                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function|thebb_global_id_B0                                                                                                                                                                                                                                                                                        ; 587   ; 0              ; 0            ; 0              ; 659    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel|theglobal_id_function                                                                                                                                                                                                                                                                                                           ; 875   ; 1              ; 288          ; 1              ; 659    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0|kernel                                                                                                                                                                                                                                                                                                                                 ; 1355  ; 1              ; 480          ; 1              ; 660    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_inst_0                                                                                                                                                                                                                                                                                                                                        ; 1354  ; 0              ; 0            ; 0              ; 660    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|work_item_iterator                                                                                                                                                                                                                                                                                                             ; 488   ; 294            ; 97           ; 294            ; 292    ; 294             ; 294           ; 294             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                          ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                      ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                   ; 200   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                                           ; 197   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                                                  ; 196   ; 1              ; 0            ; 1              ; 197    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|group_id_fifo                                                                                                                                                                                                                                                                                                                  ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|use_base_inst                                                                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|acl_valid                                                                                                                                                                                                                                                                                                                      ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[2].acl_grid                                                                                                                                                                                                                                                                                                     ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[2].acl_lid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[2].acl_gid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[1].acl_grid                                                                                                                                                                                                                                                                                                     ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[1].acl_lid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[1].acl_gid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[0].acl_grid                                                                                                                                                                                                                                                                                                     ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[0].acl_lid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0|register_block[0].acl_gid                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_id_iter_inst_0                                                                                                                                                                                                                                                                                                                                ; 389   ; 2              ; 0            ; 2              ; 292    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_cra_slave_inst                                                                                                                                                                                                                                                                                                                                ; 118   ; 0              ; 2            ; 0              ; 708    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                 ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_completed|acl_reset_handler_inst                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_completed                                                                                                                                                                                                                                                                                                             ; 5     ; 1              ; 0            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                       ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_sum|acl_reset_handler_inst                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|ndrange_sum                                                                                                                                                                                                                                                                                                                   ; 36    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_finish_detector                                                                                                                                                                                                                                                                                                                               ; 41    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst|global_id_workgroup_dispatcher                                                                                                                                                                                                                                                                                                                          ; 197   ; 0              ; 1            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system|global_id_std_ic_inst                                                                                                                                                                                                                                                                                                                                                         ; 632   ; 0              ; 0            ; 0              ; 820    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|kernel_system                                                                                                                                                                                                                                                                                                                                                                               ; 597   ; 0              ; 0            ; 0              ; 716    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root                                                                                                                                                                                                                                                                                                                                                                                    ; 159   ; 0              ; 14           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_global_id_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_global_id_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_global_id_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_global_id_cra_cra_ring|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_global_id_cra_cra_ring                                                                                                                                                                                                                                                                                                                                                                  ; 146   ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_004|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_004|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_004                                                                                                                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003                                                                                                                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller                                                                                                                                                                                                                                                                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper_001                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper                                                                                                                                                                                                                                                                                                                                                                        ; 1     ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|rsp_mux_001                                                                                                                                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|cmd_mux|arb                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|cmd_demux_001                                                                                                                                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                                             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                                             ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                                               ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                     ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_burst_adapter                                                                                                                                                                                                                                                                                                                                    ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router_002                                                                                                                                                                                                                                                                                                                                                      ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router_001                                                                                                                                                                                                                                                                                                                                                      ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|router                                                                                                                                                                                                                                                                                                                                                          ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                   ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_agent                                                                                                                                                                                                                                                                                                                                            ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|hps_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                                                                                               ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                                                                                                                                     ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7|mm_bridge_0_s0_translator                                                                                                                                                                                                                                                                                                                                       ; 104   ; 4              ; 5            ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_7                                                                                                                                                                                                                                                                                                                                                                 ; 193   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                                           ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                           ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_rsp_width_adapter                                                                                                                                                                                                                                                                                                                ; 137   ; 3              ; 2            ; 3              ; 96     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                   ; 31    ; 4              ; 0            ; 4              ; 24     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_cmd_width_adapter                                                                                                                                                                                                                                                                                                                ; 101   ; 12             ; 0            ; 12             ; 132    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                               ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                     ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 288   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_demux_002                                                                                                                                                                                                                                                                                                                                                   ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                   ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|cmd_mux_002                                                                                                                                                                                                                                                                                                                                                     ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                     ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 102   ; 9              ; 2            ; 9              ; 286    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|mm_bridge_0_m0_limiter                                                                                                                                                                                                                                                                                                                                          ; 194   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_003                                                                                                                                                                                                                                                                                                                                                      ; 131   ; 0              ; 2            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_002                                                                                                                                                                                                                                                                                                                                                      ; 95    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router_001                                                                                                                                                                                                                                                                                                                                                      ; 95    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|router                                                                                                                                                                                                                                                                                                                                                          ; 95    ; 0              ; 4            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_agent|uncompressor                                                                                                                                                                                                                                                                                                               ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_agent                                                                                                                                                                                                                                                                                                                            ; 402   ; 72             ; 72           ; 72             ; 423    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|kernel_interface_ctrl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|kernel_interface_ctrl_agent|uncompressor                                                                                                                                                                                                                                                                                                                        ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|kernel_interface_ctrl_agent                                                                                                                                                                                                                                                                                                                                     ; 266   ; 39             ; 40           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|version_id_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|version_id_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                 ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|version_id_s_agent                                                                                                                                                                                                                                                                                                                                              ; 266   ; 39             ; 40           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|mm_bridge_0_m0_agent                                                                                                                                                                                                                                                                                                                                            ; 157   ; 34             ; 60           ; 34             ; 127    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|address_span_extender_axi_cntl_translator                                                                                                                                                                                                                                                                                                                       ; 168   ; 6              ; 15           ; 6              ; 140    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|kernel_interface_ctrl_translator                                                                                                                                                                                                                                                                                                                                ; 99    ; 4              ; 2            ; 4              ; 88     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|version_id_s_translator                                                                                                                                                                                                                                                                                                                                         ; 99    ; 6              ; 15           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6|mm_bridge_0_m0_translator                                                                                                                                                                                                                                                                                                                                       ; 100   ; 10             ; 2            ; 10             ; 93     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_6                                                                                                                                                                                                                                                                                                                                                                 ; 188   ; 0              ; 0            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|rsp_mux_001                                                                                                                                                                                                                                                                                                                                                     ; 367   ; 0              ; 2            ; 0              ; 365    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 367   ; 0              ; 2            ; 0              ; 365    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 368   ; 4              ; 2            ; 4              ; 729    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|cmd_mux|arb                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 731   ; 0              ; 0            ; 0              ; 366    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|cmd_demux_001                                                                                                                                                                                                                                                                                                                                                   ; 367   ; 1              ; 2            ; 1              ; 365    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 367   ; 1              ; 2            ; 1              ; 365    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router_002                                                                                                                                                                                                                                                                                                                                                      ; 365   ; 0              ; 2            ; 0              ; 365    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router_001                                                                                                                                                                                                                                                                                                                                                      ; 365   ; 3              ; 3            ; 3              ; 365    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|router                                                                                                                                                                                                                                                                                                                                                          ; 365   ; 3              ; 3            ; 3              ; 365    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|fpga_sdram_avl_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; 405   ; 39             ; 0            ; 39             ; 364    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|fpga_sdram_avl_0_agent|uncompressor                                                                                                                                                                                                                                                                                                                             ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|fpga_sdram_avl_0_agent                                                                                                                                                                                                                                                                                                                                          ; 1253  ; 266            ; 263          ; 266            ; 1319   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|clock_cross_kernel_mem0_m0_agent                                                                                                                                                                                                                                                                                                                                ; 699   ; 31             ; 112          ; 31             ; 621    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|clock_cross_axi_fpga_m0_agent                                                                                                                                                                                                                                                                                                                                   ; 699   ; 31             ; 112          ; 31             ; 621    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|fpga_sdram_avl_0_translator                                                                                                                                                                                                                                                                                                                                     ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|clock_cross_kernel_mem0_m0_translator                                                                                                                                                                                                                                                                                                                           ; 589   ; 8              ; 0            ; 8              ; 590    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5|clock_cross_axi_fpga_m0_translator                                                                                                                                                                                                                                                                                                                              ; 594   ; 8              ; 0            ; 8              ; 590    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_5                                                                                                                                                                                                                                                                                                                                                                 ; 909   ; 0              ; 1            ; 0              ; 837    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_rsp_width_adapter                                                                                                                                                                                                                                                                                                                     ; 369   ; 3              ; 0            ; 3              ; 112    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                        ; 51    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_cmd_width_adapter                                                                                                                                                                                                                                                                                                                     ; 117   ; 16             ; 0            ; 16             ; 364    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|router_001                                                                                                                                                                                                                                                                                                                                                      ; 365   ; 0              ; 2            ; 0              ; 364    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|router                                                                                                                                                                                                                                                                                                                                                          ; 113   ; 2              ; 3            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                      ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; 405   ; 39             ; 0            ; 39             ; 364    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                    ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_agent                                                                                                                                                                                                                                                                                                                                 ; 1252  ; 266            ; 262          ; 266            ; 1319   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|address_span_extender_axi_expanded_master_agent                                                                                                                                                                                                                                                                                                                 ; 191   ; 31             ; 76           ; 31             ; 145    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|acl_memory_bank_divider_s_translator                                                                                                                                                                                                                                                                                                                            ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4|address_span_extender_axi_expanded_master_translator                                                                                                                                                                                                                                                                                                            ; 118   ; 9              ; 0            ; 9              ; 111    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_4                                                                                                                                                                                                                                                                                                                                                                 ; 333   ; 0              ; 0            ; 0              ; 355    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|rsp_mux_001                                                                                                                                                                                                                                                                                                                                                     ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|cmd_mux|arb                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|cmd_demux_001                                                                                                                                                                                                                                                                                                                                                   ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                   ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                            ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                   ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                     ; 38    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                           ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_burst_adapter                                                                                                                                                                                                                                                                                                          ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router_002                                                                                                                                                                                                                                                                                                                                                      ; 127   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router_001                                                                                                                                                                                                                                                                                                                                                      ; 127   ; 3              ; 3            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|router                                                                                                                                                                                                                                                                                                                                                          ; 127   ; 3              ; 3            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; 167   ; 39             ; 0            ; 39             ; 126    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_agent|uncompressor                                                                                                                                                                                                                                                                                                     ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_agent                                                                                                                                                                                                                                                                                                                  ; 329   ; 39             ; 39           ; 39             ; 364    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|hps_h2f_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                                                                                                  ; 47    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|hps_h2f_axi_master_agent                                                                                                                                                                                                                                                                                                                                        ; 449   ; 83             ; 201          ; 83             ; 316    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_axi_windowed_slave_translator                                                                                                                                                                                                                                                                                                             ; 117   ; 4              ; 16           ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3                                                                                                                                                                                                                                                                                                                                                                 ; 211   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                               ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                               ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                                                                                                                                                         ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_demux                                                                                                                                                                                                                                                                                                                                                       ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_mux                                                                                                                                                                                                                                                                                                                                                         ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_demux                                                                                                                                                                                                                                                                                                                                                       ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001                                                                                                                                                                                                                                                                                                                                                      ; 370   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router|the_default_decode                                                                                                                                                                                                                                                                                                                                       ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router                                                                                                                                                                                                                                                                                                                                                          ; 370   ; 2              ; 3            ; 2              ; 369    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|hps_f2h_sdram0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; 410   ; 39             ; 0            ; 39             ; 369    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|hps_f2h_sdram0_data_agent|uncompressor                                                                                                                                                                                                                                                                                                                          ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|hps_f2h_sdram0_data_agent                                                                                                                                                                                                                                                                                                                                       ; 1262  ; 266            ; 262          ; 266            ; 1334   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|address_span_extender_kernel_expanded_master_agent                                                                                                                                                                                                                                                                                                              ; 705   ; 34             ; 116          ; 34             ; 626    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|hps_f2h_sdram0_data_translator                                                                                                                                                                                                                                                                                                                                  ; 601   ; 4              ; 5            ; 4              ; 583    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|address_span_extender_kernel_expanded_master_translator                                                                                                                                                                                                                                                                                                         ; 596   ; 9              ; 0            ; 9              ; 592    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                 ; 588   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|address_span_extender_kernel_windowed_slave_translator                                                                                                                                                                                                                                                                                                          ; 596   ; 4              ; 5            ; 4              ; 578    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|clock_cross_kernel_mem1_m0_translator                                                                                                                                                                                                                                                                                                                           ; 589   ; 18             ; 2            ; 18             ; 590    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                 ; 581   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|clock_cross_axi_fpga_s0_translator                                                                                                                                                                                                                                                                                                                              ; 596   ; 4              ; 0            ; 4              ; 584    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|acl_memory_bank_divider_bank1_translator                                                                                                                                                                                                                                                                                                                        ; 594   ; 14             ; 2            ; 14             ; 590    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                 ; 586   ; 0              ; 0            ; 0              ; 584    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_bridge_0                                                                                                                                                                                                                                                                                                                                                                       ; 94    ; 2              ; 0            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|address_span_extender_axi                                                                                                                                                                                                                                                                                                                                                         ; 168   ; 3              ; 51           ; 3              ; 171    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|address_span_extender_kernel                                                                                                                                                                                                                                                                                                                                                      ; 655   ; 80             ; 0            ; 80             ; 585    ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|rsp_fifo                                                                                                                                                                                                                                                                                                                                                     ; 337   ; 76             ; 0            ; 76             ; 264    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga|cmd_fifo                                                                                                                                                                                                                                                                                                                                                     ; 407   ; 75             ; 0            ; 75             ; 328    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_axi_fpga                                                                                                                                                                                                                                                                                                                                                              ; 588   ; 0              ; 0            ; 0              ; 584    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|pll                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_002                                                                                                                                                                                                                                                                                                                                               ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller_001                                                                                                                                                                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|rst_controller                                                                                                                                                                                                                                                                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|irq_mapper                                                                                                                                                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_006                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                          ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                          ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                          ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                          ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                                                                                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_003                                                                                                                                                                                                                                                                                                                                    ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                                                                                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_002                                                                                                                                                                                                                                                                                                                                    ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                                                                                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser_001                                                                                                                                                                                                                                                                                                                                    ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser|clock_xer                                                                                                                                                                                                                                                                                                                              ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|crosser                                                                                                                                                                                                                                                                                                                                        ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_rsp_width_adapter                                                                                                                                                                                                                                                                                                                   ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                       ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_rsp_width_adapter                                                                                                                                                                                                                                                                                                 ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                      ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter                                                                                                                                                                                                                                                                                                                   ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                          ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                       ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                    ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter                                                                                                                                                                                                                                                                                                 ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                              ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                    ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                        ; 696   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_006                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_005                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_004                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_003                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                                                                                                                  ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                                      ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_006                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_005                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_004                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_003                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                                                                                                                    ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                        ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                                      ; 114   ; 49             ; 2            ; 49             ; 694    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|kernel_cntrl_m0_limiter                                                                                                                                                                                                                                                                                                                        ; 202   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_007|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_007                                                                                                                                                                                                                                                                                                                                     ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_006|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_006                                                                                                                                                                                                                                                                                                                                     ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_005                                                                                                                                                                                                                                                                                                                                     ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_004                                                                                                                                                                                                                                                                                                                                     ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_003                                                                                                                                                                                                                                                                                                                                     ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                                     ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                                     ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                                      ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                         ; 95    ; 0              ; 5            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|irq_ena_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|irq_ena_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                 ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|irq_ena_0_s_agent                                                                                                                                                                                                                                                                                                                              ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                           ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|mem_org_mode_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|mem_org_mode_s_agent|uncompressor                                                                                                                                                                                                                                                                                                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|mem_org_mode_s_agent                                                                                                                                                                                                                                                                                                                           ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                  ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_agent                                                                                                                                                                                                                                                                                                                               ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent                                                                                                                                                                                                                                                                                                                   ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rdata_fifo                                                                                                                                                                                                                                                                                                  ; 111   ; 41             ; 0            ; 41             ; 68     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent|uncompressor                                                                                                                                                                                                                                                                                                ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent                                                                                                                                                                                                                                                                                                             ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                        ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent|uncompressor                                                                                                                                                                                                                                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent                                                                                                                                                                                                                                                                                                   ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|kernel_cntrl_m0_agent                                                                                                                                                                                                                                                                                                                          ; 159   ; 36             ; 64           ; 36             ; 127    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|irq_ena_0_s_translator                                                                                                                                                                                                                                                                                                                         ; 97    ; 5              ; 13           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                      ; 97    ; 6              ; 13           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|mem_org_mode_s_translator                                                                                                                                                                                                                                                                                                                      ; 97    ; 5              ; 13           ; 5              ; 68     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sw_reset_s_translator                                                                                                                                                                                                                                                                                                                          ; 166   ; 5              ; 13           ; 5              ; 140    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|sys_description_rom_s1_translator                                                                                                                                                                                                                                                                                                              ; 166   ; 7              ; 5            ; 7              ; 151    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_translator                                                                                                                                                                                                                                                                                                        ; 166   ; 6              ; 13           ; 6              ; 140    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_translator                                                                                                                                                                                                                                                                                              ; 97    ; 4              ; 4            ; 4              ; 83     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1|kernel_cntrl_m0_translator                                                                                                                                                                                                                                                                                                                     ; 98    ; 10             ; 2            ; 10             ; 91     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                ; 384   ; 0              ; 0            ; 0              ; 389    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                              ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                              ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_rsp_width_adapter                                                                                                                                                                                                                                                                                                                ; 147   ; 3              ; 2            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                   ; 45    ; 4              ; 0            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter                                                                                                                                                                                                                                                                                                                ; 111   ; 12             ; 0            ; 12             ; 142    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                        ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                      ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                        ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                      ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                  ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                     ; 143   ; 0              ; 2            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                      ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                         ; 107   ; 2              ; 3            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; 183   ; 39             ; 0            ; 39             ; 142    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_agent                                                                                                                                                                                                                                                                                                                            ; 424   ; 72             ; 70           ; 72             ; 461    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_agent                                                                                                                                                                                                                                                                                                  ; 181   ; 32             ; 70           ; 32             ; 139    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|kernel_cra_s0_translator                                                                                                                                                                                                                                                                                                                       ; 182   ; 4              ; 0            ; 4              ; 172    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_translator                                                                                                                                                                                                                                                                                             ; 114   ; 11             ; 2            ; 11             ; 107    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                ; 138   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|irq_ena_0                                                                                                                                                                                                                                                                                                                                                        ; 41    ; 32             ; 36           ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|reset_controller_sw|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|reset_controller_sw|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|reset_controller_sw                                                                                                                                                                                                                                                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|version_id_0                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|irq_bridge_0                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|mem_org_mode                                                                                                                                                                                                                                                                                                                                                     ; 36    ; 1              ; 31           ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|kernel_cntrl                                                                                                                                                                                                                                                                                                                                                     ; 92    ; 2              ; 0            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|sw_reset                                                                                                                                                                                                                                                                                                                                                         ; 76    ; 0              ; 73           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|address_span_extender_0                                                                                                                                                                                                                                                                                                                                          ; 160   ; 3              ; 47           ; 3              ; 167    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|kernel_cra                                                                                                                                                                                                                                                                                                                                                       ; 176   ; 2              ; 0            ; 2              ; 172    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|sys_description_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface|sys_description_rom                                                                                                                                                                                                                                                                                                                                              ; 89    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|kernel_interface                                                                                                                                                                                                                                                                                                                                                                  ; 125   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|dll                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|oct                                                                                                                                                                                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|c0                                                                                                                                                                                                                                                                                                                                               ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|seq                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                     ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                     ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                     ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                     ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                     ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                     ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                     ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                     ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                     ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                     ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                                                                                  ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                                                                      ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                                                                                  ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                                                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                                                                               ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                                                                              ; 644   ; 25             ; 44           ; 25             ; 222    ; 25              ; 25            ; 25              ; 50    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                                                                            ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                                                                                                                                                                                                                       ; 986   ; 1              ; 2            ; 1              ; 368    ; 1               ; 1             ; 1               ; 50    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0                                                                                                                                                                                                                                                                                                                                               ; 878   ; 545            ; 0            ; 545            ; 131    ; 545             ; 545           ; 545             ; 50    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|pll                                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst                                                                                                                                                                                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 50    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io                                                                                                                                                                                                                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|fpga_interfaces                                                                                                                                                                                                                                                                                                                                                               ; 524   ; 0              ; 0            ; 0              ; 589    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps                                                                                                                                                                                                                                                                                                                                                                               ; 532   ; 0              ; 0            ; 0              ; 630    ; 0               ; 0             ; 0               ; 62    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|dll0                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|oct0                                                                                                                                                                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|c0                                                                                                                                                                                                                                                                                                                                                                     ; 551   ; 152            ; 9            ; 152            ; 543    ; 152             ; 152           ; 152             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|irq_mapper                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                 ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                       ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                           ; 407   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                                                     ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                                                     ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                                                     ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                         ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                                                       ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                                                       ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                           ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                                                                     ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                         ; 107   ; 16             ; 2            ; 16             ; 405    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                                                        ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                                                        ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                                                        ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                     ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                                                        ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                        ; 100   ; 6              ; 4            ; 6              ; 102    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                         ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                            ; 100   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                                                                                                                                                                    ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                                                                                                                                                                                 ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                                                                                                                     ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                                                                                                                                                                  ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                               ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                                                                                                                                                                            ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                                                                                                                                                                                                                                                                                              ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                                                                                                                                                                                 ; 167   ; 35             ; 70           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                                                                                                                                                                        ; 167   ; 35             ; 70           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                                                                                                                                                                            ; 103   ; 5              ; 16           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                                                                                                                                                                             ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                                                                                                                                                                       ; 103   ; 6              ; 8            ; 6              ; 84     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                                                                                                                                                                                                                                                                                         ; 103   ; 5              ; 4            ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                                                                                                                                                                            ; 101   ; 54             ; 0            ; 54             ; 96     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                                                                                                                                                                   ; 104   ; 13             ; 0            ; 13             ; 96     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                   ; 209   ; 0              ; 0            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                         ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_mem                                                                                                                                                                                                                                                                                                                                                       ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|hphy_bridge                                                                                                                                                                                                                                                                                                                                                         ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                                                                                                                                                                         ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_reg_file_inst                                                                                                                                                                                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                                                                                                                                                                             ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                                                                                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                                                                                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                                                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                                                                                                                                                                                  ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_scc_mgr_inst                                                                                                                                                                                                                                                                                                                                              ; 57    ; 24             ; 30           ; 24             ; 79     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                                                                                                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                                                                                                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                                                                                                                                                                                               ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|cpu_inst                                                                                                                                                                                                                                                                                                                                                            ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0|sequencer_rst                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|s0                                                                                                                                                                                                                                                                                                                                                                     ; 43    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                           ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                           ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                           ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                           ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                           ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                           ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                           ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                           ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                                                                                                        ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                                                                                            ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                                                                                           ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                                                                                                        ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                                                                                                     ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                                                                                                    ; 633   ; 62             ; 118          ; 62             ; 220    ; 62              ; 62            ; 62              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy|ureset                                                                                                                                                                                                                                                                                                                                                      ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0|umemphy                                                                                                                                                                                                                                                                                                                                                             ; 975   ; 0              ; 0            ; 0              ; 366    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|p0                                                                                                                                                                                                                                                                                                                                                                     ; 974   ; 545            ; 0            ; 545            ; 172    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram|pll0                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|fpga_sdram                                                                                                                                                                                                                                                                                                                                                                        ; 343   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|version_id                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo                                                                                                                                                                                                                                                                                                                                                  ; 337   ; 76             ; 0            ; 76             ; 265    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo                                                                                                                                                                                                                                                                                                                                                  ; 402   ; 75             ; 0            ; 75             ; 323    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1                                                                                                                                                                                                                                                                                                                                                           ; 583   ; 0              ; 0            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|rst_controller                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                                                                                        ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                                                                                                                                                        ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0|dcfifo_component|auto_generated                                                                                                                                                                                                                                                                                                       ; 35    ; 0              ; 1            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider|acl_snoop_adapter_0                                                                                                                                                                                                                                                                                                                                       ; 584   ; 5              ; 2            ; 5              ; 615    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_memory_bank_divider                                                                                                                                                                                                                                                                                                                                                           ; 584   ; 0              ; 0            ; 0              ; 615    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|rsp_fifo                                                                                                                                                                                                                                                                                                                                                  ; 337   ; 76             ; 0            ; 76             ; 265    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0|cmd_fifo                                                                                                                                                                                                                                                                                                                                                  ; 402   ; 75             ; 0            ; 75             ; 323    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem0                                                                                                                                                                                                                                                                                                                                                           ; 583   ; 0              ; 0            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002                                                                                                                                                                                                                                                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001                                                                                                                                                                                                                                                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller                                                                                                                                                                                                                                                                                                                                                     ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser                                                                                                                                                                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001                                                                                                                                                                                                                                                                                                                                   ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser                                                                                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser                                                                                                                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo                                                                                                                                                                                                                                                                                                                                       ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                      ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                          ; 468   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                                                                    ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                                                    ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                                                    ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                                                    ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                        ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                                                                      ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                                                      ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                                                      ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                                                      ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                          ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                        ; 104   ; 25             ; 2            ; 25             ; 466    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_limiter                                                                                                                                                                                                                                                                                                                                  ; 190   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                        ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                           ; 91    ; 0              ; 5            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                             ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                              ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent                                                                                                                                                                                                                                                                                                                           ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent                                                                                                                                                                                                                                                                                                                             ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                     ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent                                                                                                                                                                                                                                                                                                                                  ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                                    ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent                                                                                                                                                                                                                                                                                                                                 ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_agent                                                                                                                                                                                                                                                                                                                                    ; 150   ; 35             ; 62           ; 35             ; 123    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                        ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_translator                                                                                                                                                                                                                                                                                                                      ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_translator                                                                                                                                                                                                                                                                                                                        ; 94    ; 5              ; 10           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_translator                                                                                                                                                                                                                                                                                                                             ; 94    ; 4              ; 9            ; 4              ; 74     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_translator                                                                                                                                                                                                                                                                                                                            ; 94    ; 7              ; 3            ; 7              ; 82     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_translator                                                                                                                                                                                                                                                                                                                               ; 95    ; 10             ; 2            ; 10             ; 88     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                  ; 218   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                              ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom                                                                                                                                                                                                                                                                                                                                                            ; 52    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|version_id_0                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_lock_avs_0                                                                                                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_sw_reset                                                                                                                                                                                                                                                                                                                                                       ; 40    ; 0              ; 37           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|ctrl                                                                                                                                                                                                                                                                                                                                                               ; 89    ; 2              ; 2            ; 2              ; 85     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk2x                                                                                                                                                                                                                                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk                                                                                                                                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|counter                                                                                                                                                                                                                                                                                                                                                            ; 43    ; 1              ; 39           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|kernel_pll                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk                                                                                                                                                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system                                                                                                                                                                                                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 102   ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
