TimeQuest Timing Analyzer report for ProcesadorBase
Thu Mar 23 13:33:59 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_clock[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'counter_clock[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'counter_clock[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'counter_clock[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'counter_clock[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'counter_clock[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorBase                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLOCK_50         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }         ;
; counter_clock[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clock[2] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 14.64 MHz  ; 14.64 MHz       ; counter_clock[2] ;                                                               ;
; 801.92 MHz ; 380.08 MHz      ; CLOCK_50         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -67.298 ; -9550.061     ;
; CLOCK_50         ; -1.322  ; -5.489        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -2.690 ; -2.690        ;
; counter_clock[2] ; 0.445  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.631 ; -10.185       ;
; counter_clock[2] ; -0.611 ; -195.520      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -67.298 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.344     ;
; -67.297 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.343     ;
; -67.269 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.315     ;
; -67.268 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.314     ;
; -67.108 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.154     ;
; -67.107 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.153     ;
; -67.036 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 68.077     ;
; -67.035 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 68.076     ;
; -67.032 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.078     ;
; -67.031 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.077     ;
; -67.007 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 68.048     ;
; -67.006 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 68.047     ;
; -67.003 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.049     ;
; -67.002 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.048     ;
; -66.991 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.037     ;
; -66.990 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.029     ;
; -66.990 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 68.036     ;
; -66.989 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 68.028     ;
; -66.926 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.965     ;
; -66.925 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.964     ;
; -66.885 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.926     ;
; -66.856 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.897     ;
; -66.846 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.887     ;
; -66.845 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.886     ;
; -66.842 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.888     ;
; -66.841 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.887     ;
; -66.829 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.875     ;
; -66.828 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.874     ;
; -66.805 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.851     ;
; -66.804 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.850     ;
; -66.781 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.818     ;
; -66.780 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.817     ;
; -66.772 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.809     ;
; -66.762 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.793     ;
; -66.762 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.793     ;
; -66.752 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.789     ;
; -66.751 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.788     ;
; -66.743 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.780     ;
; -66.733 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.764     ;
; -66.733 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.764     ;
; -66.729 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.770     ;
; -66.728 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.762     ;
; -66.728 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.769     ;
; -66.727 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.761     ;
; -66.725 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.771     ;
; -66.724 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.763     ;
; -66.724 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.770     ;
; -66.723 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.762     ;
; -66.695 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.736     ;
; -66.681 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 67.719     ;
; -66.664 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.698     ;
; -66.663 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.697     ;
; -66.660 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.699     ;
; -66.659 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 67.698     ;
; -66.655 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.692     ;
; -66.652 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 67.690     ;
; -66.626 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.663     ;
; -66.591 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.628     ;
; -66.590 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.627     ;
; -66.582 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.619     ;
; -66.578 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.619     ;
; -66.577 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.611     ;
; -66.572 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.603     ;
; -66.572 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.603     ;
; -66.567 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.608     ;
; -66.566 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.607     ;
; -66.563 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.609     ;
; -66.562 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.608     ;
; -66.543 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.584     ;
; -66.542 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.583     ;
; -66.539 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.585     ;
; -66.538 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.584     ;
; -66.513 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.005      ; 67.556     ;
; -66.513 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.005      ; 67.556     ;
; -66.513 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 67.547     ;
; -66.491 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 67.529     ;
; -66.490 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.521     ;
; -66.484 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.005      ; 67.527     ;
; -66.484 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.005      ; 67.527     ;
; -66.477 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~72  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.508     ;
; -66.474 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.511     ;
; -66.473 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 67.503     ;
; -66.473 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.510     ;
; -66.472 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 67.502     ;
; -66.468 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.514     ;
; -66.467 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~66  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.513     ;
; -66.465 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.502     ;
; -66.465 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 67.502     ;
; -66.464 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 67.494     ;
; -66.461 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.492     ;
; -66.455 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.486     ;
; -66.455 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.486     ;
; -66.454 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.014     ; 67.478     ;
; -66.454 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.014     ; 67.478     ;
; -66.448 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~72  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 67.479     ;
; -66.439 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.485     ;
; -66.438 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~66  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.484     ;
; -66.423 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~50  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 67.469     ;
; -66.416 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 67.457     ;
; -66.409 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 67.439     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.322 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.785      ;
; -1.321 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.784      ;
; -1.318 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.781      ;
; -1.317 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.780      ;
; -1.064 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.527      ;
; -1.063 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.526      ;
; -1.060 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.523      ;
; -1.059 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.522      ;
; -0.868 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.331      ;
; -0.867 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.330      ;
; -0.864 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.327      ;
; -0.863 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.326      ;
; -0.745 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.208      ;
; -0.744 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.207      ;
; -0.741 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.204      ;
; -0.740 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 2.203      ;
; -0.448 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.416      ; 1.902      ;
; -0.247 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.285      ;
; -0.227 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.265      ;
; -0.211 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.249      ;
; -0.046 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.084      ;
; 0.128  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.910      ;
; 0.132  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.906      ;
; 0.132  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.906      ;
; 0.141  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.897      ;
; 0.163  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.416      ; 1.291      ;
; 0.164  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.416      ; 1.290      ;
; 0.202  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.416      ; 1.252      ;
; 0.307  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 2.942  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 2.858      ; 0.731      ;
; 3.442  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 2.858      ; 0.731      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.690 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; 0.445  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.550  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.416      ; 1.252      ;
; 0.588  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.416      ; 1.290      ;
; 0.589  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.416      ; 1.291      ;
; 0.611  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.897      ;
; 0.620  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.620  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.624  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.798  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.963  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.979  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.999  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.285      ;
; 1.200  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.416      ; 1.902      ;
; 1.492  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.203      ;
; 1.493  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.204      ;
; 1.496  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.207      ;
; 1.497  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.208      ;
; 1.615  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.326      ;
; 1.616  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.327      ;
; 1.619  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.330      ;
; 1.620  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.331      ;
; 1.811  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.522      ;
; 1.812  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.523      ;
; 1.815  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.526      ;
; 1.816  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.527      ;
; 2.069  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.780      ;
; 2.070  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.781      ;
; 2.073  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.784      ;
; 2.074  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 2.785      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.975 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.407 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.448 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.487 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.909      ;
; 1.647 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.935      ;
; 1.670 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.727 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.743 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.036      ;
; 1.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.054      ;
; 1.769 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.055      ;
; 1.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.807 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.093      ;
; 1.808 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.094      ;
; 1.823 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.116      ;
; 1.848 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.134      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.902 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.188      ;
; 1.903 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.189      ;
; 1.910 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.928 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.214      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.981 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.267      ;
; 1.982 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.268      ;
; 1.983 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.269      ;
; 1.990 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.276      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.061 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.062 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.063 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.349      ;
; 2.070 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.356      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.895 ; 8.895 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 8.281 ; 8.281 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.769 ; 7.769 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.660 ; 7.660 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.996 ; 7.996 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.202 ; 7.202 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.191 ; 7.191 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.149 ; 7.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.973 ; 7.973 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 7.194 ; 7.194 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 8.384 ; 8.384 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 8.559 ; 8.559 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.321 ; 7.321 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 8.457 ; 8.457 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 8.708 ; 8.708 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.965 ; 7.965 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 8.895 ; 8.895 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 3.662 ; 3.662 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 3.662 ; 3.662 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -4.823 ; -4.823 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -6.536 ; -6.536 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -5.808 ; -5.808 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -5.948 ; -5.948 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -6.715 ; -6.715 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -5.097 ; -5.097 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -5.328 ; -5.328 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -5.497 ; -5.497 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -5.435 ; -5.435 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -5.017 ; -5.017 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -5.419 ; -5.419 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -5.502 ; -5.502 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -5.117 ; -5.117 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -5.522 ; -5.522 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -4.823 ; -4.823 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -5.509 ; -5.509 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -5.781 ; -5.781 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; -0.088 ; -0.088 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; -0.088 ; -0.088 ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.531  ; 7.531  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 77.802 ; 77.802 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 77.408 ; 77.408 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 77.439 ; 77.439 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 77.657 ; 77.657 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 77.771 ; 77.771 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 77.800 ; 77.800 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 77.802 ; 77.802 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 77.795 ; 77.795 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 76.268 ; 76.268 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 76.255 ; 76.255 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 75.879 ; 75.879 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 75.855 ; 75.855 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 75.889 ; 75.889 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 75.904 ; 75.904 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 76.268 ; 76.268 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 76.137 ; 76.137 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 76.400 ; 76.400 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 76.059 ; 76.059 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 75.995 ; 75.995 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 75.961 ; 75.961 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 75.492 ; 75.492 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 76.321 ; 76.321 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 75.970 ; 75.970 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 76.400 ; 76.400 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 77.389 ; 77.389 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 77.162 ; 77.162 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 77.389 ; 77.389 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 76.857 ; 76.857 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 76.513 ; 76.513 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 76.446 ; 76.446 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 77.117 ; 77.117 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 77.150 ; 77.150 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 75.653 ; 75.653 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 75.653 ; 75.653 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 72.943 ; 72.943 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 72.863 ; 72.863 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 73.696 ; 73.696 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 74.711 ; 74.711 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 74.444 ; 74.444 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 72.606 ; 72.606 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 73.806 ; 73.806 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 72.666 ; 72.666 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 74.071 ; 74.071 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 73.799 ; 73.799 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 72.534 ; 72.534 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 73.773 ; 73.773 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 74.191 ; 74.191 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 74.542 ; 74.542 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 18.388 ; 18.388 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 13.561 ; 13.561 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 14.786 ; 14.786 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 13.047 ; 13.047 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 13.177 ; 13.177 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 12.914 ; 12.914 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 12.446 ; 12.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 11.751 ; 11.751 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 12.723 ; 12.723 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 15.399 ; 15.399 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 16.280 ; 16.280 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 14.525 ; 14.525 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 14.734 ; 14.734 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 14.871 ; 14.871 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 15.107 ; 15.107 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 14.290 ; 14.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 18.388 ; 18.388 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 73.729 ; 73.729 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 73.445 ; 73.445 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.531  ; 7.531  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 11.370 ; 11.370 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 11.370 ; 11.370 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 11.401 ; 11.401 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 11.619 ; 11.619 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 11.733 ; 11.733 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 11.762 ; 11.762 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 11.764 ; 11.764 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 11.757 ; 11.757 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 10.659 ; 10.659 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 11.059 ; 11.059 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 10.683 ; 10.683 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 10.659 ; 10.659 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 10.693 ; 10.693 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 10.708 ; 10.708 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 11.072 ; 11.072 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 10.941 ; 10.941 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 9.674  ; 9.674  ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 10.238 ; 10.238 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 10.170 ; 10.170 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 10.170 ; 10.170 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 9.674  ; 9.674  ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 10.496 ; 10.496 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 10.149 ; 10.149 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 10.579 ; 10.579 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 10.436 ; 10.436 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 11.174 ; 11.174 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 11.385 ; 11.385 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 10.869 ; 10.869 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 10.503 ; 10.503 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 10.436 ; 10.436 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 11.128 ; 11.128 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 11.145 ; 11.145 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 8.500  ; 8.500  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 9.615  ; 9.615  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 9.865  ; 9.865  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 11.280 ; 11.280 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 8.500  ; 8.500  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 10.406 ; 10.406 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 10.200 ; 10.200 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 8.958  ; 8.958  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 9.889  ; 9.889  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 8.599  ; 8.599  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 8.606  ; 8.606  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 8.862  ; 8.862  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 9.511  ; 9.511  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 9.695  ; 9.695  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 9.355  ; 9.355  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 9.235  ; 9.235  ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 8.309  ; 8.309  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 9.711  ; 9.711  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 10.169 ; 10.169 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 9.048  ; 9.048  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 9.937  ; 9.937  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 9.078  ; 9.078  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 8.931  ; 8.931  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 8.546  ; 8.546  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 8.517  ; 8.517  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 8.309  ; 8.309  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 8.905  ; 8.905  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 9.455  ; 9.455  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 9.367  ; 9.367  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 8.955  ; 8.955  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 9.722  ; 9.722  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 9.097  ; 9.097  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 9.486  ; 9.486  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 9.428  ; 9.428  ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 9.114  ; 9.114  ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 72.890 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 73.482 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 73.492 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 73.485 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 73.495 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.201 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.201 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 72.890 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 72.900 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 73.174 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 73.174 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 73.950 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 73.164 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 73.173 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 73.960 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 73.433 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 73.702 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.595 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.187 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.197 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 9.190 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 9.200 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 8.906 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.906 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.595 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.605 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.892 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 8.892 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 9.668 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.882 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 8.891 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 9.678 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 9.151 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.420 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 72.890    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 73.482    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 73.492    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 73.485    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 73.495    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.201    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.201    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 72.890    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 72.900    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 73.174    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 73.174    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 73.950    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 73.164    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 73.173    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 73.960    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 73.433    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 73.702    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.595     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.187     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.197     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 9.190     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 9.200     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 8.906     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 8.906     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 8.595     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 8.605     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.892     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 8.892     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 9.668     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.882     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 8.891     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 9.678     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 9.151     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.420     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+--------------------------------------------+
; Fast Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -24.574 ; -3465.062     ;
; CLOCK_50         ; 0.189   ; 0.000         ;
+------------------+---------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.720 ; -1.720        ;
; counter_clock[2] ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.380 ; -8.380        ;
; counter_clock[2] ; -0.500 ; -160.000      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -24.574 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.614     ;
; -24.574 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.614     ;
; -24.558 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.598     ;
; -24.558 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.598     ;
; -24.513 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.553     ;
; -24.513 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.553     ;
; -24.485 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.520     ;
; -24.483 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.524     ;
; -24.483 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.518     ;
; -24.482 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.523     ;
; -24.469 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.504     ;
; -24.467 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.508     ;
; -24.467 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.502     ;
; -24.466 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.507     ;
; -24.448 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.481     ;
; -24.448 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.481     ;
; -24.433 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.473     ;
; -24.433 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.473     ;
; -24.427 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.460     ;
; -24.427 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.460     ;
; -24.424 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.459     ;
; -24.422 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.463     ;
; -24.422 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.457     ;
; -24.421 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.462     ;
; -24.395 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.429     ;
; -24.379 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.413     ;
; -24.368 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.408     ;
; -24.368 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.408     ;
; -24.368 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.408     ;
; -24.368 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.008      ; 25.408     ;
; -24.359 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.387     ;
; -24.357 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.391     ;
; -24.357 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.385     ;
; -24.356 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.390     ;
; -24.352 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.383     ;
; -24.352 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.383     ;
; -24.351 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.381     ;
; -24.348 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.380     ;
; -24.347 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.374     ;
; -24.347 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.374     ;
; -24.344 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.379     ;
; -24.342 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.383     ;
; -24.342 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.377     ;
; -24.341 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.382     ;
; -24.338 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.366     ;
; -24.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.370     ;
; -24.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 25.364     ;
; -24.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.367     ;
; -24.336 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.367     ;
; -24.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.369     ;
; -24.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.365     ;
; -24.334 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.368     ;
; -24.332 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.364     ;
; -24.331 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.358     ;
; -24.331 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.358     ;
; -24.291 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.322     ;
; -24.291 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.322     ;
; -24.290 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.320     ;
; -24.287 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.319     ;
; -24.286 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.313     ;
; -24.286 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.313     ;
; -24.279 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.309     ;
; -24.279 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.314     ;
; -24.279 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.314     ;
; -24.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.318     ;
; -24.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.312     ;
; -24.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.318     ;
; -24.277 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.312     ;
; -24.276 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.317     ;
; -24.276 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.317     ;
; -24.269 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.296     ;
; -24.263 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.293     ;
; -24.254 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.288     ;
; -24.248 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.275     ;
; -24.226 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 25.250     ;
; -24.226 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 25.250     ;
; -24.225 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.009     ; 25.248     ;
; -24.222 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.247     ;
; -24.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.012     ; 25.241     ;
; -24.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[1]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.012     ; 25.241     ;
; -24.218 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.248     ;
; -24.211 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.242     ;
; -24.211 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.242     ;
; -24.210 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.240     ;
; -24.207 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.239     ;
; -24.206 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.233     ;
; -24.206 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.233     ;
; -24.205 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.232     ;
; -24.205 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 25.229     ;
; -24.205 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.008     ; 25.229     ;
; -24.204 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~97  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.009     ; 25.227     ;
; -24.201 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.007     ; 25.226     ;
; -24.200 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~81  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.012     ; 25.220     ;
; -24.200 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~33  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.012     ; 25.220     ;
; -24.191 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 25.227     ;
; -24.191 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~98  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 25.227     ;
; -24.189 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.223     ;
; -24.189 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.223     ;
; -24.189 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.005     ; 25.216     ;
; -24.184 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~49  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.009      ; 25.225     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.189 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 1.134      ;
; 0.208 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 1.115      ;
; 0.212 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 1.111      ;
; 0.216 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 1.107      ;
; 0.307 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 1.016      ;
; 0.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.997      ;
; 0.330 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.993      ;
; 0.334 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.989      ;
; 0.379 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.944      ;
; 0.398 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.925      ;
; 0.402 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.921      ;
; 0.406 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.917      ;
; 0.417 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.906      ;
; 0.436 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.887      ;
; 0.440 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.883      ;
; 0.444 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 0.879      ;
; 0.498 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.534      ;
; 0.509 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.523      ;
; 0.523 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.509      ;
; 0.550 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.765      ;
; 0.575 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.457      ;
; 0.636 ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.396      ;
; 0.640 ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.392      ;
; 0.640 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.392      ;
; 0.644 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.388      ;
; 0.665 ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.785 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.530      ;
; 0.788 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.527      ;
; 0.790 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.525      ;
; 2.100 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 1.794      ; 0.367      ;
; 2.600 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 1.794      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.720 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 1.794      ; 0.367      ;
; 0.090  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.525      ;
; 0.092  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.527      ;
; 0.095  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.530      ;
; 0.215  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.240  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.244  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.305  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.457      ;
; 0.330  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.765      ;
; 0.357  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.371  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.382  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.436  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.879      ;
; 0.440  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.883      ;
; 0.444  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.887      ;
; 0.463  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.906      ;
; 0.474  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.917      ;
; 0.478  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.921      ;
; 0.482  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.925      ;
; 0.501  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.944      ;
; 0.546  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.989      ;
; 0.550  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.993      ;
; 0.554  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 0.997      ;
; 0.573  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 1.016      ;
; 0.664  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 1.107      ;
; 0.668  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 1.111      ;
; 0.672  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 1.115      ;
; 0.691  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 1.134      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.359 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.497 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.532 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.706      ;
; 0.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.602 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.637 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.651 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.659 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.815      ;
; 0.672 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.686 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.838      ;
; 0.694 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.850      ;
; 0.710 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.721 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.873      ;
; 0.729 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.885      ;
; 0.745 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.764 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.780 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.799 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.951      ;
; 0.801 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.815 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.968      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 3.853 ; 3.853 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 3.698 ; 3.698 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.393 ; 3.393 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.360 ; 3.360 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.553 ; 3.553 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 3.161 ; 3.161 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 3.197 ; 3.197 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 3.109 ; 3.109 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 3.465 ; 3.465 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 3.213 ; 3.213 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.615 ; 3.615 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.708 ; 3.708 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.218 ; 3.218 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.678 ; 3.678 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 3.766 ; 3.766 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.491 ; 3.491 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 3.853 ; 3.853 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 1.139 ; 1.139 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 1.139 ; 1.139 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.262 ; -2.262 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.978 ; -2.978 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.624 ; -2.624 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.669 ; -2.669 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -3.002 ; -3.002 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.314 ; -2.314 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.423 ; -2.423 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.446 ; -2.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.450 ; -2.450 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.314 ; -2.314 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.451 ; -2.451 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.545 ; -2.545 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.324 ; -2.324 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.514 ; -2.514 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.262 ; -2.262 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.546 ; -2.546 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.692 ; -2.692 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.354  ; 0.354  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.354  ; 0.354  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.022  ; 4.022  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 30.199 ; 30.199 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 30.019 ; 30.019 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 30.049 ; 30.049 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 30.119 ; 30.119 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 30.170 ; 30.170 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 30.197 ; 30.197 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 30.199 ; 30.199 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 30.192 ; 30.192 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 29.442 ; 29.442 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 29.437 ; 29.437 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 29.272 ; 29.272 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 29.274 ; 29.274 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 29.283 ; 29.283 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 29.292 ; 29.292 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 29.442 ; 29.442 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 29.388 ; 29.388 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 29.671 ; 29.671 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 29.446 ; 29.446 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 29.399 ; 29.399 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 29.461 ; 29.461 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 29.290 ; 29.290 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 29.547 ; 29.547 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 29.434 ; 29.434 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 29.671 ; 29.671 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 30.045 ; 30.045 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 29.873 ; 29.873 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 30.045 ; 30.045 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 29.878 ; 29.878 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 29.656 ; 29.656 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 29.606 ; 29.606 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 29.845 ; 29.845 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 29.905 ; 29.905 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 29.391 ; 29.391 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 29.391 ; 29.391 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 28.299 ; 28.299 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 28.262 ; 28.262 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 28.553 ; 28.553 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 28.982 ; 28.982 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 28.869 ; 28.869 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 28.172 ; 28.172 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 28.644 ; 28.644 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 28.190 ; 28.190 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 28.735 ; 28.735 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 28.628 ; 28.628 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 28.133 ; 28.133 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 28.607 ; 28.607 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 28.797 ; 28.797 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 28.942 ; 28.942 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 8.146  ; 8.146  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 6.154  ; 6.154  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 6.656  ; 6.656  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 6.012  ; 6.012  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 6.099  ; 6.099  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 5.917  ; 5.917  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 5.710  ; 5.710  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 5.502  ; 5.502  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 5.822  ; 5.822  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 6.819  ; 6.819  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 7.191  ; 7.191  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 6.494  ; 6.494  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 6.585  ; 6.585  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 6.647  ; 6.647  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 6.684  ; 6.684  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 6.420  ; 6.420  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 8.146  ; 8.146  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 28.568 ; 28.568 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 28.456 ; 28.456 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.022 ; 4.022 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 5.421 ; 5.421 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 5.421 ; 5.421 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 5.451 ; 5.451 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 5.521 ; 5.521 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 5.572 ; 5.572 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 5.599 ; 5.599 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.601 ; 5.601 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.594 ; 5.594 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 5.011 ; 5.011 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 5.176 ; 5.176 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 5.011 ; 5.011 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 5.014 ; 5.014 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 5.021 ; 5.021 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 5.037 ; 5.037 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 5.182 ; 5.182 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 5.116 ; 5.116 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.871 ; 4.871 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.829 ; 4.829 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.970 ; 4.970 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.866 ; 4.866 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 5.104 ; 5.104 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.903 ; 4.903 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 5.181 ; 5.181 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 5.344 ; 5.344 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.187 ; 5.187 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.957 ; 4.957 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.903 ; 4.903 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 5.158 ; 5.158 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 5.203 ; 5.203 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.279 ; 4.279 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.793 ; 4.793 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.825 ; 4.825 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 5.355 ; 5.355 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.316 ; 4.316 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 5.029 ; 5.029 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.972 ; 4.972 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.466 ; 4.466 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.788 ; 4.788 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.293 ; 4.293 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.279 ; 4.279 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.360 ; 4.360 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.607 ; 4.607 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.735 ; 4.735 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.594 ; 4.594 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.529 ; 4.529 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.178 ; 4.178 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 4.749 ; 4.749 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.943 ; 4.943 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.555 ; 4.555 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.902 ; 4.902 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.520 ; 4.520 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.456 ; 4.456 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.269 ; 4.269 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.290 ; 4.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.178 ; 4.178 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.394 ; 4.394 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 4.619 ; 4.619 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.578 ; 4.578 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.427 ; 4.427 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.666 ; 4.666 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 4.494 ; 4.494 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.615 ; 4.615 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.584 ; 4.584 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.487 ; 4.487 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.246 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.482 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.492 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.482 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.492 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.373 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.373 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.246 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.256 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.353 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.353 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.619 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 28.343 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 28.355 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.629 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.446 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.540 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.273 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.509 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.519 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.509 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.519 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.400 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.400 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.273 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.283 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 4.390 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 4.390 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 4.656 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 4.380 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 4.392 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 4.666 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 4.483 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.577 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.246    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.482    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.492    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.482    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.492    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.373    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.373    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.246    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.256    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.353    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.353    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.619    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 28.343    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 28.355    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.629    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.446    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.540    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.273     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.509     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.519     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.509     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.519     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 4.400     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 4.400     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 4.273     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.283     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 4.390     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 4.390     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 4.656     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 4.380     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 4.392     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 4.666     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 4.483     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.577     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -67.298   ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50         ; -1.322    ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  counter_clock[2] ; -67.298   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS   ; -9555.55  ; -2.69  ; 0.0      ; 0.0     ; -205.705            ;
;  CLOCK_50         ; -5.489    ; -2.690 ; N/A      ; N/A     ; -10.185             ;
;  counter_clock[2] ; -9550.061 ; 0.000  ; N/A      ; N/A     ; -195.520            ;
+-------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 8.895 ; 8.895 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 8.281 ; 8.281 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.769 ; 7.769 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.660 ; 7.660 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 7.996 ; 7.996 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.202 ; 7.202 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.191 ; 7.191 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.149 ; 7.149 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 7.973 ; 7.973 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 7.194 ; 7.194 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 8.384 ; 8.384 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 8.559 ; 8.559 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 7.321 ; 7.321 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 8.457 ; 8.457 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 8.708 ; 8.708 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 7.965 ; 7.965 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 8.895 ; 8.895 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 3.662 ; 3.662 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 3.662 ; 3.662 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.262 ; -2.262 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.978 ; -2.978 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -2.624 ; -2.624 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.669 ; -2.669 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -3.002 ; -3.002 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.314 ; -2.314 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.423 ; -2.423 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.446 ; -2.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.450 ; -2.450 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.314 ; -2.314 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.451 ; -2.451 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.545 ; -2.545 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.324 ; -2.324 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.514 ; -2.514 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.262 ; -2.262 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.546 ; -2.546 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.692 ; -2.692 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.354  ; 0.354  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.354  ; 0.354  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 7.531  ; 7.531  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 77.802 ; 77.802 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 77.408 ; 77.408 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 77.439 ; 77.439 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 77.657 ; 77.657 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 77.771 ; 77.771 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 77.800 ; 77.800 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 77.802 ; 77.802 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 77.795 ; 77.795 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 76.268 ; 76.268 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 76.255 ; 76.255 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 75.879 ; 75.879 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 75.855 ; 75.855 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 75.889 ; 75.889 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 75.904 ; 75.904 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 76.268 ; 76.268 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 76.137 ; 76.137 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 76.400 ; 76.400 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 76.059 ; 76.059 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 75.995 ; 75.995 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 75.961 ; 75.961 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 75.492 ; 75.492 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 76.321 ; 76.321 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 75.970 ; 75.970 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 76.400 ; 76.400 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 77.389 ; 77.389 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 77.162 ; 77.162 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 77.389 ; 77.389 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 76.857 ; 76.857 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 76.513 ; 76.513 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 76.446 ; 76.446 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 77.117 ; 77.117 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 77.150 ; 77.150 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 75.653 ; 75.653 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 75.653 ; 75.653 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 72.943 ; 72.943 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 72.863 ; 72.863 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 73.696 ; 73.696 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 74.711 ; 74.711 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 74.444 ; 74.444 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 72.606 ; 72.606 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 73.806 ; 73.806 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 72.666 ; 72.666 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 74.071 ; 74.071 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 73.799 ; 73.799 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 72.534 ; 72.534 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 73.773 ; 73.773 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 74.191 ; 74.191 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 74.542 ; 74.542 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 18.388 ; 18.388 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 13.561 ; 13.561 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 14.786 ; 14.786 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 13.047 ; 13.047 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 13.177 ; 13.177 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 12.914 ; 12.914 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 12.446 ; 12.446 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 11.751 ; 11.751 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 12.723 ; 12.723 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 15.399 ; 15.399 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 16.280 ; 16.280 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 14.525 ; 14.525 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 14.734 ; 14.734 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 14.871 ; 14.871 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 15.107 ; 15.107 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 14.290 ; 14.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 18.388 ; 18.388 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 73.729 ; 73.729 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 73.445 ; 73.445 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.022 ; 4.022 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 5.421 ; 5.421 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 5.421 ; 5.421 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 5.451 ; 5.451 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 5.521 ; 5.521 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 5.572 ; 5.572 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 5.599 ; 5.599 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 5.601 ; 5.601 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 5.594 ; 5.594 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 5.011 ; 5.011 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 5.176 ; 5.176 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 5.011 ; 5.011 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 5.014 ; 5.014 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 5.021 ; 5.021 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 5.037 ; 5.037 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 5.182 ; 5.182 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 5.116 ; 5.116 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.871 ; 4.871 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.829 ; 4.829 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.891 ; 4.891 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.970 ; 4.970 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.866 ; 4.866 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 5.104 ; 5.104 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.903 ; 4.903 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 5.181 ; 5.181 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 5.344 ; 5.344 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 5.187 ; 5.187 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.957 ; 4.957 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.903 ; 4.903 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 5.158 ; 5.158 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 5.203 ; 5.203 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.279 ; 4.279 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.793 ; 4.793 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.825 ; 4.825 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 5.355 ; 5.355 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 4.316 ; 4.316 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 5.029 ; 5.029 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.972 ; 4.972 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.466 ; 4.466 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.788 ; 4.788 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.293 ; 4.293 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.279 ; 4.279 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.360 ; 4.360 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 4.607 ; 4.607 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.735 ; 4.735 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.594 ; 4.594 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.529 ; 4.529 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.178 ; 4.178 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 4.749 ; 4.749 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.943 ; 4.943 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.555 ; 4.555 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.902 ; 4.902 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.520 ; 4.520 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.456 ; 4.456 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.269 ; 4.269 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.290 ; 4.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.178 ; 4.178 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.394 ; 4.394 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 4.619 ; 4.619 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.578 ; 4.578 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.427 ; 4.427 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.666 ; 4.666 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 4.494 ; 4.494 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.615 ; 4.615 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.584 ; 4.584 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.487 ; 4.487 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11           ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11           ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 383   ; 383  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 8966  ; 8966 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 23 13:33:58 2023
Info: Command: quartus_sta proc -c ProcesadorBase
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorBase.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_clock[2] counter_clock[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -67.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -67.298     -9550.061 counter_clock[2] 
    Info (332119):    -1.322        -5.489 CLOCK_50 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -2.690 CLOCK_50 
    Info (332119):     0.445         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -10.185 CLOCK_50 
    Info (332119):    -0.611      -195.520 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.574     -3465.062 counter_clock[2] 
    Info (332119):     0.189         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -1.720 CLOCK_50 
    Info (332119):     0.215         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -8.380 CLOCK_50 
    Info (332119):    -0.500      -160.000 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Thu Mar 23 13:33:59 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


