<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:25.2425</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0017604</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.08.19</openDate><openNumber>10-2024-0124751</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 및 상기 제1 절연층 상에 배치된 제1 배선 전극을 포함하고, 상기 제1 배선 전극은, 상기 제1 절연층 상에 배치된 제1 금속층과, 상기 제1 금속층 상에 배치된 제2 금속층과, 상기 제2 금속층 상에 배치된 제3 금속층을 포함하고, 상기 제1 금속층은 상기 제1 절연층 상에 구비된 동박층이고, 상기 제1 절연층과 상기 제1 금속층 사이의 제1 계면의 표면 거칠기는 상기 제1 금속층과 상기 제2 금속층 사이의 제2 계면의 표면 거칠기와 다르다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층 상에 배치된 제1 배선 전극을 포함하고,상기 제1 배선 전극은,상기 제1 절연층 상에 배치된 제1 금속층과,상기 제1 금속층 상에 배치된 제2 금속층과,상기 제2 금속층 상에 배치된 제3 금속층을 포함하고,상기 제1 금속층은 상기 제1 절연층 상에 구비된 동박층이고,상기 제1 절연층과 상기 제1 금속층 사이의 제1 계면의 표면 거칠기는 상기 제1 금속층과 상기 제2 금속층 사이의 제2 계면의 표면 거칠기와 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 계면의 표면 거칠기는 상기 제1 계면의 표면 거칠기보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 계면의 표면 거칠기는 5㎚ 내지 120㎚의 범위의 산출 평균 조도(Ra)를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 계면의 표면 거칠기는 150㎚ 내지 350㎚의 범위의 산출 평균 조도(Ra)를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제2 금속층과 상기 제3 금속층 사이의 제3 계면의 표면 거칠기는 상기 제1 계면의 표면 거칠기보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제3 계면의 표면 거칠기는 상기 제2 계면의 표면 거칠기와 동일한, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,상기 제3 금속층의 상면과 상기 제2 절연층 사이의 제4 계면의 표면 거칠기는 상기 제1 내지 제3 계면의 표면 거칠기와 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제4 계면의 표면 거칠기는 상기 제2 및 제3 계면의 표면 거칠기보다 크고 상기 제1 계면의 표면 거칠기보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 절연층의 상면과 상기 제2 절연층의 하면 사이의 제5 계면의 표면 거칠기는 상기 제2 및 제3 계면의 표면 거칠기보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제5 계면의 표면 거칠기는 상기 제1 계면의 표면 거칠기와 동일한, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 및 제2 계면 각각은 표면 거칠기에 대응하는 요철부를 구비한, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 계면의 요철부는 상면에서 하면을 향하여 폭이 증가하는 영역을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 계면의 요철부는 상기 제2 계면의 요철부와 다른 형상을 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 계면의 최고 높이 부분으로부터 상기 제2 계면의 최저 높이 부분까지의 수직 거리는 0.5㎛ 내지 1.5㎛의 범위를 만족하는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1 절연층;상기 제1 절연층 상에 배치된 제1 배선 전극;상기 제1 배선 전극 상에 배치된 제2 절연층; 상기 제2 절연층 상에 배치된 제2 배선 전극;상기 제2 배선 전극 상에 배치된 접속부;상기 접속부 상에 배치된 반도체 소자를 포함하고,상기 제1 및 제2 배선 전극 중 적어도 하나는, 동박층에 대응하는 제1 금속층과,상기 제1 금속층 상에 배치된 제2 금속층과,상기 제2 금속층 상에 배치된 제3 금속층을 포함하고,상기 제1 금속층의 하면의 표면 거칠기는 상기 제1 금속층의 상면의 표면 거칠기보다 크고,상기 상면의 표면 거칠기는 5㎚ 내지 120㎚의 범위의 산출 평균 조도(Ra)를 가지고,상기 하면의 표면 거칠기는 150㎚ 내지 350㎚의 범위의 산출 평균 조도(Ra)를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 반도체 소자는 수평 방향으로 이격된 복수의 반도체 소자를 포함하고,상기 제1 및 제2 절연층 중 적어도 하나에 매립되고 상기 복수의 반도체 소자를 수평적으로 전기적으로 연결하는 연결 부재를 더 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 제2 배선 전극 상에 배치된 포스트 범프; 및상기 포스트 범프 상에 결합된 외부 기판을 더 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOO, CHANG WOO</engName><name>유창우</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, SANG HYUN</engName><name>이상현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, JU HYUN</engName><name>이주현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.09</receiptDate><receiptNumber>1-1-2023-0154770-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230017604.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d86c91b045bff3b1bbeab74ac928fcafaf82d7a2d4aea74147e8457f1042645f42a84becc3ca6297f364e6372a4cebc49e2226ab3190076a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf638e1b12628e9356e85a1d0d2e71aafa24e4e72ec285ea91e73e6ed04c732cf7ca6575f1b15bcc476ba436ac0dbde72d562afa333d389408</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>