标题title
半导体器件
摘要abst
本申请公开一种半导体器件。所述半导体器件包括：底面漏极结构；漂移区，其设置在所述底面漏极结构之上；以及表面结构，其设置在所述漂移区之上；其中，所述漂移区包括水平方向上依次交替设置的第一掺杂柱层和第二掺杂柱层，且所述漂移区在水平方向上被划分为位于两端的两个第一区域以及位于中部的第二区域；所述第一区域内设置有第一掺杂区、第二掺杂区和第三掺杂区；所述第一掺杂区与所述第二掺杂区在水平方向上相接触，所述第三掺杂区位于所述第一掺杂区与所述第二掺杂区的下方，且在垂直方向上与所述第一掺杂区与所述第二掺杂区相接触；所述第二区域内设置有第四掺杂区，所述第四掺杂区位于所述第二掺杂柱层上且与所述第一掺杂柱层相接触。
权利要求书clms
1.一种半导体器件，其特征在于，所述半导体器件包括：底面漏极结构；漂移区，其设置在所述底面漏极结构之上；以及表面结构，其设置在所述漂移区之上；其中，所述漂移区包括水平方向上依次交替设置的第一掺杂柱层和第二掺杂柱层，且所述漂移区在水平方向上被划分为位于两端的两个第一区域以及位于中部的第二区域；所述第一区域内设置有第一掺杂区、第二掺杂区和第三掺杂区；所述第一掺杂区与所述第二掺杂区在水平方向上相接触，所述第三掺杂区位于所述第一掺杂区与所述第二掺杂区的下方，且在垂直方向上与所述第一掺杂区与所述第二掺杂区相接触；所述第二区域内设置有第四掺杂区，所述第四掺杂区位于所述第二掺杂柱层上且与所述第一掺杂柱层相接触。2.根据权利要求1所述的半导体器件，其特征在于，所述底面漏极结构包括漏极以及层叠于漏极之上的N型碳化硅衬底。3.根据权利要求1所述的半导体器件，其特征在于，所述第三掺杂区的一端向外延伸并与所述第一掺杂区的一端在水平方向上相接触。4.根据权利要求1所述的半导体器件，其特征在于，所述表面结构包括复数个互连的源极金属电极以及多晶硅栅极，所述源极金属电极以及所述多晶硅栅极之间通过层间介质层进行隔离。5.根据权利要求4所述的半导体器件，其特征在于，所述第一掺杂区包括N型源区，所述第二掺杂区包括P型源区，所述第三掺杂区包括P型基区；位于所述第一区域上方的源极金属电极与所述N型源区和所述P型源区接触形成欧姆接触。6.根据权利要求5所述的半导体器件，其特征在于，所述第三掺杂区浓度掺杂浓度低于第二掺杂区。7.根据权利要求4所述的半导体器件，其特征在于，所述多晶硅栅极通过栅氧化层与所述漂移区隔离。8.根据权利要求4所述的半导体器件，其特征在于，所述第一掺杂柱层包括N型掺杂柱层，所述第二掺杂柱层包括P型掺杂柱层，所述N型掺杂柱层和所述P型掺杂柱层交替设置构成超结结构。9.根据权利要求8所述的半导体器件，其特征在于，所述第四掺杂区包括深P注入区；位于所述第二区域上方的源极金属电极与所述深P注入区接触形成欧姆接触，与所述第一掺杂柱层接触形成肖特基接触。10.根据权利要求9所述的半导体器件，其特征在于，所述第四掺杂区的掺杂浓度大于所述第二掺杂柱层的掺杂浓度。
说明书desc
技术领域本申请涉及把半导体技术领域，特别是涉及一种非均匀SiC SJ-JBSFET器件。背景技术作为一种用于功率器件的半导体材料，4H-SiC引起了人们的极大兴趣与在相同额定电压下设计的硅基器件相比，SiC的高电击穿强度使其漂移层大大变薄，从而使其具有更高的优点。然而，SiC的宽带隙和更大的pn结内置电位也导致MOSFET寄生体二极管的较高的接入电压。Si MOSFET的典型体二极管插入电压仅为0.7V，而SiC MOSFET的典型体二极管插入电压接近3V。当MOSFET在死区关闭时，高插入电压会产生更大的功率损失。MOSFET寄生体二极管的接通过程中还会遇到少数载流子的注入，这会增加反向恢复电流、时间和开关功率损失。发明内容为了解决上述问题，本申请公开了一种半导体器件。所述半导体器件可以包括：底面漏极结构；漂移区，其设置在所述底面漏极结构之上；以及表面结构，其设置在所述漂移区之上；其中，所述漂移区包括水平方向上依次交替设置的第一掺杂柱层和第二掺杂柱层，且所述漂移区在水平方向上被划分为位于两端的两个第一区域以及位于中部的第二区域；所述第一区域内设置有第一掺杂区、第二掺杂区和第三掺杂区；所述第一掺杂区与所述第二掺杂区在水平方向上相接触，所述第三掺杂区位于所述第一掺杂区与所述第二掺杂区的下方，且在垂直方向上与所述第一掺杂区与所述第二掺杂区相接触；所述第二区域内设置有第四掺杂区，所述第四掺杂区位于所述第二掺杂柱层上且与所述第一掺杂柱层相接触。根据本申请的一些实施例，所述底面漏极结构包括漏极以及层叠于漏极之上的N型碳化硅衬底。根据本申请的一些实施例，所述第三掺杂区的一端向外延伸并与所述第一掺杂区的一端在水平方向上相接触。根据本申请的一些实施例，所述表面结构包括复数个互连的源极金属电极以及多晶硅栅极，所述源极金属电极以及所述多晶硅栅极之间通过层间介质层进行隔离。根据本申请的一些实施例，所述第一掺杂区包括N型源区，所述第二掺杂区包括P型源区，所述第三掺杂区包括P型基区；位于所述第一区域上方的源极金属电极与所述N型源区和所述P型源区接触形成欧姆接触。根据本申请的一些实施例，所述第三掺杂区浓度掺杂浓度低于第二掺杂区。根据本申请的一些实施例，所述多晶硅栅极通过栅氧化层与所述漂移区隔离。根据本申请的一些实施例，所述第一掺杂柱层包括N型掺杂柱层，所述第二掺杂柱层包括P型掺杂柱层，所述N型掺杂柱层和所述P型掺杂柱层交替设置构成超结结构。根据本申请的一些实施例，所述第四掺杂区包括深P注入区；位于所述第二区域上方的源极金属电极与所述深P注入区接触形成欧姆接触，与所述第一掺杂柱层接触形成肖特基接触。根据本申请的一些实施例，所述第四掺杂区的掺杂浓度大于所述第二掺杂柱层的掺杂浓度。本申请所披露的半导体器件，可以是一种新型非均匀SiC SJ-JBSFET器件，相比于传统的SiC MOSFET，在JFET区集成了一个JBS二极管，降低了反向导通损耗和反向恢复时间，提高了器件的性能。深P+注入区的位置置于多晶硅栅极之下，减小了反向传输电容的大小，即进一步减小器件的开关损耗，也提高了器件的可靠性。同时，因为集成JBS二极管带来的元胞面积增大的负面影响，通过设计非均匀的超结结构，降低了器件的漂移区电阻，进而减小了器件整体导通电阻。非均匀的依次交替设置的第一掺杂柱N-层和第二掺杂柱P-层，保证了器件的正常导通特性，不影响器件的可靠性。附图说明本申请将以示例性实施例的方式进一步说明，这些示例性实施例将通过附图进行详细描述。这些实施例并非限制性的，在这些实施例中，相同的编号表示相同的结构，其中：图1是根据本申请的一些实施例所示的半导体器件的示例性结构示意图；图2是根据本申请的一些实施例所示的半导体器件的另一示例性结构示意图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中的元件。本申请所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。本申请中使用的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本申请中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本申请所使用的术语“及／或”或“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。以下参考附图对本申请的一些实施例进行说明。应当注意的是，以下描述是为了说明的目的，并不旨在限制本申请的保护范围。图1和图2是根据本申请一些实施例所示的半导体器件的示例性结构示意图，图1示出了半导体器件100的截面图，图2示出了半导体器件100的俯视图。为简明示意图，图1及图2中部分标签被予以省略，但并不应当影响相关人员对结构内容的理解。下面结合附图对本申请实施例所述的半导体器件进行详细说明。参考图1和图2所示，半导体器件100可以包括底面漏极结构101，漂移区102以及表面结构103。底面漏极结构101可以包括漏极12以及层叠于漏极12之上的衬底11。漏极12可以是一金属层，其可以是单层金属层或多层金属层。例如，由镍、钛、铂、铝等金属构成。衬底11可以是掺杂有杂质离子的碳化硅衬底，例如可以是高浓度N型掺杂的碳化硅衬底。位于漏极12以及衬底11之间的层可以是漏极金属的欧姆接触，其可以降低接触电阻。漂移区102可以设置在底面漏极结构101之上，包括在水平方向上依次交替的第一掺杂柱层9和第二掺杂柱层10。第一掺杂柱层9的掺杂离子和第二掺杂柱层10的掺杂离子的类型是不同的。例如，第一掺杂柱层9可以是N型掺杂比如低浓度的N型掺杂，第二掺杂柱层10可以是P型掺杂比如低浓度的P型掺杂。第一掺杂柱层9和第二掺杂柱层10的交替设置可以在漂移层102形成超结结构。在本申请的一些实施例中，第一掺杂柱层9和第二掺杂柱层10可以利用外延生长技术，在衬底11之上进行外延生长以形成。漂移区102可以在水平方向上划分为位于两端的两个第一区域F以及位于中部的第二区域S。在本申请的一些实施例中，第一区域F中可以设置有第一掺杂区5、第二掺杂区6以及第三掺杂区7。第一掺杂区5和第二掺杂区6可以在水平方向上相接触，可以同时位于漂移区102的顶侧，也就是远离底面漏极结构101的一侧。在本申请的一些实施例中，第一掺杂区5和第二掺杂区6可以是并行的，两者的深度可以是相同，例如，0.3μm。第一掺杂区5可以是N型源区，第二掺杂区6可以是P型源区，而位于第一掺杂区5和第二掺杂区6的下方，并在垂直方向上与第一掺杂区5和第二掺杂区6相接触的第三掺杂区7可以是P型基区。第三掺杂区7可以横跨第一掺杂区5和第二掺杂区6。在本申请的一些实施例中，第三掺杂区7的一端可以向外延伸，并与第一掺杂区5的一端在水平方向上相接触。在本申请的一些实施例中，第三掺杂区7的掺杂浓度低于第二掺杂区6的掺杂浓度。例如，第二掺杂区6可以是高浓度的P型掺杂。而第一掺杂区5可以是更高浓度的N型掺杂。在本申请一些实施例中，第二区域S中可以设置有第四掺杂区8。第四掺杂区8可以位于第二掺杂柱层10中，并与第一掺杂柱层9相接触。例如，第四掺杂区8可以是利用离子注入等方法在第二掺杂柱层10的顶部生长成。这样，“取代”了第二掺杂柱层10的一部分就与第一掺杂柱层9相接触。第四掺杂区8可以是深P注入区，其掺杂浓度可以大于第二掺杂柱层10的掺杂浓度。例如，第二掺杂柱层10为P-型掺杂柱层。在本申请的一些实施例中，第一掺杂区5、第二掺杂区6、第三掺杂区7以及第四掺杂区8都可以是利用离子注入的方法生长的。表面结构103可以设置于漂移区102之上，可以包括复数个互连的源极金属电极1和多晶硅栅极2，例如，两个多晶硅栅极。源极金属1可以在表面结构103对应于漂移区102的第一区域F和第二区域S的相应区域中都有分布，而多晶硅栅极2可以横跨第一区域F和第二区域S对应的区域。相同的或类似的，源极金属电极1也可以是利用镍、钛、铂、铝等金属制成。源极金属电极1与多晶硅栅极2之间可以通过层间介质层3进行隔离。层间介质层3可以是利用诸如二氧化硅，碳化硅、氮化硅等材料制成。多晶硅栅极2则通过栅氧化层4与有源区隔离。在本申请的一些实施例中，表面结构103中处于第一区域F上方的源极金属1可以与第一掺杂区5接触形成欧姆接触，同时与第二掺杂区6接触形成欧姆接触。同时，处于第二区域S上方的源极金属1可以与第四掺杂区8接触形成欧姆接触，与第一掺杂柱层9接触形成肖特基接触。在本申请的一些实施例中，半导体器件100还可以包括沟道13。本申请实施例所提供的半导体器件，可以是一种新型非均匀SiC SJ-JBSFET器件。本申请基于SiC MOSFET的体二极管引起的高反向导通损耗和大反向恢复电流，设计了新的MOSFET机构，即在原来的JFET区域集成了JBS二极管，这将大大降低SiC MOSFET在第三象限下的反向导通电压，约为1.2V左右，进一步减小导通损耗。同时，JBS二极管也增加了SiC MOSFET抽取有源区内载流子的能力，缩短了器件关断的时间，进一步减小了SiC MOSFET的开关损耗。同时，本申请提供的半导体器件，将深P+注入区置于多晶硅栅极之下，一方面减小了JFET区的宽度和集成JBS二极管的宽度，同时深P+区屏蔽了多晶硅栅极对源极之间电容充电的影响，即CGD的影响。通过这个设计有效减小了反向传输电容，也称为米勒电容，进而减小了开关损耗。由于集成了JBS二极管的缘故，增加了SiC MOSFET的器件元胞面积，导致在相同的器件面积下的拥有更大的导通电阻，即器件的开关损耗大大提升。本申请披露的半导体器件在漂移区中设计了非均匀的SJ结构，通过不断交替的超结结构，可以进一步优化BFOM系数，即在相同反向击穿电压下，减小了漂移区的厚度，漂移区电阻大大降低，减弱了集成JBS二极管带来元胞面积增大的负面影响。本申请实施例所提供的半导体器件，可以实现更高的功率密度和更高的工作温度，能够在电力电子、新能源、电动汽车等领域实现运用，例如，电力变换器、交流传输装置、逆变器、充电桩等设备上的运用，能够满足对高性能功率器件的需求。本申请已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本说明书的限定。虽然此处并没有明确说明，本领域技术人员可能会对本说明书进行各种修改、改进和修正。该类修改、改进和修正在本说明书中被建议，所以该类修改、改进、修正仍属于本说明书示范实施例的精神和范围。应当注意的是，为了简化本说明书披露的表述，从而帮助对一个或多个实施例的理解，前文对本说明书实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本说明书对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。最后，应当理解的是，本说明书中所述实施例仅用以说明本说明书实施例的原则。其他的变形也可能属于本说明书的范围。因此，作为示例而非限制，本说明书实施例的替代配置可视为与本说明书的教导一致。相应地，本说明书的实施例不仅限于本说明书明确介绍和描述的实施例。
