current_design TOP1

////////////////////////////////////////////// Create clocks //////////////////////////////////////////////
clock -name clk2 -domain  domain2  
//clock -name clk2 -domain domain2
clock -name clk2 -domain  domain2 
//clock -name clk2 -domain domain2
clock -name clk1 -domain  domain1  
//clock -name clk1 -domain domain1

clock -name clk3 -domain clka 
//clock -name clk3 -domain clka

clock -name clk[0] -domain  clk_a  
//clock -name clk[0] -domain clk_a
clock -name clk[1] -domain  clk_b  
//clock -name clk[1] -domain clk_b
clock -name clk[2] -domain  clk_c  
//clock -name clk[2] -domain clk_c

clock -name clk[0] -domain  clk_a  
//clock -name clk[0] -domain clk_a

clock -name  -domain clka 
//clock -tag clka

////////////////////////////////////////////// create resets //////////////////////////////////////////////
reset -sync -name rst1 -value 0 
//reset -sync -value 0 -name rst1
reset -sync -name rst[0] -value 0 
//reset -sync -value 0 -name rst[0]
reset -sync -name rst[1] -value 0 
//reset -sync -value 0 -name rst[1]

////////////////////////////////////////////// set_abstract_port //////////////////////////////////////////////
abstract_port -port di_0 -clock clk[0]
//abstract_port -ports di_0 -clock clk[0]
abstract_port -port di_1 -clock clk[0]
//abstract_port -ports di_1 -clock clk[1]
abstract_port -port di_vld -clock clk[0]
//abstract_port -ports di_vld -clock clk[0]
abstract_port -clock clk[0] -port di_0 
//abstract_port -ports di_0 -clock clk[0]
abstract_port -clock clk[0] -port di_0[0] 
//abstract_port -ports di_0[0] -clock clk[0]

////////////////////////////////////////////// set_case_analysis //////////////////////////////////////////////
set_case_analysis -name di_1 -value 1
//set_case_analysis -name di_1 -value 1
set_case_analysis -name din -value 1
//set_case_analysis -name din -value 0

////////////////////////////////////////////// create_static //////////////////////////////////////////////
quasi_static -name aa
//quasi_static -name aa

////////////////////////////////////////////// creatset_qualifiere_static //////////////////////////////////////////////
qualifier -name dout -from_clk clk[0] -to_clk clk[1] -crossing
//qualifier -name dout -from_clk clk[0] -to_clk clk[1] -crossing

////////////////////////////////////////////// set_sync_cell //////////////////////////////////////////////
sync_cell -name TEST -from_clk clk[0] -to_clk clk[2]
//sync_cell -name TEST -from_clk clk[0] -to_clk clk[2]

////////////////////////////////////////////// set_reset_synchronizer //////////////////////////////////////////////
set_reset_synchronizer rst_out -clock clk[1] -reset rst[0] -value 1
//reset_synchronizer -name rst_out -clock clk[1] -reset rst[0] -value 1

////////////////////////////////////////////// set_ip_block //////////////////////////////////////////////
ip_block -name TEST
//ip_block -name TEST

////////////////////////////////////////////// set_signal_relationship //////////////////////////////////////////////
cdc_attribute -exclusive X Y Z
//cdc_attribute -exclusive X Y Z

////////////////////////////////////////////// create_generated_clock //////////////////////////////////////////////
generated_clock -name out1 -master_clock C1 -divide_by 2 
//generated_clock -name out1 -master_clock C1 -divide_by 2

////////////////////////////////////////////// set_clock_uncertainty ////////////////////
clock -name TOP.clk3 -domain clka 
//clock -name clk3 -domain clka
