<!doctype html>
<html class="no-js" lang="es">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üêç üë©üèø‚Äçü§ù‚Äçüë©üèΩ üë®üèø‚Äçüîß Mejora del rendimiento con el cach√© uop en Sandy Bridge + üçë üë∂ üë®üèΩ‚Äçüî¨</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En los procesadores Intel x86 modernos, la tuber√≠a se puede dividir en 2 partes: Front End y Back End. 
 
 Front End es responsable de cargar el c√≥dig...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>Mejora del rendimiento con el cach√© uop en Sandy Bridge +</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/497290/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En los procesadores Intel x86 modernos, la tuber√≠a se puede dividir en 2 partes: Front End y Back End. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Front End es responsable de cargar el c√≥digo de la memoria y decodificarlo en microoperaciones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Back End es responsable de realizar microoperaciones desde Front End. </font><font style="vertical-align: inherit;">Dado que estas microoperaciones pueden ser realizadas por el n√∫cleo fuera de servicio, el Back End tambi√©n asegura que el </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">resultado</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> de estas microoperaciones corresponda estrictamente al orden en que van en el c√≥digo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En la mayor√≠a de los casos, el uso ineficiente de Front End'a no tiene un efecto notable en el rendimiento. </font><font style="vertical-align: inherit;">El ancho de banda m√°ximo en la mayor√≠a de los procesadores Intel es de 4 micro operaciones por ciclo, por lo tanto, por ejemplo, para un c√≥digo enlazado con Memoria / L3, la CPU no podr√° utilizarlo por completo.</font></font><br>
<br>
<div class="spoiler"><b class="spoiler_title"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Pro relativamente nuevo Ice Lake</font></font></b><div class="spoiler_text">   ,      Ice Lake    4  5   .  ,        ,         . <br>
</div></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sin embargo, en algunos casos, la diferencia en el rendimiento puede ser bastante significativa. </font><font style="vertical-align: inherit;">Debajo del corte hay un an√°lisis del impacto del cach√© de microoperaci√≥n en el rendimiento.</font></font><br>
<a name="habracut"></a><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El contenido del articulo</font></font></h4><br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Medio ambiente</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Descripci√≥n general de los procesadores Front End'a Intel</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">An√°lisis de ancho de banda m√°ximo ¬µop cache -&gt; IDQ</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ejemplo</font></font></li>
</ul><br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Medio ambiente</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para todas las mediciones en este art√≠culo se utilizar√° </font></font><code>i7-8550U Kaby Lake</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">, HT habilitado / </font></font><code>Ubuntu 18.04/Linux Kernel 5.3.0-45-generic</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">. </font><font style="vertical-align: inherit;">En este caso, dicho entorno puede ser significativo, porque </font><font style="vertical-align: inherit;">Cada modelo de CPU tiene su propio evento de rendimiento. </font><font style="vertical-align: inherit;">En particular, para las microarquitecturas m√°s antiguas que Sandy Bridge, algunos de los eventos utilizados en el futuro simplemente no tienen sentido.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Descripci√≥n general de los procesadores Front End'a Intel</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La organizaci√≥n de la l√≠nea de ensamblaje de alto nivel es informaci√≥n disponible p√∫blicamente y se publica en la </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">documentaci√≥n oficial de Intel sobre optimizaci√≥n de software</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . </font><font style="vertical-align: inherit;">Puede encontrar una descripci√≥n m√°s detallada de algunas de las funciones que se omiten de la documentaci√≥n oficial en otras fuentes acreditadas, como </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Agner Fog</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> o </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Travis Downs</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . </font><font style="vertical-align: inherit;">Entonces, por ejemplo, el esquema de la tuber√≠a de ensamblaje para Skylake en la documentaci√≥n de Intel se ve as√≠: </font></font><br>
<br>
<img src="https://habrastorage.org/webt/qe/jr/xa/qejrxaieyvky3yjl5yps8toljme.png" alt="Oleoducto Skylake"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Echemos un </font><font style="vertical-align: inherit;">vistazo </font><font style="vertical-align: inherit;">m√°s de cerca </font><font style="vertical-align: inherit;">a la </font><font style="vertical-align: inherit;">parte superior de este esquema: Front End. </font></font><br>
<br>
<img src="https://habrastorage.org/webt/dp/ya/yw/dpyaywk2lq0qub5zh4dvjlqwjn4.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Legacy Decode Pipeline es responsable de decodificar el c√≥digo en microoperaciones. </font><font style="vertical-align: inherit;">Se compone de los siguientes componentes:</font></font><br>
<br>
<ol>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Unidad de b√∫squeda de instrucciones - IFU</font></font><br>
 <ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cach√© de instrucciones de primer nivel - L1i</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cach√© de direcciones de traducci√≥n del registro de instrucciones - ITLB</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Instructor Prefector</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Instrucciones de predescodificador</font></font></li>
</ul></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cola de instrucciones pre-decodificadas</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Decodificadores de instrucciones precodificados por microoperaci√≥n</font></font></li>
</ol><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Considere cada una de las partes del Legacy Decode Pipeline individualmente. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Unidad de b√∫squeda de instrucciones. </font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Es responsable de cargar el c√≥digo, precodificar (determinar la longitud de la instrucci√≥n y propiedades tales como "si la instrucci√≥n es una rama") y entregar instrucciones precodificadas a la cola. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cach√© de instrucciones de primer nivel - L1i</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para descargar el c√≥digo, la IFU usa L1i, el cach√© de instrucciones de primer nivel, y L2 / LLC, el cach√© de segundo nivel y el cach√© offcore de nivel superior, comunes al c√≥digo y los datos. La descarga se realiza en piezas de 16 bytes, tambi√©n alineados a 16 bytes. Cuando se carga el siguiente fragmento de c√≥digo de 16 bytes en orden, se realiza una llamada a L1i y, si no se encuentra la l√≠nea correspondiente, se realiza una b√∫squeda en L2 y, en caso de falla, en LLC y memoria. Antes de Skylake LLC, el cach√© era inclusivo: cada l√≠nea en L1 (i / d) y L2 deber√≠a estar contenida en la LLC. Por lo tanto, LLC "sab√≠a" acerca de todas las l√≠neas en todos los n√∫cleos y, en el caso de un deslizamiento de LLC, se sab√≠a si los cach√©s en otros n√∫cleos conten√≠an la l√≠nea requerida en el estado Modificado, lo que significa que esta l√≠nea podr√≠a cargarse desde otro n√∫cleo. Skylake LLC se convirti√≥ en un cach√© de v√≠ctimas L2 no inclusivo, pero el tama√±o de L2 aument√≥ 4 veces. No lo s√©si L2 es inclusivo con respecto a L1i. L2</font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">no</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> inclusivo con respecto a L1d. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Traducci√≥n de direcciones l√≥gicas de instrucciones - ITLB</font></font></b> <br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Antes de descargar datos del cach√©, debe buscar la l√≠nea correspondiente. Para </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><code>n</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">cach√©s asociativos de ida</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> , cada l√≠nea puede estar en </font></font><code>n</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">diferentes lugares en el propio cach√©. Para determinar las posibles posiciones en el cach√©, se usa un √≠ndice (generalmente unos pocos bits m√°s bajos de la direcci√≥n). Para determinar si la l√≠nea coincide con la direcci√≥n que necesitamos, se utiliza una etiqueta (el resto de la direcci√≥n). Qu√© direcciones usar: f√≠sicas o l√≥gicas, </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">depende de la implementaci√≥n de la memoria cach√©</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">. El uso de direcciones f√≠sicas requiere traducci√≥n de direcciones. Para la traducci√≥n de direcciones, se utiliza un b√∫fer TLB, que almacena en cach√© los resultados de las visitas a la p√°gina, lo que reduce el retraso en la recepci√≥n de una direcci√≥n f√≠sica de una direcci√≥n l√≥gica en las llamadas posteriores. Para obtener instrucciones, hay su propio b√∫fer TLB de instrucciones, ubicado por separado del TLB de datos. El n√∫cleo de la CPU tambi√©n tiene un TLB de segundo nivel com√∫n al c√≥digo y los datos: STLB. No s√© si STLB es inclusivo (se rumorea que no es un cach√© de v√≠ctimas inclusivo en relaci√≥n con D / I TLB). Uso de instrucciones de captaci√≥n previa de software</font></font><code>prefetcht1</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">puede abrir la l√≠nea con el c√≥digo en L2, sin embargo, el registro TLB correspondiente solo se levantar√° en DTLB. </font><font style="vertical-align: inherit;">Si STLB no es inclusivo, cuando busque esta l√≠nea con el c√≥digo en los cach√©s, obtendr√° la falta de ITLB -&gt; Falta de STLB -&gt; recorrido de p√°gina (de hecho, no es tan simple, porque el n√∫cleo puede </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">iniciar un recorrido de p√°gina especulativo</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> antes de que ocurra Se√±orita TLB). </font><font style="vertical-align: inherit;">La documentaci√≥n de Intel tambi√©n desalienta el uso de captaciones previas de SW para el c√≥digo, Intel Software Optimization Manual / 2.5.5.4:</font></font><br>
<blockquote><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La captaci√≥n previa controlada por software est√° destinada a la captaci√≥n previa de datos, pero no a la captaci√≥n previa de c√≥digo.</font></font></blockquote><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sin embargo, Travis D. </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">mencion√≥</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> que tal captaci√≥n previa puede ser muy efectiva (y muy probablemente lo sea), pero hasta ahora esto no es obvio para m√≠ y para estar convencido de esto, tendr√© que examinar este tema por separado. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Instructor Prefector</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La descarga de datos a la cach√© (L1d / i, L2, etc.) ocurre cuando se accede a una secci√≥n de memoria no almacenada en cach√©. </font><font style="vertical-align: inherit;">Sin embargo, si esto sucediera solo bajo tales condiciones, entonces como resultado obtendr√≠amos un uso ineficiente del ancho de banda de cach√©. </font><font style="vertical-align: inherit;">Por ejemplo, en Sandy Bridge para L1d: 2 operaciones de lectura, 1 escritura de 16 bytes por ciclo; </font><font style="vertical-align: inherit;">para la operaci√≥n de lectura L1i - 1 de 16 bytes, el rendimiento de escritura no se especifica en la documentaci√≥n, tampoco se encontr√≥ Agner Fog. </font><font style="vertical-align: inherit;">Para resolver este problema, hay buscadores de hardware que pueden determinar el patr√≥n de acceso a la memoria y extraer las l√≠neas necesarias en la memoria cach√© antes de que el c√≥digo las aborde realmente. </font><font style="vertical-align: inherit;">La documentaci√≥n de Intel define 4 captadores previos: 2 para L1d, 2 para L2:</font></font><br>
<br>
<ol>
<li><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">L1 DCU</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> : prefijo de l√≠neas de cach√© serie. </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solo lectura hacia adelante</font></font></b></li>
<li><b>L1 IP</b> ‚Äî              (. 0x5555555545a0, 0x5555555545b0, 0x5555555545c0, ...),    ,   ,  </li>
<li><b>L2 Spatial</b> ‚Äî       L2    -,        128-.       LLC</li>
<li><b>L2 Streamer</b> ‚Äî    .    L1 DCU      ¬´¬ª.       LLC</li>
</ol><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La documentaci√≥n de Intel no describe el principio del prefector L1i. </font><font style="vertical-align: inherit;">Todo lo que se sabe es que la Unidad de predicci√≥n de sucursal (BPU) est√° involucrada en este proceso, Intel Software Optimization Manual / 2.6.2: </font></font><br>
<br>
<img src="https://habrastorage.org/webt/sd/js/y3/sdjsy3jrgseyeuukletr84i2gyu.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Agner Fog tampoco ve ning√∫n detalle. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La captaci√≥n previa de c√≥digo en L2 / LLC se define expl√≠citamente solo para Streamer. </font><font style="vertical-align: inherit;">Manual de optimizaci√≥n / 2.5.5.4 Preprogramaci√≥n de datos:</font></font><br>
<blockquote><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Streamer</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> : este prefetcher monitorea las solicitudes de lectura del cach√© L1 para secuencias de direcciones ascendentes y descendentes. </font><font style="vertical-align: inherit;">Las solicitudes de lectura monitoreadas incluyen las solicitudes L1 DCache iniciadas por las operaciones de carga y almacenamiento y por los captadores de hardware, y las solicitudes L1 ICache para la b√∫squeda de c√≥digo.</font></font></blockquote> <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para el prefetcher espacial, esto claramente no se explica:</font></font><br>
<blockquote><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Prefetcher espacial:</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> este prefetcher se esfuerza por completar cada l√≠nea de cach√© obtenida en el cach√© L2 con la l√≠nea de pares que la completa en un fragmento alineado de 128 bytes.</font></font></blockquote> <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pero esto puede ser verificado. </font><font style="vertical-align: inherit;">Cada uno de estos captadores previos se puede desactivar utilizando </font></font><code>MSR 0x1A4</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">, como se describe en el manual de </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">Registros espec√≠ficos</font></a><font style="vertical-align: inherit;"> del </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">modelo.</font></font></a><br>
<br>
<div class="spoiler"><b class="spoiler_title"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Acerca de MSR 0x1A4</font></font></b><div class="spoiler_text">  MSR     L2 Spatial    L1i.     .              ,    LLC.     L2 Streamer       2.5 . <br>
<br>
 Linux  msr ,   msr     .  <code>$ sudo wrmsr -p 1 0x1a4 1</code>  L2 Streamer   1.<br>
</div></div><br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Instrucciones de predescodificador</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Despu√©s de cargar el siguiente c√≥digo de 16 bytes, se incluyen en las instrucciones de predescodificador. </font><font style="vertical-align: inherit;">Su tarea es determinar la longitud de la instrucci√≥n, decodificar los prefijos y marcar si la instrucci√≥n correspondiente es una rama (lo m√°s probable es que todav√≠a haya muchas propiedades diferentes, pero la documentaci√≥n sobre ellas es silenciosa). </font><font style="vertical-align: inherit;">Manual de optimizaci√≥n de software Intel / 2.6.2.2:</font></font><br>
<blockquote>The predecode unit accepts the sixteen bytes from the instruction cache or prefetch buffers and carries out the following tasks:<br>
<br>
<ul>
<li>Determine the length of the instructions</li>
<li>Decode all prefixes associated with instructions</li>
<li>Mark various properties of instructions for the decoders (for example, ‚Äúis branch.‚Äù)</li>
</ul></blockquote><br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Una l√≠nea de instrucciones predescodificadas. </font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Desde la IFU, las instrucciones se agregan a la cola de instrucciones precodificadas. </font><font style="vertical-align: inherit;">Esta cola ha aparecido desde Nehalem, de acuerdo con la documentaci√≥n de Intel, su tama√±o es de 18 instrucciones. </font><font style="vertical-align: inherit;">Agner Fog tambi√©n menciona que esta cola no contiene m√°s de 64 bytes. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tambi√©n en Core2, esta cola se us√≥ como cach√© de bucle. </font><font style="vertical-align: inherit;">Si todas las microoperaciones del ciclo est√°n en la cola, entonces en algunos casos se podr√≠a evitar el costo de carga y codificaci√≥n previa. </font><font style="vertical-align: inherit;">El Loop Stream Detector (LSD) puede entregar instrucciones que ya est√°n en la cola hasta que la BPU indique que el ciclo ha finalizado. </font><font style="vertical-align: inherit;">Agner Fog tiene una serie de notas interesantes sobre LSD en Core2:</font></font><br>
<br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Consta de 4 l√≠neas de 16 bytes.</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√°ximo rendimiento de hasta 32 bytes de c√≥digo por ciclo</font></font></li>
</ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Comenzando con Sandy Bridge, este cach√© de bucle se ha movido de la cola de instrucciones predescodificadas de nuevo a IDQ. </font></font><br>
 <br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Decodificadores de instrucciones predescodificadas en microoperaci√≥n</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Desde la cola de </font><b><font style="vertical-align: inherit;">instrucciones predescodificadas</font></b><font style="vertical-align: inherit;"> , el c√≥digo se env√≠a a la decodificaci√≥n en microoperaci√≥n. Los decodificadores son responsables de la decodificaci√≥n: hay 4 en total. Seg√∫n la documentaci√≥n de Intel, uno de los decodificadores puede decodificar instrucciones que consisten en 4 microoperaciones o menos. El resto decodifica las instrucciones que consisten en una microoperaci√≥n (micro / macro fusionada), Manual de optimizaci√≥n de software Intel / 2.5.2.1:</font></font><br>
<blockquote>There are four decoding units that decode instruction into micro-ops. The first can decode all IA-32 and Intel 64 instructions up to four micro-ops in size. The remaining three decoding units handle single-micro-op instructions. All four decoding units support the common cases of single micro-op flows including micro-fusion and macro-fusion.</blockquote><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las instrucciones decodificadas en una gran cantidad de microoperaciones (por ejemplo, rep movsb utilizado en la implementaci√≥n de memcpy en libc en ciertos tama√±os de memoria copiada) provienen de Microcode Sequencer (MS ROM). El ancho de banda m√°ximo del secuenciador es de 4 microoperaciones por ciclo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Como puede ver en el diagrama de la l√≠nea de ensamblaje, el Legacy Decode Pipeline puede decodificar hasta 5 micro operaciones por ciclo en Skylake. En Broadwell y versiones anteriores, el rendimiento m√°ximo de Legacy Decode Pipeline fue de 4 microoperaciones por ciclo. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cach√© de microoperaci√≥n</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Despu√©s de que las instrucciones se descodifiquen en microoperaciones, desde el Legacy Decode Pipeline caen en la cola de microoperaci√≥n especial: Cola de decodificaci√≥n de instrucciones (IDQ), as√≠ como el llamado cach√© de microoperaci√≥n (Decoded ICache, ¬µop cache). El cach√© de microoperaciones se introdujo originalmente en Sandy Bridge y se usa para evitar buscar y decodificar instrucciones en microoperaciones, lo que aumenta el rendimiento para entregar microoperaciones en IDQ, hasta 6 por ciclo. Despu√©s de ingresar a IDQ, las microoperaciones van al Back End para su ejecuci√≥n con un rendimiento m√°ximo de 4 microoperaciones por ciclo.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De acuerdo con la documentaci√≥n de Intel, el cach√© de microoperaci√≥n consta de 32 conjuntos, cada conjunto contiene 8 l√≠neas, cada l√≠nea puede almacenar en cach√© hasta 6 micro operaciones (micro / macro fusionadas), lo que permite un cach√© total de hasta 32 * 8 * 6 = 1536 micro operaciones . </font><font style="vertical-align: inherit;">El almacenamiento en cach√© de microoperaci√≥n se produce con una granularidad de 32 bytes, es decir </font><font style="vertical-align: inherit;">Las microoperaciones que siguen instrucciones de diferentes regiones de 32 bytes no pueden caer en una sola l√≠nea. </font><font style="vertical-align: inherit;">Sin embargo, hasta 3 l√≠neas de cach√© diferentes pueden corresponder a una regi√≥n de 32 bytes. </font><font style="vertical-align: inherit;">Por lo tanto, hasta 18 microoperaciones en cach√© ¬µop pueden corresponder a cada regi√≥n de 32 bytes.</font></font><br>
<br>
<div class="spoiler"><b class="spoiler_title"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Manual de optimizaci√≥n de software Intel / 2.5.5.2</font></font></b><div class="spoiler_text"><blockquote>The Decoded ICache consists of 32 sets. Each set contains eight Ways. Each Way can hold up to six micro-ops. The Decoded ICache can ideally hold up to 1536 micro-ops. The following are some of the rules how the Decoded ICache is filled with micro-ops:<br>
<br>
<ul>
<li>ll micro-ops in a Way represent instructions which are statically contiguous in the code and have their EIPs within the same aligned 32-byte region.</li>
<li>Up to three Ways may be dedicated to the same 32-byte aligned chunk, allowing a total of 18 micro-ops to be cached per 32-byte region of the original IA program.</li>
<li>A multi micro-op instruction cannot be split across Ways.</li>
<li>Up to two branches are allowed per Way. </li>
<li>An instruction which turns on the MSROM consumes an entire Way.</li>
<li>A non-conditional branch is the last micro-op in a Way. </li>
<li>Micro-fused micro-ops (load+op and stores) are kept as one micro-op.</li>
<li>A pair of macro-fused instructions is kept as one micro-op.</li>
<li>Instructions with 64-bit immediate require two slots to hold the immediate.</li>
</ul></blockquote><br>
</div></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Agner Fog tambi√©n menciona que solo se pueden descargar micro operaciones de una sola l√≠nea por ciclo (no se indica expl√≠citamente en la documentaci√≥n de Intel, aunque se puede verificar f√°cilmente de forma manual).</font></font><br>
<br>
<h4>    ¬µop cache --&gt; IDQ</h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En algunos casos, es muy conveniente usar </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">longitudes de 1 byte </font><font style="vertical-align: inherit;">para estudiar el comportamiento de Front End </font><font style="vertical-align: inherit;">. Al mismo tiempo, podemos estar seguros de que estamos investigando el Front End, y no el Puesto de recursos en el Back End, por cualquier motivo. El hecho es que </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">, adem√°s de otras instrucciones, se decodifican en la tuber√≠a de decodificaci√≥n heredada, se mezclan en cach√© ¬µop y se env√≠an a IDQ. Adem√°s </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">, al igual que otras instrucciones, se remonta. La diferencia significativa es que de los recursos en el Back End </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">utiliza solo el </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Reorden Buffer</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> y no requiere un espacio en la Estaci√≥n de Reserva (tambi√©n conocido como Programador). Por lo tanto, inmediatamente despu√©s de ingresar Reorder Buffer, est√° </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">listo para la jubilaci√≥n, que se realizar√° de acuerdo con el orden en el c√≥digo del programa.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para probar el rendimiento, declare una funci√≥n </font></font><br>
<br>
<pre><code class="cpp hljs"><span class="hljs-function"><span class="hljs-keyword">void</span> <span class="hljs-title">test_decoded_icache</span><span class="hljs-params">(<span class="hljs-keyword">size_t</span> iteration_count)</span></span>;</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
con implementaci√≥n en </font></font><code>nasm</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">:</font></font><br>
<br>
<pre><code class="plaintext hljs">align 32<font></font>
test_decoded_icache:<font></font>
    ;nop',  0  23 <font></font>
    dec rdi<font></font>
    ja test_decoded_icache<font></font>
    ret</code></pre><br>
<code>ja</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No fue elegido por casualidad. </font></font><code>ja</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">y </font></font><code>dec</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">utilizar diferentes banderas - </font></font><code>ja</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">lee de </font></font><code>CF</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">y </font></font><code>ZF</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">, </font></font><code>dec</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">no se est√° grabando en el CF, por lo macro fusi√≥n no se aplica. </font><font style="vertical-align: inherit;">Esto se hace √∫nicamente por la conveniencia de contar microoperaciones en un ciclo; cada instrucci√≥n corresponde a una microoperaci√≥n. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para las mediciones, necesitamos los siguientes eventos de rendimiento: </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
1. </font></font><code>uops_issued.any</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- Se utiliza para contar las microoperaciones que Renamer toma de IDQ. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La Gu√≠a de programaci√≥n del sistema Intel documenta este evento como el n√∫mero de microoperaciones que Renamer pone en la Estaci√≥n de reserva:</font></font><br>
<blockquote><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cuenta el n√∫mero de uops que la tabla de asignaci√≥n de recursos (RAT) emite a la estaci√≥n de reserva (RS).</font></font><br>
</blockquote><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esta descripci√≥n no se correlaciona completamente con los valores que se pueden obtener de los experimentos. En particular, </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">caen en este mostrador, aunque es solo un hecho que no son necesarios en absoluto en la Estaci√≥n de Reservaciones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
2. </font></font><code>uops_retired.retire_slots</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- el n√∫mero total de microoperaciones retiradas teniendo en cuenta la micro / macro fusi√≥n </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
3. </font></font><code>uops_retired.stall_cycles</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- el n√∫mero de ticks para los cuales no hubo una sola microoperaci√≥n retirada </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
4. </font></font><code>resource_stalls.any</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- el n√∫mero de ticks del transportador inactivo debido a la inaccesibilidad de cualquiera de los recursos Back End </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
en el Intel Software Optimization Manual / B .4.1 hay un diagrama de contenido que caracteriza los eventos descritos anteriormente: </font></font><br>
<br>
<img src="https://habrastorage.org/webt/wq/j9/y3/wqj9y3jj7aeisnmdjxxxjwsl_jk.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
5. </font></font><code>idq.all_dsb_cycles_4_uops</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- el n√∫mero de ciclos de reloj para los cuales se entregaron 4 (o m√°s) instrucciones desde el cach√© ¬µop.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El hecho de que esta m√©trica tenga en cuenta la entrega de m√°s de 4 microoperaciones por ciclo no se describe en la documentaci√≥n de Intel, pero est√° muy de acuerdo con los experimentos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
6. </font></font><code>idq.all_dsb_cycles_any_uops</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- el n√∫mero de medidas para las cuales se entreg√≥ al menos una microoperaci√≥n. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
7. </font></font><code>idq.dsb_cycles</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- El n√∫mero total de medidas en las que la entrega se realiz√≥ desde el cach√© ¬µop </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
8. </font></font><code>idq_uops_not_delivered.cycles_le_N_uop_deliv.core</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- El n√∫mero de medidas para las cuales Renamer tom√≥ una </font></font><code>N</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">o menos microoperaciones y </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">no hubo tiempo de inactividad en el lado de Back End</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> , </font></font><code>N</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">- 1, 2, 3. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tomamos para la investigaci√≥n </font></font><code>iteration_count = 1 &lt;&lt; 31</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">. Comenzamos el an√°lisis de lo que est√° sucediendo en la CPU examinando el n√∫mero de microoperaciones y, primero, midiendo el ancho de banda promedio de retiro, es decir </font></font><code>uops_retired.retire_slots/uops_retired.total_cycle</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">:</font></font><br>
<br>
<img src="https://habrastorage.org/webt/xi/b2/0s/xib20shepbr334i1xmhka10rjeg.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Lo que llama la atenci√≥n de inmediato es la subsidencia del rendimiento de la jubilaci√≥n en un ciclo de 7 microoperaciones. Para entender qu√© es, consideremos c√≥mo la tasa de entrega promedio de cach√© Œºop - </font></font><code>idq.all_dsb_cycles_any_uops / idq.dsb_cycles</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">: </font></font><br>
<br>
<img src="https://habrastorage.org/webt/xm/5s/su/xm5ssuzamxr4th-xs7e0ixrisfm.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
y c√≥mo relacionar el n√∫mero total de ciclos de reloj y ciclos para los cuales se entreg√≥ cach√© Œºop en IDQ: por lo </font></font><br>
<br>
<img src="https://habrastorage.org/webt/it/w5/va/itw5vasl9ogpslneyoclxzasu4k.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
tanto, se puede ver que el ciclo de 6 microoperaciones tenemos efectivo Utilizaci√≥n de ancho de banda de cach√© ¬µop: 6 micro operaciones por ciclo. Debido al hecho de que Renamer no puede recoger tanto como el cach√© ¬µop entrega, algunos de los ciclos de cach√© ¬µop no entregan nada, lo cual es claramente visible en el gr√°fico anterior.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Con un ciclo de 7 microoperaciones, obtenemos una fuerte ca√≠da en el rendimiento del cach√© ¬µop: 3.5 microoperaciones por ciclo. Al mismo tiempo, como se puede ver en el gr√°fico anterior, el cach√© ¬µop est√° constantemente en funcionamiento. Por lo tanto, con un ciclo de 7 microoperaciones, obtenemos una utilizaci√≥n ineficiente de la cach√© ¬µop de ancho de banda. El hecho es que, como se se√±al√≥ anteriormente, la cach√© ¬µop por ciclo puede entregar microoperaciones desde una sola l√≠nea. En caso de microoperaciones 7, los primeros 6 caen en una l√≠nea y los 7 restantes, en otra. De esta manera, obtenemos 7 microoperaciones por 2 ciclos, o 3,5 microoperaciones por ciclo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ahora veamos c√≥mo Renamer toma microoperaciones de IDQ. Para esto necesitamos </font></font><code>idq_uops_not_delivered.core</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">y </font></font><code>idq_uops_not_delivered.cycles_le_N_uop_deliv.core</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">:</font></font><br>
<br>
<img src="https://habrastorage.org/webt/kv/mg/qv/kvmgqvwgra-j4qgpxia46mwlsh4.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Puede notar que con 7 microoperaciones, solo 3 microoperaciones a la vez toman la mitad de los ciclos de Renamer. A partir de aqu√≠, obtenemos un rendimiento de jubilaci√≥n de un promedio de 3.5 microoperaciones por ciclo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Otro punto interesante relacionado con este ejemplo se puede ver si consideramos el </font><font style="vertical-align: inherit;">rendimiento </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">efectivo</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> de la jubilaci√≥n. Aquellos. sin considerar </font></font><code>uops_retired.stall_cycles</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">:</font></font><br>
<br>
<img src="https://habrastorage.org/webt/uo/hy/gt/uohygtod0xknhsvolqjnig7tfos.png"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Se puede observar que con 7 microoperaciones, cada 7 medidas se realiza el retiro de 4 microoperaciones, y cada octava medida est√° inactiva sin microoperaciones retiradas (parada de retiro). </font><font style="vertical-align: inherit;">Despu√©s de realizar una serie de experimentos, fue posible encontrar que tal comportamiento siempre se observ√≥ durante 7 microoperaciones, independientemente de su dise√±o 1-6, 6-1, 2-5, 5-2, 3-4, 4-3. </font><font style="vertical-align: inherit;">No s√© por qu√© este es exactamente el caso, y no, por ejemplo, el retiro de 3 microoperaciones se realiza en un ciclo de reloj y 4 en el siguiente. </font><font style="vertical-align: inherit;">Agner Fog mencion√≥ que las transiciones de rama solo pueden usar parte de las ranuras de la estaci√≥n de retiro. </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Quiz√°s</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> esta restricci√≥n sea la raz√≥n de este comportamiento de jubilaci√≥n.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ejemplo</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para entender si todo esto tiene un efecto en la pr√°ctica, considere el siguiente ejemplo un poco m√°s pr√°ctico que con </font></font><code>nop</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">s: </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
se dan dos matrices </font></font><code>unsigned</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">. </font><font style="vertical-align: inherit;">Es necesario acumular la suma de los medios aritm√©ticos para cada √≠ndice y escribirlo en la tercera matriz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Un ejemplo de implementaci√≥n podr√≠a verse as√≠:</font></font><br>
<br>
<pre><code class="cpp hljs">
<span class="hljs-keyword">static</span> <span class="hljs-keyword">unsigned</span> arr1[] = { ... };<font></font>
<font></font>
<span class="hljs-keyword">static</span> <span class="hljs-keyword">unsigned</span> arr2[] = { ... };<font></font>
<font></font>
<span class="hljs-function"><span class="hljs-keyword">static</span> <span class="hljs-keyword">void</span> <span class="hljs-title">arithmetic_mean</span><span class="hljs-params">(<span class="hljs-keyword">unsigned</span> *arr1, <span class="hljs-keyword">unsigned</span> *arr2, <span class="hljs-keyword">unsigned</span> *out, <span class="hljs-keyword">size_t</span> sz)</span></span>{
    <span class="hljs-keyword">unsigned</span> sum = <span class="hljs-number">0</span>;
    <span class="hljs-keyword">size_t</span> idx = <span class="hljs-number">0</span>;
    <span class="hljs-keyword">while</span>(idx &lt; sz){<font></font>
        sum += (arr1[idx] + arr2[idx]) &gt;&gt; <span class="hljs-number">1</span>;<font></font>
        out[idx] = sum;<font></font>
        idx++;<font></font>
    }<font></font>
    __asm__ __volatile__(<span class="hljs-string">""</span> ::: <span class="hljs-string">"memory"</span>);<font></font>
}<font></font>
<font></font>
<span class="hljs-function"><span class="hljs-keyword">int</span> <span class="hljs-title">main</span><span class="hljs-params">(<span class="hljs-keyword">void</span>)</span></span>{
    <span class="hljs-keyword">unsigned</span> out[<span class="hljs-keyword">sizeof</span> arr1 / <span class="hljs-keyword">sizeof</span>(<span class="hljs-keyword">unsigned</span>)];
    <span class="hljs-keyword">for</span>(<span class="hljs-keyword">size_t</span> i = <span class="hljs-number">0</span>; i &lt; <span class="hljs-number">4096</span> * <span class="hljs-number">4096</span>; i++){<font></font>
        arithmetic_mean(arr1, arr2, out, <span class="hljs-keyword">sizeof</span> arr1 / <span class="hljs-keyword">sizeof</span>(<span class="hljs-keyword">unsigned</span>));<font></font>
    }<font></font>
}</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Compilar con banderas gcc </font></font><br>
<br>
<pre><code class="plaintext hljs">-Werror<font></font>
-Wextra<font></font>
-Wall<font></font>
-pedantic<font></font>
-Wno-stack-protector<font></font>
-g3<font></font>
-O3<font></font>
-Wno-unused-result<font></font>
-Wno-unused-parameter</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Es bastante obvio que la funci√≥n </font></font><code>arithmetic_mean</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">no estar√° presente en el c√≥digo y se insertar√° directamente en </font></font><code>main</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">:</font></font><br>
<br>
<pre><code class="plaintext hljs">(gdb) disas main<font></font>
Dump of assembler code for function main:<font></font>
   #...<font></font>
   0x00000000000005dc &lt;+60&gt;:    nop    DWORD PTR [rax+0x0]<font></font>
   0x00000000000005e0 &lt;+64&gt;:    mov    edx,DWORD PTR [rdi+rax*4]<font></font>
   0x00000000000005e3 &lt;+67&gt;:    add    edx,DWORD PTR [r8+rax*4]<font></font>
   0x00000000000005e7 &lt;+71&gt;:    shr    edx,1<font></font>
   0x00000000000005e9 &lt;+73&gt;:    add    ecx,edx<font></font>
   0x00000000000005eb &lt;+75&gt;:    mov    DWORD PTR [rsi+rax*4],ecx<font></font>
   0x00000000000005ee &lt;+78&gt;:    add    rax,0x1<font></font>
   0x00000000000005f2 &lt;+82&gt;:    cmp    rax,0x80<font></font>
   0x00000000000005f8 &lt;+88&gt;:    jne    0x5e0 &lt;main+64&gt;<font></font>
   0x00000000000005fa &lt;+90&gt;:    sub    r9,0x1<font></font>
   0x00000000000005fe &lt;+94&gt;:    jne    0x5d8 &lt;main+56&gt;<font></font>
   #...<font></font>
</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tenga en cuenta que el compilador aline√≥ el c√≥digo de bucle a 32 bytes ( </font></font><code>nop DWORD PTR [rax+0x0]</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">), que es exactamente lo que necesitamos. </font><font style="vertical-align: inherit;">Despu√©s de asegurarnos de que no haya </font></font><code>resource_stalls.any</code><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Back End (todas las mediciones se realizan teniendo en cuenta el cach√© L1d calentado), podemos comenzar a considerar los contadores asociados con la entrega a IDQ:</font></font><br>
<br>
<pre><code class="plaintext hljs"> Performance counter stats for './test_decoded_icache':<font></font>
<font></font>
     2‚ÄØ273‚ÄØ343‚ÄØ251      idq.all_dsb_cycles_4_uops                                     (15,94%)<font></font>
     4‚ÄØ458‚ÄØ322‚ÄØ025      idq.all_dsb_cycles_any_uops                                     (16,26%)<font></font>
    15‚ÄØ473‚ÄØ065‚ÄØ238      idq.dsb_uops                                                  (16,59%)<font></font>
     4‚ÄØ358‚ÄØ690‚ÄØ532      idq.dsb_cycles                                                (16,91%)<font></font>
     2‚ÄØ528‚ÄØ373‚ÄØ243      idq_uops_not_delivered.core                                     (16,93%)<font></font>
        73‚ÄØ728‚ÄØ040      idq_uops_not_delivered.cycles_0_uops_deliv.core                                     (16,93%)<font></font>
       107‚ÄØ262‚ÄØ304      idq_uops_not_delivered.cycles_le_1_uop_deliv.core                                     (16,93%)<font></font>
       108‚ÄØ454‚ÄØ043      idq_uops_not_delivered.cycles_le_2_uop_deliv.core                                     (16,65%)<font></font>
     2‚ÄØ248‚ÄØ557‚ÄØ762      idq_uops_not_delivered.cycles_le_3_uop_deliv.core                                     (16,32%)<font></font>
     2‚ÄØ385‚ÄØ493‚ÄØ805      idq_uops_not_delivered.cycles_fe_was_ok                                     (16,00%)<font></font>
    15‚ÄØ147‚ÄØ004‚ÄØ678     uops_retired.retire_slots<font></font>
    4‚ÄØ724‚ÄØ790‚ÄØ623      uops_retired.total_cycles<font></font>
       <font></font>
     1,228684264 seconds time elapsed<font></font>
</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tenga en cuenta que el ancho de retiro incorrecto en este caso = 15147004678/4724790623 = 3.20585733562, y tambi√©n que solo 3 microoperaciones toman la mitad de los relojes de Renamer. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ahora agregue la promoci√≥n de bucle manual a la implementaci√≥n:</font></font><br>
<br>
<pre><code class="cpp hljs"><span class="hljs-function"><span class="hljs-keyword">static</span> <span class="hljs-keyword">void</span> <span class="hljs-title">arithmetic_mean</span><span class="hljs-params">(<span class="hljs-keyword">unsigned</span> *arr1, <span class="hljs-keyword">unsigned</span> *arr2, <span class="hljs-keyword">unsigned</span> *out, <span class="hljs-keyword">size_t</span> sz)</span></span>{
    <span class="hljs-keyword">unsigned</span> sum = <span class="hljs-number">0</span>;
    <span class="hljs-keyword">size_t</span> idx = <span class="hljs-number">0</span>;
    <span class="hljs-keyword">if</span>(sz &amp; <span class="hljs-number">2</span>){<font></font>
        sum += (arr1[idx] + arr2[idx]) &gt;&gt; <span class="hljs-number">1</span>;<font></font>
        out[idx] = sum;<font></font>
        idx++;<font></font>
    }<font></font>
    <span class="hljs-keyword">while</span>(idx &lt; sz){<font></font>
        sum += (arr1[idx] + arr2[idx]) &gt;&gt; <span class="hljs-number">1</span>;<font></font>
        out[idx] = sum;<font></font>
        idx++;<font></font>
        sum += (arr1[idx] + arr2[idx]) &gt;&gt; <span class="hljs-number">1</span>;<font></font>
        out[idx] = sum;<font></font>
        idx++;  <span class="hljs-comment">//   idx++     idx+=2</span><font></font>
    }<font></font>
    __asm__ __volatile__(<span class="hljs-string">""</span> ::: <span class="hljs-string">"memory"</span>);<font></font>
}</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los contadores de rendimiento resultantes se ven as√≠:</font></font><br>
<br>
<pre><code class="plaintext hljs">Performance counter stats for './test_decoded_icache':<font></font>
<font></font>
     2‚ÄØ152‚ÄØ818‚ÄØ549      idq.all_dsb_cycles_4_uops                                     (14,79%)<font></font>
     3‚ÄØ207‚ÄØ203‚ÄØ856      idq.all_dsb_cycles_any_uops                                     (15,25%)<font></font>
    12‚ÄØ855‚ÄØ932‚ÄØ240      idq.dsb_uops                                                  (15,70%)<font></font>
     3‚ÄØ184‚ÄØ814‚ÄØ613      idq.dsb_cycles                                                (16,15%)<font></font>
        24‚ÄØ946‚ÄØ367      idq_uops_not_delivered.core                                     (16,24%)<font></font>
         3‚ÄØ011‚ÄØ119      idq_uops_not_delivered.cycles_0_uops_deliv.core                                     (16,24%)<font></font>
         5‚ÄØ239‚ÄØ222      idq_uops_not_delivered.cycles_le_1_uop_deliv.core                                     (16,24%)<font></font>
         7‚ÄØ373‚ÄØ563      idq_uops_not_delivered.cycles_le_2_uop_deliv.core                                     (16,24%)<font></font>
         7‚ÄØ837‚ÄØ764      idq_uops_not_delivered.cycles_le_3_uop_deliv.core                                     (16,24%)<font></font>
     3‚ÄØ418‚ÄØ529‚ÄØ799      idq_uops_not_delivered.cycles_fe_was_ok                                     (16,24%)<font></font>
     3‚ÄØ444‚ÄØ833‚ÄØ440      uops_retired.total_cycles                                     (18,18%)<font></font>
    13‚ÄØ037‚ÄØ919‚ÄØ196      uops_retired.retire_slots                                     (18,17%)<font></font>
<font></font>
    0,871040207 seconds time elapsed</code></pre><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En este caso, tenemos un ancho de banda de retiro = 13037919196/3444833440 = 3.78477491672, as√≠ como una utilizaci√≥n eficiente del ancho de banda de Renamer. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por lo tanto, no solo nos deshicimos de una ramificaci√≥n y una operaci√≥n de incremento en un bucle, sino que tambi√©n aumentamos el ancho de banda de retiro mediante la utilizaci√≥n eficiente del rendimiento del cach√© de microoperaci√≥n, lo que dio un aumento total del 28% en el rendimiento. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tenga en cuenta que solo una reducci√≥n en una operaci√≥n de rama e incremento proporciona un aumento de rendimiento promedio del 9%.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Peque√±o comentario</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En la CPU que se utiliz√≥ para realizar estos experimentos, LSD est√° desactivado. </font><font style="vertical-align: inherit;">Parece que el LSD podr√≠a manejar tal situaci√≥n. </font><font style="vertical-align: inherit;">Para las CPU con LSD habilitado, estos casos deber√°n investigarse por separado.</font></font></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es497278/index.html">Aleteo. Asincron√≠a y paralelismo</a></li>
<li><a href="../es497280/index.html">C√≥mo dej√© de tener miedo y me enamor√© del colesterol</a></li>
<li><a href="../es497282/index.html">Limpia el c√≥digo en Angular. Cocinar ESLint, codelyzer, stylelint, husky, pelusa y m√°s bonita</a></li>
<li><a href="../es497286/index.html">Ludum Dare: lista de verificaci√≥n una semana antes del comienzo</a></li>
<li><a href="../es497288/index.html">Plaf√≥n decorativo Feron AL5000</a></li>
<li><a href="../es497292/index.html">Technology Stack Shiro Games</a></li>
<li><a href="../es497296/index.html">Errores populares en ingl√©s entre los profesionales de TI. Parte 2: Pronunciaci√≥n</a></li>
<li><a href="../es497302/index.html">Navegaci√≥n aut√≥noma de un robot m√≥vil.</a></li>
<li><a href="../es497304/index.html">Intercepter-NG 2.5 lanzado para Android</a></li>
<li><a href="../es497306/index.html">Suplantaci√≥n de DLL (secuestro de DLL)</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>