# Proyecto 3 - Arquitectura de Computadores
## CPU de 8-bits: De RTL a GDS y FPGA

### ğŸ“‹ DescripciÃ³n
Este proyecto implementa un CPU de 8-bits que cuenta regresivamente de 15 a 0, mostrando el resultado en:
- **4 LEDs**: Valor en binario (bits 0-3)
- **Display de 7 segmentos**: Valor en decimal (00-15)

---

## ğŸš€ Uso con APIO (FPGA)

### 1. Verificar sÃ­ntesis
```bash
apio build
```

### 2. Flashear a la Go Board
```bash
apio upload
```

### 3. Simular (opcional)
Para simular, usar la flag de compilaciÃ³n:
```bash
iverilog -DSIMULATION -o test.out src/core/testbench.v src/core/*.v
vvp test.out
```

---

## ğŸ”§ Uso con OpenLane (ASIC)

### 1. Preparar el entorno
Desde la mÃ¡quina virtual de Zero to ASIC:

```bash
cd /path/to/ArqCompu_Pr3_Grupo_7-main
```

### 2. Ejecutar OpenLane
```bash
flow.tcl -design . -tag run1
```

### 3. Encontrar parÃ¡metros del diseÃ±o

Los reportes se generan en `runs/run1/reports/`:

- **Ãrea del chip**: `runs/run1/reports/signoff/6-grt-drc.rpt`
- **Cantidad de compuertas**: `runs/run1/reports/synthesis/1-synthesis.stat.rpt.strategy4`
- **GDS final**: `runs/run1/results/signoff/top.gds`
- **Mapa de densidad**: `runs/run1/reports/placement/*.rpt`

### ParÃ¡metros importantes a reportar:
- **DESIGN_NAME**: top
- **CLOCK_PERIOD**: 40.0 ns (25 MHz)
- **DIE_AREA**: 500 x 500 ÂµmÂ²
- **TARGET_DENSITY**: 55%

---

## ğŸ“ Estructura del Proyecto

```
.
â”œâ”€â”€ config.json          # ConfiguraciÃ³n de OpenLane
â”œâ”€â”€ hardware.pcf         # Pin constraints para Go Board
â”œâ”€â”€ apio.ini             # ConfiguraciÃ³n de APIO
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ main.v           # MÃ³dulo top principal
â”‚   â””â”€â”€ core/
â”‚       â”œâ”€â”€ computer.v            # CPU principal
â”‚       â”œâ”€â”€ pc.v                  # Program Counter
â”‚       â”œâ”€â”€ instruction_memory.v  # ROM con programa
â”‚       â”œâ”€â”€ control_unit.v        # Unidad de control
â”‚       â”œâ”€â”€ alu.v                 # ALU
â”‚       â”œâ”€â”€ register.v            # Registros A y B
â”‚       â”œâ”€â”€ data_memory.v         # RAM
â”‚       â”œâ”€â”€ sevenseg.v            # Decodificador 7-seg
â”‚       â”œâ”€â”€ mux*.v                # Multiplexores
â”‚       â””â”€â”€ im.dat                # Programa (solo simulaciÃ³n)
```

---

## ğŸ” Programa del CPU

El programa en la memoria de instrucciones implementa un contador regresivo:

```assembly
0:  MOV A, 15      # Cargar 15 en registro A
1:  MOV B, 0       # Cargar 0 en registro B (Loop)
2:  CMP A, B       # Comparar A con 0
3:  JEQ 6          # Si A==0, saltar a End
4:  SUB A, 1       # A = A - 1
5:  JMP 1          # Volver a Loop
6:  MOV A, 0       # End: mantener A en 0
```

---

## âš™ï¸ Diferencias SimulaciÃ³n vs SÃ­ntesis

El cÃ³digo usa `ifdef SIMULATION` para separar:

### En SIMULACIÃ“N:
- Se carga el programa desde `im.dat` con `$readmemb`
- Se muestran mensajes de debug con `$display`

### En SÃNTESIS (FPGA/ASIC):
- El programa estÃ¡ hardcoded en ROM
- No hay mensajes de debug
- Optimizado para sÃ­ntesis

Para simular: compile con `-DSIMULATION`
Para sintetizar: compile sin flags (comportamiento por defecto)

---

## ğŸ“Š Mapeo de Pines (Go Board)

| SeÃ±al | Pin | DescripciÃ³n |
|-------|-----|-------------|
| i_Clk | 15 | Reloj 25MHz |
| o_LED_1 | 56 | LED bit 0 |
| o_LED_2 | 57 | LED bit 1 |
| o_LED_3 | 59 | LED bit 2 |
| o_LED_4 | 60 | LED bit 3 |
| o_Segment1_* | 1-4, 90-93 | Display decenas |
| o_Segment2_* | 8, 94-100 | Display unidades |

---

## âœ… Checklist de Entrega

- [x] CÃ³digo sintetizable (sin $display en sÃ­ntesis)
- [x] Programa cuenta 15â†’0 implementado
- [x] 4 LEDs muestran valor binario
- [x] Display muestra valor decimal
- [x] config.json para OpenLane
- [x] hardware.pcf para APIO
- [x] Compatible Mac/Windows

---

## ğŸ› Troubleshooting

### Error: "im.dat not found" en simulaciÃ³n
AsegÃºrate de ejecutar desde la raÃ­z del proyecto o ajustar la ruta relativa.

### Error: "port mismatch" en APIO
Verifica que los nombres en `main.v` coincidan con `hardware.pcf`.

### Display muestra valores incorrectos
La Go Board usa displays de cÃ¡todo comÃºn. Si ves valores invertidos, 
revisa la lÃ³gica de inversiÃ³n en `sevenseg.v` (lÃ­neas finales).

---

## ğŸ‘¥ Autores
Grupo 7 - Arquitectura de Computadores 2025-20
