# 3.2：MOSトランジスタの構造詳細と動作原理（0.18μmプロセス対応）

本節では、0.18μm世代におけるMOSトランジスタ（特にNMOS）の構造とその動作原理を、断面構造とともに解説します。  
現場実務を意識しつつ、教育的な視点で基礎から整理します。

---

## ✅ 基本構造（NMOSの例）

0.18μm世代のNMOS構造は以下の要素で構成されます：

| 項目 | 説明 |
|------|------|
| 基板（p型） | トランジスタ全体のベース |
| ソース・ドレイン | n+拡散層、Coサリサイドで低抵抗化 |
| ゲート酸化膜 | SiO₂（約2〜3nm）、絶縁層 |
| ゲート電極 | n+多結晶Siまたはポリサイド構造 |
| STI | 隣接素子との分離（Shallow Trench Isolation） |
| LDD構造 | 短チャネル対策用の浅い拡散層 |
| スペーサ | LDD領域の保護と自己整合形成に使用 |

📝 【図解補足予定】MOS断面構造：STI + LDD + Coサリサイド + ポリゲート

---

## ✅ 動作原理（NMOS）

| 状態 | ゲート電圧 Vg | 動作 |
|------|----------------|------|
| OFF | Vg < Vth       | チャネル形成されず、電流流れない |
| ON  | Vg > Vth       | p型基板中に反転層（nチャネル）形成 → 電流流れる |

電流はドレイン→ソース間に流れ、**ゲートは電界でチャネルを制御**する。

---

## ✅ I-V特性の基本

| 領域 | 特徴 |
|------|------|
| 線形領域 | Vds小 → IdはVdsに比例（抵抗的） |
| 飽和領域 | Vds大 → IdはVdsに依存せず飽和 |
| サブスレッショルド領域 | Vgs < Vthでも微小電流が流れる（リーク） |

🧠 教育ポイント：Id-Vg, Id-Vd曲線の理解とモデリングが重要。

---

## ✅ 0.18μmに特有の設計・構造要素

- **LDD + Halo構造**：短チャネル効果の抑制
- **Coサリサイド**：コンタクト抵抗を大幅に低減
- **多層配線対応のゲート設計**：上層の金属配線との整合性が求められる

---

## ✅ CMOS構成への展開

- CMOSは **NMOS + PMOS** の対称構成
- PMOSはn型基板 or n-well上に構成され、同様にゲート制御
- インバータやNAND/NORなどの基本回路構成の理解に直結

---

## 📚 教育用補足（図解対応予定）

- NMOS断面図と動作モード別キャリア流れ
- Id-Vg特性グラフ（しきい値・飽和点の理解）
- CMOSインバータの構成とゲート設計との関係

---

## ✅ まとめ

- 0.18μm世代のMOS構造は、現代CMOSの完成形に近い
- プレーナ型としては短チャネル対策が完成されている
- DRCやSPICEモデル設計とも密接に関係する構造理解が不可欠
