---
layout: post
title:  "Makefile Cheat Sheet"
date:   2015-11-06 21:58:00
---

target ... : prerequisites ...
command

main.o : main.c defs.h
cc -c main.c

变量
objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o
edit : $(objects)
	cc -o edit $(objects)

伪目标，继续
.PHONY : clean
clean :
	-rm edit $(objects)

前面说过,.PHONY 意思表示 clean 是一个“伪目标”,。而在 rm 命令前面加了一个小 减号的意思就是,也许某些文件出现问题,但不要管,继续做后面的事。
当然,为了避免和文件重名的这种情况,我们可以使用一个特殊的标记“.PHONY”来显 示地指明一个目标是“伪目标”,向 make 说明,不管是否有这个文件,这个目标就是“伪 目标”。

include
被包含的文件会原模原样的放在当前文件的包含位置。include 的语法是: include <filename>
include foo.make *.mk $(bar)


如果我们想定义一系列比较类似的文件,我们很自然地就想起使用通配符。make 支持三个通配符:“*”,“?”和“[...]”。这是和 Unix 的 B-Shell 是相同的。 波浪号(“~”) 字符在文件名中也有比较特殊的用途。


VPATH = src:../headers
vpath %.h ../headers


多目标
bigoutput littleoutput : text.g
          generate text.g -$(subst output,,$@) > $@
其中,-$(subst output,,$@)中的“$”表示执行一个 Makefile 的函数,函数名为 subst, 后面的为参数。关于函数,将在后面讲述。这里的这个函数是截取字符串的意思,“$@”表 示目标的集合,就像一个数组,“$@”依次取出目标,并执于命令。


静态模式
<targets ...>: <target-pattern>: <prereq-patterns ...>
<commands>

$(objects): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@
上面的例子中,指明了我们的目标从$object 中获取,“%.o”表明要所有以“.o”结 尾的目标,也就是“foo.o bar.o”,也就是变量$object 集合的模式,而依赖模式“%.c” 则取模式“%.o”的“%”,也就是“foo bar”,并为其加下“.c”的后缀,于是,我们的 依赖目标就是“foo.c bar.c”。而命令中的“$<”和“$@”则是自动化变量,“$<”表示 所有的依赖目标集(也就是“foo.c bar.c”),“$@”表示目标集(也就是“foo.o bar.o”)。 于是,上面的规则展开后等价于下面的规则:

files = foo.elc bar.o lose.o
$(filter %.o,$(files)): %.o: %.c
$(CC) -c $(CFLAGS) $< -o $@
$(filter %.elc,$(files)): %.elc: %.el
emacs -f batch-byte-compile $<


显示命令
通常,make 会把其要执行的命令行在命令执行前输出到屏幕上。当我们用“@”字符在 命令行前,那么,这个命令将不被 make 显示出来,最具代表性的例子是,我们用这个功能 来像屏幕显示一些信息。如:
@echo 正在编译 XXX 模块......
当 make 执行时,会输出“正在编译 XXX 模块......”字串,但不会输出命令,如果没 有“@”,那么,make 将输出:
echo 正在编译 XXX 模块......
正在编译 XXX 模块......


命令执行
当依赖目标新于目标时,也就是当规则的目标需要被更新时,make 会一条一条的执行 其后的命令。需要注意的是,如果你要让上一条命令的结果应用在下一条命令时,你应该使 用分号分隔这两条命令。比如你的第一条命令是cd命令,你希望第二条命令得在cd之后的 基础上运行,那么你就不能把这两条命令写在两行上,而应该把这两条命令写在一行上,用 分号分隔。如:
示例一: exec:
cd /home/hchen pwd

示例二:
exec:
cd /home/hchen; pwd


命令包
如果 Makefile 中出现一些相同命令序列,那么我们可以为这些相同的命令序列定义一 个变量。定义这种命令序列的语法以“define”开始,以“endef”结束,如:
define run-yacc
yacc $(firstword $^)
mv y.tab.c $@
endef


变量
变量是大小写敏感的,“foo”、“Foo”和“FOO” 是三个不同的变量名。传统的 Makefile 的变量名是全大写的命名方式,但我推荐使用大小 写搭配的变量名,如:MakeFlags。这样可以避免和系统的变量冲突,而发生意外的事情。


如果你要使用真实的“$”字符, 那么你需要用“$$”来表示。

P33
