`line 1 .\my_and.v
/*******************************************************************
**我们的FPGA开发网
**网站：www.OurFPGA.com
**淘宝：OurFPGA.taobao.com
**邮箱: OurFPGA@gmail.com下载免费视频教程及资料
*****************文件信息********************************************
**创建日期：   2011.06.01
**版本号：     version 1.0
**功能描述：   与门 
********************************************************************/

module my_and(a,b,c);  //;号容易漏掉
input a,b;  //输入a由开关KEY1决定，0：按下，1：未按下
                   //输入b由开关KEY2决定，0：按下，1：未按下
output c;  //输出c由LED显示， 0：点亮，1：熄灭
assign c=a&b; //用直接赋值语句
endmodule
