---
layout: post
title: Logic and Computer Design Fundamentals
tags: Logic
stickie: false
---
Logic期末复习

# Chapter 1 数字系统与信息

Analog signal: continuous

Digital signal: discrete

## 校验位

parity bit 表示编码中1的个数

偶校验：1个数为偶数，校验位为0；1个数为奇数，校验位为1。

奇校验反之。

## 格雷码

每次只改变一个位。

# Chapter 2 组合逻辑电路

二值逻辑：与或非

德摩根律：整体取反即为对偶后每个元素取反。

一致律定理：快速知道冗余项。

标准形式：包括乘积项（product term）和求和项（sum term）。

## 最小项 & 最大项

最小项：所有变量都以原变量或者反变量形式出现且仅出现一次的乘积项，n个变量可组成2^n个不同的最小项。下标表示最小项对应二进制组合的十进制数。

最大项：所有变量都以原变量或者反变量形式出现且仅出现一次的求和项，n个变量可组成2^n个不同的最大项。下标表示最大项对应二进制组合取反后的十进制数。

最小项在真值表中有最少的1，而最大项有最多的1，且最小项最大项互为反函数。

## 成本标准

L：文字成本（literal cost）布尔表达式中文字的个数。

G：门输入成本（gate-input cost）除反相器外所有门输入的个数。

GN：G+反相器

## 卡诺图

化为最小项的和形式

相邻单元只有一个变量不同（格雷码）

蕴含项（implicant）：所有由1方格组成的矩形

主蕴含项（prime implicant）：卡诺图中框出的矩形

质主蕴含项（essential prime implicant）：某最小项只存在于此

积之和化为和之积：将卡诺图中为0的方格合并，可得到简化的反函数，取其对偶式并对每个变量取反。

和之积化为积之和：将式子取反后最小项对应方格为0，其余为1，合并1方格得到化简的和之积。

无关最小项用x表示。

延迟：Tpd = 0.07 + 0.021 * SL ns   （ SL为门驱动的标准负载数）


