# Verilog_Lua
Часть проекта интерфейса между языком описания аппаратуры Verilog и языком программирования Lua. Предполагается, что на Lua проще написать модель, эмулирующую ПО микроконтроллера ( функцию main() и даже обработчик прерывания irq() ).
