---
layout: post
title:  "Backend - 패키징(Packaging)"
date:   2023-10-04 19:31:29 +0900
categories: Process
order: 11
---

웨이퍼를 잘라서 나온 칩들을 포장하는 과정을 Packaging 공정이라 한다.<br>
<br>
Packaging 공정에서는 칩을 보호하기 위해 에폭시 수지로 포장하면서,<br>
동시에 외부와 전기신호를 주고받을 수 있도록 금속으로 길을 만들어놓아야 한다.<br>
<br>
<br>
먼저, 웨이퍼 뒷면을 갈아 웨이퍼를 얇게 만들어야 한다.<br>
<br>
원래 웨이퍼는 공정 도중 파손되는것을 막기 위해 600um~900um 정도로 두껍게 만든다.<br>
하지만 모든 공정이 끝난 후에는 칩이 얇은 것이 좋다.<br>
두께가 얇아야 열 방출도 잘 되고, 스마트폰 등 부피가 중요한 제품에 들어갈 수 있기 때문이다.<br>
<br>
그래서 웨이퍼 뒷면을 갈아 100um 정도로 얇게 만드는데, 이것이 backgrinding 공정이다.<br>
이때, 너무 얇게 갈면 칩이 휘어져 전기적 특성이 바뀔수도 있다. 그래서 적절히 얇게 갈아야 한다.<br>
<br>
<br>
Back grinding으로 웨이퍼를 얇게 만든 후에는,<br>
웨이퍼를 잘라 낱개의 칩들로 분리해야 한다.<br>
<br>
웨이퍼 위 칩들은 scribe line으로 구분되어 있는데,<br>
이 scribe line을 따라 다이아몬드 톱으로 웨이퍼를 절단한다.<br>
<br>
이 절단 작업을 wafer sawing 또는 dicing이라 부르며,<br>
잘라서 나온 낱개 칩을 bare chip 또는 die라 부른다.<br>
그러나, die 상태의 칩은 전기신호를 주고받을 수도 없고, 외부 충격에 의해 손상되기도 쉽다.<br>
<br>
<br>
절단된 칩들은 Lead frame 위로 옮겨진다.<br>
Lead frame은 칩을 지지해주는 골격 역할을 한다.<br>
<br>
그 후에는 칩과 Lead frame을 가느다란 금속 선으로 연결한다.<br>
이 금속 선들이 칩과 외부 회로 사이의 전기 신호를 전달하는 역할을 하게 된다.<br>
이 과정을 'wire bonding'이라 부른다.<br>
<br>
<br>
마지막으로, 탄소가루 섞은 에폭시 수지로 칩과 리드프레임을 포장한다.<br>
이 과정을 'encapsulation'이라 부른다.<br>
<br>
Encapsulation 후에는 에폭시 수지 포장이 칩을 열, 습기 등으로부터 보호하게 된다.<br>
탄소가루는 에폭시 수지를 검은색으로 만들어 빛을 차단하기 위해 쓰인다.<br>
<br>
에폭시 수지는 가격이 저렴하고 열을 잘 방출해 많이 쓰이는데,<br>
Si와 에폭시 수지의 열팽창계수가 같도록 에폭시 수지를 잘 만들어야 한다.<br>
그렇지 않으면 열에 의해 칩이 휘어진다.<br>
<br>
<br>
이후에는 에폭시 수지 포장 위에 칩 정보를 적어 완제품으로 만든다.<br>
이때 패키징에 제품 정보가 제대로 적히지 못해 제품 구별, 방향 구별 등이 안되는 경우가 있는데,<br>
이런 경우는 제품 불량으로 분류한다. 패키징도 백엔드 공정의 일부이기 때문이다.<br>
<br>
완제품은 다양한 전압, 온도, 습도 등에서 동작을 검증받고 제품으로 출하된다.<br>
이때, 완제품 상태에서 진행하는 테스트를 package test라 부른다.<br>
<br>
<br>
*Dicing<br>
원래는 backgrinding 후에 dicing을 했는데, 웨이퍼가 얇아서 칩이 손상되는 경우가 생겼다.<br>
그래서 dicing을 먼저 하고 backgrinding을 하기도 한다. 이것이 DBG(Dicing Before Grinding) 방식이다.<br>
이 경우에는 die 뒷면을 하나하나 다 갈아줘야 한다.<br>
<br>
다이아몬드 톱으로 scribe line을 따라 웨이퍼를 자르면 scribe line만큼의 면적 손실이 발생한다.<br>
이 손실을 Kerf loss(커프 손실)이라 부른다.<br>
<br>
커프 손실을 최대한 줄이기 위해 레이저로 웨이퍼를 자르는 stealth dicing,<br>
플라즈마로 웨이퍼를 자르는 plasma dicing 방식이 제시됐다.<br>
<br>
<br>
*Wire Bonding<br>
Wire bonding에 쓰이는 금속으로는 알루미늄, 구리, 금 등이 있는데, 대부분 금을 쓴다.<br>
<br>
알루미늄은 저항이 비교적 크기 때문에 두께가 두꺼워야 하며, 잘 끊어지는 특성이 있다.<br>
구리는 너무 단단해서 wire bonding에 사용하기에는 부적합하다.<br>
그래서 녹 안슬고, 적당히 단단하고, 잘 늘어나고, 저항이 낮은 금을 보통 쓴다.<br>
<br>
wire bonding에 쓰이는 금속 선은 매우 가늘기 떄문에, 상당히 큰 inductance를 가진다.<br>
그래서 회로 설계시에는 금속 선의 inductance를 반영한 설계를 위해, 금속선 1mm당 1nH 정도를 가정하고 설계한다.<br>
금속 선에 의해 inductance가 생길 경우, 신호 전달이 느려져 트랜지스터들이 더 느리게 켜지고 꺼지게 될 수 있다.<br>
<br>
<br>
*Wireless Bonding<br>
wire 없이 칩을 lead frame과 연결하는 방법으로 flip chip 방식이 있다.<br>
<br>
flip chip 방식은 칩 위에 bump를 만들고, 칩을 뒤집어 lead frame 위에 올리는 방식이다.<br>
이렇게 하면 칩과 lead frame이 wire 대신 bump로 연결되어, 전기 신호가 더 짧은 경로를 통해 전달된다.<br>
더 짧은 경로를 통하기 때문에 저항이 더 작고, 속도가 빠르며, 크기가 작다.<br>
<br>
<br>
TSV(Through Silicon Via) 방식은 여러개 칩을 하나의 패키지 안에 집어넣는 방식이다.<br>
TSV 방식에서는 칩들을 수직 관통하는 구멍을 뚫고, 칩들을 쌓은 후 구멍을 금속으로 채워넣는다.<br>
이렇게 하면 구멍에 채워진 금속들이 칩들을 연결하며 전기 신호를 전달한다.<br>
<br>
TSV 방식을 쓰면 기판 넓이를 줄일수 있고, 칩간 신호가 전달되는 속도도 빨라진다.<br>
그러나 칩을 관통하는 구멍을 뚫는게 상당한 기술력을 필요로 한다.<br>
<br>
<br>
*Encapsulation<br>
사실 탄소가루 섞은 에폭시 수지 말고, 세라믹이나 금속 소재로 칩을 포장하면 열 방출이 더 쉬워진다.<br>
이렇게 하지 않는 이유는 비용이 더 비싸기 때문이다.<br>
그래서, 열이 많이 발생하는 CPU에서만 열 방출 개선을 위해 금속 뚜껑을 쓴다.<br>

LGA:
BGA:
PGA:

Cpu pin이 메인보드에 달려있으면 LGA, CPU에 달려있으면 PGA, 납땜 형식이면 BGA

exposed pad: 패키지 하단에 있는 금속 패드
기판에 부착되니까 열 방출+기계적 안정성