<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1743044925" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/basys3_top_level.dcp">
  <File Type="PA-TCL" Name="basys3_top_level.tcl"/>
  <File Type="REPORTS-TCL" Name="basys3_top_level_reports.tcl"/>
  <File Type="RDS-RDS" Name="basys3_top_level.vds"/>
  <File Type="RDS-UTIL" Name="basys3_top_level_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="basys3_top_level_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="basys3_top_level.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_ram/blk_mem_ram.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_data_bus.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_gpio_peripheral.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/rapid_pkg.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/rapid_pkg.sv"/>
        <Attr Name="ImportTime" Val="1738712909"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_ifetch_unit.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_inst_bus.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_memory_unit.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_rapidx_cpu.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/if/uart_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Files/Desktop/SystemVerilog-UART-master/rtl/if/uart_if.sv"/>
        <Attr Name="ImportTime" Val="1560278342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_uart_peripheral.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/decoder_logic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/decoder_logic.sv"/>
        <Attr Name="ImportTime" Val="1740007685"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/decoder_state.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/decoder_state.sv"/>
        <Attr Name="ImportTime" Val="1740068418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/execute_logic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/execute_logic.sv"/>
        <Attr Name="ImportTime" Val="1740007685"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/execute_state.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/execute_state.sv"/>
        <Attr Name="ImportTime" Val="1740068418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/forwarding_unit.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/forwarding_unit.sv"/>
        <Attr Name="ImportTime" Val="1732150754"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/register_file.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/register_file.sv"/>
        <Attr Name="ImportTime" Val="1740007685"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Files/Desktop/SystemVerilog-UART-master/rtl/uart.sv"/>
        <Attr Name="ImportTime" Val="1560278342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Files/Desktop/SystemVerilog-UART-master/rtl/uart_rx.sv"/>
        <Attr Name="ImportTime" Val="1560278342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Files/Desktop/SystemVerilog-UART-master/rtl/uart_tx.sv"/>
        <Attr Name="ImportTime" Val="1560278342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/basys3_top_level.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/rapid_x_cpu.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/rapid_x_cpu.sv"/>
        <Attr Name="ImportTime" Val="1740068418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/cpu_memory_unit.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/cpu_memory_unit.sv"/>
        <Attr Name="ImportTime" Val="1738712909"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/senior_design_current/cpu_ifetch_unit.sv">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/Dev/projects/systemverilog/senior_design_current/cpu_ifetch_unit.sv"/>
        <Attr Name="ImportTime" Val="1740181789"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_rom/blk_mem_rom_init.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="basys3_top_level"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Desktop/Basys3_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Files/Desktop/Basys3_Master.xdc"/>
        <Attr Name="ImportTime" Val="1408383554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/basys3_top_level.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_rom"/>
</GenRun>
