Este projeto consiste na implementação de uma Calculadora baseada em RPN (Reverse Polish Notation) de 8 bits, desenvolvida em Verilog com modelagem estrutural para a placa FPGA DE10-Lite. O sistema integra uma Unidade Lógica e Aritmética (ULA) de 8 bits, pilha de operandos e memória do último resultado, permitindo a execução de operações aritméticas (soma, subtração, multiplicação e divisão), lógicas (AND, OR, XOR, NOT) e a visualização de resultados em múltiplas bases numéricas (decimal, octal e hexadecimal).
O trabalho foi realizado pelos estudantes Nícolas Carvalho Pimentel, Jhony da França Silva e Artur Almeida como requisito para a disciplina TEC 498 - Projeto de Circuitos Digitais, do curso de Engenharia de Computação da Universidade Estadual de Feira de Santana (UEFS), sob orientação do tutor Anfranserai Morais Dias.
