<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成13(行ケ)467</事件番号>
      <裁判年月日>平成14年09月17日</裁判年月日>
      <裁判所名>東京高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/FEC9D622552F9C4A49256C7F0023A173.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=11642&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
    平成１３年（行ケ）第４６７号審決取消請求事件（平成１４年９月３日口頭弁論終結）判決原告ユナイテッド・モジュール・コーポレーション訴訟代理人弁護士深井俊至同弁理士大塚住江被告特許庁長官太田信一郎指定代理人池渕立同内野春喜同岡和久同小林信雄同林栄二</主文前>
    <主文>
      原告の請求を棄却する。
      訴訟費用は原告の負担とする。
      この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
    </主文>
    <事実及び理由>
      第１　当事者の求めた裁判
      
      １　原告特許庁が不服２０００－１７６５９号事件について平成１３年５月２８日にした審決を取り消す。訴訟費用は被告の負担とする。
      
      ２　被告主文と同旨
      
      第２　当事者間に争いのない事実
      
      １　特許庁における手続の経緯訴外ウエハスケール　インテグレーション、インコーポレイテッド（以下「訴外会社」という。）は、名称を「自己整合型分割ゲートＥＰＲＯＭ」とする発明につき、１９８４年（昭和５９年）５月１５日にアメリカ合衆国でされた出願の優先権を主張して昭和６０年５月１４日にした特許出願（特願昭６０－１００６３２号）の一部を分割して平成９年６月３０日に特許出願（特願平９－１７４５７２号。以下「本件出願」又は「本願」という。）をしたところ、平成１２年８月１日付けで拒絶査定がされたので、同年１１月６日に拒絶査定不服審判を請求した。特許庁は、この請求を不服２０００－１７６５９号事件として審理したうえ、平成１３年５月２８日に「本件審判の請求は、成り立たない。」との審決をし、その謄本を同年６月２０日に訴外会社に送達した（出訴期間として９０日を付加）。原告は、訴外会社から本件出願に関して特許を受ける権利の譲渡を受け、平成１３年１０月１６日付け出願人名義変更届をもって特許庁長官にその旨の届出をして、当事者の地位を承継した。
      
      ２　本願発明の要旨（特許請求の範囲の記載）【請求項１】書込可能なリードオンリメモリ用の自己整合型分割ゲート単一トランジスタメモリセルにおいて、チャンネル領域によって分離されている第１ドープ領域とメモリセルの書込及び消去の内の少なくとも一方の動作期間中に前記第１ドープ領域よりも大きな電圧を受取る構成とされている第２ドープ領域とを具備する半導体基板、前記チャンネル領域の第１部分上に形成されている浮遊ゲートであって前記浮遊ゲートの第１端部が前記第２ドープ領域の一端と整合されると共に前記浮遊ゲートの第２端部が前記チャンネル領域上であって且つ前記チャンネル領域の第２部分によって前記第１ドープ領域の最近接端から分離されている浮遊ゲート、前記浮遊ゲート上に形成されているがそれから分離されていると共に前記チャンネル領域の前記第２部分上に形成されているがそれから分離されている制御ゲート、を有することを特徴とするメモリセル。」（請求項８、９、１０については記載省略）
      
      ３　審決の理由の要点審決は、別紙審決の理由写し（以下「審決書」という。）に記載のとおり、本願請求項１に記載の発明（以下「本願第１発明」という。）は、米国特許第４４１２３１１号明細書（以下「引用例」という。甲第４号証）に記載された発明であり、特許法２９条１項３号の規定に該当し、特許を受けることができないものであるから、本願は、特許請求の範囲の請求項８、請求項９及び請求項１０に記載された発明に言及するまでもなく、拒絶すべきものであるとした。
      
      第３　原告の主張（取消事由）の要点審決の理由中、「１．手続の経緯・本願発明の要旨」、「２．引用例」の一部（２頁３６行ないし３８行の「メモリセルの書込の動作期間中に基板電圧又は接地電圧Ｖｓｓに保持されるｎドープ領域４（ソース）と＋２５Ｖに設定されたｎドープ領域６（ドレイン）とを具備する」を除く部分）及び「３．対比、判断」の一部（３頁１０行「引用例の発明」から１４行「周知の技術である」まで、並びに３頁２２行から３７行のうち、引用例の発明の「ｐ導電形のシリコン基板」が本願第１発明の「半導体基板」に相当すること及び引用例記載の発明と本願第１発明の両者が浮遊ゲート及び制御ゲートを有するメモリセルであること）は認めるが、「２．引用例」のその余及び「３．対比、判断」のその余は否認する。審決は、引用例に記載された発明の認定を誤り、本願第１発明が引用例に記載された発明であると誤って認定したものであるから、取り消されるべきである。
      
      １　引用例にはｎドープ領域４すべてがドレインとなり、ｎドープ領域６すべてがソースとなるとの説明はない。
      
      （１）　審決は、引用例には「メモリセルの書込の動作期間中に基板電圧又は接地電圧Ｖｓｓに保持されるｎドープ領域４（ソース）と＋２５Ｖに設定されたｎドープ領域６（ドレイン）とを具備するｐ導電型のシリコン基板」（審決書２頁３６行～末行）との技術的事項が記載されていると認定し、引用例の１Ｂ図におけるｎドープ領域４がメモリセルの書込の動作期間中に基板電圧又は接地電圧Ｖｓｓに保持されるソースであり、ｎドープ領域６が＋２５Ｖに設定されるドレインであると認定しているが、これは重大な誤りである。引用例の１Ｂ図には、ｎドープ領域４及びｎドープ領域６の記載があり、１Ｂ図に関し、ソース電極２０は一般には基板電圧又は接地電圧Ｖｓｓに保持され、書き込みではドレイン電極１８は＋２５Ｖに設定される旨の記載（甲第４号証３欄１５行～１９行、訳文３頁末行～４頁２行）がある。審決は、上記記載から直ちに、ｎドープ領域４すべてがドレインとなり、ｎドープ領域６すべてがソースとなると認定して、ドレインとソースの役割を逆転することができると認定している。しかし、引用例の１Ｂ図にも１Ｂ図の説明にも、ｎドープ領域４すべてがドレインとなり、ｎドープ領域６すべてがソースとなるとの説明はないし、そう解すべき技術上の根拠もない。ｎドーピングされた領域がソース領域又はドレイン領域に当然なるということにはならない。このことは、後述する甲第５号証（米国特許第４１２２５４４号明細書）の２ａ図において、ｎドープ領域である１１と２２（この両者を引用例の１Ｂ図では領域６と記載）のうち領域１１のみがソースとされていることからも明らかである。審決は全く根拠なしに、ｎドープ領域４すべてがドレインとなり、ｎドープ領域６すべてがソースとなると認定し、ドレインとソースの役割を逆転することができるとの記載から、ｎドープ領域４がソースとなり、ｎドープ領域６がドレインとなると認定しており、失当である。
      
      （２）　被告は、基板内でトランジスタのチャネル領域を挟んで形成された一様な濃度（ほぼ一様とみなせる濃度）の単一のドープ領域であってトランジスタのソース電極及びドレイン領域に接続している領域のことをそれぞれソース領域及びドレイン領域というと主張しているが、否認する。電界効果トランジスタにおいて、あるバイアス条件の下で、キャリア（電子又は正孔）を放出する領域をソース領域、キャリアを吸い込む領域をドレイン領域という。被告は、また、引用例の１Ｂ図において、ｎドープ領域４のすべて及びｎドープ領域６のすべてのそれぞれは同じ種類のハッチングで表現され、濃度の異なる複数のドープ領域から構成することは記載されていないから、ｎドープ領域４のすべて及びｎドープ領域６のすべてはそれぞれ一様な濃度の単一の領域として形成されていると主張する。しかし、１Ｂ図において、領域４及び領域６になされたハッチングは単に当該領域がｎドープ領域であるということを示すだけであり、何ら領域４及び領域６それぞれが一様な濃度であることを示すものではない。
      
      （３）　被告は、引用例の２Ｂ図について、６’を除いた領域６のみがドレイン領域であるとの主張をしているが誤っている。「ドレイン領域６は領域６’によってソース領域４の方へ拡張されている」（３欄４６行～４７行）、「制御ゲート１１４は、・・・ソース領域４及びドレイン領域６，６’の向かい合う両端の間に渡って設けられている。」（３欄５２行～５７行）との記載から明らかなように、２Ｂ図に記載のメモリセルにおいては、領域６及び６’がドレイン領域であり、ソース領域の一端は制御ゲート１１４の一端に整合し、ドレイン領域の一端も制御ゲート１１４の一端に整合している。ソース領域又はドレイン領域の一端は全く浮遊ゲートの一端に整合していない。引用例の１Ｂ図と２Ｂ図の比較は、原告の前記（１）の主張を裏付けるものである。被告も主張するように、２Ｂ図に記載のメモリセルは、１Ｂ図に記載された既知のメモリセルを改良したメモリセルである。上記のとおり、２Ｂ図に記載のメモリセルにおいて、ドレイン領域の一端は制御ゲートの一端に整合し、ソース領域の一端も制御ゲートの一端に整合しているから、当業者は、１Ｂ図においても、ソース領域の一端は浮遊ゲート１０ではなく制御ゲート１４の一端に整合し、ドレイン領域の一端も浮遊ゲート１０ではなく制御ゲート１４の一端に整合していると理解する。
      
      ２　引用例の１Ａ図及び１Ｂ図（以下まとめて「１図」ということがある。）に記載されたメモリセルは、甲第５号証（米国特許第４，１２２，５４４号明細書）の２ａ図及び２ｂ図に記載されたメモリセルである。
      
      （１）　引用例の１Ｂ図及び１Ｂ図の説明自体に、どの部分がソース領域となり、どの部分がドレイン領域となるかの記載がないのは、引用例の１図に記載されたものが甲第５号証のメモリセルだからである。すなわち、「１Ａ図及び１Ｂ図に示した既知のメモリセル」(引用例２欄５９行～６０行）との記載から明らかなように、引用例の１図に記載のメモリセルは、従来例として記載されたものである。そして、「直交するアレーの蓄積セルから本質的に構成されるメモリは例えばデイビッド・ジェイ・マックエルロイに対する米国特許第４，１２２，５４４号から知られている。」（引用例１欄１５行～１７行）との記載、「１Ａ図は米国特許第４，１２２，５４４号に記載されたタイプの従来のメモリセルを形成する半導体構造の一部平面図、１Ｂ図は１Ａ図のＩＢ－ＩＢ線における断面図」（同２欄４６行～５０行）との記載、及び１Ａ図及び１Ｂ図の説明中の「マックエルロイ米国特許第４，１２２，５４４号の教示によると」（同３欄１１行～１２行）との記載から明らかなように、引用例の１図は上記米国特許第４，１２２，５４４号（甲第５号証）のメモリセルである。引用例の１図は従来例であるから詳しく説明する必要性はない。当該従来のメモリセルの概要と当該メモリセルが記載されている出典（特許番号）さえ記載しておけば十分である。当業者には当該従来のメモリセルの構造は既に知られているのであり、また、出典を記載しておけば当業者は必要に応じて当該出典を参照することで詳細な構造等を知ることができるからである。詳細な説明が必要なのは出願に係る発明であって、従来例については概要や出典のみが示されることは頻繁に行われている。引用例においても、従来例は概要の説明と１図に概略図を記載し、出典を明記することによって従来例の説明としては十分と考えたと考えられる。以上の理由により、引用例自体には、１図及び１図の説明において、どの部分がソース又はドレインとなるかは記載されていないのである。
      
      （２）　被告は、引用例の１図は甲第５号証のメモリセルそのものではないとして、引用例の１図と甲第５号証の図との差異を主張しているが、各主張自体誤った理解に基づくものであるか、全く本質と関係ない部分についての主張である。以下被告の主張（後記第４の２（１）中の①ないし④）に対し反論しておく。ア　①について引用例の１Ｂ図は概略図にすぎない。被告の①の主張は、原告の当該主張に対する反論になっていない。イ　②について引用例の１Ｂ図の領域４及び６の深さ並びに甲第５号証の２ａ図の領域１２’、１１及び２２の深さはどの部分がドレイン又はソースとなるかということと無関係である。引用例の１Ｂ図は甲第５号証の２ａ図の概略図なのであって、当該メモリセルの理解のために意味のない部分について全く同一の図を記載する必要は全くない。ウ　③及び④について甲第５号証の６図のｃ及びｄから明らかなように、酸化膜２３は浮遊ゲート１３の長さを超えて基板表面に形成され、酸化膜２４は浮遊ゲート１３のみを覆うようにその後で形成される。したがって、酸化膜２３が浮遊ゲート１３のみを覆っており、酸化膜２４が浮遊ゲート１３及び基板の一部を覆っているとの被告の主張は誤りである。被告の主張は上記のとおり誤っているが、いずれにせよ、浮遊ゲートの接触面及び制御ゲートの接触面を覆うという酸化膜の役割に関して、引用例の１Ｂ図の１２及び１６からなる酸化膜の部分は甲第５号証の２ａ図の２３及び２４からなる酸化膜の部分と同じである。
      
      （３）　被告は、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルと全く同一のものではないと主張している。しかし、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは甲第５号証の２ａ図及び２ｂ図に記載されたメモリセル「そのもの」であると理解する場合と、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルの「タイプ」の従来のメモリセルであると理解する場合とで違いは生まれない。甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルの「タイプ」の従来のメモリセルでは、ソース領域の一端は制御ゲートの一端に整合し、ドレイン領域の一端も制御ゲートの一端に整合しており、甲第５号証の２ａ図に記載のように、高濃度にドーピングされた領域１１と低濃度にドーピングされた領域２２が存在する。したがって、引用例の１Ａ図及び１Ｂ図に記載のメモリセルは当該従来のメモリセルのタイプのメモリセルである以上、同じ構造を有すると理解するのが合理的である。引用例の発明者が従来技術として理解し、引用例に接した当業者がそこに記載の従来技術として理解するのは、甲第５号証のメモリセルであることは明白である。
      
      （４）　甲第５号証の２ａ図に記載のメモリセルにおいても、領域１２’と領域１１及び２２の役割を交換することができる。ソースとドレインの役割の変更という技術思想は当業者にとって技術常識である。電圧をどのようにかけるかによって、ある領域がドレインとなったりソースとなったりするのである。したがって、技術常識であるから、「甲第５号証に当該技術思想の開示がないから引用例の１Ａ図及び１Ｂ図に記載のメモリセルが甲第５号証に記載のメモリセルを引用したものではない」との被告の主張は失当である。
      
      ３　引用例の１Ａ図及び１Ｂ図に記載されたメモリセルのどの部分がソース又はドレインであるかは、出典である米国特許第４，１２２，５４４号明細書（甲第５号証）を参照して理解すべきである。　引用例自体には、１図及び１図の説明において、どの部分がソース又はドレインとなるかは記載されていないからといって、当業者が当該従来例においてどの部分がソース又はドレインとなるかを理解することができないというわけではない。出典が明記されているのであるから、どの部分がソース又はドレインとなるか引用例自体からは明らかでない場合、当該出典を参照すればよいのである。原典を参照して技術内容を確認することは技術者の常識である。甲第５号証は引用例の１図として説明されているメモリセルが記載されている米国特許第４，１２２，５４４号明細書である。その２ａ図が引用例の１Ｂ図に相当する図である。引用例の１Ｂ図では領域４と６に単に「ｎ」と記載され、ｎドーピング濃度が何ら記載されていなかったが、甲第５号証の２ａ図では、領域１２’と領域１１に「Ｎ＋」と記載され、高濃度にｎドーピングがなされ、領域２２に「Ｎ」と記載され低濃度にｎドーピングがなされていることが記載されている。また、６図には２ａ図のメモリセルの製造方法が段階を追って記載されている。さらに、「１コのセルの構造を第２図で拡大断面図で示す。セルはここで述べるＮチャンネルシリコンゲートＭＯＳトランジスタ用のＰ型シリコンである半導体基板２０の中に形成されている。セルのトランジスタ１０はソース１１に接続しているＮ型打込み領域２２に隣接するチャンネル２１によりつくられる。」（２欄６０行～６６行）、「その結果、第６ｃ図に示すような構造になり、残りのポリシリコン層の一部はトランジスタ１０のうちの１つの浮遊ゲート１３になる。次にスライスにリン打込み又は析出をして低濃度にドーピングした打込みＮ型領域２２をつくる。」（６欄６２行～６８行）、及び「そして今度は析出と拡散操作により高濃度にドーピングしたＮ＋ソース領域１１とドレイン領域１２（原告注　「１２’」の誤記）をつくる」（７欄２０行～２２行）との記載から、高濃度にドーピングしたＮ＋領域１１がソース、高濃度にドーピングしたＮ＋領域１２’がドレインであり、低濃度にドーピングしたＮ領域２２はソースでもドレインでもないことが明らかである。さらに、上記６欄６２行～６８行及び７欄２０行～２２行の記載は、６図のメモリセルの製造方法を段階を追って説明した部分の一部であって、Ｎ型領域２２がつくられた後にさらにＮ＋領域１１がつくられることも明らかである。仮にＮ型領域２２がソースとなるというのであれば、わざわざＮ＋領域１１をさらにつくる必要がない。すなわち、Ｎ型領域２２はソースとならないから、ソースとなるＮ＋領域１１をつくる必要があるのである。そして、２ａ図及び６図から、浮遊ゲート１３ではなく制御ゲート１４がソース領域１１の一端と整合されていることも明らかである。「打込み領域２２を全く取り除くことにより浮遊ゲートの両側にエンハンスメント装置を供給することもまた可能であろう。しかしながら電子の注入はＮ領域が近くにあると助長されるので、この実施例の方が好ましい。」（５欄１行～５行）との記載により、Ｎ領域２２はソース１１からの電子が浮遊ゲートに効率的に注入されるために必要とされることも説明されている。
      
      ４　引用例の１Ａ図及び１Ｂ図に記載されたメモリセルを、出典である甲第５号証に基づいて理解する当業者は、ｎドープ領域６には低濃度にドーピングされた領域が高濃度にドーピングされた領域に隣接して設けられており、この高濃度にドーピングされた領域の一端と制御ゲートの一端が整合していると理解するものである。すなわち、前述したとおり、引用例の１図及びその説明は従来例の概略を記載するものでしかなく、その製造方法の記載もない。しかし、既に甲第５号証のメモリセルの構造が周知ないし公知となっており、引用例には１図のメモリセルが記載された出典も明記しているのである。引用例の１Ｂ図にはｎドープ領域６としか記載されていない。しかし、１Ｂ図には、浮遊ゲートの両側にエンハンスメント装置が存在しないから、当業者は、電子が浮遊ゲートに効率的に注入されるために、低濃度にドーピングされた領域がソースとなる高濃度にドーピングされた領域に隣接して設けられているはずであることを当然理解するのである。上述のように、甲第５号証の２ａ図（製造段階を示した図は６図）のメモリセルにおいてＮ領域２２をつくっただけでは当該Ｎ領域２２はソースとならないのであって、この事実は当業者に知られている。したがって、引用例の１Ｂ図にｎドープ領域６と記載されていても、当業者は、ｎドープ領域６すべてがソースとなるのではないこと、及び、ｎドープ領域６の中には、低濃度にドーピングされた領域がソースとなる高濃度にドーピングされた領域に隣接して設けられているはずであることを当然理解するのである。そして、制御ゲートがソースとなる高濃度にドーピングされた領域の一端と整合していることも当業者は当然理解するのである。
      
      ５　審決が、引用例においてはｎドープ領域６がソースとなり、ソースとドレインの役割の逆転によりドレインとなり、浮遊ゲートがソース又はドレインの一端に整合していると認定したことは重大な誤りである。
      
      （１）　上述したように、審決は、引用例の１図のメモリセルにおいては、領域６は単にｎドープ領域としか記載されていないのに、何らの根拠もなく、この領域がソースであるとし、そしてソースとドレインの役割を逆転することが可能との記載を基に、当該領域がドレインとなるとの認定をしている点で誤っている。さらに、当業者は、引用例の１図のｎドープ領域６には低濃度にドーピングされた領域とソースとなる高濃度にドーピングされた領域が含まれており、制御ゲートの一端にソース領域の一端が整合されている（少なくとも、ソースとならない低濃度にドーピングされた領域の存在により、浮遊ゲートはソース領域の一端に整合しない）と理解するのであるから、この点でも審決は誤っている。
      
      （２）　原告は、引用例の１Ａ図及び１Ｂ図に記載のメモリセルがメモリセルとして機能しないなどという主張はしていない。引用例の１Ａ図及び１Ｂ図に記載のメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載のメモリセル（又は当該メモリセルのタイプのメモリセル）なのであって、引用例の１Ａ図及び１Ｂ図に記載のメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載のメモリセルと同じ構造を有し、メモリセルとして機能すると理解される。被告は、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいてソース又はドレインがどこかを明確にするために甲第５号証を参照することは誤りであると主張する。しかし、仮に、甲第５号証が出典であるとの明記にもかかわらず甲第５号証を参照しないこととし、さらに、甲第５号証が公知であって当業者が甲第５号証のメモリセルの構造を知っているにもかかわらず当該当業者の知識を考慮しないことと仮定し、引用例のみの記載に基づいて判断することにするならば、引用例の１Ａ図及び１Ｂ図及びその説明には、どの部分がソース又はドレインであるかの記載がないのであるから、領域４及び領域６がソース又はドレインであるとの認定は全くできないはずであり、ソース又はドレインの一端が浮遊ゲートの一端に整合しているとの認定もできないはずである。
      
      第４　被告の反論の要点原告の主張はいずれも失当であり、審決の認定・判断に誤りはない。
      
      １　原告の主張１に対して
      
      （１）　技術常識に基づく引用例の１Ｂ図に記載のメモリセルの検討半導体装置の技術分野において、基板内でトランジスタのチャネル領域を挟んで形成された一様な濃度（より正確に言うならば、注入イオンのエネルギー分布や基板内での散乱等によって生じる製造工程上不可避の濃度の差を無視すればほぼ一様とみなせる濃度）の単一のドープ領域であって、該トランジスタのソース電極及びドレイン電極に接続している領域のことをそれぞれソース領域及びドレイン領域ということは周知の技術事項である。そして、引用例の１Ｂ図においてはｎドープ領域４のすべて及びｎドープ領域６のすべてのそれぞれは同じ種類のハッチングで表現された単一の領域として記載されており、１Ｂ図の説明の箇所においても該ｎドープ領域４又はｎドープ領域６を濃度の異なる複数のドープ領域から構成することは一切記載されていない。したがって、該ｎドープ領域４のすべて及びｎドープ領域６のすべてはそれぞれ一様な濃度の単一の領域として形成されているものであることに疑いはない。また、引用例の「領域４及び６のそれぞれが備えている金属電極１８及び２０は、マックエルロイ米国特許４，１２２，５４４号の教示によると、それぞれドレイン電極及びソース電極を構成している」（３欄１０行～１３行）との記載から明らかなように、ｎドープ領域４及び６はそれぞれドレイン電極１８及びソース電極２０に接続されている。したがって、たとえ引用例にｎドープ領域４がドレインでありｎドープ領域６がソースであると明記されていなくとも、該ｎドープ領域４及び６はそれぞれ一様な濃度の単一の領域として形成されていると解され、かつ、該ｎドープ領域４及び６はそれぞれドレイン電極及びソース電極と接続されると記載されているので、該ｎドープ領域４のすべてがドレイン領域であり、該ｎドープ領域６のすべてがソース領域であると解するのが合理的である。
      
      （２）　引用例の２Ｂ図に記載のメモリセルとの関係に基づく引用例の１Ｂ図に記載のメモリセルの検討引用例には、「２Ａ図は１Ａ図に似ているが、我々の現在の改良を図解している。２Ｂ図は２Ａ図のⅡＢ－ⅡＢにおける断面図である。」（２欄５１行～５４行）、及び「我々の現在の発明に従うと、そして２Ａ図及び２Ｂ図に図解されているように、我々はｐ型単結晶シリコンからなり、それぞれがソース領域とドレイン領域を構成している２つのｎ型領域４及び６でその上を電極１８及び２０によって覆われている、同様の基板２を提供する。」（３欄４１行～４６行）と和訳される文章が記載されている。つまり、引用例の２Ｂ図に記載されたメモリセルは、１Ｂ図に記載された従来のメモリセルを改良したメモリセルであり、ｎ型領域４及び６はそれぞれソース領域及びドレイン領域であると記載されている。そして、同一の明細書及び図面内において、従来例と本願発明において同じ機能を有する箇所を同じ番号で示すことはよく行われることであるから、２Ｂ図に記載されたｎ型領域４及び６がそれぞれソース領域及びドレイン領域であるならば、１Ｂ図に記載されたｎ型領域４及び６もそれぞれソース領域及びドレイン領域であるということができる（なお、引用例の３欄３１行～３３行に「領域４及び領域６の役割は、電極１８が設置ソースで、電極２０がドレインとして機能するように逆転可能である。」と記載されている。）。
      
      ２　原告の主張２に対して引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルそのものではない。
      
      （１）　引用例の１Ａ図及び１Ｂ図に記載のメモリセルと、甲第５号証の２ａ図及び２ｂ図に記載のメモリセルとを比較すると、上記両メモリセルは、①ソース側のｎドープ領域については、引用例のメモリセルはｎドープ領域６のみを有しているが、甲第５号証のメモリセルはＮ＋領域１１とＮ領域２２の２つを有しており、②ドープ領域の深さについては、引用例のメモリセルにおいては領域４及び領域６はほぼ同じ深さであるが、甲第５号証のメモリセルにおいてはＮ＋領域１１とＮ＋領域１２’はほぼ同じ深さでありＮ領域２２はそれよりも深くまで拡散されており、③フローティングゲートの下層のシリコン酸化膜については、引用例のメモリセルにおいては酸化膜１２はフローティングゲート１０の領域を越えてギャップ９、領域４の一部及び領域６の一部を覆っているが、甲第５号証のメモリセルにおいてはゲート酸化膜２３はフローティングゲート１３の領域のみを覆っており、④フローティングゲートの上層のシリコン酸化膜については、引用例のメモリセルにおいては酸化膜１６はフローティングゲート１０のみを覆っているが、甲第５号証のメモリセルにおいては酸化膜２４はフローティングゲート１３及びＮ領域２２等の基板の一部を覆っている、点で相違している。したがって、上記両メモリセルはドープ領域の構造や酸化膜の構造が上記①～④の点で相違しており、同一のメモリセルであるとは到底認められない。また、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルの概略図であるとも認められない。
      
      （２）　引用例中の原告引用の箇所は、引用例の１図が甲第５号証のメモリセルであると解する理由にならない。引用例の２欄５９行～６０行には、「第１Ａおよび１Ｂ図に示した既知のメモリセル」と記載されているが、これは、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルが、従来知られたメモリセルであることを述べただけであって、甲第５号証に記載されたメモリセルと同じものであることを示すものではない。引用例の１欄１５行～１７行には、「直交するアレーの蓄積セルから本質的に構成されるメモリは例えばデイビッド・ジェイ・マックエルロイに対する米国特許第４，１２２，５４４号から知られている。」と記載されているが、これは、「例えば」という語が示すように、米国特許第４，１２２，５４４号を既知の直交するアレーの蓄積セルから構成されるメモリの一例を示す文献として引用しているにすぎない。引用例の２欄４６行～５０行には、「１Ａ図は米国特許第４，１２２，５４４号に記載されたタイプの従来のメモリセルを形成する半導体構造の一部平面図、１Ｂ図は１図の１Ｂ－１Ｂ線における断面図」と記載されている。この文章において注目すべきは、「米国特許・・・に記載されたタイプの従来のメモリセル」と記載されている点である。引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルそのものではなく、甲第５号証の２ａ図及び２ｂ図に記載されたタイプのメモリセルである。換言すれば、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、引用例の発明者が従来技術と認識しているメモリセルを表したものであり、甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルそのものを直接引用したものではない。甲第５号証は、引用例の発明者が従来技術と考えている１Ａ図及び１Ｂ図に記載されたタイプのメモリセルが既知のものであることを示すために引用されているにすぎない。引用例の３欄１１行～１２行には、「マックエルロイ米国特許４，１２２，５４４号の教示によると」と記載されている。そして、マックエルロイ米国特許が教示しているのは、領域４及び６のそれぞれが備えている金属電極１８及び２０はそれぞれドレイン電極及びソース電極を構成しているということであり、マックエルロイ米国特許に記載されたタイプのメモリセルにおいて、該メモリセルのチャネル領域両端のドープ領域のそれぞれにドレイン電極又はソース電極を接続するという、当該技術分野におけるごく基本的な技術事項を説明しているにすぎない。
      
      （３）　引用例のその他の記載について引用例の１Ａ図及び１Ｂ図に記載のメモリセルに関して、引用例の３欄３１行～３３行には、領域４及び６の機能を交換することができると記載されているが、このような技術思想は甲第５号証には開示されていない。この点から見ても、引用例の１Ａ図及び１Ｂ図に記載のメモリセルは、甲第５号証に記載されたメモリセルをそのまま引用したものではないことが理解される。以上の検討により、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルと同じタイプのメモリセルではあるが、同一のメモリセルではなく、その概略図でもない。したがって、甲第５号証は引用例の１Ａ図及び１Ｂ図に記載されたメモリセルの出典ではない。また、引用例の１Ａ図、１Ｂ図及びこれらの関連説明を参酌すれば、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルがメモリセルとして充分に機能するものであり、発明者らにより完成された従来技術が十分に記載されているといえる。
      
      ３　原告の主張３に対して原告は、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルのどの部分がソース又はドレインであるかは出典である甲第５号証を参照して理解すべきである旨主張している。しかしながら、上記２で述べたように、甲第５号証は引用例の１Ａ図及び１Ｂ図に記載のメモリセルの出典ではないから、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいてソース又はドレインがどこかを明確にするために甲第５号証を参照することは誤りである。また、原告は、引用例の１Ａ図及び１Ｂ図の構造を有するメモリセルには、ソースからの電子が浮遊ゲートに効率的に注入されるために浮遊ゲートの両側にエンハンスメント装置を供給するか、又は、ソース領域に隣接して低濃度にドーピングされた領域を設けることが必要である旨主張している。しかしながら、前記のとおり甲第５号証は引用例の１Ａ図及び１Ｂ図に記載のメモリセルの出典ではないので、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいて、浮遊ゲートの両側にエンハンスメント装置を供給するか、ソース領域に隣接して低濃度にドーピングされた領域を設けることが必要であるとの原告の主張には根拠がない。なお、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルは、甲第５号証に記載のメモリセルのようにソース領域に隣接した低濃度にドーピングされた領域は設けられてはいないが、メモリセルとして充分に機能するものであることは当業者には明らかであり、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルがメモリセルとして機能しないということは、引用例には一切記載がない。
      
      ４　原告の主張４に対して原告は、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいて、ｎドープ領域６には、低濃度にドーピングされた領域がソースとなる高濃度にドーピングされた領域に隣接して設けられており、この高濃度にドーピングされた領域の一端と制御ゲートの一端が整合している、と当業者は理解する旨主張している。しかしながら、上記４で検討したように、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルと甲第５号証の２ａ図及び２ｂ図に記載されたメモリセルは同一のメモリセルではないので、たとえ当業者であっても、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいて、ｎドープ領域６には、低濃度にドーピングされた領域がソースとなる高濃度にドーピングされた領域に隣接して設けられており、この高濃度にドーピングされた領域の一端と制御ゲートの一端が整合している、と理解することはない。
      
      ５　原告の主張５に対して上記４で検討したように、引用例の１Ａ図及び１Ｂ図に記載されたメモリセルにおいてｎドープ領域６がソースであると認定した点に誤りはなく、引用例の３欄３１行～３３行には領域４及び６の役割を交換することができると記載されているので、上記ｎドープ領域６がドレインとなると認定した点にも誤りはない。また、引用例の１Ａ図及び１Ｂ図において浮遊ゲート１０の一端と領域６の一端が一致していることが読みとれるから、浮遊ゲート１０の一端がドレインとなる領域６の一端に整合していると認定したことにも誤りはない。
      
      第５　当裁判所の判断
      
      １　審決は、米国特許第４４１２３１１号明細書（引用例、甲第４号証）の記載事項について、次のとおり認定している。「米国特許第４４１２３１１号明細書・・・には、分割ゲートＥＡＲＯＭ（書込可能なリードオンリメモリ）用のメモリセルがＦＩＧ．１Ａ及びＦＩＧ．１Ｂと共に開示されており、更に同公報の第２欄５９行～第３欄３３行には次の技術事項が記載されている。「第１Ａおよび１Ｂ図に示した既知のメモリセルは、その表面近傍に２個のｎドープ領域４および６を有するｐ導電形のシリコン基板２を備えている。これらの領域は、約９μｍの長さＬのチャンネル領域８により隔離されている。チャンネル領域８、領域４および６の隣接する部分に拡がっている酸化シリコン層は、下側の層又は薄膜１２及び完全に埋め込まれアクセス不可能な浮遊ゲートを囲む上側の層又は薄膜１６を構成している。この酸化層は、・・・制御ゲートによって覆われている。そしてゲート１４の延長部１４′は、ゲート１０に覆われてないチャンネル領域８のギャップ９を覆っており、主トランジスタと直列接続されたスイッチングトランジスタの制御電極として機能する。・・・動作でみると、ソース電極２０は、一般には基板電圧又は接地電圧ＶＳＳに保持される。書き込みでは、・・・制御ゲートおよびドレイン１８は＋２５Ｖに設定され・・・原理的には、領域４および６の役割は、電極１８が接地ソースで、電極２０がドレインとして機能するように逆転可能である。」　また、ＦＩＧ．１Ａ及びＦＩＧ．１Ｂにおけるｎドープ領域６及び浮遊ゲート１０の記載からみて、浮遊ゲート１０の端部が領域６の一端と整合されていることが読み取れる。」（審決書２頁１０行～３０行）この認定は、甲第４号証の記載からみて正当と認められ、原告も争っていない。
      
      ２　原告は、その主張１（１）において、審決が上記認定に基づいてした引用例記載の技術事項の認定（審決書２頁３１行～３頁８行）のうち、引用例記載の発明が「メモリセルの書込の動作期間中に基板電圧又は接地電圧Ｖｓｓに保持されるｎドープ領域４（ソース）と＋２５Ｖに設定されたｎドープ領域６（ドレイン）とを具備する」（審決書２頁３６行～３８行）という点は、誤りであると主張する。しかしながら、引用例の１Ａ図及び１Ｂ図並びに上記１の争いのない事項によれば、領域４と領域６とはチャンネル領域８を挟んでこれに隣接し、領域４及び６の各々が備える電極１８及び２０は、各々ソース電極及びドレイン電極として機能することが明らかである。そして、引用例の１Ｂ図において、領域４及び領域６は、各々の全領域が同じ種類のハッチングによって表示されており、引用例の記載中に領域４及び領域６のうちの一部を区分された別の領域として理解すべきことを示唆する記載は認められない。そうすると、引用例の１Ａ図及び１Ｂ図に示された構造において、領域４のすべてがソース、領域６のすべてがドレインであることは当業者には明白であるというべきである。　そして、引用例の１図についての審決の認定「ＦＩＧ．１Ａ及びＦＩＧ．１Ｂにおけるｎドープ領域６及び浮遊ゲート１０の記載からみて、浮遊ゲート１０の端部が領域６の一端と整合されていることが読み取れる。」（審決書２頁２８行～３０行）は、原告も認めているところであり、また、引用例の領域６がドレインであると認められることは上に説示したとおりであるから、結局、引用例の１Ａ図及び１Ｂ図に示されたメモリセルは、審決が認定したとおり、「メモリセルの書込の動作期間中に基板電圧又は設置電圧Ｖｓｓに保持されるｎドープ領域４（ソース）と＋２５Ｖに設定されたｎドープ領域６（ドレイン）とを具備する」ものと認められる。
      
      ３　原告は、その主張１（３）において、引用例の２Ｂ図に示されたメモリセルにおいて、ドレイン領域の一端は制御ゲートの一端に整合し、ソース領域の一端も制御ゲートの一端に整合しているから、当業者は１Ｂ図においても、ソース領域の一端は浮遊ゲート１０ではなく制御ゲート１４の一端に整合し、ドレイン領域の一端も浮遊ゲート１０ではなく制御ゲート１４の一端に整合していると理解すると主張する。しかしながら、引用例において、１Ａ図及び１Ｂ図は米国特許第４１２２５４４号（甲第５号証）に記載されたタイプの従来のメモリセルを形成する半導体構造であると説明されているところ（甲第４号証２欄４２行～５０行参照）、２Ａ図及び２Ｂ図は、これを改良した発明（引用例の発明）を示すもの（同号証２欄５１行～５２行参照）とされているのであるから、１Ａ図及び１Ｂ図が２Ａ図及び２Ｂ図とは異なる発明を示していることは明らかである。したがって、当業者が２Ｂ図に基づき、１Ｂ図を２Ｂ図と同様の構造のものとして理解すると認めることはできない。　この点に関する原告の主張は採用することができない。
      
      ４　原告は、また、その主張２ないし５において、引用例の１図（１Ｂ図）に記載されたメモリセルは、甲第５号証の２図（２ａ図）に記載されたメモリセルであり、この甲第５号証のメモリセルにおいては、高濃度にドーピングしたＮ＋領域１１がソース、高濃度にドーピングしたＮ＋領域１２’がドレインであって、低濃度にドーピングしたＮ領域２２はソースでもドレインでもなく、また、６図から、浮遊ゲート１３ではなく制御ゲート１４がソース領域の一端と整合されていることが明らかであるから、引用例の１図に記載されたメモリセルも同様の構造と理解すべきである旨主張する。しかしながら、審決が先行技術として引用したのは、引用例に記載された発明であって、甲第５号証に記載された発明そのものではない。そして、引用例には、甲第５号証に関して、「本発明の背景　直交するアレーの蓄積セルから本質的に構成されるメモリは例えば・・・米国特許第４，１２２，５４４号から知られている。」（１欄１４行～１７行）、「図面の概説　・・・１Ａ図は米国特許第４，１２２，５４４号に記載されたタイプの従来のメモリセルを形成する半導体構造の一部平面図である。１Ｂ図は１図のⅠＢ－ⅠＢ線における断面図である。」（２欄４２行～５０行）及び「具体的説明　・・・領域４と６は、マックエルロイ米国特許第４，１２２，５４４号の教示によると各々ドレイン及びソース電極を構成する金属電極１８と２０を各々備える。・・・電極１８が接地ソースで、電極２０がドレインとして機能するように逆転可能である。」（２欄５８行～３欄３３行）と記載されており、これらの記載中に使用されている「例えば」、「・・・に記載されたタイプの従来のメモリセル」、「教示」等の語に示されるように、甲第５号証への言及は、引用例の発明者が従来技術と考えている１Ａ図及び１Ｂ図のタイプのメモリセルが既に知られたのものであることを示すためになされたにすぎないものと認められる。そうである以上、引用例に従来技術として記載されたメモリセルの構造は、引用例の１Ａ図及び１Ｂ図に直接依拠して把握すべきものであって、合理的な理由がない限り、甲第５号証の記載内容で置き換えて理解すべきものではない。本件においては、引用例の全記載を精査しても、引用例の１図に示された技術内容を甲第５号証の記載内容で置き換えて理解すべき理由を認めることはできない。そして、引用例の１Ａ図及び１Ｂ図が、審決が認定したとおりのメモリセルの構造を記載していると認められることは、２で説示したとおりである。したがって、引用例の１図が甲第５号証に示されたメモリセルの構造そのものであることを前提とする原告の上記主張も採用することができない。
      
      ５　以上のとおりであるから、 審決が引用例に記載のメモリセルについて、「メモリセルの書込の動作期間中に基板電圧又は接地電圧Ｖｓｓに保持されるｎドープ領域４（ソース）と＋２５Ｖに設定されたｎドープ領域６（ドレイン）とを具備する」（審決書２頁３６行～３８行）と認定したことに誤りはなく、引用例に記載の発明についての審決の認定に誤りがあるということはできない。したがって、原告主張の取消事由（引用例に記載された発明の認定の誤り）は理由がなく、その他審決にはこれを取り消すべき瑕疵は見当たらない。よって、原告の請求を棄却することとし、主文のとおり判決する。
    </事実及び理由>
    <裁判官>
      <裁判長裁判官>永井紀昭</裁判長裁判官>
      <裁判官>塩月秀平</裁判官>
    </裁判官>
  </判決文>
</precedent>
