T_1\r\nF_1 ( struct V_1 * V_2 ,\r\nT_2 * V_3 , T_2 * V_4 , T_2 * V_5 , T_2 * V_6 , T_2 * V_7 , T_2 * V_8 )\r\n{\r\nstruct V_9 V_10 ;\r\nT_1 V_11 = 0x00000000 ;\r\nif ( ! V_9 ( V_2 , 'M' , & V_10 ) ) {\r\nif ( V_10 . V_12 == 2 && V_10 . V_13 > 0x0c )\r\nV_11 = F_2 ( V_2 , V_10 . V_14 + 0x09 ) ;\r\nif ( V_11 ) {\r\n* V_3 = F_3 ( V_2 , V_11 + 0x00 ) ;\r\nswitch ( * V_3 ) {\r\ncase 0x10 :\r\n* V_4 = F_3 ( V_2 , V_11 + 0x01 ) ;\r\n* V_6 = F_3 ( V_2 , V_11 + 0x02 ) ;\r\n* V_8 = F_3 ( V_2 , V_11 + 0x03 ) ;\r\n* V_7 = 1 ;\r\n* V_5 = F_3 ( V_2 , V_11 + 0x04 ) ;\r\nreturn V_11 ;\r\ndefault:\r\nbreak;\r\n}\r\n}\r\n}\r\nreturn 0x00000000 ;\r\n}\r\nT_1\r\nF_4 ( struct V_1 * V_2 , int V_15 ,\r\nT_2 * V_3 , T_2 * V_4 , T_2 * V_5 , T_2 * V_6 )\r\n{\r\nT_2 V_7 , V_8 ;\r\nT_1 V_11 = F_1 ( V_2 , V_3 , V_4 , V_5 , V_6 , & V_7 , & V_8 ) ;\r\nif ( V_11 && V_15 < * V_5 ) {\r\nV_11 = V_11 + * V_4 + V_15 * ( * V_6 + ( V_7 * V_8 ) ) ;\r\n* V_4 = * V_6 ;\r\n* V_5 = V_7 ;\r\n* V_6 = V_8 ;\r\nreturn V_11 ;\r\n}\r\nreturn 0x00000000 ;\r\n}\r\nT_1\r\nF_5 ( struct V_1 * V_2 , int V_15 ,\r\nT_2 * V_3 , T_2 * V_4 , T_2 * V_5 , T_2 * V_6 , struct V_16 * V_17 )\r\n{\r\nT_1 V_11 = F_4 ( V_2 , V_15 , V_3 , V_4 , V_5 , V_6 ) ;\r\nmemset ( V_17 , 0x00 , sizeof( * V_17 ) ) ;\r\nswitch ( ! ! V_11 * * V_3 ) {\r\ncase 0x10 :\r\nV_17 -> V_18 = ( F_3 ( V_2 , V_11 + 0x00 ) & 0x40 ) >> 6 ;\r\nV_17 -> V_19 = F_3 ( V_2 , V_11 + 0x00 ) & 0x3f ;\r\nV_17 -> V_20 = F_3 ( V_2 , V_11 + 0x01 ) ;\r\nV_17 -> V_21 = ( F_3 ( V_2 , V_11 + 0x02 ) & 0x40 ) >> 6 ;\r\nV_17 -> V_22 = F_3 ( V_2 , V_11 + 0x02 ) & 0x07 ;\r\nV_17 -> V_23 = F_3 ( V_2 , V_11 + 0x03 ) ;\r\nreturn V_11 ;\r\ndefault:\r\nbreak;\r\n}\r\nreturn 0x00000000 ;\r\n}\r\nT_1\r\nF_6 ( struct V_1 * V_2 , int V_24 , int V_15 , T_2 * V_3 , T_2 * V_4 )\r\n{\r\nT_2 V_5 , V_6 ;\r\nT_1 V_11 = F_4 ( V_2 , V_24 , V_3 , V_4 , & V_5 , & V_6 ) ;\r\nif ( V_11 && V_15 < V_5 ) {\r\nV_11 = V_11 + * V_4 + V_15 * V_6 ;\r\n* V_4 = V_6 ;\r\nreturn V_11 ;\r\n}\r\nreturn 0x00000000 ;\r\n}\r\nT_1\r\nF_7 ( struct V_1 * V_2 , int V_24 , int V_15 , T_2 * V_3 , T_2 * V_4 ,\r\nstruct V_25 * V_17 )\r\n{\r\nstruct V_16 V_26 ;\r\nT_2 V_5 , V_6 ;\r\nT_1 V_11 = F_5 ( V_2 , V_24 , V_3 , V_4 , & V_5 , & V_6 , & V_26 ) ;\r\nif ( V_11 ) {\r\nT_1 V_27 , V_11 = F_6 ( V_2 , V_24 , V_15 , V_3 , V_4 ) ;\r\nmemset ( V_17 , 0x00 , sizeof( * V_17 ) ) ;\r\nswitch ( ! ! V_11 * * V_3 ) {\r\ncase 0x10 :\r\nfor ( V_27 = 0 ; V_27 < F_8 ( V_17 -> V_11 ) ; V_27 ++ ) {\r\nT_1 V_19 = ( V_27 % V_26 . V_20 ) * V_26 . V_19 ;\r\nT_1 V_28 = ( 1ULL << V_26 . V_19 ) - 1 ;\r\nT_3 V_29 = V_19 / 8 ;\r\nT_2 V_30 = V_19 % 8 ;\r\nV_17 -> V_11 [ V_27 ] = F_2 ( V_2 , V_11 + V_29 ) ;\r\nV_17 -> V_11 [ V_27 ] = V_17 -> V_11 [ V_27 ] >> V_30 ;\r\nV_17 -> V_11 [ V_27 ] = V_17 -> V_11 [ V_27 ] & V_28 ;\r\n}\r\nreturn V_11 ;\r\ndefault:\r\nbreak;\r\n}\r\n}\r\nreturn 0x00000000 ;\r\n}
