INST:    1100 0001 0000 0000 lbi r1, 0x0
ARCH:    REG: 1 VALUE: 0x0000  
VERILOG: REG: 1 VALUE: 0x0000
INST:    0100 0001 0011 1010 addi r1, r1, 0x1a
ARCH:    REG: 1 VALUE: 0xfffa  
VERILOG: REG: 1 VALUE: 0xfffa
INST:    0000 0000 0000 0000 halt
SUCCESS: No differences
