Fitter report for brainfuck_cpu
Sun Jul 12 12:17:44 2020
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |brainfuck_main|prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 12 12:17:44 2020      ;
; Quartus II 64-Bit Version          ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name                      ; brainfuck_cpu                              ;
; Top-level Entity Name              ; brainfuck_main                             ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 317 / 6,272 ( 5 % )                        ;
;     Total combinational functions  ; 273 / 6,272 ( 4 % )                        ;
;     Dedicated logic registers      ; 204 / 6,272 ( 3 % )                        ;
; Total registers                    ; 204                                        ;
; Total pins                         ; 18 / 92 ( 20 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 12,288 / 276,480 ( 4 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; led[0]      ; Missing drive strength ;
; led[1]      ; Missing drive strength ;
; led[2]      ; Missing drive strength ;
; led[3]      ; Missing drive strength ;
; uart_out    ; Missing drive strength ;
; Segments[0] ; Missing drive strength ;
; Segments[1] ; Missing drive strength ;
; Segments[2] ; Missing drive strength ;
; Segments[3] ; Missing drive strength ;
; Segments[4] ; Missing drive strength ;
; Segments[5] ; Missing drive strength ;
; Segments[6] ; Missing drive strength ;
; Cathodes[0] ; Missing drive strength ;
; Cathodes[1] ; Missing drive strength ;
; Cathodes[2] ; Missing drive strength ;
; Cathodes[3] ; Missing drive strength ;
+-------------+------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 536 ) ; 0.00 % ( 0 / 536 )         ; 0.00 % ( 0 / 536 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 536 ) ; 0.00 % ( 0 / 536 )         ; 0.00 % ( 0 / 536 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 526 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/groun/Desktop/brainfuck_cpu/output_files/brainfuck_cpu.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 317 / 6,272 ( 5 % )      ;
;     -- Combinational with no register       ; 113                      ;
;     -- Register only                        ; 44                       ;
;     -- Combinational with a register        ; 160                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 97                       ;
;     -- 3 input functions                    ; 36                       ;
;     -- <=2 input functions                  ; 140                      ;
;     -- Register only                        ; 44                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 171                      ;
;     -- arithmetic mode                      ; 102                      ;
;                                             ;                          ;
; Total registers*                            ; 204 / 6,684 ( 3 % )      ;
;     -- Dedicated logic registers            ; 204 / 6,272 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 29 / 392 ( 7 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 18 / 92 ( 20 % )         ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 12,288 / 276,480 ( 4 % ) ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 2 / 10 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%             ;
; Maximum fan-out                             ; 124                      ;
; Highest non-global fan-out                  ; 43                       ;
; Total fan-out                               ; 1388                     ;
; Average fan-out                             ; 2.44                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 317 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 113                ; 0                              ;
;     -- Register only                        ; 44                 ; 0                              ;
;     -- Combinational with a register        ; 160                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 97                 ; 0                              ;
;     -- 3 input functions                    ; 36                 ; 0                              ;
;     -- <=2 input functions                  ; 140                ; 0                              ;
;     -- Register only                        ; 44                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 171                ; 0                              ;
;     -- arithmetic mode                      ; 102                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 204                ; 0                              ;
;     -- Dedicated logic registers            ; 204 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 29 / 392 ( 7 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 18                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 12288              ; 0                              ;
; Total RAM block bits                        ; 18432              ; 0                              ;
; M9K                                         ; 2 / 30 ( 6 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1415               ; 5                              ;
;     -- Registered Connections               ; 597                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 0                              ;
;     -- Output Ports                         ; 16                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; 23    ; 1        ; 0            ; 11           ; 7            ; 124                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rst  ; 25    ; 2        ; 0            ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Cathodes[0] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cathodes[1] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cathodes[2] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cathodes[3] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[0] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[1] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[3] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[4] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[5] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Segments[6] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]      ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]      ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]      ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]      ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_out    ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; led[2]                  ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; led[3]                  ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; Segments[4]             ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; Cathodes[0]             ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; Cathodes[3]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 11 ( 55 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 3.3V          ; --           ;
; 7        ; 4 / 13 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 7 / 12 ( 58 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; uart_out                                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; rst                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; led[0]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; led[1]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; led[2]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; led[3]                                                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; Segments[1]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; Segments[6]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; Segments[2]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; Segments[5]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; Segments[0]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; Segments[3]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; Segments[4]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; Cathodes[0]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; Cathodes[1]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; Cathodes[2]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; Cathodes[3]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |brainfuck_main                              ; 317 (80)    ; 204 (64)                  ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 18   ; 0            ; 113 (16)     ; 44 (26)           ; 160 (38)         ; |brainfuck_main                                                                                       ; work         ;
;    |brainfuck_cpu:BRAINFUCK_INST|            ; 144 (144)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 2 (2)             ; 59 (59)          ; |brainfuck_main|brainfuck_cpu:BRAINFUCK_INST                                                          ; work         ;
;    |prog_ram:PROG_RAM_INST|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|prog_ram:PROG_RAM_INST                                                                ; work         ;
;       |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_rci1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated ; work         ;
;    |ram:RAM_INST|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|ram:RAM_INST                                                                          ; work         ;
;       |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|ram:RAM_INST|altsyncram:altsyncram_component                                          ; work         ;
;          |altsyncram_e5g1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |brainfuck_main|ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated           ; work         ;
;    |seven_segment_controller:SEVEN_SEG_INST| ; 46 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 34 (34)          ; |brainfuck_main|seven_segment_controller:SEVEN_SEG_INST                                               ; work         ;
;    |uart_tx:UART_TX_INST|                    ; 48 (48)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 30 (30)          ; |brainfuck_main|uart_tx:UART_TX_INST                                                                  ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Segments[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cathodes[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cathodes[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cathodes[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cathodes[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; always2~0                                             ; LCCOMB_X17_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~7                   ; LCCOMB_X14_Y16_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~28                  ; LCCOMB_X14_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~34                  ; LCCOMB_X17_Y16_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|Selector112~0            ; LCCOMB_X13_Y16_N8  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|Selector93~2             ; LCCOMB_X12_Y16_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000       ; FF_X14_Y15_N1      ; 6       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS ; FF_X14_Y16_N13     ; 43      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg             ; FF_X12_Y16_N31     ; 1       ; Read enable  ; no     ; --                   ; --               ; --                        ;
; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg             ; FF_X12_Y16_N29     ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; clk                                                   ; PIN_23             ; 124     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_counter~45                                        ; LCCOMB_X1_Y11_N30  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_slow_reg                                          ; FF_X1_Y11_N15      ; 82      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; uart_tx:UART_TX_INST|Selector23~0                     ; LCCOMB_X13_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_tx:UART_TX_INST|r_Clock_Count[13]~46             ; LCCOMB_X18_Y15_N16 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart_tx:UART_TX_INST|r_SM_Main.s_CLEANUP              ; FF_X17_Y15_N19     ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+--------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name         ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk          ; PIN_23        ; 124     ; 13                                   ; Global Clock         ; GCLK2            ; --                        ;
; clk_slow_reg ; FF_X1_Y11_N15 ; 82      ; 7                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                                        ; 43      ;
; clk_counter~45                                                                               ; 32      ;
; uart_tx:UART_TX_INST|r_SM_Main.s_CLEANUP                                                     ; 19      ;
; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; 17      ;
; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; 17      ;
; uart_tx:UART_TX_INST|r_Clock_Count[13]~46                                                    ; 16      ;
; brainfuck_cpu:BRAINFUCK_INST|Equal2~2                                                        ; 13      ;
; brainfuck_cpu:BRAINFUCK_INST|Selector112~0                                                   ; 12      ;
; brainfuck_cpu:BRAINFUCK_INST|Selector108~0                                                   ; 11      ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                               ; 11      ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]                                  ; 11      ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]                                  ; 11      ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~34                                                         ; 10      ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~7                                                          ; 10      ;
; brainfuck_cpu:BRAINFUCK_INST|Selector66~2                                                    ; 10      ;
; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; 10      ;
; brainfuck_cpu:BRAINFUCK_INST|Selector53~3                                                    ; 9       ;
; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; 9       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~28                                                         ; 8       ;
; always2~0                                                                                    ; 8       ;
; uart_tx:UART_TX_INST|Selector23~0                                                            ; 8       ;
; uart_tx:UART_TX_INST|LessThan1~4                                                             ; 8       ;
; uart_tx:UART_TX_INST|r_SM_Main.000                                                           ; 8       ;
; uart_tx:UART_TX_INST|r_Bit_Index[1]                                                          ; 8       ;
; uart_tx:UART_TX_INST|r_SM_Main.s_TX_DATA_BITS                                                ; 8       ;
; flag_output_active_reg                                                                       ; 7       ;
; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]                                           ; 7       ;
; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]                                           ; 7       ;
; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]                                           ; 7       ;
; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]                                           ; 7       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                              ; 6       ;
; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                           ; 5       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                               ; 5       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector53~1                                                    ; 5       ;
; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                                                 ; 5       ;
; uart_tx:UART_TX_INST|r_Bit_Index[2]                                                          ; 5       ;
; ~GND                                                                                         ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                              ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                               ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal3~0                                                        ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector53~0                                                    ; 4       ;
; r_Tx_DV_reg                                                                                  ; 4       ;
; uart_tx:UART_TX_INST|Selector18~0                                                            ; 4       ;
; uart_tx:UART_TX_INST|r_Bit_Index[0]                                                          ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; 4       ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; 4       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector63~1                                                    ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                              ; 3       ;
; flag_output_edge_detect                                                                      ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal1~1                                                        ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal1~0                                                        ; 3       ;
; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                              ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                ; 3       ;
; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                ; 3       ;
; clk_counter[3]                                                                               ; 3       ;
; clk_counter[1]                                                                               ; 3       ;
; clk_counter[0]                                                                               ; 3       ;
; clk_counter[2]                                                                               ; 3       ;
; clk_counter[4]                                                                               ; 3       ;
; rst~input                                                                                    ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|LessThan0~2                                                     ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                  ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~5                                                          ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector93~2                                                    ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector93~1                                                    ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                  ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                                 ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector111~1                                                   ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector93~0                                                    ; 2       ;
; uart_tx:UART_TX_INST|r_Tx_Done                                                               ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector63~0                                                    ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                 ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~5                                                          ; 2       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]                                   ; 2       ;
; Equal0~8                                                                                     ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                         ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                                         ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                         ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                         ; 2       ;
; uart_tx:UART_TX_INST|o_Tx_Serial                                                             ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[5]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[4]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[3]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[2]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[1]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[0]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[15]                                                       ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[13]                                                       ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[12]                                                       ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[11]                                                       ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[10]                                                       ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[9]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[8]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[7]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[6]                                                        ; 2       ;
; uart_tx:UART_TX_INST|r_Clock_Count[14]                                                       ; 2       ;
; clk_counter[31]                                                                              ; 2       ;
; clk_counter[30]                                                                              ; 2       ;
; clk_counter[29]                                                                              ; 2       ;
; clk_counter[28]                                                                              ; 2       ;
; clk_counter[27]                                                                              ; 2       ;
; clk_counter[26]                                                                              ; 2       ;
; clk_counter[25]                                                                              ; 2       ;
; clk_counter[24]                                                                              ; 2       ;
; clk_counter[23]                                                                              ; 2       ;
; clk_counter[22]                                                                              ; 2       ;
; clk_counter[21]                                                                              ; 2       ;
; clk_counter[20]                                                                              ; 2       ;
; clk_counter[19]                                                                              ; 2       ;
; clk_counter[18]                                                                              ; 2       ;
; clk_counter[17]                                                                              ; 2       ;
; clk_counter[16]                                                                              ; 2       ;
; clk_counter[15]                                                                              ; 2       ;
; clk_counter[14]                                                                              ; 2       ;
; clk_counter[13]                                                                              ; 2       ;
; clk_counter[12]                                                                              ; 2       ;
; clk_counter[11]                                                                              ; 2       ;
; clk_counter[10]                                                                              ; 2       ;
; clk_counter[9]                                                                               ; 2       ;
; clk_counter[8]                                                                               ; 2       ;
; clk_counter[7]                                                                               ; 2       ;
; clk_counter[6]                                                                               ; 2       ;
; clk_counter[5]                                                                               ; 2       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000~feeder                                       ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg~0                                                  ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]~42                                ; 1       ;
; led_reg[3]~3                                                                                 ; 1       ;
; led_reg[2]~2                                                                                 ; 1       ;
; led_reg[1]~1                                                                                 ; 1       ;
; led_reg[0]~0                                                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~49                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~48                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~47                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~46                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~45                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~44                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~43                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~42                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~41                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~40                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector108~1                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~33                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~30                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~27                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~24                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~21                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~18                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT~0                                                ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector106~0                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|LessThan0~1                                                     ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|LessThan0~0                                                     ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~27                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~24                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~21                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~18                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~15                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~12                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~9                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~34                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~31                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~28                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~25                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~22                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~19                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~16                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~13                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~10                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~6                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~5                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~4                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~3                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~2                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~6                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~4                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg~0                                                  ; 1       ;
; uart_tx:UART_TX_INST|Selector1~1                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector1~0                                                             ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector112~2                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector112~1                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector123~1                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector123~0                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector66~1                                                    ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector66~0                                                    ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector111~2                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector63~2                                                    ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector111~0                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal1~2                                                        ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                                 ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                    ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                    ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                         ; 1       ;
; flag_output_active_reg~0                                                                     ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector110~3                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector110~2                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector110~1                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector110~0                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector105~1                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector105~0                                                   ; 1       ;
; Binary_Num_reg_4[3]                                                                          ; 1       ;
; Binary_Num_reg_1[3]                                                                          ; 1       ;
; Binary_Num_reg_3[3]                                                                          ; 1       ;
; Binary_Num_reg_2[3]                                                                          ; 1       ;
; Binary_Num_reg_4[2]                                                                          ; 1       ;
; Binary_Num_reg_1[2]                                                                          ; 1       ;
; Binary_Num_reg_2[2]                                                                          ; 1       ;
; Binary_Num_reg_3[2]                                                                          ; 1       ;
; Binary_Num_reg_4[1]                                                                          ; 1       ;
; Binary_Num_reg_1[1]                                                                          ; 1       ;
; Binary_Num_reg_3[1]                                                                          ; 1       ;
; Binary_Num_reg_2[1]                                                                          ; 1       ;
; Binary_Num_reg_4[0]                                                                          ; 1       ;
; Binary_Num_reg_1[0]                                                                          ; 1       ;
; Binary_Num_reg_2[0]                                                                          ; 1       ;
; Binary_Num_reg_3[0]                                                                          ; 1       ;
; r_Tx_DV_reg~0                                                                                ; 1       ;
; uart_tx:UART_TX_INST|Selector23~1                                                            ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~15                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~12                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~9                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal2~1                                                        ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Equal2~0                                                        ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Selector53~2                                                    ; 1       ;
; clk_counter~44                                                                               ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~6                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~4                                                          ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux0~1                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux0~0                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux1~1                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux1~0                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux2~1                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux2~0                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[1]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux3~1                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Mux3~0                                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[0]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0]                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0]                                ; 1       ;
; uart_tx:UART_TX_INST|Selector22~0                                                            ; 1       ;
; uart_tx:UART_TX_INST|r_SM_Main~9                                                             ; 1       ;
; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT~1                                               ; 1       ;
; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT~0                                               ; 1       ;
; uart_tx:UART_TX_INST|Selector18~2                                                            ; 1       ;
; uart_tx:UART_TX_INST|Selector18~1                                                            ; 1       ;
; r_Tx_Byte_reg[3]                                                                             ; 1       ;
; r_Tx_Byte_reg[0]                                                                             ; 1       ;
; r_Tx_Byte_reg[1]                                                                             ; 1       ;
; r_Tx_Byte_reg[2]                                                                             ; 1       ;
; r_Tx_Byte_reg[7]                                                                             ; 1       ;
; r_Tx_Byte_reg[4]                                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector20~0                                                            ; 1       ;
; r_Tx_Byte_reg[5]                                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector19~0                                                            ; 1       ;
; r_Tx_Byte_reg[6]                                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector24~1                                                            ; 1       ;
; uart_tx:UART_TX_INST|Selector24~0                                                            ; 1       ;
; uart_tx:UART_TX_INST|LessThan1~3                                                             ; 1       ;
; uart_tx:UART_TX_INST|LessThan1~2                                                             ; 1       ;
; uart_tx:UART_TX_INST|LessThan1~1                                                             ; 1       ;
; uart_tx:UART_TX_INST|LessThan1~0                                                             ; 1       ;
; clk_slow_reg~0                                                                               ; 1       ;
; Equal0~10                                                                                    ; 1       ;
; Equal0~9                                                                                     ; 1       ;
; Equal0~7                                                                                     ; 1       ;
; Equal0~6                                                                                     ; 1       ;
; Equal0~5                                                                                     ; 1       ;
; Equal0~4                                                                                     ; 1       ;
; Equal0~3                                                                                     ; 1       ;
; Equal0~2                                                                                     ; 1       ;
; Equal0~1                                                                                     ; 1       ;
; Equal0~0                                                                                     ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Decoder0~3                                           ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Decoder0~2                                           ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Decoder0~1                                           ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|Decoder0~0                                           ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr0~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr1~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr2~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr3~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr4~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr5~0                                            ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|WideOr6~0                                            ; 1       ;
; uart_tx:UART_TX_INST|Selector0~2                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector0~1                                                             ; 1       ;
; uart_tx:UART_TX_INST|Selector0~0                                                             ; 1       ;
; uart_tx:UART_TX_INST|Mux0~3                                                                  ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[3]                                                            ; 1       ;
; uart_tx:UART_TX_INST|Mux0~2                                                                  ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[0]                                                            ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[1]                                                            ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[2]                                                            ; 1       ;
; uart_tx:UART_TX_INST|Mux0~1                                                                  ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[7]                                                            ; 1       ;
; uart_tx:UART_TX_INST|Mux0~0                                                                  ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[4]                                                            ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[5]                                                            ; 1       ;
; uart_tx:UART_TX_INST|r_Tx_Data[6]                                                            ; 1       ;
; clk_slow_reg                                                                                 ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[3]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[2]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[1]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[0]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[6]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[5]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[4]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[3]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[2]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[1]                                         ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|o_Segment[0]                                         ; 1       ;
; led_reg[3]                                                                                   ; 1       ;
; led_reg[2]                                                                                   ; 1       ;
; led_reg[1]                                                                                   ; 1       ;
; led_reg[0]                                                                                   ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~31                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~29                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~28                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~26                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~25                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~23                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~22                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~20                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~19                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~17                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~16                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~25                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~23                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~22                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~20                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~19                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~17                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~16                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~14                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~13                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~11                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~10                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~8                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~7                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~32                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~30                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~29                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~27                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~26                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~24                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~23                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~21                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~20                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~18                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~17                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~15                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~14                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~12                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~11                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~9                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~8                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~1                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add0~0                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~3                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add3~2                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~38                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~18                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~37                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~36                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~17                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~16                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~35                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~34                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~15                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~14                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~33                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~32                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~13                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~12                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~31                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~30                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~11                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~10                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~29                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~28                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~9                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~8                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~27                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~26                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~7                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~6                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~25                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~24                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~23                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~22                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~21                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add6~20                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~5                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~4                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~3                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~2                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~1                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add7~0                                                          ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[15]~47                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[14]~45                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[14]~44                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[13]~43                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[13]~42                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[12]~41                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[12]~40                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[11]~39                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[11]~38                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[10]~37                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[10]~36                                                    ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[9]~35                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[9]~34                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[8]~33                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[8]~32                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[7]~31                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[7]~30                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[6]~29                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[6]~28                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[5]~27                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[5]~26                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[4]~25                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[4]~24                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[3]~23                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[3]~22                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[2]~21                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[2]~20                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[1]~19                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[1]~18                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[0]~17                                                     ; 1       ;
; uart_tx:UART_TX_INST|r_Clock_Count[0]~16                                                     ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~14                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~13                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~11                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~10                                                         ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~8                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~7                                                          ; 1       ;
; clk_counter[31]~96                                                                           ; 1       ;
; clk_counter[30]~95                                                                           ; 1       ;
; clk_counter[30]~94                                                                           ; 1       ;
; clk_counter[29]~93                                                                           ; 1       ;
; clk_counter[29]~92                                                                           ; 1       ;
; clk_counter[28]~91                                                                           ; 1       ;
; clk_counter[28]~90                                                                           ; 1       ;
; clk_counter[27]~89                                                                           ; 1       ;
; clk_counter[27]~88                                                                           ; 1       ;
; clk_counter[26]~87                                                                           ; 1       ;
; clk_counter[26]~86                                                                           ; 1       ;
; clk_counter[25]~85                                                                           ; 1       ;
; clk_counter[25]~84                                                                           ; 1       ;
; clk_counter[24]~83                                                                           ; 1       ;
; clk_counter[24]~82                                                                           ; 1       ;
; clk_counter[23]~81                                                                           ; 1       ;
; clk_counter[23]~80                                                                           ; 1       ;
; clk_counter[22]~79                                                                           ; 1       ;
; clk_counter[22]~78                                                                           ; 1       ;
; clk_counter[21]~77                                                                           ; 1       ;
; clk_counter[21]~76                                                                           ; 1       ;
; clk_counter[20]~75                                                                           ; 1       ;
; clk_counter[20]~74                                                                           ; 1       ;
; clk_counter[19]~73                                                                           ; 1       ;
; clk_counter[19]~72                                                                           ; 1       ;
; clk_counter[18]~71                                                                           ; 1       ;
; clk_counter[18]~70                                                                           ; 1       ;
; clk_counter[17]~69                                                                           ; 1       ;
; clk_counter[17]~68                                                                           ; 1       ;
; clk_counter[16]~67                                                                           ; 1       ;
; clk_counter[16]~66                                                                           ; 1       ;
; clk_counter[15]~65                                                                           ; 1       ;
; clk_counter[15]~64                                                                           ; 1       ;
; clk_counter[14]~63                                                                           ; 1       ;
; clk_counter[14]~62                                                                           ; 1       ;
; clk_counter[13]~61                                                                           ; 1       ;
; clk_counter[13]~60                                                                           ; 1       ;
; clk_counter[12]~59                                                                           ; 1       ;
; clk_counter[12]~58                                                                           ; 1       ;
; clk_counter[11]~57                                                                           ; 1       ;
; clk_counter[11]~56                                                                           ; 1       ;
; clk_counter[10]~55                                                                           ; 1       ;
; clk_counter[10]~54                                                                           ; 1       ;
; clk_counter[9]~53                                                                            ; 1       ;
; clk_counter[9]~52                                                                            ; 1       ;
; clk_counter[8]~51                                                                            ; 1       ;
; clk_counter[8]~50                                                                            ; 1       ;
; clk_counter[7]~49                                                                            ; 1       ;
; clk_counter[7]~48                                                                            ; 1       ;
; clk_counter[6]~47                                                                            ; 1       ;
; clk_counter[6]~46                                                                            ; 1       ;
; clk_counter[5]~43                                                                            ; 1       ;
; clk_counter[5]~42                                                                            ; 1       ;
; clk_counter[4]~41                                                                            ; 1       ;
; clk_counter[4]~40                                                                            ; 1       ;
; clk_counter[3]~39                                                                            ; 1       ;
; clk_counter[3]~38                                                                            ; 1       ;
; clk_counter[2]~37                                                                            ; 1       ;
; clk_counter[2]~36                                                                            ; 1       ;
; clk_counter[1]~35                                                                            ; 1       ;
; clk_counter[1]~34                                                                            ; 1       ;
; clk_counter[0]~33                                                                            ; 1       ;
; clk_counter[0]~32                                                                            ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~3                                                          ; 1       ;
; brainfuck_cpu:BRAINFUCK_INST|Add4~2                                                          ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]~40                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]~39                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]~38                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]~37                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]~36                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]~35                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]~34                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]~33                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]~32                               ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]~31                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]~30                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]~29                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]~28                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]~27                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]~26                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]~25                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]~24                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]~23                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]~22                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]~21                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]~20                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]~19                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]~18                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]~17                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]~16                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]~15                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]~14                                ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]                                   ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]                                  ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]                                  ; 1       ;
; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]                                  ; 1       ;
+----------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+---------------+
; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 4            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 1024                        ; 4                           ; --                          ; --                          ; 4096                ; 1    ; program2.hex ; M9K_X15_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ALTSYNCRAM           ; AUTO ; Single Port ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1    ; None         ; M9K_X15_Y15_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |brainfuck_main|prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ALTSYNCRAM                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0001) (1) (1) (01)    ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;
;8;(0011) (3) (3) (03)    ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0111) (7) (7) (07)   ;
;16;(0111) (7) (7) (07)    ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;
;24;(0011) (3) (3) (03)    ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;
;32;(0010) (2) (2) (02)    ;(0100) (4) (4) (04)   ;(1000) (10) (8) (08)   ;(0001) (1) (1) (01)   ;(0101) (5) (5) (05)   ;(0010) (2) (2) (02)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;
;40;(0011) (3) (3) (03)    ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0011) (3) (3) (03)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;
;48;(0100) (4) (4) (04)    ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0100) (4) (4) (04)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;
;56;(1000) (10) (8) (08)    ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0010) (2) (2) (02)   ;(0010) (2) (2) (02)   ;(1000) (10) (8) (08)   ;(0001) (1) (1) (01)   ;(0101) (5) (5) (05)   ;
;64;(0001) (1) (1) (01)    ;(0001) (1) (1) (01)   ;(0111) (7) (7) (07)   ;(0111) (7) (7) (07)   ;(0100) (4) (4) (04)   ;(1000) (10) (8) (08)   ;(0010) (2) (2) (02)   ;(0111) (7) (7) (07)   ;
;72;(0001) (1) (1) (01)    ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(1000) (10) (8) (08)   ;(0001) (1) (1) (01)   ;(0001) (1) (1) (01)   ;(0111) (7) (7) (07)   ;
;80;(0010) (2) (2) (02)    ;(0010) (2) (2) (02)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0100) (4) (4) (04)   ;(1000) (10) (8) (08)   ;
;88;(0010) (2) (2) (02)    ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;
;96;(0011) (3) (3) (03)    ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;
;104;(0111) (7) (7) (07)    ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;
;112;(0010) (2) (2) (02)    ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;
;120;(0001) (1) (1) (01)    ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;
;128;(0100) (4) (4) (04)    ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;
;136;(0111) (7) (7) (07)    ;(0100) (4) (4) (04)   ;(1000) (10) (8) (08)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;
;144;(0010) (2) (2) (02)    ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;(0111) (7) (7) (07)   ;(0001) (1) (1) (01)   ;(0011) (3) (3) (03)   ;(0010) (2) (2) (02)   ;(0100) (4) (4) (04)   ;
;152;(1000) (10) (8) (08)    ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;
;160;(1000) (10) (8) (08)    ;(1000) (10) (8) (08)   ;(1000) (10) (8) (08)   ;(0011) (3) (3) (03)   ;(0001) (1) (1) (01)   ;(0001) (1) (1) (01)   ;(0001) (1) (1) (01)   ;(1000) (10) (8) (08)   ;
;168;(0010) (2) (2) (02)    ;(0010) (2) (2) (02)   ;(0010) (2) (2) (02)   ;(1000) (10) (8) (08)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;176;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;184;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;192;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;200;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;208;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;216;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;224;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;232;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;240;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;248;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;256;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;264;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;272;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;280;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;288;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;296;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;304;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;312;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;320;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;328;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;336;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;344;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;352;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;360;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;368;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;376;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;384;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;392;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;400;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;408;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;416;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;424;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;432;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;440;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;448;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;456;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;464;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;472;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;480;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;488;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;496;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;504;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;512;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;520;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;528;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;536;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;544;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;552;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;560;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;568;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;576;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;584;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;592;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;600;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;608;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;616;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;624;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;632;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;640;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;648;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;656;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;664;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;672;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;680;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;688;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;696;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;704;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;712;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;720;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;728;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;736;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;744;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;752;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;760;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;768;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;776;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;784;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;792;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;800;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;808;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;816;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;824;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;832;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;840;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;848;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;856;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;864;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;872;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;880;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;888;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;896;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;904;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;912;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;920;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;928;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;936;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;944;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;952;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;960;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;968;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;976;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;984;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;992;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1000;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1008;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;1016;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 384 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 2 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 139 / 21,816 ( < 1 % ) ;
; Direct links          ; 110 / 32,401 ( < 1 % ) ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 193 / 10,320 ( 2 % )   ;
; R24 interconnects     ; 5 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 206 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.93) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.34) ; Number of LABs  (Total = 29) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 5                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.93) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.31) ; Number of LABs  (Total = 29) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 7                            ;
; 3                                               ; 3                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.90) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 4                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18        ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 18           ; 18           ; 18           ; 16           ; 18           ; 18           ; 16           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_out           ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[0]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[1]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[2]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[3]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[4]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[5]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Segments[6]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cathodes[0]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cathodes[1]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cathodes[2]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cathodes[3]        ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_slow_reg    ; clk                  ; 6.5               ;
; clk_slow_reg    ; clk_slow_reg         ; 2.1               ;
; clk             ; clk                  ; 1.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; clk_slow_reg                                       ; clk_slow_reg                                       ; 2.147             ;
; rst                                                ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[30]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[29]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[28]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[27]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[26]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[25]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[24]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[23]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[22]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[21]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[20]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[19]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[18]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[17]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[16]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[15]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[14]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[13]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[12]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[11]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[10]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[9]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[8]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[7]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[6]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[4]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[3]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[2]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[1]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[0]                                     ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[31]                                    ; clk_slow_reg                                       ; 0.901             ;
; clk_counter[5]                                     ; clk_slow_reg                                       ; 0.901             ;
; Binary_Num_reg_3[0]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0] ; 0.421             ;
; Binary_Num_reg_2[0]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0] ; 0.421             ;
; Binary_Num_reg_4[0]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0] ; 0.421             ;
; Binary_Num_reg_2[1]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1] ; 0.421             ;
; Binary_Num_reg_3[1]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1] ; 0.421             ;
; Binary_Num_reg_4[1]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1] ; 0.421             ;
; Binary_Num_reg_3[2]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2] ; 0.421             ;
; Binary_Num_reg_2[2]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2] ; 0.421             ;
; Binary_Num_reg_4[2]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2] ; 0.421             ;
; Binary_Num_reg_2[3]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3] ; 0.421             ;
; Binary_Num_reg_3[3]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3] ; 0.421             ;
; Binary_Num_reg_4[3]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3] ; 0.421             ;
; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg ; r_Tx_DV_reg                                        ; 0.265             ;
; Binary_Num_reg_1[0]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0] ; 0.231             ;
; Binary_Num_reg_1[1]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1] ; 0.231             ;
; Binary_Num_reg_1[2]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2] ; 0.231             ;
; Binary_Num_reg_1[3]                                ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3] ; 0.231             ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C8 for design "brainfuck_cpu"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'brainfuck_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk_slow_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_slow_reg~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVCMOS at 23
    Info (169178): Pin rst uses I/O standard 3.3-V LVCMOS at 25
Info (144001): Generated suppressed messages file C:/Users/groun/Desktop/brainfuck_cpu/output_files/brainfuck_cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4971 megabytes
    Info: Processing ended: Sun Jul 12 12:17:45 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/groun/Desktop/brainfuck_cpu/output_files/brainfuck_cpu.fit.smsg.


