

================================================================
== Vivado HLS Report for 'parseEvents'
================================================================
* Date:           Sat Sep  8 14:15:27 2018

* Version:        2018.1 (Build 2188600 on Wed Apr 04 19:04:02 MDT 2018)
* Project:        abmofParseEvents
* Solution:       solution6
* Product family: zynq
* Target device:  xc7z007sclg225-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     10.31|        0.10|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-------+-----+-------+---------+
    |   Latency   |   Interval  | Pipeline|
    | min |  max  | min |  max  |   Type  |
    +-----+-------+-----+-------+---------+
    |    2|  20006|    2|  20006|   none  |
    +-----+-------+-----+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  |    Trip   |          |
        | Loop Name| min |  max  |  Latency |  achieved |   target  |   Count   | Pipelined|
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+
        |- loop_1  |    0|  20004|         7|          2|          1| 0 ~ 10000 |    yes   |
        +----------+-----+-------+----------+-----------+-----------+-----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+-------+-------+
|       Name      | BRAM_18K| DSP48E|   FF  |  LUT  |
+-----------------+---------+-------+-------+-------+
|DSP              |        -|      -|      -|      -|
|Expression       |        -|      -|      0|    514|
|FIFO             |        -|      -|      -|      -|
|Instance         |        -|      -|      0|    390|
|Memory           |      480|      -|      0|      0|
|Multiplexer      |        -|      -|      -|    843|
|Register         |        0|      -|    711|     96|
+-----------------+---------+-------+-------+-------+
|Total            |      480|      0|    711|   1843|
+-----------------+---------+-------+-------+-------+
|Available        |      100|     66|  28800|  14400|
+-----------------+---------+-------+-------+-------+
|Utilization (%)  |      480|      0|      2|     12|
+-----------------+---------+-------+-------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+---+----+
    |         Instance        |        Module        | BRAM_18K| DSP48E| FF| LUT|
    +-------------------------+----------------------+---------+-------+---+----+
    |parseEvents_mux_1Xh4_U1  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    |parseEvents_mux_1Xh4_U2  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    |parseEvents_mux_1Xh4_U3  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    |parseEvents_mux_1Xh4_U4  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    |parseEvents_mux_1Xh4_U5  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    |parseEvents_mux_1Xh4_U6  |parseEvents_mux_1Xh4  |        0|      0|  0|  65|
    +-------------------------+----------------------+---------+-------+---+----+
    |Total                    |                      |        0|      0|  0| 390|
    +-------------------------+----------------------+---------+-------+---+----+

    * DSP48: 
    N/A

    * Memory: 
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |       Memory      |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |glPLSlice0_V_0_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_1_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_2_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_3_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_4_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_5_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_6_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_7_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_8_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_9_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_10_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_11_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_12_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_13_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_14_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice0_V_15_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_0_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_1_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_2_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_3_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_4_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_5_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_6_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_7_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_8_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_9_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_10_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_11_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_12_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_13_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_14_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice1_V_15_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_0_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_1_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_2_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_3_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_4_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_5_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_6_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_7_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_8_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_9_U   |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_10_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_11_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_12_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_13_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_14_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    |glPLSlice2_V_15_U  |parseEvents_glPLSbkb  |       10|  0|   0|    60|  180|     1|        10800|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total              |                      |      480|  0|   0|  2880| 8640|    48|       518400|
    +-------------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |eventSlice_din                    |     +    |      0|  0|  32|          32|          32|
    |grp_fu_1417_p2                    |     +    |      0|  0|  13|           4|           4|
    |i_fu_1502_p2                      |     +    |      0|  0|  38|          31|           1|
    |localCnt_fu_2531_p2               |     +    |      0|  0|  23|           1|          16|
    |tmp1_fu_2520_p2                   |     +    |      0|  0|  32|          32|          32|
    |tmp2_fu_2489_p2                   |     +    |      0|  0|  39|          32|          32|
    |tmpTmpData_V_1_fu_2004_p2         |     +    |      0|  0|  13|           1|           4|
    |tmpTmpData_V_2_fu_1799_p2         |     +    |      0|  0|  13|           1|           4|
    |tmpTmpData_V_fu_2209_p2           |     +    |      0|  0|  13|           1|           4|
    |tmp_28_fu_1576_p2                 |     +    |      0|  0|  14|           1|          10|
    |tmp_36_fu_2541_p2                 |     +    |      0|  0|  23|           1|          16|
    |xNewIdx_V_fu_1633_p2              |     +    |      0|  0|  14|          10|          10|
    |p_0505_0_i_fu_1623_p2             |     -    |      0|  0|  14|          10|          10|
    |ap_block_pp0_stage0_01001         |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_11001         |    and   |      0|  0|   2|           1|           1|
    |ap_block_state3_pp0_stage1_iter0  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state8_pp0_stage0_iter3  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_972                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_978                  |    and   |      0|  0|   2|           1|           1|
    |tmp_1_fu_1445_p2                  |   icmp   |      0|  0|   8|           2|           1|
    |tmp_27_fu_1508_p2                 |   icmp   |      0|  0|  18|          31|           1|
    |tmp_2_fu_1451_p2                  |   icmp   |      0|  0|   9|           2|           3|
    |tmp_3_fu_1497_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_7_fu_1481_p2                  |   icmp   |      0|  0|   8|           2|           1|
    |tmp_9_fu_1487_p2                  |   icmp   |      0|  0|   9|           2|           3|
    |tmp_fu_1439_p2                    |   icmp   |      0|  0|   8|           2|           1|
    |tmp_s_fu_1475_p2                  |   icmp   |      0|  0|   8|           2|           1|
    |grp_fu_1421_p2                    |    or    |      0|  0|   9|           9|           2|
    |grp_fu_1426_p2                    |    or    |      0|  0|   9|           9|           2|
    |index_assign_1_s_fu_2159_p2       |    or    |      0|  0|  32|          32|           1|
    |index_assign_5_s_fu_1954_p2       |    or    |      0|  0|  32|          32|           1|
    |index_assign_9_s_fu_1749_p2       |    or    |      0|  0|  32|          32|           1|
    |i_op_assign_7_pn_fu_2509_p3       |  select  |      0|  0|  17|           1|          17|
    |ap_enable_pp0                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   2|           2|           1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 514|         356|         251|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------------+----+-----------+-----+-----------+
    |                       Name                       | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                         |  27|          5|    1|          5|
    |ap_enable_reg_pp0_iter1                           |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3                           |   9|          2|    1|          2|
    |ap_phi_mux_glPLActiveSliceIdx_V_2_phi_fu_1384_p8  |  27|          5|    2|         10|
    |ap_phi_mux_p_019_rec_phi_fu_1401_p4               |   9|          2|   31|         62|
    |data_blk_n                                        |   9|          2|    1|          2|
    |eventSlice_blk_n                                  |   9|          2|    1|          2|
    |glPLActiveSliceIdx_V                              |  15|          3|    2|          6|
    |glPLSlice0_V_0_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_10_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_11_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_12_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_13_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_14_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_15_address0                          |  15|          3|    6|         18|
    |glPLSlice0_V_1_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_2_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_3_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_4_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_5_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_6_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_7_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_8_address0                           |  15|          3|    6|         18|
    |glPLSlice0_V_9_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_0_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_10_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_11_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_12_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_13_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_14_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_15_address0                          |  15|          3|    6|         18|
    |glPLSlice1_V_1_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_2_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_3_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_4_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_5_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_6_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_7_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_8_address0                           |  15|          3|    6|         18|
    |glPLSlice1_V_9_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_0_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_10_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_11_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_12_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_13_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_14_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_15_address0                          |  15|          3|    6|         18|
    |glPLSlice2_V_1_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_2_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_3_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_4_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_5_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_6_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_7_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_8_address0                           |  15|          3|    6|         18|
    |glPLSlice2_V_9_address0                           |  15|          3|    6|         18|
    |p_019_rec_reg_1397                                |   9|          2|   31|         62|
    +--------------------------------------------------+----+-----------+-----+-----------+
    |Total                                             | 843|        169|  359|       1017|
    +--------------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |   4|   0|    4|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |arrayNo3_reg_2629                 |   4|   0|    4|          0|
    |arrayNo3_reg_2629_pp0_iter1_reg   |   4|   0|    4|          0|
    |glCnt                             |  16|   0|   16|          0|
    |glPLActiveSliceIdx_V              |   2|   0|    2|          0|
    |glPLSlice0_V_0_addr_reg_2815      |   6|   0|    6|          0|
    |glPLSlice0_V_10_addr_reg_2865     |   6|   0|    6|          0|
    |glPLSlice0_V_11_addr_reg_2870     |   6|   0|    6|          0|
    |glPLSlice0_V_12_addr_reg_2875     |   6|   0|    6|          0|
    |glPLSlice0_V_13_addr_reg_2880     |   6|   0|    6|          0|
    |glPLSlice0_V_14_addr_reg_2885     |   6|   0|    6|          0|
    |glPLSlice0_V_15_addr_reg_2890     |   6|   0|    6|          0|
    |glPLSlice0_V_1_addr_reg_2820      |   6|   0|    6|          0|
    |glPLSlice0_V_2_addr_reg_2825      |   6|   0|    6|          0|
    |glPLSlice0_V_3_addr_reg_2830      |   6|   0|    6|          0|
    |glPLSlice0_V_4_addr_reg_2835      |   6|   0|    6|          0|
    |glPLSlice0_V_5_addr_reg_2840      |   6|   0|    6|          0|
    |glPLSlice0_V_6_addr_reg_2845      |   6|   0|    6|          0|
    |glPLSlice0_V_7_addr_reg_2850      |   6|   0|    6|          0|
    |glPLSlice0_V_8_addr_reg_2855      |   6|   0|    6|          0|
    |glPLSlice0_V_9_addr_reg_2860      |   6|   0|    6|          0|
    |glPLSlice1_V_0_addr_reg_2735      |   6|   0|    6|          0|
    |glPLSlice1_V_10_addr_reg_2785     |   6|   0|    6|          0|
    |glPLSlice1_V_11_addr_reg_2790     |   6|   0|    6|          0|
    |glPLSlice1_V_12_addr_reg_2795     |   6|   0|    6|          0|
    |glPLSlice1_V_13_addr_reg_2800     |   6|   0|    6|          0|
    |glPLSlice1_V_14_addr_reg_2805     |   6|   0|    6|          0|
    |glPLSlice1_V_15_addr_reg_2810     |   6|   0|    6|          0|
    |glPLSlice1_V_1_addr_reg_2740      |   6|   0|    6|          0|
    |glPLSlice1_V_2_addr_reg_2745      |   6|   0|    6|          0|
    |glPLSlice1_V_3_addr_reg_2750      |   6|   0|    6|          0|
    |glPLSlice1_V_4_addr_reg_2755      |   6|   0|    6|          0|
    |glPLSlice1_V_5_addr_reg_2760      |   6|   0|    6|          0|
    |glPLSlice1_V_6_addr_reg_2765      |   6|   0|    6|          0|
    |glPLSlice1_V_7_addr_reg_2770      |   6|   0|    6|          0|
    |glPLSlice1_V_8_addr_reg_2775      |   6|   0|    6|          0|
    |glPLSlice1_V_9_addr_reg_2780      |   6|   0|    6|          0|
    |glPLSlice2_V_0_addr_reg_2655      |   6|   0|    6|          0|
    |glPLSlice2_V_10_addr_reg_2705     |   6|   0|    6|          0|
    |glPLSlice2_V_11_addr_reg_2710     |   6|   0|    6|          0|
    |glPLSlice2_V_12_addr_reg_2715     |   6|   0|    6|          0|
    |glPLSlice2_V_13_addr_reg_2720     |   6|   0|    6|          0|
    |glPLSlice2_V_14_addr_reg_2725     |   6|   0|    6|          0|
    |glPLSlice2_V_15_addr_reg_2730     |   6|   0|    6|          0|
    |glPLSlice2_V_1_addr_reg_2660      |   6|   0|    6|          0|
    |glPLSlice2_V_2_addr_reg_2665      |   6|   0|    6|          0|
    |glPLSlice2_V_3_addr_reg_2670      |   6|   0|    6|          0|
    |glPLSlice2_V_4_addr_reg_2675      |   6|   0|    6|          0|
    |glPLSlice2_V_5_addr_reg_2680      |   6|   0|    6|          0|
    |glPLSlice2_V_6_addr_reg_2685      |   6|   0|    6|          0|
    |glPLSlice2_V_7_addr_reg_2690      |   6|   0|    6|          0|
    |glPLSlice2_V_8_addr_reg_2695      |   6|   0|    6|          0|
    |glPLSlice2_V_9_addr_reg_2700      |   6|   0|    6|          0|
    |i_op_assign_fu_254                |  16|   0|   16|          0|
    |i_reg_2594                        |  31|   0|   31|          0|
    |newIndex6_reg_2636                |   6|   0|    6|          0|
    |newIndex6_reg_2636_pp0_iter1_reg  |   6|   0|    6|          0|
    |p_019_rec_reg_1397                |  31|   0|   31|          0|
    |tmp2_reg_3140                     |  32|   0|   32|          0|
    |tmp_11_reg_2619                   |   7|   0|    7|          0|
    |tmp_12_reg_2641                   |   7|   0|    9|          2|
    |tmp_13_reg_2610                   |   1|   0|    1|          0|
    |tmp_14_reg_2624                   |   4|   0|    4|          0|
    |tmp_15_reg_2650                   |   2|   0|    4|          2|
    |tmp_27_reg_2599                   |   1|   0|    1|          0|
    |tmp_3_reg_2590                    |   1|   0|    1|          0|
    |tmp_58_reg_3135                   |  32|   0|   32|          0|
    |tmp_7_reg_2582                    |   1|   0|    1|          0|
    |tmp_8_reg_2614                    |   8|   0|    8|          0|
    |tmp_9_reg_2586                    |   1|   0|    1|          0|
    |tmp_s_reg_2578                    |   1|   0|    1|          0|
    |y_reg_2604                        |   9|   0|    9|          0|
    |tmp_27_reg_2599                   |  64|  32|    1|          0|
    |tmp_3_reg_2590                    |  64|  32|    1|          0|
    |y_reg_2604                        |  64|  32|    9|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             | 711|  96|  534|          4|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+-----------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+-------------------+-----+-----+------------+-----------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_start           |  in |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_done            | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_idle            | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|ap_ready           | out |    1| ap_ctrl_hs |   parseEvents   | return value |
|data_dout          |  in |   64|   ap_fifo  |       data      |    pointer   |
|data_empty_n       |  in |    1|   ap_fifo  |       data      |    pointer   |
|data_read          | out |    1|   ap_fifo  |       data      |    pointer   |
|eventsArraySize    |  in |   32|   ap_none  | eventsArraySize |    scalar    |
|eventSlice_din     | out |   32|   ap_fifo  |    eventSlice   |    pointer   |
|eventSlice_full_n  |  in |    1|   ap_fifo  |    eventSlice   |    pointer   |
|eventSlice_write   | out |    1|   ap_fifo  |    eventSlice   |    pointer   |
+-------------------+-----+-----+------------+-----------------+--------------+

