Fitter report for P2
Fri May 17 17:56:47 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri May 17 17:56:47 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; P2                                          ;
; Top-level Entity Name              ; mdr                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,594 / 114,480 ( 1 % )                     ;
;     Total combinational functions  ; 1,351 / 114,480 ( 1 % )                     ;
;     Dedicated logic registers      ; 889 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 889                                         ;
; Total pins                         ; 78 / 529 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,048 / 3,981,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2428 ) ; 0.00 % ( 0 / 2428 )        ; 0.00 % ( 0 / 2428 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2428 ) ; 0.00 % ( 0 / 2428 )        ; 0.00 % ( 0 / 2428 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1469 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 218 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 731 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/output_files/P2.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 1,594 / 114,480 ( 1 % )     ;
;     -- Combinational with no register       ; 705                         ;
;     -- Register only                        ; 243                         ;
;     -- Combinational with a register        ; 646                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 731                         ;
;     -- 3 input functions                    ; 387                         ;
;     -- <=2 input functions                  ; 233                         ;
;     -- Register only                        ; 243                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1186                        ;
;     -- arithmetic mode                      ; 165                         ;
;                                             ;                             ;
; Total registers*                            ; 889 / 117,053 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 889 / 114,480 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 135 / 7,155 ( 2 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 78 / 529 ( 15 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 432 ( < 1 % )           ;
; Total block memory bits                     ; 2,048 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 6                           ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 0.5% / 0.5% / 0.6%          ;
; Peak interconnect usage (total/H/V)         ; 7.7% / 7.7% / 7.7%          ;
; Maximum fan-out                             ; 588                         ;
; Highest non-global fan-out                  ; 410                         ;
; Total fan-out                               ; 7997                        ;
; Average fan-out                             ; 3.09                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                    ; Low                            ; Low                            ;
;                                             ;                        ;                        ;                                ;                                ;
; Total logic elements                        ; 946 / 114480 ( < 1 % ) ; 152 / 114480 ( < 1 % ) ; 496 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 538                    ; 61                     ; 106                            ; 0                              ;
;     -- Register only                        ; 56                     ; 25                     ; 162                            ; 0                              ;
;     -- Combinational with a register        ; 352                    ; 66                     ; 228                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 545                    ; 51                     ; 135                            ; 0                              ;
;     -- 3 input functions                    ; 249                    ; 40                     ; 98                             ; 0                              ;
;     -- <=2 input functions                  ; 96                     ; 36                     ; 101                            ; 0                              ;
;     -- Register only                        ; 56                     ; 25                     ; 162                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Logic elements by mode                      ;                        ;                        ;                                ;                                ;
;     -- normal mode                          ; 801                    ; 119                    ; 266                            ; 0                              ;
;     -- arithmetic mode                      ; 89                     ; 8                      ; 68                             ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Total registers                             ; 408                    ; 91                     ; 390                            ; 0                              ;
;     -- Dedicated logic registers            ; 408 / 114480 ( < 1 % ) ; 91 / 114480 ( < 1 % )  ; 390 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 73 / 7155 ( 1 % )      ; 14 / 7155 ( < 1 % )    ; 50 / 7155 ( < 1 % )            ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                        ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 78                     ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                      ; 2048                           ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                      ; 9216                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 1 / 432 ( < 1 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                        ;                                ;                                ;
; Connections                                 ;                        ;                        ;                                ;                                ;
;     -- Input Connections                    ; 1                      ; 134                    ; 582                            ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 101                    ; 423                            ; 0                              ;
;     -- Output Connections                   ; 537                    ; 146                    ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 8                      ; 146                    ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Internal Connections                        ;                        ;                        ;                                ;                                ;
;     -- Total Connections                    ; 5370                   ; 854                    ; 2455                           ; 5                              ;
;     -- Registered Connections               ; 948                    ; 602                    ; 1150                           ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; External Connections                        ;                        ;                        ;                                ;                                ;
;     -- Top                                  ; 0                      ; 123                    ; 415                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 123                    ; 20                     ; 137                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 415                    ; 137                    ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Partition Interface                         ;                        ;                        ;                                ;                                ;
;     -- Input Ports                          ; 25                     ; 45                     ; 93                             ; 0                              ;
;     -- Output Ports                         ; 57                     ; 62                     ; 31                             ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Registered Ports                            ;                        ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                      ; 14                             ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 29                     ; 17                             ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Port Connectivity                           ;                        ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                      ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                      ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 25                     ; 11                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 30                     ; 25                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 29                     ; 19                             ; 0                              ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; Y2    ; 2        ; 0            ; 36           ; 14           ; 588                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[0]  ; AB28  ; 5        ; 115          ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[10] ; AC24  ; 5        ; 115          ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[11] ; AB24  ; 5        ; 115          ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[12] ; AB23  ; 5        ; 115          ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[13] ; AA24  ; 5        ; 115          ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[14] ; AA23  ; 5        ; 115          ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[15] ; AA22  ; 5        ; 115          ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[1]  ; AC28  ; 5        ; 115          ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[2]  ; AC27  ; 5        ; 115          ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[3]  ; AD27  ; 5        ; 115          ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[4]  ; AB27  ; 5        ; 115          ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[5]  ; AC26  ; 5        ; 115          ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[6]  ; AD26  ; 5        ; 115          ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[7]  ; AB26  ; 5        ; 115          ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[8]  ; AC25  ; 5        ; 115          ; 4            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_data[9]  ; AB25  ; 5        ; 115          ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_load     ; M23   ; 6        ; 115          ; 40           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_op[0]    ; Y24   ; 5        ; 115          ; 13           ; 0            ; 143                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_op[1]    ; Y23   ; 5        ; 115          ; 14           ; 7            ; 147                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_start    ; M21   ; 6        ; 115          ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst        ; R24   ; 5        ; 115          ; 35           ; 21           ; 410                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_error         ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_load_x        ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_load_y        ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_ready         ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[0]  ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[10] ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[11] ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[12] ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[13] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[14] ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[15] ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[1]  ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[2]  ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[3]  ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[4]  ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[5]  ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[6]  ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[7]  ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[8]  ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_remainder[9]  ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][0]  ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][1]  ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][2]  ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][3]  ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][4]  ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][5]  ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[0][6]  ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][0]  ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][1]  ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][2]  ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][3]  ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][4]  ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][5]  ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[1][6]  ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][0]  ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][1]  ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][2]  ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][3]  ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][4]  ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][5]  ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[2][6]  ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][0]  ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][1]  ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][2]  ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][3]  ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][4]  ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][5]  ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[3][6]  ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][0]  ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][1]  ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][2]  ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][3]  ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][4]  ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][5]  ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_result[4][6]  ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_sign_result   ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 71 ( 18 % ) ; 2.5V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 23 / 72 ( 32 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; o_result[4][1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; o_result[3][3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; i_data[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; i_data[14]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; i_data[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; o_result[2][0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; o_result[2][1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; o_result[4][0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; o_result[3][2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; i_data[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; i_data[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; i_data[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; i_data[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; i_data[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; i_data[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; i_data[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; i_data[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; i_data[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; i_data[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; i_data[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; o_result[3][4]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; i_data[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; i_data[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; o_result[4][6]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; o_result[4][4]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; o_result[4][5]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; o_result[3][5]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; o_result[4][2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; o_sign_result                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; o_result[4][3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; o_result[0][2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; o_remainder[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; o_remainder[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; o_error                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; o_load_x                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; o_ready                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; o_load_y                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; o_remainder[14]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; o_remainder[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; o_remainder[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; o_remainder[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; o_result[0][1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; o_remainder[15]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; o_remainder[9]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; o_result[0][0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; o_remainder[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; o_remainder[11]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; o_remainder[13]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; o_remainder[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; o_result[0][6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; o_remainder[10]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; o_remainder[12]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; o_remainder[8]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; o_remainder[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; o_result[0][5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; o_result[0][4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; o_result[0][3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; i_start                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; i_load                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; o_result[1][0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; o_result[3][1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; o_result[1][5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; o_result[1][6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; o_result[3][0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; o_result[1][2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; o_result[1][3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; o_result[1][4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; o_result[2][3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; o_result[2][5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; o_result[2][6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; o_result[3][6]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; o_result[1][1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; i_op[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; i_op[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; o_result[2][2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; o_result[2][4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; o_ready         ; Incomplete set of assignments ;
; o_load_x        ; Incomplete set of assignments ;
; o_load_y        ; Incomplete set of assignments ;
; o_error         ; Incomplete set of assignments ;
; o_result[0][0]  ; Incomplete set of assignments ;
; o_result[0][1]  ; Incomplete set of assignments ;
; o_result[0][2]  ; Incomplete set of assignments ;
; o_result[0][3]  ; Incomplete set of assignments ;
; o_result[0][4]  ; Incomplete set of assignments ;
; o_result[0][5]  ; Incomplete set of assignments ;
; o_result[0][6]  ; Incomplete set of assignments ;
; o_result[1][0]  ; Incomplete set of assignments ;
; o_result[1][1]  ; Incomplete set of assignments ;
; o_result[1][2]  ; Incomplete set of assignments ;
; o_result[1][3]  ; Incomplete set of assignments ;
; o_result[1][4]  ; Incomplete set of assignments ;
; o_result[1][5]  ; Incomplete set of assignments ;
; o_result[1][6]  ; Incomplete set of assignments ;
; o_result[2][0]  ; Incomplete set of assignments ;
; o_result[2][1]  ; Incomplete set of assignments ;
; o_result[2][2]  ; Incomplete set of assignments ;
; o_result[2][3]  ; Incomplete set of assignments ;
; o_result[2][4]  ; Incomplete set of assignments ;
; o_result[2][5]  ; Incomplete set of assignments ;
; o_result[2][6]  ; Incomplete set of assignments ;
; o_result[3][0]  ; Incomplete set of assignments ;
; o_result[3][1]  ; Incomplete set of assignments ;
; o_result[3][2]  ; Incomplete set of assignments ;
; o_result[3][3]  ; Incomplete set of assignments ;
; o_result[3][4]  ; Incomplete set of assignments ;
; o_result[3][5]  ; Incomplete set of assignments ;
; o_result[3][6]  ; Incomplete set of assignments ;
; o_result[4][0]  ; Incomplete set of assignments ;
; o_result[4][1]  ; Incomplete set of assignments ;
; o_result[4][2]  ; Incomplete set of assignments ;
; o_result[4][3]  ; Incomplete set of assignments ;
; o_result[4][4]  ; Incomplete set of assignments ;
; o_result[4][5]  ; Incomplete set of assignments ;
; o_result[4][6]  ; Incomplete set of assignments ;
; o_sign_result   ; Incomplete set of assignments ;
; o_remainder[0]  ; Incomplete set of assignments ;
; o_remainder[1]  ; Incomplete set of assignments ;
; o_remainder[2]  ; Incomplete set of assignments ;
; o_remainder[3]  ; Incomplete set of assignments ;
; o_remainder[4]  ; Incomplete set of assignments ;
; o_remainder[5]  ; Incomplete set of assignments ;
; o_remainder[6]  ; Incomplete set of assignments ;
; o_remainder[7]  ; Incomplete set of assignments ;
; o_remainder[8]  ; Incomplete set of assignments ;
; o_remainder[9]  ; Incomplete set of assignments ;
; o_remainder[10] ; Incomplete set of assignments ;
; o_remainder[11] ; Incomplete set of assignments ;
; o_remainder[12] ; Incomplete set of assignments ;
; o_remainder[13] ; Incomplete set of assignments ;
; o_remainder[14] ; Incomplete set of assignments ;
; o_remainder[15] ; Incomplete set of assignments ;
; i_op[1]         ; Incomplete set of assignments ;
; i_op[0]         ; Incomplete set of assignments ;
; i_start         ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; rst             ; Incomplete set of assignments ;
; i_load          ; Incomplete set of assignments ;
; i_data[15]      ; Incomplete set of assignments ;
; i_data[0]       ; Incomplete set of assignments ;
; i_data[14]      ; Incomplete set of assignments ;
; i_data[13]      ; Incomplete set of assignments ;
; i_data[12]      ; Incomplete set of assignments ;
; i_data[11]      ; Incomplete set of assignments ;
; i_data[10]      ; Incomplete set of assignments ;
; i_data[9]       ; Incomplete set of assignments ;
; i_data[8]       ; Incomplete set of assignments ;
; i_data[7]       ; Incomplete set of assignments ;
; i_data[6]       ; Incomplete set of assignments ;
; i_data[5]       ; Incomplete set of assignments ;
; i_data[4]       ; Incomplete set of assignments ;
; i_data[3]       ; Incomplete set of assignments ;
; i_data[2]       ; Incomplete set of assignments ;
; i_data[1]       ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |mdr                                                                                                                                    ; 1594 (0)    ; 889 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 78   ; 0            ; 705 (0)      ; 243 (0)           ; 646 (0)          ; |mdr                                                                                                                                                                                                                                                                                                                                            ; mdr                               ; work         ;
;    |TOP_bcd_7seg:BCD|                                                                                                                   ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD                                                                                                                                                                                                                                                                                                                           ; TOP_bcd_7seg                      ; work         ;
;       |bin_to_thto:OTHT|                                                                                                                ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT                                                                                                                                                                                                                                                                                                          ; bin_to_thto                       ; work         ;
;          |add:generate_add[10].add|                                                                                                     ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[10].add                                                                                                                                                                                                                                                                                 ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[10].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                 ; add_con                           ; work         ;
;             |add_con:generate_con[1].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[10].add|add_con:generate_con[1].ADD_CON                                                                                                                                                                                                                                                 ; add_con                           ; work         ;
;             |add_con:generate_con[2].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[10].add|add_con:generate_con[2].ADD_CON                                                                                                                                                                                                                                                 ; add_con                           ; work         ;
;          |add:generate_add[2].add|                                                                                                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[2].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[2].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[3].add|                                                                                                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[3].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[3].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[4].add|                                                                                                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[4].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[4].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[5].add|                                                                                                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[5].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[5].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[6].add|                                                                                                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[6].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[6].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[1].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[6].add|add_con:generate_con[1].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[7].add|                                                                                                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[7].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[7].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[1].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[7].add|add_con:generate_con[1].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[8].add|                                                                                                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[8].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[8].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[1].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[8].add|add_con:generate_con[1].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[2].ADD_CON|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[8].add|add_con:generate_con[2].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;          |add:generate_add[9].add|                                                                                                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[9].add                                                                                                                                                                                                                                                                                  ; add                               ; work         ;
;             |add_con:generate_con[0].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[9].add|add_con:generate_con[0].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[1].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[9].add|add_con:generate_con[1].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;             |add_con:generate_con[2].ADD_CON|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|bin_to_thto:OTHT|add:generate_add[9].add|add_con:generate_con[2].ADD_CON                                                                                                                                                                                                                                                  ; add_con                           ; work         ;
;       |complement_a2:A2_COM|                                                                                                            ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|complement_a2:A2_COM                                                                                                                                                                                                                                                                                                      ; complement_a2                     ; work         ;
;       |displays:DISPLAY|                                                                                                                ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|displays:DISPLAY                                                                                                                                                                                                                                                                                                          ; displays                          ; work         ;
;          |bin_to_7seg:generate_7seg[0].B7S_O|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|displays:DISPLAY|bin_to_7seg:generate_7seg[0].B7S_O                                                                                                                                                                                                                                                                       ; bin_to_7seg                       ; work         ;
;          |bin_to_7seg:generate_7seg[1].B7S_O|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|displays:DISPLAY|bin_to_7seg:generate_7seg[1].B7S_O                                                                                                                                                                                                                                                                       ; bin_to_7seg                       ; work         ;
;          |bin_to_7seg:generate_7seg[2].B7S_O|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|displays:DISPLAY|bin_to_7seg:generate_7seg[2].B7S_O                                                                                                                                                                                                                                                                       ; bin_to_7seg                       ; work         ;
;          |bin_to_7seg:generate_7seg[3].B7S_O|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mdr|TOP_bcd_7seg:BCD|displays:DISPLAY|bin_to_7seg:generate_7seg[3].B7S_O                                                                                                                                                                                                                                                                       ; bin_to_7seg                       ; work         ;
;    |control:CTRL|                                                                                                                       ; 21 (21)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |mdr|control:CTRL                                                                                                                                                                                                                                                                                                                               ; control                           ; work         ;
;    |core:CORE|                                                                                                                          ; 709 (0)     ; 344 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 353 (0)      ; 44 (0)            ; 312 (0)          ; |mdr|core:CORE                                                                                                                                                                                                                                                                                                                                  ; core                              ; work         ;
;       |alu_mult:ALU|                                                                                                                    ; 211 (211)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 0 (0)             ; 37 (37)          ; |mdr|core:CORE|alu_mult:ALU                                                                                                                                                                                                                                                                                                                     ; alu_mult                          ; work         ;
;       |counter2:COUNTER_DIV|                                                                                                            ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |mdr|core:CORE|counter2:COUNTER_DIV                                                                                                                                                                                                                                                                                                             ; counter2                          ; work         ;
;       |counter2:COUNTER_MULT|                                                                                                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |mdr|core:CORE|counter2:COUNTER_MULT                                                                                                                                                                                                                                                                                                            ; counter2                          ; work         ;
;       |counter:COUNT_ROOT|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |mdr|core:CORE|counter:COUNT_ROOT                                                                                                                                                                                                                                                                                                               ; counter                           ; work         ;
;       |division:DIVISION|                                                                                                               ; 153 (0)     ; 146 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 27 (0)            ; 119 (0)          ; |mdr|core:CORE|division:DIVISION                                                                                                                                                                                                                                                                                                                ; division                          ; work         ;
;          |divisor_reg:DIVISOR|                                                                                                          ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |mdr|core:CORE|division:DIVISION|divisor_reg:DIVISOR                                                                                                                                                                                                                                                                                            ; divisor_reg                       ; work         ;
;          |final_quotation:FINAL_QUO|                                                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |mdr|core:CORE|division:DIVISION|final_quotation:FINAL_QUO                                                                                                                                                                                                                                                                                      ; final_quotation                   ; work         ;
;          |final_remainder:FINAL_REM|                                                                                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 1 (1)            ; |mdr|core:CORE|division:DIVISION|final_remainder:FINAL_REM                                                                                                                                                                                                                                                                                      ; final_remainder                   ; work         ;
;          |quotation_reg:QUOTATION|                                                                                                      ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |mdr|core:CORE|division:DIVISION|quotation_reg:QUOTATION                                                                                                                                                                                                                                                                                        ; quotation_reg                     ; work         ;
;          |rem_full_reg:FULL|                                                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mdr|core:CORE|division:DIVISION|rem_full_reg:FULL                                                                                                                                                                                                                                                                                              ; rem_full_reg                      ; work         ;
;          |remainder_reg:REMAINDER|                                                                                                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 34 (34)          ; |mdr|core:CORE|division:DIVISION|remainder_reg:REMAINDER                                                                                                                                                                                                                                                                                        ; remainder_reg                     ; work         ;
;       |multiplication:MULTIPLICATION|                                                                                                   ; 115 (0)     ; 111 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 14 (0)            ; 97 (0)           ; |mdr|core:CORE|multiplication:MULTIPLICATION                                                                                                                                                                                                                                                                                                    ; multiplication                    ; work         ;
;          |final_product:FINAL|                                                                                                          ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 30 (30)          ; |mdr|core:CORE|multiplication:MULTIPLICATION|final_product:FINAL                                                                                                                                                                                                                                                                                ; final_product                     ; work         ;
;          |multiplicand_reg:MULTIPLICAND|                                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |mdr|core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND                                                                                                                                                                                                                                                                      ; multiplicand_reg                  ; work         ;
;          |product_reg:PRODUCT|                                                                                                          ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; |mdr|core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT                                                                                                                                                                                                                                                                                ; product_reg                       ; work         ;
;          |shift_right_sign:SRS|                                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mdr|core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS                                                                                                                                                                                                                                                                               ; shift_right_sign                  ; work         ;
;       |mux_2powerN:MUX_ALU_OP|                                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |mdr|core:CORE|mux_2powerN:MUX_ALU_OP                                                                                                                                                                                                                                                                                                           ; mux_2powerN                       ; work         ;
;       |mux_data:MUX_ALU_A|                                                                                                              ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 15 (15)          ; |mdr|core:CORE|mux_data:MUX_ALU_A                                                                                                                                                                                                                                                                                                               ; mux_data                          ; work         ;
;       |mux_data:MUX_ALU_B|                                                                                                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |mdr|core:CORE|mux_data:MUX_ALU_B                                                                                                                                                                                                                                                                                                               ; mux_data                          ; work         ;
;       |mux_output:MUX_OUT|                                                                                                              ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 28 (28)          ; |mdr|core:CORE|mux_output:MUX_OUT                                                                                                                                                                                                                                                                                                               ; mux_output                        ; work         ;
;       |register:REG_ALU|                                                                                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |mdr|core:CORE|register:REG_ALU                                                                                                                                                                                                                                                                                                                 ; register                          ; work         ;
;       |selector_op:SELECTOR|                                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mdr|core:CORE|selector_op:SELECTOR                                                                                                                                                                                                                                                                                                             ; selector_op                       ; work         ;
;       |square_root:SQUARE_ROOT|                                                                                                         ; 123 (0)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 60 (0)           ; |mdr|core:CORE|square_root:SQUARE_ROOT                                                                                                                                                                                                                                                                                                          ; square_root                       ; work         ;
;          |final_values:REM_QUO|                                                                                                         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |mdr|core:CORE|square_root:SQUARE_ROOT|final_values:REM_QUO                                                                                                                                                                                                                                                                                     ; final_values                      ; work         ;
;          |or_gate:OR_Q_OP_Q|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mdr|core:CORE|square_root:SQUARE_ROOT|or_gate:OR_Q_OP_Q                                                                                                                                                                                                                                                                                        ; or_gate                           ; work         ;
;          |register:REG_ENA|                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mdr|core:CORE|square_root:SQUARE_ROOT|register:REG_ENA                                                                                                                                                                                                                                                                                         ; register                          ; work         ;
;          |register_en:REG_OR_Q|                                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mdr|core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q                                                                                                                                                                                                                                                                                     ; register_en                       ; work         ;
;          |root_op_calc:OPCALCROOT|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mdr|core:CORE|square_root:SQUARE_ROOT|root_op_calc:OPCALCROOT                                                                                                                                                                                                                                                                                  ; root_op_calc                      ; work         ;
;          |shift_left:QUOTIENT|                                                                                                          ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 2 (2)            ; |mdr|core:CORE|square_root:SQUARE_ROOT|shift_left:QUOTIENT                                                                                                                                                                                                                                                                                      ; shift_left                        ; work         ;
;          |shift_left:REMINDER|                                                                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |mdr|core:CORE|square_root:SQUARE_ROOT|shift_left:REMINDER                                                                                                                                                                                                                                                                                      ; shift_left                        ; work         ;
;          |shift_reg_right_data:DATA|                                                                                                    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 12 (12)          ; |mdr|core:CORE|square_root:SQUARE_ROOT|shift_reg_right_data:DATA                                                                                                                                                                                                                                                                                ; shift_reg_right_data              ; work         ;
;    |pipo:PIPO_X|                                                                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |mdr|pipo:PIPO_X                                                                                                                                                                                                                                                                                                                                ; pipo                              ; work         ;
;    |pipo:PIPO_Y|                                                                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |mdr|pipo:PIPO_Y                                                                                                                                                                                                                                                                                                                                ; pipo                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 152 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (1)       ; 25 (0)            ; 66 (0)           ; |mdr|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 151 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 25 (0)            ; 66 (0)           ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 151 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 25 (0)            ; 66 (0)           ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 151 (6)     ; 91 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 25 (4)            ; 66 (0)           ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 146 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 21 (0)            ; 66 (0)           ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 146 (104)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (45)      ; 21 (20)           ; 66 (41)          ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |mdr|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 496 (19)    ; 390 (17)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (2)      ; 162 (17)          ; 228 (0)          ; |mdr|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 477 (0)     ; 373 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 145 (0)           ; 228 (0)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 477 (142)   ; 373 (108)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (34)     ; 145 (53)          ; 228 (55)         ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 54 (52)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 35 (35)           ; 18 (0)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_usc:auto_generated|                                                                                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_usc:auto_generated                                                                                                                              ; mux_usc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_c224:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c224:auto_generated                                                                                                                                                 ; altsyncram_c224                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 78 (78)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 11 (11)           ; 38 (38)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 62 (3)      ; 59 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 38 (0)            ; 21 (2)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 16 (0)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 16 (0)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 13 (3)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (0)            ; 1 (1)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                                      ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                  ; sld_mbpmg                         ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                            ; sld_sbpmg                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 73 (9)      ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 59 (0)           ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_vei:auto_generated|                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_vei:auto_generated                                                             ; cntr_vei                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_l6j:auto_generated|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_l6j:auto_generated                                                                                      ; cntr_l6j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_hgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                            ; cntr_hgi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |mdr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |verification2:VERIFICATION2|                                                                                                        ; 66 (66)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 31 (31)          ; |mdr|verification2:VERIFICATION2                                                                                                                                                                                                                                                                                                                ; verification2                     ; work         ;
;    |verification:VERIFICATION|                                                                                                          ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |mdr|verification:VERIFICATION                                                                                                                                                                                                                                                                                                                  ; verification                      ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; o_ready         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_load_x        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_load_y        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_error         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[0][6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[1][6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[2][6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[3][6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_result[4][6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_sign_result   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_remainder[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_op[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_op[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_start         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_load          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[15]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[14]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[13]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[12]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[11]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[10]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[9]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[8]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[7]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[6]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[5]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[4]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[3]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_data[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_data[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; i_op[1]                                                                                ;                   ;         ;
;      - verification:VERIFICATION|Selector0~10                                          ; 0                 ; 6       ;
;      - verification:VERIFICATION|Selector0~16                                          ; 0                 ; 6       ;
;      - control:CTRL|Selector3~0                                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector3~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector4~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector0~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector1~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector2~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector5~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector6~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector7~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector8~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector9~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector10~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector11~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector12~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector16~2                                       ; 0                 ; 6       ;
;      - verification:VERIFICATION|Equal5~0                                              ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector13~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector14~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector15~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector31~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector29~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector30~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector27~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector28~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector25~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector26~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector24~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector23~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector22~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector21~2                                       ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|LessThan1~11                                        ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|LessThan1~12                                        ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|LessThan1~14                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector20~2                                       ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder~0                                       ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[2]~2                                        ; 0                 ; 6       ;
;      - verification:VERIFICATION|Equal5~1                                              ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[0]~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux0~0                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux0~1                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux0~2                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux1~0                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux1~1                                         ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector30~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector31~0                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add1~31                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector31~3                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_DR[29]~2                                           ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_M[15]~0                                            ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~0                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[13]~0                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~1                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[12]~1                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~2                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[11]~2                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~3                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[10]~3                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~4                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[9]~4                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~5                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[8]~5                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~6                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[7]~6                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~7                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[6]~7                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~8                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[5]~8                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~9                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[4]~9                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~10                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[3]~10                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~11                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[2]~11                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~12                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[1]~12                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~14                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[0]~13                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_M[15]~2                                            ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~48                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[15]~14                                     ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~49                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector16~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector30~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector28~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector26~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector24~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector23~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector22~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector21~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector20~3                                       ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|shift_left:REMINDER|o_val[1]~16               ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~64                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~65                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~66                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~67                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~68                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~69                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~70                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~71                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~72                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~73                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~74                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~75                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~76                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~77                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~78                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~79                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~80                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~81                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|root_op_calc:OPCALCROOT|o_or_q~2              ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~82                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~83                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~84                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~85                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~86                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~87                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~88                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~89                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~90                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~91                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~92                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~93                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~94                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~95                 ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[1]~4                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector1~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector2~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector3~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector4~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector5~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector6~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector7~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector8~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector9~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector10~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector11~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector12~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector13~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector14~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector15~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector16~3                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_DR[31]~4                                           ; 0                 ; 6       ;
;      - core:CORE|counter:COUNT_ROOT|r_count~4                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                               ; 0                 ; 6       ;
; i_op[0]                                                                                ;                   ;         ;
;      - verification:VERIFICATION|Selector0~0                                           ; 0                 ; 6       ;
;      - verification:VERIFICATION|Selector0~16                                          ; 0                 ; 6       ;
;      - control:CTRL|Selector3~0                                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector3~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector4~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector0~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector1~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector2~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector5~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector6~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector7~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector8~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector9~0                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector10~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector11~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector12~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector16~2                                       ; 0                 ; 6       ;
;      - verification:VERIFICATION|Equal5~0                                              ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector13~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector14~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector15~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector31~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector29~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector30~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector27~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector28~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector25~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector26~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector24~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector23~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector22~2                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector21~2                                       ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|LessThan1~14                                        ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector20~2                                       ; 0                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder~0                                       ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[2]~2                                        ; 0                 ; 6       ;
;      - verification:VERIFICATION|Equal5~1                                              ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[0]~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux0~0                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux0~2                                         ; 0                 ; 6       ;
;      - core:CORE|mux_2powerN:MUX_ALU_OP|Mux1~1                                         ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector30~0                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector31~1                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add1~31                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector31~3                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_DR[29]~2                                           ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_M[15]~0                                            ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~0                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[13]~0                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~1                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[12]~1                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~2                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[11]~2                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~3                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[10]~3                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~4                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[9]~4                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~5                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[8]~5                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~6                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[7]~6                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~7                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[6]~7                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~8                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[5]~8                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~9                                                   ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[4]~9                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~10                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[3]~10                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~11                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[2]~11                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~13                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[1]~12                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~15                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[0]~13                                      ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_M[15]~2                                            ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~48                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|o_dataM[15]~14                                     ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|Add0~49                                                  ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector16~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector30~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector28~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector26~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector24~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector23~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector22~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector21~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_output:MUX_OUT|Selector20~3                                       ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|shift_left:REMINDER|o_val[1]~16               ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~64                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~65                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~66                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~67                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~68                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~69                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~70                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~71                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~72                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~73                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~74                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~75                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~76                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~77                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~78                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~79                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~80                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~81                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|root_op_calc:OPCALCROOT|o_or_q~2              ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~82                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~83                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~84                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~85                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~86                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~87                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~88                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~89                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~90                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~91                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~92                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~93                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~94                 ; 0                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val~95                 ; 0                 ; 6       ;
;      - core:CORE|selector_op:SELECTOR|o_op[1]~4                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector1~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector2~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector3~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector4~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector5~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector6~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector7~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector8~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector9~3                                        ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector10~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector11~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector12~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector13~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector14~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector15~3                                       ; 0                 ; 6       ;
;      - core:CORE|mux_data:MUX_ALU_A|Selector16~3                                       ; 0                 ; 6       ;
;      - core:CORE|alu_mult:ALU|r_val_DR[31]~4                                           ; 0                 ; 6       ;
;      - core:CORE|counter:COUNT_ROOT|r_count~4                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]                               ; 0                 ; 6       ;
; i_start                                                                                ;                   ;         ;
;      - control:CTRL|Selector3~1                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]~feeder                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]~feeder                     ; 0                 ; 6       ;
; clk                                                                                    ;                   ;         ;
; rst                                                                                    ;                   ;         ;
;      - control:CTRL|r_control.state[0]                                                 ; 1                 ; 6       ;
;      - control:CTRL|r_control.state[1]                                                 ; 1                 ; 6       ;
;      - control:CTRL|r_control.state[2]                                                 ; 1                 ; 6       ;
;      - control:CTRL|r_control.state[3]                                                 ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[0]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[1]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[2]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[3]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[4]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[5]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[6]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[7]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[8]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[9]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[10]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[11]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[12]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[13]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[14]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_X|r_data[15]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[0]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[1]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[2]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[3]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[4]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[5]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[6]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[7]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[8]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[9]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[10]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[11]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[12]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[13]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[14]                                                          ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[15]                                                          ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_error                                             ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[0]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[1]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[2]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[3]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[4]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[5]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[6]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[7]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[8]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[9]                                      ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[10]                                     ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[11]                                     ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[12]                                     ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[13]                                     ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_remainder[14]                                     ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[0]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[1]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[2]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[3]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[4]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[5]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[6]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[7]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[8]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[9]                                         ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[10]                                        ; 1                 ; 6       ;
;      - verification2:VERIFICATION2|r_result[11]                                        ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[5]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[6]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[7]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[8]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[1]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[2]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[3]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[4]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[5]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[6]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[7]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[8]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[4]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_DIV|r_count[0]                                       ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[3]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[0]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[1]                                      ; 1                 ; 6       ;
;      - core:CORE|counter2:COUNTER_MULT|r_count[2]                                      ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[27]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[28]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register:REG_ENA|o_val[0]                     ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[28]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[26]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[27]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[30]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[31]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[30]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[29]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[29]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[25]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[26]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[24]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[25]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[23]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[24]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[22]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[23]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[21]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[22]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[20]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[21]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[19]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[20]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[18]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[19]          ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[15]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[15]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[14]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[15]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[17]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[18]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[16]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[17]          ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[16]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|root_op_calc:OPCALCROOT|o_or_q[0]             ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[0]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[0]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[0]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[1]                 ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[2]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[2]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[2]           ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[1]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[1]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[3]                 ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[4]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[4]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[4]           ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[3]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[3]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[5]                 ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[6]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[6]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[6]           ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[5]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[5]           ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[7]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[7]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[7]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[8]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[8]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[8]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[9]                 ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[9]           ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[9]                 ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[10]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[10]          ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[10]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[13]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[11]                ; 1                 ; 6       ;
;      - core:CORE|square_root:SQUARE_ROOT|register_en:REG_OR_Q|o_val[12]                ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[14]                ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[13]                ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[12]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[14]          ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[13]          ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[12]          ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_quotation:FINAL_QUO|r_data[11]                ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|final_product:FINAL|r_data[11]          ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[0]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[0]                                             ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[29]                                            ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[31]                                            ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[1]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[1]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[2]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[2]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[3]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[3]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[4]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[4]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[5]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[5]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[6]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[6]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[7]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[7]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[8]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[8]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[9]                                             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[9]                 ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[10]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[10]                ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[11]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[11]                ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[12]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[12]                ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[13]                ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[13]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|final_remainder:FINAL_REM|r_data[14]                ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[14]                                            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[29]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[28]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[31]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[30]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[27]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[26]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[25]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[24]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[23]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[22]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[21]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[20]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[15]             ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[16]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[19]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[18]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[17]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[0]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[1]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[2]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[3]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[1]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[2]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[4]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[5]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[3]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[4]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[6]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[7]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[5]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[6]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[7]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[8]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[8]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[9]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[9]              ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[10]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[10]             ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[11]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[14]             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[13]             ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[12]             ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[15]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[14]      ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[13]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[11]             ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[12]      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[0]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[1]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[2]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[3]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[4]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[5]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[6]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[7]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[8]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[9]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[10]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[11]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[12]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[13]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[14]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_flag                      ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_op[1]                     ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[31]                   ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[1]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[0]            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[31]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[30]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[28]                                            ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[30]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[30]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[29]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[27]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[29]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[28]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[26]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[28]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[27]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[25]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[27]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[26]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[24]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[26]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[25]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[23]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[25]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[24]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[22]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[24]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[23]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[21]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[23]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[22]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[20]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[22]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[21]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[19]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[21]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[20]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[18]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[20]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[19]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[17]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[19]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[18]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[16]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[18]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[17]                   ; 1                 ; 6       ;
;      - core:CORE|register:REG_ALU|o_val[15]                                            ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[17]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[16]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[16]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[15]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[15]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[14]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[14]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[13]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[13]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[12]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[12]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[11]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[11]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[10]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[10]                   ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[9]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[9]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[8]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[8]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[7]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[7]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[6]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[6]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[5]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[5]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[4]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[4]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[3]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[3]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[2]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[2]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[1]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[1]                    ; 1                 ; 6       ;
;      - core:CORE|counter:COUNT_ROOT|r_count[2]                                         ; 1                 ; 6       ;
;      - core:CORE|counter:COUNT_ROOT|r_count[1]                                         ; 1                 ; 6       ;
;      - core:CORE|counter:COUNT_ROOT|r_count[0]                                         ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[0]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_rem[0]                    ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[2]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[4]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[3]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[6]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[5]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[8]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[7]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[9]            ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[10]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[11]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[12]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[16]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[15]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[14]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[13]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[30]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[13] ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[12] ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[29]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[11] ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[28]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[10] ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[27]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[9]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[26]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[8]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[25]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[7]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[24]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[6]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[23]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[5]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[22]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[4]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[21]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[3]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[20]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[2]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[19]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[1]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[18]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[0]  ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[17]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[31]           ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[15] ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|multiplicand_reg:MULTIPLICAND|r_reg[14] ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_flag                          ; 1                 ; 6       ;
;      - core:CORE|multiplication:MULTIPLICATION|shift_right_sign:SRS|r_product[0]       ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[31]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[30]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[29]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[28]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[27]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[26]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[25]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[24]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[23]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[22]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[21]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[20]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[19]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[18]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[17]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[16]                    ; 1                 ; 6       ;
;      - core:CORE|division:DIVISION|rem_full_reg:FULL|r_register[15]                    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]~feeder                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]~feeder                        ; 1                 ; 6       ;
; i_load                                                                                 ;                   ;         ;
;      - control:CTRL|Selector2~1                                                        ; 1                 ; 6       ;
;      - control:CTRL|Selector1~0                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|trigger_in_reg                                   ; 1                 ; 6       ;
; i_data[15]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[15]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[15]~feeder                                                   ; 0                 ; 6       ;
; i_data[0]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[0]                                                           ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[0]                                                           ; 0                 ; 6       ;
; i_data[14]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[14]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[14]                                                          ; 0                 ; 6       ;
; i_data[13]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[13]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[13]                                                          ; 0                 ; 6       ;
; i_data[12]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[12]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[12]~feeder                                                   ; 0                 ; 6       ;
; i_data[11]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[11]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[11]~feeder                                                   ; 0                 ; 6       ;
; i_data[10]                                                                             ;                   ;         ;
;      - pipo:PIPO_X|r_data[10]                                                          ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[10]                                                          ; 0                 ; 6       ;
; i_data[9]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[9]                                                           ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[9]                                                           ; 0                 ; 6       ;
; i_data[8]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[8]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[8]                                                           ; 1                 ; 6       ;
; i_data[7]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[7]                                                           ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[7]~feeder                                                    ; 0                 ; 6       ;
; i_data[6]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[6]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[6]                                                           ; 1                 ; 6       ;
; i_data[5]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[5]                                                           ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[5]                                                           ; 1                 ; 6       ;
; i_data[4]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[4]~feeder                                                    ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[4]~feeder                                                    ; 1                 ; 6       ;
; i_data[3]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[3]~feeder                                                    ; 1                 ; 6       ;
;      - pipo:PIPO_Y|r_data[3]~feeder                                                    ; 1                 ; 6       ;
; i_data[2]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[2]                                                           ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[2]                                                           ; 0                 ; 6       ;
; i_data[1]                                                                              ;                   ;         ;
;      - pipo:PIPO_X|r_data[1]                                                           ; 0                 ; 6       ;
;      - pipo:PIPO_Y|r_data[1]                                                           ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 303     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_Y2             ; 588     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; control:CTRL|Equal0~4                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X84_Y40_N2  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:CTRL|Equal0~6                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X85_Y40_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:CTRL|Equal0~8                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X85_Y40_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:CTRL|Equal0~9                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X84_Y40_N16 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; core:CORE|alu_mult:ALU|r_val_DR[31]~4                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X83_Y39_N28 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; core:CORE|alu_mult:ALU|r_val_M[15]~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y40_N2  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; core:CORE|counter2:COUNTER_DIV|LessThan0~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X81_Y41_N4  ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; core:CORE|division:DIVISION|divisor_reg:DIVISOR|r_divisor[3]~2                                                                                                                                                                                                                                                                                              ; LCCOMB_X80_Y39_N24 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[9]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X80_Y39_N12 ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|division:DIVISION|quotation_reg:QUOTATION|r_quotation[9]~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X80_Y39_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|division:DIVISION|remainder_reg:REMAINDER|r_flag~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X77_Y43_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|Equal0~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y38_N24 ; 58      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; core:CORE|multiplication:MULTIPLICATION|product_reg:PRODUCT|r_val[15]~34                                                                                                                                                                                                                                                                                    ; LCCOMB_X86_Y38_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|selector_op:SELECTOR|o_op[0]~3                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X81_Y39_N8  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:CORE|selector_op:SELECTOR|o_op[1]~4                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X81_Y41_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                         ; PIN_R24            ; 410     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X25_Y44_N25     ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X19_Y43_N28 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X19_Y43_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X24_Y45_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X21_Y42_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X25_Y43_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X26_Y44_N21     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X26_Y44_N1      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X24_Y45_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~10              ; LCCOMB_X19_Y43_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~9               ; LCCOMB_X20_Y43_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X25_Y43_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17      ; LCCOMB_X19_Y43_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X19_Y42_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X19_Y42_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X23_Y43_N31     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X25_Y43_N15     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X23_Y43_N3      ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X25_Y43_N19     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X25_Y43_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X20_Y42_N9      ; 35      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X21_Y42_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X33_Y48_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X33_Y48_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X28_Y46_N17     ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X29_Y48_N4  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X27_Y45_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X27_Y46_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X24_Y44_N27     ; 133     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~1                                                                                                                                                                                               ; LCCOMB_X24_Y46_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X29_Y47_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X29_Y47_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X28_Y45_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X28_Y46_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X28_Y45_N18 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X27_Y44_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                              ; LCCOMB_X27_Y46_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X28_Y46_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                              ; LCCOMB_X25_Y45_N18 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                              ; LCCOMB_X25_Y45_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X25_Y45_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X26_Y45_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]~34                                                                                                                                                                                                                          ; LCCOMB_X27_Y46_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X27_Y46_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X27_Y45_N14 ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y37_N0     ; 303     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                                                                   ; PIN_Y2             ; 588     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; control:CTRL|Equal0~9                                                                                                 ; LCCOMB_X84_Y40_N16 ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; core:CORE|alu_mult:ALU|r_val_DR[31]~4                                                                                 ; LCCOMB_X83_Y39_N28 ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; core:CORE|alu_mult:ALU|r_val_M[15]~2                                                                                  ; LCCOMB_X85_Y40_N2  ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X24_Y44_N27     ; 133     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c224:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X37_Y46_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,962 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 77 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 1,020 / 209,544 ( < 1 % ) ;
; Direct links          ; 320 / 342,891 ( < 1 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 874 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 85 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 1,224 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.81) ; Number of LABs  (Total = 135) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 8                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 7                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 3                             ;
; 13                                          ; 8                             ;
; 14                                          ; 4                             ;
; 15                                          ; 13                            ;
; 16                                          ; 62                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.13) ; Number of LABs  (Total = 135) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 81                            ;
; 1 Clock                            ; 101                           ;
; 1 Clock enable                     ; 62                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 22                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.79) ; Number of LABs  (Total = 135) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 1                             ;
; 15                                           ; 7                             ;
; 16                                           ; 6                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 7                             ;
; 21                                           ; 6                             ;
; 22                                           ; 14                            ;
; 23                                           ; 11                            ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 7                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.20) ; Number of LABs  (Total = 135) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 18                            ;
; 2                                               ; 12                            ;
; 3                                               ; 11                            ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 8                             ;
; 7                                               ; 7                             ;
; 8                                               ; 10                            ;
; 9                                               ; 12                            ;
; 10                                              ; 13                            ;
; 11                                              ; 5                             ;
; 12                                              ; 7                             ;
; 13                                              ; 5                             ;
; 14                                              ; 2                             ;
; 15                                              ; 3                             ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.19) ; Number of LABs  (Total = 135) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 7                             ;
; 4                                            ; 2                             ;
; 5                                            ; 10                            ;
; 6                                            ; 12                            ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 6                             ;
; 19                                           ; 9                             ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 78           ; 0            ; 78           ; 0            ; 0            ; 82        ; 78           ; 0            ; 82        ; 82        ; 0            ; 56           ; 0            ; 0            ; 22           ; 0            ; 56           ; 22           ; 0            ; 0            ; 0            ; 56           ; 0            ; 0            ; 0            ; 0            ; 0            ; 82        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 82           ; 4            ; 82           ; 82           ; 0         ; 4            ; 82           ; 0         ; 0         ; 82           ; 26           ; 82           ; 82           ; 60           ; 82           ; 26           ; 60           ; 82           ; 82           ; 82           ; 26           ; 82           ; 82           ; 82           ; 82           ; 82           ; 0         ; 82           ; 82           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_ready             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_load_x            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_load_y            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_error             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[0][6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[1][6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[2][6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[3][6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_result[4][6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_sign_result       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_remainder[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_op[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_op[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_start             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_load              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "P2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 64 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register verification2:VERIFICATION2|r_result[0] is being clocked by clk
Warning (332060): Node: i_op[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch core:CORE|alu_mult:ALU|r_val_DR[0] is being clocked by i_op[0]
Warning (332060): Node: control:CTRL|r_control.state[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch core:CORE|square_root:SQUARE_ROOT|shift_reg_right_data:DATA|r_val[5] is being clocked by control:CTRL|r_control.state[0]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/mdr.sv Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node core:CORE|alu_mult:ALU|r_val_DR[31]~4  File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/alu_mult.sv Line: 71
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node control:CTRL|Equal0~9  File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/control.sv Line: 108
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control:CTRL|Selector0~0 File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/control.sv Line: 35
        Info (176357): Destination node core:CORE|mux_data:MUX_ALU_A|Selector30~1 File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/mux_data.sv Line: 21
        Info (176357): Destination node core:CORE|mux_data:MUX_ALU_A|Selector30~2 File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/mux_data.sv Line: 21
        Info (176357): Destination node core:CORE|mux_data:MUX_ALU_A|Selector31~4 File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/mux_data.sv Line: 21
        Info (176357): Destination node core:CORE|mux_data:MUX_ALU_A|Selector31~5 File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/mux_data.sv Line: 21
Info (176353): Automatically promoted node core:CORE|alu_mult:ALU|r_val_M[15]~2  File: C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/src/alu_mult.sv Line: 71
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X81_Y37 to location X91_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.30 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/output_files/P2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 1244 megabytes
    Info: Processing ended: Fri May 17 17:56:49 2019
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/C18561/Documents/Code/SV/REPOSITORIO/DV_git/P2/output_files/P2.fit.smsg.


