DDR SDRAM, Double Data Rate SDRAM，双倍数据流SDRAM


1. DDR的核心频率、时钟频率和数据传输频率：
-----------------------------------------
核心频率就是内存的工作频率；
DDR1内存的核心频率是和时钟频率相同的，
DDR2和DDR3才有了时钟频率念，是将核心频率通过倍频技术得到的一个频率。

DDR3预读取是8位
DDR3内存的时钟频率是核心频率的4倍，所以数据传输频率是核心频率的8倍。

2. 关键技术
DLL=Delayed Locked Loop(延迟锁定环路)
DQS=DQ strobe (数据选取脉冲)

(1) 差分时钟
起到触发时钟校准的作用
由于数据是在CK的上下沿触发，造成传输周期缩短了一半，因此必须要保证传输周期的
稳定以确保数据的正确传输，这就要求CK的上下沿间距要有精确的控制。

(2) 数据选取脉冲(DQS)
	双向信号；
	读内存时，由内存产生，DQS的沿和数据的沿对齐；
	写内存时，由外部产生，DQS的中间对应数据的沿，即DQS的沿对应数据最稳定的中间时刻。

	在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收数据。
	是数据的同步信号.

(3) 写入延迟
在发出写入命令后，DQS与写入数据要等一段时间才会送达。这个周期被称为 DQS相对于写入
命令的延迟时间（tDQSS， WRITE Command to the first corresponding rising edge of DQS）

一个时钟周期两次传送，需要很高的控制精度，它必须要等接收方做好充分的准备才行。

(4) 突发长度与写入掩码
	DDR SDRAM中，突发长度只有2、4、8三种选择

(5) 延迟锁定回路（DLL）
DLL的任务: 根据外部时钟动态修正内部时钟的延迟来实现与外部时钟的同步
生成一个延迟量给内部时钟
两种实现方法:
	a. 时钟频率测量法(CFM，Clock Frequency Measurement)
		测量外部时钟的频率周期，以此周期为延迟值控制内部时钟，内外时钟正好相差一个时钟周期，从而实现同步。
		DLL 反复测量反复控制延迟值，使内部时钟与外部时钟保持同步。
	b. 时钟比较法(CC，Clock Comparator)
		比较内外部时钟的长短，如果内部时钟周期短了，就将所少的延迟加到下一个内部时钟周期里，
		然后再与外部时钟做比较，若是内部时钟周期长了，就将多出的延迟从下一个内部时钟中刨除，
		如此往复，最终使内外时钟同步。


reference
---------
https://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.html



