set tool_name "ModelSim-Altera (VHDL)"
set corner_file_list {
	{{"Slow Model"} {trabalhoFinal_ruan.vho trabalhoFinal_ruan_vhd.sdo}}
	{{"Fast Model"} {trabalhoFinal_ruan_fast.vho trabalhoFinal_ruan_vhd_fast.sdo}}
}
