Simulator report for ProjetoSD
Fri Sep 28 12:57:02 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 126 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                       ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Option                                                                                     ; Setting     ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Simulation mode                                                                            ; Functional  ; Timing        ;
; Start time                                                                                 ; 0 ns        ; 0 ns          ;
; Simulation results format                                                                  ; CVWF        ;               ;
; Vector input source                                                                        ; Soma_wf.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On          ; On            ;
; Check outputs                                                                              ; Off         ; Off           ;
; Report simulation coverage                                                                 ; On          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On          ; On            ;
; Display missing 1-value coverage report                                                    ; On          ; On            ;
; Display missing 0-value coverage report                                                    ; On          ; On            ;
; Detect setup and hold time violations                                                      ; Off         ; Off           ;
; Detect glitches                                                                            ; Off         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off         ; Off           ;
; Generate Signal Activity File                                                              ; Off         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off         ; Off           ;
; Group bus channels in simulation results                                                   ; Off         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On          ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto        ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 126          ;
; Total output ports checked                          ; 126          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 126          ;
; Total output ports with no 1-value coverage         ; 126          ;
; Total output ports with no 0-value coverage         ; 126          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                               ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; Node Name                                                ; Output Port Name                                         ; Output Port Type ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; |A_Soma_B|SinalOut                                       ; |A_Soma_B|SinalOut                                       ; pin_out          ;
; |A_Soma_B|B0                                             ; |A_Soma_B|B0                                             ; out              ;
; |A_Soma_B|B1                                             ; |A_Soma_B|B1                                             ; out              ;
; |A_Soma_B|B2                                             ; |A_Soma_B|B2                                             ; out              ;
; |A_Soma_B|B3                                             ; |A_Soma_B|B3                                             ; out              ;
; |A_Soma_B|SINAL_B                                        ; |A_Soma_B|SINAL_B                                        ; out              ;
; |A_Soma_B|A0                                             ; |A_Soma_B|A0                                             ; out              ;
; |A_Soma_B|A1                                             ; |A_Soma_B|A1                                             ; out              ;
; |A_Soma_B|A2                                             ; |A_Soma_B|A2                                             ; out              ;
; |A_Soma_B|A3                                             ; |A_Soma_B|A3                                             ; out              ;
; |A_Soma_B|SINAL_A                                        ; |A_Soma_B|SINAL_A                                        ; out              ;
; |A_Soma_B|inst18                                         ; |A_Soma_B|inst18                                         ; out0             ;
; |A_Soma_B|inst17                                         ; |A_Soma_B|inst17                                         ; out0             ;
; |A_Soma_B|inst9                                          ; |A_Soma_B|inst9                                          ; out0             ;
; |A_Soma_B|inst8                                          ; |A_Soma_B|inst8                                          ; out0             ;
; |A_Soma_B|inst7                                          ; |A_Soma_B|inst7                                          ; out0             ;
; |A_Soma_B|inst23                                         ; |A_Soma_B|inst23                                         ; out0             ;
; |A_Soma_B|inst22                                         ; |A_Soma_B|inst22                                         ; out0             ;
; |A_Soma_B|inst21                                         ; |A_Soma_B|inst21                                         ; out0             ;
; |A_Soma_B|inst14                                         ; |A_Soma_B|inst14                                         ; out0             ;
; |A_Soma_B|inst15                                         ; |A_Soma_B|inst15                                         ; out0             ;
; |A_Soma_B|S4                                             ; |A_Soma_B|S4                                             ; pin_out          ;
; |A_Soma_B|S3                                             ; |A_Soma_B|S3                                             ; pin_out          ;
; |A_Soma_B|S1                                             ; |A_Soma_B|S1                                             ; pin_out          ;
; |A_Soma_B|S0                                             ; |A_Soma_B|S0                                             ; pin_out          ;
; |A_Soma_B|S2                                             ; |A_Soma_B|S2                                             ; pin_out          ;
; |A_Soma_B|A_Maior_B:inst1|inst28                         ; |A_Soma_B|A_Maior_B:inst1|inst28                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst26                         ; |A_Soma_B|A_Maior_B:inst1|inst26                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst27                         ; |A_Soma_B|A_Maior_B:inst1|inst27                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst23                         ; |A_Soma_B|A_Maior_B:inst1|inst23                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst25                         ; |A_Soma_B|A_Maior_B:inst1|inst25                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst17                         ; |A_Soma_B|A_Maior_B:inst1|inst17                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst16                         ; |A_Soma_B|A_Maior_B:inst1|inst16                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst12                         ; |A_Soma_B|A_Maior_B:inst1|inst12                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst11                         ; |A_Soma_B|A_Maior_B:inst1|inst11                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst7                          ; |A_Soma_B|A_Maior_B:inst1|inst7                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst6                          ; |A_Soma_B|A_Maior_B:inst1|inst6                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst2                          ; |A_Soma_B|A_Maior_B:inst1|inst2                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst5                          ; |A_Soma_B|A_Maior_B:inst1|inst5                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst4                          ; |A_Soma_B|A_Maior_B:inst1|inst4                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst10                         ; |A_Soma_B|A_Maior_B:inst1|inst10                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst9                          ; |A_Soma_B|A_Maior_B:inst1|inst9                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst15                         ; |A_Soma_B|A_Maior_B:inst1|inst15                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst14                         ; |A_Soma_B|A_Maior_B:inst1|inst14                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst30                         ; |A_Soma_B|A_Maior_B:inst1|inst30                         ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst                           ; |A_Soma_B|A_Igual_B:inst3|inst                           ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst3                          ; |A_Soma_B|A_Igual_B:inst3|inst3                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst2                          ; |A_Soma_B|A_Igual_B:inst3|inst2                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst5                          ; |A_Soma_B|A_Igual_B:inst3|inst5                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst6                          ; |A_Soma_B|A_Igual_B:inst3|inst6                          ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst16                 ; |A_Soma_B|Complemento_5Bits:inst4|inst16                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst5                  ; |A_Soma_B|Complemento_5Bits:inst4|inst5                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst20                 ; |A_Soma_B|Complemento_5Bits:inst4|inst20                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst17                 ; |A_Soma_B|Complemento_5Bits:inst4|inst17                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst8                  ; |A_Soma_B|Complemento_5Bits:inst4|inst8                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst7                  ; |A_Soma_B|Complemento_5Bits:inst4|inst7                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst18                 ; |A_Soma_B|Complemento_5Bits:inst4|inst18                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst11                 ; |A_Soma_B|Complemento_5Bits:inst4|inst11                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst9                  ; |A_Soma_B|Complemento_5Bits:inst4|inst9                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst19                 ; |A_Soma_B|Complemento_5Bits:inst4|inst19                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst14                 ; |A_Soma_B|Complemento_5Bits:inst4|inst14                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst12                 ; |A_Soma_B|Complemento_5Bits:inst4|inst12                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst22|inst ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst22|inst ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst16                 ; |A_Soma_B|Complemento_5Bits:inst5|inst16                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst5                  ; |A_Soma_B|Complemento_5Bits:inst5|inst5                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst20                 ; |A_Soma_B|Complemento_5Bits:inst5|inst20                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst17                 ; |A_Soma_B|Complemento_5Bits:inst5|inst17                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst8                  ; |A_Soma_B|Complemento_5Bits:inst5|inst8                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst7                  ; |A_Soma_B|Complemento_5Bits:inst5|inst7                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst18                 ; |A_Soma_B|Complemento_5Bits:inst5|inst18                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst11                 ; |A_Soma_B|Complemento_5Bits:inst5|inst11                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst9                  ; |A_Soma_B|Complemento_5Bits:inst5|inst9                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst19                 ; |A_Soma_B|Complemento_5Bits:inst5|inst19                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst14                 ; |A_Soma_B|Complemento_5Bits:inst5|inst14                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst12                 ; |A_Soma_B|Complemento_5Bits:inst5|inst12                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst22|inst ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst22|inst ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst4                    ; |A_Soma_B|Circuito_Somador:inst|inst4                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst2                    ; |A_Soma_B|Circuito_Somador:inst|inst2                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst1                    ; |A_Soma_B|Circuito_Somador:inst|inst1                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst5                    ; |A_Soma_B|Circuito_Somador:inst|inst5                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst21                   ; |A_Soma_B|Circuito_Somador:inst|inst21                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst22                   ; |A_Soma_B|Circuito_Somador:inst|inst22                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst20                   ; |A_Soma_B|Circuito_Somador:inst|inst20                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst10                   ; |A_Soma_B|Circuito_Somador:inst|inst10                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst9                    ; |A_Soma_B|Circuito_Somador:inst|inst9                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst11                   ; |A_Soma_B|Circuito_Somador:inst|inst11                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst24                   ; |A_Soma_B|Circuito_Somador:inst|inst24                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst25                   ; |A_Soma_B|Circuito_Somador:inst|inst25                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst23                   ; |A_Soma_B|Circuito_Somador:inst|inst23                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst13                   ; |A_Soma_B|Circuito_Somador:inst|inst13                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst12                   ; |A_Soma_B|Circuito_Somador:inst|inst12                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst14                   ; |A_Soma_B|Circuito_Somador:inst|inst14                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst26                   ; |A_Soma_B|Circuito_Somador:inst|inst26                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst16                   ; |A_Soma_B|Circuito_Somador:inst|inst16                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst15                   ; |A_Soma_B|Circuito_Somador:inst|inst15                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst17                   ; |A_Soma_B|Circuito_Somador:inst|inst17                   ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst16                 ; |A_Soma_B|Complemento_6Bits:inst2|inst16                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst5                  ; |A_Soma_B|Complemento_6Bits:inst2|inst5                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst20                 ; |A_Soma_B|Complemento_6Bits:inst2|inst20                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst17                 ; |A_Soma_B|Complemento_6Bits:inst2|inst17                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst8                  ; |A_Soma_B|Complemento_6Bits:inst2|inst8                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst7                  ; |A_Soma_B|Complemento_6Bits:inst2|inst7                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst18                 ; |A_Soma_B|Complemento_6Bits:inst2|inst18                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst11                 ; |A_Soma_B|Complemento_6Bits:inst2|inst11                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst9                  ; |A_Soma_B|Complemento_6Bits:inst2|inst9                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst19                 ; |A_Soma_B|Complemento_6Bits:inst2|inst19                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst14                 ; |A_Soma_B|Complemento_6Bits:inst2|inst14                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst12                 ; |A_Soma_B|Complemento_6Bits:inst2|inst12                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst26                 ; |A_Soma_B|Complemento_6Bits:inst2|inst26                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst25                 ; |A_Soma_B|Complemento_6Bits:inst2|inst25                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst24                 ; |A_Soma_B|Complemento_6Bits:inst2|inst24                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst23|inst ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst23|inst ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst2 ; out0             ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                               ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; Node Name                                                ; Output Port Name                                         ; Output Port Type ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; |A_Soma_B|SinalOut                                       ; |A_Soma_B|SinalOut                                       ; pin_out          ;
; |A_Soma_B|B0                                             ; |A_Soma_B|B0                                             ; out              ;
; |A_Soma_B|B1                                             ; |A_Soma_B|B1                                             ; out              ;
; |A_Soma_B|B2                                             ; |A_Soma_B|B2                                             ; out              ;
; |A_Soma_B|B3                                             ; |A_Soma_B|B3                                             ; out              ;
; |A_Soma_B|SINAL_B                                        ; |A_Soma_B|SINAL_B                                        ; out              ;
; |A_Soma_B|A0                                             ; |A_Soma_B|A0                                             ; out              ;
; |A_Soma_B|A1                                             ; |A_Soma_B|A1                                             ; out              ;
; |A_Soma_B|A2                                             ; |A_Soma_B|A2                                             ; out              ;
; |A_Soma_B|A3                                             ; |A_Soma_B|A3                                             ; out              ;
; |A_Soma_B|SINAL_A                                        ; |A_Soma_B|SINAL_A                                        ; out              ;
; |A_Soma_B|inst18                                         ; |A_Soma_B|inst18                                         ; out0             ;
; |A_Soma_B|inst17                                         ; |A_Soma_B|inst17                                         ; out0             ;
; |A_Soma_B|inst9                                          ; |A_Soma_B|inst9                                          ; out0             ;
; |A_Soma_B|inst8                                          ; |A_Soma_B|inst8                                          ; out0             ;
; |A_Soma_B|inst7                                          ; |A_Soma_B|inst7                                          ; out0             ;
; |A_Soma_B|inst23                                         ; |A_Soma_B|inst23                                         ; out0             ;
; |A_Soma_B|inst22                                         ; |A_Soma_B|inst22                                         ; out0             ;
; |A_Soma_B|inst21                                         ; |A_Soma_B|inst21                                         ; out0             ;
; |A_Soma_B|inst14                                         ; |A_Soma_B|inst14                                         ; out0             ;
; |A_Soma_B|inst15                                         ; |A_Soma_B|inst15                                         ; out0             ;
; |A_Soma_B|S4                                             ; |A_Soma_B|S4                                             ; pin_out          ;
; |A_Soma_B|S3                                             ; |A_Soma_B|S3                                             ; pin_out          ;
; |A_Soma_B|S1                                             ; |A_Soma_B|S1                                             ; pin_out          ;
; |A_Soma_B|S0                                             ; |A_Soma_B|S0                                             ; pin_out          ;
; |A_Soma_B|S2                                             ; |A_Soma_B|S2                                             ; pin_out          ;
; |A_Soma_B|A_Maior_B:inst1|inst28                         ; |A_Soma_B|A_Maior_B:inst1|inst28                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst26                         ; |A_Soma_B|A_Maior_B:inst1|inst26                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst27                         ; |A_Soma_B|A_Maior_B:inst1|inst27                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst23                         ; |A_Soma_B|A_Maior_B:inst1|inst23                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst25                         ; |A_Soma_B|A_Maior_B:inst1|inst25                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst17                         ; |A_Soma_B|A_Maior_B:inst1|inst17                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst16                         ; |A_Soma_B|A_Maior_B:inst1|inst16                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst12                         ; |A_Soma_B|A_Maior_B:inst1|inst12                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst11                         ; |A_Soma_B|A_Maior_B:inst1|inst11                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst7                          ; |A_Soma_B|A_Maior_B:inst1|inst7                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst6                          ; |A_Soma_B|A_Maior_B:inst1|inst6                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst2                          ; |A_Soma_B|A_Maior_B:inst1|inst2                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst5                          ; |A_Soma_B|A_Maior_B:inst1|inst5                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst4                          ; |A_Soma_B|A_Maior_B:inst1|inst4                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst10                         ; |A_Soma_B|A_Maior_B:inst1|inst10                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst9                          ; |A_Soma_B|A_Maior_B:inst1|inst9                          ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst15                         ; |A_Soma_B|A_Maior_B:inst1|inst15                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst14                         ; |A_Soma_B|A_Maior_B:inst1|inst14                         ; out0             ;
; |A_Soma_B|A_Maior_B:inst1|inst30                         ; |A_Soma_B|A_Maior_B:inst1|inst30                         ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst                           ; |A_Soma_B|A_Igual_B:inst3|inst                           ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst3                          ; |A_Soma_B|A_Igual_B:inst3|inst3                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst2                          ; |A_Soma_B|A_Igual_B:inst3|inst2                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst5                          ; |A_Soma_B|A_Igual_B:inst3|inst5                          ; out0             ;
; |A_Soma_B|A_Igual_B:inst3|inst6                          ; |A_Soma_B|A_Igual_B:inst3|inst6                          ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst16                 ; |A_Soma_B|Complemento_5Bits:inst4|inst16                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst5                  ; |A_Soma_B|Complemento_5Bits:inst4|inst5                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst20                 ; |A_Soma_B|Complemento_5Bits:inst4|inst20                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst17                 ; |A_Soma_B|Complemento_5Bits:inst4|inst17                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst8                  ; |A_Soma_B|Complemento_5Bits:inst4|inst8                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst7                  ; |A_Soma_B|Complemento_5Bits:inst4|inst7                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst18                 ; |A_Soma_B|Complemento_5Bits:inst4|inst18                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst11                 ; |A_Soma_B|Complemento_5Bits:inst4|inst11                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst9                  ; |A_Soma_B|Complemento_5Bits:inst4|inst9                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst19                 ; |A_Soma_B|Complemento_5Bits:inst4|inst19                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst14                 ; |A_Soma_B|Complemento_5Bits:inst4|inst14                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|inst12                 ; |A_Soma_B|Complemento_5Bits:inst4|inst12                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst22|inst ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst22|inst ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_5Bits:inst4|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst16                 ; |A_Soma_B|Complemento_5Bits:inst5|inst16                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst5                  ; |A_Soma_B|Complemento_5Bits:inst5|inst5                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst20                 ; |A_Soma_B|Complemento_5Bits:inst5|inst20                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst17                 ; |A_Soma_B|Complemento_5Bits:inst5|inst17                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst8                  ; |A_Soma_B|Complemento_5Bits:inst5|inst8                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst7                  ; |A_Soma_B|Complemento_5Bits:inst5|inst7                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst18                 ; |A_Soma_B|Complemento_5Bits:inst5|inst18                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst11                 ; |A_Soma_B|Complemento_5Bits:inst5|inst11                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst9                  ; |A_Soma_B|Complemento_5Bits:inst5|inst9                  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst19                 ; |A_Soma_B|Complemento_5Bits:inst5|inst19                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst14                 ; |A_Soma_B|Complemento_5Bits:inst5|inst14                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|inst12                 ; |A_Soma_B|Complemento_5Bits:inst5|inst12                 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst22|inst ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst22|inst ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_5Bits:inst5|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst4                    ; |A_Soma_B|Circuito_Somador:inst|inst4                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst2                    ; |A_Soma_B|Circuito_Somador:inst|inst2                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst1                    ; |A_Soma_B|Circuito_Somador:inst|inst1                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst5                    ; |A_Soma_B|Circuito_Somador:inst|inst5                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst21                   ; |A_Soma_B|Circuito_Somador:inst|inst21                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst22                   ; |A_Soma_B|Circuito_Somador:inst|inst22                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst20                   ; |A_Soma_B|Circuito_Somador:inst|inst20                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst10                   ; |A_Soma_B|Circuito_Somador:inst|inst10                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst9                    ; |A_Soma_B|Circuito_Somador:inst|inst9                    ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst11                   ; |A_Soma_B|Circuito_Somador:inst|inst11                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst24                   ; |A_Soma_B|Circuito_Somador:inst|inst24                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst25                   ; |A_Soma_B|Circuito_Somador:inst|inst25                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst23                   ; |A_Soma_B|Circuito_Somador:inst|inst23                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst13                   ; |A_Soma_B|Circuito_Somador:inst|inst13                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst12                   ; |A_Soma_B|Circuito_Somador:inst|inst12                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst14                   ; |A_Soma_B|Circuito_Somador:inst|inst14                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst26                   ; |A_Soma_B|Circuito_Somador:inst|inst26                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst16                   ; |A_Soma_B|Circuito_Somador:inst|inst16                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst15                   ; |A_Soma_B|Circuito_Somador:inst|inst15                   ; out0             ;
; |A_Soma_B|Circuito_Somador:inst|inst17                   ; |A_Soma_B|Circuito_Somador:inst|inst17                   ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst16                 ; |A_Soma_B|Complemento_6Bits:inst2|inst16                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst5                  ; |A_Soma_B|Complemento_6Bits:inst2|inst5                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst20                 ; |A_Soma_B|Complemento_6Bits:inst2|inst20                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst17                 ; |A_Soma_B|Complemento_6Bits:inst2|inst17                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst8                  ; |A_Soma_B|Complemento_6Bits:inst2|inst8                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst7                  ; |A_Soma_B|Complemento_6Bits:inst2|inst7                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst18                 ; |A_Soma_B|Complemento_6Bits:inst2|inst18                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst11                 ; |A_Soma_B|Complemento_6Bits:inst2|inst11                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst9                  ; |A_Soma_B|Complemento_6Bits:inst2|inst9                  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst19                 ; |A_Soma_B|Complemento_6Bits:inst2|inst19                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst14                 ; |A_Soma_B|Complemento_6Bits:inst2|inst14                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst12                 ; |A_Soma_B|Complemento_6Bits:inst2|inst12                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst26                 ; |A_Soma_B|Complemento_6Bits:inst2|inst26                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst25                 ; |A_Soma_B|Complemento_6Bits:inst2|inst25                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|inst24                 ; |A_Soma_B|Complemento_6Bits:inst2|inst24                 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst23|inst ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst23|inst ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst3|inst2 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst2|inst2 ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst  ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst  ; out0             ;
; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst2 ; |A_Soma_B|Complemento_6Bits:inst2|Half_Adder:inst1|inst2 ; out0             ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Sep 28 12:57:02 2018
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ProjetoSD -c ProjetoSD
Info: Using vector source file "D:/ProjetoSD/Soma_wf.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of Soma_wf.vwf called ProjetoSD.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       0.00 %
Info: Number of transitions in simulation is 0
Info: Vector file Soma_wf.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Fri Sep 28 12:57:03 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


