TimeQuest Timing Analyzer report for top
Fri May 11 16:53:40 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 13. Setup: 'enc:enc|out_200hz'
 14. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 15. Hold: 'clk'
 16. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 17. Hold: 'enc:enc|out_200hz'
 18. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 19. Recovery: 'clk'
 20. Recovery: 'rs232_rx'
 21. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 22. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 23. Removal: 'rs232_rx'
 24. Removal: 'clk'
 25. Minimum Pulse Width: 'clk'
 26. Minimum Pulse Width: 'rs232_rx'
 27. Minimum Pulse Width: 'enc:enc|out_200hz'
 28. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 29. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; enc:enc|out_200hz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enc:enc|out_200hz }                         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }       ;
; rs232_rx                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                  ;
; speed_select:speed_select|buad_clk_rx_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg } ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 59.28 MHz  ; 59.28 MHz       ; clk                                       ;      ;
; 74.63 MHz  ; 74.63 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 153.23 MHz ; 153.23 MHz      ; enc:enc|out_200hz                         ;      ;
; 446.23 MHz ; 446.23 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -15.869 ; -2067.761     ;
; speed_select:speed_select|buad_clk_rx_reg ; -6.200  ; -101.094      ;
; enc:enc|out_200hz                         ; -5.526  ; -55.569       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.241  ; -1.241        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.820 ; -1.820        ;
; speed_select:speed_select|buad_clk_rx_reg ; -0.098 ; -0.294        ;
; enc:enc|out_200hz                         ; 1.680  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.687  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Recovery Summary                                                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -4.285 ; -611.739      ;
; rs232_rx                                  ; -2.159 ; -2.159        ;
; speed_select:speed_select|buad_clk_rx_reg ; 0.458  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Removal Summary                                                    ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -0.512 ; -0.512        ;
; rs232_rx                                  ; 2.605  ; 0.000         ;
; clk                                       ; 2.980  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Minimum Pulse Width Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.289 ; -2.289        ;
; rs232_rx                                  ; -2.289 ; -2.289        ;
; enc:enc|out_200hz                         ; 0.234  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg ; 0.234  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                 ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -15.869 ; Rx_cmd[23] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.536     ;
; -15.731 ; Rx_cmd[21] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.398     ;
; -15.378 ; Rx_cmd[23] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.045     ;
; -15.240 ; Rx_cmd[21] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.907     ;
; -15.197 ; Rx_cmd[15] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.864     ;
; -15.132 ; Rx_cmd[23] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.799     ;
; -15.126 ; Rx_cmd[23] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.793     ;
; -15.106 ; Rx_cmd[13] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.773     ;
; -15.102 ; Rx_cmd[23] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.769     ;
; -15.101 ; Rx_cmd[23] ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.768     ;
; -15.099 ; Rx_cmd[23] ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.766     ;
; -15.098 ; Rx_cmd[23] ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.765     ;
; -15.053 ; Rx_cmd[18] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.720     ;
; -14.994 ; Rx_cmd[21] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.661     ;
; -14.988 ; Rx_cmd[21] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.655     ;
; -14.964 ; Rx_cmd[21] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.631     ;
; -14.963 ; Rx_cmd[21] ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.630     ;
; -14.961 ; Rx_cmd[21] ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.628     ;
; -14.960 ; Rx_cmd[21] ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.627     ;
; -14.959 ; Rx_cmd[7]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.626     ;
; -14.801 ; Rx_cmd[5]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.468     ;
; -14.706 ; Rx_cmd[15] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.373     ;
; -14.702 ; Rx_cmd[23] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.369     ;
; -14.676 ; Rx_cmd[23] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.343     ;
; -14.666 ; Rx_cmd[22] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.333     ;
; -14.665 ; Rx_cmd[3]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.332     ;
; -14.630 ; Rx_cmd[9]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.297     ;
; -14.615 ; Rx_cmd[13] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.282     ;
; -14.594 ; Rx_cmd[23] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.261     ;
; -14.564 ; Rx_cmd[21] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.231     ;
; -14.556 ; Rx_cmd[16] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.223     ;
; -14.538 ; Rx_cmd[21] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.205     ;
; -14.507 ; Rx_cmd[23] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.174     ;
; -14.503 ; Rx_cmd[8]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.170     ;
; -14.500 ; Rx_cmd[17] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.167     ;
; -14.468 ; Rx_cmd[7]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.135     ;
; -14.460 ; Rx_cmd[15] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.127     ;
; -14.458 ; Rx_cmd[3]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.125     ;
; -14.456 ; Rx_cmd[21] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.123     ;
; -14.454 ; Rx_cmd[15] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.121     ;
; -14.433 ; Rx_cmd[23] ; linkSPM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.100     ;
; -14.430 ; Rx_cmd[15] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.097     ;
; -14.429 ; Rx_cmd[15] ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.096     ;
; -14.427 ; Rx_cmd[23] ; linkFWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.094     ;
; -14.427 ; Rx_cmd[15] ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.094     ;
; -14.426 ; Rx_cmd[15] ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.093     ;
; -14.422 ; Rx_cmd[3]  ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.089     ;
; -14.420 ; Rx_cmd[6]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.087     ;
; -14.416 ; Rx_cmd[3]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.083     ;
; -14.392 ; Rx_cmd[3]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.059     ;
; -14.388 ; Rx_cmd[3]  ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.055     ;
; -14.369 ; Rx_cmd[13] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.036     ;
; -14.369 ; Rx_cmd[21] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.036     ;
; -14.363 ; Rx_cmd[13] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.030     ;
; -14.339 ; Rx_cmd[13] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.006     ;
; -14.338 ; Rx_cmd[13] ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.005     ;
; -14.336 ; Rx_cmd[13] ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.003     ;
; -14.335 ; Rx_cmd[13] ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.002     ;
; -14.316 ; Rx_cmd[18] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.983     ;
; -14.313 ; Rx_cmd[18] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.980     ;
; -14.310 ; Rx_cmd[5]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.977     ;
; -14.310 ; Rx_cmd[18] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.977     ;
; -14.308 ; Rx_cmd[23] ; linkPWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.975     ;
; -14.295 ; Rx_cmd[21] ; linkSPM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.962     ;
; -14.289 ; Rx_cmd[21] ; linkFWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.956     ;
; -14.286 ; Rx_cmd[18] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.953     ;
; -14.282 ; Rx_cmd[18] ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.949     ;
; -14.237 ; Rx_cmd[23] ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.904     ;
; -14.225 ; Rx_cmd[23] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.892     ;
; -14.224 ; Rx_cmd[23] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.891     ;
; -14.222 ; Rx_cmd[7]  ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.889     ;
; -14.216 ; Rx_cmd[7]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.883     ;
; -14.192 ; Rx_cmd[7]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.859     ;
; -14.191 ; Rx_cmd[7]  ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.858     ;
; -14.189 ; Rx_cmd[7]  ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.856     ;
; -14.188 ; Rx_cmd[7]  ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.855     ;
; -14.181 ; Rx_cmd[3]  ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.848     ;
; -14.179 ; Rx_cmd[3]  ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.846     ;
; -14.175 ; Rx_cmd[22] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.842     ;
; -14.170 ; Rx_cmd[21] ; linkPWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.837     ;
; -14.099 ; Rx_cmd[21] ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.766     ;
; -14.087 ; Rx_cmd[21] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.754     ;
; -14.086 ; Rx_cmd[21] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.753     ;
; -14.078 ; Rx_cmd[23] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.745     ;
; -14.064 ; Rx_cmd[5]  ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.731     ;
; -14.058 ; Rx_cmd[5]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.725     ;
; -14.055 ; Rx_cmd[16] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.722     ;
; -14.042 ; Rx_cmd[18] ; linkFWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.709     ;
; -14.038 ; Rx_cmd[18] ; linkSPM         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.705     ;
; -14.036 ; Rx_cmd[18] ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.703     ;
; -14.034 ; Rx_cmd[5]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.701     ;
; -14.034 ; Rx_cmd[18] ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.701     ;
; -14.033 ; Rx_cmd[5]  ; linkCMP         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.700     ;
; -14.031 ; Rx_cmd[5]  ; linkUST         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.698     ;
; -14.030 ; Rx_cmd[5]  ; linkPIT         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.697     ;
; -14.030 ; Rx_cmd[15] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 14.697     ;
; -14.019 ; Rx_cmd[16] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.686     ;
; -14.013 ; Rx_cmd[16] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.680     ;
; -14.005 ; Rx_cmd[23] ; linkFSS         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.672     ;
; -14.004 ; Rx_cmd[15] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 14.671     ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -6.200 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.367      ;
; -6.186 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.353      ;
; -6.186 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.353      ;
; -6.186 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.353      ;
; -6.186 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.353      ;
; -6.186 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.353      ;
; -5.870 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.037      ;
; -5.856 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.023      ;
; -5.856 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.023      ;
; -5.856 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.023      ;
; -5.856 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.023      ;
; -5.856 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 6.023      ;
; -5.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.934      ;
; -5.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.934      ;
; -5.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.934      ;
; -5.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.934      ;
; -5.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.934      ;
; -5.762 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.929      ;
; -5.762 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.929      ;
; -5.762 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.929      ;
; -5.649 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.816      ;
; -5.649 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.816      ;
; -5.649 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.816      ;
; -5.649 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.816      ;
; -5.649 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.816      ;
; -5.432 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.599      ;
; -5.432 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.599      ;
; -5.432 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.599      ;
; -5.343 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.510      ;
; -5.343 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.510      ;
; -5.343 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.510      ;
; -5.225 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.392      ;
; -5.225 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.392      ;
; -5.225 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.392      ;
; -5.002 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.169      ;
; -4.937 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.104      ;
; -4.937 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.104      ;
; -4.926 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.093      ;
; -4.926 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.093      ;
; -4.924 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.091      ;
; -4.756 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 5.423      ;
; -4.706 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.873      ;
; -4.673 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 5.340      ;
; -4.658 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.825      ;
; -4.601 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 5.268      ;
; -4.596 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.763      ;
; -4.594 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.761      ;
; -4.577 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.744      ;
; -4.572 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.739      ;
; -4.564 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.731      ;
; -4.454 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.621      ;
; -4.443 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.610      ;
; -4.321 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.488      ;
; -4.319 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.486      ;
; -4.276 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.443      ;
; -4.244 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.411      ;
; -4.194 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.361      ;
; -4.193 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.360      ;
; -4.188 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.355      ;
; -4.175 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.342      ;
; -4.124 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.291      ;
; -4.050 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.217      ;
; -4.019 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.186      ;
; -3.981 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.648      ;
; -3.973 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.140      ;
; -3.825 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.992      ;
; -3.815 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.982      ;
; -3.815 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.982      ;
; -3.782 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.949      ;
; -3.771 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.938      ;
; -3.704 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.871      ;
; -3.593 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.260      ;
; -3.525 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.192      ;
; -3.326 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.993      ;
; -3.298 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.465      ;
; -2.832 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.499      ;
; -2.819 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.486      ;
; -2.661 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.328      ;
; -2.577 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.244      ;
; -2.331 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.998      ;
; -2.330 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.997      ;
; -2.224 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.891      ;
; -2.152 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.819      ;
; -2.147 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.814      ;
; -2.119 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.786      ;
; -1.883 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.631      ; 6.681      ;
; -1.868 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.535      ;
; -1.868 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.535      ;
; -1.866 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.533      ;
; -1.865 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.532      ;
; -1.849 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.516      ;
; -1.775 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.442      ;
; -1.731 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.398      ;
; -1.720 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.387      ;
; -1.682 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.349      ;
; -1.676 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.343      ;
; -1.573 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.240      ;
; -1.566 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.233      ;
; -1.560 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.227      ;
; -1.552 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.219      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'enc:enc|out_200hz'                                                                                                                    ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.526 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.193      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.023      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.249 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.916      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.992 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.659      ;
; -4.606 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.273      ;
; -4.213 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.880      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.200 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.867      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -4.010 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.677      ;
; -3.551 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.218      ;
; -3.406 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.073      ;
; -3.403 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.070      ;
; -3.164 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.831      ;
; -2.814 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.481      ;
; -1.836 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.503      ;
; -1.835 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.502      ;
; -1.832 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.499      ;
; -1.680 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.347      ;
; -1.679 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.346      ;
; -1.612 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.279      ;
; -1.252 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.919      ;
; -1.240 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.907      ;
; -1.235 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.902      ;
; -1.234 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.901      ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.241 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.908      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.820 ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                   ; clk         ; 0.000        ; 3.681      ; 2.458      ;
; -1.320 ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                   ; clk         ; -0.500       ; 3.681      ; 2.458      ;
; 1.078  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.257  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.535      ;
; 1.646  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[7]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.649  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.650  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.655  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.658  ; Buff_temp[13]                                                   ; Buff_temp[13]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.658  ; Buff_temp[18]                                                   ; Buff_temp[18]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.659  ; Buff_temp[19]                                                   ; Buff_temp[19]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660  ; Buff_temp[3]                                                    ; Buff_temp[11]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.670  ; Buff_temp[10]                                                   ; Buff_temp[10]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.674  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.688  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.909      ;
; 1.689  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.910      ;
; 1.693  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.696  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.738  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.959      ;
; 1.757  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.535      ;
; 1.758  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.765  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.986      ;
; 1.786  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.795  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.797  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.018      ;
; 1.898  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.898  ; uart_instance:uart_instance1|rst_cnt[0]                         ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.899  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.907  ; linkKPP                                                         ; linkKPP                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.907  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.908  ; Buff_temp[16]                                                   ; Buff_temp[16]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.918  ; linkEWM                                                         ; linkEWM                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.923  ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[5]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[3]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[4]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[0]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[1]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.931  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[2]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 6.209      ;
; 1.933  ; Current.SAVE                                                    ; Current.IDLE                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.935  ; Buff_temp[9]                                                    ; Buff_temp[17]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.935  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.936  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.939  ; Buff_temp[12]                                                   ; Buff_temp[20]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.940  ; uart_instance:uart_instance1|rst_cnt[14]                        ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.954  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.959  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.959  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.962  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.964  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[3]     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.185      ;
; 1.966  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.975  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay     ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 2.033  ; speed_select:speed_select|cnt_rx[12]                            ; speed_select:speed_select|cnt_rx[12]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.254      ;
; 2.049  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]        ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]        ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.270      ;
; 2.073  ; Buff_temp[4]                                                    ; Buff_temp[4]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.294      ;
; 2.098  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.107  ; Buff_temp[17]                                                   ; Buff_temp[17]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; linkPWT                                                         ; linkPWT                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]       ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; speed_select:speed_select|cnt_rx[6]                             ; speed_select:speed_select|cnt_rx[6]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.108  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.116  ; enc:enc|count_reg[6]                                            ; enc:enc|count_reg[6]                                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; enc:enc|count_reg[16]                                           ; enc:enc|count_reg[16]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]    ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]    ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[23]                                           ; enc:enc|count_reg[23]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[13]                                           ; enc:enc|count_reg[13]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_rx[8]                             ; speed_select:speed_select|cnt_rx[8]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.125  ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; linkFWM                                                         ; linkFWM                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]    ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[17]                                           ; enc:enc|count_reg[17]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[18]                                           ; enc:enc|count_reg[18]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[25]                                           ; enc:enc|count_reg[25]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[5]                                            ; enc:enc|count_reg[5]                                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[7]                                            ; enc:enc|count_reg[7]                                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[8]                                            ; enc:enc|count_reg[8]                                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; enc:enc|count_reg[15]                                           ; enc:enc|count_reg[15]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; linkPWM                                                         ; linkPWM                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.133  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.133  ; tx_start_f_7bit                                                 ; tx_start_f_7bit                                                 ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; enc:enc|count_reg[26]                                           ; enc:enc|count_reg[26]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_rx[3]                             ; speed_select:speed_select|cnt_rx[3]                             ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.355      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.098 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.130      ;
; -0.098 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.130      ;
; -0.098 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.130      ;
; 0.326  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.554      ;
; 0.326  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.554      ;
; 0.326  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.554      ;
; 0.326  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.554      ;
; 0.326  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.554      ;
; 0.402  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.130      ;
; 0.402  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.130      ;
; 0.402  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.130      ;
; 0.826  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.554      ;
; 0.826  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.554      ;
; 0.826  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.554      ;
; 0.826  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.554      ;
; 0.826  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.554      ;
; 0.864  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.716      ;
; 0.868  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.720      ;
; 0.903  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.755      ;
; 0.911  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.763      ;
; 0.929  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.781      ;
; 0.930  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 5.782      ;
; 1.364  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.716      ;
; 1.368  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.720      ;
; 1.372  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 6.224      ;
; 1.402  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.623      ;
; 1.403  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.755      ;
; 1.411  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.763      ;
; 1.429  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.781      ;
; 1.430  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 5.782      ;
; 1.829  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 6.681      ;
; 1.872  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 6.224      ;
; 1.998  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.219      ;
; 2.006  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.227      ;
; 2.012  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.233      ;
; 2.019  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.240      ;
; 2.122  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.343      ;
; 2.128  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.349      ;
; 2.166  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.387      ;
; 2.177  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.398      ;
; 2.221  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.442      ;
; 2.295  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.516      ;
; 2.311  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.532      ;
; 2.312  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.533      ;
; 2.314  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.535      ;
; 2.314  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.535      ;
; 2.329  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 6.681      ;
; 2.565  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.786      ;
; 2.593  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.814      ;
; 2.598  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.819      ;
; 2.670  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.891      ;
; 2.776  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.997      ;
; 2.777  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.998      ;
; 3.023  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.244      ;
; 3.107  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.328      ;
; 3.183  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.904      ;
; 3.211  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.932      ;
; 3.220  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.941      ;
; 3.265  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.486      ;
; 3.278  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.499      ;
; 3.724  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.445      ;
; 3.744  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.465      ;
; 3.772  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.993      ;
; 3.901  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.622      ;
; 3.905  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.626      ;
; 3.911  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.632      ;
; 3.929  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.650      ;
; 3.938  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.659      ;
; 3.971  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.192      ;
; 3.992  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.713      ;
; 4.039  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.260      ;
; 4.150  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.871      ;
; 4.151  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.872      ;
; 4.217  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.938      ;
; 4.228  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.949      ;
; 4.271  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.992      ;
; 4.427  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.648      ;
; 4.430  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.151      ;
; 4.434  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.155      ;
; 4.465  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.186      ;
; 4.496  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.217      ;
; 4.570  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.291      ;
; 4.617  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.338      ;
; 4.621  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.342      ;
; 4.690  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.411      ;
; 4.900  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.621      ;
; 4.991  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.712      ;
; 5.018  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.739      ;
; 5.022  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.743      ;
; 5.034  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.755      ;
; 5.037  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.758      ;
; 5.040  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.761      ;
; 5.041  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.762      ;
; 5.042  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.763      ;
; 5.047  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 5.268      ;
; 5.119  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 5.340      ;
; 5.202  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 5.423      ;
; 5.364  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.085      ;
; 5.370  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.091      ;
; 5.448  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.169      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'enc:enc|out_200hz'                                                                                                                    ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; 1.680 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.901      ;
; 1.681 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.902      ;
; 1.686 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.907      ;
; 1.698 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.919      ;
; 2.058 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.279      ;
; 2.125 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.348      ;
; 2.221 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.442      ;
; 2.231 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.452      ;
; 2.240 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.461      ;
; 2.278 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.499      ;
; 2.281 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.502      ;
; 2.282 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.503      ;
; 2.526 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.747      ;
; 2.553 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.774      ;
; 2.616 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.837      ;
; 2.958 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.180      ;
; 3.069 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.290      ;
; 3.070 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.291      ;
; 3.161 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.382      ;
; 3.171 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.392      ;
; 3.180 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.180 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.260 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.481      ;
; 3.291 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.512      ;
; 3.385 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.606      ;
; 3.496 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.717      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.607 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.828      ;
; 3.610 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.831      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.718 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.939      ;
; 3.786 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.007      ;
; 3.849 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.070      ;
; 3.852 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.073      ;
; 3.997 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.218      ;
; 4.187 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.408      ;
; 4.187 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.408      ;
; 4.187 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.408      ;
; 4.456 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.677      ;
; 4.456 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.677      ;
; 4.456 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.677      ;
; 4.646 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.867      ;
; 4.646 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.867      ;
; 4.646 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.867      ;
; 4.646 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.867      ;
; 4.659 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.880      ;
; 5.052 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.273      ;
; 5.438 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.659      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.695 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.916      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.972 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.193      ;
; 5.972 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.193      ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.687 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.908      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                                           ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.285 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.952      ;
; -4.285 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.952      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.233 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.900      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|bps_sel     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.194 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.861      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[6]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[5]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -4.157 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.824      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.879 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.546      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.823 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.490      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.718 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.385      ;
; -3.718 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.385      ;
; -3.718 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.385      ;
; -3.718 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.385      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|bps_sel        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[10]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.704 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[11]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.371      ;
; -3.702 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[6]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[5]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.697 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.364      ;
; -3.695 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[7]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.362      ;
; -3.695 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[6]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.362      ;
; -3.695 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[5]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.362      ;
; -3.695 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[3]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.362      ;
; -3.695 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[2]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.362      ;
; -3.683 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.350      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.659 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.326      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.655 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.322      ;
; -3.623 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.290      ;
; -3.623 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.290      ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.159 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; 1.755      ; 4.581      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.458 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.631      ; 4.716      ;
; 0.958 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 4.631      ; 4.716      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.512 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.631      ; 4.716      ;
; -0.012 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.631      ; 4.716      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 2.605 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; 1.755      ; 4.581      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                                           ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.980 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[12]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.201      ;
; 2.980 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[11]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.201      ;
; 2.980 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[10]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.201      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[11]        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[12]        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|bps_sel     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.003 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.224      ;
; 3.344 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[13]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.565      ;
; 3.344 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[9]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.565      ;
; 3.344 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[8]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.565      ;
; 3.397 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.618      ;
; 3.397 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.618      ;
; 3.397 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.618      ;
; 3.464 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.685      ;
; 3.464 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.685      ;
; 3.464 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.685      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|state.TRAN     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.481 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.702      ;
; 3.953 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.174      ;
; 3.953 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[10]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.174      ;
; 3.953 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.174      ;
; 3.981 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|rs_tx       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.202      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 3.991 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.212      ;
; 4.003 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.224      ;
; 4.003 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.224      ;
; 4.003 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.224      ;
; 4.010 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.231      ;
; 4.046 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_sign   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.267      ;
; 4.046 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.267      ;
; 4.053 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.274      ;
; 4.053 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.274      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.054 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.275      ;
; 4.069 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.069 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.069 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.069 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.069 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.069 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.290      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.101 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.322      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.105 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.326      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.129 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.350      ;
; 4.141 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.362      ;
; 4.141 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[6]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.362      ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'enc:enc|out_200hz'                                                                             ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; 6.416 ; 6.416 ; Rise       ; clk                                       ;
;  BusC[57] ; clk                                       ; 6.416 ; 6.416 ; Rise       ; clk                                       ;
;  BusC[61] ; clk                                       ; 5.408 ; 5.408 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 5.398 ; 5.398 ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; 3.072 ; 3.072 ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 2.383 ; 2.383 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; -2.684 ; -2.684 ; Rise       ; clk                                       ;
;  BusC[57] ; clk                                       ; -3.780 ; -3.780 ; Rise       ; clk                                       ;
;  BusC[61] ; clk                                       ; -2.684 ; -2.684 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -2.333 ; -2.333 ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; -2.514 ; -2.514 ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -0.864 ; -0.864 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; BusA[*]   ; clk               ; 16.665 ; 16.665 ; Rise       ; clk               ;
;  BusA[8]  ; clk               ; 15.694 ; 15.694 ; Rise       ; clk               ;
;  BusA[15] ; clk               ; 15.086 ; 15.086 ; Rise       ; clk               ;
;  BusA[17] ; clk               ; 16.665 ; 16.665 ; Rise       ; clk               ;
; BusC[*]   ; clk               ; 13.202 ; 13.202 ; Rise       ; clk               ;
;  BusC[50] ; clk               ; 11.235 ; 11.235 ; Rise       ; clk               ;
;  BusC[57] ; clk               ; 13.202 ; 13.202 ; Rise       ; clk               ;
;  BusC[61] ; clk               ; 12.741 ; 12.741 ; Rise       ; clk               ;
; BusE[*]   ; clk               ; 18.256 ; 18.256 ; Rise       ; clk               ;
;  BusE[83] ; clk               ; 17.940 ; 17.940 ; Rise       ; clk               ;
;  BusE[87] ; clk               ; 18.256 ; 18.256 ; Rise       ; clk               ;
;  BusE[91] ; clk               ; 14.584 ; 14.584 ; Rise       ; clk               ;
; led       ; clk               ; 10.460 ; 10.460 ; Rise       ; clk               ;
; BusA[*]   ; enc:enc|out_200hz ; 9.821  ; 9.821  ; Rise       ; enc:enc|out_200hz ;
;  BusA[5]  ; enc:enc|out_200hz ; 9.821  ; 9.821  ; Rise       ; enc:enc|out_200hz ;
; BusC[*]   ; enc:enc|out_200hz ; 12.337 ; 12.337 ; Rise       ; enc:enc|out_200hz ;
;  BusC[57] ; enc:enc|out_200hz ; 11.531 ; 11.531 ; Rise       ; enc:enc|out_200hz ;
;  BusC[61] ; enc:enc|out_200hz ; 12.337 ; 12.337 ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; BusA[*]   ; clk               ; 13.552 ; 13.552 ; Rise       ; clk               ;
;  BusA[8]  ; clk               ; 14.160 ; 14.160 ; Rise       ; clk               ;
;  BusA[15] ; clk               ; 13.552 ; 13.552 ; Rise       ; clk               ;
;  BusA[17] ; clk               ; 13.684 ; 13.684 ; Rise       ; clk               ;
; BusC[*]   ; clk               ; 9.830  ; 9.830  ; Rise       ; clk               ;
;  BusC[50] ; clk               ; 9.830  ; 9.830  ; Rise       ; clk               ;
;  BusC[57] ; clk               ; 10.584 ; 10.584 ; Rise       ; clk               ;
;  BusC[61] ; clk               ; 11.967 ; 11.967 ; Rise       ; clk               ;
; BusE[*]   ; clk               ; 13.306 ; 13.306 ; Rise       ; clk               ;
;  BusE[83] ; clk               ; 16.661 ; 16.661 ; Rise       ; clk               ;
;  BusE[87] ; clk               ; 14.501 ; 14.501 ; Rise       ; clk               ;
;  BusE[91] ; clk               ; 13.306 ; 13.306 ; Rise       ; clk               ;
; led       ; clk               ; 10.460 ; 10.460 ; Rise       ; clk               ;
; BusA[*]   ; enc:enc|out_200hz ; 9.821  ; 9.821  ; Rise       ; enc:enc|out_200hz ;
;  BusA[5]  ; enc:enc|out_200hz ; 9.821  ; 9.821  ; Rise       ; enc:enc|out_200hz ;
; BusC[*]   ; enc:enc|out_200hz ; 11.531 ; 11.531 ; Rise       ; enc:enc|out_200hz ;
;  BusC[57] ; enc:enc|out_200hz ; 11.531 ; 11.531 ; Rise       ; enc:enc|out_200hz ;
;  BusC[61] ; enc:enc|out_200hz ; 12.337 ; 12.337 ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+--------+--------+------------+-------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[15]   ; BusA[14]    ; 6.486  ;    ;    ; 6.486  ;
; BusA[16]   ; BusA[2]     ; 7.178  ;    ;    ; 7.178  ;
; BusA[16]   ; BusD[73]    ; 9.388  ;    ;    ; 9.388  ;
; BusA[18]   ; BusE[87]    ; 16.059 ;    ;    ; 16.059 ;
; BusA[19]   ; BusE[87]    ; 15.429 ;    ;    ; 15.429 ;
; BusA[20]   ; BusE[83]    ; 17.594 ;    ;    ; 17.594 ;
; BusA[21]   ; BusE[91]    ; 14.746 ;    ;    ; 14.746 ;
; BusB[40]   ; BusA[8]     ; 13.334 ;    ;    ; 13.334 ;
; BusB[40]   ; BusA[15]    ; 12.726 ;    ;    ; 12.726 ;
; BusC[48]   ; BusA[8]     ; 13.918 ;    ;    ; 13.918 ;
; BusC[48]   ; BusA[15]    ; 13.310 ;    ;    ; 13.310 ;
; BusC[48]   ; BusE[83]    ; 16.118 ;    ;    ; 16.118 ;
; BusC[52]   ; BusE[87]    ; 12.041 ;    ;    ; 12.041 ;
; BusC[54]   ; BusA[17]    ; 16.402 ;    ;    ; 16.402 ;
; BusC[55]   ; BusE[91]    ; 10.899 ;    ;    ; 10.899 ;
; BusD[69]   ; BusA[8]     ; 14.287 ;    ;    ; 14.287 ;
; BusD[69]   ; BusA[15]    ; 13.679 ;    ;    ; 13.679 ;
; BusD[69]   ; BusA[17]    ; 15.589 ;    ;    ; 15.589 ;
; BusD[75]   ; BusA[8]     ; 14.749 ;    ;    ; 14.749 ;
; BusD[75]   ; BusA[15]    ; 14.141 ;    ;    ; 14.141 ;
; BusE[83]   ; BusA[20]    ; 9.101  ;    ;    ; 9.101  ;
; BusE[83]   ; BusC[48]    ; 9.687  ;    ;    ; 9.687  ;
; BusE[85]   ; BusA[18]    ; 9.898  ;    ;    ; 9.898  ;
; BusE[85]   ; BusA[19]    ; 9.221  ;    ;    ; 9.221  ;
; BusE[85]   ; BusC[50]    ; 12.261 ;    ;    ; 12.261 ;
; BusE[85]   ; BusE[87]    ; 16.205 ;    ;    ; 16.205 ;
; BusE[91]   ; BusA[21]    ; 8.464  ;    ;    ; 8.464  ;
; BusE[91]   ; BusC[55]    ; 10.290 ;    ;    ; 10.290 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[15]   ; BusA[14]    ; 6.486  ;    ;    ; 6.486  ;
; BusA[16]   ; BusA[2]     ; 7.178  ;    ;    ; 7.178  ;
; BusA[16]   ; BusD[73]    ; 9.388  ;    ;    ; 9.388  ;
; BusA[18]   ; BusE[87]    ; 16.059 ;    ;    ; 16.059 ;
; BusA[19]   ; BusE[87]    ; 15.429 ;    ;    ; 15.429 ;
; BusA[20]   ; BusE[83]    ; 17.594 ;    ;    ; 17.594 ;
; BusA[21]   ; BusE[91]    ; 14.746 ;    ;    ; 14.746 ;
; BusB[40]   ; BusA[8]     ; 13.334 ;    ;    ; 13.334 ;
; BusB[40]   ; BusA[15]    ; 12.726 ;    ;    ; 12.726 ;
; BusC[48]   ; BusA[8]     ; 13.918 ;    ;    ; 13.918 ;
; BusC[48]   ; BusA[15]    ; 13.310 ;    ;    ; 13.310 ;
; BusC[48]   ; BusE[83]    ; 16.118 ;    ;    ; 16.118 ;
; BusC[52]   ; BusE[87]    ; 12.041 ;    ;    ; 12.041 ;
; BusC[54]   ; BusA[17]    ; 16.402 ;    ;    ; 16.402 ;
; BusC[55]   ; BusE[91]    ; 10.899 ;    ;    ; 10.899 ;
; BusD[69]   ; BusA[8]     ; 14.287 ;    ;    ; 14.287 ;
; BusD[69]   ; BusA[15]    ; 13.679 ;    ;    ; 13.679 ;
; BusD[69]   ; BusA[17]    ; 15.589 ;    ;    ; 15.589 ;
; BusD[75]   ; BusA[8]     ; 14.749 ;    ;    ; 14.749 ;
; BusD[75]   ; BusA[15]    ; 14.141 ;    ;    ; 14.141 ;
; BusE[83]   ; BusA[20]    ; 9.101  ;    ;    ; 9.101  ;
; BusE[83]   ; BusC[48]    ; 9.687  ;    ;    ; 9.687  ;
; BusE[85]   ; BusA[18]    ; 9.898  ;    ;    ; 9.898  ;
; BusE[85]   ; BusA[19]    ; 9.221  ;    ;    ; 9.221  ;
; BusE[85]   ; BusC[50]    ; 12.261 ;    ;    ; 12.261 ;
; BusE[85]   ; BusE[87]    ; 16.205 ;    ;    ; 16.205 ;
; BusE[91]   ; BusA[21]    ; 8.464  ;    ;    ; 8.464  ;
; BusE[91]   ; BusC[55]    ; 10.290 ;    ;    ; 10.290 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 9.104  ;      ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 11.295 ;      ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 9.195  ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 12.931 ;      ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 9.104  ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 12.922 ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 12.624 ;      ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 10.554 ;      ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 9.926  ;      ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 10.327 ;      ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 10.327 ;      ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 7.201  ;      ; Rise       ; clk             ;
;  BusC[48] ; clk        ; 7.201  ;      ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 10.092 ;      ; Rise       ; clk             ;
;  BusC[55] ; clk        ; 7.306  ;      ; Rise       ; clk             ;
;  BusC[57] ; clk        ; 13.196 ;      ; Rise       ; clk             ;
;  BusC[61] ; clk        ; 11.234 ;      ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.214  ;      ; Rise       ; clk             ;
;  BusD[73] ; clk        ; 7.214  ;      ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 12.955 ;      ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 12.955 ;      ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 13.109 ;      ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 13.025 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 9.104  ;      ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 11.295 ;      ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 9.195  ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 11.813 ;      ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 9.104  ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 11.804 ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 10.706 ;      ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 10.554 ;      ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 9.926  ;      ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 10.327 ;      ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 10.327 ;      ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 7.201  ;      ; Rise       ; clk             ;
;  BusC[48] ; clk        ; 7.201  ;      ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 9.051  ;      ; Rise       ; clk             ;
;  BusC[55] ; clk        ; 7.306  ;      ; Rise       ; clk             ;
;  BusC[57] ; clk        ; 13.050 ;      ; Rise       ; clk             ;
;  BusC[61] ; clk        ; 10.795 ;      ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.214  ;      ; Rise       ; clk             ;
;  BusD[73] ; clk        ; 7.214  ;      ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 10.321 ;      ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 11.880 ;      ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 10.321 ;      ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 11.950 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 9.104     ;           ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 11.295    ;           ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 9.195     ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 12.931    ;           ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 9.104     ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 12.922    ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 12.624    ;           ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 10.554    ;           ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 9.926     ;           ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 10.327    ;           ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 10.327    ;           ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 7.201     ;           ; Rise       ; clk             ;
;  BusC[48] ; clk        ; 7.201     ;           ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 10.092    ;           ; Rise       ; clk             ;
;  BusC[55] ; clk        ; 7.306     ;           ; Rise       ; clk             ;
;  BusC[57] ; clk        ; 13.196    ;           ; Rise       ; clk             ;
;  BusC[61] ; clk        ; 11.234    ;           ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.214     ;           ; Rise       ; clk             ;
;  BusD[73] ; clk        ; 7.214     ;           ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 12.955    ;           ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 12.955    ;           ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 13.109    ;           ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 13.025    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 9.104     ;           ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 11.295    ;           ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 9.195     ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 11.813    ;           ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 9.104     ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 11.804    ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 10.706    ;           ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 10.554    ;           ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 9.926     ;           ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 10.327    ;           ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 10.327    ;           ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 7.201     ;           ; Rise       ; clk             ;
;  BusC[48] ; clk        ; 7.201     ;           ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 9.051     ;           ; Rise       ; clk             ;
;  BusC[55] ; clk        ; 7.306     ;           ; Rise       ; clk             ;
;  BusC[57] ; clk        ; 13.050    ;           ; Rise       ; clk             ;
;  BusC[61] ; clk        ; 10.795    ;           ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.214     ;           ; Rise       ; clk             ;
;  BusD[73] ; clk        ; 7.214     ;           ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 10.321    ;           ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 11.880    ;           ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 10.321    ;           ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 11.950    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 15036    ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 15036    ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 172      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 172      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 203   ; 203  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Fri May 11 16:53:34 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name enc:enc|out_200hz enc:enc|out_200hz
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.869
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.869           -2067.761 clk 
    Info (332119):    -6.200            -101.094 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -5.526             -55.569 enc:enc|out_200hz 
    Info (332119):    -1.241              -1.241 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -1.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.820              -1.820 clk 
    Info (332119):    -0.098              -0.294 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.680               0.000 enc:enc|out_200hz 
    Info (332119):     1.687               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -4.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.285            -611.739 clk 
    Info (332119):    -2.159              -2.159 rs232_rx 
    Info (332119):     0.458               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -0.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.512              -0.512 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     2.605               0.000 rs232_rx 
    Info (332119):     2.980               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 enc:enc|out_200hz 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Fri May 11 16:53:40 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


