Pr谩ctica de Contrase帽a con Maquina de estados y mensaje de salida.

 Descripci贸n

Este proyecto implementa y prueba un sistema de contrase帽a haciendo uso de 10 switches que representan los numeros del 0 al 9, en donde a traves de una maquina de estados, el sistema muestra un mensaje de done en los displays de 7 segmentos cuando la contrase帽a de 4 digitos es introducida correctamente y secuencialmente, de lo contrario imprime un mensaje de error y se reinicia el sistema.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (DE10-LITE)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/pwm

 password.v              # M贸dulo principal con de la maquina de estados

 password_tb.sv          # Testbench para simulaci贸n

 password.qpf            # Archivo del proyecto en Quartus

 password.qsf            # Archivo de configuraci贸n del FPGA

 debouncer_one_shot.v     # Modulo principal del dobuncer

 README.md               # Este archivo