# Prova Finale di Reti Logiche - AA 2021/2022

## Descrizione

La specifica della Prova Finale (Progetto di Reti Logiche) 2021/2022 chiede di
implementare un modulo HW (descritto in VHDL) che si interfacci con una memoria e che
segua la specifica presente nel pdf.

## Componenti del gruppo

-   [**Francesco Palumbo**](https://github.com/palumbb)
-   [**Samuele Scherini**](https://github.com/ScheriniSamuele)
