; BTOR description generated by Yosys 0.40+4 (git sha1 47bdb3e32, clang++ 14.0.0-1ubuntu1.1 -fPIC -Os) for module divider.
1 sort bitvec 32
2 input 1 divisor ; suoglu_div.v:23.26-23.33
3 input 1 dividend ; suoglu_div.v:22.26-22.34
4 sort bitvec 1
5 input 4 start ; suoglu_div.v:21.9-21.14
6 input 4 rst ; suoglu_div.v:20.9-20.12
7 input 4 clk ; suoglu_div.v:19.9-19.12
8 state 4 genblk1.valid_en
9 not 4 5 $logic_not$suoglu_div.v:67$41 ; suoglu_div.v:67.34-67.40
10 and 4 8 9 $logic_and$suoglu_div.v:67$42 ; suoglu_div.v:67.22-67.40
11 sort bitvec 2
12 state 11 state
13 redor 4 12
14 not 4 13 $eq$suoglu_div.v:67$43 ; suoglu_div.v:67.44-67.57
15 and 4 10 14 $logic_and$suoglu_div.v:67$44 ; suoglu_div.v:67.22-67.57
16 output 15 valid ; suoglu_div.v:27.10-27.15
17 state 4
18 output 17 zeroErr ; suoglu_div.v:26.14-26.21
19 state 1 dividendOp
20 output 19 remainder ; suoglu_div.v:25.26-25.35
21 state 1
22 output 21 quotient ; suoglu_div.v:24.26-24.34
23 sort bitvec 33
24 uext 23 19 1
25 const 4 0
26 state 23 divisorOp
27 slice 1 26 31 0
28 concat 23 27 25
29 ult 4 24 28 $lt$suoglu_div.v:60$15 ; suoglu_div.v:60.20-60.47
30 uext 4 29 0 stopShift ; suoglu_div.v:60.8-60.17
31 concat 23 25 19
32 ugte 4 31 26 $ge$suoglu_div.v:59$11 ; suoglu_div.v:59.20-59.50
33 const 11 10
34 eq 4 12 33 $eq$suoglu_div.v:59$12 ; suoglu_div.v:59.54-59.67
35 and 4 32 34 $logic_and$suoglu_div.v:59$13 ; suoglu_div.v:59.20-59.67
36 uext 4 35 0 subtract ; suoglu_div.v:59.8-59.16
37 redor 4 2
38 not 4 37 $eq$suoglu_div.v:55$5 ; suoglu_div.v:55.21-55.33
39 not 4 38 $logic_not$suoglu_div.v:57$6 ; suoglu_div.v:57.27-57.38
40 and 4 39 5 $logic_and$suoglu_div.v:57$7 ; suoglu_div.v:57.27-57.47
41 const 1 00000000000000000000000000000000
42 input 4
43 redor 4 41
44 and 4 43 42 $logic_and$suoglu_div.v:57$8 ; suoglu_div.v:57.53-57.72
45 not 4 44 $logic_not$suoglu_div.v:57$9 ; suoglu_div.v:57.51-57.73
46 and 4 40 45 $logic_and$suoglu_div.v:57$10 ; suoglu_div.v:57.27-57.73
47 uext 4 46 0 startCalculation ; suoglu_div.v:57.8-57.24
48 uext 4 42 0 useCache ; suoglu_div.v:56.8-56.16
49 uext 4 38 0 zeroDivide ; suoglu_div.v:55.8-55.18
50 sort bitvec 6
51 state 50 shiftCounter
52 or 4 8 5 $logic_or$suoglu_div.v:72$46 ; suoglu_div.v:72.23-72.40
53 next 4 8 52 $procdff$74 ; suoglu_div.v:68.7-74.10
54 uext 1 12 30
55 redor 4 51
56 not 4 55 $eq$suoglu_div.v:119$38 ; suoglu_div.v:119.22-119.39
57 ite 1 56 41 54 $ternary$suoglu_div.v:119$40 ; suoglu_div.v:119.22-119.54
58 slice 11 57 1 0
59 eq 4 12 33 $procmux$48_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:116.14-120.12
60 ite 11 59 58 12
61 uext 1 12 30
62 const 1 00000000000000000000000000000010
63 ite 1 29 62 61 $ternary$suoglu_div.v:118$37 ; suoglu_div.v:118.30-118.54
64 slice 11 63 1 0
65 const 11 01
66 eq 4 12 65 $procmux$49_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:116.14-120.12
67 ite 11 66 64 60
68 uext 1 12 30
69 const 1 00000000000000000000000000000001
70 ite 1 46 69 68 $ternary$suoglu_div.v:117$35 ; suoglu_div.v:117.23-117.54
71 slice 11 70 1 0
72 redor 4 12
73 not 4 72 $procmux$50_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:116.14-120.12
74 ite 11 73 71 67 $procmux$47 ; suoglu_div.v:0.0-0.0|suoglu_div.v:116.14-120.12
75 const 11 00
76 ite 11 6 75 74 $procmux$52 ; suoglu_div.v:114.8-114.11|suoglu_div.v:114.5-120.12
77 next 11 12 76 $procdff$75 ; suoglu_div.v:113.3-121.6
78 redor 4 12
79 not 4 78 $eq$suoglu_div.v:82$17 ; suoglu_div.v:82.27-82.40
80 and 4 5 79 $logic_and$suoglu_div.v:82$18 ; suoglu_div.v:82.18-82.40
81 ite 4 80 38 17 $ternary$suoglu_div.v:82$19 ; suoglu_div.v:82.18-82.63
82 ite 4 6 25 81 $procmux$67 ; suoglu_div.v:79.8-79.11|suoglu_div.v:79.5-83.8
83 next 4 17 82 $procdff$79 ; suoglu_div.v:78.3-84.6
84 uext 23 19 1
85 uext 23 19 1
86 sub 23 85 26 $sub$suoglu_div.v:100$24 ; suoglu_div.v:100.32-100.52
87 ite 23 35 86 84 $ternary$suoglu_div.v:100$26 ; suoglu_div.v:100.21-100.65
88 slice 1 87 31 0
89 ite 1 46 3 88 $procmux$58 ; suoglu_div.v:97.8-97.24|suoglu_div.v:97.5-101.8
90 next 1 19 89 $procdff$77 ; suoglu_div.v:96.3-102.6
91 sort bitvec 31
92 slice 91 21 30 0
93 concat 1 92 25
94 uext 1 35 31
95 or 1 93 94 $or$suoglu_div.v:107$31 ; suoglu_div.v:107.35-107.59
96 eq 4 12 33 $eq$suoglu_div.v:107$29 ; suoglu_div.v:107.19-107.32
97 ite 1 96 95 21 $ternary$suoglu_div.v:107$32 ; suoglu_div.v:107.19-107.70
98 eq 4 12 65 $eq$suoglu_div.v:104$28 ; suoglu_div.v:104.8-104.21
99 ite 1 98 41 97 $procmux$55 ; suoglu_div.v:104.8-104.21|suoglu_div.v:104.5-108.8
100 next 1 21 99 $procdff$76 ; suoglu_div.v:103.3-109.6
101 slice 1 26 32 1
102 concat 23 25 101
103 eq 4 12 33 $procmux$61_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:91.14-94.12
104 ite 23 103 102 26
105 eq 4 12 65 $procmux$62_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:91.14-94.12
106 ite 23 105 28 104 $procmux$60 ; suoglu_div.v:0.0-0.0|suoglu_div.v:91.14-94.12
107 concat 23 25 2
108 ite 23 46 107 106 $procmux$64 ; suoglu_div.v:89.8-89.24|suoglu_div.v:89.5-94.12
109 next 23 26 108 $procdff$78 ; suoglu_div.v:88.3-95.6
110 const 50 000000
111 redor 4 12
112 not 4 111 $eq$suoglu_div.v:45$2 ; suoglu_div.v:45.8-45.21
113 ite 50 112 110 51 $procmux$69 ; suoglu_div.v:45.8-45.21|suoglu_div.v:45.5-47.8
114 uext 1 51 26
115 sub 1 114 69 $sub$suoglu_div.v:49$4 ; suoglu_div.v:49.29-49.43
116 slice 50 115 5 0
117 eq 4 12 33 $procmux$72_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:47.9-50.12
118 ite 50 117 116 113
119 uext 1 51 26
120 add 1 119 69 $add$suoglu_div.v:48$3 ; suoglu_div.v:48.29-48.43
121 slice 50 120 5 0
122 eq 4 12 65 $procmux$73_CMP0 ; suoglu_div.v:0.0-0.0|suoglu_div.v:47.9-50.12
123 ite 50 122 121 118 $procmux$71 ; suoglu_div.v:0.0-0.0|suoglu_div.v:47.9-50.12
124 next 50 51 123 $procdff$80 ; suoglu_div.v:44.3-51.6
; end of yosys output
