
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    [{"authors":null,"categories":null,"content":"清华大学电子工程系教研系列助理教授，博士生导师。于2014年在清华大学微纳电子学系获得学士学位，并于2016年和2021年在美国普林斯顿大学电子与计算机工程系获得硕士与博士学位。随后在普林斯顿大学和英伟达研究院担任博士后研究员，并于2022年7月全职加入清华大学电子工程系任助理教授。研究重点为新兴计算技术及其与大规模集成电路和体系架构的融合优化，涵盖近似计算、存算一体等方向。在ISSCC、JSSC、VLSI、Hot Chips等集成电路领域顶级会议与期刊上发表多篇论文。担任ICCAD、JSSC等多个IEEE系列会议、期刊技术委员会委员和审稿人。\n","date":1733702400,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1733702400,"objectID":"b8387e8114e5aa2f8db313069fe89852","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E8%B4%BE%E5%BC%98%E6%B4%8B/","publishdate":"2024-12-09T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E8%B4%BE%E5%BC%98%E6%B4%8B/","section":"authors","summary":"清华大学电子工程系教研系列助理教授，博士生导师。于2014年在清华大学微纳电子学系获得学士学位，并于2016年和2021年在美国普林斯顿大学电子与计算机工程系获得硕士与博士学位。随后在普林斯顿大学和英伟达研究院担任博士后研究员，并于2022年7月全职加入清华大学电子工程系任助理教授。研究重点为新兴计算技术及其与大规模集成电路和体系架构的融合优化，涵盖近似计算、存算一体等方向。在ISSCC、JSSC、VLSI、Hot Chips等集成电路领域顶级会议与期刊上发表多篇论文。担任ICCAD、JSSC等多个IEEE系列会议、期刊技术委员会委员和审稿人。\n","tags":null,"title":"贾弘洋","type":"authors"},{"authors":null,"categories":null,"content":"2000年生于中国重庆，本科毕业于清华大学，2022年入学。\n研究内容包括存内计算系统与电路、隐私计算硬件加速等。同态加密是一种新兴的计算方式，可以在不泄露隐私信息的前提下完成运算，能够应用于数字医疗、物联网、数据管理等多个领域。然而，同态加密会引入巨大的计算与存储开销。以此为出发点，首先将同态运算的数据特点与存内计算的架构相结合，实现高能效、高密度的同态运算芯片(ESSERC24)。\n在此基础上，正在研究：（1）更大规模的算子之间的连接与映射关系，实现一个高效的大规模同态运算加速系统；（2）不同同态加密算法、隐私计算算法的区别与联系，设计通用数据通路和架构，使之可以应用于不同隐私计算场景之中。\n","date":1733702400,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1733702400,"objectID":"2d75b876f54fd313374a774b5c1efcb4","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E9%9B%B7%E8%95%97%E7%95%85/","publishdate":"2024-12-09T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E9%9B%B7%E8%95%97%E7%95%85/","section":"authors","summary":"2000年生于中国重庆，本科毕业于清华大学，2022年入学。\n研究内容包括存内计算系统与电路、隐私计算硬件加速等。同态加密是一种新兴的计算方式，可以在不泄露隐私信息的前提下完成运算，能够应用于数字医疗、物联网、数据管理等多个领域。然而，同态加密会引入巨大的计算与存储开销。以此为出发点，首先将同态运算的数据特点与存内计算的架构相结合，实现高能效、高密度的同态运算芯片(ESSERC24)。\n在此基础上，正在研究：（1）更大规模的算子之间的连接与映射关系，实现一个高效的大规模同态运算加速系统；（2）不同同态加密算法、隐私计算算法的区别与联系，设计通用数据通路和架构，使之可以应用于不同隐私计算场景之中。\n","tags":null,"title":"雷蕗畅","type":"authors"},{"authors":null,"categories":null,"content":"出生于2001年，本科毕业于清华大学，2023年入学。\n于2023年参与数字同态加速芯片的外围数字控制器设计；于2024年11月进行数字浮点存算内核与外围控制通路的流片，利用查找表技术平衡浮点存算中存算资源比例，优化了浮点存算中精度与效率的权衡；为了进一步提升算力和核间通信效率，于2025年1月进行数字浮点存算大规模阵列的通信通路设计与流片。\n","date":1733702400,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1733702400,"objectID":"dcdca64e2e840a1e9ad67b3df2e24f7d","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E9%82%B9%E6%98%95%E8%88%AA/","publishdate":"2024-12-09T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E9%82%B9%E6%98%95%E8%88%AA/","section":"authors","summary":"出生于2001年，本科毕业于清华大学，2023年入学。\n于2023年参与数字同态加速芯片的外围数字控制器设计；于2024年11月进行数字浮点存算内核与外围控制通路的流片，利用查找表技术平衡浮点存算中存算资源比例，优化了浮点存算中精度与效率的权衡；为了进一步提升算力和核间通信效率，于2025年1月进行数字浮点存算大规模阵列的通信通路设计与流片。\n","tags":null,"title":"邹昕航","type":"authors"},{"authors":null,"categories":null,"content":"2002年出生，本科毕业于清华大学电子工程系，2024年入学。\n为应对大型语言模型在低资源场景微调过程中的系统内存瓶颈，于2024年3月至11月期间设计并实现了一种基于算子内与算子间混合压缩的轻量化微调方法，显著降低了训练过程中的内存开销，提升在低资源设备上的部署效率。此外，我还参与了实验室内其他项目的推进，为端侧ViT推理优化、存算噪声仿真与分析、基于浮点查找表的存算融合方案等工作提供算法仿真和验证。\n","date":1731888000,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1731888000,"objectID":"6b922a23825afea737fe529ad4f205f5","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E7%8E%8B%E4%B8%8E%E8%BF%9B/","publishdate":"2024-11-18T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E7%8E%8B%E4%B8%8E%E8%BF%9B/","section":"authors","summary":"2002年出生，本科毕业于清华大学电子工程系，2024年入学。\n为应对大型语言模型在低资源场景微调过程中的系统内存瓶颈，于2024年3月至11月期间设计并实现了一种基于算子内与算子间混合压缩的轻量化微调方法，显著降低了训练过程中的内存开销，提升在低资源设备上的部署效率。此外，我还参与了实验室内其他项目的推进，为端侧ViT推理优化、存算噪声仿真与分析、基于浮点查找表的存算融合方案等工作提供算法仿真和验证。\n","tags":null,"title":"王与进","type":"authors"},{"authors":null,"categories":null,"content":"于2023年在清华大学电子工程系电子系毕业，并获得电子与信息科学技术专业学士学位。目前为清华大学电子工程系二年级博士生，跟随贾弘洋老师攻读博士学位。\n研究主要集中于面向具身智能系统的领域通用高灵活、低延时处理器。研究内容多采用系统性思维，通过“电路—架构—算法—应用”跨层次协同优化，设计领域通用加速器并将其性能收益保持至系统应用层面，最终实现具身智能系统的能力突破。他曾获得过研究生综合优秀奖学金、清华大学本科优良毕业生称号、综合优秀奖学金等荣誉。\n","date":1731888000,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1731888000,"objectID":"1bd8abf5ec8da37517666d71285f7d77","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E5%BC%A0%E4%B9%A6%E6%BA%90/","publishdate":"2024-11-18T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E5%BC%A0%E4%B9%A6%E6%BA%90/","section":"authors","summary":"于2023年在清华大学电子工程系电子系毕业，并获得电子与信息科学技术专业学士学位。目前为清华大学电子工程系二年级博士生，跟随贾弘洋老师攻读博士学位。\n研究主要集中于面向具身智能系统的领域通用高灵活、低延时处理器。研究内容多采用系统性思维，通过“电路—架构—算法—应用”跨层次协同优化，设计领域通用加速器并将其性能收益保持至系统应用层面，最终实现具身智能系统的能力突破。他曾获得过研究生综合优秀奖学金、清华大学本科优良毕业生称号、综合优秀奖学金等荣誉。\n","tags":null,"title":"张书源","type":"authors"},{"authors":null,"categories":null,"content":"2001年生于中国浙江宁波，本科毕业于清华大学，2023年入学。\n研究领域为计算机体系结构，主要方向包括面向人工智能与大语言模型（AI-LLM）的领域定制加速架构，以及3D堆叠异质存储架构等。Transformer作为当前主流神经网络，其卓越性能以庞大的模型参数规模和高计算复杂度为代价，尤其在处理长序列时，注意力机制所带来的硬件开销尤为显著。基于上述问题，通过对注意力机制中的非线性函数进行近似，提出支持细粒度流水的架构，用于加速边缘设备上的视觉 Transformer 推理（SOCC 2024/TCAD 2025）。目前的研究进一步面向云端大语言模型推理，提出融合数据异质性与存储异质性的协同加速方案：执行过程中涉及三类在体量与访问模式上存在差异的数据，结合由 DRAM 与非易失存储（NVM）构成的 3D 异质堆叠存储子系统，充分利用二者在密度、性能与耐久性上的互补特性，构建高效的数据映射与任务调度机制，从而实现 LLM 推理的系统级加速。\n兴趣爱好方面包括数码/胶片摄影、旅行、文艺电影和音乐。\n","date":1726444800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":1726444800,"objectID":"030c22c5ec96bd4779c825d0e802b06c","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E4%BD%95%E9%8E%8F/","publishdate":"2024-09-16T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E4%BD%95%E9%8E%8F/","section":"authors","summary":"2001年生于中国浙江宁波，本科毕业于清华大学，2023年入学。\n研究领域为计算机体系结构，主要方向包括面向人工智能与大语言模型（AI-LLM）的领域定制加速架构，以及3D堆叠异质存储架构等。Transformer作为当前主流神经网络，其卓越性能以庞大的模型参数规模和高计算复杂度为代价，尤其在处理长序列时，注意力机制所带来的硬件开销尤为显著。基于上述问题，通过对注意力机制中的非线性函数进行近似，提出支持细粒度流水的架构，用于加速边缘设备上的视觉 Transformer 推理（SOCC 2024/TCAD 2025）。目前的研究进一步面向云端大语言模型推理，提出融合数据异质性与存储异质性的协同加速方案：执行过程中涉及三类在体量与访问模式上存在差异的数据，结合由 DRAM 与非易失存储（NVM）构成的 3D 异质堆叠存储子系统，充分利用二者在密度、性能与耐久性上的互补特性，构建高效的数据映射与任务调度机制，从而实现 LLM 推理的系统级加速。\n兴趣爱好方面包括数码/胶片摄影、旅行、文艺电影和音乐。\n","tags":null,"title":"何鎏","type":"authors"},{"authors":null,"categories":null,"content":"出生于2003年，现就读于清华大学电子工程系，已保研为课题组博士。\n研究方向聚焦于具身智能的新型计算架构设计与优化，围绕机械臂、无人机等主流具身智能平台，从硬件计算角度研究其在数据流、控制流层面的优化以及架构特性。曾参与“一师一队一芯”项目，完成一颗无人机感知SoC芯片的流片工作，该芯片针对无人机的感知定位算法加速，聚焦于资源受限的小微体积无人机应用场景，实现能耗和性能的优化。曾担任电子系无18班团支书。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"39e59428d3026e9b781ac961ff713d77","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E9%99%88%E6%9B%A6%E7%AB%B9/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E9%99%88%E6%9B%A6%E7%AB%B9/","section":"authors","summary":"出生于2003年，现就读于清华大学电子工程系，已保研为课题组博士。\n研究方向聚焦于具身智能的新型计算架构设计与优化，围绕机械臂、无人机等主流具身智能平台，从硬件计算角度研究其在数据流、控制流层面的优化以及架构特性。曾参与“一师一队一芯”项目，完成一颗无人机感知SoC芯片的流片工作，该芯片针对无人机的感知定位算法加速，聚焦于资源受限的小微体积无人机应用场景，实现能耗和性能的优化。曾担任电子系无18班团支书。\n","tags":null,"title":"陈曦竹","type":"authors"},{"authors":null,"categories":null,"content":"出生于2003年，现就读于清华大学电子工程系，已保研为课题组硕士。\n目前的研究方向为基于GPU-DSA异构系统的高性能计算，研究重点包含异构系统下AI计算流的高效调度，算子层级优化以及硬件可解耦性的实现。除科研外，积极参加学校社工活动，曾担任电子系硬件部副部长，权益发展中心成员。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"d9049afe16eb8e65078d159251543e12","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E8%91%A3%E6%9E%A2%E6%A5%A0/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E8%91%A3%E6%9E%A2%E6%A5%A0/","section":"authors","summary":"出生于2003年，现就读于清华大学电子工程系，已保研为课题组硕士。\n目前的研究方向为基于GPU-DSA异构系统的高性能计算，研究重点包含异构系统下AI计算流的高效调度，算子层级优化以及硬件可解耦性的实现。除科研外，积极参加学校社工活动，曾担任电子系硬件部副部长，权益发展中心成员。\n","tags":null,"title":"董枢楠","type":"authors"},{"authors":null,"categories":null,"content":"2004年出生，现为清华大学电子工程系2022级本科生，集成电路因材施教项目学员。\n2024年进入电子系先进计算技术与系统实验室学习研究，研究方向为安全领域相关硬件加速，聚焦于同态加密的硬件加速。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"cd40ba3749ce1760a7343039f022b3e8","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E6%9D%9C%E6%B8%AF%E6%9E%AB/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E6%9D%9C%E6%B8%AF%E6%9E%AB/","section":"authors","summary":"2004年出生，现为清华大学电子工程系2022级本科生，集成电路因材施教项目学员。\n2024年进入电子系先进计算技术与系统实验室学习研究，研究方向为安全领域相关硬件加速，聚焦于同态加密的硬件加速。\n","tags":null,"title":"杜港枫","type":"authors"},{"authors":null,"categories":null,"content":"","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"f57d969ccc950ca0aece66496852799c","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E6%9D%9C%E5%9D%A4%E7%8E%89/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E6%9D%9C%E5%9D%A4%E7%8E%89/","section":"authors","summary":"","tags":null,"title":"杜坤玉","type":"authors"},{"authors":null,"categories":null,"content":"出生于2002年，本科毕业于华中科技大学，2024年入学。\n研究方向聚焦于同态加密算法在硬件架构上的映射策略优化，围绕BFV、CKKS、TFHE等主流同态加密算法，从硬件执行角度研究其在密文运算、模数切换与加噪声控制等操作中的计算与存储特性，评估其在定制硬件上的映射可行性与性能瓶颈。前期工作主要包括算法的计算图建模、数据流与控制流依赖分析，以及各类操作在硬件执行过程中的效率与资源调度开销评估，初步建立了从算法到硬件的映射分析流程，为后续优化策略提供支撑。除科研外，积极参与学生工作，担任校研会生活部及系史讲解队成员。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"1f44be3c22324792177875b872eef6d3","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E6%AE%B5%E8%A3%95/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E6%AE%B5%E8%A3%95/","section":"authors","summary":"出生于2002年，本科毕业于华中科技大学，2024年入学。\n研究方向聚焦于同态加密算法在硬件架构上的映射策略优化，围绕BFV、CKKS、TFHE等主流同态加密算法，从硬件执行角度研究其在密文运算、模数切换与加噪声控制等操作中的计算与存储特性，评估其在定制硬件上的映射可行性与性能瓶颈。前期工作主要包括算法的计算图建模、数据流与控制流依赖分析，以及各类操作在硬件执行过程中的效率与资源调度开销评估，初步建立了从算法到硬件的映射分析流程，为后续优化策略提供支撑。除科研外，积极参与学生工作，担任校研会生活部及系史讲解队成员。\n","tags":null,"title":"段裕","type":"authors"},{"authors":null,"categories":null,"content":"电子工程系2023级本科生，电子系因材施教计划“集成电路”方向学员。\n当前研究聚焦于具身智能领域，主要涉及模型轻量化部署、软硬件协同优化及算法加速等方向，致力于面向实际应用场景的AI系统高效实现。\n已完成及正在进行的项目包括：“Deskbot：桌面场景的小型化智能交互机器人系统”荣获第27届清华大学硬件设计大赛特等奖；“基于Diffusion Policy的具身智能小脑模型轻量化部署”获得清华大学本科生学术研究基金（学推计划）资助。获清华大学科技创新奖学金。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"d16bb2b953058d525620b51abf5ddce5","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E6%9D%8E%E5%A5%95%E8%90%B1/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E6%9D%8E%E5%A5%95%E8%90%B1/","section":"authors","summary":"电子工程系2023级本科生，电子系因材施教计划“集成电路”方向学员。\n当前研究聚焦于具身智能领域，主要涉及模型轻量化部署、软硬件协同优化及算法加速等方向，致力于面向实际应用场景的AI系统高效实现。\n已完成及正在进行的项目包括：“Deskbot：桌面场景的小型化智能交互机器人系统”荣获第27届清华大学硬件设计大赛特等奖；“基于Diffusion Policy的具身智能小脑模型轻量化部署”获得清华大学本科生学术研究基金（学推计划）资助。获清华大学科技创新奖学金。\n","tags":null,"title":"李奕萱","type":"authors"},{"authors":null,"categories":null,"content":"2024年入学，目前研究内容为高能效数据压缩加速器设计与架构优化。针对高性能计算系统中日益突出的内存带宽限制与系统散热压力，分析了数据压缩技术对于解决这一问题的潜力，并系统性地探索了数据压缩在架构级与电路级的设计空间。\n在此基础上，设计了一种基于存内计算的数据压缩加速器。该设计具有高能效，高面积效率，够有效提升系统的整体性能与能效；支持压缩、解压缩、矩阵乘等多种场景，展示了良好的通用性与可扩展性，为缓解未来高性能计算系统的数据传输瓶颈提供了新的解决方案。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"e27a506a1e77b4fa359786b60352d622","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E5%BD%AD%E7%A8%8B/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E5%BD%AD%E7%A8%8B/","section":"authors","summary":"2024年入学，目前研究内容为高能效数据压缩加速器设计与架构优化。针对高性能计算系统中日益突出的内存带宽限制与系统散热压力，分析了数据压缩技术对于解决这一问题的潜力，并系统性地探索了数据压缩在架构级与电路级的设计空间。\n在此基础上，设计了一种基于存内计算的数据压缩加速器。该设计具有高能效，高面积效率，够有效提升系统的整体性能与能效；支持压缩、解压缩、矩阵乘等多种场景，展示了良好的通用性与可扩展性，为缓解未来高性能计算系统的数据传输瓶颈提供了新的解决方案。\n","tags":null,"title":"彭程","type":"authors"},{"authors":null,"categories":null,"content":"出生于2000年9月，本科毕业于中山大学，于2023年入学。\n作为工程硕博士改革培养专项博士，结合联合培养单位（硅基毫米波波束赋形芯片关键技术）与课题组（先进计算电路与架构）研究方向特点，发掘出当下波束赋形架构中感知与计算分离导致的模数域转换高额开销本质问题，提出射频前后端融合的先进计算架构，并针对现有模拟存算电路对模拟域输入信号形式支持的缺陷，设计出高效纯模拟域基带信号存算电路。具体实现了支持模拟域有符号复数运算的存算单元和阵列设计，针对模拟电路极间与列间失配问题进行电路优化，并对阵列级联和系统级收益进行探索和讨论，相关工作已进行流片。\n","date":-62135596800,"expirydate":-62135596800,"kind":"term","lang":"zh","lastmod":-62135596800,"objectID":"0d028a7c67f0084335e173b2e16eb030","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/author/%E7%96%8F%E7%82%AB%E6%B7%B1/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/author/%E7%96%8F%E7%82%AB%E6%B7%B1/","section":"authors","summary":"出生于2000年9月，本科毕业于中山大学，于2023年入学。\n作为工程硕博士改革培养专项博士，结合联合培养单位（硅基毫米波波束赋形芯片关键技术）与课题组（先进计算电路与架构）研究方向特点，发掘出当下波束赋形架构中感知与计算分离导致的模数域转换高额开销本质问题，提出射频前后端融合的先进计算架构，并针对现有模拟存算电路对模拟域输入信号形式支持的缺陷，设计出高效纯模拟域基带信号存算电路。具体实现了支持模拟域有符号复数运算的存算单元和阵列设计，针对模拟电路极间与列间失配问题进行电路优化，并对阵列级联和系统级收益进行探索和讨论，相关工作已进行流片。\n","tags":null,"title":"疏炫深","type":"authors"},{"authors":[],"categories":null,"content":"Slides can be added in a few ways:\nCreate slides using Wowchemy’s Slides feature and link using slides parameter in the front matter of the talk file Upload an existing slide deck to static/ and link using url_slides parameter in the front matter of the talk file Embed your slides (e.g. Google Slides) or presentation video on this page using shortcodes. Further event details, including page elements such as image galleries, can be added to the body of this page.\n","date":1906549200,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1906549200,"objectID":"a8edef490afe42206247b6ac05657af0","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/event/example/","publishdate":"2017-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/event/example/","section":"event","summary":"An example event.","tags":[],"title":"Example Event","type":"event"},{"authors":null,"categories":null,"content":"提出了 SASDenSebLE，一种紧凑且具备可扩展性的 Vision Transformer（ViT）推理架构。\n基于 Transformer 的神经网络（NN）因其在准确率与泛化能力方面相较传统模型具备显著优势，已成为现代人工智能的主流架构。然而，自注意力机制的计算复杂度呈二次增长，且数据流动路径复杂，严重制约了其在边缘设备上，特别是对推理延迟敏感的单 batch 推理任务中的高效部署。由于数据并行性受限，亟需结合流水线并行与张量并行策略。具体而言，序列并行在面向特定领域的加速器（DSA）中展现出良好的强扩展性潜力，但受限于 softmax 操作中最大值查找过程的时间依赖性，其实现较为困难。 为应对这一挑战，本文提出了 SASDenSebLE，一种紧凑且具备可扩展性的 Vision Transformer（ViT）推理架构。该架构在微架构、系统架构与算法层面协同设计，集成了一种无需最大值查找的 softmax 近似方案。其所采用的稠密-稀疏混合数据通路将传统 softmax 中的大值映射过程转化为线性投影，从而实现跨层融合执行。同时，分层系统设计进一步提升了序列并行效率，有效避免了对片上缓冲和片外带宽的过度依赖。 实验结果表明，与多种基线 DSA 及最新的 ViT 加速器设计相比，SASDenSebLE 可分别实现高达 2.83 倍、28.02 倍及 1.40 倍的推理加速，且几乎无精度损失。在鸟瞰图（bird’s-eye-view）模型的摄像头编码器上的部署测试显示，其在典型边缘 GPU 上可获得高达 10.82 倍的加速效果。\n","date":1742860800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1742860800,"objectID":"aae5d68d60c60b42575c8192c88b9487","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/post/2025-tcad/","publishdate":"2025-03-25T00:00:00Z","relpermalink":"/THU-ACTS.github.io/post/2025-tcad/","section":"post","summary":"提出了 SASDenSebLE，一种紧凑且具备可扩展性的 Vision Transformer（ViT）推理架构。\n","tags":null,"title":"SASDenSebLE:A Compact Vision Transformer Inference Architecture with Saturation-Approximate Softmax Dataflow Enabling Sequence-Parallelism Boosted Layer-Fusion Execution（TCAD 2025）","type":"post"},{"authors":null,"categories":null,"content":"为了减少缓存激活值的内存消耗，并进一步实现设备端内存高效的微调系统，我们提出了HyC-LoRA，这是一种基于混合压缩框架的LoRA训练方法变体，能够在所有算子中实现接近2比特的缓存激活值量化。\n大型语言模型（LLMs）被广泛应用于对话和文本摘要等场景中。随着对模型定制化和隐私保护需求的增加，针对大模型的轻量化微调方法开始受到广泛关注。低秩自适应（LoRA）是目前最广泛使用的微调算法之一，它在将预训练的大型语言模型迁移到下游任务时，显著减少了可调参数的数量以及相关的优化器内存占用。然而，过去的研究忽视了低秩自适应中缓存激活值的开销，导致系统内存使用效率未能达到最优。\n为了减少缓存激活值的内存消耗，并进一步实现设备端内存高效的微调系统，我们提出了HyC-LoRA，这是一种基于混合压缩框架的LoRA训练方法变体，能够在所有算子中实现接近2比特的缓存激活值量化。HyC-LoRA观察到，在LoRA微调过程中，用于反向传播的临时缓存激活值占据了内存消耗的主要部分，而非线性模块中的缓存激活值则是内存消耗的主要来源，其量化更具挑战性。基于此，HyC-LoRA提出了双层次的混合压缩机制：（1）\\textbf{算子内混合压缩}：HyC-LoRA检测缓存激活值中的极端异常值，并通过结构化异常值存储来减少量化误差；（2）\\textbf{算子间混合压缩}：HyC-LoRA利用LoRA适配器，通过算子间重排序和融合，实现量化误差补偿和选择性重计算。最后，HyC-LoRA实现了一个缓存激活值压缩系统，并将其与现有的机器学习框架集成，完成了微调算法轻量化存储的最后一里路。在Llama系列等多种大型语言模型及广泛使用的下游任务中的评估表明，所提出的HyC-LoRA框架相比基线方法实现了最高3.97倍的内存节省，且精度损失可忽略不计。\n","date":1739318400,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1739318400,"objectID":"681e9021511af5727ba9fcc26e0b7e83","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/post/2025-mlsys/","publishdate":"2025-02-12T00:00:00Z","relpermalink":"/THU-ACTS.github.io/post/2025-mlsys/","section":"post","summary":"为了减少缓存激活值的内存消耗，并进一步实现设备端内存高效的微调系统，我们提出了HyC-LoRA，这是一种基于混合压缩框架的LoRA训练方法变体，能够在所有算子中实现接近2比特的缓存激活值量化。\n","tags":null,"title":"HyC-LoRA:Memory Efficient LoRA Fine-tuning with Hybrid Activation Compression（MLSys 2025）","type":"post"},{"authors":["雷蕗畅","朱永清","邹昕航","何以凡","张舟","关振宇","杨华忠","刘勇攀","边松","贾弘洋"],"categories":null,"content":"","date":1733702400,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1733702400,"objectID":"a45acf56a69ef7b8a4b5f8ff0eaeb8b9","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/publication/esserc2024/","publishdate":"2024-12-09T00:00:00Z","relpermalink":"/THU-ACTS.github.io/publication/esserc2024/","section":"publication","summary":"\n本工作介绍了一种针对边端同态运算的、基于存内计算电路基础的加速器。该加速器由 8 个基于eDRAM的原位计算核心、片上集成 RISC-V CPU 和定制化数据网络构成。该工作的主要特点包括：\r\n（1）通过架构层次的算子拆分重排、定制化指令集设计，减小繁重的密文中间变量数据搬移；\r\n（2）通过 eDRAM 存储与动态逻辑的紧耦合电路设计实现高效的存内同态运算和高密度的存储；\r\n（3）通过多层次的核间/核内数据自同构网络减小通信代价。\r\n28nm 工艺制作的原型芯片实现了 2.33 Mb/mm2 存储密度和 329 nJ/NTT（4096 维，19 比特）峰值能效，并能够实现每秒 15.1 次基于 CKKS-RNS 算法的 SVM 推理。\r\n\r\n\r\n\r\n","tags":["Homomorphic Encryption","In-Situ Computing","eDRAM"],"title":"An eDRAM-Based In-Situ-Computing Processor for Homomorphic Encryption Evaluation on the Edge (ESSERC2024)","type":"publication"},{"authors":["张书源","王与进","何以凡","苏煜宸","杨华忠","刘勇攀","贾弘洋"],"categories":null,"content":"","date":1731888000,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1731888000,"objectID":"a882acdb79751ab8aa2fe44913c5003d","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/publication/asscc2024/","publishdate":"2024-11-18T00:00:00Z","relpermalink":"/THU-ACTS.github.io/publication/asscc2024/","section":"publication","summary":"本研究提出了一种可编程微处理器，面向神经网络应用与视觉感知中的定位任务，采用统一的加速架构加以支持。尽管面向上述两类任务的专用加速器在能效比和吞吐率方面具有显著优势，但由多个独立核心构建的系统在面对多样化机器人任务时，往往因加速器之间的不匹配而影响整体性能。尤其在微型机器人及更高度集成的机器人系统中，系统级的面积效率需求尤为突出。 为应对此挑战，本文设计了一种统一的视觉感知架构，采用可重构的空间阵列以执行矩阵乘法与分解运算，进而在电路层与体系结构层融合多种关键算子，支持通用领域的计算能力。这种设计带来了两方面的优势：（1）能够高效加速定位任务与神经网络推理；（2）实现任务在加速器上的灵活映射。 所提出的原型芯片采用28纳米工艺制造，在基于快速矩阵求解支持的姿态估计任务中，实现了相对误差仅为0.147%，并达到了30.7倍的加速比。该原型在四种典型微型机器人应用中进行了验证，相较于传统神经网络推理与定位加速器组合，在系统级面积效率方面提升超过6.3倍。","tags":["Microrobotic ， unified processor featuring architecture"],"title":"A Unified Microrobotic Visual-Perception Processor with 62.2-FPS/mm2 and 103-uJ/frame Navigation in 28nm (ASSCC2024)","type":"publication"},{"authors":["何鎏","王与进","黄宗乐","范书沛","汤宸","张书源","雷蕗畅","杨华中","刘勇攀","贾弘洋"],"categories":null,"content":"","date":1726444800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1726444800,"objectID":"e590d35cbdfe71f6b1c2ad38a2e068dd","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/publication/socc2024/","publishdate":"2024-09-16T00:00:00Z","relpermalink":"/THU-ACTS.github.io/publication/socc2024/","section":"publication","summary":"\n基于 Transformer 的神经网络（NN）已在当今的人工智能应用中占据主导地位，包括自动驾驶、自然语言处理以及生成建模等领域，并在准确性与泛化能力方面相较传统深度学习模型展现出显著优势。然而，Transformer 中自注意力机制的计算复杂度呈二次增长，且数据流动路径较为复杂，给其在边缘及边缘服务器设备上的高效部署带来了挑战，尤其是在单 batch 推理延迟方面。由于缺乏数据并行性，亟需在张量并行性中挖掘更多维度，尤其是推理过程中序列并行性的利用，以实现面向特定领域加速器（DSA）设计的强扩展性。然而，由于 softmax 操作中求最大值步骤存在时间依赖性，序列并行的实现并非易事。\r\n\r\n本工作将上述挑战形式化为片上缓冲问题，并提出一种软硬协同设计的方法，采用无需求最大值的 softmax 近似算法，有效消除了推理流水线中的阻塞，从而减轻了片上缓冲压力。基于该方法的架构设计在保持算法性能几乎无损的前提下，相较于基线 DSA 实现最高可达 2.83 倍和 28.02 倍的加速。\r\n\r\n\r\n\r\n","tags":["Transformer","软硬件协同设计","近似Softmax","可扩展性"],"title":"Exploring Approximation and Dataflow Co-Optimization for Scalable Transformer Inference Architecture on the Edge (SOCC2024)","type":"publication"},{"authors":null,"categories":null,"content":"我们提出了一种用于机器人操作中基于扩散-Transformer 的动作生成（DiTAG）的边缘系统芯片（SoC），该芯片兼具低延迟推理与高保真度的片上微调能力。针对其在边缘加速上的重大挑战，本文通过预测式并行推理与扰动增强的低比特微调架构予以解决。\n所设计的28纳米原型芯片集成了四核加速器与CPU，推理延迟仅为10.6毫秒，性能优于边缘GPU达36.8倍，系统能效达到7.88 TOPS/W。在常规电压下，每轮片上微调仅耗能7.4毫焦，几乎无精度损失。\n","date":1710028800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":1710028800,"objectID":"575e9d3fbd4aafb30130d969cb512b9e","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/post/2025-vlsi/","publishdate":"2024-03-10T00:00:00Z","relpermalink":"/THU-ACTS.github.io/post/2025-vlsi/","section":"post","summary":"我们提出了一种用于机器人操作中基于扩散-Transformer 的动作生成（DiTAG）的边缘系统芯片（SoC），该芯片兼具低延迟推理与高保真度的片上微调能力。针对其在边缘加速上的重大挑战，本文通过预测式并行推理与扰动增强的低比特微调架构予以解决。\n","tags":null,"title":"A 94Hz Inference and 7.4mJ/epoch Fine-tune Edge SoC for Diffusion-based Robot Manipulation with Speculation and Disturbance Enhancement（VLSI 2025）","type":"post"},{"authors":["张书源","","贾弘洋"],"categories":null,"content":"","date":-62135596800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":-62135596800,"objectID":"8b271fbeb32ac08fbe249cc04d7fad4c","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/field/embodied_intelligence/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/field/embodied_intelligence/","section":"field","summary":"研究简介 关键词：","tags":["具身智能","神经网络","xx"],"title":"具身智能","type":"field"},{"authors":["雷蕗畅","杜港枫","贾弘洋"],"categories":null,"content":"","date":-62135596800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":-62135596800,"objectID":"339bc5ab2850a214fc250a3957cc38fa","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/field/homomorphiccomputation/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/field/homomorphiccomputation/","section":"field","summary":"（研究内容） 关键词：","tags":["同态加密","软硬件协同设计","隐私计算"],"title":"同态计算加速","type":"field"},{"authors":["疏炫深","雷蕗畅","邹昕航",""],"categories":null,"content":"","date":-62135596800,"expirydate":-62135596800,"kind":"page","lang":"zh","lastmod":-62135596800,"objectID":"e5fac1d8e2ba89579f53f5e5d68f221f","permalink":"https://thu-ee-acts-lab.github.io/THU-ACTS.github.io/field/advanced_computing/","publishdate":"0001-01-01T00:00:00Z","relpermalink":"/THU-ACTS.github.io/field/advanced_computing/","section":"field","summary":"（研究内容） 关键词：","tags":["存内计算"],"title":"先进计算","type":"field"}]