1、写数据
IR_Data_I_vld
Bm_cnt_in[5:0]
kh_cnt_in[5:0]
三个信号共同控制
第一批hu，33——5列——5×8=40个reg存一行，一共需要120个reg
IR_Data_I_vld
Bm_cnt_in[5:0]
kh_cnt_in[5:0]同时进入，计数器用来算地址，完成120个数据的输入
![[Pasted image 20250704162119.png]]

2、读数据
延迟信号我没看明白，但可以肯定的是权重和数据需要一起到达pe阵列才对
这里的延迟要等顶层连接时才能看出来
![[Pasted image 20250704173358.png]]
现在这里的读地址和输出有效可以对齐
一行给9个数据对应地址
row0---0、1、2
row1---40、41、42




