<#: ttcl/GetValueSimParam.ttcl :>
<: if {$gen_ies_gt_wrappers} ttcl_return :>
<: if {$pcie_ext_gt_common_string == "TRUE"} ttcl_return :>
<: setFileName "axi_pcie_v2_8_0_pcie_7x_v2_0_2_gt_common" :>
<: setFileExtension ".v" :>
<: setOutputDirectory  "axi_pcie_v2_8/hdl/src/verilog" :>
<#: ttcl/header.ttcl :>
<#: ttcl/gt_common_vlog.ttcl :>
