#单总线结构 的CPU。这意味着在同一个时钟周期内，只能有一个部件（如寄存器R0、PC、MDR等）将数据输出到总线上

*   **瓶颈**：因为只有一条路，同一时刻只能进行一次数据传输（如 `R1 -> R2`）。这导致指令执行速度较慢，因为不能并行传送数据。
*   **暂存器 (T, SR, MDR)**：由于 ALU 是组合逻辑电路，输入必须稳定。单总线不能同时提供 ALU 的 A、B 两个输入（除非一个来自总线，一个来自暂存器 T）。因此 T 寄存器的存在是为了“锁住”一个操作数，等待另一个操作数从总线过来。