sample;condition;replicate
DC003_isq;control_0_1;isq
DC004_isq;control_0_2;isq
DC005_isq;control_0_3;isq
DC006_isq;control_0_4;isq
DC007_isq;citro_10_1;isq
DC008_isq;citro_10_2;isq
DC009_isq;control_10_1;isq
DC010_isq;control_10_2;isq
DC011_isq;citro_10_3;isq
DC012_isq;citro_10_4;isq
DC013_isq;citro_20_1;isq
DC014_isq;citro_20_2;isq
DC015_isq;control_20_1;isq
DC016_isq;control_20_2;isq
DC017_isq;citro_20_3;isq
DC018_isq;citro_20_4;isq
DC003_nxq;control_0_1;nxq
DC004_nxq;control_0_2;nxq
DC005_nxq;control_0_3;nxq
DC006_nxq;control_0_4;nxq
DC007_nxq;citro_10_1;nxq
DC008_nxq;citro_10_2;nxq
DC009_nxq;control_10_1;nxq
DC010_nxq;control_10_2;nxq
DC011_nxq;citro_10_3;nxq
DC012_nxq;citro_10_4;nxq
DC013_nxq;citro_20_1;nxq
DC014_nxq;citro_20_2;nxq
DC015_nxq;control_20_1;nxq
DC016_nxq;control_20_2;nxq
DC017_nxq;citro_20_3;nxq
DC018_nxq;citro_20_4;nxq
DC003_mgi;control_0_1;mgi
DC004_mgi;control_0_2;mgi
DC005_mgi;control_0_3;mgi
DC006_mgi;control_0_4;mgi
DC007_mgi;citro_10_1;mgi
DC008_mgi;citro_10_2;mgi
DC009_mgi;control_10_1;mgi
DC010_mgi;control_10_2;mgi
DC011_mgi;citro_10_3;mgi
DC012_mgi;citro_10_4;mgi
DC013_mgi;citro_20_1;mgi
DC014_mgi;citro_20_2;mgi
DC015_mgi;control_20_1;mgi
DC016_mgi;control_20_2;mgi
DC017_mgi;citro_20_3;mgi
DC018_mgi;citro_20_4;mgi
DCXXX_nxq;control_0_1;nxq
