Timing Analyzer report for rx_96_tx
Sat Oct 22 09:07:48 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_I'
 13. Slow 1200mV 85C Model Hold: 'CLK_I'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK_I'
 22. Slow 1200mV 0C Model Hold: 'CLK_I'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK_I'
 30. Fast 1200mV 0C Model Hold: 'CLK_I'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; rx_96_tx                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.0%      ;
;     Processors 3-12        ;   1.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.56 MHz ; 177.56 MHz      ; CLK_I      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK_I ; -4.632 ; -1443.414          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK_I ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK_I ; -3.000 ; -615.644                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                                                                       ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.632 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.553      ;
; -4.615 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.524      ;
; -4.558 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.918      ;
; -4.547 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.906      ;
; -4.545 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.904      ;
; -4.541 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.889      ;
; -4.530 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.877      ;
; -4.528 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.875      ;
; -4.523 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.432      ;
; -4.523 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.444      ;
; -4.517 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.438      ;
; -4.517 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.438      ;
; -4.517 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.438      ;
; -4.517 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.438      ;
; -4.517 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.438      ;
; -4.516 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.437      ;
; -4.508 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.417      ;
; -4.452 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.811      ;
; -4.452 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.811      ;
; -4.449 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.808      ;
; -4.449 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.797      ;
; -4.449 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.809      ;
; -4.444 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.357      ; 5.802      ;
; -4.442 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.802      ;
; -4.438 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.785      ;
; -4.438 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.797      ;
; -4.436 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.783      ;
; -4.436 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.795      ;
; -4.435 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.782      ;
; -4.435 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.782      ;
; -4.434 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.782      ;
; -4.432 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.779      ;
; -4.431 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.790      ;
; -4.429 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.788      ;
; -4.427 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.345      ; 5.773      ;
; -4.423 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.770      ;
; -4.421 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.768      ;
; -4.419 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.328      ;
; -4.419 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.328      ;
; -4.419 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.328      ;
; -4.419 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.328      ;
; -4.419 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.328      ;
; -4.409 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.318      ;
; -4.409 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.318      ;
; -4.409 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.318      ;
; -4.409 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.318      ;
; -4.409 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.318      ;
; -4.386 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.295      ;
; -4.386 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.295      ;
; -4.386 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.295      ;
; -4.386 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.295      ;
; -4.386 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.295      ;
; -4.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.300      ;
; -4.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.300      ;
; -4.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.300      ;
; -4.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.300      ;
; -4.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.300      ;
; -4.351 ; fp32_uart_rx:My_UART_Rx|clk_cnt[7]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.260      ;
; -4.343 ; fp32_uart_rx:My_UART_Rx|clk_cnt[28] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 5.263      ;
; -4.343 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.690      ;
; -4.343 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.702      ;
; -4.343 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.690      ;
; -4.343 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.702      ;
; -4.340 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.700      ;
; -4.340 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.687      ;
; -4.340 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.699      ;
; -4.338 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.698      ;
; -4.338 ; fp32_uart_rx:My_UART_Rx|clk_cnt[19] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.093     ; 5.246      ;
; -4.337 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.697      ;
; -4.336 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.695      ;
; -4.336 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.695      ;
; -4.335 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.345      ; 5.681      ;
; -4.335 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.357      ; 5.693      ;
; -4.333 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.692      ;
; -4.332 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.692      ;
; -4.332 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.359      ; 5.692      ;
; -4.331 ; fp32_uart_rx:My_UART_Rx|clk_cnt[18] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.093     ; 5.239      ;
; -4.330 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.092     ; 5.239      ;
; -4.328 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.357      ; 5.686      ;
; -4.328 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.675      ;
; -4.328 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.675      ;
; -4.325 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.672      ;
; -4.323 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.671      ;
; -4.321 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.669      ;
; -4.320 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.668      ;
; -4.320 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.345      ; 5.666      ;
; -4.315 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.663      ;
; -4.315 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.347      ; 5.663      ;
; -4.314 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.673      ;
; -4.311 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.670      ;
; -4.308 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.667      ;
; -4.297 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.644      ;
; -4.294 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.641      ;
; -4.291 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.650      ;
; -4.291 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38] ; CLK_I        ; CLK_I       ; 1.000        ; 0.346      ; 5.638      ;
; -4.290 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[27]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.211      ;
; -4.290 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[28]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.211      ;
; -4.290 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36] ; CLK_I        ; CLK_I       ; 1.000        ; 0.358      ; 5.649      ;
; -4.288 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.209      ;
; -4.288 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.209      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; fp32_uart_rx:My_UART_Rx|rx_state.START  ; fp32_uart_rx:My_UART_Rx|rx_state.START  ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|received_bit[2] ; fp32_uart_rx:My_UART_Rx|received_bit[2] ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]    ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]   ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]   ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[0] ; fp32_uart_rx:My_UART_Rx|received_bit[0] ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[1] ; fp32_uart_rx:My_UART_Rx|received_bit[1] ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[6] ; fp32_uart_rx:My_UART_Rx|received_bit[6] ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 186.5 MHz ; 186.5 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK_I ; -4.362 ; -1333.180         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_I ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK_I ; -3.000 ; -615.644                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                                                                        ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.362 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 5.280      ;
; -4.316 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.639      ;
; -4.295 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.620      ;
; -4.294 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.619      ;
; -4.292 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 5.223      ;
; -4.246 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.582      ;
; -4.225 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.563      ;
; -4.224 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.562      ;
; -4.201 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 5.132      ;
; -4.196 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.071     ; 5.127      ;
; -4.188 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.515      ;
; -4.188 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 5.106      ;
; -4.187 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.514      ;
; -4.185 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.512      ;
; -4.182 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 5.112      ;
; -4.182 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 5.112      ;
; -4.182 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 5.112      ;
; -4.182 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 5.112      ;
; -4.182 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 5.112      ;
; -4.176 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 5.094      ;
; -4.155 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.481      ;
; -4.155 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.491      ;
; -4.150 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.486      ;
; -4.142 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.465      ;
; -4.134 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.472      ;
; -4.133 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.471      ;
; -4.130 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.453      ;
; -4.129 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.467      ;
; -4.128 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.336      ; 5.466      ;
; -4.121 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.446      ;
; -4.120 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.445      ;
; -4.118 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.458      ;
; -4.117 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.457      ;
; -4.115 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.455      ;
; -4.109 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.434      ;
; -4.108 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.433      ;
; -4.093 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 5.011      ;
; -4.087 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.410      ;
; -4.086 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.409      ;
; -4.085 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.408      ;
; -4.085 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.337      ; 5.424      ;
; -4.082 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.405      ;
; -4.081 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.404      ;
; -4.061 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.388      ;
; -4.058 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.385      ;
; -4.057 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.974      ;
; -4.057 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.974      ;
; -4.057 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.974      ;
; -4.057 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.974      ;
; -4.057 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.974      ;
; -4.055 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.382      ;
; -4.052 ; fp32_uart_rx:My_UART_Rx|clk_cnt[28] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.982      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.321      ; 5.370      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.964      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.964      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.964      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.964      ;
; -4.047 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.085     ; 4.964      ;
; -4.034 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.361      ;
; -4.034 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.361      ;
; -4.034 ; fp32_uart_rx:My_UART_Rx|clk_cnt[7]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 4.952      ;
; -4.031 ; fp32_uart_rx:My_UART_Rx|clk_cnt[19] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 4.949      ;
; -4.027 ; fp32_uart_rx:My_UART_Rx|clk_cnt[18] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 4.945      ;
; -4.027 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.367      ;
; -4.026 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.351      ;
; -4.026 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.366      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.323      ; 5.350      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.955      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.955      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.955      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.955      ;
; -4.025 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.955      ;
; -4.024 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.364      ;
; -4.022 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.348      ;
; -4.022 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.348      ;
; -4.022 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.362      ;
; -4.021 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.347      ;
; -4.021 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.347      ;
; -4.021 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.348      ;
; -4.021 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.361      ;
; -4.020 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.347      ;
; -4.019 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.338      ; 5.359      ;
; -4.017 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.353      ;
; -4.016 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63] ; CLK_I        ; CLK_I       ; 1.000        ; 0.324      ; 5.342      ;
; -4.016 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.343      ;
; -4.016 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.352      ;
; -4.015 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[27]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 4.933      ;
; -4.015 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[28]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.084     ; 4.933      ;
; -4.015 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.342      ;
; -4.015 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.351      ;
; -4.014 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.341      ;
; -4.013 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.340      ;
; -4.012 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.348      ;
; -4.011 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.338      ;
; -4.011 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.334      ; 5.347      ;
; -4.009 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.336      ;
; -4.006 ; fp32_uart_rx:My_UART_Rx|clk_cnt[28] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.333      ; 5.341      ;
; -4.002 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.329      ;
; -4.001 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.328      ;
; -3.999 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.325      ; 5.326      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.088      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK_I ; -1.439 ; -382.989          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_I ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK_I ; -3.000 ; -443.541                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                                                                        ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.439 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.383      ;
; -1.407 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 2.359      ;
; -1.393 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.512      ;
; -1.385 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.329      ;
; -1.381 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.504      ;
; -1.381 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.325      ;
; -1.379 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 2.331      ;
; -1.378 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.501      ;
; -1.361 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.488      ;
; -1.359 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 2.311      ;
; -1.358 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.479      ;
; -1.357 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.479      ;
; -1.357 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.479      ;
; -1.354 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.476      ;
; -1.349 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.480      ;
; -1.346 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.477      ;
; -1.339 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.458      ;
; -1.335 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.454      ;
; -1.333 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.460      ;
; -1.327 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.450      ;
; -1.326 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.142      ; 2.455      ;
; -1.325 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.455      ;
; -1.325 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.455      ;
; -1.324 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.447      ;
; -1.323 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.446      ;
; -1.322 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.266      ;
; -1.322 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.452      ;
; -1.321 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.452      ;
; -1.320 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.443      ;
; -1.318 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.449      ;
; -1.313 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.440      ;
; -1.309 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.428      ;
; -1.307 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.426      ;
; -1.306 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.425      ;
; -1.304 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.423      ;
; -1.304 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.425      ;
; -1.303 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.422      ;
; -1.303 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.425      ;
; -1.303 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.425      ;
; -1.302 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.253      ;
; -1.302 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.253      ;
; -1.302 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.253      ;
; -1.302 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.253      ;
; -1.302 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.253      ;
; -1.301 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.432      ;
; -1.300 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.422      ;
; -1.300 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.421      ;
; -1.299 ; fp32_uart_rx:My_UART_Rx|clk_cnt[18] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.242      ;
; -1.299 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.421      ;
; -1.299 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.421      ;
; -1.298 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.420      ;
; -1.298 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.144      ; 2.429      ;
; -1.298 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.142      ; 2.427      ;
; -1.297 ; fp32_uart_rx:My_UART_Rx|clk_cnt[19] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.240      ;
; -1.297 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.427      ;
; -1.297 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.427      ;
; -1.296 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.418      ;
; -1.296 ; fp32_uart_rx:My_UART_Rx|clk_cnt[6]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.239      ;
; -1.296 ; fp32_uart_rx:My_UART_Rx|clk_cnt[14] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.418      ;
; -1.294 ; fp32_uart_rx:My_UART_Rx|clk_cnt[20] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.424      ;
; -1.292 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.414      ;
; -1.283 ; fp32_uart_rx:My_UART_Rx|clk_cnt[7]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.227      ;
; -1.282 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[21]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.225      ;
; -1.282 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[20]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.225      ;
; -1.282 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[22]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.225      ;
; -1.282 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[25]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.225      ;
; -1.282 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[26]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.044     ; 2.225      ;
; -1.281 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.403      ;
; -1.280 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.402      ;
; -1.278 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.399      ;
; -1.278 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61] ; CLK_I        ; CLK_I       ; 1.000        ; 0.142      ; 2.407      ;
; -1.277 ; fp32_uart_rx:My_UART_Rx|clk_cnt[28] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39] ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.228      ;
; -1.277 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.407      ;
; -1.277 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.407      ;
; -1.277 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.404      ;
; -1.276 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.395      ;
; -1.275 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.402      ;
; -1.274 ; fp32_uart_rx:My_UART_Rx|clk_cnt[26] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.404      ;
; -1.274 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.401      ;
; -1.272 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.394      ;
; -1.272 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.399      ;
; -1.271 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.393      ;
; -1.271 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52] ; CLK_I        ; CLK_I       ; 1.000        ; 0.140      ; 2.398      ;
; -1.270 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.392      ;
; -1.269 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|clk_cnt[24]   ; CLK_I        ; CLK_I       ; 1.000        ; -0.035     ; 2.221      ;
; -1.269 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.390      ;
; -1.268 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.389      ;
; -1.268 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.389      ;
; -1.267 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.388      ;
; -1.266 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.396      ;
; -1.265 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.387      ;
; -1.264 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40] ; CLK_I        ; CLK_I       ; 1.000        ; 0.135      ; 2.386      ;
; -1.264 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.387      ;
; -1.264 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.394      ;
; -1.261 ; fp32_uart_rx:My_UART_Rx|clk_cnt[1]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59] ; CLK_I        ; CLK_I       ; 1.000        ; 0.136      ; 2.384      ;
; -1.260 ; fp32_uart_rx:My_UART_Rx|clk_cnt[22] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38] ; CLK_I        ; CLK_I       ; 1.000        ; 0.143      ; 2.390      ;
; -1.258 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57] ; CLK_I        ; CLK_I       ; 1.000        ; 0.134      ; 2.379      ;
; -1.255 ; fp32_uart_rx:My_UART_Rx|clk_cnt[13] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37] ; CLK_I        ; CLK_I       ; 1.000        ; 0.132      ; 2.374      ;
; -1.254 ; fp32_uart_rx:My_UART_Rx|clk_cnt[0]  ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.198      ;
; -1.253 ; fp32_uart_rx:My_UART_Rx|clk_cnt[18] ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54] ; CLK_I        ; CLK_I       ; 1.000        ; 0.131      ; 2.371      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                             ;
+-------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; fp32_uart_rx:My_UART_Rx|rx_state.START           ; fp32_uart_rx:My_UART_Rx|rx_state.START        ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|received_bit[2]          ; fp32_uart_rx:My_UART_Rx|received_bit[2]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]             ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]          ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; fp32_uart_tx_96:My_UART_Tx_96|tx_state.START3_ST ; fp32_uart_tx_96:My_UART_Tx_96|tx_state.D24_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.043      ; 0.313      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]            ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE       ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
+-------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.632    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK_I           ; -4.632    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1443.414 ; 0.0   ; 0.0      ; 0.0     ; -615.644            ;
;  CLK_I           ; -1443.414 ; 0.000 ; N/A      ; N/A     ; -615.644            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 16686    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 16686    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 543   ; 543  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 216   ; 216  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK_I  ; CLK_I ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RSTL_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RSTL_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 22 09:07:46 2022
Info: Command: quartus_sta rx_96_tx -c rx_96_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx_96_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.632
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.632           -1443.414 CLK_I 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -615.644 CLK_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.362           -1333.180 CLK_I 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -615.644 CLK_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.439            -382.989 CLK_I 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -443.541 CLK_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4857 megabytes
    Info: Processing ended: Sat Oct 22 09:07:47 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


