低功率預先計算內容可定址記憶體之設計與合成 (I) 
“Synthesis and Design of Low-Power Pre-computation-Based Content-Addressable Memory (I)” 
計畫編號：NSC 96-2221-E-011-171 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：國立臺灣科技大學 電子工程系 阮聖彰 副教授 
 
中文摘要 
內容可定址記憶體(Content Addressable Memory, 
CAM)是一種特殊架構的記憶體，它主要是藉由平行比
對的方式去降低資料搜尋時所需的時間。因此，它經常
使用在一些需要快速搜尋的應用當中，像是 lookup 
tables，databases，associative computing，and networking
等。雖然採用平行比對的方式可降低搜尋的時間，但同
時也增加了功率的消耗。在此計畫中，我們提出了一個
名為“區塊邏輯選擇(Gate-Block Selection)＂的演算
法。此演算法的最大目的在於可針對特定的資料型態
(例如：嵌入式系統等應用)去合成預先計算內容可定址
記憶體(Pre-computation-Based CAM, PB-CAM)內的特
徵值擷取器，使其能夠減少在進行資料比對時所需要的
次數，進而達到節省功率的目的。實驗結果顯示，對於
特定的資料型態而言，我們所提出的方法和“數一(1’s 
Count)＂法相比，大約可減少 19.24%～27.42%的資料
比對次數。為了進一步驗證我們所提出的方法的功率效
能，我們在台積電 0.35μm 的製程下，利用 Spice 去實
現整個預先計算內容可定址記憶體，並且使用 Nanosim
去模擬整個系統的功率消耗。模擬的結果顯示，和“數
一＂法相比，採用我們所提出的方式的可以節省
17.71%～21.09%的功率消耗。 
 
英文摘要 
Content addressable memory (CAM) is frequently used 
in applications, such as lookup tables, databases, 
associative computing, and networking, that require 
high-speed searches due to its ability to improve 
application performance by using parallel comparison to 
reduce search time. Although the use of parallel 
comparison results in fast search time, it also significantly 
increases power consumption. In this project, we propose 
a gate-block selection algorithm, which can synthesize a 
proper parameter extractor of the pre-computation-based 
CAM (PB-CAM) to improve the efficiency for specific 
applications such as embedded systems. Through 
experimental results, we found that our approach 
effectively reduces the number of comparison operations 
for specific data types (ranging from 19.24% to 27.42%) 
compared with the 1's count approach. We used Synopsys 
Nanosim to estimate the power consumption in TSMC 
0.35um CMOS process. Compared to the 1's count 
PB-CAM, our proposed PB-CAM achieves 17.72% to 
21.09% in power reduction for specific data types. 
計畫的緣由與目的 
內容可定址記憶體(Content Addressable Memory, 
CAM)是一種採用特殊記憶體架構的儲存裝置，它主要
提供一個高效率地快速搜尋功能。為了完成一個有效的
資料搜尋功能，內容可定址記憶體內的資料比對架構是
採用平行化的電路結構所完成的。然而，對於平行化的
資料比對而言，功率消耗經常是在設計內容可定址記憶
體電路時，所必需面對的重要問題。 
在過去十年中，有許多研究皆在專門探討如何針對
內容可定址記憶體作低功率的設計。而這些降低內容可
定址記憶體消耗功率的文獻中，主要又可分為電路層次
與架構層次之設計 [1]。在電路層次中，許多技術主要
是著重於針對 Match-Line 作低功率設計，像是降低
Match-Line 上的 voltage swing [2] [3]，或是藉由使用
NAND Match-Line 架構的方式來減少 Match-Line 上的
switching capacitance [4]，以及減少 Match-Line 的
switching activity [5] 等。除此之外，Selective Pre-charge
也是最常見用來減少功率消耗的方式 [6]-[9]，其主要
的特性在於它可以很容易地被實作出來。雖然上述所言
的這些技術皆可以有效地節省功率，但內容可定址記憶
體的功率消耗和一般性的記憶體(DRAM 和 SRAM)相
比，其所需要的功率仍然高出許多。在此同時，在架構
層次中，對於增進內容可定址記憶體功率效能方面的研
究也持續增加。例如：改變儲存在 CAM cell 內資料的
編碼方式，以減少功率消耗，即為一個架構化的概念 
[10]。 
近年來，採用預先計算的方式已被接受成為一個有
效節省功率的方法之ㄧ [11]。預先計算內容可定址記
憶 體 (Pre-computation-Based Content Addressable 
Memory, PB-CAM)的主要概念在於依據輸入資料去儲
存額外的資訊，並將此資訊使用在資料比對的過程中，
以減少大量的資料比對次數，進而節省功率消耗。首先
提出預先計算內容可定址記憶體的文獻中，其預先計算
的方式是採用“數一(1’s-count)＂法(計算輸入資料含
有多少個“1＂的位元 )來擷取輸入資料的特徵值 
[11]。然而，採用“數一＂法的最大缺點在於輸入資料
為隨機輸入(random input)時，其計算出的特徵值會產生
正常分布(normal distribution)的特性。不幸地，這個現
象會導致預先計算內容可定址記憶體在進行資料比對
時，其比對次數無法達到一個較佳的理想狀態，進而限
制了整個預先計算內容可定址記憶體的功率效能。 
在此計畫中，我們提出了一個名為“區塊邏輯選擇
Gate-Block Selection＂的演算法。此演算法的最大目的
distribution)的現象。雖然採用“數一＂預先計算內容可
定址記憶體在進行資料比對時的比對次數已少於一般
的內容可定址記憶體，但我們可以看見，當“數一＂預
先計算內容可定址記憶體對於產生出特徵值為 5~10 的
這個範圍內時，其第二次資料比對的次數所減少的效能
會明顯地受到限制。另外必須注意的是，當輸入資料的
長度增加時，它所受到影響的範圍亦會增加。簡言之，
正常分布的特性限制了“數一＂法在進行第二次資料
比對時的比對次數減少率，以致於預先計算內容可定址
記憶體的功率效能受到影響。此外，對於“數一＂法的
特徵值擷取器而言，它的硬體架構主要是由多個全加器
所組成，如圖三所示。其主要的缺點在於不僅浪費了面
積，同時也增加了在計算特徵值時所花費的時間。 
 
 
表一︰“數一＂法對於產生某一特徵值所對應到的
總個數 
 
 
圖三︰15 位元之“數一＂特徵值擷取器 
 
分區互斥或預先計算內容可定址記憶體 
    為了改善採用“數一＂預先計算容可定址記憶體
所衍生出的缺點，我們曾提出了一個名為“分區互斥或
(Block-XOR)＂的方法 [12]。此方法的概念是在於消除
“數一＂法在計算特徵值所出現的正常分布特性。而我
們所提出的“分區互斥或＂方式主要是由多個以區塊
排列的互斥或(XOR)閘去取代原本採用多個全加器所
組成的｀1＇計數器，如圖四所示。為了能夠公平的與
“數一＂法比較，在此我們也以相同位元的輸入資料
(15-bit)，並設定所產生的特徵值位元長度亦為 4，來進
行數學的分析與說明。首先，先比較此二特徵值擷取器
之架構。毫無疑問地，無論是對於面積、功率，甚至是
速度方面，採用“分區互斥或＂方式的特徵值擷取器皆
優於採用“數一＂法的特徵值擷取器。此外，根據互斥
或閘的運算特性，表二也列出了採用“分區互斥或＂法
對於一組 15-位元的隨機資料所計算出對應到某一特定
特徵值的總個數與其出現的平均機率。 
 
 
表二︰“分區互斥或＂法對於產生某一特徵值所對
應到的總個數 
 
從此表中也可以發現，藉由“分區互斥或＂所產生的特
徵值呈現出均勻分布(uniform distribution)的特性。比較
表一和表二後，我們可以清楚的看見，雖然採用“分區
互斥或＂的方式，僅有對於產生出之特徵值範圍為
5~10 時，才會有減少的效果。但我們必須注意到的是
特徵值出現這個範圍內的總機率為 88%。換句話說，
從機率的角度可證明，對於一個 15-位元的隨機輸入資
料而言，我們所提出的“分區互斥或＂的方式有 88%
的情況會比“數一＂法減少更多的資料比對次數。值得
一提的是，當輸入資料的位元長度增加時，其減少更多
資料比對次數與機率的特徵值範圍亦會增加。這主要是
由於採用“數一＂法所導致的正常分布現象。 
 
圖四︰15 位元之“分區互斥或＂特徵值擷取器 
 
    然而，對於大部分的真實應用而言，其資料的分布
是存在於某種特性，而不是隨機的。 
 
研究方法 
    為了要讓“分區互斥或＂的特徵值擷取器架構能
夠更適用於特定的資料型態，我們想到可以針對不同的
資料型態，同時利用不同邏輯閘的特性，去合成出一個
較佳的特徵值擷取器。基於“分區互斥或＂的架構下，
對於一個 n-位元的資料而言，假設我們以每 l 個位元來
當作一個區塊去進行合成與運算時，則總區塊數即為
實驗結果 
 
圖六︰區塊邏輯選擇演算法 
    為了證明我們所提出的演算法可以針對特定的資
料型態去合成較佳的特徵值擷取器，使預先計算內容可
定址記憶體在進行資料比對時，可減少其所需要的比對
次數。我們使用一些特定的資料樣本(Mibench [13])分
別對“數一＂、“分區互斥或＂與我們所提出之“區塊
邏輯選擇＂法來進行模擬與比較。為了能夠公平的比
較，在此我們將“分區互斥或＂方式中每個區塊內的輸
入資料長度，設定與我們所提出的方法相同(8-位元)。
此外，我們將內容可定址記憶體的容量設為 128×32。
表四列出了採用不同的預先計算方式，其內容可定址記
憶體在進行資料比對時，所需要的總比對次數。從此表
中，我們可發現我們所提出之方法，可有效地降低資料
比對次數(即濾除掉許多不符合的資料)。詳細地比較，
我們所提出的方式和“數一＂法相比能夠減少 19.24%
～27.42%的資料比對次數，亦優於“分區互斥或＂法
的 11.13%～22.63%。 
 
ㄧ個合成範例 
    為了更加了解我們所提出之演算法，我們以圖七當
作一個範例來說明演算法的流程步驟。在此範例中，我
們指定一組特定型態分佈的 4-位元資料。由於輸入資
料只有 4-位元，故我們設定每個區塊內的輸入資料長
度亦為 4。首先，我們先針對 D1D0 的每筆輸入資料，
分別使用 3 種邏輯閘(反及閘、反或閘與互斥或閘)去產
生特徵值，如圖七(a) 所示。之後，根據 Cavg 的公式，
我們同時針對這 3 種邏輯閘去計算其 Cavg 值。很明顯
地，對於 D1D0而言，使用反及閘是最佳的選擇。因此，
它被用來當作特徵值擷取器所選用的邏輯閘。相同地，
同於 D3D2而言，採用反或閘是較好的方式，如圖七(b) 
所示。此時，藉由所選用的邏輯閘，現在所產生出的特
徵值長度為 2-位元，而這個值是大於我們所預計的特
徵值長度(4/4=1)，故根據我們所提出之演算法，我們必
須再重複 Step1～Step3 的步驟，以減少特徵值的長度，
並且使用先前所選定的邏輯閘，其產生的特徵值來當作
輸入資料的樣本。因此，對於 Y1Y0 而言，互斥或閘是
最好的選擇，請見圖七(c)。現在，透過演算法重複的
動作，目前所產生的特徵值長度為 1，已符合我們所預
期的長度，故整個合成程序也可宣告完成。最後，圖七
(d) 則顯示針對此範例所合成出的特徵值擷取器。 
 
 
(a) (b) 
  
(c) (d) 
圖七︰一個特徵值擷取器的合成範例 
 
表四︰三種預先計算方式需要之總資料比對次數 
 
    為了進一步地驗證我們所提出的方法之功率效
能，我們分別去實作採用“數一＂、“分區互斥或＂與
我們所提出之方法的預先計算內容可定址記憶體。為了
能夠公平、精確的比較其功率效能，我們在台積電 0.35
μm 的製程下，使用 Spice 去描述其硬體架構。表五則
詳細地列出我們整個實驗的環境與設計的資訊。硬體描
述完成後，我們使用 Nanosim 去進行功率的量測，而
量測的結果則如表六所示。表六的量測結果顯示，採用
我們所提出之方法能夠減少 17.72%～21.09%的功率消
耗，亦優於“分區互斥或＂法的 14.05%～18.27%。如
同我們所預期的，藉由我們所提出的方法可有效地減少
資料比對次數，進而降低預先計算內容可定址記憶體的
功率消耗。而實驗的結果也顯示我們所提出的方法是非
常適用於特定的資料型態。 
 
 
表五︰實驗環境與設計資訊 
 
    此外，表七也比較了使用這三種預先計算方式的特
徵值擷取器的最長路徑、面積、功率以及所產生出的特
徵值長度。｀FA＇與｀LG＇分別表示全加器(full adder) 
與邏輯閘(logic gate, 即反及閘, 反或閘或互斥或閘)。 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
 97 年 06 月 31 日 
報告人姓名 
阮聖彰 
Shanq-Jang Ruan 
服務機構
及職稱 
國立台灣科技大學 
電子工程系副教授 
     時間 
會議 
     地點 
97/06/03~97/06/06 
 
新加坡 
本會核定
補助文號
NSC 96-2221-E-011-171 
會議 
名稱 
 (中文) 第三屆 IEEE 國際工業電子與應用會議 
 (英文) The 3rd IEEE Conference on Industrial Electronics and 
Applications (ICIEA 2008) 
發表 
論文 
題目 
 (中文) 在實際 PDA 上探討深睡眠模式和睡眠模式對電池電力的影響 
 (英文) A study on battery life tradeoff between deep sleep and sleep 
modes on an actual PDA 
報告內容： 
 
    本人於六月三日至六日之間至新加坡參加“The 3rd IEEE Conference on Industrial 
Electronics and Applications (ICIEA 2008)”會議並發表論文， “A study on battery life 
tradeoff between deep sleep and sleep modes on an actual PDA”。本次的會議是國際
電機電子工程師協會(IEEE)每年舉辦一次的國際會議，主辦的單位包含IEEE工業電子新
加坡分會、IEEE工業電子社群(Industrial Electronics Society)、以及IEEE控制系統
社群(Industrial Control System Society)，今年為第三屆，舉行日期為2008/06/03
至2008/06/06，內容含概工業電子、電力、控制、通訊、系統、及電腦等領域，這次會
議總共有來自全世界32個國家的978篇論文投稿，最後有538篇論文發表，接受率約在
65%。 
 
一、參加會議經過 
    這次在新加坡所舉行的第三屆IEEE國際工業電子與應用會議共計三天，地點在市郊
Holiday Inn Atrium飯店會議廳舉行；第一天(6/3)的議程是報到、開幕式、主題演講、
及論文發表。第二天(6/4) 議程為主題演講、論文發表；當晚主辦單位亦安排歡迎酒會。
第三天(6/5)亦包含為發表論文報告，個人論文發表時間為當天上午10:30。本次研討會
論文分為約62個議程在會議期間於4個會議室同時進行，主題包括Automation, 
Computational Intelligence, Mechatronics, Power Electronics, Sensing and Control for 
Mobile Robots, Emerging Technologies, Space Robot and Optimal Control, Logistics 
Engineering, Signal Processing, Pattern Analysis and Biometrics, Control Systems and 
Applications, Energy and Environment, Measuring and Modeling Technology, Network & 
Communication Technologies,  … 等等，部分主題分為多次議程進行論文發表。與會學
者分別就不同主題發表、討論並廣泛地交換意見。 
 
二、與會心得 
  參加此次的國際會議，收獲良多。除了吸收新知增廣見聞外，還能與其他研究學者
交換意見。由會議現場眾人專心聽講及努力參與討論，可以看到大家對這些研究領域的
重視。另外，在參與研討會的過程中，吸收相當多世界各國其他研究人員相當不錯之研
附件三
 
