regmap	,	V_9
CLK_CNTL1_BYPASS_EN	,	V_12
n1	,	V_6
n2	,	V_14
DIV_ROUND_UP	,	F_6
dualdiv	,	V_36
f1	,	V_17
f2	,	V_18
hw	,	V_2
CLK_CNTL0_N2_MASK	,	V_22
prate	,	V_27
AO_RTI_PWR_CNTL_REG0	,	V_39
u32	,	T_1
reg	,	V_32
AO_CRT_CLK_CNTL1	,	V_37
DIV_ROUND_CLOSEST	,	F_5
CLK_CNTL0_N1_MASK	,	V_21
ARRAY_SIZE	,	F_8
aoclk_cec_32k_set_rate	,	F_10
aoclk_cec_32k	,	V_4
reg1	,	V_8
regmap_read	,	F_3
AO_RTC_ALT_CLK_CNTL0	,	V_10
reg0	,	V_7
CLK_CNTL1_M2_MASK	,	V_24
AO_RTC_ALT_CLK_CNTL1	,	V_11
cec_32k_freq_table	,	V_25
PWR_CNTL_ALT_32K_SEL	,	V_40
CLK_CNTL1_SELECT_OSC	,	V_38
p1	,	V_19
p2	,	V_20
FIELD_GET	,	F_4
freq	,	V_31
CLK_CNTL0_IN_GATE_EN	,	V_34
to_aoclk_cec_32k	,	F_2
parent_rate	,	V_3
rate	,	V_26
regmap_write	,	F_13
clk_hw	,	V_1
CLK_CNTL0_OUT_GATE_EN	,	V_35
m1	,	V_15
m2	,	V_16
aoclk_cec_32k_round_rate	,	F_9
i	,	V_28
CLK_CNTL0_DUALDIV_EN	,	V_13
cec_32k	,	V_5
regmap_update_bits	,	F_11
target_rate	,	V_30
EINVAL	,	V_33
find_cec_32k_freq	,	F_7
aoclk_cec_32k_table	,	V_29
CLK_CNTL1_M1_MASK	,	V_23
udelay	,	F_14
aoclk_cec_32k_recalc_rate	,	F_1
FIELD_PREP	,	F_12
