# Mem√≥ria ROM de 8 Bits

## üîç Descri√ß√£o

A Mem√≥ria ROM (Read-Only Memory) de 8 bits √© um circuito que armazena dados fixos. Este projeto utiliza um barramento de 3 bits como endere√ßo de entrada para acessar os 8 bits de dados correspondentes na sa√≠da. A ROM √© implementada utilizando um splitter, portas AND e OR, para mapear os endere√ßos aos dados.

---

## üñ•Ô∏è Componentes

- **Barramento de 3 bits**:
  - Utilizado como entrada para selecionar o endere√ßo.
- **Splitter (Distribuidor)**:
  - Divide o barramento de 3 bits em sinais individuais para controle l√≥gico.
- **Portas L√≥gicas (AND e OR)**:
  - Configuradas para mapear cada combina√ß√£o de endere√ßo aos respectivos dados.
- **Barramento de 8 bits (data)**:
  - Sa√≠da correspondente aos 8 bits armazenados no endere√ßo selecionado.

---

## ‚öôÔ∏è Implementa√ß√£o

### **L√≥gica da ROM**

- O circuito usa um **barramento de 3 bits** como entrada (digamos `A2`, `A1`, `A0` para representar cada bit) para selecionar um dos 8 endere√ßos dispon√≠veis.
- Cada endere√ßo √© associado a uma linha de dados fixa (8 bits).
- As portas AND s√£o usadas para ativar uma linha de dados espec√≠fica com base no endere√ßo.
- As portas OR combinam as sa√≠das das portas AND para formar os bits da sa√≠da.

#### **Imagem do Circuito**

- Abaixo est√° o diagrama do circuito da Mem√≥ria ROM de 8 bits implementado:
  - ![Mem√≥ria ROM 8 bits](../images/memoria_rom_8_bits.png)

#### **Exemplo de L√≥gica para `data[0]` (primeiro bit do barramento de sa√≠da)**

- Para gerar o valor do primeiro bit do barramento de sa√≠da (`data[0]`):
  - Consulte a tabela de endere√ßos e observe quais endere√ßos t√™m `data[0] = 1`:
    | Endere√ßo (`address`) | `data[0]` | `data[1]` | `data[2]` | `data[3]` | `data[4]` | `data[5]` | `data[6]` | `data[7]` | `data[8]` |
    |----------------------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
    | `000` | `1` | `1` | `0` | `1` | `1` | `1` | `1` | `0` |
    | `001` | `0` | `0` | `1` | `1` | `1` | `0` | `1` | `0` |
    | `010` | `1` | `0` | `0` | `0` | `0` | `1` | `0` | `1` |
    | `011` | `1` | `0` | `1` | `0` | `1` | `1` | `1` | `1` |
    | `100` | `0` | `0` | `0` | `1` | `1` | `0` | `0` | `1` |
    | `101` | `0` | `1` | `1` | `1` | `1` | `0` | `1` | `1` |
    | `110` | `0` | `0` | `0` | `0` | `0` | `0` | `0` | `0` |
    | `111` | `1` | `1` | `1` | `0` | `1` | `1` | `0` | `1` |
  - A l√≥gica para `data[0]` ser√°:
    ```text
    data[0] = (NOT A2 AND NOT A1 AND NOT A0) OR
              (NOT A2 AND A1 AND NOT A0) OR
              (NOT A2 AND A1 AND A0) OR
              (A2 AND A1 AND A0)
    ```

#### **Como Funciona**

- Cada combina√ß√£o de `A2`, `A1`, `A0` ativa exatamente uma porta AND, que mapeia o endere√ßo √† linha correspondente de dados.
- As portas OR combinam essas sa√≠das para formar os bits do barramento de sa√≠da (`data`).

---

### **Tabela de Endere√ßos e Dados**

- Cada combina√ß√£o do barramento de 3 bits corresponde a um conjunto fixo de 8 bits:
  | Endere√ßo (`address`) | Dados (`data`) |
  |----------------------|-----------------|
  | `000` | `11011110` |
  | `001` | `00111010` |
  | `010` | `10000101` |
  | `011` | `10101111` |
  | `100` | `00011001` |
  | `101` | `01111011` |
  | `110` | `00000000` |
  | `111` | `11101101` |

---

## üî¨ Testes

1. **M√©todo de Teste**:

   - Para cada combina√ß√£o do barramento de entrada (`address`), o barramento de sa√≠da (`data`) foi comparado com os valores esperados na tabela de endere√ßos e dados.
   - O circuito foi testado no Logisim Evolution e sua tabela verdade foi validada a partir da fun√ß√£o de an√°lise combinacional presente no ambiente.

2. **Resultados dos Testes**:
   - **Tabela Verdade**:
     | Entrada (`address`) | Sa√≠da (`data`) |
     |---------------------|-----------------|
     | `000` | `11011110` |
     | `001` | `00111010` |
     | `010` | `10000101` |
     | `011` | `10101111` |
     | `100` | `00011001` |
     | `101` | `01111011` |
     | `110` | `00000000` |
     | `111` | `11101101` |

---

## üìà An√°lise

- **Resultados Obtidos**:
  - O circuito apresentou os dados corretos para cada endere√ßo de entrada, validando a l√≥gica implementada com AND e OR.
- **Observa√ß√µes**:
  - A utiliza√ß√£o de portas l√≥gicas permite maior controle sobre os dados armazenados e facilita a implementa√ß√£o em escalas maiores.
  - O uso de um splitter para dividir o barramento de entrada em sinais individuais simplifica a l√≥gica do circuito.

---

## üìÇ Arquivos Relacionados

- [Mem√≥ria ROM 8 bits (Logisim)](../src/memoria_rom_8_bits.circ)
