---
layout:     post
title:      基础篇——内存知识梳理
category: 技术总结
description: 内存基础知识整理
tags: DDR
---

# 基础篇——内存知识梳理

DDR 全称为Double Data Rate，中文名为“双倍数据流”。<br>

## 资料收集
[DDR工作原理](http://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.html)<br>
这篇文章描述DDR4有以下特点：<br>
- 供电：DDR4采用1.2V供电，而DDR3则采用了1.5V和1.35V两种供电模式，DDR4的低电压工作特性能够降低信号摆幅，从而带来更高的工作频率，同时也带来了能耗的降低，DDR4在能耗上比DDR3最多能节省50%的耗电量。
- 在预取Buffer方面，DDR4支持8位预取，相同时钟间隔内能够提供更多的数据吞吐量。

CK信号<br>
DQ信号的概念<br>
![](images\2018-3-7-DDR\1.jpg) <br>

[DDR世代图解](https://cg2010studio.com/2013/01/25/ddr%E4%B8%96%E4%BB%A3%E5%9C%96%E8%A7%A3-double-data-rate-generation-illustration/)<br>
这篇文章描述几代DDR电压、频率、密度的对比。

[内存的工作原理及时序介绍](https://www.cnblogs.com/QQParadise/articles/2430204.html)<br>
这篇文章描述内存基本原理，逻辑bank，物理bank（RANK）的概念，和几个时序参数。

[fly_by](http://blog.csdn.net/edadoc2013/article/details/51581565)<br>
write leveling

[RDIMM LRDIMM](https://www.kingston.com/cn/memory/resources/lrdimms)<br>

## 初始化流程
初始化流程主要依赖于控制器的设计，大致的流程：<br>
DIMM检查（看看插法是否满足规格）->SPD信息收集->DDR时钟设置->控制器初始化 ->SDRAM芯片初始化（MRS）-> Gate Leveling->Write leveling（相位）->Write leveling2（Cycle）->Read/Write DateEye训练->Vref训练->内存测试

- SPD判断是否在位
- PHY初始化
- GATELEVELING
- WRITELEVELING
- Read Data Eye 
- Write Date Eye
- Rx vref
- TX vref

## 内存可靠性特性设计的思路

可靠性特性的设计和安全设计的思路比较接近，安全设计会涉及威胁建模，然后做针对性的设计。
可靠性也类似，会首先分析所有的故障场景，然后做特性规划和方案设计。