|div_clk
clk => clk_1seg_temp.CLK
clk => \divClock:temp[0].CLK
clk => \divClock:temp[1].CLK
clk => \divClock:temp[2].CLK
clk => \divClock:temp[3].CLK
clk => \divClock:temp[4].CLK
clk => \divClock:temp[5].CLK
rst => clk_1seg_temp.PRESET
rst => \divClock:temp[0].ACLR
rst => \divClock:temp[1].ACLR
rst => \divClock:temp[2].ACLR
rst => \divClock:temp[3].ACLR
rst => \divClock:temp[4].ACLR
rst => \divClock:temp[5].ACLR
clk_out <= clk_1seg_temp.DB_MAX_OUTPUT_PORT_TYPE


