{"patent_id": "10-2024-0075547", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0093415", "출원번호": "10-2024-0075547", "발명의 명칭": "고밀도 라디컬을 이용하여 계면을 질화하는 기법이 적용된 박막 생성 방법", "출원인": "(주)이큐테크플러스", "발명자": "신동화"}}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "증착장치를 이용하여 산화막을 생성하는 방법에 있어서, (a) 기판 상에 질화막으로 구성된 제1박막을 증착하는 단계;(b) 상기 제1박막에 OH라디컬을 분사시켜, 상기 제1박막을 산화시킴에 따라, 상기 제1박막 내에 질산화막을 형성시키는 단계; 및(c) 상기 제1박막 상에 절연막을 형성하는 단계를 포함하되,상기 (a) 및 (b) 단계를 선택적으로 반복 수행함에 따라, 상기 제1박막의 두께 또는 상기 제1박막 내부의 N의농도 중 어느 하나를 조절하고,상기 제1박막은 SiN으로 구성되고, 상기 질산화막은 SiON으로 구성되는 것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 (a) 단계는 CVD 또는 ALD 중 어느 하나의 기법을 기초로 상기 제1박막의 증착을 수행하는 것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제1박막이 SiN으로 구성되는 경우, 상기 (b) 단계에서 상기 SiN은 OH라디컬과 반응하여 SiON으로 형성되는것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 질산화막의 상부의 SiON성분의 농도보다 상기 질산화막의 하부의 SiON성분의 농도가 낮은 것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 (b) 단계의 상기 OH라디컬이 분사되는 공정은 480 ~ 730℃ 사이의 공정 온도로 진행되는 것인, 증착장치를이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 (a) 단계 내지 (c) 단계는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함되는 것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 4 항에 있어서,공개특허 10-2024-0093415-3-상기 질산화막의 상부의 SiO성분의 농도보다 상기 질산화막의 하부의 SiO성분의 농도가 높은 것인, 증착장치를이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 (b) 단계는, 상기 OH라디컬의 농도를 조절함으로써, 상기 제1박막 내의 SiO나 SiON의 농도를 조절하는 것인, 증착장치를 이용하여 산화막을 생성하는 방법."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따라, 증착장치를 이용하여 산화막을 생성하는 방법에 있어서, (a) 기판 상에 질화막으로 구성된 제1박막을 증착하는 단계; (b) 제1박막에 OH라디컬을 분사시켜, 제1박막을 산화시킴에 따라, 제1박막 내 에 질산화막을 형성시키는 단계; 및 (c) 제1박막 상에 절연막을 형성하는 단계를 포함하되, (a) 및 (b) 단계를 선택적으로 반복 수행함에 따라, 제1박막의 두께 또는 제1박막 내부의 N의 농도 중 어느 하나를 조절하고, 제1박 막은 SiN으로 구성되고, 질산화막은 SiON으로 구성된다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 박막을 생성하는 방법에 관한 것으로, 구체적으로 고밀도 라디컬을 이용하여 계면을 질화하는 박막 생성 방법에 관한 것이다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "기술의 발전에 따라 인공지능, 빅데이터, 5G, 자율주행차 등의 4차 산업혁명의 핵심 기술의 근간인 반도체는 비 메모리(System LSI) 디바이스의 속도 향상 및 메모리(DRAM, 3D_VNAND)의 용량 증가를 위해 다층 구조 및 복잡한 형상의 회로패턴을 요구하고 있다. 그에 따라, 현재 EUV(Extreme Ultraviolet) 등의 기술 도입을 통해 선폭 5nm 이하인 반도체 패터닝 기술을 확보 하고 있으나, 기존의 박막 증착기술의 한계점으로 대두되는 박막 두께의 불균일성, High Aspect Ratio Contact Hole의 증착불량, 낮은 단차 피복성 등의 문제를 해결해야 하는 상황이다. 이때, 종래의 박막 형성 기술은 상기의 언급된 문제를 해결하기 위해, 기판을 산화 또는 기판 상에 증착하여 산 화막을 형성 후 N2O 또는 NO를 처리함으로써 N을 계면까지 침투시켜 계면의 결함을 감소시켰다. 이러한 기술을 통해 결과적으로 계면의 특성 및 신뢰성이 향상되는 성과를 가질 수 있었다. 하지만, 이러한 종래의 기술도 독성 가스에 의한 환경문제, 질화막 내의 N농도 조절의 어려움 및 고온 처리를 수행함에 따라 계면의 거칠기(Roughness)가 악화됨에 따라 전기적 특성이 악화되는 등의 문제가 있다. 도 1은 종래의 계면 질화 과정을 나타낸 예시 도면이다. 종래의 계면 질화 기술은 기판을 산화 또는 기판 상에 증착하여 산화막을 형성한 후 N을 포함하는 기 체 이용하여 열처리하는 방식을 적용했다. 구체적으로, 종래의 기술은 도1의 (a)와 (b)에 각각 도시된 바와 같이 기판 상에 산화 또는 증착하여 산화 막 형성, N을 포함하는 기체(예를 들어, 이산화질소(N2O), 산화질소(NO) 등)를 이용하여 어닐링을 수행할 수 있 다. 이때, N농도를 높이기 위해 어닐링이 과도하게 수행되는 경우 기판 과 SiO2 사이의 계면뿐만 아니라 SiO2 자체에 대한 N 농도가 함께 올라가게 되어 반도체소자의 특성을 저하시킬 수 있다. 한편, 도1의 (a)와 같이 산화막만 형성한 경우 기판 사이의 SiO2 계면의 절단된 결합(dangling bond) 등의 불완전 결합으로 계면 결함 발생하여 높은 계면 결함 밀도를 가지나, 도1의 (b)와 같이 N이 포함된 기체를 이용 한 어닐링이 수행되는 경우 기판과의 계면의 절단된 결합(dangling bond) 등의 불완전 결합된 계면 결함을 개선하게 된다. 이때, 공정 또는 소재에 따라 N 외에도 O나 H 등을 이용할 수도 있다. 또한, 종래의 기술은 SiO2의 원자결합을 끊어내어 SiON을 형성하기 때문에, 원자 간의 결합을 끊어내기 위해 상 당한 에너지를 필요로 한다. 따라서, 종래의 후 처리 과정에서 원자간의 결합을 끊어 내기 위해 900℃ 이상의 고온 열처리 방식 또는 플라즈마 처리 방식이 이용된다. 이때, 플라즈마 방식은 너무 고도의 에너지가 이용되므로 반도체 제품의 내구성 또는 증착 장비 자체의 내구성 에 악영향을 미치는 단점이 있다. 또한, 종래의 열처리 방식도 너무 고온 상의 공정을 수행하기 때문에 유사한 단점을 안고 있다. 일반적으로 플라즈마 방식이 열처리 방식보다 높은 에너지를 이용하기 때문에, 열처리 방식 을 통해 원하는 박막 증착이 수행되지 않을 경우 플라즈마 방식을 이용하게 된다.또한, 종래의 기술은 SiO2의 원자 결합을 끊어내는 방식으로 N과 반응되어 SiON으로 변환된 분자들이 일정 농도 이상이 되는 경우 N과의 반응이 이루어지지 않으며, 더 높은 에너지로 주입이 필요하고, 이때, 기판과 SiO2계면 이 아닌 SiO2자체에 N농도가 증가되어 N농도와 SiON두께 조절의 한계로 소자특성 개선의 어려운 문제가 있다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 실시예에 따라, 기판의 계면과 SiN박막을 고밀도 라디컬에 의해 산화된 계면의 불완전한 결합을 개선하여, 계면 결함 및 박막의 특성을 개선하 는 것을 목적으로 한다. 또한, 일반적으로 SiN은 높은 에너지로 결합되어 있어 산화가 어려우나, 저온 산화(480~730℃)와 가스 유량의 조절로 라디컬의 밀도 제어, 고밀도 라디컬의 노출시간 및 노출량의 제어를 통해 SiN을 산화시켜 N농도 및 SiON 의 두께 조절을 또 다른 목적으로 한다. 다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기 술적 과제들이 존재할 수 있다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 증착장치를 이용하여 산화막을 생성하는 방법에 있어 서, (a) 기판 상에 질화막으로 구성된 제1박막을 증착하는 단계; (b) 제1박막에 OH라디컬을 분사시켜, 제1박막 을 산화시킴에 따라, 제1박막 내에 질산화막을 형성시키는 단계; 및 (c) 제1박막 상에 절연막을 형성하는 단계 를 포함하되, (a) 및 (b) 단계를 선택적으로 반복 수행함에 따라, 제1박막의 두께 또는 제1박막 내부의 N의 농 도 중 어느 하나를 조절하고, 제1박막은 SiN으로 구성되고, 질산화막은 SiON으로 구성될 수 있다. 또한, (a) 단계는 CVD 또는 ALD 중 어느 하나의 기법을 기초로 제1박막의 증착을 수행할 수 있다. 또한, 제1박막은 SiN으로 구성되고, 질산화막은 SiON으로 구성될 수 있다. 또한, 제1박막이 SiN으로 구성되는 경우, (b) 단계에서 SiN은 OH라디컬과 반응하여 SiON으로 형성될 수 있다. 또한, 질산화막의 상부의 SiON성분의 농도보다 질산화막의 하부의 SiON성분의 농도가 낮도록 형성될 수 있다. 또한, (b) 단계의 OH라디컬이 분사되는 공정은 480 ~ 730℃ 사이의 공정 온도로 진행될 수 있다. 또한, (a) 단계 내지 (c) 단계는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함될 수 있다. 또한, 질산화막의 상부의 SiO성분의 농도보다 질산화막의 하부의 SiO성분의 농도가 높도록 형성될 수 있다. 또한, (b) 단계는, OH라디컬의 농도를 조절함으로써, 제 1 박막 내의 SiO나 SiON의 농도를 조절할 수 있다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예에 따라, 기판의 계면과 SiN박막을 고밀도 라디컬에 의해 산화된 계면의 불완전한 결합을 개선하여, 계면 결함 및 박막의 특성을 개선하는 것을 목적으로 한다. 또한, 일반적으로 SiN은 높은 에너지로 결합되어 있어 산화가 어려우나, 저온 산화(480~730℃)와 가스 유량의 조절로 라디컬의 밀도 제어, 고밀도 라디컬의 노출시간 및 노출량의 제어를 통해 SiN을 산화시켜 N농도 및 SiON 의 두께 조절을 또 다른 목적으로 한다. 이를 바탕으로 SiN이 증착된 이후 OH라디컬을 주입하여 후속 열처리를 수행하거나, ALD방식으로 계면에 SiON을 형성할 수 있게 된다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관 계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아 니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 이하의 실시예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아니다. 따라서 본 발명과 동일한 기능을 수행하는 동일 범위의 발명 역시 본 발명의 권리 범위에 속할 것이다. 이하의 본 발명의 명세서에서 정의하고 있는 박막 또는 증착이란 반도체 제조 공정에서 웨이퍼(기판) 표면에 분 자의 흡착과 치환을 번갈아 진행함으로써, 산화물이나 금속을 얇게 코팅하는 과정을 뜻할 수 있다. 그에 따라, 이하의 명세서에서 설명하는 각각의 과정은 라디컬 유닛(radical unit) 또는 증착 장치 등에 의해 수행될 수 있 고, 원자층 증착(ALD)이나 화학기상증착(CVD) 등의 기술을 통해 박막 또는 증착이 구현될 수 있다. 도2는 본 발명의 일 실시예에 따라, 종래의 증착 기술이 갖는 문제를 해결하고, 효과적으로 N의 농도를 조절할 수 있는 산화막을 생성하는 과정을 나타낸 공정흐름도이다. 도2를 참조하면, 증착장치를 이용하여 기판 상에 질화막으로 구성된 제1박막을 증착할 수 있다 (S110). 이때, 증착장치는 CVD 또는 ALD 중 어느 하나의 기법을 수행하는 장치로, 해당 기술을 이용하여 제1박막의 증착을 수행할 수 있다. 이때, 선택적 실시예로 도 3a에 도시된 바와 같이 기판 상에 처음 증착되는 제1박막은 SiN으로 구성 될 수 있고, 후술할 질산화막은 SiON으로 구성될 수 있다. 다음으로 도3b에 도시된 바와 같이 제1박막에 OH라디컬을 분사시켜 제1박막 내에 질산화막(13 0)을 형성할 수 있다(S120). 만약, 단계(S110)에서 제1박막이 도3b와 같이 SiN으로 구성되는 경우, 단계(S120)에서 SiN은 OH라디컬 과 반응하여 SiON을 형성할 수 있다. 구체적으로, 본 발명은 OH라디컬을 SiN위에 고농도로 분사시키게 되고, OH라디컬은 박막 내로 침투할 수 있다. 이때, OH라디컬이 박막 내부에 침투한 이후 SiN의 원자결합을 끊어내어 반응하는 것이 아닌, SiN 과 OH가 서로 반응하여 SiO나 SiON이라는 새로운 화합물을 형성할 수 있다. 그에 따라, 종래의 고온 열처리에서 벗어나, 상기의 과정에서는 480~730℃ 의 비교적 낮은 온도에서도 SiO나 SiON을 형성할 수 있다는 강점이 있다. 이때, 질산화막은 도 3c에 도시된 바와 같이 질산화막의 상부의 SiON성분의 농도보다 하부(13 1)의 SiON성분의 농도가 낮다는 특징을 가질 수 있다. 이는 OH라디컬이 침투하여 반응됨에 따라 SiON이 형성되 기에, 질산화막의 상부와 하부의 SiON 농도가 서로 달라지게 된다 한편, 질산화막 내에는 SiON이 외에 SiO 성분도 남아 있을 수 있으며, SiO 성분은 질산화막 내에서 하부가 상부보다 농 도가 더 높을 수 있다. 또한, 단계(S120)에서 OH라디컬이 분사되는 공정은 480~730℃ 사이의 공정온도로 진행될 수 있다. 이와 같 이 낮은 온도로 공정이 진행됨에 따라, 기판, 박막이나 그 밖의 장비의 내구성에도 큰 영향을 미치지 않는다. 한편, 단계(S110) 및 단계(S120)를 선택적으로 반복 수행함에 따라, 제1박막의 두께 또는 제1박막 내 부의 N의 농도 중 어느 하나를 조절할 수 있다. 또한, SiN의 두께를 두껍게 형성한 후 OH라디컬의 농도를 조절하는 경우 박막 내의 SiO나 SiON의 농도를 조절할 수 있다. 일반적으로, SiN은 단순히 열에 의해서만 SiON으로 산화되지 않으나, OH라디컬을 이용하기에 저온에서도 산화작용을 유도할 수 있다. 해당 과정이 반복수행 되는 경우 원하는 두께의 SiON을 형성할 수 있게 되어, 원하는 N농도의 조절이 가능하게 된다. 이때, 일반적으로 SiO2와 기판 사이의 계면층의 N농도는 일정수준 이상을 충족시켜야 한다. 그 러나, 본 발명의 공정은 계면층의 N농도를 일정 수준까지 정밀히 제어할 수 있게 되고, SiO2에는 N가 전혀 인가되지 않으면서도 원하는 계면층에만 N를 인가할 수 있게 된다. 마지막으로 제1박막 상에 절연막을 형성할 수 있다(S130). 이는 도3d에 도시된 바와 같이 SiON으로 구성된 질산화막의 상에 SiO2 로 구성된 절연막을 형성함으 로써, 박막의 형성 과정을 종료하게 된다. 이때 단계(S110) 내지 단계(S130)는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함될 수 있다. 따라서, 상기에 개시되는 공정을 통해 기판의 계면과 SiN박막을 고밀도 라디컬에 의해 산화된 계면의 불완 전한 결합을 개선하게 되어, 종래의 계면 결함 및 박막의 특성을 개선할 수 있다. 또한, SiN은 높은 에너지로 결합되어 있어, 종래의 공정으로는 산화가 어려우나, 본 발명의 공정을 통해 저온 산화와 가스 유량의 조절을 통한 라디컬의 밀도 제어, 고밀도 라디컬의 노출시간 및 노출량의 제어를 바탕으로 SiN을 산화시켜 N농도 및 SiON의 두께를 조절할 수 있다. 그 밖에도 본 발명의 공정을 통해 SiN이 증착된 이후 OH라디컬을 주입하여 후속 열처리를 수행하거나, ALD기법을 통해 계면에 SiON을 형성할 수 있다."}
{"patent_id": "10-2024-0075547", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명 의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해 할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가 지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으 로 해석되어야 한다."}
{"patent_id": "10-2024-0075547", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래의 계면 질화 과정을 나타낸 예시 도면이다. 도2는 본 발명의 일 실시예에 따라, 고농도 라디컬을 이용하여 계면을 질화하는 기법이 적용된 박막의 생성 과정을 나타낸 동작흐름도이다. 도3a 내지 도3b는 본 발명의 일 실시예에 따라, 박막을 생성하는 각 단계에 대응되는 박막의 형태에 대한 도면 이다."}
