<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-2" LaunchTime="1554242791">
  <File Type="PA-TCL" Name="terminal_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="terminal_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="terminal_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="terminal_top.vds"/>
  <File Type="RDS-UTIL" Name="terminal_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="terminal_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="terminal_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="terminal_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="terminal_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/Capstone/fontROM.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fontROM.vhd"/>
        <Attr Name="ImportTime" Val="1554049265"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/terminal_top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../terminal/terminal.srcs/sources_1/new/terminal_top.vhd"/>
        <Attr Name="ImportTime" Val="1554056945"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/Embedded/Lab 4/lab-4-submission-JonColella/Lab 4.srcs/sources_1/new/vga_ctrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Embedded/Lab 4/lab-4-submission-JonColella/Lab 4.srcs/sources_1/new/vga_ctrl.vhd"/>
        <Attr Name="ImportTime" Val="1553975519"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/character_memaddress.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../terminal/terminal.srcs/sources_1/new/character_memaddress.vhd"/>
        <Attr Name="ImportTime" Val="1554055392"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Font_Rom_Addr_Gen.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Pixel_Pusher.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/clock_div.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pixel_selector.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="terminal_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/2/ZYBO_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Embedded/Lab/Lab 1/2/ZYBO_Master.xdc"/>
        <Attr Name="ImportTime" Val="1551331158"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
