# Competencia y riesgo en circuitos digitales

En los circuitos digitales, tanto la transmisión de señales como los cambios de estado experimentan ciertos retrasos, lo que da lugar a fenómenos de competencia y riesgo.

## Causas

- **Competencia**: En los circuitos lógicos combinacionales, cuando las señales de entrada de diferentes rutas cambian, llegan a la misma compuerta en momentos distintos.
- **Riesgo**: Debido a la competencia, la señal de salida necesita un cierto tiempo para alcanzar el estado deseado, lo que puede resultar en salidas erróneas momentáneas, como pulsos de pico.

La competencia no siempre conduce al riesgo, pero el riesgo siempre implica competencia.

Por ejemplo, para una misma señal de entrada A, la señal A' llega a la compuerta AND después de pasar por un inversor, lo que provoca un retraso en comparación con A, lo que a su vez genera pulsos de interferencia en la salida de la compuerta AND:

![](https://media.wiki-power.com/img/20220622163331.png)

![](https://media.wiki-power.com/img/20220622163337.png)

## Métodos de solución

Para eliminar el fenómeno de riesgo, se pueden utilizar los siguientes métodos:

- Añadir un condensador de filtrado de salida: se utiliza para eliminar los pulsos estrechos de riesgo. Sin embargo, tiene la desventaja de suavizar la forma de onda, lo que puede generar errores en señales de alta velocidad.
- Retrasar la lectura del valor de salida: se omite la influencia de los pulsos estrechos.

## Referencias y agradecimientos

- [Competencia y riesgo en Verilog](https://www.runoob.com/w3cnote/verilog-competition-hazard.html)

> Dirección original del artículo: <https://wiki-power.com/>  
> Este artículo está protegido por la licencia [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh). Si desea reproducirlo, por favor indique la fuente.

> Este post está traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisión.
