---
title: "AXI Day-1"
date: "2025-09-04"
thumbnail: "../../../assets/img/CPU/AXI_1/axi.png"
---

# AXI

## AXI 프로토콜 개요
![alt text](<../../../assets/img/CPU/AXI_1/스크린샷 2025-09-04 115854.png>)
- **마스터와 슬레이브**
  - Arm 프로세서는 **마스터(Master)** 의 예시
  - 메모리 컨트롤러는 **슬레이브(Slave)** 의 간단한 예시

- **AXI 프로토콜의 정의**
  - 마스터와 슬레이브 간 **포인트-투-포인트(point-to-point) 연결**의 신호와 타이밍을 정의
  - **버스(Bus) 규격**이 아닌 **인터페이스 규격**임
  - 따라서, 인터페이스 간의 신호와 타이밍만을 기술

- **인터커넥트 필요성**
  - 각 AXI 마스터 인터페이스는 하나의 AXI 슬레이브 인터페이스에 연결됨
  - 여러 개의 마스터와 슬레이브가 존재하는 경우, **인터커넥트 패브릭(Interconnect Fabric)** 이 필요
  - 이 인터커넥트는 마스터와 슬레이브 인터페이스를 구현하며, AXI 프로토콜도 그 안에서 구현됨

ex) Mater1이 Slave1과 통신할 때, Master2는 Slave3와 통신 가능


## AXI 인터페이스 채널
![alt text](<../../../assets/img/CPU/AXI_1/스크린샷 2025-09-04 115846.png>)
### 기본 개념
- AXI는 **마스터(Master)** 와 **슬레이브(Slave)** 간의 **포인트-투-포인트 프로토콜**을 정의함
- 각 AXI 인터페이스는 **5개의 주요 채널**을 사용하여 통신함

---

### Write 연산에 사용되는 채널
1. **Write Address (AW) 채널**  
   - 마스터 → 슬레이브 : 쓰기 주소 전달
2. **Write Data (W) 채널**  
   - 마스터 → 슬레이브 : 데이터 전달
3. **Write Response (B) 채널**  
   - 슬레이브 → 마스터 : 쓰기 완료 여부 및 응답 메시지 전달

---

### Read 연산에 사용되는 채널
1. **Read Address (AR) 채널**  
   - 마스터 → 슬레이브 : 읽을 주소 전달
2. **Read Data (R) 채널**  
   - 슬레이브 → 마스터 : 요청한 주소의 데이터 전달  
   - 필요 시 에러 메시지 반환  
     - 예: 잘못된 주소 접근, 데이터 손상, 보안 권한 부족 등

---

### 채널 특성
- 각 채널은 **단방향(Unidirectional)** 으로 동작  
  → 따라서, **Write Response 채널**이 별도로 필요  
  → Read는 별도의 응답 채널 없이 **Read Data 채널**에 응답 포함
- 읽기와 쓰기 모두 **주소 채널과 데이터 채널을 분리**하여 사용  
  → 인터페이스의 대역폭을 극대화할 수 있음
- 읽기 채널과 쓰기 채널 그룹 간에는 **타이밍 의존성이 없음**  
  → 읽기와 쓰기 연산이 동시에 진행될 수 있음

---

### 채널별 신호 접두어 (Prefix)
각 채널은 여러 개의 신호로 구성되며, 신호 이름은 채널에 따라 접두어가 붙음:

- **AW** : Write Address 채널 신호  
- **W** : Write Data 채널 신호  
- **B** : Write Response 채널 신호  
- **AR** : Read Address 채널 신호  
- **R** : Read Data 채널 신호
