Fitter report for de1_scr1
Wed Jul 13 12:18:00 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Optimized GXB Elements
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Jul 13 12:18:00 2022       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; de1_scr1                                    ;
; Top-level Entity Name           ; de10lite_scr1                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,361 / 32,070 ( 14 % )                     ;
; Total registers                 ; 4294                                        ;
; Total pins                      ; 112 / 457 ( 25 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,575,296 / 4,065,280 ( 39 % )              ;
; Total RAM Blocks                ; 197 / 397 ( 50 % )                          ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.6%      ;
;     Processor 3            ;   8.8%      ;
;     Processor 4            ;   8.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                        ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; JTAG_TCK~inputCLKENA0                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; DIVCLK    ;                ; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                  ; DIVCLK           ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; OUTCLK    ;                ; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                          ; OUTCLK           ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[6]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[7]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[8]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[9]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[10]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[11]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[12]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15               ; PORTBDATAOUT     ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[0]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[1]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[2]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[3]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[4]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[5]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[6]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[7]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[8]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[9]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                   ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[10]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                  ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[11]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                  ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[12]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                  ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_bank[0]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_bank[1]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[0]                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                   ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[0]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                      ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[0]                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[1]                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                   ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[1]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[1]                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[2]                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                   ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[2]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[2]                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[3]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                      ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_cmd[3]                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[0]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[0]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[1]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[1]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[2]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[2]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[3]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[3]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[4]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[4]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[5]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[5]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[6]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[6]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[7]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[7]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[8]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[8]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[9]                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                  ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[9]                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                     ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[10]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[10]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[11]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[11]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[12]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[12]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[13]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[13]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[14]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[14]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[15]                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_data[15]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                    ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_dqm[0]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                      ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_dqm[1]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                      ; I                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe                                                                                                                                            ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9                                                                                                                                         ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9                                                                                                                               ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                     ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9                                                                                                                               ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_15                                                                                                                                        ; Q                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_15                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                    ; OE               ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_15                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                       ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[0]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[1]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[2]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[3]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[4]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[5]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[6]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[7]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[8]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[9]                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                      ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[10]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                     ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[11]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                     ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[12]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                     ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[13]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                     ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[14]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                     ; O                ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[15]                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                     ; O                ;                       ;
; ahb_avalon_bridge:i_ahb_dmem|state.READ                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; ahb_avalon_bridge:i_ahb_dmem|state.READ~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ahb_avalon_bridge:i_ahb_dmem|state.READ_STALL                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; ahb_avalon_bridge:i_ahb_dmem|state.READ_STALL~DUPLICATE                                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[9]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[9]~DUPLICATE                                                                                                                         ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[14]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[14]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[15]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[15]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[21]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[21]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[23]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_address[23]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_byteenable[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_byteenable[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_writedata[20]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_writedata[20]~DUPLICATE                                                                                                                      ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|cmd_address[19]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|cmd_address[19]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|cmd_address[22]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|cmd_address[22]~DUPLICATE                                                                                                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp|addr_flag                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp|addr_flag~DUPLICATE                                                            ;                  ;                       ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp|o_valid                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp|o_valid~DUPLICATE                                                              ;                  ;                       ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|a_ready                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|a_ready~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|o_valid                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|o_valid~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_controller:reset_in_sync|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_controller:reset_in_sync|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~DUPLICATE       ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_main:main|reset_in_sync                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_main:main|reset_in_sync~DUPLICATE                                                                                 ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr0|counter[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr0|counter[1]~DUPLICATE                                         ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[1]~DUPLICATE                                         ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[3]~DUPLICATE                                         ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[13]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[13]~DUPLICATE                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[15]~DUPLICATE                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[17]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[17]~DUPLICATE                                        ;                  ;                       ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[31]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|counter[31]~DUPLICATE                                        ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|mem[0][118]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                          ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|mem_used[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                          ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bld_id_s1_agent_rsp_fifo|mem_used[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bld_id_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                            ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem[0][66]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                         ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem[0][68]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem[0][68]~DUPLICATE                                                         ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[0]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                           ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[1]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                           ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                    ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[1]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[1]~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][100]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][100]~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]~DUPLICATE                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[118]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[118]~DUPLICATE    ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE          ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE              ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|address_taken                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|address_taken~DUPLICATE                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:write_rsp_fifo|mem_used[0]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:write_rsp_fifo|mem_used[0]~DUPLICATE          ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|data_taken                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|data_taken~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:avl_dmem_m0_agent|hold_waitrequest                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:avl_dmem_m0_agent|hold_waitrequest~DUPLICATE                                                         ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator|read_latency_shift_reg[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                     ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                        ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[7]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[7]~DUPLICATE                                                 ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[8]~DUPLICATE                                                 ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[14]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[14]~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[17]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[17]~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[19]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[19]~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[21]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[21]~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[25]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[25]~DUPLICATE                                                ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|prev_request[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|prev_request[1]~DUPLICATE                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                      ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                      ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_pio_led:pio_led|data_out[0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_pio_led:pio_led|data_out[0]~DUPLICATE                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[15]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[15]~DUPLICATE                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[17]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[17]~DUPLICATE                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[22]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[22]~DUPLICATE                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[23]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_addr[23]~DUPLICATE                                                                                                                               ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_cs_n                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_cs_n~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entries[1]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entries[1]~DUPLICATE                                                  ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entry_0[30]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entry_0[30]~DUPLICATE                                                 ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_count[1]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_count[1]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_count[2]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_count[2]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.000                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.000~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.001                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.001~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.010                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.010~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.011                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.011~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.101                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.101~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.111                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|i_state.111~DUPLICATE                                                                                                                                   ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.000000001                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.000000001~DUPLICATE                                                                                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.000001000                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.000001000~DUPLICATE                                                                                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.010000000                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.010000000~DUPLICATE                                                                                                                             ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[10]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[10]~DUPLICATE                                                                                                                           ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[11]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[11]~DUPLICATE                                                                                                                           ;                  ;                       ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[12]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|refresh_counter[12]~DUPLICATE                                                                                                                           ;                  ;                       ;
; hard_rst_n_count[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; hard_rst_n_count[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; hard_rst_n_count[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; hard_rst_n_count[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; hard_rst_n_count[3]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; hard_rst_n_count[3]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; rtc_counter[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; rtc_counter[2]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; rtc_counter[7]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[7]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; rtc_counter[13]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[13]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; rtc_counter[23]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[23]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; rtc_counter[26]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; rtc_counter[26]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[1]~DUPLICATE                                                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[8]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[8]~DUPLICATE                                                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[9]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_regno_ff[9]~DUPLICATE                                                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[5]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[12]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[12]~DUPLICATE                                                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[17]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[17]~DUPLICATE                                                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[0]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[5]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[17]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[17]~DUPLICATE                                                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[26]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[26]~DUPLICATE                                                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_fsm_ff.ABS_STATE_CSR_RW                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_fsm_ff.ABS_STATE_CSR_RW~DUPLICATE                                                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf0_ff[1]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf0_ff[1]~DUPLICATE                                                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf5_ff[3]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf5_ff[3]~DUPLICATE                                                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf5_ff[10]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf5_ff[10]~DUPLICATE                                                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_EXEC                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_EXEC~DUPLICATE                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_EXEC_HALT                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_EXEC_HALT~DUPLICATE                                                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_HALT_REQ                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_HALT_REQ~DUPLICATE                                                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_RESUME_REQ                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dhi_fsm_ff.DHI_STATE_RESUME_REQ~DUPLICATE                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dmstatus_allany_halted_ff                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dmstatus_allany_halted_ff~DUPLICATE                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[2]~DUPLICATE                                                                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[15]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[15]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[24]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[24]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[28]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[28]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[30]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[30]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[34]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[34]~DUPLICATE                                                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_idxr_ff[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_idxr_ff[3]~DUPLICATE                                                                                 ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[2]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[8]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[8]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ier_ff[9]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[1]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[2]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[5]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[9]~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[12]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[12]~DUPLICATE                                                                                 ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[14]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[14]~DUPLICATE                                                                                 ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_isvr_ff[11]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_isvr_ff[11]~DUPLICATE                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcounten_cy_ff                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcounten_cy_ff~DUPLICATE                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[9]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[9]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[11]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[11]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[13]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[13]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[14]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[14]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[15]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[15]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[21]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[21]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[22]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[22]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[25]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[25]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[31]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[31]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[34]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[34]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[35]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[35]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[39]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[39]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[43]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[43]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[51]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[51]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[56]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[56]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[58]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[58]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[61]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[61]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[63]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[63]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[1]~DUPLICATE                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[2]~DUPLICATE                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[10]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[10]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[12]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[13]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[13]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[15]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[15]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[19]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[19]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[24]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mepc_ff[24]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[9]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[9]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[11]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[11]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[19]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[19]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[20]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[20]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[21]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[21]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[22]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[22]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[25]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[25]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[29]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[29]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[30]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[30]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[32]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[32]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[34]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[34]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[39]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[39]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[40]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[40]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[42]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[42]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[50]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[50]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[63]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[63]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[1]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[2]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[3]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[6]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[6]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[7]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_ff[7]~DUPLICATE                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mstatus_mpie_ff                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mstatus_mpie_ff~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[7]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[7]~DUPLICATE                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[8]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[8]~DUPLICATE                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[15]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[15]~DUPLICATE                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[17]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[17]~DUPLICATE                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[29]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[29]~DUPLICATE                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[30]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_base[30]~DUPLICATE                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[25]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[25]~DUPLICATE                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.lsu_cmd[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.lsu_cmd[3]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[1]~DUPLICATE                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[3]~DUPLICATE                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[6]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[6]~DUPLICATE                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[24]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[24]~DUPLICATE                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[30]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[30]~DUPLICATE                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_iter_cnt[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_iter_cnt[0]~DUPLICATE                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_c_ff                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_c_ff~DUPLICATE                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[0]~DUPLICATE                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[5]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[5]~DUPLICATE                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[22]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_res_hi_ff[22]~DUPLICATE                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_lsu:i_lsu|lsu_fsm_curr                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_lsu:i_lsu|lsu_fsm_curr~DUPLICATE                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_dcsr_step                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_dcsr_step~DUPLICATE                                                                                ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|dfsm_trans                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|dfsm_trans~DUPLICATE                                                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|dfsm_update                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|dfsm_update~DUPLICATE                                                                                  ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[0]~DUPLICATE                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[2]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[2]~DUPLICATE                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|hart_haltstatus.cause[2]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|hart_haltstatus.cause[2]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_addr_ff[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_addr_ff[0]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_addr_ff[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_addr_ff[1]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_EXCINJECT                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_EXCINJECT~DUPLICATE                                                   ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_FETCH                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_FETCH~DUPLICATE                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_ff[2]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_ff[2]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_ff[5]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_ff[5]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_pnd_txns_cnt[1]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_pnd_txns_cnt[1]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[0]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[1]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_rptr[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_rptr[1]~DUPLICATE                                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[0]~DUPLICATE                                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[1]~DUPLICATE                                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[0]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[5]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[5]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[7]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[7]~DUPLICATE                                                                              ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[11]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[11]~DUPLICATE                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[15]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[15]~DUPLICATE                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[17]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[17]~DUPLICATE                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[21]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rd_data_ff[21]~DUPLICATE                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rs2_addr_vd_ff                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|rs2_addr_vd_ff~DUPLICATE                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[0]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[0]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[1]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[1]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[5]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[5]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[7]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[7]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[8]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[8]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[9]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[9]~DUPLICATE                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[10]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[10]~DUPLICATE                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[13]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[13]~DUPLICATE                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_action_ff[2]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_action_ff[2]~DUPLICATE                                                                    ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_dmode_ff[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_dmode_ff[1]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[3]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[3]~DUPLICATE                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_store_ff[3]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_store_ff[3]~DUPLICATE                                                                     ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][1]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][1]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][2]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][3]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][5]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][5]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][7]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][7]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][9]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][9]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][0]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][3]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][12]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][12]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][17]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][17]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][22]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][22]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][27]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][27]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][29]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][29]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][31]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][31]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][0]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][3]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][8]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][8]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][12]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][12]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][17]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][17]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][21]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][21]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][26]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][26]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][28]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][28]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][2]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][3]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][3]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][5]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][5]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][7]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][7]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][8]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][8]~DUPLICATE                                                                          ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][10]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][10]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][12]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][12]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][15]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][15]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][20]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][20]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][21]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][21]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][27]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][27]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][28]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][28]~DUPLICATE                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tselect_ff[2]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tselect_ff[2]~DUPLICATE                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.data[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.data[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.op[0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.op[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.op[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.op[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_DR_EXIT2                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_DR_EXIT2~DUPLICATE                                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_SHIFT                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_SHIFT~DUPLICATE                                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_UPDATE                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_UPDATE~DUPLICATE                                                                                           ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|data_fifo.hwidth[1]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|data_fifo.hwidth[1]~DUPLICATE                                                                                                                            ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_imem_router:i_imem_router|port_sel_r                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_imem_router:i_imem_router|port_sel_r~DUPLICATE                                                                                                                               ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|address_reg_b[0]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|address_reg_b[0]~DUPLICATE                                                 ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[0]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[3]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[5]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[5]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[7]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[7]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[11]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[11]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[19]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[19]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[20]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[20]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[21]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[21]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[22]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[22]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[23]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[23]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[27]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[27]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[28]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[28]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[29]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[29]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[38]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[38]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[42]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[42]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[51]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[51]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[53]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[53]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[55]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[55]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[56]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[56]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[58]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[58]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[62]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[62]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[2]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[6]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[6]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[7]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimecmp_reg[7]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[1]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timeclk_cnt[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_div[3]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_div[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_div[8]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_div[8]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_irq                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; scr1_top_ahb:i_scr1|scr1_timer:i_timer|timer_irq~DUPLICATE                                                                                                                                            ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|dlc[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|dlc[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|dlc[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|dlc[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|dlc[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|dlc[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|dlc[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|dlc[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|dlc[10]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|dlc[10]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|ier[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|ier[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|lcr[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|lcr[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|lcr[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|lcr[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|mcr[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|mcr[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|tx_reset                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|tx_reset~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_b[1]~DUPLICATE                                                                                                                          ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_t[5]~DUPLICATE                                                                                                                          ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_t[6]~DUPLICATE                                                                                                                          ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]~DUPLICATE                                                                                                                         ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]~DUPLICATE                                                                                                                         ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]~DUPLICATE                                                                                                                         ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[0]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[0]~DUPLICATE                                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[6]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[6]~DUPLICATE                                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[7]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[7]~DUPLICATE                                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rstate[3]~DUPLICATE                                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]~DUPLICATE                                                                                                           ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]~DUPLICATE                                                                                                        ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun~DUPLICATE                                                                                                            ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|counter[3]~DUPLICATE                                                                                                                      ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|tf_pop~DUPLICATE                                                                                                                          ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|tstate[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; uart_top:i_uart|uart_wb:wb_interface|wb_adr_is[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; I/O Standard                ; de10lite_scr1       ;              ; HEX0[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; HEX1[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; HEX2[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; HEX3[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; HEX4[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; HEX5[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; de10lite_scr1       ;              ; KEY              ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; de10lite_sopc_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; de10lite_sopc_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11259 ) ; 0.00 % ( 0 / 11259 )       ; 0.00 % ( 0 / 11259 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11259 ) ; 0.00 % ( 0 / 11259 )       ; 0.00 % ( 0 / 11259 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11248 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/output/de1_scr1.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,361 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,361                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,883 / 32,070        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,225                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,955                 ;       ;
;         [c] ALMs used for registers                         ; 703                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 586 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 64 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 62                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 630 / 3,207           ; 20 %  ;
;     -- Logic LABs                                           ; 630                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,820                 ;       ;
;     -- 7 input functions                                    ; 96                    ;       ;
;     -- 6 input functions                                    ; 1,458                 ;       ;
;     -- 5 input functions                                    ; 1,705                 ;       ;
;     -- 4 input functions                                    ; 1,288                 ;       ;
;     -- <=3 input functions                                  ; 2,273                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 745                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,225                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,854 / 64,140        ; 6 %   ;
;         -- Secondary logic registers                        ; 371 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,873                 ;       ;
;         -- Routing optimization registers                   ; 352                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 112 / 457             ; 25 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 197 / 397             ; 50 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,575,296 / 4,065,280 ; 39 %  ;
; Total block memory implementation bits                      ; 2,017,280 / 4,065,280 ; 50 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 87                ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.0% / 5.2% / 4.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.5% / 34.4% / 26.7% ;       ;
; Maximum fan-out                                             ; 3699                  ;       ;
; Highest non-global fan-out                                  ; 826                   ;       ;
; Total fan-out                                               ; 51071                 ;       ;
; Average fan-out                                             ; 4.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4361 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4361                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4883 / 32070 ( 15 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1225                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2955                  ; 0                              ;
;         [c] ALMs used for registers                         ; 703                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 586 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 64 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 62                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 630 / 3207 ( 20 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 630                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 6820                  ; 0                              ;
;     -- 7 input functions                                    ; 96                    ; 0                              ;
;     -- 6 input functions                                    ; 1458                  ; 0                              ;
;     -- 5 input functions                                    ; 1705                  ; 0                              ;
;     -- 4 input functions                                    ; 1288                  ; 0                              ;
;     -- <=3 input functions                                  ; 2273                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 745                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3854 / 64140 ( 6 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 371 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3873                  ; 0                              ;
;         -- Routing optimization registers                   ; 352                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 110                   ; 2                              ;
; I/O registers                                               ; 69                    ; 0                              ;
; Total block memory bits                                     ; 1575296               ; 0                              ;
; Total block memory implementation bits                      ; 2017280               ; 0                              ;
; M10K block                                                  ; 197 / 397 ( 49 % )    ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 2 / 116 ( 1 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 4419                  ; 0                              ;
;     -- Registered Input Connections                         ; 4206                  ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 4403                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 54846                 ; 4451                           ;
;     -- Registered Connections                               ; 20178                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 4403                           ;
;     -- hard_block:auto_generated_inst                       ; 4403                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 19                    ; 1                              ;
;     -- Output Ports                                         ; 77                    ; 4                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; JTAG_SRST_N   ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; JTAG_TCK      ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 105                   ; 0                  ; yes    ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; JTAG_TDI      ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; JTAG_TMS      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; JTAG_TRST_N   ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]        ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]        ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MAX10_CLK2_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]         ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]         ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]         ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]         ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]         ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]         ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]         ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]         ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]         ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]         ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART_RXD      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JTAG_TDO      ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TXD      ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------+
; DRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe               ;
; DRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 42 / 48 ( 88 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 31 / 32 ( 97 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; JTAG_SRST_N                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE19     ; 165        ; 4A             ; JTAG_TCK                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; MAX10_CLK2_50                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; JTAG_TRST_N                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; JTAG_TDO                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG21     ; 143        ; 4A             ; JTAG_TDI                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; JTAG_TMS                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; UART_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; UART_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                       ; Removed Component                                                                                        ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; PLL Output Counters                                                                                       ;                                                                                                          ;
;  de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                                                                                                          ;
;   --                                                                                                      ; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                                       ;                                                                                                          ;
;  de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0             ;                                                                                                          ;
;   --                                                                                                      ; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0             ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; JTAG_TDO      ; Missing drive strength and slew rate ;
; UART_TXD      ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                     ;                            ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------+
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                     ; Integer PLL                ;
;     -- PLL Location                                                                                                 ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                      ; none                       ;
;     -- PLL Bandwidth                                                                                                ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                      ; 2000000 to 1500000 Hz      ;
;     -- Reference Clock Frequency                                                                                    ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                   ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                            ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                           ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                            ; 100.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                            ; 266.666666 MHz             ;
;     -- PLL Enable                                                                                                   ; On                         ;
;     -- PLL Fractional Division                                                                                      ; N/A                        ;
;     -- M Counter                                                                                                    ; 6                          ;
;     -- N Counter                                                                                                    ; 2                          ;
;     -- PLL Refclk Select                                                                                            ;                            ;
;             -- PLL Refclk Select Location                                                                           ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                   ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                   ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                      ; N/A                        ;
;             -- CORECLKIN source                                                                                     ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                   ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                    ; N/A                        ;
;             -- RXIQCLKIN source                                                                                     ; N/A                        ;
;             -- CLKIN(0) source                                                                                      ; MAX10_CLK2_50~input        ;
;             -- CLKIN(1) source                                                                                      ; N/A                        ;
;             -- CLKIN(2) source                                                                                      ; N/A                        ;
;             -- CLKIN(3) source                                                                                      ; N/A                        ;
;     -- PLL Output Counter                                                                                           ;                            ;
;         -- de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                               ; 20.0 MHz                   ;
;             -- Output Clock Location                                                                                ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                               ; On                         ;
;             -- Duty Cycle                                                                                           ; 50.0000                    ;
;             -- Phase Shift                                                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                                                            ; 15                         ;
;             -- C Counter PH Mux PRST                                                                                ; 0                          ;
;             -- C Counter PRST                                                                                       ; 1                          ;
;         -- de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                               ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                               ; On                         ;
;             -- Duty Cycle                                                                                           ; 50.0000                    ;
;             -- Phase Shift                                                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                                                            ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                ; 0                          ;
;             -- C Counter PRST                                                                                       ; 1                          ;
;                                                                                                                     ;                            ;
+---------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                     ; Entity Name                                   ; Library Name  ;
+----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+
; |de10lite_scr1                                                                               ; 4360.5 (30.8)        ; 4882.0 (34.8)                    ; 585.0 (4.0)                                       ; 63.5 (0.0)                       ; 0.0 (0.0)            ; 6820 (52)           ; 4225 (60)                 ; 69 (69)       ; 1575296           ; 197   ; 3          ; 112  ; 0            ; |de10lite_scr1                                                                                                                                                                                                                          ; de10lite_scr1                                 ; work          ;
;    |ahb_avalon_bridge:i_ahb_dmem|                                                            ; 16.8 (16.8)          ; 16.8 (16.8)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|ahb_avalon_bridge:i_ahb_dmem                                                                                                                                                                                             ; ahb_avalon_bridge                             ; work          ;
;    |ahb_avalon_bridge:i_ahb_imem|                                                            ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|ahb_avalon_bridge:i_ahb_imem                                                                                                                                                                                             ; ahb_avalon_bridge                             ; work          ;
;    |de10lite_sopc:i_soc|                                                                     ; 750.0 (0.0)          ; 986.3 (0.0)                      ; 238.7 (0.0)                                       ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 1192 (0)            ; 1505 (0)                  ; 0 (0)         ; 524416            ; 65    ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc                                                                                                                                                                                                      ; de10lite_sopc                                 ; de10lite_sopc ;
;       |altera_avalon_mm_bridge:avl_dmem|                                                     ; 44.2 (44.2)          ; 77.3 (77.3)                      ; 33.2 (33.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 179 (179)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem                                                                                                                                                                     ; altera_avalon_mm_bridge                       ; de10lite_sopc ;
;       |altera_avalon_mm_bridge:avl_imem|                                                     ; 25.8 (25.8)          ; 40.0 (40.0)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem                                                                                                                                                                     ; altera_avalon_mm_bridge                       ; de10lite_sopc ;
;       |altera_error_response_slave:default_slave|                                            ; 19.0 (0.0)           ; 19.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_error_response_slave:default_slave                                                                                                                                                            ; altera_error_response_slave                   ; de10lite_sopc ;
;          |altera_error_response_slave_resp_logic:read_channel_resp|                          ; 6.7 (6.7)            ; 7.2 (7.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp                                                                                                   ; altera_error_response_slave_resp_logic        ; de10lite_sopc ;
;          |altera_error_response_slave_resp_logic:write_channel_resp|                         ; 12.1 (12.1)          ; 12.1 (12.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp                                                                                                  ; altera_error_response_slave_resp_logic        ; de10lite_sopc ;
;       |altera_reset_controller:rst_controller|                                               ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller                                                                                                                                                               ; altera_reset_controller                       ; de10lite_sopc ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                    ; altera_reset_synchronizer                     ; de10lite_sopc ;
;       |altera_reset_controller:rst_controller_001|                                           ; -0.3 (0.0)           ; 1.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller_001                                                                                                                                                           ; altera_reset_controller                       ; de10lite_sopc ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                        ; -0.3 (-0.3)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                ; altera_reset_synchronizer                     ; de10lite_sopc ;
;       |altera_reset_controller:rst_controller_002|                                           ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller_002                                                                                                                                                           ; altera_reset_controller                       ; de10lite_sopc ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                ; altera_reset_synchronizer                     ; de10lite_sopc ;
;       |altera_reset_sequencer:reset_sequencer_0|                                             ; 44.8 (1.0)           ; 51.0 (1.5)                       ; 6.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (2)              ; 84 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0                                                                                                                                                             ; altera_reset_sequencer                        ; de10lite_sopc ;
;          |altera_reset_controller:reset_in_sync|                                             ; -0.3 (0.0)           ; 2.0 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_controller:reset_in_sync                                                                                                                       ; altera_reset_controller                       ; de10lite_sopc ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                     ; -0.3 (-0.3)          ; 2.0 (2.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_controller:reset_in_sync|altera_reset_synchronizer:alt_rst_sync_uq1                                                                            ; altera_reset_synchronizer                     ; de10lite_sopc ;
;          |altera_reset_sequencer_main:main|                                                  ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_main:main                                                                                                                            ; altera_reset_sequencer_main                   ; de10lite_sopc ;
;          |altera_reset_sequencer_seq:dsrt_seq|                                               ; 42.4 (0.0)           ; 44.8 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq                                                                                                                         ; altera_reset_sequencer_seq                    ; de10lite_sopc ;
;             |altera_reset_sequencer_dlycntr:dlycntr0|                                        ; 21.7 (21.7)          ; 22.5 (22.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr0                                                                                 ; altera_reset_sequencer_dlycntr                ; de10lite_sopc ;
;             |altera_reset_sequencer_dlycntr:dlycntr1|                                        ; 20.8 (20.8)          ; 22.3 (22.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1                                                                                 ; altera_reset_sequencer_dlycntr                ; de10lite_sopc ;
;       |de10lite_sopc_bld_id:bld_id|                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_bld_id:bld_id                                                                                                                                                                          ; de10lite_sopc_bld_id                          ; de10lite_sopc ;
;       |de10lite_sopc_mm_interconnect_0:mm_interconnect_0|                                    ; 432.9 (0.0)          ; 588.1 (0.0)                      ; 156.4 (0.0)                                       ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 782 (0)             ; 838 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                    ; de10lite_sopc_mm_interconnect_0               ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|                                  ; 5.8 (5.8)            ; 8.4 (8.4)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo                                                                                                   ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:bld_id_s1_agent_rsp_fifo|                                    ; 5.8 (5.8)            ; 7.1 (7.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bld_id_s1_agent_rsp_fifo                                                                                                     ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:core_clk_freq_s1_agent_rsp_fifo|                             ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:core_clk_freq_s1_agent_rsp_fifo                                                                                              ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|                                ; 11.6 (11.6)          ; 14.9 (14.9)                      ; 3.7 (3.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 17 (17)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo                                                                                                 ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|                                   ; 6.0 (6.0)            ; 7.0 (7.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo                                                                                                    ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:pio_sw_s1_agent_rsp_fifo|                                    ; 5.2 (5.2)            ; 7.7 (7.7)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_sw_s1_agent_rsp_fifo                                                                                                     ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                   ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                    ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;             |altsyncram:mem_rtl_0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                               ; altsyncram                                    ; work          ;
;                |altsyncram_40n1:auto_generated|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                ; altsyncram_40n1                               ; work          ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                     ; 53.1 (53.1)          ; 56.3 (56.3)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                      ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_sc_fifo:soc_id_s1_agent_rsp_fifo|                                    ; 5.4 (5.4)            ; 7.8 (7.8)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:soc_id_s1_agent_rsp_fifo                                                                                                     ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                  ; 1.4 (0.0)            ; 34.5 (0.0)                       ; 33.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                   ; altera_avalon_st_handshake_clock_crosser      ; de10lite_sopc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                       ; 1.4 (0.7)            ; 34.5 (33.3)                      ; 33.1 (32.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 77 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                          ; altera_avalon_st_clock_crosser                ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer     ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer     ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                              ; 17.0 (0.0)           ; 63.4 (0.0)                       ; 46.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 142 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                               ; altera_avalon_st_handshake_clock_crosser      ; de10lite_sopc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                       ; 17.0 (16.3)          ; 63.4 (62.1)                      ; 46.4 (45.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 142 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                      ; altera_avalon_st_clock_crosser                ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                        ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                        ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                              ; 11.6 (0.0)           ; 27.1 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                               ; altera_avalon_st_handshake_clock_crosser      ; de10lite_sopc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                       ; 11.6 (10.5)          ; 27.1 (25.8)                      ; 15.5 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 83 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                      ; altera_avalon_st_clock_crosser                ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                        ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                              ; 8.6 (0.0)            ; 33.3 (0.0)                       ; 24.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                               ; altera_avalon_st_handshake_clock_crosser      ; de10lite_sopc ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                       ; 8.6 (7.4)            ; 33.3 (32.1)                      ; 24.7 (24.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 82 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                      ; altera_avalon_st_clock_crosser                ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer ; altera_std_synchronizer_nocut                 ; de10lite_sopc ;
;          |altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|                       ; 17.0 (3.0)           ; 18.2 (3.7)                       ; 1.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 50 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent                                                                                        ; altera_merlin_axi_slave_ni                    ; de10lite_sopc ;
;             |altera_avalon_sc_fifo:read_rsp_fifo|                                            ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:read_rsp_fifo                                                    ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;             |altera_avalon_sc_fifo:write_rsp_fifo|                                           ; 11.5 (11.5)          ; 11.8 (11.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:write_rsp_fifo                                                   ; altera_avalon_sc_fifo                         ; de10lite_sopc ;
;          |altera_merlin_master_agent:avl_dmem_m0_agent|                                      ; 8.1 (8.1)            ; 9.3 (9.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:avl_dmem_m0_agent                                                                                                       ; altera_merlin_master_agent                    ; de10lite_sopc ;
;          |altera_merlin_master_agent:avl_imem_m0_agent|                                      ; 2.9 (2.9)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:avl_imem_m0_agent                                                                                                       ; altera_merlin_master_agent                    ; de10lite_sopc ;
;          |altera_merlin_slave_agent:avl_uart_s0_agent|                                       ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:avl_uart_s0_agent                                                                                                        ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_agent:bld_id_s1_agent|                                         ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bld_id_s1_agent                                                                                                          ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_agent:core_clk_freq_s1_agent|                                  ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:core_clk_freq_s1_agent                                                                                                   ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_agent:pio_led_s1_agent|                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_led_s1_agent                                                                                                         ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_agent:pio_sw_s1_agent|                                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_sw_s1_agent                                                                                                          ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                          ; 8.9 (5.4)            ; 9.7 (5.7)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (10)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                           ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                  ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                             ; altera_merlin_burst_uncompressor              ; de10lite_sopc ;
;          |altera_merlin_slave_agent:soc_id_s1_agent|                                         ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:soc_id_s1_agent                                                                                                          ; altera_merlin_slave_agent                     ; de10lite_sopc ;
;          |altera_merlin_slave_translator:bld_id_s1_translator|                               ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bld_id_s1_translator                                                                                                ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_slave_translator:core_clk_freq_s1_translator|                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:core_clk_freq_s1_translator                                                                                         ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_slave_translator:onchip_ram_s1_translator|                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator                                                                                            ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_slave_translator:pio_led_s1_translator|                              ; 7.8 (7.8)            ; 9.0 (9.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator                                                                                               ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_slave_translator:pio_sw_s1_translator|                               ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_sw_s1_translator                                                                                                ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_slave_translator:soc_id_s1_translator|                               ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:soc_id_s1_translator                                                                                                ; altera_merlin_slave_translator                ; de10lite_sopc ;
;          |altera_merlin_traffic_limiter:avl_dmem_m0_limiter|                                 ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_dmem_m0_limiter                                                                                                  ; altera_merlin_traffic_limiter                 ; de10lite_sopc ;
;          |altera_merlin_traffic_limiter:avl_imem_m0_limiter|                                 ; 6.3 (6.3)            ; 6.8 (6.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_imem_m0_limiter                                                                                                  ; altera_merlin_traffic_limiter                 ; de10lite_sopc ;
;          |altera_merlin_width_adapter:onchip_ram_s1_cmd_width_adapter|                       ; 35.6 (35.6)          ; 35.6 (35.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_ram_s1_cmd_width_adapter                                                                                        ; altera_merlin_width_adapter                   ; de10lite_sopc ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                            ; 26.0 (26.0)          ; 26.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                             ; altera_merlin_width_adapter                   ; de10lite_sopc ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                            ; 20.0 (20.0)          ; 21.3 (21.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                             ; altera_merlin_width_adapter                   ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_demux:cmd_demux|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                ; de10lite_sopc_mm_interconnect_0_cmd_demux     ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                       ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                        ; de10lite_sopc_mm_interconnect_0_cmd_demux_001 ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|                                   ; 10.5 (9.3)           ; 10.5 (9.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (37)             ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                    ; de10lite_sopc_mm_interconnect_0_cmd_mux       ; de10lite_sopc ;
;             |altera_merlin_arbitrator:arb|                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                       ; altera_merlin_arbitrator                      ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|                               ; 4.2 (2.2)            ; 4.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (8)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                ; de10lite_sopc_mm_interconnect_0_cmd_mux       ; de10lite_sopc ;
;             |altera_merlin_arbitrator:arb|                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                   ; altera_merlin_arbitrator                      ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_002|                               ; 9.2 (7.0)            ; 9.2 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (16)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                ; de10lite_sopc_mm_interconnect_0_cmd_mux       ; de10lite_sopc ;
;             |altera_merlin_arbitrator:arb|                                                   ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                   ; altera_merlin_arbitrator                      ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|                               ; 20.0 (14.3)          ; 23.2 (16.9)                      ; 3.4 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 47 (37)             ; 7 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                ; de10lite_sopc_mm_interconnect_0_cmd_mux       ; de10lite_sopc ;
;             |altera_merlin_arbitrator:arb|                                                   ; 5.7 (5.3)            ; 6.3 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (9)              ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                   ; altera_merlin_arbitrator                      ; de10lite_sopc ;
;                |altera_merlin_arb_adder:adder|                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                     ; altera_merlin_arb_adder                       ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_router:router|                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_router:router                                                                                                      ; de10lite_sopc_mm_interconnect_0_router        ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_router_001:router_001|                             ; 11.6 (11.6)          ; 11.7 (11.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_router_001:router_001                                                                                              ; de10lite_sopc_mm_interconnect_0_router_001    ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_rsp_demux:rsp_demux_001|                           ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                            ; de10lite_sopc_mm_interconnect_0_rsp_demux     ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_rsp_demux:rsp_demux_002|                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                            ; de10lite_sopc_mm_interconnect_0_rsp_demux     ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_rsp_mux:rsp_mux|                                   ; 20.9 (20.9)          ; 30.3 (30.3)                      ; 9.8 (9.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                    ; de10lite_sopc_mm_interconnect_0_rsp_mux       ; de10lite_sopc ;
;          |de10lite_sopc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                           ; 32.0 (32.0)          ; 36.1 (36.1)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                            ; de10lite_sopc_mm_interconnect_0_rsp_mux_001   ; de10lite_sopc ;
;       |de10lite_sopc_onchip_ram:onchip_ram|                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_onchip_ram:onchip_ram                                                                                                                                                                  ; de10lite_sopc_onchip_ram                      ; de10lite_sopc ;
;          |altsyncram:the_altsyncram|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_onchip_ram:onchip_ram|altsyncram:the_altsyncram                                                                                                                                        ; altsyncram                                    ; work          ;
;             |altsyncram_7dl1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_7dl1:auto_generated                                                                                                         ; altsyncram_7dl1                               ; work          ;
;       |de10lite_sopc_pio_led:pio_led|                                                        ; 4.1 (4.1)            ; 11.8 (11.8)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_pio_led:pio_led                                                                                                                                                                        ; de10lite_sopc_pio_led                         ; de10lite_sopc ;
;       |de10lite_sopc_pio_sw:pio_sw|                                                          ; 4.4 (4.4)            ; 5.0 (5.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw                                                                                                                                                                          ; de10lite_sopc_pio_sw                          ; de10lite_sopc ;
;       |de10lite_sopc_pll_0:pll_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0                                                                                                                                                                            ; de10lite_sopc_pll_0                           ; de10lite_sopc ;
;          |altera_pll:altera_pll_i|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                    ; altera_pll                                    ; work          ;
;       |de10lite_sopc_sdram:sdram|                                                            ; 173.1 (122.6)        ; 188.5 (131.0)                    ; 16.6 (9.2)                                        ; 1.2 (0.9)                        ; 0.0 (0.0)            ; 239 (186)           ; 236 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram                                                                                                                                                                            ; de10lite_sopc_sdram                           ; de10lite_sopc ;
;          |de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module| ; 50.5 (50.5)          ; 57.5 (57.5)                      ; 7.4 (7.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 53 (53)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module                                                                                          ; de10lite_sopc_sdram_input_efifo_module        ; de10lite_sopc ;
;    |scr1_top_ahb:i_scr1|                                                                     ; 3307.2 (0.0)         ; 3546.4 (0.0)                     ; 300.0 (0.0)                                       ; 60.7 (0.0)                       ; 0.0 (0.0)            ; 5131 (0)            ; 2205 (0)                  ; 0 (0)         ; 1050624           ; 130   ; 3          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1                                                                                                                                                                                                      ; scr1_top_ahb                                  ; work          ;
;       |scr1_core_top:i_core_top|                                                             ; 2923.8 (0.8)         ; 3136.5 (1.0)                     ; 269.5 (0.2)                                       ; 56.8 (0.0)                       ; 0.0 (0.0)            ; 4529 (2)            ; 1831 (0)                  ; 0 (0)         ; 2048              ; 2     ; 3          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top                                                                                                                                                                             ; scr1_core_top                                 ; work          ;
;          |scr1_dm:i_dm|                                                                      ; 335.5 (335.5)        ; 373.3 (373.3)                    ; 42.6 (42.6)                                       ; 4.7 (4.7)                        ; 0.0 (0.0)            ; 490 (490)           ; 394 (394)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm                                                                                                                                                                ; scr1_dm                                       ; work          ;
;          |scr1_dmi:i_dmi|                                                                    ; 53.7 (53.7)          ; 58.7 (58.7)                      ; 6.1 (6.1)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 106 (106)           ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi                                                                                                                                                              ; scr1_dmi                                      ; work          ;
;          |scr1_pipe_top:i_pipe_top|                                                          ; 2449.4 (5.0)         ; 2604.0 (6.0)                     ; 204.5 (1.0)                                       ; 49.9 (0.0)                       ; 0.0 (0.0)            ; 3783 (8)            ; 1182 (0)                  ; 0 (0)         ; 2048              ; 2     ; 3          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top                                                                                                                                                    ; scr1_pipe_top                                 ; work          ;
;             |scr1_ipic:i_pipe_ipic|                                                          ; 194.7 (194.7)        ; 197.5 (197.5)                    ; 5.2 (5.2)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 324 (324)           ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic                                                                                                                              ; scr1_ipic                                     ; work          ;
;             |scr1_pipe_csr:i_pipe_csr|                                                       ; 432.3 (432.3)        ; 451.4 (451.4)                    ; 35.1 (35.1)                                       ; 16.0 (16.0)                      ; 0.0 (0.0)            ; 674 (674)           ; 317 (317)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr                                                                                                                           ; scr1_pipe_csr                                 ; work          ;
;             |scr1_pipe_exu:i_pipe_exu|                                                       ; 1042.3 (626.6)       ; 1132.1 (699.9)                   ; 100.8 (80.0)                                      ; 11.0 (6.7)                       ; 0.0 (0.0)            ; 1659 (1015)         ; 265 (124)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu                                                                                                                           ; scr1_pipe_exu                                 ; work          ;
;                |scr1_pipe_ialu:i_ialu|                                                       ; 407.1 (407.1)        ; 422.8 (422.8)                    ; 19.8 (19.8)                                       ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 628 (628)           ; 135 (135)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu                                                                                                     ; scr1_pipe_ialu                                ; work          ;
;                |scr1_pipe_lsu:i_lsu|                                                         ; 8.5 (8.5)            ; 9.3 (9.3)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_lsu:i_lsu                                                                                                       ; scr1_pipe_lsu                                 ; work          ;
;             |scr1_pipe_hdu:i_pipe_hdu|                                                       ; 107.7 (107.7)        ; 121.8 (121.8)                    ; 15.7 (15.7)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 147 (147)           ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu                                                                                                                           ; scr1_pipe_hdu                                 ; work          ;
;             |scr1_pipe_idu:i_pipe_idu|                                                       ; 142.6 (142.6)        ; 148.1 (148.1)                    ; 5.6 (5.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 287 (287)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_idu:i_pipe_idu                                                                                                                           ; scr1_pipe_idu                                 ; work          ;
;             |scr1_pipe_ifu:i_pipe_ifu|                                                       ; 193.9 (193.9)        ; 198.2 (198.2)                    ; 7.8 (7.8)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 238 (238)           ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu                                                                                                                           ; scr1_pipe_ifu                                 ; work          ;
;             |scr1_pipe_mprf:i_pipe_mprf|                                                     ; 54.3 (54.3)          ; 61.5 (61.5)                      ; 9.0 (9.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 93 (93)             ; 44 (44)                   ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf                                                                                                                         ; scr1_pipe_mprf                                ; work          ;
;                |altsyncram:mprf_int2_rtl_0|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int2_rtl_0                                                                                              ; altsyncram                                    ; work          ;
;                   |altsyncram_ruo1:auto_generated|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int2_rtl_0|altsyncram_ruo1:auto_generated                                                               ; altsyncram_ruo1                               ; work          ;
;                |altsyncram:mprf_int_rtl_0|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int_rtl_0                                                                                               ; altsyncram                                    ; work          ;
;                   |altsyncram_ruo1:auto_generated|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int_rtl_0|altsyncram_ruo1:auto_generated                                                                ; altsyncram_ruo1                               ; work          ;
;             |scr1_pipe_tdu:i_pipe_tdu|                                                       ; 276.4 (276.4)        ; 287.5 (287.5)                    ; 24.5 (24.5)                                       ; 13.4 (13.4)                      ; 0.0 (0.0)            ; 353 (353)           ; 225 (225)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu                                                                                                                           ; scr1_pipe_tdu                                 ; work          ;
;          |scr1_scu:i_scu|                                                                    ; 19.5 (18.1)          ; 27.1 (21.6)                      ; 7.6 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 48 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu                                                                                                                                                              ; scr1_scu                                      ; work          ;
;             |scr1_data_sync_cell:i_core_rstn_status_sync|                                    ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_data_sync_cell:i_core_rstn_status_sync                                                                                                                  ; scr1_data_sync_cell                           ; work          ;
;             |scr1_data_sync_cell:i_hdu_rstn_status_sync|                                     ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_data_sync_cell:i_hdu_rstn_status_sync                                                                                                                   ; scr1_data_sync_cell                           ; work          ;
;             |scr1_data_sync_cell:i_sys_rstn_status_sync|                                     ; -0.3 (-0.3)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_data_sync_cell:i_sys_rstn_status_sync                                                                                                                   ; scr1_data_sync_cell                           ; work          ;
;             |scr1_reset_buf_cell:i_dm_rstn_buf_cell|                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_buf_cell:i_dm_rstn_buf_cell                                                                                                                       ; scr1_reset_buf_cell                           ; work          ;
;             |scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync|           ; 0.6 (0.3)            ; 1.0 (0.5)                        ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync                                                                                         ; scr1_reset_qlfy_adapter_cell_sync             ; work          ;
;                |scr1_reset_buf_cell:i_reset_output_buf|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf                                                  ; scr1_reset_buf_cell                           ; work          ;
;             |scr1_reset_qlfy_adapter_cell_sync:i_hdu_rstn_qlfy_adapter_cell_sync|            ; 0.1 (0.3)            ; 0.8 (0.3)                        ; 0.8 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_hdu_rstn_qlfy_adapter_cell_sync                                                                                          ; scr1_reset_qlfy_adapter_cell_sync             ; work          ;
;                |scr1_reset_buf_cell:i_reset_output_buf|                                      ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_hdu_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf                                                   ; scr1_reset_buf_cell                           ; work          ;
;             |scr1_reset_qlfy_adapter_cell_sync:i_sys_rstn_qlfy_adapter_cell_sync|            ; 0.3 (0.3)            ; 0.8 (0.3)                        ; 0.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_sys_rstn_qlfy_adapter_cell_sync                                                                                          ; scr1_reset_qlfy_adapter_cell_sync             ; work          ;
;                |scr1_reset_buf_cell:i_reset_output_buf|                                      ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_sys_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf                                                   ; scr1_reset_buf_cell                           ; work          ;
;          |scr1_tapc:i_tapc|                                                                  ; 58.7 (25.0)          ; 59.3 (25.0)                      ; 1.3 (0.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 114 (47)            ; 101 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc                                                                                                                                                            ; scr1_tapc                                     ; work          ;
;             |scr1_tapc_shift_reg:i_bypass_reg|                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_bypass_reg                                                                                                                           ; scr1_tapc_shift_reg                           ; work          ;
;             |scr1_tapc_shift_reg:i_tap_dr_bld_id_reg|                                        ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_dr_bld_id_reg                                                                                                                    ; scr1_tapc_shift_reg                           ; work          ;
;             |scr1_tapc_shift_reg:i_tap_idcode_reg|                                           ; 16.7 (16.7)          ; 17.0 (17.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_idcode_reg                                                                                                                       ; scr1_tapc_shift_reg                           ; work          ;
;          |scr1_tapc_synchronizer:i_tapc_synchronizer|                                        ; 6.2 (6.2)            ; 13.1 (13.1)                      ; 7.3 (7.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc_synchronizer:i_tapc_synchronizer                                                                                                                                  ; scr1_tapc_synchronizer                        ; work          ;
;       |scr1_dmem_ahb:i_dmem_ahb|                                                             ; 61.8 (61.8)          ; 64.7 (64.7)                      ; 5.2 (5.2)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 83 (83)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb                                                                                                                                                                             ; scr1_dmem_ahb                                 ; work          ;
;       |scr1_dmem_router:i_dmem_router|                                                       ; 27.7 (27.7)          ; 34.1 (34.1)                      ; 6.7 (6.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 47 (47)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_dmem_router:i_dmem_router                                                                                                                                                                       ; scr1_dmem_router                              ; work          ;
;       |scr1_imem_ahb:i_imem_ahb|                                                             ; 21.4 (21.4)          ; 25.6 (25.6)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_imem_ahb:i_imem_ahb                                                                                                                                                                             ; scr1_imem_ahb                                 ; work          ;
;       |scr1_imem_router:i_imem_router|                                                       ; 24.9 (24.9)          ; 32.5 (32.5)                      ; 8.2 (8.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 43 (43)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_imem_router:i_imem_router                                                                                                                                                                       ; scr1_imem_router                              ; work          ;
;       |scr1_reset_and2_cell:i_tapc_rstn_and2_cell|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_reset_and2_cell:i_tapc_rstn_and2_cell                                                                                                                                                           ; scr1_reset_and2_cell                          ; work          ;
;       |scr1_reset_sync_cell:i_cpu_rstn_reset_sync|                                           ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_reset_sync_cell:i_cpu_rstn_reset_sync                                                                                                                                                           ; scr1_reset_sync_cell                          ; work          ;
;       |scr1_reset_sync_cell:i_pwrup_rstn_reset_sync|                                         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_reset_sync_cell:i_pwrup_rstn_reset_sync                                                                                                                                                         ; scr1_reset_sync_cell                          ; work          ;
;       |scr1_reset_sync_cell:i_rstn_reset_sync|                                               ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_reset_sync_cell:i_rstn_reset_sync                                                                                                                                                               ; scr1_reset_sync_cell                          ; work          ;
;       |scr1_tcm:i_tcm|                                                                       ; 47.6 (28.8)          ; 49.8 (29.5)                      ; 2.7 (1.0)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 75 (37)             ; 7 (4)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm                                                                                                                                                                                       ; scr1_tcm                                      ; work          ;
;          |scr1_dp_memory:i_dp_memory|                                                        ; 18.9 (1.8)           ; 20.3 (2.5)                       ; 1.7 (0.7)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 38 (4)              ; 3 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory                                                                                                                                                            ; scr1_dp_memory                                ; work          ;
;             |altsyncram:memory_array_rtl_0|                                                  ; 16.7 (0.0)           ; 17.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0                                                                                                                              ; altsyncram                                    ; work          ;
;                |altsyncram_vju1:auto_generated|                                              ; 16.7 (0.1)           ; 17.5 (0.7)                       ; 1.0 (0.7)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 34 (0)              ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated                                                                                               ; altsyncram_vju1                               ; work          ;
;                   |decode_5la:decode2|                                                       ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|decode_5la:decode2                                                                            ; decode_5la                                    ; work          ;
;                   |mux_2hb:mux3|                                                             ; 15.5 (15.5)          ; 16.0 (16.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|mux_2hb:mux3                                                                                  ; mux_2hb                                       ; work          ;
;             |altsyncram:memory_array_rtl_1|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_1                                                                                                                              ; altsyncram                                    ; work          ;
;                |altsyncram_vju1:auto_generated|                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_1|altsyncram_vju1:auto_generated                                                                                               ; altsyncram_vju1                               ; work          ;
;       |scr1_timer:i_timer|                                                                   ; 199.1 (199.1)        ; 199.8 (199.8)                    ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 316 (316)           ; 216 (216)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|scr1_top_ahb:i_scr1|scr1_timer:i_timer                                                                                                                                                                                   ; scr1_timer                                    ; work          ;
;    |uart_top:i_uart|                                                                         ; 244.9 (0.0)          ; 286.9 (0.0)                      ; 42.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (0)             ; 382 (0)                   ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart                                                                                                                                                                                                          ; uart_top                                      ; work          ;
;       |uart_regs:regs|                                                                       ; 235.3 (83.7)         ; 273.2 (94.3)                     ; 37.9 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (154)           ; 354 (124)                 ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs                                                                                                                                                                                           ; uart_regs                                     ; work          ;
;          |uart_receiver:receiver|                                                            ; 113.7 (57.9)         ; 135.3 (63.2)                     ; 21.7 (5.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 196 (104)           ; 161 (64)                  ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_receiver:receiver                                                                                                                                                                    ; uart_receiver                                 ; work          ;
;             |uart_rfifo:fifo_rx|                                                             ; 55.7 (50.1)          ; 72.1 (62.5)                      ; 16.3 (12.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (87)             ; 97 (71)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                                                                                                 ; uart_rfifo                                    ; work          ;
;                |raminfr:rfifo|                                                               ; 5.7 (5.7)            ; 9.6 (9.6)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 26 (26)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                                                                                                   ; raminfr                                       ; work          ;
;                   |altsyncram:ram_rtl_0|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                                                                                              ; altsyncram                                    ; work          ;
;                      |altsyncram_egi1:auto_generated|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_egi1:auto_generated                                                                               ; altsyncram_egi1                               ; work          ;
;          |uart_sync_flops:i_uart_sync_flops|                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                                                                                         ; uart_sync_flops                               ; work          ;
;          |uart_transmitter:transmitter|                                                      ; 37.2 (19.8)          ; 42.8 (20.2)                      ; 5.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (31)             ; 67 (25)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter                                                                                                                                                              ; uart_transmitter                              ; work          ;
;             |uart_tfifo:fifo_tx|                                                             ; 17.3 (10.1)          ; 22.6 (10.1)                      ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (18)             ; 42 (16)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                                                                                           ; uart_tfifo                                    ; work          ;
;                |raminfr:tfifo|                                                               ; 6.6 (6.6)            ; 12.5 (12.5)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 26 (26)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                                                                                             ; raminfr                                       ; work          ;
;                   |altsyncram:ram_rtl_0|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                                                                                        ; altsyncram                                    ; work          ;
;                      |altsyncram_egi1:auto_generated|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_egi1:auto_generated                                                                         ; altsyncram_egi1                               ; work          ;
;       |uart_wb:wb_interface|                                                                 ; 9.7 (9.7)            ; 13.8 (13.8)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de10lite_scr1|uart_top:i_uart|uart_wb:wb_interface                                                                                                                                                                                     ; uart_wb                                       ; work          ;
+----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; DRAM_CLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_TDO      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_TXD      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; MAX10_CLK2_50 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_TCK      ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_TRST_N   ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_SRST_N   ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_TMS      ; Input    ; --   ; --   ; (4)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; JTAG_TDI      ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RXD      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                    ;                   ;         ;
; DRAM_DQ[0]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[0]                                                           ; 0                 ; 0       ;
; DRAM_DQ[1]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[1]                                                           ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[2]                                                           ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[3]                                                           ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[4]                                                           ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[5]                                                           ; 0                 ; 0       ;
; DRAM_DQ[6]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[6]                                                           ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[7]                                                           ; 0                 ; 0       ;
; DRAM_DQ[8]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[8]                                                           ; 0                 ; 0       ;
; DRAM_DQ[9]                                                                                                                ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[9]                                                           ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[10]                                                          ; 0                 ; 0       ;
; DRAM_DQ[11]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[11]                                                          ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[12]                                                          ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[13]                                                          ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[14]                                                          ; 0                 ; 0       ;
; DRAM_DQ[15]                                                                                                               ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|za_data[15]                                                          ; 0                 ; 0       ;
; MAX10_CLK2_50                                                                                                             ;                   ;         ;
; JTAG_TCK                                                                                                                  ;                   ;         ;
;      - JTAG_TCK~inputCLKENA0                                                                                              ; 1                 ; 0       ;
; JTAG_TRST_N                                                                                                               ;                   ;         ;
;      - scr1_top_ahb:i_scr1|scr1_reset_and2_cell:i_tapc_rstn_and2_cell|WideAnd0                                            ; 1                 ; 0       ;
; KEY[0]                                                                                                                    ;                   ;         ;
;      - extn_rst_in_n                                                                                                      ; 0                 ; 0       ;
; JTAG_SRST_N                                                                                                               ;                   ;         ;
;      - extn_rst_in_n                                                                                                      ; 1                 ; 0       ;
; JTAG_TMS                                                                                                                  ;                   ;         ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_UPDATE                  ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_DR_EXIT1                   ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_PAUSE                   ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_DR_SEL_SCAN                ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_DR_PAUSE                   ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IDLE                       ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ir_shift_ff~0                                ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_dr_shift_ff~0                                ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_next.SCR1_TAP_STATE_IR_CAPTURE~0             ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|Selector7~0                                          ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_next.SCR1_TAP_STATE_IR_EXIT2~0               ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_next.SCR1_TAP_STATE_DR_EXIT2~0               ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_next.SCR1_TAP_STATE_DR_CAPTURE~0             ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|Selector3~0                                          ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_dr_capture_ff~0                              ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|Selector0~0                                          ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_next.SCR1_TAP_STATE_IR_SEL_SCAN~0            ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|Selector8~0                                          ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|Selector6~0                                          ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_dr_update_ff~0                               ; 1                 ; 4       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_fsm_ff.SCR1_TAP_STATE_IR_UPDATE~DUPLICATE        ; 1                 ; 4       ;
; JTAG_TDI                                                                                                                  ;                   ;         ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_bypass_reg|shift_reg~0         ; 1                 ; 0       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_ir_shift_ff~3                                    ; 1                 ; 0       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc_synchronizer:i_tapc_synchronizer|dmi_ch_tdi_sync[0]         ; 1                 ; 0       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_idcode_reg|shift_reg~32    ; 1                 ; 0       ;
;      - scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_dr_bld_id_reg|shift_reg~32 ; 1                 ; 0       ;
; SW[0]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[0]                                                    ; 0                 ; 0       ;
; SW[8]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[8]                                                    ; 1                 ; 0       ;
; SW[9]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[9]                                                    ; 1                 ; 0       ;
; SW[1]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[1]                                                    ; 1                 ; 0       ;
; SW[2]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[2]                                                    ; 1                 ; 0       ;
; SW[3]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[3]                                                    ; 1                 ; 0       ;
; SW[4]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[4]                                                    ; 0                 ; 0       ;
; SW[5]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[5]                                                    ; 1                 ; 0       ;
; SW[6]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[6]                                                    ; 0                 ; 0       ;
; SW[7]                                                                                                                     ;                   ;         ;
;      - de10lite_sopc:i_soc|de10lite_sopc_pio_sw:pio_sw|read_mux_out[7]                                                    ; 0                 ; 0       ;
; UART_RXD                                                                                                                  ;                   ;         ;
;      - uart_top:i_uart|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                                       ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal1~7                                                                                                                                                                                  ; MLABCELL_X78_Y6_N48        ; 29      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; JTAG_TCK                                                                                                                                                                                  ; PIN_AE19                   ; 105     ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; JTAG_TMS                                                                                                                                                                                  ; PIN_AJ21                   ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|cmd_waitrequest~0                                                                                                                    ; LABCELL_X30_Y11_N24        ; 77      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|use_reg                                                                                                                              ; FF_X36_Y11_N32             ; 75      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_dmem|wait_rise                                                                                                                            ; LABCELL_X30_Y11_N12        ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|cmd_waitrequest~0                                                                                                                    ; LABCELL_X31_Y10_N0         ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|use_reg                                                                                                                              ; FF_X34_Y10_N44             ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_avalon_mm_bridge:avl_imem|wait_rise                                                                                                                            ; LABCELL_X35_Y10_N21        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:read_channel_resp|read_length[4]~0                                                   ; LABCELL_X24_Y9_N48         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|read_length[4]~0                                                  ; LABCELL_X23_Y12_N9         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                         ; FF_X27_Y8_N20              ; 549     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                             ; FF_X31_Y7_N44              ; 798     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_main:main|dsrt_seq_en                                                                                 ; FF_X60_Y2_N14              ; 37      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr0|count_done                                       ; LABCELL_X60_Y2_N48         ; 73      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|altera_reset_sequencer_seq:dsrt_seq|altera_reset_sequencer_dlycntr:dlycntr1|count_done                                       ; LABCELL_X60_Y2_N27         ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|reset_out[0]                                                                                                                 ; FF_X59_Y2_N41              ; 6       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|altera_reset_sequencer:reset_sequencer_0|reset_out[1]                                                                                                                 ; FF_X60_Y2_N55              ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avl_uart_s0_agent_rsp_fifo|always0~0                                                          ; LABCELL_X33_Y10_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bld_id_s1_agent_rsp_fifo|always0~0                                                            ; LABCELL_X23_Y11_N15        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:core_clk_freq_s1_agent_rsp_fifo|always0~0                                                     ; LABCELL_X29_Y11_N21        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|always0~0                                                        ; LABCELL_X23_Y10_N6         ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|always0~0                                                           ; LABCELL_X24_Y11_N45        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_sw_s1_agent_rsp_fifo|always0~0                                                            ; MLABCELL_X25_Y9_N27        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                ; LABCELL_X27_Y10_N12        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                               ; LABCELL_X27_Y6_N9          ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                             ; MLABCELL_X28_Y9_N3         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                             ; MLABCELL_X28_Y7_N3         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                             ; MLABCELL_X28_Y7_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                             ; MLABCELL_X28_Y8_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                             ; MLABCELL_X28_Y8_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                             ; MLABCELL_X28_Y8_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                             ; MLABCELL_X28_Y7_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                           ; FF_X29_Y8_N5               ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]~4                                                         ; LABCELL_X29_Y8_N54         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                           ; FF_X29_Y8_N26              ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                           ; FF_X29_Y8_N2               ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                           ; FF_X29_Y8_N29              ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                           ; FF_X29_Y8_N32              ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                           ; FF_X29_Y8_N8               ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:soc_id_s1_agent_rsp_fifo|always0~0                                                            ; LABCELL_X22_Y11_N15        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0        ; LABCELL_X30_Y11_N33        ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data          ; LABCELL_X27_Y10_N54        ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data          ; LABCELL_X27_Y10_N9         ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0            ; LABCELL_X31_Y10_N45        ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:read_rsp_fifo|write~1             ; LABCELL_X23_Y9_N9          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|altera_avalon_sc_fifo:write_rsp_fifo|write              ; LABCELL_X23_Y12_N3         ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                 ; MLABCELL_X28_Y9_N42        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_dmem_m0_limiter|internal_valid~0                                                  ; LABCELL_X37_Y11_N3         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_dmem_m0_limiter|pending_response_count[3]~0                                       ; LABCELL_X29_Y11_N54        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_imem_m0_limiter|internal_valid~0                                                  ; LABCELL_X33_Y10_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:avl_imem_m0_limiter|pending_response_count[3]~0                                       ; LABCELL_X31_Y10_N51        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[11]~0                                            ; LABCELL_X31_Y8_N18         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|count~0                                                      ; LABCELL_X31_Y8_N27         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                      ; FF_X31_Y8_N17              ; 99      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always10~1                                                   ; LABCELL_X30_Y14_N36        ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~0                                                    ; MLABCELL_X28_Y10_N33       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_onchip_ram:onchip_ram|wren~0                                                                                                                            ; LABCELL_X23_Y10_N15        ; 65      ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pio_led:pio_led|always0~1                                                                                                                               ; LABCELL_X24_Y12_N18        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|locked_wire[0]                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ; 17      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 3699    ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 688     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|WideOr16~0                                                                                                                                  ; MLABCELL_X34_Y4_N45        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|active_rnw~0                                                                                                                                ; LABCELL_X29_Y5_N18         ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entry_0[43]~0                                             ; LABCELL_X31_Y8_N54         ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|de10lite_sopc_sdram_input_efifo_module:the_de10lite_sopc_sdram_input_efifo_module|entry_1[43]~0                                             ; LABCELL_X31_Y8_N48         ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_addr[6]~1                                                                                                                                 ; LABCELL_X33_Y4_N48         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.000010000                                                                                                                           ; FF_X34_Y4_N31              ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|m_state.001000000                                                                                                                           ; FF_X33_Y4_N40              ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe                                                                                                                                          ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_1                                                                                                                             ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_10                                                                                                                            ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_11                                                                                                                            ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_12                                                                                                                            ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_13                                                                                                                            ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_14                                                                                                                            ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_15                                                                                                                            ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_2                                                                                                                             ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_3                                                                                                                             ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_4                                                                                                                             ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_5                                                                                                                             ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_6                                                                                                                             ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_7                                                                                                                             ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_8                                                                                                                             ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_sdram:sdram|oe~_Duplicate_9                                                                                                                             ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; hard_rst_n                                                                                                                                                                                ; FF_X65_Y4_N26              ; 45      ; Async. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_cmd_size_ff[1]~1                                                                                                            ; LABCELL_X67_Y13_N33        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_command_ff[21]~0                                                                                                            ; MLABCELL_X65_Y13_N9        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data0_ff[0]~4                                                                                                               ; LABCELL_X68_Y14_N54        ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_data1_ff[0]~2                                                                                                               ; LABCELL_X63_Y13_N54        ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_exec_instr_ff[13]~0                                                                                                         ; MLABCELL_X65_Y12_N24       ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_fsm_ff.ABS_STATE_IDLE                                                                                                       ; FF_X68_Y14_N20             ; 84      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_fsm_ff~33                                                                                                                   ; LABCELL_X66_Y13_N33        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf0_ff[7]~0                                                                                                            ; LABCELL_X68_Y12_N57        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf1_ff[7]~0                                                                                                            ; LABCELL_X68_Y12_N12        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf2_ff[7]~0                                                                                                            ; LABCELL_X68_Y12_N15        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf3_ff[7]~0                                                                                                            ; LABCELL_X68_Y12_N42        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf4_ff[7]~0                                                                                                            ; LABCELL_X68_Y12_N45        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_progbuf5_ff[7]~1                                                                                                            ; LABCELL_X68_Y12_N3         ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|always8~0                                                                                                                       ; LABCELL_X67_Y12_N24        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|clk_en_dm                                                                                                                       ; LABCELL_X63_Y13_N33        ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|clk_en_dm_ff                                                                                                                    ; FF_X63_Y13_N17             ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dmcontrol_dmactive_ff                                                                                                           ; FF_X63_Y13_N38             ; 80      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|dmcontrol_resumereq_ff~0                                                                                                        ; LABCELL_X63_Y13_N3         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|dm_rdata_ff[22]~11                                                                                                            ; LABCELL_X63_Y9_N48         ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|dm_rdata_ff[22]~12                                                                                                            ; LABCELL_X66_Y10_N9         ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|dm_rdata_upd~0                                                                                                                ; LABCELL_X63_Y7_N12         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[31]~0                                                                                                               ; LABCELL_X64_Y8_N9          ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|icsr_wr_req~0                                                                                 ; LABCELL_X62_Y17_N54        ; 49      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|idxr_wr_req~0                                                                                 ; LABCELL_X62_Y17_N3         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_cisv_upd                                                                                 ; LABCELL_X67_Y16_N24        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|always13~1                                                                                 ; MLABCELL_X47_Y14_N39       ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|always15~1                                                                                 ; LABCELL_X48_Y18_N51        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|always17~0                                                                                 ; LABCELL_X51_Y16_N57        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcounten_upd~0                                                                         ; LABCELL_X51_Y16_N36        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_ff[51]~0                                                                     ; LABCELL_X50_Y16_N0         ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_hi_upd                                                                          ; LABCELL_X50_Y16_N42        ; 74      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_lo_upd                                                                          ; LABCELL_X53_Y14_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mcycle_upd[0]~1                                                                        ; LABCELL_X50_Y12_N48        ; 42      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mie_upd~0                                                                              ; LABCELL_X50_Y16_N9         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_ff[32]~0                                                                   ; MLABCELL_X52_Y14_N39       ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_hi_upd                                                                        ; MLABCELL_X52_Y14_N45       ; 72      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_lo_upd~0                                                                      ; MLABCELL_X52_Y14_N27       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_minstret_upd[0]~1                                                                      ; LABCELL_X50_Y16_N57        ; 49      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mscratch_upd~0                                                                         ; LABCELL_X51_Y16_N45        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtval_ff[5]~2                                                                          ; MLABCELL_X47_Y18_N54       ; 29      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_csr:i_pipe_csr|csr_mtvec_upd~0                                                                            ; LABCELL_X51_Y15_N33        ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|WideNand0                                                                                  ; LABCELL_X63_Y12_N51        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu2ifu_pc_new_req_o~2                                                                     ; LABCELL_X46_Y14_N42        ; 144     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[31]~0                                                                        ; LABCELL_X35_Y19_N0         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.rd_addr[0]~1                                                                     ; LABCELL_X42_Y20_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.rs1_addr[0]~0                                                                    ; LABCELL_X42_Y20_N3         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.rs2_addr[0]~0                                                                    ; LABCELL_X40_Y19_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue_en~0                                                                             ; MLABCELL_X39_Y14_N42       ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|ialu_vd                                                                                    ; LABCELL_X50_Y23_N0         ; 175     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[31]~0                                                                           ; LABCELL_X42_Y15_N27        ; 27      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_upd~0                                                                              ; LABCELL_X45_Y14_N0         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_cmd_is_iter~1                                                    ; LABCELL_X60_Y23_N42        ; 147     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_fsm_ff.SCR1_IALU_MDU_FSM_CORR                                    ; FF_X63_Y25_N59             ; 108     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_fsm_ff.SCR1_IALU_MDU_FSM_IDLE                                    ; FF_X63_Y25_N5              ; 106     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|mdu_iter_cnt[0]~2                                                    ; LABCELL_X60_Y24_N27        ; 132     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_lsu:i_lsu|lsu_cmd_upd~1                                                          ; LABCELL_X40_Y22_N27        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_dcsr_cause[0]~0                                                                        ; MLABCELL_X59_Y15_N45       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_dcsr_step~0                                                                            ; LABCELL_X56_Y14_N3         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_dpc_ff[16]~0                                                                           ; LABCELL_X60_Y14_N0         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|csr_upd_on_halt                                                                            ; LABCELL_X56_Y12_N42        ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt_en~0                                                                  ; LABCELL_X55_Y14_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|hart_runctrl.irq_dsbl~0                                                                    ; LABCELL_X56_Y14_N6         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|hdu2exu_dbg_run2halt_o~6                                                                   ; LABCELL_X55_Y14_N33        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_idu:i_pipe_idu|always0~0                                                                                  ; LABCELL_X37_Y18_N27        ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|Add10~0                                                                                    ; MLABCELL_X34_Y15_N21       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|ifu2idu_imem_err_o~0                                                                       ; LABCELL_X35_Y14_N51        ; 58      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_ff[16]~0                                                                         ; LABCELL_X36_Y15_N27        ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_addr_upd                                                                              ; LABCELL_X36_Y15_N36        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|new_pc_unaligned_upd                                                                       ; LABCELL_X42_Y17_N21        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[0][0]~1                                                                             ; MLABCELL_X34_Y14_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[0][1]~0                                                                             ; MLABCELL_X34_Y14_N21       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[1][0]~5                                                                             ; MLABCELL_X34_Y14_N0        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[1][1]~4                                                                             ; LABCELL_X35_Y15_N24        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[2][0]~3                                                                             ; MLABCELL_X34_Y14_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[2][1]~2                                                                             ; LABCELL_X35_Y15_N27        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[3][0]~6                                                                             ; LABCELL_X35_Y15_N54        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[3][0]~7                                                                             ; MLABCELL_X34_Y14_N33       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr_upd~1                                                                               ; LABCELL_X36_Y14_N0         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wr_en~1                                                                                  ; LABCELL_X36_Y14_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|mprf_int2~0                                                                              ; LABCELL_X48_Y19_N30        ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|read_new_data_req~0                                                                      ; LABCELL_X46_Y21_N54        ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_clk_en~0                                                                        ; LABCELL_X60_Y17_N36        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[9]~1                                                                   ; LABCELL_X60_Y17_N9         ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_m_ff~0                                                                          ; MLABCELL_X59_Y17_N57       ; 27      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[0]~1                                                                  ; LABCELL_X61_Y18_N0         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[1]~0                                                                  ; LABCELL_X57_Y18_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[2]~2                                                                  ; LABCELL_X57_Y18_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[3]~3                                                                  ; LABCELL_X61_Y18_N42        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_upd[0]~2                                                                        ; LABCELL_X61_Y18_N54        ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_upd[1]~1                                                                        ; LABCELL_X61_Y18_N6         ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_upd[2]~3                                                                        ; LABCELL_X61_Y18_N51        ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_upd[3]~4                                                                        ; LABCELL_X61_Y18_N48        ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tselect_upd~1                                                                          ; LABCELL_X60_Y18_N54        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_buf_cell:i_dm_rstn_buf_cell|reset_n_status_ff                                                                      ; FF_X64_Y6_N29              ; 110     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync|reset_n_front_ff                                         ; FF_X63_Y6_N35              ; 28      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf|reset_n_status_ff ; FF_X63_Y6_N37              ; 826     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_hdu_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf|reset_n_status_ff  ; FF_X64_Y6_N41              ; 139     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_sys_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf|reset_n_status_ff  ; FF_X63_Y6_N17              ; 416     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scu_control_wr_req~0                                                                                                          ; MLABCELL_X65_Y6_N48        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scu_mode_wr_req~0                                                                                                             ; MLABCELL_X65_Y6_N21        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_dr_cap_req                                                                                                               ; LABCELL_X64_Y6_N9          ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_dr_upd_req                                                                                                               ; LABCELL_X63_Y6_N39         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|tapc_shift_ff.op[0]~0                                                                                                         ; LABCELL_X63_Y6_N21         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_dr_bld_id_reg|shift_reg[20]~1                                                                     ; LABCELL_X62_Y3_N9          ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|scr1_tapc_shift_reg:i_tap_idcode_reg|shift_reg[27]~1                                                                        ; MLABCELL_X65_Y2_N48        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_ir_ff[1]~1                                                                                                              ; MLABCELL_X65_Y3_N3         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tap_ir_shift_ff[4]~1                                                                                                        ; MLABCELL_X65_Y3_N9         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|tdo_en_ff                                                                                                                   ; FF_X62_Y3_N8               ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc:i_tapc|trst_n_int                                                                                                                  ; FF_X63_Y3_N47              ; 85      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc_synchronizer:i_tapc_synchronizer|tapcsync2core_ch_capture_o~1                                                                      ; LABCELL_X64_Y6_N21         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_tapc_synchronizer:i_tapc_synchronizer|tck_rise_load                                                                                     ; LABCELL_X64_Y6_N3          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|data_fifo.haddr[0]~0                                                                                                                         ; LABCELL_X40_Y21_N39        ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|htrans[1]~0                                                                                                                                  ; LABCELL_X40_Y21_N24        ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|req_fifo_full                                                                                                                                ; FF_X40_Y21_N32             ; 74      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_ahb:i_dmem_ahb|req_fifo_up                                                                                                                                  ; LABCELL_X40_Y21_N36        ; 67      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_router:i_dmem_router|port0_req~0                                                                                                                            ; LABCELL_X40_Y22_N33        ; 75      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_dmem_router:i_dmem_router|port_sel_r~11                                                                                                                          ; LABCELL_X40_Y22_N42        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_imem_ahb:i_imem_ahb|Selector2~1                                                                                                                                  ; LABCELL_X30_Y16_N27        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_imem_ahb:i_imem_ahb|req_fifo_up~0                                                                                                                                ; LABCELL_X30_Y16_N54        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_reset_and2_cell:i_tapc_rstn_and2_cell|WideAnd0                                                                                                                   ; MLABCELL_X65_Y4_N3         ; 105     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_reset_sync_cell:i_pwrup_rstn_reset_sync|rst_n_dff[1]                                                                                                             ; FF_X65_Y4_N59              ; 68      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|dmem_rd                                                                                                                                                ; MLABCELL_X39_Y22_N33       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|decode_5la:decode2|eq_node[0]                                  ; MLABCELL_X34_Y22_N24       ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|decode_5la:decode2|eq_node[1]                                  ; MLABCELL_X34_Y22_N39       ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|control_up~0                                                                                                                                       ; LABCELL_X35_Y24_N45        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|divider_up~0                                                                                                                                       ; LABCELL_X35_Y24_N42        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|dmem_rdata[0]~2                                                                                                                                    ; MLABCELL_X39_Y22_N45       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|dmem_rdata[20]~19                                                                                                                                  ; MLABCELL_X39_Y22_N42       ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|dmem_rdata[7]~7                                                                                                                                    ; LABCELL_X36_Y22_N51        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[1]~3                                                                                                                                     ; LABCELL_X33_Y23_N30        ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtime_reg[32]~2                                                                                                                                    ; LABCELL_X33_Y23_N51        ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimehi_up~0                                                                                                                                       ; LABCELL_X36_Y22_N30        ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|mtimelo_up~0                                                                                                                                       ; LABCELL_X36_Y22_N33        ; 46      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|always31~0                                                                                                                                                 ; MLABCELL_X52_Y8_N45        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|always4~0                                                                                                                                                  ; LABCELL_X50_Y8_N45         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|always6~0                                                                                                                                                  ; LABCELL_X50_Y8_N42         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|always7~0                                                                                                                                                  ; MLABCELL_X52_Y8_N0         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|always8~0                                                                                                                                                  ; LABCELL_X51_Y8_N45         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|block_cnt[4]~0                                                                                                                                             ; MLABCELL_X52_Y6_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|dl[0]~1                                                                                                                                                    ; MLABCELL_X52_Y8_N36        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|dl[15]~0                                                                                                                                                   ; MLABCELL_X52_Y8_N57        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|enable                                                                                                                                                     ; FF_X53_Y7_N8               ; 28      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|ier[0]~1                                                                                                                                                   ; MLABCELL_X52_Y8_N27        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|rf_pop                                                                                                                                                     ; FF_X59_Y8_N53              ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|rx_reset                                                                                                                                                   ; FF_X56_Y7_N41              ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|tf_push                                                                                                                                                    ; FF_X53_Y7_N52              ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_b[7]~1                                                                                                                      ; LABCELL_X53_Y6_N54         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|counter_t[4]~1                                                                                                                      ; LABCELL_X50_Y6_N12         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~1                                                                                                                   ; LABCELL_X53_Y5_N48         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~2                                                                                                                     ; LABCELL_X55_Y5_N6          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                                                                                     ; LABCELL_X56_Y5_N15         ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~1                                                                                                                     ; LABCELL_X56_Y5_N18         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rf_push_pulse~0                                                                                                                     ; LABCELL_X55_Y5_N18         ; 46      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                                                                                         ; LABCELL_X57_Y5_N3          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                           ; FF_X55_Y5_N26              ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                           ; FF_X55_Y5_N29              ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~3                                                                                                     ; MLABCELL_X59_Y4_N15        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]~13                                                                                                   ; LABCELL_X60_Y4_N33         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]~34                                                                                                   ; LABCELL_X60_Y4_N42         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]~19                                                                                                   ; LABCELL_X60_Y4_N21         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]~38                                                                                                   ; LABCELL_X60_Y4_N18         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]~24                                                                                                   ; LABCELL_X56_Y4_N0          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~43                                                                                                   ; LABCELL_X57_Y4_N6          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~27                                                                                                    ; MLABCELL_X59_Y4_N12        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~10                                                                                                    ; MLABCELL_X59_Y4_N57        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~32                                                                                                    ; MLABCELL_X59_Y4_N54        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]~16                                                                                                    ; LABCELL_X57_Y4_N9          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~36                                                                                                    ; LABCELL_X57_Y4_N54         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]~22                                                                                                    ; LABCELL_X56_Y4_N15         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~41                                                                                                    ; LABCELL_X57_Y4_N57         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]~7                                                                                                     ; LABCELL_X60_Y4_N27         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]~30                                                                                                    ; MLABCELL_X59_Y4_N3         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~12                                                                                             ; LABCELL_X56_Y6_N9          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]~1                                                                                                         ; LABCELL_X56_Y6_N36         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                                                                                                              ; LABCELL_X55_Y7_N6          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                                                                                  ; LABCELL_X55_Y7_N33         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                                                                                                  ; LABCELL_X55_Y7_N30         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                                                                     ; FF_X55_Y7_N50              ; 26      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~12                                                                                       ; MLABCELL_X59_Y7_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~1                                                                                                   ; LABCELL_X56_Y7_N24         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; JTAG_TCK                                                                             ; PIN_AE19                   ; 105     ; Global Clock         ; GCLK4            ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 3699    ; Global Clock         ; GCLK3            ; --                        ;
; de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 688     ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_scu:i_scu|scr1_reset_qlfy_adapter_cell_sync:i_core_rstn_qlfy_adapter_cell_sync|scr1_reset_buf_cell:i_reset_output_buf|reset_n_status_ff ; 826     ;
; de10lite_sopc:i_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                             ; 798     ;
; de10lite_sopc:i_soc|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                         ; 549     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None     ; M10K_X26_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; de10lite_sopc:i_soc|de10lite_sopc_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_7dl1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Single Port      ; Single Clock ; 8192         ; 64           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 8192                        ; 64                          ; --                          ; --                          ; 524288              ; 64          ; 0     ; scbl.hex ; M10K_X41_Y6_N0, M10K_X38_Y8_N0, M10K_X14_Y13_N0, M10K_X14_Y14_N0, M10K_X14_Y7_N0, M10K_X5_Y6_N0, M10K_X49_Y12_N0, M10K_X41_Y11_N0, M10K_X26_Y12_N0, M10K_X49_Y11_N0, M10K_X38_Y13_N0, M10K_X38_Y14_N0, M10K_X26_Y8_N0, M10K_X5_Y8_N0, M10K_X38_Y5_N0, M10K_X38_Y3_N0, M10K_X38_Y10_N0, M10K_X26_Y11_N0, M10K_X41_Y8_N0, M10K_X38_Y11_N0, M10K_X14_Y4_N0, M10K_X5_Y4_N0, M10K_X38_Y4_N0, M10K_X41_Y3_N0, M10K_X14_Y10_N0, M10K_X5_Y10_N0, M10K_X26_Y13_N0, M10K_X26_Y14_N0, M10K_X26_Y6_N0, M10K_X26_Y3_N0, M10K_X38_Y6_N0, M10K_X49_Y6_N0, M10K_X5_Y12_N0, M10K_X5_Y9_N0, M10K_X38_Y12_N0, M10K_X38_Y9_N0, M10K_X14_Y6_N0, M10K_X5_Y5_N0, M10K_X49_Y7_N0, M10K_X41_Y4_N0, M10K_X14_Y12_N0, M10K_X14_Y8_N0, M10K_X41_Y13_N0, M10K_X41_Y9_N0, M10K_X26_Y4_N0, M10K_X26_Y2_N0, M10K_X26_Y9_N0, M10K_X38_Y7_N0, M10K_X49_Y9_N0, M10K_X41_Y10_N0, M10K_X14_Y9_N0, M10K_X14_Y11_N0, M10K_X14_Y5_N0, M10K_X14_Y3_N0, M10K_X41_Y7_N0, M10K_X41_Y5_N0, M10K_X49_Y5_N0, M10K_X49_Y4_N0, M10K_X41_Y12_N0, M10K_X41_Y14_N0, M10K_X26_Y7_N0, M10K_X26_Y5_N0, M10K_X49_Y8_N0, M10K_X49_Y10_N0                                                ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int2_rtl_0|altsyncram_ruo1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None     ; M10K_X49_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_mprf:i_pipe_mprf|altsyncram:mprf_int_rtl_0|altsyncram_ruo1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None     ; M10K_X49_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_0|altsyncram_vju1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64          ; 0     ; None     ; M10K_X41_Y26_N0, M10K_X38_Y26_N0, M10K_X41_Y20_N0, M10K_X38_Y23_N0, M10K_X26_Y22_N0, M10K_X41_Y22_N0, M10K_X69_Y30_N0, M10K_X58_Y31_N0, M10K_X41_Y30_N0, M10K_X41_Y27_N0, M10K_X26_Y17_N0, M10K_X26_Y19_N0, M10K_X26_Y28_N0, M10K_X26_Y29_N0, M10K_X58_Y27_N0, M10K_X58_Y26_N0, M10K_X41_Y24_N0, M10K_X14_Y22_N0, M10K_X38_Y20_N0, M10K_X38_Y18_N0, M10K_X41_Y35_N0, M10K_X38_Y36_N0, M10K_X58_Y18_N0, M10K_X58_Y19_N0, M10K_X38_Y22_N0, M10K_X38_Y24_N0, M10K_X49_Y18_N0, M10K_X49_Y19_N0, M10K_X41_Y34_N0, M10K_X41_Y36_N0, M10K_X58_Y21_N0, M10K_X49_Y21_N0, M10K_X38_Y35_N0, M10K_X14_Y35_N0, M10K_X14_Y27_N0, M10K_X26_Y27_N0, M10K_X41_Y31_N0, M10K_X26_Y31_N0, M10K_X58_Y29_N0, M10K_X69_Y29_N0, M10K_X49_Y25_N0, M10K_X49_Y27_N0, M10K_X41_Y25_N0, M10K_X41_Y23_N0, M10K_X49_Y33_N0, M10K_X69_Y33_N0, M10K_X58_Y30_N0, M10K_X49_Y30_N0, M10K_X49_Y31_N0, M10K_X38_Y31_N0, M10K_X38_Y27_N0, M10K_X38_Y25_N0, M10K_X26_Y35_N0, M10K_X26_Y34_N0, M10K_X69_Y25_N0, M10K_X69_Y23_N0, M10K_X14_Y34_N0, M10K_X14_Y33_N0, M10K_X14_Y17_N0, M10K_X26_Y18_N0, M10K_X14_Y21_N0, M10K_X14_Y20_N0, M10K_X69_Y21_N0, M10K_X69_Y22_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; scr1_top_ahb:i_scr1|scr1_tcm:i_tcm|scr1_dp_memory:i_dp_memory|altsyncram:memory_array_rtl_1|altsyncram_vju1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64          ; 0     ; None     ; M10K_X38_Y29_N0, M10K_X41_Y29_N0, M10K_X14_Y29_N0, M10K_X14_Y25_N0, M10K_X26_Y23_N0, M10K_X26_Y25_N0, M10K_X26_Y20_N0, M10K_X26_Y21_N0, M10K_X41_Y16_N0, M10K_X26_Y16_N0, M10K_X69_Y18_N0, M10K_X69_Y19_N0, M10K_X41_Y28_N0, M10K_X38_Y28_N0, M10K_X58_Y24_N0, M10K_X69_Y24_N0, M10K_X38_Y21_N0, M10K_X41_Y21_N0, M10K_X69_Y27_N0, M10K_X69_Y26_N0, M10K_X14_Y26_N0, M10K_X14_Y28_N0, M10K_X58_Y28_N0, M10K_X49_Y28_N0, M10K_X49_Y16_N0, M10K_X49_Y17_N0, M10K_X49_Y20_N0, M10K_X58_Y20_N0, M10K_X41_Y18_N0, M10K_X38_Y16_N0, M10K_X58_Y17_N0, M10K_X69_Y17_N0, M10K_X26_Y32_N0, M10K_X14_Y30_N0, M10K_X38_Y30_N0, M10K_X26_Y30_N0, M10K_X49_Y26_N0, M10K_X49_Y24_N0, M10K_X58_Y32_N0, M10K_X41_Y33_N0, M10K_X14_Y23_N0, M10K_X14_Y24_N0, M10K_X38_Y34_N0, M10K_X38_Y32_N0, M10K_X49_Y29_N0, M10K_X49_Y32_N0, M10K_X26_Y33_N0, M10K_X38_Y33_N0, M10K_X26_Y24_N0, M10K_X26_Y26_N0, M10K_X49_Y34_N0, M10K_X41_Y32_N0, M10K_X41_Y17_N0, M10K_X38_Y17_N0, M10K_X58_Y23_N0, M10K_X58_Y25_N0, M10K_X41_Y19_N0, M10K_X38_Y19_N0, M10K_X69_Y28_N0, M10K_X58_Y22_N0, M10K_X14_Y31_N0, M10K_X14_Y32_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; uart_top:i_uart|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_egi1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None     ; M10K_X58_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; uart_top:i_uart|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_egi1:auto_generated|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None     ; M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 3           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                           ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|Mult0~12  ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|Mult0~533 ; Sum of two 18x18      ; DSP_X54_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|scr1_pipe_ialu:i_ialu|Mult0~874 ; Two Independent 18x18 ; DSP_X54_Y22_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 19,238 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 142 / 13,420 ( 1 % )      ;
; C2 interconnects                            ; 5,269 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 3,180 / 56,300 ( 6 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,551 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,243 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 481 / 12,676 ( 4 % )      ;
; R14/C12 interconnect drivers                ; 523 / 20,720 ( 3 % )      ;
; R3 interconnects                            ; 7,104 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 11,764 / 266,960 ( 4 % )  ;
; Spine clocks                                ; 11 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 112       ; 37           ; 112       ; 0            ; 0            ; 112       ; 112       ; 0            ; 112       ; 112       ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 75           ; 0         ; 112          ; 112          ; 0         ; 0         ; 112          ; 0         ; 0         ; 112          ; 112          ; 112          ; 106          ; 112          ; 112          ; 112          ; 112          ; 106          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_TDO           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_TCK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_TRST_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_SRST_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_TMS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JTAG_TDI           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                               ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                    ; Destination Clock(s)                                               ; Delay Added in ns ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 504.6             ;
; i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 77.5              ;
; JTAG_TCK                                                           ; JTAG_TCK                                                           ; 19.3              ;
+--------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                        ; Destination Register                                                                                                            ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1] ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 6.596             ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|de10lite_sopc_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0] ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 6.364             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_command_ff[21]                                                                                           ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 6.323             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_idxr_ff[0]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.964             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_idxr_ff[1]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.865             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_command_ff[4]                                                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.801             ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|read_length[3]                                 ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.787             ;
; de10lite_sopc:i_soc|de10lite_sopc_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_slave_ni:default_slave_axi_error_if_agent|data_taken                           ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.722             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_err[3]                                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.713             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_err[1]                                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.690             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|csr_access_ff                                                           ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.665             ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|read_length[1]                                 ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.656             ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|read_length[2]                                 ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.615             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_rptr[1]                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.611             ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|o_valid                                        ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.602             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_idxr_ff[3]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.558             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_rptr[0]                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.536             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[3]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.521             ;
; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|read_length[0]                                 ; de10lite_sopc:i_soc|altera_error_response_slave:default_slave|altera_error_response_slave_resp_logic:write_channel_resp|w_ready ; 5.517             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[1][1]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.512             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_cisv_ff[1]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.490             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_err[0]                                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.486             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[1]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.444             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[2]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.438             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_instr_wait_latching                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.426             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[8]                                                  ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.402             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|halt_req_timeout_cnt[0]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.385             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[6]                                                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.362             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_FETCH                                  ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.339             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[21]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.331             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[25]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.328             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_hdu:i_pipe_hdu|pbuf_fsm_curr.SCR1_HDU_PBUFSTATE_EXCINJECT                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.325             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_cisv_ff[0]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.321             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[0]                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.276             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[23]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.273             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_rptr[2]                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.273             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_err[2]                                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.260             ;
; scr1_top_ahb:i_scr1|scr1_timer:i_timer|dmem_resp[1]                                                                                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.259             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_wptr[1]                                                               ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.252             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[26]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.242             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[24]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.161             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dmi:i_dmi|tap_dr_ff[22]                                                                                              ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.160             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|ifu_fsm_curr                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.150             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[6]                                                  ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.148             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abs_command_ff[20]                                                                                           ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_dm:i_dm|abstractcs_cmderr_ff[0]                                               ; 5.142             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_pnd_txns_cnt[1]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.129             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[1]                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.129             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[0]                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.129             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_pnd_txns_cnt[0]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.129             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[24]                                                       ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.122             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|q_data[1][0]                                                            ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.118             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|wfi_run_start_ff                                                        ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.091             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[29]                                                       ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.074             ;
; scr1_top_ahb:i_scr1|scr1_dmem_router:i_dmem_router|port_sel_r.SCR1_SEL_PORT0                                                                                           ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.074             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[30]                                                       ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.053             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[20]                                                       ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.052             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|exu_queue.imm[28]                                                       ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.051             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]                                                ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_ifu:i_pipe_ifu|imem_resp_discard_cnt[2]         ; 5.013             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[2]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[3]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[1]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_mcontrol_exec_ff[0]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][13]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][2]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][2]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][20]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][1]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][26]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[10]                                                 ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][26]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][20]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][1]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_icount_count_ff[2]                                                  ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][12]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][12]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][12]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][12]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][2]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][3]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][3]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][3]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][3]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][26]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][8]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][8]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][8]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][8]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][4]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][4]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][4]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][4]                                                     ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][30]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][30]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][30]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[2][30]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[30]                                                          ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_exu:i_pipe_exu|pc_curr_ff[31]                                                          ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[0][29]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[1][29]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_pipe_tdu:i_pipe_tdu|csr_tdata2_ff[3][29]                                                    ; scr1_top_ahb:i_scr1|scr1_core_top:i_core_top|scr1_pipe_top:i_pipe_top|scr1_ipic:i_pipe_ipic|ipic_ipr_ff[15]                     ; 5.011             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "de1_scr1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3465 fanout uses global clock CLKCTRL_G3
    Info (11162): de10lite_sopc:i_soc|de10lite_sopc_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 646 fanout uses global clock CLKCTRL_G2
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): JTAG_TCK~inputCLKENA0 with 102 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver JTAG_TCK~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad JTAG_TCK is placed onto PIN_AE19
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'de10lite_scr1.sdc'
Warning (332174): Ignored filter at de10lite_scr1.sdc(8): i_soc|sys_pll|sd1|pll7|clk[0] could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 8
Critical Warning (332049): Ignored create_generated_clock at de10lite_scr1.sdc(8): Argument <targets> is not an object ID File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 8
    Info (332050): create_generated_clock  -source MAX10_CLK2_50 \
                        -divide_by 5 \
                        -multiply_by 2 \
                        -duty_cycle 50.00 \
                        -name CPU_CLK \
                        { i_soc|sys_pll|sd1|pll7|clk[0] } File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 8
Warning (332174): Ignored filter at de10lite_scr1.sdc(15): i_soc|sys_pll|sd1|pll7|clk[1] could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 15
Critical Warning (332049): Ignored create_generated_clock at de10lite_scr1.sdc(15): Argument <targets> is not an object ID File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 15
    Info (332050): create_generated_clock  -source MAX10_CLK2_50 \
                        -multiply_by 2 \
                        -duty_cycle 50.00 \
                        -name CLK_SDRAM \
                        { i_soc|sys_pll|sd1|pll7|clk[1] } File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 15
Warning (332174): Ignored filter at de10lite_scr1.sdc(21): i_soc|sys_pll|sd1|pll7|clk[2] could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 21
Critical Warning (332049): Ignored create_generated_clock at de10lite_scr1.sdc(21): Argument <targets> is not an object ID File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 21
    Info (332050): create_generated_clock  -source MAX10_CLK2_50 \
                        -multiply_by 2 \
                        -phase 108.00 \
                        -duty_cycle 50.00 \
                        -name CLK_SDRAM_EXT \
                        { i_soc|sys_pll|sd1|pll7|clk[2] } File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 21
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 3 -duty_cycle 50.00 -name {i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at de10lite_scr1.sdc(35): CPU_CLK could not be matched with a clock File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 35
Warning (332049): Ignored set_clock_groups at de10lite_scr1.sdc(35): Argument -group with value CPU_CLK could not match any element of the following types: ( clk ) File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 35
    Info (332050): set_clock_groups -asynchronous -group {CPU_CLK} File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 35
Warning (332174): Ignored filter at de10lite_scr1.sdc(36): CLK_SDRAM_EXT could not be matched with a clock File: C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/de10lite_scr1.sdc Line: 36
Info (332104): Reading SDC File: 'c:/intelfpga_lite/17.1/syntacoreriscv_de10lite/db/ip/de10lite_sopc/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/intelfpga_lite/17.1/syntacoreriscv_de10lite/db/ip/de10lite_sopc/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 CLK_SDRAM_EXT_VIRT
    Info (332111):    6.666 i_soc|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):  100.000 i_soc|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 i_soc|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  200.000     JTAG_TCK
    Info (332111):   20.000 MAX10_CLK2_50
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 34 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:16
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:23
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:51
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:27
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:52
Info (11888): Total time spent on timing analysis during the Fitter is 44.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/output/de1_scr1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 7107 megabytes
    Info: Processing ended: Wed Jul 13 12:18:04 2022
    Info: Elapsed time: 00:05:30
    Info: Total CPU time (on all processors): 00:12:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/17.1/SyntacoreRISCV_DE10Lite/output/de1_scr1.fit.smsg.


