---
layout: post
title: 컴퓨터 구조론 - 14
categories: Structure
tags: [CS, Computer Structure]
---

# 구조론 - 14

{:toc}

### Register in Verilog

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-1.png?raw=true" />

- Mux를 명시하지 않아도 Registers[RedNum1]에서 자동으로 Mux를 생성

##### Read/Write Timeing

- Clock에 들어오기 전까지는 기존 데이터, Clock 이후에는 새 데이터
- 읽기와 쓰기가 동사이클에 가능

### ALU1b in Verilog

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-2.png?raw=true" />

### ALU32b in Verilog

- 1비트짜리 연결
- CarryOut, CarryIn 연결
- 최상위 비트 ALU는 SLT연산을 위한 Set 출력, Overflow 출력
  - Set XOR Overflow = Set
- Zero = 32비트 전부 OR

### Control in Verilog

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-3.png?raw=true" />

### ImmGen in Verilog

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-4.png?raw=true" />

- OpCode를 보고 명령어 타입에 따라서 가져오는 위치 다름

### PC in Verilog

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-5.png?raw=true" />

- 하단 = JAL, JALR 지원

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-6.png?raw=true" />

### Pre

- Load가 가장 느림
  - Instruction Memory -> Register File -> ALU -> Memory -> Register File
- Clock을 사용하기에 Load 속도에 맞춤
  - 성능 저하

### Pipelining

- 명령어를 하나씩 실행하는 것이 아니라 각 부분에서 계속 다음 작업 실행
- IF, Instruction Fetch
- ID, Instruction Decode & Read Register
- EX, Execute Opertaion or Calculate Addr.
- MEM, Access Memory
- WB, Write Result Back In Register

##### Pipelining Performance

<img src="https://github.com/L-Hyun/L-Hyun.github.io/blob/main/assets/CS/14-7.png?raw=true" />

- 작업 분할을 통해서 성능 향상
- 명령어 처리율(Throughput)은 증가
- 명령어 1개 처리에 걸리는 시간(Latency)는 감소
  - 작업을 분할하였기 때문에 명령어마다 하지 않는 작업에서 대기
