TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 00:43:44 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 71.63 MHz  ; 71.63 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -12.960 ; -1617.694     ;
; clk_rom ; -9.259  ; -190.237      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.523 ; 0.000         ;
; clk_rom ; 0.906 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.960 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 13.958     ;
; -12.935 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.947     ;
; -12.935 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.947     ;
; -12.836 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.874     ;
; -12.836 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.874     ;
; -12.804 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 13.802     ;
; -12.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.791     ;
; -12.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.791     ;
; -12.704 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.020     ; 13.720     ;
; -12.701 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 13.702     ;
; -12.696 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 13.694     ;
; -12.680 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.718     ;
; -12.680 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.718     ;
; -12.679 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.709     ;
; -12.679 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.709     ;
; -12.674 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.020     ; 13.690     ;
; -12.671 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.683     ;
; -12.671 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.683     ;
; -12.649 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.679     ;
; -12.649 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.679     ;
; -12.631 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.641     ;
; -12.617 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.656     ;
; -12.614 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.653     ;
; -12.614 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.653     ;
; -12.614 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.653     ;
; -12.614 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.653     ;
; -12.606 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 13.630     ;
; -12.606 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 13.630     ;
; -12.594 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.009      ; 13.639     ;
; -12.594 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.009      ; 13.639     ;
; -12.585 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.010      ; 13.631     ;
; -12.580 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.020      ; 13.636     ;
; -12.580 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.020      ; 13.636     ;
; -12.574 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.584     ;
; -12.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.610     ;
; -12.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.610     ;
; -12.550 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.020      ; 13.606     ;
; -12.550 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.020      ; 13.606     ;
; -12.549 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 13.573     ;
; -12.549 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 13.573     ;
; -12.545 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 13.546     ;
; -12.536 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 13.502     ;
; -12.529 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 13.527     ;
; -12.511 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.491     ;
; -12.511 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.491     ;
; -12.507 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.557     ;
; -12.507 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.557     ;
; -12.504 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.516     ;
; -12.504 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.516     ;
; -12.504 ; reg:pc|sr_out[30]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.022     ; 13.518     ;
; -12.479 ; reg:pc|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 13.507     ;
; -12.479 ; reg:pc|sr_out[30]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.507     ;
; -12.473 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.453     ;
; -12.467 ; regbuf:rgA|sr_out[24]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 13.433     ;
; -12.461 ; regbuf:rgA|sr_out[12]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 13.439     ;
; -12.461 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.500     ;
; -12.458 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.458 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.458 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.458 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 13.497     ;
; -12.450 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.500     ;
; -12.450 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.500     ;
; -12.448 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 13.442     ;
; -12.448 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 13.442     ;
; -12.445 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.017     ; 13.464     ;
; -12.442 ; regbuf:rgA|sr_out[24]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.422     ;
; -12.442 ; regbuf:rgA|sr_out[24]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.422     ;
; -12.438 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.009      ; 13.483     ;
; -12.438 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.009      ; 13.483     ;
; -12.437 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 13.438     ;
; -12.437 ; regbuf:rgA|sr_out[23]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 13.403     ;
; -12.436 ; regbuf:rgA|sr_out[12]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.044     ; 13.428     ;
; -12.436 ; regbuf:rgA|sr_out[12]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.044     ; 13.428     ;
; -12.429 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.010      ; 13.475     ;
; -12.424 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.031     ; 13.429     ;
; -12.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.453     ;
; -12.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.453     ;
; -12.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.452     ;
; -12.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.453     ;
; -12.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.004     ; 13.453     ;
; -12.419 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 13.385     ;
; -12.415 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.017     ; 13.434     ;
; -12.413 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.016     ; 13.433     ;
; -12.413 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.016     ; 13.433     ;
; -12.412 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.030     ; 13.418     ;
; -12.412 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.030     ; 13.418     ;
; -12.412 ; regbuf:rgA|sr_out[23]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.392     ;
; -12.412 ; regbuf:rgA|sr_out[23]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.392     ;
; -12.406 ; reg:pc|sr_out[21]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 13.379     ;
; -12.405 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.443     ;
; -12.405 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.443     ;
; -12.395 ; reg:pc|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 13.377     ;
; -12.395 ; regbuf:rgA|sr_out[16]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.020     ; 13.411     ;
; -12.394 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.374     ;
; -12.394 ; reg:pc|sr_out[29]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.374     ;
; -12.392 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.434     ;
; -12.389 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.432     ;
; -12.389 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.432     ;
; -12.389 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.432     ;
; -12.389 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.007      ; 13.432     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.259 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.265     ;
; -9.229 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.246     ;
; -9.087 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.093     ;
; -9.073 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.097     ;
; -9.073 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.079     ;
; -9.057 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.074     ;
; -9.056 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 10.091     ;
; -9.056 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.073     ;
; -9.043 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.067     ;
; -9.026 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 10.061     ;
; -9.003 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.020     ;
; -9.000 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.006     ;
; -8.998 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.004     ;
; -8.964 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 9.999      ;
; -8.964 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.981      ;
; -8.961 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.985      ;
; -8.961 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.967      ;
; -8.953 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.970      ;
; -8.946 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.970      ;
; -8.934 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 9.969      ;
; -8.931 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.955      ;
; -8.918 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.924      ;
; -8.916 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 9.951      ;
; -8.916 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.940      ;
; -8.912 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.941      ;
; -8.909 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.927      ;
; -8.905 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.879      ;
; -8.901 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.918      ;
; -8.888 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.873      ;
; -8.886 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 9.921      ;
; -8.881 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.887      ;
; -8.873 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.895      ;
; -8.873 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.891      ;
; -8.864 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.881      ;
; -8.861 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.867      ;
; -8.856 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 9.889      ;
; -8.854 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.860      ;
; -8.849 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.867      ;
; -8.843 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.872      ;
; -8.842 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 9.830      ;
; -8.839 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.845      ;
; -8.836 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.810      ;
; -8.830 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 9.816      ;
; -8.826 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.843      ;
; -8.826 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.832      ;
; -8.825 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.824      ;
; -8.819 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.848      ;
; -8.819 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.836      ;
; -8.819 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.804      ;
; -8.813 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 9.810      ;
; -8.809 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.826      ;
; -8.806 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.780      ;
; -8.798 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.804      ;
; -8.796 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.781      ;
; -8.794 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 9.782      ;
; -8.793 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.767      ;
; -8.789 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.774      ;
; -8.788 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.762      ;
; -8.781 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.798      ;
; -8.781 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.798      ;
; -8.778 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.795      ;
; -8.778 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.752      ;
; -8.775 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 9.756      ;
; -8.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.781      ;
; -8.771 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.756      ;
; -8.764 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.788      ;
; -8.764 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 9.797      ;
; -8.764 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 9.752      ;
; -8.761 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.783      ;
; -8.758 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.027      ; 9.750      ;
; -8.752 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 9.759      ;
; -8.752 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 9.738      ;
; -8.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.756      ;
; -8.749 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.748      ;
; -8.748 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.733      ;
; -8.748 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 9.729      ;
; -8.747 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 9.782      ;
; -8.746 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.768      ;
; -8.739 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.745      ;
; -8.736 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.710      ;
; -8.735 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.753      ;
; -8.735 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.741      ;
; -8.733 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.732      ;
; -8.731 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.027      ; 9.723      ;
; -8.730 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 9.718      ;
; -8.729 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.728      ;
; -8.727 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.712      ;
; -8.724 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.698      ;
; -8.722 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 9.719      ;
; -8.721 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 9.718      ;
; -8.720 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.737      ;
; -8.719 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.704      ;
; -8.718 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 9.704      ;
; -8.716 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 9.749      ;
; -8.715 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 9.703      ;
; -8.709 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.009      ; 9.683      ;
; -8.708 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 9.715      ;
; -8.702 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.720      ;
; -8.700 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.717      ;
; -8.697 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.682      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.523 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.539 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.555 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.664 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.727 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.784 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.792 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.796 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.807 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.831 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.834 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.935 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.937 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.937 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.942 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.946 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.216      ;
; 0.964 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.227      ;
; 0.985 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.262      ;
; 0.992 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.993 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 1.254      ;
; 1.018 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 1.040 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 1.283      ;
; 1.045 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.026     ; 1.285      ;
; 1.049 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.074 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 1.328      ;
; 1.123 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.148 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.421      ;
; 1.150 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.007      ; 1.423      ;
; 1.205 ; regbuf:rgA|sr_out[4]                      ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.210 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.088      ; 1.532      ;
; 1.210 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.214 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.481      ;
; 1.216 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.217 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.023     ; 1.460      ;
; 1.218 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.485      ;
; 1.232 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.236 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.251 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.280 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 1.540      ;
; 1.287 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.555      ;
; 1.302 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.574      ;
; 1.316 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.574      ;
; 1.337 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.339 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.341 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.615      ;
; 1.345 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.023     ; 1.588      ;
; 1.349 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.023     ; 1.592      ;
; 1.350 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.023     ; 1.593      ;
; 1.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.636      ;
; 1.379 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.644      ;
; 1.380 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.032      ; 1.678      ;
; 1.380 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.026      ; 1.672      ;
; 1.399 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.674      ;
; 1.400 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.023      ; 1.689      ;
; 1.407 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.672      ;
; 1.435 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.022      ; 1.723      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.736      ;
; 1.437 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.736      ;
; 1.442 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.709      ;
; 1.449 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 1.701      ;
; 1.458 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 1.709      ;
; 1.459 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.733      ;
; 1.469 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.726      ;
; 1.482 ; reg:pc|sr_out[4]                          ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.485 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.761      ;
; 1.486 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.752      ;
; 1.487 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.497 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.045      ; 1.776      ;
; 1.497 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.774      ;
; 1.506 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.782      ;
; 1.514 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 1.788      ;
; 1.517 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.776      ;
; 1.529 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.799      ;
; 1.529 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.796      ;
; 1.552 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.825      ;
; 1.562 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.830      ;
; 1.562 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.842      ;
; 1.571 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.851      ;
; 1.574 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.848      ;
; 1.608 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.939      ;
; 1.617 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.883      ;
; 1.619 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.873      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.906 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.192      ;
; 0.912 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.196      ;
; 0.913 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.197      ;
; 0.917 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.201      ;
; 0.919 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.205      ;
; 0.922 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.205      ;
; 0.923 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.206      ;
; 1.128 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.410      ;
; 1.146 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.429      ;
; 1.203 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.485      ;
; 1.265 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.523      ;
; 1.269 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.527      ;
; 1.270 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 1.522      ;
; 1.278 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.538      ;
; 1.294 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 1.547      ;
; 1.315 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.573      ;
; 1.418 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.723      ;
; 1.427 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.743      ;
; 1.498 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 1.754      ;
; 1.535 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 1.782      ;
; 1.548 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 1.790      ;
; 1.553 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.799      ;
; 1.560 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.806      ;
; 1.569 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 1.816      ;
; 1.613 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 1.864      ;
; 1.615 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 1.862      ;
; 1.653 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.966      ;
; 1.656 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 1.980      ;
; 1.673 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.950      ;
; 1.696 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.973      ;
; 1.718 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.984      ;
; 1.731 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.997      ;
; 1.735 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.017      ;
; 1.812 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.087      ;
; 1.988 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.293      ;
; 1.991 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.307      ;
; 1.995 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.300      ;
; 2.003 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.319      ;
; 2.023 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.297      ;
; 2.076 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.358      ;
; 2.108 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.364      ;
; 2.144 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.409      ;
; 2.160 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.465      ;
; 2.168 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.484      ;
; 2.244 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.560      ;
; 2.260 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.576      ;
; 2.261 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.566      ;
; 2.268 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.584      ;
; 2.295 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.600      ;
; 2.313 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.618      ;
; 2.355 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.613      ;
; 2.437 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.742      ;
; 2.440 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.756      ;
; 2.468 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.751      ;
; 2.523 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.795      ;
; 2.610 ; regbuf:rgA|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.887      ;
; 2.629 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.887      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; regbuf:rgA|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.911      ;
; 2.682 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 2.998      ;
; 2.699 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 3.004      ;
; 2.716 ; regbuf:rgA|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.090      ; 3.040      ;
; 2.733 ; regbuf:rgA|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 3.046      ;
; 2.757 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 3.034      ;
; 2.792 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 3.058      ;
; 2.899 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 3.215      ;
; 2.910 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 3.226      ;
; 2.917 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 3.233      ;
; 2.921 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 3.193      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.833 ; 2.833 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.644 ; -0.644 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.786 ; 21.786 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 16.569 ; 16.569 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.538 ; 17.538 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.773 ; 18.773 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 16.555 ; 16.555 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.104 ; 18.104 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.295 ; 17.295 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.652 ; 17.652 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.330 ; 19.330 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.374 ; 18.374 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.786 ; 21.786 ; Rise       ; clk             ;
;  data[11] ; clk        ; 17.259 ; 17.259 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.945 ; 19.945 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.832 ; 17.832 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.837 ; 17.837 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.149 ; 19.149 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.898 ; 17.898 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.055 ; 19.055 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.225 ; 18.225 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.221 ; 20.221 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.715 ; 17.715 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.164 ; 18.164 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.909 ; 16.909 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.608 ; 18.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.806 ; 18.806 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.359 ; 19.359 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.778 ; 18.778 ; Rise       ; clk             ;
;  data[28] ; clk        ; 17.880 ; 17.880 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.083 ; 18.083 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.019 ; 17.019 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.063 ; 16.063 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.963 ; 13.963 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.817 ; 12.817 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.948 ; 11.948 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.634 ; 12.634 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.662 ; 11.662 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.287 ; 11.287 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.787 ; 13.787 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.229 ; 12.229 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.987 ; 12.987 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.710 ; 12.710 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.858 ; 11.858 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.209 ; 12.209 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.735 ; 13.735 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.120 ; 13.120 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.608 ; 11.608 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.637 ; 11.637 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.423 ; 12.423 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.963 ; 13.963 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.530 ; 12.530 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.264 ; 12.264 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.737 ; 11.737 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.336 ; 13.336 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.710 ; 11.710 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.984 ; 11.984 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.459  ; 8.459  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.367  ; 8.367  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 11.157 ; 11.157 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.572  ; 9.572  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.223 ; 10.223 ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.194  ; 9.194  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  data[13] ; clk        ; 11.042 ; 11.042 ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.458 ; 10.458 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.768  ; 9.768  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  data[19] ; clk        ; 10.816 ; 10.816 ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.113  ; 9.113  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.197  ; 9.197  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.378  ; 9.378  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.597  ; 9.597  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.808  ; 9.808  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.042  ; 9.042  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.539  ; 9.539  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.884  ; 8.884  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.662  ; 8.662  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.287 ; 11.287 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.817 ; 12.817 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.948 ; 11.948 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.634 ; 12.634 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.662 ; 11.662 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.287 ; 11.287 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.787 ; 13.787 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.229 ; 12.229 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.987 ; 12.987 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.710 ; 12.710 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.858 ; 11.858 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.209 ; 12.209 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.735 ; 13.735 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.120 ; 13.120 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.608 ; 11.608 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.637 ; 11.637 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.423 ; 12.423 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.963 ; 13.963 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.530 ; 12.530 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.264 ; 12.264 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.737 ; 11.737 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.336 ; 13.336 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.710 ; 11.710 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.984 ; 11.984 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; data[1]     ; 9.160  ; 9.160  ; 9.160  ; 9.160  ;
; debug[0]   ; data[2]     ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[0]   ; data[3]     ; 8.194  ; 8.194  ; 8.194  ; 8.194  ;
; debug[0]   ; data[4]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[0]   ; data[5]     ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; debug[0]   ; data[6]     ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; debug[0]   ; data[7]     ; 9.546  ; 9.546  ; 9.546  ; 9.546  ;
; debug[0]   ; data[8]     ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; debug[0]   ; data[9]     ; 7.437  ; 7.437  ; 7.437  ; 7.437  ;
; debug[0]   ; data[10]    ; 11.480 ; 11.480 ; 11.480 ; 11.480 ;
; debug[0]   ; data[11]    ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; debug[0]   ; data[12]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[0]   ; data[13]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; debug[0]   ; data[14]    ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; debug[0]   ; data[15]    ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; debug[0]   ; data[16]    ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; data[17]    ; 8.227  ; 8.227  ; 8.227  ; 8.227  ;
; debug[0]   ; data[18]    ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; debug[0]   ; data[19]    ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; debug[0]   ; data[20]    ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; debug[0]   ; data[21]    ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; debug[0]   ; data[22]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; data[23]    ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[0]   ; data[24]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; debug[0]   ; data[25]    ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; debug[0]   ; data[26]    ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; debug[0]   ; data[27]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[0]   ; data[28]    ; 7.982  ; 7.982  ; 7.982  ; 7.982  ;
; debug[0]   ; data[29]    ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; data[30]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[0]   ; data[31]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; debug[1]   ; data[0]     ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; debug[1]   ; data[1]     ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; debug[1]   ; data[2]     ; 8.117  ; 8.117  ; 8.117  ; 8.117  ;
; debug[1]   ; data[3]     ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[1]   ; data[4]     ; 7.232  ; 7.232  ; 7.232  ; 7.232  ;
; debug[1]   ; data[5]     ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[1]   ; data[6]     ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[7]     ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; data[8]     ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[1]   ; data[9]     ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; debug[1]   ; data[10]    ; 10.792 ; 10.792 ; 10.792 ; 10.792 ;
; debug[1]   ; data[11]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; debug[1]   ; data[12]    ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[1]   ; data[13]    ; 9.666  ; 9.666  ; 9.666  ; 9.666  ;
; debug[1]   ; data[14]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[1]   ; data[15]    ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; debug[1]   ; data[16]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; debug[1]   ; data[17]    ; 8.555  ; 8.555  ; 8.555  ; 8.555  ;
; debug[1]   ; data[18]    ; 9.678  ; 9.678  ; 9.678  ; 9.678  ;
; debug[1]   ; data[19]    ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; debug[1]   ; data[20]    ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; debug[1]   ; data[21]    ; 8.132  ; 8.132  ; 8.132  ; 8.132  ;
; debug[1]   ; data[22]    ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; debug[1]   ; data[23]    ; 8.316  ; 8.316  ; 8.316  ; 8.316  ;
; debug[1]   ; data[24]    ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; debug[1]   ; data[25]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[26]    ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; debug[1]   ; data[27]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[1]   ; data[28]    ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; debug[1]   ; data[29]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[1]   ; data[30]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[31]    ; 7.548  ; 7.548  ; 7.548  ; 7.548  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; data[1]     ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; debug[0]   ; data[2]     ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[0]   ; data[3]     ; 7.290  ; 7.290  ; 7.290  ; 7.290  ;
; debug[0]   ; data[4]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[0]   ; data[5]     ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; debug[0]   ; data[6]     ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; debug[0]   ; data[7]     ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; debug[0]   ; data[8]     ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; debug[0]   ; data[9]     ; 7.350  ; 7.350  ; 7.350  ; 7.350  ;
; debug[0]   ; data[10]    ; 11.480 ; 11.480 ; 11.480 ; 11.480 ;
; debug[0]   ; data[11]    ; 8.479  ; 8.479  ; 8.479  ; 8.479  ;
; debug[0]   ; data[12]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[0]   ; data[13]    ; 7.739  ; 7.739  ; 7.739  ; 7.739  ;
; debug[0]   ; data[14]    ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; debug[0]   ; data[15]    ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; debug[0]   ; data[16]    ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; data[17]    ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; debug[0]   ; data[18]    ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; debug[0]   ; data[19]    ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; debug[0]   ; data[20]    ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; debug[0]   ; data[21]    ; 8.384  ; 8.384  ; 8.384  ; 8.384  ;
; debug[0]   ; data[22]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; data[23]    ; 7.458  ; 7.458  ; 7.458  ; 7.458  ;
; debug[0]   ; data[24]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; debug[0]   ; data[25]    ; 6.995  ; 6.995  ; 6.995  ; 6.995  ;
; debug[0]   ; data[26]    ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; debug[0]   ; data[27]    ; 7.309  ; 7.309  ; 7.309  ; 7.309  ;
; debug[0]   ; data[28]    ; 7.982  ; 7.982  ; 7.982  ; 7.982  ;
; debug[0]   ; data[29]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[30]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[0]   ; data[31]    ; 6.792  ; 6.792  ; 6.792  ; 6.792  ;
; debug[1]   ; data[0]     ; 7.421  ; 7.421  ; 7.421  ; 7.421  ;
; debug[1]   ; data[1]     ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; debug[1]   ; data[2]     ; 7.449  ; 7.449  ; 7.449  ; 7.449  ;
; debug[1]   ; data[3]     ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[1]   ; data[4]     ; 7.186  ; 7.186  ; 7.186  ; 7.186  ;
; debug[1]   ; data[5]     ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[1]   ; data[6]     ; 7.536  ; 7.536  ; 7.536  ; 7.536  ;
; debug[1]   ; data[7]     ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; data[8]     ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; debug[1]   ; data[9]     ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; debug[1]   ; data[10]    ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; debug[1]   ; data[11]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; debug[1]   ; data[12]    ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; debug[1]   ; data[13]    ; 9.666  ; 9.666  ; 9.666  ; 9.666  ;
; debug[1]   ; data[14]    ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; debug[1]   ; data[15]    ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; debug[1]   ; data[16]    ; 7.436  ; 7.436  ; 7.436  ; 7.436  ;
; debug[1]   ; data[17]    ; 8.555  ; 8.555  ; 8.555  ; 8.555  ;
; debug[1]   ; data[18]    ; 8.098  ; 8.098  ; 8.098  ; 8.098  ;
; debug[1]   ; data[19]    ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; debug[1]   ; data[20]    ; 6.978  ; 6.978  ; 6.978  ; 6.978  ;
; debug[1]   ; data[21]    ; 8.132  ; 8.132  ; 8.132  ; 8.132  ;
; debug[1]   ; data[22]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; debug[1]   ; data[23]    ; 8.316  ; 8.316  ; 8.316  ; 8.316  ;
; debug[1]   ; data[24]    ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; debug[1]   ; data[25]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[26]    ; 7.116  ; 7.116  ; 7.116  ; 7.116  ;
; debug[1]   ; data[27]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[1]   ; data[28]    ; 7.099  ; 7.099  ; 7.099  ; 7.099  ;
; debug[1]   ; data[29]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[1]   ; data[30]    ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; debug[1]   ; data[31]    ; 7.548  ; 7.548  ; 7.548  ; 7.548  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.428 ; -667.528      ;
; clk_rom ; -3.506 ; -84.655       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.240 ; 0.000         ;
; clk_rom ; 0.386 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.428 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.424      ;
; -5.406 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.415      ;
; -5.406 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.415      ;
; -5.343 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.375      ;
; -5.343 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.375      ;
; -5.331 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.327      ;
; -5.309 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.318      ;
; -5.309 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.318      ;
; -5.308 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.306      ;
; -5.259 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.255      ;
; -5.246 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.278      ;
; -5.246 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.278      ;
; -5.245 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.278      ;
; -5.245 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.278      ;
; -5.245 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.278      ;
; -5.245 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.278      ;
; -5.238 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.271      ;
; -5.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.246      ;
; -5.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.246      ;
; -5.234 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.241      ;
; -5.234 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.241      ;
; -5.228 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.268      ;
; -5.228 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.268      ;
; -5.222 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.263      ;
; -5.215 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.211      ;
; -5.212 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.232      ;
; -5.212 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.232      ;
; -5.212 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.232      ;
; -5.212 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.232      ;
; -5.211 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.209      ;
; -5.193 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.202      ;
; -5.193 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.202      ;
; -5.174 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.206      ;
; -5.174 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.206      ;
; -5.162 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.186      ;
; -5.161 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.186      ;
; -5.161 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.186      ;
; -5.161 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.186      ;
; -5.161 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.186      ;
; -5.160 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.032     ; 6.160      ;
; -5.150 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.164      ;
; -5.149 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.192      ;
; -5.149 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.192      ;
; -5.149 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.192      ;
; -5.149 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.192      ;
; -5.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.181      ;
; -5.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.181      ;
; -5.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.181      ;
; -5.148 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.181      ;
; -5.146 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.159      ;
; -5.146 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.159      ;
; -5.143 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.157      ;
; -5.141 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.174      ;
; -5.139 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.137      ;
; -5.137 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.172      ;
; -5.137 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.172      ;
; -5.137 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.172      ;
; -5.137 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.172      ;
; -5.136 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.171      ;
; -5.132 ; regbuf:rgB|sr_out[3]                      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.139      ;
; -5.131 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.171      ;
; -5.131 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.171      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.162      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.162      ;
; -5.128 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.155      ;
; -5.128 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.155      ;
; -5.125 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.166      ;
; -5.121 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.148      ;
; -5.121 ; regbuf:rgA|sr_out[17]                     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.148      ;
; -5.119 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.172      ;
; -5.119 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 6.116      ;
; -5.114 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.123      ;
; -5.114 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.023     ; 6.123      ;
; -5.113 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 6.154      ;
; -5.110 ; regbuf:rgB|sr_out[3]                      ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.130      ;
; -5.110 ; regbuf:rgB|sr_out[3]                      ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.130      ;
; -5.097 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.107      ;
; -5.097 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.107      ;
; -5.095 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.093      ;
; -5.094 ; regbuf:rgB|sr_out[4]                      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.101      ;
; -5.092 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.152      ;
; -5.088 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 6.067      ;
; -5.081 ; regbuf:rgA|sr_out[29]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 6.050      ;
; -5.076 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.109      ;
; -5.076 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.109      ;
; -5.076 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.109      ;
; -5.076 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.109      ;
; -5.072 ; regbuf:rgB|sr_out[4]                      ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.092      ;
; -5.072 ; regbuf:rgB|sr_out[4]                      ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.092      ;
; -5.069 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.102      ;
; -5.068 ; regbuf:rgA|sr_out[6]                      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.053     ; 6.047      ;
; -5.068 ; reg:pc|sr_out[30]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.083      ;
; -5.066 ; regbuf:rgA|sr_out[24]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 6.033      ;
; -5.066 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.058      ;
; -5.066 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.058      ;
; -5.065 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.089      ;
; -5.065 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.115      ;
; -5.065 ; regbuf:rgA|sr_out[15]                     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.115      ;
; -5.064 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.089      ;
; -5.064 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.089      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.506 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.547      ;
; -3.481 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.533      ;
; -3.423 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.464      ;
; -3.421 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.480      ;
; -3.414 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.473      ;
; -3.413 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.465      ;
; -3.411 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.481      ;
; -3.409 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.450      ;
; -3.405 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.446      ;
; -3.404 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.456      ;
; -3.404 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.474      ;
; -3.396 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.437      ;
; -3.395 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.447      ;
; -3.394 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.453      ;
; -3.393 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.463      ;
; -3.390 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.449      ;
; -3.389 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.430      ;
; -3.387 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.446      ;
; -3.386 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.456      ;
; -3.384 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.436      ;
; -3.383 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.442      ;
; -3.378 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.430      ;
; -3.377 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.440      ;
; -3.365 ; regbuf:rgA|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.435      ;
; -3.358 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.428      ;
; -3.356 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.408      ;
; -3.353 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.394      ;
; -3.352 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.366      ;
; -3.344 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.385      ;
; -3.343 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.395      ;
; -3.342 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.367      ;
; -3.339 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.399      ;
; -3.337 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.361      ;
; -3.337 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.349      ;
; -3.334 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.386      ;
; -3.332 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.014      ; 4.345      ;
; -3.329 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.400      ;
; -3.327 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.362      ;
; -3.327 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.350      ;
; -3.327 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.368      ;
; -3.327 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.339      ;
; -3.326 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.367      ;
; -3.325 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.377      ;
; -3.325 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.339      ;
; -3.324 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.349      ;
; -3.322 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.363      ;
; -3.322 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.346      ;
; -3.321 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.335      ;
; -3.319 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.343      ;
; -3.317 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.369      ;
; -3.317 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.340      ;
; -3.312 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.364      ;
; -3.312 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.372      ;
; -3.312 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.364      ;
; -3.311 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.382      ;
; -3.310 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 4.330      ;
; -3.310 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.334      ;
; -3.310 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.322      ;
; -3.309 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.350      ;
; -3.309 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.344      ;
; -3.309 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.332      ;
; -3.309 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.333      ;
; -3.308 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.368      ;
; -3.307 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.370      ;
; -3.306 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.330      ;
; -3.306 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.318      ;
; -3.305 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.014      ; 4.318      ;
; -3.305 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 4.324      ;
; -3.304 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.328      ;
; -3.302 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.354      ;
; -3.301 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.014      ; 4.314      ;
; -3.300 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.331      ;
; -3.300 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.312      ;
; -3.299 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.351      ;
; -3.299 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.322      ;
; -3.296 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.321      ;
; -3.296 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.013      ; 4.308      ;
; -3.295 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.325      ;
; -3.294 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.346      ;
; -3.293 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.352      ;
; -3.293 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 4.317      ;
; -3.292 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.333      ;
; -3.287 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.328      ;
; -3.287 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.301      ;
; -3.287 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.350      ;
; -3.287 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.350      ;
; -3.286 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.321      ;
; -3.285 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.327      ;
; -3.283 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.353      ;
; -3.283 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.324      ;
; -3.283 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 4.303      ;
; -3.283 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.354      ;
; -3.283 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.318      ;
; -3.282 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.323      ;
; -3.282 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.313      ;
; -3.281 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.333      ;
; -3.281 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.316      ;
; -3.281 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 4.304      ;
; -3.281 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.316      ;
; -3.279 ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 4.299      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.259 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.297 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.299 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.335 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.360 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.382 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.416 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.422 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.431 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.585      ;
; 0.441 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.591      ;
; 0.455 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.616      ;
; 0.455 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.474 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.623      ;
; 0.478 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.478 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.490 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.620      ;
; 0.493 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.025     ; 0.620      ;
; 0.498 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.639      ;
; 0.500 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.651      ;
; 0.520 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.008      ; 0.680      ;
; 0.523 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.008      ; 0.683      ;
; 0.528 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.755      ;
; 0.529 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.747      ;
; 0.531 ; regbuf:rgA|sr_out[4]                      ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.544 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.570 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.022     ; 0.700      ;
; 0.571 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.724      ;
; 0.583 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.591 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.736      ;
; 0.601 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.757      ;
; 0.606 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.030      ; 0.788      ;
; 0.606 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.025      ; 0.783      ;
; 0.610 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.766      ;
; 0.611 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.614 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 0.760      ;
; 0.615 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.022      ; 0.789      ;
; 0.621 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.772      ;
; 0.624 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.022     ; 0.754      ;
; 0.632 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.819      ;
; 0.640 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.823      ;
; 0.641 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.801      ;
; 0.643 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.799      ;
; 0.649 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.022     ; 0.779      ;
; 0.650 ; reg:pc|sr_out[4]                          ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.652 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.020      ; 0.824      ;
; 0.654 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.022     ; 0.784      ;
; 0.654 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.832      ;
; 0.670 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 0.813      ;
; 0.671 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.833      ;
; 0.673 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.829      ;
; 0.678 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.839      ;
; 0.684 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.831      ;
; 0.686 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.921      ;
; 0.688 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.880      ;
; 0.691 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.008      ; 0.851      ;
; 0.694 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.855      ;
; 0.700 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.883      ;
; 0.700 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.883      ;
; 0.702 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.856      ;
; 0.703 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.863      ;
; 0.703 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.856      ;
; 0.707 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 0.843      ;
; 0.707 ; regbuf:rgA|sr_out[4]                      ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.715 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.717 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.013     ; 0.856      ;
; 0.723 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.941      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.576      ;
; 0.392 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.581      ;
; 0.393 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.582      ;
; 0.394 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.583      ;
; 0.396 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.585      ;
; 0.397 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.587      ;
; 0.400 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.589      ;
; 0.486 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.674      ;
; 0.497 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.686      ;
; 0.525 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.713      ;
; 0.573 ; regbuf:rgB|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 0.739      ;
; 0.574 ; regbuf:rgB|sr_out[30]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 0.740      ;
; 0.581 ; regbuf:rgB|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.741      ;
; 0.581 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 0.747      ;
; 0.587 ; regbuf:rgB|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 0.748      ;
; 0.606 ; regbuf:rgB|sr_out[31]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 0.772      ;
; 0.623 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.833      ;
; 0.627 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 0.848      ;
; 0.684 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 0.846      ;
; 0.699 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 0.854      ;
; 0.707 ; regbuf:rgB|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 0.862      ;
; 0.708 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 0.935      ;
; 0.709 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.925      ;
; 0.713 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 0.865      ;
; 0.714 ; regbuf:rgB|sr_out[26]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 0.869      ;
; 0.717 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 0.872      ;
; 0.724 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.907      ;
; 0.730 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.913      ;
; 0.745 ; regbuf:rgB|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.905      ;
; 0.750 ; regbuf:rgB|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 0.905      ;
; 0.757 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 0.929      ;
; 0.758 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 0.930      ;
; 0.771 ; regbuf:rgB|sr_out[10]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.959      ;
; 0.827 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.007      ;
; 0.868 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.089      ;
; 0.869 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.079      ;
; 0.873 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.083      ;
; 0.875 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.096      ;
; 0.908 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.096      ;
; 0.953 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.163      ;
; 0.955 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.134      ;
; 0.955 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.176      ;
; 0.984 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.205      ;
; 0.988 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.209      ;
; 0.990 ; regbuf:rgB|sr_out[22]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.163      ;
; 0.991 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.212      ;
; 1.001 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.211      ;
; 1.012 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.222      ;
; 1.020 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.182      ;
; 1.021 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.231      ;
; 1.079 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.300      ;
; 1.080 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.290      ;
; 1.086 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.252      ;
; 1.088 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.278      ;
; 1.115 ; regbuf:rgA|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.298      ;
; 1.128 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.307      ;
; 1.143 ; regbuf:rgA|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.315      ;
; 1.162 ; regbuf:rgA|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.389      ;
; 1.172 ; regbuf:rgA|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.388      ;
; 1.183 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.366      ;
; 1.189 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.410      ;
; 1.195 ; regbuf:rgB|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.361      ;
; 1.199 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.409      ;
; 1.211 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.383      ;
; 1.281 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.508      ;
; 1.291 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.512      ;
; 1.291 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.507      ;
; 1.295 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.485      ;
; 1.314 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.535      ;
; 1.314 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.493      ;
; 1.316 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.506      ;
; 1.316 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.537      ;
; 1.319 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.529      ;
; 1.320 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.541      ;
; 1.323 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.502      ;
; 1.339 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.549      ;
; 1.348 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.558      ;
; 1.354 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.575      ;
; 1.355 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.576      ;
; 1.356 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.566      ;
; 1.357 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.578      ;
; 1.380 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.590      ;
; 1.385 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.595      ;
; 1.394 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.604      ;
; 1.451 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.630      ;
; 1.461 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.629      ;
; 1.464 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.685      ;
; 1.497 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.707      ;
; 1.639 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.804      ;
; 1.667 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.869      ;
; 1.667 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 1.821      ;
; 1.681 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.871      ;
; 1.681 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.872      ;
; 1.685 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.876      ;
; 1.695 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.886      ;
; 1.695 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.875      ;
; 1.709 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.889      ;
; 1.714 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.893      ;
; 1.725 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.916      ;
; 1.729 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.920      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.136 ; 1.136 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.102 ; -0.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.613 ; 10.613 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.619  ; 8.619  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.660  ; 8.660  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.990  ; 8.990  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.613 ; 10.613 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.505  ; 8.505  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.827  ; 9.827  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.769  ; 8.769  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.490  ; 9.490  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.734  ; 8.734  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.856  ; 8.856  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.344  ; 9.344  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.979  ; 8.979  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.974  ; 9.974  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.831  ; 8.831  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.981  ; 8.981  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.448  ; 8.448  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.140  ; 9.140  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.269  ; 9.269  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.526  ; 9.526  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.864  ; 8.864  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.005  ; 9.005  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.119  ; 8.119  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.747  ; 7.747  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.049  ; 7.049  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.620  ; 6.620  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.149  ; 7.149  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.236  ; 7.236  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.818  ; 6.818  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.148  ; 7.148  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.884  ; 6.884  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.670  ; 6.670  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.514  ; 6.514  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.686  ; 6.686  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.662  ; 7.662  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.921  ; 6.921  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.349  ; 7.349  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.628  ; 6.628  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.133  ; 7.133  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.178  ; 7.178  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.728  ; 6.728  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.907  ; 6.907  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.654  ; 7.654  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.343  ; 7.343  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.640  ; 6.640  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.668  ; 6.668  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.047  ; 7.047  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.747  ; 7.747  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.060  ; 7.060  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.725  ; 6.725  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.952  ; 6.952  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.022  ; 7.022  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.700  ; 6.700  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.443  ; 7.443  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696  ; 6.696  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.809  ; 6.809  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.569 ; 4.569 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.136 ; 5.136 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.832 ; 5.832 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.892 ; 4.892 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.257 ; 5.257 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.569 ; 4.569 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.939 ; 4.939 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.126 ; 5.126 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.838 ; 5.838 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.113 ; 5.113 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.514 ; 6.514 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.049 ; 7.049 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.620 ; 6.620 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.149 ; 7.149 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.236 ; 7.236 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.818 ; 6.818 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.670 ; 6.670 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.514 ; 6.514 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.686 ; 6.686 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.662 ; 7.662 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.921 ; 6.921 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.349 ; 7.349 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.628 ; 6.628 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.133 ; 7.133 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.178 ; 7.178 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.728 ; 6.728 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.907 ; 6.907 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.654 ; 7.654 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.343 ; 7.343 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.640 ; 6.640 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.668 ; 6.668 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.047 ; 7.047 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.747 ; 7.747 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.060 ; 7.060 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.725 ; 6.725 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.952 ; 6.952 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.022 ; 7.022 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.443 ; 7.443 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.809 ; 6.809 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[0]   ; data[1]     ; 4.651 ; 4.651 ; 4.651 ; 4.651 ;
; debug[0]   ; data[2]     ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[3]     ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[4]     ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[0]   ; data[5]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; debug[0]   ; data[8]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[9]     ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; debug[0]   ; data[10]    ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; debug[0]   ; data[11]    ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; debug[0]   ; data[12]    ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[0]   ; data[13]    ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; debug[0]   ; data[14]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[0]   ; data[15]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[0]   ; data[16]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[17]    ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; debug[0]   ; data[18]    ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; debug[0]   ; data[19]    ; 5.260 ; 5.260 ; 5.260 ; 5.260 ;
; debug[0]   ; data[20]    ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[0]   ; data[21]    ; 4.478 ; 4.478 ; 4.478 ; 4.478 ;
; debug[0]   ; data[22]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[0]   ; data[23]    ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; debug[0]   ; data[24]    ; 3.943 ; 3.943 ; 3.943 ; 3.943 ;
; debug[0]   ; data[25]    ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; debug[0]   ; data[26]    ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; debug[0]   ; data[27]    ; 4.154 ; 4.154 ; 4.154 ; 4.154 ;
; debug[0]   ; data[28]    ; 4.022 ; 4.022 ; 4.022 ; 4.022 ;
; debug[0]   ; data[29]    ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; debug[0]   ; data[30]    ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; debug[0]   ; data[31]    ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; debug[1]   ; data[0]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; debug[1]   ; data[1]     ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[2]     ; 4.120 ; 4.120 ; 4.120 ; 4.120 ;
; debug[1]   ; data[3]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[4]     ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; debug[1]   ; data[5]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; debug[1]   ; data[6]     ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; debug[1]   ; data[7]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[1]   ; data[8]     ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[1]   ; data[9]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; debug[1]   ; data[10]    ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; debug[1]   ; data[11]    ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; debug[1]   ; data[12]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[1]   ; data[13]    ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; debug[1]   ; data[14]    ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[1]   ; data[15]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[1]   ; data[16]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[17]    ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; debug[1]   ; data[18]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[19]    ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; debug[1]   ; data[20]    ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[1]   ; data[21]    ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; debug[1]   ; data[22]    ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; debug[1]   ; data[23]    ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[1]   ; data[24]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[1]   ; data[25]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[26]    ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; debug[1]   ; data[27]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[28]    ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; debug[1]   ; data[29]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[30]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[1]   ; data[31]    ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[0]   ; data[1]     ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; debug[0]   ; data[2]     ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[3]     ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; debug[0]   ; data[4]     ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[0]   ; data[5]     ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[0]   ; data[8]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[9]     ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; debug[0]   ; data[10]    ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; debug[0]   ; data[11]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[0]   ; data[12]    ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[0]   ; data[13]    ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; debug[0]   ; data[14]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[0]   ; data[15]    ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; debug[0]   ; data[16]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[17]    ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; debug[0]   ; data[18]    ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; debug[0]   ; data[19]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[0]   ; data[20]    ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[0]   ; data[21]    ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; debug[0]   ; data[22]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[0]   ; data[23]    ; 3.831 ; 3.831 ; 3.831 ; 3.831 ;
; debug[0]   ; data[24]    ; 3.943 ; 3.943 ; 3.943 ; 3.943 ;
; debug[0]   ; data[25]    ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; debug[0]   ; data[26]    ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; debug[0]   ; data[27]    ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; debug[0]   ; data[28]    ; 4.022 ; 4.022 ; 4.022 ; 4.022 ;
; debug[0]   ; data[29]    ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[0]   ; data[30]    ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; debug[0]   ; data[31]    ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; debug[1]   ; data[0]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; debug[1]   ; data[1]     ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[2]     ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; debug[1]   ; data[3]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[4]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; debug[1]   ; data[5]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; debug[1]   ; data[6]     ; 3.861 ; 3.861 ; 3.861 ; 3.861 ;
; debug[1]   ; data[7]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[1]   ; data[8]     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[1]   ; data[9]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; debug[1]   ; data[10]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; debug[1]   ; data[11]    ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; debug[1]   ; data[12]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[13]    ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; debug[1]   ; data[14]    ; 4.158 ; 4.158 ; 4.158 ; 4.158 ;
; debug[1]   ; data[15]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[1]   ; data[16]    ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; debug[1]   ; data[17]    ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; debug[1]   ; data[18]    ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[19]    ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; debug[1]   ; data[20]    ; 3.633 ; 3.633 ; 3.633 ; 3.633 ;
; debug[1]   ; data[21]    ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; debug[1]   ; data[22]    ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; debug[1]   ; data[23]    ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[1]   ; data[24]    ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; debug[1]   ; data[25]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[26]    ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; debug[1]   ; data[27]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[28]    ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; debug[1]   ; data[29]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[30]    ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; debug[1]   ; data[31]    ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.960   ; 0.240 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -12.960   ; 0.240 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.259    ; 0.386 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1807.931 ; 0.0   ; 0.0      ; 0.0     ; -1059.86            ;
;  clk             ; -1617.694 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -190.237  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.833 ; 2.833 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.102 ; -0.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.786 ; 21.786 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 16.569 ; 16.569 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.538 ; 17.538 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.773 ; 18.773 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 16.555 ; 16.555 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.104 ; 18.104 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 17.295 ; 17.295 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.652 ; 17.652 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.330 ; 19.330 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.374 ; 18.374 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.786 ; 21.786 ; Rise       ; clk             ;
;  data[11] ; clk        ; 17.259 ; 17.259 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.945 ; 19.945 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.832 ; 17.832 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.837 ; 17.837 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.149 ; 19.149 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.898 ; 17.898 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.055 ; 19.055 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.225 ; 18.225 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.221 ; 20.221 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.715 ; 17.715 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.164 ; 18.164 ; Rise       ; clk             ;
;  data[23] ; clk        ; 16.909 ; 16.909 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.608 ; 18.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.806 ; 18.806 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.359 ; 19.359 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.778 ; 18.778 ; Rise       ; clk             ;
;  data[28] ; clk        ; 17.880 ; 17.880 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.083 ; 18.083 ; Rise       ; clk             ;
;  data[30] ; clk        ; 17.019 ; 17.019 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.063 ; 16.063 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.963 ; 13.963 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.817 ; 12.817 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.948 ; 11.948 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.634 ; 12.634 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.662 ; 11.662 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.287 ; 11.287 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.729 ; 11.729 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.787 ; 13.787 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.229 ; 12.229 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.987 ; 12.987 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.710 ; 12.710 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.858 ; 11.858 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.209 ; 12.209 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.735 ; 13.735 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.120 ; 13.120 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.608 ; 11.608 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.637 ; 11.637 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.423 ; 12.423 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.963 ; 13.963 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.530 ; 12.530 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.264 ; 12.264 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.737 ; 11.737 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.336 ; 13.336 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.710 ; 11.710 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.984 ; 11.984 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.569 ; 4.569 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.136 ; 5.136 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.832 ; 5.832 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.892 ; 4.892 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.257 ; 5.257 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.569 ; 4.569 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.939 ; 4.939 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.126 ; 5.126 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.838 ; 5.838 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.268 ; 5.268 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.886 ; 4.886 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.702 ; 5.702 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.113 ; 5.113 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.514 ; 6.514 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.049 ; 7.049 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.620 ; 6.620 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.149 ; 7.149 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.236 ; 7.236 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.818 ; 6.818 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.670 ; 6.670 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.514 ; 6.514 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.686 ; 6.686 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.662 ; 7.662 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.921 ; 6.921 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.349 ; 7.349 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.628 ; 6.628 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.133 ; 7.133 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.178 ; 7.178 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.728 ; 6.728 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.907 ; 6.907 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.654 ; 7.654 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.343 ; 7.343 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.640 ; 6.640 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.668 ; 6.668 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.047 ; 7.047 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.747 ; 7.747 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.060 ; 7.060 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.725 ; 6.725 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.952 ; 6.952 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.022 ; 7.022 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.443 ; 7.443 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.809 ; 6.809 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; data[1]     ; 9.160  ; 9.160  ; 9.160  ; 9.160  ;
; debug[0]   ; data[2]     ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[0]   ; data[3]     ; 8.194  ; 8.194  ; 8.194  ; 8.194  ;
; debug[0]   ; data[4]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[0]   ; data[5]     ; 10.282 ; 10.282 ; 10.282 ; 10.282 ;
; debug[0]   ; data[6]     ; 8.790  ; 8.790  ; 8.790  ; 8.790  ;
; debug[0]   ; data[7]     ; 9.546  ; 9.546  ; 9.546  ; 9.546  ;
; debug[0]   ; data[8]     ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; debug[0]   ; data[9]     ; 7.437  ; 7.437  ; 7.437  ; 7.437  ;
; debug[0]   ; data[10]    ; 11.480 ; 11.480 ; 11.480 ; 11.480 ;
; debug[0]   ; data[11]    ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; debug[0]   ; data[12]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[0]   ; data[13]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; debug[0]   ; data[14]    ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; debug[0]   ; data[15]    ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; debug[0]   ; data[16]    ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; data[17]    ; 8.227  ; 8.227  ; 8.227  ; 8.227  ;
; debug[0]   ; data[18]    ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; debug[0]   ; data[19]    ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; debug[0]   ; data[20]    ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; debug[0]   ; data[21]    ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; debug[0]   ; data[22]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[0]   ; data[23]    ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[0]   ; data[24]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; debug[0]   ; data[25]    ; 7.522  ; 7.522  ; 7.522  ; 7.522  ;
; debug[0]   ; data[26]    ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; debug[0]   ; data[27]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[0]   ; data[28]    ; 7.982  ; 7.982  ; 7.982  ; 7.982  ;
; debug[0]   ; data[29]    ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; data[30]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[0]   ; data[31]    ; 7.006  ; 7.006  ; 7.006  ; 7.006  ;
; debug[1]   ; data[0]     ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; debug[1]   ; data[1]     ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; debug[1]   ; data[2]     ; 8.117  ; 8.117  ; 8.117  ; 8.117  ;
; debug[1]   ; data[3]     ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[1]   ; data[4]     ; 7.232  ; 7.232  ; 7.232  ; 7.232  ;
; debug[1]   ; data[5]     ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[1]   ; data[6]     ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[7]     ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; data[8]     ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[1]   ; data[9]     ; 7.586  ; 7.586  ; 7.586  ; 7.586  ;
; debug[1]   ; data[10]    ; 10.792 ; 10.792 ; 10.792 ; 10.792 ;
; debug[1]   ; data[11]    ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; debug[1]   ; data[12]    ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[1]   ; data[13]    ; 9.666  ; 9.666  ; 9.666  ; 9.666  ;
; debug[1]   ; data[14]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[1]   ; data[15]    ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; debug[1]   ; data[16]    ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; debug[1]   ; data[17]    ; 8.555  ; 8.555  ; 8.555  ; 8.555  ;
; debug[1]   ; data[18]    ; 9.678  ; 9.678  ; 9.678  ; 9.678  ;
; debug[1]   ; data[19]    ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; debug[1]   ; data[20]    ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; debug[1]   ; data[21]    ; 8.132  ; 8.132  ; 8.132  ; 8.132  ;
; debug[1]   ; data[22]    ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; debug[1]   ; data[23]    ; 8.316  ; 8.316  ; 8.316  ; 8.316  ;
; debug[1]   ; data[24]    ; 8.642  ; 8.642  ; 8.642  ; 8.642  ;
; debug[1]   ; data[25]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[1]   ; data[26]    ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; debug[1]   ; data[27]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[1]   ; data[28]    ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; debug[1]   ; data[29]    ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[1]   ; data[30]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[31]    ; 7.548  ; 7.548  ; 7.548  ; 7.548  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; debug[0]   ; data[1]     ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; debug[0]   ; data[2]     ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[3]     ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; debug[0]   ; data[4]     ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[0]   ; data[5]     ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; debug[0]   ; data[8]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[9]     ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; debug[0]   ; data[10]    ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; debug[0]   ; data[11]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[0]   ; data[12]    ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[0]   ; data[13]    ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; debug[0]   ; data[14]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[0]   ; data[15]    ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; debug[0]   ; data[16]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[17]    ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; debug[0]   ; data[18]    ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; debug[0]   ; data[19]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[0]   ; data[20]    ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[0]   ; data[21]    ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; debug[0]   ; data[22]    ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; debug[0]   ; data[23]    ; 3.831 ; 3.831 ; 3.831 ; 3.831 ;
; debug[0]   ; data[24]    ; 3.943 ; 3.943 ; 3.943 ; 3.943 ;
; debug[0]   ; data[25]    ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; debug[0]   ; data[26]    ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; debug[0]   ; data[27]    ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; debug[0]   ; data[28]    ; 4.022 ; 4.022 ; 4.022 ; 4.022 ;
; debug[0]   ; data[29]    ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[0]   ; data[30]    ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; debug[0]   ; data[31]    ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; debug[1]   ; data[0]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; debug[1]   ; data[1]     ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[2]     ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; debug[1]   ; data[3]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[4]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; debug[1]   ; data[5]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; debug[1]   ; data[6]     ; 3.861 ; 3.861 ; 3.861 ; 3.861 ;
; debug[1]   ; data[7]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[1]   ; data[8]     ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[1]   ; data[9]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; debug[1]   ; data[10]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; debug[1]   ; data[11]    ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; debug[1]   ; data[12]    ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[13]    ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; debug[1]   ; data[14]    ; 4.158 ; 4.158 ; 4.158 ; 4.158 ;
; debug[1]   ; data[15]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[1]   ; data[16]    ; 3.816 ; 3.816 ; 3.816 ; 3.816 ;
; debug[1]   ; data[17]    ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; debug[1]   ; data[18]    ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[19]    ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; debug[1]   ; data[20]    ; 3.633 ; 3.633 ; 3.633 ; 3.633 ;
; debug[1]   ; data[21]    ; 4.132 ; 4.132 ; 4.132 ; 4.132 ;
; debug[1]   ; data[22]    ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; debug[1]   ; data[23]    ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[1]   ; data[24]    ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; debug[1]   ; data[25]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[26]    ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; debug[1]   ; data[27]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[28]    ; 3.651 ; 3.651 ; 3.651 ; 3.651 ;
; debug[1]   ; data[29]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[30]    ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; debug[1]   ; data[31]    ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001756  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001756  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 00:43:41 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.960     -1617.694 clk 
    Info (332119):    -9.259      -190.237 clk_rom 
Info (332146): Worst-case hold slack is 0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.523         0.000 clk 
    Info (332119):     0.906         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.428      -667.528 clk 
    Info (332119):    -3.506       -84.655 clk_rom 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
    Info (332119):     0.386         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Mon Dec 10 00:43:44 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


